特表 2024-532903 インターポーザを備えた積層構造

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2024-09-10

(54)【発明の名称】インターポーザを備えた積層構造

(51)【国際特許分類】

   H01L 23/12 20060101AFI20240903BHJP

   H01L 23/15 20060101ALI20240903BHJP

   H05K 1/14 20060101ALI20240903BHJP

【ＦＩ】

H01L23/12 501P

H01L23/14 C

H05K1/14 G

【審査請求】未請求

【予備審査請求】未請求

(21)【出願番号】P 2024513736

(86)(22)【出願日】2022-08-29

(85)【翻訳文提出日】2024-04-30

(86)【国際出願番号】 US2022075576

(87)【国際公開番号】W WO2023034738

(87)【国際公開日】2023-03-09

(31)【優先権主張番号】63/239,783

(32)【優先日】2021-09-01

(33)【優先権主張国・地域又は機関】US

(81)【指定国・地域】

(71)【出願人】

【識別番号】309034272

【氏名又は名称】アデイア セミコンダクター テクノロジーズ リミテッド ライアビリティ カンパニー

(74)【代理人】

【識別番号】100094569

【弁理士】

【氏名又は名称】田中 伸一郎

(74)【代理人】

【識別番号】100103610

【弁理士】

【氏名又は名称】▲吉▼田 和彦

(74)【代理人】

【識別番号】100109070

【弁理士】

【氏名又は名称】須田 洋之

(74)【代理人】

【識別番号】100130937

【弁理士】

【氏名又は名称】山本 泰史

(74)【代理人】

【識別番号】100144451

【弁理士】

【氏名又は名称】鈴木 博子

(74)【代理人】

【識別番号】100168871

【弁理士】

【氏名又は名称】岩上 健

(72)【発明者】

【氏名】ハーバ ベルガセム

【テーマコード（参考）】

5E344

【Ｆターム（参考）】

5E344AA01

5E344AA22

5E344BB02

5E344BB06

5E344BB08

5E344BB10

5E344CD02

5E344DD08

5E344EE06

5E344EE21

5E344EE23

(57)【要約】

パッケージング基板に接着されたインターポーザを有する積層構造を開示する。１つの例では、積層構造がラミネート基板を含むことができる。積層構造は、はんだを使用せずに、例えば非導電性接着剤層によってラミネート基板上に取り付けられたインターポーザを含むこともできる。複数の導電性ビアは、インターポーザを貫通し、非導電性接着剤層が存在する場合には非導電性接着剤層を貫通してラミネート基板に接続することができる。積層構造は、インターポーザに隣接する再配線層（ＲＤＬ）を含むこともできる。ＲＤＬは、電子装置に電気的に接続するように構成することができる。このような積層構造の形成方法も開示する。
【選択図】 図１

【特許請求の範囲】

【請求項1】

積層構造であって、
ラミネート基板と、
接着剤層によって前記ラミネート基板上に取り付けられたインターポーザであって、複数の導電性ビアが前記インターポーザ及び前記非導電性接着剤層を貫通して前記ラミネート基板に接続する、前記インターポーザと、
前記インターポーザに隣接する再配線層（ＲＤＬ）と、
を備える積層構造。

【請求項2】

前記ＲＤＬは、前記インターポーザ上に存在する、
請求項１に記載の積層構造。

【請求項3】

前記ＲＤＬは、前記インターポーザと前記接着剤層との間に存在する、
請求項１に記載の積層構造。

【請求項4】

前記インターポーザと前記非導電性接着剤層との間のさらなるＲＤＬをさらに備える、
請求項２に記載の積層構造。

【請求項5】

前記複数の導電性ビアは、前記再配線層を貫通する、
請求項１に記載の積層構造。

【請求項6】

前記インターポーザは、ガラス、半導体及び／又はセラミックで形成された非導電材料を含む、
請求項１に記載の積層構造。

【請求項7】

前記再配線層は、仲介接着剤によって前記インターポーザと一体化される、
請求項１に記載の積層構造。

【請求項8】

前記再配線層は、仲介接着剤を使用せずに前記インターポーザに直接結合される、
請求項１に記載の積層構造。

【請求項9】

積層構造であって、
ラミネート基板と、
前記ラミネート基板上に配置された少なくとも２つのインターポーザと、
を備え、前記少なくとも２つのインターポーザの各々は、１又は２以上の非導電性接着剤層によってラミネート基板と一体化される、
積層構造。

【請求項10】

前記少なくとも２つのインターポーザの各々は、非導電材料内に形成されたそれぞれの複数のインターポーザ貫通導電性ビアを含む、
請求項９に記載の積層構造。

【請求項11】

積層構造の形成方法であって、
ラミネート基板を準備することと、
電子装置を支持するように構成された実装面と、該実装面の反対側の裏面とを有するインターポーザを準備することと、
はんだを使用せずに前記インターポーザを前記ラミネート基板と一体化することであって、複数の導電性ビアが前記インターポーザを貫通して前記ラミネート基板に接続することと、
を含む方法。

【請求項12】

前記インターポーザは、接着剤層を介して前記ラミネート基板と一体化され、前記複数の導電性ビアは前記接着剤層を貫通する、
請求項１１に記載の方法。

【請求項13】

前記インターポーザを前記ラミネート基板と一体化した後に、前記インターポーザ上に再配線層を形成することをさらに含む、
請求項１１に記載の方法。

【請求項14】

前記インターポーザを前記ラミネート基板と一体化する前に、前記インターポーザ上に再配線層を形成することをさらに含む、
請求項１１に記載の方法。

【請求項15】

前記接着剤層の一部を除去して、前記ラミネート基板内の複数のコンタクトパッドを露出させることと、
前記インターポーザ内の、前記複数のコンタクトパッドと位置合わせされた複数の貫通ビアを金属化して、前記複数の導電性ビアを形成することと、
をさらに含む、請求項１２に記載の方法。

【請求項16】

前記再配線層を形成することは、仲介接着剤によって前記再配線層を前記インターポーザに結合することを含み、前記再配線層は予め形成されたものである、
請求項１３に記載の方法。

【請求項17】

前記再配線層を形成することは、仲介接着剤を使用せずに前記再配線層を前記インターポーザに直接結合することを含み、前記再配線層は予め形成されたものである、
請求項１３に記載の方法。

【請求項18】

積層構造であって、
ラミネート基板と、
はんだを使用せずに前記ラミネート基板上に取り付けられた基板であって、複数の導電性ビアが前記基板を貫通して前記ラミネート基板に接続する、前記基板と、
前記基板の、前記ラミネート基板とは反対側における再配線層（ＲＤＬ）と、
を備える積層構造。

【発明の詳細な説明】

【技術分野】

【0001】

〔関連出願との相互参照〕
本出願は、２０２１年９月１日に出願された「インターポーザを備えた結合構造（ＢＯＮＤＥＤ ＳＴＲＵＣＴＵＲＥ ＷＩＴＨ ＩＮＴＥＲＰＯＳＥＲ）」という名称の米国仮特許出願第６３／２３９，７８３号に対する優先権を主張するものであり、この文献の開示はその全体が全ての目的で引用により本明細書に組み入れられる。

【0002】

本分野は、一般に積層構造に関し、具体的には、インターポーザ及びパッケージング基板を含む、ボードにパッケージング又は実装するための積層電子部品に関する。

【背景技術】

【0003】

電子システム内に複数のダイをパッケージングするには、はんだボール、熱伝導ボンディング（ｔｈｅｒｍａｌ ｃｏｎｄｕｃｔｉｖｅ ｂｏｎｄｉｎｇ：ＴＣＢ）などを使用して基板上に複数のダイを組み立てることが必要となり得る。

【発明の概要】

【発明が解決しようとする課題】

【0004】

アセンブリが微細になるにつれ、基板に数多くの接点を接続することが困難になる。微細なライン及び間隔を有する基板とダイとの間に再配線層（ＲＤＬ）を導入すると、より良い接続性を得ることができる。しかしながら、ＲＤＬは、約１ミクロンのアライメント間隔を有することがある。例えばプリント回路基板（ＰＣＢ）などの基板は波打っていて滑らかな表面を有していない傾向にあり、従ってＲＤＬを１ミクロンスケールで基板にアライメントするのは困難である。

【0005】

以下、限定ではなく一例として示す図面を参照しながら具体的な実装について説明する。

【図面の簡単な説明】

【0006】

【図1】開示する技術のいくつかの実施形態による積層構造例を概略的に示す図である。

【図2A】図１に示す積層構造の形成プロセス例を示す概略的断面図である。

【図2B】図１に示す積層構造の形成プロセス例を示す概略的断面図である。

【図2C】図１に示す積層構造の形成プロセス例を示す概略的断面図である。

【図2D】図１に示す積層構造の形成プロセス例を示す概略的断面図である。

【図2E】図１に示す積層構造の形成プロセス例を示す概略的断面図である。

【図3A】図１に示す積層構造の別の形成プロセス例を示す概略的断面図である。

【図3B】図１に示す積層構造の別の形成プロセス例を示す概略的断面図である。

【図3C】図１に示す積層構造の別の形成プロセス例を示す概略的断面図である。

【図3D】図１に示す積層構造の別の形成プロセス例を示す概略的断面図である。

【図3E】図１に示す積層構造の別の形成プロセス例を示す概略的断面図である。

【図3F】図１に示す積層構造の別の形成プロセス例を示す概略的断面図である。

【図4A】図１に示す積層構造のさらに別の形成プロセス例を示す概略的断面図である。

【図4B】図１に示す積層構造のさらに別の形成プロセス例を示す概略的断面図である。

【図4C】図１に示す積層構造のさらに別の形成プロセス例を示す概略的断面図である。

【図4D】図１に示す積層構造のさらに別の形成プロセス例を示す概略的断面図である。

【図5A】複数のインターポーザを有する積層構造例を示す概略的断面図である。

【図5B】複数のインターポーザを有する積層構造例を示す概略的断面図である。

【図5C】複数のインターポーザを有する積層構造例を示す概略的断面図である。

【図5D】複数のインターポーザを有する積層構造例を示す概略的断面図である。

【図6A】開示する積層構造のパッケージシステムにおける使用例を示す概略的断面図である。

【図6B】開示する積層構造のパッケージシステムにおける使用例を示す概略的断面図である。

【発明を実施するための形態】

【0007】

複数のダイを電子システムにパッケージングするには、最初にインターポーザ上でダイを組み立て、次にダイ及びインターポーザアセンブリをパッケージング基板上にはんだ付けし、さらにこれをシステムボードに取り付けることが必要となり得る。上部に再配線層を有するインターポーザは、微細なライン及び間隔をもたらすことができる。しかしながら、はんだ付けプロセスでは、界面の温度を上昇させた後に低下させることが必要であり、これによって界面に応力が発生する。パッケージングプロセスを単純化して、パッケージングされた電子システムの電気的性能を改善することが依然として必要とされている。

【0008】

いくつかの実施形態では、本開示は、はんだを使用せずにインターポーザをパッケージング基板と共に組み立てる方法を提供する。いくつかの実施形態では、本開示は、はんだを使用せずにパッケージング基板に接着される複数のインターポーザを基板毎に有する積層構造を提供する。積層構造は、複数の基板を有するマルチチップモジュールにおいて使用することができる。

【0009】

図１に、パッケージング基板に接着されたインターポーザなどの基板を有する積層構造１００を示す。積層構造１００は、ラミネート基板１０３（例えば、ＰＣＢ又はセラミック）と、非導電性接着剤層１０２、ダイアタッチ材料（ｄｉｅ ａｔｔａｃｈ ｍａｔｅｒｉａｌ）（例えば、ダイアタッチフィルム又はペースト）又はアンダーフィルによってラミネート基板１０３上に取り付けられたインターポーザ１０１とを含むことができる。いくつかの実施形態では、インターポーザ基板又は少なくともそのバルク材料が、１０ｐｐｍ／℃未満の、さらに詳細には７ｐｐｍ／℃以下の熱膨張係数（ＣＴＥ）を有する。いくつかの実施形態では、接着剤層１０２が、硬化後の複合体の全体的な熱膨張係数（ＣＴＥ）を低下させるようにガラスビーズなどの低ＣＴＥ粒子で満たされたエポキシを含む複合体であることができる。ラミネート基板１０３は、導電性トレース１０５が埋め込まれた複数の非導電層を含むことができる。積層構造１００は、インターポーザ１０１上に再配線層（ＲＤＬ）１０９をさらに含むことができる。絶縁材料に埋め込まれた導体１０７（パッド、ビア、トレースなど）を有するＲＤＬ１０９は、電子装置に電気的に接続するように構成することができる。いくつかの実施形態では、ＲＤＬ１０９の絶縁材料が、ポリマー（例えば、ポリアミド、ポリイミド、ＢＣＢなど）などの堆積有機材料（ｄｅｐｏｓｉｔｅｄ ｏｒｇａｎｉｃ ｍａｔｅｒｉａｌ）であることができる。他の実施形態では、ＲＤＬ１０９の絶縁材料が、その後の同様の絶縁材料又は半導体材料（例えば、酸化ケイ素、窒化ケイ素、酸窒化ケイ素、炭化ケイ素、炭窒化ケイ素など）との直接結合に適するような堆積無機材料であることができる。いくつかの実施形態では、再配線層１０９が５ミクロン未満のライン間隔を有する。図示のように、複数の導電性ビア１０６がインターポーザ１０１を貫通してＲＤＬ１０９の導体１０７と接続し、さらに再配線層１０９を貫通することができる（図４Ａ～図４Ｄ及び付随する説明を参照）。いくつかの実施形態では、ＲＤＬ１０９が複数の導電性ビア１０６を覆って配置される。いくつかの実施形態では、インターポーザ１０１とラミネート基板１０３との間にさらなる再配線層がさらに配置される。

【0010】

インターポーザ１０１は、ガラス、半導体材料（例えば、ケイ素、ＧａＡｓ、ＩｎＰなど）又はセラミックで形成された非導電材料を含むことができる。いくつかの実施形態では、インターポーザ１０１が単結晶半導体材料を含むことができる。いくつかの実施形態では、インターポーザ１０１が、ラミネート基板１０３のフットプリントよりも小さなフットプリントを有する。いくつかの実施形態では、インターポーザ１０１が能動回路（例えば、トランジスタ）を含まない。他の実施形態では、インターポーザ１０１が能動回路を含むことができる。いくつかの実施形態では、ラミネート基板１０３が、ラミネート基板１０３に対して高密度な相互接続部を基板内に有する。いくつかの実施形態では、非導電性接着剤層１０２を、インターポーザ１０１のケイ素部分とＰＣＢとの間の強力な接着剤で形成することができる。いくつかの実施形態では、インターポーザ１０１の非導電材料（例えば、Ｓｉ）の熱膨張係数が、ラミネート基板１０３（例えば、ＰＣＢ）の熱膨張係数と実質的に一致する。

【0011】

図２Ａ～図２Ｅには、図１に示す積層構造の形成プロセスを示しており、ここでは１００だけ増分させた同様の参照番号によって同様の特徴を参照し、異なるプロセス段階における特徴を指定するために接尾辞を付している。プロセスは、図２Ａに示すようにラミネート基板２０３ａ及びインターポーザ２０１ａを準備することから開始することができる。インターポーザ２０１ａは、電子装置を支持するように構成された実装面と、実装面の反対側の裏面とを有することができる。インターポーザ２０１ａは、非導電材料内に形成された複数の貫通ビアをさらに含むことができる。インターポーザ２０１ａは、バリア材料２０４ａをさらに含むことができ、単純な貫通ビア以外の局所接続又は配線のための金属化物（トレース、ビア、パッド）を含むこともできる。ラミネート基板２０３ａは、金属トレース２０５ａ及びコンタクトパッド２０５０ａを含むことができる。次に、プロセスは、図２Ｂに示すように、インターポーザ２０１ｂの裏面を、図示の実施形態では非導電性接着剤層２０２ｂを通じてラミネート基板２０３ｂに結合、接着、又は別様に一体化することができる。次に、プロセスは、図２Ｃに示すように、（例えば、ＣＯ₂レーザーアブレーションによって）複数の貫通ビアから接着剤２０２ｃの一部を除去してラミネート基板２０３ｃ内の複数のコンタクトパッド２０５０ｃを露出させることができる。次に、プロセスは、図２Ｄに示すように、複数の貫通ビアを金属化して複数の導電性ビア２０６ｄを形成することができる。複数の導電性ビア２０６ｄは、ラミネート基板２０３ｄのコンタクトパッド２０５０ｄに接触するように形成することができる。次に、プロセスは、図２Ｅに示すように、インターポーザ２０１ｅの裏面をラミネート基板２０３ｅに結合した後に、インターポーザ２０１ｅ上に再配線層（ＲＤＬ）２０９ｅを形成することができる。再配線層２０９ｅを形成することは、インターポーザ２０１ｅ上で再配線層２０９ｅを成長又は堆積させることを伴うことができる。当業者であれば理解するように、ＲＤＬを形成することは、絶縁材料に埋め込まれてインターポーザ２０１ｅを通じて下層の導電性ビア２０６ｅと電気的に連通する導体２０７ｅ（例えば、ビア、トレース、パッド）を再配線層２０９ｅが含むように、（単複の）絶縁層及び（単複の）導電層を堆積させてパターン化することを伴う。

【0012】

図３Ａ～図３Ｆには、図１に示す積層構造の別の形成プロセスを示しており、ここでは２００だけ増分させた同様の参照番号によって同様の特徴を参照し、異なるプロセス段階における特徴を指定するために接尾辞を付している。プロセスは、図３Ａに示すようにラミネート基板３０３ａ及びインターポーザ３０１ａを準備することから開始することができる。インターポーザ３０１ａは、電子装置を支持するように構成された実装面と、実装面の反対側の裏面とを有することができる。インターポーザ３０１ａは、非導電材料内に形成された複数の貫通ビアをさらに含むことができる。インターポーザ３０１ａは、バリア材料３０４ａをさらに含むことができ、単純な貫通ビア以外の局所接続又は配線のための金属化物（トレース、ビア、パッド）を含むこともできる。ラミネート基板３０３ａは、金属トレース３０５ａ及びコンタクトパッド３０５０ａを含むことができる。次に、プロセスは、図３Ｂに示すように、インターポーザ３０１ｂの裏面を、図示の実施形態では非導電性接着剤層３０２ｂを通じてラミネート基板３０３ｂに結合、接着、又は別様に一体化することができる。次に、プロセスは、図３Ｃに示すように、複数の貫通ビアから接着剤３０２ｃの一部を除去してラミネート基板３０３ｃ内の複数のコンタクトパッド３０５０ｃを露出させることができる。次に、プロセスは、図３Ｄに示すように、複数の貫通ビアを金属化して複数の導電性ビア３０６ｄを形成することができる。複数の導電性ビア３０６ｄは、ラミネート基板３０３ｄのコンタクトパッド３０５０ｄに接触するように形成することができる。プロセスは、インターポーザの裏面をラミネート基板に結合した後に、インターポーザ上に再配線層を形成することに進むことができる。ここまで、図３Ａ～図３Ｄのプロセスは、図２Ａ～図２Ｄについて説明したプロセスと同様であることができる。

【0013】

この実施形態では、再配線層の形成を、図３Ｅ及び図３Ｆに示すような転写プロセスを通じて達成することができる。例えば、図３Ｅに示すように、再配線層を形成することは、予め形成されたＲＤＬ３０９ｅを準備し、予め形成されたＲＤＬ３０９ｅを仲介接着剤（図示せず）によってインターポーザ３０１ｅに結合することを伴うことができる。再配線層３０９ｅは、絶縁材料に埋め込まれた導体３０７ｅ（例えば、トレース、ビア、パッド）を含むことができる。或いは、再配線層を形成することは、予め形成されたＲＤＬを準備し、予め形成されたＲＤＬを、仲介接着剤を使用せずに（例えば、ハイブリッドダイレクトボンディングプロセスによって）インターポーザに直接結合することを伴うこともできる。予め形成されたＲＤＬ３０９ｅは、（半導体又はガラスキャリアなどの）キャリア３１２ｅ上に形成することができる。図３Ｆに示すように、キャリア３１２ｅは、ＲＤＬ３０９ｆをインターポーザ３０１ｆに転写した後にＲＤＬ３０９ｆから除去することができる。米国特許出願第１７／１７１３５１号にＲＤＬ転写プロセス例が記載されており、この文献の内容はその全体が全ての目的で引用により本明細書に組み入れられる。

【0014】

図４Ａ～図４Ｄには、図１に示す積層構造の別の形成プロセスを示しており、ここでは３００だけ増分させた同様の参照番号によって同様の特徴を参照し、異なるプロセス段階における特徴を指定するために接尾辞を付している。いくつかの例では、プロセスが、図４Ａに示すようにラミネート基板４０３ａ及びインターポーザ４０１ａを準備することから開始することができる。インターポーザ４０１ａは、電子装置を支持するように構成された実装面と、実装面の反対側の裏面とを有することができる。ラミネート基板４０３ａは、金属トレース４０５ａ及びコンタクトパッド４０５０ａを含むことができる。次に、プロセスは、インターポーザ４０１ａの実装面上に再配線層（ＲＤＬ）４０９ａを形成することができる。当業者であれば理解するように、ＲＤＬを形成することは、絶縁材料に埋め込まれた導体４０７ａ（例えば、ビア、トレース、パッド）を再配線層４０９ａが含むように（単複の）絶縁層及び（単複の）導電層を堆積させてパターン化することを伴う。いくつかの実施形態では、複数の貫通ビアがインターポーザ４０１ａ及びＲＤＬ４０９ａの両方を貫通して、これらの貫通ビアを図示のようなバリア材料４０４ａで裏打ちすることができる。次に、プロセスは、図４Ｂに示すように、インターポーザ４０１ｂの裏面を、図示の実施形態では非導電性接着剤層４０２ｂを通じてラミネート基板４０３ｂに結合、接着、又は別様に一体化することができる。次に、プロセスは、図４Ｃに示すように、複数の貫通ビアから接着剤４０３ｃの一部を除去してラミネート基板４０３ｃ内の複数のコンタクトパッド４０５０ｃを露出させることができる。次に、プロセスは、図４Ｄに示すように、複数の貫通ビアを金属化して、インターポーザ４０１ｄ及びＲＤＬ４０９ｄの両方を貫通してＲＤＬ４０９ｄの導体４０７ｄをラミネート基板４０３ｄのコンタクトパッド４０５０ｄに接続する複数の導電性ビア４０６ｄを形成することができる。

【0015】

図２Ａ～図２Ｅ、図３Ａ～図３Ｆ、又は図４Ａ～図４Ｄに示すプロセス後には、はんだ結合、接着剤結合、又は仲介接着剤を使用しない直接結合を通じて、再配線層上に少なくとも１つの集積デバイスダイを取り付けることができる。はんだ結合を通じて再配線層に集積デバイスダイを取り付けるいくつかの例では、集積デバイスダイと再配線層との間にアンダーフィルをさらに設けることができる。アンダーフィルは、ダイと再配線層との間に流れ込んで、はんだボール接合部を機械的に保護することができる。いくつかの実施形態では、アンダーフィルが、硬化後の複合体の全体的な熱膨張係数（ＣＴＥ）を低下させるようにガラスビーズなどの低ＣＴＥ粒子で満たされたエポキシを含む複合体であることができる。

【0016】

図１のものと同様の特徴を４００だけ増分させた同様の参照番号で参照し、異なるプロセス段階における特徴を指定するために接尾辞を付している図５Ａ及び図５Ｂに示すようないくつかの積層構造では、複数のインターポーザがラミネート基板と一体化される。複数のインターポーザ５０１ａ、５０１ｂは、複数のそれぞれの接着剤層５０２ａ、５０２ｂによって基板５０３ａ、５０３ｂと一体化することができる。或いは、複数のインターポーザは、共通の連続する又はパターン化された接着剤によって基板と一体化することもできる。少なくとも１つの集積デバイスダイ５２３ｂを同じＲＤＬ（例えば、５０９ａ又は５０９ｂ）に取り付けることができる。例えば、集積デバイスダイ５２３ｂは、図示の実施形態でははんだボール５２１ｂによってＲＤＬ５０９ｂと一体化されて電気的に接続することができる。上述したように、ラミネート基板５０３ａ、５０３ｂは、金属トレース５０５ａ、５０５ｂ及びコンタクトパッド５０５０ａ、５０５０ｂを含むことができる。ＲＤＬ５０９ａ、５０９ｂは、導体５０７ａ、５０７ｂ（例えば、トレース、ビア、パッド）を含むことができる。インターポーザ５０１ａ、５０１ｂは、図示の実施形態では接着剤５０２ａ、５０２ｂによってラミネート基板５０３ａ、５０３ｂに結合、接着、又は別様に一体化することができる。ラミネート基板のコンタクトパッド５０５０ａ、５０５０ｂには、インターポーザ５０１ａ、５０１ｂを貫通する複数の導電性ビア５０６ａ、５０６ｂが接触することができ、これらの導電性ビアは、図４Ａ～図５Ｂに示すようにインターポーザ５０１ａ、５０１ｂ及びＲＤＬ５０９ａ、５０９ｂの両方を貫通することも、或いは図１～図３Ｆに示すようにインターポーザを貫通して上にあるＲＤＬと接続することもできる。いくつかの実施形態では、同じ基板に取り付けられた１又は２以上のＲＤＬ及びインターポーザが、同一の又は概ね同様の構造を含むことができる。いくつかの実施形態では、同じ基板に取り付けられた１又は２以上のＲＤＬ及びインターポーザが異なる構造を含むことができる。いくつかの実施形態では、同じ基板に取り付けられた１又は２以上のＲＤＬ及びインターポーザが、機能的に同様の構造を含むことができる。いくつかの実施形態では、同じ基板に実装された１又は２以上のＲＤＬ及びインターポーザが、機能的に異なる構造を含むことができる。

【0017】

図５Ｃ～図５Ｄには、図５Ａ及び図５Ｂと同様の積層構造を示しており、同様の参照番号を使用して同様の特徴を参照する。相違点は、図５Ｃ～図５Ｄには、介在するはんだ又はその他の接着剤層を使用せずにインターポーザ５０９ｂのＲＤＬ５０９ｂに又はインターポーザ５０９ｂ上に直接ハイブリッドボンディングされた集積デバイスダイ５２３ｂを示している点である。

【0018】

図６Ａに示すように、開示する積層構造は、パッケージシステム内でラミネート基板６０３から導電性ビアの一部によってインターポーザ６０１を通じ、再配線層６０９を通じて集積デバイスダイ６２３（例えば、ＣＰＵ、ＧＰＵ、メモリスタックなど）に、及びこの逆方向に信号を転送する信号経路を提供するために使用することができる。集積デバイスダイ６２３は、はんだボール６４１によって再配線層６０９にはんだ付けされ、（単複の）再配線層６０９を通じて互いに通信することができる。図６Ａには、さらなるはんだボール６３１によってラミネート基板６０３に直接接続された別の集積デバイスダイ６２４も示す。ラミネート基板６０３は、はんだボール６２１によってシステムボード６２５にはんだ付けすることができる。この集積デバイスダイ６２４は、ＲＤＬ６０９、インターポーザ６０１及びラミネート基板６０３を通じて他のデバイスダイ６２３と通信することが分かる。従って、開示する積層構造は、集積デバイスダイから再配線層を通じて、（単複の）再配線層又はラミネート基板に接続された別の集積デバイスダイに、及びこの逆方向に信号を転送する信号経路を提供することもできる。インターポーザ６０１は、はんだを使用せずにラミネート基板６０３に電気的及び機械的に接続される。

【0019】

図６Ｂは、インターポーザ６０１上のＲＤＬ６０９に直接ハイブリッドボンディングされた集積デバイスダイ６２３を示す点を除いて図６Ａと同様である。

【0020】

再配線層
集積デバイスパッケージは、再配線層（ＲＤＬ）を使用して、パッケージ内の１又は２以上の集積デバイスダイから他のデバイス（例えば、集積デバイスダイのフットプリント外の他のデバイス）に信号を再配線することができる。ＲＤＬは、下部のパッドに対して横方向にオフセットされた上部のパッドを接続するための横方向に延びるトレースを含むことができる。このような横方向への延伸は、異なるピッチ（ファンアウト又はファンイン）を有するＲＤＬの底部及び上部の特徴を接続することができ、複数のダイを単純に横方向にオフセットし及び／又は電気的に接続することができる。ＲＤＬは、絶縁材料又は非導電材料に埋め込まれた導体を含むことができる。電子部品（例えば、集積デバイスダイ）は、電子部品のフットプリントの外側に横方向に信号をルーティングする導電性ルーティングトレースを含むことができる再配線層に接続することができる。いくつかの実施形態では、ＲＤＬが、ＲＤＬに取り付けられた集積デバイスダイから信号を内向き（ファンイン（ｆａｎ－ｉｎ））又は外向き（ファンアウト（ｆａｎ－ｏｕｔ））に転送するために横方向に延びる金属トレース又は導体を含む。いくつかの実施形態では、相互接続構造が１又は複数の層を含むことができる。ＲＤＬは、ダイ間でかなりの数の信号を伝達できる多数の又は高密度の相互接続及び信号線を有利に含むことができる。

【0021】

いくつかの実施形態では、ファンアウト再配線が、集積デバイスダイの微細なピッチのボンドパッドから、ダイから横方向に間隔を空けた他のデバイスに信号を伝えることができる。いくつかの実装では、ファンアウトＲＤＬが、ダイの高密度コンタクトから、システムボード（例えば、プリント回路基板又はＰＣＢ）に接続するように構成された間隔の広いリード又はコンタクトパッドに信号を伝えることができる。いくつかの実装では、ファンアウトＲＤＬが、ダイから他の集積デバイスダイなどの他のデバイスに信号を伝えることができる。複数の集積デバイスダイを含むいくつかのパッケージでは、ダイを犠牲キャリア（ｓａｃｒｉｆｉｃｉａｌ ｃａｒｒｉｅｒ）に取り付け、ダイ及びキャリアを覆って成形コンパウンド（ｍｏｌｄｉｎｇ ｃｏｍｐｏｕｎｄ）を設けることができる。犠牲キャリアを取り外し、成形されたデバイスダイを裏返すことができる。成形コンパウンド及びデバイスダイを覆ってＲＤＬを堆積させて、再構成ウェハ（ｒｅｃｏｎｓｔｉｔｕｔｅｄ ｗａｆｅｒ）を形成することができる。再構成ウェハは、ＲＤＬに接続された１又は複数のダイをそれぞれが含む複数のパッケージにシンギュレート（ｓｉｎｇｕｌａｔｅ）することができる。

【0022】

集積デバイスダイ
いくつかの実施形態では、複数の集積デバイスダイのうちの１つ又は２つ以上をＲＤＬにフリップチップ実装（ｆｌｉｐ－ｃｈｉｐ ｍｏｕｎｔｅｄ）することができる。複数の集積デバイスダイは、いずれかの好適なタイプのデバイスダイを含むことができる。例えば、複数の集積デバイスダイのうちの１つ又は２つ以上は、プロセッサダイ、メモリダイ、微小電気機械システム（ＭＥＭＳ）ダイ、光学デバイス、又は他のいずれかの好適なタイプのデバイスダイなどの電子部品を含むことができる。他の実施形態では、電子部品が、コンデンサ、インダクタ、又は他の表面実装デバイスなどの受動デバイスを含むことができる。様々な実施形態では、複数の集積デバイスダイのうちの１つ又は２つ以上の（単複の）活性表面又はその付近において（トランジスタのような能動部品などの）回路をパターニングすることができる。活性表面は、複数の集積デバイスダイのうちの１つ又は２つ以上の集積デバイスダイのそれぞれの裏面とは反対側である複数の集積デバイスダイのうちの１つ又は２つ以上の集積デバイスダイの側に存在することができる。裏面は、いずれかの能動回路又は受動デバイスを含むこと又は含まないことができる。様々な実施形態では、基板に取り付けられる集積デバイスダイが同じタイプの集積デバイスダイであることも、或いは異なるタイプのデバイスダイであることもできる。

【0023】

集積デバイスダイは、結合面と、結合面とは反対側の裏面とを含むことができる。結合面は、導電性ボンドパッドを含む複数の導電性ボンドパッドと、導電性ボンドパッドに近接する非導電材料とを有することができる。いくつかの実施形態では、集積デバイスダイの導電性ボンドパッドを、仲介接着剤を使用せずにＲＤＬの対応する導電性パッドに直接結合することができ、集積デバイスダイの非導電材料を、仲介接着剤を使用せずにＲＤＬの対応する非導電材料の一部に直接結合することができる。接着剤を使用しない直接結合については、以下でさらに説明するとともに、米国特許第７，１２６，２１２号、第８，１５３，５０５号、第７，６２２，３２４号、第７，６０２，０７０号、第８，１６３，３７３号、第８，３８９，３７８号、第７，４８５，９６８号、第８，７３５，２１９号、第９，３８５，０２４号、第９，３９１，１４３号、第９，４３１，３６８号、第９，９５３，９４１号、第９，７１６，０３３号、第９，８５２，９８８号、第１０，０３２，０６８号、第１０，２０４，８９３号、第１０，４３４，７４９号、及び第１０，４４６，５３２号に記載されており、これらの各文献の内容はその全体が全ての目的で引用により本明細書に組み入れられる。いくつかの実施形態では、複数の集積デバイスダイを熱伝導ボンディング（ＴＣＢ）によってＲＤＬに結合することもできる。

【0024】

ダイレクトボンディング法及びダイレクトボンディング構造の例
本明細書で開示する様々な実施形態は、仲介接着剤を使用せずに２つの素子を互いに直接結合できるダイレクトボンディング構造に関する。（集積デバイスダイ、ウェハ、インターポーザ、再配線層などの）２又は３以上の素子を互いに積層又は結合して結合構造を形成することができる。１つの素子の導電性コンタクトパッドを、別の素子の対応する導電性コンタクトパッドに電気的に接続することができる。結合構造では、いずれかの好適な数の素子を積層することができる。コンタクトパッドは、非導電性結合領域内に形成された金属パッドを含むことができ、再配線層（ＲＤＬ）などの下層の金属化物に接続することができる。

【0025】

いくつかの実施形態では、接着剤を使用せずに素子が互いに直接結合される。様々な実施形態では、第１の素子の非導電材料又は誘電材料を、接着剤を使用せずに第２の素子の対応する非導電性又は誘電場領域に直接結合することができる。非導電材料は、第１の素子の非導電性結合領域又は結合層と呼ぶことができる。いくつかの実施形態では、第１の素子の非導電材料を、誘電体－誘電体結合技術を使用して第２の素子の対応する非導電材料に直接結合することができる。例えば、誘電体－誘電体結合は、少なくとも米国特許第９，５６４，４１４号、第９，３９１，１４３号及び第１０，４３４，７４９号に開示されているダイレクトボンディング技術を使用して接着剤を使用せずに形成することができ、これらの各文献の内容はその全体が全ての目的で引用により本明細書に組み入れられる。

【0026】

様々な実施形態では、仲介接着剤を使用せずにハイブリッドダイレクトボンドを形成することができる。例えば、誘電体結合面を高度に滑らかに研磨することができる。結合面を洗浄し、プラズマ及び／又はエッチャントに曝して表面を活性化することができる。いくつかの実施形態では、活性化後又は活性化中（例えば、プラズマ及び／又はエッチングプロセス中）に表面を化学種で終端させることができる。理論によって制限されるわけではないが、いくつかの実施形態では、結合面における化学結合を切断するために活性化プロセスを実行することができ、終端プロセスは、直接結合中の結合エネルギーを高めるさらなる化学種を結合面において提供することができる。いくつかの実施形態では、活性化及び終端化が、例えばプラズマ又はウェットエッチング液で表面を活性化して終端化することなどの同じプロセスで行われる。他の実施形態では、ダイレクトボンディングのためのさらなる化学種をもたらすように結合面を別の処理で終端させることもできる。様々な実施形態では、終端化化学種（ｔｅｒｍｉｎａｔｉｎｇ ｓｐｅｃｉｅｓ）が窒素を含むことができる。さらに、いくつかの実施形態では、結合面をフッ素に曝すことができる。例えば、層及び／又は結合界面付近には、１又は複数のフッ素ピークが存在することができる。従って、ダイレクトボンディング構造では、２つの誘電材料間の結合界面が、結合界面における窒素含有量及び／又はフッ素ピークが高い非常に滑らかな界面を含むことができる。活性化処理及び／又は終端化処理のさらなる例は、米国特許第９，５６４，４１４号、第９，３９１，１４３号、及び第１０，４３４，７４９号に記載されており、これらの各文献の内容はその全体が全ての目的で引用により本明細書に組み入れられる。

【0027】

様々な実施形態では、第１の素子の導電性コンタクトパッドを、第２の素子の対応する導電性コンタクトパッドに直接結合することもできる。例えば、ハイブリッドボンディング技術を使用して、上述したように調製された共有結合的に直接結合された誘電体－誘電体表面を含む結合界面に沿って導体－導体ダイレクトボンディングを提供することができる。様々な実施形態では、導体－導体（例えば、コンタクトパッド－コンタクトパッド）ダイレクトボンド及び誘電体－誘電体ハイブリッドボンドを、少なくとも米国特許第９，７１６，０３３号及び第９，８５２，９８８号に開示されているダイレクトボンディング技術を使用して形成することができ、これらの各文献の内容はその全体が全ての目的で引用により本明細書に組み入れられる。

【0028】

例えば、誘電体結合面は、上述したように調製して、仲介接着剤を使用せずに互いに直接結合することができる。（非導電性誘電場領域によって取り囲むことができる）導電性コンタクトパッドも、仲介接着剤を使用せずに互いに直接結合することができる。いくつかの実施形態では、それぞれのコンタクトパッドを、誘電場領域又は非導電性結合領域の外面（例えば、上面）から下方に、例えば３０ｎｍ未満、２０ｎｍ未満、１５ｎｍ未満、又は１０ｎｍ未満だけ、例えば２ｎｍ～２０ｎｍの範囲内、又は４ｎｍ～１０ｎｍの範囲内で凹ませることができる。いくつかの実施形態では、非導電性結合領域を室温で接着剤を使用せずに互いに直接結合し、その後に結合構造をアニール処理することができる。コンタクトパッドは、アニール処理すると膨張して互いに接触し、金属－金属ダイレクトボンディングを形成することができる。カリフォルニア州サンノゼのＸｐｅｒｉ社から市販されているＤｉｒｅｃｔ Ｂｏｎｄ Ｉｎｔｅｒｃｏｎｎｅｃｔ又はＤＢＩ（登録商標）などのハイブリッドボンディング技術を使用することで、ダイレクトボンド界面を横切って接続されたパッドの高密度化（例えば、規則的アレイのための小さな又は微細なピッチ）を有利に可能にすることができる。いくつかの実施形態では、ボンディングパッドのピッチ、又は結合された素子のうちの１つの素子の結合面に埋め込まれた導電性トレースのピッチが、４０ミクロン未満、又は１０ミクロン未満、或いは２ミクロン未満であることができる。いくつかの用途では、ボンディングパッドの寸法のうちの１つの寸法に対するボンディングパッドのピッチの比率が５未満又は３未満であり、場合によっては２未満であることが望ましい。他の用途では、結合された素子のうちの１つの素子の結合面に埋め込まれた導電性トレースの幅が０．３～３ミクロンに及ぶことができる。様々な実施形態では、コンタクトパッド及び／又はトレースが銅を含むことができるが、他の金属が適することもある。

【0029】

このように、ダイレクトボンディングプロセスでは、仲介接着剤を使用せずに第１の素子を第２の素子に直接結合することができる。いくつかの構成では、第１の素子が、シンギュレートされた集積デバイスダイなどのシンギュレートされた素子を含むことができる。他の構成では、第１の素子が、シンギュレーション時に複数の集積デバイスダイを形成する複数（例えば、数十、数百、又はそれよりも多く）の素子領域を含むキャリア又は基板（例えば、ウェハ）を含むことができる。同様に、第２の素子も、シンギュレートされた集積デバイスダイなどのシンギュレートされた素子を含むことができる。他の構成では、第２の素子が、キャリア又は基板（例えば、ウェハ）を含むことができる。

【0030】

本明細書で説明するように、第１及び第２の素子は、接着剤を使用せずに互いに直接結合することができ、これは堆積プロセスとは異なる。１つの用途では、結合構造における第１の素子の幅が第２の素子の幅と同様であることができる。他のいくつかの実施形態では、接着構造における第１の素子の幅が第２の素子の幅と異なることができる。結合構造における大きい方の素子の幅又は面積は、小さい方の素子の幅又は面積よりも少なくとも１０％大きいことができる。従って、第１及び第２の素子は非堆積素子を含むことができる。さらに、直接結合構造は、堆積層とは異なり、ナノボイドが存在する欠陥領域を結合界面に沿って含むことができる。ナノボイドは、結合面の活性化（例えば、プラズマへの曝露）に起因して形成されることがある。上述したように、結合界面は、活性化及び／又は最後の化学処理プロセスからの材料の濃度を含むことができる。例えば、活性化に窒素プラズマを利用する実施形態では、結合界面に窒素ピークが形成されることがある。活性化に酸素プラズマを利用する実施形態では、結合界面に酸素ピークが形成されることがある。いくつかの実施形態では、結合界面が、酸窒化ケイ素、酸炭窒化ケイ素、又は炭窒化ケイ素を含むことができる。本明細書で説明するように、直接結合は、ファンデルワールス結合（ｖａｎ Ｄｅｒ Ｗａａｌｓ ｂｏｎｄｓ）よりも強い共有結合を含むことができる。結合層は、高度に滑らかに平坦化された研磨表面を含むこともできる。

【0031】

様々な実施形態では、コンタクトパッド間の金属－金属結合を、銅粒が結合界面を横切って互いに成長するように接合することができる。いくつかの実施形態では、銅が、結合界面を横切る銅の拡散を向上させるように１１１結晶面に沿って配向された粒子を有することができる。結合界面は、結合されたコンタクトパッド又はその付近の非導電性結合領域間に実質的に間隙が存在しないように、結合されたコンタクトパッドの少なくとも一部まで実質的に完全に延びることができる。いくつかの実施形態では、コンタクトパッドの下方に（例えば、銅を含むことができる）バリア層を設けることができる。しかしながら、他の実施形態では、例えば米国特許出願第２０１９／００９６７４１号に記載されるようにコンタクトパッドの下方にバリア層が存在しないこともでき、この文献はその全体が全ての目的で引用により本明細書に組み入れられる。

【0032】

１つの態様では、積層構造を開示する。積層構造は、ラミネート基板を含むことができる。積層構造は、接着剤層によってラミネート基板上に取り付けられたインターポーザを含むこともできる。複数の導電性ビアがインターポーザ及び非導電性接着剤層を貫通してラミネート基板に接続する。積層構造は、インターポーザに隣接する再配線層（ＲＤＬ）を含むこともできる。

【0033】

１つの実施形態では、ＲＤＬがインターポーザ上に存在する。

【0034】

１つの実施形態では、ＲＤＬがインターポーザと接着剤層との間に存在する。

【0035】

１つの実施形態では、積層構造が、インターポーザと接着剤層との間にさらなるＲＤＬをさらに含む。

【0036】

１つの実施形態では、ＲＤＬが、電子装置に電気的に接続するように構成される。

【0037】

１つの実施形態では、複数の導電性ビアが再配線層を貫通する。

【0038】

１つの実施形態では、インターポーザが、ガラス、半導体及び／又はセラミックで形成された非導電材料を含む。

【0039】

１つの実施形態では、再配線層が、絶縁材料に埋め込まれた導体を含む。

【0040】

１つの実施形態では、再配線層がインターポーザ上で成長し又は堆積される。

【0041】

１つの実施形態では、再配線層が、仲介接着剤によってインターポーザと一体化される。

【0042】

１つの実施形態では、再配線層が、仲介接着剤を使用せずにインターポーザに直接結合される。

【0043】

１つの実施形態では、積層構造が、再配線層上に配置された少なくとも１つの集積デバイスダイをさらに含む。

【0044】

１つの実施形態では、少なくとも１つの集積デバイスダイが再配線層に電気的に接続される。

【0045】

１つの実施形態では、少なくとも１つの集積デバイスダイが、はんだ付けによって再配線層と一体化される。

【0046】

１つの実施形態では、少なくとも１つの集積デバイスダイが、仲介接着剤によって再配線層と一体化される。

【0047】

１つの実施形態では、少なくとも１つの集積デバイスダイが、仲介接着剤を使用せずに再配線層に直接結合される。

【0048】

１つの実施形態では、ラミネート基板がプリント回路基板を含み、及び／又はラミネート基板がセラミックを含む。

【0049】

１つの実施形態では、接着剤層が、非導電性接着剤及び／又はアンダーフィルを含む。

【0050】

１つの実施形態では、積層構造が、ラミネート基板から複数の導電性ビアを介してインターポーザを通じ、再配線層を通じて少なくとも１つの集積デバイスダイのうちの１つに、及びこの逆に信号を伝えるように構成された信号経路を含むこともできる。

【0051】

１つの実施形態では、積層構造が、少なくとも１つの集積デバイスダイのうちの１つから再配線層を通じて少なくとも１つの集積デバイスダイのうちの別の１つに、及びこの逆に信号を転送するように構成された信号経路を含むこともできる。

【0052】

１つの実施形態では、積層構造が、インターポーザとラミネート基板との間に配置されたさらなる再配線層を含むこともできる。

【0053】

１つの実施形態では、インターポーザが能動回路を含まない。

【0054】

１つの実施形態では、ＲＤＬが複数の導電性ビアを覆って配置される。

【0055】

１つの実施形態では、複数の導電性ビアがインターポーザからＲＤＬまで貫通する。

【0056】

１つの態様では、積層構造を開示する。積層構造は、ラミネート基板を含むことができる。積層構造は、ラミネート基板上に配置された少なくとも２つのインターポーザを含むこともできる。少なくとも２つのインターポーザの各々は、１又は２以上の非導電性接着剤層によってラミネート基板と一体化される。

【0057】

１つの実施形態では、少なくとも２つのインターポーザの各々が、非導電材料内に形成されたそれぞれの複数の導電性ビアを含む。

【0058】

１つの実施形態では、積層構造が、少なくとも２つのインターポーザの各々の上に配置されたそれぞれの再配線層を含むこともできる。

【0059】

１つの実施形態では、積層構造が、少なくとも２つのインターポーザの各々の上に配置されたそれぞれの再配線層を含むこともできる。それぞれの複数の導電性ビアは、それぞれの再配線層を貫通する。

【0060】

１つの実施形態では、非導電材料が、ガラス、半導体及び／又はセラミックで形成される。

【0061】

１つの実施形態では、それぞれの再配線層が、絶縁材料に埋め込まれた導体を含む。

【0062】

１つの実施形態では、それぞれの再配線層が、インターポーザ上で成長し又は堆積される。

【0063】

１つの実施形態では、それぞれの再配線層が、仲介接着剤によってインターポーザと一体化される。

【0064】

１つの実施形態では、それぞれの再配線層が、仲介接着剤を使用せずにインターポーザに直接結合される。

【0065】

１つの実施形態では、積層構造が、それぞれの再配線層上に配置された少なくとも１つの集積デバイスダイを含むこともできる。

【0066】

１つの実施形態では、少なくとも１つの集積デバイスダイが、はんだ付けによってそれぞれの再配線層と一体化される。

【0067】

１つの実施形態では、少なくとも１つの集積デバイスダイが、仲介接着剤によってそれぞれの再配線層と一体化される。

【0068】

１つの実施形態では、少なくとも１つの集積デバイスダイが、仲介接着剤を使用せずにそれぞれの再配線層に直接結合される。

【0069】

１つの実施形態では、ラミネート基板がプリント回路基板であり、及び／又はラミネート基板がセラミックを含む。

【0070】

１つの実施形態では、それぞれの接着剤層が、非導電性接着剤及び／又はアンダーフィルを含む。

【0071】

１つの実施形態では、積層構造が、ラミネート基板からそれぞれの複数の導電性ビアを介して少なくとも２つのインターポーザのうちの１つを通じ、それぞれの再配線層を通じて少なくとも１つの集積デバイスダイのうちの１つに、及びこの逆に信号を転送するように構成された信号経路を含むこともできる。

【0072】

１つの実施形態では、積層構造が、少なくとも２つのインターポーザのうちの１つとラミネート基板との間に配置されたさらなる再配線層を含むこともできる。

【0073】

１つの態様では、積層構造の形成方法を開示する。この方法は、ラミネート基板を準備することを含むことができる。方法は、インターポーザを準備することを含むこともできる。インターポーザは、電子装置を支持するように構成された実装面と、実装面の反対側の裏面とを有する。方法は、はんだを使用せずにインターポーザをラミネート基板と一体化することを含むことができる。複数の導電性ビアがインターポーザを貫通してラミネート基板に接続する。

【0074】

１つの実施形態では、インターポーザが、非導電材料で形成された複数の貫通ビアを含む。

【0075】

１つの実施形態では、方法が、インターポーザの裏面をラミネート基板に結合した後に、インターポーザ上に再配線層を形成することを含むこともできる。

【0076】

１つの実施形態では、方法が、インターポーザの裏面をラミネート基板に接着する前に、インターポーザ上に再配線層を形成することを含むこともできる。

【0077】

１つの実施形態では、複数の貫通ビアが再配線層を貫通する。

【0078】

１つの実施形態では、非導電材料が、ガラス、半導体及び／又はセラミックで形成される。

【0079】

１つの実施形態では、インターポーザをラミネート基板と一体化することが、非導電性接着剤を提供することを含み、方法が、複数の貫通ビアから接着剤の一部を除去してラミネート基板内の複数のコンタクトパッドを露出させることを含む。方法は、複数の貫通ビアを金属化して複数の導電性ビアを形成することを含むこともできる。

【0080】

１つの実施形態では、再配線層が、絶縁材料に埋め込まれた導体を含む。

【0081】

１つの実施形態では、再配線層を形成することが、インターポーザ上で再配線層を成長させ、又は堆積させることを含む。

【0082】

１つの実施形態では、再配線層を形成することが、仲介接着剤によって再配線層をインターポーザに接着することを含み、再配線層は予め形成されたものである。

【0083】

１つの実施形態では、再配線層を形成することが、仲介接着剤を使用せずに再配線層をインターポーザに直接結合することを含み、再配線層は予め形成されたものである。

【0084】

１つの実施形態では、方法が、再配線層上に少なくとも１つの集積デバイスダイを取り付けることを含むこともできる。

【0085】

１つの実施形態では、少なくとも１つの集積デバイスダイを取り付けることが、少なくとも１つの集積デバイスダイを再配線層にはんだ結合することを含む。

【0086】

１つの実施形態では、少なくとも１つの集積デバイスダイを取り付けることが、少なくとも１つの集積デバイスダイを再配線層に接着剤結合することを含む。

【0087】

１つの実施形態では、少なくとも１つの集積デバイスダイを取り付けることが、仲介接着剤を使用せずに少なくとも１つの集積デバイスダイを再配線層に直接結合することを含む。

【0088】

１つの実施形態では、ラミネート基板がプリント回路基板を含み、及び／又はラミネート基板がセラミックを含む。

【0089】

１つの実施形態では、インターポーザをラミネート基板と一体化することが、アンダーフィルを提供することを含む。

【0090】

１つの実施形態では、方法が、インターポーザとラミネート基板との間にさらなる再配線層を設けることを含むこともできる。

【0091】

１つの実施形態では、インターポーザをラミネート基板と一体化することが、非導電性接着剤を提供することを含み、方法が、インターポーザの裏面をラミネート基板に接着した後に、複数の貫通ビアから接着剤の一部を除去して複数の貫通ビアを金属化することを含むこともできる。

【0092】

１つの実施形態では、インターポーザが、ラミネート基板のフットプリントよりも小さなフットプリントを有する。

【0093】

１つの実施形態では、少なくとも２つのインターポーザの各々が、ラミネート基板のフットプリントよりも小さなフットプリントを有する。

【0094】

１つの実施形態では、非導電材料の熱膨張係数がラミネート基板の熱膨張係数と実質的に一致する。

【0095】

１つの実施形態では、再配線層が５ミクロン未満のライン間隔を有する。

【0096】

１つの実施形態では、少なくとも２つの再配線層の各々が５ミクロン未満のライン間隔を有する。

【0097】

１つの態様では、積層構造を開示する。積層構造は、ラミネート基板を含むことができる。積層構造は、はんだを使用せずにラミネート基板上に取り付けられた基板を含むこともできる。複数の導電性ビアが基板を貫通してラミネート基板に接続する。積層構造は、基板に隣接する再配線層（ＲＤＬ）を含むこともできる。

【0098】

文脈において別途明確に必要としていない限り、本明細書及び特許請求の範囲全体を通じて、「含む、備える（ｃｏｍｐｒｉｓｅ、ｃｏｍｐｒｉｓｉｎｇ、ｉｎｃｌｕｄｅ、ｉｎｃｌｕｄｉｎｇ）」などの単語は、排他的又は網羅的な意味ではなく包含的な意味で、すなわち「含むけれどもそれに限定されない（ｉｎｃｌｕｄｉｎｇ，ｂｕｔ ｎｏｔ ｌｉｍｉｔｅｄ ｔｏ）」という意味で解釈すべきである。本明細書で一般的に使用される「結合された（ｃｏｕｐｌｅｄ）」という単語は、直接、或いは１又は２以上の中間要素を介して接続できる２又は３以上の要素を意味する。同様に、本明細書で一般的に使用される「接続された（ｃｏｎｎｅｃｔｅｄ）」という単語も、直接、或いは１又は２以上の中間要素を介して接続できる２又は３以上の要素を意味する。また、本出願において、「本明細書で（ｈｅｒｅｉｎ）」「上記で（ａｂｏｖｅ）」「下記で（ｂｅｌｏｗ）」及び同様の趣旨の単語を使用している場合、これらの単語は本出願全体を示すものであり、本出願のいずれか特定の部分を示すものではない。さらに、本明細書において、第１の要素を第２の要素「上に（ｏｎ）」又は第２の要素を「覆って（ｏｖｅｒ）」存在するものとして説明する場合、第１の要素は、第１及び第２の要素が直接接触するように第２の要素上に又は第２の要素を覆って直接存在することも、或いは第１及び第２の要素間に１又は２以上の要素が介在するように第２の要素上に又は第２の要素を覆って間接的に存在することもできる。上記の詳細な説明における単数又は複数を用いた単語は、文脈上可能な場合にはそれぞれ複数又は単数を含むこともできる。２又は３以上の項目のリストを参照する際の「又は（ｏｒ）」という単語は、リスト内の項目のいずれか、リスト内の項目全て、及びリスト内の項目のいずれかの組み合わせ、といった単語の解釈を全て網羅する。

【0099】

さらに、本明細書で使用する、とりわけ「～できる（ｃａｎ、ｃｏｕｌｄ、ｍｉｇｈｔ、ｍａｙ）」、及び「例えば（ｅ．ｇ．、ｆｏｒ ｅｘａｍｐｌｅ、ｓｕｃｈ ａｓ）」などの条件語は、別途明確に言及していない限り、又は使用する文脈内で別様に理解されない限り、一般に特定の特徴、要素及び／又は状態を含む実施形態もあれば、それらを含まない実施形態もあることを伝えるように意図される。従って、このような条件語は、一般に特徴、要素及び／又は状態が１又は２以上の実施形態に何としても必要であることを意味するように意図するものではない。

【0100】

いくつかの実施形態を説明したが、これらの実施形態は一例として提示したものにすぎず、本開示の範囲を限定するように意図するものではない。実際に、本明細書で説明した新規の装置、方法及びシステムは他の様々な形態で具現化することもでき、さらに、本開示の趣旨から逸脱することなく、本明細書で説明した方法及びシステムの形態の様々な省略、置換及び変更を行うこともできる。例えば、ブロックについては所与の配置で示しているが、別の実施形態は、異なるコンポーネント及び／又は回路トポロジーを使用して同様の機能を実行することもでき、いくつかのブロックを削除、移動、追加、細分化、結合及び／又は変更することもできる。これらのブロックの各々は、様々な異なる方法で実装することができる。上述した様々な実施形態の要素及び行為のいずれかの好適な組み合わせを組み合わせてさらなる実施形態を提供することもできる。添付の特許請求の範囲及びその同等物は、本開示の範囲及び趣旨に含まれるような形態又は修正も対象とするように意図される。

【図1】

【図2A-2E】

【図3A-3F】

【図4A-4D】

【図5A】

【図5B】

【図5C】

【図5D】

【図6A】

【図6B】

【国際調査報告】