知財求人 - 知財ポータルサイト「IP Force」
▶ ドリーム・チップ・テクノロジーズ・ゲーエムベーハーの特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2024-09-12
(54)【発明の名称】データメモリの自己診断用の電子回路及び方法
(51)【国際特許分類】
G11C 29/02 20060101AFI20240905BHJP
G11C 29/42 20060101ALI20240905BHJP
G06F 11/10 20060101ALI20240905BHJP
【ＦＩ】
G11C29/02
G11C29/42
G06F11/10 648
【審査請求】有
【予備審査請求】未請求
(21)【出願番号】P 2022572415
(86)(22)【出願日】2021-09-29
(85)【翻訳文提出日】2022-12-20
(86)【国際出願番号】 EP2021076800
(87)【国際公開番号】W WO2023051903
(87)【国際公開日】2023-04-06
(81)【指定国・地域】
(71)【出願人】
【識別番号】522456833
【氏名又は名称】ドリーム・チップ・テクノロジーズ・ゲーエムベーハー
【氏名又は名称原語表記】Ｄｒｅａｍ ＣＨＩＰ Ｔｅｃｈｎｏｌｏｇｉｅｓ ＧｍｂＨ
【住所又は居所原語表記】Ｓｔｅｉｎｒｉｅｄｅ １０，３０８２７ Ｇａｒｂｓｅｎ，Ｇｅｒｍａｎｙ
(74)【代理人】
【識別番号】110003708
【氏名又は名称】弁理士法人鈴榮特許綜合事務所
(74)【代理人】
【識別番号】100108855
【弁理士】
【氏名又は名称】蔵田 昌俊
(74)【代理人】
【識別番号】100179062
【弁理士】
【氏名又は名称】井上 正
(74)【代理人】
【識別番号】100199565
【弁理士】
【氏名又は名称】飯野 茂
(74)【代理人】
【識別番号】100212705
【弁理士】
【氏名又は名称】矢頭 尚之
(74)【代理人】
【識別番号】100219542
【弁理士】
【氏名又は名称】大宅 郁治
(74)【代理人】
【識別番号】100153051
【弁理士】
【氏名又は名称】河野 直樹
(74)【代理人】
【識別番号】100162570
【弁理士】
【氏名又は名称】金子 早苗
(72)【発明者】
【氏名】アイケル、カール・ハインツ
【テーマコード（参考）】
5L206
【Ｆターム（参考）】
5L206AA01
5L206AA02
5L206AA17
5L206BB12
5L206DD50
5L206EE05
5L206FF04
5L206FF05
5L206HH05
5L206HH11
(57)【要約】
データメモリ（ＲＡＭ）中に書き込まれるユーザデータ（ＤIN）から誤り訂正符号（ＥＣＣIN）を生成するための第１の誤り訂正符号ユニット（ＥＣＣＧＥＮ1）を備える／使用する、データメモリ（ＲＡＭ）の自己診断用の電子回路及び方法を説明する。電子回路は、データメモリ（ＲＡＭ）中にユーザデータ及び関連する誤り訂正符号（ＥＣＣIN）を書き込む書き込みサイクルにおいてメモリ中に書き込まれたユーザデータ（ＤIN）及び誤りチェックユニット（ＥＣＣＣＨＫ／ＣＯＲＲ）中に書き込まれた関連する誤り訂正符号（ＥＣＣIN）を供給して、誤り訂正符号（ＥＣＣIN）と、誤りチェックユニット（ＥＣＣＣＨＫ／ＣＯＲＲ）によってユーザデータ（ＤIN）から算出されたカウンタチェック符号（ＣＣＣIN）との間に差があると決定された場合にＬａｔｅｎｔ＿Ｆａｕｌｔフラグを提供するように構成される。
【選択図】図１
【選択図】図１
【特許請求の範囲】
【請求項1】
データメモリ（ＲＡＭ）の自己診断用の電子回路であって、－前記データメモリ（ＲＡＭ）中に書き込まれるユーザデータ（ＤIN）から誤り訂正符号（ＥＣＣIN）を生成するための第１の誤り訂正符号ユニット（ＥＣＣＧＥＮ1）と、ここにおいて、前記電子回路は、前記データメモリ（ＲＡＭ）中に前記ユーザデータ（ＤIN）及び前記関連する誤り訂正符号（ＥＣＣIN）を書き込むように構成される、
－前記データメモリ（ＲＡＭ）から読み出されるユーザデータ（ＤOUT）からカウンタチェック符号（ＣＣＣOUT）を算出し、前記カウンタチェック符号（ＣＣＣOUT）を、前記関連するユーザデータ（ＤOUT）と共に前記データメモリ（ＲＡＭ）から読み出される前記誤り訂正符号（ＥＣＣOUT）と比較するための誤りチェックユニット（ＥＣＣＣＨＫ／ＣＯＲＲ）と、ここにおいて、前記誤りチェックユニット（ＥＣＣＣＨＫ／ＣＯＲＲ）は、前記誤りチェック符号（ＥＣＣOUT）と前記カウンタチェック符号（ＣＣＣOUT）との間に差がある場合に誤りフラグ（ＣＥＲＲ／ＵＮＣＥＲＲ）を提供するように構成される、
を備える電子回路において、
前記電子回路は、前記データメモリ（ＲＡＭ）中に前記ユーザデータ及び前記関連する誤り訂正符号（ＥＣＣIN）を書き込む前記書き込みサイクルにおいて前記メモリ中に書き込まれた前記ユーザデータ（ＤIN）及び前記誤りチェックユニット（ＥＣＣＣＨＫ／ＣＯＲＲ）中に書き込まれた前記関連する誤り訂正符号（ＥＣＣIN）を供給して、前記誤り訂正符号（ＥＣＣIN）と、前記誤りチェックユニット（ＥＣＣＣＨＫ／ＣＯＲＲ）によって前記ユーザデータ（ＤIN）から算出された前記カウンタチェック符号（ＣＣＣIN）との間に差があると決定された場合にＬａｔｅｎｔ＿Ｆａｕｌｔフラグを提供するように構成されることを特徴とする、電子回路。
【請求項2】
前記電子回路は、－第１及び第２の入力並びに出力を備える第１のマルチプレクサ（ＭＵＸ＿１）と、ここにおいて、前記データメモリ（ＲＡＭ）中に書き込まれる前記ユーザデータ（ＤIN）は、前記第１のマルチプレクサ（ＭＵＸ＿１）の前記第２の入力において提供され、前記データメモリ（ＲＡＭ）から読み出すときに前記データメモリ（ＲＡＭ）から提供される前記ユーザデータ（ＤOUT）は、前記第１のマルチプレクサ（ＭＵＸ＿１）の前記第１の入力において提供され、前記第１のマルチプレクサ（ＭＵＸ＿１）の前記出力は、前記誤りチェックユニット（ＥＣＣＣＨＫ／ＣＯＲＲ）の入力に、読み出しサイクルにおいて前記データメモリ（ＲＡＭ）から読み出された前記ユーザデータ（ＤOUT）を提供し、前記誤りチェックユニット（ＥＣＣＣＨＫ／ＣＯＲＲ）の前記入力に、前記書き込みサイクルにおいて前記データメモリ（ＲＡＭ）中に書き込まれるように供給された前記ユーザデータ（ＤIN）を提供するようにデータメモリ読み出し／書き込みフラグによって前記第１のマルチプレクサ（ＭＵＸ＿１）が制御されるときに、前記誤りチェックユニット（ＥＣＣＣＨＫ／ＣＯＲＲ）の前記入力に接続される、
－第１及び第２の入力並びに出力を有する第２のマルチプレクサ（ＭＵＸ＿２）と、ここにおいて、前記データメモリ（ＲＡＭ）中に書き込まれる前記ユーザデータ（ＤIN）のために前記第１の誤り訂正符号ユニット（ＥＣＣＧＥＮ1）によって生成された前記誤り訂正符号（ＥＣＣIN）は、前記第２のマルチプレクサ（ＭＵＸ＿２）の前記第２の入力において提供され、読み出しサイクルにおいて前記データメモリ（ＲＡＭ）から前記関連するユーザデータ（ＤOUT）を読み出すときに前記データメモリ（ＲＡＭ）から読み出された前記誤り訂正符号（ＥＣＣOUT）は、前記第２のマルチプレクサ（ＭＵＸ＿２）の前記第１の入力において提供され、前記第２のマルチプレクサ（ＭＵＸ＿２）の前記出力は、前記誤りチェックユニット（ＥＣＣＣＨＫ／ＣＯＲＲ）の入力に接続され、前記第２のマルチプレクサ（ＭＵＸ＿２）は、書き込みサイクルにおいて前記誤りチェックユニット（ＥＣＣＣＨＫ／ＣＯＲＲ）に、前記第１の誤り訂正符号ユニット（ＥＣＣＧＥＮ1）から直接得られた前記誤り訂正符号（ＥＣＣIN）を提供し、読み出しサイクルにおいて、前記データメモリ（ＲＡＭ）から直接得られた前記誤り訂正符号（ＥＣＣOUT）を提供するように前記データメモリ読み出し／書き込みフラグによって制御される、
を備えることを特徴とする、請求項１に記載の電子回路。
【請求項3】
前記第１及び第２のマルチプレクサ（ＭＵＸ＿１，ＭＵＸ＿２）は、共通のマルチプレクサユニット中に一体的に形成されることを特徴とする、請求項２に記載の電子回路。
【請求項4】
前記誤りチェックユニット（ＥＣＣＣＨＫ／ＣＯＲＲ）の前記出力は、少なくとも１つのロジックユニット（＆＿１，＆＿２）の入力に提供され、前記少なくとも１つのロジックユニット（＆＿１，＆＿２）は、書き込みサイクルにおいて、前記データメモリ中に書き込まれるように提供された前記ユーザデータ（ＤIN）から計算された前記計算された誤り訂正符号（ＥＣＣIN）と、前記データメモリ（ＲＡＭ）中に書き込まれる前記ユーザデータ（ＤIN）から計算された前記カウンタチェック符号（ＣＣＣIN）との比較の結果として、前記書き込みサイクルにおいて前記少なくとも１つのロジックユニット（＆＿１，＆＿２）の前記出力において前記Ｌａｔｅｎｔ＿Ｆａｕｌｔフラグを提供し、前記読み出しサイクルにおいて、前記データメモリから読み出された前記記憶された誤り訂正符号（ＥＣＣOUT）と、前記データメモリ（ＲＡＭ）から読み出される前記ユーザデータ（ＤOUT）から計算された前記カウンタチェック符号（ＣＣＣOUT）との比較の結果として、誤りフラグ（ＣＥＲＲ／ＵＮＣＥＲＲ）を提供するように前記読み出し／書き込みフラグによって制御されることを特徴とする、請求項１～３のうちのいずれか一項に記載の電子回路。
【請求項5】
前記誤りチェックユニット（ＥＣＣＣＨＫ／ＣＯＲＲ）は、前記カウンタチェック符号（ＣＣＣOUT）を計算するために提供された第２の誤り符号生成ユニット（ＥＣＣＧＥＮ2）と、前記誤り訂正符号（ＥＣＣIN）を前記カウンタチェック符号（ＣＣＣOUT）を比較し、前記比較された誤り訂正符号（ＥＣＣIN）とカウンタチェック符号（ＣＣＣOUT）との間に不一致がある場合に、訂正可能な誤りが検出された場合には訂正可能な誤りフラグ（ＣＥＲＲ）を設定するか、又は訂正不可能な誤りが検出された場合には訂正不可能な誤りフラグ（ＵＮＣＥＲＲ）を設定するか、のうちのいずれかを行うように構成されたチェック符号比較ユニット（ＥＣＣＣＨＫ）とを備えることを特徴とする、請求項１～４のうちのいずれか一項に記載の電子回路。
【請求項6】
前記誤りチェックユニット（ＥＣＣＣＨＫ／ＣＯＲＲ）は、前記誤り訂正符号（ＥＣＣIN）を前記それぞれのカウンタチェック符号（ＣＣＣOUT）と比較することによって検出された故障ビットの前記少なくとも１つのビット位置を位置特定するように構成された誤り位置特定ユニット（ＥＲＲＬＯＣ）を備え、前記誤りチェックユニット（ＥＣＣＣＨＫ／ＣＯＲＲ）は、故障ビットの少なくとも１つのビット位置を位置特定する場合にＬａｔｅｎｔ＿Ｆａｕｌｔフラグを設定するように構成されるか、又は訂正可能な誤りフラグ（ＣＥＲＲ）若しくは訂正不可能な誤りフラグ（ＵＮＣＥＲＲ）が設定され、前記誤り位置特定ユニット（ＥＲＲＬＯＣ）は、前記書き込みサイクル及び前記読み出しサイクルの両方において機能するように適合されることを特徴とする、請求項５に記載の電子回路。
【請求項7】
前記誤りチェックユニット（ＥＣＣＣＨＫ／ＣＯＲＲ）は、故障ビットの少なくとも１つのビット位置が第１のＯＲゲート（ＯＲ1）の前記入力におけるビットベクトルによって示される場合にフラグを提供する前記第１のＯＲゲート（ＯＲ1）と、前記第１のＯＲゲート（ＯＲ1）によって提供された前記誤りフラグ、前記訂正可能な誤りフラグ（ＣＥＲＲ）、又は前記訂正不可能な誤りフラグ（ＵＮＣＥＲＲ）のうちの少なくとも１つが第２のＯＲゲート（ＯＲ2）の前記入力において設定される場合に前記第２のＯＲゲート（ＯＲ2）の出力として潜在故障信号を提供する前記第２のＯＲゲート（ＯＲ2）とを備えることを特徴とする、請求項６に記載の電子回路。
【請求項8】
前記誤りチェックユニット（ＥＣＣＣＨＫ／ＣＯＲＲ）は、誤り訂正ユニット（ＥＣＣＣＯＲ）の前記入力における前記ユーザデータ（ＤIN，ＤOUT）の故障ビットの前記位置を示す誤り位置ベクトルの関数としてその出力における訂正されたユーザデータ（ＤOUT, CORR）を提供するように設計された前記誤り訂正ユニット（ＥＣＣＣＯＲ）を備え、前記誤りチェックユニット（ＥＣＣＣＨＫ／ＣＯＲＲ）は、前記誤り訂正ユニット（ＥＣＣＣＯＲ）の前記入力における前記ユーザデータ（ＤIN，ＤOUT）を前記誤り訂正ユニット（ＥＣＣＣＯＲ）の前記出力における前記訂正されたユーザデータ（ＤOUT, CORR）と比較して、書き込みサイクルにおいて前記比較されたユーザデータ（ＤIN，ＤOUT）と前記訂正されたユーザデータ（ＤOUT, CORR）との間に不一致がある場合に誤りフラグを示すように設計された比較器ユニットを更に備えることを特徴とする、請求項１～７のうちのいずれか一項に記載の電子回路。
【請求項9】
データメモリの自己診断用の方法であって、ａ）書き込みサイクルであって、
－前記データメモリ（ＲＡＭ）中に書き込まれるように提供されたユーザデータ（ＤIN）から誤り訂正符号（ＥＣＣIN）を計算することと、
－前記データメモリ（ＲＡＭ）中に前記計算された誤り訂正符号（ＥＣＣIN）及び前記関連するユーザデータ（ＤIN）を記憶することと
を行うステップを備える書き込みサイクルと、
ｂ）読み出しサイクルであって、
－前記データメモリ（ＲＡＭ）からユーザデータ（ＤOUT）及び前記関連する記憶された誤り訂正符号（ＥＣＣOUT）を読み出すことと、
－前記データメモリ（ＲＡＭ）から読み出された前記ユーザデータ（ＤOUT）からカウンタチェック符号（ＣＣＣOUT）を計算することと、
－前記データメモリ（ＲＡＭ）から読み出された前記誤り訂正符号（ＥＣＣOUT）を前記カウンタチェック符号（ＣＣＣOUT）と比較して、不一致がある場合に前記データメモリ（ＲＡＭ）の機能不全を示す誤りフラグを提供することと
を行うステップを備える読み出しサイクルと
を備える方法において、前記書き込みサイクルにおける、
－前記データメモリ（ＲＡＭ）中に書き込まれるように提供された前記ユーザデータ（ＤIN）からカウンタチェック符号（ＣＣＣIN）を計算することと、
－前記計算された誤り訂正符号（ＥＣＣIN）を前記計算されたカウンタチェック符号（ＣＣＣIN）と比較して、不一致がある場合に前記書き込みサイクルにおいて前記データメモリ（ＲＡＭ）中に記憶される前記誤り訂正符号（ＥＣＣIN）を計算するために提供された前記機能の潜在故障を示すＬａｔｅｎｔ＿Ｆａｕｌｔフラグを提供することと
を行う追加のステップを特徴とする、方法。
【請求項10】
－前記誤りチェックユニット（ＥＣＣＣＨＫ／ＣＯＲＲ）に、書き込みサイクルにおいて、前記誤り訂正符号ユニット（ＥＣＣＧＥＮ）の前記出力において提供された前記誤り訂正符号（ＥＣＣIN）と、前記誤り訂正符号ユニット（ＥＣＣＧＥＮ）の前記入力において提供された前記関連するユーザデータ（ＤIN）とを転送して、前記書き込みサイクルにおいて不一致がある場合にＬａｔｅｎｔ＿Ｆａｕｌｔフラグを提供することと、－前記誤りチェックユニット（ＥＣＣＣＨＫ／ＣＯＲＲ）に、前記読み出しサイクルにおいて、前記データメモリ（ＲＡＭ）から読み出された前記記憶された誤り訂正符号（ＥＣＣOUT）及び前記関連する記憶されたユーザデータ（ＤOUT）とを転送して、読み出しサイクルにおいて前記データメモリ（ＲＡＭ）の機能不全を示す誤りフラグを提供することと
を特徴とする、請求項１～８のうちのいずれか一項に記載の電子回路で実行される、請求項９に記載の方法。
【請求項11】
前記ユーザデータ（ＤIN，ＤOUT）中の１ビット誤りが訂正され、訂正可能な誤りフラグが設定され、前記ユーザデータ（ＤIN，ＤOUT）中に１よりも多くのビットを備える任意の誤りが、前記ユーザデータ（ＤIN，ＤOUT）を訂正することなく前記誤りフラグによって訂正不可能な誤りとして示される、請求項９又は１０に記載の方法。
【請求項12】
前記書き込みサイクルは、－前記データメモリ（ＲＡＭ）中に書き込まれるように提供されたユーザデータ（ＤIN）から誤り訂正符号（ＥＣＣIN）を計算することと、
－前記データメモリ（ＲＡＭ）中に前記計算された誤り訂正符号（ＥＣＣIN）及び前記関連するユーザデータ（ＤIN）を記憶することと、
－前記データメモリ（ＲＡＭ）中に書き込まれるように提供された前記ユーザデータ（ＤIN）からカウンタチェック符号（ＣＣＣIN）を計算することと、
－前記計算された誤り訂正符号（ＥＣＣIN）を前記計算されたカウンタチェック符号（ＣＣＣIN）と比較して、不一致がある場合に、前記第１のステップにおける前記誤り訂正符号（ＥＣＣIN）の前記計算における、又は前記第３のステップにおける前記カウンタチェック符号（ＣＣＣIN）の前記計算における機能不全を示す少なくとも１つの誤りフラグ（ＣＥＲＲ，ＵＮＣＥＲＲ）を提供することと、
－前記カウンタチェック符号（ＣＣＣIN）を計算するときに故障によって引き起こされる前記処理されたユーザデータ（ＤIN）における故障として識別されるビットの前記ビット位置を検出することと、
前記訂正可能な誤りフラグ（ＣＥＲＲ）、訂正不可能な誤りフラグ（ＵＮＣＥＲＲ）のうちの少なくとも１つが設定されているか、又は故障ビットを備える少なくとも１つのビット位置が検出されたかどうかをチェックし、前記訂正可能な誤りフラグ（ＣＥＲＲ）若しくは訂正不可能な誤りフラグ（ＵＮＣＥＲＲ）のうちの少なくとも１つが設定されているか、又は故障ビットを備える少なくとも１つのビット位置が検出された場合にＬａｔｅｎｔ＿Ｆａｕｌｔフラグを設定することと
を行うステップを備えることを特徴とする、請求項９～１１のうちのいずれか一項に記載の方法。
【請求項13】
前記読み出しサイクルは、－前記データメモリ（ＲＡＭ）からユーザデータ（ＤOUT）及び前記関連する記憶された誤り訂正符号（ＥＣＣOUT）を読み出すことと、
－前記データメモリ（ＲＡＭ）から読み出された前記ユーザデータ（ＤOUT）からカウンタチェック符号（ＣＣＣOUT）を計算することと、
－前記データメモリ（ＲＡＭ）から読み出された前記誤り訂正符号（ＥＣＣOUT）を前記計算されたカウンタチェック符号（ＣＣＣOUT）と比較して、不一致がある場合に前記データメモリ（ＲＡＭ）の機能不全を示す少なくとも１つの誤りフラグ（ＣＥＲＲ，ＵＮＣＥＲＲ）を提供することと、
－前記データメモリ（ＲＡＭ）から読み出された前記ユーザデータ（ＤOUT）中の故障ビットの前記ビット位置を検出することと、
－前記訂正可能な誤りフラグ（ＣＥＲＲ）、訂正不可能な誤りフラグ（ＵＮＣＥＲＲ）のうちの少なくとも１つが設定されているか、又は故障ビットを備える少なくとも１つのビット位置が検出されたかどうかをチェックし、前記訂正可能な誤りフラグ（ＣＥＲＲ）若しくは訂正不可能な誤りフラグ（ＵＮＣＥＲＲ）のうちの少なくとも１つが設定されているか、又は故障ビットを備える少なくとも１つのビット位置が検出された場合に潜在故障信号を設定することと
を行うステップを備えることを特徴とする、請求項９～１２のうちのいずれか一項に記載の方法。
【請求項14】
前記示されたビット位置において前記読み出しサイクルにおいて前記データメモリ（ＲＡＭ）から読み出される前記ユーザデータ（ＤOUT）中の前記故障ビットを訂正するステップを特徴とする、請求項１２又は１３に記載の方法。
【請求項15】
受信機に、前記データメモリ（ＲＡＭ）から読み出された前記誤り訂正符号（ＥＣＣOUT）と共に前記読み出しサイクルにおいて前記訂正されたユーザデータ（ＤOUT）を提供し、前記受信機側上の前記受信された訂正されたユーザデータ（ＤOUT）の正しさをチェックすることを特徴とする、請求項９～１４のうちのいずれか一項に記載の方法。
【請求項16】
前記ユーザデータ（ＤIN，ＤOUT）を前記訂正されたユーザデータ（ＤOUT, CORR）と比較し、それらは、前記ユーザデータ（ＤIN，ＤOUT）中の前記故障ビットを訂正し、前記書き込みサイクルにおいて前記比較されたユーザデータ（ＤIN，ＤOUT）と前記訂正されたユーザデータ（ＤOUT, CORR）との間に不一致がある場合に潜在故障信号を示すステップにおいて訂正されることを特徴とする、請求項１４又は１５に記載の方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、データメモリの自己診断用の電子回路に関し、
－データメモリ中に書き込まれるユーザデータから誤り訂正符号を生成するための第１の誤り訂正符号ユニットと、ここにおいて、電子回路は、データメモリ中にユーザデータ及び関連する誤り訂正符号を書き込むように構成される、
－データメモリから読み出されるユーザデータからカウンタチェック符号を算出し、カウンタチェック符号を、関連するユーザデータと共にメモリから読み出される誤り訂正符号と比較するための誤りチェックユニットと、ここにおいて、誤りチェックユニットは、誤りチェック符号とカウンタチェック符号との間に差がある場合に誤りフラグを提供するように構成される、
を備える。
－データメモリ中に書き込まれるユーザデータから誤り訂正符号を生成するための第１の誤り訂正符号ユニットと、ここにおいて、電子回路は、データメモリ中にユーザデータ及び関連する誤り訂正符号を書き込むように構成される、
－データメモリから読み出されるユーザデータからカウンタチェック符号を算出し、カウンタチェック符号を、関連するユーザデータと共にメモリから読み出される誤り訂正符号と比較するための誤りチェックユニットと、ここにおいて、誤りチェックユニットは、誤りチェック符号とカウンタチェック符号との間に差がある場合に誤りフラグを提供するように構成される、
を備える。
【0002】
本発明は更に、データメモリの自己診断用の方法に関し、
ａ）書き込みサイクルであって、
－データメモリ中に書き込まれるように提供されたユーザデータから誤り訂正符号を計算することと、
－データメモリ中に計算された誤り訂正符号及び関連するユーザデータを記憶することと
を行うステップを備える書き込みサイクルと、
ｂ）読み出しサイクルであって、
－データメモリからユーザデータ及び関連する記憶された誤り訂正符号を読み出すことと、
－データメモリから読み出されたユーザデータからカウンタチェック符号を計算することと、
－データメモリから読み出された誤り訂正符号をカウンタチェック符号と比較して、不一致がある場合にデータメモリの機能不全を示す誤りフラグを提供することと
を行うステップを備える読み出しサイクルと
を備える。
ａ）書き込みサイクルであって、
－データメモリ中に書き込まれるように提供されたユーザデータから誤り訂正符号を計算することと、
－データメモリ中に計算された誤り訂正符号及び関連するユーザデータを記憶することと
を行うステップを備える書き込みサイクルと、
ｂ）読み出しサイクルであって、
－データメモリからユーザデータ及び関連する記憶された誤り訂正符号を読み出すことと、
－データメモリから読み出されたユーザデータからカウンタチェック符号を計算することと、
－データメモリから読み出された誤り訂正符号をカウンタチェック符号と比較して、不一致がある場合にデータメモリの機能不全を示す誤りフラグを提供することと
を行うステップを備える読み出しサイクルと
を備える。
【背景技術】
【0003】
データメモリ中に電子的にデータを記憶するとき、いくつかの理由に起因して、機能不全が生じる可能性がある。
【0004】
メモリデータ破損を検出するために、誤り訂正符号が、データメモリ中で発生しているｎビットのデータ破損を検出及び訂正するために使用される。そのような誤りは、いくつかの理由に起因して、ビットフリップによって引き起こされる可能性がある。
【0005】
データストリングのパリティ（例えば、単一バイト又は複数バイト）を記録するために余分なメモリビットを書き込むことが知られており、それは、全ての単一ビット誤りの検出を可能にする。誤り訂正符号（ＥＣＣ）を使用することが更に知られており、それは、データメモリ中に書き込まれるユーザデータから計算され、データメモリ中にユーザデータと共に記憶される。単一誤り訂正及び二重誤り訂正ハミング符号のような誤り訂正符号は、単一ビット誤りが訂正され、二重ビット誤りが検出されることを可能にする。これは、余分なパリティビットの使用と組み合わせることができる。誤り訂正符号はまた、マルチビット誤りを訂正することが知られている。誤り訂正符号機能は、データメモリデバイスのロジックと共にハードウェアにおいて実装することができる。
【0006】
G. Tosenovjan: Error correction codes implemented on MPC55XX and MPC56XX devices, NXP-free scale semiconductor Application note, Document no. AN5200, rev. 1, 12/2015は、ソフト誤りを介したデータ破損が容易に許容されない用途においてデータメモリで利用される誤り訂正符号機能について説明している。例えば、ＥＣＣ誤り割り込みによって、単一誤りは訂正され、二重誤りは検出され、示される。
【0007】
１ビット誤りは、データメモリからデータを読み出し、訂正後にそれらを書き戻すことによって「物理的に」修復することができる。
【0008】
ＪＰ－Ｈ－０８２６３３９１ Ａは、誤り訂正符号（ＥＣＣ）を記憶するためのランダムアクセスメモリ（ＲＡＭ）の試験方法を備えるメモリデバイスを開示している。メモリデバイスは、ＥＣＣ生成回路、及び誤り訂正／検出回路中にＥＣＣを記憶するためのＲＡＭを含む。メモリデバイスでは、ＥＣＣは、メモリ制御デバイスから受信された書き込みデータからＥＣＣ生成回路によって生成される。誤り訂正／検出回路では、ＲＡＭの信号ラインによって示されたアドレスのＥＣＣから、シンドロームが生成される。シンドロームによって検出された誤りの結果が１ビット誤りである場合、誤り訂正されたデータが、レジスタ中に設定され、１ビット誤り情報が、誤りフラグ中に設定される。２ビット誤りの場合、２ビット誤り情報が、誤りフラグ中に設定され、誤りフラグの内容が、信号ラインによってメモリ制御デバイスに報告される。
【0009】
ＵＳ ２０２０／０１６７２３０ Ａ１は、誤り訂正符号（ＥＣＣ）比較器を含むＥＣＣモジュールを備えるパワートレインコントローラのロジックを検出するＲＡＭ誤りの自己診断用の方法及び装置について開示している。
【0010】
ＲＡＭ誤り検出ロジックの自己診断は、誤りがＲＡＭ誤り検出ロジックにおいて生じているか、又は誤り訂正符号ＥＣＣモジュールにおいて生じているかを診断するために提供される。試験モードの特定の試験動作中のマイクロコントローラユニットの第２のコアと連動して動作しているＲＡＭに対応する誤り訂正符号モジュールに対して、試験が実行される。
【0011】
各ＥＣＣモジュールの試験が実行されるとき、各コアによって実行される試験は、ＥＣＣ比較器の試験ビット入力ポート中で誤りが生じるように、指定値に対してＯＲ入力を実行するための第１のタスクを通して誤り検出機能が適切に動作しているかどうかをチェックすることと、ＥＣＣ比較器の入力ポートがフリップ及び入力されることを通して入力データの１ビットが実際に入力される訂正可能な誤り試験のための第２のタスクを通して誤り検出機能が適切に動作しているかどうかをチェックすることと、ＥＣＣ比較器の入力ポートがフリップされることを通して入力データの２ビットが実際に入力される訂正不可能な誤り試験のための第３のタスクを通して誤り検出機能が適切に動作しているかどうかをチェックすることとを含む。
【発明の概要】
【0012】
本発明の目的は、ユーザデータから誤り訂正符号（ＥＣＣ）を生成するために提供された誤り訂正符号ユニットの機能不全を容易且つ安全に監視するための改善された電子回路及び方法を提供することである。本目的は、請求項１に記載の特徴を備える電子回路と、請求項５に記載の特徴を備える方法とによって達成される。
【0013】
好ましい実施形態は、従属請求項に説明する。
【0014】
請求項１の前提部に記載の電子回路は、データメモリ中にユーザデータ及び関連する誤り訂正符号を書き込む書き込みサイクルにおいてデータメモリ中に書き込まれたユーザデータ及び誤りチェックユニット中に書き込まれた関連する誤り訂正符号を供給して、誤り訂正符号とカウンタチェック符号との間に差があると決定された場合に潜在故障フラグを提供するように更に構成される。
【0015】
潜在故障フラグは、誤り訂正符号ユニット中で発生している誤りを示す。従って、誤り訂正符号ユニットの機能を、追加の時間を必要としないで、及び少ないハードウェア及び／又はソフトウェアリソースのみで、容易に監視することができる。
【0016】
このことから、本発明によると、データメモリから読み出されたユーザデータから計算された記憶された誤り訂正符号及びカウンタチェック符号をチェックするために読み出しサイクルのために設計された誤りチェックユニットは、本発明によると、書き込みサイクルにおいて誤り訂正符号ユニットによって生成された誤り訂正符号をチェックするために書き込みサイクルのために更に使用される。これは、特にセーフティクリティカルな用途において、永久及び過渡故障に対してＩＳＯ規格２６２６２に従ってメモリ及びレジスタを保護することを可能にする。
【0017】
誤り訂正符号ユニット及び誤りチェックユニットは、このＩＳＯ規格２６２６２の意味の範囲内の安全機構である。
【0018】
書き込みサイクルにおいて誤りチェックユニットを使用することによって誤り訂正符号ユニットを監視することによって、両方の安全機構が、潜在故障の発生のために監視される。ＩＳＯ規格２６２６２は、例えば、安全機構自体に欠陥があり、このことから、機能的なロジックにおける誤りがもはや認識されなくなる場合に、潜在故障について語っている。
【0019】
先行技術の安全機構は、システムがロジックＢｉｓｔ（ＬＢｉｓｔ）を介して起動されるときに永久誤りについてチェックされるだけではないが、本発明では、安全機構は、データメモリの読み出しサイクルにおいてだけでなく書き込みサイクルにおいても、誤り訂正符号と関連するカウンタチェック符号とを比較することによって頻繁に監視される。
【0020】
データメモリは、あらゆるデータメモリであり得、特に、ランダムアクセスメモリ、レジスタ、等であり得る。データメモリは、別個の集積回路中に提供することができるか、又はマイクロプロセッサ、マイクロコントローラ、ＦＰＧＡ、ＡＳＩＣ、等のような集積回路の一部であり得る。
【0021】
電子回路は、本発明が誤り訂正符号ユニット（ＥＣＣＧＥＮ）及び誤りチェックユニット（ＥＣＣＣＨＫ／ＣＯＲＲ）を備える既存の安全機構を使用して互いを監視するので、容易に実装することができる。
【0022】
好ましくは、電子回路は、誤り訂正符号ユニットから生成された誤り訂正符号（ＥＣＣ）とメモリの書き込みユーザデータとが書き込みサイクルにおいてマルチプレクサユニットによって誤りチェックユニット（ＥＣＣＣＨＫ／ＣＯＲＲ）に切り替えられるように、少なくとも１つのマルチプレクサユニットを備える。
【0023】
このことから、電子回路は、好ましくは、
－第１及び第２の入力並びに出力を備える第１のマルチプレクサと、ここにおいて、データメモリ中に書き込まれるユーザデータは、第１のマルチプレクサの第２の入力において提供され、データメモリから読み出すときにデータメモリから提供されるユーザデータは、第１のマルチプレクサの第１の入力において提供され、第１のマルチプレクサの出力は、誤りチェックユニットの入力に、読み出しサイクルにおいてデータメモリから読み出されたユーザデータを提供し、誤りチェックユニットの入力に、書き込みサイクルにおいてデータメモリ中に書き込まれるように供給されたユーザデータを提供するようにデータメモリ読み出し／書き込みフラグによって第１のマルチプレクサが制御されるときに、誤りチェックユニットの入力に接続される、
－第１及び第２の入力並びに出力を有する第２のマルチプレクサと、ここにおいて、データメモリ中に書き込まれるユーザデータのために誤り訂正符号ユニットによって生成された誤り訂正符号は、第２のマルチプレクサの第２の入力において提供され、読み出しサイクルにおいてデータメモリから関連するユーザデータを読み出すときにデータメモリから読み出された誤り訂正符号は、第２のマルチプレクサの第１の入力において提供され、第２のマルチプレクサの出力は、誤りチェックユニットの入力に接続され、第２のマルチプレクサは、書き込みサイクルにおいて誤りチェックユニットに、誤り訂正符号ユニットから直接得られた誤り訂正符号を提供し、読み出しサイクルにおいて、データメモリから直接得られた誤り訂正符号を提供するようにデータメモリ読み出し／書き込みフラグによって制御される、
を備える。
－第１及び第２の入力並びに出力を備える第１のマルチプレクサと、ここにおいて、データメモリ中に書き込まれるユーザデータは、第１のマルチプレクサの第２の入力において提供され、データメモリから読み出すときにデータメモリから提供されるユーザデータは、第１のマルチプレクサの第１の入力において提供され、第１のマルチプレクサの出力は、誤りチェックユニットの入力に、読み出しサイクルにおいてデータメモリから読み出されたユーザデータを提供し、誤りチェックユニットの入力に、書き込みサイクルにおいてデータメモリ中に書き込まれるように供給されたユーザデータを提供するようにデータメモリ読み出し／書き込みフラグによって第１のマルチプレクサが制御されるときに、誤りチェックユニットの入力に接続される、
－第１及び第２の入力並びに出力を有する第２のマルチプレクサと、ここにおいて、データメモリ中に書き込まれるユーザデータのために誤り訂正符号ユニットによって生成された誤り訂正符号は、第２のマルチプレクサの第２の入力において提供され、読み出しサイクルにおいてデータメモリから関連するユーザデータを読み出すときにデータメモリから読み出された誤り訂正符号は、第２のマルチプレクサの第１の入力において提供され、第２のマルチプレクサの出力は、誤りチェックユニットの入力に接続され、第２のマルチプレクサは、書き込みサイクルにおいて誤りチェックユニットに、誤り訂正符号ユニットから直接得られた誤り訂正符号を提供し、読み出しサイクルにおいて、データメモリから直接得られた誤り訂正符号を提供するようにデータメモリ読み出し／書き込みフラグによって制御される、
を備える。
【0024】
第１及び第２のマルチプレクサは、別個の電子回路として提供することができ、それらは、共通の集積回路中の別個の電子部品又は別個の機能ユニットであり得る。第１及び第２のマルチプレクサはまた、好ましくは、共通のマルチプレクサユニット中に一体的に形成されるように設計することができる。読み出しサイクルにおけるデータメモリからのデータ（記憶された誤り訂正符号及び記憶されたユーザデータ）と、書き込みサイクルにおいてデータメモリ中に書き込まれるデータ（生成された誤り訂正符号及びユーザデータ）との間の切り替えは、例えば、電子回路の信号ラインにおいて利用可能な、データメモリに適用される読み出し及び書き込みコマンドによって制御される。この読み出し／書き込みフラグは、１ビット信号であり、それは、第１及び第２のマルチプレクサを制御するために使用される。
【0025】
第１及び第２のマルチプレクサの目的は、書き込みサイクルにおいてデータメモリ中に書き込まれる、データメモリの入力において提供される誤り訂正符号及びユーザデータと、読み出しサイクルにおいてデータメモリから読み出される、データメモリの出力における記憶された誤り訂正符号及び記憶されたユーザデータとを誤りチェックユニットに供給することである。
【0026】
マルチプレクサユニットを除いて、改善された電子回路を達成するために必要とされる追加のハードウェアは存在しない。更に、データメモリ中にデータを書き込むために誤りチェックユニットの機能を並行して実行することができるので、追加の安全チェックによって引き起こされる時間遅延は存在しない。
【0027】
誤りチェックユニットの出力は、少なくとも１つのマルチプレクサの入力に提供することができ、少なくとも１つのマルチプレクサは、書き込みサイクルにおいてマルチプレクサの出力において潜在フラグを提供し、データメモリから読み出された記憶された誤り訂正符号（ＥＣＣ）とユーザデータから計算されたカウンタチェック符号（ＣＣＣ）との比較の結果として誤りフラグを提供するように読み出し／書き込みフラグによって制御され、それらは、読み出しサイクルにおいてデータメモリから読み出される。
【0028】
好ましくは、電子回路の誤りチェックユニットは、カウンタチェック符号を計算するために提供された第２の誤り符号生成ユニットを更に備える。チェック符号比較ユニットが、誤り訂正符号をカウンタチェック符号と比較して、比較された誤り訂正符号とカウンタチェック符号との間に不一致がある場合に、訂正可能な誤りが検出された場合には訂正可能な誤りフラグを設定するか、又は訂正不可能な誤りが検出された場合には訂正不可能な誤りフラグを設定するか、のうちのいずれかを行うように構成される。訂正可能な及び訂正不可能なフラグは、読み出しサイクルにおいて設定され、その一方で潜在故障フラグは、書き込みサイクルにおいて設定される。
【0029】
これらの誤りフラグは、書き込みサイクルにおいて誤り符号生成ユニットの機能を監視するために、外部にシグナリングし、更に内部で使用することができる。
【0030】
更に改善された実施形態では、誤りチェックユニットは、誤り訂正符号をそれぞれのカウンタチェック符号と比較することによって検出された故障ビットの少なくとも１つのビット位置を位置特定するように構成された誤り位置特定ユニットを備える。前記誤りチェックユニットは、故障ビットの少なくとも１つのビット位置を位置特定する場合に潜在故障フラグを設定するように構成されるか、又は訂正可能な誤りフラグ又は訂正不可能な誤りフラグが設定される。このことから、訂正可能な及び訂正不可能な誤りフラグの使用による書き込みサイクルにおける誤り符号生成ユニットの機能の監視の結果は、故障ビットのビット位置の位置特定の結果と組み合わされて、潜在故障フラグを提供する。
【0031】
これは、ＯＲゲートの使用によって実装することができ、誤りチェックユニットは、故障ビットの少なくとも１つのビット位置が第１のＯＲゲートの入力におけるビットベクトルによって示される場合にフラグを提供する第１のＯＲゲートと、第１のＯＲゲートによって提供された誤りフラグ、訂正可能な誤りフラグ、又は訂正不可能な誤りフラグのうちの少なくとも１つが第２のＯＲゲートの入力において設定される場合に第２のＯＲゲートの出力として潜在故障フラグを提供する第２のＯＲゲートとを備える。
【0032】
前記誤り位置特定ユニットは、書き込みサイクル及び読み出しサイクルの両方において機能するように適合される。
【0033】
好ましい実施形態では、電子回路は、誤り訂正ユニットの入力におけるユーザデータの故障ビットの位置を示す誤り位置ベクトルの関数としてその出力における訂正されたユーザデータを提供するように設計された誤り訂正ユニットを更に備える。誤りチェックユニットは、誤り訂正ユニットの入力におけるユーザデータを誤り訂正ユニットの出力における訂正されたユーザデータと比較して、書き込みサイクルにおいて比較されたユーザデータと訂正されたユーザデータとの間に不一致がある場合に誤りフラグを示すように設計された比較器ユニットを更に備える。これは、任意の時間遅延を伴わないデータ処理中の訂正ユニットの機能の容易な安全チェックを可能にする。
【0034】
データメモリの自己診断用の方法は、
ａ）書き込みサイクルであって、
－データメモリ中に書き込まれるように提供されたユーザデータから誤り訂正符号を計算することと、
－データメモリ中に計算された誤り訂正符号及び関連するユーザデータを記憶することと
を行うステップを有する書き込みサイクルと、
ｂ）読み出しサイクルであって、
－データメモリからユーザデータ及び関連する記憶された誤り訂正符号を読み出すことと、
－データメモリから読み出されたユーザデータからカウンタチェック符号を計算することと、
－データメモリから読み出された誤り訂正符号をカウンタチェック符号と比較して、不一致がある場合にデータメモリの機能不全を示す誤りフラグを提供することと
を行うステップを備える読み出しサイクルと
を備える。
ａ）書き込みサイクルであって、
－データメモリ中に書き込まれるように提供されたユーザデータから誤り訂正符号を計算することと、
－データメモリ中に計算された誤り訂正符号及び関連するユーザデータを記憶することと
を行うステップを有する書き込みサイクルと、
ｂ）読み出しサイクルであって、
－データメモリからユーザデータ及び関連する記憶された誤り訂正符号を読み出すことと、
－データメモリから読み出されたユーザデータからカウンタチェック符号を計算することと、
－データメモリから読み出された誤り訂正符号をカウンタチェック符号と比較して、不一致がある場合にデータメモリの機能不全を示す誤りフラグを提供することと
を行うステップを備える読み出しサイクルと
を備える。
【0035】
書き込みサイクルにおける、
－データメモリ中に書き込まれるように提供されたユーザデータからカウンタチェック符号を計算することと、
－計算された誤り訂正符号を計算されたカウンタチェック符号と比較して、不一致がある場合に書き込みサイクルにおいてデータメモリ中に記憶される誤り訂正符号を計算するために提供された機能の潜在故障を示す潜在故障フラグを提供することと
を行う追加のステップが提供される。
－データメモリ中に書き込まれるように提供されたユーザデータからカウンタチェック符号を計算することと、
－計算された誤り訂正符号を計算されたカウンタチェック符号と比較して、不一致がある場合に書き込みサイクルにおいてデータメモリ中に記憶される誤り訂正符号を計算するために提供された機能の潜在故障を示す潜在故障フラグを提供することと
を行う追加のステップが提供される。
【0036】
上記で説明した電子回路で実行される本方法は、好ましくは、
－誤りチェックユニットに、書き込みサイクルにおいて、誤り訂正符号ユニットの出力において提供された誤り訂正符号と、誤り訂正符号ユニットの入力において提供された関連するユーザデータとを転送して、書き込みサイクルにおいて不一致がある場合に潜在故障フラグを提供することと、
－誤りチェックユニットに、読み出しサイクルにおいて、データメモリから読み出された記憶された誤り訂正符号及び関連する記憶されたユーザデータとを転送して、読み出しサイクルにおいてデータメモリの機能不全を示す誤りフラグを提供することと
を行う更なるステップを備える。
－誤りチェックユニットに、書き込みサイクルにおいて、誤り訂正符号ユニットの出力において提供された誤り訂正符号と、誤り訂正符号ユニットの入力において提供された関連するユーザデータとを転送して、書き込みサイクルにおいて不一致がある場合に潜在故障フラグを提供することと、
－誤りチェックユニットに、読み出しサイクルにおいて、データメモリから読み出された記憶された誤り訂正符号及び関連する記憶されたユーザデータとを転送して、読み出しサイクルにおいてデータメモリの機能不全を示す誤りフラグを提供することと
を行う更なるステップを備える。
【0037】
潜在故障フラグは、データメモリの任意の機能不全を示すようにデータメモリを制御するために使用される誤り訂正符号ユニット及び誤りチェックユニットによって提供された安全機能の潜在故障を示す。書き込みサイクルにおける誤り訂正符号ユニット及び誤りチェックユニットの両方の使用は、これらの安全機能自体の安全チェックを可能にする。これは、誤り訂正符号ユニットの直接入力、即ちユーザデータと、誤り訂正符号ユニットの直接出力、即ち計算された誤り訂正符号が、故障となり得るデータメモリ中への中間記憶なしに誤りチェックユニット中に直接供給されるので、機能する。誤り訂正符号と計算されたカウンタチェック符号との間の不一致によって潜在故障が監視される場合、誤りは、誤り訂正符号を計算するときに誤り訂正符号ユニットによって、又はカウンタチェック符号を計算するときに誤りチェックユニットによってのうちのいずれかで引き起こされる。誤り訂正符号ユニット又は誤りチェックユニットにおける別の潜在故障は、誤り訂正符号ユニット及び誤りチェックユニットのレジスタ中のビットのフリップによって引き起こされ得る。
【0038】
好ましくは、ユーザデータ中の１ビット誤りが訂正され、訂正可能な誤りフラグが誤りチェックユニットによって設定される。ユーザデータ中の１よりも多くのビットを備える任意の誤りは、ユーザデータを訂正することなく誤りフラグによって訂正不可能な誤りとして示すことができる。
【0039】
１ビット誤りのそのような訂正は、メモリのデータを読み出す読み出しサイクルに制限することができる。
【0040】
好ましい実施形態では、データメモリは、書き込みサイクルの正しさを即時にチェックするために、書き込みサイクル後に読み出しサイクルを実行することによって追加的に頻繁に監視される。
【0041】
書き込みサイクルでは、本方法は、好ましくは、
－データメモリ（ＲＡＭ）中に書き込まれるように提供されたユーザデータ（ＤIN）から誤り訂正符号（ＥＣＣIN）を計算することと、
－データメモリ（ＲＡＭ）中に計算された誤り訂正符号（ＥＣＣIN）及び関連するユーザデータ（ＤIN）を記憶することと、
－データメモリ（ＲＡＭ）中に書き込まれるように提供されたユーザデータ（ＤIN）からカウンタチェック符号（ＣＣＣIN）を計算することと、
－計算された誤り訂正符号（ＥＣＣIN）を計算されたカウンタチェック符号（ＣＣＣIN）と比較して、不一致がある場合に、第１のステップにおける誤り訂正符号（ＥＣＣIN）の計算における、又は第３のステップにおけるカウンタチェック符号（ＣＣＣIN）の計算における機能不全を示す少なくとも１つの誤りフラグ（ＣＥＲＲ，ＵＮＣＥＲＲ）を提供することと、
－カウンタチェック符号（ＣＣＣIN）を計算するときに故障によって引き起こされる処理されたユーザデータ（ＤIN）における故障として識別されるビットのビット位置を検出することと、
－訂正可能な誤りフラグ（ＣＥＲＲ）、訂正不可能な誤りフラグ（ＵＮＣＥＲＲ）のうちの少なくとも１つが設定されているか、又は故障ビットを備える少なくとも１つのビット位置が検出されたかどうかをチェックし、訂正可能な誤りフラグ（ＣＥＲＲ）若しくは訂正不可能な誤りフラグ（ＵＮＣＥＲＲ）のうちの少なくとも１つが設定されているか、又は故障ビットを備える少なくとも１つのビット位置が検出された場合に潜在故障フラグを設定することと
を行うステップを備える。
－データメモリ（ＲＡＭ）中に書き込まれるように提供されたユーザデータ（ＤIN）から誤り訂正符号（ＥＣＣIN）を計算することと、
－データメモリ（ＲＡＭ）中に計算された誤り訂正符号（ＥＣＣIN）及び関連するユーザデータ（ＤIN）を記憶することと、
－データメモリ（ＲＡＭ）中に書き込まれるように提供されたユーザデータ（ＤIN）からカウンタチェック符号（ＣＣＣIN）を計算することと、
－計算された誤り訂正符号（ＥＣＣIN）を計算されたカウンタチェック符号（ＣＣＣIN）と比較して、不一致がある場合に、第１のステップにおける誤り訂正符号（ＥＣＣIN）の計算における、又は第３のステップにおけるカウンタチェック符号（ＣＣＣIN）の計算における機能不全を示す少なくとも１つの誤りフラグ（ＣＥＲＲ，ＵＮＣＥＲＲ）を提供することと、
－カウンタチェック符号（ＣＣＣIN）を計算するときに故障によって引き起こされる処理されたユーザデータ（ＤIN）における故障として識別されるビットのビット位置を検出することと、
－訂正可能な誤りフラグ（ＣＥＲＲ）、訂正不可能な誤りフラグ（ＵＮＣＥＲＲ）のうちの少なくとも１つが設定されているか、又は故障ビットを備える少なくとも１つのビット位置が検出されたかどうかをチェックし、訂正可能な誤りフラグ（ＣＥＲＲ）若しくは訂正不可能な誤りフラグ（ＵＮＣＥＲＲ）のうちの少なくとも１つが設定されているか、又は故障ビットを備える少なくとも１つのビット位置が検出された場合に潜在故障フラグを設定することと
を行うステップを備える。
【0042】
このことから、書き込みサイクルはまた、誤り訂正符号及びカウンタチェック符号の計算の機能を監視するために使用される。
【0043】
読み出しサイクルでは、本方法は、好ましくは、
－データメモリ（ＲＡＭ）からユーザデータ（ＤOUT）及び関連する記憶された誤り訂正符号（ＥＣＣOUT）を読み出すことと、
－データメモリ（ＲＡＭ）から読み出されたユーザデータ（ＤOUT）からカウンタチェック符号（ＣＣＣOUT）を計算することと、
－データメモリ（ＲＡＭ）から読み出された誤り訂正符号（ＥＣＣOUT）を計算されたカウンタチェック符号（ＣＣＣOUT）と比較して、不一致がある場合にデータメモリ（ＲＡＭ）の機能不全を示す少なくとも１つの誤りフラグ（ＣＥＲＲ，ＵＮＣＥＲＲ）を提供することと、
－データメモリ（ＲＡＭ）から読み出されたユーザデータ（ＤOUT）中の故障ビットのビット位置を検出することと、
－訂正可能な誤りフラグ（ＣＥＲＲ）、訂正不可能な誤りフラグ（ＵＮＣＥＲＲ）のうちの少なくとも１つが設定されているか、又は故障ビットを備える少なくとも１つのビット位置が検出されたかどうかをチェックし、訂正可能な誤りフラグ（ＣＥＲＲ）若しくは訂正不可能な誤りフラグ（ＵＮＣＥＲＲ）のうちの少なくとも１つが設定されているか、又は故障ビットを備える少なくとも１つのビット位置が検出された場合に潜在故障信号を設定することと
を行うステップを備える。
－データメモリ（ＲＡＭ）からユーザデータ（ＤOUT）及び関連する記憶された誤り訂正符号（ＥＣＣOUT）を読み出すことと、
－データメモリ（ＲＡＭ）から読み出されたユーザデータ（ＤOUT）からカウンタチェック符号（ＣＣＣOUT）を計算することと、
－データメモリ（ＲＡＭ）から読み出された誤り訂正符号（ＥＣＣOUT）を計算されたカウンタチェック符号（ＣＣＣOUT）と比較して、不一致がある場合にデータメモリ（ＲＡＭ）の機能不全を示す少なくとも１つの誤りフラグ（ＣＥＲＲ，ＵＮＣＥＲＲ）を提供することと、
－データメモリ（ＲＡＭ）から読み出されたユーザデータ（ＤOUT）中の故障ビットのビット位置を検出することと、
－訂正可能な誤りフラグ（ＣＥＲＲ）、訂正不可能な誤りフラグ（ＵＮＣＥＲＲ）のうちの少なくとも１つが設定されているか、又は故障ビットを備える少なくとも１つのビット位置が検出されたかどうかをチェックし、訂正可能な誤りフラグ（ＣＥＲＲ）若しくは訂正不可能な誤りフラグ（ＵＮＣＥＲＲ）のうちの少なくとも１つが設定されているか、又は故障ビットを備える少なくとも１つのビット位置が検出された場合に潜在故障信号を設定することと
を行うステップを備える。
【0044】
このことから、読み出しサイクルはまた、故障ビットのビット位置の検出の機能を監視するために使用される。
【0045】
好ましくは、本方法は、示されたビット位置において読み出しサイクルにおいてデータメモリ（ＲＡＭ）から読み出されたユーザデータ（ＤOUT）中の故障ビットを訂正するステップを備える。
【0046】
検出されない誤りが、例えば、検出又は訂正ロジックにおける故障に起因してビットをトグルすることによって、ユーザデータを意図せずに訂正するときに、検出又は訂正ロジックにおいて生じ得る。そのような誤りは、受信機側上での訂正されたユーザデータの後続の処理において検出することができる。訂正されたユーザデータ（ＤOUT）は、受信機に、データメモリ（ＲＡＭ）から読み出された誤り訂正符号（ＥＣＣOUT）と共に読み出しサイクルにおいて提供することができる。ユーザデータは、例えば、ＥＣＣ保護されたデータバスの使用によって転送することができる。受信された訂正されたユーザデータ（ＤOUT）の意図されない訂正は、受信機側上での誤り訂正チェックＥＣＣＣＨＫによって検出することができる。誤り訂正チェックＥＣＣＣＨＫは、受信された訂正されたユーザデータ（ＤOUT）及び受信された誤り訂正符号（ＥＣＣOUT）に対して実行される。ＥＣＣ保護されたメモリが送信機側において使用されない場合、送信機は、訂正されたユーザデータ（ＤOUT）に基づいて訂正誤り訂正符号ＥＣＣGENを生成する。この場合、データバスは、訂正ユーザデータ（ＤOUT）及び対応する誤り訂正符号ＥＣＣGENによって保護される。
【0047】
別の実施形態では、ユーザデータ（ＤIN，ＤOUT）は、訂正されたユーザデータ（ＤOUT, CORR）と比較され、それらは、ユーザデータ（ＤIN，ＤOUT）中の故障ビットを訂正するステップにおいて訂正される。誤りフラグが、比較されたユーザデータ（ＤIN，ＤOUT）と訂正されたユーザデータ（ＤOUT, CORR）との間に不一致がある場合に示される。これは、任意の時間遅延を伴わないデータ処理中の訂正ユニットの機能の容易な安全チェックと、故障ビットのビット位置の検出及び訂正の機能を監視するためにも書き込みサイクルを使用することとを可能にする。
【0048】
本発明は、同封の図面における例証的な実施形態によって開示される。
【図面の簡単な説明】
【0049】
【図1】先行技術による電子回路のブロック図である。
【図2】本発明による電子回路の例証的な実施形態のブロック図である。
【図4】データメモリの自己診断用の方法のフロー図である。
【図6】受信機側上に追加の誤りチェックユニットを備える、データバスによる電子回路と受信機との相互接続のブロック図である。
【0050】
図１は、先行技術によるデータメモリＲＡＭの自己診断用の、先行技術による電子回路のブロック図を提示する。ユーザデータＤIN（３１．．．０）は、データメモリＲＡＭ中に書き込まれるようにユーザによって提供されて、特定の場所にデータが記憶される。ユーザデータＤINは、複数のビット、即ち、１バイト、又は示すように、各々が８ビットを備える複数のバイト（例えば、４バイトデータパケット）を備えるデータパケットである。データパケットはまた、データメモリＲＡＭの記憶アドレスと共にユーザデータＤINを備え得る。
【0051】
データメモリＲＡＭ中に記憶されたユーザデータＤINは、読み出すことができ、それは、以下において、記憶されたユーザデータＤOUT（３１．．．０）と呼ばれる。
【0052】
データメモリＲＡＭの機能を連続してチェックするために、第１の誤り訂正符号ユニットＥＣＣＧＥＮ1が提供され、それは、ユーザデータＤIN（３１．．．０）から誤り訂正符号ＥＣＣINを計算するように設計され、それは、データメモリＲＡＭ中に書き込まれるように提供される。
【0053】
前記書き込みユーザデータＤIN（３１．．．０）は、第１の誤り訂正符号ユニットＥＣＣＧＥＮ1中に供給され、それは、データメモリＲＡＭ中に記憶されるユーザデータＤIN（３１．．．０）の関数として誤り訂正符号ＥＣＣINを計算する。関数は、例えば、ハミング符号、ＨＳＩＡＯ符号、リードソロモン符号、等であり得る。これは、ソフトウェアアルゴリズムによって制御されるプログラマブルロジックユニットとしてハードウェアにおいて、又は電子回路のデータプロセッサ上で実行されているソフトウェアにおいて完全に、実装することができる。
【0054】
第１の誤り訂正符号ユニットＥＣＣＧＥＮ1によって計算された誤り訂正符号ＥＣＣINは、次いで、関連するユーザデータＤIN（３１．．．０）と共にデータメモリＲＡＭ中に記憶される。
【0055】
これは、データメモリＲＡＭ中にデータを記憶するための書き込みサイクルを示す信号ライン上の書き込みフラグＷＲによって制御される。
【0056】
データメモリＲＡＭのデータを読み出すことは、読み出しフラグによって制御され、それは、例えば、信号ライン上の書き込みフラグＷＲの反転である。
【0057】
読み出しサイクルでは、ユーザデータＤOUT（３１．．．０）は、関連する記憶された誤り訂正符号ＥＣＣOUTと共に読み出され、誤りチェックユニットＥＣＣＣＨＫに転送される。誤りチェックユニットは、データメモリＲＡＭから読み出されるユーザデータＤOUT（３１．．．０）からカウンタチェック符号ＣＣＣOUTを計算し、カウンタチェック符号ＣＣＣOUTを読み出しサイクルにおいて関連するユーザデータＤOUT（３１．．．０）と共にデータメモリＲＡＭから読み出される誤り訂正符号ＥＣＣOUTと比較するように設計される。
【0058】
従って、誤りチェックユニットＥＣＣＣＨＫは、信号ライン上の読み出しフラグ
によって制御され、それはまた、データメモリＲＡＭのためにデータ読み出しサイクルを制御する。
【数1】
【0059】
チェック及び読み出しサイクルは、記憶された読み出された誤り訂正符号ＥＣＣOUTが、データメモリＲＡＭから読み出されたユーザデータＤOUT（３１．．．０）の関数で計算される計算されたカウンタチェック符号ＣＣＣOUTと類似であるかどうかを決定する。
【0060】
機能不全が、例えば、少なくとも１ビットのフリップによってデータメモリＲＡＭで生じた場合、誤り訂正符号ＥＣＣOUTと計算されたカウンタチェック符号ＣＣＣOUTとの間に差が存在する。誤りチェックユニットＥＣＣＣＨＫは、訂正された誤りＣＥＲＲ及び訂正不可能な誤りＵＮＣＥＲＲのための誤りフラグを提供する。
【0061】
誤りチェックユニットＥＣＣＣＨＫは、好ましい実施形態では、誤りがある場合、ユーザデータＤOUT（３１．．．０）を訂正する訂正ユニットを備える。１ビット誤りは、誤りフラグＥＲＲが訂正された誤りＣＥＲＲを示すように、容易に訂正することができる。誤りが訂正可能でない場合、これは、訂正不可能な誤りフラグＵＮＣＥＲＲによって示される。
【0062】
誤りフラグＣＥＲＲ及びＵＮＣＥＲＲは、読み出しフラグ
及びチップ選択フラグＣＳによって制御されるＡＮＤロジック＆＿１に提供することができる。
【数2】
【0063】
誤りチェックユニットＥＣＣＣＨＫの出力において、ユーザデータＤOUT（３１．．．０）が提供され、それは、データメモリＲＡＭから読み出され、場合によっては、訂正ロジックによって訂正される。
【0064】
この先行技術の電子回路は、誤り訂正符号での保護によって過渡及び永久誤りに対してデータメモリＲＡＭを保護するように設計される。
【0065】
誤り訂正符号ＥＣＣの使用は、データメモリＲＡＭ中の１ビット誤りを検出及び訂正し、１よりも多くのビット誤り、即ち、２ビット誤りを検出することを可能にする。
【0066】
例えば、対応する７ビット誤り訂正符号ＥＣＣは、例えば、３２ビットユーザデータＤIN（３１．．．０）から計算することができ、それは、ハードウェアＥＣＣＧＥＮによってデータメモリＲＡＭ中に書き込まれるように提供され、誤り訂正符号ＥＣＣは、ユーザデータＤIN（３１．．．０）と共にデータメモリＲＡＭ中に書き込まれる。
【0067】
例えば、データメモリＲＡＭからメモリラインを読み出すとき、読み出しユーザデータＤOUT（３１．．．０）は、同様に読み出された誤り訂正符号ＥＣＣOUTに対して、別のハードウェアユニット、即ち、誤りチェックユニットＥＣＣＣＨＫでチェックされる。
【0068】
ユーザデータＤOUT（３１．．．０）中に１ビット誤りがある場合、それは、誤りチェックユニットＥＣＣＣＨＫを介して認識され、ハードウェアＥＣＣＯＲＲを介して訂正され、訂正可能な誤りフラグＣＥＲＲが設定される。
【0069】
ユーザデータＤOUT（３１．．．０）中に任意の２ビット誤りがある場合、それは、誤りチェックユニットＥＣＣＣＨＫを介して認識され、訂正不可能な誤りフラグＵＮＣＥＲＲが設定される。
【0070】
第１の誤り訂正符号ユニットＥＣＣＧＥＮ1及び誤りチェックユニットＥＣＣＣＨＫは、ＩＳＯ規格２６２６２の意味の範囲内の安全機構である。誤り訂正ユニットＥＣＣＣＯＲＲの機能は、出力データの意図されない訂正が、以下のシステムが誤ったデータで機能することをもたらすことになるので、読み出しサイクルにおいてセーフティクリティカルである。規格は、誤りが報告されなければならないことのみを要求するが、それが訂正される必要はなく、そのため、電子回路中の訂正ユニットと書き込みサイクルにおいて訂正ユニットの機能を制御するためのそれぞれの安全監視手順とは、任意選択である。
【0071】
ＩＳＯ規格２６２６２によると、例えば、安全機構自体に欠陥があり、このことから、機能的なロジックにおける誤りがもはや認識されなくなる場合に、潜在故障が存在する。図１による先行技術の安全機構は、システムがロジックＢｉｓｔ（ＬＢｉｓｔ）を介して起動されるときに、安全機構をチェックしないか、又は永久誤りについて安全機構をチェックするだけである。
【0072】
図２は、本発明による電子回路のブロック図を提示する。電子回路は、図１による先行技術の電子回路によるＡＮＤロジック（＆＿１）と共に、データメモリＲＡＭ、第１の誤り訂正符号ユニットＥＣＣＧＥＮ1、及び誤りチェックユニットＥＣＣＣＨＫを備える。
【0073】
加えて、第１のマルチプレクサＭＵＸ＿１及び第２のマルチプレクサＭＵＸ＿２が提供され、第１及び第２のマルチプレクサＭＵＸ＿１及びＭＵＸ＿２の両方の出力が、誤りチェックユニットＥＣＣＣＨＫの入力に接続される。
【0074】
第１のマルチプレクサＭＵＸ＿１の第１の入力は、データメモリＲＡＭに接続されて、第１のマルチプレクサの入力に、データメモリＲＡＭからの読み出しユーザデータＤOUT（３１．．．０）を提供する。
【0075】
第１のマルチプレクサＭＵＸ＿１の第２の入力は、書き込みユーザデータＤIN（３１．．．０）に接続され、それらは、データメモリＲＡＭ中に書き込まれるようにユーザによって提供される。
【0076】
第２のマルチプレクサＭＵＸ＿２の第１の入力は、データメモリＲＡＭに接続されて、記憶された誤り訂正符号ＥＣＣOUTを提供し、それは、第１のマルチプレクサＭＵＸ＿１の第２の入力を提供されるユーザデータＤOUT（３１．．．０）に関連する。
【0077】
第２のマルチプレクサＭＵＸ＿２の第２の入力は、第１の誤り訂正符号ユニットＥＣＣＧＥＮ1の出力に接続されて、第２のマルチプレクサの入力に、計算された誤り訂正符号ＥＣＣINを提供する。
【0078】
第１及び第２のマルチプレクサＭＵＸ＿１及びＭＵＸ＿２は、データメモリＲＡＭに関連するチップ選択ＣＳ信号に加えて、信号ライン上の書き込み及び読み出しフラグによって制御される。
【0079】
チップ選択ＣＳコマンドと共に書き込みフラグがデータメモリＲＡＭ並びに第１及び第２のマルチプレクサＭＵＸ＿１及びＭＵＸ＿２上に存在するとき、第２の入力が書き込みサイクルのために選択されて、第１の誤り訂正符号ユニットＥＣＣＧＥＮ1から直接得られ、ユーザデータＤIN（３１．．．０）の関数として算出され、データメモリＲＡＭ中に書き込まれるユーザデータＤIN（３１．．．０）及び誤り訂正符号ＥＣＣを誤りチェックユニットＥＣＣＣＨＫの入力に提供する。この書き込みサイクルでは、誤りチェックユニットは、データメモリＲＡＭ中に書き込まれるように提供されたユーザデータＤIN（３１．．．０）の関数としてカウンタチェック符号ＣＣＣを計算して、このカウンタチェック符号ＣＣＣに対して第１の誤り訂正符号ユニットＥＣＣＧＥＮ1から直接得られた誤り訂正符号ＥＣＣをチェックすする。誤りチェックユニットは、誤りフラグを計算し、それは、第２のＡＮＤロジック＆＿２の使用によって潜在故障フラグとして扱われ、それは、信号ライン上の書き込みフラグ及びチップ選択フラグ（ＷＲ及びＣＳ）によって制御され、それは、デジタルメモリＲＡＭに書き込む実際に書き込みサイクルを示す。
【0080】
不一致が誤りチェックユニットＥＣＣＣＨＫによって検出された場合、第１の誤り訂正符号ユニットＥＣＣＧＥＮ1及び誤りチェックユニットＥＣＣＣＨＫによって提供された安全機構の機能不全を示す潜在故障フラグ、即ち、デジタル「１」ビットが設定される。
【0081】
読み出しサイクルでは、第２のＡＮＤロジックが、読み出しフラグ（書き込みフラグの反転）に起因して無効にされる。このことから、第１のＡＮＤロジック＆＿１は、誤りチェックユニットＥＣＣＣＨＫが誤りチェックユニットの出力における誤りフラグ中に訂正不可能な誤りを示すときに有効にされる。このことから、第１のＡＮＤロジックの出力は、訂正可能な誤りＣＯＲＲ及び訂正不可能な誤りＵＮＣＯＲＲのインジケーションを提供する。訂正可能なメモリ誤りの反復するインジケーションは、訂正不可能な誤りのリスクを伴うメモリ中の潜在故障を示す。
【0082】
この読み出しサイクルでは、データメモリ（ＲＡＭ）から読み出された記憶された誤り訂正符号ＥＣＣOUT及び記憶されたユーザデータＤOUT（３１．．．０）は、誤りチェックユニットＥＣＣＣＨＫの入力に転送されて、記憶された読み出されたユーザデータＤOUT（３１．．．０）の関数として計算されたカウンタチェック符号ＣＣＣに対して記憶された誤り訂正符号ＥＣＣOUTをカウンタチェックする。
【0083】
これは、図１で説明した先行技術の解決策に対応する関数である。
【0084】
図２における電子回路は、このことから、第１の誤り訂正符号ユニットＥＣＣＧＥＮ1及び誤りチェックユニットＥＣＣＣＨＫによって確立された既存の安全機構を使用して、書き込みサイクルにおいて互いを監視する。第１の誤り訂正符号ユニットＥＣＣＧＥＮ1から生成された誤り訂正符号ＥＣＣ及びデータメモリＲＡＭの書き込みユーザデータＤIN（３１．．．０）は、書き込みサイクルにおいて、第１及び第２のマルチプレクサを備えるマルチプレクサユニットによって誤りチェックユニットＥＣＣＣＨＫに切り替えられる。
【0085】
第１の誤り訂正符号ユニットＥＣＣＧＥＮ1又は誤りチェックユニットＥＣＣＣＨＫ中に１ビット誤り又は二重ビット誤りが存在する場合、それは、潜在故障フラグを介して識別及びシグナリングされることになる。
【0086】
データメモリＲＡＭへの書き込みアクセスの度に、安全機構が、高い診断範囲（ＤＣ）を有するソフトウェアのいかなる必要性も伴わずにチェックされる。診断範囲ＤＣは１００％である。
【0087】
安全機構の監視は、単に誤りチェックユニットＥＣＣＣＨＫに既存の誤り訂正符号ＥＣＣ及びユーザデータＤIN（３１．．．０）を転送し、この書き込みサイクルにおいてもこの誤りチェックユニットＥＣＣＣＨＫを実行することによって、データメモリ中にユーザデータＤIN（３１．．．０）を書き込むことと並行して書き込みサイクルにおいて行われる。
【0088】
電子回路は、データメモリＲＡＭ集積回路の一部として、又はマイクロコントローラ、マイクロプロセッサ、ＦＰＧＡ、ＡＳＩＣのようなより大きいロジック構造、若しくはメモリユニットを備える他のロジック回路の一部として、ハードウェアにおいて完全に実装することができる。本発明の意味の範囲内のメモリユニットはまた、データレジスタを含む。電子回路は、ＲＡＭメモリ、レジスタ、不揮発性メモリ、等を含む任意の種類のメモリと組み合わせて設計することができる。
【0089】
【0090】
ＩＳＯ２６２６２の安全目的は、誤りフラグ（ＣＯＲＲ，ＵＮＣＯＲＲ，潜在故障）によって署名された誤りは必ず訂正されなければならないとは規定していない。しかしながら、誤った訂正は、誤りが存在しない場合には、読み出し中に実行されないことがある。
【0091】
初日の「意図されない」訂正をもたらす誤り訂正ロジックＥＣＣＣＯＲ又は誤りチェックロジックＥＣＣＣＨＫにおける誤りは、システムが正しくないデータで動作し続けることになるので、ＩＳＯ２６ ２６２の安全目的の違反となるであろう。従って、書き込みサイクル中に既に訂正ロジックＥＣＣＣＯＲの大部分を監視していることが有利であり、それは、誤りチェックユニットＥＣＣＣＨＫ／ＣＯＲＲの一部であり得る。
【0092】
書き込みサイクル中の２つの誤り事例の単純且つ高速なチェックは、図３のブロック図において例証的に示すロジックによって行うことができる。
【0093】
誤りチェックユニットＥＣＣＣＨＫ／ＣＯＲＲは、図２に示す誤り訂正符号ＥＣＣINを計算するために提供された第１の誤り訂正符号ユニットＥＣＣＧＥＮ1と類似である、カウンタチェック符号ＣＣＣOUTを計算する第２の誤り訂正符号ユニットＥＣＣＧＥＮ2を備える。これは、各サイクル、即ち、読み出し及び書き込みサイクルにおいて、書き込みサイクルにおいてデータメモリ中に書き込まれたユーザデータＤIN（３１．．．０）と、読み出しサイクルにおいてメモリＲＡＭから読み出されたユーザデータＤOUT（３１．．．０）とに対して起こる。誤りチェック機能ＥＣＣＣＨＫは、誤り訂正符号ＥＣＣINをカウンタチェック符号ＣＣＣOUTと比較し、訂正可能な、例えば、１ビット誤りが検出された場合には訂正可能な誤りフラグＣＥＲＲを設定するか、又は訂正不可能な、例えばマルチビット誤りが検出された場合には訂正不可能な誤りフラグＵＮＣＥＲＲを設定するか、のうちのいずれかを行う。
【0094】
フラグは、デジタル状態（０又は１）であり得、デジタル０は、誤りがない、即ち、それぞれ、ＣＯＲＲフラグについて訂正可能でなく、ＵＮＣＯＲＲフラグについて訂正不可能な誤りがないことを示し得、デジタル１は、誤り、即ち、それぞれ、ＣＯＲＲフラグについての訂正可能な誤り、又はＵＮＣＯＲＲフラグについての訂正不可能な誤りを示し得る。
【0095】
読み出しサイクルでは、これらのＣＯＲＲ及びＵＮＣＯＲＲフラグは、＆＿１ロジックの出力において示される。
【0096】
誤りチェックユニットＥＣＣＣＨＫ／ＣＯＲＲは、故障ビットの少なくとも１つのビット位置を位置特定するように構成された誤り位置特定ユニットＥＲＲＬＯＣを更に備える。誤り位置特定ユニットＥＲＲＬＯＣは、誤り訂正符号ＥＣＣINをそれぞれのカウンタチェック符号ＣＣＣOUTと比較し、ビットベクトル（３１．．．０）インジケーション、例えば、故障ビット位置におけるビットベクトル中のデジタル１及び訂正ビット位置におけるデジタル０を提供する。誤り位置特定ユニットＥＲＲＬＯＣは、入力データとして８ビット誤り訂正符号ＥＣＣIN及び８ビットカウンタチェック符号ＣＣＣOUT、並びに出力として３２ビット誤り位置ベクトルを有する３２ビットベクトルゲートとして設計することができる。
【0097】
誤り位置ベクトルは、誤り訂正ユニットＥＣＣＣＯＲへの入力に転送されて、誤り訂正ユニットＥＣＣＣＯＲの第２の入力に提供されたユーザデータＤIN（３１．．．０）のビットを訂正する。誤り訂正ユニットＥＣＣＣＯＲは、誤り位置ベクトルによって故障として示されたそれぞれのビットをトグルするように設計することができる。誤り訂正ユニットＥＣＣＣＯＲの出力は、訂正されたユーザデータＤOUT（３１．．．０）を提供する。
【0098】
（例えば、３２ビット）誤り位置ベクトルは、第１のＯＲゲートＯＲ1の入力に転送され、それは、誤り位置ベクトルの少なくとも１つのビットが故障ビットの存在を示すと、出力において誤りフラグを示す。
【0099】
誤り制御ロジックの機能を監視するために、ＣＯＲＲ／ＵＮＣＯＲＲフラグを提供する誤りチェック機能が、読み出し及び書き込みサイクルの両方に対して実行される。ＣＯＲＲ／ＵＮＣＯＲＲフラグは、読み出し又は書き込みサイクルインジケーションにおいて誤りチェックロジックによって、誤り、即ち訂正可能な又は訂正不可能な誤りが検出された場合に、第２のＯＲゲートＯＲ2の入力として内部で使用されて、潜在故障フラグを提供する。そのような誤りは、第１又は第２の誤り符号生成ユニットＥＣＣＧＥＮ1/2のうちのいずれかの機能不全を示す。
【0100】
誤りフラグを示す第１のＯＲゲートＯＲ1の出力もまた、誤りが誤り位置特定ユニットＥＣＣＬＯＣによって検出された場合に、第２のＯＲゲートＯＲ2の入力に転送されて、潜在故障フラグを提供する。
【0101】
少なくとも誤り位置特定ユニットＥＲＲＬＯＣは、読み出し及び書き込みサイクルにおいて実行される。誤り訂正ユニットＥＣＣＣＯＲもまた、その出力における結果として生じる訂正されたユーザデータＤOUT（３１．．．０）がこの書き込みサイクルのために未使用であっても、書き込みサイクルにおいて機能することができる。
【0102】
２つの誤りは、区別することができる。
【0103】
ａ）書き込み又は読み出しサイクルの両方における、誤り訂正符号ＥＣＣINを生産するために提供された第１の誤り符号生成ユニットＥＣＣＧＥＮ1における誤り、及びカウンタチェック符号ＣＣＣOUTを計算するために提供された第２の誤り符号生成ユニットＥＣＣＧＥＮ2における誤り。
【0104】
ｂ）第１及び第２の誤り符号生成ユニットＥＣＣＧＥＮ1/2は、誤りがないが、誤り位置特定ユニットＥＣＣＬＯＣは、故障しており、それは、データの正しくない訂正につながることになる。
【0105】
第１の誤りタイプａ）について、どちらの場合でも、訂正可能な誤りＣＯＲＲ又は訂正不可能な誤りＵＮＣＯＲＲフラグのうちのいずれかが、ＥＣＣＣＨＫ／ＣＯＲＲモジュール中で内部で認識されることになる。これは、次いで、結果として、第２のＯＲゲートＯＲ2に起因して、潜在故障フラグの設定につながる。
【0106】
第２の誤りタイプｂ）について、潜在故障フラグも設定されることになる。ＥＣＣＣＨＫが、誤り訂正符号ＥＣＣINとカウンタチェック符号ＣＣＣOUTとを比較することによって任意の誤りを示さないが、誤り位置特定ユニットＥＲＲＬＯＣが、同じ誤り訂正符号ＥＣＣIN及びカウンタチェック符号ＣＣＣOUTを分析することによって故障ビット位置を位置特定する場合、誤り位置特定ユニットＥＲＲＬＯＣにおいて機能不全がある。これは、第１のＯＲゲートＯＲ1の出力において、ＣＥＲＲフラグ、ＵＮＣＥＲＲフラグ、及び誤りフラグについて第２のＯＲロジックＯＲ2によって検出される。
【0107】
一般に、誤りがＥＣＣＧＥＮロジックにあるか、又はＥＣＣＣＨＫロジックにあるか、又はＥＲＲＬＯＣロジックにあるかとは無関係に、書き込みサイクル中の全ての訂正が潜在故障フラグの設定につながると言える。
【0108】
図３ｂは、図３ａ）に示す誤りチェックユニットＥＣＣＣＨＫ／ＣＯＲＲの例証的な改善された実施形態のブロック図である。加えて、誤りチェックユニットＥＣＣＣＨＫ／ＣＯＲＲは、書き込みサイクルにおいて誤り訂正ユニットＥＣＣＣＯＲの機能チェックのために提供される任意選択の比較器ＣＯＭＰを備える。誤り訂正ユニットＥＣＣＣＯＲの入力におけるユーザデータＤIN，ＤOUTと、誤り訂正ユニットＥＣＣＣＯＲの出力における訂正されたユーザデータＤOUT, CORRは、比較器の入力において提供され、それは、ユーザデータＤIN，ＤOUTを訂正されたユーザデータＤOUT, CORRと比較するように設計される。書き込みサイクルＷＲにおけるこれらの２つのユーザデータと訂正されたユーザデータとの間に不一致がある場合、誤りフラグが示され、それは、第２のＯＲゲートＯＲ2の入力に転送される。
【0109】
誤り訂正ロジックＥＣＣＣＯＲのいかなる機能不全も、第１のＯＲゲートＯＲ1の出力において、ＣＥＲＲフラグ、ＵＮＣＥＲＲフラグ、誤りフラグについて、並びに比較器ＣＯＭＰの誤りフラグについて、第２のＯＲロジックＯＲ2によって検出される。
【0110】
図４は、データメモリＲＡＭにユーザデータを書き込むための書き込みサイクルＷＲと、データメモリＲＡＭの出力データを読み出すための読み出しサイクル
とを備えるデータメモリの自己診断の方法のフロー図である。
書き込みサイクルは、
Ｗ１）データメモリＲＡＭ中に書き込まれるように提供されたユーザデータＤIN（３１．．．０）から誤り訂正符号ＥＣＣを計算することと、
Ｗ２）データメモリ中に計算された誤り訂正符号ＥＣＣ及び関連するユーザデータを記憶することと、
好ましくはステップＷ１）と並行して追加のステップを実行することによって、
Ｗ３）データメモリＲＡＭ中に書き込まれるように提供されたユーザデータＤIN（３１．．．０）からカウンタチェック符号ＣＣＣを計算することと、
Ｗ４）計算された誤り訂正符号ＥＣＣを計算されたカウンタチェック符号ＣＣＣと比較して、不一致がある場合に書き込みサイクルＷＲにおいてデータメモリＲＡＭ中に記憶される誤り訂正符号ＥＣＣを計算するために提供された機能の潜在故障を示す潜在故障フラグを提供することと
を行うステップを備える。
読み出しサイクル
は、
Ｒ１）データメモリＲＡＭからユーザデータＤOUT（３１．．．０）及び関連する記憶された誤り訂正符号ＥＣＣOUTを読み出すことと、
Ｒ２）データメモリＲＡＭから読み出されたユーザデータＤOUT（３１．．．０）からカウンタチェック符号ＣＣＣを計算することと、
Ｒ３）データメモリＲＡＭから読み出された誤り訂正符号ＥＣＣをカウンタチェック符号ＣＣＣと比較して、不一致がある場合にデータメモリＲＡＭの機能不全を示す少なくとも１つの誤りフラグＣＥＲＲ，ＵＮＣＥＲＲを提供することと
を行うステップを備える。
【数3】
書き込みサイクルは、
Ｗ１）データメモリＲＡＭ中に書き込まれるように提供されたユーザデータＤIN（３１．．．０）から誤り訂正符号ＥＣＣを計算することと、
Ｗ２）データメモリ中に計算された誤り訂正符号ＥＣＣ及び関連するユーザデータを記憶することと、
好ましくはステップＷ１）と並行して追加のステップを実行することによって、
Ｗ３）データメモリＲＡＭ中に書き込まれるように提供されたユーザデータＤIN（３１．．．０）からカウンタチェック符号ＣＣＣを計算することと、
Ｗ４）計算された誤り訂正符号ＥＣＣを計算されたカウンタチェック符号ＣＣＣと比較して、不一致がある場合に書き込みサイクルＷＲにおいてデータメモリＲＡＭ中に記憶される誤り訂正符号ＥＣＣを計算するために提供された機能の潜在故障を示す潜在故障フラグを提供することと
を行うステップを備える。
読み出しサイクル
【数4】
Ｒ１）データメモリＲＡＭからユーザデータＤOUT（３１．．．０）及び関連する記憶された誤り訂正符号ＥＣＣOUTを読み出すことと、
Ｒ２）データメモリＲＡＭから読み出されたユーザデータＤOUT（３１．．．０）からカウンタチェック符号ＣＣＣを計算することと、
Ｒ３）データメモリＲＡＭから読み出された誤り訂正符号ＥＣＣをカウンタチェック符号ＣＣＣと比較して、不一致がある場合にデータメモリＲＡＭの機能不全を示す少なくとも１つの誤りフラグＣＥＲＲ，ＵＮＣＥＲＲを提供することと
を行うステップを備える。
【0111】
図５は、
Ｗ４）計算された誤り訂正符号ＥＣＣを計算されたカウンタチェック符号ＣＣＣと比較して、不一致がある場合に書き込みサイクルＷＲにおいて、ステップＷ１）における誤り訂正符号ＥＣＣの計算における、又はステップＷ３）におけるカウンタチェック符号ＣＣＣの計算における機能不全を示す少なくとも１つの誤りフラグＣＥＲＲ，ＵＮＣＥＲＲを提供することと、
Ｗ５／Ｒ４）書き込みサイクルにおいてデータメモリＲＡＭ中に書き込まれるように提供されたユーザデータＤIN（３１．．．０）、又は読み出しサイクルにおいてデータメモリＲＡＭから読み出されたユーザデータＤOUT（３１．．．０）中の故障ビットのビット位置を検出することと、
Ｗ６／Ｒ５）訂正可能な誤りフラグＣＯＲＲ、訂正不可能な誤りフラグＵＮＣＯＲＲのうちの少なくとも１つがステップＷ４／Ｒ３）において設定されているか、又は故障ビットを備える少なくとも１つのビット位置がステップＷ５／Ｒ５）において検出されたかどうかをチェックすることと
を行う補正された追加のステップを備える、図４における方法の改善されたフローチャートを示す。
Ｗ４）計算された誤り訂正符号ＥＣＣを計算されたカウンタチェック符号ＣＣＣと比較して、不一致がある場合に書き込みサイクルＷＲにおいて、ステップＷ１）における誤り訂正符号ＥＣＣの計算における、又はステップＷ３）におけるカウンタチェック符号ＣＣＣの計算における機能不全を示す少なくとも１つの誤りフラグＣＥＲＲ，ＵＮＣＥＲＲを提供することと、
Ｗ５／Ｒ４）書き込みサイクルにおいてデータメモリＲＡＭ中に書き込まれるように提供されたユーザデータＤIN（３１．．．０）、又は読み出しサイクルにおいてデータメモリＲＡＭから読み出されたユーザデータＤOUT（３１．．．０）中の故障ビットのビット位置を検出することと、
Ｗ６／Ｒ５）訂正可能な誤りフラグＣＯＲＲ、訂正不可能な誤りフラグＵＮＣＯＲＲのうちの少なくとも１つがステップＷ４／Ｒ３）において設定されているか、又は故障ビットを備える少なくとも１つのビット位置がステップＷ５／Ｒ５）において検出されたかどうかをチェックすることと
を行う補正された追加のステップを備える、図４における方法の改善されたフローチャートを示す。
【0112】
ステップＷ６／Ｒ５では、訂正可能な誤りフラグ（ＣＥＲＲ）若しくは訂正不可能な誤りフラグ（ＵＮＣＥＲＲ）のうちの少なくとも１つが設定されているか、又は故障ビットを備える少なくとも１つのビット位置が検出された場合に、潜在故障フラグが設定される。
【0113】
読み出しサイクルでは、更なる改善された方法は、
Ｗ７／Ｒ６ 例えば、それぞれのビットをトグルすることによって、ステップＷ５／Ｒ４に示されるビット位置において読み出しサイクルにおいてデータメモリＲＡＭから読み出されたユーザデータＤOUT（３１．．．０）中の故障ビットを訂正するステップを備える。
Ｗ７／Ｒ６ 例えば、それぞれのビットをトグルすることによって、ステップＷ５／Ｒ４に示されるビット位置において読み出しサイクルにおいてデータメモリＲＡＭから読み出されたユーザデータＤOUT（３１．．．０）中の故障ビットを訂正するステップを備える。
【0114】
ステップＷ７／Ｒ６は監視されず、例えば、故障メモリ若しくはレジスタに起因して又は訂正ステップＷ７におけるトグル誤りに起因して、このステップにおいて機能不全が生じる可能性がある。これは、データメモリ（ＲＡＭ）から読み出された誤り訂正符号（ＥＣＣOUT）と共にステップＷ７／Ｒ６の出力において、訂正されたユーザデータＤOUT（３１．．．０）を提供するときに、受信機側上で検出することができる。そのような一対のユーザデータ及び関連する誤り訂正符号は、例えば、ＥＣＣ保護されたデータバスに与えて、受信機に転送することができ、ここで、受信機は、上記のＥＣＣチェックＥＣＣＣＨＫを実行する。この場合、送信側上の誤った接続は、受信機システムによって検出されることになる。
【0115】
図６は、データメモリＲＡＭを備える電子回路の一部と、誤り訂正ユニットＣＯＲＲを含む誤りチェックユニットＥＣＣＣＨＫとの相互接続のブロック図を示す。誤りチェックユニットＥＣＣＣＨＫ／ＣＯＲＲの出力は、データバスＢに接続され、そのため、誤り訂正符号ＥＣＣOUT及び関連する訂正されたユーザデータＤOUT（３１．．．０）は、データバスＢを介して少なくとも１つの受信機に通信される。受信機は、データバスＢの底部にその一部と共に示し、それらは、本発明に関連する。受信機は、受信機側上に追加の誤りチェックユニットＥＣＣＣＨＫを備える。
【0116】
マルチプレクサを制御する構成信号ＣＯＮＦＩＧの使用による構成に応じて、送信機の誤り訂正符号誤り訂正符号ユニットＥＣＣＧＥＮによって算出された誤り訂正符号ＥＣＣOUT又は生成された誤り訂正符号ＥＲＲGENのうちのいずれかが、誤りチェックユニットＥＣＣＣＨＫの入力において提供される。訂正されたユーザデータＤOUT（３１．．．０）は、誤りチェックユニットＥＣＣＣＨＫの他の入力において存在する。このことから、誤りチェックユニットＥＣＣＣＨＫは、誤り訂正符号ＥＣＣOUT及び受信された訂正されたユーザデータＤOUT（３１．．．０）の妥当性をチェックすることが可能である。
【0117】
追加のＥＣＣＧＥＮロジックが、例えば、データメモリユニット中の実装された特徴として、ＥＣＣ制御されたデータバスを提供するためにデータバスの入力において提供される場合、データバスを介して受信機に一対の訂正されたユーザデータＤOUT（３１．．．０）及び誤り訂正符号（ＥＣＣOUT）とを通信するときに、このＥＣＣＧＥＮロジックを無効にすることが望ましい。データバスの入力における追加のＥＣＣチェックロジックの使用は、一対の訂正されたユーザデータＤOUT及びＥＣＣOUTが常に訂正されることになるので、逆効果である。
【0118】
ユーザデータの意図されない訂正は、データバスを保護する受信機側においてＥＣＣチェックロジックＥＣＣＣＨＫによって監視することができる。データバス上の正しくないユーザデータＤOUTは、宛先によって検出されることになる。訂正ロジック中に故障がない場合、データバスは、訂正されたデータ及び関連する訂正誤りチェック符号の使用で保護される。
【図1】
【図2】
【図3a)】
【図3b)】
【図4】
【図5a)】
【図5b)】
【図6)】
【国際調査報告】