ホーム > 特許ランキング > インテル コーポレイション
知財求人 - 知財ポータルサイト「IP Force」
特表2024-533003ガラス基板に埋め込まれたＰＩＣ間及びオフチップ光通信
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2024-09-12
(54)【発明の名称】ガラス基板に埋め込まれたＰＩＣ間及びオフチップ光通信
(51)【国際特許分類】
G02B 6/12 20060101AFI20240905BHJP
G02B 6/124 20060101ALI20240905BHJP
G02B 6/34 20060101ALI20240905BHJP
G02B 6/43 20060101ALI20240905BHJP
【ＦＩ】
G02B6/12 301
G02B6/124
G02B6/34
G02B6/43
【審査請求】未請求
【予備審査請求】未請求
(21)【出願番号】P 2023576032
(86)(22)【出願日】2022-07-25
(85)【翻訳文提出日】2023-12-11
(86)【国際出願番号】 US2022038217
(87)【国際公開番号】W WO2023048813
(87)【国際公開日】2023-03-30
(31)【優先権主張番号】17/481,266
(32)【優先日】2021-09-21
(33)【優先権主張国・地域又は機関】US
(81)【指定国・地域】
(71)【出願人】
【識別番号】593096712
【氏名又は名称】インテル コーポレイション
(74)【代理人】
【識別番号】100107766
【弁理士】
【氏名又は名称】伊東 忠重
(74)【代理人】
【識別番号】100070150
【弁理士】
【氏名又は名称】伊東 忠彦
(74)【代理人】
【識別番号】100135079
【弁理士】
【氏名又は名称】宮崎 修
(72)【発明者】
【氏名】ドゥオン，ベンジャミン
(72)【発明者】
【氏名】ダルマウィカルタ，クリストフ
(72)【発明者】
【氏名】ピエタンバラム，シュリニヴァス，ヴィー．
(72)【発明者】
【氏名】グルイチッチ，ダルコ
(72)【発明者】
【氏名】ニエ，バイ
(72)【発明者】
【氏名】イブラヒム，タレク，エー．
(72)【発明者】
【氏名】アグラワル，アンクール
(72)【発明者】
【氏名】ガーン，サンディープ
(72)【発明者】
【氏名】マハジャン，ラヴィンドラナト，ヴィー．
(72)【発明者】
【氏名】アレクソフ，アレクサンダー
【テーマコード（参考）】
2H137
2H147
【Ｆターム（参考）】
2H137AA11
2H137AB12
2H137AC01
2H137BA34
2H137BA35
2H137BA52
2H137BB02
2H137BB12
2H137BB17
2H137BB25
2H137BC25
2H137DA02
2H137DA39
2H137EA06
2H147AB02
2H147AB04
2H147AB05
2H147BB04
2H147BC05
2H147BD19
2H147BD20
2H147BG04
2H147CB04
2H147CD02
2H147DA06
2H147DA09
2H147DA10
2H147EA14A
2H147FD01
(57)【要約】
ここに開示される実施形態は、エレクトロニクスパッケージ及びそのようなエレクトロニクスパッケージを形成する方法を含む。一実施形態において、エレクトロニクスパッケージは第１の層を有し、該第１の層はガラスを有する。一実施形態において、第１の層の上に第２の層があり、該第２の層はモールド材料を有する。一実施形態において、第２の層内に第１のフォトニクス集積回路（ＰＩＣ）がある。一実施形態において、第２の層内に第２のＰＩＣがあり、第１の層内に導波路がある。一実施形態において、導波路が第１のＰＩＣを第２のＰＩＣに光学的に結合する。
【特許請求の範囲】
【請求項1】
ガラスを有する第１の層と、前記第１の層の上の第２の層であり、モールド材料を有する第２の層と、
前記第２の層内の第１のフォトニクス集積回路（ＰＩＣ）と、
前記第２の層内の第２のＰＩＣと、
前記第１の層内の導波路であり、前記第１のＰＩＣを前記第２のＰＩＣに光学的に結合する導波路と、
を有するエレクトロニクスパッケージ。
【請求項2】
前記第１のＰＩＣ及び前記第２のＰＩＣは、グレーティングカプラによって前記導波路に光学的に結合される、請求項１に記載のエレクトロニクスパッケージ。
【請求項3】
前記第１のＰＩＣ及び前記第２のＰＩＣは、エバネッセントカプラによって前記導波路に光学的に結合される、請求項１に記載のエレクトロニクスパッケージ。
【請求項4】
前記第２の層の上の第１のダイであり、前記第１のＰＩＣ及び前記第２のＰＩＣに電気的に結合された第１のダイ、を更に有する請求項１、２、又は３に記載のエレクトロニクスパッケージ。
【請求項5】
前記第２の層の上の第２のダイであり、前記第１のＰＩＣに結合された第２のダイと、前記第２の層の上の第３のダイであり、前記第２のＰＩＣに結合された第３のダイと、
を更に有する請求項４に記載のエレクトロニクスパッケージ。
【請求項6】
前記第２のダイに結合された第１のビアであり、前記第１の層及び前記第２の層を貫通した第１のビアと、前記第３のダイに結合された第２のビアであり、前記第１の層及び前記第２の層を貫通した第２のビアと、
を更に有する請求項５に記載のエレクトロニクスパッケージ。
【請求項7】
前記第１のＰＩＣ及び前記第２のＰＩＣは前記第１の層内まで延在する、請求項１、２、又は３に記載のエレクトロニクスパッケージ。
【請求項8】
前記導波路は前記第１の層と同じ材料を有し、前記導波路は前記第１の層とは異なる微細構造を持つ、請求項１、２、又は３に記載のエレクトロニクスパッケージ。
【請求項9】
前記第１のＰＩＣ及び前記第２のＰＩＣは、前記第１の層の頂面と接触している、請求項１、２、又は３に記載のエレクトロニクスパッケージ。
【請求項10】
前記第１のＰＩＣの活性層及び前記第２のＰＩＣの活性層が前記第１の層の前記頂面と接触している、請求項９に記載のエレクトロニクスパッケージ。
【請求項11】
前記第１のＰＩＣ及び前記第２のＰＩＣを貫通する基板貫通ビア、を更に有する請求項１０に記載のエレクトロニクスパッケージ。
【請求項12】
前記導波路は、前記第１のＰＩＣの下及び前記第２のＰＩＣの下を延在している、請求項１、２、又は３に記載のエレクトロニクスパッケージ。
【請求項13】
ガラスを有する第１の層と、前記第１の層の上の第２の層であり、モールド材料を有する第２の層と、
前記第１の層に、前記第２の層に、又は前記第１の層と前記第２の層に埋め込まれた第１のフォトニクス集積回路（ＰＩＣ）と、
前記第１の層に、前記第２の層に、又は前記第１の層と前記第２の層に埋め込まれた第２のＰＩＣと、
前記第１の層内の導波路であり、前記第１のＰＩＣを前記第２のＰＩＣに光学的に結合する導波路と、
を有するエレクトロニクスパッケージ。
【請求項14】
前記第１のＰＩＣ及び前記第２のＰＩＣは、前記第１の層内にあり、前記第１のＰＩＣの活性層は、前記第１のＰＩＣの上面にあり、前記第２のＰＩＣの活性層は、前記第２のＰＩＣの上面にある、請求項１３に記載のエレクトロニクスパッケージ。
【請求項15】
前記導波路は前記第１の層の頂面にある、請求項１４に記載のエレクトロニクスパッケージ。
【請求項16】
前記第１のＰＩＣ及び前記第２のＰＩＣは前記第１の層内にあり、前記第１のＰＩＣの活性層が前記第１のＰＩＣの底面にあり、前記第２のＰＩＣの活性層が前記第２のＰＩＣの底面にある、請求項１３、１４、又は１５に記載のエレクトロニクスパッケージ。
【請求項17】
前記導波路は前記第１の層に埋め込まれている、請求項１６に記載のエレクトロニクスパッケージ。
【請求項18】
前記第１のＰＩＣ及び前記第２のＰＩＣは、前記第１の層及び前記第２の層内にあり、前記第１のＰＩＣの活性層が前記第１のＰＩＣの底面にあり、前記第２のＰＩＣの活性層が前記第２のＰＩＣの底面にある、請求項１３、１４、又は１５に記載のエレクトロニクスパッケージ。
【請求項19】
エレクトロニクスパッケージを形成する方法であって、第１の層を貫通するビアを形成し、該第１の層はガラスを有し、
前記第１の層に複数のフォトニクス集積回路（ＰＩＣ）を取り付け、
前記第１の層及び前記複数のＰＩＣの上に第２の層を配置し、
前記第１の層内に光導波路を形成し、該光導波路は、前記ＰＩＣを共に光学的に結合し、
前記第２の層の上にダイを配置する、
ことを有する方法。
【請求項20】
前記光導波路を形成することは、前記第１の層をレーザに曝すことを有する、請求項１９に記載の方法。
【請求項21】
前記光導波路の形成は、前記複数のＰＩＣの配置ずれに対処するプロセスでパターニングされる、請求項２０に記載の方法。
【請求項22】
前記第２の層はモールド層である、請求項１９、２０、又は２１に記載の方法。
【請求項23】
ボードと、前記ボードに結合されたパッケージ基板と、
前記パッケージ基板に結合されたパッチであり、
ガラスを有する第１の層と、
前記第１の層の上の第２の層であり、モールド材料を有する第２の層と、
前記第２の層内の第１のフォトニクス集積回路（ＰＩＣ）と、
前記第２の層内の第２のＰＩＣと、
前記第１の層内の導波路であり、前記第１のＰＩＣを前記第２のＰＩＣに光学的に結合する導波路と、
を有するパッチと、
前記パッチに結合されたダイと、
を有するエレクトロニクスシステム。
【請求項24】
前記第１のＰＩＣ及び前記第２のＰＩＣは前記第１の層内まで延在する、請求項２３に記載のエレクトロニクスシステム。
【請求項25】
前記導波路は前記第１の層と同じ材料を有し、前記導波路は前記第１の層とは異なる微細構造を持つ、請求項２３又は２４に記載のエレクトロニクスシステム。
【発明の詳細な説明】
【技術分野】
【0001】
本開示の実施形態は、エレクトロニクスパッケージに関し、より具体的には、フォトニクス集積回路（ＰＩＣ）間に光通信リンクを有するエレクトロニクスパッケージに関する。
【背景技術】
【0002】
エレクトロニクスパッケージングの進歩は、非集約化（disaggregated）ダイアーキテクチャの使用に向かう傾向にある。すなわち、製造がいっそう困難である単一のより大きなダイを必要とすることに代えて、複数のダイが共に通信可能に結合される。既存の非集約化ダイアーキテクチャにおいて、ダイは、パッケージ基板／インターポーザ上に作製された金属導体によって、又は埋め込みブリッジの使用によって、共に通信可能に結合されている。埋め込みブリッジは、ダイ間に高密度ルーティングを持つ能力を提供する。
【0003】
しかしながら、信号周波数が増すにつれて、及びダイ間の距離が増すにつれて、金属導体上で信号損失が有意に増加する。また、より多くのダイ／チップレットがパッケージに追加されるにつれて、ダイ間通信のための導体ルーティングがますます複雑になる。
【図面の簡単な説明】
【0004】
【図1】一実施形態に従った、光導波路によって共に結合された非集約化ダイを有するエレクトロニクスパッケージの断面図である。
【図2A】一実施形態に従った、グレーティングカプラを用いて第２のフォトニクス集積回路（ＰＩＣ）に結合された第１のＰＩＣの概略図である。
【図2B】一実施形態に従った、エバネッセントカプラを用いて第２のフォトニクス集積回路（ＰＩＣ）に結合された第１のＰＩＣの概略図である。
【図2C】一実施形態に従った、オフセットダイ配置に対処するパターン形成された光導波路を用いて第２のＰＩＣに結合された第１のＰＩＣの概略図である。
【図3A】一実施形態に従った、ＰＩＣの頂面に活性層を有するＰＩＣを備えたエレクトロニクスパッケージの断面図である。
【図3B】一実施形態に従った、ＰＩＣの底面に活性層を有するＰＩＣを備えたエレクトロニクスパッケージの断面図である。
【図3C】一実施形態に従った、モールド層及びガラス層に埋め込まれたＰＩＣを備えたエレクトロニクスパッケージの断面図である。
【図4A】一実施形態に従った、ダイを共に結合する一対のＰＩＣを有するエレクトロニクスパッケージの平面図である。
【図4B】一実施形態に従った、ダイを共に結合する４つのＰＩＣのセットを有するエレクトロニクスパッケージの平面図である。
【図5A】一実施形態に従った、ガラス貫通ビア（ＴＧＶ）を有するガラス基板の斜視図である。
【図5B】一実施形態に従った、ガラス基板の頂面の上にＰＩＣが配置された後のガラス基板の斜視図である。
【図5C】一実施形態に従った、ガラス基板の表面の上にモールド層が配置された後のガラス基板の斜視図である。
【図5D】一実施形態に従った、ガラス基板内に導波路が形成された後のガラス基板の斜視図である。
【図5E】一実施形態に従った、モールド層の上にダイが取り付けられた後のガラス基板の斜視図である。
【図6A】一実施形態に従った、ダイを共に結合するためのＰＩＣを有するエレクトロニクスパッケージの断面図であり、ＰＩＣはモールド層内にある。
【図6B】一実施形態に従った、ダイを共に結合するためのＰＩＣを有するエレクトロニクスパッケージの断面図であり、ＰＩＣはビルドアップ層内にある。
【図7A】一実施形態に従った、グレーティングカプラを用いて第２のＰＩＣに結合された第１のＰＩＣの概略図である。
【図7B】一実施形態に従った、エバネッセントカプラを用いて第２のフォトニクス集積回路（ＰＩＣ）に結合された第１のＰＩＣの概略図である。
【図7C】一実施形態に従った、オフセットダイ配置に対処するパターン形成された光導波路を用いて第２のＰＩＣに結合された第１のＰＩＣの概略図である。
【図8A】一実施形態に従った、ダイを共に結合する一対のＰＩＣを有するエレクトロニクスパッケージの平面図である。
【図8B】一実施形態に従った、ダイを共に結合する４つのＰＩＣのセットを有するエレクトロニクスパッケージの平面図である。
【図9A】一実施形態に従った、ＴＧＶを有するガラス基板の斜視図である。
【図9B】一実施形態に従った、ガラス基板の表面の上にＰＩＣが配置された後のガラス基板の斜視図である。
【図9C】一実施形態に従った、ガラス基板の上にモールド層が配置された後のガラス基板の斜視図である。
【図9D】一実施形態に従った、モールド層の上に導波路層が配置された後のガラス基板の斜視図である。
【図9E】一実施形態に従った、複数の導波路を形成するように導波路層がパターニングされた後のガラス基板の斜視図である。
【図9F】一実施形態に従った、導波路の上に第２のモールド層が設けられた後のガラス基板の斜視図である。
【図9G】一実施形態に従った、第２のモールド層にダイが取り付けられた後のガラス基板の斜視図である。
【図10】一実施形態に従った、ダイを共に接続する光導波路を含むパッチを有するエレクトロニクスシステムの断面図である。
【図11】一実施形態に従って構築されるコンピューティング装置の概略図である。
【発明を実施するための形態】
【0005】
様々な実施形態に従った、フォトニクス集積回路（ＰＩＣ）間に光通信リンクを有するエレクトロニクスパッケージがここに記載される。以下の説明では、当業者が自身の仕事の内容を他の当業者に伝えるために一般に使用する用語を用いて、例示的な実装の様々な態様が説明される。しかしながら、当業者に明らかなことには、本発明は、記載される態様のうちの一部のみを用いて実施されてもよい。例示的な実装の完全なる理解を提供するために、説明目的で、具体的な数、材料及び構成が説明される。しかしながら、当業者に明らかなことには、本発明はそのような具体的な詳細事項を用いずに実施されてもよい。また、例示的な実装を不明瞭にしないよう、周知の機構は省略あるいは単純化されている。
【0006】
様々な処理を、本発明を理解する上で最も有用なやり方で、複数の個別処理として順に説明するが、説明の順序は、それらの処理が必然的に順序依存であることを意味するように解釈されるべきでない。特に、それらの処理は提示順に行われる必要はない。
【0007】
上述のように、大きいフォームファクタのダイを形成することの難しさに部分的に起因して、非集約化ダイアーキテクチャの人気が高まっている。しかしながら、非集約化ダイアーキテクチャは、ダイ間のシグナリングに関する問題を生み出す。例えば、信号周波数が増すにつれて、及びダイ間の距離が増すにつれて、金属導体上で信号損失が有意に増加する。また、より多くのダイ／チップレットがパッケージに追加されるにつれて、ダイ間通信のための導体ルーティングがますます複雑になる。
【0008】
従って、ここに開示される実施形態は、非集約化されたダイを共に結合するために光導波路を使用するフォトニクス集積回路（ＰＩＣ）を含む。一実施形態において、ダイ間通信を可能にするようにＰＩＣがガラスパッケージ上に集積される。そして、埋め込みＰＩＣとオフチップコンポーネントとの間での長距離光通信のために、低信号損失の受動ガラス導波路を利用することができる。高い信号周波数を可能にすることに加えて、ここに開示される実施形態は、より多くのデジタル変調技術（例えば、４状態直交振幅変調器（ＱＡＭ４）、多元接続など）の利用も可能にすることができる。
【0009】
一実施形態において、導波路は、レーザ露光プロセスでパターニングされる。ガラスのレーザ露光は、ガラスの微細構造の変化をもたらし、それが屈折率を変化させる。例えば、微細構造が非晶質状態から結晶状態に変化し得る。従って、屈折率の違いによってガラス基板内のチャネルが光導波路として機能することができる。レーザ書き込みプロセスの使用はまた、オフセットダイ配置に対処するパターニングを可能にする。そのようなパターニングは、導波路の経路を変えることによって、ＰＩＣのミスアライメントに対処することを可能にする。
【0010】
更なる他の一実施形態において、光導波路は、パターン形成された層である。光導波路は低損失材料内にパターン形成され得る。例えば、光導波路は、窒化シリコン（例えば、Ｓｉ３Ｎ４）層から形成され得る。一実施形態において、このような光導波路のためのパターニングプロセスも、ＰＩＣのミスアライメントに対処するパターニングの使用を可能にする。
【0011】
ここで図１を参照するに、一実施形態に従ったエレクトロニクスパッケージ１００の断面図が示されている。一実施形態において、エレクトロニクスパッケージ１００は、下に位置するパッケージ基板（図示せず）に結合されるパッチとし得る。一実施形態において、エレクトロニクスパッケージ１００はコア１０５を有する。コア１０５はガラスを有し得る。すなわち、一部の実施形態において、コア１０５はガラスコア１０５として参照され得る。一実施形態において、ガラスコア１０５の上にモールド層１１０が設けられる。モールド層１１０は、任意の好適な誘電体材料を有し得る。例えば、モールド層１１０は、エポキシモールド層１１０又はこれに類するものとし得る。
【0012】
一実施形態において、モールド層１１０の上に複数のダイ１２０が設けられ得る。例えば、３つのダイ１２０Ａ、１２０Ｂ、及び１２０Ｃが図１に示されている。しかしながら、理解されることには、３つよりも多いダイ１２０がエレクトロニクスパッケージ１００に含められてもよい。一実施形態において、３つのダイ１２０は、ＰＩＣ１３０によって電気的及び／又は光学的に共に結合され得る。一実施形態において、ＰＩＣ１３０は、光検出器及び／又はレーザを有する。光検出器は、入力の光信号が電気レジームに変換されることを可能にし、レーザは、出力の電気信号が光レジームに変換されることを可能にする。光検出器及びレーザは、ＰＩＣ１３０の活性層１３１内に設けられ得る。ＰＩＣ１３０は、インターコネクト１３２によってダイ１２０に電気的に結合され得る。一実施形態において、基板貫通ビア（図示せず）が、活性層１３１をインターコネクト１３２に結合し得る。一実施形態において、ビア１１５がモールド層１１０及びコア１０５を貫通し得る。ビア１１５はダイ１２０に直接結合し得る。
【0013】
一実施形態において、ＰＩＣ１３０は、光導波路１３３によって互いに光学的に結合され得る。光導波路１３３はコア１０５に埋め込まれ得る。特定の一実施形態において、光導波路１３３はコア１０５と同じ材料を有する。しかしながら、光導波路１３３はコア１０５とは異なる微細構造を持つとし得る。微細構造における違いが、光導波路１３３とコア１０５との間に屈折率の違いが存在することを可能になる。従って、光信号は、光導波路１３３に沿って伝播するための全反射を受けることができる。
【0014】
次に図２Ａ－図２Ｃを参照するに、様々な実施形態に従った、一対のＰＩＣ２３０Ａと２３０Ｂとの間のカップリングの概略図が示されている。図２Ａにおいて、導波路間のカップリングはグレーティングカップリングであり、図２Ｂにおいて、導波路間のカップリングはエバネッセント／断熱カップリングであり、図２Ｃにおいて、導波路間のカップリングは、オフセットダイ配置に対処するパターン形成された導波路とのグレーティングカップリングである。
【0015】
ここで図２Ａを参照するに、一実施形態に従った、一対のＰＩＣ２３０Ａ及び２３０Ｂの概略図が示されている。一実施形態において、各ＰＩＣ２３０が受信器とドライバを有する。受信器はマイクロリング光検出器２３４に結合されることができ、ドライバはマイクロリング変調器２３５に結合されることができる。マイクロリングベースのデバイスが示されるが、理解されることには、ＰＩＣ２３０Ａ及び２３０Ｂは任意の光検出器又は変調器アーキテクチャを用い得る。
【0016】
一実施形態において、各ＰＩＣ２３０Ａ及び２３０Ｂは内部光導波路２５５を含み得る。図示した実施形態において、内部光導波路２５５の端部がグレーティングカプラ２５６を持つ。ＰＩＣ２３０Ａの第１端が、（例えば、オフチップ、ガラス導波路などから）入力の光信号２５１を受信し得る。ＰＩＣ２３０Ａの第２端が導波路２３３に結合され得る。導波路２３３は、より詳細に上述した導波路１３３と実質的に同様とし得る。モールド層２１０を通り抜けるように示されているが、導波路２３３はまた、全体がガラスコア（図２Ａには示されず）内にあってもよい。導波路２３３は、ＰＩＣ２３０Ａの第２端をＰＩＣ２３０Ｂの第１端に結合する。例えば、グレーティングカプラ２５６が、導波路２３３からの光信号がＰＩＣ２３０Ｂの内部導波路２５５に結合されることを可能にする。一実施形態において、ＰＩＣ２３０Ｂの第２端は、（例えば、オフチップ、ガラス導波路などへの）出力の光信号２５２で終わり得る。
【0017】
ここで図２Ｂを参照するに、更なる一実施形態に従った、一対のＰＩＣ２３０Ａ及び２３０Ｂの概略図が示されている。一実施形態において、ＰＩＣ２３０Ａ及び２３０Ｂは、光導波路間のカップリング機構を除いて、図２Ａに示したＰＩＣ２３０Ａ及び２３０Ｂと実質的に同様であるとし得る。図２Ｂに示すように、カップリングは、エバネッセントカップリング又は断熱カップリングアーキテクチャを含み得る。例えば、内部導波路２５５の端部がテーパ状にされ得る。同様のテーパが光導波路２３３の端部に設けられ得る。２つの異なるカップリングアーキテクチャが図２Ａ及び図２Ｂに示されているが、理解されることには、実施形態は、第１のＰＩＣ２３０Ａを第２のＰＩＣ２３０Ｂに光学的に結合するための任意のタイプのカップリングアーキテクチャを含み得る。例えば、突き合わせカップリングなどの他のアーキテクチャを用いて第１のＰＩＣ２３０Ａを第２のＰＩＣ２３０Ｂに結合してもよい。
【0018】
ここで図２Ｃを参照するに、更に他の更なる一実施形態に従った、一対のＰＩＣ２３０Ａ及び２３０Ｂの概略図が示されている。図２ＣのＰＩＣ２３０Ａ及び２３０Ｂは、ＰＩＣ２３０Ａと２３０Ｂとの間のアライメントがオフセットされていることを除いて、図２ＡのＰＩＣ２３０Ａ及び２３０Ｂと実質的に同様であるとし得る。例えば、第２のＰＩＣ２３０Ｂが位置オフセットを有してコアに取り付けられることがある。従って、直線状の光導波路２３３では、ＰＩＣ２３０ＡとＰＩＣ２３０Ｂとの間の適切なカップリングをもたらさない。代わりに、一対のターン（方向変え）を有する光導波路２３３が用いられる。このような実施形態は、オフセットダイ配置に対処するパターニングの使用を通じて容易に可能にされる。特に、光導波路２３３はレーザ露光プロセスで形成されるので、ＰＩＣ２３０のミスアライメントに対処するためにレーザの経路を変更することができる。従って、光導波路２３３の形状を変更することができるので、ＰＩＣ２３０の配置精度を緩くすることができる。
【0019】
次に図３Ａを参照するに、一実施形態に従ったエレクトロニクスパッケージ３００の断面図が示されている。一実施形態において、エレクトロニクスパッケージ３００は、コア３０５と、コア３０５の上のモールド層３１０とを有する。一実施形態において、コア３０５はガラスコアである。一実施形態において、モールド層３１０の上に複数のダイ３２０Ａ、３２０Ｂ、及び３２０Ｃが設けられる。３つのダイ３２０が示されているが、理解されることには、ここに開示される実施形態には任意の数のダイ３２０が含められ得る。一実施形態において、ビア３１５が、ダイ３２０をエレクトロニクスパッケージ３００の裏面に結合し得る。例えば、ビア３１５は、モールド層３１０及びコア３０５を貫通する。
【0020】
一実施形態において、エレクトロニクスパッケージ３００は、ＰＩＣ３３０Ａ及び３３０Ｂを有する。ＰＩＣ３３０Ａ及び３３０Ｂはコア３０５に埋め込まれ得る。一実施形態において、ＰＩＣ３３０Ａ及び３３０Ｂの活性層３３１がＰＩＣ３３０Ａ及び３３０Ｂの頂面にあるとし得る。ＰＩＣ３３０は、モールド層３１０を貫通するインターコネクト３３２によって１つ以上のダイ３２０に結合され得る。一実施形態において、ＰＩＣ３３０Ａは、光導波路３３３によってＰＩＣ３３０Ｂに光学的に結合される。光導波路３３３は、２つの活性層３３１の間でコア３０５の頂面にあるとし得る。一実施形態において、光導波路３３３はコア３０５と同じ材料を含むことができる。しかしながら、光導波路３３３の微細構造はコア３０５の微細構造とは異なるとし得る。従って、導波路３３３の屈折率がコア３０５の屈折率とは異なる。
【0021】
ここで図３Ｂを参照するに、更なる一実施形態に従ったエレクトロニクスパッケージ３００の断面図が示されている。一実施形態において、図３Ｂのエレクトロニクスパッケージ３００は、ＰＩＣ３３０の向きを除いて、図３Ａのエレクトロニクスパッケージ３００と実質的に同様であるとし得る。活性層３３１をＰＩＣ３３０の頂面に持つ代わりに、活性層３３１がＰＩＣ３３０の底面にある。このような一実施形態において、活性層３３１は、基板貫通ビア（図示せず）によってＰＩＣ３３０の底面に結合され得る。さらに、光導波路３３３は、活性層３３１とインタフェースをとるために、コア３０５内の奥に置かれ得る。従って、一部の実施形態において、導波路３３３はコア３０５内に完全に埋め込まれ得る。
【0022】
ここで図３Ｃを参照するに、更なる一実施形態に従ったエレクトロニクスパッケージ３００の断面図が示されている。一実施形態において、図３Ｃのエレクトロニクスパッケージ３００は、ＰＩＣ３３０の位置を除いて、図３Ｂのエレクトロニクスパッケージ３００と実質的に同様であるとし得る。コア３０５に完全に埋め込まれる代わりに、ＰＩＣ３３０Ａ及び３３０Ｂはコア３０５内に部分的に埋め込まれてもよい。すなわち、ＰＩＣ３３０Ａ及び３３０Ｂの頂部がモールド層３１０内にあってもよい。一実施形態において、活性層３３１はコア３０５内にあるままである。斯くして、ＰＩＣ３３０Ａと３３０Ｂとの間の光導波路３３３は全体がコア３０５内に埋め込まれることができる。
【0023】
次に図４Ａを参照するに、一実施形態に従ったエレクトロニクスパッケージ４００の平面図が示されている。一実施形態において、エレクトロニクスパッケージ４００は、例えばガラスコアなどのコア４０５を有する。図示した実施形態では、エレクトロニクスパッケージ４００の特定のフィーチャを不明瞭にしないために、ガラスコア４０５の上のモールド層は省略されている。一実施形態において、エレクトロニクスパッケージ４００は、一対のＰＩＣ４３０Ａ及び４３０Ｂを有する。図示のように、ＰＩＣ４３０の上に５つのダイ４２０Ａ－４２０Ｅのセットが設けられている。ダイ４２０Ｂは、下に位置するフィーチャを見るために透明であるように示されている。一実施形態において、ダイ４２０Ａ、４２０Ｄ、及び４２０Ｂは、ＰＩＣ４３０Ａを介して光学的に通信することができる。さらに、ダイ４２０Ａは、ＰＩＣ４３０Ａ、導波路４３３、及びＰＩＣ４３０Ｂを介してダイ４２０Ｃと通信することができる。従って、ダイ４２０Ａ－４２０Ｅのいずれもが互いに光学的に結合されることができる。
【0024】
一実施形態において、第１のＰＩＣ４３０Ａは、光導波路４３３によって第２のＰＩＣ４３０Ｂに光学的に結合される。光導波路４３３はコア４０５に埋め込まれ得る。同様に、ＰＩＣ４３０Ａ及び４３０Ｂは、コア４０５に埋め込まれるか、少なくとも部分的に埋め込まれるかし得る。一部の実施形態において、光導波路４３３は、ＰＩＣ４３０Ａ及び４３０Ｂの下に位置付けられる。他の実施形態において、光導波路４３３は、ＰＩＣ４３０Ａ及び４３０Ｂのエッジに隣接する。
【0025】
一実施形態において、オフチップファイバ接続４６１も提供され得る。オフチップファイバ接続４６１は、光導波路４６２によってＰＩＣ４３０のうちの１つ以上に光学的に結合され得る。すなわち、ここに開示される実施形態は、エレクトロニクスパッケージ４００内のコンポーネントの光カップリングに加えて、エレクトロニクスパッケージ４００の外部のコンポーネントへの光カップリングを含む。
【0026】
次に図４Ｂを参照するに、更なる一実施形態に従ったエレクトロニクスパッケージ４００の平面図が示されている。一実施形態において、図４Ｂのエレクトロニクスパッケージ４００は、追加のＰＩＣ４３０が存在していることを除いて、図４Ａのエレクトロニクスパッケージ４００と同様であるとし得る。例えば、４つのＰＩＣ４３０Ａ－４３０Ｄがエレクトロニクスパッケージ４００に含められ得る。一実施形態において、４つのＰＩＣ４３０は、光導波路４３３によって互いに光学的に結合され得る。２つ及び４つのＰＩＣ４３０の例が図４Ａ及び図４Ｂに示されているが、理解されることには、実施形態はこのようなアーキテクチャに限定されず、実施形態は、所望のレベルのダイ非集約化を提供するために任意の数のＰＩＣ４３０を含み得る。
【0027】
次に図５Ａ－図５Ｅを参照するに、一実施形態に従った、エレクトロニクスパッケージを形成するプロセスを描く一連の斜視図が示されている。一実施形態において、図５Ａ－図５Ｅで形成されるエレクトロニクスパッケージは、より詳細に上述したエレクトロニクスパッケージのうちのいずれかと同様であるとし得る。
【0028】
ここで図５Ａを参照するに、一実施形態に従った、コア５０５の斜視図が示されている。一実施形態において、コア５０５はガラスコアとし得る。コア５０５は任意の好適な厚さを持つことができる。一実施形態において、コア５０５の厚さを貫いてコア貫通ビア５０６も設けられ得る。図示した実施形態では、単純さのために５つのコア貫通ビア５０６のみが示されている（すなわち、後続の処理動作において追加されるダイの各々に対して１つのコア貫通ビア５０６）。しかしながら、理解されることには、ダイの各々に対して複数のコア貫通ビア５０６が設けられ得る。
【0029】
次に図５Ｂを参照するに、一実施形態に従った、コア５０５に複数のＰＩＣ５３０が取り付けられた後のコア５０５の斜視図が示されている。一実施形態において、ＰＩＣ５３０は、より詳細に上述したＰＩＣと実質的に同様であるとし得る。例えば、ＰＩＣ５３０は、光信号を電気信号に変換する機能及び／又は電気信号を光信号に変換する機能を含む。一実施形態において、ＰＩＣ５３０は、ダイアタッチフィルム（ＤＡＦ）又はこれに類するものを用いてコアに取り付けられ得る。一実施形態において、ＰＩＣ５３０は、コア貫通ビア５０６同士の間に位置付けられる。すなわち、コア貫通ビア５０６は、ＰＩＣ５３０のフットプリントの外側に位置する。図示した実施形態では、４つのＰＩＣ５３０が示されている。しかしながら、理解されることには、任意の数のＰＩＣ５３０が含められ得る（例えば、２つ以上のＰＩＣ５３０が使用され得る）。図５Ａ－図５Ｅに示す特定の実施形態において、ＰＩＣ５３０は、ＰＩＣ５３０の底部に活性層を有する向きにされ得る。従って、後に形成される光導波路と活性層がインタフェースをとることができるように、活性層を、下に位置するコア５０５上に直接設けることができる。
【0030】
次に図５Ｃを参照するに、一実施形態に従った、コア５０５の上及びＰＩＣ５３０の周囲にモールド層５１０が配置された後のコア５０５の斜視図が示されている。一実施形態において、モールド層５１０は、成形技術を用いてコア５０５の上に配置され得る。他の実施形態において、モールド層５１０は、コア５０５及びＰＩＣ５３０の上にラミネートされた層であってもよい。モールド層５１０は、例えばエポキシ、ビルドアップフィルム、又はこれらに類するものなどの任意の好適材料を有し得る。一実施形態において、モールド層５１０は、モールド層５１０がＰＩＣ５３０の頂面を覆うような厚さに形成され得る。他の実施形態において、モールド層５１０は、モールド層５１０の表面がＰＩＣ５３０の表面と実質的に同一平面になるように研磨又は平坦化されてもよい。一実施形態において、モールド層５１０を貫いてビア５０７が形成され得る。ビア５０７は各々、コア貫通ビア５０６のうちの１つ上に着地し得る。一部の実施形態において、コア貫通ビア５０６とビア５０７との間にパッドが設けられてもよい。
【0031】
次に図５Ｄを参照するに、一実施形態に従った、光導波路５３３が形成された後のコア５０５の斜視図が示されている。一実施形態において、光導波路５３３はコア５０５内に形成される。光導波路５３３は、ＰＩＣ５３０の下を通り得る。例えば、光導波路５３３の第１端が第１のＰＩＣ５３０の下にあり、光導波路５３３の第２端が第２のＰＩＣ５３０の下にあるとし得る。斯くして、ＰＩＣ５３０が共に光学的に結合され得る。光導波路５３３は、以下に限られないが、例えばグレーティングカプラ、エバネッセントカプラ、又は断熱カプラなどの、任意のカップリングアーキテクチャを用いてＰＩＣ５３０に結合され得る。
【0032】
一実施形態において、光導波路５３３はレーザプロセスで形成される。例えば、直接書き込みプロセスを用いて、コア５０５の一部を光導波路５３３に変換し得る。レーザ露光は、コア５０５の露光部分の微細構造を変化させることができる。例えば、光導波路５３３は結晶微細構造を持つことができ、コア５０５の残りの部分は非晶質微細構造を持つことができる。斯くして、光導波路５３３の屈折率がコア５０５の屈折率とは異なるものとなる。さらに、理解されることには、直接レーザ書き込みプロセスは、ＰＩＣ５３０のミスアライメントに対処するために光導波路５３３の形状が修正されることを可能にする。
【0033】
次に図５Ｅを参照するに、一実施形態に従った、ＰＩＣ５３０にダイ５２０が取り付けられた後のコア５０５の斜視図が示されている。図示した実施形態では、５つのダイ５２０が示されている。しかしながら、理解されることには、任意の数のダイ５２０がエレクトロニクスパッケージに含められ得る。一実施形態において、ダイ５２０はＰＩＣ５３０に電気的に結合され得る。例えば、上述のインターコネクト１３２と同様のインターコネクト（図示せず）を用いてＰＩＣ５３０をダイ５２０に結合し得る。一実施形態において、ビア５０７及びコア貫通ビア５０６によってコア５０５の反対側にもダイ５２０が結合され得る。
【0034】
理解されることには、ＰＩＣ５３０及び光導波路５３３は、ダイ５２０間の強化された結合を提供する。電気接続に頼る代わりに、光信号も使用することができる。光信号は、高周波数で、より低い損失を持つ。高い信号周波数を可能にすることに加えて、ここに開示される実施形態は、より多くのデジタル変調技術（例えば、ＱＡＭ４、多元接続など）の利用も可能にすることができる。従って、通信帯域幅を改善することができる。
【0035】
次に図６Ａ及び図６Ｂを参照するに、更なる実施形態に従ったエレクトロニクスパッケージ６００の断面図が示されている。上述の実施形態はガラスコアを利用して光導波路を形成しているが、図６Ａ及び図６Ｂに関して説明する実施形態は、光導波路を形成するようにパターニングされる低損失材料を利用する。例えば、低損失材料は、シリコンと窒素（例えば、Ｓｉ３Ｎ４）、又はポリマーを有し得る。
【0036】
ここで図６Ａを参照するに、一実施形態に従ったエレクトロニクスパッケージ６００の断面図が示されている。一実施形態において、エレクトロニクスパッケージ６００はコア６０５を有する。コア６０５は、一部の実施形態においてガラスコア６０５とし得る。コア６０５の上にモールド層６１０が設けられ得る。一実施形態において、モールド層６１０は、エポキシ又は他の成形コンパウンドとし得る。一実施形態において、モールド層６１０の頂面の上に複数のダイ６２０Ａ－６２０Ｃが設けられ得る。一実施形態において、ダイ６２０Ａ－６２０Ｃは、ＰＩＣ６３０によって共に結合され得る。例えば、ダイ６２０Ａ－６２０Ｃは、第２のモールド層６１１を貫くインターコネクト６３２によってＰＩＣ６３０に電気的に結合され得る。一実施形態において、ビア６１５によってコア６０５の反対側にもダイ６２０が結合され得る。一実施形態において、ビア６１５は、モールド層６１０、６１１、及びコア６０５を貫通する。
【0037】
一実施形態において、ＰＩＣ６３０はモールド層６１０に埋め込まれる。ＰＩＣ６３０の活性層６３１がＰＩＣ６３０の頂面にあるとし得る。一実施形態において、ＰＩＣ６３０は、光導波路６３３によって互いに光学的に結合され得る。光導波路６３３は、第２のモールド層６１１内に形成され得る。第２のモールド層６１１及びモールド層６１０は、光導波路６３３の屈折率よりも低い屈折率を持つことができる。一実施形態において、光導波路６３３は低損失材料から形成され得る。一部の実施形態において、光導波路６３３は、シリコン及び窒素を有する。例えば、光導波路６３３はＳｉ３Ｎ４を有し得る。しかし、理解されることには、他の低損失材料も光導波路６３３に使用され得る。一実施形態において、光導波路６３３は、ＰＩＣ６３０の頂面より上に設けられてもよい。特定の一実施形態において、光導波路６３３は、ＰＩＣ６３０の活性層６３１の一部と接触してもよい。
【0038】
ここで図６Ｂを参照するに、更なる一実施形態に従ったエレクトロニクスパッケージ６００の断面図が示されている。一実施形態において、図６Ｂのエレクトロニクスパッケージ６００は、モールド層６１０の材料を除いて、図６Ａのエレクトロニクスパッケージ６００と実質的に同様であるとし得る。成形材料の代わりに、図６Ｂに示す実施形態は誘電体層６０９を含む。例えば、誘電体層６０９は、１つ以上のビルドアップ層を含み得る。１つ以上のビルドアップ層が互いの上にラミネートされて誘電体層６０９を形成し得る。一実施形態において、第２のモールド層６１１は、モールド材料であってもよいし、例えばビルドアップ層などの誘電体層であってもよい。一実施形態において、誘電体層６０９及び第２のモールド層６１１はどちらも、光導波路６３３の屈折率よりも低い屈折率を持ち得る。
【0039】
次に図７Ａ－図７Ｃを参照するに、様々な実施形態に従った、一対のＰＩＣ７３０Ａと７３０Ｂとの間のカップリングの概略図が示されている。図７Ａにおいて、導波路間のカップリングはグレーティングカップリングであり、図７Ｂにおいて、導波路間のカップリングはエバネッセント／断熱カップリングであり、図７Ｃにおいて、導波路間のカップリングは、オフセットダイ配置に対処するパターン形成された導波路とのグレーティングカップリングである。
【0040】
ここで図７Ａを参照するに、一実施形態に従った、一対のＰＩＣ７３０Ａ及び７３０Ｂの概略図が示されている。一実施形態において、各ＰＩＣ７３０が受信器とドライバを有する。受信器はマイクロリング光検出器７３４に結合されることができ、ドライバはマイクロリング変調器７３５に結合されることができる。マイクロリングベースのデバイスが示されるが、理解されることには、ＰＩＣ７３０Ａ及び７３０Ｂは任意の光検出器又は変調器アーキテクチャを用い得る。
【0041】
一実施形態において、各ＰＩＣ７３０Ａ及び７３０Ｂは内部光導波路７５５を含み得る。図示した実施形態において、内部光導波路７５５の端部がグレーティングカプラ７５６を持つ。ＰＩＣ７３０Ａの第１端が、（例えば、オフチップ、ガラス導波路などから）入力の光信号７５１を受信し得る。ＰＩＣ７３０Ａの第２端が導波路７３３に結合され得る。導波路７３３は、より詳細に上述した導波路６３３と実質的に同様とし得る。すなわち、導波路７３３は、以下に限られないが、例えばＳｉ３Ｎ４などの低損失材料とし得る。導波路７３３は、ＰＩＣ７３０Ａの第２端をＰＩＣ７３０Ｂの第１端に結合する。例えば、グレーティングカプラ７５６が、導波路７３３からの光信号がＰＩＣ７３０Ｂの内部導波路７５５に結合されることを可能にする。一実施形態において、ＰＩＣ７３０Ｂの第２端は、（例えば、オフチップ、ガラス導波路などへの）出力の光信号７５２で終わり得る。
【0042】
ここで図７Ｂを参照するに、更なる一実施形態に従った、一対のＰＩＣ７３０Ａ及び７３０Ｂの概略図が示されている。一実施形態において、ＰＩＣ７３０Ａ及び７３０Ｂは、光導波路間のカップリング機構を除いて、図７Ａに示したＰＩＣ７３０Ａ及び７３０Ｂと実質的に同様であるとし得る。図７Ｂに示すように、カップリングは、エバネッセントカップリング又は断熱カップリングアーキテクチャを含み得る。例えば、内部導波路７５５の端部がテーパ状にされ得る。同様のテーパが光導波路７３３の端部に設けられ得る。２つの異なるカップリングアーキテクチャが図７Ａ及び図７Ｂに示されているが、理解されることには、実施形態は、第１のＰＩＣ７３０Ａを第２のＰＩＣ７３０Ｂに光学的に結合するための任意のタイプのカップリングアーキテクチャを含み得る。例えば、突き合わせカップリングなどの他のアーキテクチャを用いて第１のＰＩＣ７３０Ａを第２のＰＩＣ７３０Ｂに結合してもよい。
【0043】
ここで図７Ｃを参照するに、更に他の更なる一実施形態に従った、一対のＰＩＣ７３０Ａ及び７３０Ｂの概略図が示されている。図７ＣのＰＩＣ７３０Ａ及び７３０Ｂは、ＰＩＣ７３０Ａと７３０Ｂとの間のアライメントがオフセットされていることを除いて、図７ＡのＰＩＣ７３０Ａ及び７３０Ｂと実質的に同様であるとし得る。例えば、第２のＰＩＣ７３０Ｂが位置オフセットを有してコアに取り付けられることがある。従って、直線状の光導波路７３３では、ＰＩＣ７３０ＡとＰＩＣ７３０Ｂとの間の適切なカップリングをもたらさない。代わりに、一対のターン（方向変え）を有する光導波路７３３が用いられる。このような実施形態は、オフセットダイ配置に対処するパターニングの使用を通じて容易に可能にされる。特に、光導波路７３３はレーザ露光プロセスで形成されるので、ＰＩＣ７３０のミスアライメントに対処するためにレーザの経路を変更することができる。従って、光導波路７３３の形状を変更することができるので、ＰＩＣ７３０の配置精度を緩くすることができる。
【0044】
次に図８Ａを参照するに、一実施形態に従ったエレクトロニクスパッケージ８００の平面図が示されている。一実施形態において、エレクトロニクスパッケージ８００は、例えばガラスコアなどのコア８０５を有する。図示した実施形態では、エレクトロニクスパッケージ８００の特定のフィーチャを不明瞭にしないために、ガラスコア８０５の上のモールド層又は誘電体層は省略されている。一実施形態において、エレクトロニクスパッケージ８００は、一対のＰＩＣ８３０Ａ及び８３０Ｂを有する。図示のように、ＰＩＣ８３０の上に５つのダイ８２０Ａ－８２０Ｅのセットが設けられている。ダイ８２０Ｂは、下に位置するフィーチャを見るために透明であるように示されている。
【0045】
一実施形態において、第１のＰＩＣ８３０Ａは、光導波路８３３によって第２のＰＩＣ８３０Ｂに光学的に結合される。光導波路８３３は、ＰＩＣ８３０より上でモールド層に埋め込まれ得る。同様に、ＰＩＣ８３０Ａ及び８３０Ｂは、コア８０５より上でモールド層又は誘電体層に埋め込まれ得る。一部の実施形態において、光導波路８３３は、ＰＩＣ８３０Ａ及び８３０Ｂの上に位置付けられる。他の実施形態において、光導波路８３３は、ＰＩＣ８３０Ａ及び８３０Ｂのエッジに隣接する。
【0046】
一実施形態において、オフチップファイバ接続８６１も提供され得る。オフチップファイバ接続８６１は、光導波路８６２によってＰＩＣ８３０のうちの１つ以上に光学的に結合され得る。すなわち、ここに開示される実施形態は、エレクトロニクスパッケージ８００内のコンポーネントの光カップリングに加えて、エレクトロニクスパッケージ８００の外部のコンポーネントへの光カップリングを含む。
【0047】
次に図８Ｂを参照するに、更なる一実施形態に従ったエレクトロニクスパッケージ８００の平面図が示されている。一実施形態において、図８Ｂのエレクトロニクスパッケージ８００は、追加のＰＩＣ８３０が存在していることを除いて、図８Ａのエレクトロニクスパッケージ８００と同様であるとし得る。例えば、４つのＰＩＣ８３０Ａ－８３０Ｄがエレクトロニクスパッケージ８００に含められ得る。一実施形態において、４つのＰＩＣ８３０は、光導波路８３３によって互いに光学的に結合され得る。２つ及び４つのＰＩＣ８３０の例が図８Ａ及び図８Ｂに示されているが、理解されることには、実施形態はこのようなアーキテクチャに限定されず、実施形態は、所望のレベルのダイ非集約化を提供するために任意の数のＰＩＣ８３０を含み得る。
【0048】
次に図９Ａ－図９Ｇを参照するに、一実施形態に従った、エレクトロニクスパッケージを形成するプロセスを描く一連の斜視図が示されている。一実施形態において、図９Ａ－図９Ｇで形成されるエレクトロニクスパッケージは、より詳細に上述したエレクトロニクスパッケージのうちのいずれかと同様であるとし得る。
【0049】
ここで図９Ａを参照するに、一実施形態に従った、コア９０５の斜視図が示されている。一実施形態において、コア９０５はガラスコアとし得る。コア９０５は任意の好適な厚さを持つことができる。一実施形態において、コア９０５の厚さを貫いてコア貫通ビア９０６も設けられ得る。図示した実施形態では、単純さのために５つのコア貫通ビア９０６のみが示されている（すなわち、後続の処理動作において追加されるダイの各々に対して１つのコア貫通ビア９０６）。しかしながら、理解されることには、ダイの各々に対して複数のコア貫通ビア９０６が設けられ得る。
【0050】
次に図９Ｂを参照するに、一実施形態に従った、コア９０５に複数のＰＩＣ９３０が取り付けられた後のコア９０５の斜視図が示されている。一実施形態において、ＰＩＣ９３０は、より詳細に上述したＰＩＣと実質的に同様であるとし得る。例えば、ＰＩＣ９３０は、光信号を電気信号に変換する機能及び／又は電気信号を光信号に変換する機能を含む。一実施形態において、ＰＩＣ９３０は、ＤＡＦ又はこれに類するものを用いてコアに取り付けられ得る。一実施形態において、ＰＩＣ９３０は、コア貫通ビア９０６同士の間に位置付けられる。すなわち、コア貫通ビア９０６は、ＰＩＣ９３０のフットプリントの外側に位置する。図示した実施形態では、４つのＰＩＣ９３０が示されている。しかしながら、理解されることには、任意の数のＰＩＣ９３０が含められ得る（例えば、２つ以上のＰＩＣ９３０が使用され得る）。図９Ａ－図９Ｇに示す特定の実施形態において、ＰＩＣ９３０は、ＰＩＣ９３０の底部に活性層を有する向きにされ得る。従って、活性層は、後に形成される光導波路とインタフェースをとることができる。
【0051】
次に図９Ｃを参照するに、一実施形態に従った、コア９０５の上及びＰＩＣ９３０の周囲にモールド層９１０が配置された後のコア９０５の斜視図が示されている。一実施形態において、モールド層９１０は、成形技術を用いてコア９０５の上に配置され得る。他の実施形態において、モールド層９１０は、コア９０５及びＰＩＣ９３０の上にラミネートされた１つ以上の層であってもよい。モールド層９１０は、例えばエポキシ、ビルドアップフィルム、又はこれらに類するものなどの任意の好適材料を有し得る。一実施形態において、モールド層９１０は、モールド層９１０の表面がＰＩＣ９３０の表面と実質的に同一平面になるように研磨又は平坦化され得る。一実施形態において、モールド層９１０を貫いてビア９０７が形成され得る。ビア９０７は各々、コア貫通ビア９０６のうちの１つ上に着地し得る。一部の実施形態において、コア貫通ビア９０６とビア９０７との間にパッドが設けられてもよい。
【0052】
次に図９Ｄを参照するに、一実施形態に従った、モールド層９１０の上に導波路層９７１が配置された後のコア９０５の斜視図が示されている。一実施形態において、導波路層９７１は、低温堆積プロセスを用いてモールド層９１０の上にブランケット堆積され得る。一実施形態において、導波路層９７１は低損失材料を有する。導波路層９７１は、モールド層９１０の屈折率よりも高い屈折率を有する材料である。例えば、導波路層９７１は、シリコン及び窒素（例えば、Ｓｉ３Ｎ４）を有し得る。
【0053】
次に図９Ｅを参照するに、一実施形態に従った、導波路９３３がパターン形成された後のコア９０５の斜視図が示されている。一実施形態において、このパターニングプロセスは、オフセットダイ配置に対処するパターニングプロセスとし得る。例えば、導波路層９７１の上にレジストが堆積され得る。次いで、レーザ直接イメージングプロセスを用いて、導波路９３３が所望される位置にあるレジストを露光し得る。この露光はレーザ直接イメージングプロセスで行われるので、導波路９３３は、ＰＩＣ９３０の配置における如何なるオフセットにも対処するように位置決め及び／又は形状決めされることができる。次いで、レジストが現像される。レジスト内にパターンが作成された後、該パターンをエッチングプロセスで導波路層９７１内に転写することができる。そして、レジストを剥離して光導波路９３３を残すことができる。レーザ直接イメージングを用いる実施形態が説明されているが、理解されることには、一部の実施形態では標準的なリソグラフィ（例えば、マスクを用いて特定の領域を露光する）も使用され得る。
【0054】
次に図９Ｆを参照するに、一実施形態に従った、光導波路９３３の上方に第２のモールド層９０９が設けられた後のコア９０５の斜視図が示されている。一実施形態において、第２のモールド層９０９は、光導波路９３３の屈折率よりも低い屈折率を有する材料とすることができる。一実施形態において、第２のモールド層９０９は、モールド層９１０と同じ材料とし得る。一実施形態において、第２のモールド層９０９を貫いてビア９０８が形成される。ビア９０８は、下に位置するモールド層９１０を貫くビア９０７上に着地し得る。一部の実施形態において、ビア９０８とビア９０７との間にパッドが設けられてもよい。
【0055】
次に図９Ｇを参照するに、一実施形態に従った、ＰＩＣ９３０にダイ９２０が取り付けられた後のコア９０５の斜視図が示されている。図示した実施形態では、５つのダイ９２０が示されている。しかしながら、理解されることには、任意の数のダイ９２０がエレクトロニクスパッケージに含められ得る。一実施形態において、ダイ９２０はＰＩＣ９３０に電気的に結合され得る。例えば、上述のインターコネクト６３２と同様のインターコネクト（図示せず）を用いてＰＩＣ９３０をダイ９２０に結合し得る。一実施形態において、ビア９０８、９０７及びコア貫通ビア９０６によってコア９０５の反対側にもダイ９２０が結合され得る。
【0056】
理解されることには、ＰＩＣ９３０及び光導波路９３３は、ダイ９２０間の強化された結合を提供する。電気接続に頼る代わりに、光信号も使用することができる。光信号は、高周波数で、より低い損失を持つ。高い信号周波数を可能にすることに加えて、ここに開示される実施形態は、より多くのデジタル変調技術（例えば、ＱＡＭ４、多元接続など）の利用も可能にすることができる。従って、通信帯域幅を改善することができる。
【0057】
次に図１０を参照するに、一実施形態に従ったエレクトロニクスシステム１０９０の断面図が示されている。一実施形態において、エレクトロニクスシステム１０９０は、例えばプリント回路基板（ＰＣＢ）などのボード１０９１を有する。一実施形態において、第２レベルインターコネクト（ＳＬＩ）１０９２を用いて、ボード１０９１にパッケージ基板１０９３が結合され得る。ＳＬＩ１０９２としてはんだボールが示されているが、理解されることには、任意のＳＬＩアーキテクチャ（例えば、ソケットなど）が使用され得る。一実施形態において、パッケージ基板１０９３は、任意の典型的なパッケージ基板とし得る。例えば、パッケージ基板１０９３は、導電ルーティング及びこれに類するものを含み得る。一部の実施形態において、パッケージ基板１０９３は、コアレスパッケージ基板であってもよいし、コア付きパッケージ基板であってもよい。
【0058】
一実施形態において、ミッドレベルインターコネクト（ＭＬＩ）１００３によって、パッケージ基板１０９３にエレクトロニクスパッケージ１０００が結合され得る。ＭＬＩ１００３は、コア１００５の底面上のソルダーレジスト１００４を貫通し得る。他の実施形態において、コア１００５の下に再配線層又はこれに類するものが設けられてもよい。一実施形態において、ＭＬＩ１００３は、コア１００５及びモールド層１０１０を貫通するビア１０１５によってダイ１０２０Ａ－１０２０Ｃに結合される。一実施形態において、モールド層１０１０にＰＩＣ１０３０が埋め込まれ得る。ＰＩＣ１０３０は、コア１００５に埋め込まれた光導波路１０３３によって共に光学的に結合され得る。一実施形態において、ＰＩＣ１０３０は、モールド層１０１０を貫くインターコネクト１０３２によってダイ１０２０Ａ－１０２０Ｃに電気的に結合され得る。更なる一実施形態において、モールド層１０１０とダイ１０２０との間に、ソルダーレジスト層、１つ以上の再配線層、及び／又は何らかの他のルーティングが設けられてもよい。
【0059】
図示した実施形態では、エレクトロニクスパッケージ１０００は、図１に示したエレクトロニクスパッケージ１００と同様である。しかしながら、理解されることには、エレクトロニクスシステム１０９０は、ここで説明された実施形態のうちのいずれと同様のエレクトロニクスパッケージを含んでもよい。
【0060】
図１１は、本発明の一実装に従ったコンピューティング装置１１００を示している。コンピューティング装置１１００はボード１１０２を収容する。ボード１１０２は、以下に限られないがプロセッサ１１０４及び少なくとも１つの通信チップ１１０６を含む多数のコンポーネントを含むことができる。プロセッサ１１０４は、ボード１１０２に物理的及び電気的に結合される。更なる実装において、通信チップ１１０６はプロセッサ１１０４の一部である。
【0061】
他のコンポーネントは、以下に限られないが、揮発性メモリ（例えば、ＤＲＡＭ）、不揮発性メモリ（例えば、ＲＯＭ）、フラッシュメモリ、グラフィックスプロセッサ、デジタル信号プロセッサ、暗号プロセッサ、チップセット、アンテナ、ディスプレイ、タッチスクリーンディスプレイ、タッチスクリーンコントローラ、バッテリー、オーディオコーデック、ビデオコーディック、電力増幅器、グローバル・ポジショニング・システム（ＧＰＳ）デバイス、方位計、加速度計、ジャイロスコープ、スピーカ、カメラ、及び大容量記憶装置（例えば、ハードディスクドライブ）、コンパクトディスク（ＣＤ）、デジタル多用途ディスク（ＤＶＤ）、等々を含む。
【0062】
通信チップ１１０６が、コンピューティング装置１１００への、及びそれからのデータの伝送のための無線通信を可能にし得る。用語“無線（ワイヤレス）”及びその派生形は、変調された電磁放射線を用いて非固体媒体を介してデータを伝達し得る回路、装置、システム、方法、技術、通信チャネルなどを記述するために使用され得る。この用語は、関連する装置が如何なるワイヤをも含まないことを意味するものではないが、一部の実施形態では、如何なるワイヤをも含まないことがあり得る。通信チップ１１０６は、数多くある無線規格又はプロトコルのうちの何れを実装してもよい。それらの規格又はプロトコルは、以下に限られないが、Ｗｉ－Ｆｉ（ＩＥＥＥ８０２．１１ファミリ）、ＷｉＭＡＸ（ＩＥＥＥ８０２．１６ファミリ）、ＩＥＥＥ８０２．２０、ロングタームエボリューション（ＬＴＥ）、Ｅｖ－ＤＯ、ＨＳＰＡ＋、ＨＳＤＰＡ＋、ＨＳＵＰＡ＋、ＥＤＧＥ、ＧＳＭ、ＧＰＲＳ、ＣＤＭＡ、ＴＤＭＡ、ＤＥＣＴ、Ｂｌｕｅｔｏｏｔｈ（登録商標）、これらの派生形、並びに、３Ｇ、４Ｇ、５Ｇ及びそれ以降として指定されるその他の無線プロトコルを含む。コンピューティング装置１１００は複数の通信チップ１１０６を含み得る。例えば、第１の通信チップ１１０６は、例えばＷｉ－Ｆｉ及び／又はＢｌｕｅｔｏｏｔｈ（登録商標）など、より短距離の無線通信用にされ、第２の通信チップ１１０６は、例えばＧＰＳ、ＥＤＧＥ、ＧＰＲＳ、ＣＤＭＡ、ＷｉＭＡＸ、ＬＴＥ、Ｅｖ－ＤＯ及び／又はその他など、より長距離の無線通信用にされ得る。
【0063】
コンピューティング装置１１００のプロセッサ１１０４は、プロセッサ１１０４内にパッケージングされた集積回路ダイを含む。本発明の一部の実装において、プロセッサの集積回路ダイは、ここで説明された実施形態に従って、光導波路によって互いに光学的に結合された複数のＰＩＣを有するエレクトロニクスパッケージの一部とし得る。用語“プロセッサ”は、レジスタ及び／又はメモリからの電子データを処理して、該電子データをレジスタ及び／又はメモリに格納され得る他の電子データへと変換する如何なるデバイス又はデバイス部分をも意味し得る。
【0064】
通信チップ１１０６も、通信チップ１１０６内にパッケージングされた集積回路ダイを含む。本発明の他の一実装によれば、通信チップの集積回路ダイは、ここで説明された実施形態に従った、光導波路によって共に光学的に結合された複数のＰＩＣを有するエレクトロニクスパッケージの一部とし得る。
【0065】
例示した本発明の実装についての以上の説明は、要約に記載されている事項を含め、包括的なものではないし、また本発明をここに開示された正確な形態に限定するものでもない。本発明の具体的な実装及び例はここでは例示の目的で記載されており、当業者に認識されるように、本発明の範囲内で様々な均等な変更が可能である。
【0066】
これらの変更が本発明に為されることができるのは、以上の詳細な説明を踏まえてのことである。以下の請求項にて使用される用語は、明細書及び特許請求の範囲にて開示される具体的な実装に本発明を限定するように解釈されるべきではない。むしろ、発明の範囲は、もっぱら、クレーム解釈の確立された原則に従って解釈されるべきものである以下の請求項によって決定されるべきである。
【0067】
例１： ガラスを有する第１の層と、前記第１の層の上の第２の層であり、モールド材料を有する第２の層と、前記第２の層内の第１のフォトニクス集積回路（ＰＩＣ）と、前記第２の層内の第２のＰＩＣと、前記第１の層内の導波路であり、前記第１のＰＩＣを前記第２のＰＩＣに光学的に結合する導波路と、を有するエレクトロニクスパッケージ。
【0068】
例２： 前記第１のＰＩＣ及び前記第２のＰＩＣは、グレーティングカプラによって前記導波路に光学的に結合される、例１のエレクトロニクスパッケージ。
【0069】
例３： 前記第１のＰＩＣ及び前記第２のＰＩＣは、エバネッセントカプラによって前記導波路に光学的に結合される、例１のエレクトロニクスパッケージ。
【0070】
例４： 前記第２の層の上の第１のダイであり、前記第１のＰＩＣ及び前記第２のＰＩＣに電気的に結合された第１のダイ、を更に有する例１－例３のエレクトロニクスパッケージ。
【0071】
例５： 前記第２の層の上の第２のダイであり、前記第１のＰＩＣに結合された第２のダイと、前記第２の層の上の第３のダイであり、前記第２のＰＩＣに結合された第３のダイと、を更に有する例４のエレクトロニクスパッケージ。
【0072】
例６： 前記第２のダイに結合された第１のビアであり、前記第１の層及び前記第２の層を貫通した第１のビアと、前記第３のダイに結合された第２のビアであり、前記第１の層及び前記第２の層を貫通した第２のビアと、を更に有する例５のエレクトロニクスパッケージ。
【0073】
例７： 前記第１のＰＩＣ及び前記第２のＰＩＣは前記第１の層内まで延在する、例１－例６のエレクトロニクスパッケージ。
【0074】
例８： 前記導波路は前記第１の層と同じ材料を有し、前記導波路は前記第１の層とは異なる微細構造を持つ、例１－例７のエレクトロニクスパッケージ。
【0075】
例９： 前記第１のＰＩＣ及び前記第２のＰＩＣは、前記第１の層の頂面と接触している、例１－例８のエレクトロニクスパッケージ。
【0076】
例１０： 前記第１のＰＩＣの活性層及び前記第２のＰＩＣの活性層が前記第１の層の前記頂面と接触している、例９のエレクトロニクスパッケージ。
【0077】
例１１： 前記第１のＰＩＣ及び前記第２のＰＩＣを貫通する基板貫通ビア、
を更に有する例１０のエレクトロニクスパッケージ。
を更に有する例１０のエレクトロニクスパッケージ。
【0078】
例１２： 前記導波路は、前記第１のＰＩＣの下及び前記第２のＰＩＣの下を延在している、例１－例１１のエレクトロニクスパッケージ。
【0079】
例１３： ガラスを有する第１の層と、前記第１の層の上の第２の層であり、モールド材料を有する第２の層と、前記第１の層に、前記第２の層に、又は前記第１の層と前記第２の層に埋め込まれた第１のフォトニクス集積回路（ＰＩＣ）と、前記第１の層に、前記第２の層に、又は前記第１の層と前記第２の層に埋め込まれた第２のＰＩＣと、前記第１の層内の導波路であり、前記第１のＰＩＣを前記第２のＰＩＣに光学的に結合する導波路と、を有するエレクトロニクスパッケージ。
【0080】
例１４： 前記第１のＰＩＣ及び前記第２のＰＩＣは、前記第１の層内にあり、前記第１のＰＩＣの活性層は、前記第１のＰＩＣの上面にあり、前記第２のＰＩＣの活性層は、前記第２のＰＩＣの上面にある、例１３のエレクトロニクスパッケージ。
【0081】
例１５： 前記導波路は前記第１の層の頂面にある、例１４のエレクトロニクスパッケージ。
【0082】
例１６： 前記第１のＰＩＣ及び前記第２のＰＩＣは前記第１の層内にあり、前記第１のＰＩＣの活性層が前記第１のＰＩＣの底面にあり、前記第２のＰＩＣの活性層が前記第２のＰＩＣの底面にある、例１３－例１５のエレクトロニクスパッケージ。
【0083】
例１７： 前記導波路は前記第１の層に埋め込まれている、例１６のエレクトロニクスパッケージ。
【0084】
例１８： 前記第１のＰＩＣ及び前記第２のＰＩＣは、前記第１の層及び前記第２の層内にあり、前記第１のＰＩＣの活性層が前記第１のＰＩＣの底面にあり、前記第２のＰＩＣの活性層が前記第２のＰＩＣの底面にある、例１３－例１７のエレクトロニクスパッケージ。
【0085】
例１９： エレクトロニクスパッケージを形成する方法であって、第１の層を貫通するビアを形成し、該第１の層はガラスを有し、前記第１の層に複数のフォトニクス集積回路（ＰＩＣ）を取り付け、前記第１の層及び前記複数のＰＩＣの上に第２の層を配置し、前記第１の層内に光導波路を形成し、該光導波路は、前記ＰＩＣを共に光学的に結合し、前記第２の層の上にダイを配置する、ことを有する方法。
【0086】
例２０： 前記光導波路を形成することは、前記第１の層をレーザに曝すことを有する、例１９の方法。
【0087】
例２１： 前記光導波路の形成は、前記複数のＰＩＣの配置ずれに対処するプロセスでパターニングされる、例２０の方法。
【0088】
例２２： 前記第２の層はモールド層である、例１９－例２１の方法。
【0089】
例２３： ボードと、前記ボードに結合されたパッケージ基板と、前記パッケージ基板に結合されたパッチであり、ガラスを有する第１の層と、前記第１の層の上の第２の層であり、モールド材料を有する第２の層と、前記第２の層内の第１のフォトニクス集積回路（ＰＩＣ）と、前記第２の層内の第２のＰＩＣと、前記第１の層内の導波路であり、前記第１のＰＩＣを前記第２のＰＩＣに光学的に結合する導波路と、を有するパッチと、前記パッチに結合されたダイと、を有するエレクトロニクスシステム。
【0090】
例２４： 前記第１のＰＩＣ及び前記第２のＰＩＣは前記第１の層内まで延在する、例２３のエレクトロニクスシステム。
【0091】
例２５： 前記導波路は前記第１の層と同じ材料を有し、前記導波路は前記第１の層とは異なる微細構造を持つ、例２３又は例２４のエレクトロニクスシステム。
【0092】
例２６： ガラスを有する第１の層と、前記第１の層の上の第２の層であり、誘電体材料を有する第２の層と、前記第２の層に埋め込まれた第１のフォトニクス集積回路（ＰＩＣ）と、前記第２の層に埋め込まれた第２のＰＩＣと、前記第２の層の上の第３の層と、前記第３の層内の導波路であり、前記第１のＰＩＣを前記第２のＰＩＣに光学的に結合する導波路と、を有するエレクトロニクスパッケージ。
【0093】
例２７： 前記導波路はシリコン及び窒素を有する、例２６のエレクトロニクスパッケージ。
【0094】
例２８： 前記第２の層は複数のビルドアップ層である、例２６又は例２７のエレクトロニクスパッケージ。
【0095】
例２９： 前記第２の層はモールド材料である、例２６－例２８のエレクトロニクスパッケージ。
【0096】
例３０： 前記第３の層はモールド材料である、例２６－例２９のエレクトロニクスパッケージ。
【0097】
例３１： 前記導波路は、グレーティングカプラによって第１のＰＩＣ及び第２のＰＩＣに結合される、例２６－例３０のエレクトロニクスパッケージ。
【0098】
例３２： 前記導波路は、エバネッセントカップリングによって第１のＰＩＣ及び第２のＰＩＣに結合される、例２６－例３１のエレクトロニクスパッケージ。
【0099】
例３３： 前記導波路は、第１のＰＩＣ及び第２のＰＩＣの頂面の上を延在する、例２６－例３２のエレクトロニクスパッケージ。
【0100】
例３４： 前記第１のＰＩＣの活性層が前記第１のＰＩＣの頂部にあり、前記第２のＰＩＣの活性層が前記第２のＰＩＣの頂部にある、例３３のエレクトロニクスパッケージ。
【0101】
例３５： 前記第３の層の上のダイであり、前記第１のＰＩＣ及び前記第２のＰＩＣに結合されたダイ、を更に有する例２６－例３４のエレクトロニクスパッケージ。
【0102】
例３６： 前記第３の層の上の第２のダイであり、前記第１のＰＩＣに結合された第２のダイと、第３の層の上の第３のダイであり、前記第２のＰＩＣに結合された第３のダイ、を更に有する例３５のエレクトロニクスパッケージ。
【0103】
例３７： 第１のフォトニクス集積回路（ＰＩＣ）と、第２のＰＩＣと、前記第１のＰＩＣと前記第２のＰＩＣとの間の導波路と、前記第１のＰＩＣに電気的に結合された第１のダイと、前記第１のＰＩＣ及び前記第２のＰＩＣに電気的に結合された第２のダイと、前記第２のＰＩＣに電気的に結合された第３のダイと、を有するエレクトロニクスパッケージ。
【0104】
例３８： 前記第１のＰＩＣ及び前記第２のＰＩＣはモールド層に埋め込まれている、例３７のエレクトロニクスパッケージ。
【0105】
例３９： 前記モールド層の下のガラス層、を更に有する例３８のエレクトロニクスパッケージ。
【0106】
例４０： 前記導波路は前記モールド層より上にある、例３８のエレクトロニクスパッケージ。
【0107】
例４１： 前記導波路はシリコン及び窒素を有する、例３７－例４０のエレクトロニクスパッケージ。
【0108】
例４２： 前記第１のダイは、前記第１のＰＩＣを介して前記第２のダイに電気的に結合され、前記第２のダイは、前記第２のＰＩＣを介して前記第３のダイに電気的に結合される、例３７－例４１のエレクトロニクスパッケージ。
【0109】
例４３： 前記第１のダイは、前記第１のＰＩＣ及び前記第２のＰＩＣを介して前記第３のダイに光学的に結合される、例４２のエレクトロニクスパッケージ。
【0110】
例４４： エレクトロニクスパッケージを形成する方法であって、複数のフォトニクス集積回路（ＰＩＣ）をガラス基板に取り付け、前記ガラス基板及び前記複数のＰＩＣの上に第１のモールド層を形成し、前記モールド層の上に、シリコン及び窒素を有する層を堆積させ、前記層をパターニングして複数の導波路を形成し、該導波路が前記複数のＰＩＣを共に光学的に結合し、前記導波路の上に第２のモールド層を形成し、前記第２のモールド層に複数のダイを取り付ける、ことを有する方法。
【0111】
例４５： 前記層をパターニングして前記複数の導波路を形成することは、前記複数のＰＩＣのミスアライメントに対処するようにパターニングすることを含む、例４４の方法。
【0112】
例４６： 前記ガラス基板を貫通するビアを更に有し、該ビアは前記複数のダイに電気的に結合される、例４４又は例４５の方法。
【0113】
例４７： 前記第１のモールド層及び前記第２のモールド層は低屈折率材料を有する、例４４－例４６の方法。
【0114】
例４８： ボードと、前記ボードに結合されたパッケージ基板と、前記パッケージ基板に結合されたパッチであり、ガラスを有する第１の層と、前記第１の層の上の第２の層であり、誘電体材料を有する第２の層と、前記第２の層に埋め込まれた第１のフォトニクス集積回路（ＰＩＣ）と、前記第２の層に埋め込まれた第２のＰＩＣと、前記第２の層の上の第３の層と、前記第３の層内の導波路であり、前記第１のＰＩＣを前記第２のＰＩＣに光学的に結合する導波路と、を有するパッチと、を有するエレクトロニクスシステム。
【0115】
例４９： 前記導波路はシリコン及び窒素を有する、例４８のエレクトロニクスシステム。
【0116】
例５０： 前記第２の層及び前記第３の層は、低屈折率の材料を有する、例４８又は例４９のエレクトロニクスシステム。
【図1】
【図2A】
【図2B】
【図2C】
【図3A】
【図3B】
【図3C】
【図4A】
【図4B】
【図5A】
【図5B】
【図5C】
【図5D】
【図5E】
【図6A】
【図6B】
【図7A】
【図7B】
【図7C】
【図8A】
【図8B】
【図9A】
【図9B】
【図9C】
【図9D】
【図9E】
【図9F】
【図9G】
【図10】
【図11】
【国際調査報告】