▶ メイコム テクノロジー ソリューションズ ホールディングス インコーポレイテッドの特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2024-09-12
(54)【発明の名称】バイアス安定化を備えたシングルエンド増幅器
(51)【国際特許分類】
H03F 1/30 20060101AFI20240905BHJP
H03F 3/24 20060101ALI20240905BHJP
【ＦＩ】
H03F1/30
H03F3/24
【審査請求】未請求
【予備審査請求】未請求
(21)【出願番号】P 2024505107
(86)(22)【出願日】2022-08-31
(85)【翻訳文提出日】2024-01-26
(86)【国際出願番号】 US2022075737
(87)【国際公開番号】W WO2023049615
(87)【国際公開日】2023-03-30
(31)【優先権主張番号】63/248,751
(32)【優先日】2021-09-27
(33)【優先権主張国・地域又は機関】US
(81)【指定国・地域】
(71)【出願人】
【識別番号】310009199
【氏名又は名称】メイコム テクノロジー ソリューションズ ホールディングス インコーポレイテッド
(74)【代理人】
【識別番号】100116322
【弁理士】
【氏名又は名称】桑垣 衛
(72)【発明者】
【氏名】グエン、ドゥイ
(72)【発明者】
【氏名】モロニー、レイ
(72)【発明者】
【氏名】ダゴスティーノ、ステファノ
(72)【発明者】
【氏名】ファン、チョン
【テーマコード（参考）】
5J500
【Ｆターム（参考）】
5J500AA01
5J500AA41
5J500AC02
5J500AC03
5J500AC04
5J500AC81
5J500AF17
5J500AH02
5J500AH07
5J500AH09
5J500AH25
5J500AH29
5J500AK02
5J500AK11
5J500AK42
5J500AM13
5J500AS13
5J500AT01
5J500NF10
5J500NH17
(57)【要約】
バイアス安定化を備えた増幅器の態様が説明される。一例では、増幅器は、入力端子を有する出力増幅段と、入力端子に結合されたバイアスノードを有するバイアスレッグと、出力増幅段の入力端子とバイアスレッグとの間に結合されたバイアスフィードバックネットワークとを含む。バイアスフィードバックネットワークは、一例では、差動増幅器、バイパス段、および基準電圧生成器を含むことができる。差動増幅器は、出力増幅段のベース端子におけるバイアス電圧と基準電圧生成器によって生成された電圧基準との間の差に基づいてバイアス制御信号を生成することができる。バイアスフィードバックネットワークは、バイアス制御信号を生成し、フィードバックに基づいてバイアス電圧を制御して、安定した性能のために、プロセス変動、温度変動、利得変動、および他の変動にわたってバイアス電圧およびバイアス電流を一定に維持する。
【特許請求の範囲】
【請求項1】
バイアス安定化を備えた増幅器であって、入力端子を含む出力増幅段と、
前記出力増幅段の前記入力端子に結合されたバイアスノードを含むバイアスレッグと、
前記出力増幅段の前記入力端子と前記バイアスレッグとの間に結合されたバイアスフィードバックネットワークと、を備える増幅器。
【請求項2】
前記バイアスレッグは、第１のバイアストランジスタおよび第２のバイアストランジスタを含む、請求項１に記載の増幅器。
【請求項3】
前記第１のバイアストランジスタは、電源電圧に結合されたコレクタと、前記第２のバイアストランジスタに結合されたエミッタと、前記増幅器の入力に結合されたベースとを含んでおり、前記第２のバイアストランジスタは、前記第１のバイアストランジスタに結合されたコレクタと、接地に結合されたエミッタと、前記バイアスフィードバックネットワークからのバイアス制御信号に結合されたベースとを含んでいる、請求項２に記載の増幅器。
【請求項4】
前記バイアスレッグは、前記第１のバイアストランジスタの前記エミッタと前記第２のバイアストランジスタの前記コレクタとの間に直列に結合された電圧降下抵抗器をさらに含んでいる、請求項３に記載の増幅器。
【請求項5】
前記バイアスレッグの前記バイアスノードは、前記電圧降下抵抗器と前記第２のバイアストランジスタの前記コレクタとの間に配置されている、請求項４に記載の増幅器。
【請求項6】
前記バイアスフィードバックネットワークは、差動増幅器と、バイパス段と、基準電圧生成器とを含んでいる、請求項１乃至５のいずれか一項に記載の増幅器。
【請求項7】
前記差動増幅器の第１の入力は、前記出力増幅段の前記入力端子に結合されており、前記差動増幅器の第２の入力は、前記基準電圧生成器の出力に結合されており、
前記差動増幅器は、前記差動増幅器の前記第１の入力と前記第２の入力との間の差に基づいてバイアス制御信号を生成する、請求項６に記載の増幅器。
【請求項8】
前記バイアス制御信号は、前記バイアスレッグへの入力として結合される、請求項７に記載の増幅器。
【請求項9】
前記バイアス制御信号は、前記出力増幅段の前記入力端子に結合された、前記バイアスレッグの前記バイアスノードにおける電位を制御する、請求項７に記載の増幅器。
【請求項10】
前記差動増幅器の動作帯域幅は、前記出力増幅段の動作帯域幅よりも小さい、請求項７に記載の増幅器。
【請求項11】
前記出力増幅段は、バイポーラ接合トランジスタを含んでいる、請求項１乃至１０のいずれか一項に記載の増幅器。
【請求項12】
前記出力増幅段は、ベースバイアス型のバイポーラ接合トランジスタを含んでいる、請求項１乃至１１のいずれか一項に記載の増幅器。
【請求項13】
バイアス安定化を備えた増幅器であって、シングルエンド出力トランジスタ段であって、前記シングルエンド出力トランジスタ段のベースにある入力端子を含んでおり、前記シングルエンド出力トランジスタ段は、ベースバイアス型である、前記シングルエンド出力トランジスタ段と、
前記増幅器のための入力、および前記シングルエンド出力トランジスタ段の前記入力端子に結合されたバイアスノードを含むバイアスレッグと、
前記シングルエンド出力トランジスタ段の前記入力端子と前記バイアスレッグとの間に結合されたバイアスフィードバックネットワークと、を備える増幅器。
【請求項14】
前記バイアスレッグは、コレクタ接地入力トランジスタおよびエミッタ接地バイアストランジスタを含んでいる、請求項１３に記載の増幅器。
【請求項15】
前記バイアスレッグは、前記コレクタ接地入力トランジスタのエミッタと前記エミッタ接地バイアストランジスタのコレクタとの間に直列に結合された電圧降下抵抗器をさらに含んでいる、請求項１４に記載の増幅器。
【請求項16】
前記バイアスレッグの前記バイアスノードは、前記電圧降下抵抗器と前記エミッタ接地バイアストランジスタの前記コレクタとの間に配置されている、請求項１５に記載の増幅器。
【請求項17】
前記バイアスフィードバックネットワークは、差動増幅器および基準電圧生成器を含んでおり、前記差動増幅器は、前記シングルエンド出力トランジスタ段の前記入力端子と前記基準電圧生成器との間の差に基づいてバイアス制御信号を生成し、
前記バイアス制御信号は、前記バイアスレッグの前記バイアスノードに結合される、請求項１３乃至１６のいずれか一項に記載の増幅器。
【請求項18】
バイアス安定化を備えた増幅器であって、シングルエンド出力トランジスタ段と、
前記増幅器のための入力と、前記シングルエンド出力トランジスタ段の入力端子に結合されたバイアスノードとを含むバイアスレッグと、
前記シングルエンド出力トランジスタ段の前記入力端子と前記バイアスレッグとの間に結合されたバイアスフィードバックネットワークと、を備える増幅器。
【請求項19】
前記バイアスレッグは、エミッタ接地入力トランジスタおよびコレクタ接地バイアストランジスタと、
前記エミッタ接地入力トランジスタのエミッタと前記コレクタ接地バイアストランジスタのコレクタとの間に直列に結合された電圧降下抵抗器と、を備え、前記バイアスレッグの前記バイアスノードが、前記電圧降下抵抗器と前記コレクタ接地バイアストランジスタの前記コレクタとの間に配置されている、請求項１８に記載の増幅器。
【請求項20】
前記バイアスフィードバックネットワークは、差動増幅器および基準電圧生成器を含んでおり、前記差動増幅器は、前記シングルエンド出力トランジスタ段の前記入力端子と前記基準電圧生成器との間の差に基づいてバイアス制御信号を生成し、
前記バイアス制御信号は、前記バイアスレッグの前記バイアスノードに結合される、請求項１８および１９のいずれか一項に記載の増幅器。
【発明の詳細な説明】
【背景技術】
【0001】
増幅器は、入力信号の電力レベルを増加させるように設計された電子回路またはデバイスである。増幅器は、通常、少なくとも特定の周波数範囲または帯域幅にわたって線形利得を有するように設計されている。増幅器は、他の特性の中でも特に、入力に対する出力の特性に従って定義することができる。一例として、利得は、増幅器の出力信号と入力信号の大きさの間の比として定義することができ、利得は単位がなく、デシベルで表すことができる。増幅器は、典型的に、特定の動作周波数範囲または帯域幅にわたって線形利得を有するように設計されるが、増幅器はまた、用途に応じて、ある範囲の異なる性能特性を達成するように設計されることもできる。増幅器の他の特性は、他の入力および出力特性、小信号パラメータ、散乱パラメータ、および他の動作特性に従って定義することができる。
【0002】
トランジスタは、一般的に、増幅器として、または増幅器回路の一部として使用される。バイポーラ接合トランジスタ（ＢＪＴ）などのトランジスタは、トランジスタのどの端子がトランジスタの入力と出力の両方に共通であるかに基づいて、特定のタイプまたはクラスの増幅器として構成され得る。バイポーラ接合トランジスタの場合、増幅器クラスは、エミッタ接地（ｃｏｍｍｏｎ ｅｍｉｔｔｅｒ）、ベース接地（ｃｏｍｍｏｎ ｂａｓｅ）、およびコレクタ接地（ｃｏｍｍｏｎ ｃｏｌｌｅｃｔｏｒ）を含む。電界効果トランジスタ（ＦＥＴ）の場合、増幅器クラスは、ソース接地、ゲート接地、およびドレイン接地を含む。
【発明の概要】
【0003】
本明細書では、バイアス安定化を備えた増幅器について説明する。一例では、増幅器は、入力端子を有する出力増幅段と、入力端子に結合されたバイアスノードを有するバイアスレッグと、出力増幅段の入力端子とバイアスレッグとの間に結合されたバイアスフィードバックネットワークとを含む。バイアスフィードバックネットワークは、一例では、差動増幅器、バイパス段、および基準電圧生成器を含むことができる。差動増幅器は、出力増幅段のベース端子におけるバイアス電圧と基準電圧生成器によって生成された電圧基準との間の差に基づいてバイアス制御信号を生成することができる。バイアスフィードバックネットワークは、バイアス制御信号を生成し、フィードバックに基づいてバイアス電圧を制御して、増幅器の安定した性能のために、プロセス変動、温度変動、利得変動、および他の変動にわたってバイアス電圧を一定に維持する。
【0004】
実施形態の一態様では、バイアスレッグは、第１のバイアストランジスタおよび第２のバイアストランジスタを含む。第１のバイアストランジスタは、電源電圧に結合されたコレクタと、第２のバイアストランジスタに結合されたエミッタと、増幅器の入力に結合されたベースとを含む。第２のバイアストランジスタは、第１のバイアストランジスタに結合されたコレクタと、接地に結合されたエミッタと、バイアスフィードバックネットワークからのバイアス制御信号に結合されたベースとを含む。他の態様では、バイアスレッグは、第１のバイアストランジスタのエミッタと第２のバイアストランジスタのコレクタとの間に直列に結合された電圧降下抵抗器をさらに含む。バイアスレッグのバイアスノードは、電圧降下抵抗器と第２のバイアストランジスタのコレクタとの間に配置されている。
【0005】
実施形態の他の態様では、バイアスフィードバックネットワークは、差動増幅器、バイパス段、および基準電圧生成器を含む。差動増幅器の第１の入力は出力増幅段の入力端子に結合され、差動増幅器の第２の入力は基準電圧生成器の出力に結合されている。差動増幅器は、差動増幅器の第１の入力と第２の入力との間の差に基づいてバイアス制御信号を生成する。バイアス制御信号は、バイアスレッグへの入力として結合される。バイアス制御信号は、出力増幅段の入力端子に結合された、バイアスレッグのバイアスノードにおける電位を制御する。
【0006】
他の態様では、差動増幅器の動作帯域幅は、出力増幅段の動作帯域幅よりも小さい。出力増幅段は、バイポーラ接合トランジスタとして具現化され得る。出力増幅段は、ベースバイアス型のバイポーラ接合トランジスタとして具現化され得る。ベースバイアス型のバイポーラ接合トランジスタは、一例では、シリコンゲルマニウム（ＳｉＧｅ）バイポーラ接合トランジスタとして具現化され得るが、他のタイプのトランジスタ増幅器が出力増幅段のために用いられ得る。
【0007】
別の例では、バイアス安定化を備えた増幅器は、シングルエンド出力トランジスタ段であって、シングルエンド出力トランジスタ段のベースにある入力端子を有しており、シングルエンド出力トランジスタ段は、ベースバイアス型である、シングルエンド出力トランジスタ段を含む。増幅器はまた、増幅器のための入力と、出力トランジスタ段の入力端子に結合されたバイアスノードとを有するバイアスレッグを含む。増幅器はまた、シングルエンド出力トランジスタ段の入力端子とバイアスレッグとの間に結合されたバイアスフィードバックネットワークを含む。
【0008】
実施形態の一態様では、バイアスレッグは、コレクタ接地入力トランジスタおよびエミッタ接地バイアストランジスタを含む。バイアスレッグはまた、コレクタ接地入力トランジスタのエミッタとエミッタ接地バイアストランジスタのコレクタとの間に直列に結合された電圧降下抵抗器を含む。バイアスレッグのバイアスノードは、電圧降下抵抗器とエミッタ接地バイアストランジスタのコレクタとの間に配置されている。
【0009】
実施形態の他の態様では、バイアスフィードバックネットワークは、差動増幅器および基準電圧生成器を含む。差動増幅器は、シングルエンド出力トランジスタ段の入力端子と基準電圧生成器との間の差に基づいてバイアス制御信号を生成し、バイアス制御信号は、バイアスレッグのバイアスノードに結合される。
【0010】
別の例では、バイアス安定化を備えた増幅器は、シングルエンド出力トランジスタ段と、増幅器のための入力およびシングルエンド出力トランジスタ段の入力端子に結合されたバイアスノードを含むバイアスレッグと、出力トランジスタ段の入力端子とバイアスレッグとの間に結合されたバイアスフィードバックネットワークとを含む。バイアスレッグは、エミッタ接地入力トランジスタおよびコレクタ接地バイアストランジスタと、エミッタ接地入力トランジスタのエミッタとコレクタ接地バイアストランジスタのコレクタとの間に直列に結合された電圧降下抵抗器とを含む。バイアスレッグのバイアスノードは、電圧降下抵抗器とコレクタ接地バイアストランジスタのコレクタとの間に配置されている。
【0011】
実施形態の態様では、バイアスフィードバックネットワークは、差動増幅器および基準電圧生成器を備え、差動増幅器は、シングルエンド出力トランジスタ段の入力端子と基準電圧生成器との間の差に基づいてバイアス制御信号を生成し、バイアス制御信号は、バイアスレッグのバイアスノードに結合されている。
【図面の簡単な説明】
【0012】
本開示の態様については、以下の図面を参照してより良く理解することができる。図面中の要素は、必ずしも一定の縮尺ではなく、その代わりに、事例の原理を図示することに重点が置かれていることに留意されたい。図面では、類似の参照番号は、いくつかの図を通して、類似の又は対応する要素であるが、必ずしも同じではない要素を示す。
【図1】本明細書で説明する様々な例による差動増幅器を示す図である。
【図2】本明細書で説明する実施形態の様々な態様による、バイアス安定化を備えたシングルエンド増幅器のブロック図である。
【図3】本明細書で説明する実施形態の様々な態様による、バイアス安定化を備えたシングルエンド増幅器を示す図である。
【発明を実施するための形態】
【0013】
上述したように、トランジスタは一般に増幅器として使用される。トランジスタは、トランジスタのどの端子が入力と出力回路の両方に共通であるかに基づいて、特定のタイプまたはクラスの増幅器として構成され得る。シングルバイポーラ接合トランジスタの場合、増幅器クラスは、エミッタ接地、ベース接地、およびコレクタ接地を含む。シングル電界効果トランジスタの場合、増幅器クラスは、ソース接地、ゲート接地、およびドレイン接地を含む。いくつかのトランジスタを互いに結合して、１つまたは複数の増幅段を含む、より大きくかつより複雑な増幅器回路を形成することもできる。そのような増幅器回路の例は、差動増幅器、分布増幅器、専用前置増幅段、低雑音段、出力段、および他の段を含む増幅器を含む。
【0014】
増幅器の設計は、増幅器バイアス、利得、動作帯域幅、入出力特性、小信号パラメータ、安定性、および他の動作特性など、増幅器のいくつかの動作特性の評価を含む。増幅器の安定性は、１つの動作特性として、タイプ（例えば、半導体構造および材料）、バイアス、電力、温度、帯域幅、ならびに増幅器および用途に関連する他の要因に依存する可能性があり、各増幅器設計について安定化特性を評価するとともに、安定化手法を精緻化することが重要である。様々な目的のために増幅器を安定化させるために、いくつかの手法が用いられ得る。一例として、ゲート接地トランジスタを周波数範囲にわたって安定化させるために、シャント接続型ゲートコンデンサ、シャント接続型抵抗器－コンデンサゲートネットワーク、ドレイン－ゲート抵抗器－コンデンサネットワーク、それらの組合せ、および抵抗器およびコンデンサの他のゲート接続ネットワークが用いられ得る。適切な増幅器バイアスはまた、増幅器の安定性にとって重要であり、増幅器バイアスでは、他の考慮事項の中でも特に、増幅器の動作入力バイアスおよび出力範囲を考慮する必要がある。１つの用途に対して１つのタイプの増幅器を安定化させるために用いられる手法は、別の用途に対して別のタイプの増幅器を安定化させるのに適していない場合がある。
【0015】
シングルエンド増幅器は、他の増幅器トポロジに一般的に必要とされる出力インピーダンス平衡が不要で、設計および実装がシンプルであるなどのいくつかの利点を提供する。トランジスタバイアスは、シングルエンド増幅器のいくつかの構成において特に懸念され得る。例えば、バイポーラトランジスタ出力増幅段は、プロセス、電圧、および温度範囲にわたって特に敏感であるそのベース端子で動作するようにバイアスされ得る。このような出力増幅段のコレクタにおける電流出力の指標は、トランジスタのベースにおける電位の指数関数である。出力増幅段のベースに供給されるバイアス電圧のわずかな変化であっても、コレクタ電流の大幅な変動が生じて、増幅器の性能が変化または劣化する可能性がある。
【0016】
上記で概説した状況において、本明細書では、バイアス安定化を備えたシングルエンド増幅器の態様について説明する。一例では、シングルエンド増幅器は、入力端子を有する出力増幅段と、入力端子に結合されたバイアスノードを有するバイアスレッグと、出力増幅段の入力端子とバイアスレッグとの間に結合されたバイアスフィードバックネットワークとを含む。バイアスフィードバックネットワークは、一例では、差動増幅器、バイパス段、および基準電圧生成器を含むことができる。差動増幅器は、出力増幅段のベース端子におけるバイアス電圧と基準電圧生成器によって生成された電圧基準との間の差に基づいてバイアス制御信号を生成することができる。バイアスフィードバックネットワークは、バイアス制御信号を生成し、フィードバックに基づいてバイアス電圧を制御して、増幅器の安定した性能のために、プロセス変動、温度変動、利得変動、および他の変動にわたってバイアス電圧を一定に保持する。
【0017】
図面を参照すると、図１は、本明細書で説明される様々な例による差動増幅器１０を示す。差動増幅器１０は、ディスクリート部品を使用して、１つまたは複数の基板上に形成された集積回路デバイスとして、または個別部品と集積デバイスとの組合せとしてなど、様々な態様で具現化することができる。差動増幅器１０は、従来の差動増幅器の代表例として提供され、図２および図３を参照して以下に説明されるシングルエンド増幅器およびバイアス安定化を備えたシングルエンド増幅器と対比される。
【0018】
差動増幅器１０は、電源電圧（または電位）Ｖ＋とシンク電圧（または電位）Ｖ－との間でそれぞれ動作する。差動増幅器１０は、トランジスタＱ１，Ｑ２と、抵抗器Ｒ１、Ｒ２と、電流源Ｉ２と、を含む。トランジスタＱ１およびＱ２のエミッタは電流源１２に電気的に結合され、電流源１２は、トランジスタＱ１およびＱ２のエミッタとシンク電圧Ｖ－との間に結合されている。電流源１２は、差動増幅器１０の動作のための定電流バイアスを供給する。電流源１２は、一例では電流ミラーとして具現化することができるが、他のタイプの電流源を用いることもできる。トランジスタＱ１およびＱ２は、図示の例ではバイポーラ接合トランジスタとして具現化することができる。しかしながら、本明細書で説明される概念は、他のタイプのトランジスタおよび能動デバイスに適用可能であるため、任意の特定のタイプのトランジスタに限定されない。
【0019】
抵抗器Ｒ１およびＲ２は、電源電圧Ｖ＋とトランジスタＱ１およびＱ２のコレクタとの間にそれぞれ接続されている。トランジスタＱ１のベースは、差動増幅器１０の非反転入力Ｉｎ＋として機能する。トランジスタＱ２のベースは、差動増幅器１０の反転入力Ｉｎ－として機能する。トランジスタＱ１のコレクタは、差動増幅器１０の反転出力Ｏｕｔ－として機能し、トランジスタＱ２のコレクタは、差動増幅器１０の非反転出力Ｏｕｔ＋として機能する。
【0020】
電源電圧Ｖ＋は、差動増幅器１０の用途に応じて任意の適切な電圧とすることができ、シンク電圧Ｖ－は、電源電圧Ｖ＋よりも低い任意の適切な電圧または電位（例えば、場合によっては接地電位）とすることができる。電源電圧Ｖ＋とシンク電圧Ｖ－との間の電位差は、例えば５０Ｖ～３Ｖの範囲の電位差などの任意の適切な電位差であり得るが、より大きい電位差、またはより小さい電位差を用いることもできる。
【0021】
差動増幅器１０および差動増幅器１０の変形例は、広範囲の用途において有用である。例として、差動増幅器１０は、シングル入力構成およびデュアル入力構成、平衡出力構成および不平衡出力構成、ならびに他の構成で使用することができる。しかしながら、差動増幅器１０は全ての目的に対して理想的なものではない。一例として、差動増幅器１０の出力がＯｕｔ＋出力で取り出される場合、差動増幅器１０が平衡出力インピーダンスを経験するように、Ｏｕｔ－出力を接地に対して整合されたインピーダンスで終端することが有用であり、時には必要であり得る。この終端は、整合されたインピーダンスがインピーダンスマッチングのためにのみ用いられるため、電力の損失または浪費をもたらし得る。
【0022】
シングルエンド増幅器は、場合によっては、差動増幅器１０を含む差動増幅器と比較して利点を提供する。しかしながら、シングルエンド増幅器のいくつかの構成によっては、トランジスタのバイアスが特に問題となることがある。例えば、バイポーラトランジスタ出力増幅段は、プロセス、電圧、および温度範囲にわたって特に敏感であるベース端子で動作するようにバイアスされ得る。ベースバイアス型の出力増幅段のコレクタにおける電流は、トランジスタのベースにおける電位の指数関数である。従って、出力増幅段のベースに供給されるバイアス電圧のわずかな変化であっても、コレクタ電流の大幅な変動が生じて、増幅器の性能が変化または劣化する可能性がある。シングルエンド増幅器のためのバイアス安定化および関連する技法について、図２および図３を参照しつつ以下に説明する。概念は、例としてバイポーラトランジスタに関連して説明されるが、概念は、ＦＥＴを含む他のタイプのトランジスタに拡張することができる。従って、バイポーラトランジスタのベースへの言及は、ＦＥＴのゲートにも適用される。バイポーラトランジスタのエミッタへの言及はＦＥＴのソースにも適用され、バイポーラトランジスタのコレクタへの言及はＦＥＴのドレインにも適用される。
【0023】
図２は、本明細書で説明する実施形態の様々な態様による、バイアス安定化を備えたシングルエンド増幅器１００を示す。増幅器１００は、光通信、無線周波数（ＲＦ）通信、または他の目的のためのドライバ増幅器として使用することができるが、これらに限定されない。増幅器１００は、以下でさらに詳細に説明されるように、バイアス安定化のための回路を組み込んでおり、増幅器１００は、本明細書で説明されるバイアス安定化の概念を組み込む増幅器の一例として提供される。他のタイプおよび構成の増幅器も、バイアス安定化の概念を組み込むことができる。
【0024】
可能性のある他の構成要素の中でも特に、増幅器１００は、入力１１０、出力１１２、バイアスレッグ１２０、バイアスフィードバックネットワーク１３０、基準生成器１３２、および出力増幅段Ｑ１０を含む。出力増幅段Ｑ１０は、図２におけるバイポーラ接合トランジスタとして示されている。出力増幅段Ｑ１０は、ベース端子、コレクタ端子、およびエミッタ端子を含む。出力増幅段Ｑ１０のコレクタは、増幅器１００のための上側レール電圧または他の電圧（または電源）に結合され、出力増幅段Ｑ１０のコレクタは、増幅器１００のための下側レール電圧（または接地）に結合される。場合によっては、抵抗器（または抵抗器ネットワーク）が、Ｑ１０のコレクタと上側レール電圧との間に結合され得る。同様に、抵抗器（または抵抗器ネットワーク）が、場合によっては、Ｑ１０のエミッタと下側レール電圧（または接地）との間に結合され得る。
【0025】
出力増幅段Ｑ１０は、増幅器１００のための上側レール電圧（または他の電圧または電源）と下側レール電圧との間でベースがバイアスされる。出力増幅段Ｑ１０のベース端子は、図２のノードＡに電気的に結合されている。以下でさらに詳細に説明するように、出力増幅段Ｑ１０は、バイアスレッグ１２０およびバイアスフィードバックネットワーク１３０の動作に基づいて、ノードＡにおいてバイアスされる。
【0026】
出力増幅段Ｑ１０は、一例では、シリコンゲルマニウム（ＳｉＧｅ）バイポーラ接合トランジスタとして具現化され得るが、他のタイプのトランジスタとしても具現化することができ、本明細書で説明する概念は、任意の特定のタイプのトランジスタとともに使用することに限定されるものではない。ＳｉＧｅバイポーラトランジスタは、シリコンバイポーラトランジスタよりも高い順方向利得および低い逆方向利得を有することができる。従って、ＳｉＧｅバイポーラトランジスタは、より良好な低電流性能および高周波性能を有することができる。ヘテロ接合ＳｉＧｅバイポーラトランジスタはまた、調整可能なバンドギャップを有することができ、これは、シリコンバイポーラトランジスタよりも柔軟なバンドギャップ調整を提供する。しかしながら、ＳｉＧｅトランジスタの動作特性は、プロセス変動、電圧変動、および温度変動に特に敏感であり、バイアス安定化は、ＳｉＧｅおよび他の高利得トランジスタにとって特に重要であり得る。
【0027】
出力増幅段Ｑ１０のコレクタを流れる電流は、ベース（即ち、ノードＡ）に印加される電圧の指数関数である。従って、ノードＡに印加される電圧のわずかな変化であっても、動作中に出力増幅段Ｑ１０を流れる電流の著しい変動が生じる可能性がある。さらに、ＳｉＧｅトランジスタの動作特性は、他のタイプのトランジスタと同様に、プロセス変動、電圧変動、および温度変動に特に敏感である。例として、出力増幅段Ｑ１０のアルファα、ベータβ、および他の特性は、プロセス変動、電圧変動、および温度変動に敏感である。従って、出力増幅段Ｑ１０の直流（ＤＣ）バイアス（即ち、特にＤＣベース－エミッタ電圧Ｖｂｅ）は、広範囲の動作条件にわたって増幅器１００の適切な動作のために、厳密な制御下で安定化されかつ維持されるべきである。これに関連して、バイアスフィードバックネットワーク１３０は、バイアスレッグ１２０の動作を制御して、増幅器１００のノードＡにおいて正確で制御可能なバイアス電圧（動作中に時間とともに変動し得る）を供給するように設計されている。
【0028】
バイアスレッグ１２０は、いくつかのトランジスタ、抵抗器、および他の構成要素を含む。バイアスレッグ１２０は、上側電圧Ｖ＋と下側電圧Ｖ－（または接地電位）との間に結合される。Ｖ＋およびＶ－電位は、出力増幅段Ｑ１０が間に結合される上側レール電圧（または電位）および下側レール電圧（または電位）と同じであっても、異なっていてもよい。増幅器１００の入力１１０はバイアスレッグ１２０に結合されており、ＲＦ入力信号などの任意の入力信号が増幅器１００による増幅のために入力１１０に印加され得る。
【0029】
バイアスレッグ１２０は、バイアスされた入力信号１１１を出力増幅段Ｑ１０に供給するように構成されている。バイアスレッグ１２０は、入力１１０において供給される入力信号と、バイアスフィードバックネットワーク１３０から供給されるバイアス制御信号１３１とに基づいて、バイアスされた入力信号１１１を生成する。バイアスされた入力信号１１１は、出力増幅段Ｑ１０による増幅のための信号成分とともに、出力増幅段Ｑ１０のためのバイアス成分（Ｖｂｉａｓとも呼ばれる）を含む。
【0030】
バイアスレッグ１２０は、バイアスフィードバックネットワーク１３０から供給されるバイアス制御信号１３１に少なくとも部分的に基づいて、バイアスされた入力信号１１１のバイアス成分ＤＣ（バイアス電位であり得る）を設定する。従って、バイアスされた入力信号１１１のバイアス成分は、ベースバイアス型の出力増幅段Ｑ１０のベースにバイアス電位を設定する。バイアス成分は、バイアスレッグ１２０内の特定のノードで取り出された、バイアスレッグ１２０内の上側電圧Ｖ＋と下側電圧Ｖ－との間の電圧降下に基づいて設定され得る。一例として、バイアスレッグ１２０を流れる電流の量は、バイアス制御信号１３１によって制御され、バイアスされた入力信号１１１は、バイアスレッグ１２０内の特定のノードと結合され得る。増幅のためのＲＦ信号成分であり得るバイアスされた入力信号１１１の信号成分は、バイアスされた入力信号１１１が取り出される同じノード上に存在する、出力増幅段Ｑ１０および増幅器１００によって増幅された信号である。バイアスレッグ１２０のより具体的な例は、図３を参照して以下に説明される。
【0031】
バイアスフィードバックネットワーク１３０は、他の構成要素の中でも特に、差動増幅器として具現化することができ、場合によってはＲＦバイパス段を含み得る。ＲＦバイパス段は、増幅器１００のためのバイアス制御に集中するために、増幅器１００によって増幅されている信号の成分をバイパスする（ｂｙｐａｓｓ）ことができる。バイアスフィードバックネットワーク１３０は、バイアスレッグ１２０のための入力としてバイアス制御信号１３１を生成するように構成され得る。例えば、バイアスフィードバックネットワーク１３０内の差動増幅器は、基準生成器１３２によって供給される基準電圧Ｖｒｅｆと、ノードＡにおけるバイアスされた入力信号１１１のバイアス成分Ｖｂｉａｓとを比較し、ＶｒｅｆとＶｂｉａｓとの差または比較に基づいてバイアス制御信号１３１を生成することができる。従って、バイアス制御信号１３１は、基準電圧Ｖｒｅｆとバイアス成分Ｖｂｉａｓとの間の差を表す。バイアスフィードバックネットワーク１３０によって提供される制御ループは、出力増幅段Ｑ１０に関する所望のバイアスまたは目標バイアスに基づいて、ＶｒｅｆとＶｂｉａｓとの間の差を最小化または低減するように機能する。バイアスフィードバックネットワーク１３０のより具体的な例は、図３を参照して以下に説明される。
【0032】
基準生成器１３２は、電流ミラー、抵抗器、および好ましくは異なる動作電圧、温度範囲などにわたって適切な精度で基準電圧Ｖｒｅｆを生成することができる他の回路部品を使用して具現化することができる。場合によっては、基準生成器１３２は、１つまたは複数の異なる基準電圧を経時的に、またはある範囲の複数の基準電圧を経時的に生成するように、プログラム可能または制御可能であり得る。上記で説明したように、バイアスレッグ１２０およびバイアスフィードバックネットワーク１３０の動作に基づいて、ノードＡにおけるバイアスされた入力信号１１１のバイアス成分Ｖｂｉａｓは、基準電圧Ｖｒｅｆに追従することになる。従って、ノードＡにおける出力増幅段Ｑ１０のためのバイアス電位は、基準生成器１３２によって生成された基準電圧Ｖｒｅｆに基づいて設定され得る。
【0033】
バイアスレッグ１２０およびバイアスフィードバックネットワーク１３０は、バイアスフィードバックネットワーク１３０を含むフィードバック制御ループに基づいて、増幅器１００の動作中、ＶｂｉａｓをノードＡにおいて維持する。従って、動作中の増幅器１００の電圧変動および温度変動に加えて、出力増幅段（例えば、Ｑ１０などを含む）のプロセス変動の範囲にわたっても、Ｖｂｉａｓは、出力増幅段Ｑ１０に対して維持され得る。
【0034】
より具体的な例を参照すると、図３は、本明細書で説明する実施形態の様々な態様による、バイアス安定化を備えたシングルエンド増幅器２００の詳細図を示す。増幅器２００は、光通信用のドライバ増幅器として、ＲＦ通信用の増幅器として、または他の目的のために使用することができるが、これらに限定されない。増幅器２００は、以下でさらに詳細に説明されるように、バイアス安定化のための回路を組み込んでおり、増幅器２００は、本明細書で説明されるようなバイアス安定化の概念を組み込むことができる増幅器の一例として提供される。増幅器の他のタイプおよび構成もまた、本明細書で説明されるバイアス安定化の概念を組み込むことができる。
【0035】
増幅器２００は、可能性のある他の構成要素の中でも特に、入力２１０、出力２１２、バイアスレッグ２２０、バイアスフィードバックネットワーク２３０、および出力増幅段Ｑ１０を含む。図３の増幅器２００の図は網羅的なものではなく、増幅器２００は、場合によっては、図示されていない追加の構成要素を含むことができる。他の場合には、図示された構成要素のうちの１つまたは複数を省略することができる。増幅器２００は、半導体基板上に形成された集積回路デバイス、個別部品、又は個別部品と集積回路との組み合わせを含む様々な態様で実施することができる。
【0036】
図２の増幅器１００と同様に、出力増幅段Ｑ１０は、ベース端子、コレクタ端子、およびエミッタ端子を含む。出力増幅段Ｑ１０のコレクタは、増幅器１００のための上側レール電圧（または他の電源）に結合され、出力増幅段Ｑ１０のコレクタは、増幅器１００のための下側レール電圧（または接地）に結合される。場合によっては、抵抗器（または抵抗器ネットワーク）が、Ｑ１０のコレクタと上側レール電圧（または電源）との間に結合され得る。同様に、抵抗器（または抵抗器ネットワーク）が、場合によっては、Ｑ１０のエミッタと下側レール電圧（または接地）との間に結合され得る。
【0037】
出力増幅段Ｑ１０は、増幅器１００に関する上側レール電圧（または他の電源）と下側レール電圧との間でベースがバイアスされる。出力増幅段Ｑ１０のベース端子は、図３においてノードＡとして識別される。以下でさらに詳細に説明するように、出力増幅段Ｑ１０は、バイアスレッグ２２０およびバイアスフィードバックネットワーク２３０の動作に基づいて、入力端子Ａにおいてバイアスされる。出力増幅段Ｑ１０は、一例ではＳｉＧｅバイポーラ接合トランジスタとして具現化することができるが、他のタイプのトランジスタとして具現化することもできる。上述したように、ＳｉＧｅトランジスタの動作特性は、プロセス変動、電圧変動、および温度変動に特に敏感であり、バイアス安定化は、ＳｉＧｅおよび他の高利得トランジスタにとって特に重要であり得る。Ｑ１０は、ＳｉＧｅバイポーラ接合トランジスタとして具現化することができるが、この概念は、ＦＥＴを含む他のタイプのトランジスタに拡張することができる。従って、以下に説明するように、Ｑ１０のベースへの言及は、Ｑ１０がＦＥＴとして具現化される場合、ＦＥＴのゲートにも適用される。エミッタへの言及はＦＥＴのソースにも適用され、バイポーラトランジスタのコレクタへの言及はＦＥＴのドレインにも適用される。
【0038】
バイアスレッグ２２０は、上側電圧Ｖ＋と下側電圧Ｖ－（または接地）電位との間に結合される。Ｖ＋およびＶ－電位は、出力増幅段Ｑ１０が間に結合される上側下側レール電圧（または電位）および下側レール電圧（または電位）と同じであっても、異なっていてもよい。増幅器２００用の入力２１０は、バイアスレッグ２２０に結合されており、ＲＦ信号などの任意の入力信号が増幅器２００による増幅のために入力２１０に印加され得る。
【0039】
図示の例では、バイアスレッグ２２０は、可能性のある他の構成要素の中でも特に、トランジスタＱ１１およびＱ１２ならびに抵抗器Ｒ１１およびＲ１２を含む。出力増幅段Ｑ１０と同様に、トランジスタＱ１１およびＱ１２もＳｉＧｅバイポーラ接合トランジスタとして具現化することができるが、他のタイプのトランジスタを用いることもできる。トランジスタＱ１１はバイアスレッグ２２０においてコレクタ接地として結合され、トランジスタＱ１２はバイアスレッグ２２０においてエミッタ接地として結合される。トランジスタＱ１１のコレクタは電源電圧Ｖ＋に結合され、増幅器２００の入力２１０はトランジスタＱ１１のベースに結合され、トランジスタＱ１１のエミッタは抵抗器Ｒ１２の第１の端子に結合されている。Ｒ１２およびＲ１１の個々の抵抗値は、以下に説明するように、バイアスレッグ１２０内のバイアスノードＢにおけるバイアス電圧の範囲を、バイアスレッグ１２０に流れる電流Ｉａに基づいて許容するために選択され得る。Ｒ１２の抵抗値は、ノードＢにおけるバイアス電圧の範囲を許容するために、一例では、抵抗器Ｒ１１よりも大きくすることができる。
【0040】
トランジスタＱ１２のコレクタは、ノードＢにおいて抵抗器Ｒ１２の第２の端子に結合されている。トランジスタＱ１２のベースは、バイアスフィードバックネットワーク２３０によって生成されるバイアス制御信号２４１に結合され、トランジスタＱ１２のエミッタは、抵抗器Ｒ１３の第１の端子に結合されている。Ｒ１３の第２の端子は、図示の例では接地されている。図示のように、抵抗器Ｒ１２およびＲ１３は、バイアスレッグ２２０内のトランジスタＱ１１およびＱ１２と直列に結合されている。
【0041】
電源電圧Ｖ＋から抵抗器Ｒ１２（およびトランジスタＱ１１）を横断する電圧の降下がノードＢにおける電圧を決定または設定するため、抵抗器Ｒ１２は電圧降下抵抗器とも呼ばれる。即ち、電源電圧Ｖ＋から開始して、ノードＢにおける電圧は、トランジスタＱ１１および抵抗器Ｒ１２を横断する電圧の降下によって決定され、この電圧降下は、バイアスレッグ２２０を流れる電流Ｉａに依存する。バイアスレッグ２２０を流れる電流Ｉａは、トランジスタＱ１２のベースに供給されるバイアスフィードバックネットワーク２３０から供給されるバイアス制御信号２３１によって制御することができる。
【0042】
増幅器２００は、出力増幅段Ｑ１０のベースにおいて、ノードＢとノードＡとの間に結合された抵抗器Ｒ１１をも含む。増幅器２００は、トランジスタＱ１１のエミッタとノードＡとの間に結合されたコンデンサＣ１１を含む。抵抗器Ｒ１１は、出力増幅段Ｑ１０のベースに流れ込む電流を制限するインピーダンスを有する。Ｒ１１は、ベース電流を制限するために比較的高いインピーダンスとすることができる。コンデンサＣ１１は、トランジスタＱ１１のエミッタと出力増幅段Ｑ１０のベースとの間のＲＦ信号に関する直接結合（即ち、短絡回路に類似する）を提示する。Ｃ１１の容量は、適切な動作のために増幅器２００の動作周波数範囲に基づいて選択され得る。
【0043】
入力２１０に供給される入力信号は、トランジスタＱ１１によって部分的に増幅されるとともに、トランジスタＱ１１のエミッタにおいて出力として提供される。次に、コンデンサＣ１１は、出力増幅段Ｑ１０による増幅のために、トランジスタＱ１１のエミッタからのこの信号のＲＦ成分を出力増幅段Ｑ１０のノードＡに結合する。増幅器２００の出力２１２は、例えば、図３に示されるように、出力増幅段Ｑ１０のコレクタにおいて取り出されるか、または場合によっては、出力増幅段Ｑ１０のエミッタにおいて取り出され得る。
【0044】
バイアスレッグ２２０は、バイアスされた入力信号２１１を出力増幅段Ｑ１０に供給するように構成される。バイアスレッグ２２０は、入力１１０において供給される入力信号と、バイアスフィードバックネットワーク１３０から供給されるバイアス制御信号２３１とに基づいて、バイアスされた入力信号２１１を生成する。バイアスされた入力信号２１１は、出力増幅段Ｑ１０による増幅のための信号成分とともに、Ｖｂｉａｓとも呼ばれる出力増幅段Ｑ１０のためのバイアス成分を含む。
【0045】
バイアスレッグ２２０は、バイアスフィードバックネットワーク２３０から供給されるバイアス制御信号２３１に基づいて、ＤＣバイアス電位であり得るバイアスされた入力信号２１１のバイアス成分を設定する。従って、バイアスされた入力信号２１１のバイアス成分は、ベースバイアス型の出力増幅段Ｑ１０のベースにおけるバイアス電位を設定する。バイアス成分は、バイアスレッグ１２０に沿ったノードＢで取り出される、上側電圧Ｖ＋と下側電圧Ｖ－との間の電圧降下に基づいて設定され得る。図示される例では、バイアスレッグ２２０を流れるＩａ電流は、Ｑ１２に印加されるバイアス制御信号２３１によって制御され、これは、最終的に、上述したようにノードＢにおける電圧を確立する。出力増幅段Ｑ１０に対するバイアスされた入力信号２１１は、バイアスレッグ１２０に沿ったノードＢにおいて取り出される。バイアスされた入力信号２１１の信号成分は、入力２１０に供給された入力信号に基づいて、Ｑ１１のエミッタに供給されるとともに、コンデンサＣ１１を介してノードＡに結合される。
【0046】
バイアスフィードバックネットワーク２３０は、差動増幅器２３４、ＲＦバイパス段２３６、基準電圧生成器２３２、および抵抗器Ｒ１２を含む。差動増幅器２３４は、一例として、反転入力及び非反転入力を有する高利得演算増幅器又は同様の増幅器として具現化することができる。図３に示すように、差動増幅器２３４の非反転（即ち、＋）入力は、抵抗器Ｒ１５を介して、出力増幅段Ｑ１０のベースにおけるノードＡに結合されている。差動増幅器２３４の反転（即ち、－）入力は、基準電圧生成器２３８によって生成される基準電圧Ｖｒｅｆに結合されている。実施形態の一態様では、差動増幅器２３４の動作帯域幅（例えば、差動増幅器２３４が信号を増幅することができる周波数限界間の差）は、増幅器２００全体の動作帯域幅よりも比較的小さい（特に、出力増幅段Ｑ１０の動作帯域幅よりも小さい）ため、差動増幅器２３４は、入力２１０において印加されるとともに、ノードＡにおいて結合される高周波信号に高利得を提供しないか、または提示しない。このため、差動増幅器２３４は、入力２１０に印加される高周波信号成分をフィルタリング除去し、増幅しない（または、それほど増幅しない）。
【0047】
基準電圧生成器２３２は、電流ミラー、抵抗器、および好ましくは異なる動作電圧、温度範囲などにわたって適切な精度で基準電圧Ｖｒｅｆを生成することができる他の回路部品を使用して具現化することができる。場合によっては、基準電圧生成器２３２は、１つまたは複数の異なる基準電圧を経時的に、またはある範囲の基準電圧を経時的に生成するように、プログラム可能であるか、または制御可能であり得る。
【0048】
差動増幅器２３４は、バイアス制御信号（またはバイアス制御電圧）２３１を出力する。バイアス制御信号２３１は、差動増幅器２３４の反転入力と非反転入力との間の電圧差を表し、これは、基準電圧生成器２３２からのＶｒｅｆとノードＡにおけるＶｂｉａｓとの間の差である。バイアス制御信号２３１は、コンデンサＣ１２および抵抗器Ｒ１４を含むＲＦバイパス段２３６に供給される。コンデンサＣ１２は、バイアス制御信号２４２上の高周波成分に対して接地へのＲＦ短絡を提供する。Ｃ１２の容量は、増幅器２００の動作周波数範囲に基づいて選択され得る。抵抗器Ｒ１４は、バイアスレッグ１２０内のトランジスタＱ１２のベースに流れ込む電流を制限するインピーダンスを有する。Ｒ１４は、ベース電流を制限するために比較的高いインピーダンスとすることができる。
【0049】
動作時、差動増幅器２３４は、トランジスタＱ１２に供給されるバイアス制御信号２３１を制御することによって、ＶｒｅｆとＶｂｉａｓとの間の差を最小化または低減しようとする。バイアス制御信号２３１の増加した電圧は、Ｑ１２のベースに印加されると、バイアスレッグ２２０を流れる増加したＩａ電流を生じさせる。増加したＩａは、Ｑ１１およびＲ１２を横断する（および主にＲ１２を横断する）電圧のより大きい降下に基づいて、ノードＢにおけるより低い電圧または電位（例えば、Ｖ－により近い電圧）を生じさせる。バイアス制御信号２３１の減少した電圧は、Ｑ１２に印加されると、バイアスレッグ２２０を流れる減少したＩａ電流を生じさせる。減少したＩａは、Ｑ１１およびＲ１２を横断する（および主にＲ１２を横断する）電圧のより小さい降下に基づいて、ノードＢにおけるより高い電圧または電位を生じさせる。
【0050】
従って、ノードＢにおける電圧およびノードＡにおけるバイアス電圧Ｖｂｉａｓは、差動増幅器２３４によって生成されるバイアス制御信号２３１によって制御され得る。差動増幅器２３４は、基準電圧生成器２３２からのＶｒｅｆとノードＡにおけるＶｂｉａｓとの間の差である、差動増幅器１３４の反転入力と非反転入力との間の電圧の差に基づいてバイアス制御信号２３１を出力する。従って、バイアスフィードバックネットワーク２３０は、出力増幅段Ｑ１０のベース端子を適切にバイアスするために、ＶｒｅｆとＶｂｉａｓとの間の差を最小化するように構成される。
【0051】
集積デバイスとして具現化される場合、増幅器１００および２００は、任意の適切な１つまたは複数の半導体製造プロセスを使用して形成され得る。個別部品と集積デバイスとの組合せとして具現化される場合、増幅器１００および２００は、任意の適切な１つまたは複数の製造プロセスを使用して形成された集積デバイスを含むことができる。他の実施形態では、増幅器１００および２００は、１つまたは複数の回路シミュレータ、半導体デバイスモデリング、半導体プロセスシミュレーション、または関連する技術コンピュータ支援設計（ＴＣＡＤ：Ｔｅｃｈｎｏｌｏｇｙ Ｃｏｍｐｕｔｅｒ Ａｉｄｅｄ Ｄｅｓｉｇｎ）ソフトウェアツールを使用して、１つまたは複数のコンピューティングデバイス上でシミュレートすることができる。例えば、増幅器１００および２００を形成するための製造プロセスのドーパント分布、応力分布、デバイス幾何形状、および他の態様など、半導体製造プロセスの１つまたは複数の態様をシミュレートすることができる。他の例として、増幅器１００および２００の電圧バイアスおよび電流バイアスなどの動作特性をシミュレートすることができる。増幅器１００および２００の半導体デバイス（例えば、トランジスタ）および他の要素（例えば、抵抗器、インダクタ、コンデンサなど）の特性および性能をモデル化するために、シミュレーションが用いられ得る。
【0052】
本明細書で説明される増幅器１００および２００は、本明細書で説明される概念と一致する他のものの中でも特に、ハードウェアにおいて具現化され得るか、またはソフトウェアにおいていくつかの回路要素としてシミュレートされ得る。ソフトウェアを使用してシミュレートされる場合、各回路要素は、要素をシミュレートするための特定のパラメータに関連付けられたモジュールまたはコードのリストとして具現化され得る。回路要素をシミュレートするソフトウェアは、例えば、プログラミング言語で記述された人間可読ステートメントを含むソースコード、またはコンピュータシステムもしくは他のシステム内のプロセッサ等の適切な実行システムによって認識可能な機械命令を含む機械コードの形態で具現化されたプログラム命令を含むことができる。ハードウェアで具現化される場合、各要素は、１つの回路または電気的に相互接続された複数の回路を表すことができる。
【0053】
１つまたは複数のコンピューティングデバイスは、ソフトウェアを実行して、他のものの中でも特に、本明細書で説明される増幅器を形成する回路要素をシミュレートすることができる。コンピューティングデバイスは、少なくとも１つの処理回路を含み得る。そのような処理回路は、例えば、ローカルインタフェースに結合された１つまたは複数のプロセッサおよび１つまたは複数のストレージ（またはメモリデバイス）を含むことができる。ローカルインタフェースは、例えば、アドレスバス／制御バスまたは任意の他の適切なバス構造を有するデータバスを含み得る。
【0054】
ストレージまたはメモリデバイスは、処理回路のプロセッサによって実行可能なデータまたはコンポーネントを保管することができる。例えば、分散型増幅器の１つまたは複数の回路要素に関連するデータは、１つまたは複数のストレージデバイスに保管され、コンピューティングデバイス内の１つまたは複数のプロセッサによる処理のために参照され得る。同様に、回路要素および／または他の構成要素をシミュレートするためのソフトウェアは、１つまたは複数のストレージデバイスに保管されるとともに、コンピューティングデバイス内の１つまたは複数のプロセッサによって実行可能であり得る。
【0055】
本明細書に記載のトランジスタは、いくつかの様々な半導体材料および半導体製造プロセスを使用して形成することができる。半導体材料の例としては、シリコン（Ｓｉ）およびゲルマニウム（Ｇｅ）を含むＩＶ族元素半導体材料、その化合物、ならびにアルミニウム（Ａｌ）、ガリウム（Ｇａ）、およびインジウム（Ｉｎ）を含むＩＩＩ族元素半導体材料、およびその化合物が挙げられる。
【0056】
増幅器における最適化は、ＳｉＧｅ半導体材料に形成されたトランジスタおよび増幅器、ＩＩＩ族窒化物（アルミニウム（Ａｌ）－、ガリウム（Ｇａ）－、インジウム（Ｉｎ）－、およびそれらの合金（例えば、ＡｌＧａＩｎ））半導体材料、ならびにＧａＡｓ、ＩｎＰ、ＩｎＧａＰ、ＡｌＧａＡｓ、および関連する半導体材料に形成された増幅器などの能動半導体デバイスに適用することができる。原理および概念は、他の半導体材料から形成されたトランジスタおよび他の能動デバイスにも適用することができる。
【0057】
本明細書で説明される実施形態はまた、他のタイプのトランジスタの中でも特に、ＧａＮ－ｏｎ－Ｓｉトランジスタを含む増幅器とともに使用するために適用可能であるが、実施形態はまた、ＧａＮ－ｏｎ－炭化ケイ素（ＳｉＣ：Ｓｉｌｉｃｏｎ Ｃａｒｂｉｄｅ）トランジスタ、ならびに他のタイプのトランジスタにも適用可能である。本明細書で使用する「窒化ガリウム材料」又はＧａＮ半導体材料という表現は、中でも特に、アルミニウムガリウム窒化物（ＡｌｘＧａ（１－ｘ）Ｎ）、インジウムガリウム窒化物（ＩｎｙＧａ（１－ｙ）Ｎ）、アルミニウムインジウムガリウム窒化物（ＡｌｘＩｎｙＧａ（１－ｘ－ｙ）Ｎ）、リン化ガリウムヒ素窒化物（ＧａＡｓａＰｂＮ（１－ａ－ｂ））、リン化アルミニウムインジウムガリウムヒ素窒化物（ＡｌｘＩｎｙＧａ（１－ｘ－ｙ）ＡｓａＰｂＮ（１－ａ－ｂ））などの、ガリウム窒化物及びその合金を意味する。通常、ヒ素及び／又はリンは、存在する場合には低濃度（例えば、５重量パーセント未満）で存在する。「窒化ガリウム」又はＧａＮ半導体という用語は、ガリウム窒化物を直接意味し、その合金を含まない。
【0058】
任意の好適な方式で、上記で説明した特徴、構造、又は部品を１つ又は複数の実施形態に組み合わせることができ、様々な実施形態において述べた特徴は、技術的に適切な場合、入れ替えることができる。前述の説明では、本開示の実施形態を完全に理解するために、数多くの具体的な詳細が提供される。しかしながら、当業者であれば、本開示の技術的解決策が、これらの具体的な詳細のうちの１つ又は複数を伴わずに実施され得るか、或いは他の方法、構成部品、及び材料なども用いられ得ることを理解するであろう。その他の事例では、本開示の態様を曖昧にしないように、周知の構造、材料又は動作については詳細に図示又は説明していない。
【0059】
「上（ｏｎ）」、「下（ｂｅｌｏｗ）」、「上側（ｕｐｐｅｒ）」、「下側（ｌｏｗｅｒ）」、「上部（ｔｏｐ）」、「底部（ｂｏｔｔｏｍ）」、「右（ｒｉｇｈｔ）」、および「左（ｌｅｆｔ）」などの相対的な用語は、特定の構造的特徴の相対的な空間的関係を説明するために使用される場合があるが、これらの用語は、便宜上、例における方向としてのみ使用されている。デバイスが上下逆になった場合、「上側」構成要素は「下側」構成要素になることを理解されたい。ある構造または特徴が、別の構造または特徴の「上に」ある（またはその上に形成される）と説明されている場合、その構造は、他の構造または特徴がそれらの間に介在してもしなくても、他の構造の上に配置され得る。２つの構成要素が互いに「接続される」または「結合される」と記載されている場合、構成要素は、他の構成要素が電気的に結合され、かつそれらの間に介在していてもしていなくても、互いに電気的に接続または結合され得る。２つの構成要素が互いに「直接接続されている」または「直接結合されている」と記載されるとき、それらの構成要素は、他の構成要素がそれらの間に電気的に結合されていなくても、互いに電気的に接続または結合され得る。「１つの（ａ）」、「１つの（ａｎ）」、「その（ｔｈｅ）」および「前記（ｓａｉｄ）」などの用語は、１つまたは複数の要素および構成要素の存在を示すために使用される。用語「備える（ｃｏｍｐｒｉｓｅ）」、「含む（ｉｎｃｌｕｄｅ）」、「有する（ｈａｖｅ）」、「含有する（ｃｏｎｔａｉｎ）」、およびそれらの変形は、オープンエンドであるために使用され、別段の指定がない限り、列挙された要素、構成要素などに加えて、追加の要素、構成要素などを含むか、または包含し得る。
【0060】
本明細書において実施形態を詳細に説明してきたが、本説明は例示のためのものである。本明細書で説明した実施形態は、代表的なものであり、代替的な実施形態では、ある特定の特徴及び要素を追加又は省略することができる。加えて、当業者であれば、以下の特許請求の範囲に定められた本発明の趣旨及び範囲から逸脱することなく、本明細書で説明した実施形態の態様に対する修正を行うことができ、その範囲は修正及び同等の構造を包含するように最も広い解釈が認められるべきである。
【図1】
【図2】
【図3】
【国際調査報告】