知財求人 - 知財ポータルサイト「IP Force」
▶ インターナショナル・ビジネス・マシーンズ・コーポレーションの特許一覧
特表2024-533063フェーズド・アレイのビームフォーミング・パラメータの分散計算
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2024-09-12
(54)【発明の名称】フェーズド・アレイのビームフォーミング・パラメータの分散計算
(51)【国際特許分類】
H04B 7/06 20060101AFI20240905BHJP
【ＦＩ】
H04B7/06 860
【審査請求】未請求
【予備審査請求】未請求
(21)【出願番号】P 2024512032
(86)(22)【出願日】2022-08-19
(85)【翻訳文提出日】2024-02-22
(86)【国際出願番号】 EP2022073165
(87)【国際公開番号】W WO2023036583
(87)【国際公開日】2023-03-16
(31)【優先権主張番号】17/467,527
(32)【優先日】2021-09-07
(33)【優先権主張国・地域又は機関】US
(81)【指定国・地域】
(71)【出願人】
【識別番号】390009531
【氏名又は名称】インターナショナル・ビジネス・マシーンズ・コーポレーション
【氏名又は名称原語表記】ＩＮＴＥＲＮＡＴＩＯＮＡＬ ＢＵＳＩＮＥＳＳ ＭＡＣＨＩＮＥＳ ＣＯＲＰＯＲＡＴＩＯＮ
【住所又は居所原語表記】Ｎｅｗ Ｏｒｃｈａｒｄ Ｒｏａｄ， Ａｒｍｏｎｋ， Ｎｅｗ Ｙｏｒｋ １０５０４， Ｕｎｉｔｅｄ Ｓｔａｔｅｓ ｏｆ Ａｍｅｒｉｃａ
(74)【代理人】
【識別番号】100112690
【弁理士】
【氏名又は名称】太佐 種一
(74)【代理人】
【識別番号】100120710
【弁理士】
【氏名又は名称】片岡 忠彦
(72)【発明者】
【氏名】パイディマッリー、アルーン
(72)【発明者】
【氏名】イエック、マーク
(72)【発明者】
【氏名】サドゥー、ボディスタワ
(72)【発明者】
【氏名】バルデス ガルシア、アルベルト
(57)【要約】
フェーズド・アレイを動作させるためのシステムおよび方法が記載される。一例では、システムは、所望のビームの所望のビーム方向を少なくとも１つの位相勾配パラメータに変換することができる。フェーズド・アレイは、ビームフォーミング回路の複数のフロントエンド回路に接続された複数のアンテナを含むことができ、各アンテナは、それぞれのフロントエンド回路に接続されてもよい。複数のアンテナのうちの各アンテナについて、システムは、少なくとも１つの位相勾配パラメータとアンテナの物理的位置とに基づいて、アンテナの位相シフト・パラメータを決定することができる。複数のアンテナのうちの各アンテナについて、システムは、アンテナの決定された位相シフト・パラメータを、アンテナに接続されたフロントエンド回路の制御設定にマッピングすることができる。
【特許請求の範囲】
【請求項1】
フェーズド・アレイを動作させるための方法であって、所望のビームの所望のビーム方向を少なくとも１つの位相勾配パラメータに変換することであり、前記フェーズド・アレイが、ビームフォーミング回路の複数のフロントエンド回路に接続された複数のアンテナを備え、各アンテナが、それぞれのフロントエンド回路に接続されている、前記変換することと、
前記複数のアンテナのうちの各アンテナについて、
前記少なくとも１つの位相勾配パラメータと前記アンテナの物理的位置とに基づいて前記アンテナの位相シフト・パラメータを決定することと、
前記アンテナの前記決定された位相シフト・パラメータを、前記アンテナに接続されたフロントエンド回路の制御設定にマッピングすることと、
を含む、方法。
【請求項2】
前記アンテナの前記位相シフト・パラメータを前記制御設定にマッピングすることが、前記複数のフロントエンド回路の位相制御パラメータの異なる値を記憶するマッピング・テーブルを使用することを含み、前記マッピング・テーブルからの位相制御パラメータの組み合わせを使用して前記複数のフロントエンド回路を構成して、前記フェーズド・アレイに、前記所望のビーム方向を有する前記所望のビームを形成させることをさらに含む、
請求項１に記載の方法。
【請求項3】
前記マッピング・テーブルが、前記複数のフロントエンド回路に接続されたメモリ・デバイスに記憶されている、請求項２に記載の方法。
【請求項4】
前記アンテナの前記位相シフト・パラメータを前記制御設定にマッピングすることが、複数のマッピング・テーブルを使用することを含み、各マッピング・テーブルが、前記複数のフロントエンド回路の位相制御パラメータの異なる値を記憶し、前記複数のマッピング・テーブルからの位相制御パラメータの組み合わせを使用して前記複数のフロントエンド回路を構成して、前記フェーズド・アレイに、前記所望のビーム方向を有する前記所望のビームを形成させることをさらに含み、前記位相制御パラメータの組み合わせのうちの各位相制御パラメータが、対応するマッピング・テーブルからのものである、
請求項１に記載の方法。
【請求項5】
前記複数のマッピング・テーブルが、前記複数のフロントエンド回路に接続された複数のメモリ・デバイスに記憶されている、請求項４に記載の方法。
【請求項6】
前記所望のビーム方向を前記少なくとも１つの位相勾配パラメータに変換することが、前記所望のビームのビーム角と、前記所望のビームの波長と、２次元平面の第１の方向における前記複数のアンテナ間の間隔とに基づいて、前記所望のビーム方向を第１の位相勾配パラメータに変換することと、
前記所望のビームの前記ビーム角と、前記所望のビームの前記波長と、前記２次元平面の第２の方向における前記複数のアンテナ間の最小単位間隔とに基づいて、前記所望のビーム方向を第２の位相勾配パラメータに変換することと、
を含む、請求項１に記載の方法。
【請求項7】
前記アンテナの前記位相シフト・パラメータを前記制御設定にマッピングすることが、前記複数のフロントエンド回路の位相制御パラメータの異なる値を記憶する少なくとも１つのマッピング・テーブルを使用することを含み、前記少なくとも１つのマッピング・テーブルのそれぞれのエントリの数が、前記フェーズド・アレイによって形成されるビームの可能なビーム方向の数よりも少ない、請求項１に記載の方法。
【請求項8】
第１のデバイスと、ビームフォーミング回路の複数のフロントエンド回路に接続された複数のアンテナを含むフェーズド・アレイと、
前記第１のデバイスおよび前記複数のフロントエンド回路に接続された第２のデバイスと、
を備え、
前記第１のデバイスが、
所望のビームの所望のビーム方向を少なくとも１つの位相勾配パラメータに変換し、
前記少なくとも１つの位相勾配パラメータを前記第２のデバイスに送信する、
ように構成され、
前記第２のデバイスが、
前記少なくとも１つの位相勾配パラメータを受信し、
前記複数のアンテナのうちの各アンテナについて、
前記少なくとも１つの位相勾配パラメータと前記アンテナの物理的位置とに基づいて前記アンテナの位相シフト・パラメータを決定し、
前記アンテナの前記決定された位相シフト・パラメータを、前記アンテナに接続されたフロントエンド回路の制御設定にマッピングする、
ように構成されている、
システム。
【請求項9】
前記第２のデバイスが、前記複数のフロントエンド回路に接続されたメモリ・デバイスを備え、前記メモリ・デバイスが、前記複数のフロントエンド回路の位相制御パラメータの異なる値を記憶するマッピング・テーブルを記憶するように構成されている、
請求項８に記載のシステム。
【請求項10】
前記第２のデバイスが、前記マッピング・テーブルからの位相制御パラメータの組み合わせを使用して前記複数のフロントエンド回路を構成して、前記フェーズド・アレイに前記所望のビーム方向を有する前記所望のビームを形成させる、
ようにさらに構成されている、請求項９に記載のシステム。
【請求項11】
前記第２のデバイスが、前記複数のフロントエンド回路に接続された複数のメモリ・デバイスを備え、各メモリ・デバイスが、１つのフロントエンド回路に接続され、前記複数のメモリ・デバイスのそれぞれが、接続されたフロントエンド回路の位相制御パラメータの異なる値を記憶するマッピング・テーブルを記憶するように構成されている、
請求項８に記載のシステム。
【請求項12】
前記第２のデバイスが、前記複数のメモリ・デバイスに接続されたマッピング・テーブルからの位相制御パラメータの組み合わせを使用して前記複数のフロントエンド回路を構成するようにさらに構成され、位相制御パラメータの前記組み合わせのうちの各位相制御パラメータが、対応するマッピング・テーブルからのものである、請求項１１に記載のシステム。
【請求項13】
前記複数のアンテナの物理的位置を記憶するように構成されたメモリ・デバイスをさらに備える、請求項８に記載のシステム。
【請求項14】
前記第２のデバイスが、前記複数のフロントエンド回路の位相制御パラメータの異なる値を記憶する少なくとも１つのマッピング・テーブルを記憶するように構成された少なくとも１つのメモリ・デバイスを備え、前記少なくとも１つのメモリ・デバイスが前記複数のフロントエンド回路に接続され、前記少なくとも１つのマッピング・テーブルのそれぞれのエントリの数が、前記フェーズド・アレイによって形成されるビームの可能なビーム方向の数よりも少ない、請求項８に記載のシステム。
【請求項15】
複数のアンテナと、前記複数のアンテナに接続された複数のフロントエンド回路を含むビームフォーミング回路であって、デバイスからの少なくとも１つの位相勾配パラメータおよび前記複数のアンテナのそれぞれの位置を受信するように構成され、前記少なくとも１つの位相勾配パラメータは所望のビームの所望のビーム方向に基づいており、
前記複数のアンテナのうちの各アンテナについて、
前記少なくとも１つの位相勾配パラメータと前記アンテナの物理的位置とに基づいて前記アンテナの位相シフト・パラメータを決定し、
前記アンテナの前記決定された位相シフト・パラメータを、前記アンテナに接続されたフロントエンド回路の制御設定にマッピングする、
ように構成されている、前記ビームフォーミング回路と、
を備える、装置。
【請求項16】
前記ビームフォーミング回路が、前記複数のフロントエンド回路に接続されたメモリ・デバイスを備え、前記メモリ・デバイスが、前記複数のフロントエンド回路の位相制御パラメータの異なる値を記憶するマッピング・テーブルを記憶するように構成されている、
請求項１５に記載の装置。
【請求項17】
前記ビームフォーミング回路が、前記マッピング・テーブルからの位相制御パラメータの組み合わせを使用して前記複数のフロントエンド回路を構成して、前記所望のビーム方向を有する前記所望のビームを形成する、
ように構成されている、請求項１６に記載の装置。
【請求項18】
前記ビームフォーミング回路が、前記複数のフロントエンド回路に接続された複数のメモリ・デバイスを備え、各メモリ・デバイスが、１つのフロントエンド回路に接続され、前記複数のメモリ・デバイスのそれぞれが、接続されたフロントエンド回路の位相制御パラメータの異なる値を記憶するマッピング・テーブルを記憶するように構成されている、
請求項１５に記載の装置。
【請求項19】
前記ビームフォーミング回路が、前記複数のメモリ・デバイスに接続されたマッピング・テーブルからの位相制御パラメータの組み合わせを使用して前記複数のフロントエンド回路を構成するように構成され、位相制御パラメータの前記組み合わせのうちの各位相制御パラメータが、対応するマッピング・テーブルからのものである、請求項１８に記載の装置。
【請求項20】
前記ビームフォーミング回路が、前記複数のフロントエンド回路の位相制御パラメータの異なる値を記憶する少なくとも１つのマッピング・テーブルを記憶するように構成された少なくとも１つのメモリ・デバイスを備え、前記少なくとも１つのメモリ・デバイスが、前記複数のフロントエンド回路に接続され、前記少なくとも１つのマッピング・テーブルのそれぞれのエントリの数が、前記ビームフォーミング回路によって形成されるビームの可能なビーム方向の数よりも少ない、請求項１５に記載の装置。
【発明の詳細な説明】
【技術分野】
【0001】
本出願は、アンテナ、フェーズド・アレイ、ビームフォーミング、集積回路およびプログラムに関し、フェーズド・アレイ・システムに関するコンピュータ実装方法およびシステムに関する。
【背景技術】
【0002】
フェーズド・アレイ・システムは、ビームフォーミング集積回路（ＩＣ）と複数のアンテナとを含むことができる。フェーズド・アレイ・システムは、複数のアンテナ信号経路を使用することができ、各アンテナ信号経路は、可変時間遅延を有することができる。受信機（またはトランシーバ内の受信チャネル）として実装されているフェーズド・アレイ・システムの場合、ビームフォーミング回路は、フェーズド・アレイによって受信される信号の各アンテナ信号経路における可変時間遅延によって生成される伝搬遅延を使用することができ、その結果、特定の方向から到着する信号に対してより高い受信利得が達成される。送信機（またはトランシーバ内の送信チャネル）として実装されているフェーズド・アレイ・システムの場合、ビームフォーミング回路は、複数のアンテナの連続するアンテナ信号経路間の時間遅延差を制御して、特定の方向を有する電磁ビームを生成することができる。ビームフォーミングＩＣは、時間遅延の変化が異なることを利用して、電磁ビームを異なる方向に向けることができる。
【発明の概要】
【0003】
一部の例では、フェーズド・アレイを動作させるための方法が一般的に説明される。本方法は、所望のビームの所望のビーム方向を少なくとも１つの位相勾配パラメータに変換することを含むことができる。フェーズド・アレイは、ビームフォーミング回路の複数のフロントエンド回路に接続された複数のアンテナを含むことができ、各アンテナは、それぞれのフロントエンド回路に接続されてもよい。本方法は、複数のアンテナのうちの各アンテナについて、少なくとも１つの位相勾配パラメータとアンテナの物理的位置とに基づいて、アンテナの位相シフト・パラメータを決定することをさらに含むことができる。本方法は、複数のアンテナのうちの各アンテナについて、アンテナの決定された位相シフト・パラメータを、アンテナに接続されたフロントエンド回路の制御設定にマッピングすることをさらに含むことができる。
【0004】
一部の例では、フェーズド・アレイを動作させるためのシステムが一般的に説明される。本システムは、第１のデバイスと、フェーズド・アレイと、第１のデバイスおよび複数のフロントエンド回路に接続された第２のデバイスと、を含むことができる。フェーズド・アレイは、ビームフォーミング回路の複数のフロントエンド回路に接続された複数のアンテナを含むことができる。第１のデバイスは、所望のビームの所望のビーム方向を少なくとも１つの位相勾配パラメータに変換するように構成することができる。第１のデバイスは、少なくとも１つの位相勾配パラメータを第２のデバイスに送信するようにさらに構成することができる。第２のデバイスは、少なくとも１つの位相勾配パラメータを受信するように構成することができる。第２のデバイスは、複数のアンテナのうちの各アンテナについて、少なくとも１つの位相勾配パラメータとアンテナの物理的位置とに基づいて、アンテナの位相シフト・パラメータを決定するようにさらに構成することができる。第２のデバイスは、複数のアンテナのうちの各アンテナについて、アンテナの決定された位相シフト・パラメータを、アンテナに接続されたフロントエンド回路の制御設定にマッピングするようにさらに構成することができる。
【0005】
一部の例では、フェーズド・アレイを動作させるための装置が一般的に説明される。本装置は、複数のアンテナと、複数のアンテナに接続された複数のフロントエンド回路を含むビームフォーミング回路と、を含むことができる。ビームフォーミング回路は、デバイスから少なくとも１つの位相勾配パラメータを受信するように構成することができる。少なくとも１つの位相勾配パラメータは、所望のビームの所望のビーム方向に基づく。ビームフォーミング回路は、複数のアンテナのうちの各アンテナについて、少なくとも１つの位相勾配パラメータとアンテナの物理的位置とに基づいて、アンテナの位相シフト・パラメータを決定するようにさらに構成することができる。ビームフォーミング回路は、複数のアンテナのうちの各アンテナについて、アンテナの決定された位相シフト・パラメータを、アンテナに接続されたフロントエンド回路の制御設定にマッピングするようにさらに構成することができる。
【0006】
様々な実施形態のさらなる特徴ならびに構造および動作が、添付の図面を参照して以下で詳細に説明される。図面において、同様の参照番号は、同一または機能的に類似の要素を示す。
【図面の簡単な説明】
【0007】
【図1A】一実施形態におけるフェーズド・アレイのビームフォーミング・パラメータの分散計算を実施することができる例示的なシステムである。
【図1B】一実施形態におけるフェーズド・アレイのビームフォーミング・パラメータの分散計算を実施することができる別の例示的なシステムである。
【図2】一実施形態におけるフェーズド・アレイのビームフォーミング・パラメータの分散計算を実施するために使用することができる例示的なマッパを示す図である。
【図3】一実施形態におけるフェーズド・アレイのビームフォーミング・パラメータの分散計算を実施するために使用することができる別の例示的なマッパを示す図である。
【図4A】一実施形態におけるフェーズド・アレイのビームフォーミング・パラメータの分散計算の実施態様に関する例示的なアンテナ・パターンを示す図である。
【図4B】一実施形態におけるフェーズド・アレイのビームフォーミング・パラメータの分散計算の実施態様に関する例示的なアンテナ・パターンを示す図である。
【図4C】一実施形態におけるフェーズド・アレイのビームフォーミング・パラメータの分散計算の実施態様に関する例示的なアンテナ・パターンを示す図である。
【図5】一実施形態におけるフェーズド・アレイのビームフォーミング・パラメータの分散計算に関する流れ図である。
【発明を実施するための形態】
【0008】
従来、フェーズド・アレイのフロントエンドのためのデジタル制御回路（例えば、利得および位相などのパラメータを制御するためのデジタル制御回路）はそれぞれ、オンチップ・メモリのビーム・テーブルを含む場合があり、ビーム・テーブルの各行は、所与のビーム方向に対応する設定を記憶する。しかしながら、フェーズド・アレイのアンテナ・エレメントの数が増加するにつれて、ビーム幅が狭くなり、空間内の関心領域をカバーするために、より多くのビーム方向が必要になることがある。したがって、これらのビーム・テーブルは、大きくなる可能性があり、ビーム発見アルゴリズムは、ビーム・テーブルのはるかに多くの数のエントリを探索する必要がある場合がある。例えば、より小型のフェーズド・アレイ（例えば、ビーム幅が約２０度の１６個のアンテナ・エレメント）では、各フロントエンド回路の各ビーム・テーブルのエントリは比較的少なくてもよい（例えば、１００個未満のエントリ）。しかしながら、大型の位相アレイ（例えば、２５６個以上のアンテナ）は、各フロントエンド回路の各ビーム・テーブルに多数のエントリを有することがある。例えば、ビーム幅が１度の１０２４個のアンテナを備えたフェーズド・アレイは、各フロントエンド回路の各ルックアップ・テーブルに約２，０００個のエントリを有することがあるため、ルックアップ・テーブルをくまなく探索することが非現実的になり、これらのルックアップ・テーブルの実装には比較的大きなオンチップ領域が必要になる。
【0009】
図１Ａは、一実施形態におけるフェーズド・アレイのビームフォーミング・パラメータの分散計算を実施することができる例示的なシステムを示す。システム１００は、ＲＦ送信機、ＲＦ受信機、またはＲＦトランシーバなどの通信装置によって実装される高周波（ＲＦ）送信システムとすることができる。システム１００は、一般的な高周波、ミリ波周波数、もしくはマイクロ波周波数、またはその組み合わせで動作するように構成することができる。システム１００は、第４世代（４Ｇ）無線通信システム、第５世代（５Ｇ）無線通信システム、衛星通信システム、共通データリンクなどのポイント・ツー・ポイント通信システム、もしくは他のタイプの無線通信ネットワーク、またはその組み合わせなどの無線通信ネットワークの一部とすることができる。
【0010】
システム１００は、回路１０１と、１つまたは複数のビームフォーミング集積回路（ＩＣ）１０２と、複数のアンテナ１０３と、回路１１２と、を含むことができる。１つまたは複数のビームフォーミングＩＣ１０２および複数のアンテナ１０３は、フェーズド・アレイ・システムを形成することができる。回路１０１は、高周波（ＲＦ）送信機、ＲＦ受信機、ＲＦトランシーバの送信チャネル、またはＲＦトランシーバの受信チャネルなどのＲＦ通信装置の一部とすることができる。例えば、回路１０１は、ベースバンド・プロセッサ、アップ・ダウン・コンバータなどのミキサ回路、フィルタ、メモリ・デバイス、局部発振器、デジタル／アナログ変換器（ＤＡＣ）（回路１０１がＲＦ送信機、またはＲＦトランシーバの送信チャネルである場合）、アナログ／デジタル変換器（ＡＤＣ）（回路１０１がＲＦ受信機、またはＲＦトランシーバの受信チャネルである場合）、信号発生器、マイクロコントローラ、またはＲＦ通信装置に属する他のタイプの構成要素もしくは集積回路、あるいはその組み合わせを含むことができる。図１Ａに示される回路１０１は、フェーズド・アレイ・システムが送信機として動作することが意図されている場合、ＲＦ信号をビームフォーミングＩＣ１０２に出力するように構成することができる。回路１０１がＲＦトランシーバまたは受信機の一部である例では、回路１０１は、ビームフォーミングＩＣ１０２からＲＦ信号を受信するように構成することもできる。回路１０１とビームフォーミングＩＣ１０２との間で交換されるＲＦ信号は、情報またはデータを搬送することができる高周波、ミリ波周波数、またはマイクロ波周波数の信号とすることができる。
【0011】
複数のアンテナ１０３は、アンテナ１０３１～１０３Ｎなどの複数のアンテナを含むことができる。アンテナ１０３のうちの各アンテナは、それぞれの振幅および位相を有するＲＦ信号を出力することができる。一例では、システム１００は、互いに同一であってもよいＭ個のビームフォーミングＩＣ１０２を含むことができる。一例としてビームフォーミングＩＣ１０２Ｍを使用すると、ビームフォーミングＩＣ１０２Ｍは、回路１２０と、マッパ１３０と、複数のフロントエンド回路１０８と、を含むことができる。ビームフォーミングＩＣ１０２のそれぞれは、フロントエンド回路１０８１～１０８Ｎを含むＮ個のフロントエンド回路１０８を含むことができる。各フロントエンド回路１０８は、電力増幅器、利得制御回路、位相シフタ、または異なるビームフォーミング技術を実装することができる他のタイプの構成要素もしくはＩＣ、あるいはその組み合わせなど、構成要素のそれぞれのセットを含むことができる。例えば、フロントエンド回路１０８１は、利得制御回路１０９１および位相シフタ１１０１を含むことができ、フロントエンド回路１０８Ｎは、利得制御回路１０９Ｎおよび位相シフタ１１０Ｎを含むことができる。さらに、各フロントエンド回路は、複数のアンテナ１０３のうちの１つのアンテナに接続されていてもよい。位相シフタ１１０１～１１０Ｎのうち、各位相シフタには、接続されたアンテナによって出力されるＲＦ信号の位相を制御するための位相シフト制御設定が入力されてもよい。利得制御回路１０９１～１０９Ｎのうち、各利得制御回路には、接続されたアンテナによって出力されるＲＦ信号の利得を制御するための利得制御設定が入力されてもよい。ビーム・ステアリングは、フロントエンド回路１０８のそれぞれの位相シフタ（例えば、位相シフタ１１０１～１１０Ｎ）を調整することによって実施されてもよい。フロントエンド回路１０８両端間の位相遅延は、ビームを特定の方向に集束させることができる干渉パターンを生成することができる。ビーム１０４は、フロントエンド回路１０８において設定される利得および位相のパラメータに基づくことができるフィールド・パターンおよびビーム方向を有することができる。
【0012】
一例では、システム１００は、所望のビーム方向１１５および所望の大きさ（図１Ａの座標系１１４を参照）を有する所望のビーム１０４を生成することができる。所望のビーム１０４を生成するために、回路１１２は、最初に、位相勾配パラメータ１１６のセットを決定することができる。一例では、回路１１２は、フィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）チップなどの構成部品を含むデバイス、または位相勾配パラメータ１１６のセットを決定するように構成されたコンピューティング・デバイスの中央処理装置（ＣＰＵ）などのプロセッサであってもよい。位相勾配パラメータ１１６のセットは、αとして示される第１の位相勾配パラメータと、βとして示される第２の位相勾配パラメータと、を含むことができる。回路１１２は、所望のビーム方向１１５のビーム角と、所望のビーム１０４の波長と、複数のアンテナ１０３間の間隔とに基づいて、位相勾配パラメータ１１６のセットを決定することができる。所望のビーム方向１１５のビーム角は、角度成分θおよびφを含むことができる。回路１１２は、θおよびφと、所望のビーム１０４の波長λと、ｄｘと表記されるｘ方向における複数のアンテナ１０３間の最小単位間隔とに基づいて、位相勾配パラメータαを決定することができる。回路１１２は、θおよびφと、所望のビーム１０４の波長λと、ｄｙと表記されるｙ方向における複数のアンテナ１０３間の最小単位間隔とに基づいて、位相勾配パラメータβを決定することができる。一例では、以下の式は、αと、βと、θと、φと、λと、ｄｘと、ｄｙとの関係を表すことができる。
【0013】
【数1】
【0014】
一例では、各ビームフォーミングＩＣ１０２Ｍによってサポートされるアンテナ１０３の特定のＮ個の位置１１８のセットは、Ｎ個のアンテナのそれぞれについての座標のペアηｘ、ηｙを含む行列ＬＭとして表すことができる。
【0015】
位相勾配パラメータ１１６のセットは、ビームフォーミングＩＣ１０２のそれぞれに入力されてもよい。加えて、アンテナ位置１１８のセットは、対応する各ビームフォーミングＩＣ１０２Ｍに入力されてもよい。一例では、回路１１２は、位相勾配パラメータ１１６のセットをビームフォーミングＩＣ１０２にブロードキャストすることができる。各ビームフォーミングＩＣ１０２の回路１２０は、回路１１２から位相勾配パラメータ１１６のセットを受信することができる。各ビームフォーミングＩＣの回路１２０は、回路１１２からＮ個のアンテナ位置１１８のセットを受信することができる。ビームフォーミングＩＣ１０２の回路１２０は、複数のアンテナ１０３のうちの各ｉ番目のアンテナについて、Φｉと表記される位相シフト・パラメータ１２２を決定するように構成することができ、ここで、ｉ＝１．．．Ｎである。一例では、位相シフト・パラメータ１２２は、接続されたフロントエンド回路またはアンテナに必要な理想的な位相シフトであってもよい。例えば、ｉ番目のアンテナの位相シフト・パラメータΦｉは、ｉ番目のアンテナが所望のビーム１０４を所望のビーム方向１０５に形成することに寄与するのに必要な理想的な位相シフトであってもよい。回路１２０は、位相勾配パラメータ１１６のセットと、対応するアンテナの物理的位置とに基づいて、各アンテナの位相シフト・パラメータ１２２を決定することができる。例えば、回路１２０は、α、β、およびアンテナ１０３１の物理的位置に基づいて、アンテナ１０３１のΦ１を決定することができる。回路１２０は、位相シフト・パラメータ１２２をマッパ１３０に送信することができる。一例では、以下の式は、αと、βと、Φｉとの関係を表すことができる。
Φｘｙ＝ηｘα＋ηｙβ
ここで、Φｘｙは、ｘ－ｙ平面上の点（ｘ，ｙ）に位置するｉ番目のアンテナを示し（座標系１１４参照）、ηｘは、ｘ方向におけるｉ番目のアンテナの位置を示し、ηｙは、ｙ方向におけるｉ番目のアンテナの位置を示す。
Φｘｙ＝ηｘα＋ηｙβ
ここで、Φｘｙは、ｘ－ｙ平面上の点（ｘ，ｙ）に位置するｉ番目のアンテナを示し（座標系１１４参照）、ηｘは、ｘ方向におけるｉ番目のアンテナの位置を示し、ηｙは、ｙ方向におけるｉ番目のアンテナの位置を示す。
【0016】
回路１１２は、オフチップで（例えば、ビームフォーミングＩＣ１０２の外部で）実装されてもよく、それにより位相勾配パラメータ１１６のセットの計算または決定をオフチップで実行することができることに留意されたい。位相シフト・パラメータ１２２の計算または決定は、ビームフォーミングＩＣ１０２の回路１２０によって実行されてもよい。位相勾配パラメータ１１６のセットの計算の非線形性により線形計算（例えば、位相シフト・パラメータ１２２の計算）よりも多くの電力が必要となる可能性があるため、位相勾配パラメータ１１６のセットの計算を回路１１２にオフロードすることによって、ビームフォーミングＩＣが消費する電力が比較的少なくなる可能性がある。例えば、位相勾配パラメータ１１６のセットの計算は、三角関数的であり、周波数に依存することがある。位相勾配パラメータ１１６のセットの計算を回路１１２にオフロードすることによって、ビームフォーミングＩＣ（例えば、ビームフォーミングＩＣ１０２）に必要な面積が小さくなる可能性があり、全体的な計算をより高速に実行することができる。
【0017】
最小単位のアンテナ間隔に基づいて（この表現のために使用されるビット数によってのみ制限される精度で）位相勾配パラメータ１１６のセットの計算を実行すること、および特定のアンテナ位置１８８に基づいて位相シフト・パラメータ１２２の計算を実行することは、アンテナが均一な間隔を有するグリッド上に配置されていない構成を含む、多種多様なアンテナ・アレイ構成をサポートすることを可能にすることに留意されたい。
【0018】
位相勾配パラメータ１１６のセットを決定するための一連の計算は、所望のビーム方向１１５に依存する（例えば、各ビーム方向に対して別個の計算が必要である）が、Ｎ個のアンテナ位置１１８のセットは、動的に変化することはないと考えられることにさらに留意されたい。したがって、一例では、Ｎ個のアンテナ位置１１８の各セットは、システムの初期化中に一度だけ、対応するビームフォーミングＩＣ１０２Ｍに入力される。
【0019】
一例では、マッパ１３０は、処理要素、ルックアップ・テーブル、メモリ・デバイス、もしくはデコーダなどのＩＣ、またはその組み合わせのうちの１つまたは複数を含む回路であってもよい。マッパ１３０は、各Φｉをフロントエンド回路１０８の異なる制御設定にマッピングするように構成されてもよい。例えば、マッパ１３０は、Φ１を、利得制御設定１３２１と位相シフト制御設定１３４１とを含む制御設定にマッピングすることができ、制御設定１３２１、１３４１をフロントエンド回路１０８１に入力することができる。一例では、マッパ１３０は、Φｉの異なる値と異なる制御設定（例えば、位相と利得制御設定の異なる値）との間の関連付けを記憶するルックアップ・テーブルを含むことができる。別の例では、マッパ１３０は、ｉ番目のアンテナに対するΦｉの異なる値と異なる制御設定との間の関連付けを記憶する、フロントエンド回路１０８ごとに１つのルックアップ・テーブルなど、複数のルックアップ・テーブルを含むことができる。別の例では、マッパ１３０は、関連付けを記憶するためにスタティック・ランダム・アクセス・メモリ（ＳＲＡＭ）デバイスを実装することができる。フロントエンド回路１０８にマッピングされる異なる制御設定は、所望のビーム１０４を生成するように複数のアンテナ１０３を構成することができる。
【0020】
システム１００の別の例示的な実施形態が図１Ｂに示されている。図１Ｂに示す例では、アンテナ１０３は、受信ビーム１１７を形成することができ、アンテナ１０３のうちの各アンテナは、ＲＦ信号を受信することができる。フロントエンド回路１０８は、イメージ応答を低減するためのバンドパス・フィルタ、微弱信号を雑音で汚染することなく増幅するためのＲＦ増幅器または低雑音増幅器（ＬＮＡ）、ビーム１１７の方向で受信されたＲＦ信号と混合されるＬＯ信号を生成するための局部発振器（ＬＯ）、およびＬＯ信号をビーム１１７の方向で受信されたＲＦ信号と混合するミキサなどの、受信チャネルの構成要素をさらに含むことができる。簡単にするために、図１Ｂは、フロントエンド回路１０８によって実装される受信チャネルを示すために、フロントエンド回路１０８１、１０８２、１０８ＮのＲＦ増幅器１０７１、１０７２、１０７Ｎをそれぞれ示す。フロントエンド回路１０８は、フロントエンド回路１０８の送信モードと受信モードとを切り替えるためのスイッチを含むことができる。位相シフタ１１０１～１１０Ｎのうち、各位相シフタには、接続されたアンテナによって受信されるＲＦ信号の位相を制御するための位相シフト制御設定が入力されてもよい。受信利得制御回路１０７１～１０７Ｎのうち、各利得制御回路には、接続されたアンテナによって受信されるＲＦ信号の利得を制御するための利得制御設定が入力されてもよい。ビーム・ステアリングは、フロントエンド回路１０８のそれぞれの位相シフタ（例えば、位相シフタ１１０１～１１０Ｎ）を調整することによって実施されてもよい。フロントエンド回路１０８両端間の位相遅延は、信号が特定の方向からアンテナ・アレイに到着したときに信号をコヒーレントに結合させ、その方向に受信ビームを形成することができる。信号結合器は、簡単にするため図示されていない。ビーム１１７は、フロントエンド回路１０８で設定される利得および位相パラメータに基づくことができるフィールド・パターンおよびビーム方向を有することができる。
【0021】
ビーム１１７は、対応するアンテナ１０３Ｎによって受信される。回路１２０は、受信ビーム１１７に対応する勾配パラメータ１２７αＲおよびβＲを決定し、これらのパラメータを回路１１２に送信することができる。ビームフォーミングＩＣ１０２の回路１２０は、複数のアンテナ１０３のうちの各ｉ番目のアンテナについて、Φｉと表記される位相シフト・パラメータ１２２を決定するように構成することができ、ここで、ｉ＝１．．．Ｎである。回路１２０は、受信位相勾配パラメータ１２７のセットと、対応するアンテナの物理的位置とに基づいて、各アンテナの位相シフト・パラメータ１２２を決定することができる。回路１２０は、位相シフト・パラメータ１２２をマッパ１３０に送信することができる。マッパ１３０は、各アンテナの所望の位相シフト・パラメータΦｉを、対応するフロントエンド制御設定のセットにマッピングし、これらの設定を各フロントエンド回路１０８に入力することができる。一例では、位相シフト・パラメータΦ１に対応するフロントエンド回路１０８１の制御設定は、位相シフタ制御設定１３４１および受信利得制御設定１３２１を含む。
【0022】
図２は、一実施形態におけるフェーズド・アレイのビームフォーミング・パラメータの分散計算を実施するために使用することができる例示的なマッパを示す。図２に示す例では、マッパ１３０は、デコーダ２０２およびマッピング・テーブル２０４を含むことができる。一例では、マッピング・テーブル２０４は、位相シフト・パラメータ１２２の異なる値を異なる制御設定に変換するルックアップ・テーブルとして実装されてもよい。別の例では、マッピング・テーブル２０４は、位相シフト・パラメータ１２２の異なる値と異なる制御設定との関連付けを記憶するＳＲＡＭデバイスとして実装されてもよい。別の例では、マッピング・テーブル２０４は、データ構造、またはメモリに記憶されたデータ、または別のプロセッサもしくは別のデバイスから受信したデータベースであってもよい。マッピング・テーブル２０４は、エントリＥ１～Ｅｋと表記されるｋ個のエントリを含むことができ、ｋは、複数のアンテナ１０３によって達成され得る可能なビーム方向の数よりも小さい。マッピング・テーブル２０４の各エントリは、位相制御パラメータおよび利得制御パラメータを含む制御設定を記憶することができる。
【0023】
デコーダ２０２は、Φ１～ΦＮと表記される位相シフト・パラメータ１２２（図１Ａ参照）をマッピング・テーブル２０４の中のエントリにマッピングするように構成された回路を含むことができる。例えば、デコーダ２０２は、位相シフト・パラメータΦ１、Φ２、ΦＮをエントリＥ３、Ｅｋ、およびＥ１にそれぞれマッピングすることができる。一部の例では、２つ以上の位相シフト・パラメータ１２２が、マッピング・テーブル２０４の１つのエントリにマッピングされてもよい。図１Ａの例を参照すると、図２のエントリＥ３は利得制御パラメータ１３２１と位相制御パラメータ１３４１とを記憶することができ、図２のエントリＥ１は利得制御パラメータ１３２Ｎと位相制御パラメータ１３４Ｎとを記憶することができる。デコーダ２０２がすべての位相シフト・パラメータ１２２をマッピング・テーブル２０４の中のエントリにマッピングしたことに応答して、マッパ１３０は、マッピングされたエントリ内の制御設定をフロントエンド回路１０８にロードまたは分配することができる。例えば、マッパ１３０は、エントリＥ３、Ｅｋ、およびＥ１をフロントエンド回路１０８１、１０８２、および１０８Ｎにそれぞれロードすることができる。一例では、マッパ１３０とフロントエンド回路１０８のそれぞれとの間にラッチが接続されてもよい（例えば、各ビームフォーミングＩＣ１０２に合計Ｎ個のラッチ）。例えば、ラッチ２０６１、２０６２、および２０６Ｎは、マッパ１３０とフロントエンド回路１０８１、１０８２、および１０８Ｎとの間にそれぞれ接続されてもよい。マッパ１３０とフロントエンド回路１０８との間に接続されたラッチは、マッパ１３０からフロントエンド回路１０８へのエントリのロード動作を容易にすることができる。例えば、エントリＥ３、Ｅｋ、およびＥ１は、順次（例えば、一度に１つずつ）フロントエンド回路１０８１、１０８２、１０８Ｎにロードされてもよい。したがって、図２に示す例では、第１のロード動作は、エントリＥ３をラッチ２０６１に記憶することができ、第２のロード動作は、エントリＥｋをラッチ２０６２に記憶することができ、第Ｎのロード動作は、エントリＥ１をラッチ２０６Ｎに記憶することができる。Ｎ個のラッチにＮ個のエントリを記憶することに応答して、フロントエンド回路１０８は、所望のビーム１０４を生成するのに必要な位相および利得パラメータを実現することができる。マッピング・テーブル２０４のエントリの異なる組み合わせにより、異なるビーム方向が得られる可能性がある。フロントエンド回路１０８によって共有されるマッピング・テーブル２０４は、各フロントエンド回路に１つのビーム・テーブルを割り当てることがある従来の手法と比較して、占有するスペースが相対的に小さくなる可能性があることに留意されたい。
【0024】
一例では、ｋの値、およびマッピング・テーブル２０４のエントリＥ１～Ｅｋの位相制御パラメータは、システム１００の所望の実施態様に依存することがある。例えば、ｋの値は、マッピング・テーブル２０４が７２個の行またはエントリを含むように、７２とすることができ、エントリＥ１～Ｅｋの位相制御パラメータは５度の間隔でインクリメントされてもよい。例えば、エントリＥ１内の位相制御パラメータは５度であってもよく、エントリＥ２内の位相制御パラメータは１０度であってもよく、エントリＥｋ内の位相制御パラメータは３６０度であってもよい。ｉ番目のアンテナの位相シフト・パラメータ１２２が１５度である場合、１５度の位相制御パラメータを有するエントリＥ３がΦｉにマッピングされてもよい。ｉ番目のアンテナの位相シフト・パラメータ１２２が５０度である場合、５０度の位相制御パラメータを有するエントリＥ１０がΦｉにマッピングされてもよい。ｉ番目のアンテナの位相シフト・パラメータ１２２が１３度である場合、デコーダ２０２またはマッパ１３０は、例えば、１３に最も近くなり得る位相制御パラメータを有するエントリ（本例では、１５度の位相制御パラメータを有するエントリＥ３であってもよい）を選択することができる。一例では、ｋの値を大きくして、マッピング・テーブル２０４のエントリの数を増すことができるため、位相シフト・パラメータ１２２のより正確なマッピングをマッピング・テーブル２０４の制御設定に提供することができる。
【0025】
図３は、一実施形態におけるフェーズド・アレイのビームフォーミング・パラメータの分散計算を実施するために使用することができる別の例示的なマッパを示す。図３に示す例では、マッパ１３０は、デコーダ３０２と、マッピング・テーブル３０４１、３０４２．．．３０４Ｎを含むＮ個のマッピング・テーブルと、を含むことができる。一例では、マッピング・テーブル３０４１～３０４Ｎは、位相シフト・パラメータ１２２の異なる値を特定のアンテナの異なる制御設定に変換するルックアップ・テーブルとして実装されてもよい。別の例では、マッピング・テーブル３０４１～３０４Ｎは、位相シフト・パラメータ１２２の異なる値と特定のアンテナの異なる制御設定とを記憶するＳＲＡＭデバイスとして実装されてもよい。例えば、マッピング・テーブル３０４１のエントリは、Φ１の異なる値をアンテナ１０３１の異なる制御設定に変換することができる。マッピング・テーブル３０４１～３０４Ｎのそれぞれは、エントリＥ１～Ｅｊと表記されるｊ個のエントリを含むことができ、ｊは、複数のアンテナ１０３によって達成され得る可能なビーム方向の数よりも小さい。マッピング・テーブル３０４１～３０４Ｎの各エントリは、特定のアンテナに対する位相制御パラメータおよび利得制御パラメータを含む制御設定を記憶することができる。例えば、マッピング・テーブル３０４１のエントリは、アンテナ１０３１に対する利得制御パラメータ１３２１および位相制御パラメータ１３４１の異なる値を記憶するエントリを含むことができる。
【0026】
デコーダ３０２は、Φ１～ΦＮと表記される位相シフト・パラメータ１２２のそれぞれを、マッピング・テーブル３０４１～３０４Ｎのうちの対応するマッピング・テーブルのエントリにマッピングするように構成された回路を含むことができる。例えば、デコーダ３０２は、マッピング・テーブル３０４Ｎの（例えば、図３の網掛けによって示される）エントリのうちの１つに位相シフト・パラメータΦＮをマッピングすることができる。デコーダ３０２がすべての位相シフト・パラメータ１２２をマッピング・テーブル３０４１～３０４Ｎの各マッピング・テーブルのエントリにマッピングしたことに応答して、マッパ１３０は、マッピングされたエントリ内の制御設定を対応するフロントエンド回路１０８にロードまたは分配することができる。例えば、マッパ１３０は、マッピング・テーブル３０４１のΦ１にマッピングされたエントリ（例えば、図３の網掛けされたエントリ）をフロントエンド回路１０８１にロードすることができる。マッピング・テーブル３０４１～３０４Ｎのそれぞれからのエントリの異なる組み合わせにより、異なるビーム方向が得られる可能性がある。マッピング・テーブル３０４１～３０４Ｎは、１つのエントリを１つのビーム方向にマッピングする従来のビーム・テーブルよりも小さい可能性があることに留意されたい。したがって、図３に示す実施形態は、より小さなマッピング・テーブルを提供することができ、また、各フロントエンドが、対応するテーブル３０４１～３０４Ｎに記憶されたマッピング値の個々のセットを有するため、ビームフォーミングＩＣ１０２内の潜在的な素子間の不整合を補償することができる。
【0027】
一例では、ｊの値、およびマッピング・テーブル３０４１～３０４ＮのエントリＥ１～Ｅｊ内の位相制御パラメータは、システム１００の所望の実施態様に依存することがある。例えば、ｊの値は、マッピング・テーブル３０４１～３０４Ｎのそれぞれが７２個の行またはエントリを含むように、７２とすることができ、エントリＥ１～Ｅｊ内の位相制御パラメータは５度の間隔でインクリメントされてもよい。例えば、エントリＥ１内の位相制御パラメータは５度であってもよく、エントリＥ２内の位相制御パラメータは１０度であってもよく、エントリＥｊ内の位相制御パラメータは３６０度であってもよい。ｉ番目のアンテナの位相シフト・パラメータ１２２が１５度（例えば、Φｉ＝１５）である場合、１５度の位相制御パラメータを有するマッピング・テーブル３０４ｉのエントリＥ３がΦｉにマッピングされてもよい。ｉ番目のアンテナの位相シフト・パラメータ１２２が５０度である場合、５０度の位相制御パラメータを有するマッピング・テーブル３０４ｉのエントリＥ１０がΦｉにマッピングされてもよい。ｉ番目のアンテナの位相シフト・パラメータ１２２が１３度である場合、デコーダ３０２またはマッパ１３０は、例えば、１３に最も近くなり得る位相制御パラメータを有するマッピング・テーブル３０４ｉのエントリを選択することができる。一例では、ｊの値を大きくして、マッピング・テーブル３０４１～３０４Ｎのエントリの数を増やすことができるため、位相シフト・パラメータ１２２のより正確なマッピングをマッピング・テーブル３０４１～３０４Ｎの制御設定に提供することができる。
【0028】
本明細書に記載される方法およびシステムは、フェーズド・アレイによって形成され得る可能なビーム方向の数よりも少ないエントリの数を有するマッピング・テーブルなど、大規模なフェーズド・アレイに対してより小さなマッピング・テーブルを使用することができる。例えば、図２および図３に示すマッピング・テーブル（例えば、２０４および３０４１～３０４Ｎ）の各エントリは、１つのビーム方向にマッピングされる代わりに、理想的な位相シフト・パラメータ（例えば、Φｉ）の異なる値にマッピングされてもよい。したがって、マッピング・テーブルのサイズは、アンテナ・エレメントの数またはビーム方向の数に依存しない可能性がある。例えば、システム１００のマッピング・テーブルのエントリの数は、可能なビーム方向の数よりも少なくてもよい。さらに、理想的な位相シフト・パラメータは、アンテナの物理的位置に基づいて決定されてもよく、異なる動作周波数または位相シフタの実施態様を有するフェーズド・アレイ・システムに本方法およびシステムを実装することができる。さらに、非線形計算を必要とする場合がある位相勾配パラメータ（例えば、αおよびβ）を、ビームフォーミングＩＣよりも計算資源が豊富な場合があるオフチップ・デバイスに分散させることができる。したがって、位相勾配パラメータの値が単一のクロック・トランザクションを使用して複数のビームフォーミング・チップにブロードキャストされ得るため、オフチップ・デバイスとビームフォーミングＩＣとの間のレイテンシ、電力消費、および入出力（Ｉ／Ｏ）動作が低減される可能性がある。
【0029】
図４Ａ～図４Ｃは、一実施形態におけるフェーズド・アレイのビームフォーミング・パラメータの分散計算の実施態様に関するアンテナ・パターンの例を示す。一例において、図１Ａ～図３の複数のアンテナ１０３は、図４Ａに示すアンテナ・パターン４００を有することができる。アンテナ・パターン４００は、６４個のアンテナ（例えば、Ｎ＝６４）を有する８×８の均一なアレイであってもよい。アンテナ４０２１は、位置（－７，－７）、すなわちｘ＝－７およびｙ＝－７に位置してもよく、アンテナ４０２６４は、位置（７，７）、すなわちｘ＝７およびｙ＝７に位置してもよい。これらの位置値は、位相シフト・パラメータ１２２（図１Ａ参照）の計算に使用することができる。さらに、これらの位置値は、アンテナ・パターン４００の分解能またはアンテナ・ピッチに対して正規化された複数のアンテナ１０３のうちの各アンテナの位置を表すことができる。例えば、アンテナ・パターン４００は、０．５λ（λは、所望のビーム１０４の波長である）の分解能を有することができ、アンテナ・パターン４００のアンテナ位置の分数表現のビット数は、１とすることができる。アンテナの正確な位置が計算に使用されるため、位相シフト・パラメータ１２２の計算は、分解能の変化によって影響を受けない可能性がある。しかしながら、アンテナ位置は変化し得るため、アンテナ位置の分数表現におけるビット数の変化は、位相シフト・パラメータ１２２の計算に影響を与える可能性がある。
【0030】
例えば、別のアンテナ・パターン４１０が図４Ｂに示されている。アンテナ・パターン４１０は、複数の４×４のサブアレイが互いに異なる間隔を有する８×８のアレイであってもよい。アンテナ・パターン４１０は、０．２５の分解能を有することができ、アンテナ・パターン４１０のアンテナ位置の分数表現におけるビット数は、２とすることができる。別のアンテナ・パターン４２０が図４Ｃに示されている。アンテナ・パターン４２０は、４λ（λは所望のビーム１０４の波長である）の正規化された半径を有する円形のアレイであってもよい。アンテナ・パターン４２０のアンテナのピッチも可変であってもよい。アンテナ・パターン４２０は、０．０６２５の分解能を有することができ、アンテナ・パターン４２０のアンテナ位置の分数表現におけるビット数は、４とすることができる。アンテナ・パターン４１０のアンテナのピッチは可変であってもよい。しかしながら、位相シフト・パラメータ１２２の計算は、任意の調整されたアンテナ位置が計算において使用され得るため、可変ピッチによって影響を受けない可能性がある。
【0031】
図５は、一実施形態におけるフェーズド・アレイのビームフォーミング・パラメータの分散計算に関する流れ図を示す。図５のプロセス５００は、例えば、上述したコンピュータ・システム１００を使用して実施することができる。例示的なプロセスは、ブロック５０２、５０４、５０６、もしくは５０８、またはその組み合わせのうちの１つもしくは複数によって示されるような１つもしくは複数の動作、アクション、または機能を含むことができる。別個のブロックとして示されているが、様々なブロックは、所望の実施態様に応じて、追加のブロックに分割されるか、より少ないブロックに組み合わされるか、削除されるか、異なる順序で実行されるか、または並列に実行されてもよい。
【0032】
プロセス５００は、ブロック５０２で開始することができ、システム内の第１の回路は、所望のビームの所望のビーム方向を少なくとも１つの位相勾配パラメータに変換することができる。フェーズド・アレイは、ビームフォーミング回路の複数のフロントエンド回路に接続された複数のアンテナを含むことができ、各アンテナは、それぞれのフロントエンド回路に接続されてもよい。一例では、第１の回路は、所望のビームのビーム角と、所望のビームの波長と、２次元平面の第１の方向における複数のアンテナ間の最小単位間隔とに基づいて、所望のビーム方向を第１の位相勾配パラメータに変換することができる。第１の回路は、所望のビームのビーム角と、所望のビームの波長と、２次元平面の第２の方向における複数のアンテナ間の間隔とに基づいて、所望のビーム方向を第２の位相勾配パラメータにさらに変換することができる。
【0033】
プロセス５００は、ブロック５０２からブロック５０４に進むことができる。ブロック５０４は、ブロック５０６および５０８を含むことができ、ブロック５０６および５０８は、複数のアンテナのうちの各アンテナに対して実行される。ブロック５０６において、第２の回路は、少なくとも１つの位相勾配パラメータとアンテナの物理的位置とに基づいてアンテナの位相シフト・パラメータを決定することができる。プロセス５００は、ブロック５０６からブロック５０８に進むことができる。ブロック５０８において、第２の回路は、アンテナの決定された位相シフト・パラメータを、アンテナに接続されたフロントエンド回路の制御設定にマッピングすることができる。一例では、第２の回路は、複数のフロントエンド回路の位相制御パラメータの異なる値を記憶するマッピング・テーブルを使用して、アンテナの位相シフト・パラメータを制御設定にマッピングすることができる。マッピング・テーブルからの位相制御パラメータの組み合わせを複数のフロントエンド回路を構成するために使用して、フェーズド・アレイに、所望のビーム方向を有する所望のビームを形成させることができる。一例では、マッピング・テーブルは、複数のフロントエンド回路に接続されたメモリ・デバイスに記憶されてもよい。一例では、マッピング・テーブルのエントリの数は、フェーズド・アレイによって形成されるビームの可能なビーム方向の数よりも少なくてもよい。一例では、各フロントエンドに結合されたラッチまたはメモリ・レジスタが、マッパによって決定されたフロントエンド制御設定を記憶するために使用される。
【0034】
別の例では、第２の回路は、複数のフロントエンド回路の位相制御パラメータの異なる値を記憶する複数のマッピング・テーブルを使用して、アンテナの位相シフト・パラメータを制御設定にマッピングすることができる。複数のマッピング・テーブルからの位相制御パラメータの組み合わせを複数のフロントエンド回路を構成するために使用して、フェーズド・アレイに、所望のビーム方向を有する所望のビームを形成させることができ、位相制御パラメータの組み合わせのうちの各位相制御パラメータは、対応するマッピング・テーブルからのものであってもよい。一例において、複数のマッピング・テーブルは、複数のフロントエンド回路に接続された複数のメモリ・デバイスに記憶されてよい。一例では、複数のマッピング・テーブルのうちの各マッピング・テーブルのエントリの数は、フェーズド・アレイによって形成されるビームの可能なビーム方向の数よりも少なくてもよい。
【0035】
図中の流れ図およびブロック図は、本発明の様々な実施形態によるシステム、方法、およびコンピュータ・プログラム製品の可能な実施態様のアーキテクチャ、機能、および動作を示す。これに関して、流れ図またはブロック図の各ブロックは、指定された論理機能を実施するための１つまたは複数の実行可能命令を構成する、モジュール、セグメント、または命令の一部を表すことができる。一部の代替の実施態様では、ブロックに示されている機能は、図に示されている順序とは異なる順序で行われてもよい。例えば、連続して示される２つのブロックは、実際には、実質的に同時に実施されてもよく、またはブロックは、時として、関与する機能性に応じて、逆の順序で実施されてもよい。ブロック図もしくは流れ図またはその両方の各ブロック、およびブロック図もしくは流れ図またはその両方のブロックの組み合わせは、指定された機能もしくは行為を実行する、または専用のハードウェアおよびコンピュータ命令の組み合わせを実行する専用のハードウェア・ベースのシステムによって実施することができることにも留意されたい。
【0036】
本明細書で使用される用語は、特定の実施形態を説明することのみを目的としており、本発明を限定することは意図されていない。本明細書で使用される場合、単数形「１つの（ａ）」、「１つの（ａｎ）」、および「その（ｔｈｅ）」は、文脈が明確にそうでないと示さない限り、複数形も含むことが意図されている。用語「備える（ｃｏｍｐｒｉｓｅｓ）」もしくは「備えている（ｃｏｍｐｒｉｓｉｎｇ）」またはその両方は、本明細書で使用される場合、述べられた特徴、整数、ステップ、動作、要素、もしくは構成要素、またはその組み合わせの存在を指定するが、１つもしくは複数の他の特徴、整数、ステップ、動作、要素、構成要素、もしくはそれらのグループ、またはその組み合わせの存在または追加を排除しないことがさらに理解されるであろう。
【0037】
以下の特許請求の範囲におけるすべての手段またはステップに加えて、機能要素の対応する構造、材料、行為、および均等物は、もしあれば、具体的に特許請求されるような他の特許請求される要素と組み合わせて機能を実行するための任意の構造、材料、または行為を含むことが意図されている。本発明の記載は、例示および説明を目的として提示されたが、開示された形態において網羅的であること、または本発明を限定することは意図されていない。本発明の範囲から逸脱することなく、多くの修正形態および変形形態が当業者には明らかであろう。本実施形態は、本発明の原理および実際の用途を最もよく説明するために、ならびに他の当業者が、企図される特定の使用に適するような様々な修正を伴う様々な実施形態について本発明を理解することを可能にするために、選択され、説明された。
【図1A】
【図1B】
【図2】
【図3】
【図4A】
【図4B】
【図4C】
【図5】
【国際調査報告】