特表 2024-533167 ディスプレイドライバとスペクトル拡散映像輸送との集積化

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2024-09-12

(54)【発明の名称】ディスプレイドライバとスペクトル拡散映像輸送との集積化

(51)【国際特許分類】

   G09G 3/20 20060101AFI20240905BHJP

   G09G 3/36 20060101ALI20240905BHJP

   G09G 3/3208 20160101ALI20240905BHJP

   G09G 3/3275 20160101ALI20240905BHJP

【ＦＩ】

G09G3/20 611C

G09G3/36

G09G3/3208

G09G3/3275

G09G3/20 633A

G09G3/20 633H

G09G3/20 633P

G09G3/20 611A

【審査請求】有

【予備審査請求】未請求

(21)【出願番号】P 2024513948

(86)(22)【出願日】2022-08-31

(85)【翻訳文提出日】2024-04-18

(86)【国際出願番号】 US2022042207

(87)【国際公開番号】W WO2023034417

(87)【国際公開日】2023-03-09

(31)【優先権主張番号】63/240,630

(32)【優先日】2021-09-03

(33)【優先権主張国・地域又は機関】US

(31)【優先権主張番号】63/280,017

(32)【優先日】2021-11-16

(33)【優先権主張国・地域又は機関】US

(31)【優先権主張番号】63/317,336

(32)【優先日】2022-03-07

(33)【優先権主張国・地域又は機関】US

(31)【優先権主張番号】63/346,064

(32)【優先日】2022-05-26

(33)【優先権主張国・地域又は機関】US

(81)【指定国・地域】

(71)【出願人】

【識別番号】519316313

【氏名又は名称】ハイファイ ユーエスエー インコーポレーテッド

(74)【代理人】

【識別番号】100169904

【弁理士】

【氏名又は名称】村井 康司

(74)【代理人】

【識別番号】100159905

【弁理士】

【氏名又は名称】宮垣 丈晴

(72)【発明者】

【氏名】アレックス ヘンゼン

(72)【発明者】

【氏名】トッド ロックオフ

【テーマコード（参考）】

5C006

5C080

5C380

【Ｆターム（参考）】

5C006AC28

5C006AF82

5C006BC16

5C006BF22

5C006FA32

5C080AA06

5C080AA10

5C080GG10

5C080GG11

5C080JJ02

5C080JJ04

5C080KK43

5C080KK50

5C380AA01

5C380AC16

5C380BA09

5C380CA04

5C380CA12

5C380CA16

5C380CA17

5C380CA31

5C380CA42

5C380CE22

5C380CF09

5C380CF24

5C380CF48

5C380CF56

5C380CF62

5C380CF63

5C380CF64

(57)【要約】

映像ディスプレイは、ゲートドライバとソースドライバとを有するディスプレイパネルを含む。前記ソースドライバの各々は、伝送媒体上の映像ストリームを表す離散時間連続振幅信号を受信するように、ソースドライバの出力上の出力のための複数のサンプルを生成するために復調を使用して信号を復号化するように配置される。ソースドライバの少なくとも１つは、上記信号からゲートドライバタイミング制御信号を抽出するように、ゲートドライバとソースドライブの出力とを同期させるためにゲートドライバ制御信号をゲートドライバへ出力するように、配置され、これにより、映像ストリームはディスプレイユニットのディスプレイパネル上に表示される。

【特許請求の範囲】

【請求項1】

複数のゲートドライバと複数のソースドライバとを含むディスプレイパネルを含む映像ディスプレイユニットであって、
前記ソースドライバの各々は、伝送媒体上の映像ストリームを表す順序系列のアナログレベルを受信するように、及び、前記各ソースドライバの出力上の出力のための複数のサンプルを生成するために復調を使用して前記アナログレベルを復号化するように配置され、
これにより、前記映像ストリームは前記ディスプレイユニットの前記ディスプレイパネル上に表示される、映像ディスプレイユニット。

【請求項2】

ディジタル表現の前記映像ストリームを受信し、前記ソースドライバの各々への配送のための前記順序系列のアナログレベルへの変調を使用して前記映像ストリームを符号化する、映像信号送信器
を更に含む請求項１に記載の映像ディスプレイユニット。

【請求項3】

外部ディスプレイコントローラから前記順序系列のアナログレベルを受信する入力ポート
を更に含む請求項１に記載の映像ディスプレイユニット。

【請求項4】

前記ソースドライバの各々が、ディジタル画素データをアナログ画素データへ変換する目的のためのＤ／Ａ変換器を含まない、請求項１に記載の映像ディスプレイユニット。

【請求項5】

前記ソースドライバの各々が複数の復号器を含み、電磁気的経路の数に等しい数の復号器が、前記アナログレベルを前記伝送媒体上で前記各ソースドライバへ送信するために使用される、請求項１に記載の映像ディスプレイユニット。

【請求項6】

前記映像信号送信器が、映像プロセッサとは別個の集積回路内に実装される、請求項１に記載の映像ディスプレイユニット。

【請求項7】

前記映像信号送信器は映像プロセッサと併せてシステム・オン・モジュールとして実装される、請求項１に記載の映像ディスプレイユニット。

【請求項8】

前記映像信号送信器は映像プロセッサ内に集積化される、請求項１に記載の映像ディスプレイユニット。

【請求項9】

前記ソースドライバの少なくとも１つは、前記ゲートドライバと前記各ソースドライバの前記出力とを同期させるために、前記アナログ信号からゲートドライバ制御信号を抽出するように、及び前記ゲートドライバ制御信号を前記複数のゲートドライバへ出力するように配置される、請求項１に記載の映像ディスプレイユニット。

【請求項10】

前記ソースドライバの各々が、
前記系列のアナログレベルの各々を、各々が長さＬのＮ個の相互直交コードの所定コード組を参照してＮ個のアナログサンプルの出力ベクトルへ復号化する復号器であって、前記Ｎ個のコードの各々が前記サンプルのうちの１つに関連付けられ、前記系列の各々がＬ個のアナログレベルを有し、Ｌ≧Ｎ≧２である、復号器と、
前記復号器からＮ個のアナログサンプルの前記出力ベクトルを収集するように、及び、Ｎ個のアナログサンプルの前記出力ベクトルを並列に出力するように配置されたバッファと、
前記出力ベクトルの前記アナログサンプルを増幅するように、及び、前記アナログサンプルの各々をディスプレイパネルの列へ出力するように配置された複数の増幅器を含む、請求項１に記載の映像ディスプレイユニット。

【請求項11】

電磁気的経路から複数の順序系列のＬ個のアナログ入力値を受信するために配置された受信器と、
前記系列のＬ個のアナログ入力値の各々を、各々が長さＬのＮ個の相互直交コードの所定コード組を参照してＮ個のアナログサンプルの出力ベクトルへ復号化する復号器であって、前記Ｎ個のコードの各々が前記サンプルのうちの１つに関連付けられ、Ｌ≧Ｎ≧２である、復号器と、
前記復号器からＮ個のアナログサンプルの前記出力ベクトルを収集するように、及び、Ｎ個のアナログサンプルの前記出力ベクトルを並列に出力するように配置されたバッファと、
前記出力ベクトルの前記アナログサンプルを増幅するように、及び、前記アナログサンプルの各々をディスプレイパネルの列へ出力するように配置された複数の増幅器と
を含むソースドライバ。

【請求項12】

前記所定コード組が、前記順序系列のＬ個のアナログ入力値を符号化するために使用されたコード組と同じである、請求項１１に記載のソースドライバ。

【請求項13】

前記複数の順序系列のＬ個のアナログ入力値が、前記ディスプレイパネルを含むディスプレイユニット内の送信器から受信される、請求項１１に記載のソースドライバ。

【請求項14】

前記複数の順序系列のＬ個のアナログ入力値が、前記ディスプレイパネルを含むディスプレイユニットの外部の送信器から受信される、請求項１１に記載のソースドライバ。

【請求項15】

前記ソースドライバが、ディジタル画素データをアナログ画素データへ変換する目的のためのＤ／Ａ変換器（ＤＡＣ）を含まない、請求項１１に記載のソースドライバ。

【請求項16】

前記ディスプレイパネルがＣ個の列を含み、前記順序系列のＬ個のアナログ入力値が周波数ｆｒｅｑ（ＳＳＶＴ）で連続的に受信され、Ｎ個のアナログサンプルの前記出力ベクトルの各々が、周波数ｆｒｅｑ（ｓａｍｐｌｅ）＝ｆｒｅｑ（ＳＳＶＴ）／Ｎで前記復号器から出力され、前記バッファが、Ｎ個のアナログサンプルの前記出力ベクトルを周波数ｆｒｅｑ（ｌｉｎｅ）＝ｆｒｅｑ（ｓａｍｐｌｅ）×Ｎ／Ｃで並列に出力する、請求項１１に記載のソースドライバ。

【請求項17】

前記Ｎ個のコードの各々がインデックス付けされ、前記ソースドライバが更に、
一組のＮ個の２入力相関器であって、各相関器は前記出力ベクトルのＮ個の場所のうちの１つに関連付けられ、各相関器は、１つの入力として前記順序系列のＬ入力値内の値を、及び、もう１つの入力としてＮ個の場所のうちの前記１つに関連付けられた前記コード内の対応値を有する、２入力相関器と、
一組のＮ個の２入力加算回路であって、各加算回路はＮ個の場所のうちの前記１つに関連付けられ、各２入力加算回路は、１つの入力として対応する２入力相関器の前記出力を、及び、もう１つの入力として対応する出力ベクトルの場所のコンテンツを有する、一組のＮ個の２入力加算回路と
を含む、請求項１１に記載のソースドライバ。

【請求項18】

前記順序系列のＬ個のアナログ入力値が、前記受信器において連続的に受信され、Ｎ個のアナログサンプルの前記各出力ベクトルが、前記復号器から並列に出力される、請求項１１に記載のソースドライバ。

【請求項19】

電磁気的経路から複数の順序系列のＬ個のアナログ入力値を受信するために配置された受信器と、
前記系列のＬ個のアナログ入力値の各々を、各々が長さＬのＮ個の相互直交コードの所定コード組を参照して、Ｎ個のアナログサンプルの出力ベクトルへ復号化する復号器であって、前記Ｎ個のコードの各々は、前記サンプルのうちの１つに関連付けられ、Ｌ≧Ｎ≧２である、復号器と、
前記出力ベクトルの各々の前記アナログサンプルを増幅するように、及び前記出力ベクトルの各々を出力するように配置された複数の増幅器と、
前記増幅器からのＮ個のアナログサンプルの前記出力ベクトルを収集するように、及び、ディスプレイパネルの列に並列に前記アナログサンプルの各々を出力するように配置されたバッファと
を含むソースドライバ。

【請求項20】

前記所定コード組が、前記順序系列のＬ個のアナログ入力値を符号化するために使用されたコード組と同じである、請求項１９に記載のソースドライバ。

【請求項21】

前記複数の順序系列のＬ個のアナログ入力値が、前記ディスプレイパネルを含むディスプレイユニット内の送信器から受信される、請求項１９に記載のソースドライバ。

【請求項22】

前記複数の順序系列のＬ個のアナログ入力値が、前記ディスプレイパネルを含むディスプレイユニットの外部の送信器から受信される、請求項１９に記載のソースドライバ。

【請求項23】

前記ソースドライバが、ディジタル画素データをアナログ画素データへ変換する目的のためのＤ／Ａ変換器（ＤＡＣ）を含まない、請求項１９に記載のソースドライバ。

【請求項24】

前記ディスプレイパネルがＣ個の列を含み、前記順序系列のＬ個のアナログ入力値が周波数ｆｒｅｑ（ＳＳＶＴ）で連続的に受信され、Ｎ個のアナログサンプルの前記出力ベクトルの各々が、周波数ｆｒｅｑ（ｓａｍｐｌｅ）＝ｆｒｅｑ（ＳＳＶＴ）／Ｎで前記復号器から出力され、前記バッファが、Ｎ個のアナログサンプルの前記出力ベクトルを周波数ｆｒｅｑ（ｌｉｎｅ）＝ｆｒｅｑ（ｓａｍｐｌｅ）×Ｎ／Ｃで並列に出力する、請求項１９に記載のソースドライバ。

【請求項25】

前記Ｎ個のコードの各々がインデックス付けされ、前記ソースドライバが更に、
一組のＮ個の２入力相関器であって、各相関器が、前記出力ベクトルのＮ個の場所のうちの１つに関連付けられ、各相関器が、１つの入力として順序系列のＬ入力値内の値を、及び、もう１つの入力としてＮ個の場所の前記１つに関連付けられた前記コード内の対応値を有する、２入力相関器と、
一組のＮ個の２入力加算回路であって、各加算回路がＮ個の場所のうちの前記１つに関連付けられ、各２入力加算回路が、１つの入力として対応する２入力相関器の出力を、及び、もう１つの入力として対応する出力ベクトルの場所のコンテンツを有する、一組のＮ個の２入力加算回路と
を含む、請求項１９に記載のソースドライバ。

【請求項26】

前記順序系列のＬ個のアナログ入力値が、前記受信器において連続的に受信され、Ｎ個のアナログサンプルの前記各出力ベクトルが、前記復号器から並列に出力される、請求項１９に記載のソースドライバ。

【発明の詳細な説明】

【技術分野】

【0001】

（関連出願の相互参照）
本出願は、参照のためその全体を本明細書に援用する２０２１年９月３日申請の米国仮特許出願第６３／２４０，６３０（Ｄｏｃｋｅｔ Ｎｏ．ＨＹＦＹＰ００９Ｐ１）号明細書、２０２１年１１月１６日申請の米国仮特許出願第６３／２８０，０１７号明細書（Ｄｏｃｋｅｔ Ｎｏ．ＨＹＦＹＰ００９Ｐ２）、２０２２年３月７日申請の米国仮特許出願第６３／３１７，３３６（Ｄｏｃｋｅｔ Ｎｏ．ＨＹＦＹＰ０１４Ｐ）号明細書及び２０２２年３月２６日申請の米国仮特許出願第６３／３４６，０６４（Ｄｏｃｋｅｔ Ｎｏ．ＨＹＦＹＰ０１４Ｐ２）号明細書の優先権を主張する。

【0002】

本出願はまた、参照のため２０１８年３月１９日申請の米国特許出願第１５／９２５，１２３（Ｄｏｃｋｅｔ Ｎｏ．ＨＹＦＹＰ００１）号明細書、２０１９年９月１７日申請の米国特許出願第１６／４９４，９０１（Ｄｏｃｋｅｔ Ｎｏ．ＨＹＦＹＰ００２）号明細書、２０２２年８月２日申請の米国特許出願第１７／８７９，４９９（Ｄｏｃｋｅｔ Ｎｏ．ＨＹＦＹＰ００３）号明細書、２０２２年３月４日申請の米国特許出願第１７／６８６，７９０（Ｄｏｃｋｅｔ Ｎｏ．ＨＹＦＹＰ００４ＡＸ１）号明細書、２０２２年８月１５日申請の米国特許出願第１７／８８７，８４９（Ｄｏｃｋｅｔ Ｎｏ．ＨＹＦＹＰ００６）号明細書、２０２２年６月２８日申請の米国特許出願第１７／８５１，８２１（Ｄｏｃｋｅｔ Ｎｏ．ＨＹＦＹＰ００７）号明細書、２０２２年８月１６日申請の米国特許出願第６３／３９８，４６０（Ｄｏｃｋｅｔ Ｎｏ．ＨＹＦＹＰ００８Ｐ）号明細書、及び２０２２年７月２１日申請の米国特許出願第６３／３９１，２２６（Ｄｏｃｋｅｔ Ｎｏ．ＨＹＦＹＰ０１３Ｐ３）号明細書を援用する。

【0003】

本発明は一般的には、ディスプレイユニットのディスプレイパネル上に映像を表示することに関する。具体的には、本発明は表示のためにアナログ信号を復号化するソースドライバに関する。

【背景技術】

【0004】

イメージセンサ、ディスプレイパネル及び映像プロセッサは、より大きなフォーマット、より大きな色深度、より高いフレーム速度及びより高い分解能を実現するために絶えず競争している。ローカルサイト映像輸送は、スループットを絞る性能スケーリングボトルネックを含み、さらにより多くの費用及び電力を消費する一方で性能に妥協する。これらのボトルネックをなくすことで利点を提供し得る。

【0005】

例えば、ディスプレイ分解能が増加するにつれ、映像ソースからディスプレイ画面へ転送される映像情報のデータ速度は、１０年前のフルＨＤの３Ｇｂｐｓから新８Ｋ画面の１６０Ｇｂｐｓまで指数関数的に増加している。通常、４Ｋディスプレイ分解能を有するディスプレイは６０Ｈｚにおいて約１８Ｇｂｐｓの帯域幅を必要とする一方で１２０Ｈｚでは３６Ｇｂｐｓを必要とする。８Ｋディスプレイは６０Ｈｚにおいて７２Ｇｂｐｓ、１２０Ｈｚにおいて１４４Ｇｂｐｓを必要とする。

【0006】

今まで、データは、低電圧差動シグナリング（ＬＶＤＳ）データ転送の変形形態を使用して、信号対当たり１６Ｇｂｐｓのビットレートを使用して、必要合計ビットレートを実現するために対を並列にすることによりディジタル的に転送される。５ｎｓ／ｍの配線遅延により、ディジタル接続上のあらゆるビットの波長は１２ｍｍであり、これはこのタイプの接続の限界に近く、従って使用可能データを取得するために広範なデータ同期を必要とする。次に、このディジタル情報は、ディスプレイのソースドライバにおいて超高速ディジタル／アナログ（Ｄ／Ａ）変換を使用してオンザフライでアナログ画素情報へ変換される必要がある。

【0007】

今日、Ｄ／Ａ変換器は８ビットを使用するが、間もなく、Ｄ／Ａ変換は１０ビット又は更には１２ビットを必要とし得、次に、十分に高速なデータ速度において精確に変換することが非常に困難になるであろう。従って、ディスプレイは、非常に短い量の時間内にＤ／Ａ変換を行わなければならず、変換のために利用可能な時間もまたより短くなっており、その結果、Ｄ／Ａ変換の安定化がまた問題となる。

【0008】

従って、新しい装置及び技術は、ディスプレイのソースドライバにおけるＤ／Ａ変換の必要性をなくすこと、帯域幅を増加すること、及びディスプレイユニットの外側で又はその中で生成されたアナログ映像信号を利用することが望ましい。

【発明の概要】

【0009】

前述のことを実現するために、本発明の目的によると、アナログ信号をディスプレイパネルにより期待される電圧へ復号化するディスプレイユニット内のディスプレイパネルのソースドライバが開示される。

【0010】

映像信号は一連の輝度値である。固定ビット幅（すなわちディジタル）輝度値を精確に維持することは映像輸送に関し非効率的であるということが理解され、これらの輝度値のビット精確再生のための要件がないのでアナログ電圧ははるかに大きなダイナミックレンジを提示する。従って、本発明は、ディスプレイパネル映像信号をディジタル信号よりむしろアナログ信号として輸送することを提案する。

【0011】

利点は電源消費を削減することを含む。従来技術では、電力消費はシステム性能を著しく制約するが；本発明を使用して、最大６０％少ない電力が消費される。更に、いくつかの実施形態は、ディスプレイパネルのＥＭＩ／ＲＦＩ放射が、義務付けられた限度を十分に下回ることになるという点で雑音耐性及びＥＭステルス性を提供する。また更に、新規アナログ信号の送信範囲は従来のＥｔｈｅｒｎｅｔ又はＨＤＢａｓｅＴ信号のものよりもはるかに大きい。従来の輸送は高速ディジタル回路のための高価混合信号処理を使用するが、本発明の実施形態は、より大きな柔軟性及びより低い製造費用のために低価格アナログ処理を利用する。

【0012】

更に、ディスプレイパネルのディスプレイコントローラとソースドライバとの間のデータ転送のための新規アナログスペクトル拡散映像輸送（ＳＳＶＴ：ｓｐｒｅａｄ－ｓｐｅｃｔｒｕｍ ｖｉｄｅｏ ｔｒａｎｓｐｏｒｔ）信号の使用は、シリコンチップ及びその複雑性の費用を劇的に低減する。例えば、４Ｋ／６０Ｈｚパネル及び８Ｋ／１２０Ｈｚパネルに関して、信号ソースとソースドライバ受信器（Ｄ／Ａ変換器を有する）との間の伝統的輸送（ＬＶＤＳ又はＶｘ１伝送器を介する）と、新規ＳＳＶＴ送信器と新規ＳＳＶＴ受信器との間の輸送を使用して実装された等価機能とを比較するとそれぞれ３：１チップ面積節約及び１０：１チップ面積節約である。

【0013】

本発明は、直接スペクトラム拡散方式（ＳＳＤＳ）から変調ベース符号分割多重アクセス方式（ＣＤＭＡ）チャネル共有を借りる技術を使用して、映像ソースと映像シンクとの間で送信されるアナログ映像データを復号化するための回路に向けられる。以下に更に詳細に説明されるように、映像ソースから受信された入力映像サンプルの数及びコンテンツは、映像ソースにおける動作時の色空間に依存する。どの色空間が使用されるかにかかわらず、各映像サンプルは指定色空間内で感知又は測定された量の光を表す。

【0014】

入力ディジタル映像サンプルのストリームが符号化器において受信されると、入力ディジタル映像サンプルは、疑似雑音特性を有する複数の複合ＥＭ信号を生成するために、（１）入力映像サンプルを所定配列に従って符号化器入力ベクトル内へ割り当てることにより繰り返し分散され、（２）ＳＳＤＳベース変調を複数の符号化器入力ベクトルの各々へ適用すること（直交コードを適用すること）により符号化される。（３）アナログＥＭ信号は伝送媒体上で送信される。受信側では、（４）入力アナログＥＭ信号は、サンプルを出力ベクトル内へ再構築するために同じ直交コードを使用してＳＳＤＳベース復調を適用することにより復号化され、次に（５）出力ベクトルは電圧としてディスプレイへ提示される。この結果、色及び画素関連情報を含む時系列映像サンプルの元ストリームが映像ソースから映像シンクへ伝えられる。

【0015】

映像ソースにおいて捕捉され、変換されると、ディジタル映像データは、符号化され、近実時間表示のために映像ディスプレイへ送信され得る。捕捉された映像データもまた、後で時間シフトモードで視るために格納され得る。いずれの場合も、アナログＳＳＶＴ信号が、映像ソース（又はストレージデバイス）から受信されたディジタル映像データをディスプレイ（又はストレージ）の映像シンクへ送信するために使用される。ＳＳＶＴ信号は、コンピュータ又は他のプロセッサから発し、ディスプレイユニット（映像シンク）へ配送され得、従ってディスプレイユニットの外側で発生し得る、又はＳＳＶＴ信号はディスプレイユニット又はディスプレイパネル自体内で生成され得る。

【0016】

本発明は、そのさらなる利点と共に、添付図面と併せて取り込まれた以下の説明を参照することにより、最も良く理解される。

【図面の簡単な説明】

【0017】

【図1】ディスプレイユニット内のディスプレイパネルへのディジタル信号の従来技術の配送を示す。

【図2】ディスプレイパネルなどのディスプレイの従来技術のディスプレイドライバアーキテクチャを示す。

【図3】ディスプレイユニットのＳｏＣの近くの変換を使用することによるアナログ映像信号のディスプレイパネルへの配送を示す。

【図4】ローカルサイト映像システムのディジタル映像プロセッサの近くで変換を使用することによるアナログ映像信号のディスプレイユニットへの配送を示す。

【図5】ディスプレイユニット内の変換及び符号化を使用することによるＳＳＶＴアナログ映像信号のディスプレイパネルへの配送を示す。

【図6】ディスプレイソースドライバの例を示す。

【図7】復号化ユニット及びその出力のより詳細な図を示す。

【図8】サンプルをバッファし、次に増幅するソースドライバを示す。

【図9】図８からの復号器６５６のうちの１つの復号器のブロック線図である。

【図10】図８からの収集器のブロック線図である。

【図11】現世代ＧＰＵだけでなくＳＳＶＴ送信器も含むカスタムプリント回路基板であるＧＰＵ・ツー・ザ・ガラス（ＧＰＵ－ｔｏ－ｔｈｅ－ｇｌａｓｓ）プラットホームを示す。

【図12】システム・オン・モジュールが現世代ＧＰＵだけでなくＳＳＶＴ送信器も含むＧＰＵ・ツー・ザ・ガラスシステム・オン・モジュール（ＳｏＭ：ｓｙｓｔｅｍ ｏｎ ｍｏｄｕｌｅ）を示す。

【図13】強化型ＧＰＵが完全集積化ＳＳＶＴ送信器を含む強化型ＧＰＵ・ツー・ザ・ガラスシステムを示す。

【図14】どのように信号サンプル（この場合はアナログ値）が符号化器内で符号化され、次に電磁気的経路上で送信されるかを示す例である。

【図15】ディジタル値である信号サンプルへ適用可能である新規符号化技術を示す。

【図16】図１４の符号化器を使用して符号化されたアナログ入力レベルの復号を示す。

【図17A】アナログ符号化器及び対応アナログ復号器の使用を示す。

【図17B】ディジタル符号化器及び対応アナログ復号器の使用を示す。

【図17C】電磁気的経路上で到達した符号化アナログ信号を復号化するためのディジタル復号器の使用を示す。

【図18】電磁気的経路を介し送信されたＳＳＶＴ波形のシミュレーションを示す。

【図19】４つの復号器のうちの１つの復号器の論理図である。

【図20】示されたような代表的復号器トラック回路の線図である。

【発明を実施するための形態】

【0018】

映像ディスプレイシステムでは、入射光の信号への変換は通常、ソースアセンブリにより行われ、所定変換は、１又は複数の電磁気的経路上でソースアセンブリから、所定フォーマットを受信し、受信されたペイロードを人が視るために好適な放射光を生成するための好適な出力デバイスと共に使用される信号へ変換するシンクアセンブリ（ディスプレイ又は映像プロセッサであり得る）へ運ばれるペイロードのフォーマットを判断することになる。

【0019】

映像信号のディジタル化は、本システムの信号ソースにおいて（しばしばＧＰＵにおいて）発生し、次に、ディジタル信号は、通常、高性能配線系の組み合わせを使用して、ディスプレイソースドライバへ転送されることが理解され、ここで、ディジタル信号は、表示画素上へロードされるアナログ信号へ再び戻される。従って、ディジタル化のただ一つの目的は映像ソースから表示画素へのデータ転送である。従って、我々は、ディジタル化を（可能な程度に）纏めて回避することと、アナログデータを映像ソースからディスプレイドライバへ直接転送することとがはるかに有益であるということを理解する。これは我々の新規ＳＳＶＴ符号化を使用して行われ得、それにより、ソースドライバにおいて再び復号化される精確なアナログ電圧が得られる。アナログデータは高精度を有するので、高ビット深度の必要性はない。これは、サンプルレートがディジタル転送の場合よりも少なくとも１０倍低く、拡張のためのさらなる帯域幅を残すことを意味する。

【0020】

更に、ディスプレイパネルを実際に駆動する必要がある端点における電力よりもより少ない電力が必要とされる点で、Ｄ／Ａ変換を行うことがはるかに容易であることが認識される。従って、映像ソースからアナログ信号が生成される必要のある場所まで、ディジタル信号をずっと輸送する代わりに、ディジタル化により通常有するだろうサンプルレートよりも非常に低いサンプルレートで、アナログ信号をディスプレイへ輸送する。これは以下のことを意味する：毎秒ギガビットを多くの線上で送信する必要がある代わりに、アナログ信号の場合には毎秒僅か数メガサンプルで済ませることができ、従って、使用する必要があるチャネルの帯域幅を低減する。更に、従来技術のディジタル輸送により、あらゆるビットは約１．２５ｃｍだけを占める（ケーブル内の伝搬は約０．２ｍ／ｎｓであることを考慮すると、１６Ｇｂｐｓは１／１６ｎｓ／ｂｉｔを意味するので、１ビットは０．２／１６メートルである）一方で、アナログデータを輸送することは利用可能な空間の量が１０倍増加する結果となり、追加の利用可能な帯域幅を意味する。

【0021】

更に、ディジタルデータ内のビットは良好に定義されなければならない。この定義はエラー及び雑音にかなり敏感であり、高点及び低点を非常に精確に検出することができる必要がある。一方、提案されたアナログ輸送は、はるかに低感度である。これは（例えば、ディスプレイ内の一方の側から他方の側に延びる）ケーブルの品質が高くなくてもよいということを意味する。

【0022】

本発明は、コンピュータシステム、テレビ、モニター、マシンビジョン、自動車ディスプレイ、仮想又は拡張現実ディスプレイ、その他において使用される高分解能高ダイナミックレンジディスプレイに特に適用可能である。

【0023】

（映像情報のディスプレイパネルへの従来（ディジタル）輸送）
図１は、ディジタル信号のディスプレイユニット１００内のディスプレイパネルへの従来技術の配送（いわゆる「ディスプレイ接続性」）を示す。本開示の目的のために、「ディスプレイパネル」は、視るための光を生成する画素を実装するディスプレイの内部部分を指す一方で、「ディスプレイユニット」は、ディスプレイパネル、パネルアセンブリ、フレーム、ドライバ、ケーブル布線、及び映像を生成するための関連エレクトロニクスを含む、（通常は）矩形の筐体全体を指す。一般的に、各々が表示間隔（フレーム速度の逆数）当たりＯ（Ｎ）回更新されるＯ（Ｎ^２）画素を含む大量生産可能ディスプレイパネルは、Ｏ（Ｎ）電圧により制御される。

【0024】

ディスプレイユニットのシステムオンチップ（ＳｏＣ：ｓｙｓｔｅｍ－ｏｎ－ａ－ｃｈｉｐ）１１０へのＨＤＭＩ_{（登録商標）}コネクタ（ＲＪ４５コネクタなど）を介したディスプレイユニット内へのディジタル映像信号１１２の入力を示す。ＳｏＣ１１０は、Ｖ－ｂｙ－ＯｎｅＨＳ標準１１６を介し、ディジタル信号をタイミングコントローラ１２０（ＴＣＯＮ：ｔｉｍｉｎｇ ｃｏｎｔｒｏｌｌｅｒ）へ輸送する。次に、タイミングコントローラ１２０は、ディジタル信号をディスプレイパネルの画素内への入力のためのアナログへ変換するために、ディスプレイパネル１１８のソースドライバ内の任意数のＤＡＣ（Ｄ／Ａ変換器）１２２へのビットシリアル輸送１２１（例えばＳｅｒＤｅｓ、ＬＶＤＳ又はＣＥＤＳ）を使用する。ディジタル輸送はまた、ＭＬＶＤＳ、ＤＤＩなどを使用し得る。制御信号１１４は映像フレーミングフラグ（Ｖｓｙｎｃ、Ｈｓｙｎｃ、など）、構成パラメータ、ゲートドライバ制御信号、ＦＲＣグレイスケール、ドライバパラメータ設定、バックライト制御、コントラスト制御、などを提供する。

【0025】

上記欠点に加えて、このディスプレイ接続性ディジタル輸送は、高速ディジタル回路への依存に起因してより高いＥＭＩ／ＲＦＩ懸念を生じ、高電力を必要とし、同期するのが困難であり、及び、比較的高価な集積回路プロセスを使用して実現されなければならない。更に、例えば８Ｋ Ｖ－ｂｙ－Ｏｎｅ ＨＳは、３．５Ｇｂｐｓにおいて４８個の配線対を必要とする。

【0026】

更に、ディスプレイ接続性のこれらの欠点は、ローカルサイト映像接続性においても同様に存在する。例えば、コンピュータのＧＰＵは（Ｖ－ｂｙ－Ｏｎｅ ＨＳ、ＭＬＶＤＳ、ＤＤＩ、などを介し）ディスプレイユニットへディジタル的に輸送される映像信号を生成し、ここで、再び、ソースドライバ内のＤＡＣは信号をアナログへ変換する。通常、ＧＰＵチップはマイクロプロセッサにできるだけ近いシステム／マイクロプロセッサボード上に配置される。

【0027】

従って、ＳｏＣ、ＧＰＵ又はディジタル映像プロセッサにできるだけ近いディジタルからアナログへのディジタル映像信号の変換を行うことは、ディスプレイパネルのソースドライバ内のＤＡＣの必要性をなくすだけでなく、ディスプレイユニット内の又はディスプレイユニットへのディジタル信号の代わりにアナログ信号を輸送する際の上記利点も実現することが認識されよう。

【0028】

図２は、ディスプレイパネル１１８などのディスプレイの従来技術のディスプレイソースドライバアーキテクチャを示す。ソースドライバ２００（通常９００～１，０００以上の出力を有する）が示されている。ＤＩＯ１及びＤＩＯ２が系列のうちの任意の２つを（シフトレジスタ２２０を介し）接続するように、最上行を介して一緒にカスケードされるあらゆるディスプレイ内には、このソースドライバの複数のインスタンスが存在する。従ってドライバは水平方向に伸び、典型的なディスプレイユニット内には、これらのドライバのうちの１～２０が存在する。データ入力２１０は、ＳｏＣのタイミングコントローラから来る直列ディジタルデータである。各ソースドライバは、通常、ディジタル部２０２と、ＤＡＣ２３０を含むアナログ部２０４とを有する。出力２４０－２４４は、当該技術領域においてよく知られているように、各画素のソースを駆動するためにディスプレイ列内へ（すなわちディスプレイのガラス内へ直接）出力される。

【0029】

ソースドライバ２００は、そのドライバ領域の大部分が、ディスプレイの列ラインへ提供される関連信号より１０ｘ高いデータ速度を必要とするディジタルエレクトロニクスにより使用されるということを必要とする。これは、任意の（ディジタル又はアナログ）回路により消費される全電力がスイッチング周波数（通常はクロック周波数）に線形に依存するので不利である。

【0030】

（ディスプレイ接続性）
図３は、ディスプレイユニット３００のＳｏＣ１１０において又はその近くにおいて変換を使用するアナログ映像信号のディスプレイパネル３１８への配送を示す。この実施形態では、ディジタル映像信号のアナログＳＳＶＴ信号への変換及び符号化はディスプレイユニット自体内で（更にはパネルアセンブリ内で）発生し、従ってディスプレイ接続性を改善する。示されるのは、ＨＤＭＩコネクタ（又は、本発明はインターネット上でストリームされたコンテンツと共に動作するので、ＲＪ４５コネクタなど）を介する、ディジタル映像信号３１２のシステムオンチップ３１０への入力である。ディジタル信号は、ＳＳＶＴ送信器３１５（集積回路（例えばチップ）内に実装され得る）へ、Ｖ－ｂｙ－Ｏｎｅ（又は他のビットシリアル送信）を介して送信され、ＳＳＶＴ送信器は、新規ＳＳＶＴソースドライバ３２０によりディスプレイパネル３１８へ輸送されるディジタル映像信号を、スペクトル拡散映像輸送（ＳＳＶＴ）信号３１６に変換する。示されないのは、ＳｏＣ３１０とＳＳＶＴ送信器３１５との間に配置されるタイミングコントローラ（ＴＣＯＮ）である。一実施形態では、ＳＳＶＴ送信器３１５はそれ自身の集積回路内に実装され、ＳｏＣとＴＣＯＮとは分離されており、別の実施形態では、ＳＳＶＴ送信器３１５及びＴＣＯＮの両方は単一集積回路内に合成され、別の実施形態では、送信器３１５、ＴＣＯＮ及びＳｏＣはすべて単一集積回路内に合成される。この図では示されていないが、ＴＣＯＮが別個であれば、ＳｏＣ３１０とＳＳＶＴ送信器３１５との間に配置されるだろう。

【0031】

制御信号３１４もまた、上述のようにゲートドライバ制御信号、ＦＲＣグレイスケール、ドライバパラメータ設定、バックライト制御、コントラスト制御などを提供し得るが、これは必須ではない。ディスプレイパネル３１８は、任意数のＳＳＶＴソースドライバ３２０（任意数のチップとして実装される）同士を関連付けた。次に、ＳＳＶＴソースドライバ３２０は、以下に更に詳細に述べられるように、アナログＳＳＶＴ信号３１６をディスプレイパネルにより期待されるアナログ電圧へ復号化する。ディスプレイパネルドライバチップセットが集積回路３１５及び３２０を含むことが企図される。

【0032】

いかなるＤＡＣ（Ｄ／Ａ変換器）も、ディスプレイパネルにおいて必要とされず、以下に説明される新規ソースドライバ内にも必要とされない、ということに留意されたい。有利には、ディスプレイユニット３００は成熟ＩＣプロセスにおいて実現され得、ＥＭＩ／ＲＦＩ放射は義務付けられた限度を十分に下回り、１／２の電力だけが必要とされ、同期することが容易であり、８Ｋディスプレイは、１．６ＧＨｚにおいて８つの配線対、又は６８０ＭＨｚにおいて１８の配線対をのみ必要とすることになる。対照的に、システムオンチップ（ＳｏＣ）からのディスプレイユニット内のディジタル映像信号の従来技術の輸送は、比較的高価なＩＣプロセスにおいて実現されなければならず、高速ディジタル回路への依存に起因してＥＭＩ／ＲＦＩ放射が懸念され、８Ｋ／６０Ｈｚディスプレイは１６Ｇｂｐｓにおいて８つの配線対、又は３．５Ｇｂｐｓにおいて３６の配線対を必要とすることになる。

【0033】

（ローカルサイト映像接続性）
図４は、ローカルサイト映像システムのディジタル映像プロセッサ近くの変換を使用する、アナログ映像信号のディスプレイパネルへの配送４００を示す。この実施形態では、ディジタル映像信号のアナログＳＳＶＴ信号への変換及び符号化は、ディスプレイユニット４０１又はディスプレイパネルの外側で発生する。従って、ディスプレイユニット４０１への入力はアナログＳＳＶＴ信号である。ディジタル映像信号を生成するコアＡＩ／ＭＬ ＧＰＵ４１０が示され；ＳＳＶＴ送信器４１４は、ディスプレイユニットへ、従ってディスプレイパネル４１８へ輸送されるディジタル信号を、アナログスペクトル拡散映像輸送（ＳＳＶＴ）信号４１６へ符号化する。ディスプレイユニットは任意数のＳＳＶＴソースドライバ４２０を含み、次に、ＳＳＶＴソースドライバ４２０は、以下に更に詳細に述べるように、ＳＳＶＴ信号を、ディスプレイパネルにより期待されるアナログ電圧へ復号化する。いかなるＤＡＣ（Ｄ／Ａ変換器）も、ディスプレイユニット内で、ディスプレイパネルにおいて、又はドライバ内で必要とされないということに留意されたい。

【0034】

映像データが処理されるＧＰＵ４１０はコンピュータ内にあり得る。ＳＳＶＴ送信器４１４により変換され、符号化されると、アナログ信号４１６はディスプレイユニット４０１へ輸送される。ディスプレイユニットは、すぐ近くに、１０メートル離れたところに、又は更に遠くにあり得る。従って、グラフィック又は映像プロセッサ（実効的にコンピュータであり得る）からの情報経路は、当該データ経路内のいかなる場所においても決してディジタルであることなく、多くの転送接続を通ってディスプレイユニットへ直接行く。元来、映像信号は、それがＧＰＵ４１０へ輸送される、図４に示すようなカメラ又は同様なデバイスにおいて始まり得る。映像信号はまた、カメラ、映像プロセッサ又はインターネットモデムから発し得、この場所において、送信器４１４を使用してＳＳＶＴ信号に変換され得る。

【0035】

有利には、ＳＳＶＴ信号へのＤ／Ａ変換及び符号化を行う（すなわち、ディスプレイユニット自体内で変換及び符号化を行わない）ディスプレイユニットのさらなる上流側では、圧縮ディジタル映像信号をＨＤＭＩケーブル全体にわたって転送するために圧縮を行う必要がないので、より多くの利点が得られる。この特定の実施形態では、ＧＰＵ内の全分解能ディスプレイ情報を扱い、次に、ＧＰＵにおいてチップに対する変換及び符号化を行い、次に、すべての転送は、当該信号がディスプレイユニットに到達するまで比較的低周波のＳＳＶＴ信号を介する。この場合、我々は、いかなる内部圧縮もなしに、ＧＰＵソースからディスプレイユニット終点までの全表示分解能を全フレーム速度で扱った。

【0036】

（ディスプレイ接続性詳細）
図５は、ディスプレイユニット内の変換及び符号化を使用する、ディスプレイユニット５００のディスプレイパネル５５０へのＳＳＶＴアナログ映像信号の配送を示す。この実施形態では、ディジタル映像信号のアナログＳＳＶＴ信号への変換及び符号化はディスプレイユニット５００自体内で発生し、従ってディスプレイ接続性を改善する。ディスプレイユニットのＳｏＣ及びＴＣＯＮは示されていない。上述のように、以下の３つ以上の商業的実施形態が存在し得る：ＳＳＶＴ送信器が混合信号集積回路中に埋め込まれ、ＴＣＯＮ及びＳｏＣが個別部品である（ＳＳＶＴ送信器「アダプタチップ」が、レガシーＴＣＯＮと本明細書において説明される新規ソースドライバとの間に挿入される：ＳＳＶＴ送信器は、ＴＣＯＮ出力信号をＳＳＶＴ信号に翻訳する）ディスクリート実装形態；ＳＳＶＴ送信器が単一ＩＣ内のＴＣＯＮと共に集積化され、ＳｏＣはディスクリートである、混合実装形態；及び、できるだけ多くの機能がカスタム混合信号集積回路内に集積化される（ＳＳＶＴ送信器はＴＣＯＮ及びＳｏＣと共に集積化される）完全集積化実装形態。

【0037】

実証システム（示されない）では、ＳＯＣディジタル機能は、ＨＤＭＩ２．０を介しＦＰＧＡキャリア基板と通信するＧＰＵ内に実装され、ＦＰＧＡキャリア基板は、アナログサブシステム内のＳＳＶＴ送信器を実装するカスタム混合信号ＰＣＢと通信する、ＴＣＯＮディジタル機能を実装する。ＳｏＣ機能（圧縮されたディジタル映像信号を圧縮解除することなど）はＧＰＵ内のソフトウェアで行われる一方で、ＴＣＯＮ機能（ゲート及びソースドライバのタイミング信号を生成することなど）は、ソフトウェアにおいて、ＦＰＧＡ上のソフト回路中で行われる。

【0038】

図５のこの例では、ディスプレイパネル５５０は、５５”ＨＤＲ ４Ｋ６０ディスプレイユニット内にある示されたパネルフレーム５５１内にある。示されるように、ＳＳＶＴ送信器５４０及びパネルフレーム５５１はすべてディスプレイユニット５００内にある。ディスプレイパネル５５０は任意のサイズのディスプレイパネルであり得、ＶＲヘッドセット内のディスプレイ又はディスプレイ群であり得、フロントガラス、サンバイザーの画面などの上へ表示が投影されるヘッドアップディスプレイ（ＨＵＤ）であり得る。

【0039】

入力信号がたとえＳＳＶＴでなくても、ディスプレイユニット内のＳＳＶＴ信号（すなわちディジタル映像信号である）を内部で使用すると、著しい利点がある。従来技術のディスプレイユニットでは、我々は、ＨＤＭＩ信号を圧縮解除し、次に、ディスプレイユニットの受信端からディスプレイユニット内のすべての場所へ転送されなければならない完全（ｆｕｌｌ ｆｌｅｄｇｅｄ）全ビットレートディジタルデータを有する。それらの接続は６４又は８０インチディスプレイにとって極めて長くなり得る；即ち、ディジタルデータを、入力があるユニットの片側から最終ディスプレイソースドライバがある反対側へ転送しなければならない。従って、ディジタル信号を内部的にＳＳＶＴに変換し、次に当該ＳＳＶＴ信号をソースドライバが配置されたディスプレイユニットのすべての場所へ送信するという利点がある。具体的には、これらの利点は、より低い周波数、より低いＥＭＩ信号を使用し、埋め込まれた同期／低遅延初期化から恩恵を受けることが可能であるということである。

【0040】

図５内にはまた、ソースドライバ５８６のＳＳＶＴ符号５９２と、ゲートドライバ５６０の電力及び制御信号５９０とを生成する、ＳＳＶＴ送信器５４０が示される。剛体ＰＣＢ５８２と、各々がディスプレイパネルのソース電圧を生成するソースドライバ５８６を保持する個々のフレキシブルＰＣＢ５８４とが含まれる。以下に更に詳細に述べるように、信号６０８は任意に、ＳＳＶＴ信号の符号化を支援するために、ディスプレイパネルに関する情報を送信器５４０に提供する。ゲートドライバ制御信号５９０の生成はソースドライバからの同期情報に基づきタイミングコントローラ（又は他の特定ハードウェアにより）により行われ得る。

【0041】

通常、ＳＳＶＴ送信器とＳＳＶＴ受信器（この場合ソースドライバ５８６）とは、伝送媒体により接続される。様々な実施形態では、伝送媒体は、ケーブル（ＨＤＭＩ、フラットケーブル、光ファイバケーブル、金属ケーブル、非金属カーボントラックフレックスケーブルなどの）であってもよいし無線であってもよい。伝送媒体の無数のＥＭ経路（符号化器当たり１つの経路）が存在し得る。ＳＳＶＴ送信器は分配器及び複数の符号化器を含む。ＳＳＶＴ受信器は複数の、符号化器と同じ数の復号器を含むことになる。伝送媒体上の経路の数は１～２以上の任意の数の範囲である。この例では、媒体は、ケーブル、ＰＣＢ上のトレース、ＩＣ内部接続、及び当業者により使用される他の媒体の組み合わせとなる。

【0042】

動作中、色値及び画素関連情報を含む時系列映像サンプルのストリームが、ディスプレイユニット５００において映像ソースから受信され、ＳｏＣ及びＴＣＯＮを介しＳＳＶＴ送信器５４０へ配送される（ＳｏＣによる処理は当該技術領域において知られているように行われ得る）。映像ソースから受信された入力映像サンプルの数及びコンテンツはソースにおける動作中の色空間に依存する（サンプルは白黒であり得る）。どの色空間が使用されるかにかかわらず、各映像サンプルは指定色空間内の感知又は測定された量の光を表す。

【0043】

入力ディジタル映像サンプルのストリームがＳＳＶＴ送信器内で受信されると、入力ディジタル映像サンプルは、（１）映像サンプルを所定配列（符号化器当たり１つのベクトル）に従って符号化器入力ベクトル内へ割り当てることにより繰り返し分散され、（２）疑似雑音特性を有する複数のコンポジットＥＭ信号（各符号化器から１つのアナログ信号）を生成するために直交コードを使用して複数の符号化器入力ベクトルの各符号化器入力ベクトルへＳＳＤＳベース変調を適用することにより符号化される。次に、（３）アナログＥＭ信号（経路当たり１つの信号）が伝送媒体上で送信される。

【0044】

説明の目的のため、４つのベクトルＶ_０、Ｖ_１、Ｖ_２及びＶ_３を構築するために分配器により実施される１つの可能な配列は各々が色情報のＮ個サンプルを含む配列である。この例では、幾つかの組のサンプルの露出された色情報はそれぞれ「ＲＧＢ」である。この例における幾つかの組のサンプルの露出されたＲＧＢサンプルは、左から右へベクトルＶ_０、Ｖ_１、Ｖ_２及びＶ_３へ割り当てられる。換言すれば、最も左側のサンプルの”Ｒ”、”Ｇ”及び”Ｂ”値並びに次の組のサンプルの”Ｒ”信号はベクトルＶ_０へ割り当てられる一方で、次のサンプルの次の（左から右への）”Ｇ”、”Ｂ”、”Ｒ”及び”Ｇ”値はベクトルＶ_１へ割り当てられ、次の（左から右への）”Ｇ”、”Ｂ”、”Ｒ”、及び”Ｇ”値はベクトルＶ_２へ割り当てられ、次の（左から右への）”Ｒ”、”Ｇ”、”Ｒ”、及び”Ｒ”値はベクトルＶ_３へ割り当てられる。第４のベクトルＶ_３がその信号へ割り当てられると、上記プロセスは、４つのベクトルＶ_０、Ｖ_１、Ｖ_２及びＶ_３の各々がＮサンプルを有するまで繰り返される。様々な実施形態では、Ｎサンプルの数は広く変動し得る。

【0045】

一例として、Ｎ＝６０を有する実施形態を考察する。この場合、４つのベクトルＶ_０、Ｖ_１、Ｖ_２及びＶ_３に含まれるＮサンプルの合計数は２４０（６０×４＝２４０）である。４つの符号化器入力ベクトルＶ_０、Ｖ_１、Ｖ_２及びＶ_３は、完全に構築されると、８０（２４０／３＝８０）の個別組のサンプル（ここで、Ｓ＝３）を含む。換言すれば：
●ベクトルＶ_０はサンプルＰ_０、Ｎ_０～Ｐ_０、Ｎ_Ｎ－１を含み；
●ベクトルＶ_１はサンプルＰ_１、Ｎ_０～Ｐ_１、Ｎ_Ｎ－１を含み；
●ベクトルＶ_２はサンプルＰ２、Ｎ_０～Ｐ２、Ｎ_Ｎ－１を含み；及び
●ベクトルＶ_３はサンプルＰ_３、Ｎ_０～Ｐ_３、Ｎ_Ｎ－１を含む。

【0046】

上記例は単に例示的であり、従って制限と解釈されるべきでないということが理解されるべきである。サンプルの数Ｎは大体６０であり得る。また、各組のサンプルの露出された色情報は任意の色情報（例えばＹ、Ｃ、Ｃｒ、Ｃｂ、など）であり得、ＲＧＢに制限されないということが理解されるべきである。伝送媒体上のＥＭ経路の数もまた広範に変動し得る。従って、ベクトルＶの数及び符号化器の数もまた広範に１から２以上の任意の数まで変動し得る。数にかかわらずベクトルを構築するために使用される配列方式は任意であるということも理解されるべきである。任意の配列方式が使用され得、送信側で使用されるどちらの配列方式がまた受信側で使用されるかによってのみ制限される。

【0047】

次に、Ｎサンプルの各ベクトルは、その対応符号化器により符号化され、本明細書において説明され、図１４－１７において具体的に示される符号化方式を使用して、並列のＬ出力レベルを生成する。好適には、Ｌ≧Ｎ≧２。説明したように、符号化はアナログ（ＤＡＣが符号化器の前に置かれる）であってもよいし、ディジタル（Ｌ個のレベルが送信される前にＤＡＣによりアナログへ変換される）であってもよい。次に、Ｌアナログ出力レベルはＳＳＶＴ信号の一部としてそのＥＭ経路上でＳＳＶＴ受信器（この場合ソースドライバ５８６である）へ送信される。有利には、ＳＳＶＴ信号はアナログ信号であり、いかなるＤＡＣもソースドライバにおいて必要とされない。

【0048】

図５には示されないが、ＳＳＶＴ送信器５４０もまたディスプレイユニットの外側に配置され得る。

【0049】

（ディスプレイパネルソースドライバ）
図６はディスプレイソースドライバ５８６を示す。複数のソースドライバが当該技術領域において示され、知られているようにカスケード化される；すなわちこれらは次にディスプレイパネルを駆動する。示されるように、ソースドライバ５８６は、従来技術のソースドライバにおいて必要とされるようなＤＡＣを（表示のためにディジタルサンプルをアナログサンプルに変換するための信号パス内に）必要としない。各ソースドライバの復号化ユニット６１０への入力は、本明細書において説明されるようにディスプレイユニット自体内で又はディスプレイユニットの外部においてのいずれかの上流側で符号化されたアナログＳＳＶＴ信号５９２である。示されるように、ＳＳＶＴ信号５９２はソースドライバ間でデージーチェイン化される。代替実施形態では、各ソースドライバはそれ自身のＳＳＶＴ信号を有することになり、ＴＣＯＮはタイミング情報を各ソースドライバチップへ提供する。

【0050】

復号化ユニット６１０は任意数（Ｐ）の復号器を有し得るが単一復号器だけを有することも可能である。ユニット６１０は（以下に更に詳細に述べられるように）ＳＳＶＴ信号又は信号群を復号化し、無数の再構築されたアナログサンプルストリーム６１２（すなわちアナログ電圧（ソースドライバの出力の数に対応する数のサンプル）を出力する。これらのアナログ出力６１２は、ディスプレイパネルにより必要とされる電圧範囲内でない場合があるので、スケーリングを必要とし得、及びレベルシフタ６２０へ入力され得、レベルシフタ６２０は、電圧を、アナログ変換を使用してディスプレイパネルを駆動するための電圧範囲内の電圧へシフトする。当該技術領域において知られているような任意の好適なレベルシフタ（ラッチ型又はインバータ型のような）が使用され得る。レベルシフタは増幅器とも呼ばれ得る。

【0051】

一例として、復号化ユニットから出て来る電圧範囲は０～１Ｖであり得、レベルシフタから出て来る電圧範囲は－８～８Ｖであり得る（電圧を１フレームおきにフリップする（すなわち、範囲は１フレームに関して－８～０Ｖになり、次のフレームに関して０Ｖ～＋８Ｖになる）ようにレベルシフタに通知するために反転信号６２２を使用して）。このようにして、ＳＳＶＴ信号はその電圧をフレーム毎にフリップさせる必要がない；復号化ユニットは（例えば）正電圧範囲を提供し、レベルシフタは、ディスプレイパネルにより期待されるように電圧を１フレームおきにフリップする。復号化ユニットはまた、ライン反転及びドット反転を実施し得る。反転信号は、どの電圧が切り替わるべきかをレベルシフタに告げる。ＯＬＥＤなどのいくつかのディスプレイパネルはこの電圧を１フレームおきにフリップさせる必要がない。この場合、反転信号は必要とされなく、従ってレベルシフタは電圧を１フレームおきにフリップしないだろう。ＬＣＤなどのディスプレイパネルはこの電圧フリップを必要とする。反転信号６２２は以下に説明されるように復号化ユニットから回復される。

【0052】

また、レベルシフタ６２０への入力は利得及びガンマ値であり得；利得は、どれだけの増幅が適用されるかを判断し、ガンマ曲線は、光束と光束の人の光知覚を線形化する知覚された輝度とを関係付ける。通常、従来技術のソースドライバでは、利得及びガンマの両方はディスプレイパネルの製造特性により判断される設定値である。アナログレベルシフタ６２０では、利得及びガンマは以下のように実現され得る。ガンマは一実施形態ではシステムのディジタル部において実現され、レベルシフト及び利得は出力段増幅を設定することによりドライバにおいて実現される。ガンマの場合、この実現はまた、非線形増幅特性を実現することにより出力ドライバにおいて可能である。シフトされると、サンプルは、当該技術領域において知られているように、ディスプレイパネルのそれらの対応列内のソース電極を駆動するために使用される出力６３４内へ出力される。

【0053】

特定ディスプレイパネル上の最終表示のためにＳＳＶＴ符号を適切に符号化するために（ディスプレイユニット自体内で又は当該ディスプレイユニットの外側のより遠い上流側で符号化されるかにかかわらず）、当該ディスプレイパネルの様々な物理的特徴又は特性がＧＰＵ（又は他のディスプレイコントローラ）により必要とされる（即ち、どのエンティティがＳＳＶＴ符号化を行うかにかかわらず）。これらの物理的特性は、６０８とラベル付けされ、とりわけ分解能、モザイク化、バックライトレイアウト、色プロファイル、アスペクト比及びガンマ曲線を含む。分解能は特定ディスプレイパネルに関して定数であり；モザイク化は、パネルの面をいくつかの領域へ規則的所定やり方でフラクチャ化するやり方を指し、画素の単位であり；バックライトレイアウトは、バックライトパネルの分解能及び拡散特性を指し；色プロファイルはすべて原色の精確な輝度応答であり、画像の精確な色を提供し；、ディスプレイパネルのアスペクト比は離散的な既知値を有することになる。

【0054】

特定ディスプレイパネルのこれらの物理的特徴は、多種多様なやり方で特定ディスプレイコントローラへ配送、ハードワイヤード、又は提供され得る。図５に示す例では、信号６０８は、これらの物理的特徴の値をディスプレイパネルから（又はディスプレイユニット内の別の場所から）ＳＳＶＴ送信器５４０へ直接配送する。又は、特定ディスプレイユニット内に埋め込まれたＳＳＶＴ送信器５４０は、送信器内でハード符号化されたこれらの値を伴う。又は、特定ディスプレイコントローラは特定タイプのディスプレイパネルだけと共に使用されるように意図されており、その特性値は当該ディスプレイコントローラ内へハード符号化される。

【0055】

ディスプレイパネルへの入力はまた、バックライトのＬＥＤを（すなわち、いつスイッチオンされるべきかと、どのレベルでかとを）指示するバックライト信号６０４であり得る。換言すれば、ディスプレイパネルへの入力は通常、画像の低分解能表現であり、このことは次のことを意味する：バックライトＬＥＤは、ディスプレイが明るくなる必要がある場所で点灯し、ディスプレイが薄暗い必要がある場所で薄暗くなる。バックライト信号は、ＳＳＶＴ信号内へも埋め込まれ得るモノクロ信号であり得（すなわち、他の並列映像信号、（例えば）Ｒ、Ｇ及びＢと共に進む別の並列且つ独立な映像信号であり得）、低分解能又は高分解能のものであり得る。

【0056】

復号化ユニット６１０からの出力は、ゲートドライバとソースドライバとを同期させるためにディスプレイパネルの左縁のゲートドライバ５６０とタイミング制御情報を共有するゲートドライバ制御信号６０６である。通常、各復号化ユニットはゲートドライバの同じタイミング制御情報を取得するタイミング取得回路を含み、ソースドライバフレックスフォイルの１又は複数（通常最左端及び／又は最右端ソースドライバ）が当該タイミング制御情報をゲートドライバへ導くことになる。ゲートドライバのタイミング制御情報は、ＳＳＶＴ信号内に埋め込まれており、従って、確立されたスペクトル拡散技術を使用して当該信号から回復される。

【0057】

通常、従来ディスプレイドライバは「ＣＯＦ」（チップオンフレックス：Ｃｈｉｐ－ｏｎ－Ｆｌｅｘ又はチップオンフォイル：Ｃｈｉｐ－ｏｎ－Ｆｏｉｌ）ＩＣパッケージを使用してガラスへ直接接続される；従来ＣＯＧ（チップオンガラス）も可能であるが、大型ディスプレイに関しては一般的でない。これらのドライバを図６及び７の新規ソースドライバにより置換する（従って既存ディスプレイパネルをＳＳＶＴ使用可能パネルへ転換する）ことが可能である。これらのＩＣの入力は通常、ＰＣＢＡにより纏めて接続され、映像ソース及びタイミングコントローラからの入力信号を提供する。これらのＩＣの入力は、ディスプレイパネルに近くてもよいしそれから遠く離れていてもよく、映像及び制御信号を低価格配線全体にわたって転送する。

【0058】

（ＳＳＶＴ復号化及びソースドライバとの集積化の詳細）
受信側では、各ソースドライバの復号器は、伝送媒体上で受信された差動ＥＭレベル信号のストリームを復号化してディスプレイに好適なフォーマットへ戻す責任がある。好適なフォーマットでは、サンプル内に含まれる映像コンテンツはフレームからフレームへ映像ディスプレイ上に提示され得る。その結果、任意の映像ソースによる映像捕捉は映像シンクにより再生成され得る。代替的に、復号化された映像情報は時間シフトモードで後での表示のために格納され得る。

【0059】

図７はソースドライバの復号化ユニット６１０のより詳細な図を示す。Ｐは、送信側で符号化器により互いに密集したやり方で生成されたことが知られている入力された電磁的対の数を表し、各対は（等時性信号であるということを除いて）他のものから独立したＳＳＶＴ信号を運ぶ。ソースドライバはＰ個の復号器７８０と収集器（ブロック７８２、７８６）とを含む。復号器７８０は、送信側のその対の符号化器の逆変換を行い、その入力差動ＥＭレベル信号をＮ個の再構築されたサンプルの出力ベクトルへ再構築する（差動入力よりむしろシングルエンド入力が使用され得るが）。収集器は復号器出力ベクトルサンプル（又は「再構築されたサンプル」）をソースドライバ入力６１２内のその所定位置へ割り当てる。ソースドライバ入力６１２は、ディスプレイパネル内の駆動された列のグループに対応するＳ個の再構築されたサンプルを含む。再タイマー機能が収集器内に含まれる。

【0060】

Ｐ個の復号器７８０（０～Ｐ－１とラベル付けされた）が差動ＥＭレベル信号Ｌｅｖｅｌ_０～Ｌｅｖｅｌ_Ｐ－１（７０２－７０４）をそれぞれ受信するために配置される。それに応答して、復号器７８０の各々は、再構築されたサンプル（サンプル_０～サンプル_Ｎ－１）のＮ個の差動対を生成する。４つの復号器７８０（Ｐ＝４）が存在するケースでは、４つのベクトルＶ_０、Ｖ_１、Ｖ_２及びＶ_３がそれぞれ構築される。サンプルの数Ｎは、早期符号化のために使用される直交コードの数に正確に等しい。すなわち、使用されるＮ個の直交コード（コードブックからのＮ個のコードを意味する）が存在する。

【0061】

再構築バンク７８２は、各復号化間隔の終わりに４つの復号器出力ベクトルＶ_０、Ｖ_１、Ｖ_２及びＶ_３の各復号器出力ベクトルのＮ個の再構築されたサンプル（サンプル_０～サンプル_Ｎ－１）の差動対の各々をサンプル＆ホールドする。次に、これらの受信された差動対の電圧信号は４つのベクトルＶ_０、Ｖ_１、Ｖ_２及びＶ_３の各ベクトルのサンプル（サンプル_Ｎ－１～サンプル_０）としてそれぞれ出力される。本質的に、各再構築バンクは差動対電圧から単一電圧へ再構築する。中継バンク７８６は、以下に更に詳細に述べられるように、４つの復号器出力ベクトルＶ_０、Ｖ_１、Ｖ_２及びＶ_３の各ベクトルのすべての再構築されたサンプル（Ｎ_ｎ－１～Ｎ_０）を受信し、アナログ出力バッファとして働く。中継バンク７８６内へ移動されると、サンプルは、復号化されたＳＳＶＴ信号から導出されたラッチ信号６３２によりトリガされる。ラッチ信号はソースドライバ間でデージーチェイン化され得る。中継バンクから解放されると、サンプルはレベルシフタ６２０へ送信される。

【0062】

復号化ユニット６１０はまた、チャネルアライナ７８７と、各復号器７８０からフレーミング情報及びアパーチャ情報を受信する中継コントローラ７８９とを含む。それに応答して、中継コントローラ７８９は、すべてのサンプルが共通時間間隔（レベル信号がＳＳＶＴ送信器により送信された）から来るということを保証するために中継バンク７８６のタイミングをコーディネートする。この結果、伝送媒体の個別チャネルは、チャネルアライナ７８７及び中継コントローラ７８９がいかなるタイミング差も補償するので必ずしもすべてが同じ長さを有する必要はない。ゲートドライバ制御信号６０６は、タイミング情報をゲートドライバへ（又は中間回路構成へ）提供し、ゲートドライバは延いては正しいタイミング及び制御信号をゲートドライバへ提供し、ゲートドライバ制御信号６０６はチャネルアライナ７８７から発し得る。

【0063】

図７は中継バンク７８６内のサンプルをバッファし次にレベルをシフトする（増幅する）復号器を開示するということに留意されたい；レベルをシフトし、次に出力のサンプルをバッファすることも可能である。

【0064】

（ディスプレイパネルソースドライバアレイ）
図８は、ソースドライバのアレイを実装するための代替実施形態を示す。アレイ６５０は、８Ｋ分解能及び１４４Ｈｚリフレッシュ率を有するディスプレイパネル（すなわち「８Ｋ１４４」パネル）との使用に好適である。図８は、この実施形態では各ソースドライバが単一復号器（すなわち１つの復号器の復号化ユニット）に続いて収集器及び増幅器を含むことを示す一方で、図６及び７は、各ソースドライバがソースドライバの復号化ユニット内に多くの復号器を有し得るということを示す。いずれの手法も使用され得る。

【0065】

示されるのは、各々がＳＳＶＴ送信器５４０からの撚線対である２４個の７２０ＭＨｚＳＳＶＴ信号６５２－６５４である：すなわち、各撚線対は送信器の符号化器から発している。各対は復号器６５６－６５８のうちの１つへ入力され、各復号器は１１．２５ＭＨｚの周波数で６４個のアナログサンプルを出力する。これらのサンプルの各々は２４個の収集器６６２－６６４のうちの１つへ入力され、各収集器は以下により詳細に示されるように、１５復号化間隔毎に一回その出力を更新する前に１５組のこれらのサンプルを収集する。上述のように、各収集器は中継バンク＋再構築バンク（この図面では明示的に示されない）から成る。次に、各収集器からのこれらの９６０個のアナログサンプルは、増幅されたアナログレベル６７０として７５０ｋＨｚ（１１．２５ＭＨｚ×６４／９６０）の周波数でディスプレイパネルのディスプレイ列上へ出力される前に増幅のために７５０ｋＨｚの周波数において増幅器６６６－６６８のうちの１つへ入力される。明瞭さのために、示されないのは図６、７に示される信号６０４、６０６、６０８、６２２、６３２である。

【0066】

理論的に、増幅器又はレベルシフタは、符号化されたＳＳＶＴ信号がより高い電圧であれば、復号化された信号がディスプレイにより必要とされるサンプル電圧を生じれば省略され得る。しかし、ＳＳＶＴ信号は通常低電圧となる（より高い電圧出力がディスプレイのために必要とされる）ので、増幅が必要である。

【0067】

図８はサンプルを収集器６６４内にバッファし次に増幅する復号器を開示するということに留意されたい；すなわち出力のためにサンプルを増幅し、次に収集（バッファ）することも可能である。いずれの実施形態も使用され得る。

【0068】

図９は図８からの復号器６５６のうちの１つの復号器のブロック線図である。示されるのは、復号器へ入力されるＳＳＶＴ信号６５２のうちの１つである。復号器は、チップカウンタ６８０、符号化及び復号化のために使用される直交コードを含むＲＡＭ内に通常は格納されるコードブック６８２、並びに６４個の出力アナログサンプル６８８の各サンプルの各復号化回路のブロック線図６８４を含む。６４個のアナログサンプルの各グループは、１１．２５ＭＨｚにおけるＬサイクルからの１サイクル毎に「有効」として出力される。復号化は特定回路線図と共に以下に更に詳細に説明される。

【0069】

図１０は、図８からの収集器のブロック線図であり、図７からの中継バンク７８６のより詳細を示す。基本的に、個々の収集器は区分化された行バッファ内への直／並列変換を行う。収集器６６２－６６４の各々への示された入力は、１１．２５ＭＨｚの周波数における各復号器からの一組の６４個アナログサンプル６９０－６９２である（示されないのは再構築バンク７８２である）。示されるように、各復号化間隔中、入力する６４個の再構築されたサンプルの新しい組が収集器内に格納され、各収集器は復号化間隔毎に一回満たされる。各１５復号化間隔後、各収集器からの９６０個の格納されたサンプル６９８は、示されるように、ディスプレイパネルの対応列へ配送される前にそれらの対応増幅器６６６－６６８内へ出力される。

【0070】

一特定実施形態では、図８のソースドライバの各々（例えば復号器６５８、収集器６６４及び増幅器６６８）は集積回路内に実装され、各このような集積回路は、図５に示すようにフレキシブルＰＣＢ５８４上に搭載され得る。

【0071】

（特定ディスプレイパネル実施形態）
第１の特定実施形態では、本発明は、特性（８Ｋ１４４分解能／フレーム速度；少なくとも１０ビットの副画素色深度）を有するＴＦＴ ＬＣＤパネルフレームアセンブリなどの大面積ディスプレイパネル（ＬＤＰ：ｌａｒｇｅ－ａｒｅａ ｄｉｓｐｌａｙ ｐａｎｅｌ）内で実施され得；、６５”以上のディスプレイ内の使用に好適である。この実施形態では、ＳＳＶＴ送信器５４０は単一集積回路内に実装され、２４個のソースドライバ５８６があり、各々は単一集積回路内に実装される。送信器５４０は、各々が最大７８０Ｍｓｐｓのｆ_ＳＳＶＴを有する２４個の配線対５９２（ＳＳＶＴ信号）を出力し、各ソースドライバの各入力は最大７８０Ｍｓｐｓのｆ_ＳＳＶＴを有する単一ＳＳＶＴ信号配線対である。この実施形態の光学的特性（例えば色再生、輝度、コントラスト、応答時間）は従来ＬＤＰと同等である。

【0072】

第２の特定実施形態では、本発明は、８Ｋ２４０分解能／フレーム速度；少なくとも１０ビットの副画素色深度の特性を有するＬＣＤパネルフレームアセンブリなどの大面積ディスプレイパネル（ＬＤＰ）内に実装され得；、６５”以上のディスプレイ内の使用に好適である。この実施形態では、ＳＳＶＴ送信器５４０は単一集積回路内に実装され、それぞれが単一集積回路内に実装された２４個のソースドライバ５８６が存在する。送信器５４０への入力はＣＥＤＳ（クロック埋め込み差動シグナリング：ｃｌｏｃｋ－ｅｍｂｅｄｄｅｄ ｄｉｆｆｅｒｅｎｔｉａｌ ｓｉｇｎａｌｉｎｇ）を介し、送信器５４０は、それぞれ最大１，３００Ｍｓｐｓのｆ_ＳＳＶＴを有する２４の配線対５９２（ＳＳＶＴ信号）を出力し；各ソースドライバの各入力は最大１，３００Ｍｓｐｓのｆ_ＳＳＶＴを有する単一ＳＳＶＴ信号配線対であり、各ソースドライバは９６０列を出力する。この実施形態の光学的特性（例えば色再生、輝度、コントラスト、応答時間）は従来のＬＤＰと同等である。

【0073】

（ＳＳＶＴ送信器集積化実施形態）
以下は、ＧＰＵを有するＳＳＶＴ送信器の様々なレベルの集積化について述べる様々な実施形態である。これらの実施形態は、ゲームプレイ、ホームシアター、小売店看板、屋外看板、公共ディスプレイ及びテレビなどの様々な使用ケースに関して上に論述された利点を提供する。下記のこれらの実施形態の各々では、ＳＳＶＴ信号がディスプレイユニットの外部で生成され、次に、映像データをディスプレイユニット内のディスプレイパネル上に表示するための当該ディスプレイユニットのソースドライバへ配送される。従来ディジタル映像輸送技術と比較して、これらの実施形態は、最大１０倍の到達距離、１００倍の雑音耐性を提供し、（集積化のレベルに依存して）より少ない電力を使用する。

【0074】

図１１は、ＧＰＵ・ツー・ザ・ガラスプラットホーム実施形態８００を示し、ここでは、ＧＰＵ・ツー・ザ・ガラスプラットホームは、現世代（又は「レガシー」）ＧＰＵＩＣ８０４だけでなくＳＳＶＴ送信器ＩＣ８０６も含むカスタムプリント回路基板８０２である。この実施形態では、ＳＳＶＴ送信器はＧＰＵ内に集積化されない。映像データは、ストレージ、カメラ、インターネットなど８０８から受信され、ＳＳＶＴ送信器８０６によりＳＳＶＴ信号８１０へ変換され符号化される前にＧＰＵ８０４により処理される。次に、この信号は、任意の好適なＥＭ経路（物理的配線、無線周波数又は光ファイバケーブル）を介しディスプレイユニット８１９へ運ばれ、ここで、信号はソースドライバ８１２－８１８の各々へ配送され、次に、上に説明されたように復号化され、ディスプレイパネル上に表示される。ディスプレイユニットは、上述のような任意の大きなフォーマット、高ダイナミックレンジ、高フレーム速度、高分解能ディスプレイを含み得る。このＰＣＢレベル集積化実施形態は従来の技術と比較して２０％少ない電力を使用する。

【0075】

図１２はＧＰＵツー・ザ・ガラスシステム・オン・モジュール（ＳｏＭ：ｓｙｓｔｅｍ－ｏｎ－ｍｏｄｕｌｅ）実施形態８２０を示し、ここでは、ＳｏＭ８２２は現世代ＧＰＵＩＣ８２４だけでなくＳＳＶＴ送信器ＩＣ８２６も含み；これらのＩＣは良品ダイ（ＫＧＤ：ｋｎｏｗｎ－ｇｏｏｄ－ｄｉｅ）であり得る。この実施形態では、ＳＳＶＴ送信器はＧＰＵ内に集積化されない。映像データは、ストレージ、カメラ、インターネットなど（８２８）から受信され、ＳＳＶＴ送信器８２６によりＳＳＶＴ信号８３０に変換され符号化される前に、ＧＰＵ８２４により処理される。次に、この信号は、任意の好適なＥＭ経路（物理的配線、無線周波数又は光ファイバケーブル）を介しディスプレイユニット８３９へ運ばれ、ここで、信号はソースドライバ８３２－８３８の各々へ配送され、次に、上に説明されたように復号化され、ディスプレイパネル上に表示される。ディスプレイユニットは、上述のような任意の大きなフォーマット、高ダイナミックレンジ、高フレーム速度、高分解能ディスプレイを含み得る。この高レベル集積化実施形態は、従来の技術と比較して５０％少ない電力を使用する。

【0076】

図１３は強化型ＧＰＵツー・ザ・ガラス実施形態８４０を示し、ここでは、強化型ＧＰＵ８４４がＧＰＵダイ内に完全集積化ＳＳＶＴ送信器８４６を含む。映像データは、ストレージ、カメラ、インターネットなど８４８から受信され、ＳＳＶＴ送信器８４６によりＳＳＶＴ信号８５０へ変換され符号化される前に、ＧＰＵ８４４により処理される。次に、この信号は、任意の好適なＥＭ経路（物理的配線、無線周波数又は光ファイバケーブル）を介しディスプレイユニット８５９へ運ばれ、ここで、信号はソースドライバ８５２－８５８の各々へ配送され、次に、上に説明されたように復号化され、ディスプレイパネル上に表示される。ディスプレイユニットは、上述のような任意の大きなフォーマット、高ダイナミックレンジ、高フレーム速度、高分解能ディスプレイを含み得る。この最高レベル集積化実施形態は、従来の技術と比較して６０％少ない電力を使用する。更に、ＧＰＵは同じシリコン内へ集積化されたＳＳＶＴ送信器を有する。従って、すべてのディジタル輸送が非常に短い距離内で発生しているので、単一チップ上の高データレートはそれほど重要ではない。

【0077】

（ＳＳＶＴ信号、符号化及び復号化）
先に述べたように、本発明の様々な実施形態は、他の利点の中でも「アナログＳＳＶＴ信号が、ソースドライバ内のＤＡＣの必要性を省くために、映像情報をディスプレイユニット内へ（又はディスプレイユニットへ）輸送するために使用される」ということを開示する。以下に説明されるのは当該信号の符号化及び復号化のための技術である。

【0078】

本開示の目的のために、電磁気信号（ＥＭ信号）は、その振幅が時間の経過と共に変化する電磁エネルギーとして表される変数である。ＥＭ信号は、配線対（又はケーブル）、自由空間（又は無線）及び光又は導波管（ファイバ）などのＥＭ経路を介し送信器端子から受信器端子へ伝播する。ＥＭ信号は、２次元（時間及び振幅）のうちの一方の次元において独立に連続的又は離散的であるとして特徴付けられ得る。「純粋アナログ」信号は連続時間及び連続振幅ＥＭ信号であり；「ディジタル」信号は離散時間及び離散振幅ＥＭ信号であり；、「サンプリングされたアナログ」信号は離散時間及び連続振幅ＥＭ信号である。本開示は、既存ＳＳＤＳ－ＣＤＭＡ信号を越える改善である「スペクトル拡散映像輸送」（ＳＳＶＴ：ｓｐｒｅａｄ－ｓｐｅｃｔｒｕｍ ｖｉｄｅｏ ｔｒａｎｓｐｏｒｔ）信号と呼ばれる新規離散時間、連続振幅ＥＭ信号を開示する。ＳＳＶＴは、改善された直接スペクトラム拡散方式（ＳＳＤＳ：ｓｐｒｅａｄ－ｓｐｅｃｔｒｕｍ ｄｉｒｅｃｔ ｓｅｑｕｅｎｃｅ）ベース変調を使用するＥＭ経路又は経路上の電磁気信号の伝送を指す。

【0079】

符号分割多重アクセス方式（ＣＤＭＡ：Ｃｏｄｅ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓｓ）は、セル電話通信を含む無線通信技術のために一般的に使用される周知のチャネルアクセスプロトコルである。ＣＤＭＡは、いくつかの異なる送信器が情報を単一通信路上で同時に送信し得る多重アクセスの一例である。電気通信アプリケーションでは、ＣＤＭＡは、複数のユーザが他のユーザからの干渉無しに特定周波数帯を共有することを可能にする。ＣＤＭＡは、各ユーザのデータを符号化するために一意的コードに依存する直接スペクトラム拡散方式（ＳＳＤＳ）符号化を採用する。一意的コードを使用して、複数のユーザの送信は、ユーザ間の干渉無しに組み合わされ、送信され得る。受信側では、同じ一意的コードは、各ユーザが送信を復調して各ユーザのデータをそれぞれ回復するために使用される。

【0080】

ＳＳＶＴ信号はＣＤＭＡとは異なる。入力映像（例えば）サンプルのストリームが符号化器において受信されると、これらは、ＳＶＴＳ信号を生成するために複数の符号化器入力ベクトルのそれぞれへＳＳＤＳベース変調を適用することにより符号化される。次に、ＳＳＶＴ信号は伝送媒体上で送信される。受信側では、入力ＳＳＶＴ信号は、符号化されたサンプルを再構築するために対応ＳＳＤＳベース復調を適用することにより復号化される。この結果、色及び画素関連情報を含む時系列映像サンプルの元ストリームが、複数のユーザからのデータを複数の受信器へ配送するＣＤＭＡと異なり、単一映像ソースから単一映像シンクへ運ばれる。

【0081】

図１４は、どのように信号サンプル（この場合はアナログ値）が符号化器内で符号化され、次に電磁気的経路上で送信されるかを示す単純例を示す。示されるのは、映像フレーム内の個々の画素の電圧を表すＮ個のアナログ値９０２－９０８の入力ベクトルである。これらの電圧は、白黒画像の輝度又は画素内の特定色値の光度（例えば画素のＲ、Ｇ又はＢ色値）を表し得る（すなわち、各値は指定色空間内の感知又は測定された量の光を表す）。画素電圧がこの例では使用されるが、この符号化技術は、センサからの多種多様な信号のうちの任意のもの（ＬＩＤＡＲ値、音声値、触覚値、エアロゾル値、など）を表す電圧により使用され得、アナログ値は電流などの他のサンプルを表し得る。ディジタル値である信号サンプルも符号化され得、このディジタル符号化は以下で説明される。更に、たとえ１つの符号化器及び１つのＥＭ経路が示されたとしても、本発明の一実施形態は、それぞれがＥＭ経路上で送信する複数の符号化器と共にうまく働く。

【0082】

好適には、開始信号サンプル電圧は通常、ＳＳＶＴ信号内の符号化された電圧より高い。符号化後、電圧の範囲は通常、効率に関して０～１Ｖであるが、異なる範囲が可能である。低電圧は、消費されるより少ない電力を意味し、将来使用され得る。

【0083】

これらの電圧は通常、特定順番でフレームの行内の画素から採られるが、別の慣習が、これらの画素を選択し順序付けるために使用され得る。どの慣習が、これらの画素を選択するために、符号化のためにそれらを順序付けるために使用されるかに関わらず、当該の同じ慣習は、これらの電圧を同じ順番で復号化するために、それらが属する結果フレーム内にそれらを置くために、復号器により受信端において使用されることになる。同様に、フレームがカラーにおけるものであり、ＲＧＢを使用すれば、この符号化器における慣習は、Ｒ画素電圧のすべてが最初に符号化されることであり得、次にＧ及びＢ電圧又は慣習は、電圧９０２－９０６が当該行内の画素のＲＧＢ値である、及び、次の３つの電圧９０８－９１２が次の画素のＲＧＢ値を表すことであり得る。再び、電圧を順序付けて符号化するためにこの符号化器により使用される同じ慣習が、受信端において復号器により使用される。アナログ値９０２－９０８を順序付けるためのいかなる特定慣習（色値による、行による、等々にかかわらず）も、復号器が同じ慣習を使用する限り使用され得る。示されるように、任意数Ｎ個のアナログ値９０２－９０８が、コードブック９２０を使用して一度に符号化するために提示され得、コードブック内のエントリの数のみにより制限される。

【0084】

先に述べたように、コードブック９２０は任意数Ｎ個のコード９３２－９３８を有する；すなわちこの単純例ではコードブックは４つのコードを有し、このことは次のことを意味する：４つのアナログ値９０２－９０８が一度に符号化される。１２７個のコード、２５５個のコードなどの多くのコードが使用され得るが、回路複雑性などの実際的考慮に起因して、より少ないコードが使用されることが好ましい。当該技術領域において知られているように、コードブック９２０は、それぞれが長さＬのＮ個の相互直交コードを含む；この例ではＬ＝４。通常、各コードはＳＳＤＳコードであるが、必ずしも本明細書に論述された拡散コードである必要はない。示されるように、各コードはＬ時間間隔（「チップ」とも呼ばれる）へ分割され、各時間間隔は当該コードの２進値を含む。コード表現９４２に示されるように、コード９３４は伝統的２進形式”１１００”で表され得るが、同コードはまた、以下に説明されるように、値を変調する際の使い易さのためにコード表現９４４に示すように”１１－１－１”として表れ得る。コード９３２及び９３６－９３８もまた、コード９４２で又は９４４で表され得る。長さＬの各コードは、ＣＤＭＡにおいて行われるように、異なるコンピューティングデバイス（電話など）、異なる人、又は異なる送信器に関連付けられないということに留意されたい。

【0085】

従って、４つのアナログ値９０２－９０８を伝送媒体３４上で受信器（対応復号器を有する）へ送信するために、以下の技術が使用される。各アナログ値は、その対応コードの表現９４４内の各チップにより変調されることになる；例えば値９０２（すなわち．３）はコード９３２の表現９４４内の各チップにより順次変調される（９４８）。変調９４８は乗算演算子であり得る。従って、コード９３２により．３を変調することで系列”．３，３，３，３”を生じる。コード９３４により．７を変調することで”．７，７，－．７，－．７”となる；値”０”は”０，０，０，０”となり；、値”１”は”１，－１，１，－１”となる。通常、各コードの第１のチップはその対応アナログ値を変調し、次に、各コードの次のチップはそのアナログ値を変調するが、一実装形態はまた、次のアナログ値へ移る前にそのコードのすべてのチップにより特定アナログ値を変調し得る。

【0086】

時間間隔毎に、変調されたアナログ値は、アナログ出力レベル９５２－９５８を取得するために９５１（この図では垂直方向に知覚される）において合計される；例えば、これらの時間間隔の変調値の合計は２，０，６，－１．４の出力レベルを生じる。これらのアナログ出力レベル９５２－９５８は、伝送線路の電圧制約に整合するように更に正規化又は増幅され得、次に、伝送媒体３４の電磁気的経路（差動撚線対など）上で当該順に生成されると順次送信され得る。次に、受信器は、それらの出力レベル９５２－９５８を当該順に受信し、次に、ここに示された符号化方式の逆を使用して同じコードブック９２０を使用してそれらを復号化する。次に、結果画素電圧９０２－９０８は、使用される慣習に従って受信端においてディスプレイのフレーム内に表示され得る。従って、アナログ値９０２－９０８は、効果的に同期的に符号化され、一連のＬ個のアナログ出力レベル９５２－９５８で単一電磁気的経路上で送信される。無数の符号化器及び電磁気的経路がまた、本明細書において示され、説明されたように使用され得る。更に、このやり方で符号化され得るＮサンプルの数は、コードブックにおいて使用される直交符号の数に依存する。

【0087】

有利には、頑強なＳＳＤＳ技術（拡散コードなど）の使用が帯域幅の著しい低下を生じたとしても、相互直交コードの使用、その対応コードのチップによる各サンプルの変調、合計、及びＬ個の出力レベルを使用することによる並列でのＮサンプルの送信は著しい帯域幅利得を生じる。２進数が連続的に符号化され次に合計される伝統的ＣＤＭＡ技術とは対照的に、本発明は、対応コード内の各チップにより全サンプル（すなわち単一ビットではなく全アナログ又はディジタル値）を最初に変調し、次に、各特定時間間隔の結果アナログ電圧レベルを取得するためにコードの各時間間隔においてそれらの変調を合計し、こうして結果波形の振幅を活用する。伝送媒体上で送信されるのはこれらのアナログ出力レベルであり、２進数の表現ではない。更に、本発明は、様々な人々、様々なデバイス、又は様々なソースによる複数回アクセスを可能にし複数のシンクへ送信するＣＤＭＡ技術と異なり、１つの映像ソースからの別の映像シンクへ、すなわち終点から終点へアナログ電圧を送信することを容易にする。更に、サンプル値の輸送のための圧縮は必要とされない。

【0088】

図１５は、ディジタル値である信号サンプルへ適用可能である、この新規符号化技術を示す。ここでディジタル値９０２’－９０８’は電圧のディジタル表現である。電圧の様々な例を使用して、値９０２’は「１１０１」であり、値９０４’は「００１１」であり、値９０６’は「０００１」であり、値９０８’は「１０００」である。各ディジタル値は、各コードの表現９４４により（すなわち、変調されるディジタル値に対応するコードのチップに依存して「１」又は「－１」により）変調される（ディジタル的に乗算される）。各コードの最初の時間間隔９４０だけを考慮し、符号ビットである最上位ビット（ＭＳＢ）を加算すると、「１１０１」の変調は「０１１０１」（ＭＳＢ「０」は正値を意味する）を生じ、「００１１」の変調は「０００１１」を生じ、「０００１」の変調は「００００１」を生じ、「１０００」の変調は「０１０００」を生じる。これらの変調値は最初の時間間隔上に示され注釈される。（示さないが、－１チップにより変調することは、負値の好適な２進法表現を使用して２進で表現され得る負値を生じる）。

【0089】

ディジタル的に合計することにより、最初の時間間隔内のこれらの変調値はディジタル値９５２’「０１１００１」を生じる（再び、ＭＳＢは符号ビットである）；他のディジタル値９５４’－９５８’はこの例では示されないが同じやり方で計算される。ベース１０内のこの合計を考慮すると、我々は、変調値１３、３、１及び８が２５に合計されることを検証し得る。この例では示されなかいが、通常、追加ＭＳＢが、合計が６ビット以上を必要とし得るという点で結果レベル９５２’－９５８’のために利用可能となる。例えば、値９０２’－９０８’が４ビットを使用して表されるならば、レベル９５２’－９５８’は、６４個のコードが存在する（６４ビットのｌｏｇ２を加える）ケースでは最大１０ビットを使用して表され得る。又は、３２個の変調値が合計されるならば、更に５つのビットが加えられる。出力レベルのために必要とされるビットの数はコードの数に依存する。

【0090】

出力レベル９５０’は、ＤＡＣの入力要件に適応するように最初に正規化され得、次に、各ディジタル値をＥＭ経路上の伝送のためのその対応アナログ値へ変換するために、ＤＡＣ９５９へ順次供給され得る。ＤＡＣ９５９は、ＭＡＸ５８５７ ＲＦ ＤＡＣ（クロック逓倍ＰＬＬ／ＶＣＯ及び１４ビットＲＦ ＤＡＣコアを含み、複雑な経路はＲＦ ＤＡＣコアに直接アクセスするためにバイパスされ得る）であり得、示されない帯域フィルタ、次に利得可変増幅器（ＶＧＡ）が続き得る。いくつかの状況では、レベル９５０’において使用されるビットの数はＤＡＣ９５９により許容される数より大きく、例えば、レベル９５２’は１０ビットにより表されるが、ＤＡＣ９５９は８ビットＤＡＣである。これらの状況では、適切な数のＬＳＢが廃棄され、残りのＭＳＢはＤＡＣにより処理され、ディスプレイにおける結果画像の視覚的品質の損失はない。

【0091】

有利には、全ディジタル値が変調され、次にこれらの全変調ディジタル値は、変換及び送信のためのディジタル出力レベルを生成するためにディジタル的に合計される。この技術は、ディジタル値の各２進数を変調し、次にこれらに変調されたビットを合計して出力を生成するＣＤＭＡとは異なる。例えば、各ディジタル値内にＢビットがあると仮定すると、ＣＤＭＡでは、送信するべき合計Ｂ×Ｌ出力レベルがあることになる一方で、この新規ディジタル（又はアナログ）符号化技術では、送信するべき合計Ｌ出力レベルだけがあることになり、従って利点を有する。

【0092】

図１６は、図１４の符号化器を使用して符号化されたアナログ入力レベルの復号化を示す。示されるように、Ｌ個の入力レベル９５０が、伝送媒体３４の単一電磁気的経路上で受信された。本明細書において説明され、先に注意したように、コードブック９２０は、入力レベル９５０を復号化してＮ個のアナログ値９０２－９０８、すなわち、上述のように符号化された同じアナログ値９０２－９０８の出力ベクトルを生成するために使用される、Ｎ個の直交コード９３２－９３８を含む。復号化を行うために、垂直矢印により指示されるように、各入力レベル９５２－９５８は、出力ベクトル９０２－９０８内の特定指標に対応する各コードの各チップにより変調される（９６１）。第１のコード９３２によるレベル９５２－９５８の変調を考慮すると、このような変調は変調値の系列”２，０，６，－１．４”を生成する。第２のコード９３４によるレベル９５２－９５８の変調は変調値”２，０，－．６，１．４”の系列を生成する。第３のコード９３６による変調は”２，０，－．６，－１．４”を生成し、第４のコード９３８による変調は”２，０，６，１．４”を生成する。

【0093】

次に、水平矢印により指示されるように、各系列の変調値はアナログ値９０２－９０８のうちの１つを生成するために合計される。例えば、第１の系列はアナログ値”１．２”（”４”のスケール係数を使用して正規化された後に”．３”になる）を生成するために合計される。同様なやり方で、他の３つの系列の変調値は、アナログ値”２．８”、”０”及び”４”を生成するために合計され、正規化された後に、アナログ値９０２－９０８の出力ベクトルを生じる。各コードは入力レベルを変調し得、次に、当該系列は合計され得る、又は、すべてのコードは、各系列が合計される前に入力レベルを変調し得る。従って、Ｎ個のアナログ値９０２－９０８の出力ベクトルはＬ個の出力レベルを使用して並列に輸送された。

【0094】

これらの例においては、復号化ディジタル入力レベルの例は示されていないが、当業者は、上記説明内のディジタル値の符号化を読むことにより、このような復号化を行うことが単純且つ明瞭であると分かるであろう。

【0095】

図１７Ａ、１７Ｂ及び１７Ｃは、符号化器及び復号器がアナログサンプル又はディジタルサンプルのいずれかに作用し得るということを示す。様々なアナログ及びディジタル符号化器並びに復号器は、上記ですでに説明された。上に説明したように、場合に応じて、２つ以上のＥＭ経路と、従って２つ以上の符号化器／復号器対と、対応する数のＤＡＣ又はＡＤＣとが存在し得る。

【0096】

図１７Ａは、アナログ符号化器及び対応アナログ復号器の使用を示す。アナログ符号化器９００への入力は、アナログ符号化器において配置されたＤＡＣ９７２によりアナログへ変換されたアナログサンプル９７０又はディジタルサンプル９７１のいずれかである。このやり方で、アナログ符号化器に到着するアナログ又はディジタルサンプルのいずれかは伝送媒体３４上の電磁気的経路上の送信のために符号化され得る。アナログ復号器９００’は、出力のためのアナログサンプル９７０を生成するために、符号化されたアナログサンプルを復号化する。アナログサンプル９７０はそのまま使用されてもよいし、ＡＤＣ（示されない）を使用してディジタルサンプルへ変換されてもよい。

【0097】

図１７Ｂは、ディジタル符号化器及び対応アナログ復号器の使用を示す。ディジタル符号化器９０１への入力は、ディジタル符号化器において配置されたＡＤＣ９７３によりディジタルへ変換されたディジタルサンプル９７１又はアナログサンプル９７０のいずれかである。符号化器はディジタルであるので、符号化器において配置されたＤＡＣ９５９は、電磁気的経路上での送信の前に、符号化されたサンプルをアナログへ変換する。このやり方で、ディジタル符号化器に到着するアナログ又はディジタルサンプルのいずれかは伝送媒体３４上の電磁気的経路上の送信のために符号化され得る。アナログ復号器９００’は、出力のためのアナログサンプル９７０を生成するために、符号化されたアナログサンプルを復号化する。アナログサンプル９７０はそのまま使用されてもよいし、ＡＤＣ（示されない）を使用することディジタルサンプルへ変換されてもよい。

【0098】

図１７Ｃは、伝送媒体３４上の電磁気的経路上で到達した符号化アナログ信号を復号化するためのディジタル復号器の使用を示す。符号化されたアナログ信号は、すぐ上で説明されたアナログ符号化器又はディジタル符号化器のいずれかを使用して送信される。ディジタル復号器９７６において配置されたＡＤＣ９７４は、電磁気的経路を介し送信された符号化済みアナログサンプルを受信し、このサンプルをディジタルへ変換する。次に、これらの符号化済みディジタルサンプルはディジタル復号器９７６によりディジタルサンプル９７８内へ復号化される（電磁気的経路上の送信の前に元々符号化されたサンプルの入力ベクトルの値に対応する）。ディジタルサンプル９７８は、そのまま使用されてもよいし、ＤＡＣを使用してアナログサンプルへ変換されてもよい。

【0099】

図１８は、アナログ符号化器から出力された後の（又はディジタル的に符号化され、次にＤＡＣにより変換された後の）電磁気的経路を介し送信されたＳＳＶＴ波形６０２のシミュレーション（理想化されたオシロスコープトレースに似た）を示す。縦軸は電圧であり、横軸は１００ｐｓオシロスコープ測定時間間隔である。ＳＳＶＴ信号６０２は、ディジタル信号よりむしろアナログ波形であり（すなわち、信号は２進数を表さない）、この実施形態では、約－１５Ｖ～約＋１５Ｖの電圧の範囲を輸送し得るということに留意されたい。アナログ波形の電圧値は十分にアナログである（又は少なくともそうであり得る）。また、電圧は或る最大値に制限されないが、高い値は非実用的である。

【0100】

前に説明したように、アナログ電圧レベルは電磁気的経路上で連続して送信され、各レベル（ＤＡＣを通された後の上記アナログ出力レベル９５２－９５８又は上記ディジタル出力レベル９５２’－９５８’）は時間間隔毎に変調されたサンプルの合計である。送信される際、これらの出力レベルは波形６０２などの波形として現れる。特に、電圧レベル９８０は、変調されたサンプルの特定時間間隔内の合計（すなわち出力レベル）を表す。単純例を使用して、一連の電圧レベル９８０－９８６は４つの出力レベルの送信を表す。この例では、３２個のコードが使用され、このことは３２個のサンプルが並列で送信され得るということを意味し；従って、電圧レベル９８０－９８６（コードＬ内のチップの数に依存する多くのその後の電圧レベルが続く）は、３２個の符号化されたサンプル（映像ソースからの画素電圧など）の並列の送信を形成する。当該送信後、波形６０２の次の組のＬ個の電圧レベルは次の３２個のサンプルの送信を表す。一般的に、波形６０２は、コンポジットアナログ波形を形成するためのアナログ又はディジタル値のアナログ出力レベルへの符号化並びに離散時間間隔内のそれらのレベルの送信を表す。

【0101】

減衰としてのこのような現象、インピーダンス不整合に起因する反射、及び侵害する侵略者信号に起因して、あらゆる電磁気的経路は、それを介し伝播する電磁気信号を劣化させ、従って、受信端子における入力レベルの採取された測定結果は常に、送信端末において利用可能にされた対応出力レベルに関するエラーに晒される。従って、受信器における入力レベルのスケーリング（又は送信器における出力レベルの正規化又は増幅）が、当該技術領域において知られているように、補正するために行われ得る。更に、プロセス利得に起因して（すなわちまた電気的弾性エネルギーも増加させるＬの増加に起因して）、復号器における復号化された入力レベルは、当該技術領域において知られているように、送信された出力レベルを回復するためにコード長を使用してスケール係数により正規化される。

【0102】

（復号器詳細実施形態）
図１９は４つの復号器７８０のうちの１つの論理図である。復号器７８０は、伝送媒体上で受信された４つの差動ＥＭレベル信号のうちの１つを受信し、サンプル＆ホールドするように配置された差動増幅器１０９２及びサンプル＆ホールド回路１０９４を含む。入力ＥＭレベル信号を受信し、サンプル＆ホールドするように配置された他のタイプの回路（受信器）もまた使用され得る。次に、サンプリングされたＥＭレベル信号はＮ個の復号器トラック回路１０９６（Ｎ_ｎ－１～Ｎ_０）の各々へ提供される。シーケンサーコントローラ１０９８は、送信側でそれぞれ適用された同じＳＳＤＳチップをＮ個の復号器トラック回路１０９６の各々へ提供する。この結果、サンプル出力（Ｎ_ｎ－１～Ｎ_０）は再構築バンク７８２へ提供される。送信側で使用されたのと同じＳＳＤＳチップが復号器トラック回路１０９６の各々により使用されるので、復調されたサンプルＮ_ｎ－１～Ｎ_０は送信側の変調の前のものと同じである。

【0103】

復号器７８０の各々の復号器のコントローラ１０９８もまた、ストローブ信号、エンドオブバンク（ＥＯＢ）信号、アパーチャ信号及びフレーミング信号を含む多くの制御信号を生成する。ＥＯＢ信号は、再構築バンク７８２へ提供され、中継バンク７８６がサンプルにより完全に一杯になるタイミングを表す。これが発生すると、ＥＯＢ信号がアサートされ、次の組の再構築されたサンプル（Ｎ_ｎ－１～Ｎ_０）を予想して、復号器トラック１０９６及び中継バンク７８６の両方をクリアする。アパーチャ制御信号はサンプル＆ホールド回路１０９４へ提供され、フレーミング信号は、チャネルアライナ７８７へ、また中継コントローラ７８９へ提供される。

【0104】

図２０を参照すると、代表的符号化器トラック回路１０９６の線図が示される。復号器トラック回路１０９６は乗算器部及び累算器部を含む。乗算器部は、第１の対のスイッチＳ１－Ｓ１、第２の対のスイッチＳ２－Ｓ２、第３の対のスイッチＳ３－Ｓ３、及び第１の（正）及び第２の（負）電源レール上の１対のキャパシタＣ１－Ｃ１を含む。累算器部は、追加対のトランジスタＳ４－Ｓ４、Ｓ５－Ｓ５、Ｓ６－Ｓ６及びＳ７－Ｓ７、演算増幅器、並びに第１の（正）及び第２の（負）電源レール上の１対のキャパシタＣＦ－ＣＦをそれぞれ含む。

【0105】

復調サイクル毎に、差動ＥＭレベル信号対が第１のレベル入力（レベル＋）端子及び第２のレベル入力（レベル－）端子において受信される。差動ＥＭレベル信号対は、受信ＳＳＤＳチップの値に依存して正（１）又は負（－１）のいずれかにより乗算することによる条件付き反転により乗算器部内で復調される。

【0106】

ＳＳＤＳチップが（＋１）の値を有すれば、ｃｌｋ１が活性状態であるときトランジスタ対Ｓ１－Ｓ１及びＳ３－Ｓ３は閉じ一方Ｓ２－Ｓ２は開いたままである。この結果、第１のレベル入力（レベル＋）端子及び第２のレベル入力（レベル－）端子における電圧値が、渡され、正負のレール上の２つのキャパシタＣ１及びＣ１によりそれぞれ格納される。換言すれば、入力値は（＋１）により乗算され、反転は発生しない。

【0107】

ＳＳＤＳチップが－１の値を有すれば、Ｓ１－Ｓ１スイッチは両方ともオフである一方で、スイッチＳ２－Ｓ２及びＳ３－Ｓ３はｃｌｋ１が活性状態になるとすべてオンにされる。この結果、正又は第１の（＋）端子及び負又は第２の（－）端子において受信された電圧値はスワップされる。換言すれば、第１又は正端子において提供された入力電圧値はより低い負レール上のキャパシタＣ１へ導かれ、その上に格納される一方で、第２又は（－）端子上に提供された電圧値は正の上側レール上のキャパシタＣ１へ切り替えられ、その上に格納される。従って、入力端子における受信電圧値は反転されるすなわち（－１）により乗算される。

【0108】

ｃｌｋ１が不活性状態に移行すると、Ｃ１及びＣ１上の蓄積された電荷は残ったままである。ｃｌｋ２が活性状態へ移行すると、トランジスタ対Ｓ４－Ｓ４が開く一方でトランジスタ対Ｓ５－Ｓ５及びＳ６－Ｓ６は閉じる。次に、下側又は負のレール上のキャパシタＣ１及び上側又は正のレール上のＣ１上の蓄積された電荷は演算増幅器の差動入力へ提供される。演算増幅器の出力は、送信側の符号化に先立って元の＋／－サンプル対である。

【0109】

２つのキャパシタＣ１及びＣ１上の蓄積された電荷もまた、Ｃｌｋ２が活性状態であると、上側又は正のレール上のキャパシタＣＦ及び下側又は負のレール上のキャパシタＣＦへ渡される。各復調サイクルにより、上側上のキャパシタＣ１及び下側レール上のキャパシタＣ１上の電荷は、上側及び下側レール上の２つのキャパシタＣＦ及びＣＦ上へそれぞれ蓄積される。ｃｌｋ１及びＥＯＢ信号が両方とも活性状態になると、トランジスタ対Ｓ７－Ｓ７は両方とも閉じられ、キャパシタＣＦ及びＣＦの各々のキャパシタのプレート同士を短絡する。この結果、蓄積された電荷は除去され、２つのキャパシタＣＦ及びＣＦはリセットされ、次の復調サイクルのための準備状態になる。

【0110】

各復号器７８０はＮ個の復号器トラック回路１０９６を有するので、Ｎ個の復号化された又は元の＋／－サンプル対は復調サイクル毎に再生成される。次にこれらのＮ個の＋／－サンプル対は再構築バンク７８２へ、次に中継バンク７８６へ提供される。この結果、元の組のサンプルはその元の色コンテンツ情報（例えばＲＧＢに関してＳ＝３）により再生成される。

【0111】

復号器トラック１０９６は、一連のＬサイクルにわたって入力レベルサンプルを再構築し、当該トラックのコードの逐次ＳＳＤＳチップにより各逐次入力レベルを復調する。Ｌ個の復調の各復調の結果はフィードバックキャパシタＣＦ上に蓄積される。ＥＯＢが復号化サイクルの第１の復調サイクルに対応するｃｌｋ１中にアサートされると、ＣＦは、零ボルト又は或る他のリセット電圧から再び蓄積することを始めるように、ＥＯＢ後にクリアされる。様々な非排他的実施形態では、Ｌの値は所定パラメータである。一般的に、パラメータＬが高ければ高いほどＳＳＤＳプロセス利得は大きくなり、伝送媒体上のＳＳＶＴ信号の送信の電気的弾力性より良くなる。他方で、パラメータＬが高ければ高いほどＳＳＶＴ変調の適用のための必要周波数は高くなり、伝送媒体により引き起こされる挿入損に起因して信号品質を落とし得る。

【0112】

上記復調サイクルは、復号器の各々により何度も何度も繰り返される。最終結果は、各々がそれらの元のカラーコンテンツ情報を有する元の時系列組のサンプル（すなわち、一組のＳサンプル）の回復である。

【0113】

前述の発明は理解の明瞭さの目的のためにかなり詳細に説明されたが、幾つかの変形及び修正形態が添付の特許請求の範囲内で実行され得るということが明白になる。従って、説明された実施形態は、例示的であるが制約的ではないと捉えられるべきであり、本発明は本明細書に記載された詳細に制限されるべきでなく、以下の特許請求項及びそれらの等価物の完全な範囲により定義されるべきである。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17A】

【図17B】

【図17C】

【図18】

【図19】

【図20】

【手続補正書】

【提出日】2024-04-18

【手続補正1】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項1】

複数のゲートドライバと複数のソースドライバとを含むディスプレイパネルを含む映像ディスプレイユニットであって、
前記ソースドライバの各々は、前記各ソースドライバの出力上の出力のための複数のサンプルを生成するために、伝送媒体上の映像ストリームを表す順序系列のアナログレベルを受信するように配置され、
これにより、前記映像ストリームは前記ディスプレイユニットの前記ディスプレイパネル上に表示される、映像ディスプレイユニット。

【請求項2】

前記複数のサンプルを生成するように前記順序系列のアナログレベルを相互直交コードの所定コード組を参照して復号化する、前記ソースドライバの各々の復号器を更に含み、前記コード組は単位行列である、請求項１に記載の映像ディスプレイユニット。

【請求項3】

前記複数のサンプルを生成するように前記順序系列のアナログレベルを相互直交コードの所定コード組を参照して復号化する、前記ソースドライバの各々の復号器を更に含む請求項１に記載の映像ディスプレイユニット。

【請求項4】

ディジタル表現の前記映像ストリームを受信し、前記ソースドライバへの配送のための前記順序系列のアナログレベルに前記映像ストリームを変換する映像信号送信器を更に含む請求項１に記載の映像ディスプレイユニット。

【請求項5】

外部ディスプレイコントローラから前記順序系列のアナログレベルを受信する入力ポートを更に含む請求項１に記載の映像ディスプレイユニット。

【請求項6】

前記ソースドライバの各々が、ディジタル画素データをアナログ画素データへ変換する目的のためのＤ／Ａ変換器を含まない、請求項１に記載の映像ディスプレイユニット。

【請求項7】

電磁気的経路から複数の順序系列のアナログ入力値を受信するために配置された受信器と、
各順序系列のアナログ入力値をアナログサンプルの出力ベクトルに収集するように配置されたバッファであって、当該バッファからアナログサンプルの前記出力ベクトルを並列に出力するように配置されたバッファと、
前記出力ベクトルの前記アナログサンプルを増幅するように、及び、前記アナログサンプルの各々をディスプレイパネルの列へ出力するように配置された複数の増幅器と
を含むソースドライバ。

【請求項8】

各系列のＬ個のアナログ入力値を、各々が長さＬのＮ個の相互直交コードの所定コード組を参照してＮ個のアナログサンプルの出力ベクトルへ復号化する復号器であって、前記Ｎ個のコードの各々が前記サンプルのうちの１つに関連付けられ、Ｌ＝Ｎ≧２である、復号器を更に含み、前記コード組は単位行列である、請求項７に記載のソースドライバ。

【請求項9】

前記系列のＬ個のアナログ入力値の各々を、各々が長さＬのＮ個の相互直交コードの所定コード組を参照してＮ個のアナログサンプルの出力ベクトルへ復号化する復号器であって、前記Ｎ個のコードの各々が前記サンプルのうちの１つに関連付けられ、Ｌ≧Ｎ≧２である、復号器を更に含む請求項７に記載のソースドライバ。

【請求項10】

前記複数の順序系列のアナログ入力値が、前記ディスプレイパネルを含むディスプレイユニット内の送信器から受信される、請求項７に記載のソースドライバ。

【請求項11】

前記複数の順序系列のアナログ入力値が、前記ディスプレイパネルを含むディスプレイユニットの外部の送信器から受信される、請求項７に記載のソースドライバ。

【請求項12】

前記ソースドライバが、ディジタル画素データをアナログ画素データへ変換する目的のためのＤ／Ａ変換器（ＤＡＣ）を含まない、請求項７に記載のソースドライバ。

【請求項13】

複数のゲートドライバと複数のソースドライバとを含むディスプレイパネルを含む映像ディスプレイユニットであって、
前記ソースドライバの各々は、伝送媒体上の映像ストリームを表す順序系列のアナログレベルを受信するように、及び、前記各ソースドライバの出力上の出力のための複数のサンプルを生成するために復調を使用して前記アナログレベルを復号化するように配置され、
これにより、前記映像ストリームは前記ディスプレイユニットの前記ディスプレイパネル上に表示される、映像ディスプレイユニット。

【請求項14】

ディジタル表現の前記映像ストリームを受信し、前記ソースドライバの各々への配送のための前記順序系列のアナログレベルへの変調を使用して前記映像ストリームを符号化する、映像信号送信器
を更に含む請求項１３に記載の映像ディスプレイユニット。

【請求項15】

外部ディスプレイコントローラから前記順序系列のアナログレベルを受信する入力ポート
を更に含む請求項１３に記載の映像ディスプレイユニット。

【請求項16】

前記ソースドライバの各々が、ディジタル画素データをアナログ画素データへ変換する目的のためのＤ／Ａ変換器を含まない、請求項１３に記載の映像ディスプレイユニット。

【請求項17】

前記ソースドライバの各々が複数の復号器を含み、電磁気的経路の数に等しい数の復号器が、前記アナログレベルを前記伝送媒体上で前記各ソースドライバへ送信するために使用される、請求項１３に記載の映像ディスプレイユニット。

【請求項18】

前記映像信号送信器が、映像プロセッサとは別個の集積回路内に実装される、請求項１３に記載の映像ディスプレイユニット。

【請求項19】

前記映像信号送信器は映像プロセッサと併せてシステム・オン・モジュールとして実装される、請求項１３に記載の映像ディスプレイユニット。

【請求項20】

前記映像信号送信器は映像プロセッサ内に集積化される、請求項１３に記載の映像ディスプレイユニット。

【請求項21】

前記ソースドライバの少なくとも１つは、前記ゲートドライバと前記各ソースドライバの前記出力とを同期させるために、前記アナログ信号からゲートドライバ制御信号を抽出するように、及び前記ゲートドライバ制御信号を前記複数のゲートドライバへ出力するように配置される、請求項１３に記載の映像ディスプレイユニット。

【請求項22】

前記ソースドライバの各々が、
前記系列のアナログレベルの各々を、各々が長さＬのＮ個の相互直交コードの所定コード組を参照してＮ個のアナログサンプルの出力ベクトルへ復号化する復号器であって、前記Ｎ個のコードの各々が前記サンプルのうちの１つに関連付けられ、前記系列の各々がＬ個のアナログレベルを有し、Ｌ≧Ｎ≧２である、復号器と、
前記復号器からＮ個のアナログサンプルの前記出力ベクトルを収集するように、及び、Ｎ個のアナログサンプルの前記出力ベクトルを並列に出力するように配置されたバッファと、
前記出力ベクトルの前記アナログサンプルを増幅するように、及び、前記アナログサンプルの各々をディスプレイパネルの列へ出力するように配置された複数の増幅器を含む、請求項１３に記載の映像ディスプレイユニット。

【請求項23】

電磁気的経路から複数の順序系列のＬ個のアナログ入力値を受信するために配置された受信器と、
前記系列のＬ個のアナログ入力値の各々を、各々が長さＬのＮ個の相互直交コードの所定コード組を参照してＮ個のアナログサンプルの出力ベクトルへ復号化する復号器であって、前記Ｎ個のコードの各々が前記サンプルのうちの１つに関連付けられ、Ｌ≧Ｎ≧２である、復号器と、
前記復号器からＮ個のアナログサンプルの前記出力ベクトルを収集するように、及び、Ｎ個のアナログサンプルの前記出力ベクトルを並列に出力するように配置されたバッファと、
前記出力ベクトルの前記アナログサンプルを増幅するように、及び、前記アナログサンプルの各々をディスプレイパネルの列へ出力するように配置された複数の増幅器と
を含むソースドライバ。

【請求項24】

前記所定コード組が、前記順序系列のＬ個のアナログ入力値を符号化するために使用されたコード組と同じである、請求項２３に記載のソースドライバ。

【請求項25】

前記複数の順序系列のＬ個のアナログ入力値が、前記ディスプレイパネルを含むディスプレイユニット内の送信器から受信される、請求項２３に記載のソースドライバ。

【請求項26】

前記複数の順序系列のＬ個のアナログ入力値が、前記ディスプレイパネルを含むディスプレイユニットの外部の送信器から受信される、請求項２３に記載のソースドライバ。

【請求項27】

前記ソースドライバが、ディジタル画素データをアナログ画素データへ変換する目的のためのＤ／Ａ変換器（ＤＡＣ）を含まない、請求項２３に記載のソースドライバ。

【請求項28】

前記ディスプレイパネルがＣ個の列を含み、前記順序系列のＬ個のアナログ入力値が周波数ｆｒｅｑ（ＳＳＶＴ）で連続的に受信され、Ｎ個のアナログサンプルの前記出力ベクトルの各々が、周波数ｆｒｅｑ（ｓａｍｐｌｅ）＝ｆｒｅｑ（ＳＳＶＴ）／Ｎで前記復号器から出力され、前記バッファが、Ｎ個のアナログサンプルの前記出力ベクトルを周波数ｆｒｅｑ（ｌｉｎｅ）＝ｆｒｅｑ（ｓａｍｐｌｅ）×Ｎ／Ｃで並列に出力する、請求項２３に記載のソースドライバ。

【請求項29】

前記Ｎ個のコードの各々がインデックス付けされ、前記ソースドライバが更に、
一組のＮ個の２入力相関器であって、各相関器は前記出力ベクトルのＮ個の場所のうちの１つに関連付けられ、各相関器は、１つの入力として前記順序系列のＬ入力値内の値を、及び、もう１つの入力としてＮ個の場所のうちの前記１つに関連付けられた前記コード内の対応値を有する、２入力相関器と、
一組のＮ個の２入力加算回路であって、各加算回路はＮ個の場所のうちの前記１つに関連付けられ、各２入力加算回路は、１つの入力として対応する２入力相関器の前記出力を、及び、もう１つの入力として対応する出力ベクトルの場所のコンテンツを有する、一組のＮ個の２入力加算回路と
を含む、請求項２３に記載のソースドライバ。

【請求項30】

前記順序系列のＬ個のアナログ入力値が、前記受信器において連続的に受信され、Ｎ個のアナログサンプルの前記各出力ベクトルが、前記復号器から並列に出力される、請求項２３に記載のソースドライバ。

【手続補正2】

【補正対象書類名】明細書

【補正対象項目名】００６０

【補正方法】変更

【補正の内容】

【0060】

Ｐ個の復号器７８０（０～Ｐ－１とラベル付けされた）が差動ＥＭレベル信号Ｌｅｖｅｌ０～ＬｅｖｅｌＰ－１（７０２－７０４）をそれぞれ受信するために配置される。それに応答して、復号器７８０の各々は、再構築されたサンプル（サンプル０～サンプルＮ－１）のＮ個の差動対を生成する。４つの復号器７８０（Ｐ＝４）が存在するケースでは、４つのベクトルＶ０、Ｖ１、Ｖ２及びＶ３がそれぞれ構築される。サンプルの数Ｎは、早期符号化のために使用される直交コードの数に正確に等しい。すなわち、使用されるＮ個の直交コード（コードブックからのＮ個のコードを意味する）が存在する。好ましくは、コード組は単位行列である。

【国際調査報告】