知財求人 - 知財ポータルサイト「IP Force」
▶ インターナショナル・ビジネス・マシーンズ・コーポレーションの特許一覧
特表2024-533334ＡＩデバイス用ラップアラウンド型プロジェクション・ライナ
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2024-09-12
(54)【発明の名称】ＡＩデバイス用ラップアラウンド型プロジェクション・ライナ
(51)【国際特許分類】
H10B 63/10 20230101AFI20240905BHJP
H10N 70/20 20230101ALI20240905BHJP
【ＦＩ】
H10B63/10
H10N70/20
【審査請求】未請求
【予備審査請求】未請求
(21)【出願番号】P 2024515134
(86)(22)【出願日】2022-09-05
(85)【翻訳文提出日】2024-03-07
(86)【国際出願番号】 EP2022074545
(87)【国際公開番号】W WO2023036718
(87)【国際公開日】2023-03-16
(31)【優先権主張番号】17/470,003
(32)【優先日】2021-09-09
(33)【優先権主張国・地域又は機関】US
(81)【指定国・地域】
(71)【出願人】
【識別番号】390009531
【氏名又は名称】インターナショナル・ビジネス・マシーンズ・コーポレーション
【氏名又は名称原語表記】ＩＮＴＥＲＮＡＴＩＯＮＡＬ ＢＵＳＩＮＥＳＳ ＭＡＣＨＩＮＥＳ ＣＯＲＰＯＲＡＴＩＯＮ
【住所又は居所原語表記】Ｎｅｗ Ｏｒｃｈａｒｄ Ｒｏａｄ， Ａｒｍｏｎｋ， Ｎｅｗ Ｙｏｒｋ １０５０４， Ｕｎｉｔｅｄ Ｓｔａｔｅｓ ｏｆ Ａｍｅｒｉｃａ
(74)【代理人】
【識別番号】100112690
【弁理士】
【氏名又は名称】太佐 種一
(74)【代理人】
【識別番号】100120710
【弁理士】
【氏名又は名称】片岡 忠彦
(74)【復代理人】
【識別番号】110000420
【氏名又は名称】弁理士法人ＭＩＰ
(72)【発明者】
【氏名】オク、インジョ
(72)【発明者】
【氏名】チェン、フュー－チュン
(72)【発明者】
【氏名】シルベストル、メアリー、クレール
(72)【発明者】
【氏名】ミグノット、ヤン
【テーマコード（参考）】
5F083
【Ｆターム（参考）】
5F083FZ10
5F083JA36
5F083JA37
5F083JA38
5F083JA39
5F083JA40
5F083JA60
5F083PR21
5F083PR22
(57)【要約】
半導体構造体は、誘電体内に形成された複数の導電性ラインであって、複数の導電性ラインの各々が、それぞれのコンタクトと電気的に連通する、複数の導電性ラインと、複数の導電性ラインの各々の上に配された金属層と、複数の導電性ラインの各々の金属層の上に配された相変化メモリ（ＰＣＭ）素子と、ＰＣＭ素子を包み込むプロジェクション・ライナとを含む。スペーサが、プロジェクション・ライナの側壁に直接接触し、ＰＣＭ素子は、ＧｅＳｂＴｅ（ゲルマニウム・アンチモン・テルルまたはＧＳＴ）層を含む。
【特許請求の範囲】
【請求項1】
半導体構造体であって、第１のコンタクトおよび第２のコンタクトを水平にかつ電気的に接続する相変化メモリ（ＰＣＭ）素子と、
前記ＰＣＭ素子を包み込むプロジェクション・ライナと
を備える半導体構造体。
【請求項2】
スペーサが、前記プロジェクション・ライナに隣接して形成される、請求項１に記載の半導体構造体。
【請求項3】
スペーサが、前記プロジェクション・ライナの側壁に直接接触する、請求項１に記載の半導体構造体。
【請求項4】
前記ＰＣＭ素子は、ＧｅＳｂＴｅ（ゲルマニウム・アンチモン・テルルまたはＧＳＴ）層を含む、請求項１に記載の半導体構造体。
【請求項5】
ハードマスク層が、前記ＧＳＴ層の上に形成される、請求項４に記載の半導体構造体。
【請求項6】
前記ハードマスク層の側壁が、前記プロジェクション・ライナの一部分に直接接触する、請求項５に記載の半導体構造体。
【請求項7】
導電性ラインが、前記ＰＣＭ素子と前記第１のコンタクトおよび前記第２のコンタクトとの間に形成される、請求項１に記載の半導体構造体。
【請求項8】
半導体構造体であって、誘電体内に形成された複数の導電性ラインであって、前記複数の導電性ラインの各々が、それぞれのコンタクトと電気的に連通する、前記複数の導電性ラインと、
前記複数の導電性ラインの各々の上に配された金属層と、
前記複数の導電性ラインの各々の前記金属層の上に配された相変化メモリ（ＰＣＭ）素子と、
前記ＰＣＭ素子を包み込むプロジェクション・ライナと
を備える半導体構造体。
【請求項9】
スペーサが、前記プロジェクション・ライナに隣接して形成される、請求項８に記載の半導体構造体。
【請求項10】
スペーサが、前記プロジェクション・ライナの側壁に直接接触する、請求項８に記載の半導体構造体。
【請求項11】
前記ＰＣＭ素子は、ＧｅＳｂＴｅ（ゲルマニウム・アンチモン・テルルまたはＧＳＴ）層を含む、請求項８に記載の半導体構造体。
【請求項12】
ハードマスク層が、前記ＧＳＴ層の上に形成される、請求項１１に記載の半導体構造体。
【請求項13】
前記ハードマスク層の側壁が、前記プロジェクション・ライナの一部分に直接接触する、請求項１２に記載の半導体構造体。
【請求項14】
方法であって、相変化メモリ（ＰＣＭ）素子を形成することと、
前記ＰＣＭ素子を第１のコンタクトおよび第２のコンタクトに水平にかつ電気的に接続することと、
前記ＰＣＭ素子をプロジェクション・ライナで包み込むことと
を含む方法。
【請求項15】
前記プロジェクション・ライナに隣接してスペーサを形成することをさらに含む、請求項１４に記載の方法。
【請求項16】
前記ＰＣＭ素子は、ＧｅＳｂＴｅ（ゲルマニウム・アンチモン・テルルまたはＧＳＴ）層を含む、請求項１４に記載の方法。
【請求項17】
前記ＧＳＴ層の上にハードマスク層を形成することをさらに含む、請求項１６に記載の方法。
【請求項18】
前記ハードマスク層の側壁が、前記プロジェクション・ライナの一部分に直接接触する、請求項１７に記載の方法。
【請求項19】
前記ＰＣＭ素子は、フィン型ＧＳＴセルを画定する、請求項１４に記載の方法。
【請求項20】
前記ＰＣＭ素子は、物理気相成長（ＰＶＤ）により形成される、請求項１４に記載の方法。【発明の詳細な説明】
【技術分野】
【0001】
本発明は、一般に半導体デバイスに関し、より詳細には、人工知能（ＡＩ）デバイス用のラップアラウンド型プロジェクション・ライナ（ｐｒｏｊｅｃｔｉｏｎ ｌｉｎｅｒ）の形成に関する。
【背景技術】
【0002】
アナログ・コンピューティングのための相変化メモリの利用には、プログラミング・パルスと共に線形的に変化し、予測可能かつ繰り返し可能である抵抗を有するメモリ・セルが必要となる。非晶質の相変化材料は、多くの場合、セルの抵抗が経時的に変化する「抵抗ドリフト」を受け、それにより、セルの抵抗が予測不可能になる。
【発明の概要】
【0003】
一実施形態によれば、半導体構造体が提供される。半導体構造体は、第１のコンタクトおよび第２のコンタクトを水平にかつ電気的に接続する相変化メモリ（ＰＣＭ）素子と、ＰＣＭ素子を包み込むプロジェクション・ライナとを含む。
【0004】
別の実施形態によれば、半導体構造体が提供される。半導体構造体は、誘電体内に形成された複数の導電性ラインであって、複数の導電性ラインの各々が、それぞれのコンタクトと電気的に連通する、複数の導電性ラインと、複数の導電性ラインの各々の上に配された金属層と、複数の導電性ラインの各々の金属層の上に配された相変化メモリ（ＰＣＭ）素子と、ＰＣＭ素子を包み込むプロジェクション・ライナとを含む。
【0005】
さらに別の実施形態によれば、方法が提供される。方法は、相変化メモリ（ＰＣＭ）素子を形成することと、ＰＣＭ素子を第１のコンタクトおよび第２のコンタクトに水平にかつ電気的に接続することと、ＰＣＭ素子をプロジェクション・ライナで包み込むこととを含む。
【0006】
例示的実施形態は、様々な主題に関して説明されていることに留意されたい。特に、いくつかの実施形態は方法タイプの請求項に関して説明され、一方で他の実施形態は、装置タイプの請求項に関して説明されている。しかしながら、当業者は、上記および以下の説明から、別段の提示のない限り、１つのタイプの主題に属する特徴の任意の組合せに加えて、異なる主題に関する特徴の間の、特に方法タイプの請求項の特徴と装置タイプの請求項の特徴との間の任意の組合せも本文書内で説明されるものとして考慮されることを認識するであろう。
【0007】
これらおよび他の特徴および利点が、添付の図面に関連して読み取られるべきである、その例示的実施形態の以下の詳細な説明から明らかとなるであろう。
【0008】
本発明は、以下の図面を参照して、好適な実施形態の以下の説明において詳細を提示する。
【図面の簡単な説明】
【0009】
【図1】本発明の一実施形態に係る、誘電体層内に形成される複数の導電性ラインを含み、複数の導電性ラインのうちの１つまたは複数の上に金属堆積が行われる、半導体構造体の断面図である。
【発明を実施するための形態】
【0010】
図面の全体にわたって、同じまたは同様の参照番号は、同じまたは同様の要素を表す。
【0011】
本発明に係る実施形態は、相変化材料（ＰＣＭ）デバイス用のラップアラウンド型またはオールアラウンド型プロジェクション・ライナを構築するための方法およびデバイスを提供する。抵抗性ライナ（例えばプロジェクション・セグメント（ｐｒｏｊｅｃｔｉｏｎ ｓｅｇｍｅｎｔ））を有するＰＣＭデバイスは、読み出し動作中における非晶質相変化領域を通る電流のバイパスに起因して、より良好な繰り返し耐久性を提供し、デバイスの抵抗ドリフトを低減する。ＰＣＭのエレクトロマイグレーションをナノスケールで制御することによる閉じ込め型ＰＣＭデバイス（ｃｏｎｆｉｎｅｄ ＰＣＭ ｄｅｖｉｃｅ）の自己回復は、ＰＣＭを制御するための効果的なジュール加熱を可能とし、２×１０１２超のプログラミング・サイクルおよび小さいドリフトおよびマルチ・レベル・セル動作に関するノイズ軽減を実現する優れた信頼性を提供するとともに、エッチング・ダメージをなくす（閉じ込めセル（ｃｏｎｆｉｎｅｄ ｃｅｌｌ）を構築する）。しかしながら、閉じ込めセルは、化学機械平坦化（ＣＭＰ）のダメージ、および、ＧｅＳｂＴｅ（ゲルマニウム・アンチモン・テルルまたはＧＳＴ）を小さい閉じ込めセルに充填することなどのいくつかの課題を呈する。
【0012】
本発明に係る実施形態は、ＰＣＭの形成中における反応性イオン・エッチ（ＲＩＥ）のダメージを最小化するプロジェクション・ライナを形成することにより、そのような課題を軽減するための方法およびデバイスを提供する。例示的実施形態は、プロジェクション・ライナを有するＧＳＴの水平閉じ込めセル構造体を用いる。例示的実施形態は、自己整合ブリッジ・セル・コンタクト（ｓｅｌｆ－ａｌｉｇｎｅｄ ｂｒｉｄｇｅ ｃｅｌｌ ｃｏｎｔａｃｔ）を導入する。換言すると、耐久性および抵抗ドリフトおよびプログラム電流を改善するために、水平マッシュルーム・セル構造体の構造が導入される。結果として、例示的方法は、ＧＳＴセルのＷＥＴダメージを最小化する。例示的なプロジェクション・ライナは、ＧＳＴ層を含むＰＣＭ材料を包囲するまたは包み込むまたは取り囲むラップアラウンド型ライナまたはオールアラウンド型ライナである。
【0013】
相変化材料は、材料が概して非晶質の固相である第１の構造状態と、材料がセルの活性領域において概して結晶質の固相である第２の構造状態との間で切り替えることが可能である。「非晶質」という用語は、結晶相よりも高い電気抵抗率などの検出可能特性を有する、単結晶よりも不規則な、比較的規則性の低い構造を指すものとして用いられる。「結晶質」という用語は、非晶相よりも低い電気抵抗率などの検出可能特性を有する、非晶質構造よりも規則的な、比較的規則性の高い構造を指すものとして用いられる。非晶相と結晶相との間での変化により影響を受ける他の材料特性としては、原子秩序、自由電子密度および活性化エネルギーが挙げられる。この材料は、異なる固相または２つ以上の固相の混合のいずれかに切り替えることができ、完全に非晶質の状態と完全に結晶質の状態との間の階調を提供する。
【0014】
非晶質状態から結晶質状態への変化は、一般に、より低電流の動作であり、相変化材料を相転移温度と溶融温度との間のレベルまで上げるのに十分な電流を必要とする。「リセット」と称される結晶質から非晶質への変化は、一般に、結晶構造を溶融させるまたは崩すための短い高電流密度のパルスを含むより高電流の動作であり、その後、相変化材料は急速に冷えて相変化プロセスを停止させ、それにより、相変化構造体の少なくとも一部分が非晶質状態で安定化することが可能となる。
【0015】
本発明を所与の例示的アーキテクチャに関して説明するが、本発明の範囲内において、他のアーキテクチャ、構造、基板材料およびプロセス特徴ならびにステップ／ブロックも多様であり得ることを理解されたい。明確性のために、特定の特徴を全ての図に示すことができないことに留意されたい。これは、任意の特定の実施形態、または例示、または特許請求の範囲の限定として解釈されることを意図したものではない。
【0016】
図１は、本発明の一実施形態に係る、誘電体層内に形成される複数の導電性ラインを含み、複数の導電性ラインのうちの１つまたは複数の上に金属堆積が行われる、半導体構造体の断面図である。
【0017】
半導体構造体５は、層間絶縁膜（ＩＬＤ）１２のトレンチ内に形成される複数の導電性ライン１８を含む。ＩＬＤ１２は、基板１０の上に形成されてよい。導電性充填材料またはライナ２０が、トレンチの各々の周囲に形成または堆積されてよい。一例において、ライナは、窒化タンタル（ＴａＮ）ライナ２０、または、代替例においてはタンタル（Ｔａ）ライナ２０であってよい。１つの例示的実施形態において、導電性充填材料２０は、例えば、電気めっき、無電解めっき、化学気相成長（ＣＶＤ）、原子層堆積（ＡＬＤ）または物理気相成長（ＰＶＤ）あるいはその組合せにより堆積されてよい。
【0018】
様々な例示的実施形態において、誘電体２２が複数の導電性ライン１８の上に堆積される。誘電体２２は、例えば５０ｎｍの厚さを有してよい。
【0019】
その後、金属堆積が行われてよい。金属堆積は、金属層２４を導電性ライン１８の上に直接、かつ導電性ライン１８に直接接触するように形成することを伴う。金属層２４の幅は、導電性ライン１８の幅に概ね等しくてよい。金属層２４は、例えば、Ｔｉ、Ｔａ、ＴｉＮもしくはＴａＮまたはそれらの組合せであってよい。
【0020】
さらに、第１のコンタクト１４および第２のコンタクト１６が、導電性ライン１８の直下に形成されてよい。第１のコンタクト１４および第２のコンタクト１６は、基板１０を通して延びる。
【0021】
基板１０は、結晶質、半結晶質、微晶質、または非晶質であってよい。基板１０は、実質的に（例えば汚染物質を除いて）単一元素（例えばシリコン）であってもよく、主として（例えばドーピングを伴う）単一元素、例えばシリコン（Ｓｉ）またはゲルマニウム（Ｇｅ）からなるものであってもよく、あるいは、基板１０は、化合物、例えばＧａＡｓ、ＳｉＣ、またはＳｉＧｅを含むものであってもよい。基板１０はまた、複数の材料層を有してもよい。いくつかの実施形態において、基板１０は、シリコン（Ｓｉ）、シリコン・ゲルマニウム（ＳｉＧｅ）、炭化シリコン（ＳｉＣ）、Ｓｉ：Ｃ（炭素ドープ・シリコン）、炭化シリコン・ゲルマニウム（ＳｉＧｅＣ）、炭素ドープ・シリコン・ゲルマニウム（ＳｉＧｅ：Ｃ）、ＩＩＩ－Ｖ族（例えばＧａＡｓ、ＡｌＧａＡｓ、ＩｎＡｓ、ＩｎＰ等）、ＩＩ－Ｖ族化合物半導体（例えばＺｎＳｅ、ＺｎＴｅ、ＺｎＣｄＳｅ等）または他の類似の半導体を含むが必ずしもそれらに限定されない半導体材料を含む。加えて、半導体材料の複数の層が、基板１０の半導体材料として用いられてよい。いくつかの実施形態において、基板１０は、半導体材料および誘電材料の両方を含む。半導体基板１０は、例えばＳｉ／ＳｉＧｅ、シリコン・オン・インシュレータまたはＳｉＧｅオン・インシュレータなどの積層半導体を含んでもよい。
【0022】
ＩＬＤ１２は、例えば多孔質ケイ酸塩、炭素ドープ酸化物、二酸化シリコン、窒化シリコン、酸窒化シリコン、または他の誘電材料などの、当技術分野において知られている任意の材料を含んでよい。ＩＬＤ１２は、例えば化学気相成長、プラズマ援用化学気相成長、原子層堆積、または物理気相成長などの、当技術分野において知られている任意の方法を用いて形成されてよい。ＩＬＤ１２は、約２５ｎｍ～約２００ｎｍの範囲の厚さを有してよい。
【0023】
層１２の誘電材料は、例えば多孔質ケイ酸塩、炭素ドープ酸化物、二酸化シリコン、窒化シリコン、酸窒化シリコン、炭素ドープ酸化シリコン（ＳｉＣＯＨ）およびその多孔質体、シルセスキオキサン、シロキサン、または例えば約２～約４の範囲の誘電率を有する他の誘電材料などの超ｌｏｗ－ｋ（ＵＬＫ）材料を含んでよいが、それらに限定されない。
【0024】
導電性ライン１８は、ＩＬＤ１２に形成される開口部またはトレンチに形成されてよい。導電性ライン１８は、例えば銅（Ｃｕ）、アルミニウム（Ａｌ）、またはタングステン（Ｗ）などの、当技術分野において知られている任意の導電性材料であってよい。導電性ライン１８は、例えばシングルまたはデュアル・ダマシン技術などの、当技術分野において知られている任意の技術を用いて作製されてよい。不図示の一実施形態において、導電性ライン１８は、銅（Ｃｕ）であってよく、金属ライナを含んでよく、金属ライナは、例えば窒化タンタルおよびタンタル（ＴａＮ／Ｔａ）、チタン、窒化チタン、コバルト、ルテニウム、およびマンガンまたはこれらの組合せなどの金属であってよい。
【0025】
誘電体層２２は、窒化物、例えば窒化シリコン（ＳｉＮ）、酸窒化物、例えば酸窒化シリコン（ＳｉＯＮ）、またはその組合せであってよい。好適な実施形態において、誘電体層２２は、窒化シリコン（ＳｉＮ）、例えばＳｉ３Ｎ４であってよい。
【0026】
金属層２４の導電性材料は、銅（Ｃｕ）、コバルト（Ｃｏ）、アルミニウム（Ａｌ）、白金（Ｐｔ）、金（Ａｕ）、タングステン（Ｗ）、チタン（Ｔｉ）、またはその任意の組合せであってよい。金属層２４は、好適な堆積プロセス、例えば化学気相成長（ＣＶＤ）、プラズマ援用化学気相成長（ＰＥＣＶＤ）、物理気相成長（ＰＶＤ）、めっき、熱蒸着もしくは電子ビーム蒸着、またはスパッタにより堆積されてよい。
【0027】
【0028】
第１のプロジェクション・ライナ３０、ＧＳＴ層３２、第２のプロジェクション・ライナ３４、およびハードマスク層３６が、複数の金属ライン２４の上および複数の導電性ライン１８の上に堆積される。よって、ＧＳＴ層３２は、第１のプロジェクション・ライナ３０および第２のプロジェクション・ライナ３４内に囲い込まれまたは閉じ込められる。第１のプロジェクション・ライナ３０は、底部プロジェクション・ライナと称されてよく、第２のプロジェクション・ライナ３４は、頂部プロジェクション・ライナと称されてよい。
【0029】
ＧＳＴ層３２は、約２０ｎｍ～約５０ｎｍの間の厚さを有してよい。
【0030】
ＧＳＴ層３２は、例えば物理気相成長（ＰＶＤ）技術により形成されてよい。
【0031】
第１のプロジェクション・ライナ３０および第２のプロジェクション・ライナ３４は、相変化材料（ＰＣＭ）ライナと称されてよい。ライナ３０、３４は、金属ライナであってよい。金属ライナ３０、３４は、例えば窒化タンタルおよびタンタル（ＴａＮ／Ｔａ）、チタン、窒化チタン、コバルト、ルテニウム、およびマンガンなどの金属から構築されてよい。
【0032】
様々な例示的実施形態において、ハードマスク層３６は、窒化物、例えば窒化シリコン（ＳｉＮ）、酸窒化物、例えば酸窒化シリコン（ＳｉＯＮ）、またはその組合せであってよい。好適な実施形態において、ハードマスク層３６は、窒化シリコン（ＳｉＮ）、例えばＳｉ３Ｎ４であってよい。
【0033】
１つまたは複数の実施形態において、ハードマスク層３６は、約２０ｎｍ～約１００ｎｍの範囲、または約３５ｎｍ～約７５ｎｍの範囲、または約４５ｎｍ～約５５ｎｍの範囲の厚さを有してよいが、他の厚さも考えられる。
【0034】
相変化材料は、電気パルスの印加により１つの相状態から別の相状態に変化させることができる。より短くより高振幅のパルスは、相変化材料を概して非晶質の状態に変化させる傾向があり、リセット・パルスと称される。より長くより低振幅のパルスは、相変化材料を概して結晶質の状態に変化させる傾向があり、プログラム・パルスと称される。より短くより高振幅のパルスのエネルギーは、活性領域における材料を溶融させるのに十分高く、材料が非晶質状態において固体化することを可能とするのに十分短い。
【0035】
相変化材料は、カルコゲナイド系材料および他の材料を含んでよい。カルコゲンは、周期表のＶＩ族の一部を形成する酸素（Ｏ）、硫黄（Ｓ）、セレン（Ｓｅ）、およびテルル（Ｔｅ）の４つの元素のいずれかを含む。カルコゲナイドは、カルコゲンと、より電気陽性の元素またはラジカルとの化合物を含む。カルコゲナイド合金は、カルコゲナイドと、遷移金属などの他の材料との組合せを含む。カルコゲナイド合金は通常、ゲルマニウム（Ｇｅ）およびスズ（Ｓｎ）などの、元素周期表の第６列における１つまたは複数の元素を含む。多くの場合、カルコゲナイド合金は、アンチモン（Ｓｂ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）、および銀（Ａｇ）のうちの１つまたは複数を含む組合せを含む。相変化ベースのメモリ材料は、Ｇａ／Ｓｂ、Ｉｎ／Ｓｂ、Ｉｎ／Ｓｅ、Ｓｂ／Ｔｅ、Ｇｅ／Ｔｅ、Ｇｅ／Ｓｂ／Ｔｅ、Ｉｎ／Ｓｂ／Ｔｅ、Ｇａ／Ｓｅ／Ｔｅ、Ｓｎ／Ｓｂ／Ｔｅ、Ｉｎ／Ｓｂ／Ｇｅ、Ａｇ／Ｉｎ／Ｓｂ／Ｔｅ、Ｇｅ／Ｓｎ／Ｓｂ／Ｔｅ、Ｇｅ／Ｓｂ／Ｓｅ／ＴｅおよびＴｅ／Ｇｅ／Ｓｂ／Ｓの合金を含んでよい。Ｇｅ／Ｓｂ／Ｔｅ合金の系統においては、広範な合金組成が使用可能であってよい。
【0036】
いくつかの実施形態において、カルコゲナイドおよび他の相変化材料に不純物がドープされることで、ドープしたカルコゲナイドを用いるメモリ素子の導電度、転移温度、溶融温度、および他の特性を調整する。カルコゲナイドにドープするために用いられる代表的な不純物としては、窒素、シリコン、酸素、二酸化シリコン、窒化シリコン、銅、銀、金、アルミニウム、酸化アルミニウム、タンタル、酸化タンタル、窒化タンタル、チタンおよび酸化チタンが挙げられる。
【0037】
本例において、相変化材料スタックは、Ｇｅ－Ｓｂ－Ｔｅ（ゲルマニウム・アンチモン・テルルまたは「ＧＳＴ」）合金を含むことが好ましい。代替的に、相変化材料スタックのための他の好適な材料は、任意選択的に、Ｓｉ－Ｓｂ－Ｔｅ合金、Ｇａ－Ｓｂ－Ｔｅ合金、Ａｓ－Ｓｂ－Ｔｅ合金、Ａｇ－Ｉｎ－Ｓｂ－Ｔｅ合金、Ｇｅ－Ｉｎ－Ｓｂ－Ｔｅ合金、Ｇｅ－Ｓｂ合金、Ｓｂ－Ｔｅ合金、Ｓｉ－Ｓｂ合金、およびその組合せを含む。
【0038】
【0039】
ＧＳＴスタック４０は、第１のプロジェクション・ライナ３０、ＧＳＴ層３２、第２のプロジェクション・ライナ３４、およびハードマスク層３６をパターニングすることにより形成される。
【0040】
よって、誘電体２２の頂面２３は、パターニングにより露出する。
【0041】
構造体の上面図４５は、誘電体２２の頂面２３との関連におけるＨ字形状構成のハードマスク層３６を示す。換言すると、ＰＣＭ素子は、フィン型ＧＳＴセルを画定する。
【0042】
【0043】
第３のプロジェクション・ライナ５０が、ＧＳＴスタックの上に堆積される。第３のプロジェクション・ライナ５０は、誘電体２２の頂面に直接接触し、ハードマスク層３６の頂面に直接接触する。加えて、第３のプロジェクション・ライナ５０は、ＧＳＴ層３２が第１のプロジェクション・ライナ３０、第２のプロジェクション・ライナ３４、および第３のプロジェクション・ライナ５０により完全に包囲されまたは包み込まれるように、ＧＳＴ層３２の側壁に直接接触する。
【0044】
第３のプロジェクション・ライナ５０は、第１のプロジェクション・ライナ３０および第２のプロジェクション・ライナ３４と同じ材料から構築されてよい。
【0045】
上面図５５は、構造体の上に形成された第３のプロジェクション・ライナ５０を示す。
【0046】
【0047】
スペーサ層６０が、第３のプロジェクション・ライナ５０の上に堆積される。
【0048】
上面図６５は、構造体全体の上のスペーサ層６０を示す。
【0049】
【0050】
スペーサ層６０は、ＧＳＴスタック４０に隣接するスペーサ７０を形成するようにエッチングされる。スペーサ７０の形成により、第３のプロジェクション・ライナ５０の表面が露出する。ＧＳＴ層３２は、第１のプロジェクション・ライナ３０、第２のプロジェクション・ライナ３４、および第３のプロジェクション・ライナ５０により包み込まれまたは包囲される。換言すると、ＧＳＴ層３２は、プロジェクション・ライナ３０、３４、５０により取り囲まれまたは閉じ込められる。特に、ＧＳＴ層３２の底部は第１のプロジェクション・ライナ３０に直接接触し、ＧＳＴ層３２の頂部は第２のプロジェクション・ライナ３４に直接接触し、ＧＳＴ層３２の側壁は第３のプロジェクション・ライナ５０に直接接触する。結果として、第１のプロジェクション・ライナ３０、第２のプロジェクション・ライナ３４、および第３のプロジェクション・ライナ５０は、ＧＳＴ層３２を全体的に包み込むまたは囲い込むまたは取り囲むプロジェクション・ライナを集合的に画定する。
【0051】
ＰＣＭ構造体は、水平閉じ込めＰＣＭセルと称されてよい。よって、ＰＣＭ構造体は、ＧＳＴ層３２を完全にかつ全体的に包むオールアラウンド型またはラップアラウンド型プロジェクション・ライナを有するＧＳＴ層３２を含む。
【0052】
上面図７５は、スペーサ７０と第３のプロジェクション・ライナ５０との間の関係、およびそれらのハードマスク層３６との関連を示す。
【0053】
スペーサ７０は、ＳｉＮ、ＳｉＢＮ、ＳｉＣＮまたはＳｉＢＣＮあるいはその組合せの薄膜のうちの任意の１つまたは複数を含んでよい。
【0054】
【0055】
第３のプロジェクション・ライナ５０の露出した表面は、例えば反応性イオン・エッチ（ＲＩＥ）プロセス８０によりエッチングされる。これにより、誘電体２２の頂面２３が露出するとともに、ハードマスク層３６の頂面３７が露出する。これによりさらに、スペーサ７０が後退してスペーサ７０’が形成される。ＧＳＴ層３２は、集合的な第１のプロジェクション・ライナ３０、第２のプロジェクション・ライナ３４、および第３のプロジェクション・ライナ５０により包み込まれたままである。第３のプロジェクション・ライナ５０は、ハードマスク層３６の側壁が第３のプロジェクション・ライナ５０に直接接触するように、ＧＳＴ層３２の上方に垂直に延びる。よって、第３のプロジェクション・ライナ５０の縁部は、Ｌ字形状および反転したＬ字形状の構成を画定する。Ｌ字形状および反転したＬ字形状の構成は、スペーサ７０’を収容する。
【0056】
上面図８５は、スペーサ７０’、ハードマスク層３６、および誘電体２２の間の関係を示す。加えて、フィン型ＧＳＴセルは、第３のプロジェクション・ライナ５０のフィン型構成を強調する。
【0057】
結果として、第１のプロジェクション・ライナ３０、第２のプロジェクション・ライナ３４、および第３のプロジェクション・ライナ５０は、協働してＧＳＴ層３２を全体的に包み込むセグメント３０、３４、５０を有する単一のプロジェクション・ライナを集合的に画定する。
【0058】
【0059】
ＩＬＤ９０がＧＳＴスタックの上に堆積されて、構造体１００を形成してよい。ＩＬＤ９０は、誘電体２２の頂面、スペーサ７０’、およびハードマスク層３６の頂面に直接接触する。
【0060】
上面図９７は、ＩＬＤ９０の堆積を示し、フィン型ＧＳＴセルを画定する。Ｘ軸が、フィン型ＧＳＴセルを通して水平に延び、Ｙ軸が、フィン型ＧＳＴセルを通して垂直に延びる。
【0061】
Ｙ図９５は、実質的にＨ字形状の構成を画定する、第１のライナ３０、第２のライナ３４、および第３のライナ５０から集合的に形成される単一のライナを示す。ＧＳＴ層３２は、単一のライナ３０、３４、５０内に閉じ込められる。
【0062】
Ｘ図１００は、ＧＳＴ層３２を有するＰＣＭ素子と水平にかつ電気的に連通するコンタクト１４、１６を示す。
【0063】
結論として、本発明の例示的実施形態は、ＰＣＭの形成中における反応性イオン・エッチ（ＲＩＥ）のダメージを最小化するラップアラウンド型またはオールアラウンド型プロジェクション・ライナを形成する。例示的実施形態は、プロジェクション・ライナを有するＧＳＴの水平閉じ込めセル構造体を用いる。例示的実施形態は、自己整合ブリッジ・セル・コンタクトを導入する。換言すると、耐久性および抵抗ドリフトおよびプログラム電流を改善するために、水平マッシュルーム・セル構造体の構造が導入される。結果として、例示的方法は、ＧＳＴセルのＷＥＴダメージを最小化する。
【0064】
結論として、水平閉じ込めＰＣＭセルを含む半導体構造体が形成され、ＰＣＭ構造体は、プロジェクション・ライナ（オールアラウンド型またはラップアラウンド型プロジェクション・ライナ）により囲い込まれまたは包囲されまたは取り囲まれるＧＳＴ層を含む。閉じ込めセルＰＣＭは、物理気相成長（ＰＶＤ）により形成されてよい。半導体構造体を形成する方法は、ＧＳＴ層に対する反応性イオン・エッチ（ＲＩＥ）のダメージを最小化し、それにより、ＣＭＰ、ＷＥＴまたはＲＩＥのダメージのないＧＳＴセルを形成する。半導体構造体を形成する方法は、ＧＳＴ層を包み込むラップアラウンド型プロジェクション・ライナを構築することをさらに含む。結果として、例示的実施形態は、ＧＳＴオールアラウンド型プロジェクション・ライナを有する自己整合ブリッジ・セル・コンタクトを示唆する、プロジェクション・ライナを有するＧＳＴの水平閉じ込めセル構造体を導入する。
【0065】
図１～図８に関して、堆積は、材料をウェハ上に成長させる、塗布する、または他の方法で移着させる任意のプロセスである。利用可能な技術としては、熱酸化、物理気相成長（ＰＶＤ）、化学気相成長（ＣＶＤ）、電気化学堆積（ＥＣＤ）、分子線エピタキシ（ＭＢＥ）、および、より最近では、特に原子層堆積（ＡＬＤ）が挙げられるが、それらに限定されない。本明細書で用いる場合、「堆積」は、例えば化学気相成長（ＣＶＤ）、減圧ＣＶＤ（ＬＰＣＶＤ）、プラズマ援用ＣＶＤ（ＰＥＣＶＤ）、準大気圧ＣＶＤ（ＳＡＣＶＤ）および高密度プラズマＣＶＤ（ＨＤＰＣＶＤ）、急速熱ＣＶＤ（ＲＴＣＶＤ）、超高真空ＣＶＤ（ＵＨＶＣＶＤ）、限定反応処理ＣＶＤ（ＬＲＰＣＶＤ）、有機金属ＣＶＤ（ＭＯＣＶＤ）、スパッタ堆積、イオン・ビーム堆積、電子ビーム堆積、レーザ・アシスト堆積、熱酸化、熱窒化、スピンオン法、物理気相成長（ＰＶＤ）、原子層堆積（ＡＬＤ）、化学酸化、分子線エピタキシ（ＭＢＥ）、めっき、蒸着を含むがそれらに限定されない、材料を堆積させるのに適切な任意の現在知られているまたは後に開発される技術を含んでよい。
【0066】
本明細書で用いる場合、「処理」という用語は、説明されている構造体の形成に必要な、材料もしくはフォトレジストの堆積、パターニング、露光、現像、エッチング、洗浄、剥離、注入、ドーピング、応力印加、積層、もしくは材料またはフォトレジストの除去あるいはその組合せを含む。
【0067】
本発明を所与の例示的アーキテクチャに関して説明するが、本発明の範囲内において、他のアーキテクチャ、構造、基板材料およびプロセス特徴ならびにステップ／ブロックも多様であり得ることを理解されたい。
【0068】
層、領域または基板などの要素が別の要素「上に」ある、または別の要素「の上に」あると記載される場合、これは当該別の要素上に直接あってもよく、または介在する要素が存在してもよいことも理解されよう。これに対し、要素が別の要素「上に直接」ある、または別の要素「の上に直接」あると記載される場合には、介在する要素が存在しない。要素が別の要素に「接続される」または「結合される」と記載される場合、これは当該別の要素に直接接続または結合されてもよく、または介在する要素が存在してもよいことも理解されよう。これに対し、要素が別の要素に「直接接続される」または「直接結合される」と記載される場合には、介在する要素が存在しない。
【0069】
本実施形態は、グラフィカル・コンピュータ・プログラミング言語で作成され、（ストレージ・アクセス・ネットワーク等における、ディスク、テープ、物理ハード・ドライブ、または仮想ハード・ドライブなどの）コンピュータ記憶媒体に記憶され得る、集積回路チップの設計を含んでよい。設計者がチップ、またはチップの製造に用いられるフォトリソグラフィ・マスクを製造しない場合、設計者は、結果として得られる設計を、物理的機構により（例えば、設計を記憶した記憶媒体のコピーを提供することにより）または電子的に（例えばインターネットを介して）、そのようなエンティティに直接または間接的に伝送してよい。記憶された設計は次いで、ウェハ上に形成されるべき当該チップ設計の複数のコピーを含む、フォトリソグラフィ・マスクの製造のための適切なフォーマット（例えばＧＤＳＩＩ）に変換される。フォトリソグラフィ・マスクは、エッチングまたは他の処理が行われるべきウェハの領域を画定するために利用される。
【0070】
本明細書に記載の方法は、集積回路チップの製造に用いられてよい。結果として得られる集積回路チップは、未加工のウェハの形態で（複数の未パッケージングのチップを有する単一のウェハとして）、ベア・ダイとして、またはパッケージング済みの形態で、製造者により配布されてよい。後者の場合、チップは、（マザーボードまたは他のより上位のキャリアに取り付けられたリードを有するプラスチック・キャリアなどの）シングル・チップ・パッケージに、または（表面配線または埋め込み配線のいずれかまたは両方を有するセラミック・キャリアなどの）マルチチップ・パッケージに実装される。いずれの場合も、チップは次いで、（ａ）マザーボードなどの中間製品、または（ｂ）最終製品のいずれかの一部として、他のチップ、ディスクリート回路素子、または他の信号処理デバイスあるいはその組合せと統合される。最終製品は、玩具および他のローエンド用途から、ディスプレイ、キーボードまたは他の入力デバイス、および中央プロセッサを有する先進的コンピュータ製品にまで及ぶ集積回路チップを含む任意の製品であってよい。
【0071】
例えばＳｉＧｅのように、列挙される複数の元素に関して材料化合物が説明されることも理解されるべきである。これらの化合物は、化合物内の元素の様々な割合を含み、例えば、ＳｉＧｅはＳｉｘＧｅ１－ｘを含み、ｘは１以下である、等である。加えて、他の元素が化合物に含まれ、やはり本実施形態に従って機能してもよい。追加の元素を有する化合物は、本明細書において合金と称される。本明細書における本発明の「１つの実施形態」または「一実施形態」という記載、および他の変形は、当該実施形態に関して説明されている特定の特徴、構造、特性等が、本発明の少なくとも１つの実施形態に含まれることを意味する。よって、本明細書全体における様々な箇所に現れる「１つの実施形態において」または「一実施形態において」という語句の出現、および任意の他の変形は、必ずしも全てが同じ実施形態を指すものではない。
【0072】
例えば「Ａ／Ｂ」、「ＡまたはＢあるいはその両方」および「ＡおよびＢのうちの少なくとも１つ」といった場合における、「／」、「または～あるいはその両方」、および「のうちの少なくとも１つ」のいずれかの使用は、１番目に挙げた選択肢（Ａ）のみの選択、または２番目に挙げた選択肢（Ｂ）のみの選択、または両方の選択肢（ＡおよびＢ）の選択を包含することを意図したものであることを理解されたい。さらなる例として、「Ａ、Ｂ、またはＣあるいはその組合せ」および「Ａ、Ｂ、およびＣのうちの少なくとも１つ」といった場合、そのような語句は、１番目に挙げた選択肢（Ａ）のみの選択、または２番目に挙げた選択肢（Ｂ）のみの選択、または３番目に挙げた選択肢（Ｃ）のみの選択、または１番目および２番目に挙げた選択肢（ＡおよびＢ）のみの選択、または１番目および３番目に挙げた選択肢（ＡおよびＣ）のみの選択、または２番目および３番目に挙げた選択肢（ＢおよびＣ）のみの選択、または３つの選択肢全て（ＡおよびＢおよびＣ）の選択を包含することを意図したものである。これは、当技術分野および関連技術分野における当業者には容易に明らかとなるように、挙げられる項目の数について拡張されてよい。
【0073】
本明細書において用いられる用語は、特定の実施形態を説明することのみを目的としており、例示的実施形態を限定することを意図したものではない。本明細書で用いる場合、単数形の「１つの（ａ）」、「１つの（ａｎ）」、および「その（ｔｈｅ）」は、文脈によりそうでないことが明確に示されていない限り、複数形も含むことが意図されている。さらに、本明細書において用いられる用語「備える（ｃｏｍｐｒｉｓｅｓ）」、「備える（ｃｏｍｐｒｉｓｉｎｇ）」、「含む（ｉｎｃｌｕｄｅｓ）」、または「含む（ｉｎｃｌｕｄｉｎｇ）」あるいはその組合せは、記載されている特徴、整数、ステップ、動作、要素、または構成要素あるいはその組合せの存在を示すが、１つまたは複数の他の特徴、整数、ステップ、動作、要素、構成要素、またはそれらの群あるいはその組合せの存在または追加を排除するものではないことが理解されよう。
【0074】
「下」、「下方」、「下側」、「上方」、「上側」等のような空間的に相対的な用語は、本明細書において、図面に示されている１つの要素または特徴の、別の要素または特徴に対する関係を説明するための説明を容易にするために用いられてよい。これらの空間的に相対的な用語は、図面に示されている向きに加えて、使用中または動作中におけるデバイスの様々な向きを包含することを意図したものであると理解されよう。例えば、図面におけるデバイスが裏返された場合、他の要素または特徴の「下方」または「下」にあるものとして説明されている要素は、当該他の要素または特徴の「上方」に向くことになる。よって、「下方」という用語は、上方および下方の向きの両方を包含してよい。デバイスは、他の向きであって（９０度または他の向きに回転されて）もよく、本明細書において用いられる空間的に相対的な説明は、それに応じて解釈されてよい。加えて、層が２つの層の「間」にあると記載される場合、これは２つの層の間の唯一の層であってもよく、あるいは１つまたは複数の介在層が存在してもよいことも理解されよう。
【0075】
本明細書において、様々な要素を説明するために、第１、第２等の用語が用いられる場合があるが、これらの要素は、これらの用語によって限定されるべきではないことが理解されよう。これらの用語は、１つの要素を別の要素と区別するためにのみ用いられる。よって、本構想の範囲から逸脱しない限りにおいて、以下で論じる第１の要素が第２の要素と称されてもよい。
【0076】
人工知能（ＡＩ）デバイス用のプロジェクション・ライナを形成するための方法および構造体の好適な実施形態（それらは限定ではなく例示を意図したものである）を説明したが、上記の教示に照らして、修正および変形が当業者によりなされてよいことに留意されたい。したがって、添付の特許請求の範囲により規定される本発明の範囲内における変更が、説明されている特定の実施形態においてなされてよいことを理解されたい。ここまで、特許法により要求される詳細および特定事項と共に本発明の態様を説明したが、特許状により保護される、特許請求され求められる事項が、添付の特許請求の範囲に記載されている。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【国際調査報告】