特表2024-533660 | 知財ポータル「IP Force」

知財求人 - 知財ポータルサイト「IP Force」

▶ シリコン　ストーリッジ　テクノロージー　インコーポレイテッドの特許一覧

特表2024-533660不揮発性メモリセルを含有する欠陥ダイを決定する方法

書誌要約請求の範囲詳細な説明課題実施例実施するための形態図面の説明

目に優しい文字サイズ小中大 PDF Top

< >

1
2
3
4
5
6
7
8
9
10
11
12
13

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2024-09-12

(54)【発明の名称】不揮発性メモリセルを含有する欠陥ダイを決定する方法

(51)【国際特許分類】

G11C 29/50 20060101AFI20240905BHJP

G11C 29/06 20060101ALI20240905BHJP

G01R 31/28 20060101ALI20240905BHJP

【ＦＩ】

G11C29/50 100

G11C29/06

G01R31/28 B

【審査請求】有

【予備審査請求】未請求

(21)【出願番号】P 2024518300

(86)(22)【出願日】2022-01-18

(85)【翻訳文提出日】2024-04-08

(86)【国際出願番号】 US2022012710

(87)【国際公開番号】W WO2023048755

(87)【国際公開日】2023-03-30

(31)【優先権主張番号】63/248,964

(32)【優先日】2021-09-27

(33)【優先権主張国・地域又は機関】US

(31)【優先権主張番号】17/576,754

(32)【優先日】2022-01-14

(33)【優先権主張国・地域又は機関】US

(81)【指定国・地域】

(71)【出願人】

【識別番号】500147506

【氏名又は名称】シリコンストーリッジテクノロージーインコーポレイテッド

【氏名又は名称原語表記】ＳＩＬＩＣＯＮＳＴＯＲＡＧＥＴＥＣＨＮＯＬＯＧＹ，ＩＮＣ．

(74)【代理人】

【識別番号】110000626

【氏名又は名称】弁理士法人英知国際特許商標事務所

(72)【発明者】

【氏名】カチェフ、ユリ

(72)【発明者】

【氏名】キム、ジンホ

(72)【発明者】

【氏名】ファン、シンシア

(72)【発明者】

【氏名】フェステ、ジル

(72)【発明者】

【氏名】ベルテッロ、ベルナール

(72)【発明者】

【氏名】ガザヴィ、パルヴィーズ

(72)【発明者】

【氏名】ヴィラ―ル、ブルーノ

(72)【発明者】

【氏名】ティエリー、ジャンフランソワ

(72)【発明者】

【氏名】デコベルト、キャサリン

(72)【発明者】

【氏名】ジョルバ、セルゲイ

(72)【発明者】

【氏名】ルオ、ファン

(72)【発明者】

【氏名】ティー、ラット

(72)【発明者】

【氏名】ドー、ナン

【テーマコード（参考）】

2G132

5L206

【Ｆターム（参考）】

2G132AA09

2G132AB03

2G132AD01

5L206AA10

5L206DD31

5L206EE02

5L206FF05

(57)【要約】

ダイに形成された不揮発性メモリセルを試験する方法は、メモリセルを消去するステップと、メモリセルに対する最も低い読み出し電流ＲＣ１と、最も低い読み出し電流ＲＣ１を有するメモリセルの第１の数Ｎ１とを決定するために、第１の読み出し動作を実行するステップと、を含む。ターゲット読み出し電流ＲＣ２を超えていない読み出し電流を有するメモリセルの第２の数Ｎ２を決定するために、第２の読み出し動作を実行する。ターゲット読み出し電流ＲＣ２は、最も低い読み出し電流ＲＣ１に所定の電流値を加算したものに等しい。第２の数Ｎ２が第１の数Ｎ１に所定の数を加算した数を超えていると決定された場合、ダイは、許容可能であると決定される。第２の数Ｎ２が第１の数Ｎ１に所定の数を加算した数を超えていないと決定された場合、ダイは、欠陥があると決定される。
【選択図】図５

【特許請求の範囲】

【請求項1】

ダイに形成された不揮発性メモリセルを試験する方法であって、
前記不揮発性メモリセルを消去するステップと、
前記不揮発性メモリセルに対する最も低い読み出し電流ＲＣ１と、前記最も低い読み出し電流ＲＣ１を有する前記不揮発性メモリセルの第１の数Ｎ１とを決定するために、前記不揮発性メモリセルを消去する前記ステップの後に第１の読み出し動作を実行するステップと、
ターゲット読み出し電流ＲＣ２を超えていない読み出し電流を有する前記不揮発性メモリセルの第２の数Ｎ２を決定するために、第２の読み出し動作を実行するステップであって、前記ターゲット読み出し電流ＲＣ２が、前記最も低い読み出し電流ＲＣ１に所定の電流値を加算したものに等しい、実行するステップと、
前記第２の数Ｎ２が前記第１の数Ｎ１に所定の数を加算した数を超えているかどうかを決定するステップと、
前記第２の数Ｎ２が前記第１の数Ｎ１に前記所定の数を加算した数を超えていると決定された場合、前記ダイが許容可能であると決定するか、又は前記第２の数Ｎ２が前記第１の数Ｎ１に前記所定の数を加算した数を超えていないと決定された場合、前記ダイに欠陥があると決定するステップと、を含む、方法。

【請求項2】

前記所定の電流値は、４～５μＡの範囲内である、請求項１に記載の方法。

【請求項3】

前記所定の数は、１～３の範囲内である、請求項１に記載の方法。

【請求項4】

前記第１の読み出し動作を実行する前記ステップの前に、前記ダイにベーク動作を実行するステップを更に含む、請求項１に記載の方法。

【請求項5】

前記第１の読み出し動作を実行する前記ステップの前に、前記不揮発性メモリセルに電気的ストレスを実行するステップを更に含む、請求項１に記載の方法。

【請求項6】

ダイに形成された不揮発性メモリセルを試験する方法であって、
前記不揮発性メモリセルを消去するステップと、
前記不揮発性メモリセルに対する最も高い閾値電圧ＴＶ１と、前記最も高い閾値電圧ＴＶ１を有する前記不揮発性メモリセルの第１の数Ｎ１とを決定するために、前記不揮発性メモリセルを消去する前記ステップの後に第１の読み出し動作を実行するステップと、
ターゲット閾値電圧ＴＶ２を下回らない閾値電圧を有する前記不揮発性メモリセルの第２の数Ｎ２を決定するために、第２の読み出し動作を実行するステップであって、前記ターゲット閾値電圧ＴＶ２が、前記最も高い閾値電圧ＴＶ１から所定の電圧値を減算したものに等しい、実行するステップと、
前記第２の数Ｎ２が前記第１の数Ｎ１に所定の数を加算した数を超えているかどうかを決定するステップと、
前記第２の数Ｎ２が前記第１の数Ｎ１に前記所定の数を加算した数を超えていると決定された場合、前記ダイが許容可能であると決定するか、又は前記第２の数Ｎ２が前記第１の数Ｎ１に前記所定の数を加算した数を超えていないと決定された場合、前記ダイに欠陥があると決定するステップと、を含む、方法。

【請求項7】

前記所定の電圧値は、０．５～１．０Ｖの範囲内である、請求項６に記載の方法。

【請求項8】

前記所定の数は、１～３の範囲内である、請求項６に記載の方法。

【請求項9】

前記読み出し動作を実行する前記ステップの前に、前記ダイにベーク動作を実行するステップを更に含む、請求項６に記載の方法。

【請求項10】

前記読み出し動作を実行する前記ステップの前に、前記不揮発性メモリセルに電気的ストレスを実行するステップを更に含む、請求項６に記載の方法。

【請求項11】

ダイに形成された不揮発性メモリセルを試験する方法であって、
前記不揮発性メモリセルをプログラミングするステップと、
前記不揮発性メモリセルに対する最も低い閾値電圧ＴＶ３と、前記最も低い閾値電圧ＴＶ３を有する前記不揮発性メモリセルの第１の数Ｎ１とを決定するために、前記不揮発性メモリセルをプログラミングする前記ステップの後に第１の読み出し動作を実行するステップと、
ターゲット閾値電圧ＴＶ４を超えていない閾値電圧を有する前記不揮発性メモリセルの第２の数Ｎ２を決定するために、第２の読み出し動作を実行するステップであって、前記ターゲット閾値電圧ＴＶ４が、前記最も低い閾値電圧ＴＶ３に所定の電圧値を加算したものに等しい、実行するステップと、
前記第２の数Ｎ２が前記第１の数Ｎ１に所定の数を加算した数を超えているかどうかを決定するステップと、
前記第２の数Ｎ２が前記第１の数Ｎ１に前記所定の数を加算した数を超えていると決定された場合、前記ダイが許容可能であると決定するか、又は前記第２の数Ｎ２が前記第１の数Ｎ１に前記所定の数を加算した数を超えていないと決定された場合、前記ダイに欠陥があると決定するステップと、を含む、方法。

【請求項12】

前記所定の電圧値は、０．５～１．０Ｖの範囲内である、請求項１１に記載の方法。

【請求項13】

前記所定の数は、１～３の範囲内である、請求項１１に記載の方法。

【請求項14】

前記読み出し動作を実行する前記ステップの前に、前記ダイにベーク動作を実行するステップを更に含む、請求項１１に記載の方法。

【請求項15】

前記読み出し動作を実行する前記ステップの前に、前記不揮発性メモリセルに電気的ストレスを実行するステップを更に含む、請求項１１に記載の方法。

【発明の詳細な説明】

【技術分野】

【0001】

（関連出願）
本出願は、２０２１年９月２７日出願の米国仮特許出願第６３／２４８，９６４号及び２０２２年１月１４日出願の米国特許出願第１７／５７６，７５４号の利益を主張するものである。

【0002】

（発明の分野）
本発明は、メモリデバイスに関し、より詳細には不揮発性メモリデバイスに関する。

【背景技術】

【0003】

半導体基板のチャネル領域の上方に配設され、それから絶縁された浮遊ゲートを各々が有するメモリセルを有する不揮発性メモリデバイスが知られている。浮遊ゲートの電荷は、読み出し動作中にチャネル領域の伝導性を制御する。メモリセルをプログラミングするために、プログラム動作中に電子が浮遊ゲートに加えられる。メモリセルを消去するために、消去動作中に電子が浮遊ゲートから除去される。メモリセルのプログラム状態は、浮遊ゲートの電荷（すなわち、電子の数）によって決定付けられ、この電荷は、読み出し動作中に、適した読み出し電圧がメモリセルに印加されたときにチャネル領域を通る電流（読み出し電流と称される）のレベルを検出することによって測定される。メモリセルのプログラム状態が高いほど（すなわち、浮遊ゲートの電子の数が多いほど）、読み出し電流は小さくなる。逆に、プログラム状態が低いほど（すなわち、浮遊ゲートの電子の数が少ないほど）、読み出し電流は大きくなる。メモリセルのプログラム状態は、データを記憶するように設定することができる。例えば、高いプログラム状態は、「０」ビット値を反映することができ、低いプログラム状態は、「１」ビット値を反映することができる。メモリセルはまた、任意の数のプログラム状態を使用して、データを記憶することができるアナログモードで動作させることができる。

【0004】

ダイ製造中、任意の所与のダイのメモリセルが品質基準を満たすことを確実にするために電気的試験を実行することが知られている。これらの試験のうちの１つは、加速データ保持試験であり得る。メモリセル形成後、ダイの全てのメモリセルが消去され、読み出し電流がある特定の所定の閾値を上回ることを確実にするために読み出し動作が実行される。１つ以上のメモリセルが所定の読み出し電流閾値を下回る読み出し電流を呈する場合、ダイは、欠陥があると判断される。その後、ダイは高温ベーク（データ保持ベークと称され得る）に供され、読み出し動作が繰り返される。ダイのいくつかのメモリセルに欠陥がある場合、それらは、浮遊ゲートの電荷のいくらかの変化を受ける場合があり、それらの読み出し電流は、所定の読み出し電流閾値を下回って減少する。したがって、メモリセルの読み出し電流が所定の読み出し電流閾値を下回るか、又は所定の読み出し電流閾値を下回って降下する場合、このメモリセルを含有するダイは、欠陥があると判断される。

【0005】

読み出し試験に関する１つの課題は、読み出し試験のための適切な所定の読み出し電流閾値を決定し、それをどのように適用するのが最良であるかを決定することであり得る。良好なメモリセルのみを含有するダイであっても、単一の読み出し電流値だけではなく、依然として、良好なメモリセルに対する読み出し電流値の範囲がある。更に、データ保持ベーク中、ダイの全てのメモリセルは、読み出し電流のいくらかの微小な減少を受ける場合がある。しかしながら、欠陥があるメモリセルは、正常なメモリセルと比較して、より大きな読み出し電流降下を受ける場合がある。課題は、これらの欠陥セルの存在を確実に検出することであり、欠陥セルの読み出し電流は、良好なメモリセルによって呈される読み出し電流の正常範囲から逸脱する。所定の読み出し電流閾値があまりに高く設定された場合、良好なメモリセルのみを有するダイが、誤って欠陥があると決定される場合がある。所定の読み出し電流閾値があまりに低く設定された場合、欠陥メモリセルを有するダイが、誤って欠陥がないと決定される場合がある。別の問題は、良好なメモリセルに対する読み出し電流値の範囲がダイごとに変動し得ることである。したがって、１つのダイに対する理想的な所定の読み出し電流閾値は、どのダイが良好であり、どのダイに欠陥があるかを確実に決定する際に、別のダイに対する精度が低くなり得る場合がある。

【発明の概要】

【0006】

前述の問題及び必要性は、ダイに形成された不揮発性メモリセルを試験する方法であって、不揮発性メモリセルを消去するステップと、不揮発性メモリセルに対する最も低い読み出し電流ＲＣ１と、最も低い読み出し電流ＲＣ１を有する不揮発性メモリセルの第１の数Ｎ１とを決定するために、不揮発性メモリセルを消去するステップの後に第１の読み出し動作を実行するステップと、ターゲット読み出し電流ＲＣ２を超えていない読み出し電流を有する不揮発性メモリセルの第２の数Ｎ２を決定するために、第２の読み出し動作を実行するステップであって、ターゲット読み出し電流ＲＣ２が、最も低い読み出し電流ＲＣ１に所定の電流値を加算したものに等しい、実行するステップと、第２の数Ｎ２が第１の数Ｎ１に所定の数を加算した数を超えているかどうかを決定するステップと、第２の数Ｎ２が第１の数Ｎ１に所定の数を加算した数を超えていると決定された場合、ダイが許容可能であると決定するか、又は第２の数Ｎ２が第１の数Ｎ１に所定の数を加算した数を超えていないと決定された場合、ダイに欠陥があると決定するステップと、を含む、方法によって対処される。

【0007】

ダイに形成された不揮発性メモリセルを試験する方法であって、不揮発性メモリセルを消去するステップと、不揮発性メモリセルに対する最も高い閾値電圧ＴＶ１と、最も高い閾値電圧ＴＶ１を有する不揮発性メモリセルの第１の数Ｎ１とを決定するために、不揮発性メモリセルを消去するステップの後に第１の読み出し動作を実行するステップと、ターゲット閾値電圧ＴＶ２を下回らない閾値電圧を有する不揮発性メモリセルの第２の数Ｎ２を決定するために、第２の読み出し動作を実行するステップであって、ターゲット閾値電圧ＴＶ２が、最も高い閾値電圧ＴＶ１から所定の電圧値を減算したものに等しい、実行するステップと、第２の数Ｎ２が第１の数Ｎ１に所定の数を加算した数を超えているかどうかを決定するステップと、第２の数Ｎ２が第１の数Ｎ１に所定の数を加算した数を超えていると決定された場合、ダイが許容可能であると決定するか、又は第２の数Ｎ２が第１の数Ｎ１に所定の数を加算した数を超えていないと決定された場合、ダイに欠陥があると決定するステップと、を含む、方法。

【0008】

ダイに形成された不揮発性メモリセルを試験する方法であって、不揮発性メモリセルをプログラミングするステップと、不揮発性メモリセルに対する最も低い閾値電圧ＴＶ３と、最も低い閾値電圧ＴＶ３を有する不揮発性メモリセルの第１の数Ｎ１とを決定するために、不揮発性メモリセルをプログラミングするステップの後に第１の読み出し動作を実行するステップと、ターゲット閾値電圧ＴＶ４を超えていない閾値電圧を有する不揮発性メモリセルの第２の数Ｎ２を決定するために、第２の読み出し動作を実行するステップであって、ターゲット閾値電圧ＴＶ４が、最も低い閾値電圧ＴＶ３に所定の電圧値を加算したものに等しい、実行するステップと、第２の数Ｎ２が第１の数Ｎ１に所定の数を加算した数を超えているかどうかを決定するステップと、第２の数Ｎ２が第１の数Ｎ１に所定の数を加算した数を超えていると決定された場合、ダイが許容可能であると決定するか、又は第２の数Ｎ２が第１の数Ｎ１に所定の数を加算した数を超えていないと決定された場合、ダイに欠陥があると決定するステップと、を含む、方法。

【0009】

本発明の他の目的及び特徴は、明細書、特許請求の範囲、添付図面を精読することによって明らかになるであろう。

【0010】

【0011】

【0012】

【0013】

【0014】

【0015】

【0016】

【0017】

【0018】

【0019】

【0020】

【0021】

【図面の簡単な説明】

【0022】

【図1】欠陥メモリセルを有しないダイに対する読み出し電流の正規化された確率の分布を例解するグラフである。

【図2】欠陥メモリセルを有するダイに対する読み出し電流の正規化された確率の分布を例解するグラフである。

【図3】欠陥メモリセルを有しないダイに対して欠陥メモリセルがあるか否かを決定するために使用され得る読み出し電流の２つの可能な所定の閾値を例解するグラフである。

【図4】欠陥メモリセルを有するダイに対して欠陥メモリセルがあるか否かを決定するために使用され得る読み出し電流の２つの可能な所定の閾値を例解するグラフである。

【図5】ダイに欠陥があるか否かを決定する際のステップを例解するフロー図である。

【図6】欠陥メモリセルを有しないダイに対する図５のステップの適用を例解するグラフである。

【図7】欠陥メモリセルを有するダイに対する図５のステップの適用を例解するグラフである。

【図8】読み出し電流の代わりに閾値電圧を使用してダイに欠陥があるか否かを決定する際のステップを例解するフロー図である。

【図9】欠陥メモリセルを有しないダイに対する図８のステップの適用を例解するグラフである。

【図10】欠陥メモリセルを有するダイに対する図８のステップの適用を例解するグラフである。

【図11】閾値電圧及びプログラミングされたメモリセルを使用してダイに欠陥があるか否かを決定する際のステップを例解するフロー図である。

【図12】欠陥メモリセルを有しないダイに対する図１１のステップの適用を例解するグラフである。

【図13】欠陥メモリセルを有するダイに対する図１１のステップの適用を例解するグラフである。

【発明を実施するための形態】

【0023】

ダイの様々なメモリセルに対する読み出し電流の正規化された確率を活用する、ダイの消去された不揮発性メモリセルの読み出し試験が開示される。図１は、ダイにおけるデータ保持ベーク動作の前（ベーク前については、線ＢＢによって示される）及びダイにおけるベーク動作の後（ベーク後については、線ＡＢによって示される）の両方の、良好なメモリセルのみを含有するダイのメモリセルに対する読み出し電流の正規化された確率を例解する。図１では、正規化された分布の各点は、対応する読み出し電流値以下の読み出し電流を呈するメモリセルの累積数を表す。そのような分布は、全てのメモリセルが良好である場合には正常（正規化された確率スケールにおいて線形）であるが、欠陥セルは、その線形分布から逸脱し得ることを本発明者らは発見した。図１に示されるように、ベーク動作は、消去されたメモリセルの読み出し電流を低下させる傾向がある。しかしながら、ベーク動作の前及び後の両方に、読み出し電流の正規化された確率の線形分布がある。読み出し電流の正規化された確率のこの線形分布から逸脱するメモリセルがないため、ダイは、良好であるとみなされる。

【0024】

図２は、いくつかの欠陥メモリセルを含有するダイのメモリセルに対する読み出し電流の正規化された確率を例解する。特に、ベーク前の正規化された分布は、読み出し電流の正規化された確率の線形分布から逸脱する読み出し電流値を含まないが、これは、読み出し電流の正規化された確率の線形分布を呈する残りのメモリセルを十分に下回る読み出し電流を有するメモリセルを示すベーク後の正規化された分布の場合には当てはまらない。具体的には、（ベーク動作後の）読み出し電流の正規化された確率の分布は、分布の線形部分から大幅に逸脱するテール部分を含み、これは、ダイ欠陥を見つけることを保証する欠陥メモリセルを示す。テール部分は、読み出し電流のプリベーク正規化確率にも同様に存在する場合があり、これもまた欠陥メモリセル、したがって欠陥ダイを示すことに留意されたい。

【0025】

欠陥メモリセルを検出するために所定の読み出し電流閾値を使用することの欠点は、良好なダイ及び欠陥ダイの両方に対する読み出し電流の正規化された確率を考慮するときに明らかになる。図３は、良好なメモリセルのみを含有するダイのメモリセルに対する読み出し電流の正規化された確率を、読み出し電流試験のための２つの所定の読み出し電流閾値の例とともに例解する。所定の閾値ＰＴ１は、マージンなしを表し、読み出し電流の正規化された確率の下端によって表される１つ以上のメモリセルが、所定の閾値ＰＴ１を満たさない読み出し電流を有することを意味する。所定の閾値ＰＴ１を使用することは、分布が線形であるので、実際にはダイに欠陥があるとみなされるべきでないときにダイに欠陥があるとみなされるリスクがある。所定の閾値ＰＴ２は、マージンＭを表し、全てのメモリセルが所定の閾値ＰＴ２を満たす（実際には、マージンＭの量だけ所定の閾値ＰＴ２を超える）ことを意味し、その結果、ダイは、適切に欠陥がないとみなされる。所定の閾値ＰＴ２をマージンＭとともに使用することは、正規化された確率分布がダイごとにややシフトする場合があるため、所定の閾値に対するマージンＭがダイを欠陥があると誤って決定することを回避することができるため、有利であり得る。しかしながら、マージンＭを使用することは、図４で例解されるように（非線形分布を示す、すなわち、テールを有する、欠陥メモリセルを含有するダイのメモリセルに対する読み出し電流の正規化された確率である）、欠陥メモリセルのいくつかが依然として所定の閾値ＰＴ２を上回る読み出し電流を有するため、欠陥ダイが欠陥として適切に識別されないことを意味し得る。更に、読み出し電流の正規化された分布は、ダイごとにわずかに変動する場合があり、これは、全てのダイに対して単一の所定の読み出し電流閾値を使用するときに、良好なダイと欠陥ダイとを誤認するリスクが増加することを意味する（すなわち、いくつかのダイに対して正確な試験結果を生成する与えられた所定の読み出し電流閾値は、他のダイに対しては正確な試験結果を生成しない）。したがって、読み出し電流試験に対して単一の所定の読み出し電流閾値を使用することは、理想的ではない。

【0026】

解決策は、図５に示され、図６及び図７で例解される読み出し試験技術である。本発明者らは、所定の読み出し電流閾値を下回る読み出し電流ではなく、外れ値セル読み出し電流を検出することによって、より正確な試験結果を達成することができることを発見した。この技術は、分布Ｄに関して記載され、これは、読み出し試験がベーク動作の前に実行される場合には図１～図４の正規化された確率ＢＢの分布に対応し、読み出し試験がベーク動作の後に実行される場合には図１～図４の正規化された確率ＡＢの分布に対応する。図５の読み出し試験は、ベーク動作の前に１回、ベーク動作の後にもう１回、２回実行することができるが、そうである必要はない。ベーク動作によって誘起されたストレスは、そのようなストレスの前には存在しなかった図７に示される分布Ｄのテールを生み出し得ることが決定された。したがって、ある特定の例では、ダイでのベーク動作によってストレスが誘起された後に図５の読み出し試験を実行することは有利であり得る。実際、他のストレス（例えば、メモリセルに印加された電圧からもたらされるいわゆる「ディスターブ」ストレスなどの電気的ストレス）がダイに印加された後に図５の読み出し試験を実行することは、ある特定の例における欠陥メモリセル及び欠陥ダイを検出する際にも有利であり得る。

【0027】

ステップ１では、ダイのメモリセルを、消去動作（すなわち、当技術分野でよく知られている従来の消去動作）を使用して消去する。ステップ２では、ベーク動作又は電気的ストレスを実行する。ベーク動作の非限定的な例は、ダイを含有するウェハを摂氏２５０度に３日間供するステップを含み得る。電気的ストレスの非限定的な例は、メモリセルのある特定のゲート又はソース／ドレイン領域への１つ以上の電圧の印加である。ステップ２は、上述されるように、ベーク動作若しくは電気的ストレスの前及び／若しくは後に、又は更にはベーク動作若しくは電気的ストレスなしで、読み出し試験を実行することができるため、任意選択として「ＯＰＴ」とラベル付けされる。ステップ３では、第１の読み出し動作を実行して、試験されている全てのメモリセル（例えば、好ましくはダイの全てのメモリセルであるが、ダイのメモリセルのサブセットも同様に任意の所与の時間に試験され得る）に対する最も低い読み出し電流ＲＣ１と、その最も低い読み出し電流ＲＣ１を有するメモリセルの第１の数Ｎ１と、を決定する。良好なメモリセルのみを有するダイに対する読み出し電流の正規化された確率の分布Ｄの例が図６に示されている。いくつかの欠陥メモリセルを有するダイについての分布Ｄの例が図７に示されている。ＲＣ１は、試験されている全てのメモリセルに対してバイナリサーチ又は他のサーチアルゴリズムを使用して見つけることができる。ステップ４では、第２の読み出し動作を実行して、ターゲット読み出し電流ＲＣ２を超えていない（すなわち、それ以下の）読み出し電流を有するメモリセルの第２の数Ｎ２を決定し、ここでは、ＲＣ２＝ＲＣ１＋ΔＲＣである。値ΔＲＣは、所定の電流値であり、ターゲット読み出し電流ＲＣ２が分布Ｄの主要部分のメモリセルに対する読み出し電流に対応するように選択され得る（すなわち、ΔＲＣは、欠陥メモリセルを検出することができるように、欠陥ダイの分布のテール部分におけるメモリセルと、分布Ｄの主要部分（例えば、線形部分）の端部との間の十分に検出可能なギャップを表す）。

【0028】

ステップ５では、第２の数Ｎ２が第１の数Ｎ１にΔＮを加算した数を超えているかどうかを決定し、ここで、ΔＮは、所定の個数である。第２の数Ｎ２がＮ１＋ΔＮを超えるという、決定がはい（yes）である場合、ダイは外れ値セルを含有しないと結論付けられ、メモリセルを含有するダイは許容可能であると決定される。逆に、第２の数Ｎ２がＮ１＋ΔＮを超えていないという、決定がいいえ（no）である場合、メモリセルを含有するダイに欠陥があると決定される。分布Ｄにテールがある場合、第２の数Ｎ２がＮ１＋ΔＮを超えていない（すなわち、Ｎ１＋ΔＮ以下である）ため、ダイに欠陥があると決定されるように、ΔＮを選択することができる。しかしながら、分布Ｄにテールがない場合、第２の数Ｎ２がＮ１＋ΔＮを超えるため、ダイは許容可能であると決定されることになる。この決定は、図６及び図７にグラフで示されている。具体的には、図６では、第２の数Ｎ２がＮ１＋ΔＮを超えている。したがって、図６に表されるダイは、許容可能であり、欠陥がないと決定される。図７では、第２の数Ｎ２がＮ１＋ΔＮを超えていない。したがって、図７に表されるダイは、欠陥があり、許容可能ではないと決定される。

【0029】

ダイごとの基準で適用される上述の技術は、残りのメモリセルに対する読み出し電流の一般の分布から逸脱する１つ又はいくつかのメモリセルに対する少数の読み出し電流の存在をより良好に検出する（すなわち、欠陥メモリセル及びダイに特徴的な外れ値読み出し電流をより良好に検出する）ため、固定された所定の読み出し電流閾値を使用することと比較して、欠陥ダイをより正確に識別する。この技術は、ダイ間で変動し得る読み出し電流の分布における変動にも適応する。ΔＲＣ及びΔＮの値は、分布Ｄの特性に基づいて選定することができる。非限定的な例として、ΔＲＣは、４～５μＡの範囲内であり得、ΔＮは、１～３の範囲内などの小さい数であり得る。上述の技術は、ベーク動作若しくは電気的ストレスの前、それらの後、又はその両方でメモリセルに実施することができる。加えて、ベーク動作又は電気的ストレスは、消去動作の前（すなわち、図５のステップ１の前）に実行することができるか、又は消去動作（ステップ１）の後であるが、図５の第１の読み出し動作（ステップ３）の前に実行することができる。

【0030】

上述の技術は、読み出し電流とは異なる電気的パラメータを使用して実施することができる。例えば、読み出し電流の代わりに閾値電圧を使用することができる。閾値電圧は、メモリセルがオンになったとチャネル領域が判断するのに十分な伝導性であるように、メモリセルのゲートのうちの１つ（浮遊ゲート以外）に印加される最小電圧である。閾値電圧は、読み出し電流が所定の読み出し電流に達するまで、読み出し動作中に印加電圧を上昇させることによって決定することができる。読み出し電流が所定の読み出し電流に達すると、その時点での印加電圧がメモリセルの閾値電圧となる。読み出し電流の代わりに閾値電圧を使用することは、図８で例解され、図９（良好なメモリセルのみを有するダイに対する閾値電圧の正規化された確率の分布Ｄを有する）及び図１０（いくつかの欠陥メモリセルを有するダイに対する閾値電圧の正規化された確率の分布Ｄを有する）に示されている。ダイのメモリセルを、消去動作を使用して消去する（ステップ６）。ステップ７では、任意選択のベーク動作又は電気的ストレスを実行する。ステップ８では、第１の読み出し動作を実行して、試験されている全てのメモリセルに対する最も高い閾値電圧ＴＶ１と、その最も高い閾値電圧ＴＶ１を有するメモリセルの第１の数Ｎ１と、を決定する。ステップ９では、第２の読み出し動作を実行して、ターゲット閾値電圧ＴＶ２を下回らない（すなわち、それ以上の）閾値電圧を有するメモリセルの第２の数Ｎ２を決定し、ここでは、ＴＶ２＝ＴＶ１－ΔＴＶである。値ΔＴＶは、所定の電圧値であり、ターゲット閾値電圧ＴＶ２が分布Ｄの主要部分のメモリセルに対する閾値電圧に対応するように選択することができる。ステップ１０では、第２の数Ｎ２が第１の数Ｎ１にΔＮを加算した数を超えているかどうかを決定し、ここで、ΔＮは、所定の数である。第２の数Ｎ２がＮ１＋ΔＮを超えているという、決定がはい（yes）である場合、メモリセルを含有するダイは許容可能であると決定される。逆に、第２の数Ｎ２がＮ１＋ΔＮを超えていないという、決定がいいえ（no）である場合、メモリセルを含有するダイに欠陥があると決定される。非限定的な例として、ΔＴＶは、０．５～１．０Ｖの範囲内であり得、ΔＮは、１～３の範囲内などの小さい数であり得る。

【0031】

閾値電圧を使用する図８～図１０に関して上述した技術は、消去されたメモリセルの代わりに、プログラミングされたメモリセルを使用して実施することができる。プログラミングされたメモリセル及び閾値電圧を使用することは、図１１で例解され、図１２（良好なメモリセルのみを有するダイに対する閾値電圧の正規化された確率の分布Ｄを有する）及び図１３（いくつかの欠陥メモリセルを有するダイに対する閾値電圧の正規化された確率の分布Ｄを有する）に示されている。ステップ１１では、ダイのメモリセルを、プログラム動作（すなわち、当技術分野でよく知られている従来のプログラム動作）を使用してプログラミングする。メモリセルをプログラミングすることは、１つ以上の電圧パルスを各メモリセルに印加して、浮遊ゲートに電子を加えることを含み得る。ステップ１２では、任意選択のベーク動作又は電気的ストレスを実行する。ステップ１３では、第１の読み出し動作を実行して、試験されている全てのメモリセルに対する最も低い閾値電圧ＴＶ３と、その最も低い閾値電圧ＴＶ３を有するメモリセルの第１の数Ｎ１と、を決定する。ステップ１４では、第２の読み出し動作を実行して、ターゲット閾値電圧ＴＶ４を超えていない（すなわち、それ以下の）閾値電圧を有するメモリセルの第２の数Ｎ２を決定し、ここで、ＴＶ４＝ＴＶ３＋ΔＴＶ２である。値ΔＴＶ２は、所定の電圧値であり、ターゲット閾値電圧ＴＶ４が分布Ｄの主要部分のメモリセルに対する閾値電圧に対応するように選択することができる。ステップ１５では、第２の数Ｎ２が第１の数Ｎ１にΔＮを加算した数を超えているかどうかを決定し、ここで、ΔＮは、所定の数である。第２の数Ｎ２がＮ１＋ΔＮを超えているという、決定がはい（yes）である場合、メモリセルを含有するダイは許容可能であると決定される。逆に、第２の数Ｎ２がＮ１＋ΔＮを超えていないという、決定がいいえ（no）である場合、メモリセルを含有するダイに欠陥があると決定される。非限定的な例として、ΔＴＶ２は、０．５～１．０Ｖの範囲内であり得、ΔＮは、１～３の範囲内などの小さい数であり得る。

【0032】

本発明は、本明細書に図示された上記実施例に限定されるものではなく、任意の特許請求の範囲の範疇に収まるあらゆる変形例を包含することが理解されよう。例えば、本明細書における本発明への言及は、特許請求の範囲又は特許請求項の用語の限定を意図するものではなく、代わりに特許請求の範囲の１つ以上によって網羅され得る１つ以上の特徴に言及するにすぎない。上で説明した材料、プロセス、及び数値の実施例は、単に例示的なものであり、特許請求の範囲を限定するものとみなされるべきではない。

【図1】