(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2024-09-12
(54)【発明の名称】データ処理方法、装置、機器及び記憶媒体
(51)【国際特許分類】
G06F 17/16 20060101AFI20240905BHJP
【ＦＩ】
G06F17/16 M
G06F17/16 D
【審査請求】有
【予備審査請求】未請求
(21)【出願番号】P 2024518978
(86)(22)【出願日】2022-05-16
(85)【翻訳文提出日】2024-03-26
(86)【国際出願番号】 CN2022092990
(87)【国際公開番号】W WO2023077770
(87)【国際公開日】2023-05-11
(31)【優先権主張番号】202111291162.1
(32)【優先日】2021-11-03
(33)【優先権主張国・地域又は機関】CN
(81)【指定国・地域】
(71)【出願人】
【識別番号】524114858
【氏名又は名称】海光信息技術股分有限公司
【氏名又は名称原語表記】ＨＹＧＯＮ ＩＮＦＯＲＭＡＴＩＯＮ ＴＥＣＨＮＯＬＯＧＹ ＣＯ．， ＬＴＤ．
【住所又は居所原語表記】Ｉｎｄｕｓｔｒｉａｌ Ｉｎｃｕｂａｔｏｒ ３－８，Ｎｏｒｔｈ ２－２０４，Ｎｏ．１８ Ｗｅｓｔ Ｈｉｔｅｃｈ Ｒｏａｄ，Ｈｕａｙｕａｎ Ｉｎｄｕｓｔｒｉａｌ Ｄｉｓｔｒｉｃｔ，Ｂｉｎｈａｉ Ｎｅｗ Ａｒｅａ，Ｔｉａｎｊｉｎ ３００３９２ Ｃｈｉｎａ
(74)【代理人】
【識別番号】100134636
【弁理士】
【氏名又は名称】金高 寿裕
(74)【代理人】
【識別番号】100114904
【弁理士】
【氏名又は名称】小磯 貴子
(72)【発明者】
【氏名】陳 慶
(72)【発明者】
【氏名】楊 仍才
(72)【発明者】
【氏名】袁 慶
(72)【発明者】
【氏名】楊 宇
(72)【発明者】
【氏名】王 斌
(72)【発明者】
【氏名】潘 于
【テーマコード（参考）】
5B056
【Ｆターム（参考）】
5B056BB32
5B056BB71
5B056FF01
5B056FF02
5B056FF10
(57)【要約】
本開示は、行列演算に適用されるデータ処理方法、装置、機器及び記憶媒体を提供する。該データ処理方法は、複数の第１操作データを含む第１行列が記憶された少なくとも１つの第１ベクトルレジスタ、及び複数の第２操作データを含む第２行列が記憶された少なくとも１つの第２ベクトルレジスタを決定するステップと、第１データ選択情報及び第２データ選択情報を取得するステップと、第１データ選択情報に基づき、複数の第１操作データから少なくとも１つの第１操作データを選択し、少なくとも１つの第１ターゲット操作データを得るステップと、第２データ選択情報に基づき、複数の第２操作データから少なくとも１つの第２操作データを選択し、少なくとも１つの第２ターゲット操作データを得るステップと、を含む。該データ処理方法は、行列の特性を十分に利用し、スレッド間でデータを効果的に多重化し、データの読み取り回数を大幅に減少させ、消費電力を低減させる。
【選択図】図１
【選択図】図１
【特許請求の範囲】
【請求項1】
行列演算に適用されるデータ処理方法であり、複数の第１操作データを含む第１行列が記憶された少なくとも１つの第１ベクトルレジスタ、及び複数の第２操作データを含む第２行列が記憶された少なくとも１つの第２ベクトルレジスタを決定するステップと、
第１データ選択情報及び第２データ選択情報を取得するステップと、
前記第１データ選択情報に基づき、前記複数の第１操作データから少なくとも１つの第１操作データを選択し、少なくとも１つの第１ターゲット操作データを得て、前記少なくとも１つの第１ターゲット操作データを、前記第２行列の第２行列次元を倍数としてデータコピーして複数の演算器に提供して前記複数の演算器に１対１で対応する複数の第１乗算係数を決定するステップと、
前記第２データ選択情報に基づき、前記複数の第２操作データから少なくとも１つの第２操作データを選択し、少なくとも１つの第２ターゲット操作データを得て、前記少なくとも１つの第２ターゲット操作データを、前記第１行列の第１行列次元を倍数としてデータコピーして前記複数の演算器に提供して前記複数の演算器に１対１で対応する複数の第２乗算係数を決定するステップと、を含み、
前記第１行列次元及び前記第２行列次元はいずれも正の整数であり、且つ前記第１行列次元のタイプと前記第２行列次元のタイプは異なるデータ処理方法。
【請求項2】
前記少なくとも１つの第１ターゲット操作データはＭ個の第１ターゲット操作データを含み、前記複数の演算器はＰ個の演算器群を含み、各演算器群はＭ個の演算器を含み、前記第２行列次元はＰであり、Ｍ及びＰはいずれも正の整数であり、前記少なくとも１つの第１ターゲット操作データを、前記第２行列の第２行列次元を倍数としてデータコピーして複数の演算器に提供して前記複数の演算器に１対１で対応する複数の第１乗算係数を決定するステップは、
前記Ｍ個の第１ターゲット操作データをＰ部コピーし、Ｐ個の第１ターゲット操作データ群を得るステップであり、各第１ターゲット操作データ群は前記Ｍ個の第１ターゲット操作データを含むステップと、
前記Ｐ個の第１ターゲット操作データ群をそれぞれ前記Ｐ個の演算器群に提供し、前記複数の第１乗算係数を決定するステップであり、各演算器群のＭ個の演算器に対応するＭ個の第１乗算係数はそれぞれ前記Ｍ個の第１ターゲット操作データであるステップと、を含む請求項１に記載のデータ処理方法。
【請求項3】
前記少なくとも１つの第２ターゲット操作データはＰ個の第２ターゲット操作データを含み、前記複数の演算器はＰ個の演算器群を含み、各演算器群はＭ個の演算器を含み、前記第１行列次元はＭであり、Ｍ及びＰはいずれも正の整数であり、前記少なくとも１つの第２ターゲット操作データを、前記第１行列の第１行列次元を倍数としてデータコピーして前記複数の演算器に提供して前記複数の演算器に１対１で対応する複数の第２乗算係数を決定するステップは、
前記Ｐ個の第２ターゲット操作データをＭ部コピーし、Ｐ個の第２ターゲット操作データ群を得るステップであり、各第２ターゲット操作データ群は１つの第２ターゲット操作データに対応し、且つ同じＭ個の前記第２ターゲット操作データを含むステップと、
前記Ｐ個の第２ターゲット操作データ群をそれぞれ前記Ｐ個の演算器群に提供し、前記複数の第２乗算係数を決定するステップであり、各演算器群内のＭ個の演算器に対応するＭ個の第２乗算係数は同じであり、且つ前記各演算器群に対応する第２ターゲット操作データ群内の第２ターゲット操作データであるステップと、を含む請求項１に記載のデータ処理方法。
【請求項4】
前記行列演算は複数のスレッドを含み、前記複数の演算器はそれぞれ前記複数のスレッドに対応し、前記少なくとも１つの第１ベクトルレジスタは複数の第１パスを有し、前記少なくとも１つの第２ベクトルレジスタは複数の第２パスを有し、前記複数のスレッドの各スレッドはそれぞれ前記複数の第１パスのうちの対応する第１パス及び前記複数の第２パスのうちの対応する第２パスに対応し、前記複数の第１操作データは前記複数の第１パスに対応し、前記複数の第２操作データは前記複数の第２パスに対応し、前記第１データ選択情報に基づき、前記複数の第１操作データから少なくとも１つの第１操作データを選択し、少なくとも１つの第１ターゲット操作データを得るステップは、
前記第１データ選択情報に基づき、前記複数の第１パスのうち選択された少なくとも１つの第１パスを決定し、前記選択された少なくとも１つの第１パスに対応する少なくとも１つの第１操作データを前記少なくとも１つの第１ターゲット操作データとして用いるステップを含み、
前記第２データ選択情報に基づき、前記複数の第２操作データから少なくとも１つの第２操作データを選択し、少なくとも１つの第２ターゲット操作データを得るステップは、
前記第２データ選択情報に基づき、前記複数の第２パスのうち選択された少なくとも１つの第２パスを決定し、前記選択された少なくとも１つの第２パスに対応する少なくとも１つの第２操作データを前記少なくとも１つの第２ターゲット操作データとして用いるステップを含む請求項１～３のいずれか１項に記載のデータ処理方法。
【請求項5】
少なくとも１つのデスティネーションベクトルレジスタを決定するステップと、前記複数の第１乗算係数及び前記複数の第２乗算係数に基づき、前記複数の演算器によって乗算演算を実行し、前記複数の演算器に対応する複数の乗算演算結果を得るステップであり、各演算器は対応する第１乗算係数及び第２乗算係数に対して乗算演算を実行し、前記各演算器に対応する乗算演算結果を得るステップと、
前記複数の乗算演算結果を前記少なくとも１つのデスティネーションベクトルレジスタに送信するステップと、をさらに含む請求項１～４のいずれか１項に記載のデータ処理方法。
【請求項6】
前記複数の乗算演算結果を前記少なくとも１つのデスティネーションベクトルレジスタに送信するステップは、前記複数の乗算演算結果と前記少なくとも１つのデスティネーションベクトルレジスタに記憶された複数の記憶データとを１対１で対応させて加算演算を行い、複数の加算演算結果を得るステップと、
前記複数の加算演算結果を前記少なくとも１つのデスティネーションベクトルレジスタに記憶するステップと、を含む請求項５に記載のデータ処理方法。
【請求項7】
第１データ選択情報及び第２データ選択情報を取得するステップは、データ選択命令を取得するステップと、
前記データ選択命令を解析し、前記第１データ選択情報及び前記第２データ選択情報を得るステップと、を含む請求項１～６のいずれか１項に記載のデータ処理方法。
【請求項8】
前記少なくとも１つの第１ベクトルレジスタは第１ターゲットベクトルレジスタを含み、前記少なくとも１つの第１ターゲット操作データはいずれも前記第１ターゲットベクトルレジスタに記憶され、前記少なくとも１つの第２ベクトルレジスタは第２ターゲットベクトルレジスタを含み、前記少なくとも１つの第２ターゲット操作データはいずれも前記第２ターゲットベクトルレジスタに記憶される請求項１～７のいずれか１項に記載のデータ処理方法。
【請求項9】
前記第１行列は縦行列であり、前記少なくとも１つの第１ターゲット操作データは前記第１行列の同一列に位置し、及び、前記第２行列は横行列であり、前記少なくとも１つの第２ターゲット操作データは前記第２行列の同一行に位置する請求項１～８のいずれか１項に記載のデータ処理方法。
【請求項10】
第１行列が記憶された少なくとも１つの第１ベクトルレジスタ、及び第２行列が記憶された少なくとも１つの第２ベクトルレジスタを決定するステップは、少なくとも１つの第１アドレス及び少なくとも１つの第２アドレスを取得するステップと、
前記少なくとも１つの第１アドレスに基づき、前記少なくとも１つの第１ベクトルレジスタを決定するステップと、
前記少なくとも１つの第２アドレスに基づき、前記少なくとも１つの第２ベクトルレジスタを決定するステップと、を含む請求項１～９のいずれか１項に記載のデータ処理方法。
【請求項11】
少なくとも１つの第１アドレス及び少なくとも１つの第２アドレスを取得するステップは、行列演算命令を取得するステップと、
前記行列演算命令を解析し、前記少なくとも１つの第１アドレス及び前記少なくとも１つの第２アドレスを得るステップと、を含む請求項１０に記載のデータ処理方法。
【請求項12】
第１データ選択情報及び第２データ選択情報を取得するステップは、前記行列演算命令を解析し、前記第１データ選択情報及び前記第２データ選択情報を得るステップを含む請求項１～１１のいずれか１項に記載のデータ処理方法。
【請求項13】
少なくとも１つの第１データ読取命令及び少なくとも１つの第２データ読取命令を取得するステップと、前記少なくとも１つの第１データ読取命令を解析し、少なくとも１つの第１読み出しアドレス及び少なくとも１つの第１アドレスを得るステップと、
前記少なくとも１つの第１読み出しアドレスに基づいてメモリから前記複数の第１操作データを読み取り、前記少なくとも１つの第１アドレスに基づき、前記少なくとも１つの第１ベクトルレジスタを決定して前記複数の第１操作データを前記少なくとも１つの第１ベクトルレジスタに書き込むステップと、
前記少なくとも１つの第２データ読取命令を解析し、少なくとも１つの第２読み出しアドレス及び少なくとも１つの第２アドレスを得るステップと、
前記少なくとも１つの第２読み出しアドレスに基づいて前記メモリから前記複数の第２操作データを読み取り、前記少なくとも１つの第２アドレスに基づき、前記少なくとも１つの第２ベクトルレジスタを決定して前記複数の第２操作データを前記少なくとも１つの第２ベクトルレジスタに書き込むステップと、をさらに含む請求項１～１２のいずれか１項に記載のデータ処理方法。
【請求項14】
前記複数の演算器は乗算演算を並列に実行する請求項１～１３のいずれか１項に記載のデータ処理方法。
【請求項15】
行列演算に適用されるデータ処理装置であり、複数の第１操作データを含む第１行列が記憶された少なくとも１つの第１ベクトルレジスタ、及び複数の第２操作データを含む第２行列が記憶された少なくとも１つの第２ベクトルレジスタを決定することに用いられたレジスタ決定ユニットと、
第１データ選択情報及び第２データ選択情報を取得することに用いられた情報取得ユニットと、
前記第１データ選択情報に基づき、前記複数の第１操作データから少なくとも１つの第１操作データを選択し、少なくとも１つの第１ターゲット操作データを得て、及び前記第２データ選択情報に基づき、前記複数の第２操作データから少なくとも１つの第２操作データを選択し、少なくとも１つの第２ターゲット操作データを得ることに用いられたデータ選択ユニットと、
前記少なくとも１つの第１ターゲット操作データを、前記第２行列の第２行列次元を倍数としてデータコピーして複数の演算器に提供して前記複数の演算器に１対１で対応する複数の第１乗算係数を決定し、及び前記少なくとも１つの第２ターゲット操作データを、前記第１行列の第１行列次元を倍数としてデータコピーして前記複数の演算器に提供して前記複数の演算器に１対１で対応する複数の第２乗算係数を決定するためのデータブロードキャストユニットと、を含み、
前記第１行列次元及び前記第２行列次元はいずれも正の整数であり、且つ前記第１行列次元のタイプと前記第２行列次元のタイプは異なるデータ処理装置。
【請求項16】
データ処理機器であり、プロセッサと、
コンピュータ実行可能命令が記憶される記憶媒体と、を含み、
前記コンピュータ実行可能命令は前記プロセッサによって実行されるときに請求項１～１４のいずれか１項に記載のデータ処理方法を実現するデータ処理機器。
【請求項17】
コンピュータ実行可能命令を非一時的に記憶するためのコンピュータ可読記憶媒体であり、前記コンピュータ実行可能命令はプロセッサによって実行されるときに請求項１～１４のいずれか１項に記載のデータ処理方法を実現するコンピュータ可読記憶媒体。
【発明の詳細な説明】
【技術分野】
【0001】
本願は、２０２１年１１月３日に提出された中国特許出願第２０２１１１２９１１６２．１号の優先権を主張し、全ての目的のために上記中国特許出願に開示されている全内容は本願の一部として引用されている。
【0002】
本開示の実施例は、データ処理方法、データ処理装置、データ処理機器及びコンピュータ可読記憶媒体に関する。
【背景技術】
【0003】
グラフィックスプロセッサ（ＧＰＵ、ｇｒａｐｈｉｃ ｐｒｏｃｅｓｓ ｕｎｉｔ）には大量のデータ処理ユニットが含まれており、各データ処理ユニットは単一命令マルチデータストリーム（ＳＩＭＤ、Ｓｉｎｇｌｅ－Ｉｎｓｔｒｕｃｔｉｏｎ－Ｍｕｌｔｉｐｌｅ－Ｄａｔａ）構造であり、ＳＩＭＤは１つの命令を実行することにより複数のスレッドでの同じ操作の実行を同時に制御することができ、各ＳＩＭＤ構造にはいずれも専用の１つのベクトルレジスタ群、及び乗算ユニットなどの大量の並列実行可能な演算ユニットがある。ＳＩＭＤ構造は並列性が高いため、ＳＩＭＤ構造は行列演算に広く適用されている。
【発明の概要】
【課題を解決するための手段】
【0004】
本開示の少なくとも１つの実施例は行列演算に適用されるデータ処理方法を提供し、複数の第１操作データを含む第１行列が記憶された少なくとも１つの第１ベクトルレジスタ、及び複数の第２操作データを含む第２行列が記憶された少なくとも１つの第２ベクトルレジスタを決定するステップと、第１データ選択情報及び第２データ選択情報を取得するステップと、第１データ選択情報に基づき、複数の第１操作データから少なくとも１つの第１操作データを選択し、少なくとも１つの第１ターゲット操作データを得て、少なくとも１つの第１ターゲット操作データを、第２行列の第２行列次元を倍数として、複数の演算器に提供して複数の演算器に１対１で対応する複数の第１乗算係数を決定するステップと、第２データ選択情報に基づき、複数の第２操作データから少なくとも１つの第２操作データを選択し、少なくとも１つの第２ターゲット操作データを得て、少なくとも１つの第２ターゲット操作データを、第１行列の第１行列次元を倍数として、複数の演算器に提供して複数の演算器に１対１で対応する複数の第２乗算係数を決定するステップと、を含み、第１行列次元及び第２行列次元はいずれも正の整数であり、且つ第１行列次元のタイプと第２行列次元のタイプは異なる。
【0005】
例えば、本開示の少なくとも１つの実施例に係るデータ処理方法では、少なくとも１つの第１ターゲット操作データはＭ個の第１ターゲット操作データを含み、複数の演算器はＰ個の演算器群を含み、各演算器群はＭ個の演算器を含み、第２行列次元はＰであり、Ｍ及びＰはいずれも正の整数であり、少なくとも１つの第１ターゲット操作データを、第２行列の第２行列次元を倍数として、複数の演算器に提供して複数の演算器に１対１で対応する複数の第１乗算係数を決定するステップは、Ｍ個の第１ターゲット操作データをＰ部コピーし、Ｐ個の第１ターゲット操作データ群を得るステップであり、各第１ターゲット操作データ群はＭ個の第１ターゲット操作データを含むステップと、Ｐ個の第１ターゲット操作データ群をそれぞれＰ個の演算器群に提供し、複数の第１乗算係数を決定するステップであり、各演算器群のＭ個の演算器に対応するＭ個の第１乗算係数はそれぞれＭ個の第１ターゲット操作データであるステップと、を含む。
【0006】
例えば、本開示の少なくとも１つの実施例に係るデータ処理方法では、少なくとも１つの第２ターゲット操作データはＰ個の第２ターゲット操作データを含み、複数の演算器はＰ個の演算器群を含み、各演算器群はＭ個の演算器を含み、第１行列次元はＭであり、Ｍ及びＰはいずれも正の整数であり、少なくとも１つの第２ターゲット操作データを、第１行列の第１行列次元を倍数として、複数の演算器に提供して複数の演算器に１対１で対応する複数の第２乗算係数を決定するステップは、Ｐ個の第２ターゲット操作データをＭ部コピーし、Ｐ個の第２ターゲット操作データ群を得るステップであり、各第２ターゲット操作データ群は１つの第２ターゲット操作データに対応し、且つ同じＭ個の第２ターゲット操作データを含むステップと、Ｐ個の第２ターゲット操作データ群をそれぞれＰ個の演算器群に提供し、複数の第２乗算係数を決定するステップであり、各演算器群内のＭ個の演算器に対応するＭ個の第２乗算係数は同じであり、且つ各演算器群に対応する第２ターゲット操作データ群内の第２ターゲット操作データであるステップと、を含む。
【0007】
例えば、本開示の少なくとも１つの実施例に係るデータ処理方法では、行列演算は複数のスレッドを含み、複数の演算器はそれぞれ複数のスレッドに対応し、少なくとも１つの第１ベクトルレジスタは複数の第１パスを有し、少なくとも１つの第２ベクトルレジスタは複数の第２パスを有し、複数のスレッドの各スレッドはそれぞれ複数の第１パスのうちの対応する第１パス及び複数の第２パスのうちの対応する第２パスに対応し、複数の第１操作データは複数の第１パスに対応し、複数の第２操作データは複数の第２パスに対応し、第１データ選択情報に基づき、複数の第１操作データから少なくとも１つの第１操作データを選択し、少なくとも１つの第１ターゲット操作データを得るステップは、第１データ選択情報に基づき、複数の第１パスのうち選択された少なくとも１つの第１パスを決定し、選択された少なくとも１つの第１パスに対応する少なくとも１つの第１操作データを少なくとも１つの第１ターゲット操作データとして用いるステップを含み、及び、第２データ選択情報に基づき、複数の第２操作データから少なくとも１つの第２操作データを選択し、少なくとも１つの第２ターゲット操作データを得るステップは、第２データ選択情報に基づき、複数の第２パスのうち選択された少なくとも１つの第２パスを決定し、選択された少なくとも１つの第２パスに対応する少なくとも１つの第２操作データを少なくとも１つの第２ターゲット操作データとして用いるステップを含む。
【0008】
例えば、本開示の少なくとも１つの実施例に係るデータ処理方法は、少なくとも１つのデスティネーションベクトルレジスタを決定するステップと、複数の第１乗算係数及び複数の第２乗算係数に基づき、複数の演算器によって乗算演算を実行し、複数の演算器に対応する複数の乗算演算結果を得るステップであり、各演算器は対応する第１乗算係数及び第２乗算係数に対して乗算演算を実行し、各演算器に対応する乗算演算結果を得ることに用いられるステップと、複数の乗算演算結果を少なくとも１つのデスティネーションベクトルレジスタに送信するステップと、をさらに含む。
【0009】
例えば、本開示の少なくとも１つの実施例に係るデータ処理方法では、複数の乗算演算結果を少なくとも１つのデスティネーションベクトルレジスタに送信するステップは、複数の乗算演算結果と少なくとも１つのデスティネーションベクトルレジスタに記憶された複数の記憶データとを１対１で対応させて加算演算を行い、複数の加算演算結果を得るステップと、複数の加算演算結果を少なくとも１つのデスティネーションベクトルレジスタに記憶するステップと、を含む。
【0010】
例えば、本開示の少なくとも１つの実施例に係るデータ処理方法では、第１データ選択情報及び第２データ選択情報を取得するステップは、データ選択命令を取得するステップと、データ選択命令を解析し、第１データ選択情報及び第２データ選択情報を得るステップと、を含む。
【0011】
例えば、本開示の少なくとも１つの実施例に係るデータ処理方法では、少なくとも１つの第１ベクトルレジスタは第１ターゲットベクトルレジスタを含み、少なくとも１つの第１ターゲット操作データはいずれも第１ターゲットベクトルレジスタに記憶され、少なくとも１つの第２ベクトルレジスタは第２ターゲットベクトルレジスタを含み、少なくとも１つの第２ターゲット操作データはいずれも第２ターゲットベクトルレジスタに記憶される。
【0012】
例えば、本開示の少なくとも１つの実施例に係るデータ処理方法では、第１行列は縦行列であり、少なくとも１つの第１ターゲット操作データは第１行列の同一列に位置し、及び、第２行列は横行列であり、少なくとも１つの第２ターゲット操作データは第２行列の同一行に位置する。
【0013】
例えば、本開示の少なくとも１つの実施例に係るデータ処理方法では、第１行列が記憶された少なくとも１つの第１ベクトルレジスタ、及び第２行列が記憶された少なくとも１つの第２ベクトルレジスタを決定するステップは、少なくとも１つの第１アドレス及び少なくとも１つの第２アドレスを取得するステップと、少なくとも１つの第１アドレスに基づき、少なくとも１つの第１ベクトルレジスタを決定するステップと、少なくとも１つの第２アドレスに基づき、少なくとも１つの第２ベクトルレジスタを決定するステップと、を含む。
【0014】
例えば、本開示の少なくとも１つの実施例に係るデータ処理方法では、少なくとも１つの第１アドレス及び少なくとも１つの第２アドレスを取得するステップは、行列演算命令を取得するステップと、行列演算命令を解析し、少なくとも１つの第１アドレス及び少なくとも１つの第２アドレスを得るステップと、を含む。
【0015】
例えば、本開示の少なくとも１つの実施例に係るデータ処理方法では、第１データ選択情報及び第２データ選択情報を取得するステップは、行列演算命令を解析し、第１データ選択情報及び第２データ選択情報を得るステップを含む。
【0016】
例えば、本開示の少なくとも１つの実施例に係るデータ処理方法は、少なくとも１つの第１データ読取命令及び少なくとも１つの第２データ読取命令を取得するステップと、少なくとも１つの第１データ読取命令を解析し、少なくとも１つの第１読み出しアドレス及び少なくとも１つの第１アドレスを得るステップと、少なくとも１つの第１読み出しアドレスに基づいてメモリから複数の第１操作データを読み取り、少なくとも１つの第１アドレスに基づき、少なくとも１つの第１ベクトルレジスタを決定して複数の第１操作データを少なくとも１つの第１ベクトルレジスタに書き込むステップと、少なくとも１つの第２データ読取命令を解析し、少なくとも１つの第２読み出しアドレス及び少なくとも１つの第２アドレスを得るステップと、少なくとも１つの第２読み出しアドレスに基づいてメモリから複数の第２操作データを読み取り、少なくとも１つの第２アドレスに基づき、少なくとも１つの第２ベクトルレジスタを決定して複数の第２操作データを少なくとも１つの第２ベクトルレジスタに書き込むステップと、をさらに含む。
【0017】
例えば、本開示の少なくとも１つの実施例に係るデータ処理方法では、複数の演算器は乗算演算を並列に実行する。
【0018】
本開示の少なくとも１つの実施例は行列演算に適用されるデータ処理装置を提供し、データ処理装置は、複数の第１操作データを含む第１行列が記憶された少なくとも１つの第１ベクトルレジスタ、及び複数の第２操作データを含む第２行列が記憶された少なくとも１つの第２ベクトルレジスタを決定することに用いられたレジスタ決定ユニットと、第１データ選択情報及び第２データ選択情報を取得することに用いられた情報取得ユニットと、第１データ選択情報に基づき、複数の第１操作データから少なくとも１つの第１操作データを選択し、少なくとも１つの第１ターゲット操作データを得て、及び第２データ選択情報に基づき、複数の第２操作データから少なくとも１つの第２操作データを選択し、少なくとも１つの第２ターゲット操作データを得ることに用いられたデータ選択ユニットと、少なくとも１つの第１ターゲット操作データを、第２行列の第２行列次元を倍数として、複数の演算器に提供して複数の演算器に１対１で対応する複数の第１乗算係数を決定し、及び少なくとも１つの第２ターゲット操作データを、第１行列の第１行列次元を倍数として、複数の演算器に提供して複数の演算器に１対１で対応する複数の第２乗算係数を決定するためのデータブロードキャストユニットと、を含み、第１行列次元及び第２行列次元はいずれも正の整数であり、且つ第１行列次元のタイプと第２行列次元のタイプは異なる。
【0019】
本開示の少なくとも１つの実施例はデータ処理機器を提供し、プロセッサと、コンピュータ実行可能命令を記憶するための記憶媒体と、を含み、コンピュータ実行可能命令はプロセッサによって実行されるときに本開示の少なくとも１つの実施例に係るデータ処理方法を実現する。
【0020】
本開示の少なくとも１つの実施例はコンピュータ可読記憶媒体を提供し、コンピュータ実行可能命令を非一時的に記憶することに用いられ、コンピュータ実行可能命令はプロセッサによって実行されるときに本開示の少なくとも１つの実施例に係るデータ処理方法を実現する。
【0021】
本開示の実施例の技術的解決手段をより明確に説明するために、以下、実施例の図面を簡単に説明し、明らかに、以下に説明される図面は本開示のいくつかの実施例に関するものに過ぎず、本開示を制限するものではない。
【図面の簡単な説明】
【0022】
【発明を実施するための形態】
【0023】
本開示の実施例の目的、技術的解決手段及び利点をより明確にするために、以下、本開示の実施例の図面を参照しながら、本開示の実施例の技術的解決手段を明確、かつ完全に説明する。明らかに、説明される実施例は本開示の実施例の一部であり、実施例の全部ではない。説明される本開示の実施例に基づき、当業者が創造的な労働を必要とせずに取得した全ての他の実施例は、いずれも本開示の保護範囲に属する。
【0024】
特に定義されない限り、本開示で使用される技術用語又は科学用語は、当業者が理解できる一般的な意味を有する。本開示で使用される「第１」、「第２」及び類似する用語は、何らかの順序、数又は重要性を示すものではなく、異なる構成要素を区別するためのものに過ぎない。「含む」又は「備える」などの類似する用語は、該用語の前に記載された素子又は部材が、該用語の後に列挙される素子又は部材、及びそれらの同等物を含むことを意味し、他の素子又は部材を排除するものではない。「接続」又は「連結」などの類似する用語は、物理的又は機械的接続に限定されず、直接接続されるか間接的に接続されるかに関わらず、電気的接続を含んでもよい。「上」、「下」、「左」、「右」などは、相対的な位置関係を表すためのものに過ぎず、説明される対象の絶対位置が変化すると、該相対的な位置関係もそれに応じて変化する可能性がある。
【0025】
本開示の実施例の下記説明を明確、かつ簡潔に維持するために、本開示では一部の既知の機能及び既知の部材についての詳細な説明を省略する。
【0026】
ＧＰＵのＳＩＭＤ構造処理ユニットは、行列演算命令を実行することにより複数のスレッドでの同じ操作の実行を同時に制御して、行列読み取り、演算操作、結果格納などを実現する。例えば、ＳＩＭＤ３２構造について、１つの命令を実行することで３２個のスレッドで実行される操作を同時に制御することができ、各ＳＩＭＤ３２構造にはいずれも専用の１つのベクトルレジスタ群があり、各ベクトルレジスタは３２個のパスを有する。以下の表１には汎用の行列演算命令が示されており、これは、ＳＩＭＤ構造で行列演算操作を実行するときに使用される従来の命令であり、行列演算命令はソースオペランド１、ソースオペランド２、ソースオペランド３、デスティネーションオペランド及びオペコードを含み、ソースオペランド１は第１ベクトルレジスタのアドレスを示すことに用いられ、ソースオペランド２は第２ベクトルレジスタのアドレスを示すことに用いられ、ソースオペランド３は第３ベクトルレジスタのアドレスを示すことに用いられ、デスティネーションオペランドは行列演算結果を記憶するためのデスティネーションベクトルレジスタのアドレスを示すことに用いられ、オペコードは該行列演算命令によって実行される具体的な操作、すなわち行列演算命令のタイプを示すことに用いられ、例えば、行列演算命令内のオペコードを乗加算演算を示す対応値に設定することにより、該行列演算命令はすなわち行列乗加算命令となり、行列演算命令内のオペコードを乗算操作を示す対応値に設定することにより、該行列演算命令はすなわち行列演算命令となる。
【0027】
【表1】
【0028】
例えば、ＳＩＭＤ３２構造では汎用の行列演算命令フォーマットの行列演算命令を用いて行列乗算演算Ａ＊Ｂを実行し、行列Ａはサイズが８＊４の行列であり、すなわち行列Ａには８行４列のデータが含まれ、４列はそれぞれ列ベクトルＡ（：，１）、Ａ（：，２）、Ａ（：，３）、Ａ（：，４）であり、各列ベクトルには８つのデータが含まれ、行列Ｂはサイズが４＊４の行列であり、すなわち行列Ｂには４行４列のデータが含まれ、４行はそれぞれ行ベクトルＢ（１，：）、Ｂ（２，：）、Ｂ（３，：）、Ｂ（４，：）であり、各行ベクトルには４つのデータが含まれる。
【0029】
上記行列乗算演算について、行列Ａ及び行列ＢのデータをＤＤＲ（ダブルデータレート同期ダイナミックランダムアクセスメモリ、Ｄｏｕｂｌｅ－Ｄａｔａ－Ｒａｔｅ Ｓｙｎｃｈｒｏｎｏｕｓ Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ－Ａｃｃｅｓｓ Ｍｅｍｏｒｙ、内部メモリの１種）からキャッシュ（Ｃａｃｈｅ、キャッシュメモリ）を介してベクトルレジスタに１つずつ読み込み、次に、ベクトルレジスタから読み出して演算器に転送して演算するという従来技術が一般的に使用される。先ず、行列Ａの４つの列ベクトルＡ（：，１）、Ａ（：，２）、Ａ（：，３）、Ａ（：，４）をそれぞれ４つのベクトルレジスタ（それぞれＶ０、Ｖ１、Ｖ２及びＶ３と呼ばれる）に読み込み、次に、行列Ｂの４つの行ベクトルＢ（１，：）、Ｂ（２，：）、Ｂ（３，：）、Ｂ（４，：）をそれぞれ４つのベクトルレジスタ（それぞれＶ８０、Ｖ８１、Ｖ８２及びＶ８３と呼ばれる）に読み込み、１回演算ごとにベクトルレジスタＶ０、Ｖ１、Ｖ２又はＶ３の第１パスに対応するデータ、及びベクトルレジスタＶ８０、Ｖ８１、Ｖ８２又はＶ８３の第２パスに対応するデータを対応する演算器に送信して乗算演算を行う。この演算過程はＤＤＲからデータを複数回読み取る過程に関し、例えば、この演算過程ではＤＤＲからデータを読み取る回数が８回であるため、不要なデータ冗長性及び追加の消費電力を引き起こしている。
【0030】
本開示の少なくとも１つの実施例は行列演算に適用されるデータ処理方法を提供し、複数の第１操作データを含む第１行列が記憶された少なくとも１つの第１ベクトルレジスタ、及び複数の第２操作データを含む第２行列が記憶された少なくとも１つの第２ベクトルレジスタを決定するステップと、第１データ選択情報及び第２データ選択情報を取得するステップと、第１データ選択情報に基づき、複数の第１操作データから少なくとも１つの第１操作データを選択し、少なくとも１つの第１ターゲット操作データを得て、少なくとも１つの第１ターゲット操作データを、第２行列の第２行列次元を倍数として、複数の演算器に提供して複数の演算器に１対１で対応する複数の第１乗算係数を決定するステップと、第２データ選択情報に基づき、複数の第２操作データから少なくとも１つの第２操作データを選択し、少なくとも１つの第２ターゲット操作データを得て、少なくとも１つの第２ターゲット操作データを、第１行列の第１行列次元を倍数として、複数の演算器に提供して複数の演算器に１対１で対応する複数の第２乗算係数を決定するステップと、を含み、第１行列次元及び第２行列次元はいずれも正の整数であり、且つ第１行列次元のタイプと第２行列次元のタイプは異なる。
【0031】
本開示の実施例に係る行列演算のためのデータ処理方法は、第１ベクトルレジスタの複数の第１パスを選択し、及び第２ベクトルレジスタの複数の第２パスを選択し、選択された第１パス及び選択された第２パスに対応する操作データをコピーして対応するスレッドの乗算演算に参加することにより、行列の特性を十分に利用し、スレッド間でデータを効果的に多重化し、スレッド間のデータの冗長性を低減させ、ＤＤＲからデータを読み取る回数を大幅に減少させ、消費電力を低減させる。
【0032】
本開示の実施例では、行列演算過程で、第１行列内の第１操作データを選択しコピーし、及び第２行列内の第２操作データを選択しコピーすることにより、行列演算を実現することができ、これにより、ＤＤＲからデータ（例えば、第１操作データ及び第２操作データ）を読み取ってベクトルレジスタに書き込む過程では、読み取られたデータ（例えば、第１操作データ及び第２操作データ）をコピーする必要がなく、それによりＤＤＲからデータを読み取る回数を減少させ（例えば、場合によっては、第１行列内の全ての第１操作データを１回のデータ読み取り過程によって読み取ってベクトルレジスタに書き込むことができ、第２行列内の全ての第２操作データを１回のデータ読み取り過程によって読み取ってベクトルレジスタに書き込むことができる）、ＤＤＲからデータを読み取る速度を加速し、ＤＤＲからデータを読み取る時間を節約し、消費電力を節約し、データをベクトルレジスタに書き込むことに起因するデータの冗長性を低減させ又は回避し、第１行列の第１操作データ及び第２行列の第２操作データを記憶するための記憶空間を減少させ（例えば、第１行列及び第２行列を記憶するベクトルレジスタの数を減少させる）、記憶空間を節約する。
【0033】
本開示の少なくとも１つの実施例は、上記データ処理方法に対応するデータ処理装置、データ処理機器及びコンピュータ可読記憶媒体をさらに提供する。
【0034】
以下、図面を参照しながら本開示の実施例についてさらに説明する。
【0035】
図１は本開示の実施例に係る行列演算のためのデータ処理方法１００の模式的なフローチャートを示す。例えば、行列演算は第１行列及び第２行列に対する演算を実現することに用いられる。
【0036】
図１示すように、本開示の実施例に係るデータ処理方法１００はステップＳ１０１～ステップＳ１０４を含む。
【0037】
ステップＳ１０１、複数の第１操作データを含む第１行列が記憶された少なくとも１つの第１ベクトルレジスタ、及び複数の第２操作データを含む第２行列が記憶された少なくとも１つの第２ベクトルレジスタを決定する。
【0038】
ステップＳ１０２、第１データ選択情報及び第２データ選択情報を取得する。
【0039】
ステップＳ１０３、第１データ選択情報に基づき、複数の第１操作データから少なくとも１つの第１操作データを選択し、少なくとも１つの第１ターゲット操作データを得て、少なくとも１つの第１ターゲット操作データを、第２行列の第２行列次元を倍数として、複数の演算器に提供して複数の演算器に１対１で対応する複数の第１乗算係数を決定する。
【0040】
ステップＳ１０４、第２データ選択情報に基づき、複数の第２操作データから少なくとも１つの第２操作データを選択し、少なくとも１つの第２ターゲット操作データを得て、少なくとも１つの第２ターゲット操作データを、第１行列の第１行列次元を倍数として、複数の演算器に提供して複数の演算器に１対１で対応する複数の第２乗算係数を決定する。
【0041】
例えば、第１行列次元及び第２行列次元はいずれも正の整数であり、且つ第１行列次元のタイプと第２行列次元のタイプは異なる。
【0042】
第１行列次元は行列の行数を表し、第２行列次元は行列の列数を表す。例えば、１つの行列は８＊４の行列であり、すなわち、該行列の第１行列次元は８であり、該行列の第２行列次元は４である。
【0043】
本開示の実施例では、行列演算自体の特徴に基づき、第１行列内の第１操作データ及び第２行列内の第２操作データに対して異なる選択コピー操作を行い、すなわち少なくとも１つの第１ターゲット操作データを第２行列の第２行列次元を倍数としてコピーし、少なくとも１つの第２ターゲット操作データを第１行列の第１行列次元を倍数としてコピーすることにより、コピーされたデータは行列演算の実現過程を満たす。
【0044】
また、行列演算過程では、行列演算の特徴に基づいて第１行列内の第１操作データを選択しコピーすることができ、第２行列内の第２操作データを選択しコピーすることもできるため、ベクトルレジスタに記憶された第１操作データ及び第２操作データは行列演算によって制限されず、第１操作データ及び第２操作データの記憶過程及び記憶位置はより柔軟で変化可能であり、データの冗長性を回避することができる。
【0045】
本開示の実施例によれば、ステップＳ１０１は、少なくとも１つの第１アドレス及び少なくとも１つの第２アドレスを取得するステップと、少なくとも１つの第１アドレスに基づき、少なくとも１つの第１ベクトルレジスタを決定するステップと、少なくとも１つの第２アドレスに基づき、少なくとも１つの第２ベクトルレジスタを決定するステップと、を含む。第１アドレス又は第２アドレスは、該ＳＩＭＤ構造処理ユニットに対応する全てのレジスタのうちの第１ベクトルレジスタ又は第２ベクトルレジスタのインデックスであってもよい。
【0046】
本開示の実施例によれば、少なくとも１つの第１アドレス及び少なくとも１つの第２アドレスを取得するステップは、行列演算命令を取得するステップと、行列演算命令を解析し、少なくとも１つの第１アドレス及び少なくとも１つの第２アドレスを得るステップと、を含む。
【0047】
例えば、少なくとも１つの第１アドレスは第１行列が記憶された少なくとも１つの第１ベクトルレジスタのアドレスを表し、少なくとも１つの第２アドレスは第２行列が記憶された少なくとも１つの第２ベクトルレジスタのアドレスを表し、少なくとも１つの第１アドレスに基づき少なくとも１つの第１ベクトルレジスタを決定することができ、少なくとも１つの第２アドレスに基づいて少なくとも１つの第２ベクトルレジスタを決定することができる。メモリ（ＤＤＲなど）から行列演算命令を取得することができる。本開示のいくつかの実施例では、行列演算命令のフォーマットは以下の表２に示され、行列演算命令はソースオペランド１、ソースオペランド２、ソースオペランド３、デスティネーションオペランド、オペコード及び制御ドメインを含むことができ、ソースオペランド１、ソースオペランド２、ソースオペランド３、デスティネーションオペランド、オペコードの意味は以上の表１に示される行列演算命令の各部分の意味と同じであり、ここでは詳細な説明を省略する。制御ドメインについては詳細に後述する。例えば、ステップＳ１０１において、行列演算命令を解析することにより、ソースオペランド１及びソースオペランド２に基づいて少なくとも１つの第１アドレス及び少なくとも１つの第２アドレスを得ることができる。
【0048】
【表2】
【0049】
例えば、第１行列は少なくとも１つの第１ベクトルレジスタに記憶され得、第２行列は少なくとも１つの第２ベクトルレジスタに記憶され得る。少なくとも１つの第１ベクトルレジスタは複数の第１パスを有し、少なくとも１つの第２ベクトルレジスタは複数の第２パスを有し、いくつかの例では、第１ベクトルレジスタ及び第２ベクトルレジスタは同じ数のパスを有し、第１行列の第１操作データは第１ベクトルレジスタの第１パスに対応し、つまり、第１ベクトルレジスタの第１パスは対応する第１操作データを伝送することができ、第２行列の第２操作データは第２ベクトルレジスタの第２パスに対応し、つまり、第２ベクトルレジスタの第２パスは対応する第２操作データを伝送することができる。例えば、ＳＩＭＤ３２構造について、第１ベクトルレジスタは３２個の第１パスを有し、第２ベクトルレジスタは３２個の第２パスを有するため、第１ベクトルレジスタ又は第２ベクトルレジスタは、記憶された行列内の最大３２個のデータを同時に提供して演算に参加することができる。別のいくつかの例では、第１ベクトルレジスタが有する第１パスの数と第２ベクトルレジスタが有する第２パスの数とは異なってもよい。
【0050】
例えば、行列乗算Ａ＊Ｂについて、行列Ａは第１行列の一例であり、行列Ａのサイズは８＊４であり、行列Ａには４つの列ベクトルＡ（：，１）、Ａ（：，２）、Ａ（：，３）、Ａ（：，４）が含まれ、各列ベクトルには８つのデータが含まれ、行列Ｂは第２行列の一例であり、行列Ｂのサイズは４＊４であり、行列Ｂには４つの行ベクトルＢ（１，：）、Ｂ（２，：）、Ｂ（３，：）、Ｂ（４，：）が含まれ、各行ベクトルには４つのデータが含まれる。行列Ａの３２個のデータはすなわち複数の第１操作データであり、行列Ｂの１６個のデータはすなわち複数の第２操作データである。行列Ａ及び行列Ｂ内の各データが３２ビット（ｂｉｔ、ｂｉｎａｒｙ ｄｉｇｉｔ）を含み、且つ各ベクトルレジスタ（第１ベクトルレジスタ又は第２ベクトルレジスタ）が３２個の３２ｂｉｔスカラー要素を記憶可能なベクトルレジスタであると仮定すると、このとき、行列Ａの３２個のデータは１つの第１ベクトルレジスタに記憶され、行列Ｂの１６個のデータは１つの第２ベクトルレジスタに記憶され得る。行列Ａが記憶された第１ベクトルレジスタの３２個の第１パス０～３１はそれぞれ行列Ａの３２個のデータに対応し、例えば、第１パス０～７は列ベクトルＡ（：，１）の８つのデータに対応し、第１パス８～１５は列ベクトルＡ（：，２）の８つのデータに対応し、第１パス１６～２３は列ベクトルＡ（：，３）の８つのデータに対応し、及び第１パス２４～３１は列ベクトルＡ（：，４）の８つのデータに対応し、行列Ｂが記憶された第２ベクトルレジスタの３２個の第２パスのうちの最初の１６個のパスはそれぞれ行列Ｂの１６個のデータに対応し、例えば、第２パス０～３は行ベクトルＢ（１，：）の４つのデータに対応し、第２パス４～７は行ベクトルＢ（２，：）の４つのデータに対応し、第２パス８～１１は行ベクトルＢ（３，：）の４つのデータに対応し、及び第２パス１２～１５は行ベクトルＢ（４，：）の４つのデータに対応し、第２ベクトルレジスタ内の他の第２パスは行列Ｂ内の任意のデータに対応することはない。説明する必要があるように、行列Ｂが３２個のデータを含むと、行列Ｂが記憶された第２ベクトルレジスタの３２個の第２パスはそれぞれ行列Ｂの３２個のデータに対応する。
【0051】
例えば、行列Ａに含まれるデータの数が３２よりも大きいときに、行列Ａのデータは複数の第１ベクトルレジスタに記憶することができ、行列Ｂに含まれるデータの数が３２よりも大きいときに、行列Ｂのデータは複数の第２ベクトルレジスタに記憶することができる。
【0052】
本開示は、行列Ａ及び行列Ｂ内の各データが３２ビット（ｂｉｔ、ｂｉｎａｒｙ ｄｉｇｉｔ）を含み、且つ各ベクトルレジスタ（第１ベクトルレジスタ又は第２ベクトルレジスタ）が３２個の３２ｂｉｔスカラー要素を記憶可能なベクトルレジスタであることを例として説明するが、本開示の実施例はこれに限定されない。
【0053】
ステップＳ１０２において、第１データ選択情報及び第２データ選択情報を取得することができる。
【0054】
例えば、いくつかの実施例では、メモリ（ＤＤＲなど）からデータ選択命令を取得することができ、データ選択命令は第１データ選択情報及び第２データ選択情報を含み、データ選択命令を解析することにより第１データ選択情報及び第２データ選択情報を得ることができる。データ選択命令は以下の表３に示される。例えば、データ選択命令は、他の機能を実現するための予約フィールド（実際の状況に応じてユーザによって設定される）をさらに含んでもよい。
【0055】
【表3】
【0056】
例えば、別のいくつかの実施例では、メモリ（ＤＤＲなど）から行列演算命令を取得することができ、行列演算命令を解析することにより第１データ選択情報及び第２データ選択情報を得ることができる。本開示の実施例によれば、行列演算命令は表２に示され、表２は、表１に示される行列演算命令を基礎として制御ドメインを追加したものであり、制御ドメインには命令フィールドＳＲＣ１＿ＳＶＦ＿ＭＯＤＥ及びＳＲＣ２＿ＳＶＦ＿ＭＯＤＥが含まれ、ＳＲＣ１＿ＳＶＦ＿ＭＯＤＥは第１データ選択情報であり、第１行列内の第１操作データを操作して、行列演算過程で第１行列内の演算に参加するデータの選択及びコピーを指導することに用いられ、ＳＲＣ２＿ＳＶＦ＿ＭＯＤＥは第２データ選択情報であり、第２行列内の第２操作データを操作して、行列演算過程で第２行列内の演算に参加するデータの選択及びコピーを指導することに用いられる。
【0057】
本開示の実施例によれば、行列演算命令及びデータ選択命令は２つの命令であってもよく、又は１つの命令の２つの部分であってもよい。例えば、行列演算命令及びデータ選択命令が２つの命令である場合、第１データ選択情報及び第２データ選択情報を取得することは、データ選択命令を取得し、データ選択命令を解析して第１データ選択情報及び第２データ選択情報を得ることを含んでもよく、行列演算命令及びデータ選択命令が１つの命令の２つの部分である場合、第１データ選択情報及び第２データ選択情報を取得することは、行列演算命令を取得して解析することにより第１データ選択情報及び第２データ選択情報を得ることを含んでもよい。以下の説明では、行列演算命令及びデータ選択命令が１つの命令の２つの部分であることを例として説明し、例えば、行列演算命令及びデータ選択命令は同一のＳＩＭＤ命令の２つの部分であってもよく、すなわちＳＩＭＤ命令は行列演算命令及びデータ選択命令を含む。
【0058】
例えば、いくつかの実施例では、ＳＩＭＤ命令の長さは６４ビットであってもよく、その最初の４８ビット［０：４７］は行列演算命令部分であり、行列演算命令内の各フィールドの定義及び関連説明は表４に示され、その後の１６ビット［４８：６３］はデータ選択命令部分であり、データ選択命令内の各フィールドの定義及び関連説明は表５に示される。
【0059】
表４を参照すると、このＳＩＭＤ命令の行列演算命令部分では、０～７ビット［０：７］はソースオペランド１フィールドであり、このフィールドは第１行列が記憶された少なくとも１つの第１ベクトルレジスタのアドレスを示すことができる。８～１５ビット［８：１５］はソースオペランド２フィールドであり、このフィールドは第２行列が記憶された少なくとも１つの第２ベクトルレジスタのアドレスを示すことができる。１６～２３ビット［１６：２３］はソースオペランド３フィールドであり、このフィールドは第３行列が記憶された少なくとも１つの第３ベクトルレジスタのアドレスを示すことができる。第３行列は行列乗加算演算の初期行列であり、例えば、行列乗加算演算Ａ＊Ｂ＋Ｃについて、第１行列は行列Ａであり、第２行列は行列Ｂであり、第３行列は行列Ｃである。２４～３１ビット［２４：３１］はデスティネーションオペランドフィールドであり、このフィールドは行列演算結果が記憶されたデスティネーションベクトルレジスタのアドレスを示すことができる。説明する必要があるように、いくつかの実施例では、第３ベクトルレジスタとデスティネーションベクトルレジスタは同一であってもよい。３２～４７ビット［３２：４７］はオペコードフィールドであり、オペコードフィールドは指定された複数の値を含んでもよい。例えば、オペコードが０であると、乗算操作を行うことが示され、このとき、行列演算命令は行列乗算命令であり、オペコードが１であると、乗加算操作を行うことが示され、このとき、行列演算命令は行列乗加算命令である。
【0060】
【表4】
【0061】
表５を参照すると、このＳＩＭＤ命令のデータ選択命令部分では、４８～５２ビット［４８：５２］はＳＲＣ２＿ＳＶＦ＿ＭＯＤＥフィールドであり、５３～５７ビットはＳＲＣ１＿ＳＶＦ＿ＭＯＤＥフィールドであり、長さが５ビットのＳＲＣ１＿ＳＶＦ＿ＭＯＤＥ／ＳＲＣ２＿ＳＶＦ＿ＭＯＤＥは複数のスレッド間のデータのコピー操作を示すことに用いることができる。残りのビット［６３：５８］はデータ選択命令の予約フィールドであり、他の操作を後で実現するために予約することができる。ＳＲＣ１＿ＳＶＦ＿ＭＯＤＥ及びＳＲＣ２＿ＳＶＦ＿ＭＯＤＥのビット数は５ビットに限定されず、ＳＲＣ１＿ＳＶＦ＿ＭＯＤＥ及びＳＲＣ２＿ＳＶＦ＿ＭＯＤＥが有するビットのビット数は行列の大きさによって決められ得る。説明する必要があるように、表５では、Ｐが４であり、すなわちＰ個の演算器群（後述する）がそれぞれ第１演算器群、第２演算器群、第３演算器群及び第４演算器群であり、且つ各演算器群が８つの演算器を含むことを例とするが、理解されるように、表５は模式的なものに過ぎず、ＳＲＣ１＿ＳＶＦ＿ＭＯＤＥ及びＳＲＣ２＿ＳＶＦ＿ＭＯＤＥの具体的な意味は実際の状況に応じて設計することができ、本開示はこれを具体的に制限しない。
【0062】
【表5】
【0063】
図２は本開示の実施例に係る行列演算を実行するスレッドとベクトルレジスタのパスとの間の対応関係の模式図を示す。
【0064】
本開示の実施例によれば、行列演算は複数のスレッドを含み、複数の演算器はそれぞれ複数のスレッドに対応し、複数のスレッドの各スレッドはそれぞれ複数の第１パスのうちの対応する第１パス及び複数の第２パスのうちの対応する第２パスに対応し、複数の第１操作データは複数の第１パスに対応し、複数の第２操作データは複数の第２パスに対応する。
【0065】
図２示すように、いくつかの実施例では、行列Ａは第１行列の一例であり、行列Ｂは第２行列の一例であり、行列演算には３２個のスレッド、すなわちスレッド０～スレッド３１が含まれ、例えば、スレッド０は第１ベクトルレジスタのパス０（第１パスの一例）及び第２ベクトルレジスタのパス０（第２パスの一例）に対応し、スレッド１は第１ベクトルレジスタのパス１及び第２ベクトルレジスタのパス１に対応するようになっている。説明する必要があるように、図２では、第１ベクトルレジスタのパス０～パス３１は図２の第１ベクトルレジスタからセレクタＡへ向かう矢印付きの線で表され、第２ベクトルレジスタのパス０～パス１５は図２の第２ベクトルレジスタからセレクタＢへ向かう矢印付きの線で表される。
【0066】
続いて、図１に戻り、ステップＳ１０３において、第１データ選択情報に基づき、複数の第１操作データから少なくとも１つの第１操作データを選択し、少なくとも１つの第１ターゲット操作データを得るステップは、第１データ選択情報に基づき、複数の第１パスのうち選択された少なくとも１つの第１パスを決定し、選択された少なくとも１つの第１パスに対応する少なくとも１つの第１操作データを少なくとも１つの第１ターゲット操作データとして用いるステップを含む。
【0067】
例えば、いくつかの実施例では、第１行列は縦行列であり、すなわち第１行列内の同一列に位置するデータは内部メモリに連続的に記憶され、少なくとも１つの第１ターゲット操作データは第１行列の同一列に位置してもよい。例えば、第１行列の同一列に位置する全ての第１操作データはいずれも第１ターゲット操作データであり、このとき、複数の第１操作データから少なくとも１つの第１操作データを選択し少なくとも１つの第１ターゲット操作データを得ることは、第１行列の同一列に位置する全ての第１操作データを選択することである。例えば、第１行列が８＊４の行列であると、少なくとも１つの第１ターゲット操作データは第１行列の１列目又は２列目又は３列目又は４列目に位置する第１操作データであり、少なくとも１つの第１ターゲット操作データの数は８つである。
【0068】
本開示の実施例では、行列演算自体の特徴により、第１行列内の第１操作データに対する選択ロジックと第２行列内の第２操作データに対する選択ロジックとは実質的に異なり、例えば、第１行列について、同一列から第１操作データを選択し、選択された第１操作データを第２行列の第２行列次元を倍数としてデータコピーすることができ、第２行列について、同一行から第２操作データを選択し、選択された第２操作データを第１行列の第１行列次元を倍数としてデータコピーすることができる。ハードウェア実現では、行列の同一列のデータを選択するのに必要なハードウェア実現と、行列の同一行のデータを選択するのに必要なハードウェア実現とは異なる。例えば、第１データ選択情報はＳＲＣ１＿ＳＶＦ＿ＭＯＤＥであり、ＳＲＣ１＿ＳＶＦ＿ＭＯＤＥの値に基づき、複数の第１パスのうち選択された少なくとも１つの第１パスを決定することができる。例えば、以上の表５に示すように、ＳＲＣ１＿ＳＶＦ＿ＭＯＤＥ＝５’ｄ０であるときに、少なくとも１つの第１ベクトルレジスタのパス０～７を選択された少なくとも１つの第１パスとして用い、第１ベクトルレジスタのパス０～７に対応する８つの第１操作データを８つの第１ターゲット操作データとして決定し、該８つの第１ターゲット操作データをそれぞれ第１演算器群、第２演算器群、第３演算器群及び第４演算器群にコピーする。
【0069】
例えば、本開示の実施例によれば、少なくとも１つの第１ベクトルレジスタは第１ターゲットベクトルレジスタを含み、少なくとも１つの第１ターゲット操作データはいずれも第１ターゲットベクトルレジスタに記憶され、すなわち少なくとも１つの第１ターゲット操作データは同一のベクトルレジスタ（すなわち第１ターゲットベクトルレジスタ）に記憶され、例えば、上記決定された８つの第１ターゲット操作データはいずれも第１ターゲットベクトルレジスタに記憶される。
【0070】
本開示の実施例によれば、少なくとも１つの第１ターゲット操作データはＭ個の第１ターゲット操作データを含み、複数の演算器はＰ個の演算器群を含み、各演算器群はＭ個の演算器を含み、第２行列の第２行列次元はＰであり、例えば、Ｐ及びＭはいずれも正整数である。ステップＳ１０３において、少なくとも１つの第１ターゲット操作データを、第２行列の第２行列次元を倍数として、複数の演算器に提供して複数の演算器に１対１で対応する複数の第１乗算係数を決定するステップは、Ｍ個の第１ターゲット操作データをＰ部コピーし、Ｐ個の第１ターゲット操作データ群を得るステップであり、各第１ターゲット操作データ群はＭ個の第１ターゲット操作データを含むステップと、Ｐ個の第１ターゲット操作データ群をそれぞれＰ個の演算器群に提供し、複数の第１乗算係数を決定するステップであり、各演算器群のＭ個の演算器に対応するＭ個の第１乗算係数はそれぞれＭ個の第１ターゲット操作データであるステップと、を含む。
【0071】
例えば、図２示すように、第１行列は８＊４の行列Ａであり、第２行列は４＊４の行列Ｂであり、第２行列の第２行列次元は４であり、少なくとも１つの第１ターゲット操作データは８つの第１ターゲット操作データを含み、このとき、Ｍは８であり、図２示すように、該８つの第１ターゲット操作データは行列Ａの１列目のデータＡ（１，１）～Ａ（８，１）であってもよく、複数の演算器は４つの演算器群を含み、このとき、Ｐは４であり、各演算器群は８つの演算器を含む。８つの第１ターゲット操作データＡ（１，１）～Ａ（８，１）を４部コピーし、４つの第１ターゲット操作データ群を得て、各第１ターゲット操作データ群は８つの第１ターゲット操作データＡ（１，１）～Ａ（８，１）を含み、４つの第１ターゲット操作データ群をそれぞれ４つの演算器群に提供し、複数の第１乗算係数を決定し、複数の第１乗算係数はすなわち４つの第１ターゲット操作データ群内の３２個のデータである。各演算器群は１つの第１ターゲット操作データ群に対応し、各演算器群の８つの演算器に対応する８つの第１乗算係数はそれぞれ対応する第１ターゲット操作データ群内の８つの第１ターゲット操作データＡ（１，１）～Ａ（８，１）である。
【0072】
ステップＳ１０４において、第２データ選択情報に基づき、複数の第２操作データから少なくとも１つの第２操作データを選択し、少なくとも１つの第２ターゲット操作データを得て、少なくとも１つの第２ターゲット操作データを、第１行列の第１行列次元を倍数として、複数の演算器に提供して複数の演算器に１対１で対応する複数の第２乗算係数を決定する。
【0073】
ステップＳ１０４において、複数の第２操作データから少なくとも１つの第２操作データを選択し、少なくとも１つの第２ターゲット操作データを得るステップは、第２データ選択情報に基づき、複数の第２パスのうち選択された少なくとも１つの第２パスを決定し、選択された少なくとも１つの第２パスに対応する少なくとも１つの第２操作データを少なくとも１つの第２ターゲット操作データとして用いるステップを含む。
【0074】
例えば、いくつかの実施例では、第２行列は横行列であり、すなわち第２行列内の同一行に位置するデータは内部メモリに連続的に記憶され、少なくとも１つの第２ターゲット操作データは第２行列の同一行に位置してもよい。例えば、第２行列の同一行に位置する全ての第２操作データはいずれも第２ターゲット操作データであり、このとき、複数の第２操作データから少なくとも１つの第２操作データを選択し少なくとも１つの第２ターゲット操作データを得ることは、第２行列の同一行に位置する全ての第２操作データを選択することである。例えば、第２行列が４＊４の行列であると、少なくとも１つの第２ターゲット操作データは第２行列の１行目又は２行目又は３行目又は４行目に位置する第２操作データであり、少なくとも１つの第２ターゲット操作データの数は４つである。
【0075】
例えば、第２データ選択情報はＳＲＣ２＿ＳＶＦ＿ＭＯＤＥであり、ＳＲＣ２＿ＳＶＦ＿ＭＯＤＥの値に基づき、複数の第２パスのうち選択された少なくとも１つの第２パスを決定することができる。例えば、以上の表５に示すように、ＳＲＣ２＿ＳＶＦ＿ＭＯＤＥ＝５’ｄ０であるときに、少なくとも１つの第２ベクトルレジスタのパス０～３を選択された少なくとも１つの第２パスとして用い、第２ベクトルレジスタのパス０～３に対応する４つの第２操作データを４つの第２ターゲット操作データとして決定し、第２ベクトルレジスタのパス０に対応する第２ターゲット操作データを第１演算器群にコピーし、第２ベクトルレジスタのパス１に対応する第２ターゲット操作データを第２演算器群にコピーし、第２ベクトルレジスタのパス２に対応する第２ターゲット操作データを第３演算器群にコピーし、第２ベクトルレジスタのパス３に対応する第２ターゲット操作データを第４演算器群にコピーする。
【0076】
例えば、本開示の実施例によれば、少なくとも１つの第２ベクトルレジスタは第２ターゲットベクトルレジスタを含み、少なくとも１つの第２ターゲット操作データはいずれも第２ターゲットベクトルレジスタに記憶され、すなわち少なくとも１つの第２ターゲット操作データは同一のベクトルレジスタ（すなわち第２ターゲットベクトルレジスタ）に記憶され、例えば、上記決定された４つの第２ターゲット操作データはいずれも第２ターゲットベクトルレジスタに記憶される。
【0077】
本開示の実施例によれば、少なくとも１つの第２ターゲット操作データはＰ個の第２ターゲット操作データを含み、複数の演算器はＰ個の演算器群を含み、各演算器群はＭ個の演算器を含み、第１行列の第１行列次元はＭであり、Ｍ及びＰはいずれも正の整数であり、ステップＳ１０４において、少なくとも１つの第２ターゲット操作データを、第１行列の第１行列次元を倍数として、複数の演算器に提供して複数の演算器に１対１で対応する複数の第２乗算係数を決定するステップは、Ｐ個の第２ターゲット操作データをＭ部コピーし、Ｐ個の第２ターゲット操作データ群を得るステップであり、各第２ターゲット操作データ群は１つの第２ターゲット操作データに対応し、且つ同じＭ個の第２ターゲット操作データを含むステップと、Ｐ個の第２ターゲット操作データ群をそれぞれＰ個の演算器群に提供し、複数の第２乗算係数を決定するステップであり、各演算器群内のＭ個の演算器に対応するＭ個の第２乗算係数は同じであり、且つ各演算器群に対応する第２ターゲット操作データ群内の第２ターゲット操作データであるステップと、を含む。
【0078】
例えば、図２示すように、第１行列が８＊４の行列Ａであり、第２行列が４＊４の行列Ｂである場合、第１行列の第１行列次元は８であり、少なくとも１つの第２ターゲット操作データは４つの第２ターゲット操作データを含み、図２示すように、該４つの第２ターゲット操作データは行列Ｂの１行目のデータＢ（１，１）～Ｂ（１，４）であってもよく、複数の演算器は４つの演算器群を含み、各演算器群は８つの演算器を含む。４つの第２ターゲット操作データＢ（１，１）～Ｂ（１，４）をそれぞれ８部コピーし、４つの第２ターゲット操作データ群を得て、各第２ターゲット操作データ群は１つの第２ターゲット操作データに対応し、且つ同じ８つの第２ターゲット操作データを含み、４つの第２ターゲット操作データ群をそれぞれ４つの演算器群に提供し、複数の第２乗算係数を決定し、複数の第２乗算係数はすなわち４つの第２ターゲット操作データ群内の３２個のデータである。各演算器群は１つの第２ターゲット操作データ群に対応し、各演算器群内の８つの演算器に対応する８つの第２乗算係数は同じであり、且つ各演算器群に対応する第２ターゲット操作データ群内の第２ターゲット操作データである。
【0079】
例えば、図２示すように、セレクタＡに対応するパス０～パス３１（セレクタＡに対応するパス０～パス３１は図２のセレクタＡから演算器へ向かう矢印付きの線で表される）はそれぞれスレッド０～スレッド３１に対応し、セレクタＢに対応するパス０～パス３１（セレクタＢに対応するパス０～パス３１は図２のセレクタＢから演算器へ向かう矢印付きの線で表される）もそれぞれスレッド０～スレッド３１に対応する。スレッド０～スレッド７に対応する第１ベクトルレジスタのパス０～パス７は行列Ａ内の列ベクトルＡ（：，１）の８つの第１操作データＡ（１，１）、Ａ（２，１）、…、Ａ（８，１）であり、いくつかの例では、行列Ａ内の列ベクトルＡ（：，１）の８つの第１操作データＡ（１，１）、Ａ（２，１）、…、Ａ（８，１）は第１ターゲット操作データとして用いられ、第１ベクトルレジスタのパス０～パス７に対応する第１操作データＡ（１，１）、Ａ（２，１）、…、Ａ（８，１）をそれぞれセレクタＡに対応するパス０～パス７、セレクタＡに対応するパス８～パス１５、セレクタＡに対応するパス１６～パス２３、セレクタＡに対応するパス２４～パス３１にコピーすることにより、スレッド０～スレッド７に対応するデータはそれぞれＡ（１，１）、Ａ（２，１）、…、Ａ（８，１）であり、スレッド８～スレッド１５に対応するデータはそれぞれＡ（１，１）、Ａ（２，１）、…、Ａ（８，１）であり、スレッド１６～スレッド２３に対応するデータはそれぞれＡ（１，１）、Ａ（２，１）、…、Ａ（８，１）であり、スレッド２４～スレッド３１に対応するデータはそれぞれＡ（１，１）、Ａ（２，１）、…、Ａ（８，１）である。セレクタＡに対応するパスで伝送されたデータは上記第１乗算係数である。スレッド０～スレッド３に対応する第２ベクトルレジスタのパス０～パス３は行列Ｂの行ベクトルＢ（１，：）の４つの第２操作データＢ（１，１）、Ｂ（１，２）、Ｂ（１，３）、Ｂ（１，４）に対応し、いくつかの例では、行列Ｂの行ベクトルＢ（１，：）の４つの第２操作データＢ（１，１）、Ｂ（１，２）、Ｂ（１，３）、Ｂ（１，４）は第２ターゲット操作データとして用いられ、第２ベクトルレジスタのパス０に対応する第２操作データＢ（１，１）をセレクタＢに対応するパス０～パス７にコピーし、第２ベクトルレジスタのパス１に対応する第２操作データＢ（１，２）をセレクタＢに対応するパス８～パス１５にコピーし、第２ベクトルレジスタのパス２に対応する第２操作データＢ（１，３）をセレクタＢに対応するパス１６～パス２３にコピーし、第２ベクトルレジスタのパス３に対応する第２操作データＢ（１，４）をセレクタＢに対応するパス２４～パス３１にコピーすることにより、スレッド０～スレッド７に対応するデータはいずれもＢ（１，１）であり、スレッド８～スレッド１５に対応するデータはいずれもＢ（１，２）であり、スレッド１６～スレッド２３に対応するデータはいずれもＢ（１，３）であり、スレッド２４～スレッド３１に対応するデータはいずれもＢ（１，４）である。セレクタＢに対応するパスで伝送されたデータは上記第２乗算係数である。以上は、行列Ａの１列目及び行列Ｂの１行目を例として行列演算中のデータコピー操作を説明し、行列Ａの他の列及び行列Ｂの他の行はこの例と同様であり、ここでは詳細な説明を省略する。
【0080】
ステップＳ１０１～Ｓ１０４に加えて、図１示すように、本開示の実施例に係るデータ処理方法はステップＳ１０５～Ｓ１０７をさらに含む。
【0081】
ステップＳ１０５、少なくとも１つのデスティネーションベクトルレジスタを決定する。
【0082】
例えば、メモリ（ＤＤＲなど）から行列演算命令を取得し、行列演算命令を解析して少なくとも１つのデスティネーションベクトルレジスタのアドレスを得て、少なくとも１つのデスティネーションベクトルレジスタのアドレスに基づいて少なくとも１つのデスティネーションベクトルレジスタを決定することができる。
【0083】
ステップＳ１０６、複数の第１乗算係数及び複数の第２乗算係数に基づき、複数の演算器によって乗算演算を実行し、複数の演算器に対応する複数の乗算演算結果を得て、各演算器は対応する第１乗算係数及び第２乗算係数に対して乗算演算を実行し、各演算器に対応する乗算演算結果を得ることに用いられる。
【0084】
例えば、第１行列は８＊４の行列であり、第２行列は４＊４の行列であり、ステップＳ１０３及びステップＳ１０４に基づき、複数の第１乗算係数及び複数の第２乗算係数を決定する。この実施例では、第１ターゲット操作データは第１行列の同一列に位置する８つの第１操作データであり、第２ターゲット操作データは第２行列の同一行に位置する４つの第２操作データである。８つの第１ターゲット操作データを第２行列の第２行列次元（すなわち４）を倍数としてコピーして３２個の第１乗算係数を得て、３２個の第１乗算係数をそれぞれ３２個の演算器に提供し、３２個の第１乗算係数は３２個の演算器に１対１で対応し、４つの第２ターゲット操作データを第１行列の第１行列次元（すなわち８）を倍数としてコピーして３２個の第２乗算係数を得て、３２個の第２乗算係数をそれぞれ３２個の演算器に提供し、３２個の第２乗算係数は３２個の演算器に１対１で対応する。各演算器は１つの第１乗算係数及び１つの第２乗算係数に対応し、且つ該第１乗算係数及び該第２乗算係数に対して乗算演算を実行して乗算演算結果を得る。
【0085】
例えば、図２示すように、行列乗算Ａ＊Ｂ＝Ｃについて、第１行列は８＊４の行列Ａであり、第２行列は４＊４の行列Ｂであり、これに対応して、結果行列Ｃは８＊４の行列である。複数の演算器は演算器０～演算器３１を含み（図２では演算器０、演算器１、演算器２４及び演算器３１のみが示される）、各演算器は乗算演算を実行するための乗算器を含む。演算器０はセレクタＡのパス０及びセレクタＢのパス０に対応し、演算器０はセレクタＡのパス０で伝送された第１乗算係数及びセレクタＢのパス０で伝送された第２乗算係数に対して乗算演算を行い、演算器０に対応する乗算演算結果Ｃ（１，１）を得ることに用いられ、演算器１はセレクタＡのパス１及びセレクタＢのパス１に対応し、演算器１はセレクタＡのパス１で伝送された第１乗算係数及びセレクタＢのパス１で伝送された第２乗算係数に対して乗算演算を行い、演算器１に対応する乗算演算結果Ｃ（２，１）を得ることに用いられるようになっている。図２では、結果行列Ｃ内の演算器２４に対応する乗算演算結果Ｃ（１，４）、演算器３１に対応する乗算演算結果Ｃ（８，４）も示される。
【0086】
本開示の実施例によれば、複数の演算器は乗算演算を並列に実行する。例えば、３２個の演算器は乗算演算を同時に実行する。
【0087】
ステップＳ１０７、複数の乗算演算結果を少なくとも１つのデスティネーションベクトルレジスタに送信する。
【0088】
例えば、少なくとも１つのデスティネーションベクトルレジスタは複数の乗算演算結果を記憶することに用いられる。
【0089】
本開示の実施例によれば、ステップＳ１０７は、複数の乗算演算結果と少なくとも１つのデスティネーションベクトルレジスタに記憶された複数の記憶データとを１対１で対応させて加算演算を行い、複数の加算演算結果を得るステップと、複数の加算演算結果を少なくとも１つのデスティネーションベクトルレジスタに記憶するステップと、を含む。
【0090】
例えば、第１行列は８＊４の行列であり、第２行列は４＊４の行列であり、第１行列と第２行列を乗算して結果行列を得て、結果行列は８＊４の行列である。第１行列の１列目の８つのデータをそれぞれ第２行列の１行目の第１データと乗算して１組の８つの乗算演算結果を得て、第１行列の１列目の８つのデータをそれぞれ第２行列の１行目の第２データと乗算して１組の８つの乗算演算結果を得て、このように、第１行列の１列目と第２行列の１行目を乗算して４組の乗算演算結果を得て、各組の乗算演算結果は８つの乗算演算結果を含み、この４組の乗算演算結果（合計で３２個の乗算演算結果）をデスティネーションベクトルレジスタに送信して、記憶データとしてデスティネーションベクトルレジスタに記憶する。続いて、第１行列の２列目と第２行列の２行目を乗算した３２個の乗算演算結果をデスティネーションベクトルレジスタに送信して、該デスティネーションベクトルレジスタに以前に記憶された３２個の記憶データ（例えば、第１行列の１列目と第２行列の１行目を乗算した３２個の乗算演算結果）と１対１で対応させて加算演算を行い、３２個の加算演算結果を得て、この３２個の加算演算結果を更新された３２個の記憶データとしてデスティネーションベクトルレジスタに記憶する。このように、第１行列の４列目と第２行列の４行目を乗算した３２個の乗算演算結果をデスティネーションベクトルレジスタに送信して以前に記憶された３２個の記憶データと１対１で対応させて加算演算を行い、３２個の加算演算結果を得て、この３２個の加算演算結果は最終的な結果であり、デスティネーションベクトルレジスタに記憶される。説明する必要があるように、第１行列のある列と第２行列のある行を乗算した乗算演算結果がデスティネーションベクトルレジスタに送信される順序は一意ではなく、例えば、第１行列の１列目と第２行列の１行目を乗算した乗算演算結果は、最初にデスティネーションベクトルレジスタに送信されてもよく、最後にデスティネーションベクトルレジスタに送信されてもよい。
【0091】
例えば、少なくとも１つの第１データ読取命令を用いて第１行列の第１操作データをメモリ（例えば、内部メモリ）から読み出して少なくとも１つの第１ベクトルレジスタに書き込むことができ、少なくとも１つの第２データ読取命令を用いて第２行列の第２操作データをメモリから読み出して少なくとも１つの第２ベクトルレジスタに書き込むことができる。
【0092】
第１操作データの読み取り及び書き込み、及び第２操作データの読み取り及び書き込みについて、本開示の実施例に係るデータ処理方法は、少なくとも１つの第１データ読取命令及び少なくとも１つの第２データ読取命令を取得するステップと、少なくとも１つの第１データ読取命令を解析し、少なくとも１つの第１読み出しアドレス及び少なくとも１つの第１アドレスを得るステップと、少なくとも１つの第１読み出しアドレスに基づいてメモリから複数の第１操作データを読み取り、少なくとも１つの第１アドレスに基づき、少なくとも１つの第１ベクトルレジスタを決定して複数の第１操作データを少なくとも１つの第１ベクトルレジスタに書き込むステップと、少なくとも１つの第２データ読取命令を解析し、少なくとも１つの第２読み出しアドレス及び少なくとも１つの第２アドレスを得るステップと、少なくとも１つの第２読み出しアドレスに基づいてメモリから複数の第２操作データを読み取り、少なくとも１つの第２アドレスに基づき、少なくとも１つの第２ベクトルレジスタを決定して複数の第２操作データを少なくとも１つの第２ベクトルレジスタに書き込むステップと、をさらに含む。
【0093】
例えば、メモリ（ＤＤＲなど）から第１データ読取命令及び第２データ読取命令を取得することができる。第１データ読取命令は第１読み出しアドレス及び第１アドレスを含み、第２データ読取命令は第２読み出しアドレス及び第２アドレスを含む。第１読み出しアドレスは第１操作データのメモリでの記憶位置を示し、第２読み出しアドレスは第２操作データのメモリでの記憶位置を示す。第１読み出しアドレス及び第２読み出しアドレスに基づき、メモリから第１操作データ及び第２操作データを読み取ることができる。第１アドレスは第１操作データを記憶するための第１ベクトルレジスタのアドレスを示し、第２アドレスは第２操作データを記憶するための第２ベクトルレジスタのアドレスを示し、第１アドレス及び第２アドレスに基づき、第１ベクトルレジスタ及び第２ベクトルレジスタを決定し、第１操作データを第１ベクトルレジスタに書き込み、及び第２操作データを第２ベクトルレジスタに書き込むことができる。
【0094】
先ず、第１行列全体を第１ベクトルレジスタに一度に読み込み、第２行列全体を第２ベクトルレジスタに一度に読み込み、次に、第１ベクトルレジスタの複数の第１パスを選択し、及び第２ベクトルレジスタの複数の第２パスを選択し、選択された第１パスに対応する操作データ及び選択された第２パスに対応する操作データをコピーして対応するスレッドの乗算演算に参加することにより、行列の特性を十分に利用し、スレッド間でデータを効果的に多重化し、スレッド間のデータの冗長性を低減させ、データの読み取り回数を大幅に減少させ、消費電力を低減させる。
【0095】
図３は本開示の実施例に係る行列演算のデータ処理の一例の模式図を示す。
【0096】
図３示すように、本実施例では、ＳＩＭＤの例はＳＩＭＤ３２構造であり、各第１ベクトルレジスタは３２個の第１パスを含み、各第２ベクトルレジスタは３２個の第２パスを含み、この構造で行列乗算Ａ＊Ｂ＝Ｃを実行し、第１行列は８＊４の行列Ａであり、第２行列は４＊４の行列Ｂであり、これに対応して、結果行列Ｃは８＊４の行列であり、関連するハードウェアの一般行列アルゴリズムは以下のとおりである。
【0097】
本実施例では、具体的な操作は以下のとおりである。
【0098】
第１ベクトルレジスタは３２個の第１パスを有し、図２示すように、第１ベクトルレジスタのパス０～パス７は行列Ａの列ベクトルＡ（：，１）の８つのデータＡ（１，１）、Ａ（２，１）、…、Ａ（８，１）に対応し、第１ベクトルレジスタのパス８～パス１５は行列Ａの列ベクトルＡ（：，２）の８つのデータＡ（１，２）、Ａ（２，２）、…、Ａ（８，２）に対応し、第１ベクトルレジスタのパス１６～パス２３は行列Ａの列ベクトルＡ（：，３）の８つのデータＡ（１，３）、Ａ（２，３）、…、Ａ（８，３）に対応し、第１ベクトルレジスタのパス２４～パス３１は行列Ａの列ベクトルＡ（：，４）の８つのデータＡ（１，４）、Ａ（２，４）、…、Ａ（８，４）に対応する。第２ベクトルレジスタは３２個の第２パスを有し、図２示すように、第２ベクトルレジスタのパス０～パス３は行列Ｂの行ベクトルＢ（１，：）の４つのデータＢ（１，１）、Ｂ（１，２）、Ｂ（１，３）、Ｂ（１，４）に対応し、第２ベクトルレジスタのパス４～パス７（図２では図示せず）は行列Ｂの行ベクトルＢ（２，：）の４つのデータＢ（２，１）、Ｂ（２，２）、Ｂ（２，３）、Ｂ（２，４）に対応し、第２ベクトルレジスタのパス８～パス１１（図２では図示せず）は行列Ｂの行ベクトルＢ（３，：）の４つのデータＢ（３，１）、Ｂ（３，２）、Ｂ（３，３）、Ｂ（３，４）に対応し、第２ベクトルレジスタのパス１２～パス１５は行列Ｂの行ベクトルＢ（４，：）の４つのデータＢ（４，１）、Ｂ（４，２）、Ｂ（４，３）、Ｂ（４，４）に対応する。説明する必要があるように、図２では第２ベクトルレジスタのパス０～パス１５のみが示され、第２ベクトルレジスタの残りの１６個のパス（第２ベクトルレジスタのパス１６～パス３１）が図示されていないが、それらが存在しないことが示されることはなく、且つ第２ベクトルレジスタの残りの１６個のパスに対応するデータは実際の状況に応じて設定される。
【0099】
表５を参照すると、ＳＲＣ１＿ＳＶＦ＿ＭＯＤＥ＝５’ｄ０であるときに、第１操作データＡ（１，１）、Ａ（２，１）、…、Ａ（８，１）を第１ターゲット操作データとしてセレクタＡに対応するパス０～７、パス８～１５、パス１６～２３及びパス２４～３１に対応してコピーし（図３では１つの実線矢印でこの過程を表す）、すなわち行列Ｂの第２行列次元４を倍数として８つの第１ターゲット操作データを４部コピーし、ＳＲＣ１＿ＳＶＦ＿ＭＯＤＥ＝５’ｄ１であるときに、Ａ（１，２）、Ａ（２，２）、…、Ａ（８，２）をセレクタＡに対応するパス０～７、パス８～１５、パス１６～２３及びパス２４～３１に対応してコピーし、ＳＲＣ１＿ＳＶＦ＿ＭＯＤＥ＝５’ｄ２であるときに、Ａ（１，３）、Ａ（２，３）、…、Ａ（８，３）をセレクタＡに対応するパス０～７、パス８～１５、パス１６～２３及びパス２４～３１に対応してコピーし、ＳＲＣ１＿ＳＶＦ＿ＭＯＤＥ＝５’ｄ３であるときに、Ａ（１，４）、Ａ（２，４）、…、Ａ（８，４）をセレクタＡに対応するパス０～７、パス８～１５、パス６～２３及びパス２４～３１に対応してコピーする。
【0100】
ＳＲＣ２＿ＳＶＦ＿ＭＯＤＥ＝５’ｄ０であるときに、第２操作データＢ（１，１）をセレクタＢに対応するパス０～７にコピーし、第２操作データＢ（１，２）をセレクタＢに対応するパス８～１５にコピーし、第２操作データＢ（１，３）をセレクタＢに対応するパス１６～２３にコピーし、第２操作データＢ（１，４）をセレクタＢに対応するパス２４～３１にコピーし（図３では１つの実線矢印でこの過程を表す）、ＳＲＣ２＿ＳＶＦ＿ＭＯＤＥ＝５’ｄ１であるときに、第２操作データＢ（２，１）、Ｂ（２，２）、Ｂ（２，３）、Ｂ（２，４）をそれぞれセレクタＢに対応するパス０～７、パス８～１５、パス１６～２３及びパス２４～３１に対応してコピーし、ＳＲＣ2＿ＳＶＦ＿ＭＯＤＥ＝５’ｄ２であるときに、第２操作データＢ（３，１）、Ｂ（３，２）、Ｂ（３，３）、Ｂ（３，４）をそれぞれセレクタＢに対応するパス０～７、パス８～１５、パス１６～２３及びパス２４～３１に対応してコピーし、ＳＲＣ２＿ＳＶＦ＿ＭＯＤＥ＝５’ｄ３であるときに、第２操作データＢ（４，１）、Ｂ（４，２）、Ｂ（４，３）、Ｂ（４，４）をそれぞれセレクタＢに対応するパス０～７、パス８～１５、パス１６～２３及びパス２４～３１に対応してコピーする。
【0101】
ＳＲＣ１＿ＳＶＦ＿ＭＯＤＥ＝５’ｄ０であり且つＳＲＣ２＿ＳＶＦ＿ＭＯＤＥ＝５’ｄ０であるときに、第１ターゲットベクトルレジスタの３２個の第１パスに対応するデータと第２ターゲットベクトルレジスタの３２個の第２パスに対応するデータをそれぞれ対応して乗算して、行列Ｃの列ベクトルＣ（：，１）を得て、このように、ＳＲＣ１＿ＳＶＦ＿ＭＯＤＥ＝５’ｄ１であり且つＳＲＣ２＿ＳＶＦ＿ＭＯＤＥ＝５’ｄ１であるときに、行列Ｃの列ベクトルＣ（：，２）を得て、ＳＲＣ１＿ＳＶＦ＿ＭＯＤＥ＝５’ｄ２であり且つＳＲＣ２＿ＳＶＦ＿ＭＯＤＥ＝５’ｄ２であるときに、行列Ｃの列ベクトルＣ（：，３）を得て、ＳＲＣ１＿ＳＶＦ＿ＭＯＤＥ＝５’ｄ３であり且つＳＲＣ２＿ＳＶＦ＿ＭＯＤＥ＝５’ｄ３であるときに、行列Ｃの列ベクトルＣ（：，４）を得る。
【0102】
以下、本開示の実施例に係る行列演算のためのデータ処理過程の具体的な操作が具体的に説明される。例えば、該行列演算は第１行列及び第２行列に対する演算を実現することに用いられる。
【0103】
先ず、行列演算のための第１行列を少なくとも１つの第１ベクトルレジスタに読み込み、行列演算のための第２行列を少なくとも１つの第２ベクトルレジスタに読み込み、次に、第１データ選択情報に基づき、少なくとも１つの第１ベクトルレジスタに記憶された複数の第１操作データから少なくとも１つの第１操作データを選択し、少なくとも１つの第１ターゲット操作データを得て、第２データ選択情報に基づき、少なくとも１つの第２ベクトルレジスタに記憶された複数の第２操作データから少なくとも１つの第２操作データを選択し、少なくとも１つの第２ターゲット操作データを得て、続いて、少なくとも１つの第１ターゲット操作データを、第２行列の第２行列次元を倍数として、複数の演算器に提供して複数の演算器に１対１で対応する複数の第１乗算係数を決定し、少なくとも１つの第２ターゲット操作データを、前記第１行列の第１行列次元を倍数として、複数の演算器に提供して複数の演算器に１対１で対応する複数の第２乗算係数を決定し、最後に、複数の演算器は、複数の第１乗算係数及び複数の第２乗算係数に対して乗算演算を行い、該行列演算を実現する。上記データ処理過程では、データを読み取って記憶する回数を減少させることができ、例えば、データを読み取って記憶する回数を１回に減少させることができ、１回のデータ読み取りだけで第１行列及び第２行列の行列演算を完了することができる。例えば、上記行列演算の一部の編集命令は以下のように示される。
【0104】
ｖｅｃ＿ｌｏａｄ＿ｂ３２ ｖ０， ｖ＿ａｄｄｒ＿０；
ｖｅｃ＿ｌｏａｄ＿ｂ３２ ｖ８０， ｖ＿ａｄｄｒ＿１；
ｖｅｃ＿ｍｕｌ＿ｕ３２ ｖ１００， ｖ０， ｖ８０， ＳＲＣ１＿ＳＶＦ＿ＭＯＤＥ＝５’ｄ０， ＳＲＣ２＿ＳＶＦ＿ＭＯＤＥ＝５’ｄ０；
ｖｅｃ＿ｍｕｌ＿ｕ３２ ｖ１０１， ｖ０， ｖ８０， ＳＲＣ１＿ＳＶＦ＿ＭＯＤＥ＝５’ｄ１， ＳＲＣ２＿ＳＶＦ＿ＭＯＤＥ＝５’ｄ１；
ｖｅｃ＿ｍｕｌ＿ｕ３２ ｖ１０２， ｖ０， ｖ８０， ＳＲＣ１＿ＳＶＦ＿ＭＯＤＥ＝５’ｄ２， ＳＲＣ２＿ＳＶＦ＿ＭＯＤＥ＝５’ｄ２；
ｖｅｃ＿ｍｕｌ＿ｕ３２ ｖ１０３， ｖ０， ｖ８０， ＳＲＣ１＿ＳＶＦ＿ＭＯＤＥ＝５’ｄ３， ＳＲＣ２＿ＳＶＦ＿ＭＯＤＥ＝５’ｄ３；
ｖｅｃ＿ｌｏａｄ＿ｂ３２ ｖ８０， ｖ＿ａｄｄｒ＿１；
ｖｅｃ＿ｍｕｌ＿ｕ３２ ｖ１００， ｖ０， ｖ８０， ＳＲＣ１＿ＳＶＦ＿ＭＯＤＥ＝５’ｄ０， ＳＲＣ２＿ＳＶＦ＿ＭＯＤＥ＝５’ｄ０；
ｖｅｃ＿ｍｕｌ＿ｕ３２ ｖ１０１， ｖ０， ｖ８０， ＳＲＣ１＿ＳＶＦ＿ＭＯＤＥ＝５’ｄ１， ＳＲＣ２＿ＳＶＦ＿ＭＯＤＥ＝５’ｄ１；
ｖｅｃ＿ｍｕｌ＿ｕ３２ ｖ１０２， ｖ０， ｖ８０， ＳＲＣ１＿ＳＶＦ＿ＭＯＤＥ＝５’ｄ２， ＳＲＣ２＿ＳＶＦ＿ＭＯＤＥ＝５’ｄ２；
ｖｅｃ＿ｍｕｌ＿ｕ３２ ｖ１０３， ｖ０， ｖ８０， ＳＲＣ１＿ＳＶＦ＿ＭＯＤＥ＝５’ｄ３， ＳＲＣ２＿ＳＶＦ＿ＭＯＤＥ＝５’ｄ３；
【0105】
具体的には、上記編集命令では、先ず、１つのｖｅｃ＿ｌｏａｄ＿ｂ３２命令によって、行列Ａをメモリ（アドレスｖ＿ａｄｄｒ＿０）から第１ベクトルレジスタｖ０に読み込み、１つのｖｅｃ＿ｌｏａｄ＿ｂ３２命令によって、行列Ｂをメモリ（アドレスｖ＿ａｄｄｒ＿１）から第２ベクトルレジスタｖ８０に読み込み、第１ベクトルレジスタｖ０及び第２ベクトルレジスタｖ８０はいずれも３２個のデータを記憶することができる。
【0106】
続いて、第１ベクトルレジスタｖ０及び第２ベクトルレジスタｖ８０内のデータに対して行列演算を行う。具体的には、命令「ｖｅｃ＿ｍｕｌ＿ｕ３２ ｖ１００， ｖ０， ｖ８０， ＳＲＣ１＿ＳＶＦ＿ＭＯＤＥ＝５’ｄ０， ＳＲＣ２＿ＳＶＦ＿ＭＯＤＥ＝５’ｄ０」について、ｖｅｃ＿ｍｕｌ＿ｕ３２はオペコードであり、３２ビットの乗算操作を示し、ｖ０は第１行列Ａが記憶された第１ベクトルレジスタのアドレスを示し、ｖ８０は第２行列Ｂが記憶された第２ベクトルレジスタのアドレスを示し、ＳＲＣ１＿ＳＶＦ＿ＭＯＤＥ及びＳＲＣ２＿ＳＶＦ＿ＭＯＤＥの値を設定することにより第１行列Ａ内の第１ターゲット操作データ及び第２行列Ｂ内の第２ターゲット操作データを選択し、ｖ１００／ｖ１０１／ｖ１０２／ｖ１０３は乗算演算結果を記憶するためのデスティネーションベクトルレジスタのアドレスを示し、それによりＳＩＭＤ構造で行列の１回読み取り操作に基づく行列演算を実現する。
【0107】
理解されるように、ＳＩＭＤ構造及び乗算演算に参加する行列は上記例に限定されず、当業者が実際の状況に応じて調整することができ、ここで一々列挙はしない。
【0108】
図４は本開示の実施例に係る行列演算に適用されるデータ処理装置４００の一例の模式的なブロック図を示す。
【0109】
図４示すように、本開示の実施例に係る行列演算に適用されるデータ処理装置４００は、レジスタ決定ユニット４０１と、情報取得ユニット４０２と、データ選択ユニット４０３と、データブロードキャストユニット４０４と、を含むことができる。
【0110】
レジスタ決定ユニット４０１は、複数の第１操作データを含む第１行列が記憶された少なくとも１つの第１ベクトルレジスタ、及び複数の第２操作データを含む第２行列が記憶された少なくとも１つの第２ベクトルレジスタを決定するために構成され得る。例えば、レジスタ決定ユニット４０１は、メモリ（ＤＤＲなど）から行列演算命令を取得し、行列演算命令を解析し、少なくとも１つの第１ベクトルレジスタのアドレスを示す少なくとも１つの第１アドレス及び少なくとも１つの第２ベクトルレジスタのアドレスを示す少なくとも１つの第２アドレスを得ることにより、少なくとも１つの第１アドレス及び少なくとも１つの第２アドレスに基づいて少なくとも１つの第１ベクトルレジスタ及び少なくとも１つの第２ベクトルレジスタを決定することができる。
【0111】
情報取得ユニット４０２は、第１データ選択情報及び第２データ選択情報を取得するために構成され得る。例えば、情報取得ユニット４０２は、メモリ（ＤＤＲなど）からデータ選択命令を取得することができ、データ選択命令には第１データ選択情報及び第２データ選択情報が含まれる。情報取得ユニット４０２はデータ選択命令を解析することにより第１データ選択情報及び第２データ選択情報を得る。
【0112】
データ選択ユニット４０３は、第１データ選択情報に基づき、複数の第１操作データから少なくとも１つの第１操作データを選択し、少なくとも１つの第１ターゲット操作データを得て、及び第２データ選択情報に基づき、複数の第２操作データから少なくとも１つの第２操作データを選択し、少なくとも１つの第２ターゲット操作データを得るために構成され得る。例えば、データ選択ユニット４０３は第１セレクタ４０３１及び第２セレクタ４０３２を含んでもよく、第１セレクタ４０３１は、第１データ選択情報（例えば、ＳＲＣ１＿ＳＶＦ＿ＭＯＤＥ）に基づいて第１行列の少なくとも１つの第１操作データから少なくとも１つの第１操作データを選択し、少なくとも１つの第１ターゲット操作データを得て、第２セレクタ４０３２は、第２データ選択情報（例えば、ＳＲＣ２＿ＳＶＦ＿ＭＯＤＥ）に基づいて第２行列の少なくとも１つの第２操作データから少なくとも１つの第２操作データを選択し、少なくとも１つの第２ターゲット操作データを得る。
【0113】
例えば、第１セレクタ４０３１及び第２セレクタ４０３２はいずれも多対１セレクタであり、図５に示される例では、第１セレクタ４０３１は上記セレクタＡであってもよく、セレクタＡは３２対８セレクタであってもよく、第２セレクタ４０３２は上記セレクタＢであってもよく、セレクタＢは３２対４セレクタであってもよい。
【0114】
データブロードキャストユニット４０４は、少なくとも１つの第１ターゲット操作データを、第２行列の第２行列次元を倍数として、複数の演算器に提供して複数の演算器に１対１で対応する複数の第１乗算係数を決定し、及び少なくとも１つの第２ターゲット操作データを、第１行列の第１行列次元を倍数として、複数の演算器に提供して複数の演算器に１対１で対応する複数の第２乗算係数を決定するために構成され得、第１行列次元及び第２行列次元はいずれも正の整数であり、且つ第１行列次元のタイプと第２行列次元のタイプは異なる。
【0115】
図５は本開示の実施例に係るデータ処理の後半に関する例示的なデータ選択ユニット４０３及びデータブロードキャストユニット４０４の動作模式図を示す。
【0116】
図５示すように、第１ベクトルレジスタは３２個のパス（すなわち第１ベクトルレジスタに対応するパス０～パス３１）を有し、行列Ａの３２個の第１操作データは第１ベクトルレジスタの３２個のパスに対応する。第２ベクトルレジスタは３２個のパス（すなわち第２ベクトルレジスタに対応するパス０～パス３１）を有し、行列Ｂの１６個の第２操作データは第２ベクトルレジスタの最初の１６個のパスに対応する。データ選択ユニット４０３は、情報取得ユニット４０２から受信された第１データ選択情報ＳＲＣ１＿ＳＶＦ＿ＭＯＤＥ及び第２データ選択情報ＳＲＣ２＿ＳＶＦ＿ＭＯＤＥに基づき、第１ベクトルレジスタの３２個のパスで、行列Ａ（本開示の第１行列の一例）の３２個の第１操作データを１つの３２対８セレクタＡに通し、８つの第１ターゲット操作データを選択し、第２ベクトルレジスタの３２個のパスで、行列Ｂ（本開示の第２行列の一例）の１６個の第２操作データを１つの３２対４セレクタＢに通し、４つの第２ターゲット操作データを選択する。その後、データブロードキャストユニット４０４は、８つの第１ターゲット操作データを、行列Ｂの第２行列次元４を倍数として、セレクタＡに対応するパス０～７、パス８～１５、パス１６～２３及びパス２４～３１に対応してコピーし、次に、セレクタＡの３２個のパスで伝送されたデータを４つの乗算器群に提供し（各乗算器群は８つの乗算器を含む）、セレクタＡに対応するパスで伝送されたデータは３２個の乗算器に１対１で対応する上記第１乗算係数である。データブロードキャストユニット４０４は、４つの第２ターゲット操作データを、行列Ａの第１行列次元８を倍数として、セレクタＢに対応するパス０～７、パス８～１５、パス１６～２３、パス２４～３１に対応してコピーし、次に、セレクタＢの３２個のパスで伝送されたデータを４つの乗算器群に提供し、セレクタＢに対応するパスで伝送されたデータは３２個の乗算器に１対１で対応する上記第２乗算係数である。第１乗算係数及び第２乗算係数に対して乗算器において行列乗算演算を行って４組の乗算演算結果を得て、各組の乗算演算結果は８つの乗算演算結果を含み、この４組の乗算演算結果（合計で３２個の乗算演算結果）をそれぞれ４つの加算器群に送信し、各加算器群は８つの加算器を含み、加算演算を実現し、各組の乗算演算結果内の８つの乗算演算結果を、１つの加算係数として１つの加算器群内の８つの加算器に対応して送信する。この４組の乗算演算結果をそれぞれデスティネーションベクトルレジスタ内の対応する記憶データ（加算器の別の加算係数として）と加算して、複数の加算演算結果を得て、複数の加算演算結果を更新された記憶データとして少なくとも１つのデスティネーションベクトルレジスタに記憶する。
【0117】
例えば、レジスタ決定ユニット４０１、情報取得ユニット４０２、データ選択ユニット４０３、及びデータブロードキャストユニット４０４はハードウェア、ソフトウェア、ファームウェア及びそれらの任意の実行可能な組み合わせを用いて実現されてもよい。
【0118】
例えば、第１行列が記憶された少なくとも１つの第１ベクトルレジスタ、及び第２行列が記憶された少なくとも１つの第２ベクトルレジスタを決定するステップを実行するときに、レジスタ決定ユニット４０１は、少なくとも１つの第１アドレス及び少なくとも１つの第２アドレスを取得し、少なくとも１つの第１アドレスに基づき、少なくとも１つの第１ベクトルレジスタを決定し、少なくとも１つの第２アドレスに基づき、少なくとも１つの第２ベクトルレジスタを決定するために構成され得る。
【0119】
例えば、少なくとも１つの第１アドレス及び少なくとも１つの第２アドレスを取得するステップを実行するときに、レジスタ決定ユニット４０１は、行列演算命令を取得し、行列演算命令を解析し、少なくとも１つの第１アドレス及び少なくとも１つの第２アドレスを得るために構成され得る。
【0120】
例えば、いくつかの実施例では、第１データ選択情報及び第２データ選択情報を取得するステップを実行するときに、情報取得ユニット４０２はさらに、行列演算命令を解析し、第１データ選択情報及び第２データ選択情報を得るために構成され得る。
【0121】
例えば、別のいくつかの実施例では、第１データ選択情報及び第２データ選択情報を取得するステップを実行するときに、情報取得ユニット４０２は、データ選択命令を取得し、データ選択命令を解析し、第１データ選択情報及び第２データ選択情報を得るために構成され得る。
【0122】
例えば、いくつかの実施例では、データ処理装置４００はデータ読み取り及び書き込みユニットをさらに含み、データ読み取り及び書き込みユニットは、少なくとも１つの第１データ読取命令及び少なくとも１つの第２データ読取命令を取得し、少なくとも１つの第１データ読取命令を解析し、少なくとも１つの第１読み出しアドレス及び少なくとも１つの第１アドレスを得て、少なくとも１つの第１読み出しアドレスに基づいてメモリから複数の第１操作データを読み取り、少なくとも１つの第１アドレスに基づき、少なくとも１つの第１ベクトルレジスタを決定して複数の第１操作データを少なくとも１つの第１ベクトルレジスタに書き込み、少なくとも１つの第２データ読取命令を解析し、少なくとも１つの第２読み出しアドレス及び少なくとも１つの第２アドレスを得て、少なくとも１つの第２読み出しアドレスに基づいてメモリから複数の第２操作データを読み取り、少なくとも１つの第２アドレスに基づき、少なくとも１つの第２ベクトルレジスタを決定して複数の第２操作データを少なくとも１つの第２ベクトルレジスタに書き込むために構成され得る。
【0123】
例えば、行列演算は複数のスレッドを含み、複数の演算器はそれぞれ複数のスレッドに対応し、少なくとも１つの第１ベクトルレジスタは複数の第１パスを有し、少なくとも１つの第２ベクトルレジスタは複数の第２パスを有し、複数のスレッドの各スレッドはそれぞれ複数の第１パスのうちの対応する第１パス及び複数の第２パスのうちの対応する第２パスに対応し、複数の第１操作データは複数の第１パスに対応し、複数の第２操作データは複数の第２パスに対応する。第１データ選択情報に基づき、複数の第１操作データから少なくとも１つの第１操作データを選択し、少なくとも１つの第１ターゲット操作データを得るステップを実行するときに、データ選択ユニット４０３は、第１データ選択情報に基づき、複数の第１パスのうち選択された少なくとも１つの第１パスを決定し、選択された少なくとも１つの第１パスに対応する少なくとも１つの第１操作データを少なくとも１つの第１ターゲット操作データとして用いるために構成され得、前記第２データ選択情報に基づき、前記複数の第２操作データから少なくとも１つの第２操作データを選択し、少なくとも１つの第２ターゲット操作データを得るステップを実行するときに、データ選択ユニット４０３は、第２データ選択情報に基づき、複数の第２パスのうち選択された少なくとも１つの第２パスを決定し、選択された少なくとも１つの第２パスに対応する少なくとも１つの第２操作データを少なくとも１つの第２ターゲット操作データとして用いるために構成され得る。
【0124】
例えば、いくつかの実施例では、データ処理装置４００はデータ演算及び書き込みユニットをさらに含み、データ演算及び書き込みユニットは、少なくとも１つのデスティネーションベクトルレジスタを決定し、複数の第１乗算係数及び複数の第２乗算係数に基づき、複数の演算器によって乗算演算を実行し、複数の演算器に対応する複数の乗算演算結果を得て、各演算器は対応する第１乗算係数及び第２乗算係数に対して乗算演算を実行し、各演算器に対応する乗算演算結果を得ることに用いられ、複数の乗算演算結果を少なくとも１つのデスティネーションベクトルレジスタに送信するために構成され得る。
【0125】
例えば、複数の乗算演算結果を少なくとも１つのデスティネーションベクトルレジスタに送信するステップを実行するときに、データ演算及び書き込みユニットは、複数の乗算演算結果と少なくとも１つのデスティネーションベクトルレジスタに記憶された複数の記憶データとを１対１で対応させて加算演算を行い、複数の加算演算結果を得て、複数の加算演算結果を少なくとも１つのデスティネーションベクトルレジスタに記憶するために構成され得る。
【0126】
例えば、少なくとも１つの第１ターゲット操作データはＭ個の第１ターゲット操作データを含み、複数の演算器はＰ個の演算器群を含み、各演算器群はＭ個の演算器を含み、第２行列次元はＰであり、Ｍ及びＰはいずれも正整数である。少なくとも１つの第１ターゲット操作データを、第２行列の第２行列次元を倍数として、複数の演算器に提供して複数の演算器に１対１で対応する複数の第１乗算係数を決定するステップを実行するときに、データブロードキャストユニット４０４は、Ｍ個の第１ターゲット操作データをＰ部コピーし、Ｐ個の第１ターゲット操作データ群を得ることであり、各第１ターゲット操作データ群はＭ個の第１ターゲット操作データを含むこと、Ｐ個の第１ターゲット操作データ群をそれぞれＰ個の演算器群に提供し、複数の第１乗算係数を決定することであり、各演算器群のＭ個の演算器に対応するＭ個の第１乗算係数はそれぞれＭ個の第１ターゲット操作データであること、のために構成され得る。
【0127】
例えば、少なくとも１つの第２ターゲット操作データはＰ個の第２ターゲット操作データを含み、複数の演算器はＰ個の演算器群を含み、各演算器群はＭ個の演算器を含み、第１行列次元はＭであり、Ｍ及びＰはいずれも正整数である。少なくとも１つの第２ターゲット操作データを、第１行列の第１行列次元を倍数として、複数の演算器に提供して複数の演算器に１対１で対応する複数の第２乗算係数を決定するステップを実行するときに、データブロードキャストユニット４０４は、Ｐ個の第２ターゲット操作データをＭ部コピーし、Ｐ個の第２ターゲット操作データ群を得ることであり、各第２ターゲット操作データ群は１つの第２ターゲット操作データに対応し、且つ同じＭ個の第２ターゲット操作データを含むこと、Ｐ個の第２ターゲット操作データ群をそれぞれＰ個の演算器群に提供し、複数の第２乗算係数を決定することであり、各演算器群内のＭ個の演算器に対応するＭ個の第２乗算係数は同じであり、且つ各演算器群に対応する第２ターゲット操作データ群内の第２ターゲット操作データであること、のために構成され得る。
【0128】
例えば、複数の演算器は乗算演算を並列に実行する。
【0129】
例えば、少なくとも１つの第１ベクトルレジスタは第１ターゲットベクトルレジスタを含み、少なくとも１つの第１ターゲット操作データはいずれも前記第１ターゲットベクトルレジスタに記憶され、少なくとも１つの第２ベクトルレジスタは第２ターゲットベクトルレジスタを含み、少なくとも１つの第２ターゲット操作データはいずれも第２ターゲットベクトルレジスタに記憶される。
【0130】
例えば、第１行列は縦行列であり、少なくとも１つの第１ターゲット操作データは第１行列の同一列に位置し、及び、第２行列は横行列であり、少なくとも１つの第２ターゲット操作データは第２行列の同一行に位置する。
【0131】
図６は本開示の実施例に係るデータ処理機器６００の模式図を示す。
【0132】
図６示すように、本開示の実施例に係るデータ処理機器６００は、バス６０３を介して相互接続可能なプロセッサ６０１及び記憶媒体６０２を含むことができる。
【0133】
プロセッサ６０１は、記憶媒体６０２に記憶されたプログラム又はコードに基づいて様々な動作及び処理を実行することができる。具体的には、プロセッサ６０１は集積回路チップであってもよく、信号の処理能力を有する。上記プロセッサは、汎用プロセッサ、デジタル信号プロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）又は他のプログラマブルロジックデバイス、ディスクリートゲート又はトランジスタロジックデバイス、ディスクリートハードウェアコンポーネントであってもよい。本開示の実施例に開示されている様々な方法、ステップ、プロセス及びロジックブロック図を実現又は実行することができる。汎用プロセッサはマイクロプロセッサであってもよく、又は該プロセッサは任意の通常のプロセッサなどであってもよく、Ｘ８６アーキテクチャ又はＡＲＭアーキテクチャなどであってもよい。
【0134】
記憶媒体６０２にはコンピュータ実行可能命令が記憶され、コンピュータ実行可能命令はプロセッサ６０１によって実行されるときに本開示の少なくとも１つの実施例に係るデータ処理方法を実現する。記憶媒体６０２は揮発性メモリ又は不揮発性メモリであってもよく、又は揮発性メモリと不揮発性メモリの両方を含んでもよい。不揮発性メモリは、読み取り専用メモリ（ＲＯＭ）、プログラマブル読み取り専用メモリ（ＰＲＯＭ）、消去可能プログラマブル読み取り専用メモリ（ＥＰＲＯＭ）、電気的消去可能プログラマブル読み取り専用メモリ（ＥＥＰＲＯＭ）又はフラッシュメモリであってもよい。揮発性メモリは外部キャッシュメモリとして機能するランダムアクセスメモリ（ＲＡＭ）であってもよい。制限的でなく例示的な説明により、多くの形態のＲＡＭは利用可能であり、例えばスタティックランダムアクセスメモリ（ＳＲＡＭ）、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）、同期ダイナミックランダムアクセスメモリ（ＳＤＲＡＭ）、ダブルデータレート同期ダイナミックランダムアクセスメモリ（ＤＤＲＳＤＲＡＭ）、強化型同期ダイナミックランダムアクセスメモリ（ＥＳＤＲＡＭ）、同期リンクダイナミックランダムアクセスメモリリ（ＳＬＤＲＡＭ）及びダイレクトラムバスランダムアクセスメモリ（ＤＲＲＡＭ）であってもよい。なお、本明細書で説明される方法のメモリは、これら、及び任意の他の適切なタイプのメモリを含むことを意図するが、これらに限定されない。
【0135】
本開示の実施例はコンピュータ可読記憶媒体をさらに提供し、コンピュータ実行可能命令を非一時的に記憶することに用いられ、該コンピュータ実行可能命令はプロセッサによって実行されるときに本開示の少なくとも１つの実施例に係るデータ処理方法を実現する。同様に、本開示の実施例のコンピュータ可読記憶媒体は揮発性メモリ又は不揮発性メモリであってもよく、又は揮発性メモリと不揮発性メモリの両方を含んでもよい。例えば、コンピュータ可読記憶媒体は上記記憶媒体６０２であってもよい。なお、本明細書で説明される方法のメモリは、これら、及び任意の他の適切なタイプのメモリを含むことを意図するが、これらに限定されない。
【0136】
本開示の実施例はコンピュータプログラム製品又はコンピュータプログラムをさらに提供し、該コンピュータプログラム製品又はコンピュータプログラムはコンピュータ命令を含み、該コンピュータ命令はコンピュータ可読記憶媒体に記憶される。コンピュータ機器のプロセッサはコンピュータ可読記憶媒体から該コンピュータ命令を読み取り、プロセッサは該コンピュータ命令を実行し、該コンピュータ機器に本開示の実施例に係るデータ処理方法を実行させる。
【0137】
本開示について、以下の点を説明する必要がある。
【0138】
（１）本開示の実施例の図面は本開示の実施例に係る構造のみに関し、他の構造は通常の設計を参照すればよい。
【0139】
（２）明確にするために、本発明の実施例を説明するための図面において、層又は構造の厚さ及びサイズが拡大されている。理解できるように、層、フィルム、領域又は回路基板などの素子が、別の素子の「上」又は「下」に位置すると記載される場合、該素子は、別の素子の「上」又は「下」に「直接」位置してもよく、又は中間素子が存在してもよい。
【0140】
（３）矛盾しない場合、本開示の実施例及び実施例における特徴を互いに組み合わせて新たな実施例を得ることができる。
【0141】
以上は、本開示の具体的な実施形態に過ぎないが、本開示の保護範囲はこれに限定されず、本開示の保護範囲は前記特許請求の範囲の保護範囲に準じるべきである。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【手続補正書】
【提出日】2024-03-26
【手続補正1】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項1】
行列演算に適用されるデータ処理方法であり、複数の第１操作データを含む第１行列が記憶された少なくとも１つの第１ベクトルレジスタ、及び複数の第２操作データを含む第２行列が記憶された少なくとも１つの第２ベクトルレジスタを決定するステップと、
第１データ選択情報及び第２データ選択情報を取得するステップと、
前記第１データ選択情報に基づき、前記複数の第１操作データから少なくとも１つの第１操作データを選択し、少なくとも１つの第１ターゲット操作データを得て、前記少なくとも１つの第１ターゲット操作データを、前記第２行列の第２行列次元を倍数としてデータコピーして複数の演算器に提供して前記複数の演算器に１対１で対応する複数の第１乗算係数を決定するステップと、
前記第２データ選択情報に基づき、前記複数の第２操作データから少なくとも１つの第２操作データを選択し、少なくとも１つの第２ターゲット操作データを得て、前記少なくとも１つの第２ターゲット操作データを、前記第１行列の第１行列次元を倍数としてデータコピーして前記複数の演算器に提供して前記複数の演算器に１対１で対応する複数の第２乗算係数を決定するステップと、を含み、
前記第１行列次元及び前記第２行列次元はいずれも正の整数であり、且つ前記第１行列次元のタイプと前記第２行列次元のタイプは異なるデータ処理方法。
【請求項2】
前記少なくとも１つの第１ターゲット操作データはＭ個の第１ターゲット操作データを含み、前記複数の演算器はＰ個の演算器群を含み、各演算器群はＭ個の演算器を含み、前記第２行列次元はＰであり、Ｍ及びＰはいずれも正の整数であり、前記少なくとも１つの第１ターゲット操作データを、前記第２行列の第２行列次元を倍数としてデータコピーして複数の演算器に提供して前記複数の演算器に１対１で対応する複数の第１乗算係数を決定するステップは、
前記Ｍ個の第１ターゲット操作データをＰ部コピーし、Ｐ個の第１ターゲット操作データ群を得るステップであり、各第１ターゲット操作データ群は前記Ｍ個の第１ターゲット操作データを含むステップと、
前記Ｐ個の第１ターゲット操作データ群をそれぞれ前記Ｐ個の演算器群に提供し、前記複数の第１乗算係数を決定するステップであり、各演算器群のＭ個の演算器に対応するＭ個の第１乗算係数はそれぞれ前記Ｍ個の第１ターゲット操作データであるステップと、を含む請求項１に記載のデータ処理方法。
【請求項3】
前記少なくとも１つの第２ターゲット操作データはＰ個の第２ターゲット操作データを含み、前記複数の演算器はＰ個の演算器群を含み、各演算器群はＭ個の演算器を含み、前記第１行列次元はＭであり、Ｍ及びＰはいずれも正の整数であり、前記少なくとも１つの第２ターゲット操作データを、前記第１行列の第１行列次元を倍数としてデータコピーして前記複数の演算器に提供して前記複数の演算器に１対１で対応する複数の第２乗算係数を決定するステップは、
前記Ｐ個の第２ターゲット操作データをＭ部コピーし、Ｐ個の第２ターゲット操作データ群を得るステップであり、各第２ターゲット操作データ群は１つの第２ターゲット操作データに対応し、且つ同じＭ個の前記第２ターゲット操作データを含むステップと、
前記Ｐ個の第２ターゲット操作データ群をそれぞれ前記Ｐ個の演算器群に提供し、前記複数の第２乗算係数を決定するステップであり、各演算器群内のＭ個の演算器に対応するＭ個の第２乗算係数は同じであり、且つ前記各演算器群に対応する第２ターゲット操作データ群内の第２ターゲット操作データであるステップと、を含む請求項１に記載のデータ処理方法。
【請求項4】
前記行列演算は複数のスレッドを含み、前記複数の演算器はそれぞれ前記複数のスレッドに対応し、前記少なくとも１つの第１ベクトルレジスタは複数の第１パスを有し、前記少なくとも１つの第２ベクトルレジスタは複数の第２パスを有し、前記複数のスレッドの各スレッドはそれぞれ前記複数の第１パスのうちの対応する第１パス及び前記複数の第２パスのうちの対応する第２パスに対応し、前記複数の第１操作データは前記複数の第１パスに対応し、前記複数の第２操作データは前記複数の第２パスに対応し、前記第１データ選択情報に基づき、前記複数の第１操作データから少なくとも１つの第１操作データを選択し、少なくとも１つの第１ターゲット操作データを得るステップは、
前記第１データ選択情報に基づき、前記複数の第１パスのうち選択された少なくとも１つの第１パスを決定し、前記選択された少なくとも１つの第１パスに対応する少なくとも１つの第１操作データを前記少なくとも１つの第１ターゲット操作データとして用いるステップを含み、
前記第２データ選択情報に基づき、前記複数の第２操作データから少なくとも１つの第２操作データを選択し、少なくとも１つの第２ターゲット操作データを得るステップは、
前記第２データ選択情報に基づき、前記複数の第２パスのうち選択された少なくとも１つの第２パスを決定し、前記選択された少なくとも１つの第２パスに対応する少なくとも１つの第２操作データを前記少なくとも１つの第２ターゲット操作データとして用いるステップを含む請求項１～３のいずれか１項に記載のデータ処理方法。
【請求項5】
少なくとも１つのデスティネーションベクトルレジスタを決定するステップと、前記複数の第１乗算係数及び前記複数の第２乗算係数に基づき、前記複数の演算器によって乗算演算を実行し、前記複数の演算器に対応する複数の乗算演算結果を得るステップであり、各演算器は対応する第１乗算係数及び第２乗算係数に対して乗算演算を実行し、前記各演算器に対応する乗算演算結果を得るステップと、
前記複数の乗算演算結果を前記少なくとも１つのデスティネーションベクトルレジスタに送信するステップと、をさらに含む請求項１～３のいずれか１項に記載のデータ処理方法。
【請求項6】
前記複数の乗算演算結果を前記少なくとも１つのデスティネーションベクトルレジスタに送信するステップは、前記複数の乗算演算結果と前記少なくとも１つのデスティネーションベクトルレジスタに記憶された複数の記憶データとを１対１で対応させて加算演算を行い、複数の加算演算結果を得るステップと、
前記複数の加算演算結果を前記少なくとも１つのデスティネーションベクトルレジスタに記憶するステップと、を含む請求項５に記載のデータ処理方法。
【請求項7】
第１データ選択情報及び第２データ選択情報を取得するステップは、データ選択命令を取得するステップと、
前記データ選択命令を解析し、前記第１データ選択情報及び前記第２データ選択情報を得るステップと、を含む請求項１～３のいずれか１項に記載のデータ処理方法。
【請求項8】
前記少なくとも１つの第１ベクトルレジスタは第１ターゲットベクトルレジスタを含み、前記少なくとも１つの第１ターゲット操作データはいずれも前記第１ターゲットベクトルレジスタに記憶され、前記少なくとも１つの第２ベクトルレジスタは第２ターゲットベクトルレジスタを含み、前記少なくとも１つの第２ターゲット操作データはいずれも前記第２ターゲットベクトルレジスタに記憶される請求項１～３のいずれか１項に記載のデータ処理方法。
【請求項9】
前記第１行列は縦行列であり、前記少なくとも１つの第１ターゲット操作データは前記第１行列の同一列に位置し、及び、前記第２行列は横行列であり、前記少なくとも１つの第２ターゲット操作データは前記第２行列の同一行に位置する請求項１～３のいずれか１項に記載のデータ処理方法。
【請求項10】
第１行列が記憶された少なくとも１つの第１ベクトルレジスタ、及び第２行列が記憶された少なくとも１つの第２ベクトルレジスタを決定するステップは、少なくとも１つの第１アドレス及び少なくとも１つの第２アドレスを取得するステップと、
前記少なくとも１つの第１アドレスに基づき、前記少なくとも１つの第１ベクトルレジスタを決定するステップと、
前記少なくとも１つの第２アドレスに基づき、前記少なくとも１つの第２ベクトルレジスタを決定するステップと、を含む請求項１～３のいずれか１項に記載のデータ処理方法。
【請求項11】
少なくとも１つの第１アドレス及び少なくとも１つの第２アドレスを取得するステップは、行列演算命令を取得するステップと、
前記行列演算命令を解析し、前記少なくとも１つの第１アドレス及び前記少なくとも１つの第２アドレスを得るステップと、を含む請求項１０に記載のデータ処理方法。
【請求項12】
第１データ選択情報及び第２データ選択情報を取得するステップは、前記行列演算命令を解析し、前記第１データ選択情報及び前記第２データ選択情報を得るステップを含む請求項１～３のいずれか１項に記載のデータ処理方法。
【請求項13】
少なくとも１つの第１データ読取命令及び少なくとも１つの第２データ読取命令を取得するステップと、前記少なくとも１つの第１データ読取命令を解析し、少なくとも１つの第１読み出しアドレス及び少なくとも１つの第１アドレスを得るステップと、
前記少なくとも１つの第１読み出しアドレスに基づいてメモリから前記複数の第１操作データを読み取り、前記少なくとも１つの第１アドレスに基づき、前記少なくとも１つの第１ベクトルレジスタを決定して前記複数の第１操作データを前記少なくとも１つの第１ベクトルレジスタに書き込むステップと、
前記少なくとも１つの第２データ読取命令を解析し、少なくとも１つの第２読み出しアドレス及び少なくとも１つの第２アドレスを得るステップと、
前記少なくとも１つの第２読み出しアドレスに基づいて前記メモリから前記複数の第２操作データを読み取り、前記少なくとも１つの第２アドレスに基づき、前記少なくとも１つの第２ベクトルレジスタを決定して前記複数の第２操作データを前記少なくとも１つの第２ベクトルレジスタに書き込むステップと、をさらに含む請求項１～３のいずれか１項に記載のデータ処理方法。
【請求項14】
前記複数の演算器は乗算演算を並列に実行する請求項１～３のいずれか１項に記載のデータ処理方法。
【請求項15】
行列演算に適用されるデータ処理装置であり、複数の第１操作データを含む第１行列が記憶された少なくとも１つの第１ベクトルレジスタ、及び複数の第２操作データを含む第２行列が記憶された少なくとも１つの第２ベクトルレジスタを決定することに用いられたレジスタ決定ユニットと、
第１データ選択情報及び第２データ選択情報を取得することに用いられた情報取得ユニットと、
前記第１データ選択情報に基づき、前記複数の第１操作データから少なくとも１つの第１操作データを選択し、少なくとも１つの第１ターゲット操作データを得て、及び前記第２データ選択情報に基づき、前記複数の第２操作データから少なくとも１つの第２操作データを選択し、少なくとも１つの第２ターゲット操作データを得ることに用いられたデータ選択ユニットと、
前記少なくとも１つの第１ターゲット操作データを、前記第２行列の第２行列次元を倍数としてデータコピーして複数の演算器に提供して前記複数の演算器に１対１で対応する複数の第１乗算係数を決定し、及び前記少なくとも１つの第２ターゲット操作データを、前記第１行列の第１行列次元を倍数としてデータコピーして前記複数の演算器に提供して前記複数の演算器に１対１で対応する複数の第２乗算係数を決定するためのデータブロードキャストユニットと、を含み、
前記第１行列次元及び前記第２行列次元はいずれも正の整数であり、且つ前記第１行列次元のタイプと前記第２行列次元のタイプは異なるデータ処理装置。
【請求項16】
データ処理機器であり、プロセッサと、
コンピュータ実行可能命令が記憶される記憶媒体と、を含み、
前記コンピュータ実行可能命令は前記プロセッサによって実行されるときに請求項１～３のいずれか１項に記載のデータ処理方法を実現するデータ処理機器。
【請求項17】
コンピュータ実行可能命令を非一時的に記憶するためのコンピュータ可読記憶媒体であり、前記コンピュータ実行可能命令はプロセッサによって実行されるときに請求項１～３のいずれか１項に記載のデータ処理方法を実現するコンピュータ可読記憶媒体。
【国際調査報告】