特表 2024-533761 炭化ケイ素半導体デバイスおよび製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2024-09-12

(54)【発明の名称】炭化ケイ素半導体デバイスおよび製造方法

(51)【国際特許分類】

   H01L 29/872 20060101AFI20240905BHJP

   H01L 29/12 20060101ALI20240905BHJP

   H01L 29/78 20060101ALI20240905BHJP

【ＦＩ】

H01L29/86 301D

H01L29/86 301M

H01L29/78 652T

H01L29/78 657A

【審査請求】有

【予備審査請求】有

(21)【出願番号】P 2024519077

(86)(22)【出願日】2022-09-27

(85)【翻訳文提出日】2024-05-09

(86)【国際出願番号】 EP2022076833

(87)【国際公開番号】W WO2023052355

(87)【国際公開日】2023-04-06

(31)【優先権主張番号】21199433.0

(32)【優先日】2021-09-28

(33)【優先権主張国・地域又は機関】EP

(81)【指定国・地域】

(71)【出願人】

【識別番号】523380173

【氏名又は名称】ヒタチ・エナジー・リミテッド

【氏名又は名称原語表記】ＨＩＴＡＣＨＩ ＥＮＥＲＧＹ ＬＴＤ

(74)【代理人】

【識別番号】110001195

【氏名又は名称】弁理士法人深見特許事務所

(72)【発明者】

【氏名】アルフィエリ，ジョバンニ

(72)【発明者】

【氏名】クノール，ラース

(57)【要約】

本開示は、炭化ケイ素半導体（SiC：silicon carbide）エピ層（１１２）を備えるSiC構造（１１０）と、SiC構造（１１０）の第１の主面（１１４）上に形成されている少なくとも１つのオーミックコンタクト（１２０）と、SiC構造（１１０）の第２の主面（１１６）上に形成されている少なくとも１つのショットキーバリアコンタクト（１３０）とを備えるパワー半導体デバイス（１００）に関する。少なくとも１つのショットキーバリアコンタクト（１３０）は、金属層（１３６）と、金属層（１３６）とSiC構造（１１０）の第２の主面（１１６）との間に配置構成されている炭素族中間層（１３４）とを含む。
本開示は、ショットキーバリアダイオード（４００）、パワーMOSFET（５００）などの縦型電界効果トランジスタ、およびパワー半導体デバイス（１００）の製造方法に関する。

【特許請求の範囲】

【請求項1】

パワー半導体デバイス（１００）であって、
炭化ケイ素半導体（SiC：silicon carbide）エピ層（４１２，５１２）を備え、前記SiCエピ層（４１２，５１２）によって形成されている第１の主面（１１４）および反対側の第２の主面（１１６）を有するSiC構造（１１０，４１０，５１０）と、
前記SiC構造（１１０，４１０，５１０）の前記第１の主面（１１４）上に形成されている少なくとも１つのオーミックコンタクト（１２０，４２０，５２０）と、
前記SiC構造（１１０，４１０，５１０）の前記第２の主面（１１６）上に形成されている少なくとも１つのショットキーバリアコンタクト（１３０，４３０，５３０）であって、前記少なくとも１つのショットキーバリアコンタクト（１３０，４３０，５３０）は、金属層（１３６，４３６，５３６）および炭素族中間層（１３４，４３４，５３４）を備え、前記炭素族中間層（１３４，４３４，５３４）は、前記金属層（１３６，４３６，５３６）と前記SiC構造（１１０，４１０，５１０）の前記第２の主面（１１６）との間に配置構成されており、１０～１００nmの範囲内の厚さを有し、前記SiC構造（１１０，４１０，５１０）の前記第２の主面（１１６）上の炭素族からの化学元素を堆積することによって形成される、少なくとも１つのショットキーバリアコンタクト（１３０，４３０，５３０）と
を備える、パワー半導体デバイス（１００）。

【請求項2】

前記SiCエピ層（４１２，５１２）は、第１のドーパント濃度を有し、前記SiC構造（４１０，５１０）は、第２のドーパント濃度を有するSiC基板（４１４，５１４）をさらに備え、前記第２のドーパント濃度は、前記第１のドーパント濃度よりも著しく高い、請求項１に記載のパワー半導体デバイス（１００）。

【請求項3】

前記SiCエピ層（１１２，４１２，５１２）は、１０^１７cm^－３未満、特に１０^１３cm^－３～１０^１７cm^－３の範囲内のドーパント濃度を有する半導電性SiC層、特に１０^１４cm^－３～１０^１６cm^－３のドーパント濃度を有するn型SiCエピ層（４１２）である、請求項１または２に記載のパワー半導体デバイス（１００）。

【請求項4】

前記SiCエピ層（４１２）内の少なくとも１つのエッジ終端エリア（４１６）をさらに備え、前記少なくとも１つのエッジ終端エリア（４１６）は、前記炭素族中間層（４３４）および前記金属層（４３６）の水平延在範囲を前記エピ層（４１２）の中央領域に限定する、請求項１～３のいずれか１項に記載のパワー半導体デバイス（１００）。

【請求項5】

前記少なくとも１つのショットキーバリアコンタクト（１３０，４３０，５３０）の前記炭素族中間層（１３４，４３４，５３４）が、炭素、ケイ素、ゲルマニウム、または鉛のうちの少なくとも１つを含む、請求項１～４のいずれか１項に記載のパワー半導体デバイス（１００）。

【請求項6】

前記少なくとも１つのショットキーバリアコンタクト（１３０，４３０，５３０）の前記金属層（１３６，４３６，５３６）は、前記炭素族中間層（１３４，４３４，５３４）上に堆積され、および／または、ニッケル、金、モリブデン、チタン、もしくは白金のうちの少なくとも１つを含む、請求項１～５のいずれか１項に記載のパワー半導体デバイス（１００）。

【請求項7】

前記少なくとも１つのオーミックコンタクト（１２０，４２０，５２０）は、
ニッケル層、
チタンアルミニウムTi／Al合金層、または
チタンアルミニウムニッケルTi／Al／Ni合金層
のうちの１つを含む、請求項１～６のいずれか１項に記載のパワー半導体デバイス（１００）。

【請求項8】

ショットキーバリアダイオード（４００）であって、
請求項１～７のいずれか１項に記載のパワー半導体デバイス（１００）と、
少なくとも１つのショットキーバリアコンタクト（４３０）に接続されているアノード端子と、
少なくとも１つのオーミックコンタクト（４２０）に接続されているカソード端子と
を備える、ショットキーバリアダイオード（４００）。

【請求項9】

縦型電界効果トランジスタ、特にパワーMOSFET（５００）であって、
請求項１～７のいずれか１項に記載のパワー半導体デバイス（１００）と、
少なくとも１つのショットキーバリアコンタクト（５３０）に接続されているソース端子と、
少なくとも１つのオーミックコンタクト（５２０）に接続されているドレイン端子（５６０）と、
SiC構造（５１０）の第２の主面（１１６）上に配置構成されている絶縁ゲート電極（５５２）に接続されているゲート端子と
を備える、縦型電界効果トランジスタ、特にパワーMOSFET（５００）。

【請求項10】

前記SiCエピ層（５１２）内に配置構成されている少なくとも２つの高濃度ドープウェル（５４２，５４４）をさらに備え、前記絶縁ゲート電極（５５２）は、前記少なくとも２つの高濃度ドープウェル（５４２，５４４）の間のエリア内に配置構成されており、前記少なくとも２つの高濃度ドープウェル（５４２，５４４）に隣接して２つのショットキーバリアコンタクト（５３０）が形成される、請求項９に記載の縦型電界効果トランジスタ。

【請求項11】

パワー半導体デバイスを製造するための方法であって、
炭化ケイ素（SiC：Silicon Carbide）構造（１１０，４１０，５１０）のSiC層（１１２，４１２，５１２）を形成すること（S１）、特にエピタキシャル成長させることと、
前記SiC層（１１２，４１２，５１２）上に炭素族中間層（１３４，４３４，５３４）を堆積させること（S２）であって、前記炭素族中間層（１３４，４３４，５３４）は、炭素族からの材料を含む、炭素族中間層（１３４，４３４，５３４）を堆積させること（S２）と、
前記SiC構造（１１０，４１０，５１０）の裏面上に第１の金属層（１２２，４２２，５２２）を堆積させること（S３）と、
前記炭素族中間層（１３４）上にショットキーコンタクト（１３０，４３０，５３０）の第２の金属層（１３６，４３６，５３６）を堆積させること（S４）と、
前記第１の金属層（１２２，４２２，５２２）および前記第２の金属層（１３６，４３６，５３６）を堆積させた後、少なくとも１つのオーミックコンタクト（１２０）を形成するためにアニーリング温度で少なくとも前記第１の金属層（１２２，４２２，５２２）をアニーリングすること（S５）と
を含む、方法。

【請求項12】

前記第１の金属層（１２２，４２２，５２２）が、摂氏６００度以上のアニーリング温度で、特に摂氏６００度～摂氏１０００度の間の温度の１分～１０分にわたる急速熱処理を使用してアニーリングされる、請求項１１に記載の方法。

【請求項13】

前記アニーリングするステップにおいて、前記炭素族中間層（１３４，４３４，５３４）、前記第１の金属層（１２２，４２２，５２２）、および前記第２の金属層（１３６，４３６，５３６）がともにアニーリングされて、前記アニーリング後に、SiC構造（１１０，４１０，５１０）の前面上に前記少なくとも１つのショットキーバリアコンタクト（１３０，４３０，５３０）が形成され、前記SiC構造（１１０，４１０，５１０）の前記裏面上に前記少なくとも１つのオーミックコンタクト（１２０，４２０，５２０）が形成される、請求項１１または１２に記載の方法。

【請求項14】

前記炭素族中間層（１３４，４３４，５３４）、前記第１の金属層（１２２，４２２，５２２）および／または前記第２の金属層（１３６，４３６，５３６）は、電子ビーム堆積または熱蒸着堆積の一方を使用して堆積される、請求項１１～１３のいずれか１項に記載の方法。

【請求項15】

前記SiC層（５１２）上に炭素族中間層（５３４）を堆積させる前記ステップの前に、
前記SiC層（５１２）内に、第１の導電型の少なくとも１つの高濃度ドープされた第１のウェル、特にp＋ウェル（５４２）を形成することと、
前記少なくとも１つの高濃度ドープされた第１のウェル内に、第２の導電型の少なくとも１つの高濃度ドープされた第２のウェル、特にn＋ウェル（５４４）を形成することと
をさらに含み、
前記炭素族中間層（１３６）は、前記少なくとも１つの高濃度ドープされた第１のウェルに隣接して形成され、
前記SiC層（１１２）は、前記第２の導電型のSiC層、特にn型SiC層（５１２）である、請求項１１～１４のいずれか１項に記載の方法。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、ショットキーバリアダイオードまたは縦型FETなどの、少なくとも１つのオーミックコンタクトおよび少なくとも１つのショットキーバリアコンタクトを有する炭化ケイ素半導体構造を備えるパワー半導体デバイス、およびそれらの製造方法に関する。

【背景技術】

【0002】

炭化ケイ素（SiC：silicon carbide）半導体ショットキーバリアダイオード（SBD：Schottky barrier diode）は、一般に、低い漏れ電流、順方向電圧降下および逆方向回復時間を有し、したがって、電気自動車の充電、再生可能エネルギーの生成および分配などを含む自動車用途などの多くの適用分野に適している。

【0003】

SiC SBDは、SiC半導体構造を２段階プロセスでメタライゼーションすることによって形成することができる。まず、SiC基板上に低接触抵抗のオーミックコンタクトを堆積し、次いで、９００～１０００℃の比較的高温で焼結する。次の第２のステップでは、反対側にショットキーバリアコンタクトを得るために、SiC半導体構造のエピ層上にニッケル（Ni）層が堆積される。

【0004】

米国特許出願公開第２００６／１７８０１６号明細書は、炭化ケイ素ベースのデバイスコンタクトおよびコンタクト作製方法がSiC基板上のポリシリコンの層を利用し、コンタクトの金属層がポリシリコンの上に堆積されることを開示している。ショットキーコンタクトおよびオーミックコンタクトの両方を形成することができる。ポリシリコン層は、連続的またはパターン化されていてもよく、ドープされていなくてもよく、n型またはp型になるようにドープされていてもよい。

【0005】

中国特許出願公開第１０９ ６８６ ７９７号明細書は、炭化ケイ素ショットキーダイオードおよびその製造方法を開示している。炭化ケイ素ショットキーダイオードは、複合ショットキーコンタクト構造を含み、複合ショットキーコンタクト構造は、炭化ケイ素エピタキシャル層と、ショットキー金属層と、炭化ケイ素エピタキシャル層とショットキー金属層との間に配置構成されているグラフェン層とを含み、グラフェン層は、炭化ケイ素エピタキシャル層の炭化ケイ素原子とショットキー金属層の金属原子との間の相互浸透をブロックするために使用され、それによって複合ショットキーコンタクト構造の漏れ電流を低減する。

【0006】

INABA MASAFUMI他「Very low Schottky barrier height at carbon nanotube and silicon carbide interface」（APPLIED PHYSICS LETTERS，AMERICAN INSTITUTE OF PHYSICS，２ HUNTINGTON QUADRANGLE，MELVILLE，NY １１７４７，vol．１０６，no．１２，２３ March ２０１５，ISSN：０００３－６９５１，DOI：１０．１０６３／１．４９１６２４８）には、将来のSiCパワーデバイス、特に小型縦型デバイスにとって、接触抵抗率が低く電流耐久性が高い炭化ケイ素との電気接点が重要であることが開示されている。炭化ケイ素（SiC：silicon carbide）の分解によって形成されるカーボンナノチューブ（CNT：carbon nanotube）フォレストは、密集したフォレストであり、SiCパワートランジスタにおける放熱オーミックコンタクトとしての使用に理想的である。

【0007】

米国特許第６，１３９，６２４号明細書は、SiC表面上に電気接点を生成するための方法を開示している。炭素コーティング、好ましくはグラファイトコーティングが、最初に炭化ケイ素表面上に作成される。次いで、上記炭素コーティングは、炭化物形成金属によって金属炭化物コーティングに変換される。

【0008】

米国特許出願公開第２０１９／２９６１５６号明細書は、半導体デバイスが第１の電極と、第２の電極と、第１の電極と第２の電極との間に配置されている炭化ケイ素層と、炭化ケイ素層内に配置されている第１のn型炭化ケイ素領域と、炭化ケイ素層内に配置されており、第１のn型炭化ケイ素領域と第１の電極との間に配置されており、第１のn型炭化ケイ素領域の第１のn型不純物濃度よりも高い第１の窒素濃度を有する第１の窒素領域とを含むことを開示している。

【0009】

米国特許出願公開第２０１８／１６６５４０号明細書は、半導体デバイスが、n＋型炭化ケイ素基板の第１の表面に配置されているn－型層と、n－型層に配置されているトレンチと、n－型層内の上部に配置されているp型領域、n＋型領域およびp＋型領域と、n－型層、n＋型領域およびp型領域の上に配置されているゲート絶縁層と、ゲート絶縁層上に配置されているゲート電極と、ゲート電極上に配置されている絶縁層と、絶縁層上およびトレンチ内に配置されているソース電極と、n＋型炭化ケイ素基板の第２の表面に配置されているドレイン電極とを含み得、ソース電極が、オーミック接合領域およびショットキー接合領域を含むことを開示している。

【発明の概要】

【発明が解決しようとする課題】

【0010】

本開示の目的は、SiC構造を含むパワー半導体デバイスを形成するための代替的な、好ましくはより効率的な製造方法および対応するパワー半導体デバイスを示すことである。特に、製造中に悪条件の影響をより受けにくく、したがって改善された製造プロセスを可能にするパワー半導体デバイスを記載することが望ましい。

【課題を解決するための手段】

【0011】

本開示の実施形態は、SiC構造を備えるパワー半導体デバイス、ショットキーバリアダイオード、縦型電界効果トランジスタ、および、独立請求項に記載のパワー半導体デバイスを製造するための方法に関する。

【0012】

本開示の第１の態様によれば、パワー半導体デバイスが開示される。デバイスは、炭化ケイ素半導体（SiC：silicon carbide）層を備えるSiC構造と、SiC構造の第１の主面上に形成されている少なくとも１つのオーミックコンタクトと、SiC構造の第２の主面上に形成されている少なくとも１つのショットキーバリアコンタクトとを備える。少なくとも１つのショットキーバリアコンタクトは、金属層と、金属層とSiC構造の第２の主面との間に配置構成されている炭素族中間層とを備える。

【0013】

炭素族中間層は、１０～１００nmの範囲内の厚さを有することができ、炭素族からの化学元素をSiC構造の第２の主面上に堆積させることによって形成することができる。そのような厚さは、ショットキーバリアコンタクトの改善された熱安定性を達成し、同時に、所望のショットキーバリア形成を維持するのに十分である。

【0014】

とりわけ、本発明者らは、炭素族中間層と金属層とを含むスタックを含むショットキーバリアコンタクトが、より高い温度、例えば約１０００℃のアニーリング温度で劣化しないことを見出した。したがって、半導体デバイス製造中の悪条件に対するショットキーバリアコンタクトの抵抗が低減され、他の利点の中でも、少なくとも１つのオーミックコンタクトおよび少なくとも１つのショットキーバリアコンタクトの同時形成が可能になる。

【0015】

少なくとも一実施形態によれば、SiC層は、１０^１７cm^－３未満、特に１０^１３cm^－３～１０^１７cm^－３の範囲内のドーパント濃度を有する半導電性SiC層である。例えば、エピタキシャル成長されたSiC層は、３・１０^１４cm^－３～５・１０^１４cm^－３の窒素原子をドープされてもよい。代替的に、SiC層は、１０^７～１０^９オーム・cmの電気抵抗率を有する高純度半絶縁性SiC層であってもよい。他の利点の中でも、本発明者らは、比較的低いドーパント濃度を有するSiC層が、そのような低いドーパント濃度のSiC層がアニーリングおよび同様の高温処理ステップ中にショットキーバリアコンタクトの材料と反応しないという点で、上記スタックの適切な基礎であることを見出した。

【0016】

本開示の第２の態様によれば、ショットキーバリアダイオードが提供される。ショットキーバリアダイオードは、第１の態様によるパワー半導体デバイスと、少なくとも１つのショットキーバリアコンタクトに接続されているアノード端子と、少なくとも１つのオーミックコンタクトに接続されているカソード端子とを備える。

【0017】

このようなショットキーバリアダイオードは、製造が容易であり、比較的低い漏れ電流、低い順方向電圧降下および低い逆方向回復時間を有する。

【0018】

本開示の第３の態様によれば、縦型電界効果トランジスタ（FET：vertical field effect transistor）、特にパワーMOSFETが提供される。縦型FETは、第１の態様に記載のパワー半導体デバイスと、少なくとも１つのショットキーバリアコンタクトに接続されているソース端子と、少なくとも１つのオーミックコンタクトに接続されているドレイン端子と、SiC構造の第２の主面上に配置構成されている絶縁ゲート電極に接続されているゲート端子とを備える。

【0019】

このようなボディダイオード内蔵縦型FETでは、還流ダイオードとしての役割を果たすための追加のデバイスは不要である。ショットキーダイオードの縦型FETへの集積は、上記ショットキーコンタクトのサーマルバジェットの増大によって可能になる。その上、ショットキーダイオードをMOSFETまたは同様のパワー半導体構造に集積することは、ボディダイオードのターンオン電圧を２．５V超から１V未満へと低減するための１つの選択肢である。

【0020】

本開示の第４の態様によれば、パワー半導体デバイスを製造するための方法が提供される。本方法は、
炭化ケイ素（SiC：silicon carbide）構造のSiC層を形成するステップ、特にエピタキシャル成長させるステップと、
SiC層上に炭素族中間層を堆積させるステップと、
SiC構造の裏面に第１の金属層を堆積させるステップと、
炭素族中間層上にショットキーコンタクトの第２の金属層を堆積させるステップと、
第１の金属層および第２の金属層を堆積させた後、少なくとも１つのオーミックコンタクトを形成するために、アニーリング温度で少なくとも第１の金属層をアニーリングするステップと
を含む。

【0021】

上記の方法ステップは、同じプロセスステップおよび同じ温度でオーミックコンタクトおよびショットキーバリアコンタクトを形成することを可能にする。開示されている方法は、形成されているショットキーバリアコンタクトのサーマルバジェットを増大させ、集積の労力を大幅に低減する。これはまた、ショットキーバリアコンタクトの形成後に他の高温ステップを実施することを可能にする。

【0022】

上記のパワー半導体デバイスおよびそれを形成するための方法は、ショットキーバリアダイオード、縦型FET、および少なくとも１つのショットキーバリアコンタクト構造を備える他の半導体デバイスの製造に特に適している。

【0023】

したがって、一般的にパワー半導体デバイス、特にショットキーバリアダイオードまたは縦型FETに関連して説明された特徴および利点は、開示されているデバイスのいずれにおいても使用することができる。その上、様々なデバイスに関して開示されている材料、寸法、または同様のパラメータの選択などの特定の態様は、製造方法の対応するステップにも適用可能であり、その逆も同様である。

【0024】

添付の図面が、さらなる理解を提供するために含まれる。図面では、同じ構造および／または機能の要素は、同じまたは対応する参照符号によって参照され得る。図面に示される実施形態は例示的な表現であり、必ずしも原寸に比例して描かれていないことを理解されたい。

【図面の簡単な説明】

【0025】

【図1】パワー半導体デバイスの概略断面図である。

【図2】パワー半導体デバイスを製造するための方法のステップの概略フローチャートである。

【図3】異なるアニーリング温度でのアニーリング前後のショットキーバリアコンタクトの電流－電圧（I－V）特性を示す図である。また、ショットキーバリアダイオードの製造中の異なる処理段階のうちの１つを示す図である。

【図4】ショットキーバリアダイオードの製造中の異なる処理段階のうちの１つを示す図である。

【図5】ショットキーバリアダイオードの製造中の異なる処理段階のうちの１つを示す図である。

【図6】ショットキーバリアダイオードの製造中の異なる処理段階のうちの１つを示す図である。

【図7】縦型パワーMOSFETの製造中の様々な処理段階のうちの１つを示す図である。

【図8】縦型パワーMOSFETの製造中の様々な処理段階のうちの１つを示す図である。

【図9】縦型パワーMOSFETの製造中の様々な処理段階のうちの１つを示す図である。

【図10】縦型パワーMOSFETの製造中の様々な処理段階のうちの１つを示す図である。

【発明を実施するための形態】

【0026】

本開示は様々な修正および代替形態を受け入れるが、その詳細は、例として図面に示され、詳細に記載されている。しかしながら、その意図は、本開示を記載されている特定の実施形態に限定することではないことを理解されたい。逆に、その意図は、添付の特許請求の範囲によって規定される本開示の範囲内に入るすべての修正、同等物、および代替物を網羅することである。

【0027】

図１は、パワー半導体デバイス１００の第１の実施形態を示す。デバイス１００は、図１において下側の第１の主面１１４と、図１において反対側の第２の主面１１６とを有するSiC層１１２を備えるSiC構造１１０を備える。説明される実施形態では、SiC層１１２は、第１の主面１１４から第２の主面１１６までずっと延在している。すなわち、SiC構造１１０が、SiC層１１２に相当する。しかしながら、他の実施形態では、SiC層１１２は、SiC基板（図示せず）上に成長されたエピタキシャルSiC層（SiCエピ層）であってもよい。すなわち、SiC構造１１０は、SiC基板と、SiCエピ層とを備える。この場合、第１の主面１１４は、SiC基板の裏面によって形成される。

【0028】

図示の実施形態では、パワー半導体デバイス１００は、第１の主面１１４上に形成されているオーミックコンタクト１２０をさらに備える。例えば、ニッケル層などの第１の金属層１２２が下側主面１１４上に堆積されてもよく、次いで焼結および／またはアニーリングされてオーミックコンタクト１２０が形成されてもよい。

【0029】

SiC層１１２が第１の主面１１４から第２の主面１１６までずっと延在している場合、少なくとも１つのオーミックコンタクト１２０を形成する前に、イオン注入またはプラズマ浸漬イオン注入（PIII：plasma immersion ion implantation）し、続いて１６００℃で高温活性化することによって、少なくとも第１の主面１１４の対応するエリアにn＋層またはn＋領域を形成してもよい。

【0030】

パワー半導体デバイス１００は、中間層１３４と、中間層１３４の上に形成されている第２の金属層１３６とを備える層スタック１３２をさらに備える。層スタック１３２は、下にあるSiC層１１２の第２の主面１１６上にショットキーバリアコンタクト１３０を形成する。この目的のために、適切な金属材料、例えばニッケル（Ni）を使用して、SiC層１１２の半導体材料のバンド構造に対するショットキーバリアを形成することができる。図１に示すように、中間層１３４はSiC層１１２の第２の主面１１６の直上に配置構成されており、第２の金属層１３６は中間層１３４の直上に配置構成されている。

【0031】

例えばオーミックコンタクト１２０のアニーリング中に、第２の金属層１３６をより高い温度に対してより弾性にするために、中間層１３４は、適切な材料、特に、４個の価電子を有する元素を含む炭素族（IUPAC族１４またはIV族とも呼ばれる）からの材料を含む。記載されている実施形態では、中間層１３４に炭素（C）が使用される。代替的に、ケイ素（Si）、ゲルマニウム（Ge）または鉛（Pb）などの比較的高い融点を有する他の炭素族材料を使用してもよい。

【0032】

中間層１３４の存在は、第２の金属層１３６の材料と層１１２との間の直接接触を防止する。したがって、高温中、例えばオーミックコンタクト１２０のアニーリング中に、SiC構造１１０とその第２の表面１１６上に形成されているショットキーバリアコンタクト１３０との間の界面で化学反応は起こらない。

【0033】

図２は、図１のパワー半導体デバイス１００などの電力変換デバイスを製造するための方法のステップを概略的に示す。

【0034】

第１のステップS１において、SiC層１１２が適切な基板上にエピタキシャル成長されて、SiC構造１１０が形成される。記載されている実施形態では、エピタキシャルSiC層１１２は、１０^１７cm^－３未満、または、さらには１０^１７cm^－３未満の比較的低い濃度において適切なドーパントをドープされる。例えば、エピタキシャルSiC層１１２には、３・１０^１４cm^－３～５・１０^１４cm^－３の濃度において窒素（N）をドープされてもよい。SiC層１１２の厚さは、半導体デバイス１００の所望の機能、電圧および／または電流クラスによって決定され、数ミクロン～１０分の１ミクロン、例えば５～１５μmの範囲内にあってもよい範囲内にあってもよい。

【0035】

さらなるステップS２において、中間層１３４がSiC層１１２上に堆積され、SiC構造１１０の主面の１つ、例えば図１に示す第２の表面１１６を形成する。中間層１３４は、炭素族からの化学元素を堆積させることにより形成される。

【0036】

ステップS１の後であってアニーリングステップS５の前の製造プロセスの任意の段階で実施されてもよいさらなるステップS３において、導電層がSiC構造１１０の反対側に堆積される。記載されている例では、第１の金属層１２２が半導体デバイスの裏面上に堆積される。例えば、エピタキシャルSiC層１１２を担持するSiC基板上に１００nmのニッケルが堆積されてもよい。代替的に、オーミックコンタクトを形成するための異なる方法または材料が使用されてもよい。例えば、ニッケルの代わりに、チタンアルミニウムまたはチタンアルミニウムニッケル合金が、例えば最初にチタン、次いでアルミニウム、および任意選択でニッケルを堆積させ、得られた金属スタックを例えば１０００℃の温度で加熱して対応する合金を形成することによって、堆積されてもよい。同様に、銀ペーストが、基板の裏面上のオーミックコンタクトとして利用されてもよい。

【0037】

ステップS２の後であってアニーリングステップS５の前の製造プロセスの任意の段階で実施されてもよいさらなるステップS４において、ショットキーバリアコンタクト１３０を形成するのに適した金属が中間層１３４上に堆積される。例えば、中間層１３４の上の第２の金属層１３６内に１０～１００nmのニッケルが堆積されてもよい。

【0038】

さらなるステップS５において、パワー半導体デバイス１００の少なくとも部分がアニーリングされる。アニーリングステップS５は、６００℃を超える温度で実行される焼結および／または急速加熱アニーリング（RTA：rapid thermal annealing）を含んでもよい。この段階において、半導体デバイス１００の両面がそれぞれ金属層１２２、１３６で覆われているという事実に注目されたい。したがって、ステップS３およびS４で堆積された第１の金属層１２２および第２の金属層１３６は、同じ熱処理を受ける。例えば、両方の表面は、RTAによって、真空またはアルゴンなどの保護ガスを含む周囲雰囲気のいずれかにおいて１０分間焼結されてもよい。結果として、オーミックコンタクト１２０が半導体デバイス１１０の裏面上に形成される。しかしながら、中間層１３４の存在により、第２の金属層１３６を含む層スタック１３２は、ショットキーバリアコンタクト１３０としてのその機能を維持する。

【0039】

図３は、図２の方法による製造中および製造後のパワー半導体デバイス１００の電気的特性を示す。特に、図３の実線は、ステップS５におけるアニーリングの前のパワー半導体デバイス１００の電流－電圧（I－V）特性を示す。破線および点線は、それぞれ６００℃および１０００℃で１０分間アニーリングした後のデバイス１００のI－V特性を示す。

【0040】

図３に示すように、アニーリングされていない構造および６００℃でアニーリングされた半導体デバイス１００のI－V曲線には大きな差は見られない。すなわち、ニッケルおよび炭素層スタック１３２の特定の構成では、６００℃の温度でのアニーリングは、オーミックコンタクト１２０の形成とショットキーバリアコンタクト１３０の形成の両方に限られた影響しか及ぼさない。

【0041】

図３の点線の曲線によって示されるように、１０００℃でアニーリングされたパワー半導体デバイス１００では、より低い漏れ電圧および順方向電圧降下が観察され得る。この効果は、より低いアニーリング温度でも観察されたことに留意されたい。例えば、記載されているSiC構造１１０上の記載されているニッケル／炭素層スタック１３２について、８００℃を超えるアニーリング温度で有意に低い漏れ電圧および順方向電圧降下が観察された。

【0042】

調査したパワー半導体デバイス１００において、アニーリング前のショットキーバリア高さΦ_Bは、約１．５ eV（そのC－V特性の分析によって得られたもの、図示せず）であった。対照的に、６００℃でアニーリングしたパワー半導体デバイス１００は、ショットキーバリア高さΦ_Bが１．４５ eVであり、１０００℃でアニーリングしたパワー半導体デバイス１００は、ショットキーバリア高さΦ_Bが１．８ eVであった。すなわち、中間層１３４および金属層１３６を含む層スタック１３２もアニーリングすることによって、形成されているパワー半導体デバイス１００のショットキー挙動は、非アニーリング状態と比較して改善された。

【0043】

以下では、少なくとも１つのショットキーバリア接合を含む異なるパワー半導体デバイスの製造プロセスについて説明する。特に、図４～図６はショットキーバリアダイオードの作製を説明し、図７～図１０は縦型パワーMOSFETの製造を説明する。

【0044】

図４は、SiC構造４１０から始まるショットキーバリアダイオードの生成の初期段階を示す。SiC構造４１０は、エピ層を有する基板を含む。特に、４H－SiC n型エピ層４１２がSiC基板４１４上に成長される。記載されている実施形態では、SiC基板４１４は、約１０^１８cm^－３の比較的高い濃度の、窒素（N）のようなドーパントを有する。比較すると、n型SiCエピ層４１２は、１０^１４cm^－３～１０^１６cm^－３の比較的低いドーパント濃度を有する。n型エピ層４１２の厚さは、５～１５μmの範囲内にあってもよい。

【0045】

図５は、n型SiCエピ層４１２内のエッジ終端エリア４１６の形成を示す。エッジ終端エリア４１６は、例えば、n型エピ層４１２中のp型ドーパントのイオン注入またはプラズマ浸漬イオン注入（PIII：plasma immersion ion implantation）によって形成される。所望であれば、例えば予備非晶質化を使用して、ドーパントの深い注入を達成することができる。ドーパント注入後、活性化のための高温アニーリングステップが行われる。例えば、活性化は、１６００℃のアクセスにおける温度で行われてもよい。記載されている実施形態では、アニーリングの前に、n型エピ層４１２の表面が、例えば、図５には示されていない、グラファイトキャップによって、またはダイヤモンド状炭素（DLC：diamond－like carbon）の層によって保護される。高温アニーリングの後、グラファイトキャップは、例えばO_２アッシングによって除去される。

【0046】

図６は、SiC構造４１０の両方の主面上の異なるコンタクトの形成を示す。SiC基板４１４上に、電子ビーム（eビーム：electron beam）または熱蒸着堆積により金属層４２２が堆積する。例えば、厚さが約１００nmのニッケル層が、SiC構造４１０の裏面上に堆積されてもよい。SiC構造４１０の反対側、すなわちSiCエピ層４１２の表面上に、中間層４３４およびさらなる金属層４３６を含む層スタック４３２が形成される。例えば、１０～１００nmの炭素の中間層４３４を最初に堆積させてから、その上に５０～１００nmのニッケルの層を堆積させてもよい。図６に示すように、エッジ終端エリア４１６は、層４３４および４３６の水平延在範囲をエピ層４１２の中央領域に制限することができる。

【0047】

次いで、金属層４２２および４３６の両方を、急速熱処理（RTP：rapid thermal processing）を使用してアニーリングする。例えば、すべての堆積層を有するSiC構造４１０が、８００℃以上の温度で１～１０分またはそれ以上にわたって処理されてもよい。結果として、基板４１４の裏面上にオーミックコンタクト４２０が形成される。反対に、n型SiCエピ層４１２上に、ショットキーバリアダイオード４００のショットキーコンタクト４３０が形成または改善される。

【0048】

図７は、縦型パワーMOSFETを形成するためのSiC構造５１０を示す。SiC構造５１０は、図４に関して上述したものと同様のSiC基板５１４およびn型SiCエピ層５１２を含む。

【0049】

図８は、MOSFETのソースエリア５４０内に高濃度ドープウェルを形成した後のSiC構造５１０を示す。特に、n型SiCエピ層５１２内に、２つのp＋ウェル５４２が形成されている。p＋ウェル５４２は、１０^１６cm^－３のアクセスにおけるドーピング濃度を有してもよい。各p＋ウェル５４２内には、例えばイオン注入またはプラズマ浸漬イオン注入により、n＋ウェル５４４が形成される。n＋ウェル５４４はまた、例えば１０^１６cm^－３のアクセスにおいて、比較的高いドーパント濃度を有する。記載されている実施形態では、次いで、SiC構造５１０の表面が、例えばグラファイトキャップまたはDLC層によって保護され、その後、ウェル５４２および５４４によって形成されているソース構造５４０が高温で活性化される。活性化後、グラファイトキャップはプラズマエッチングによって除去される。

【0050】

図９は、ゲート構造５５０の形成を示す。特に、金属ゲート電極５５２が誘電体材料の層間に形成されて、ゲート電極５５２をすべての面で取り囲む層間誘電体５５４が形成されてもよい。

【0051】

図１０は、SiC構造５１０上へのオーミックコンタクト５２０およびショットキーコンタクト５３０の形成を示す。図６に関して上述したように、オーミックコンタクト５２０は、基板５１４の裏面上に金属層５２２を形成するために、ニッケル（Ni）などの適切なオーミックコンタクト金属材料を堆積することによって形成されてもよい。ショットキーバリアコンタクト５３０は、炭素族中間層５３４上にニッケル（Ni）、金（Au）、モリブデン（Mo）、チタン（Ti）、または白金（Pt）などの適切なショットキー金属層５３６を含む層スタック５３２によって形成されてもよい。ショットキーバリアコンタクト４３０が２つのエッジ終端エリア４１６の間のSiC構造４１０の中央領域内に形成される図６に示す状況とは対照的に、図１０に示す実施形態では、ソースエリア５４０の外側のp＋ウェル５４２に隣接して２つのショットキーコンタクト５３０が形成される。ショットキーコンタクト５３０およびオーミックコンタクト５２０は、６００℃を超える温度で単一の処理ステップにおいてともにアニーリングされる。オーミックコンタクト５２０は、完成した縦型パワーMOSFET５００のドレイン端子５６０を形成する。

【0052】

図１０に示すパワーMOSFET５００は、多くの用途で使用することができる集積ショットキーコンタクト５３０を有する。これは、還流ダイオードとしての役割を果たすために追加のデバイスが必要とされないという利点を有する。比較的大きいバンドギャップに起因して、ボディダイオードのターンオン電圧は２．５Vを超える。ショットキーダイオードをMOSFET５００に集積することは、ターンオン電圧を１V未満に低減するための１つの選択肢である。従来の製造方法とは対照的に、オーミックコンタクト５２０の形成のためのサーマルバジェットはショットキーコンタクト５３０の形成のためのサーマルバジェットに類似しているため、ショットキーコンタクト５３０のパワーMOSFET５００への集積は単純化される。同じステップにおいて、同じ温度でオーミックコンタクト５２０およびショットキーコンタクト５３０を形成することにより、集積の労力が大幅に低減される。

【0053】

それはまた他に、図８に示すコンタクト形成後に高温ステップ、例えばさらなるオーミックコンタクトの形成、ポリシリコンの活性化、酸化物ハードバックなどを実施することを可能にする。

【0054】

上述の図１～図１０に示す実施形態は、改善されたパワー半導体デバイスおよびその製造のためのステップの例示的な実施形態を表す。したがって、それらは、改善されたパワー半導体デバイスおよび製造方法によるすべての実施形態の完全なリストを構成するものではない。実際のデバイスおよび製造方法は、例えば、材料、処理パラメータおよび処理ステップに関して、示された実施形態とは異なり得る。

【符号の説明】

【0055】

参照符号
１００ パワー半導体デバイス
１１０ SiC構造
１１２ SiC層
１１４ 第１の主面
１１６ 第２の主面
１２０ オーミックコンタクト
１２２ 第１の金属層
１３０ ショットキーバリアコンタクト
１３２ 層スタック
１３４ 中間層
１３６ 第２の金属層
４００ ショットキーバリアダイオード
４１０ SiC構造
４１２ SiCエピ層
４１４ SiC基板
４１６ エッジ終端エリア
４２０ オーミックコンタクト
４２２ 第１の金属層
４３０ ショットキーバリアコンタクト
４３２ 層スタック
４３４ 中間層
４３６ 第２の金属層
５００ パワーMOSFET
５１０ SiC構造
５１２ SiCエピ層
５１４ SiC基板
５２０ オーミックコンタクト
５２２ 第１の金属層
５３０ ショットキーコンタクト
５３２ 層スタック
５３４ 中間層
５３６ 第２の金属層
５４０ ソースエリア
５４２ p＋ウェル
５４４ n＋ウェル
５５０ ゲート構造
５５２ ゲート電極
５５４ 層間誘電体
５６０ ドレイン端子

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【手続補正書】

【提出日】2024-05-09

【手続補正1】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項1】

パワー半導体デバイス（１００）であって、
炭化ケイ素半導体（SiC：silicon carbide）エピ層（４１２，５１２）を備え、前記SiCエピ層（４１２，５１２）によって形成されている第１の主面（１１４）および反対側の第２の主面（１１６）を有するSiC構造（１１０，４１０，５１０）と、
前記SiC構造（１１０，４１０，５１０）の前記第１の主面（１１４）上に形成されている少なくとも１つのオーミックコンタクト（１２０，４２０，５２０）と、
前記SiC構造（１１０，４１０，５１０）の前記第２の主面（１１６）上に形成されている少なくとも１つのショットキーバリアコンタクト（１３０，４３０，５３０）であって、前記少なくとも１つのショットキーバリアコンタクト（１３０，４３０，５３０）は、金属層（１３６，４３６，５３６）および炭素族中間層（１３４，４３４，５３４）を備え、前記炭素族中間層（１３４，４３４，５３４）は、前記金属層（１３６，４３６，５３６）と前記SiC構造（１１０，４１０，５１０）の前記第２の主面（１１６）との間に配置構成されており、１０～１００nmの範囲内の厚さを有し、前記SiCエピ層（４１２，５１２）の直上に堆積された炭素、ゲルマニウム、または鉛のうちの１つを含み、前記金属層（１３６，４３６，５３６）は、前記炭素族中間層（１３４，４３４，５３４）の直上に堆積される、少なくとも１つのショットキーバリアコンタクト（１３０，４３０，５３０）と
を備える、パワー半導体デバイス（１００）。

【請求項2】

前記SiC構造（４１０，５１０）は、SiC基板（４１４，５１４）をさらに備え、前記少なくとも１つのオーミックコンタクト（４２０，５２０）は、前記SiC基板（４１４，５１４）の表面上に形成される、請求項１に記載のパワー半導体デバイス（１００）。

【請求項3】

前記SiCエピ層（４１２，５１２）は、１０ ^１４ cm ^－３ ～１０ ^１６ cm ^－３ の第１のドーパント濃度を有し、前記SiC基板（４１４，５１４）は、約１０ ^１８ cm ^－３ の第２のドーパント濃度を有する、請求項２に記載のパワー半導体デバイス（１００）。

【請求項4】

前記SiCエピ層（１１２，４１２，５１２）は、１０^１７cm^－３未満のドーパント濃度を有する半導電性SiC層である、請求項１または２に記載のパワー半導体デバイス（１００）。

【請求項5】

前記SiCエピ層（４１２）内の少なくとも１つのエッジ終端エリア（４１６）をさらに備え、前記少なくとも１つのエッジ終端エリア（４１６）は、前記炭素族中間層（４３４）および前記金属層（４３６）の水平延在範囲を前記エピ層（４１２）の中央領域に限定する、請求項１～３のいずれか１項に記載のパワー半導体デバイス（１００）。

【請求項6】

前記少なくとも１つのショットキーバリアコンタクト（１３０，４３０，５３０）の前記金属層（１３６，４３６，５３６）は、ニッケル、金、モリブデン、チタン、もしくは白金のうちの少なくとも１つを含む、請求項１～３のいずれか１項に記載のパワー半導体デバイス（１００）。

【請求項7】

前記少なくとも１つのオーミックコンタクト（１２０，４２０，５２０）は、
ニッケル層、
チタンアルミニウムTi／Al合金層、または
チタンアルミニウムニッケルTi／Al／Ni合金層
のうちの１つを含む、請求項１～３のいずれか１項に記載のパワー半導体デバイス（１００）。

【請求項8】

ショットキーバリアダイオード（４００）であって、
請求項１～３のいずれか１項に記載のパワー半導体デバイス（１００）と、
少なくとも１つのショットキーバリアコンタクト（４３０）に接続されているアノード端子と、
少なくとも１つのオーミックコンタクト（４２０）に接続されているカソード端子と
を備える、ショットキーバリアダイオード（４００）。

【請求項9】

縦型電界効果トランジスタであって、
請求項１～３のいずれか１項に記載のパワー半導体デバイス（１００）と、
少なくとも１つのショットキーバリアコンタクト（５３０）に接続されているソース端子と、
少なくとも１つのオーミックコンタクト（５２０）に接続されているドレイン端子（５６０）と、
SiC構造（５１０）の第２の主面（１１６）上に配置構成されている絶縁ゲート電極（５５２）に接続されているゲート端子と
を備える、縦型電界効果トランジスタ。

【請求項10】

前記SiCエピ層（５１２）内に配置構成されている少なくとも２つの高濃度ドープウェル（５４２，５４４）をさらに備え、前記絶縁ゲート電極（５５２）は、前記少なくとも２つの高濃度ドープウェル（５４２，５４４）の間のエリア内に配置構成されており、前記少なくとも２つの高濃度ドープウェル（５４２，５４４）に隣接して２つのショットキーバリアコンタクト（５３０）が形成される、請求項９に記載の縦型電界効果トランジスタ。

【請求項11】

パワー半導体デバイスを製造するための方法であって、
炭化ケイ素（SiC：silicon carbide）構造（１１０，４１０，５１０）のSiC層（１１２，４１２，５１２）を形成すること（S１）と、
前記SiC層（１１２，４１２，５１２）上に炭素族中間層（１３４，４３４，５３４）を堆積させること（S２）であって、前記炭素族中間層（１３４，４３４，５３４）は、１０～１００nmの範囲の厚さを有し、炭素、ゲルマニウム、または鉛のうちの１つを含む、炭素族中間層（１３４，４３４，５３４）を堆積させること（S２）と、
前記SiC構造（１１０，４１０，５１０）の裏面上に第１の金属層（１２２，４２２，５２２）を堆積させること（S３）と、
前記炭素族中間層（１３４）上にショットキーコンタクト（１３０，４３０，５３０）の第２の金属層（１３６，４３６，５３６）を堆積させること（S４）と、
前記第１の金属層（１２２，４２２，５２２）および前記第２の金属層（１３６，４３６，５３６）を堆積させた後、少なくとも１つのオーミックコンタクト（１２０）を形成するためにアニーリング温度で少なくとも前記第１の金属層（１２２，４２２，５２２）をアニーリングすること（S５）と
を含む、方法。

【請求項12】

前記SiC構造（１１０，４１０，５１０）のSiC層（１１２，４１２，５１２）を形成するステップ（S１）は、基板（４１４，５１４）上にSiCエピ層（４１２，５１２）をエピタキシャル成長させることを含む、請求項１１に記載の方法。

【請求項13】

前記第１の金属層（１２２，４２２，５２２）が、摂氏６００度以上のアニーリング温度でアニーリングされる、請求項１２に記載の方法。

【請求項14】

前記アニーリングするステップにおいて、前記炭素族中間層（１３４，４３４，５３４）、前記第１の金属層（１２２，４２２，５２２）、および前記第２の金属層（１３６，４３６，５３６）がともにアニーリングされて、前記アニーリング後に、SiC構造（１１０，４１０，５１０）の前面上に前記少なくとも１つのショットキーバリアコンタクト（１３０，４３０，５３０）が形成され、前記SiC構造（１１０，４１０，５１０）の前記裏面上に前記少なくとも１つのオーミックコンタクト（１２０，４２０，５２０）が形成される、請求項１１～１３のいずれか１項に記載の方法。

【請求項15】

前記炭素族中間層（１３４，４３４，５３４）、前記第１の金属層（１２２，４２２，５２２）および／または前記第２の金属層（１３６，４３６，５３６）は、電子ビーム堆積または熱蒸着堆積の一方を使用して堆積される、請求項１１～１３のいずれか１項に記載の方法。

【請求項16】

前記SiC層（５１２）上に炭素族中間層（５３４）を堆積させる前記ステップの前に、
前記SiC層（５１２）内に、第１の導電型の少なくとも１つの高濃度ドープされた第１のウェルを形成することと、
前記少なくとも１つの高濃度ドープされた第１のウェル内に、第２の導電型の少なくとも１つの高濃度ドープされた第２のウェルを形成することと
をさらに含み、
前記炭素族中間層（１３６）は、前記少なくとも１つの高濃度ドープされた第１のウェルに隣接して形成され、
前記SiC層（１１２）は、前記第２の導電型のSiC層である、請求項１１～１３のいずれか１項に記載の方法。

【国際調査報告】