▶ テキサス インスツルメンツ インコーポレイテッドの特許一覧
特表2024-533824線形遷移トーテムポール変調を有するスイッチング増幅器
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2024-09-12
(54)【発明の名称】線形遷移トーテムポール変調を有するスイッチング増幅器
(51)【国際特許分類】
H02M 3/155 20060101AFI20240905BHJP
【ＦＩ】
H02M3/155 P
【審査請求】未請求
【予備審査請求】未請求
(21)【出願番号】P 2024519827
(86)(22)【出願日】2022-09-21
(85)【翻訳文提出日】2024-05-29
(86)【国際出願番号】 US2022044204
(87)【国際公開番号】W WO2023055626
(87)【国際公開日】2023-04-06
(31)【優先権主張番号】17/491,133
(32)【優先日】2021-09-30
(33)【優先権主張国・地域又は機関】US
(81)【指定国・地域】
(71)【出願人】
【識別番号】507107291
【氏名又は名称】テキサス インスツルメンツ インコーポレイテッド
(74)【代理人】
【識別番号】230129078
【弁護士】
【氏名又は名称】佐藤 仁
(72)【発明者】
【氏名】インライ シア
(72)【発明者】
【氏名】ヨゴシュ クマール ラマダス
【テーマコード（参考）】
5H730
【Ｆターム（参考）】
5H730AA01
5H730AA14
5H730AA15
5H730AS05
5H730BB13
5H730BB57
5H730BB82
5H730DD03
5H730DD12
5H730EE59
5H730FD31
5H730FF01
5H730FG05
5H730XX03
5H730XX15
5H730XX23
5H730XX35
(57)【要約】
スイッチング増幅器（１０６Ａ）が、電力段（１４４Ａ）の第１の部分（２４２）と、電力段の第２の部分（２５２）と、電力段の第１の部分の制御入力（１３０Ａ、１３２Ａ）に結合されるパルス幅変調（ＰＷＭ）制御ループ（１１０Ａ）と、電力段の第２の部分の制御入力（１３４Ａ、１３６Ａ）に結合される線形増幅器（１１８Ａ）とを含む。ＰＷＭ制御ループは、電力段の第１の部分の第１のスイッチ（Ｓ１、図３）及び第２のスイッチ（Ｓ２、図３）を制御する。第１のスイッチと第２のスイッチの電流端子の間は、スイッチング増幅器の第１の信号出力（１４７Ａ、図２；１４７Ｂ、図３）である。線形増幅器は、電力段の第２の部分（２５２）の第３のスイッチ（Ｓ３、図３）及び第４のスイッチ（Ｓ４、図３）を制御する。第３のスイッチと第４のスイッチの電流端子の間は、スイッチング増幅器の第２の信号出力（１４９Ａ、図２、１４９Ｂ、図３）である。
【特許請求の範囲】
【請求項1】
スイッチング増幅器であって、電力段の第１の部分であって、第１の制御入力と、第２の制御入力と、前記第１の制御入力に結合される第１の制御端子を有する第１のスイッチと、前記第２の制御入力に結合される第２の制御端子を有する第２のスイッチとを含む、前記電力段の第１の部分と、
電力段の第２の部分であって、第３の制御入力と、第４の制御入力と、前記第３の制御入力に結合される第３の制御端子を有する第３のスイッチと、前記第４の制御入力に結合される第４の制御端子を有する第４のスイッチとを含む、前記電力段の第２の部分と、
前記第１のスイッチ及び前記第２のスイッチの電流端子の間の第１の信号出力と、
前記第３のスイッチ及び前記第４のスイッチの電流端子の間の第２の信号出力と、
パルス幅変調（ＰＷＭ）制御ループであって、第１のソース信号入力と、第２のソース信号入力と、前記第１の信号出力に結合される第１のフィードバック入力と、前記第２の信号出力に結合される第２のフィードバック入力と、前記第１の制御入力に結合される第１のＰＷＭ制御ループ出力と、前記第２の制御入力に結合される第２のＰＷＭ制御ループ出力とを有する、前記ＰＷＭ制御ループと、
増幅器入力と、第１の増幅器出力と、第２の増幅器出力とを有する線形増幅器であって、前記増幅器入力が前記第２のソース信号入力に結合され、前記第１の増幅器出力が前記第３の制御入力に結合され、前記第２の増幅器出力が前記第４の制御入力に結合される、前記線形増幅器と、
を含む、スイッチング増幅器。
【請求項2】
請求項１のスイッチング増幅器であって、前記第１のソース信号入力と前記第１のフィードバック入力との間の第１の抵抗器と、
前記第２のソース信号入力と前記第２のフィードバック入力との間の第２の抵抗器と、
前記第１のフィードバック入力と前記第１の信号出力との間の第３の抵抗器と、
前記第２のフィードバック入力と前記第２の信号出力との間の第４の抵抗器と、
を更に含む、スイッチング増幅器。
【請求項3】
請求項１のスイッチング増幅器であって、前記ＰＷＭ制御ループが、第１のフィルタ入力と、第２のフィルタ入力と、フィルタ出力とを有するループフィルタであって、前記第１のフィルタ入力が前記第１のフィードバック入力に結合され、前記第２のフィルタ入力が前記第２のフィードバック入力に結合される、前記ループフィルタと、
第１の加算器入力と、第２の加算器入力と、加算器出力とを有する加算器であって、前記第１の加算器入力が前記フィルタ出力に結合され、前記第２の加算器入力が前記第２の信号出力における電圧に基づくフィードフォワード信号を受信するように構成される、前記加算器と、
第１の比較器入力と、第２の比較器入力と、比較器出力とを有する比較器であって、前記第１の比較器入力が前記加算器出力に結合され、前記第２の比較器入力が基準ランプ信号に結合されるように適合される、前記比較器と、
を含む、スイッチング増幅器。
【請求項4】
請求項３のスイッチング増幅器であって、前記ＰＷＭ制御ループが、前記比較器出力に結合されるゲートドライバ回路を含み、前記ゲートドライバ回路が、ゲートドライバ入力と、第１のゲートドライバ出力と、第２のゲートドライバ出力とを含み、前記ゲートドライバ入力が前記比較器出力に結合され、前記第１のゲートドライバ出力が前記第１のＰＷＭ制御ループ出力に結合され、前記第２のゲートドライバ出力が前記第２のＰＷＭ制御ループ出力に結合される、
スイッチング増幅器。
【請求項5】
請求項４のスイッチング増幅器であって、前記ゲートドライバ回路がレベルシフタ回路要素を含む、スイッチング増幅器。
【請求項6】
請求項１のスイッチング増幅器であって、前記線形増幅器が、前記第２のソース信号入力において入力信号に利得を印加するように構成され、前記利得が少なくとも１００である、スイッチング増幅器。
【請求項7】
請求項１のスイッチング増幅器であって、前記線形増幅器が、前記第２の信号出力において出力信号をクランプするように構成される、スイッチング増幅器。
【請求項8】
請求項１のスイッチング増幅器であって、前記第１の信号出力が、第１のキャパシタ及びインダクタを有する第１のフィルタを介して負荷の第１の端部に結合されるように適合され、前記第２の信号出力が、第２のキャパシタを有しインダクタを有さない第２のフィルタを介して前記負荷の第２の端部に結合されるように適合される、スイッチング増幅器。
【請求項9】
システムであって、前記システムがスイッチング増幅器と負荷とを含み、
前記スイッチング増幅器が、第１のソース信号入力と、第２のソース信号入力と、第１の信号出力と、第２の信号出力とを有し、前記スイッチング増幅器が、
前記第１のソース信号入力から第１のソース信号を、前記第２のソース信号入力から第２のソース信号を、前記第１の信号出力から第１のフィードバック信号を、及び前記第２の信号出力から第２のフィードバック信号を受信するパルス幅変調（ＰＷＭ）制御ループに基づいて、第１の出力信号を前記第１の信号出力において提供し、
線形増幅器及び前記第２のソース信号に基づいて、第２の出力信号を前記第２の信号出力において提供する、
ように構成され、
前記負荷が、フィルタ回路要素を介して前記第１の信号出力及び前記第２の信号出力に結合される、
システム。
【請求項10】
請求項９のシステムであって、前記スイッチング増幅器が、第１の抵抗器と、第２の抵抗器と、第３の抵抗器と、第４の抵抗器とを含み、
前記第１の抵抗器が、第１の端部及び第２の端部を有し、前記第１の抵抗器の前記第１の端部が前記第１のソース信号入力に結合され、前記第１の抵抗器の前記第２の端部が前記ＰＷＭ制御ループの第１のフィードバック入力に結合され、
前記第２の抵抗器が、第１の端部及び第２の端部を有し、前記第２の抵抗器の前記第１の端部が前記第２のソース信号入力に結合され、前記第２の抵抗器の前記第２の端部が前記ＰＷＭ制御ループの第２のフィードバック入力に結合され、
前記第３の抵抗器が、第１の端部及び第２の端部を有し、前記第３の抵抗器の前記第１の端部が前記第１の信号出力に結合され、前記第３の抵抗器の前記第２の端部が前記第１のフィードバック入力に結合され、
前記第４の抵抗器が、第１の端部及び第２の端部を有し、前記第４の抵抗器の前記第１の端部が前記第２の信号出力に結合され、前記第４の抵抗器の前記第２の端部が前記第２のフィードバック入力に結合される、
システム。
【請求項11】
請求項９のシステムであって、前記ＰＷＭ制御ループが、前記第１のソース信号、前記第２のソース信号、前記第１のフィードバック信号、及び前記第２のフィードバック信号に基づいてループフィルタ出力を生成し、
前記ループフィルタ出力と、前記第２の信号出力における電圧に基づくフィードフォワード信号との加算値を生成し、
前記加算値と基準ランプ信号との比較結果を判定する、
ように構成される、
システム。
【請求項12】
請求項１１のシステムであって、前記スイッチング増幅器が、スイッチの第１のセットを有する電力段の第１の部分を含み、前記ＰＷＭ制御ループが、前記比較結果に基づいてスイッチの前記第１のセットに対する駆動信号を生成するように構成されるゲートドライバ回路を含み、前記ゲートドライバ回路がレベルシフタ回路要素を含む、システム。
【請求項13】
請求項９のシステムであって、前記スイッチング増幅器が、スイッチの第２のセットを有する電力段の第２の部分を含み、前記線形増幅器が、スイッチの前記第２のセットに対する駆動信号を生成するように第２のソース信号に少なくとも１００である利得を印加し、
前記第２の信号出力において前記第２の出力信号をクランプする、
ように構成される、
システム。
【請求項14】
請求項９のシステムであって、前記フィルタ回路要素が、第１のフィルタ及び第２のフィルタを含み、前記第１のフィルタが、前記第１の信号出力と前記負荷の第１の端部との間にあり、前記第１のフィルタが、第１のキャパシタ及びインダクタを有し、前記第２のフィルタが、前記第２の信号出力と前記負荷の第２の端部との間にあり、前記第２のフィルタが第２のキャパシタ及びインダクタを有する、システム。
【請求項15】
請求項９のシステムであって、前記第２のキャパシタの寸法及び関連する充電間隔が、前記スイッチング増幅器のスイッチング損失を低減するように選択される、システム。
【請求項16】
請求項９のシステムであって、前記負荷がスピーカであり、前記第１及び第２のソース信号が音声信号である、システム。
【請求項17】
第１の信号出力及び第２の信号出力を有するスイッチング増幅器とともに用いるための方法であって、前記方法が、第１の電圧を第１のソース信号入力において受け取り、第２の電圧を第２のソース信号入力において受け取ることと、
前記第１の電圧と、前記電圧と、前記第１の信号出力からの第１のフィードバック信号と、前記第２の信号出力からの第２のフィードバック信号とを受け取るパルス幅変調（ＰＷＭ）制御ループに基づいて、第１の出力信号を前記第１の信号出力において提供することと、
線形増幅器及び前記第２の電圧に基づいて、第２の出力信号を前記第２の信号出力において提供することと、
を含む、方法。
【請求項18】
請求項１７の方法であって、前記第１の出力信号に対して前記第１のフィードバック信号をスケーリングすることと、
前記第２の出力信号に対して前記第２のフィードバック信号をスケーリングすることと、
を更に含む、方法。
【請求項19】
請求項１７の方法であって、前記第１の出力信号を前記第１の信号出力において提供することが、更に、前記第２の信号出力における電圧に基づくフィードフォワード信号を有するループフィルタ出力を加算することに基づく、方法。
【請求項20】
請求項１７の方法であって、前記第１の出力信号及び前記第２の出力信号を、第１のフィルタ及び第２のフィルタを含むフィルタ回路要素を介して負荷に結合することであって、前記第１のフィルタが前記第１の信号出力と前記負荷の第１の端部との間にあり、前記第１のフィルタが第１のキャパシタ及びインダクタを有し、前記第２のフィルタが前記第２の信号出力と前記負荷の第２の端部との間にあり、前記第２のフィルタが第２のキャパシタを有し、インダクタを有さないことと、
前記第２のキャパシタの寸法及び関連する充電間隔を、前記スイッチング増幅器のスイッチング損失を低減するように選択することと、
を更に含む、方法。
【発明の詳細な説明】
【技術分野】
【0001】
新しい電子デバイスが開発され、集積回路（ＩＣ）技術が進歩するにつれて、新しいＩＣ製品が商品化される。電子デバイスのためのＩＣ製品の一例は、アナログ信号チェーン又は関連するスイッチング増幅器（例えば、Ｄ級増幅器）である。幾つかの例において、アナログ信号チェーンは、スピーカに出力されるべき音声信号のボリューム又はイコライゼーションを制御するための音声システムの一部である。
【0002】
音声再生に対して最良の音質を提供するには、スイッチング損失が少なく、高調波歪が少なく、電磁干渉が少ないスイッチング増幅器が望ましい。例示のスイッチング増幅器トポロジーには、各出力（例えば、ＯＵＴＰ及びＯＵＴＭ）に対してハイサイド及びローサイドスイッチを有する電力段と、電力段の各スイッチに対して制御信号を提供するように構成される変調制御回路とが含まれる。異なる変調制御回路オプションは、性能及び／又は実装コストに関して異なる。
【0003】
一つの従来のアプローチにおいて、変調制御回路は、「ＢＤ」又はフィルタレス変調を実施する。ＢＤ変調を用いる場合、出力信号の差のデューティサイクルは、その平均値が入力アナログ信号と一致するように変調される。また、ブリッジ接続負荷（ＢＴＬ）出力は、アイドル時には、互いに同相であり、相補的ではない。これにより、負荷の両端の電圧差がゼロになり、フィルタを必要とせずに、静止電力消費を最小限に抑える。ＢＤ変調を用いる場合、出力において有意なコモンモードコンテンツが存在し、スピーカケーブル内のスイッチング成分を除去するためにコストのかかるフィルタが付加される。
【0004】
別の従来のアプローチにおいて、変調制御回路はトーテムポールローサイドリサイクル（ＬＳＲ）変調を実施する。トーテムポールＬＳＲ変調を用いる場合、良好な全高調波歪（ＴＨＤ）を確実にするために、ＯＵＴＰとＯＵＴＭがゼロ交差付近でトグリングを有し得る。トグリング時間が非常に短い場合（ゼロ交差付近のみ）、電磁干渉電磁干渉（ＥＭＩ）パルスは小さくなりＯＵＴＭ上のＬＣフィルタは必要ない。しかしながら、ドライバスイッチに対する最小オン時間は制限される。入力信号が非常に低い場合（常にゼロ交差付近）、デューティサイクルは１０％未満になり、ＯＵＴＭ上に多数のパルスが存在し得る。ＯＵＴＭに対するこのスイッチング行為は電力を消費する。また、トーテムポールＬＳＲ変調では、ＯＵＴＭがスイッチング状態から低ドロップアウトレギュレータ（ＬＤＯ）直流（ＤＣ）電圧に遷移するときに、「ポップ」雑音が導入される。
【発明の概要】
【0005】
一つの例示の実施例において、スイッチング増幅器が、電力段の第１の部分を含む。第１の部分は、第１の制御入力と、第２の制御入力と、第１の制御入力に結合される第１の制御端子を有する第１のスイッチと、第２の制御入力に結合される第２の制御端子を有する第２のスイッチとを含む。スイッチング増幅器は、電力段の第２の部分も含む。第２の部分は、第３の制御入力と、第４の制御入力と、第３の制御入力に結合される第３の制御端子を有する第３のスイッチと、第４の制御入力に結合される第４の制御端子を有する第４のスイッチとを含む。スイッチング増幅器は更に、第１のスイッチ及び第２のスイッチの電流端子の間の第１の信号出力と、第３のスイッチ及び第４のスイッチの電流端子の間の第２の信号出力とを含む。スイッチング増幅器は付加的に、第１のソース信号入力と、第２のソース信号入力と、第１の信号出力に結合される第１のフィードバック入力と、第２の信号出力に結合される第２のフィードバック入力と、第１の制御入力に結合される第１のＰＷＭ制御ループ出力と、第２の制御入力に結合される第２のＰＷＭ制御ループ出力とを有するパルス幅変調（ＰＷＭ）制御ループを含む。スイッチング増幅器はまた、増幅器入力と、第１の増幅器出力と、第２の増幅器出力とを有する線形増幅器を含む。増幅器入力は、第２のソース信号入力に結合される。第１の増幅器出力は第３の制御入力に結合される。第２の増幅器出力は第４の制御入力に結合される。
【0006】
別の例示の実施例において、システムが、第１のソース信号入力と、第２のソース信号入力と、第１の信号出力と、第２の信号出力とを有するスイッチング増幅器を含む。スイッチング増幅器は、第１のソース信号入力から第１のソース信号、第２のソース信号入力から第２のソース信号、第１の信号出力から第１のフィードバック信号、及び第２の信号出力から第２のフィードバック信号を受信するＰＷＭ制御ループに基づいて、第１の出力信号を第１の信号出力において提供するように構成される。スイッチング増幅器は更に、線形増幅器及び第２のソース信号に基づいて、第２の出力信号を第２の信号出力において提供するように構成される。このシステムはまた、フィルタ回路要素を介して第１の信号出力及び第２の信号出力に結合される負荷を含む。
【0007】
更に別の例示の実施例において、第１の信号出力及び第２の信号出力を有するスイッチング増幅器とともに用いるための方法が説明される。この方法は、第１の電圧を第１のソース信号入力において受信し、第２の電圧を第２のソース信号入力において受信することと、第１の電圧、第２の電圧、第１の信号出力からの第１のフィードバック信号、及び第２の信号出力からの第２のフィードバック信号を受信するＰＷＭ制御ループに基づいて、第１の出力信号を第１の信号出力において提供することと、線形増幅器及び第２の電圧に基づいて、第２の出力信号を第２の信号出力において提供することとを含む。
【図面の簡単な説明】
【0008】
【図1】例示の実施例に従ったスイッチング増幅器を有するシステムのブロック図である。
【0009】
【図2】例示の実施例に従ったスイッチング増幅器を有する音声システムのブロック図である。
【0010】
【図3】例示の実施例に従った、フィルタ回路要素を介して負荷に結合されるスイッチング増幅器の電力段の概略図である。
【0011】
【図4】例示の実施例に従ったスイッチング増幅器に関連する信号の図である。
【0012】
【図5】例示の実施例に従ったスイッチング増幅器に関連する信号の別の図である。
【0013】
【図6】例示の実施例に従った、フィードフォワードシグナリングを有するスイッチング増幅器に関連する信号の図である。
【0014】
【図7】例示の実施例に従った、フィードフォワードシグナリングを有するスイッチング増幅器に関連する信号の別の図である。
【0015】
【図8】例示の実施例に従った、アイドル状態のスイッチング増幅器に関連する信号の図である。
【0016】
【図9A】例示の実施例に従ったスイッチング増幅器に関連する信号の図であり、スイッチング損失を示す。
【0017】
【図9B】例示の実施例に従ったスイッチング増幅器に関連する信号の図であり、低減されたスイッチング損失を示す。
【0018】
【図10】第２の信号出力における電圧変動を、例示の実施例に従ったスイッチング増幅器に対する第２のソース信号入力における電圧変動の関数として示す図である。
【0019】
【図11】例示の実施例に従った、第１の信号出力及び第２の信号出力を有するスイッチング増幅器とともに用いるための方法を示すフローチャートである。
【発明を実施するための形態】
【0020】
本明細書では、電力段と、パルス幅変調（ＰＷＭ）制御ループと、線形増幅器とを有するスイッチング増幅器を説明する。ＰＷＭ制御ループは、電力段の第１の部分における第１のスイッチ及び第２のスイッチを制御する。第１のスイッチ及び第２のスイッチの電流端子の間には、スイッチング増幅器の第１の信号出力がある。線形増幅器は、電力段の第２の部分における第３のスイッチ及び第４のスイッチを制御する。第３のスイッチ及び第４のスイッチの電流端子の間には、スイッチング増幅器の第２の信号出力がある。説明されるスイッチング増幅器のトポロジーは、本明細書では線形遷移トーテムポールトポロジーと称することもある。本明細書で使用されるように、「線形遷移トーテムポール」トポロジーは、高周波出力（例えば、本明細書におけるＶＯＵＴＰ）及び低周波出力（例えば、本明細書におけるＶＯＵＴＭ）を有するスイッチング増幅器トポロジーを指す。入力信号のゼロ交差付近で、低周波出力は、ゆっくりと直線的に遷移してスイッチング増幅器に対する全高調波歪（ＴＨＤ）を低減又は除去する。線形遷移トーテムポールトポロジーの別の特徴は、低周波出力がクランプされる（例えば、閾値より大きいＶＯＵＴＭは０又は電源電圧「ＰＶＤＤ」にクランプされる）ことである。
【0021】
線形遷移トーテムポールトポロジーを用いる場合、負荷とスイッチング増幅器の第１及び第２の信号出力との間のフィルタ回路要素によってインダクタが回避され、システム全体の費用が削減される。幾つかの例示の実施例において、フィルタ回路要素は、第１のフィルタ及び第２のフィルタを含む。第１のフィルタは、第１の信号出力と負荷の第１の端部との間にある。幾つかの例示の実施例において、第１のフィルタは、第１のキャパシタ及びインダクタを含む。第２のフィルタは、第２の信号出力と負荷の第２の端部との間にある。幾つかの例示の実施例において、第２のフィルタは、第２のキャパシタを含み、インダクタを含まない。幾つかの例示の実施例において、システムは、負荷としてスピーカを有する電子デバイスである。幾つかの例示の実施例において、ＰＷＭ制御ループは、第２の信号出力における電圧に基づくフィードフォワード信号を受信し、フィードフォワード信号は、スイッチング増幅器のＴＨＤを改善する。別のオプションとして、フィルタ回路要素の第２のキャパシタの寸法及び充電間隔が、スイッチング増幅器のスイッチング損失を低減するように選択される。
【0022】
図面において、（構造的及び／又は機能的に）同一又は類似の特徴を示すために同一の参照番号（又は他の参照番号）が使用されている。図１は、例示の実施例に従ったスイッチング増幅器を有するシステム１００のブロック図である。幾つかの例示の実施例において、システム１００は、音声サブシステム及びアナログ信号チェーンを有する電子デバイス（例えば、スマートフォン、ラップトップコンピュータ、又は他の電子デバイス）である。図示されるように、システム１００は、第１のソース信号（ＶＩＮＰ）をスイッチング増幅器１０６の第１のソース信号入力１４０に提供するように構成される入力ソース１０２を含む。入力ソース１０２はまた、第２のソース信号（ＶＩＮＭ）をスイッチング増幅器１０６の第２のソース信号入力１４２に提供するように構成される。幾つかの例示の実施例において、入力ソース１０２は、ＤＡＣ、又は他のアナログ音声信号のソースを含む。システム１００は更に、スイッチング増幅器１０６のそれぞれのＰＶＤＤ入力１４６にＰＶＤＤを提供するように構成される電源１０４を含む。スイッチング増幅器１０６はまた、第１の信号出力１４８及び第２の信号出力１５０を含む。
【0023】
図１の例において、スイッチング増幅器１０６は、第１の制御入力１３０と、第２の制御入力１３２と、第３の制御入力１３４と、第４の制御入力１３６とを有する電力段１４４を含む。電力段１４４はまた、スイッチング増幅器１０６のＰＶＤＤ入力１４６に結合される電源入力１３８と、第１の信号出力１４８に結合される第１の電力段出力１４７と、第２の信号出力１５０に結合される第２の電力段出力１４９とを含む。
【0024】
図１の例において、スイッチング増幅器１０６はまた、第１の制御信号（ＣＳ１）を第１の制御入力１３０に、第２の制御信号（ＣＳ２）を第２の制御入力１３２に、第３の制御信号（ＣＳ３）を第３の制御入力１３４に、第４の制御信号（ＣＳ４）を第４の制御入力１３６に提供するように構成される変調コントローラ１０８を含む。これらの制御信号（ＣＳ１、ＣＳ２、ＣＳ３、ＣＳ４）は、電力段１４４のそれぞれのスイッチ（例えば、図３のＳ１～Ｓ４を参照）を制御する。
【0025】
幾つかの例示の実施例において、変調コントローラ１０８は、ループフィルタ１１２及び比較回路１１６を有するＰＷＭ制御ループ１１０を含む。図示されるように、ＰＷＭ制御ループ１１０は、第１のソース信号入力１４０に結合される第１の入力１２０と、第２のソース信号入力１４２に結合される第２の入力１２２と、第１の信号出力１４８に結合される第１のフィードバック入力１２４と、第２の信号出力１５０に結合される第２のフィードバック入力１２６とを含む。ループフィルタ１１２は、第１及び第２のソース信号入力１４０及び１４２における電圧間の差を第１及び第２の信号出力１４８及び１５０における電圧に対して積分する（すなわち、ＶＩＮＰとＶＩＮＭの差を、ＶＯＵＴＰとＶＯＵＴＭの差に対して積分する）ように構成される。ループフィルタ１１２の出力は比較回路要素１１６に提供され、比較回路要素１１６は、基準ランプ信号を有するループフィルタ１１２の出力を比較する。比較結果は、ＰＷＭ制御ループ出力１１３及び１１５においてＣＳ１及びＣＳ２を生成するために用いられる。幾つかの例示の実施例において、ＶＯＵＴＭフィードフォワード（ＦＦ）回路要素１１４が、ＰＷＭ制御ループ１１０内にある。そのような場合、ＶＯＵＴＭフィードフォワード回路要素１１４は、ＶＯＵＴＭに基づいてＰＷＭ制御ループ１１０の結果を調整するように構成される。例えば、ＶＯＵＴＭフィードフォワード回路要素１１４は、ＶＯＵＴＭ又はＶＯＵＴＭのスケーリングされたバージョンをループフィルタ出力に付加し得る。そのような場合において、比較回路要素１１６は、ループフィルタ出力とフィードフォワード信号の合計を、その入力の１つとして用いる。ＶＯＵＴＭフィードフォワード回路要素１１４を用いる場合、スイッチング増幅器１０６のＴＨＤは、ＶＯＵＴＭフィードフォワード回路要素１１４のないスイッチング増幅器１０６と比較して改善される。
【0026】
図１の例において、変調コントローラ１０８はまた、増幅器入力１２１と、第１の増幅器出力１１７と、第２の増幅器出力１１９とを有する線形増幅器１１８を含む。幾つかの例示の実施例において、線形増幅器１１８は、ＶＩＮＭ及び線形増幅器１１８の利得に基づいて、ＣＳ３を第１の増幅器出力１１７において提供し、ＣＳ４を第２の増幅器出力１１９において提供するように構成される。ＣＳ１、ＣＳ２、ＣＳ３、及びＣＳ４に応答して、電力段１４４は、第１の信号出力１４８における電圧（ＶＯＵＴＰ）と第２の信号出力１５０における電圧（ＶＯＵＴＭ）とを制御する。
【0027】
変調コントローラ１０８を用いる場合、負荷１６２と第１及び第２の信号出力１４８及び１５０との間のフィルタ回路要素１６０（例えば、電磁干渉又は「ＥＭＩ」を低減するためのもの）は、フィルタ回路要素１６０におけるインダクタの数が（例えば、２つのインダクタから１つのインダクタに）削減されるため、他のフィルタオプションと比較して簡素化される。フィルタ回路要素１６０は、例えば、第１のフィルタ及び第２のフィルタを含む。第１のフィルタは、第１の信号出力１４８と負荷１６２の第１の端部１６４との間にある。幾つかの例示の実施例において、第１のフィルタは、第１のキャパシタ（例えば、図２及び図３におけるＣ１）と、インダクタ（例えば、図２及び図３におけるＬ１）とを含む。第２のフィルタは、ＯＵＴＭ出力１５０と負荷１６２の第２の端部１６６との間にある。幾つかの例示の実施例において、第２のフィルタは、第２のキャパシタ（例えば、図２及び図３のＣ２）を含み、インダクタを含まない。
【0028】
フィルタ回路要素１６０のこの簡素化は、インダクタの寸法に起因する有意なコスト削減である。スイッチング増幅器１０６の性能を改善するために、ＰＷＭ制御ループ１１０は、本明細書で説明されるようにＶＯＵＴＭに基づくフィードフォワード信号を受信し得、それによってスイッチング増幅器１０６のＴＨＤが改善される。別のオプションとして、フィルタ回路要素１６０の第２のキャパシタ（例えば、図２及び図３におけるＣ２）の寸法及び充電間隔が、スイッチング増幅器１０６のスイッチング損失を低減するように選択される。
【0029】
図２は、例示の実施例に従ったスイッチング増幅器１０６Ａ（図１におけるスイッチング増幅器１０６の一例）を有する音声システム２００のブロック図である。音声システム２００は、スイッチング増幅器１０６Ａによって提供される音声信号増幅を有するシステム（例えば、図１におけるシステム１００）の一部であり得る。図示されるように、音声システム２００は、フィルタ回路要素１６０Ａ（図１におけるフィルタ回路要素１６０の一例）を介してスピーカ１６２Ａ（図１における負荷１６２の一例）に結合されるスイッチング増幅器１０６Ａを含む。
【0030】
図２の例において、スイッチング増幅器１０６Ａは、ＰＷＭ制御ループ１１０Ａ（図１におけるＰＷＭ制御ループ１１０の一例）と線形増幅器１１８Ａ（図１における線形増幅器１１８の一例）とを有する変調コントローラ１０８Ａ（図１における変調コントローラ１０８の一例）を含む。ＰＷＭ制御ループ１１０Ａ及び線形増幅器１１８Ａは、電力段１４４Ａ（図１における電力段１４４の一例）に結合される。より具体的には、電力段１４４Ａは、第１の部分２４２（「ＯＵＴＰ部分」と標記されている）及び第２の部分２５２（「ＯＵＴＭ部分」と標記されている）を含む。電力段１４４Ａの第１の部分２４２は、第１の制御入力１３０Ａ（図１における第１の制御入力１３０の一例）及び第２の制御入力１３２Ａ（図１における第２の制御入力１３２の一例）を含む。幾つかの例示の実施例において、電力段１４４Ａの第１の部分２４２は、第１の制御入力１３０Ａに結合される第１の制御端子（例えば、図３におけるＣＴ１）を有する第１のスイッチ（例えば、図３におけるＳ１）と、第２の制御入力１３２Ａに結合される第２の制御端子（例えば、図３におけるＣＴ２）を有する第２のスイッチ（例えば、図３におけるＳ２）とを含む。電力段１４４Ａの第２の部分２５２は、第３の制御入力１３４Ａ（図１における第３の制御入力１３４の一例）、及び第４の制御入力１３６Ａ（図１における第４の制御入力１３６の一例）を含む。幾つかの例示の実施例において、電力段１４４Ａの第２の部分２５２は、第３の制御入力１３４Ａに結合される第３の制御端子（例えば、図３におけるＣＴ３）を有する第３のスイッチ（例えば、図３におけるＳ３）と、第４の制御入力１３６Ａに結合される第４の制御端子（例えば、図３におけるＣＴ４）を有する第４のスイッチ（例えば、図３におけるＳ４）とを含む。
【0031】
図２の例において、スイッチング増幅器１０６Ａは、第１の信号出力１４８Ａ（図１における第１の信号出力１４８の一例）も含む。図示されるように、第１の信号出力１４８Ａは、電力段１４４Ａの第１の部分２４２の第１の電力段出力１４７Ａ（図１における第１の電力段出力１４７の一例）に結合される。幾つかの例示の実施例において、第１の電力段出力１４７Ａ、及び従って第１の信号出力１４８は、電力段１４４Ａの第１の部分２４２の第１のスイッチ（例えば、図３におけるＳ１）及び第２のスイッチ（例えば、図３におけるＳ２）の電流端子の間にある。
【0032】
スイッチング増幅器１０６Ａは更に、第２の信号出力１５０Ａ（図１における第２の信号出力１５０の一例）を含む。図示されるように、第２の信号出力１５０Ａは、電力段１４４Ａの第２の部分２５２の第２の電力段出力１４９Ａ（図１における第２の電力段出力１４９の一例）に結合される。幾つかの例示の実施例において、第２の電力段出力１４９Ａ及び従って第２の信号出力１５０Ａは、電力段１４４Ａの第２の部分２５２の第３のスイッチ（例えば、図３におけるＳ３）及び第４のスイッチ（例えば、図３におけるＳ４）の電流端子の間にある。
【0033】
図２において、ＰＷＭ制御ループ１１０Ａは、第１の入力１２０Ａ（図１における第１の入力１２０の一例）を含み、第１の入力１２０Ａは、第１のソース信号入力１４０Ａ（図１における第１のソース信号入力１４０の一例）に結合され、第１のソース信号（例えば、ＶＩＮＰ）を受信する。ＰＷＭ制御ループ１１０Ａは更に、第２の入力１２２Ａ（図１における第２の入力１２２の一例）を含み、第２の入力１２２Ａは、第２のソース信号入力１４２Ａ（図１における第２のソース信号入力１４２の一例）に結合され、第２のソース信号（例えば、ＶＩＮＭ）を受信する。ＰＷＭ制御ループ１１０Ａは付加的に、第１の信号出力１４８Ａに結合される第１のフィードバック入力１２４Ａ（図１における第１のフィードバック入力１２４の一例）と、第２の信号出力１５０Ａに結合される第２のフィードバック入力１２６Ａ（図１における第２のフィードバック入力１２６の一例）とを含む。ＰＷＭ制御ループ１１０Ａは更に、第１の制御入力１３０Ａに結合される第１のＰＷＭ制御ループ出力１１３Ａ（図１における第１のＰＷＭ制御ループ出力１１３の一例）と、第２の制御入力１３２Ａに結合される第２のＰＷＭ制御ループ出力１１５Ａ（図１における第２のＰＷＭ制御ループ出力１１５の一例）とを含む。
【0034】
図示されるように、線形増幅器１１８Ａは、増幅器入力１２１Ａ（増幅器入力１２１の一例）、第１の増幅器出力１１７Ａ（図１における第１の増幅器出力１１７の一例）、及び第２の増幅器出力１１９Ａ（図１における第２の増幅器出力１１９の一例）を有する。増幅器入力１２１Ａは、ＶＩＮＭを受信するように、第２のソース信号入力１４２Ａに結合される。第１の増幅器出力１１７Ａは、第３の制御入力１３４Ａに結合される。第２の増幅器出力１１９Ａは、第４の制御入力１３６Ａに結合される。
【0035】
図２の例において、スイッチング増幅器１０６Ａはまた、第１のソース信号入力１４０Ａと第１のフィードバック入力１２４Ａとの間の第１の抵抗器（Ｒ１）、第２のソース信号入力１４２Ａと第２のフィードバック入力１２６Ａとの間の第２の抵抗器（Ｒ２）、第１のフィードバック入力１２４Ａと第１の信号出力１４８Ａとの間の第３の抵抗器（Ｒ３）、及び第２のフィードバック入力１２６Ａと第２の信号出力１５０Ａとの間の第４の抵抗器（Ｒ４）を含む。抵抗器Ｒ１、Ｒ２、Ｒ３、及びＲ４を備える場合、ＰＷＭ制御ループ１１０Ａのループフィルタ２０２が、ＶＩＮＰ、ＶＩＮＭ、ＶＯＵＴＰ、及びＶＯＵＴＭのスケーリングされたバージョンを用いて動作する。
【0036】
図示されるように、ループフィルタ２０２は、第１のフィルタ入力２０４、第２のフィルタ入力２０６、及びフィルタ出力２１０を含む。第１のフィルタ入力２０４は、第１のフィードバック入力１２４Ａに結合され、第２のフィルタ入力２０６は、第２のフィードバック入力１２６Ａに結合される。動作において、ループフィルタ２０２は、ＶＩＮＰとＶＩＮＭの差を、ＶＯＵＴＰとＶＯＵＴＭの差に対して積分するように構成され、その結果、ＶＩＮＴＰ及びＶＩＮＴＭとなる。幾つかの例示の実施例において、ＰＷＭ制御ループ１１０Ａは更に、第１の加算器入力２１４と、第２の加算器入力２１６と、加算器出力２１８とを有する加算器２１２を含む。第１の加算器入力２１４は、ＶＩＮＴＭを提供するフィルタ出力２１０に結合される。第２の加算器入力２１６は、第２の信号出力１５０Ａにおける電圧（例えば、ＶＯＵＴＭ）に基づくフィードフォワード信号を受信する。例示のフィードフォワード信号は（ＶＯＵＴＭ－ＰＶＤＤ／２）／７であるが、これに限定されない。ＰＷＭ制御ループ１１０Ａはまた、第１の比較器入力２２４と、第２の比較器入力２２６と、比較器出力２２８とを有する比較器２２２（図１における比較回路要素１１６の一例）を含み得る。第１の比較器入力２２４は加算器出力２１８に結合される。第２の比較器入力２２６は基準ランプ信号２２７（例えば、ＰＶＤＤ／７）を受信する。基準ランプ信号２２７は、例えば、ランプ生成器２２０によって提供される。
【0037】
図２の例において、ＰＷＭ制御ループ１１０Ａは、比較器出力２２８に結合されるゲートドライバ回路２３２を付加的に含む。幾つかの例示の実施例において、比較器出力２２８とゲートドライバ回路２３２の間にロジック２３０がある。ロジック２３０は、非オーバーラップロジックと称することもある。動作において、ロジック２３０は、電力段１４４Ａの第２の部分２５２のローサイドスイッチ及びハイサイドスイッチ（例えば、Ｓ３及びＳ４）における貫通電流を回避するために、ゲートドライバ回路２３２から出力される制御信号（例えば、ＣＳ１及びＣＳ２）の間に不感時間があることを確実にする。
【0038】
ゲートドライバ回路２３２は、第１のゲートドライバ入力２３４、第２のゲートドライバ入力２３６、第１のゲートドライバ出力２３７、及び第２のゲートドライバ出力２３９を含む。第１のゲートドライバ入力２３４及び第２のゲートドライバ入力２３６は、（ロジック２３０を介して）比較器出力２２８に結合される。第１のゲートドライバ出力２３７は、第１のＰＷＭ制御ループ出力１１３Ａに結合される。第２のゲートドライバ出力２３９は、第２のＰＷＭ制御ループ出力１１５Ａに結合される。幾つかの例示の実施例において、ゲートドライバ回路２３２は、電圧／電流レベルをシフトしてゲート駆動制御信号（例えば、図１におけるＣＳ１及びＣＳ２）を提供するためのレベルシフタ回路要素２３５を含む。
【0039】
幾つかの例示の実施例において、線形増幅器１１８Ａは、第２のソース信号入力１４２Ａからの入力信号（例えば、ＶＩＮＭ）に利得を印加するように構成される。利得は少なくとも１６０であり得るが、これに限定されない。利得選択には、ＴＨＤと損失との間のトレードオフが関与する。利得が低い場合、線形遷移領域はより長い時間を要し、ＴＨＤが改善されるため、低電力線形損失が大きくなる。利得が高い場合、ＴＨＤは悪化するが、低電力線形損失が小さくなる。別のオプションとして、線形増幅器１１８Ａは、第２の信号出力１５０Ａにおいて出力信号（例えば、ＶＯＵＴＭ）をクランプするように構成される。従って、ＶＩＮＭが閾値を超えると、線形増幅器１１８Ａは、ＶＯＵＴＭがＰＶＤＤにクランプされるようにＶＯＵＴＭを制御するハイサイドスイッチ（例えば、図３におけるＳ３）を完全にオンにするか、或いは、ＶＯＵＴＭが接地にクランプされるようにＶＯＵＴＭを制御するローサイドスイッチ（例えば、図４におけるＳ４）を完全にオンにする。
【0040】
図２の例において、スイッチング増幅器１０６Ａの第１の信号出力１４８Ａは、フィルタ回路要素１６０Ａの第１のフィルタを介してスピーカ１６２Ａの第１の端部１６４Ａ（図１における負荷１６２の第１の端部１６４の一例）に結合されるように適合される。幾つかの例示の実施例において、第１のフィルタは、図示された配置におけるＣ１及びＬ１を含む。スイッチング増幅器１０６Ａの第２の信号出力１５０Ａは、フィルタ回路要素１６０Ａの第２のフィルタを介してスピーカ１６２Ａの第２の端部１６６Ａ（図１における負荷１６２の第１の端部１６６の一例）に結合されるように適合される。幾つかの例示の実施例において、第２のフィルタは、図示された配置におけるＣ２を含み、インダクタを含まない。幾つかの例示の実施例において、スイッチング増幅器１０６Ａはまた、電力段１４４Ａの第１の部分２４２のスイッチを通る電流を監視するように構成される電流検知回路２６０を含み得る。また、スイッチング増幅器１０６Ａは、電力段１４４Ａの第２の部分２５２のスイッチを通る電流を監視するように構成される電流検知回路２６２を含み得る。電流検知回路２６０及び２６２は、スイッチング増幅器１０６Ａのための過電流又は不足電流監視システムの一部であり得る。
【0041】
音声システム２００の場合、スイッチング増幅器１０６Ａのトポロジーにより、他のトポロジーと比較してフィルタ回路要素１６０Ａを簡素化できる（インダクタが省かれ得る）。また、ＶＯＵＴＭに基づくフィードフォワード信号（例えば、加算器２１２において印加される）は、スイッチング増幅器１０６ＡのＴＨＤを改善する。また、Ｃ２の寸法及び関連する充電間隔が、スイッチング増幅器１０６Ａのスイッチング損失を低減するように選択され得る。
【0042】
幾つかの例示の実施例において、システム（例えば、図１におけるシステム１００）が、スイッチング増幅器（例えば、図１におけるスイッチング増幅器１０６、又は図２におけるスイッチング増幅器１０６Ａ）を含み、スイッチング増幅器は、第１の信号ソース入力（例えば、図１における第１のソース信号入力１４０、又は図２における第１のソース信号入力１４０Ａ）と、第２のソース信号入力（例えば、図１における第２のソース信号入力１４２、又は図２における第２のソース信号入力１４２Ａ）と、第１の信号出力（例えば、図１における第１の信号出力１４８、又は図２における第１の信号出力１４８Ａ）と、第２の信号出力（例えば、図１における第２の信号出力１５０、又は図２における第２の信号出力１５０Ａ）とを有する。スイッチング増幅器は、ＰＷＭ制御ループ（例えば、図１におけるＰＷＭ制御ループ１１０、又は図２におけるＰＷＭ制御ループ１１０Ａ）に基づいて、第１の出力信号（例えば、ＶＯＵＴＰ）を第１の信号出力において提供するように構成され、ＰＷＭ制御ループは、第１のソース信号入力から第１のソース信号（例えば、ＶＩＮＰ）を受信し、第２のソース信号入力から第２のソース信号（例えば、ＶＩＮＭ）を受信し、第１の信号出力から第１のフィードバック信号（例えば、ＶＯＵＴＰ又はＶＯＵＴＰのスケーリングされたバージョン）を受信し、第２の信号出力から第２のフィードバック信号（例えば、ＶＯＵＴＭ又はＶＯＵＴＭのスケーリングされたバージョン）を受信する。スイッチング増幅器は更に、線形増幅器（例えば、図１における線形増幅器１１８）に基づいて、第２の出力信号（例えば、ＶＯＵＴＭ）を第２の信号出力において提供し、第２のソース信号を第２のソース信号入力において提供するように構成される。システムはまた、フィルタ回路要素（例えば、図１におけるフィルタ回路要素１６０）を介して第１の信号出力及び第２の信号出力に結合される負荷（例えば、図１における負荷１６２、又は図２における負荷１６２Ａ）を含む。
【0043】
幾つかの例示の実施例において、スイッチング増幅器は、第１の端部及び第２の端部を有する第１の抵抗器（例えば、図２におけるＲ１）を含む。第１の抵抗器の第１の端部は第１のソース信号入力に結合され、第１の抵抗器の第２の端部は、ＰＷＭ制御ループの第１のフィードバック入力に結合される。スイッチング増幅器はまた、第１の端部及び第２の端部を有する第２の抵抗器（例えば、図２におけるＲ２）を含む。第２の抵抗器の第１の端部は第２のソース信号入力に結合され、第２の抵抗器の第２の端部は、ＰＷＭ制御ループの第２のフィードバック入力に結合される。スイッチング増幅器は更に、第１の端部及び第２の端部を有する第３の抵抗器（例えば、図２におけるＲ３）を含む。第３の抵抗器の第１の端部は、第１の信号出力に結合され、第３の抵抗器の第２の端部は、第１のフィードバック入力に結合される。スイッチング増幅器は付加的に、第１の端部及び第２の端部を有する第４の抵抗器（例えば、図２におけるＲ４）を含む。第４の抵抗器の第１の端部は、第２の信号出力に結合され、第４の抵抗器の第２の端部は、第２のフィードバック入力に結合される。
【0044】
幾つかの例示の実施例において、ＰＷＭ制御ループは、第１のソース信号と、第２のソース信号と、第１のフィードバック信号と、第２のフィードバック信号とに基づいてループフィルタ出力（例えば、図２におけるループフィルタ２０２の出力）を生成し、ループフィルタ出力と、第２の信号出力における電圧（例えば、ＶＯＵＴＭ）に基づくフィードフォワード信号との加算値（例えば、図２における加算器２１２の出力）を生成し、加算値と基準ランプ信号との比較結果（例えば、図２における比較器２２２の出力）を判定するように構成される。
【0045】
幾つかの例示の実施例において、スイッチング増幅器は、スイッチの第１のセット（例えば、図３に示される配置におけるＳ１及びＳ２）を有する電力段（例えば、図３における電力段１４４Ｂ）の第１の部分を含む。そのような例示の実施例において、ＰＷＭ制御ループは、比較結果に基づいて、スイッチの第１のセット（例えば、図３におけるＳ１及びＳ２）に対する駆動信号（例えば、図１及び図３におけるＣＳ１及びＣＳ２）を生成するように構成されるゲートドライバ回路（例えば、図２におけるゲートドライバ回路２３２）を含む。幾つかの例示の実施例において、ゲートドライバ回路は、レベルシフタ回路要素（例えば、図２におけるレベルシフタ回路要素２３５）を含む。
【0046】
幾つかの例示の実施例において、スイッチング増幅器は、スイッチの第２のセット（例えば、図３に示される配置におけるＳ３及びＳ４）を有する電力段の第２の部分（例えば、図３における電力段１４４Ｂ）を含む。そのような例示の実施例において、線形増幅器は、スイッチの第２のセットに対する駆動信号（例えば、図１及び図３におけるＣＳ３及びＣＳ４）を生成するため第２のソース信号に利得を印加するように構成され、利得は少なくとも１００である。線形増幅器はまた、第２の信号出力において第２の出力信号をクランプするように構成され得る。
【0047】
幾つかの例示の実施例において、フィルタ回路要素（例えば、図１におけるフィルタ回路要素１６０、又は図２におけるフィルタ回路要素１６０Ａ）は、第１のフィルタ（例えば、図２又は図３に示される配置におけるＬ１及びＣ１）、及び第２のフィルタ（例えば、図２又は図３に示される配置におけるＣ２）を含む。第１のフィルタは、第１の信号出力と負荷の第１の端部との間にある。幾つかの例示の実施例において、第１のフィルタは第１のキャパシタ及びインダクタを含む。第２のフィルタは、第２の信号出力と負荷の第２の端部との間にある。幾つかの例示の実施例において、第２のフィルタは、第２のキャパシタ（例えば、Ｃ２）を含み、インダクタを含まない。幾つかの例示の実施例において、第２のキャパシタの寸法及び関連する充電間隔が、スイッチング増幅器のスイッチング損失を低減するように選択される。幾つかの例示の実施例において、負荷はスピーカであり、第１及び第２のソース信号は音声信号である。
【0048】
図３は、例示の実施例に従った、フィルタ回路要素１６０Ｂ（図１におけるフィルタ回路要素１６０、又は図２におけるフィルタ回路要素１６０Ａの一例）を介して負荷１６２Ｂ（図１における負荷１６２又は図２における負荷１６２Ａの一例）に結合されるスイッチング増幅器（例えば、図１におけるスイッチング増幅器１０６又は図２におけるスイッチング増幅器１０６Ａ）の電力段１４４Ｂ（図１における電力段１４４又は図２における電力段１４４Ａの一例）の概略図３００である。図３の例において、電力段１４４Ｂは、ｎ型金属酸化物半導体電界効果（ｎＭＯＳＦＥＴ又は単に「ｎＭＯＳ」）トランジスタの形態の４つのスイッチ（Ｓ１、Ｓ２、Ｓ３、Ｓ４）を含む。
【0049】
図示されるように、Ｓ１の第１の電流端子がＰＶＤＤに結合され、Ｓ１の第２の電流端子が、Ｓ２の第１の電流端子に結合され、Ｓ２の第２の電流端子が接地に結合される。また、Ｓ１の制御端子（ＣＴ１）が、ＣＳ１を受信するように構成され、Ｓ２の制御端子（ＣＴ２）が、ＣＳ２を受信するように構成される。図示されるように、第１の電力段出力１４７Ｂ（図１における第１の電力段出力１４７又は図２における第１の電力段出力１４７Ａの一例）が、Ｓ１の第２の電流端子とＳ２の第１の電流端子との間にある。図３において、図示された配置におけるＳ１及びＳ２は、図２における電力段１４４Ａの第１の部分２４２の一例である。
【0050】
また、Ｓ３の第１の電流端子がＰＶＤＤに結合され、Ｓ３の第２の電流端子が、Ｓ４の第１の端子に結合され、Ｓ４の第２の電流端子が接地に結合される。また、Ｓ３の制御端子（ＣＴ３）が、ＣＳ３を受信するように構成され、Ｓ４の制御端子（ＣＴ４）が、ＣＳ４を受信するように構成される。図示されるように、第２の電力段出力１４９Ｂ（図１における第２の電力段出力１４９、又は図２における第２の電力段１４９Ａの一例）が、Ｓ３の第２の電流端子とＳ４の第１の電流端子との間にある。図３において、図示された配置におけるＳ３及びＳ４は、図２における電力段１４４Ａの第２の部分２５２の一例である。
【0051】
図３の例において、負荷１６２Ｂは、抵抗負荷及び容量負荷を直列に有するスピーカである。図示されるように、負荷１６２Ｂの第１の端部が、Ｌ１と、Ｃ１と、Ｃ２とを含むフィルタ回路要素１６０Ｂを介して第１の電力段出力１４７Ｂに結合される。より具体的には、第１の電力段出力１４７ＢはＬ１の第１の端部に結合され、一方、Ｌ１の第２の端部が負荷１６２Ｂの第１の端部に結合される。また、負荷１６２Ｂの第２の端部は、フィルタ回路要素１６０Ｂを介して第２の電力段出力１４９Ｂに結合される。また、第２の電力段出力１４９Ｂは、負荷１６２Ｂの第２の端部及びＣ２の第１の端子に結合される。Ｃ２の第２の端子は接地に結合される。図３の例において、Ｃ１の第１の端子がＬ１の第２の端部に結合され、Ｃ１の第２の端子がＣ２の第１の端子に結合される。
【0052】
図３の例では、ＣＳ１及びＣＳ２は、ＰＷＭ制御ループ（例えば、図１におけるＰＷＭ制御ループ１１０、又は図２におけるＰＷＭ制御ループ１１０Ａ）によって提供され、その結果、第１の電力段出力１４７ＢにおけるＶＯＵＴＰに対するスイッチング挙動が生じる。また、ＣＳ３及びＣＳ４は、線形増幅器（例えば、図１における線形増幅器１１８、又は図２における線形増幅器１１８Ａ）によって提供され、その結果、第２の電力段出力１４９ＢにおけるＶＯＵＴＭに対する線形挙動が生じる。
【0053】
本明細書で説明されるように、線形遷移トーテムポールトポロジーを用いてＣＳ１、ＣＳ２、ＣＳ３、及びＣＳ４を提供することにより、他のスイッチング増幅器トポロジーに比べて、フィルタ回路要素１６０Ｂが簡素化される（インダクタが省かれ得る）。所望により、ＶＯＵＴＭ（例えば、図２における加算器２１２等の加算器に印加される）に基づくフィードフォワード信号が、線形遷移トーテムポールトポロジーを有するスイッチング増幅器のＴＨＤを改善する。別のオプションとして、Ｃ２の寸法及び関連する充電間隔が、線形遷移トーテムポールトポロジーを有するスイッチング増幅器のスイッチング損失を低減するように選択され得る。
【0054】
図４は、例示の実施例に従った、スイッチング増幅器（例えば、図１におけるスイッチング増幅器１０６、図１におけるスイッチング増幅器１０６Ａ）に関連する信号のグラフ４００である。グラフ４００において、信号は、ＶＩＮＭ、ＶＯＵＴＭ、ＶＯＵＴＰ、Ｖｎｅｔ０１７４、ＶＩＮＴＭ、ＶＩＮＴＰ、及びＶｎｅｔ０６５を含む。本明細書で説明されるように、ＶＩＮＭは、スイッチング増幅器の第２のソース信号入力（例えば、図１における第２のソース信号入力１４２、又は図２における第２のソース信号入力１４２Ａ）に対する入力電圧である。ＶＯＵＴＭは、スイッチング増幅器の第２の信号出力（例えば、図１における第２の信号出力１５０、又は図２における第２の信号出力１５０Ａ）における出力電圧である。ＶＯＵＴＰは、スイッチング増幅器の第１の信号出力（例えば、図１における第１の信号出力１４８、又は図２における第１の信号出力１４８Ａ）における出力電圧である。ＶＩＮＴＰは第１のループフィルタ出力信号である。ＶＩＮＴＰは第２のループフィルタ出力信号である。ＶＣＭＰは、ＣＳ１及びＣＳ２を生成するために、ＶＩＮＴＰ及びＶＩＮＴＭと比較される高周波（例えば、２．１ＭＨｚ）信号（例えば、三角波）である。ＶＳＰＫＲは、スピーカの両端の電圧（スイッチング増幅器からの出力信号）である。図示されるように、グラフ４００において、ＶＩＮＭが正弦波であるのに対して、ＶＯＵＴＭはより線形であり、クランプされることを除いて、ＶＯＵＴＭはＶＩＮＭの形状に従う。
【0055】
図５は、例示の実施例に従った、スイッチング増幅器（例えば、図１におけるスイッチング増幅器１０６、図１におけるスイッチング増幅器１０６Ａ）に関連する信号の別のグラフ５００である。グラフ５００において、信号は、ＶＯＵＴＰ、ＶＯＵＴＭ、ＶＧ＿ＨＳ、ＶＧ＿ＬＳ、ＶＬ２／ＰＬＵＳ、ＶＳＰＫＲ、ＶＩＮＴＭ、及びＶＩＮＴＰを含む。ＶＧ＿ＨＳは、スイッチング増幅器に対する第２の信号出力に関連するハイサイドスイッチ制御信号（例えば、ＣＳ３）である。ＶＧ＿ＬＳは、スイッチング増幅器に対する第２の信号出力に関連するローサイドスイッチ制御信号（例えば、ＣＳ４）である。ＶＩＬ１は、Ｌ１を介して測定されるインダクタ電流を表す電圧である。グラフ５００において示されるように、ＶＯＵＴＭのほぼ線形の上昇及び下降勾配は、ＶＧ＿ＨＳ及びＶＧ＿ＬＳに対する多段階値に基づく。
【0056】
図６は、例示の実施例に従った、フィードフォワードシグナリングを有するスイッチング増幅器（例えば、図１におけるスイッチング増幅器１０６、図１におけるスイッチング増幅器１０６Ａ）に関連する信号のグラフ６００である。グラフ６００において、信号は、ＶＯＵＴＰ、ＶＯＵＴＭ、ＶＳＰＫＲ、Ｖｆｅｅｄｆｏｒｗａｒｄ、Ｖｒａｍｐ、及びＶＩＮＴＰを含む。グラフ６００において示されるように、Ｖｆｅｅｄｆｏｒｗａｒｄは、ＶＯＵＴＭのスケーリングされたバージョンであり、ＶＯＵＴＭは、ほぼ線形であり、クランプされる。
【0057】
図７は、例示の実施例に従った、フィードフォワードシグナリングを有するスイッチング増幅器（例えば、図１におけるスイッチング増幅器１０６、図１におけるスイッチング増幅器１０６Ａ）に関連する信号の別のグラフ７００である。グラフ７００において、信号は、ＶＯＵＴＰ、ＶＯＵＴＭ、ＶＳＰＫＲ、Ｖｆｅｅｄｆｏｒｗａｒｄ、Ｖｒａｍｐ、及びＶＩＮＴＰを含む。グラフ７００に示されるように、Ｖｆｅｅｄｆｏｒｗａｒｄは、ＶＯＵＴＭのスケーリングされたバージョンであり、ＶＯＵＴＭは、ほぼ正弦波である。
【0058】
図８は、例示の実施例に従った、アイドル状態にあるスイッチング増幅器（例えば、図１におけるスイッチング増幅器１０６、図１におけるスイッチング増幅器１０６Ａ）に関連する信号のグラフ８００である。グラフ８００において、信号は、ＶＣＭＰ、ＶＩＮＴＰ、ＶＩＮＴＭ、ＶＯＵＴＰ、ＶＯＵＴＭ、及びＶＳＰＫＲを含む。グラフ８００に示されるように、入力信号は０（アイドルモード）であり、そのため、ＶＳＰＫＲも０であるべきである。アイドルモードの間、ＶＯＵＴＭは、ＰＶＤＤ／２（例えば、ＰＶＤＤ＝１４．４Ｖ、ＶＯＵＴＭ＝７．２Ｖの場合）になるように制御され、ＰＷＭ制御ループは、ＶＯＵＴＰが５０％に近いデューティサイクルを有するように制御する。ＶＯＵＴＰの平均は、ＶＯＵＴＭと同じになり、その結果、（フィルタ回路要素のＬＣフィルタの後）スピーカの両端において、音声周波数電圧はゼロになる（ＶＯＵＴＰ－ＶＯＵＴＭ＝０）。
【0059】
図９Ａは、例示の実施例に従ったスイッチング増幅器（例えば、図１におけるスイッチング増幅器１０６、図１におけるスイッチング増幅器１０６Ａ）に関連し、スイッチング損失を示す信号のグラフ９００である。グラフ９００において、信号は、ＶＯＵＴＭ、ＶＩＬ＿ｆｕｎｄ、及びＶＧ＿ＬＳを含む。ＶＩＬ＿ｆｕｎｄは、Ｌ１の左側におけるインダクタ電流である。図示されるように、ＶＯＵＴＭは、第１の部分９０２及び第２の部分９０４を含む。ＶＯＵＴＭの第１の部分９０２は、インダクタ電流に基づくフィルタ回路要素のＣ２のための充電間隔に関連する。ＶＯＵＴＭの第２の部分９０４は、スイッチング電流に基づくフィルタ回路要素のＣ２のための充電間隔に関連し、それは非効率である。
【0060】
グラフ９００の場合、Ｃ２上の損失は、ＶＯＵＴＭの第２の部分９０４に関連する。これは、Ｃ２上の電圧は、ＶＯＵＴＭがＰＶＤＤのときにＰＶＤＤになり、ＶＯＵＴＭが０のときに０になるためである。インダクタ電流が正しい方向でない場合、Ｃ２は、Ｃ２×ＶＯＵＴＭ
２の損失を有し得る。これは、Ｃ２に対するハード充電状態と称する。ＶＯＵＴＭの第１の部分９０２のように、Ｃ２上の電圧がインダクタ電流に起因して減少する場合、損失が回避される。これは、Ｃ２に対するソフト充電状態と称する。より具体的には、ＶＯＵＴＭの第１の部分９０２において、Ｃ２上の電圧は減少し、Ｌ１電流は負である。従って電流は、第２の電力段出力（例えば、図１における第２の電力段出力１４９、図２における第２の電力段出力１４９Ａ、又は図３における第２の電力段出力１４９Ｂ）から、第１の電力段出力（例えば、図１における第１の電力段出力１４７、図２における第１の電力段出力１４７Ａ、又は図３における第１の電力段出力１４７Ｂ）に逆流し、その結果、Ｃ２の充電がＬ１によって引き出される。従って、ＶＯＵＴＭのこの第１の部分９０２は、Ｃ２に対するソフト充電状態に対応する。第２の部分９０４において、Ｃ２上の電圧は、減少し、インダクタ電流は正であり、それは、電流が第２の電力段出力に流れていることを意味する。従って、ＶＯＵＴＭの第２の部分９０４において、Ｃ２上の電圧変化は、ローサイドスイッチ（例えば、Ｓ３）がオンにされたことに起因するものであり、それは、ＶＧ＿ＬＳを用いて確認され得る。従って、ＶＯＵＴＭのこの第２の部分９０４は、関連する損失を備えるＣ２に対するハード充電状態に関連する。
【0061】
図９Ｂは、例示の実施例に従ったスイッチング増幅器（例えば、図１におけるスイッチング増幅器１０６、図１におけるスイッチング増幅器１０６Ａ）に関連し、低減されたスイッチング損失を示す信号のグラフ９１０である。グラフ９１０において、信号は、ＶＯＵＴＭ、ＶＩＬ＿ｆｕｎｄ、及びＶＧ＿ＬＳを含む。ＶＯＵＴＭの第１の部分９１２が、インダクタ電流に基づくフィルタ回路要素のＣ２に対する充電間隔に関連する。ＶＯＵＴＭの第２の部分９１４が、スイッチング電流に基づくフィルタ回路要素のＣ２に対する充電間隔に関連し、それは、非効率である。Ｃ２の寸法及び、第１及び第２の部分９１２及び９１４によって表される関連する充電間隔を制御することにより、スイッチング増幅器のスイッチング損失が低減され得る。より具体的には、ＶＯＵＴＭの第１の部分９１において、インダクタ電流はＬ１の左側で測定される。インダクタ電流が正である場合、それは、電流が第１の電力段出力から第２の電力段出力に流れていることを意味する。ＶＯＵＴＭの第１の正の部分の寸法を増大させるために（ソフト充電間隔をできるだけ大きくするように）、アイドルモード（Ｖｉｎ＝０のとき）の間、ＶＯＵＴＭの電圧が変更され、その結果、ＶＯＵＴＭ第の１の部分９１２が、第２の部分９１４に比べて増大する。注：グラフ９１０におけるＶＯＵＴＭの第１の部分９１２は、グラフ９００におけるＶＯＵＴＭの第１の部分９０２より大きい。
【0062】
図１０は、第２の信号出力（例えば、図１における第２の信号出力１５０、又は図２における第２の信号出力１５０ＡにおけるＶＯＵＴＭ）における電圧変動を、例示の実施例に従ったスイッチング増幅器（例えば、図１におけるスイッチング増幅器１０６、図１におけるスイッチング増幅器１０６Ａ）に対する第２のソース信号入力（図１における第２のソース信号入力１４２、又は図２における第２のソース信号入力１４２ＡにおけるＶＩＮＭ）における電圧変動の関数として示すグラフ１０００である。図示されるように、ＶＩＮＭの値がより小さい（例えば、５００ｍＶ未満のＶＩＮＭ）場合、ＶＯＵＴＭはほぼ正弦波でありクランプされない。ＶＩＮＭの値がより大きい（例えば、６００ｍＶより上のＶＩＮＭ）場合、ＶＯＵＴＭはほぼ台形であり、クランプされる。
【0063】
図１１は、例示の実施例に従った、第１の信号出力（例えば、図１における第１の信号出力１４８、または図２における第１の信号出力１４８Ａ）及び第２の信号出力（例えば、図１における第２の信号出力１５０、又は図２における第２の信号出力１５０Ａ）を有するスイッチング増幅器（例えば、図１におけるスイッチング増幅器１０６、図１におけるスイッチング増幅器１０６Ａ）とともに用いるための方法１１００を示すフローチャートである。図示されるように、方法１１００は、ブロック１１０２において、第１のソース信号（例えば、ＶＩＮＰ）及び第２のソース信号（例えば、ＶＩＮＭ）を受信することを含む。ブロック１１０４において、第１のソース信号と、第２のソース信号と、第１の信号出力からの第１のフィードバック信号（例えば、ＶＯＵＴＰに基づくフィードバック信号）と、第２の信号出力からの第２のフィードバック信号（例えば、ＶＯＵＴＭに基づくフィードバック信号）とを受信するＰＷＭ制御ループ（例えば、図１におけるＰＷＭ制御ループ１１０、又は図２におけるＰＷＭ制御ループ１１０Ａ）に基づいて、第１の出力信号（ＶＯＵＴＰ）が第１の信号出力（例えば、第１のスイッチングコンバータ）において提供される。幾つかの例示の実施例において、ブロック１１０４で、第１の出力信号を第１の信号出力において提供することは、更に、第２の信号出力における電圧（例えば、ＶＯＵＴＭ）に基づくフィードフォワード信号を有するループフィルタ出力（例えば、図２におけるループフィルタ２０２の出力）を加算することに基づく。ブロック１１０６Ａにおいて、線形増幅器（例えば、図１における線形増幅器１１８、又は図２における線形増幅器１１８Ａ）に基づいて、第２の出力信号（例えば、ＶＯＵＴＭ）が第２の信号出力において提供される。
【0064】
幾つかの例示の実施例において、方法１１００はまた、第１のフィードバック信号を、第１の出力信号に対してスケーリングすることと、第２のフィードバック信号を、第２の出力信号に対してスケーリングすることとを含み得る。別のオプションとして、方法１１００は、第１の出力信号及び第２の出力信号を、フィルタ回路要素（例えば、図１におけるフィルタ回路要素１６０、又は図２におけるフィルタ回路要素１６０Ａ）を介して負荷（例えば、図１における負荷１６２、又は図２における負荷１６２Ａ）に結合することを更に含み得る。フィルタ回路要素は、第１のフィルタ（例えば、図２又は図３の配置において示されるＬ１及びＣ１）及び第２のフィルタ（例えば、図２又は図３の配置におけるＣ２）を含む。第１のフィルタは、第１の信号出力と負荷の第１の端部との間にある。幾つかの例示の実施例において、第１のフィルタは、第１のキャパシタ（例えば、図２及び図３におけるＣ１）及びインダクタ（例えば、図２及び図３におけるＬ１）を含む。第２のフィルタは、第２の信号出力と負荷の第２の端部との間にある。第２のフィルタは、第２のキャパシタ（例えば、図２及び図３におけるＣ２）を含み、インダクタを含まない。幾つかの例示の実施例において、方法１１００は、スイッチング増幅器のスイッチング損失を低減するように、第２のキャパシタの寸法、及び関連する充電間隔を選択することを含む。
【0065】
本記載において、用語「結合する」は、本記載の説明と一貫する機能的関係を可能にする、接続、通信、又は信号経路を網羅し得る。例えば、デバイスＡが、制御デバイスＢを制御して或るアクションを実施する信号を生成する場合、（ａ）第１の例において、デバイスＡは、直接接続によってデバイスＢに結合され、或いは（ｂ）第２の例において、介在構成要素ＣがデバイスＡとデバイスＢとの間の機能的関係を変更しない場合、デバイスＡは、介在する構成要素Ｃを介してデバイスＢに結合され、デバイスＡによって生成された制御信号を介してデバイスＢがデバイスＡによって制御されるようにする。
【0066】
本明細書に用いられるように、用語「端子」、「ノード」、「相互接続」、「ピン」、「コンタクト」、及び「接続」は交換可能に用いられる。特に反対の記載がない限り、これらの用語は、概して、デバイス要素、回路要素、集積回路、デバイス、又は他の電子機器又は半導体構成要素の間の相互接続又は終端を意味するために用いられる。
【0067】
上述の例示の実施例は、ｎＭＯＳトランジスタを利用するが、他の例示の実施例が、ｐＭＯＳトランジスタ、ＮＰＮバイポーラ接合トランジスタ（ＢＪＴ）、ＰＮＰ ＢＪＴ、又は任意の他のタイプのトランジスタを利用し得る。従って、電流端子を参照する場合、そのような端子は、エミッタ、コレクタ、ソース、又はドレインであり得る。また、制御端子は、ベース又はゲートであり得る。
【0068】
或るタスク又は機能を実施するように「構成された」デバイスは、製造時に製造者によってその機能を実施するように構成され得（例えば、プログラム及び／又は配線接続される）、或いは、製造後にユーザによりそういった機能及び／又は他の付加的な又は代替的な機能を実施するように構成可能（又は再構成可能）であり得る。こういった構成は、デバイスのファームウェア及び／又はソフトウェアプログラミングを介してもよく、又は、ハードウェア構成要素の構成及び／又はレイアウト、デバイスの相互接続、又はそれらの組み合わせを介してもよい。
【0069】
或る構成要素を含むと説明される回路又はデバイスが、代わりに、それらの構成要素に結合されるように適合されて、説明された回路要素又はデバイスを形成してもよい。例えば、一つ又は複数の半導体要素（トランジスタ等）、一つ又は複数の受動要素（抵抗器、キャパシタ、及び／又はインダクタ等）、及び／又は、一つ又は複数の供給源（電圧及び／又は電流電源等）を含むとして説明される構造が、代わりに、単一の物理デバイス（例えば、半導体ダイ及び／又は集積回路（ＩＣ）パッケージ）内に半導体要素のみを含んでもよく、受動要素及び／又は供給源の少なくとも幾つかに結合されるように適合され、そのため、製造時又は製造時以降の時点のいずれかで、例えば、エンドユーザ及び／又は第三者によって、説明された構造を形成してもよい。
【0070】
本明細書で説明される回路は、交換された構成要素を含むように再構成可能であり、構成要素の交換の前に利用可能であった機能性に少なくとも部分的に類似した機能性を提供し得る。特に明記されていない限り、抵抗器として図示されている構成要素は、概して、図示された抵抗器によって表されるインピーダンスの量を提供するため直列又は並列に結合された任意の一つ又は複数の要素を表す。例えば、本明細書に単一の構成要素として説明された抵抗器は、代わりに、それぞれ、同じノード間に並列に結合され得る複数の抵抗器であり得る複数の抵抗器又はキャパシタであり得る。例えば、本明細書に単一の構成要素として図示及び説明された抵抗器又はキャパシタは、代わりに、単一の抵抗器又はキャパシタとして、同じ２つのノード間に直列に結合された複数の抵抗器又はキャパシタであり得る。
【0071】
本記載の「接地」という語句の使用は、本記載の教示に適用可能な又は適したシャーシ接地、アース接地、フローティング接地、仮想接地、デジタル接地、共通接地、及び／又は任意のその他の形式の接地接続を含む。特に明記されない限り、数字の前にある「約」、「およそ」又は「実質的に」は、記載された値の＋／－１０パーセントを意味する。
【0072】
特許請求の範囲内で、説明した実施例における改変が可能であり、他の実施例が可能である。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9A】
【図9B】
【図10】
【図11】
【国際調査報告】