2024-533934 発光基板及びその製造方法、バックライト、表示装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2024-09-18

(54)【発明の名称】発光基板及びその製造方法、バックライト、表示装置

(51)【国際特許分類】

   G02F 1/13357 20060101AFI20240910BHJP

   G09F 9/30 20060101ALI20240910BHJP

   G09F 9/00 20060101ALI20240910BHJP

   F21S 2/00 20160101ALI20240910BHJP

   F21V 19/00 20060101ALI20240910BHJP

   F21V 23/00 20150101ALI20240910BHJP

   H05K 1/02 20060101ALI20240910BHJP

   F21Y 115/10 20160101ALN20240910BHJP

   F21Y 105/14 20160101ALN20240910BHJP

【ＦＩ】

G02F1/13357

G09F9/30 338

G09F9/00 338

G09F9/00 309A

G09F9/30 348A

G09F9/00 346D

G09F9/00 336G

F21S2/00 482

F21V19/00 150

F21V19/00 170

F21V23/00 140

H05K1/02 N

F21Y115:10

F21Y105:14

【審査請求】有

【予備審査請求】未請求

(21)【出願番号】P 2024501579

(86)(22)【出願日】2021-07-30

(85)【翻訳文提出日】2024-01-11

(86)【国際出願番号】 CN2021109837

(87)【国際公開番号】W WO2023004798

(87)【国際公開日】2023-02-02

(81)【指定国・地域】

(71)【出願人】

【識別番号】510280589

【氏名又は名称】京東方科技集團股▲ふん▼有限公司

【氏名又は名称原語表記】ＢＯＥ ＴＥＣＨＮＯＬＯＧＹ ＧＲＯＵＰ ＣＯ．，ＬＴＤ．

【住所又は居所原語表記】Ｎｏ．１０ Ｊｉｕｘｉａｎｑｉａｏ Ｒｄ．，Ｃｈａｏｙａｎｇ Ｄｉｓｔｒｉｃｔ，Ｂｅｉｊｉｎｇ １０００１５，ＣＨＩＮＡ

(71)【出願人】

【識別番号】512282165

【氏名又は名称】合肥▲シン▼晟光▲電▼科技有限公司

【氏名又は名称原語表記】ＨＥＦＥＩ ＸＩＮＳＨＥＮＧ ＯＰＴＯＥＬＥＣＴＲＯＮＩＣＳ ＴＥＣＨＮＯＬＯＧＹ ＣＯ．，ＬＴＤ．

【住所又は居所原語表記】Ｘｉｎｚｈａｎ Ｉｎｄｕｓｔｒｉａｌ Ｐａｒｋ，Ｈｅｆｅｉ，Ａｎｈｕｉ，２３００１２，Ｐ．Ｒ．ＣＨＩＮＡ

(74)【代理人】

【識別番号】100108453

【弁理士】

【氏名又は名称】村山 靖彦

(74)【代理人】

【識別番号】100110364

【弁理士】

【氏名又は名称】実広 信哉

(72)【発明者】

【氏名】▲劉▼ ▲純▼建

(72)【発明者】

【氏名】▲ハオ▼ ▲衛▼

(72)【発明者】

【氏名】▲許▼ ▲鄒▼明

(72)【発明者】

【氏名】田 健

(72)【発明者】

【氏名】▲呉▼ 信涛

(72)【発明者】

【氏名】雷 杰

(72)【発明者】

【氏名】王 杰

(72)【発明者】

【氏名】▲張▼ 建英

(72)【発明者】

【氏名】范 文金

(72)【発明者】

【氏名】徐 佳▲偉▼

(72)【発明者】

【氏名】李 ▲楽▼

(72)【発明者】

【氏名】▲張▼ 健

【テーマコード（参考）】

2H391

3K013

3K014

3K244

5C094

5E338

5G435

【Ｆターム（参考）】

2H391AA03

2H391AB04

2H391CB13

3K013AA06

3K013BA01

3K013CA05

3K013CA16

3K014AA01

3K244AA01

3K244BA21

3K244BA31

3K244CA01

3K244DA01

3K244DA19

3K244HA03

3K244HA04

3K244HA06

3K244HA07

5C094AA06

5C094AA32

5C094AA43

5C094AA44

5C094AA53

5C094BA02

5C094BA23

5C094CA19

5C094DA15

5C094DB01

5C094DB04

5C094FA01

5C094FA02

5C094FA03

5C094GB10

5C094HA05

5C094HA08

5C094JA08

5C094JA09

5E338CC04

5E338CD12

5E338EE13

5E338EE32

5G435AA16

5G435AA17

5G435BB04

5G435CC09

5G435EE25

5G435EE31

5G435GG32

5G435KK09

5G435LL04

5G435LL07

5G435LL08

5G435LL17

(57)【要約】

本開示は発光基板及びその製造方法、バックライト及び表示装置を提供する。該発光基板は、アレイ状に配置される複数の発光領域を含み、前記複数の発光領域のそれぞれが駆動回路と、前記駆動回路に接続される少なくとも１つの発光ユニットとを含む基板と、前記基板上に位置し、且つ各発光領域内の前記駆動回路及び前記少なくとも１つの発光ユニットに接続される第１導電部と、前記基板上に位置し、且つ複数のパッドを含む第２導電部と、を備える。前記第１導電部と前記第２導電部が同一層に位置する。

【特許請求の範囲】

【請求項1】

発光基板であって、
アレイ状に配置される複数の発光領域を含み、前記複数の発光領域のそれぞれが駆動回路と、前記駆動回路に接続される少なくとも１つの発光ユニットとを含む基板と、
前記基板上に位置し、且つ各発光領域内の前記駆動回路及び前記少なくとも１つの発光ユニットに接続される第１導電部と、
前記基板上に位置し、且つ複数のパッドを含む第２導電部と、を備え、
前記第１導電部と前記第２導電部が同一層に位置する発光基板。

【請求項2】

前記複数の発光領域は第１方向に沿ってＭ行に配置され、且つ前記第１方向に交差する第２方向に沿ってＮ列に配置され、ＭとＮがいずれも１以上の正の整数であり、
前記第１導電部は前記第１方向に沿って延在するＮ本の駆動電圧信号線及びＮ本の共通電圧信号線を含み、各列の発光領域は１本の駆動電圧信号線と１本の共通電圧信号線を含み、
各列の発光領域内で、前記駆動電圧信号線が該列の発光領域内の各発光ユニットの第１端に接続され、前記共通電圧信号線が該列の発光領域内の各駆動回路に接続され、
各列の発光領域内で、前記駆動電圧信号線、前記発光ユニット、前記駆動回路及び前記共通電圧信号線が前記第２方向に沿って順次配列される請求項１に記載の発光基板。

【請求項3】

前記駆動電圧信号線、前記発光ユニット、前記駆動回路及び前記共通電圧信号線の前記基板上での正投影が互いにオーバーラップしない請求項２に記載の発光基板。

【請求項4】

各駆動回路はアレイ状に配置される複数の端子を備え、前記複数の端子が前記第２方向に沿って少なくとも２列に配列され、
前記複数の端子は少なくとも１つの出力端子及び少なくとも１つの共通電圧端子を含み、前記少なくとも１つの出力端子と前記少なくとも１つの共通電圧端子が前記複数の端子の異なる列に位置し、
各列の発光領域内で、各駆動回路の前記少なくとも１つの出力端子が該駆動回路に接続される前記少なくとも１つの発光ユニットの第２端に１対１で対応して接続され、各駆動回路の前記少なくとも１つの共通電圧端子が該列の発光領域内の前記共通電圧信号線に接続される請求項２又は３に記載の発光基板。

【請求項5】

前記複数の端子はアドレス端子、中継端子及び電源端子を更に含み、
各列の発光領域内の各駆動回路が順次縦続接続され、ｉ段目の駆動回路の前記アドレス端子が前記ｉ段目の駆動回路のｉ－１段目の駆動回路に近接する側に位置し、ｉ段目の駆動回路の前記中継端子が前記ｉ段目の駆動回路のｉ＋１段目の駆動回路に近接する側に位置し、１＜ｉ＜Ｍであってｉが正の整数であり、
前記アドレス端子がアドレス信号を受信するように構成され、前記中継端子が中継信号を出力するように構成され、前記電源端子が電源電圧信号を受信するように構成される請求項４に記載の発光基板。

【請求項6】

前記第１導電部の延在方向が前記駆動回路の縦続接続方向に平行する請求項５に記載の発光基板。

【請求項7】

前記駆動回路の複数の端子が前記第２方向に沿って第１列及び第２列に配置され、各列の発光領域内で、前記駆動回路の１列目の端子が前記駆動回路の前記駆動電圧信号線に隣接する側に位置し、前記駆動回路の２列目の端子が前記駆動回路の前記共通電圧信号線に隣接する側に位置する請求項５に記載の発光基板。

【請求項8】

前記第１導電部はＮ本の電源信号線を更に含み、各列の発光領域は１本の電源信号線を含み、各電源信号線は本体部分と第１接続部を含み、前記電源信号線の本体部分が前記第１方向に沿って延在し、
各列の発光領域内で、前記電源信号線が前記第１接続部により該列の発光領域内の各駆動回路の前記電源端子に接続され、且つ前記１列目の端子の前記基板上での正投影と前記２列目の端子の前記基板上での正投影がそれぞれ前記電源信号線の前記基板上での正投影の両側に位置する請求項７に記載の発光基板。

【請求項9】

前記第１導電部は前記第１方向に沿って延在するＮ本のアドレス信号線を更に含み、各列の発光領域は１本のアドレス信号線を含み、各列の発光領域内で、前記アドレス信号線が１段目の駆動回路の前記アドレス端子に接続される請求項８に記載の発光基板。

【請求項10】

前記第１導電部は前記第１方向に沿って延在する縦続接続配線を更に含み、前記縦続接続配線が各列の発光領域内の縦続接続された隣接する２つの駆動回路の間に位置し、且つｉ段目の駆動回路の前記中継端子が前記縦続接続配線を介してｉ＋１段目の駆動回路の前記アドレス端子に接続される請求項９に記載の発光基板。

【請求項11】

前記第１導電部は前記第１方向に沿って延在するＮ本のフィードバック信号線を更に含み、各列の発光領域は１本のフィードバック信号線を含み、各列の発光領域内で、前記フィードバック信号線が最終段の駆動回路の前記中継端子に接続され、且つ前記フィードバック信号線が少なくとも部分的に該列の発光領域内の前記共通電圧信号線の前記駆動回路から離れる側に位置する請求項１０に記載の発光基板。

【請求項12】

前記駆動電圧信号線、前記アドレス信号線、前記縦続接続配線、前記電源信号線、前記共通電圧信号線及び前記フィードバック信号線の前記基板上での正投影が互いにオーバーラップしない請求項１１に記載の発光基板。

【請求項13】

前記駆動回路の前記複数の端子は前記アドレス端子、前記電源端子、前記共通電圧端子及び前記出力端子を含み、
前記１列目の端子は前記出力端子と前記アドレス端子を含み、前記２列目の端子は前記共通電圧端子と前記電源端子を含む請求項８～１２のいずれか１項に記載の発光基板。

【請求項14】

前記駆動回路の前記出力端子及び前記中継端子が同じ端子であり、前記駆動回路は第１時間帯内で前記出力端子により中継信号を該駆動回路に縦続接続される次段の駆動回路の前記アドレス信号として出力し、第２時間帯内で前記出力端子により該駆動回路に接続される前記少なくとも１つの発光ユニットに駆動信号を供給するように構成される請求項１３に記載の発光基板。

【請求項15】

前記駆動回路の前記複数の端子はデータ端子を更に含み、前記データ端子と前記電源端子が前記複数の端子の異なる列に位置する請求項８～１２のいずれか１項に記載の発光基板。

【請求項16】

前記駆動回路の出力端子の数が複数であり、且つ前記共通電圧端子の数が少なくとも１つであり、
前記１列目の端子は前記電源端子と前記複数の出力端子を含み、前記２列目の端子は前記アドレス端子、前記中継端子、前記データ端子及び前記少なくとも１つの共通電圧端子を含む請求項１５に記載の発光基板。

【請求項17】

前記第１導電部はＮ本のデータ駆動信号線を更に含み、各列の発光領域は１本のデータ駆動信号線を含み、各データ駆動信号線は本体部分と第２接続部を含み、前記データ駆動信号線の本体部分が前記第１方向に沿って延在し、
各列の発光領域内で、前記データ駆動信号線が前記第２接続部により該列の発光領域内の各駆動回路の前記データ端子に接続され、且つ前記１列目の端子の前記基板上での正投影と前記２列目の端子の前記基板上での正投影がそれぞれ前記データ駆動信号線の前記基板上での正投影の両側に位置し、且つ前記データ駆動信号線の前記基板上での正投影が前記電源信号線の前記基板上での正投影とオーバーラップしない請求項１６に記載の発光基板。

【請求項18】

前記駆動回路の前記複数の出力端子が該駆動回路に接続される複数の発光ユニットの第２端に１対１で対応して接続され、
前記駆動回路は第１時間帯内で前記中継端子により中継信号を該駆動回路に縦続接続される次段の駆動回路の前記アドレス信号として出力し、第２時間帯内で前記複数の出力端子によりそれぞれ前記複数の発光ユニットに駆動信号を供給するように構成される請求項１６に記載の発光基板。

【請求項19】

前記駆動電圧信号線と、隣接する他の信号線との間隔が０．２ｍｍ以上である請求項２～１８のいずれか１項に記載の発光基板。

【請求項20】

複数のフレキシブル回路基板とファンアウト領域を更に備え、
前記第１導電部の各信号線はいずれも直線部分と折り曲げ部分を含み、前記各信号線の折り曲げ部分が前記ファンアウト領域内に位置し、且つ前記各信号線がその折り曲げ部分により前記複数のフレキシブル回路基板に接続され、且つ、
各信号線の折り曲げ部分の前記第２方向に沿った幅が隣接する２列の発光領域の前記第２方向に沿った幅よりも小さい請求項２～１９のいずれか１項に記載の発光基板。

【請求項21】

各信号線の前記直線部分と前記折り曲げ部分とがなす夾角は８０°～１００°である請求項２０に記載の発光基板。

【請求項22】

前記第１導電部及び前記第２導電部の材料が銅を含む請求項１～２１のいずれか１項に記載の発光基板。

【請求項23】

各発光ユニットは互いに接続される複数の発光素子を備え、前記複数の発光素子のそれぞれがミニ発光ダイオード又はマイクロ発光ダイオードを含む請求項１～２２のいずれか１項に記載の発光基板。

【請求項24】

シールドリングを更に備え、前記シールドリングは前記複数の発光領域の外周を取り囲んでおり、且つ前記シールドリングが受信した電気信号は前記共通電圧信号線が受信した電気信号と同じである請求項２～２３のいずれか１項に記載の発光基板。

【請求項25】

バッファ層及び絶縁層を更に備え、
前記バッファ層は前記第１導電部及び前記第２導電部の位置する層と前記基板との間に位置し、
前記絶縁層は前記第１導電部及び前記第２導電部の位置する層の前記基板から離れる側に位置する請求項１～２４のいずれか１項に記載の発光基板。

【請求項26】

請求項１～２５のいずれか１項に記載の発光基板を備えるバックライト。

【請求項27】

請求項１～２５のいずれか１項に記載の発光基板を備える表示装置。

【請求項28】

発光基板の製造方法であって、
基板を供給することと、
前記基板上に導電層を形成し、前記導電層をパターニングすることにより第１導電部と、複数のパッドを含む第２導電部とを同時に形成することと、
前記基板上に複数の駆動回路及び複数の発光ユニットを取り付けることによりアレイ状に配置される複数の発光領域を形成し、前記複数の発光領域のそれぞれが駆動回路と、該駆動回路に接続される少なくとも１つの発光ユニットとを備えることと、を含み、
前記第１導電部が各発光領域内の前記駆動回路及び前記少なくとも１つの発光ユニットに接続される発光基板の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は光学の技術分野に関し、特に発光基板及びその製造方法、該発光基板を備えるバックライト及び該発光基板を備える表示装置に関する。

【背景技術】

【0002】

表示技術の継続的な発展に伴い、ユーザーの表示装置のコントラスト、輝度均一性及び安定性に対する要件はますます高まっている。表示装置は一般的に液晶表示装置及び有機発光ダイオード表示装置の２種類に分けられ、液晶表示装置は軽薄化され、耐ショック性が高く、視角が広く、コントラストが高いといった利点を有するため、広く応用されている。液晶表示装置は一般的に表示パネル及びバックライトを備え、表示パネルの表示操作に光源を提供するようにバックライトが一般的に表示パネルの非表示側に設置される。液晶表示装置のコントラスト、輝度均一性及び安定性などの特性はバックライトの構造及び性能に関連する。

【発明の概要】

【0003】

本開示の一態様によれば、発光基板を提供し、アレイ状に配置される複数の発光領域を含み、前記複数の発光領域のそれぞれが駆動回路と、前記駆動回路に接続される少なくとも１つの発光ユニットとを含む基板と、前記基板上に位置し、且つ各発光領域内の前記駆動回路及び前記少なくとも１つの発光ユニットに接続される第１導電部と、前記基板上に位置し、且つ複数のパッドを含む第２導電部と、を備える。前記第１導電部と前記第２導電部が同一層に位置する。

【0004】

いくつかの実施例では、前記複数の発光領域は第１方向に沿ってＭ行に配置され、且つ前記第１方向に交差する第２方向に沿ってＮ列に配置され、ＭとＮがいずれも１以上の正の整数である。前記第１導電部は前記第１方向に沿って延在するＮ本の駆動電圧信号線及びＮ本の共通電圧信号線を含み、各列の発光領域は１本の駆動電圧信号線と１本の共通電圧信号線を含み、各列の発光領域内で、前記駆動電圧信号線が該列の発光領域内の各発光ユニットの第１端に接続され、前記共通電圧信号線が該列の発光領域内の各駆動回路に接続され、各列の発光領域内で、前記駆動電圧信号線、前記発光ユニット、前記駆動回路及び前記共通電圧信号線が前記第２方向に沿って順次配列される。

【0005】

いくつかの実施例では、前記駆動電圧信号線、前記発光ユニット、前記駆動回路及び前記共通電圧信号線の前記基板上での正投影が互いにオーバーラップしない。

【0006】

いくつかの実施例では、各駆動回路はアレイ状に配置される複数の端子を備え、前記複数の端子が前記第２方向に沿って少なくとも２列に配列される。前記複数の端子は少なくとも１つの出力端子及び少なくとも１つの共通電圧端子を含み、前記少なくとも１つの出力端子と前記少なくとも１つの共通電圧端子が前記複数の端子の異なる列に位置する。各列の発光領域内で、各駆動回路の前記少なくとも１つの出力端子が該駆動回路に接続される前記少なくとも１つの発光ユニットの第２端に１対１で対応して接続され、各駆動回路の前記少なくとも１つの共通電圧端子が該列の発光領域内の前記共通電圧信号線に接続される。

【0007】

いくつかの実施例では、前記複数の端子はアドレス端子、中継端子及び電源端子を更に含み、各列の発光領域内の各駆動回路が順次縦続接続され、ｉ段目の駆動回路の前記アドレス端子が前記ｉ段目の駆動回路のｉ－１段目の駆動回路に近接する側に位置し、ｉ段目の駆動回路の前記中継端子が前記ｉ段目の駆動回路のｉ＋１段目の駆動回路に近接する側に位置し、１＜ｉ＜Ｍであってｉが正の整数であり、前記アドレス端子がアドレス信号を受信するように構成され、前記中継端子が中継信号を出力するように構成され、前記電源端子が電源電圧信号を受信するように構成される。

【0008】

いくつかの実施例では、前記第１導電部の延在方向が前記駆動回路の縦続接続方向に平行する。

【0009】

いくつかの実施例では、前記駆動回路の複数の端子が前記第２方向に沿って第１列及び第２列に配置され、各列の発光領域内で、前記駆動回路の１列目の端子が前記駆動回路の前記駆動電圧信号線に隣接する側に位置し、前記駆動回路の２列目の端子が前記駆動回路の前記共通電圧信号線に隣接する側に位置する。

【0010】

いくつかの実施例では、前記第１導電部はＮ本の電源信号線を更に含み、各列の発光領域は１本の電源信号線を含み、各電源信号線は本体部分と第１接続部を含み、前記電源信号線の本体部分が前記第１方向に沿って延在する。各列の発光領域内で、前記電源信号線が前記第１接続部により該列の発光領域内の各駆動回路の前記電源端子に接続され、且つ前記１列目の端子の前記基板上での正投影と前記２列目の端子の前記基板上での正投影がそれぞれ前記電源信号線の前記基板上での正投影の両側に位置する。

【0011】

いくつかの実施例では、前記第１導電部は前記第１方向に沿って延在するＮ本のアドレス信号線を更に含み、各列の発光領域は１本のアドレス信号線を含む。各列の発光領域内で、前記アドレス信号線が１段目の駆動回路の前記アドレス端子に接続される。

【0012】

いくつかの実施例では、前記第１導電部は前記第１方向に沿って延在する縦続接続配線を更に含み、前記縦続接続配線が各列の発光領域内の縦続接続された隣接する２つの駆動回路の間に位置し、且つｉ段目の駆動回路の前記中継端子が前記縦続接続配線を介してｉ＋１段目の駆動回路の前記アドレス端子に接続される。

【0013】

いくつかの実施例では、前記第１導電部は前記第１方向に沿って延在するＮ本のフィードバック信号線を更に含み、各列の発光領域は１本のフィードバック信号線を含む。各列の発光領域内で、前記フィードバック信号線が最終段の駆動回路の前記中継端子に接続され、且つ前記フィードバック信号線が少なくとも部分的に該列の発光領域内の前記共通電圧信号線の前記駆動回路から離れる側に位置する。

【0014】

いくつかの実施例では、前記駆動電圧信号線、前記アドレス信号線、前記縦続接続配線、前記電源信号線、前記共通電圧信号線及び前記フィードバック信号線の前記基板上での正投影が互いにオーバーラップしない。

【0015】

いくつかの実施例では、前記駆動回路の前記複数の端子は前記アドレス端子、前記電源端子、前記共通電圧端子及び前記出力端子を含む。前記１列目の端子は前記出力端子と前記アドレス端子を含み、前記２列目の端子は前記共通電圧端子と前記電源端子を含む。

【0016】

いくつかの実施例では、前記駆動回路の前記出力端子及び前記中継端子が同じ端子であり、前記駆動回路は第１時間帯内で前記出力端子により中継信号を該駆動回路に縦続接続される次段の駆動回路の前記アドレス信号として出力し、第２時間帯内で前記出力端子により該駆動回路に接続される前記少なくとも１つの発光ユニットに駆動信号を供給するように構成される。

【0017】

いくつかの実施例では、前記駆動回路の前記複数の端子はデータ端子を更に含み、前記データ端子と前記電源端子が前記複数の端子の異なる列に位置する。

【0018】

いくつかの実施例では、前記駆動回路の出力端子の数が複数であり、且つ前記共通電圧端子の数が少なくとも１つである。前記１列目の端子は前記電源端子と前記複数の出力端子を含み、前記２列目の端子は前記アドレス端子、前記中継端子、前記データ端子及び前記少なくとも１つの共通電圧端子を含む。

【0019】

いくつかの実施例では、前記第１導電部はＮ本のデータ駆動信号線を更に含み、各列の発光領域は１本のデータ駆動信号線を含み、各データ駆動信号線は本体部分と第２接続部を含み、前記データ駆動信号線の本体部分が前記第１方向に沿って延在する。各列の発光領域内で、前記データ駆動信号線が前記第２接続部により該列の発光領域内の各駆動回路の前記データ端子に接続され、且つ前記１列目の端子の前記基板上での正投影と前記２列目の端子の前記基板上での正投影がそれぞれ前記データ駆動信号線の前記基板上での正投影の両側に位置し、且つ前記データ駆動信号線の前記基板上での正投影が前記電源信号線の前記基板上での正投影とオーバーラップしない。

【0020】

いくつかの実施例では、前記駆動回路の前記複数の出力端子が該駆動回路に接続される複数の発光ユニットの第２端に１対１で対応して接続される。前記駆動回路は第１時間帯内で前記中継端子により中継信号を該駆動回路に縦続接続される次段の駆動回路の前記アドレス信号として出力し、第２時間帯内で前記複数の出力端子によりそれぞれ前記複数の発光ユニットに駆動信号を供給するように構成される。

【0021】

いくつかの実施例では、前記駆動電圧信号線と、隣接する他の信号線との間隔が０．２ｍｍ以上である。

【0022】

いくつかの実施例では、前記発光基板は複数のフレキシブル回路基板とファンアウト領域を更に備える。前記第１導電部の各信号線はいずれも直線部分と折り曲げ部分を含み、前記各信号線の折り曲げ部分が前記ファンアウト領域内に位置し、且つ前記各信号線がその折り曲げ部分により前記複数のフレキシブル回路基板に接続され、且つ、各信号線の折り曲げ部分の前記第２方向に沿った幅が隣接する２列の発光領域の前記第２方向に沿った幅よりも小さい。

【0023】

いくつかの実施例では、各信号線の前記直線部分と前記折り曲げ部分とがなす夾角は８０°～１００°である。

【0024】

いくつかの実施例では、前記第１導電部及び前記第２導電部の材料が銅を含む。

【0025】

いくつかの実施例では、各発光ユニットは互いに接続される複数の発光素子を備え、前記複数の発光素子のそれぞれがミニ発光ダイオード又はマイクロ発光ダイオードを含む。

【0026】

いくつかの実施例では、前記発光基板はシールドリングを更に備え、前記シールドリングは前記複数の発光領域の外周を取り囲んでおり、且つ前記シールドリングが受信した電気信号は前記共通電圧信号線が受信した電気信号と同じである。

【0027】

いくつかの実施例では、前記発光基板はバッファ層と絶縁層を更に備える。前記バッファ層は前記第１導電部及び前記第２導電部の位置する層と前記基板との間に位置し、前記絶縁層は前記第１導電部及び前記第２導電部の位置する層の前記基板から離れる側に位置する。

【0028】

本開示の別の態様によれば、バックライトを提供し、該バックライトは上記いずれか１つの実施例に説明される発光基板を備える。

【0029】

本開示の更に別の態様によれば、表示装置を提供し、該表示装置は上記いずれか１つの実施例に説明される発光基板を備える。

【0030】

本開示の更なる態様によれば、発光基板の製造方法を提供し、該方法は、基板を供給するステップと、前記基板上に導電層を形成し、前記導電層をパターニングすることにより第１導電部と、複数のパッドを含む第２導電部とを同時に形成するステップと、前記基板上に複数の駆動回路及び複数の発光ユニットを取り付けることによりアレイ状に配置される複数の発光領域を形成し、前記複数の発光領域のそれぞれが駆動回路と、該駆動回路に接続される少なくとも１つの発光ユニットとを備えるステップと、を含む。前記第１導電部が各発光領域内の前記駆動回路及び前記少なくとも１つの発光ユニットに接続される。

【図面の簡単な説明】

【0031】

本開示の実施例の技術案をより明確に説明するために、以下に実施例に必要な図面を簡単に説明するが、明らかに、以下に記載する図面は単に本開示の実施例の一例であって、当業者であれば、創造的な労力を要することなく、更にこれらの図面に基づいて他の図面を取得することができる。

【0032】

【図1】図１は本開示の実施例に係る発光基板を示す配置模式図である。

【図2】図２は本開示の実施例に係る発光基板を示す配線模式図である。

【図3】図３は図２における発光基板の駆動回路の端子を示す配置模式図である。

【図4】図４は図２における発光基板の第１パッドを示す配置模式図である。

【図5】図５は図２の部分拡大模式図である。

【図6】図６は本開示の実施例に係る発光基板を示す配線模式図である。

【図7】図７は本開示の別の実施例に係る発光基板を示す配線模式図である。

【図8】図８は図７における発光基板の第１パッドを示す配置模式図である。

【図9】図９は図７の部分拡大模式図である。

【図10】図１０は図９の部分拡大模式図である。

【図11A】図１１Ａは本開示の実施例に係る発光基板のフレキシブル回路基板を示す配置模式図である。

【図11B】図１１Ｂは図１１Ａにおける領域Ｉの部分拡大図である。

【図12】図１２は本開示の実施例に係る発光基板の発光ユニットを示す配置模式図である。

【図13】図１３は本開示の実施例に係る発光基板を示す構造模式図である。

【図14】図１４は本開示の更に別の実施例に係るバックライトを示すブロック図である。

【図15】図１５は本開示の更なる実施例に係る表示装置を示すブロック図である。

【図16】図１６は本開示の更なる実施例に係る発光基板の製造方法を示すフローチャートである。

【発明を実施するための形態】

【0033】

以下に本開示の実施例の図面を参照しながら本開示の実施例の技術案を明確且つ完全に説明する。明らかに、説明される実施例は本開示の実施例の一部であり、実施例の全部ではない。本開示の実施例に基づいて、当業者が進歩性のある労働を必要とせずに取得する他の実施例は、いずれも本開示の保護範囲に属する。

【0034】

本開示の実施例は発光基板を提供し、図１に該発光基板１００の配置模式図を示す。図１に示すように、該発光基板１００は基板１０１と、基板１０１に配置される第１導電部１０５及び第２導電部１０６とを備える。基板１０１はアレイ状に配置される複数の発光領域１０２を含み、各発光領域１０２が駆動回路１０３と、該駆動回路１０３に接続される少なくとも１つの発光ユニット１０４とを含む。第１導電部１０５は各発光領域１０２内の駆動回路１０３及び発光ユニット１０４に接続され、例えば第１導電部１０５は複数本の信号配線を含んでもよい。図１における左側破線枠に１つの発光領域１０２の拡大模式図を示し、該拡大模式図に示すように、第２導電部１０６は複数のパッドを備え、該複数のパッドが例えば複数の第１パッド１０７及び複数の第２パッド１０８を含み、駆動回路１０３が第１パッド１０７に取り付けられ、発光ユニット１０４が第２パッド１０８に取り付けられる。第１導電部１０５と第２導電部１０６が同一層に位置する。なお、本願では、用語「ＡとＢが同一層に位置する」とは、ＡとＢが同じ膜層の表面に位置し且ついずれも該表面に直接接触することを意味する。いくつかの実施例では、ＡとＢが同じ膜層で同一プロセスにより形成される。いくつかの実施例では、ＡとＢが同じ膜層の表面に位置し且ついずれも該表面に直接接触し、且つＡとＢがほぼ同じ高さ又は厚さを有する。

【0035】

理解されるように、図１は駆動回路１０３及び発光ユニット１０４と第１導電部１０５及び第２導電部１０６との接続関係を模式的に示すためのものに過ぎず、駆動回路１０３、発光ユニット１０４、第１導電部１０５及び第２導電部１０６の寸法が比率で描かれたものではなく、且つそれらの相対位置関係も必ずしも実際の位置に完全に対応するとは限らない。図面では、明確のために、ある領域及び層の比率を拡大する可能性がある。

【0036】

第１導電部１０５と第２導電部１０６を同一層に位置させることにより、単層の導電層は第２導電部１０６の第１パッド１０７及び第２パッド１０８と、駆動回路１０３と発光ユニット１０４とを接続する配線とを製造するためのものであるだけでなく、対応する電気信号を各発光領域１０２内の駆動回路１０３及び発光ユニット１０４に伝送するように第１導電部１０５の複数本の信号線を製造するためのものでもある。これに比べて、関連技術において一般的に少なくとも２つの導電層により上記電気的接続関係を実現し、即ち第１導電層により第１パッド及び第２パッドを製造するのであり、該第１導電層と異なる層に位置する第２導電層により信号線を製造することで対応する電気信号を伝送する。第１導電層と第２導電層が基板に垂直である方向において常に不可避的にオーバーラップするが、それらのオーバーラップ領域は性能が弱い領域であるため、第１導電層と第２導電層との間に短絡又は開路が発生しやすく、このため、発光基板の発光性能に影響してしまう。そして、異なる層に位置する第１導電層及び第２導電層を製造するとき、異なるマスクを用いる必要があり、これは生産コストを大幅に増加させてしまう。関連技術に比べて、本願の第１導電部１０５と第２導電部１０６が同一層に位置し、一方では、単層の導電層に２層の導電層のオーバーラップ問題が存在しないため、第１導電部１０５及び第２導電部１０６の基板１０１に垂直である方向におけるオーバーラップによる短絡又は開路を完全に回避することができ、それにより発光基板１００の発光性能を改善して発光基板１００の発光安定性を向上させることができる。他方では、製造過程において、同一材料で同一プロセスにより第１導電部１０５及び第２導電部１０６を同時に形成することができ、従って、マスクの使用数量を減少させて生産コストを削減することができるとともに、製造プロセスを簡素化して生産効率を向上させることができる。

【0037】

図１に示すように、複数の発光領域１０２は第１方向Ｄ１に沿ってＭ行に配置され、且つ第１方向Ｄ１に交差する第２方向Ｄ２に沿ってＮ列に配置され、ＭとＮがいずれも１以上の正の整数である。第１方向Ｄ１が図中の垂直方向であってもよく、第２方向Ｄ２が図中の水平方向であってもよく、第１方向Ｄ１と第２方向Ｄ２が互いに垂直であってもよい。第１導電部１０５は第１方向Ｄ１に沿って延在するＮ本の駆動電圧信号線ＶＬＥＤＬ及びＮ本の共通電圧信号線ＧＮＤＬを含み、それにより各列の発光領域００１に１本の駆動電圧信号線ＶＬＥＤＬ及び１本の共通電圧信号線ＧＮＤＬを含ませる。各列の発光領域００１において、１本の駆動電圧信号線ＶＬＥＤＬが該列の発光領域００１内の各発光ユニット１０４の第１端に接続され、１本の共通電圧信号線ＧＮＤＬが該列の発光領域００１内の各駆動回路１０３に接続される。駆動電圧信号線ＶＬＥＤＬは発光ユニット１０４に駆動電圧を供給するように構成され、共通電圧信号線ＧＮＤＬは駆動回路１０３に共通電圧（例えば、接地電圧）を供給するように構成され、例えば、ある発光領域１０２内の発光ユニット１０４を発光させる必要がある場合、駆動電圧を高電圧にして共通電圧を低電圧にすることにより、発光ユニット１０４の両側に電圧差を発生させ、それにより該発光ユニット１０４を駆動して発光させる。各列の発光領域００１において、駆動電圧信号線ＶＬＥＤＬ、発光ユニット１０４、駆動回路１０３及び共通電圧信号線ＧＮＤＬが第２方向Ｄ２に沿って順次配列される。図１における１列目の発光領域００１を例とし、該列の発光領域００１内の各発光ユニット１０４（即ち、１～Ｍ行目の発光ユニット１０４）が発光ユニット列に配置され、該列の発光領域００１内の各駆動回路１０３（即ち、１～Ｍ行目の駆動回路１０３）が駆動回路列に配置され、第２方向Ｄ２において図中の左から右への方向に沿って、駆動電圧信号線ＶＬＥＤＬ、発光ユニット列、駆動回路列及び共通電圧信号線ＧＮＤＬの順に順次配列される。いくつかの実施例では、各列の発光領域００１内で、駆動電圧信号線ＶＬＥＤＬ、発光ユニット列、駆動回路列及び共通電圧信号線ＧＮＤＬの基板１０１上での正投影が互いにオーバーラップしない。このような配置方式によって、第１導電部１０５の駆動電圧信号線ＶＬＥＤＬ及び共通電圧信号線ＧＮＤＬと第２導電部１０６の第１パッド１０７及び第２パッド１０８との間に短絡又は開路が発生することを完全に回避することができ、それにより発光基板１００の発光性能を改善して発光基板１００の発光安定性を向上させることができる。

【0038】

駆動回路１０３は集積回路であってもよく、特に複数の端子を有するパッケージチップであってもよい。駆動回路１０３は１つの出力端子を含んでもよく、少なくとも２つの出力端子例えば２つの出力端子、３つの出力端子、４つ以上の出力端子を含んでもよい。本願の駆動回路１０３の各端子の配置方式は関連技術に比べて最適化されたため、各信号線の配線と良く連携して、各信号線同士が基板１０１に垂直である方向それとも基板１０１に平行する方向においていずれもオーバーラップしないようにすることができる。

【0039】

以下、図２及び図７を参照しながら発光基板２００及び発光基板３００が有するいくつかの共通特性を説明する。

【0040】

図２及び図７に示すように、各駆動回路１０３は第１方向Ｄ１及び第２方向Ｄ２に沿ってアレイ状に配置される複数の端子を備え、複数の端子が第２方向Ｄ２に沿って少なくとも２列に配列される。複数の端子は少なくとも１つの出力端子Ｏｕｔと少なくとも１つの共通電圧端子ＧＮＤを含み、少なくとも１つの出力端子Ｏｕｔと少なくとも１つの共通電圧端子ＧＮＤが複数の端子の異なる列に位置する。各列の発光領域００１内で、各駆動回路１０３の少なくとも１つの出力端子Ｏｕｔが該駆動回路１０３に接続される少なくとも１つの発光ユニット１０４の第２端に１対１で対応して接続されることで駆動信号を少なくとも１つの発光ユニット１０４に伝送し、各駆動回路１０３の少なくとも１つの共通電圧端子ＧＮＤが共通電圧信号線ＧＮＤＬに接続されることで共通電圧信号線ＧＮＤＬから伝送する共通電圧（例えば、接地電圧）を受信する。

【0041】

駆動回路１０３はアドレス端子Ｄｉ／Ｄｉ＿ｉｎ、中継端子Ｏｕｔ／Ｄｉ＿ｏｕｔ及び電源端子Ｐｗｒ／Ｖｃｃを更に備える。各列の発光領域００１内の各駆動回路１０３が順次縦続接続され、ｉ段目の駆動回路１０３のアドレス端子Ｄｉ／Ｄｉ＿ｉｎがｉ段目の駆動回路１０３のｉ－１段目の駆動回路１０３に近接する側に位置し、ｉ段目の駆動回路１０３の中継端子Ｏｕｔ／Ｄｉ＿ｏｕｔがｉ段目の駆動回路１０３のｉ＋１段目の駆動回路１０３に近接する側に位置し、１＜ｉ＜Ｍであってｉが正の整数である。本開示の実施例では、各列の発光領域００１内の各駆動回路１０３が第１方向Ｄ１に沿って下から上へ順次縦続接続され、ｉ段目の駆動回路１０３とは各列の発光領域００１内のＭ行目の駆動回路１０３から上へ数えてｉ番目の駆動回路１０３を指す。例えば、１列目の発光領域００１を例とし、第１列第Ｍ行に位置する駆動回路１０３が１段目の駆動回路であり、第１列第Ｍ－１行に位置する駆動回路１０３が２段目の駆動回路であり、このように類推して、第１列第２行に位置する駆動回路１０３がＭ－１段目の駆動回路であり、第１列第１行に位置する駆動回路１０３がＭ段目の駆動回路である。図２に示される駆動回路１０３において、アドレス端子がＤｉであり、中継端子がＯｕｔであり、電源端子がＰｗｒである。該駆動回路１０３において、出力端子Ｏｕｔが中継端子として再利用され、即ち出力端子Ｏｕｔと中継端子が同じ端子であり、出力端子Ｏｕｔが異なる時間帯内でそれぞれ異なる信号を出力し、例えば、それぞれ中継端子として中継信号を出力し、出力端子として駆動信号を出力する。図７に示される駆動回路１０３において、アドレス端子がＤｉ＿ｉｎであり、中継端子がＤｉ＿ｏｕｔであり、電源端子がＶｃｃである。該駆動回路１０３において、出力端子Ｏｕｔと中継端子Ｄｉ＿ｏｕｔが２つの異なる端子である。アドレス端子Ｄｉ／Ｄｉ＿ｉｎはアドレス信号を受信するように構成され、中継端子Ｏｕｔ／Ｄｉ＿ｏｕｔは中継信号を出力するように構成され、電源端子Ｐｗｒ／Ｖｃｃは電源電圧信号を受信するように構成される。駆動回路１０３の複数の端子は第２方向Ｄ２に沿って第１列及び第２列に配置され、各列の発光領域００１内で、駆動回路１０３の１列目の端子が駆動回路１０３の駆動電圧信号線ＶＬＥＤＬに隣接する側に位置し（即ち、駆動回路１０３の左側に位置する）、駆動回路１０３の２列目の端子が駆動回路１０３の共通電圧信号線ＧＮＤＬに隣接する側に位置する（即ち、駆動回路１０３の右側に位置する）。駆動回路１０３の端子のこのような配置方式は、各信号配線の整理・配置を促進することに役立ち、各信号線同士が互いにオーバーラップしないようにし、それにより各信号配線同士のオーバーラップによる短絡／開路又は信号クロストークを回避する。

【0042】

図２及び図７に示すように、第１導電部１０５は第１方向Ｄ１に沿って延在するＮ本のアドレス信号線ＡＤＤＲＬを更に含み、各列の発光領域００１に１本のアドレス信号線ＡＤＤＲＬを含ませる。図２及び図７には発光基板が４つの発光領域１０２を含み、４つの発光領域１０２が２行＊２列の方式で配置される場合のみを示すが、これは発光基板の一部のスクリーンショットに過ぎず、発光基板は実際に一般的に複数の発光領域１０２を含み、複数の発光領域１０２がＭ行及びＮ列に配置され、ＭとＮが１以上の任意の正の整数である。従って、各列の発光領域００１は複数の駆動回路１０３を含み、該複数の駆動回路１０３同士が第１方向Ｄ１に沿って延在する縦続接続配線１１１により順次縦続接続される。アドレス信号線ＡＤＤＲＬが１段目の駆動回路１０３のアドレス端子Ｄｉ／Ｄｉ＿ｉｎに接続され、且つ前段の駆動回路の中継端子Ｏｕｔ／Ｄｉ＿ｏｕｔが縦続接続配線１１１を介して次段の駆動回路１０３のアドレス端子Ｄｉ／Ｄｉ＿ｉｎに接続される。図２の例では、各列の発光領域００１に２つの駆動回路１０３が含まれる場合を示し、該２つの駆動回路１０３同士が第１方向Ｄ１に沿って延在する縦続接続配線１１１により順次縦続接続される。アドレス信号線ＡＤＤＲＬが１段目の駆動回路１０３のアドレス端子Ｄｉに接続され、且つ１段目の駆動回路の中継端子Ｏｕｔが縦続接続配線１１１を介して２段目の駆動回路１０３のアドレス端子Ｄｉに接続される。図７の例では、各列の発光領域００１に２つの駆動回路１０３が含まれる場合を示し、該２つの駆動回路１０３同士が第１方向Ｄ１に沿って延在する縦続接続配線１１１により順次縦続接続される。アドレス信号線ＡＤＤＲＬが１段目の駆動回路１０３のアドレス端子Ｄｉ＿ｉｎに接続され、且つ１段目の駆動回路の中継端子Ｄｉ＿ｏｕｔが縦続接続配線１１１を介して２段目の駆動回路１０３のアドレス端子Ｄｉ＿ｉｎに接続される。

【0043】

アドレス信号線ＡＤＤＲＬは各列の発光領域００１内の１段目の駆動回路１０３のアドレス端子Ｄｉ／Ｄｉ＿ｉｎにアドレス信号を伝送するように構成され、１段目の駆動回路１０３は該アドレス信号を受信した後、該アドレス信号におけるアドレス情報を該１段目の駆動回路１０３のアドレス情報として解析して取得・記憶することができるとともに、該アドレス情報を１だけ漸増させ又は別の一定量だけ漸増させて漸増後のアドレス情報（新たなアドレス情報）を中継信号に変調することもでき、１段目の駆動回路１０３の中継端子Ｏｕｔ／Ｄｉ＿ｏｕｔは縦続接続配線１１１を介して該中継信号を２段目の駆動回路１０３のアドレス情報として２段目の駆動回路１０３のアドレス端子Ｄｉ／Ｄｉ＿ｉｎに伝送する。当然ながら、１段目の駆動回路１０３は更に他の任意の適切な関数を用いてそのアドレス情報を変換することにより中継信号を生成する。２段目の駆動回路１０３は類似の方式で中継信号を３段目の駆動回路１０３のアドレス情報として３段目の駆動回路１０３に伝送し、このように類推する。このような方式によって、各列の発光領域００１内の縦続接続される複数の駆動回路１０３のそれぞれに対応のアドレス情報を設定することができる。以上から分かるように、１列の発光領域００１については、１本のアドレス信号線ＡＤＤＲＬにより１つのアドレス信号を供給するだけで、該列の発光領域００１内の全ての駆動回路１０３がいずれもそれぞれのアドレス情報を取得するようにすることができる。このように、信号線の数を大幅に減少させて配線空間を節約して、制御方式を簡素化する。

【0044】

図２及び図７に示すように、第１導電部１０５は第１方向Ｄ１に沿って延在するＮ本のフィードバック信号線ＦＢＬを更に含み、各列の発光領域００１は１本のフィードバック信号線ＦＢＬを含む。各列の発光領域００１内で、フィードバック信号線ＦＢＬが最終段の駆動回路１０３の中継端子Ｏｕｔ／Ｄｉ＿ｏｕｔに接続される。フィードバック信号線ＦＢＬが該列の発光領域００１内の共通電圧信号線ＧＮＤＬを迂回して該共通電圧信号線ＧＮＤＬの駆動回路１０３から離れる側に位置する。

【0045】

第１導電部１０５はＮ本の電源信号線ＰｗｒＬ／ＶｃｃＬを更に含み、各列の発光領域００１は１本の電源信号線ＰｗｒＬ／ＶｃｃＬを含む。各電源信号線ＰｗｒＬ／ＶｃｃＬは本体部分と第１接続部１１８を含み、電源信号線ＰｗｒＬ／ＶｃｃＬの本体部分が第１方向Ｄ１に沿って延在する。各列の発光領域００１内で、１本の電源信号線ＰｗｒＬ／ＶｃｃＬが第１接続部１１８により該列の発光領域００１内の全ての駆動回路１０３の電源端子Ｐｗｒ／Ｖｃｃに接続され、且つ各駆動回路１０３の１列目の端子の基板１０１上での正投影と２列目の端子の基板１０１上での正投影がそれぞれ該電源信号線ＰｗｒＬ／ＶｃｃＬの基板１０１上での正投影の両側に位置し、即ち、該電源信号線ＰｗｒＬ／ＶｃｃＬが各駆動回路１０３の占有した領域内に配置され、且つ各駆動回路１０３の１列目の端子及び２列目の端子とオーバーラップしない。各列の発光領域００１内の電源信号線ＰｗｒＬ／ＶｃｃＬを各駆動回路１０３の占有した領域内に配置することにより、配線空間を節約して該電源信号線ＰｗｒＬ／ＶｃｃＬと他の信号線とのオーバーラップを回避することができる。

【0046】

なお、本開示の実施例では、信号線は一般的に本体部分及び接続部を含み、本体部分が該信号線の主な延在方向を限定するが、接続部が該信号線と必要な部材とを接続するためのものである。例えば、駆動電圧信号線ＶＬＥＤＬがその接続部により発光ユニット１０４の第２端に接続され、電源信号線ＰｗｒＬ／ＶｃｃＬが第１接続部１１８により駆動回路１０３の電源端子Ｐｗｒ／Ｖｃｃに接続され、共通電圧信号線ＧＮＤＬがその接続部により駆動回路１０３の共通電圧端子ＧＮＤに接続される。各信号線の接続部はその本体部分に比べて、長さ又は幅の面で占有率がいずれも小さい。従って、本願の明細書では、「第１方向Ｄ１に沿って延在するＸ信号線」の連語は該Ｘ信号線の本体部分が第１方向Ｄ１に沿って延在するように限定するものであるが、該Ｘ信号線の接続部が第１方向Ｄ１に沿って延在するように限定するものではない。例えば、各電源信号線ＰｗｒＬ／ＶｃｃＬの本体部分が第１方向Ｄ１に沿って延在し、その第１接続部１１８が第１方向Ｄ１に沿って延在することなく第１方向Ｄ１に交差する方向（例えば、第２方向Ｄ２）に沿って延在する。

【0047】

各列の発光領域００１において、電源信号線ＰｗｒＬ／ＶｃｃＬは各駆動回路１０３の電源端子Ｐｗｒ／Ｖｃｃに電源電圧信号を伝送するように構成され、それにより各駆動回路１０３に電源電圧を供給する。一例では、電源電圧信号が電力線キャリア通信信号である。このような場合、電源信号線ＰｗｒＬ／ＶｃｃＬは各駆動回路１０３に電源電圧を供給することができるだけでなく、各駆動回路１０３に通信データを供給することもでき、該通信データは該駆動回路１０３に接続される少なくとも１つの発光ユニット１０４の発光時間を制御して、更にその視覚上の発光輝度を制御するためのものであってもよい。該電力線キャリア通信信号は通信データに対応する情報を含む。例えば、通信データは発光時間を示すデータであり、更に必要な発光輝度を代表する。通常のシリアルペリフェラルインターフェース（ＳＰＩ、Ｓｅｒｉａｌ Ｐｅｒｉｐｈｅｒａｌ Ｉｎｔｅｒｆａｃｅ）プロトコルに比べて、本開示の実施例は電力線搬送通信（ＰＬＣ、Ｐｏｗｅｒ Ｌｉｎｅ Ｃａｒｒｉｅｒ Ｃｏｍｍｕｎｉｃａｔｉｏｎ）プロトコルを用いて通信データを電源信号線ＰｗｒＬ／ＶｃｃＬにオーバーレイすることにより、信号線の数を効果的に減少させる。

【0048】

図２及び図７の例から分かるように、駆動回路１０３の端子は以上に記載の配置方式を用い、各列の発光領域００１内で、第１導電部１０５の駆動電圧信号線ＶＬＥＤＬ、アドレス信号線ＡＤＤＲＬ、縦続接続配線１１１、電源信号線ＰｗｒＬ／ＶｃｃＬ、共通電圧信号線ＧＮＤＬ及びフィードバック信号線ＦＢＬの基板１０１上での正投影が互いにオーバーラップしないようにすることができる。それ以外に、第１導電部１０５の駆動電圧信号線ＶＬＥＤＬ、共通電圧信号線ＧＮＤＬ、フィードバック信号線ＦＢＬの基板１０１上での正投影と第２導電部１０６の第１パッド１０７及び第２パッド１０８の基板１０１上での正投影もオーバーラップしない。これにより、同一層に位置する第１導電部１０５及び第２導電部１０６のオーバーラップによる短絡又は開路を完全に回避することができ、それにより発光基板の発光性能を改善して発光基板の発光安定性を向上させることができる。

【0049】

以上は発光基板２００及び発光基板３００のいくつかの共通特性を説明したが、以下に２つの例によってそれぞれ発光基板２００の具体的な配置方式及び発光基板３００の具体的な配置方式を説明する。

【0050】

図２に発光基板２００の配置方式を示す。図２に４つのみの発光領域１０２を示し、４つの発光領域１０２が２行＊２列の方式で配置されるが、これは発光基板２００の一部のスクリーンショットに過ぎず、発光基板２００は任意の適切な数の発光領域１０２を含んでもよく、該任意の適切な数の発光領域１０２が複数行及び複数列に配置されてもよい。本開示の実施例では、発光基板２００に含まれる発光領域１０２の数を具体的に制限しない。図示のように、各発光領域１０２は１つの駆動回路１０３と、該駆動回路１０３に接続される１つの発光ユニット１０４とを含む。図３に該駆動回路１０３の端子の配置方式を示す。

【0051】

図２及び図３に示すように、各駆動回路１０３は４つの端子を備え、それらがそれぞれアドレス端子Ｄｉ、電源端子Ｐｗｒ、共通電圧端子ＧＮＤ及び出力端子Ｏｕｔである。出力端子Ｏｕｔとアドレス端子Ｄｉが駆動回路１０３の１列目の端子であり、駆動回路１０３の駆動電圧信号線ＶＬＥＤＬに隣接する側に位置し（即ち、駆動回路１０３の左側に位置する）、共通電圧端子ＧＮＤと電源端子Ｐｗｒが駆動回路１０３の２列目の端子であり、駆動回路１０３の共通電圧信号線ＧＮＤＬに隣接する側に位置する（即ち、駆動回路１０３の右側に位置する）。アドレス端子Ｄｉと電源端子Ｐｗｒが複数の端子の第２行に位置し、共通電圧端子ＧＮＤと出力端子Ｏｕｔが複数の端子の第１行に位置する。以上のように、出力端子Ｏｕｔが中継端子として再利用され、各列の発光領域００１内で、１段目の駆動回路１０３（即ち、図２における第２行第１列に位置する駆動回路１０３）の出力端子Ｏｕｔは一端が該駆動回路１０３に対応する発光ユニット１０４に接続され、他端が縦続接続配線１１１を介して２段目の駆動回路１０３（即ち、図２における第１行第１列に位置する駆動回路１０３）のアドレス端子Ｄｉに接続される。２段目の駆動回路１０３の出力端子Ｏｕｔは一端が該駆動回路１０３に対応する発光ユニット１０４に接続され、他端がフィードバック配線ＦＢＬに接続される。出力端子Ｏｕｔは異なる時間帯でそれぞれ異なる信号を出力することができる。例えば、駆動回路１０３の出力端子Ｏｕｔは１つの時間帯内で中継信号を該駆動回路１０３に縦続接続される次段の駆動回路１０３のアドレス信号として出力し、別の時間帯内で該駆動回路１０３に接続される発光ユニット１０４に駆動信号を供給することにより該発光ユニット１０４を発光させる。前記１つの時間帯と別の時間帯が２つの独立した時間帯であり、例えば、別の時間帯が前記１つの時間帯の後に続ける。駆動信号は例えば駆動電流であってもよく、発光ユニット１０４を駆動して発光させるためのものである。なお、駆動信号が駆動電流である場合、駆動電流は出力端子Ｏｕｔから発光ユニット１０４に流れてもよく、発光ユニット１０４から出力端子Ｏｕｔに流れてもよく、駆動電流の流れ方向は実際の必要に応じて決定されてもよく、本開示の実施例はこれを制限しない。

【0052】

発光基板２００の駆動回路１０３の各端子間の間隔は一般的に多くの要素（例えば、プロセス限界能力、２列の端子間の線幅要件、電気設計要件などの要素）によって決定され、本開示の実施例はこれを具体的に限定しない。例えば、１列目の端子と２列目の端子との間隔が７０～３００ｕｍであってもよく、１行目の端子と２行目の端子との間隔が７０～３００ｕｍであってもよい。図３に示すように、一例では、１列目の端子と２列目の端子との間隔Ｓ１が１４０μｍであり、１行目の端子と２行目の端子との間隔Ｓ２が１２０μｍである。即ち、出力端子Ｏｕｔと共通電圧端子ＧＮＤとの間隔が１４０μｍであり、アドレス端子Ｄｉと電源端子Ｐｗｒとの間隔が１４０μｍであり、出力端子Ｏｕｔとアドレス端子Ｄｉとの間隔が１２０μｍであり、共通電圧端子ＧＮＤと電源端子Ｐｗｒとの間隔が１２０μｍである。駆動回路１０３の４つの端子は占有した面積がほぼ同じであり、且つほぼ同じ長さ及び幅を有する。各端子の第２方向Ｄ２に沿った幅Ｓ３が８０μｍであり、各端子の第１方向Ｄ１に沿った長さＳ４が１００μｍである。２行目の端子と駆動回路１０３の第１側面（即ち、駆動回路１０３の下縁部）との間隔Ｓ５が２５μｍであり、即ちアドレス端子Ｄｉ及び電源端子Ｐｗｒと駆動回路１０３の下縁部との間隔Ｓ５がいずれも２５μｍであり、１行目の端子と駆動回路１０３の第２側面（即ち、駆動回路１０３の上縁部）との間隔Ｓ５が２５μｍであり、即ち出力端子Ｏｕｔ及び共通電圧端子ＧＮＤと駆動回路１０３の上縁部との間隔Ｓ５がいずれも２５μｍである。１列目の端子と駆動回路１０３の第３側面（即ち、駆動回路１０３の左縁部）との間隔Ｓ６が２５μｍであり、即ち出力端子Ｏｕｔ及びアドレス端子Ｄｉと駆動回路１０３の左縁部との間隔Ｓ６がいずれも２５μｍであり、２列目の端子と駆動回路１０３の第４側面（即ち、駆動回路１０３の右縁部）との間隔Ｓ６が２５μｍであり、即ち共通電圧端子ＧＮＤ及び電源端子Ｐｗｒと駆動回路１０３の右縁部との間隔Ｓ６がいずれも２５μｍである。これにより分かるように、駆動回路１０３の第１方向Ｄ１に沿った長さＬが３７０μｍであり、駆動回路１０３の第２方向Ｄ２に沿った幅Ｗが３５０μｍである。各列の発光領域００１内で、電源信号線ＰｗｒＬと１列目の端子及び２列目の端子との間隔がそれぞれ１０～１００ｕｍであってもよい。一例では、１列目の端子と２列目の端子との間の電源信号線ＰｗｒＬの第２方向Ｄ２に沿った幅が４０ｕｍ以上である。

【0053】

図２の例では、各列の発光領域００１は駆動電圧信号線ＶＬＥＤＬ、アドレス信号線ＡＤＤＲＬ、縦続接続配線１１１、電源信号線ＰｗｒＬ、共通電圧信号線ＧＮＤＬ及びフィードバック信号線ＦＢＬを含み、これらの信号線は基板１０１に垂直である方向それとも基板１０１に平行する方向においていずれも互いにオーバーラップしない。これらの信号線の役割及び配置方式は以上のとおりであり、簡潔のために、ここで詳細な説明は省略する。

【0054】

以下、図２における発光基板２００の動作方式を簡単に説明する。

【0055】

駆動回路１０３が動作し始めるとき、まず電源信号線ＰｗｒＬにより各列の発光領域００１内の各駆動回路１０３の電源端子Ｐｗｒに電源電圧を供給することで初期化を完了し、このように、駆動回路１０３が通電状態にある。

【0056】

次に、第１時間帯内でアドレス書き込み動作を行い、即ちＡＤＤＲＬ信号線がアドレス信号をアドレス端子Ｄｉにより１段目の駆動回路１０３に入力することでアドレスを書き込む。

【0057】

次に、第２時間帯で、駆動設定を行い、更に１段目の駆動回路１０３が出力端子Ｏｕｔにより中継信号を出力し、該中継信号が縦続接続配線１１１を介して２段目の駆動回路１０３のアドレス信号として２段目の駆動回路１０３のアドレス端子Ｄｉに伝送される。全ての駆動回路１０３がいずれもアドレス情報の設定を完了するまで、このように類推する。

【0058】

その後、第３時間帯で、駆動電圧信号線ＶＬＥＤＬに駆動電圧を供給する。例えば、複数の駆動回路１０３がいずれも対応のアドレス情報を取得した後に該第３時間帯に入る。このとき、該駆動電圧信号線ＶＬＥＤＬにおいて伝送される駆動電圧が高レベルになる。

【0059】

次に、第４時間帯で、各駆動回路１０３の出力端子Ｏｕｔが必要な発光時間に基づいて駆動信号（例えば、駆動電流）を供給し、このとき、駆動電圧信号線ＶＬＥＤＬ、発光ユニット１０４、該発光ユニット１０４に電気的に接続される出力端子Ｏｕｔ及び共通電圧信号線ＧＮＤＬが信号回路を構成し、発光ユニット１０４が必要な発光時間に基づいて発光する。

【0060】

最後に、第５時間帯で、システムがシャットダウンされ、即ち駆動回路１０３が電源オフになり、且つ駆動電圧信号線ＶＬＥＤＬの供給する駆動電圧が低レベルになり、発光ユニット１０４が発光を停止する。

【0061】

図２に示される発光基板２００は領域別調光を実現することができる。発光基板２００は複数の発光領域１０２を含み、各発光領域が１つの駆動回路１０３と、該駆動回路１０３に接続されて該駆動回路１０３により制御される１つの発光ユニット１０４とを含むことにより、各発光ユニット１０４の発光輝度がそれぞれ独立して制御され得るようにする。例えば、各駆動回路１０３に供給するアドレス信号及び電源電圧信号を設定することにより、各駆動回路１０３に接続される発光ユニット１０４の発光時間をそれぞれ制御して、更に視覚上の発光輝度を制御することができる。該発光基板２００は発光輝度の領域別独立制御を実現することができ、適用範囲が広い。且つ、各駆動回路１０３のポートの数が少なく、必要な制御信号が少なく、従って、制御方式が簡単で、消費電力が少なく、操作しやすい。該発光基板２００は集積度が高く、液晶表示デバイスと連携して高コントラスト表示を実現することができる。

【0062】

図４に第１パッド１０７及びその周辺配線の配置を示す。第１パッド１０７は図２に示される駆動回路１０３が取り付けられ、且つ駆動回路１０３に電気的に接続され、第１パッド１０７における駆動回路１０３の４つの端子に対応する位置にそれぞれ４つのサブパッドが設置され、それらはそれぞれアドレス端子Ｄｉを取り付けるための第１サブパッド、電源端子Ｐｗｒを取り付けるための第２サブパッド、共通電圧端子ＧＮＤを取り付けるための第３サブパッド、及び出力端子Ｏｕｔを取り付けるための第４サブパッドである。第１サブパッドが駆動回路１０３のアドレス端子Ｄｉに接続され、第２サブパッドが駆動回路１０３の電源端子Ｐｗｒに接続され、第３サブパッドが駆動回路１０３の共通電圧端子ＧＮＤに接続され、第４サブパッドが駆動回路１０３の出力端子Ｏｕｔに接続される。第１サブパッドがアドレス信号線ＡＤＤＲＬに接続されることによりアドレス信号線ＡＤＤＲＬ上のアドレス信号をアドレス端子Ｄｉに伝送する。第２サブパッドが電源信号線ＰｗｒＬに接続されることにより電源信号線ＰｗｒＬ上の電源電圧信号を電源端子Ｐｗｒに伝送する。第３サブパッドが共通電圧信号線ＧＮＤＬに接続されることにより共通電圧信号線ＧＮＤＬ上の共通電圧信号を共通電圧端子ＧＮＤに伝送する。第４サブパッドの一端が縦続接続配線１１１に接続されることにより１つの時間帯内で中継信号を該駆動回路１０３に縦続接続される次段の駆動回路１０３のアドレス信号として出力し、第４サブパッドの他端が配線１０９に接続されることにより別の時間帯内で該配線１０９を介して駆動信号を該駆動回路１０３に接続される発光ユニット１０４に伝送する。

【0063】

図５は図２の部分模式図であり、２列の発光領域００１を示す。各列の発光領域００１内で、４つの第２パッド１０８が順次直列接続されて第１パッド１０７に接続される。各列の発光領域００１内にアドレス信号線ＡＤＤＲＬ、電源信号線ＰｗｒＬ、共通電圧信号線ＧＮＤＬ及びフィードバック信号線ＦＢＬを示すが、駆動電圧信号線ＶＬＥＤＬを示しておらず、しかしながら、以上のように、図示しないが、各列の発光領域００１は駆動電圧信号線ＶＬＥＤＬを含む。図示のように、１列目の発光領域００１内のアドレス信号線ＡＤＤＲＬの第１パッド１０７に近接する端が２列目の発光領域００１内のアドレス信号線ＡＤＤＲＬの第１パッド１０７に近接する端とほぼ同一平面にあり、即ち１列目の発光領域００１内のアドレス信号線ＡＤＤＲＬが２列目の発光領域００１内のアドレス信号線ＡＤＤＲＬとほぼ同じ長さを有し、１列目の発光領域００１内の電源信号線ＰｗｒＬの第１パッド１０７に近接する端が２列目の発光領域００１内の電源信号線ＰｗｒＬの第１パッド１０７に近接する端とほぼ同一平面にあり、即ち１列目の発光領域００１内の電源信号線ＰｗｒＬが２列目の発光領域００１内の電源信号線ＰｗｒＬとほぼ同じ長さを有し、１列目の発光領域００１内の共通電圧信号線ＧＮＤＬの第１パッド１０７に近接する端が２列目の発光領域００１内の共通電圧信号線ＧＮＤＬの第１パッド１０７に近接する端とほぼ同一平面にあり、即ち１列目の発光領域００１内の共通電圧信号線ＧＮＤＬが２列目の発光領域００１内の共通電圧信号線ＧＮＤＬとほぼ同じ長さを有し、１列目の発光領域００１内のフィードバック信号線ＦＢＬの第１パッド１０７に近接する端が２列目の発光領域００１内のフィードバック信号線ＦＢＬの第１パッド１０７に近接する端とほぼ同一平面にあり、即ち１列目の発光領域００１内のフィードバック信号線ＦＢＬが２列目の発光領域００１内のフィードバック信号線ＦＢＬとほぼ同じ長さを有する。図示しないが、１列目の発光領域００１内の駆動電圧信号線ＶＬＥＤＬの第１パッド１０７に近接する端が２列目の発光領域００１内の駆動電圧信号線ＶＬＥＤＬの第１パッド１０７に近接する端ともほぼ同一平面にあり、即ち１列目の発光領域００１内の駆動電圧信号線ＶＬＥＤＬが２列目の発光領域００１内の駆動電圧信号線ＶＬＥＤＬとほぼ同じ長さを有する。発光基板２００がＮ列発光領域００１を含む場合、各列の発光領域００１内の同じ信号線がほぼ同じ長さを有することにより、各列の発光領域００１の均一性を保持する。ここの「各列の発光領域００１内の同じ信号線」とは各列の発光領域００１内で同じ役割を果たす信号線を指し、例えば、１列目の発光領域００１～Ｎ列目の発光領域００１内の駆動電圧信号線ＶＬＥＤＬが同じ信号線である。このような配置方式によって、各列の発光領域００１内の同じ信号線がほぼ同じ長さを有するようにすることができ、従って、各列の発光領域００１内の信号線がほぼ同じ抵抗及び電圧降下を有し、それにより各列の発光領域００１の間に比較的高い輝度均一性を有させる。

【0064】

発光基板２００はシールドリングＧＮＤ ＥＳＤ Ｒｉｎｇを更に備えてもよく、図６に該シールドリングＧＮＤ ＥＳＤ Ｒｉｎｇを示す。シールドリングＧＮＤ ＥＳＤ Ｒｉｎｇが複数の発光領域１０２の外周を取り囲んでいることにより、静電シールド作用を果たす。シールドリングＧＮＤ ＥＳＤ Ｒｉｎｇが受信した電気信号は共通電圧信号線ＧＮＤＬが受信した電気信号と同じである。例えば、シールドリングＧＮＤ ＥＳＤ Ｒｉｎｇと共通電圧信号線ＧＮＤＬがいずれもバインディング領域のバインディング電極に接続され、シールドリングＧＮＤ ＥＳＤ Ｒｉｎｇに接続されるバインディング電極と共通電圧信号線ＧＮＤＬに接続されるバインディング電極が同じ定義を有することにより、シールドリングＧＮＤ ＥＳＤ Ｒｉｎｇが受信した電気信号を共通電圧信号線ＧＮＤＬが受信した電気信号と同じにする。シールドリングＧＮＤ ＥＳＤ Ｒｉｎｇは第１導電部１０５及び第２導電部１０６とともに同一層に位置してもよい。シールドリングＧＮＤ ＥＳＤ Ｒｉｎｇの形状は図６に示される形状に限らず、任意の適切な形状を有してもよく、発光領域１０２に対して静電シールド作用を果たせばよい。一例では、シールドリングＧＮＤ ＥＳＤ Ｒｉｎｇの幅が２００ｕｍ以上である。

【0065】

図７に発光基板３００を示し、図８に該発光基板３００の駆動回路１０３の各端子の配置方式を示す。図７に示される発光基板３００は図２に示される発光基板２００とほぼ同じ構造を有するため、同じ図面記号で同じ部材を示す。従って、図７における図２と同じ図面記号を有する部材の詳細な役割及び機能は図２の説明を参照してもよく、ここで詳細な説明は省略し、簡潔のために、以下に主に異なる部分を検討する。

【0066】

図７及び図８を参照し、図２における発光基板２００との相違点は、図７における発光基板３００の駆動回路１０３の端子の数がより多く、出力端子Ｏｕｔの数が複数であり、共通電圧端子ＧＮＤの数が少なくとも１つであるということである。図７には出力端子Ｏｕｔの数が４つであって共通電圧端子ＧＮＤの数が２つである場合を示すが、これは一例に過ぎない。出力端子Ｏｕｔの数が４つよりも多く、又は４つよりも少なくてもよく、共通電圧端子ＧＮＤの数が２つよりも多く、又は２つよりも少なくてもよい。本開示の実施例では、出力端子Ｏｕｔの数が少なくとも２つであり、共通電圧端子ＧＮＤの数が少なくとも１つである。また、該駆動回路１０３はデータ端子Ｄａｔａを更に備える。図７及び図８に示すように、駆動回路１０３は２列の端子を備え、１列目の端子は、電源端子Ｖｃｃ及び４つの出力端子Ｏｕｔ１、Ｏｕｔ２、Ｏｕｔ３、Ｏｕｔ４を含み、駆動回路１０３の駆動電圧信号線ＶＬＥＤＬに隣接する側に位置し（即ち、駆動回路１０３の左側に位置する）、２列目の端子は、アドレス端子Ｄｉ＿ｉｎ、中継端子Ｄｉ＿ｏｕｔ、データ端子Ｄａｔａ及び２つの共通電圧端子ＧＮＤを含み、駆動回路１０３の共通電圧信号線ＧＮＤＬに隣接する側に位置する（即ち、駆動回路１０３の右側に位置する）。駆動回路１０３の複数の端子は５行に配置され、アドレス端子Ｄｉ＿ｉｎが複数の端子の第５行に位置し、中継端子Ｄｉ＿ｏｕｔが複数の端子の第１行に位置する。図８には電源端子Ｖｃｃが１列目の端子の第３行に位置し、データ端子Ｄａｔａが２列目の端子の第２行に位置する場合を示すが、これは一例に過ぎず、本開示の実施例は電源端子Ｖｃｃの１列目の端子での具体的な位置及びデータ端子Ｄａｔａの２列目の端子での具体的な位置を制限しない。例えば、電源端子Ｖｃｃが１列目の端子の第１行～第５行のうちのいずれか１行に位置してもよく、データ端子Ｄａｔａが２列目の端子の第２行～第４行のうちのいずれか１行に位置してもよい。

【0067】

図示のように、駆動回路１０３の４つの出力端子Ｏｕｔ１、Ｏｕｔ２、Ｏｕｔ３、Ｏｕｔ４が４つの発光ユニット１０４の第２端に１対１で対応して接続されることにより、発光ユニット１０４に駆動信号を供給する。図７の例では、駆動回路１０３の出力端子及び中継端子が異なる端子である。該駆動回路１０３は、１つの時間帯内で中継端子Ｄｉ＿ｏｕｔにより中継信号を該駆動回路１０３に縦続接続される次段の駆動回路１０３のアドレス信号として出力し、別の時間帯内で４つの出力端子Ｏｕｔ１、Ｏｕｔ２、Ｏｕｔ３、Ｏｕｔ４によりそれぞれ４つの発光ユニット１０４に駆動信号を供給するように構成される。前記１つの時間帯と別の時間帯が２つの独立した時間帯であり、例えば、別の時間帯が前記１つの時間帯の後に続ける。駆動信号は例えば駆動電流であってもよく、発光ユニット１０４を駆動して発光させるためのものである。なお、駆動信号が駆動電流である場合、駆動電流は出力端子Ｏｕｔ１、Ｏｕｔ２、Ｏｕｔ３、Ｏｕｔ４から発光ユニット１０４に流れてもよく、発光ユニット１０４から出力端子Ｏｕｔ１、Ｏｕｔ２、Ｏｕｔ３、Ｏｕｔ４に流れてもよく、駆動電流の流れ方向が実際の必要に応じて決定されてもよく、本開示の実施例はこれを制限しない。

【0068】

図７に４つのみの発光領域１０２を示し、４つの発光領域１０２が２行＊２列の方式で配置されるが、これは発光基板３００の一部のスクリーンショットに過ぎず、発光基板３００は任意の適切な数の発光領域１０２を含んでもよく、該任意の適切な数の発光領域１０２がＭ行及びＮ列に配置されてもよく、ＭとＮが１以上の任意の正の整数であってもよい。本開示の実施例は発光基板３００に含まれる発光領域１０２の数を具体的に制限しない。

【0069】

以上のように、各列の発光領域００１は第１方向Ｄ１に沿って延在する駆動電圧信号線ＶＬＥＤＬ、アドレス信号線ＡＤＤＲＬ、縦続接続配線１１１、電源信号線ＶｃｃＬ、共通電圧信号線ＧＮＤＬ及びフィードバック信号線ＦＢＬを含み、それらの基板１０１上での正投影が互いにオーバーラップしない。これらの信号線の役割及び配置方式は以上のとおりであり、簡潔のために、ここで詳細な説明は省略する。それ以外に、各列の発光領域００１は１本のデータ駆動信号線ＤａｔａＬを更に含む。各データ駆動信号線ＤａｔａＬは本体部分と第２接続部１１９を含み、データ駆動信号線ＤａｔａＬの本体部分が第１方向Ｄ１に沿って延在する。各列の発光領域００１において、１本のデータ駆動信号線ＤａｔａＬが第２接続部１１９により該列の発光領域００１内の全ての駆動回路１０３のデータ端子Ｄａｔａに接続され、且つ各駆動回路１０３の１列目の端子の基板１０１上での正投影と２列目の端子の基板１０１上での正投影がそれぞれ該データ駆動信号線ＤａｔａＬの基板１０１上での正投影の両側に位置し、即ち、該データ駆動信号線ＤａｔａＬが各駆動回路１０３の占有した領域内に配置され、且つ各駆動回路１０３の１列目の端子及び２列目の端子とオーバーラップしない。該データ駆動信号線ＤａｔａＬの基板１０１上での正投影と該列の発光領域００１内の電源信号線ＶｃｃＬの基板１０１上での正投影もオーバーラップしない。各列の発光領域００１内のデータ駆動信号線ＤａｔａＬを各駆動回路１０３の占有した領域内に配置することにより、配線空間を節約して該データ駆動信号線ＤａｔａＬと他の信号線とのオーバーラップを回避することができる。

【0070】

各列の発光領域００１において、１本のデータ駆動信号線ＤａｔａＬは各駆動回路１０３のデータ端子Ｄａｔａに駆動データを供給するように構成され、該データ駆動信号線ＤａｔａＬに複数の異なる駆動データがロードされてもよく、各駆動回路１０３はそのアドレス情報に基づいて対応の駆動データを決定し、且つそれぞれ対応する駆動データに基づいてそれぞれに接続される発光ユニット１０４を駆動することができる。本開示の実施例では、データ駆動信号線ＤａｔａＬにより駆動回路１０３のデータ端子Ｄａｔａに駆動データを伝送することで、ＳＰＩ（Ｓｅｒｉａｌ Ｐｅｒｉｐｈｅｒａｌ ｉｎｔｅｒｆａｃｅ、シリアルペリフェラルインターフェース）を介するデータ伝送によるパッドや配線の数が多すぎる問題を回避し、更に発光基板３００、外部回路及び駆動回路１０３の構造を簡素化することができる。

【0071】

発光基板３００の駆動回路１０３の各端子間の間隔は一般的に多くの要素（例えば、プロセス限界能力、２列の端子間の線幅要件、電気設計要件などの要素）によって決定され、本開示の実施例はこれを具体的に限定しない。例えば、１列目の端子と２列目の端子との間隔が７０～５００ｕｍであってもよく、５行の端子のうちの隣接するいずれか２行の端子間の間隔が７０～５００ｕｍであってもよい。図８に示すように、一例では、１列目の端子と２列目の端子との間隔Ｓ１が２１０μｍであり、隣接するいずれか２行の端子間の間隔Ｓ２が９０μｍである。即ち、第１出力端子Ｏｕｔ１と中継端子Ｄｉ＿ｏｕｔとの間隔、第２出力端子Ｏｕｔ２とデータ端子Ｄａｔａとの間隔、電源端子Ｖｃｃと共通電圧端子ＧＮＤとの間隔、第３出力端子Ｏｕｔ３と共通電圧端子ＧＮＤとの間隔、及び第４出力端子Ｏｕｔ４とアドレス端子Ｄｉ＿ｉｎとの間隔がいずれもＳ１であって、２１０μｍであり、第１出力端子Ｏｕｔ１と第２出力端子Ｏｕｔ２との間隔、第２出力端子Ｏｕｔ２と電源端子Ｖｃｃとの間隔、電源端子Ｖｃｃと第３出力端子Ｏｕｔ３との間隔、第３出力端子Ｏｕｔ３と第４出力端子Ｏｕｔ４との間隔、中継端子Ｄｉ＿ｏｕｔとデータ端子Ｄａｔａとの間隔、データ端子Ｄａｔａと共通電圧端子ＧＮＤとの間隔、共通電圧端子ＧＮＤと隣接する共通電圧端子ＧＮＤとの間隔、及び共通電圧端子ＧＮＤとアドレス端子Ｄｉ＿ｉｎとの間隔がいずれもＳ２であって、９０μｍである。駆動回路１０３の１０個の端子は占有した面積がほぼ同じであり、且つほぼ同じ長さ及び幅を有する。各端子の第２方向Ｄ２に沿った幅Ｓ３が１１０μｍであり、各端子の第１方向Ｄ１に沿った長さＳ４が１００μｍである。５行目の端子と駆動回路１０３の第１側面（即ち、駆動回路１０３の下縁部）との間隔Ｓ５が３５μｍであり、即ち第４出力端子Ｏｕｔ４及びアドレス端子Ｄｉ＿ｉｎと駆動回路１０３の下縁部との間隔Ｓ５がいずれも３５μｍであり、１行目の端子と駆動回路１０３の第２側面（即ち、駆動回路１０３の上縁部）との間隔Ｓ５が３５μｍであり、即ち第１出力端子Ｏｕｔ１及び中継端子Ｄｉ＿ｏｕｔと駆動回路１０３の上縁部との間隔Ｓ５がいずれも３５μｍである。１列目の端子と駆動回路１０３の第３側面（即ち、駆動回路１０３の左縁部）との間隔Ｓ６が２５μｍであり、２列目の端子と駆動回路１０３の第４側面（即ち、駆動回路１０３の右縁部）との間隔Ｓ６が２５μｍである。これにより分かるように、駆動回路１０３の第１方向Ｄ１に沿った長さＬが９３０μｍであり、駆動回路１０３の第２方向Ｄ２に沿った幅Ｗが４８０μｍである。各列の発光領域００１内で、電源信号線ＶｃｃＬと１列目の端子及び２列目の端子との間隔がそれぞれ１０～１００ｕｍであってもよく、データ駆動信号線ＤａｔａＬと１列目の端子及び２列目の端子との間隔がそれぞれ１０～１００ｕｍであってもよい。一例では、１列目の端子と２列目の端子との間の電源信号線ＶｃｃＬ及びデータ駆動信号線ＤａｔａＬの第２方向Ｄ２に沿った幅がいずれも４０ｕｍ以上である。

【0072】

図７に示される１つの駆動回路１０３は４つの出力端子を備え、従って、１つの駆動回路１０３が４つの発光ユニット１０４に同時に接続されてもよく、それにより駆動回路１０３の使用量を大幅に減少させて発光基板３００のコストを削減することができる。それだけでなく、駆動回路１０３の使用量が減少するため、発光基板３００の製造難易度を下げて、駆動回路１０３のバインディング歩留りが発光基板３００の歩留りに与えた影響を軽減して、更に発光基板３００の歩留りを向上させることができる。また、駆動回路１０３の端子が以上に記載の配置方式を用いることにより、各列の発光領域００１において、第１導電部１０５の駆動電圧信号線ＶＬＥＤＬ、アドレス信号線ＡＤＤＲＬ、縦続接続配線１１１、電源信号線ＶｃｃＬ、データ駆動信号線ＤａｔａＬ、共通電圧信号線ＧＮＤＬ及びフィードバック信号線ＦＢＬの基板１０１上での正投影が互いにオーバーラップしないようにすることができる。それ以外に、第１導電部１０５の駆動電圧信号線ＶＬＥＤＬ、共通電圧信号線ＧＮＤＬ、フィードバック信号線ＦＢＬの基板１０１上での正投影と第２導電部１０６の第１パッド１０７及び第２パッド１０８の基板１０１上での正投影もオーバーラップしない。これにより、第１導電部１０５及び第２導電部１０６のオーバーラップによる短絡又は開路を完全に回避することができ、それにより発光基板３００の発光性能を改善して発光基板３００の発光安定性を向上させることができる。

【0073】

以下、図７における発光基板３００の動作プロセスを簡単に説明する。

【0074】

駆動回路１０３が動作し始めるとき、まず電源信号線ＶｃｃＬにより各列の発光領域００１内の各駆動回路１０３の電源端子Ｖｃｃに電源電圧を供給することで初期化を完了し、このように、駆動回路１０３が通電状態にある。

【0075】

次に、第１時間帯内でアドレス書き込み動作を行い、即ち、ＡＤＤＲＬ信号線がアドレス信号をアドレス端子Ｄｉ＿ｉｎにより１段目の駆動回路１０３に入力することでアドレスを書き込む。且つ、１段目の駆動回路１０３が中継端子Ｄｉ＿ｏｕｔにより中継信号を出力し、該中継信号が縦続接続配線１１１を介して２段目の駆動回路１０３のアドレス信号として２段目の駆動回路１０３のアドレス端子Ｄｉ＿ｉｎに伝送される。全ての駆動回路１０３がいずれもアドレス情報の設定を完了するまで、このように類推する。

【0076】

次に、第２時間帯内で駆動設定を行い、各列の発光領域００１内で、各データ駆動信号線ＤａｔａＬが駆動データ信号を各駆動回路１０３のデータ端子Ｄａｔａに伝送することで、初期化設定を行う。

【0077】

その後、第３時間帯内で、駆動電圧信号線ＶＬＥＤＬに駆動電圧を供給し、このとき、該駆動電圧信号線ＶＬＥＤＬにおいて伝送される駆動電圧が高レベルになる。

【0078】

次に、第４時間帯内で、各駆動回路１０３が受信された駆動データに基づいてその各出力端子に１対１で対応する駆動制御信号を生成し、駆動制御信号が対応の出力端子を流れる電流を制御するためのものである。このように、駆動電圧信号線ＶＬＥＤＬにロードした駆動電圧の作用によって、駆動回路１０３は発光ユニット１０４を流れる電流を制御して、駆動回路１０３により接続される各発光ユニット１０４を駆動する目的を実現することができる。

【0079】

最後に、第５時間帯内で、システムがシャットダウンされ、即ち、駆動回路１０３が電源オフになり、且つ駆動電圧信号線ＶＬＥＤＬの供給する駆動電圧が低レベルになり、発光ユニット１０４が発光を停止する。

【0080】

図７に示される発光基板３００は領域別調光を実現することができる。各駆動回路１０３は４つの出力端子Ｏｕｔ１、Ｏｕｔ２、Ｏｕｔ３、Ｏｕｔ４を備える。該駆動回路１０３は論理制御モジュールＣＴＲと制御モジュールＣＬＭ（図示せず）を更に備え、該論理制御モジュールＣＴＲが４つの変調モジュール、即ち第１変調モジュールＰＷＭＭ１、第２変調モジュールＰＷＭＭ２、第３変調モジュールＰＷＭＭ３、第４変調モジュールＰＷＭＭ４を含む。第１出力端子Ｏｕｔ１～第４出力端子Ｏｕｔ４が第１変調モジュールＰＷＭＭ１～第４変調モジュールＰＷＭＭ４に１対１で対応して接続される。制御モジュールＣＬＭはデータ駆動信号線ＤａｔａＬの供給する駆動データに基づいて第１駆動制御信号、第２駆動制御信号、第３駆動制御信号、第４駆動制御信号を生成して、それぞれ第１変調モジュールＰＷＭＭ１、第２変調モジュールＰＷＭＭ２、第３変調モジュールＰＷＭＭ３及び第４変調モジュールＰＷＭＭ４に伝送するためのものである。第１出力端子Ｏｕｔ１を例とし、第１変調モジュールＰＷＭＭ１は第１出力端子Ｏｕｔ１に電気的に接続され、且つ第１駆動制御信号の制御によってオン又はオフになって第１出力端子Ｏｕｔ１と共通電圧信号線ＧＮＤＬとの間をオン又はオフすることができる。第１変調モジュールＰＷＭＭ１がオンになる場合、共通電圧信号線ＧＮＤＬ、第１出力端子Ｏｕｔ１、第１出力端子Ｏｕｔ１に電気的に接続される発光ユニット１０４及び駆動電圧信号線ＶＬＥＤＬが信号回路を構成し、発光ユニット１０４が動作し、第１変調モジュールＰＷＭＭ１がオフになる場合、上記信号回路がオフになって発光ユニット１０４が動作しない。このように、第１変調モジュールＰＷＭＭ１は第１駆動制御信号の制御によって発光ユニット１０４を流れる電流を変調して、発光ユニット１０４を流れる電流がパルス幅変調信号を呈するようにすることができる。第１変調モジュールＰＷＭＭ１は第１駆動制御信号に基づいて発光ユニット１０４を流れるパルス幅変調信号のデューティ比などの要素を変調して、更に発光ユニット１０４の動作状態を制御することができる。発光ユニット１０４がＬＥＤを備える場合、パルス幅変調信号のデューティ比を増加させることにより、ＬＥＤの１つの表示フレーム内での総発光時間を延ばして、更にＬＥＤの該表示フレーム内での合計発光輝度を向上させて、発光基板３００の該領域での輝度を増加させることができ、それとは逆に、パルス幅変調信号のデューティ比を減少させることにより、ＬＥＤの１つの表示フレーム内での総発光時間を短縮して、更にＬＥＤの該表示フレーム内での合計発光輝度を低下させて、発光基板３００の該領域での輝度を減少させることができ、それにより第１出力端子Ｏｕｔ１に電気的に接続される発光ユニット１０４の輝度の制御を実現する。類似の方式で第２出力端子Ｏｕｔ２、第３出力端子Ｏｕｔ３、第４出力端子Ｏｕｔ４にそれぞれ電気的に接続される発光ユニット１０４の輝度をそれぞれ制御することにより、発光基板３００内の各発光ユニット１０４の輝度の制御を実現することができる。

【0081】

図９に図７における発光基板３００の１列の発光領域００１の部分拡大図を示し、図１０に図９における破線枠内の更なる拡大図を示す。図９及び図１０に示すように、第１パッド１０７に図７に示される駆動回路１０３が取り付けられ、且つ第１パッド１０７が該駆動回路１０３に電気的に接続される。第２パッド１０８は２つのサブパッドを含み、２つのサブパッドが例えばそれぞれ発光ユニット１０４の陽極及び陰極に電気的に接続される。第１パッド１０７は駆動回路１０３の１０個の端子に対応する位置に１０個のサブパッドがそれぞれ設置され、それらはそれぞれ４つの出力端子Ｏｕｔ１～Ｏｕｔ４を取り付けるためのものであって４つの出力端子Ｏｕｔ１～Ｏｕｔ４に電気的に接続される第１～第４サブパッド、電源端子Ｖｃｃを取り付けるためのものであって電源端子Ｖｃｃに電気的に接続される第５サブパッド、２つの共通電圧端子ＧＮＤを取り付けるためのものであって２つの共通電圧端子ＧＮＤにそれぞれ電気的に接続される第６及び第７サブパッド、アドレス端子Ｄｉ＿ｉｎを取り付けるためのものであってアドレス端子Ｄｉ＿ｉｎに電気的に接続される第８サブパッド、中継端子Ｄｉ＿ｏｕｔを取り付けるためのものであって中継端子Ｄｉ＿ｏｕｔに電気的に接続される第９サブパッド、及びデータ端子Ｄａｔａを取り付けるためのものであってデータ端子Ｄａｔａに電気的に接続される第１０サブパッドである。第４サブパッドが配線を介して第２パッド１０８の２つのサブパッドに接続されることにより、駆動信号を第４端子Ｏｕｔ４に電気的に接続される発光ユニット１０４に伝送する。第５サブパッドが電源信号線ＶｃｃＬに接続されることにより、電源信号線ＶｃｃＬ上の電源電圧信号を電源端子Ｖｃｃに伝送する。第６及び第７サブパッドが共通電圧信号線ＧＮＤＬに接続されることにより、共通電圧信号線ＧＮＤＬ上の共通電圧信号を２つの共通電圧端子ＧＮＤに伝送する。第８サブパッドがアドレス信号線ＡＤＤＲＬに接続されることにより、アドレス信号線ＡＤＤＲＬ上のアドレス信号をアドレス端子Ｄｉ＿ｉｎに伝送する。第９サブパッドが縦続接続配線に接続されることにより、１つの時間帯内で中継信号を該駆動回路１０３に縦続接続される次段の駆動回路１０３のアドレス信号として出力する。第１０サブパッドがデータ駆動信号線ＤａｔａＬに接続されることにより、データ駆動信号線ＤａｔａＬ上のデータ駆動信号をデータ端子Ｄａｔａに伝送する。

【0082】

本開示の複数の実施例に係る発光基板、例えば発光基板１００、発光基板２００、発光基板３００において、各駆動電圧信号線ＶＬＥＤＬとそれに隣接する他の信号線との間隔を０．２ｍｍ以上にする必要がある。これは、駆動電圧信号線ＶＬＥＤＬ上の電圧が比較的高い（例えば、約１０～５０Ｖ）が、該駆動電圧信号線ＶＬＥＤＬに隣接する他の信号線電圧が一般的に比較的低く、間隔が小さすぎると回路破壊などの不良現象が生じやすいためである。発光基板上の他の信号線間の間隔がプロセス限界によって設計されてもよく、本開示の実施例はこれを具体的に限定しない。例えば、プロセス限界が２０ｕｍである場合、発光基板上の他の信号線間の間隔が２０ｕｍであってもよい。

【0083】

第１導電部１０５及び第２導電部１０６の材料は任意の適切な導電材料であってもよく、本開示の実施例はこれを具体的に限定しない。例えば、第１導電部１０５及び第２導電部１０６の材料は銅を含む。一例では、第１導電部１０５と第２導電部１０６はＣｕとＣｕＮｉとの積層であってもよい。積層の基板１０１に近接する側はＣｕ層であり、その厚さが例えば２ｕｍであってもよく、Ｃｕが電気信号伝送チャネルとしての好適な材料である。積層の基板１０１から離れる側はＣｕＮｉ層であり、その厚さが例えば０．６ｕｍであってもよく、ＣｕＮｉ層はＣｕ層を保護して抵抗率の低いＣｕ層の表面が露出して酸化されることを防止するためのものであってもよい。別の例では、第１導電部１０５と第２導電部１０６は例えばＭｏＮｂ／Ｃｕ／ＭｏＮｂの積層であってもよく、積層の基板１０１に近接する側はＭｏＮｂ層であり、その厚さが約３００Å程度であり、主に積層と基板１０１との接着力を強化するためのものであり、積層の中間層はＣｕ層であり、Ｃｕが電気信号伝送チャネルの好適な材料であり、積層の基板１０１から離れる側はＭｏＮｂ層であり、その厚さが約２００Å程度であり、ＭｏＮｂ層は中間Ｃｕ層を保護して抵抗率の低い中間Ｃｕ層の表面が露出して酸化されることを防止するためのものであってもよい。

【0084】

上記いずれか１つの実施例に説明される発光基板は複数のフレキシブル回路基板１１０を更に備えてもよく、図１１Ａに複数のフレキシブル回路基板１１０と信号線との接続関係を示し、図１１Ｂに図１１Ａにおける領域Ｉの部分拡大図即ち１つのフレキシブル回路基板１１０と信号線との接続関係を示す。図１１Ａ及び図１１Ｂに示すように、フレキシブル回路基板１１０は発光基板上のバインディング領域内に設置され、且つバインディング領域におけるバインディング電極１２０により第１導電部１０５の各信号線に電気的に接続される。図２の例では、フレキシブル回路基板１１０が第１導電部１０５の駆動電圧信号線ＶＬＥＤＬ、アドレス信号線ＡＤＤＲＬ、電源信号線ＰｗｒＬ、共通電圧信号線ＧＮＤＬ、フィードバック信号線ＦＢＬ及びシールドリングＧＮＤ ＥＳＤ Ｒｉｎｇに電気的に接続され、フレキシブル回路基板１１０が共通電圧信号線ＧＮＤＬ及びシールドリングＧＮＤ ＥＳＤ Ｒｉｎｇに同じ信号を供給する。図７の例では、フレキシブル回路基板１１０が第１導電部１０５の駆動電圧信号線ＶＬＥＤＬ、アドレス信号線ＡＤＤＲＬ、電源信号線ＶｃｃＬ、データ駆動信号線ＤａｔａＬ、共通電圧信号線ＧＮＤＬ、フィードバック信号線ＦＢＬ及びシールドリングＧＮＤ ＥＳＤ Ｒｉｎｇに電気的に接続され、フレキシブル回路基板１１０が共通電圧信号線ＧＮＤＬ及びシールドリングＧＮＤ ＥＳＤ Ｒｉｎｇに同じ信号を供給する。図１１Ｂに最終行の発光領域即ちＭ行目の発光領域のみを示し、４列の発光領域即ちｋ列目の発光領域、ｋ＋１列目の発光領域、ｋ＋２列目の発光領域、ｋ＋３列目の発光領域を示し、且つそれぞれ破線枠で各列の発光領域の占有した領域を示す。この４列の発光領域がＮ列の発光領域における隣接するいずれか４列の発光領域であってもよい。各列の発光領域は発光ユニット１０４を含む。各信号線（簡潔のために、図面に駆動電圧信号線ＶＬＥＤＬ及び共通電圧信号線ＧＮＤＬのみを示す）はいずれも第１方向Ｄ１に沿って延在する直線部分１１６及び折り曲げ部分１１７を含み、折り曲げ部分１１７がファンアウト領域１１４内に位置し、各信号線がその折り曲げ部分１１７によりバインディング電極１２０に接続され、バインディング電極１２０がフレキシブル回路基板１１０に接続され、それにより各信号線とフレキシブル回路基板１１０との電気的接続を実現する。各信号線の折り曲げ部分１１７の第２方向Ｄ２に沿った幅が隣接する２列の発光領域の第２方向Ｄ２に沿った幅よりも小さい。図１１におけるｋ列目の発光領域を例とし、駆動電圧信号線ＶＬＥＤＬの折り曲げ部分１１７の第２方向Ｄ２に沿った幅Ｔ１が隣接する２列（例えば、ｋ列目及びｋ＋１列目）の発光領域の第２方向Ｄ２に沿った幅Ｔ２よりも小さい。ファンアウト領域１１４内で、各信号線の直線部分１１６と折り曲げ部分１１７とがなす夾角は８０°～１００°である。一例では、各信号線の直線部分１１６と折り曲げ部分１１７とがなす夾角は９０°である。関連技術において、各フレキシブル回路基板が５～１５列の発光領域に対応し、即ち各フレキシブル回路基板が５～１５列の発光領域内の信号線に電気的に接続される。そして、本願では、フレキシブル回路基板１１０の数を増加させることにより、各フレキシブル回路基板を３～８列の発光領域００１に対応させ、即ち各フレキシブル回路基板１１０を３～８列の発光領域００１内の信号線に電気的に接続させる。例えば、図１１Ｂの例では、各フレキシブル回路基板１１０が４列の発光領域００１内の信号線に電気的に接続される。フレキシブル回路基板１１０の数を増加させて信号線のほぼ直角の折り曲げ設計と組み合わせることにより、各信号線がほぼ直線の方式でバインディング領域まで延在してフレキシブル回路基板１１０に接続されるようにすることができる。関連技術に比べて、本開示の実施例に係る発光基板のファンアウト領域１１４は比較的狭い幅を有し、それにより発光基板の下枠の幅を減少させることができ、狭枠化を実現することに役立つ。

【0085】

図１２に例示的なものとして各発光ユニット１０４のいくつかの代替の配置方式を示す。各発光ユニット１０４は互いに接続される複数の発光素子を備え、該複数の発光素子の第１端が駆動電圧信号線ＶＬＥＤＬに電気的に接続され、該複数の発光素子の第２端が駆動回路１０３の出力端子Ｏｕｔに電気的に接続される。図１２（ａ）には各発光ユニット１０４が互いに直列接続される４つの発光素子を備え、該４つの発光素子が１列＊４行に配置される場合を示し、図１２（ｂ）には各発光ユニット１０４が互いに直列接続される４つの発光素子を備え、該４つの発光素子が２列＊２行に配置される場合を示し、図１２（ｃ）には各発光ユニット１０４が互いに直列接続される９つの発光素子を備え、該９つの発光素子が３列＊３行に配置される場合を示す。当然ながら、各発光ユニット１０４における複数の発光素子は上記配置方式に限らず、それらは任意の適切な方式で配置されてもよい。一例では、各発光ユニット１０４における複数の発光素子は互いに並列接続されてもよい。別の例では、各発光ユニット１０４における複数の発光素子は直列及び並列に結合されてもよい。各発光ユニット１０４に含まれる発光素子の数は実際の必要に応じて決定されてもよく、例えば発光基板の寸法及び必要な輝度によって決定される。各発光素子は有機発光ダイオード又は無機発光ダイオードであってもよい。いくつかの実施例では、各発光素子はミニ発光ダイオード（Ｍｉｎｉ ＬＥＤ）又はマイクロ発光ダイオード（Ｍｉｒｃｏ ＬＥＤ）であってもよい。ミニ発光ダイオードの寸法は例えば１００マイクロメートル～５００マイクロメートルの範囲内にあり、マイクロ発光ダイオードの寸法は例えば１００マイクロメートルよりも小さい。本開示の実施例は発光ユニット１０４の発光素子のタイプ及び寸法を制限しない。ミニ発光ダイオード又はマイクロ発光ダイオードを発光ユニット１０４の発光素子として利用し、且つ各発光ユニット１０４の輝度の独立制御と組み合わせて、高ダイナミックレンジ（ＨＤＲ、Ｈｉｇｈ－Ｄｙｎａｍｉｃ Ｒａｎｇｅ）表示を実現することができる。このような発光基板が表示装置に応用される場合、表示装置のコントラストを著しく向上させることができる。

【0086】

図１３に示すように、本開示の各実施例に係る発光基板はバッファ層１１２及び第１絶縁層１１３を更に備えてもよい。バッファ層１１２が第１導電部１０５及び第２導電部１０６の位置する層と基板１０１との間に位置し、第１絶縁層１１３が第１導電部１０５及び第２導電部１０６の位置する層の基板１０１から離れる側に位置する。バッファ層１１２は第１導電部１０５及び第２導電部１０６を製造する際に基板１０１に与えた応力を減少させるためのものであってもよく、それにより基板１０１が曲げ変形することを回避することができ、バッファ層１１２は更に基板１０１中の不純物が第１導電部１０５及び第２導電部１０６の導電性能に与えた悪影響を回避することができる。バッファ層１１２は任意の適切な材料であってもよく、例えばＳｉＮであってもよい。第１絶縁層１１３は第１導電部１０５及び第２導電部１０６が環境中の水や酸素などにより酸化腐食されないように保護することができる。第１絶縁層１１３の材料は有機材料、無機材料又は有機材料と無機材料との組合せであってもよく、第１絶縁層１１３は単一の膜層であってもよく、複数の膜層を含んでもよい。基板１０１はプラスチック基板、シリコン基板、セラミック基板、ガラス基板、石英基板などの任意の適切な基板であってもよく、本開示の実施例は基板１０１の材料を制限しない。選択肢として、発光基板は第２絶縁層１１５を更に備えてもよく、第２絶縁層１１５が第１絶縁層１１３の基板１０１から離れる側に位置する。第２絶縁層１１５の材料は有機材料、無機材料又は有機材料と無機材料との組合せであってもよく、第２絶縁層１１５は単一の膜層であってもよく、複数の膜層を含んでもよい。

【0087】

本開示の別の態様によれば、バックライトを提供し、図１４にバックライト４００のブロック図を示し、該バックライト４００は上記いずれか１つの実施例に説明される発光基板を備える。該バックライト４００は表示装置におけるバックライトとして表示装置における表示パネルに表示光源を提供することができる。当然ながら、バックライト４００は光源を必要とする任意の他の装置に用いられてもよく、本開示の実施例はバックライト４００の用途を具体的に限定しない。

【0088】

バックライト４００は上記各実施例に説明される発光基板とほぼ同じ技術的効果を有してもよいため、簡潔のために、ここでバックライト４００の技術的効果についての詳細な説明は省略する。

【0089】

本開示の更に別の態様によれば、表示装置を提供し、図１５に表示装置５００のブロック図を示し、該表示装置５００は上記いずれか１つの実施例に説明される発光基板を備える。いくつかの実施例では、該表示装置５００は液晶パネルと、該液晶パネルの非表示側に設置されるバックライトとを備える液晶表示装置であってもよく、バックライトは上記いずれか１つの実施例に説明される発光基板を含み、例えば表示操作のためにＨＤＲ調光を実現するためのものであってもよい。該液晶表示装置はより均一なバックライト輝度を有し、より高い表示コントラストを有してもよい。表示装置５００は任意の適切な表示装置であってもよく、携帯電話、タブレットコンピュータ、テレビ、ディスプレイ、ノートパソコン、デジタルフォトフレーム、カーナビゲーション、電子書籍などの表示機能を有する任意の製品又は部材を含むが、それらに限らない。

【0090】

表示装置５００は上記各実施例に説明される発光基板とほぼ同じ技術的効果を有してもよいため、簡潔のために、ここで表示装置５００の技術的効果についての詳細な説明は省略する。

【0091】

本開示の更なる態様によれば、発光基板の製造方法を提供し、図１６に該方法６００のフローチャートを示し、該方法６００は上記いずれか１つの実施例に説明される発光基板に適用される。図２、図７及び図１６を参照し、方法６００は下記ステップＳ６０１～Ｓ６０３を含んでもよい。

【0092】

Ｓ６０１ 基板１０１を供給する。

【0093】

Ｓ６０２ 基板１０１上に導電層を形成し、導電層をパターニングすることにより第１導電部１０５と、複数のパッド１０７及び１０８を含む第２導電部１０６とを同時に形成する。

【0094】

Ｓ６０３ 基板１０１上に複数の駆動回路１０３及び複数の発光ユニット１０４を取り付けることによりアレイ状に配置される複数の発光領域１０２を形成し、各発光領域１０２が駆動回路１０３と、該駆動回路１０３に接続される少なくとも１つの発光ユニット１０４とを含む。第１導電部１０５は電気信号を各発光領域１０２内の駆動回路１０３及び少なくとも１つの発光ユニット１０４に伝送するように構成される。

【0095】

以下、１つの具体的な例によって方法６００における各ステップをより詳しく説明する。

【0096】

まず、基板１０１を供給する。基板１０１はプラスチック基板、シリコン基板、セラミック基板、ガラス基板、石英基板などの任意の適切な基板であってもよく、本開示の実施例は基板１０１の材料を制限しない。

【0097】

その後、基板１０１上に例えばマグネトロンスパッタ法によりバッファ層１１２を形成する。バッファ層１１２はその後で第１導電部１０５及び第２導電部１０６を製造する際に基板１０１に与えた応力を減少させるためのものであってもよく、それにより基板１０１が曲げ変形することを回避することができ、バッファ層１１２は更に基板１０１中の不純物がその後で形成された第１導電部１０５及び第２導電部１０６の導電性能に与えた悪影響を回避することができる。バッファ層１１２は任意の適切な材料であってもよく、例えばＳｉＮであってもよい。

【0098】

次に、基板１０１上にマグネトロンスパッタ法又は電気めっき法により導電層を形成し、導電層をパターニングすることにより第１導電部１０５及び第２導電部１０６を同時に形成する。第１導電部１０５は以上に記載の駆動電圧信号線ＶＬＥＤＬ、アドレス信号線ＡＤＤＲＬ、縦続接続配線１１１、電源信号線ＶｃｃＬ、データ駆動信号線ＤａｔａＬ、共通電圧信号線ＧＮＤＬ、フィードバック信号線ＦＢＬ及び選択可能なシールドリングＧＮＤ ＥＳＤ Ｒｉｎｇを含んでもよい。第２導電部１０６は駆動回路１０３を取り付けるための第１パッド１０７と、発光ユニット１０４を取り付けるための第２パッド１０８と、を含む。単回のマグネトロンスパッタの厚さが一般的に１μｍを超えないため、１μｍを超える導電層を製造するとき、一般的に複数回のスパッタリングにより形成する必要がある。一例では、第１導電部１０５及び第２導電部１０６の形成過程は、まず様々な電気信号を伝達するようにバッファ層１１２上に例えば２ｕｍ厚さのＣｕ層を形成し、その後、Ｃｕ層上に例えば０．６ｕｍ厚さのＣｕＮｉ層を形成し、該ＣｕＮｉ層はＣｕ層を保護して抵抗率の低いＣｕ層の表面が露出して酸化されることを防止するためのものであってもよいと説明されてもよい。別の例では、第１導電部１０５及び第２導電部１０６の形成過程は、まずバッファ層１１２上に約３００Å厚さのＭｏＮｂ層を形成し、該ＭｏＮｂ層が膜層と基板１０１との接着力を強化するためのものであり、その後、様々な電気信号を伝達するためにＭｏＮｂ層上にＣｕ層を形成し、最後に、Ｃｕ層上に約２００Å厚さのＭｏＮｂ層を形成することにより中間のＣｕ層を保護して抵抗率の低い中間Ｃｕ層の表面が露出して酸化されることを防止すると説明されてもよい。電気めっき法により基板１０１上に第１導電部１０５及び第２導電部１０６を形成するとき、まずＭｏＮｉＴｉによりシード層を形成することで後続の電気めっきプロセスにおける金属結晶粒の核形成密度を向上させ、その後、電気めっきにより抵抗率の低いＣｕ層を製造し、次に酸化防止層を製造し、材料がＭｏＮｉＴｉであってもよい。導電層が洗浄、コーティング、ベーク、フォトリソグラフィ、現像、ハードベーク、エッチング、剥離などのプロセスを経た後、第１導電部１０５及び第２導電部１０６が形成される。同一層に位置する第１導電部１０５及び第２導電部１０６を製造するために２枚のマスクを用いるだけでよく、関連技術における少なくとも３枚のマスクにより異なる層に位置する導電構造を形成することに比べて、必要なマスクの数を減少させて、製造プロセスを簡素化して、生産コストを削減することができる。

【0099】

その後、第１導電部１０５及び第２導電部１０６の位置する層の基板１０１から離れる側にマグネトロンスパッタ法により第１絶縁層１１３を形成する。第１絶縁層１１３は第１導電部１０５と第２導電部１０６が環境中の水や酸素などにより酸化腐食されないように保護するためのものであってもよい。第１絶縁層１１３の材料は有機材料、無機材料又は有機材料と無機材料との組合せであってもよく、第１絶縁層１１３は単一の膜層であってもよく、複数の膜層を含んでもよい。

【0100】

選択肢として、更に第１絶縁層１１３の基板１０１から離れる側に第２絶縁膜層をコーティングしてもよく、該第２絶縁膜層に対して硬化、露光、現像、エッチングなどの種々の処理を行うことにより、第２絶縁層１１５を形成する。第２絶縁層１１５の材料は有機材料、無機材料又は有機材料と無機材料との組合せであってもよく、第２絶縁層１１５は単一の膜層であってもよく、複数の膜層を含んでもよい。発光基板上に第２絶縁層１１５が形成される場合、第２絶縁層１１５及び第１絶縁層１１３をエッチングすることにより複数のビアを形成する。

【0101】

最後に、発光基板を規定された外形に切断することにより、駆動回路１０３及び発光ユニット１０４がそれぞれ上記複数のビアにより第２導電部１０６の第１パッド１０７及び第２パッド１０８に電気的に接続されるようにし、それにより駆動回路１０３及び発光ユニット１０４を対応のパッドに取り付ける。第１導電部１０５の各信号線がバインディング領域でのフレキシブル回路基板１１０に接続されることにより、駆動回路１０３とフレキシブル回路基板１１０との電気的接続を実現し、最終的に必要な発光基板を得る。

【0102】

該方法６００の実現する技術的効果は上記各実施例に説明される発光基板の技術的効果を参照してもよく、従って、簡潔のために、ここで方法６００の技術的効果についての詳細な説明は省略する。

【0103】

本開示の説明において、用語「上」、「下」、「左」、「右」などで示される方位又は位置関係は図面に示される方位又は位置関係であり、本開示を説明しやすくするためのものに過ぎず、本開示は必ず特定の方位で構成及び操作しなければならないように求められるものではなく、従って、本開示を制限するものと理解されるべきではない。

【0104】

本明細書の説明において、参照用語「１つの実施例」、「別の実施例」などの説明は該実施例を参照して説明した具体的な特性、構造、材料又は特徴が本開示の少なくとも１つの実施例に含まれることを意味する。本明細書において、上記用語の模式的な説明は必ずしも同じ実施例又は例に対するものであるとは限らない。且つ、説明される具体的な特性、構造、材料又は特徴はいずれか１つ又は複数の実施例又は例において適切な方式で組み合わせられてもよい。また、互いに矛盾しない限り、当業者が本明細書に説明される異なる実施例又は例及び異なる実施例又は例の特性を結合及び組み合わせすることができる。また、説明すべきことは、本明細書において、用語「第１」、「第２」は説明のためのものに過ぎず、相対重要性を指示又は暗示するもの又は示される技術的特徴の数を暗に指すものと理解されるべきではない。

【0105】

当業者であれば理解されるように、図面に特定の順序で本開示における方法の各ステップを説明したが、文脈に明確に説明しない限り、必ず該特定の順序でこれらのステップを実行しなければならないように求められ、又はそのように暗示するのではない。追加又は代替のものとして、複数のステップを１つのステップに統合して実行し、及び／又は１つのステップを複数のステップに分解して実行してもよい。また、ステップの間に他の方法ステップを挿入してもよい。挿入されたステップは本明細書に説明される方法の改良などを示してもよく、又は該方法に関わらないものであってもよい。また、次のステップが始まる前に、与えられたステップがまだ完全に完了していない可能性がある。

【0106】

以上の説明は単に本開示の具体的な実施形態であるが、本開示の保護範囲はこれに限らない。当業者が本開示に開示される技術的範囲内で容易に想到し得る変更又は置換は、いずれも本開示の保護範囲内に含まれるべきである。従って、本開示の保護範囲は前記特許請求の範囲に準じるべきである。

【符号の説明】

【0107】

００１ 発光領域
１００ 発光基板
１０１ 基板
１０２ 発光領域
１０３ 駆動回路
１０４ 発光ユニット
１０５ 第１導電部
１０６ 第２導電部
１０７ 第１パッド
１０８ 第２パッド
１０９ 配線
１１０ フレキシブル回路基板
１１１ 縦続接続配線
１１２ バッファ層
１１３ 第１絶縁層
１１４ ファンアウト領域
１１５ 第２絶縁層
１１６ 直線部分
１１７ 折り曲げ部分
１１８ 第１接続部
１１９ 第２接続部
１２０ バインディング電極

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11A】

【図11B】

【図12(a)】

【図12(b)】

【図12(c)】

【図13】

【図14】

【図15】

【図16】

【国際調査報告】