IP Force 特許公報掲載プロジェクト 2022.1.31 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ 京東方科技集團股▲ふん▼有限公司の特許一覧 ▶ 合肥▲シン▼晟光▲電▼科技有限公司の特許一覧

特表2024-533934発光基板及びその製造方法、バックライト、表示装置
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2024-09-18
(54)【発明の名称】発光基板及びその製造方法、バックライト、表示装置
(51)【国際特許分類】
   G02F 1/13357 20060101AFI20240910BHJP
   G09F 9/30 20060101ALI20240910BHJP
   G09F 9/00 20060101ALI20240910BHJP
   F21S 2/00 20160101ALI20240910BHJP
   F21V 19/00 20060101ALI20240910BHJP
   F21V 23/00 20150101ALI20240910BHJP
   H05K 1/02 20060101ALI20240910BHJP
   F21Y 115/10 20160101ALN20240910BHJP
   F21Y 105/14 20160101ALN20240910BHJP
【FI】
G02F1/13357
G09F9/30 338
G09F9/00 338
G09F9/00 309A
G09F9/30 348A
G09F9/00 346D
G09F9/00 336G
F21S2/00 482
F21V19/00 150
F21V19/00 170
F21V23/00 140
H05K1/02 N
F21Y115:10
F21Y105:14
【審査請求】有
【予備審査請求】未請求
(21)【出願番号】P 2024501579
(86)(22)【出願日】2021-07-30
(85)【翻訳文提出日】2024-01-11
(86)【国際出願番号】 CN2021109837
(87)【国際公開番号】W WO2023004798
(87)【国際公開日】2023-02-02
(81)【指定国・地域】
(71)【出願人】
【識別番号】510280589
【氏名又は名称】京東方科技集團股▲ふん▼有限公司
【氏名又は名称原語表記】BOE TECHNOLOGY GROUP CO.,LTD.
【住所又は居所原語表記】No.10 Jiuxianqiao Rd.,Chaoyang District,Beijing 100015,CHINA
(71)【出願人】
【識別番号】512282165
【氏名又は名称】合肥▲シン▼晟光▲電▼科技有限公司
【氏名又は名称原語表記】HEFEI XINSHENG OPTOELECTRONICS TECHNOLOGY CO.,LTD.
【住所又は居所原語表記】Xinzhan Industrial Park,Hefei,Anhui,230012,P.R.CHINA
(74)【代理人】
【識別番号】100108453
【弁理士】
【氏名又は名称】村山 靖彦
(74)【代理人】
【識別番号】100110364
【弁理士】
【氏名又は名称】実広 信哉
(72)【発明者】
【氏名】▲劉▼ ▲純▼建
(72)【発明者】
【氏名】▲ハオ▼ ▲衛▼
(72)【発明者】
【氏名】▲許▼ ▲鄒▼明
(72)【発明者】
【氏名】田 健
(72)【発明者】
【氏名】▲呉▼ 信涛
(72)【発明者】
【氏名】雷 杰
(72)【発明者】
【氏名】王 杰
(72)【発明者】
【氏名】▲張▼ 建英
(72)【発明者】
【氏名】范 文金
(72)【発明者】
【氏名】徐 佳▲偉▼
(72)【発明者】
【氏名】李 ▲楽▼
(72)【発明者】
【氏名】▲張▼ 健
【テーマコード(参考)】
2H391
3K013
3K014
3K244
5C094
5E338
5G435
【Fターム(参考)】
2H391AA03
2H391AB04
2H391CB13
3K013AA06
3K013BA01
3K013CA05
3K013CA16
3K014AA01
3K244AA01
3K244BA21
3K244BA31
3K244CA01
3K244DA01
3K244DA19
3K244HA03
3K244HA04
3K244HA06
3K244HA07
5C094AA06
5C094AA32
5C094AA43
5C094AA44
5C094AA53
5C094BA02
5C094BA23
5C094CA19
5C094DA15
5C094DB01
5C094DB04
5C094FA01
5C094FA02
5C094FA03
5C094GB10
5C094HA05
5C094HA08
5C094JA08
5C094JA09
5E338CC04
5E338CD12
5E338EE13
5E338EE32
5G435AA16
5G435AA17
5G435BB04
5G435CC09
5G435EE25
5G435EE31
5G435GG32
5G435KK09
5G435LL04
5G435LL07
5G435LL08
5G435LL17
(57)【要約】
本開示は発光基板及びその製造方法、バックライト及び表示装置を提供する。該発光基板は、アレイ状に配置される複数の発光領域を含み、前記複数の発光領域のそれぞれが駆動回路と、前記駆動回路に接続される少なくとも1つの発光ユニットとを含む基板と、前記基板上に位置し、且つ各発光領域内の前記駆動回路及び前記少なくとも1つの発光ユニットに接続される第1導電部と、前記基板上に位置し、且つ複数のパッドを含む第2導電部と、を備える。前記第1導電部と前記第2導電部が同一層に位置する。
【特許請求の範囲】
【請求項1】
発光基板であって、
アレイ状に配置される複数の発光領域を含み、前記複数の発光領域のそれぞれが駆動回路と、前記駆動回路に接続される少なくとも1つの発光ユニットとを含む基板と、
前記基板上に位置し、且つ各発光領域内の前記駆動回路及び前記少なくとも1つの発光ユニットに接続される第1導電部と、
前記基板上に位置し、且つ複数のパッドを含む第2導電部と、を備え、
前記第1導電部と前記第2導電部が同一層に位置する発光基板。
【請求項2】
前記複数の発光領域は第1方向に沿ってM行に配置され、且つ前記第1方向に交差する第2方向に沿ってN列に配置され、MとNがいずれも1以上の正の整数であり、
前記第1導電部は前記第1方向に沿って延在するN本の駆動電圧信号線及びN本の共通電圧信号線を含み、各列の発光領域は1本の駆動電圧信号線と1本の共通電圧信号線を含み、
各列の発光領域内で、前記駆動電圧信号線が該列の発光領域内の各発光ユニットの第1端に接続され、前記共通電圧信号線が該列の発光領域内の各駆動回路に接続され、
各列の発光領域内で、前記駆動電圧信号線、前記発光ユニット、前記駆動回路及び前記共通電圧信号線が前記第2方向に沿って順次配列される請求項1に記載の発光基板。
【請求項3】
前記駆動電圧信号線、前記発光ユニット、前記駆動回路及び前記共通電圧信号線の前記基板上での正投影が互いにオーバーラップしない請求項2に記載の発光基板。
【請求項4】
各駆動回路はアレイ状に配置される複数の端子を備え、前記複数の端子が前記第2方向に沿って少なくとも2列に配列され、
前記複数の端子は少なくとも1つの出力端子及び少なくとも1つの共通電圧端子を含み、前記少なくとも1つの出力端子と前記少なくとも1つの共通電圧端子が前記複数の端子の異なる列に位置し、
各列の発光領域内で、各駆動回路の前記少なくとも1つの出力端子が該駆動回路に接続される前記少なくとも1つの発光ユニットの第2端に1対1で対応して接続され、各駆動回路の前記少なくとも1つの共通電圧端子が該列の発光領域内の前記共通電圧信号線に接続される請求項2又は3に記載の発光基板。
【請求項5】
前記複数の端子はアドレス端子、中継端子及び電源端子を更に含み、
各列の発光領域内の各駆動回路が順次縦続接続され、i段目の駆動回路の前記アドレス端子が前記i段目の駆動回路のi-1段目の駆動回路に近接する側に位置し、i段目の駆動回路の前記中継端子が前記i段目の駆動回路のi+1段目の駆動回路に近接する側に位置し、1<i<Mであってiが正の整数であり、
前記アドレス端子がアドレス信号を受信するように構成され、前記中継端子が中継信号を出力するように構成され、前記電源端子が電源電圧信号を受信するように構成される請求項4に記載の発光基板。
【請求項6】
前記第1導電部の延在方向が前記駆動回路の縦続接続方向に平行する請求項5に記載の発光基板。
【請求項7】
前記駆動回路の複数の端子が前記第2方向に沿って第1列及び第2列に配置され、各列の発光領域内で、前記駆動回路の1列目の端子が前記駆動回路の前記駆動電圧信号線に隣接する側に位置し、前記駆動回路の2列目の端子が前記駆動回路の前記共通電圧信号線に隣接する側に位置する請求項5に記載の発光基板。
【請求項8】
前記第1導電部はN本の電源信号線を更に含み、各列の発光領域は1本の電源信号線を含み、各電源信号線は本体部分と第1接続部を含み、前記電源信号線の本体部分が前記第1方向に沿って延在し、
各列の発光領域内で、前記電源信号線が前記第1接続部により該列の発光領域内の各駆動回路の前記電源端子に接続され、且つ前記1列目の端子の前記基板上での正投影と前記2列目の端子の前記基板上での正投影がそれぞれ前記電源信号線の前記基板上での正投影の両側に位置する請求項7に記載の発光基板。
【請求項9】
前記第1導電部は前記第1方向に沿って延在するN本のアドレス信号線を更に含み、各列の発光領域は1本のアドレス信号線を含み、各列の発光領域内で、前記アドレス信号線が1段目の駆動回路の前記アドレス端子に接続される請求項8に記載の発光基板。
【請求項10】
前記第1導電部は前記第1方向に沿って延在する縦続接続配線を更に含み、前記縦続接続配線が各列の発光領域内の縦続接続された隣接する2つの駆動回路の間に位置し、且つi段目の駆動回路の前記中継端子が前記縦続接続配線を介してi+1段目の駆動回路の前記アドレス端子に接続される請求項9に記載の発光基板。
【請求項11】
前記第1導電部は前記第1方向に沿って延在するN本のフィードバック信号線を更に含み、各列の発光領域は1本のフィードバック信号線を含み、各列の発光領域内で、前記フィードバック信号線が最終段の駆動回路の前記中継端子に接続され、且つ前記フィードバック信号線が少なくとも部分的に該列の発光領域内の前記共通電圧信号線の前記駆動回路から離れる側に位置する請求項10に記載の発光基板。
【請求項12】
前記駆動電圧信号線、前記アドレス信号線、前記縦続接続配線、前記電源信号線、前記共通電圧信号線及び前記フィードバック信号線の前記基板上での正投影が互いにオーバーラップしない請求項11に記載の発光基板。
【請求項13】
前記駆動回路の前記複数の端子は前記アドレス端子、前記電源端子、前記共通電圧端子及び前記出力端子を含み、
前記1列目の端子は前記出力端子と前記アドレス端子を含み、前記2列目の端子は前記共通電圧端子と前記電源端子を含む請求項8~12のいずれか1項に記載の発光基板。
【請求項14】
前記駆動回路の前記出力端子及び前記中継端子が同じ端子であり、前記駆動回路は第1時間帯内で前記出力端子により中継信号を該駆動回路に縦続接続される次段の駆動回路の前記アドレス信号として出力し、第2時間帯内で前記出力端子により該駆動回路に接続される前記少なくとも1つの発光ユニットに駆動信号を供給するように構成される請求項13に記載の発光基板。
【請求項15】
前記駆動回路の前記複数の端子はデータ端子を更に含み、前記データ端子と前記電源端子が前記複数の端子の異なる列に位置する請求項8~12のいずれか1項に記載の発光基板。
【請求項16】
前記駆動回路の出力端子の数が複数であり、且つ前記共通電圧端子の数が少なくとも1つであり、
前記1列目の端子は前記電源端子と前記複数の出力端子を含み、前記2列目の端子は前記アドレス端子、前記中継端子、前記データ端子及び前記少なくとも1つの共通電圧端子を含む請求項15に記載の発光基板。
【請求項17】
前記第1導電部はN本のデータ駆動信号線を更に含み、各列の発光領域は1本のデータ駆動信号線を含み、各データ駆動信号線は本体部分と第2接続部を含み、前記データ駆動信号線の本体部分が前記第1方向に沿って延在し、
各列の発光領域内で、前記データ駆動信号線が前記第2接続部により該列の発光領域内の各駆動回路の前記データ端子に接続され、且つ前記1列目の端子の前記基板上での正投影と前記2列目の端子の前記基板上での正投影がそれぞれ前記データ駆動信号線の前記基板上での正投影の両側に位置し、且つ前記データ駆動信号線の前記基板上での正投影が前記電源信号線の前記基板上での正投影とオーバーラップしない請求項16に記載の発光基板。
【請求項18】
前記駆動回路の前記複数の出力端子が該駆動回路に接続される複数の発光ユニットの第2端に1対1で対応して接続され、
前記駆動回路は第1時間帯内で前記中継端子により中継信号を該駆動回路に縦続接続される次段の駆動回路の前記アドレス信号として出力し、第2時間帯内で前記複数の出力端子によりそれぞれ前記複数の発光ユニットに駆動信号を供給するように構成される請求項16に記載の発光基板。
【請求項19】
前記駆動電圧信号線と、隣接する他の信号線との間隔が0.2mm以上である請求項2~18のいずれか1項に記載の発光基板。
【請求項20】
複数のフレキシブル回路基板とファンアウト領域を更に備え、
前記第1導電部の各信号線はいずれも直線部分と折り曲げ部分を含み、前記各信号線の折り曲げ部分が前記ファンアウト領域内に位置し、且つ前記各信号線がその折り曲げ部分により前記複数のフレキシブル回路基板に接続され、且つ、
各信号線の折り曲げ部分の前記第2方向に沿った幅が隣接する2列の発光領域の前記第2方向に沿った幅よりも小さい請求項2~19のいずれか1項に記載の発光基板。
【請求項21】
各信号線の前記直線部分と前記折り曲げ部分とがなす夾角は80°~100°である請求項20に記載の発光基板。
【請求項22】
前記第1導電部及び前記第2導電部の材料が銅を含む請求項1~21のいずれか1項に記載の発光基板。
【請求項23】
各発光ユニットは互いに接続される複数の発光素子を備え、前記複数の発光素子のそれぞれがミニ発光ダイオード又はマイクロ発光ダイオードを含む請求項1~22のいずれか1項に記載の発光基板。
【請求項24】
シールドリングを更に備え、前記シールドリングは前記複数の発光領域の外周を取り囲んでおり、且つ前記シールドリングが受信した電気信号は前記共通電圧信号線が受信した電気信号と同じである請求項2~23のいずれか1項に記載の発光基板。
【請求項25】
バッファ層及び絶縁層を更に備え、
前記バッファ層は前記第1導電部及び前記第2導電部の位置する層と前記基板との間に位置し、
前記絶縁層は前記第1導電部及び前記第2導電部の位置する層の前記基板から離れる側に位置する請求項1~24のいずれか1項に記載の発光基板。
【請求項26】
請求項1~25のいずれか1項に記載の発光基板を備えるバックライト。
【請求項27】
請求項1~25のいずれか1項に記載の発光基板を備える表示装置。
【請求項28】
発光基板の製造方法であって、
基板を供給することと、
前記基板上に導電層を形成し、前記導電層をパターニングすることにより第1導電部と、複数のパッドを含む第2導電部とを同時に形成することと、
前記基板上に複数の駆動回路及び複数の発光ユニットを取り付けることによりアレイ状に配置される複数の発光領域を形成し、前記複数の発光領域のそれぞれが駆動回路と、該駆動回路に接続される少なくとも1つの発光ユニットとを備えることと、を含み、
前記第1導電部が各発光領域内の前記駆動回路及び前記少なくとも1つの発光ユニットに接続される発光基板の製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は光学の技術分野に関し、特に発光基板及びその製造方法、該発光基板を備えるバックライト及び該発光基板を備える表示装置に関する。
【背景技術】
【0002】
表示技術の継続的な発展に伴い、ユーザーの表示装置のコントラスト、輝度均一性及び安定性に対する要件はますます高まっている。表示装置は一般的に液晶表示装置及び有機発光ダイオード表示装置の2種類に分けられ、液晶表示装置は軽薄化され、耐ショック性が高く、視角が広く、コントラストが高いといった利点を有するため、広く応用されている。液晶表示装置は一般的に表示パネル及びバックライトを備え、表示パネルの表示操作に光源を提供するようにバックライトが一般的に表示パネルの非表示側に設置される。液晶表示装置のコントラスト、輝度均一性及び安定性などの特性はバックライトの構造及び性能に関連する。
【発明の概要】
【0003】
本開示の一態様によれば、発光基板を提供し、アレイ状に配置される複数の発光領域を含み、前記複数の発光領域のそれぞれが駆動回路と、前記駆動回路に接続される少なくとも1つの発光ユニットとを含む基板と、前記基板上に位置し、且つ各発光領域内の前記駆動回路及び前記少なくとも1つの発光ユニットに接続される第1導電部と、前記基板上に位置し、且つ複数のパッドを含む第2導電部と、を備える。前記第1導電部と前記第2導電部が同一層に位置する。
【0004】
いくつかの実施例では、前記複数の発光領域は第1方向に沿ってM行に配置され、且つ前記第1方向に交差する第2方向に沿ってN列に配置され、MとNがいずれも1以上の正の整数である。前記第1導電部は前記第1方向に沿って延在するN本の駆動電圧信号線及びN本の共通電圧信号線を含み、各列の発光領域は1本の駆動電圧信号線と1本の共通電圧信号線を含み、各列の発光領域内で、前記駆動電圧信号線が該列の発光領域内の各発光ユニットの第1端に接続され、前記共通電圧信号線が該列の発光領域内の各駆動回路に接続され、各列の発光領域内で、前記駆動電圧信号線、前記発光ユニット、前記駆動回路及び前記共通電圧信号線が前記第2方向に沿って順次配列される。
【0005】
いくつかの実施例では、前記駆動電圧信号線、前記発光ユニット、前記駆動回路及び前記共通電圧信号線の前記基板上での正投影が互いにオーバーラップしない。
【0006】
いくつかの実施例では、各駆動回路はアレイ状に配置される複数の端子を備え、前記複数の端子が前記第2方向に沿って少なくとも2列に配列される。前記複数の端子は少なくとも1つの出力端子及び少なくとも1つの共通電圧端子を含み、前記少なくとも1つの出力端子と前記少なくとも1つの共通電圧端子が前記複数の端子の異なる列に位置する。各列の発光領域内で、各駆動回路の前記少なくとも1つの出力端子が該駆動回路に接続される前記少なくとも1つの発光ユニットの第2端に1対1で対応して接続され、各駆動回路の前記少なくとも1つの共通電圧端子が該列の発光領域内の前記共通電圧信号線に接続される。
【0007】
いくつかの実施例では、前記複数の端子はアドレス端子、中継端子及び電源端子を更に含み、各列の発光領域内の各駆動回路が順次縦続接続され、i段目の駆動回路の前記アドレス端子が前記i段目の駆動回路のi-1段目の駆動回路に近接する側に位置し、i段目の駆動回路の前記中継端子が前記i段目の駆動回路のi+1段目の駆動回路に近接する側に位置し、1<i<Mであってiが正の整数であり、前記アドレス端子がアドレス信号を受信するように構成され、前記中継端子が中継信号を出力するように構成され、前記電源端子が電源電圧信号を受信するように構成される。
【0008】
いくつかの実施例では、前記第1導電部の延在方向が前記駆動回路の縦続接続方向に平行する。
【0009】
いくつかの実施例では、前記駆動回路の複数の端子が前記第2方向に沿って第1列及び第2列に配置され、各列の発光領域内で、前記駆動回路の1列目の端子が前記駆動回路の前記駆動電圧信号線に隣接する側に位置し、前記駆動回路の2列目の端子が前記駆動回路の前記共通電圧信号線に隣接する側に位置する。
【0010】
いくつかの実施例では、前記第1導電部はN本の電源信号線を更に含み、各列の発光領域は1本の電源信号線を含み、各電源信号線は本体部分と第1接続部を含み、前記電源信号線の本体部分が前記第1方向に沿って延在する。各列の発光領域内で、前記電源信号線が前記第1接続部により該列の発光領域内の各駆動回路の前記電源端子に接続され、且つ前記1列目の端子の前記基板上での正投影と前記2列目の端子の前記基板上での正投影がそれぞれ前記電源信号線の前記基板上での正投影の両側に位置する。
【0011】
いくつかの実施例では、前記第1導電部は前記第1方向に沿って延在するN本のアドレス信号線を更に含み、各列の発光領域は1本のアドレス信号線を含む。各列の発光領域内で、前記アドレス信号線が1段目の駆動回路の前記アドレス端子に接続される。
【0012】
いくつかの実施例では、前記第1導電部は前記第1方向に沿って延在する縦続接続配線を更に含み、前記縦続接続配線が各列の発光領域内の縦続接続された隣接する2つの駆動回路の間に位置し、且つi段目の駆動回路の前記中継端子が前記縦続接続配線を介してi+1段目の駆動回路の前記アドレス端子に接続される。
【0013】
いくつかの実施例では、前記第1導電部は前記第1方向に沿って延在するN本のフィードバック信号線を更に含み、各列の発光領域は1本のフィードバック信号線を含む。各列の発光領域内で、前記フィードバック信号線が最終段の駆動回路の前記中継端子に接続され、且つ前記フィードバック信号線が少なくとも部分的に該列の発光領域内の前記共通電圧信号線の前記駆動回路から離れる側に位置する。
【0014】
いくつかの実施例では、前記駆動電圧信号線、前記アドレス信号線、前記縦続接続配線、前記電源信号線、前記共通電圧信号線及び前記フィードバック信号線の前記基板上での正投影が互いにオーバーラップしない。
【0015】
いくつかの実施例では、前記駆動回路の前記複数の端子は前記アドレス端子、前記電源端子、前記共通電圧端子及び前記出力端子を含む。前記1列目の端子は前記出力端子と前記アドレス端子を含み、前記2列目の端子は前記共通電圧端子と前記電源端子を含む。
【0016】
いくつかの実施例では、前記駆動回路の前記出力端子及び前記中継端子が同じ端子であり、前記駆動回路は第1時間帯内で前記出力端子により中継信号を該駆動回路に縦続接続される次段の駆動回路の前記アドレス信号として出力し、第2時間帯内で前記出力端子により該駆動回路に接続される前記少なくとも1つの発光ユニットに駆動信号を供給するように構成される。
【0017】
いくつかの実施例では、前記駆動回路の前記複数の端子はデータ端子を更に含み、前記データ端子と前記電源端子が前記複数の端子の異なる列に位置する。
【0018】
いくつかの実施例では、前記駆動回路の出力端子の数が複数であり、且つ前記共通電圧端子の数が少なくとも1つである。前記1列目の端子は前記電源端子と前記複数の出力端子を含み、前記2列目の端子は前記アドレス端子、前記中継端子、前記データ端子及び前記少なくとも1つの共通電圧端子を含む。
【0019】
いくつかの実施例では、前記第1導電部はN本のデータ駆動信号線を更に含み、各列の発光領域は1本のデータ駆動信号線を含み、各データ駆動信号線は本体部分と第2接続部を含み、前記データ駆動信号線の本体部分が前記第1方向に沿って延在する。各列の発光領域内で、前記データ駆動信号線が前記第2接続部により該列の発光領域内の各駆動回路の前記データ端子に接続され、且つ前記1列目の端子の前記基板上での正投影と前記2列目の端子の前記基板上での正投影がそれぞれ前記データ駆動信号線の前記基板上での正投影の両側に位置し、且つ前記データ駆動信号線の前記基板上での正投影が前記電源信号線の前記基板上での正投影とオーバーラップしない。
【0020】
いくつかの実施例では、前記駆動回路の前記複数の出力端子が該駆動回路に接続される複数の発光ユニットの第2端に1対1で対応して接続される。前記駆動回路は第1時間帯内で前記中継端子により中継信号を該駆動回路に縦続接続される次段の駆動回路の前記アドレス信号として出力し、第2時間帯内で前記複数の出力端子によりそれぞれ前記複数の発光ユニットに駆動信号を供給するように構成される。
【0021】
いくつかの実施例では、前記駆動電圧信号線と、隣接する他の信号線との間隔が0.2mm以上である。
【0022】
いくつかの実施例では、前記発光基板は複数のフレキシブル回路基板とファンアウト領域を更に備える。前記第1導電部の各信号線はいずれも直線部分と折り曲げ部分を含み、前記各信号線の折り曲げ部分が前記ファンアウト領域内に位置し、且つ前記各信号線がその折り曲げ部分により前記複数のフレキシブル回路基板に接続され、且つ、各信号線の折り曲げ部分の前記第2方向に沿った幅が隣接する2列の発光領域の前記第2方向に沿った幅よりも小さい。
【0023】
いくつかの実施例では、各信号線の前記直線部分と前記折り曲げ部分とがなす夾角は80°~100°である。
【0024】
いくつかの実施例では、前記第1導電部及び前記第2導電部の材料が銅を含む。
【0025】
いくつかの実施例では、各発光ユニットは互いに接続される複数の発光素子を備え、前記複数の発光素子のそれぞれがミニ発光ダイオード又はマイクロ発光ダイオードを含む。
【0026】
いくつかの実施例では、前記発光基板はシールドリングを更に備え、前記シールドリングは前記複数の発光領域の外周を取り囲んでおり、且つ前記シールドリングが受信した電気信号は前記共通電圧信号線が受信した電気信号と同じである。
【0027】
いくつかの実施例では、前記発光基板はバッファ層と絶縁層を更に備える。前記バッファ層は前記第1導電部及び前記第2導電部の位置する層と前記基板との間に位置し、前記絶縁層は前記第1導電部及び前記第2導電部の位置する層の前記基板から離れる側に位置する。
【0028】
本開示の別の態様によれば、バックライトを提供し、該バックライトは上記いずれか1つの実施例に説明される発光基板を備える。
【0029】
本開示の更に別の態様によれば、表示装置を提供し、該表示装置は上記いずれか1つの実施例に説明される発光基板を備える。
【0030】
本開示の更なる態様によれば、発光基板の製造方法を提供し、該方法は、基板を供給するステップと、前記基板上に導電層を形成し、前記導電層をパターニングすることにより第1導電部と、複数のパッドを含む第2導電部とを同時に形成するステップと、前記基板上に複数の駆動回路及び複数の発光ユニットを取り付けることによりアレイ状に配置される複数の発光領域を形成し、前記複数の発光領域のそれぞれが駆動回路と、該駆動回路に接続される少なくとも1つの発光ユニットとを備えるステップと、を含む。前記第1導電部が各発光領域内の前記駆動回路及び前記少なくとも1つの発光ユニットに接続される。
【図面の簡単な説明】
【0031】
本開示の実施例の技術案をより明確に説明するために、以下に実施例に必要な図面を簡単に説明するが、明らかに、以下に記載する図面は単に本開示の実施例の一例であって、当業者であれば、創造的な労力を要することなく、更にこれらの図面に基づいて他の図面を取得することができる。
【0032】
図1図1は本開示の実施例に係る発光基板を示す配置模式図である。
図2図2は本開示の実施例に係る発光基板を示す配線模式図である。
図3図3図2における発光基板の駆動回路の端子を示す配置模式図である。
図4図4図2における発光基板の第1パッドを示す配置模式図である。
図5図5図2の部分拡大模式図である。
図6図6は本開示の実施例に係る発光基板を示す配線模式図である。
図7図7は本開示の別の実施例に係る発光基板を示す配線模式図である。
図8図8図7における発光基板の第1パッドを示す配置模式図である。
図9図9図7の部分拡大模式図である。
図10図10図9の部分拡大模式図である。
図11A図11Aは本開示の実施例に係る発光基板のフレキシブル回路基板を示す配置模式図である。
図11B図11B図11Aにおける領域Iの部分拡大図である。
図12図12は本開示の実施例に係る発光基板の発光ユニットを示す配置模式図である。
図13図13は本開示の実施例に係る発光基板を示す構造模式図である。
図14図14は本開示の更に別の実施例に係るバックライトを示すブロック図である。
図15図15は本開示の更なる実施例に係る表示装置を示すブロック図である。
図16図16は本開示の更なる実施例に係る発光基板の製造方法を示すフローチャートである。
【発明を実施するための形態】
【0033】
以下に本開示の実施例の図面を参照しながら本開示の実施例の技術案を明確且つ完全に説明する。明らかに、説明される実施例は本開示の実施例の一部であり、実施例の全部ではない。本開示の実施例に基づいて、当業者が進歩性のある労働を必要とせずに取得する他の実施例は、いずれも本開示の保護範囲に属する。
【0034】
本開示の実施例は発光基板を提供し、図1に該発光基板100の配置模式図を示す。図1に示すように、該発光基板100は基板101と、基板101に配置される第1導電部105及び第2導電部106とを備える。基板101はアレイ状に配置される複数の発光領域102を含み、各発光領域102が駆動回路103と、該駆動回路103に接続される少なくとも1つの発光ユニット104とを含む。第1導電部105は各発光領域102内の駆動回路103及び発光ユニット104に接続され、例えば第1導電部105は複数本の信号配線を含んでもよい。図1における左側破線枠に1つの発光領域102の拡大模式図を示し、該拡大模式図に示すように、第2導電部106は複数のパッドを備え、該複数のパッドが例えば複数の第1パッド107及び複数の第2パッド108を含み、駆動回路103が第1パッド107に取り付けられ、発光ユニット104が第2パッド108に取り付けられる。第1導電部105と第2導電部106が同一層に位置する。なお、本願では、用語「AとBが同一層に位置する」とは、AとBが同じ膜層の表面に位置し且ついずれも該表面に直接接触することを意味する。いくつかの実施例では、AとBが同じ膜層で同一プロセスにより形成される。いくつかの実施例では、AとBが同じ膜層の表面に位置し且ついずれも該表面に直接接触し、且つAとBがほぼ同じ高さ又は厚さを有する。
【0035】
理解されるように、図1は駆動回路103及び発光ユニット104と第1導電部105及び第2導電部106との接続関係を模式的に示すためのものに過ぎず、駆動回路103、発光ユニット104、第1導電部105及び第2導電部106の寸法が比率で描かれたものではなく、且つそれらの相対位置関係も必ずしも実際の位置に完全に対応するとは限らない。図面では、明確のために、ある領域及び層の比率を拡大する可能性がある。
【0036】
第1導電部105と第2導電部106を同一層に位置させることにより、単層の導電層は第2導電部106の第1パッド107及び第2パッド108と、駆動回路103と発光ユニット104とを接続する配線とを製造するためのものであるだけでなく、対応する電気信号を各発光領域102内の駆動回路103及び発光ユニット104に伝送するように第1導電部105の複数本の信号線を製造するためのものでもある。これに比べて、関連技術において一般的に少なくとも2つの導電層により上記電気的接続関係を実現し、即ち第1導電層により第1パッド及び第2パッドを製造するのであり、該第1導電層と異なる層に位置する第2導電層により信号線を製造することで対応する電気信号を伝送する。第1導電層と第2導電層が基板に垂直である方向において常に不可避的にオーバーラップするが、それらのオーバーラップ領域は性能が弱い領域であるため、第1導電層と第2導電層との間に短絡又は開路が発生しやすく、このため、発光基板の発光性能に影響してしまう。そして、異なる層に位置する第1導電層及び第2導電層を製造するとき、異なるマスクを用いる必要があり、これは生産コストを大幅に増加させてしまう。関連技術に比べて、本願の第1導電部105と第2導電部106が同一層に位置し、一方では、単層の導電層に2層の導電層のオーバーラップ問題が存在しないため、第1導電部105及び第2導電部106の基板101に垂直である方向におけるオーバーラップによる短絡又は開路を完全に回避することができ、それにより発光基板100の発光性能を改善して発光基板100の発光安定性を向上させることができる。他方では、製造過程において、同一材料で同一プロセスにより第1導電部105及び第2導電部106を同時に形成することができ、従って、マスクの使用数量を減少させて生産コストを削減することができるとともに、製造プロセスを簡素化して生産効率を向上させることができる。
【0037】
図1に示すように、複数の発光領域102は第1方向D1に沿ってM行に配置され、且つ第1方向D1に交差する第2方向D2に沿ってN列に配置され、MとNがいずれも1以上の正の整数である。第1方向D1が図中の垂直方向であってもよく、第2方向D2が図中の水平方向であってもよく、第1方向D1と第2方向D2が互いに垂直であってもよい。第1導電部105は第1方向D1に沿って延在するN本の駆動電圧信号線VLEDL及びN本の共通電圧信号線GNDLを含み、それにより各列の発光領域001に1本の駆動電圧信号線VLEDL及び1本の共通電圧信号線GNDLを含ませる。各列の発光領域001において、1本の駆動電圧信号線VLEDLが該列の発光領域001内の各発光ユニット104の第1端に接続され、1本の共通電圧信号線GNDLが該列の発光領域001内の各駆動回路103に接続される。駆動電圧信号線VLEDLは発光ユニット104に駆動電圧を供給するように構成され、共通電圧信号線GNDLは駆動回路103に共通電圧(例えば、接地電圧)を供給するように構成され、例えば、ある発光領域102内の発光ユニット104を発光させる必要がある場合、駆動電圧を高電圧にして共通電圧を低電圧にすることにより、発光ユニット104の両側に電圧差を発生させ、それにより該発光ユニット104を駆動して発光させる。各列の発光領域001において、駆動電圧信号線VLEDL、発光ユニット104、駆動回路103及び共通電圧信号線GNDLが第2方向D2に沿って順次配列される。図1における1列目の発光領域001を例とし、該列の発光領域001内の各発光ユニット104(即ち、1~M行目の発光ユニット104)が発光ユニット列に配置され、該列の発光領域001内の各駆動回路103(即ち、1~M行目の駆動回路103)が駆動回路列に配置され、第2方向D2において図中の左から右への方向に沿って、駆動電圧信号線VLEDL、発光ユニット列、駆動回路列及び共通電圧信号線GNDLの順に順次配列される。いくつかの実施例では、各列の発光領域001内で、駆動電圧信号線VLEDL、発光ユニット列、駆動回路列及び共通電圧信号線GNDLの基板101上での正投影が互いにオーバーラップしない。このような配置方式によって、第1導電部105の駆動電圧信号線VLEDL及び共通電圧信号線GNDLと第2導電部106の第1パッド107及び第2パッド108との間に短絡又は開路が発生することを完全に回避することができ、それにより発光基板100の発光性能を改善して発光基板100の発光安定性を向上させることができる。
【0038】
駆動回路103は集積回路であってもよく、特に複数の端子を有するパッケージチップであってもよい。駆動回路103は1つの出力端子を含んでもよく、少なくとも2つの出力端子例えば2つの出力端子、3つの出力端子、4つ以上の出力端子を含んでもよい。本願の駆動回路103の各端子の配置方式は関連技術に比べて最適化されたため、各信号線の配線と良く連携して、各信号線同士が基板101に垂直である方向それとも基板101に平行する方向においていずれもオーバーラップしないようにすることができる。
【0039】
以下、図2及び図7を参照しながら発光基板200及び発光基板300が有するいくつかの共通特性を説明する。
【0040】
図2及び図7に示すように、各駆動回路103は第1方向D1及び第2方向D2に沿ってアレイ状に配置される複数の端子を備え、複数の端子が第2方向D2に沿って少なくとも2列に配列される。複数の端子は少なくとも1つの出力端子Outと少なくとも1つの共通電圧端子GNDを含み、少なくとも1つの出力端子Outと少なくとも1つの共通電圧端子GNDが複数の端子の異なる列に位置する。各列の発光領域001内で、各駆動回路103の少なくとも1つの出力端子Outが該駆動回路103に接続される少なくとも1つの発光ユニット104の第2端に1対1で対応して接続されることで駆動信号を少なくとも1つの発光ユニット104に伝送し、各駆動回路103の少なくとも1つの共通電圧端子GNDが共通電圧信号線GNDLに接続されることで共通電圧信号線GNDLから伝送する共通電圧(例えば、接地電圧)を受信する。
【0041】
駆動回路103はアドレス端子Di/Di_in、中継端子Out/Di_out及び電源端子Pwr/Vccを更に備える。各列の発光領域001内の各駆動回路103が順次縦続接続され、i段目の駆動回路103のアドレス端子Di/Di_inがi段目の駆動回路103のi-1段目の駆動回路103に近接する側に位置し、i段目の駆動回路103の中継端子Out/Di_outがi段目の駆動回路103のi+1段目の駆動回路103に近接する側に位置し、1<i<Mであってiが正の整数である。本開示の実施例では、各列の発光領域001内の各駆動回路103が第1方向D1に沿って下から上へ順次縦続接続され、i段目の駆動回路103とは各列の発光領域001内のM行目の駆動回路103から上へ数えてi番目の駆動回路103を指す。例えば、1列目の発光領域001を例とし、第1列第M行に位置する駆動回路103が1段目の駆動回路であり、第1列第M-1行に位置する駆動回路103が2段目の駆動回路であり、このように類推して、第1列第2行に位置する駆動回路103がM-1段目の駆動回路であり、第1列第1行に位置する駆動回路103がM段目の駆動回路である。図2に示される駆動回路103において、アドレス端子がDiであり、中継端子がOutであり、電源端子がPwrである。該駆動回路103において、出力端子Outが中継端子として再利用され、即ち出力端子Outと中継端子が同じ端子であり、出力端子Outが異なる時間帯内でそれぞれ異なる信号を出力し、例えば、それぞれ中継端子として中継信号を出力し、出力端子として駆動信号を出力する。図7に示される駆動回路103において、アドレス端子がDi_inであり、中継端子がDi_outであり、電源端子がVccである。該駆動回路103において、出力端子Outと中継端子Di_outが2つの異なる端子である。アドレス端子Di/Di_inはアドレス信号を受信するように構成され、中継端子Out/Di_outは中継信号を出力するように構成され、電源端子Pwr/Vccは電源電圧信号を受信するように構成される。駆動回路103の複数の端子は第2方向D2に沿って第1列及び第2列に配置され、各列の発光領域001内で、駆動回路103の1列目の端子が駆動回路103の駆動電圧信号線VLEDLに隣接する側に位置し(即ち、駆動回路103の左側に位置する)、駆動回路103の2列目の端子が駆動回路103の共通電圧信号線GNDLに隣接する側に位置する(即ち、駆動回路103の右側に位置する)。駆動回路103の端子のこのような配置方式は、各信号配線の整理・配置を促進することに役立ち、各信号線同士が互いにオーバーラップしないようにし、それにより各信号配線同士のオーバーラップによる短絡/開路又は信号クロストークを回避する。
【0042】
図2及び図7に示すように、第1導電部105は第1方向D1に沿って延在するN本のアドレス信号線ADDRLを更に含み、各列の発光領域001に1本のアドレス信号線ADDRLを含ませる。図2及び図7には発光基板が4つの発光領域102を含み、4つの発光領域102が2行*2列の方式で配置される場合のみを示すが、これは発光基板の一部のスクリーンショットに過ぎず、発光基板は実際に一般的に複数の発光領域102を含み、複数の発光領域102がM行及びN列に配置され、MとNが1以上の任意の正の整数である。従って、各列の発光領域001は複数の駆動回路103を含み、該複数の駆動回路103同士が第1方向D1に沿って延在する縦続接続配線111により順次縦続接続される。アドレス信号線ADDRLが1段目の駆動回路103のアドレス端子Di/Di_inに接続され、且つ前段の駆動回路の中継端子Out/Di_outが縦続接続配線111を介して次段の駆動回路103のアドレス端子Di/Di_inに接続される。図2の例では、各列の発光領域001に2つの駆動回路103が含まれる場合を示し、該2つの駆動回路103同士が第1方向D1に沿って延在する縦続接続配線111により順次縦続接続される。アドレス信号線ADDRLが1段目の駆動回路103のアドレス端子Diに接続され、且つ1段目の駆動回路の中継端子Outが縦続接続配線111を介して2段目の駆動回路103のアドレス端子Diに接続される。図7の例では、各列の発光領域001に2つの駆動回路103が含まれる場合を示し、該2つの駆動回路103同士が第1方向D1に沿って延在する縦続接続配線111により順次縦続接続される。アドレス信号線ADDRLが1段目の駆動回路103のアドレス端子Di_inに接続され、且つ1段目の駆動回路の中継端子Di_outが縦続接続配線111を介して2段目の駆動回路103のアドレス端子Di_inに接続される。
【0043】
アドレス信号線ADDRLは各列の発光領域001内の1段目の駆動回路103のアドレス端子Di/Di_inにアドレス信号を伝送するように構成され、1段目の駆動回路103は該アドレス信号を受信した後、該アドレス信号におけるアドレス情報を該1段目の駆動回路103のアドレス情報として解析して取得・記憶することができるとともに、該アドレス情報を1だけ漸増させ又は別の一定量だけ漸増させて漸増後のアドレス情報(新たなアドレス情報)を中継信号に変調することもでき、1段目の駆動回路103の中継端子Out/Di_outは縦続接続配線111を介して該中継信号を2段目の駆動回路103のアドレス情報として2段目の駆動回路103のアドレス端子Di/Di_inに伝送する。当然ながら、1段目の駆動回路103は更に他の任意の適切な関数を用いてそのアドレス情報を変換することにより中継信号を生成する。2段目の駆動回路103は類似の方式で中継信号を3段目の駆動回路103のアドレス情報として3段目の駆動回路103に伝送し、このように類推する。このような方式によって、各列の発光領域001内の縦続接続される複数の駆動回路103のそれぞれに対応のアドレス情報を設定することができる。以上から分かるように、1列の発光領域001については、1本のアドレス信号線ADDRLにより1つのアドレス信号を供給するだけで、該列の発光領域001内の全ての駆動回路103がいずれもそれぞれのアドレス情報を取得するようにすることができる。このように、信号線の数を大幅に減少させて配線空間を節約して、制御方式を簡素化する。
【0044】
図2及び図7に示すように、第1導電部105は第1方向D1に沿って延在するN本のフィードバック信号線FBLを更に含み、各列の発光領域001は1本のフィードバック信号線FBLを含む。各列の発光領域001内で、フィードバック信号線FBLが最終段の駆動回路103の中継端子Out/Di_outに接続される。フィードバック信号線FBLが該列の発光領域001内の共通電圧信号線GNDLを迂回して該共通電圧信号線GNDLの駆動回路103から離れる側に位置する。
【0045】
第1導電部105はN本の電源信号線PwrL/VccLを更に含み、各列の発光領域001は1本の電源信号線PwrL/VccLを含む。各電源信号線PwrL/VccLは本体部分と第1接続部118を含み、電源信号線PwrL/VccLの本体部分が第1方向D1に沿って延在する。各列の発光領域001内で、1本の電源信号線PwrL/VccLが第1接続部118により該列の発光領域001内の全ての駆動回路103の電源端子Pwr/Vccに接続され、且つ各駆動回路103の1列目の端子の基板101上での正投影と2列目の端子の基板101上での正投影がそれぞれ該電源信号線PwrL/VccLの基板101上での正投影の両側に位置し、即ち、該電源信号線PwrL/VccLが各駆動回路103の占有した領域内に配置され、且つ各駆動回路103の1列目の端子及び2列目の端子とオーバーラップしない。各列の発光領域001内の電源信号線PwrL/VccLを各駆動回路103の占有した領域内に配置することにより、配線空間を節約して該電源信号線PwrL/VccLと他の信号線とのオーバーラップを回避することができる。
【0046】
なお、本開示の実施例では、信号線は一般的に本体部分及び接続部を含み、本体部分が該信号線の主な延在方向を限定するが、接続部が該信号線と必要な部材とを接続するためのものである。例えば、駆動電圧信号線VLEDLがその接続部により発光ユニット104の第2端に接続され、電源信号線PwrL/VccLが第1接続部118により駆動回路103の電源端子Pwr/Vccに接続され、共通電圧信号線GNDLがその接続部により駆動回路103の共通電圧端子GNDに接続される。各信号線の接続部はその本体部分に比べて、長さ又は幅の面で占有率がいずれも小さい。従って、本願の明細書では、「第1方向D1に沿って延在するX信号線」の連語は該X信号線の本体部分が第1方向D1に沿って延在するように限定するものであるが、該X信号線の接続部が第1方向D1に沿って延在するように限定するものではない。例えば、各電源信号線PwrL/VccLの本体部分が第1方向D1に沿って延在し、その第1接続部118が第1方向D1に沿って延在することなく第1方向D1に交差する方向(例えば、第2方向D2)に沿って延在する。
【0047】
各列の発光領域001において、電源信号線PwrL/VccLは各駆動回路103の電源端子Pwr/Vccに電源電圧信号を伝送するように構成され、それにより各駆動回路103に電源電圧を供給する。一例では、電源電圧信号が電力線キャリア通信信号である。このような場合、電源信号線PwrL/VccLは各駆動回路103に電源電圧を供給することができるだけでなく、各駆動回路103に通信データを供給することもでき、該通信データは該駆動回路103に接続される少なくとも1つの発光ユニット104の発光時間を制御して、更にその視覚上の発光輝度を制御するためのものであってもよい。該電力線キャリア通信信号は通信データに対応する情報を含む。例えば、通信データは発光時間を示すデータであり、更に必要な発光輝度を代表する。通常のシリアルペリフェラルインターフェース(SPI、Serial Peripheral Interface)プロトコルに比べて、本開示の実施例は電力線搬送通信(PLC、Power Line Carrier Communication)プロトコルを用いて通信データを電源信号線PwrL/VccLにオーバーレイすることにより、信号線の数を効果的に減少させる。
【0048】
図2及び図7の例から分かるように、駆動回路103の端子は以上に記載の配置方式を用い、各列の発光領域001内で、第1導電部105の駆動電圧信号線VLEDL、アドレス信号線ADDRL、縦続接続配線111、電源信号線PwrL/VccL、共通電圧信号線GNDL及びフィードバック信号線FBLの基板101上での正投影が互いにオーバーラップしないようにすることができる。それ以外に、第1導電部105の駆動電圧信号線VLEDL、共通電圧信号線GNDL、フィードバック信号線FBLの基板101上での正投影と第2導電部106の第1パッド107及び第2パッド108の基板101上での正投影もオーバーラップしない。これにより、同一層に位置する第1導電部105及び第2導電部106のオーバーラップによる短絡又は開路を完全に回避することができ、それにより発光基板の発光性能を改善して発光基板の発光安定性を向上させることができる。
【0049】
以上は発光基板200及び発光基板300のいくつかの共通特性を説明したが、以下に2つの例によってそれぞれ発光基板200の具体的な配置方式及び発光基板300の具体的な配置方式を説明する。
【0050】
図2に発光基板200の配置方式を示す。図2に4つのみの発光領域102を示し、4つの発光領域102が2行*2列の方式で配置されるが、これは発光基板200の一部のスクリーンショットに過ぎず、発光基板200は任意の適切な数の発光領域102を含んでもよく、該任意の適切な数の発光領域102が複数行及び複数列に配置されてもよい。本開示の実施例では、発光基板200に含まれる発光領域102の数を具体的に制限しない。図示のように、各発光領域102は1つの駆動回路103と、該駆動回路103に接続される1つの発光ユニット104とを含む。図3に該駆動回路103の端子の配置方式を示す。
【0051】
図2及び図3に示すように、各駆動回路103は4つの端子を備え、それらがそれぞれアドレス端子Di、電源端子Pwr、共通電圧端子GND及び出力端子Outである。出力端子Outとアドレス端子Diが駆動回路103の1列目の端子であり、駆動回路103の駆動電圧信号線VLEDLに隣接する側に位置し(即ち、駆動回路103の左側に位置する)、共通電圧端子GNDと電源端子Pwrが駆動回路103の2列目の端子であり、駆動回路103の共通電圧信号線GNDLに隣接する側に位置する(即ち、駆動回路103の右側に位置する)。アドレス端子Diと電源端子Pwrが複数の端子の第2行に位置し、共通電圧端子GNDと出力端子Outが複数の端子の第1行に位置する。以上のように、出力端子Outが中継端子として再利用され、各列の発光領域001内で、1段目の駆動回路103(即ち、図2における第2行第1列に位置する駆動回路103)の出力端子Outは一端が該駆動回路103に対応する発光ユニット104に接続され、他端が縦続接続配線111を介して2段目の駆動回路103(即ち、図2における第1行第1列に位置する駆動回路103)のアドレス端子Diに接続される。2段目の駆動回路103の出力端子Outは一端が該駆動回路103に対応する発光ユニット104に接続され、他端がフィードバック配線FBLに接続される。出力端子Outは異なる時間帯でそれぞれ異なる信号を出力することができる。例えば、駆動回路103の出力端子Outは1つの時間帯内で中継信号を該駆動回路103に縦続接続される次段の駆動回路103のアドレス信号として出力し、別の時間帯内で該駆動回路103に接続される発光ユニット104に駆動信号を供給することにより該発光ユニット104を発光させる。前記1つの時間帯と別の時間帯が2つの独立した時間帯であり、例えば、別の時間帯が前記1つの時間帯の後に続ける。駆動信号は例えば駆動電流であってもよく、発光ユニット104を駆動して発光させるためのものである。なお、駆動信号が駆動電流である場合、駆動電流は出力端子Outから発光ユニット104に流れてもよく、発光ユニット104から出力端子Outに流れてもよく、駆動電流の流れ方向は実際の必要に応じて決定されてもよく、本開示の実施例はこれを制限しない。
【0052】
発光基板200の駆動回路103の各端子間の間隔は一般的に多くの要素(例えば、プロセス限界能力、2列の端子間の線幅要件、電気設計要件などの要素)によって決定され、本開示の実施例はこれを具体的に限定しない。例えば、1列目の端子と2列目の端子との間隔が70~300umであってもよく、1行目の端子と2行目の端子との間隔が70~300umであってもよい。図3に示すように、一例では、1列目の端子と2列目の端子との間隔S1が140μmであり、1行目の端子と2行目の端子との間隔S2が120μmである。即ち、出力端子Outと共通電圧端子GNDとの間隔が140μmであり、アドレス端子Diと電源端子Pwrとの間隔が140μmであり、出力端子Outとアドレス端子Diとの間隔が120μmであり、共通電圧端子GNDと電源端子Pwrとの間隔が120μmである。駆動回路103の4つの端子は占有した面積がほぼ同じであり、且つほぼ同じ長さ及び幅を有する。各端子の第2方向D2に沿った幅S3が80μmであり、各端子の第1方向D1に沿った長さS4が100μmである。2行目の端子と駆動回路103の第1側面(即ち、駆動回路103の下縁部)との間隔S5が25μmであり、即ちアドレス端子Di及び電源端子Pwrと駆動回路103の下縁部との間隔S5がいずれも25μmであり、1行目の端子と駆動回路103の第2側面(即ち、駆動回路103の上縁部)との間隔S5が25μmであり、即ち出力端子Out及び共通電圧端子GNDと駆動回路103の上縁部との間隔S5がいずれも25μmである。1列目の端子と駆動回路103の第3側面(即ち、駆動回路103の左縁部)との間隔S6が25μmであり、即ち出力端子Out及びアドレス端子Diと駆動回路103の左縁部との間隔S6がいずれも25μmであり、2列目の端子と駆動回路103の第4側面(即ち、駆動回路103の右縁部)との間隔S6が25μmであり、即ち共通電圧端子GND及び電源端子Pwrと駆動回路103の右縁部との間隔S6がいずれも25μmである。これにより分かるように、駆動回路103の第1方向D1に沿った長さLが370μmであり、駆動回路103の第2方向D2に沿った幅Wが350μmである。各列の発光領域001内で、電源信号線PwrLと1列目の端子及び2列目の端子との間隔がそれぞれ10~100umであってもよい。一例では、1列目の端子と2列目の端子との間の電源信号線PwrLの第2方向D2に沿った幅が40um以上である。
【0053】
図2の例では、各列の発光領域001は駆動電圧信号線VLEDL、アドレス信号線ADDRL、縦続接続配線111、電源信号線PwrL、共通電圧信号線GNDL及びフィードバック信号線FBLを含み、これらの信号線は基板101に垂直である方向それとも基板101に平行する方向においていずれも互いにオーバーラップしない。これらの信号線の役割及び配置方式は以上のとおりであり、簡潔のために、ここで詳細な説明は省略する。
【0054】
以下、図2における発光基板200の動作方式を簡単に説明する。
【0055】
駆動回路103が動作し始めるとき、まず電源信号線PwrLにより各列の発光領域001内の各駆動回路103の電源端子Pwrに電源電圧を供給することで初期化を完了し、このように、駆動回路103が通電状態にある。
【0056】
次に、第1時間帯内でアドレス書き込み動作を行い、即ちADDRL信号線がアドレス信号をアドレス端子Diにより1段目の駆動回路103に入力することでアドレスを書き込む。
【0057】
次に、第2時間帯で、駆動設定を行い、更に1段目の駆動回路103が出力端子Outにより中継信号を出力し、該中継信号が縦続接続配線111を介して2段目の駆動回路103のアドレス信号として2段目の駆動回路103のアドレス端子Diに伝送される。全ての駆動回路103がいずれもアドレス情報の設定を完了するまで、このように類推する。
【0058】
その後、第3時間帯で、駆動電圧信号線VLEDLに駆動電圧を供給する。例えば、複数の駆動回路103がいずれも対応のアドレス情報を取得した後に該第3時間帯に入る。このとき、該駆動電圧信号線VLEDLにおいて伝送される駆動電圧が高レベルになる。
【0059】
次に、第4時間帯で、各駆動回路103の出力端子Outが必要な発光時間に基づいて駆動信号(例えば、駆動電流)を供給し、このとき、駆動電圧信号線VLEDL、発光ユニット104、該発光ユニット104に電気的に接続される出力端子Out及び共通電圧信号線GNDLが信号回路を構成し、発光ユニット104が必要な発光時間に基づいて発光する。
【0060】
最後に、第5時間帯で、システムがシャットダウンされ、即ち駆動回路103が電源オフになり、且つ駆動電圧信号線VLEDLの供給する駆動電圧が低レベルになり、発光ユニット104が発光を停止する。
【0061】
図2に示される発光基板200は領域別調光を実現することができる。発光基板200は複数の発光領域102を含み、各発光領域が1つの駆動回路103と、該駆動回路103に接続されて該駆動回路103により制御される1つの発光ユニット104とを含むことにより、各発光ユニット104の発光輝度がそれぞれ独立して制御され得るようにする。例えば、各駆動回路103に供給するアドレス信号及び電源電圧信号を設定することにより、各駆動回路103に接続される発光ユニット104の発光時間をそれぞれ制御して、更に視覚上の発光輝度を制御することができる。該発光基板200は発光輝度の領域別独立制御を実現することができ、適用範囲が広い。且つ、各駆動回路103のポートの数が少なく、必要な制御信号が少なく、従って、制御方式が簡単で、消費電力が少なく、操作しやすい。該発光基板200は集積度が高く、液晶表示デバイスと連携して高コントラスト表示を実現することができる。
【0062】
図4に第1パッド107及びその周辺配線の配置を示す。第1パッド107は図2に示される駆動回路103が取り付けられ、且つ駆動回路103に電気的に接続され、第1パッド107における駆動回路103の4つの端子に対応する位置にそれぞれ4つのサブパッドが設置され、それらはそれぞれアドレス端子Diを取り付けるための第1サブパッド、電源端子Pwrを取り付けるための第2サブパッド、共通電圧端子GNDを取り付けるための第3サブパッド、及び出力端子Outを取り付けるための第4サブパッドである。第1サブパッドが駆動回路103のアドレス端子Diに接続され、第2サブパッドが駆動回路103の電源端子Pwrに接続され、第3サブパッドが駆動回路103の共通電圧端子GNDに接続され、第4サブパッドが駆動回路103の出力端子Outに接続される。第1サブパッドがアドレス信号線ADDRLに接続されることによりアドレス信号線ADDRL上のアドレス信号をアドレス端子Diに伝送する。第2サブパッドが電源信号線PwrLに接続されることにより電源信号線PwrL上の電源電圧信号を電源端子Pwrに伝送する。第3サブパッドが共通電圧信号線GNDLに接続されることにより共通電圧信号線GNDL上の共通電圧信号を共通電圧端子GNDに伝送する。第4サブパッドの一端が縦続接続配線111に接続されることにより1つの時間帯内で中継信号を該駆動回路103に縦続接続される次段の駆動回路103のアドレス信号として出力し、第4サブパッドの他端が配線109に接続されることにより別の時間帯内で該配線109を介して駆動信号を該駆動回路103に接続される発光ユニット104に伝送する。
【0063】
図5図2の部分模式図であり、2列の発光領域001を示す。各列の発光領域001内で、4つの第2パッド108が順次直列接続されて第1パッド107に接続される。各列の発光領域001内にアドレス信号線ADDRL、電源信号線PwrL、共通電圧信号線GNDL及びフィードバック信号線FBLを示すが、駆動電圧信号線VLEDLを示しておらず、しかしながら、以上のように、図示しないが、各列の発光領域001は駆動電圧信号線VLEDLを含む。図示のように、1列目の発光領域001内のアドレス信号線ADDRLの第1パッド107に近接する端が2列目の発光領域001内のアドレス信号線ADDRLの第1パッド107に近接する端とほぼ同一平面にあり、即ち1列目の発光領域001内のアドレス信号線ADDRLが2列目の発光領域001内のアドレス信号線ADDRLとほぼ同じ長さを有し、1列目の発光領域001内の電源信号線PwrLの第1パッド107に近接する端が2列目の発光領域001内の電源信号線PwrLの第1パッド107に近接する端とほぼ同一平面にあり、即ち1列目の発光領域001内の電源信号線PwrLが2列目の発光領域001内の電源信号線PwrLとほぼ同じ長さを有し、1列目の発光領域001内の共通電圧信号線GNDLの第1パッド107に近接する端が2列目の発光領域001内の共通電圧信号線GNDLの第1パッド107に近接する端とほぼ同一平面にあり、即ち1列目の発光領域001内の共通電圧信号線GNDLが2列目の発光領域001内の共通電圧信号線GNDLとほぼ同じ長さを有し、1列目の発光領域001内のフィードバック信号線FBLの第1パッド107に近接する端が2列目の発光領域001内のフィードバック信号線FBLの第1パッド107に近接する端とほぼ同一平面にあり、即ち1列目の発光領域001内のフィードバック信号線FBLが2列目の発光領域001内のフィードバック信号線FBLとほぼ同じ長さを有する。図示しないが、1列目の発光領域001内の駆動電圧信号線VLEDLの第1パッド107に近接する端が2列目の発光領域001内の駆動電圧信号線VLEDLの第1パッド107に近接する端ともほぼ同一平面にあり、即ち1列目の発光領域001内の駆動電圧信号線VLEDLが2列目の発光領域001内の駆動電圧信号線VLEDLとほぼ同じ長さを有する。発光基板200がN列発光領域001を含む場合、各列の発光領域001内の同じ信号線がほぼ同じ長さを有することにより、各列の発光領域001の均一性を保持する。ここの「各列の発光領域001内の同じ信号線」とは各列の発光領域001内で同じ役割を果たす信号線を指し、例えば、1列目の発光領域001~N列目の発光領域001内の駆動電圧信号線VLEDLが同じ信号線である。このような配置方式によって、各列の発光領域001内の同じ信号線がほぼ同じ長さを有するようにすることができ、従って、各列の発光領域001内の信号線がほぼ同じ抵抗及び電圧降下を有し、それにより各列の発光領域001の間に比較的高い輝度均一性を有させる。
【0064】
発光基板200はシールドリングGND ESD Ringを更に備えてもよく、図6に該シールドリングGND ESD Ringを示す。シールドリングGND ESD Ringが複数の発光領域102の外周を取り囲んでいることにより、静電シールド作用を果たす。シールドリングGND ESD Ringが受信した電気信号は共通電圧信号線GNDLが受信した電気信号と同じである。例えば、シールドリングGND ESD Ringと共通電圧信号線GNDLがいずれもバインディング領域のバインディング電極に接続され、シールドリングGND ESD Ringに接続されるバインディング電極と共通電圧信号線GNDLに接続されるバインディング電極が同じ定義を有することにより、シールドリングGND ESD Ringが受信した電気信号を共通電圧信号線GNDLが受信した電気信号と同じにする。シールドリングGND ESD Ringは第1導電部105及び第2導電部106とともに同一層に位置してもよい。シールドリングGND ESD Ringの形状は図6に示される形状に限らず、任意の適切な形状を有してもよく、発光領域102に対して静電シールド作用を果たせばよい。一例では、シールドリングGND ESD Ringの幅が200um以上である。
【0065】
図7に発光基板300を示し、図8に該発光基板300の駆動回路103の各端子の配置方式を示す。図7に示される発光基板300は図2に示される発光基板200とほぼ同じ構造を有するため、同じ図面記号で同じ部材を示す。従って、図7における図2と同じ図面記号を有する部材の詳細な役割及び機能は図2の説明を参照してもよく、ここで詳細な説明は省略し、簡潔のために、以下に主に異なる部分を検討する。
【0066】
図7及び図8を参照し、図2における発光基板200との相違点は、図7における発光基板300の駆動回路103の端子の数がより多く、出力端子Outの数が複数であり、共通電圧端子GNDの数が少なくとも1つであるということである。図7には出力端子Outの数が4つであって共通電圧端子GNDの数が2つである場合を示すが、これは一例に過ぎない。出力端子Outの数が4つよりも多く、又は4つよりも少なくてもよく、共通電圧端子GNDの数が2つよりも多く、又は2つよりも少なくてもよい。本開示の実施例では、出力端子Outの数が少なくとも2つであり、共通電圧端子GNDの数が少なくとも1つである。また、該駆動回路103はデータ端子Dataを更に備える。図7及び図8に示すように、駆動回路103は2列の端子を備え、1列目の端子は、電源端子Vcc及び4つの出力端子Out1、Out2、Out3、Out4を含み、駆動回路103の駆動電圧信号線VLEDLに隣接する側に位置し(即ち、駆動回路103の左側に位置する)、2列目の端子は、アドレス端子Di_in、中継端子Di_out、データ端子Data及び2つの共通電圧端子GNDを含み、駆動回路103の共通電圧信号線GNDLに隣接する側に位置する(即ち、駆動回路103の右側に位置する)。駆動回路103の複数の端子は5行に配置され、アドレス端子Di_inが複数の端子の第5行に位置し、中継端子Di_outが複数の端子の第1行に位置する。図8には電源端子Vccが1列目の端子の第3行に位置し、データ端子Dataが2列目の端子の第2行に位置する場合を示すが、これは一例に過ぎず、本開示の実施例は電源端子Vccの1列目の端子での具体的な位置及びデータ端子Dataの2列目の端子での具体的な位置を制限しない。例えば、電源端子Vccが1列目の端子の第1行~第5行のうちのいずれか1行に位置してもよく、データ端子Dataが2列目の端子の第2行~第4行のうちのいずれか1行に位置してもよい。
【0067】
図示のように、駆動回路103の4つの出力端子Out1、Out2、Out3、Out4が4つの発光ユニット104の第2端に1対1で対応して接続されることにより、発光ユニット104に駆動信号を供給する。図7の例では、駆動回路103の出力端子及び中継端子が異なる端子である。該駆動回路103は、1つの時間帯内で中継端子Di_outにより中継信号を該駆動回路103に縦続接続される次段の駆動回路103のアドレス信号として出力し、別の時間帯内で4つの出力端子Out1、Out2、Out3、Out4によりそれぞれ4つの発光ユニット104に駆動信号を供給するように構成される。前記1つの時間帯と別の時間帯が2つの独立した時間帯であり、例えば、別の時間帯が前記1つの時間帯の後に続ける。駆動信号は例えば駆動電流であってもよく、発光ユニット104を駆動して発光させるためのものである。なお、駆動信号が駆動電流である場合、駆動電流は出力端子Out1、Out2、Out3、Out4から発光ユニット104に流れてもよく、発光ユニット104から出力端子Out1、Out2、Out3、Out4に流れてもよく、駆動電流の流れ方向が実際の必要に応じて決定されてもよく、本開示の実施例はこれを制限しない。
【0068】
図7に4つのみの発光領域102を示し、4つの発光領域102が2行*2列の方式で配置されるが、これは発光基板300の一部のスクリーンショットに過ぎず、発光基板300は任意の適切な数の発光領域102を含んでもよく、該任意の適切な数の発光領域102がM行及びN列に配置されてもよく、MとNが1以上の任意の正の整数であってもよい。本開示の実施例は発光基板300に含まれる発光領域102の数を具体的に制限しない。
【0069】
以上のように、各列の発光領域001は第1方向D1に沿って延在する駆動電圧信号線VLEDL、アドレス信号線ADDRL、縦続接続配線111、電源信号線VccL、共通電圧信号線GNDL及びフィードバック信号線FBLを含み、それらの基板101上での正投影が互いにオーバーラップしない。これらの信号線の役割及び配置方式は以上のとおりであり、簡潔のために、ここで詳細な説明は省略する。それ以外に、各列の発光領域001は1本のデータ駆動信号線DataLを更に含む。各データ駆動信号線DataLは本体部分と第2接続部119を含み、データ駆動信号線DataLの本体部分が第1方向D1に沿って延在する。各列の発光領域001において、1本のデータ駆動信号線DataLが第2接続部119により該列の発光領域001内の全ての駆動回路103のデータ端子Dataに接続され、且つ各駆動回路103の1列目の端子の基板101上での正投影と2列目の端子の基板101上での正投影がそれぞれ該データ駆動信号線DataLの基板101上での正投影の両側に位置し、即ち、該データ駆動信号線DataLが各駆動回路103の占有した領域内に配置され、且つ各駆動回路103の1列目の端子及び2列目の端子とオーバーラップしない。該データ駆動信号線DataLの基板101上での正投影と該列の発光領域001内の電源信号線VccLの基板101上での正投影もオーバーラップしない。各列の発光領域001内のデータ駆動信号線DataLを各駆動回路103の占有した領域内に配置することにより、配線空間を節約して該データ駆動信号線DataLと他の信号線とのオーバーラップを回避することができる。
【0070】
各列の発光領域001において、1本のデータ駆動信号線DataLは各駆動回路103のデータ端子Dataに駆動データを供給するように構成され、該データ駆動信号線DataLに複数の異なる駆動データがロードされてもよく、各駆動回路103はそのアドレス情報に基づいて対応の駆動データを決定し、且つそれぞれ対応する駆動データに基づいてそれぞれに接続される発光ユニット104を駆動することができる。本開示の実施例では、データ駆動信号線DataLにより駆動回路103のデータ端子Dataに駆動データを伝送することで、SPI(Serial Peripheral interface、シリアルペリフェラルインターフェース)を介するデータ伝送によるパッドや配線の数が多すぎる問題を回避し、更に発光基板300、外部回路及び駆動回路103の構造を簡素化することができる。
【0071】
発光基板300の駆動回路103の各端子間の間隔は一般的に多くの要素(例えば、プロセス限界能力、2列の端子間の線幅要件、電気設計要件などの要素)によって決定され、本開示の実施例はこれを具体的に限定しない。例えば、1列目の端子と2列目の端子との間隔が70~500umであってもよく、5行の端子のうちの隣接するいずれか2行の端子間の間隔が70~500umであってもよい。図8に示すように、一例では、1列目の端子と2列目の端子との間隔S1が210μmであり、隣接するいずれか2行の端子間の間隔S2が90μmである。即ち、第1出力端子Out1と中継端子Di_outとの間隔、第2出力端子Out2とデータ端子Dataとの間隔、電源端子Vccと共通電圧端子GNDとの間隔、第3出力端子Out3と共通電圧端子GNDとの間隔、及び第4出力端子Out4とアドレス端子Di_inとの間隔がいずれもS1であって、210μmであり、第1出力端子Out1と第2出力端子Out2との間隔、第2出力端子Out2と電源端子Vccとの間隔、電源端子Vccと第3出力端子Out3との間隔、第3出力端子Out3と第4出力端子Out4との間隔、中継端子Di_outとデータ端子Dataとの間隔、データ端子Dataと共通電圧端子GNDとの間隔、共通電圧端子GNDと隣接する共通電圧端子GNDとの間隔、及び共通電圧端子GNDとアドレス端子Di_inとの間隔がいずれもS2であって、90μmである。駆動回路103の10個の端子は占有した面積がほぼ同じであり、且つほぼ同じ長さ及び幅を有する。各端子の第2方向D2に沿った幅S3が110μmであり、各端子の第1方向D1に沿った長さS4が100μmである。5行目の端子と駆動回路103の第1側面(即ち、駆動回路103の下縁部)との間隔S5が35μmであり、即ち第4出力端子Out4及びアドレス端子Di_inと駆動回路103の下縁部との間隔S5がいずれも35μmであり、1行目の端子と駆動回路103の第2側面(即ち、駆動回路103の上縁部)との間隔S5が35μmであり、即ち第1出力端子Out1及び中継端子Di_outと駆動回路103の上縁部との間隔S5がいずれも35μmである。1列目の端子と駆動回路103の第3側面(即ち、駆動回路103の左縁部)との間隔S6が25μmであり、2列目の端子と駆動回路103の第4側面(即ち、駆動回路103の右縁部)との間隔S6が25μmである。これにより分かるように、駆動回路103の第1方向D1に沿った長さLが930μmであり、駆動回路103の第2方向D2に沿った幅Wが480μmである。各列の発光領域001内で、電源信号線VccLと1列目の端子及び2列目の端子との間隔がそれぞれ10~100umであってもよく、データ駆動信号線DataLと1列目の端子及び2列目の端子との間隔がそれぞれ10~100umであってもよい。一例では、1列目の端子と2列目の端子との間の電源信号線VccL及びデータ駆動信号線DataLの第2方向D2に沿った幅がいずれも40um以上である。
【0072】
図7に示される1つの駆動回路103は4つの出力端子を備え、従って、1つの駆動回路103が4つの発光ユニット104に同時に接続されてもよく、それにより駆動回路103の使用量を大幅に減少させて発光基板300のコストを削減することができる。それだけでなく、駆動回路103の使用量が減少するため、発光基板300の製造難易度を下げて、駆動回路103のバインディング歩留りが発光基板300の歩留りに与えた影響を軽減して、更に発光基板300の歩留りを向上させることができる。また、駆動回路103の端子が以上に記載の配置方式を用いることにより、各列の発光領域001において、第1導電部105の駆動電圧信号線VLEDL、アドレス信号線ADDRL、縦続接続配線111、電源信号線VccL、データ駆動信号線DataL、共通電圧信号線GNDL及びフィードバック信号線FBLの基板101上での正投影が互いにオーバーラップしないようにすることができる。それ以外に、第1導電部105の駆動電圧信号線VLEDL、共通電圧信号線GNDL、フィードバック信号線FBLの基板101上での正投影と第2導電部106の第1パッド107及び第2パッド108の基板101上での正投影もオーバーラップしない。これにより、第1導電部105及び第2導電部106のオーバーラップによる短絡又は開路を完全に回避することができ、それにより発光基板300の発光性能を改善して発光基板300の発光安定性を向上させることができる。
【0073】
以下、図7における発光基板300の動作プロセスを簡単に説明する。
【0074】
駆動回路103が動作し始めるとき、まず電源信号線VccLにより各列の発光領域001内の各駆動回路103の電源端子Vccに電源電圧を供給することで初期化を完了し、このように、駆動回路103が通電状態にある。
【0075】
次に、第1時間帯内でアドレス書き込み動作を行い、即ち、ADDRL信号線がアドレス信号をアドレス端子Di_inにより1段目の駆動回路103に入力することでアドレスを書き込む。且つ、1段目の駆動回路103が中継端子Di_outにより中継信号を出力し、該中継信号が縦続接続配線111を介して2段目の駆動回路103のアドレス信号として2段目の駆動回路103のアドレス端子Di_inに伝送される。全ての駆動回路103がいずれもアドレス情報の設定を完了するまで、このように類推する。
【0076】
次に、第2時間帯内で駆動設定を行い、各列の発光領域001内で、各データ駆動信号線DataLが駆動データ信号を各駆動回路103のデータ端子Dataに伝送することで、初期化設定を行う。
【0077】
その後、第3時間帯内で、駆動電圧信号線VLEDLに駆動電圧を供給し、このとき、該駆動電圧信号線VLEDLにおいて伝送される駆動電圧が高レベルになる。
【0078】
次に、第4時間帯内で、各駆動回路103が受信された駆動データに基づいてその各出力端子に1対1で対応する駆動制御信号を生成し、駆動制御信号が対応の出力端子を流れる電流を制御するためのものである。このように、駆動電圧信号線VLEDLにロードした駆動電圧の作用によって、駆動回路103は発光ユニット104を流れる電流を制御して、駆動回路103により接続される各発光ユニット104を駆動する目的を実現することができる。
【0079】
最後に、第5時間帯内で、システムがシャットダウンされ、即ち、駆動回路103が電源オフになり、且つ駆動電圧信号線VLEDLの供給する駆動電圧が低レベルになり、発光ユニット104が発光を停止する。
【0080】
図7に示される発光基板300は領域別調光を実現することができる。各駆動回路103は4つの出力端子Out1、Out2、Out3、Out4を備える。該駆動回路103は論理制御モジュールCTRと制御モジュールCLM(図示せず)を更に備え、該論理制御モジュールCTRが4つの変調モジュール、即ち第1変調モジュールPWMM1、第2変調モジュールPWMM2、第3変調モジュールPWMM3、第4変調モジュールPWMM4を含む。第1出力端子Out1~第4出力端子Out4が第1変調モジュールPWMM1~第4変調モジュールPWMM4に1対1で対応して接続される。制御モジュールCLMはデータ駆動信号線DataLの供給する駆動データに基づいて第1駆動制御信号、第2駆動制御信号、第3駆動制御信号、第4駆動制御信号を生成して、それぞれ第1変調モジュールPWMM1、第2変調モジュールPWMM2、第3変調モジュールPWMM3及び第4変調モジュールPWMM4に伝送するためのものである。第1出力端子Out1を例とし、第1変調モジュールPWMM1は第1出力端子Out1に電気的に接続され、且つ第1駆動制御信号の制御によってオン又はオフになって第1出力端子Out1と共通電圧信号線GNDLとの間をオン又はオフすることができる。第1変調モジュールPWMM1がオンになる場合、共通電圧信号線GNDL、第1出力端子Out1、第1出力端子Out1に電気的に接続される発光ユニット104及び駆動電圧信号線VLEDLが信号回路を構成し、発光ユニット104が動作し、第1変調モジュールPWMM1がオフになる場合、上記信号回路がオフになって発光ユニット104が動作しない。このように、第1変調モジュールPWMM1は第1駆動制御信号の制御によって発光ユニット104を流れる電流を変調して、発光ユニット104を流れる電流がパルス幅変調信号を呈するようにすることができる。第1変調モジュールPWMM1は第1駆動制御信号に基づいて発光ユニット104を流れるパルス幅変調信号のデューティ比などの要素を変調して、更に発光ユニット104の動作状態を制御することができる。発光ユニット104がLEDを備える場合、パルス幅変調信号のデューティ比を増加させることにより、LEDの1つの表示フレーム内での総発光時間を延ばして、更にLEDの該表示フレーム内での合計発光輝度を向上させて、発光基板300の該領域での輝度を増加させることができ、それとは逆に、パルス幅変調信号のデューティ比を減少させることにより、LEDの1つの表示フレーム内での総発光時間を短縮して、更にLEDの該表示フレーム内での合計発光輝度を低下させて、発光基板300の該領域での輝度を減少させることができ、それにより第1出力端子Out1に電気的に接続される発光ユニット104の輝度の制御を実現する。類似の方式で第2出力端子Out2、第3出力端子Out3、第4出力端子Out4にそれぞれ電気的に接続される発光ユニット104の輝度をそれぞれ制御することにより、発光基板300内の各発光ユニット104の輝度の制御を実現することができる。
【0081】
図9図7における発光基板300の1列の発光領域001の部分拡大図を示し、図10図9における破線枠内の更なる拡大図を示す。図9及び図10に示すように、第1パッド107に図7に示される駆動回路103が取り付けられ、且つ第1パッド107が該駆動回路103に電気的に接続される。第2パッド108は2つのサブパッドを含み、2つのサブパッドが例えばそれぞれ発光ユニット104の陽極及び陰極に電気的に接続される。第1パッド107は駆動回路103の10個の端子に対応する位置に10個のサブパッドがそれぞれ設置され、それらはそれぞれ4つの出力端子Out1~Out4を取り付けるためのものであって4つの出力端子Out1~Out4に電気的に接続される第1~第4サブパッド、電源端子Vccを取り付けるためのものであって電源端子Vccに電気的に接続される第5サブパッド、2つの共通電圧端子GNDを取り付けるためのものであって2つの共通電圧端子GNDにそれぞれ電気的に接続される第6及び第7サブパッド、アドレス端子Di_inを取り付けるためのものであってアドレス端子Di_inに電気的に接続される第8サブパッド、中継端子Di_outを取り付けるためのものであって中継端子Di_outに電気的に接続される第9サブパッド、及びデータ端子Dataを取り付けるためのものであってデータ端子Dataに電気的に接続される第10サブパッドである。第4サブパッドが配線を介して第2パッド108の2つのサブパッドに接続されることにより、駆動信号を第4端子Out4に電気的に接続される発光ユニット104に伝送する。第5サブパッドが電源信号線VccLに接続されることにより、電源信号線VccL上の電源電圧信号を電源端子Vccに伝送する。第6及び第7サブパッドが共通電圧信号線GNDLに接続されることにより、共通電圧信号線GNDL上の共通電圧信号を2つの共通電圧端子GNDに伝送する。第8サブパッドがアドレス信号線ADDRLに接続されることにより、アドレス信号線ADDRL上のアドレス信号をアドレス端子Di_inに伝送する。第9サブパッドが縦続接続配線に接続されることにより、1つの時間帯内で中継信号を該駆動回路103に縦続接続される次段の駆動回路103のアドレス信号として出力する。第10サブパッドがデータ駆動信号線DataLに接続されることにより、データ駆動信号線DataL上のデータ駆動信号をデータ端子Dataに伝送する。
【0082】
本開示の複数の実施例に係る発光基板、例えば発光基板100、発光基板200、発光基板300において、各駆動電圧信号線VLEDLとそれに隣接する他の信号線との間隔を0.2mm以上にする必要がある。これは、駆動電圧信号線VLEDL上の電圧が比較的高い(例えば、約10~50V)が、該駆動電圧信号線VLEDLに隣接する他の信号線電圧が一般的に比較的低く、間隔が小さすぎると回路破壊などの不良現象が生じやすいためである。発光基板上の他の信号線間の間隔がプロセス限界によって設計されてもよく、本開示の実施例はこれを具体的に限定しない。例えば、プロセス限界が20umである場合、発光基板上の他の信号線間の間隔が20umであってもよい。
【0083】
第1導電部105及び第2導電部106の材料は任意の適切な導電材料であってもよく、本開示の実施例はこれを具体的に限定しない。例えば、第1導電部105及び第2導電部106の材料は銅を含む。一例では、第1導電部105と第2導電部106はCuとCuNiとの積層であってもよい。積層の基板101に近接する側はCu層であり、その厚さが例えば2umであってもよく、Cuが電気信号伝送チャネルとしての好適な材料である。積層の基板101から離れる側はCuNi層であり、その厚さが例えば0.6umであってもよく、CuNi層はCu層を保護して抵抗率の低いCu層の表面が露出して酸化されることを防止するためのものであってもよい。別の例では、第1導電部105と第2導電部106は例えばMoNb/Cu/MoNbの積層であってもよく、積層の基板101に近接する側はMoNb層であり、その厚さが約300Å程度であり、主に積層と基板101との接着力を強化するためのものであり、積層の中間層はCu層であり、Cuが電気信号伝送チャネルの好適な材料であり、積層の基板101から離れる側はMoNb層であり、その厚さが約200Å程度であり、MoNb層は中間Cu層を保護して抵抗率の低い中間Cu層の表面が露出して酸化されることを防止するためのものであってもよい。
【0084】
上記いずれか1つの実施例に説明される発光基板は複数のフレキシブル回路基板110を更に備えてもよく、図11Aに複数のフレキシブル回路基板110と信号線との接続関係を示し、図11B図11Aにおける領域Iの部分拡大図即ち1つのフレキシブル回路基板110と信号線との接続関係を示す。図11A及び図11Bに示すように、フレキシブル回路基板110は発光基板上のバインディング領域内に設置され、且つバインディング領域におけるバインディング電極120により第1導電部105の各信号線に電気的に接続される。図2の例では、フレキシブル回路基板110が第1導電部105の駆動電圧信号線VLEDL、アドレス信号線ADDRL、電源信号線PwrL、共通電圧信号線GNDL、フィードバック信号線FBL及びシールドリングGND ESD Ringに電気的に接続され、フレキシブル回路基板110が共通電圧信号線GNDL及びシールドリングGND ESD Ringに同じ信号を供給する。図7の例では、フレキシブル回路基板110が第1導電部105の駆動電圧信号線VLEDL、アドレス信号線ADDRL、電源信号線VccL、データ駆動信号線DataL、共通電圧信号線GNDL、フィードバック信号線FBL及びシールドリングGND ESD Ringに電気的に接続され、フレキシブル回路基板110が共通電圧信号線GNDL及びシールドリングGND ESD Ringに同じ信号を供給する。図11Bに最終行の発光領域即ちM行目の発光領域のみを示し、4列の発光領域即ちk列目の発光領域、k+1列目の発光領域、k+2列目の発光領域、k+3列目の発光領域を示し、且つそれぞれ破線枠で各列の発光領域の占有した領域を示す。この4列の発光領域がN列の発光領域における隣接するいずれか4列の発光領域であってもよい。各列の発光領域は発光ユニット104を含む。各信号線(簡潔のために、図面に駆動電圧信号線VLEDL及び共通電圧信号線GNDLのみを示す)はいずれも第1方向D1に沿って延在する直線部分116及び折り曲げ部分117を含み、折り曲げ部分117がファンアウト領域114内に位置し、各信号線がその折り曲げ部分117によりバインディング電極120に接続され、バインディング電極120がフレキシブル回路基板110に接続され、それにより各信号線とフレキシブル回路基板110との電気的接続を実現する。各信号線の折り曲げ部分117の第2方向D2に沿った幅が隣接する2列の発光領域の第2方向D2に沿った幅よりも小さい。図11におけるk列目の発光領域を例とし、駆動電圧信号線VLEDLの折り曲げ部分117の第2方向D2に沿った幅T1が隣接する2列(例えば、k列目及びk+1列目)の発光領域の第2方向D2に沿った幅T2よりも小さい。ファンアウト領域114内で、各信号線の直線部分116と折り曲げ部分117とがなす夾角は80°~100°である。一例では、各信号線の直線部分116と折り曲げ部分117とがなす夾角は90°である。関連技術において、各フレキシブル回路基板が5~15列の発光領域に対応し、即ち各フレキシブル回路基板が5~15列の発光領域内の信号線に電気的に接続される。そして、本願では、フレキシブル回路基板110の数を増加させることにより、各フレキシブル回路基板を3~8列の発光領域001に対応させ、即ち各フレキシブル回路基板110を3~8列の発光領域001内の信号線に電気的に接続させる。例えば、図11Bの例では、各フレキシブル回路基板110が4列の発光領域001内の信号線に電気的に接続される。フレキシブル回路基板110の数を増加させて信号線のほぼ直角の折り曲げ設計と組み合わせることにより、各信号線がほぼ直線の方式でバインディング領域まで延在してフレキシブル回路基板110に接続されるようにすることができる。関連技術に比べて、本開示の実施例に係る発光基板のファンアウト領域114は比較的狭い幅を有し、それにより発光基板の下枠の幅を減少させることができ、狭枠化を実現することに役立つ。
【0085】
図12に例示的なものとして各発光ユニット104のいくつかの代替の配置方式を示す。各発光ユニット104は互いに接続される複数の発光素子を備え、該複数の発光素子の第1端が駆動電圧信号線VLEDLに電気的に接続され、該複数の発光素子の第2端が駆動回路103の出力端子Outに電気的に接続される。図12(a)には各発光ユニット104が互いに直列接続される4つの発光素子を備え、該4つの発光素子が1列*4行に配置される場合を示し、図12(b)には各発光ユニット104が互いに直列接続される4つの発光素子を備え、該4つの発光素子が2列*2行に配置される場合を示し、図12(c)には各発光ユニット104が互いに直列接続される9つの発光素子を備え、該9つの発光素子が3列*3行に配置される場合を示す。当然ながら、各発光ユニット104における複数の発光素子は上記配置方式に限らず、それらは任意の適切な方式で配置されてもよい。一例では、各発光ユニット104における複数の発光素子は互いに並列接続されてもよい。別の例では、各発光ユニット104における複数の発光素子は直列及び並列に結合されてもよい。各発光ユニット104に含まれる発光素子の数は実際の必要に応じて決定されてもよく、例えば発光基板の寸法及び必要な輝度によって決定される。各発光素子は有機発光ダイオード又は無機発光ダイオードであってもよい。いくつかの実施例では、各発光素子はミニ発光ダイオード(Mini LED)又はマイクロ発光ダイオード(Mirco LED)であってもよい。ミニ発光ダイオードの寸法は例えば100マイクロメートル~500マイクロメートルの範囲内にあり、マイクロ発光ダイオードの寸法は例えば100マイクロメートルよりも小さい。本開示の実施例は発光ユニット104の発光素子のタイプ及び寸法を制限しない。ミニ発光ダイオード又はマイクロ発光ダイオードを発光ユニット104の発光素子として利用し、且つ各発光ユニット104の輝度の独立制御と組み合わせて、高ダイナミックレンジ(HDR、High-Dynamic Range)表示を実現することができる。このような発光基板が表示装置に応用される場合、表示装置のコントラストを著しく向上させることができる。
【0086】
図13に示すように、本開示の各実施例に係る発光基板はバッファ層112及び第1絶縁層113を更に備えてもよい。バッファ層112が第1導電部105及び第2導電部106の位置する層と基板101との間に位置し、第1絶縁層113が第1導電部105及び第2導電部106の位置する層の基板101から離れる側に位置する。バッファ層112は第1導電部105及び第2導電部106を製造する際に基板101に与えた応力を減少させるためのものであってもよく、それにより基板101が曲げ変形することを回避することができ、バッファ層112は更に基板101中の不純物が第1導電部105及び第2導電部106の導電性能に与えた悪影響を回避することができる。バッファ層112は任意の適切な材料であってもよく、例えばSiNであってもよい。第1絶縁層113は第1導電部105及び第2導電部106が環境中の水や酸素などにより酸化腐食されないように保護することができる。第1絶縁層113の材料は有機材料、無機材料又は有機材料と無機材料との組合せであってもよく、第1絶縁層113は単一の膜層であってもよく、複数の膜層を含んでもよい。基板101はプラスチック基板、シリコン基板、セラミック基板、ガラス基板、石英基板などの任意の適切な基板であってもよく、本開示の実施例は基板101の材料を制限しない。選択肢として、発光基板は第2絶縁層115を更に備えてもよく、第2絶縁層115が第1絶縁層113の基板101から離れる側に位置する。第2絶縁層115の材料は有機材料、無機材料又は有機材料と無機材料との組合せであってもよく、第2絶縁層115は単一の膜層であってもよく、複数の膜層を含んでもよい。
【0087】
本開示の別の態様によれば、バックライトを提供し、図14にバックライト400のブロック図を示し、該バックライト400は上記いずれか1つの実施例に説明される発光基板を備える。該バックライト400は表示装置におけるバックライトとして表示装置における表示パネルに表示光源を提供することができる。当然ながら、バックライト400は光源を必要とする任意の他の装置に用いられてもよく、本開示の実施例はバックライト400の用途を具体的に限定しない。
【0088】
バックライト400は上記各実施例に説明される発光基板とほぼ同じ技術的効果を有してもよいため、簡潔のために、ここでバックライト400の技術的効果についての詳細な説明は省略する。
【0089】
本開示の更に別の態様によれば、表示装置を提供し、図15に表示装置500のブロック図を示し、該表示装置500は上記いずれか1つの実施例に説明される発光基板を備える。いくつかの実施例では、該表示装置500は液晶パネルと、該液晶パネルの非表示側に設置されるバックライトとを備える液晶表示装置であってもよく、バックライトは上記いずれか1つの実施例に説明される発光基板を含み、例えば表示操作のためにHDR調光を実現するためのものであってもよい。該液晶表示装置はより均一なバックライト輝度を有し、より高い表示コントラストを有してもよい。表示装置500は任意の適切な表示装置であってもよく、携帯電話、タブレットコンピュータ、テレビ、ディスプレイ、ノートパソコン、デジタルフォトフレーム、カーナビゲーション、電子書籍などの表示機能を有する任意の製品又は部材を含むが、それらに限らない。
【0090】
表示装置500は上記各実施例に説明される発光基板とほぼ同じ技術的効果を有してもよいため、簡潔のために、ここで表示装置500の技術的効果についての詳細な説明は省略する。
【0091】
本開示の更なる態様によれば、発光基板の製造方法を提供し、図16に該方法600のフローチャートを示し、該方法600は上記いずれか1つの実施例に説明される発光基板に適用される。図2図7及び図16を参照し、方法600は下記ステップS601~S603を含んでもよい。
【0092】
S601 基板101を供給する。
【0093】
S602 基板101上に導電層を形成し、導電層をパターニングすることにより第1導電部105と、複数のパッド107及び108を含む第2導電部106とを同時に形成する。
【0094】
S603 基板101上に複数の駆動回路103及び複数の発光ユニット104を取り付けることによりアレイ状に配置される複数の発光領域102を形成し、各発光領域102が駆動回路103と、該駆動回路103に接続される少なくとも1つの発光ユニット104とを含む。第1導電部105は電気信号を各発光領域102内の駆動回路103及び少なくとも1つの発光ユニット104に伝送するように構成される。
【0095】
以下、1つの具体的な例によって方法600における各ステップをより詳しく説明する。
【0096】
まず、基板101を供給する。基板101はプラスチック基板、シリコン基板、セラミック基板、ガラス基板、石英基板などの任意の適切な基板であってもよく、本開示の実施例は基板101の材料を制限しない。
【0097】
その後、基板101上に例えばマグネトロンスパッタ法によりバッファ層112を形成する。バッファ層112はその後で第1導電部105及び第2導電部106を製造する際に基板101に与えた応力を減少させるためのものであってもよく、それにより基板101が曲げ変形することを回避することができ、バッファ層112は更に基板101中の不純物がその後で形成された第1導電部105及び第2導電部106の導電性能に与えた悪影響を回避することができる。バッファ層112は任意の適切な材料であってもよく、例えばSiNであってもよい。
【0098】
次に、基板101上にマグネトロンスパッタ法又は電気めっき法により導電層を形成し、導電層をパターニングすることにより第1導電部105及び第2導電部106を同時に形成する。第1導電部105は以上に記載の駆動電圧信号線VLEDL、アドレス信号線ADDRL、縦続接続配線111、電源信号線VccL、データ駆動信号線DataL、共通電圧信号線GNDL、フィードバック信号線FBL及び選択可能なシールドリングGND ESD Ringを含んでもよい。第2導電部106は駆動回路103を取り付けるための第1パッド107と、発光ユニット104を取り付けるための第2パッド108と、を含む。単回のマグネトロンスパッタの厚さが一般的に1μmを超えないため、1μmを超える導電層を製造するとき、一般的に複数回のスパッタリングにより形成する必要がある。一例では、第1導電部105及び第2導電部106の形成過程は、まず様々な電気信号を伝達するようにバッファ層112上に例えば2um厚さのCu層を形成し、その後、Cu層上に例えば0.6um厚さのCuNi層を形成し、該CuNi層はCu層を保護して抵抗率の低いCu層の表面が露出して酸化されることを防止するためのものであってもよいと説明されてもよい。別の例では、第1導電部105及び第2導電部106の形成過程は、まずバッファ層112上に約300Å厚さのMoNb層を形成し、該MoNb層が膜層と基板101との接着力を強化するためのものであり、その後、様々な電気信号を伝達するためにMoNb層上にCu層を形成し、最後に、Cu層上に約200Å厚さのMoNb層を形成することにより中間のCu層を保護して抵抗率の低い中間Cu層の表面が露出して酸化されることを防止すると説明されてもよい。電気めっき法により基板101上に第1導電部105及び第2導電部106を形成するとき、まずMoNiTiによりシード層を形成することで後続の電気めっきプロセスにおける金属結晶粒の核形成密度を向上させ、その後、電気めっきにより抵抗率の低いCu層を製造し、次に酸化防止層を製造し、材料がMoNiTiであってもよい。導電層が洗浄、コーティング、ベーク、フォトリソグラフィ、現像、ハードベーク、エッチング、剥離などのプロセスを経た後、第1導電部105及び第2導電部106が形成される。同一層に位置する第1導電部105及び第2導電部106を製造するために2枚のマスクを用いるだけでよく、関連技術における少なくとも3枚のマスクにより異なる層に位置する導電構造を形成することに比べて、必要なマスクの数を減少させて、製造プロセスを簡素化して、生産コストを削減することができる。
【0099】
その後、第1導電部105及び第2導電部106の位置する層の基板101から離れる側にマグネトロンスパッタ法により第1絶縁層113を形成する。第1絶縁層113は第1導電部105と第2導電部106が環境中の水や酸素などにより酸化腐食されないように保護するためのものであってもよい。第1絶縁層113の材料は有機材料、無機材料又は有機材料と無機材料との組合せであってもよく、第1絶縁層113は単一の膜層であってもよく、複数の膜層を含んでもよい。
【0100】
選択肢として、更に第1絶縁層113の基板101から離れる側に第2絶縁膜層をコーティングしてもよく、該第2絶縁膜層に対して硬化、露光、現像、エッチングなどの種々の処理を行うことにより、第2絶縁層115を形成する。第2絶縁層115の材料は有機材料、無機材料又は有機材料と無機材料との組合せであってもよく、第2絶縁層115は単一の膜層であってもよく、複数の膜層を含んでもよい。発光基板上に第2絶縁層115が形成される場合、第2絶縁層115及び第1絶縁層113をエッチングすることにより複数のビアを形成する。
【0101】
最後に、発光基板を規定された外形に切断することにより、駆動回路103及び発光ユニット104がそれぞれ上記複数のビアにより第2導電部106の第1パッド107及び第2パッド108に電気的に接続されるようにし、それにより駆動回路103及び発光ユニット104を対応のパッドに取り付ける。第1導電部105の各信号線がバインディング領域でのフレキシブル回路基板110に接続されることにより、駆動回路103とフレキシブル回路基板110との電気的接続を実現し、最終的に必要な発光基板を得る。
【0102】
該方法600の実現する技術的効果は上記各実施例に説明される発光基板の技術的効果を参照してもよく、従って、簡潔のために、ここで方法600の技術的効果についての詳細な説明は省略する。
【0103】
本開示の説明において、用語「上」、「下」、「左」、「右」などで示される方位又は位置関係は図面に示される方位又は位置関係であり、本開示を説明しやすくするためのものに過ぎず、本開示は必ず特定の方位で構成及び操作しなければならないように求められるものではなく、従って、本開示を制限するものと理解されるべきではない。
【0104】
本明細書の説明において、参照用語「1つの実施例」、「別の実施例」などの説明は該実施例を参照して説明した具体的な特性、構造、材料又は特徴が本開示の少なくとも1つの実施例に含まれることを意味する。本明細書において、上記用語の模式的な説明は必ずしも同じ実施例又は例に対するものであるとは限らない。且つ、説明される具体的な特性、構造、材料又は特徴はいずれか1つ又は複数の実施例又は例において適切な方式で組み合わせられてもよい。また、互いに矛盾しない限り、当業者が本明細書に説明される異なる実施例又は例及び異なる実施例又は例の特性を結合及び組み合わせすることができる。また、説明すべきことは、本明細書において、用語「第1」、「第2」は説明のためのものに過ぎず、相対重要性を指示又は暗示するもの又は示される技術的特徴の数を暗に指すものと理解されるべきではない。
【0105】
当業者であれば理解されるように、図面に特定の順序で本開示における方法の各ステップを説明したが、文脈に明確に説明しない限り、必ず該特定の順序でこれらのステップを実行しなければならないように求められ、又はそのように暗示するのではない。追加又は代替のものとして、複数のステップを1つのステップに統合して実行し、及び/又は1つのステップを複数のステップに分解して実行してもよい。また、ステップの間に他の方法ステップを挿入してもよい。挿入されたステップは本明細書に説明される方法の改良などを示してもよく、又は該方法に関わらないものであってもよい。また、次のステップが始まる前に、与えられたステップがまだ完全に完了していない可能性がある。
【0106】
以上の説明は単に本開示の具体的な実施形態であるが、本開示の保護範囲はこれに限らない。当業者が本開示に開示される技術的範囲内で容易に想到し得る変更又は置換は、いずれも本開示の保護範囲内に含まれるべきである。従って、本開示の保護範囲は前記特許請求の範囲に準じるべきである。
【符号の説明】
【0107】
001 発光領域
100 発光基板
101 基板
102 発光領域
103 駆動回路
104 発光ユニット
105 第1導電部
106 第2導電部
107 第1パッド
108 第2パッド
109 配線
110 フレキシブル回路基板
111 縦続接続配線
112 バッファ層
113 第1絶縁層
114 ファンアウト領域
115 第2絶縁層
116 直線部分
117 折り曲げ部分
118 第1接続部
119 第2接続部
120 バインディング電極
図1
図2
図3
図4
図5
図6
図7
図8
図9
図10
図11A
図11B
図12(a)】
図12(b)】
図12(c)】
図13
図14
図15
図16
【国際調査報告】