特表 2024-534052 垂直クロック供給アーキテクチャを伴うコンピューティングシステム

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2024-09-18

(54)【発明の名称】垂直クロック供給アーキテクチャを伴うコンピューティングシステム

(51)【国際特許分類】

   G06F 1/10 20060101AFI20240910BHJP

   H05K 1/18 20060101ALI20240910BHJP

   H03K 5/15 20060101ALI20240910BHJP

【ＦＩ】

G06F1/10

H05K1/18 S

H03K5/15 P

【審査請求】未請求

【予備審査請求】未請求

(21)【出願番号】P 2024509306

(86)(22)【出願日】2022-08-15

(85)【翻訳文提出日】2024-04-09

(86)【国際出願番号】 US2022040333

(87)【国際公開番号】W WO2023022981

(87)【国際公開日】2023-02-23

(31)【優先権主張番号】63/234,962

(32)【優先日】2021-08-19

(33)【優先権主張国・地域又は機関】US

(31)【優先権主張番号】63/363,076

(32)【優先日】2022-04-15

(33)【優先権主張国・地域又は機関】US

(81)【指定国・地域】

(71)【出願人】

【識別番号】510192916

【氏名又は名称】テスラ，インコーポレイテッド

(74)【代理人】

【識別番号】110000659

【氏名又は名称】弁理士法人広江アソシエイツ特許事務所

(72)【発明者】

【氏名】ジャオ，ジン

(72)【発明者】

【氏名】ラマチャンドラン，ラグヴィール

(72)【発明者】

【氏名】スン，シシュアン

(72)【発明者】

【氏名】チャン，ウィリアム

(72)【発明者】

【氏名】フィッシャー，ティモシー

【テーマコード（参考）】

5E336

5J039

【Ｆターム（参考）】

5E336AA12

5E336AA14

5E336CC55

5E336CC60

5E336GG11

5J039EE01

5J039KK01

5J039MM03

(57)【要約】

垂直電力及びクロック供給のためのシステム及び方法が開示される。幾つかの実施形態において、コンピューティングシステムは、チップを備えるチップのアレイと、チップに電源電圧及び１つ以上のクロック信号を供給するように構成される電力供給モジュールとを含むことができ、電力供給モジュールはチップに対して垂直に位置され、チップは、電力供給モジュールから１つ以上のクロック信号を垂直に受信するように構成される。
【選択図】図４

【特許請求の範囲】

【請求項1】

チップを備えるチップのアレイと、
電源電圧及び１つ以上のクロック信号を前記チップに供給するように構成される電力供給モジュールであって、前記電力供給モジュールが前記チップに対して垂直に位置され、前記チップが、前記電力供給モジュールから前記１つ以上のクロック信号を垂直に受信するように構成される、電力供給モジュールと、を備えるコンピューティングシステム。

【請求項2】

前記チップは、
コンピューティングブロックと、
１つ以上の入力／出力ブロックと、
前記電力供給モジュールから前記１つ以上のクロック信号を受信するように構成される１つ以上のクロック信号接点と、
前記電力供給モジュールから前記電源電圧を受けるように構成される１つ以上の電源接点と、を備える、請求項１に記載のコンピューティングシステム。

【請求項3】

前記チップが少なくとも２つのクロック信号接点を備える、請求項２に記載のコンピューティングシステム。

【請求項4】

前記１つ以上のクロック信号は、前記電力供給モジュール内の前記電源電圧から電気的に分離される、請求項１に記載のコンピューティングシステム。

【請求項5】

前記１つ以上のクロック信号は、１つ以上の接地ビア及びグランドアイランドを使用して電気的に分離される、請求項４に記載のコンピューティングシステム。

【請求項6】

前記１つ以上のクロック信号が差動信号を含む、請求項１に記載のコンピューティングシステム。

【請求項7】

前記１つ以上のクロック信号が低電圧差動シグナリングクロック信号を含む、請求項１に記載のコンピューティングシステム。

【請求項8】

前記電力供給モジュールは、前記１つ以上のクロック信号を生成するための少なくとも１つの水晶発振器を含む、請求項１に記載のコンピューティングシステム。

【請求項9】

前記チップは、前記１つ以上のクロック信号を差動信号からシングルエンド電圧信号に変換するように構成される、請求項１に記載のコンピューティングシステム。

【請求項10】

前記コンピューティングシステムは、ニューラルネットワークをトレーニングするように構成される、請求項１に記載のコンピューティングシステム。

【請求項11】

前記チップのアレイがウェハ上のシステムに含まれる、請求項１に記載のコンピューティングシステム。

【請求項12】

複数の更なる電力供給モジュールを更に備え、前記チップのアレイが複数の更なるチップを含み、前記更なるチップのそれぞれは、前記更なる電力供給モジュールのそれぞれの１つと位置合わせされるとともに、前記更なる電力供給モジュールのそれぞれの１つから少なくとも１つのクロック信号を垂直に受信するように構成される、請求項１１に記載のコンピューティングシステム。

【請求項13】

チップを含むチップのアレイと、
水晶発振器を備える電力供給モジュールであって、前記電力供給モジュールが電源電圧及び低電圧差動シグナリングクロック信号を前記チップに供給するように構成され、前記電力供給モジュールが前記チップに対して垂直に位置され、前記チップが、前記低電圧差動シグナリングクロック信号を前記電力供給モジュールから垂直に受信するように構成される、電力供給モジュールと、を備え、
前記チップは、前記低電圧差動シグナリングクロック信号をシングルエンド信号に変換するように構成され、
前記チップのアレイがウェハ上のシステムに含まれる、コンピューティングシステム。

【請求項14】

クロック供給の方法において、
チップアレイのチップに電源電圧を供給する電力供給モジュールを用いて１つ以上のクロック信号を生成するステップであって、前記電力供給モジュールが前記チップに対して垂直に位置される、ステップと、
前記電力供給モジュールから前記チップへと垂直に延びる１つ以上の電気接続部を介して、前記電力供給モジュールから前記チップに前記１つ以上のクロック信号を供給するステップと、
を含む方法。

【請求項15】

前記１つ以上のクロック信号が差動クロック信号を含み、
前記方法は、前記チップによって、前記差動クロック信号をシングルエンドクロック信号に変換するステップを更に含む、請求項１４に記載の方法。

【請求項16】

前記チップ内の前記シングルエンドクロック信号を、前記１つ以上の電気接続部に対して略垂直な１つ以上の方向でルーティングするステップを更に含む、請求項１５に記載の方法。

【請求項17】

前記差動クロック信号が低電圧差動シグナリングクロック信号である、請求項１６に記載の方法。

【請求項18】

前記生成するステップは、前記電力供給モジュールの少なくとも１つの水晶発振器を使用して実行される、請求項１４に記載の方法。

【請求項19】

前記チップアレイがウェハ上のシステム上に含まれる、請求項１４に記載の方法。

【請求項20】

前記供給するステップは、前記チップの少なくとも２つのクロック接点に前記１つ以上のクロック信号を供給するステップを含む、請求項１４に記載の方法。

【発明の詳細な説明】

【技術分野】

【0001】

［関連出願の相互参照］
この出願は、２０２１年８月１９日に出願された「ＰＯＷＥＲ ＤＥＬＩＶＥＲＹ ＭＯＤＵＬＥ（電力供給モジュール）」と題する米国仮出願第６３／２３４９６２号、及び２０２２年４月１５日に出願された「ＣＯＭＰＵＴＩＮＧ ＳＹＳＴＥＭ ＷＩＴＨ ＶＥＲＴＩＣＡＬ ＣＬＯＣＫ ＤＥＬＩＶＥＲＹ ＡＲＣＨＩＴＥＣＴＵＲＥ（垂直クロック供給アーキテクチャを伴うコンピューティングシステム）」と題する米国仮出願第６３／３６３０７６号の利益を主張し、これらのそれぞれの仮出願の開示は、その全体があらゆる目的のために参照により本明細書に組み込まれる。

【0002】

本開示は、一般に、電子アセンブリに関する。

【背景技術】

【0003】

コンピューティングシステムは、複数のチップと、プリント回路基板（ＰＣＢ）上に分布され得る電力供給モジュール及びクロックモジュールなどの関連する電子機器とを含むことができる。計算密度及び性能は、かなりの空間を占める可能性がある電力及びクロック信号のためのルーティングによって制限される可能性がある。

【発明の概要】

【0004】

特許請求の範囲に記載された技術革新はそれぞれ幾つかの態様を有し、そのうちの１つだけがその望ましい属性を単独で担うものではない。特許請求の範囲を限定することなく、この開示の幾つかの顕著な特徴をここで簡単に説明する。

【0005】

幾つかの態様において、本明細書に記載の技術は、チップを含むチップのアレイと、電源電圧及び１つ以上のクロック信号をチップに供給するように構成される電力供給モジュールとを含み、電力供給モジュールがチップに対して垂直に位置され、チップが電力供給モジュールから１つ以上のクロック信号を垂直に受信するように構成される、コンピューティングシステムに関する。

【0006】

幾つかの態様において、本明細書に記載の技術は、チップが、コンピューティングブロックと、１つ以上の入力／出力ブロックと、電力供給モジュールから１つ以上のクロック信号を受信するように構成される１つ以上のクロック信号接点と、電力供給モジュールから前記電源電圧を受けるように構成される１つ以上の電源接点とを含む、コンピューティングシステムに関する。

【0007】

幾つかの態様において、本明細書に記載の技術は、チップが少なくとも２つのクロック信号接点を含む、コンピューティングシステムに関する。

【0008】

幾つかの態様において、本明細書に記載の技術は、１つ以上のクロック信号が電力供給モジュール内の電源電圧から電気的に分離される、コンピューティングシステムに関する。５。

【0009】

幾つかの態様において、本明細書に記載の技術は、１つ以上のクロック信号が１つ以上の接地ビア及びグランドアイランドを使用して電気的に分離される、コンピューティングシステムに関する。

【0010】

幾つかの態様において、本明細書に記載の技術は、１つ以上のクロック信号が差動信号を含む、コンピューティングシステムに関する。

【0011】

幾つかの態様において、本明細書に記載の技術は、１つ以上のクロック信号が低電圧差動シグナリングクロック信号を含む、コンピューティングシステムに関する。

【0012】

幾つかの態様において、本明細書に記載の技術は、電力供給モジュールが１つ以上のクロック信号を生成するための少なくとも１つの水晶発振器を含む、コンピューティングシステムに関する。

【0013】

幾つかの態様において、本明細書に記載の技術は、チップが１つ以上のクロック信号を差動信号からシングルエンド電圧信号に変換するように構成される、コンピューティングシステムに関する。

【0014】

幾つかの態様において、本明細書に記載の技術は、ニューラルネットワークをトレーニングするように構成される、コンピューティングシステムに関する。

【0015】

幾つかの態様において、本明細書に記載の技術は、チップのアレイがウェハ上のシステムに含まれる、コンピューティングシステムに関する。

【0016】

幾つかの態様において、本明細書に記載の技術は、複数の更なる電力供給モジュールを更に含み、チップのアレイが複数の更なるチップを含み、更なるチップのそれぞれが、更なる電力供給モジュールのそれぞれの１つと位置合わせされるとともに、更なる電力供給モジュールのそれぞれの１つから少なくとも１つのクロック信号を垂直に受信するように構成される、コンピューティングシステムに関する。

【0017】

幾つかの態様において、本明細書に記載の技術は、チップを含むチップのアレイと、水晶発振器を含む電力供給モジュールとを含み、電力供給モジュールが電源電圧及び低電圧差動シグナリングクロック信号をチップに供給するように構成され、電力供給モジュールがチップに対して垂直に位置され、チップが、低電圧差動シグナリングクロック信号を電力供給モジュールから垂直に受信するように構成され、チップが低電圧差動シグナリングクロック信号をシングルエンド信号に変換するように構成され、チップのアレイがウェハ上のシステムに含まれる、コンピューティングシステムに関する。

【0018】

幾つかの態様では、本明細書に記載の技術は、クロック供給の方法に関し、該方法は、チップアレイのチップに電源電圧を供給する電力供給モジュールを用いて１つ以上のクロック信号を生成するステップであって、電力供給モジュールがチップに対して垂直に位置される、ステップと、電力供給モジュールからチップへと垂直に延びる１つ以上の電気接続部を介して、電力供給モジュールからチップに１つ以上のクロック信号を供給するステップとを含む。

【0019】

幾つかの態様において、本明細書に記載の技術は、１つ以上のクロック信号が差動クロック信号を含む方法に関し、該方法は、チップによって、差動クロック信号をシングルエンドクロック信号に変換するステップを更に含む。

【0020】

幾つかの態様において、本明細書に記載の技術は、チップ内のシングルエンドクロック信号を１つ以上の電気接続部に対して略垂直な方向でルーティングするステップを更に含む方法に関する。

【0021】

幾つかの態様において、本明細書に記載の技術は、差動クロック信号が低電圧差動シグナリングクロック信号である方法に関する。

【0022】

幾つかの態様において、本明細書に記載の技術は、生成するステップが、電力供給モジュールの少なくとも１つの水晶発振器を使用して実行される方法に関する。

【0023】

幾つかの態様では、本明細書に記載の技術は、チップアレイがウェハ上のシステム上に含まれる方法に関する。

【0024】

幾つかの態様において、本明細書に記載の技術は、供給するステップが、チップの少なくとも２つのクロック接点に１つ以上のクロック信号を供給するステップを含む、方法に関する。

【図面の簡単な説明】

【0025】

本開示は、本開示を例示することを意図しているが、本開示を限定することを意図していない特定の実施形態の図面を参照して本明細書で説明される。本明細書に組み込まれ、本明細書の一部を構成する添付図面は、本明細書に開示された概念を例示するためのものであり、原寸に比例しない場合があることを理解すべきである。

【0026】

【図1A】例示的な回路基板レイアウトを示す。

【図1B】例示的な回路基板レイアウトを示す。

【0027】

【図2】本明細書に記載の実施形態に係るチップを示す。

【0028】

【図3】本明細書に記載の実施形態に係るチップのアレイを示す。

【0029】

【図4】本明細書に記載の幾つかの実施形態に係る垂直に供給される電力信号及びクロック信号を伴うチップアレイの例示である。

【0030】

【図5】本明細書に記載の幾つかの実施形態に係る例示的な差動クロック回路である。

【発明を実施するための形態】

【0031】

特定の実施形態の以下の説明は、特定の実施形態の様々な説明を提示する。しかしながら、本明細書に記載された技術革新は、例えば、特許請求の範囲によって規定及び包含されるように、多数の異なる方法で具現化され得る。この説明では、同様の参照番号が同一又は機能的に同様の要素を示すことができる図面を参照する。図面に示される要素は、必ずしも原寸に比例して描かれていないことが理解され得る。更に、特定の実施形態は、図面に示されるよりも多くの要素及び／又は図面に示される要素のサブセットを含むことができることが理解され得る。更に、幾つかの実施形態は、２つ以上の図面からの特徴の任意の適切な組み合わせを組み込むことができる。

【0032】

集積回路（ＩＣ）チップは、一般的に、電源電圧とクロック信号を用いる。クロック信号は、チップの異なる部分を同期させ、異なるチップを互いに同期させるために使用することができる。クロック信号は、他の信号と共有される共通基準グランドを有するシングルエンド信号とすることができる。或いは、専用の基準信号がクロック信号に付随して戻り経路を提供し、クロック信号として差動信号を形成することができる。差動クロック信号は、シングルエンドクロック信号よりも、チップ内及び／又はチップの周囲に存在し得るノイズ源（例えば、スイッチングノイズ及び／又は電磁干渉）に対して著しく良好な耐性を有し得る。したがって、差動クロック信号を使用して、よりクリーンなクロック信号をＩＣチップに供給することができる。幾つかの実施形態では、低電圧差動シグナリング（ＬＶＤＳ）信号は、差動低電力信号であり、クロック信号を送信するために使用することができる。

【0033】

幾つかの従来の回路基板設計では、ＩＣチップ、電源ブロック、電圧調整モジュール、クロックチップ、及び他の構成要素は、プリント回路基板（ＰＣＢ）にわたって二次元に広げられる。ＩＣチップはチップと呼ぶことができる。そのような回路基板設計における電力及びクロック信号は、図１Ａ及び図１Ｂに示すように、チップに横方向に供給することができる。回路アセンブリ１００は、プリント回路基板１０２を備える。プリント回路基板１０２上には、チップ１０４、電圧調整モジュール１０６Ａ～１０６Ｃ、及びクロック回路１０８が配置される。電力及びクロック信号をチップ１０４に供給するために、電力は、プリント回路基板１０２の平面内を電圧調整モジュール１０６Ａ～１０６Ｃからチップ１０４へ、及びクロック回路１０８からチップ１０４へ移動する。図１Ａ及び図１Ｂでは電圧調整モジュールが使用されているが、これに代えて又は加えて他の適切な電気部品が使用されてもよいことが理解され得る。

【0034】

図１Ａ及び図１Ｂに示すようなレイアウトは、電力信号及びクロック信号のための比較的長い供給経路をもたらすことができる。長い供給経路（電源信号とクロック信号の両方を含む）は、システムに余分な電力損失をもたらし、クロック信号に余分なジッタを導入する可能性がある。したがって、電力信号及びクロック信号がチップに到達するために移動する距離を低減及び／又は最小化することが有利であり得る。

【0035】

本出願の態様によれば、チップ上位相ロックループに差動基準クロックを供給することができる一対の水晶発振器は、集積回路チップに直交して配置することができる。これは、集積回路チップに対して垂直に配置された電源モジュールに結晶チップを組み込むことによって達成することができる。そのような電源モジュールは、システムオンチップ（ＳＯＣ）の下にあってもよく、チップアレイのチップに垂直に電源電圧を供給することができる。チップのアレイは、ウェハレベルチップスケールパッケージング、ファンアウトウェハレベルチップスケールパッケージング、埋め込み相互接続ブリッジ、又は他のアレイもしくはマルチダイパッケージング技術を使用してパッケージングすることができる。クロック信号が比較的低いジッタ及び電源モジュールに統合された他の機能ブロックからの比較的低いノイズを有するようにするために、水晶発振器への比較的安定した電源及びクロック信号伝送経路に沿ったノイズ分離をもたらすための技術的解決策を適用することができる。

【0036】

本出願の態様は、側方信号ルーティング並びにオンチップクロックルーティングを低減又は最小化することをもたらすことができる。場合によっては、そのような経路にアクティブバッファリングが存在しない可能性がある。本明細書に開示される実施形態は、位相雑音の低減をもたらすことができ、これにより、オンチップコンピューティング及び通信性能を改善することができる。本明細書に開示される垂直クロック供給により、隣接するチップ間のピッチを低減することができ、計算のためのより高い密度を達成することができる。

【0037】

幾つかの実施形態では、チップは、より大きなシステムの一部として使用するように設計されてもよい。例えば、チップは人工知能（ＡＩ）機械学習トレーニング用に設計されてもよく、チップはそれぞれ中央に位置するコンピューティングブロックとして配置されてもよく、チップ間高速通信用に構成された入力／出力（ＩＯ）ブロックが側面に配置されてもよい。チップの角は、クロック回路を含むことができる様々な回路を含むことができる。

【0038】

図２は、ＡＩ機械トレーニング及び／又は他の高度に並列又は計算集約的なタスクに使用することができるチップの例示的な実施形態を示す図である。図２では、チップ２００は、コンピューティングブロック２０２の側面に沿って配置されたＩＯブロック２０４Ａ、２０４Ｂ、２０４Ｃ、及び２０４Ｄを伴うコンピューティングブロック２０２を有する。ＩＯブロック２０４Ａ、２０４Ｂ、２０４Ｃ、及び２０４Ｄは、チップアレイの隣接チップのＩＯブロックとインタフェースすることができる。チップ２００の４つのエッジに位置するＩＯブロック２０４Ａ～２０４Ｄにクロック信号を供給するために、図２に示すように、２つの対角コーナに直交して配置されたクロック信号接点２０６Ａ及び２０６Ｂでチップ２００に供給される２つのクロック信号があり得る。幾つかの実施形態では、一対の水晶発振器を使用して差動基準クロックを供給することができる。クロック信号接点２０６ＡはＩＯブロック２０４Ａ及び２０４Ｂをサポートすることができ、クロック信号接点２０６ＡはＩＯブロック２０４Ｃ及び２０４Ｄをサポートすることができる。コンピューティングブロック２０２は、クロック信号接点２０６Ａ及び／又はクロック信号接点２０６Ｂから１つ以上のクロック信号を受信することができる。２つの直交クロック信号接点２０６Ａ及び２０６Ｂは、合計４つのエッジＩＯブロック２０４Ａ～２０４Ｄをサポートするためにチップに設けられる。同様に、電力は、コンピューティングブロック２０２、４つのエッジ上のＩＯブロック２０４Ａ～２０４Ｄ、及びチップ２００内に含まれる様々な回路のいずれかに供給することができる。

【0039】

チップ２００は、４つのＩＯブロック２０４及び２つのクロック信号接点２０６Ａ及び２０６Ｂを有して示されているが、他の構成も可能である。例えば、チップは、１つのＩＯブロック、２つのＩＯブロック、３つのＩＯブロック、４つのＩＯブロック、又はそれ以上を有してもよい。チップは、２つのＩＯブロック、３つのＩＯブロック、４つのＩＯブロック、又はそれ以上、例えばチップ内の全てのＩＯブロックの間でクロック信号接続を共有してもよいし、クロック信号接続を共有しなくてもよい（すなわち、各ＩＯブロックは、それに関連する独自のクロック信号接続を有してもよい）。

【0040】

チップは、ウェハ上に形成された集積回路とすることができる。図２のチップ２００などのチップは、図３に示すように他のチップ（これは、幾つかの実施形態では、同一であってもよい）とアレイ配置で配置されてもよく、アレイ３００は複数のチップ３０２を含む。ウェハ上のシステムは、チップ３０２のアレイ３００及びウェハレベルパッケージングを含むことができる。アレイ３００は、互いに近接して配置されたチップ３０２を含む（例えば、それらのすぐ隣にあるか、又はそれらの間にわずかな空間を空けて配置される）。アレイ３００は、高い計算密度を提供することができる。そのような構成は、ＡＩ機械トレーニング及び／又は他の高度に並列化されたタスク及び／又は計算集中タスクをサポートするために使用され得る。クロック信号及び／又は電源信号の供給をサポートするために各チップの周りに十分な側面領域がない可能性があるため、アレイ内の各チップの電源及びクロック信号を垂直に供給することが有利であり得る。チップ内では、クロック信号及び電源信号は、それらがチップによって受信される方向にほぼ直交する方向にルーティングすることができる。例えば、信号は、垂直方向に受信され、垂直供給経路に対してほぼ垂直な方向にチップ上でルーティングされ得る。

【0041】

本開示の実施形態は、図３などのアレイに配置されたチップに電力信号及びクロック信号を供給することに関連する技術的問題に対する解決策を提供することができる。クロック信号及び電源信号は、水平に供給される代わりに、例えばアレイ内のチップの下又は上から垂直に供給されてもよい。垂直に供給されるクロック及び電源信号は、チップの主面に対して直交して供給される。幾つかの実施形態では、電力供給及びクロック信号回路は、アレイ内の個々のチップとほぼ同じサイズ又はそれより小さい領域内に限定されてもよい。

【0042】

図４は、垂直電力及びクロック信号供給を有するアレイ４００の例示的な実施形態の側面図を示す。アレイ４００は、基板又はプリント回路基板４０２上に配置されたチップ４０４Ａ、４０４Ｂ、及び４０４Ｃを備える。基板又はプリント回路基板４０２の反対側では、チップ４０４Ａ～４０４Ｃのそれぞれは、関連する電源モジュール４０６Ａ～４０６Ｃを有することができる。電源モジュール４０６Ａ～４０６Ｃはそれぞれ、クロック信号を生成するための１つ以上の水晶発振器を含むことができる。例えば、電源モジュール４０６Ａ～４０６Ｃはそれぞれ、差動クロック信号を生成するための一対の水晶発振器を含むことができる。電源モジュール４０６Ａ～４０６Ｃは、電源信号、クロック信号、又はその両方をチップ４０４Ａ～４０４Ｃに垂直に供給することができる。例えば、図４に示すように、電力信号４０８Ａ～４０８Ｃ及びクロック信号４１０Ａ～４１０Ｃは、電源モジュール４０６Ａ～４０６Ｃからチップ４０４Ａ～４０４Ｃに垂直に搬送することができる。電力信号４０８Ａ～４０８Ｃ及びクロック信号４１０Ａ～４１０Ｃは、電源モジュール４０６Ａ～４０６Ｃからチップ４０４Ａ～４０４Ｃまで垂直に延びる電気接続部によって供給される。電気接続部は、ポゴピン及び／又は他の適切な垂直コネクタによって実施することができる。幾つかの実施形態では、チップ４０４Ａ～４０４Ｃは、プリント回路基板（例えば、ウェハから個片化され、次いで回路基板に取り付けられる）上に配置されてもよい。特定の実施形態では、チップ４０４Ａ～４０４Ｃは、システム・オン・ウェハ（ＳｏＷ）アセンブリの一部であってもよい。ＳｏＷアセンブリは、ウェハレベルパッケージングを含むことができる。幾つかのそのような実施形態では、ウェハ上のシステムは、一体型ファンアウト（ＩｎＦＯ）ウェハであってもよい。

【0043】

平面内で信号をルーティングするための複雑なルーティングを低減することによって設計を単純化することに加えて、垂直電力及びクロック供給は、幾つかの他の利点を与えることができる。垂直に電力を供給することにより、信号がＰＣＢ上を横方向に移動するときに通常発生する電力損失は、より短い供給経路及びそれに対応する供給経路の抵抗の低減に起因して大幅に低減され得る。このような低減は、直流（ＤＣ）ＩＲ損失（例えば、チップなどの負荷装置における利用可能な電圧の低下）を低減するだけでなく、電流ループに関連する寄生ループインダクタンスも低減し、それによって回路デカップリングに必要なキャパシタンスを低減することができる。更に、クロック信号も局所的に垂直に供給されるため、伝送長が短いほど、信号が経路に沿って伝送されるときに信号に導入されるジッタ及び経路に沿って結合されるノイズを低減することができる。クロック信号及び電力信号を２Ｄチップアレイの平面内ではなく垂直に供給することによって、チップアレイは、クロック発振器信号がダイ間でルーティングされる場合よりも高密度にすることができる。この構成はまた、ダイ間の領域からクロック発生器（例えば、結晶）を除去することができ、これにより、チップアレイサイズを更に縮小することができ、消費電力を（電力供給損失を低減することによって）低減し、チップ性能を（クロックジッタを低減することによって）改善することができる。そのような垂直に配置されたブロックアレイは、アレイのダイ間の高い計算密度及び高速通信を可能にすることができ、これは、ＡＩ機械学習アプリケーション及び大きな計算能力及び高速通信が大きな利点である他のアプリケーションに有利であり得る。

【0044】

例示的な電源モジュールは、電圧調整モジュールである。電圧調整モジュール（ＶＲＭ）は、電気的にノイズの多い構成要素であり得る。ＶＲＭは、チップの電源電圧を供給するために、より高い電流で直流電圧をより低い電圧レベルに変換することができる。ＶＲＭは、高電圧低電流入力を受信し、高電流低電圧出力を生成することができる。ＶＲＭは、１つ以上の電力変換段を含むことができる。高電流低電圧出力は、特定の用途において１００アンペア程度の電流及び１ボルト未満の電圧を有することができる。一般に、ノイズに敏感なクロック信号及びクロック発生器は、これらのブロックから遠ざけられている。しかしながら、垂直配置では、特にチップアレイの場合、電圧調整回路はクロック回路に比較的近くてもよい。幾つかの実施形態では、シングルエンドクロック信号を供給することができる。しかしながら、シングルエンド信号は干渉を受けやすい可能性がある。したがって、幾つかの実施形態では、クロック信号は、ＬＶＤＳ対によって供給される差動信号とすることができる。ＶＲＭブロックの隣又は近くに配置されているクロックチップを処理し、ＶＲＭ内のスイッチングからの共振及び／又はノイズに対処するために、ＬＶＤＳ対は、チップに到達するまで電流ループとして保持され得る。チップ（又はチップの近くの他の構成要素）は、例えば図５に示すように、オンチップ終端を介してＬＶＤＳ対を電圧に変換することができる。

【0045】

図５に示すように、クロック回路５０２は、電力供給モジュールのチップ境界５０４に直交する経路に沿って信号を供給することができる。クロック回路５０２は、差動クロック信号を生成するための少なくとも１つの水晶発振器５０５を含むことができる。差動クロック信号は、ＬＶＤＳ信号とすることができる。差動クロック信号は、回路素子５０６によって単一の基準クロック信号５０８に変換することができる。回路素子５０６は、例えばオペアンプとすることができる。これにより、シングルエンドオンチップクロック電圧信号を生成することができる。ＬＶＤＳ電流は、クロックチップからの定電流源によって駆動することができ、隣接するワイヤからの結合の影響を受けにくい。

【0046】

更に、ノイズ分離技術は、電圧調整モジュールの内部に適用されてもよい。接地ビアはクロック差動対ビアの周りに配置されてもよく、グランドアイランドはクロックチップ位置の下で使用されてもよい。クロック回路電源をクリーンに保ち、クロック信号伝送経路に沿ったノイズを低減又は除去するために、更なるノイズフィルタリングを使用することもできる。電圧調整モジュール内では、クロック信号を電源信号から電気的に分離することができる。

【0047】

幾つかの実施形態では、電力供給モジュールは、チップアレイのチップに電源電圧及び１つ以上のクロック信号を供給するように構成することができる。電源モジュールは、チップを垂直に（例えば、上又は下）配置することができる。幾つかの実施形態では、電力供給モジュールは、電力供給モジュールからチップに垂直に延びる１つ以上の電気接続部を介して電力供給モジュールからチップに１つ以上のクロック信号を供給することができる１つ以上のクロック生成回路を含むことができる。

【0048】

幾つかの実施形態では、電力供給モジュールは、上記でより詳細に説明したように、差動クロック信号を供給するように構成することができ、チップは、差動信号をシングルエンド信号に変換するように構成することができる。幾つかの実施形態では、チップは、電力供給モジュールからチップに電源電圧及び／又はクロック信号を供給するために使用される電気接続部に実質的に直交する１つ以上の方向に電源電圧及び／又はクロック信号をルーティングすることができる。したがって、オンチップクロック信号は、主に、１つ以上のクロック信号が電力供給モジュールからチップに伝播する方向に対してチップ内で垂直に伝播することができる。同様に、オンチップ電源信号は、主に、電源信号が電力供給モジュールからチップに伝播する方向に対してチップ内で垂直に伝播することができる。

【0049】

本明細書に記載の実施形態は、高性能計算及び／又は計算集約的なアプリケーションで使用され、及び／又はそのために特に構成され得る。例えば、本明細書に記載の実施形態は、ニューラルネットワークのトレーニング及び／又は処理、機械学習、人工知能などのために構成することができる。本明細書に記載の幾つかの実施形態は、車両用の自動運転システム（例えば、自動車）による使用のためのデータを生成するためのニューラルネットワークトレーニングに使用することができる。

【0050】

・更なる実施形態

前述の開示は、本開示を開示された正にその形態又は特定の使用分野に限定しようとするものではない。したがって、本明細書中に明示的に記載されるか又は暗示されるかにかかわらず、本開示に対する様々な別の実施形態及び／又は修正が本開示に照らして想定し得ると考えられる。このように本開示の実施形態を説明してきたが、当業者であれば分かるように、本開示の範囲から逸脱することなく形態及び詳細に変更を行うことができる。したがって、本開示は特許請求の範囲によってのみ限定される。

【0051】

上記の明細書では、特定の実施形態を参照して本開示を説明した。しかしながら、当業者であれば分かるように、本明細書に開示される様々な実施形態は、本開示の思想及び範囲から逸脱することなく、様々な他の方法で修正又は実施することができる。したがって、この説明は、例示と見なされるべきであり、開示されたＩＣアセンブリの様々な実施形態を作成及び使用する態様を当業者に教示する目的のためである。本明細書に示され説明される開示の形態は、代表的な実施形態として解釈されるべきであることを理解すべきである。同等の要素、材料、プロセス、又は、ステップが、ここで典型的に図示されて説明されるものと置き換えられてもよい。更に、本開示の特定の特徴は、本開示のこの説明の利益を受けた後に当業者に明らかであるように、他の特徴の使用とは無関係に利用されてもよい。本開示を説明して特許請求の範囲に記載するために使用される「含む（ｉｎｃｌｕｄｉｎｇ）」、「備える（ｃｏｍｐｒｉｓｉｎｇ）」、「組み込む（ｉｎｃｏｒｐｏｒａｔｉｎｇ）」、「から成る（ｃｏｎｓｉｓｔｉｎｇ ｏｆ）」、「有する（ｈａｖｅ）」、「である（ｉｓ）」などの表現は、非排他的な態様で解釈されること、すなわち、明示的に説明されていない項目、構成要素又は要素も存在できるようにすることを意図している。また、単数形への言及は、複数形にも関連すると解釈されるべきである。

【0052】

更に、本明細書に開示される様々な実施形態は、例示的且つ説明的な意味で解釈されるべきであり、決して本開示を限定するものと解釈されるべきではない。全ての接合についての言及（例えば、取り付け、固定、結合、接続など）は、読者の本開示の理解を助けるためにのみ使用され、特に本明細書に開示されるシステム及び／又は方法の位置、向き、又は使用に関して限定を生じさせるものではない。したがって、接合についての言及がある場合、それは広く解釈されるべきである。更に、そのような接合についての言及は、必ずしも２つの要素が互いに直接接続されているとは限らない。

【0053】

更に、これらに限定されないが、「第１」、「第２」、「第３」、「一次」、「二次」、「主」などの数値的用語或いは任意の他の通常の及び／又は数値的用語も、本開示の様々な要素、実施形態、変形例及び／又は修正についての読者の理解を助けるために、識別子としてのみ解釈されるべきであり、特に、他の要素、実施形態、変形及び／又は修正に対する又はそれを超える任意の要素、実施形態、変形及び／又は修正の順序又は選好に関していかなる制限をもたらし得ない。

【0054】

また、図面／図に描かれた要素のうちの１つ以上を特定の用途にしたがって有用であるようにより分離された又は一体化された態様で実装することもでき或いは更には特定の場合には動作不能であるように除去する又はレンダリングすることもできるのが分かる。更に、図面／図中の任意の信号ハッチは、特に明記しない限り、例示としてのみ考慮されるべきであり、限定するものではない。

【図1A】

【図1B】

【図2】

【図3】

【図4】

【図5】

【国際調査報告】