特表2024-534319 | 知財ポータル「IP Force」

知財求人 - 知財ポータルサイト「IP Force」

青山学院大学 (神奈川県相模原市中央区淵野辺)

▶ クリー　インコーポレイテッドの特許一覧

特表2024-534319基板凹所を組み込んだ半導体デバイス

書誌要約請求の範囲詳細な説明課題実施例実施するための形態図面の説明

目に優しい文字サイズ小中大 PDF Top

< >

1A
1B
1C
2
3
4A
4B
4C
4D
4E
5A
5B
5C
5D
5E
6A
6B
6C
7A
7B
7C
8A
8B
9A
9B
9C
9D
9E
9F
9G
10A
10B
10C
10D
11A
11B
12A
12B
12C

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2024-09-20

(54)【発明の名称】基板凹所を組み込んだ半導体デバイス

(51)【国際特許分類】

H01L 21/338 20060101AFI20240912BHJP

H01L 29/06 20060101ALI20240912BHJP

【ＦＩ】

H01L29/80 H

H01L29/06 301F

【審査請求】有

【予備審査請求】未請求

(21)【出願番号】P 2024513176

(86)(22)【出願日】2022-07-11

(85)【翻訳文提出日】2024-04-02

(86)【国際出願番号】 US2022036623

(87)【国際公開番号】W WO2023043524

(87)【国際公開日】2023-03-23

(31)【優先権主張番号】17/477,004

(32)【優先日】2021-09-16

(33)【優先権主張国・地域又は機関】US

(81)【指定国・地域】

(71)【出願人】

【識別番号】592054856

【氏名又は名称】ウルフスピードインコーポレイテッド

【氏名又は名称原語表記】ＷＯＬＦＳＰＥＥＤ，ＩＮＣ．

(74)【代理人】

【識別番号】110000855

【氏名又は名称】弁理士法人浅村特許事務所

(72)【発明者】

【氏名】ジョーンズ、エヴァン

(72)【発明者】

【氏名】スリラム、サプタ

(72)【発明者】

【氏名】ボーテ、カイル

【テーマコード（参考）】

5F102

【Ｆターム（参考）】

5F102GB01

5F102GC01

5F102GD01

5F102GJ02

5F102GJ03

5F102GJ04

5F102GJ05

5F102GJ06

5F102GJ10

5F102GL04

5F102GM04

5F102GQ01

5F102GR07

5F102GR12

5F102GS04

5F102GS09

5F102GT03

5F102HC01

5F102HC07

5F102HC16

(57)【要約】

半導体デバイスは、凹所領域３６０を含む上面３２２Ａを有する基板３２２と、基板上の半導体構造３９０と、凹所領域内の半導体構造の一部と、半導体構造上のゲート・コンタクト３１０、ドレイン・コンタクト３０５及びソース・コンタクト３１５と、を含む。凹所領域は、ドレイン・コンタクト又はソース・コンタクトと垂直方向で重なり合っていない。

【特許請求の範囲】

【請求項1】

半導体デバイスであって、
基板であって、前記基板の上面は凹所領域を備える、基板と、
前記基板上の半導体構造であって、前記半導体構造の一部は前記凹所領域内にある、半導体構造と、
前記半導体構造上のゲート・コンタクト、ドレイン・コンタクト及びソース・コンタクトと、を備え、
前記凹所領域は、前記ドレイン・コンタクト又は前記ソース・コンタクトと垂直方向で重なり合っていない、半導体デバイス。

【請求項2】

前記半導体構造は、高電子移動度トランジスタ（ＨＥＭＴ）又は電界効果トランジスタ（ＦＥＴ）を含む、請求項１に記載の半導体デバイス。

【請求項3】

前記ＦＥＴは、金属酸化物半導体ＦＥＴ（ＭＯＳＦＥＴ）又は金属半導体ＦＥＴ（ＭＥＳＦＥＴ）を含む、請求項２に記載の半導体デバイス。

【請求項4】

前記基板は、前記凹所領域に隣接して不純物領域を含む、請求項１から３までのいずれか一項に記載の半導体デバイス。

【請求項5】

前記不純物領域は、ｐ型不純物を含む、請求項４に記載の半導体デバイス。

【請求項6】

前記不純物領域は、前記凹所領域の少なくとも１つの側壁及び／又は底面にある、請求項４又は５に記載の半導体デバイス。

【請求項7】

前記凹所領域内の前記半導体構造の前記一部は、ｐ型ドーパントでドープされている、請求項１から３までのいずれか一項に記載の半導体デバイス。

【請求項8】

前記凹所領域は、前記ソース・コンタクトの下から前記ゲート・コンタクトの下まで延びる前記半導体構造の部分上にある、請求項１から７までのいずれか一項に記載の半導体デバイス。

【請求項9】

前記凹所領域は、前記ドレイン・コンタクトの下から前記ゲート・コンタクトの下まで延びる前記半導体構造の部分上にある、請求項１から７までのいずれか一項に記載の半導体デバイス。

【請求項10】

前記ゲート・コンタクトは、第１のゲート・コンタクトを含み、
前記半導体デバイスは、第２のゲート・コンタクトをさらに含み、
前記凹所領域は、前記第１のゲート・コンタクトの下にある、請求項１から７までのいずれか一項に記載の半導体デバイス。

【請求項11】

前記第１及び第２のゲート・コンタクトは、前記半導体構造上で第１の方向に延びており、
前記凹所領域は、前記第１の方向に延びる長手方向軸線を有する、請求項１０に記載の半導体デバイス。

【請求項12】

前記第１のゲート・コンタクトに関連した第１のトランジスタの第１のしきい値電圧は、前記第２のゲート・コンタクトに関連した第２のトランジスタの第２のしきい値電圧とは異なる、請求項１０に記載の半導体デバイス。

【請求項13】

前記ゲート・コンタクトは、第１の方向に延びる長手方向軸線を有し、
前記凹所領域は、前記ゲート・コンタクトの下に配置され且つ前記第１の方向に沿って互いに間隔を空けられた複数の凹所領域を含む、請求項１０に記載の半導体デバイス。

【請求項14】

前記半導体構造は、ＩＩＩ族窒化物を含む、請求項１から１３までのいずれか一項に記載の半導体デバイス。

【請求項15】

半導体デバイスであって、
基板と、
前記基板における不純物領域と、
前記基板上の半導体構造と、
前記半導体構造上のゲート・コンタクト、ドレイン・コンタクト及びソース・コンタクトと、を備え、
前記不純物領域上の前記半導体構造の第１の部分の第１の厚さは、前記半導体構造の第２の部分の第２の厚さよりも大きい、半導体デバイス。

【請求項16】

前記不純物領域は、前記基板における凹所領域の少なくとも１つの側壁及び／又は底面上にある、請求項１５に記載の半導体デバイス。

【請求項17】

前記凹所領域は、前記半導体構造のソース・アクセス領域上及び／又は前記半導体構造のドレイン・アクセス領域上にある、請求項１５又は１６に記載の半導体デバイス。

【請求項18】

前記凹所領域は、前記基板の底面に対して垂直な方向において前記ソース・コンタクト及び／又は前記ドレイン・コンタクトと重なり合っていない、請求項１５又は１６に記載の半導体デバイス。

【請求項19】

前記不純物領域は、ｐ型不純物を含む、請求項１５から１８までのいずれか一項に記載の半導体デバイス。

【請求項20】

前記ゲート・コンタクトは、第１のゲート・コンタクトを含み、
前記半導体デバイスは、第２のゲート・コンタクトをさらに含み、
前記半導体構造の前記第１の部分は、前記第１のゲート・コンタクトと前記基板との間にある、請求項１５に記載の半導体デバイス。

【請求項21】

前記第１のゲート・コンタクトに関連した第１のトランジスタの第１のしきい値電圧は、前記第２のゲート・コンタクトに関連した第２のトランジスタの第２のしきい値電圧とは異なる、請求項２０に記載の半導体デバイス。

【請求項22】

前記ゲート・コンタクトは、第１の方向に延びる長手方向軸線を有し、
前記不純物領域は、前記ゲート・コンタクトの下で前記基板において前記第１の方向に沿って配置された複数の凹所領域のうちのそれぞれの１つの少なくとも１つの側壁及び／又は底面上にある、請求項１５から２１までのいずれか一項に記載の半導体デバイス。

【請求項23】

前記ゲート・コンタクトは、第１の方向に延びる長手方向軸線を有し、
前記不純物領域は、前記第１の方向に延びる長手方向軸線を有する前記基板における連続的なトレンチの少なくとも１つの側壁及び／又は底面上にある、請求項１５から２１までのいずれか一項に記載の半導体デバイス。

【請求項24】

半導体デバイスであって、
基板であって、前記基板の上面は凹所領域を備える、基板と、
前記基板における、前記凹所領域の少なくとも１つの側壁及び／又は底面上にある不純物領域と、
前記凹所領域及び前記不純物領域上の半導体構造と、を備える、半導体デバイス。

【請求項25】

前記凹所領域上の前記半導体構造の第１の部分の第１の厚さは、前記凹所領域から離れた前記半導体構造の第２の部分の第２の厚さよりも大きい、請求項２４に記載の半導体デバイス。

【請求項26】

前記半導体構造上にゲート・コンタクト、ドレイン・コンタクト及びソース・コンタクトをさらに備え、
前記凹所領域は、前記半導体構造のソース・アクセス領域及び／又は前記半導体構造のドレイン・アクセス領域上にある、請求項２４又は２５に記載の半導体デバイス。

【請求項27】

前記凹所領域は、前記基板の底面に対して垂直な方向において前記ソース・コンタクト及び／又は前記ドレイン・コンタクトと重なり合っていない、請求項２６に記載の半導体デバイス。

【請求項28】

前記ゲート・コンタクトは、第１のゲート・コンタクトを含み、
前記半導体デバイスは、第２のゲート・コンタクトをさらに含み、
前記凹所領域は、前記第１のゲート・コンタクトと前記基板との間にある、請求項２４から２６までのいずれか一項に記載の半導体デバイス。

【請求項29】

前記第１のゲート・コンタクトに関連した第１のトランジスタの第１のしきい値電圧は、前記第２のゲート・コンタクトに関連した第２のトランジスタの第２のしきい値電圧とは異なる、請求項２８に記載の半導体デバイス。

【請求項30】

前記ゲート・コンタクトは、第１の方向に延びる長手方向軸線を有し、
前記凹所領域は、前記ゲート・コンタクトの下の、前記第１の方向に沿って間隔を空けられた複数の凹所を含む、請求項２６に記載の半導体デバイス。

【請求項31】

前記ゲート・コンタクトは、第１の方向に延びる長手方向軸線を有し、
前記凹所領域は、前記第１の方向に延びる長手方向軸線を有する前記基板における連続的なトレンチを含む、請求項２６に記載の半導体デバイス。

【請求項32】

前記不純物領域は、ｐ型不純物を含む、請求項２３に記載の半導体デバイス。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、半導体デバイスに関し、より具体的には、半導体デバイスの改良された半導体構造及び関連する製造方法に関する。

【0002】

米国政府の利益の記述
本発明は、研究設計担当国防次官（ＯＵＳＤＲ＆Ｅ）国防製造科学技術（ＤＭＳ＆Ｔ）によって授与された契約番号Ｎ０００１６４－１９－Ｃ－ＷＰ５０の政府支援によってなされた。政府は、発明に対して所定の権利を有する。

【背景技術】

【0003】

ケイ素（Ｓｉ）及びガリウムヒ素（ＧａＡｓ）などの金属は、低電力で、Ｓｉの場合には、低周波数の用途のための半導体デバイスにおいて広い適用を見出してきた。しかしながら、これらの材料は、例えば、比較的小さなバンドギャップ（室温において、Ｓｉの場合には１．１２ｅＶ及びＧａＡｓの場合には１．４２）及び比較的小さな降伏電圧により、高電力及び／又は高周波数用途にはあまり適していない場合がある。

【0004】

高電力、高温及び／又は高周波数の用途及びデバイスの場合、炭化ケイ素（ＳｉＣ）（例えば、室温において、４Ｈ－ＳｉＣの場合に約３．２ｅＶのバンドギャップを有する）及びＩＩＩ族窒化物（例えば、室温において、窒化ガリウム（ＧａＮ）の場合に約３．３６ｅＶのバンドギャップを有する）などの、広バンドギャップ半導体材料が使用されてよい。本明細書において使用されるように、「ＩＩＩ族窒化物」という用語は、窒素（Ｎ）と、周期表のＩＩＩ族の元素、通常は、アルミニウム（Ａｌ）、ガリウム（Ｇａ）及び／又はインジウム（Ｉｎ）との間に形成される半導体化合物を指す。この用語は、ＧａＮ、ＡｌＧａＮ及びＡｌＩｎＧａＮなどの、二元、三元及び四元化合物を指す。これらの化合物は、１モルの窒素が、１モルのＩＩＩ族元素の合計と組み合わされる、実験式を有する。これらの材料は、ＧａＡｓ及びＳｉと比較して、より高い電界絶縁破壊強度及びより高い電子飽和速度を有する場合がある。

【0005】

ＳｉＣ及び／又はＩＩＩ族窒化物から製造された半導体デバイスは、ＭＯＳＦＥＴ（金属酸化物半導体電界効果トランジスタ）、ＤＭＯＳ（二重拡散金属酸化物半導体）トランジスタ、ＨＥＭＴ（高電子移動度トランジスタ）、ＭＥＳＦＥＴ（金属半導体電界効果トランジスタ）、ＬＤＭＯＳ（横方向拡散金属酸化物半導体）トランジスタなどを含む電界効果トランジスタ（ＦＥＴ）などの、パワー・トランジスタ・デバイスを含んでよい。

【発明の概要】

【課題を解決するための手段】

【0006】

本発明の幾つかの実施例によれば、半導体デバイスは、基板であって、基板の上面は凹所領域を備える、基板と、基板上の半導体構造であって、半導体構造の一部は凹所領域内にある、半導体構造と、半導体構造上のゲート・コンタクト、ドレイン・コンタクト及びソース・コンタクトと、を備える。凹所領域は、ドレイン・コンタクト又はソース・コンタクトと垂直方向で重なり合っていない。

【0007】

幾つかの実施例において、半導体構造は、高電子移動度トランジスタ（ＨＥＭＴ）又は電界効果トランジスタ（ＦＥＴ）を含む。

【0008】

幾つかの実施例において、ＦＥＴは、金属酸化物半導体ＦＥＴ（ＭＯＳＦＥＴ）又は金属半導体ＦＥＴ（ＭＥＳＦＥＴ）を含む。

【0009】

幾つかの実施例において、基板は、凹所領域に隣接して不純物領域を含む。

【0010】

幾つかの実施例において、不純物領域は、ｐ型不純物を含む。

【0011】

幾つかの実施例において、不純物領域は、凹所領域の少なくとも１つの側壁及び／又は底面にある。

【0012】

幾つかの実施例において、凹所領域内の半導体構造の一部は、ｐ型ドーパントでドープされている。

【0013】

幾つかの実施例において、凹所領域は、ソース・コンタクトの下からゲート・コンタクトの下まで延びる半導体構造の部分上にある。

【0014】

幾つかの実施例において、凹所領域は、ドレイン・コンタクトの下からゲート・コンタクトの下まで延びる半導体構造の部分上にある。

【0015】

幾つかの実施例において、ゲート・コンタクトは、第１のゲート・コンタクトを含み、半導体デバイスは、第２のゲート・コンタクトをさらに含み、凹所領域は、第１のゲート・コンタクトの下にある。

【0016】

幾つかの実施例において、第１及び第２のゲート・コンタクトは、半導体構造上で第１の方向に延びており、凹所領域は、第１の方向に延びる長手方向軸線を有する。

【0017】

幾つかの実施例において、第１のゲート・コンタクトに関連した第１のトランジスタの第１のしきい値電圧は、第２のゲート・コンタクトに関連した第２のトランジスタの第２のしきい値電圧とは異なる。

【0018】

幾つかの実施例において、ゲート・コンタクトは、第１の方向に延びる長手方向軸線を有し、凹所領域は、ゲート・コンタクトの下に配置され且つ第１の方向に沿って互いに間隔を空けられた複数の凹所領域を含む。

【0019】

幾つかの実施例において、半導体構造は、ＩＩＩ族窒化物を含む。

【0020】

本発明の幾つかの実施例によれば、半導体デバイスは、基板と、基板における不純物領域と、基板上の半導体構造と、半導体構造上のゲート・コンタクト、ドレイン・コンタクト及びソース・コンタクトと、を備える。不純物領域上の半導体構造の第１の部分の第１の厚さは、半導体構造の第２の部分の第２の厚さよりも大きい。

【0021】

幾つかの実施例において、不純物領域は、基板における凹所領域の少なくとも１つの側壁及び／又は底面上にある。

【0022】

幾つかの実施例において、凹所領域は、半導体構造のソース・アクセス領域上及び／又は半導体構造のドレイン・アクセス領域上にある。

【0023】

幾つかの実施例において、凹所領域は、基板の底面に対して垂直な方向においてソース・コンタクト及び／又はドレイン・コンタクトと重なり合っていない。

【0024】

幾つかの実施例において、不純物領域は、ｐ型不純物を含む。

【0025】

幾つかの実施例において、ゲート・コンタクトは、第１のゲート・コンタクトを含み、半導体デバイスは、第２のゲート・コンタクトをさらに含み、半導体構造の第１の部分は、第１のゲート・コンタクトと基板との間にある。

【0026】

【0027】

幾つかの実施例において、ゲート・コンタクトは、第１の方向に延びる長手方向軸線を有し、不純物領域は、ゲート・コンタクトの下で基板において第１の方向に沿って配置された複数の凹所領域のうちのそれぞれの１つの少なくとも１つの側壁及び／又は底面上にある。

【0028】

幾つかの実施例において、ゲート・コンタクトは、第１の方向に延びる長手方向軸線を有し、不純物領域は、第１の方向に延びる長手方向軸線を有する基板における連続的なトレンチの少なくとも１つの側壁及び／又は底面上にある。

【0029】

本発明の幾つかの実施例によれば、半導体デバイスは、基板であって、基板の上面は凹所領域を備える、基板と、基板における、凹所領域の少なくとも１つの側壁及び／又は底面上にある不純物領域と、凹所領域及び不純物領域上の半導体構造と、を備える。

【0030】

幾つかの実施例において、凹所領域上の半導体構造の第１の部分の第１の厚さは、凹所領域から離れた半導体構造の第２の部分の第２の厚さよりも大きい。

【0031】

幾つかの実施例において、半導体デバイスは、半導体構造上にゲート・コンタクト、ドレイン・コンタクト及びソース・コンタクトをさらに備える。凹所領域は、半導体構造のソース・アクセス領域及び／又は半導体構造のドレイン・アクセス領域上にある。

【0032】

【0033】

幾つかの実施例において、ゲート・コンタクトは、第１のゲート・コンタクトを含み、半導体デバイスは、第２のゲート・コンタクトをさらに含み、凹所領域は、第１のゲート・コンタクトと基板との間にある。

【0034】

【0035】

幾つかの実施例において、ゲート・コンタクトは、第１の方向に延びる長手方向軸線を有し、凹所領域は、ゲート・コンタクトの下の、第１の方向に沿って間隔を空けられた複数の凹所を含む。

【0036】

幾つかの実施例において、ゲート・コンタクトは、第１の方向に延びる長手方向軸線を有し、凹所領域は、第１の方向に延びる長手方向軸線を有する基板における連続的なトレンチを含む。

【0037】

幾つかの実施例において、不純物領域は、ｐ型不純物を含む。

【0038】

幾つかの実施例によるその他のデバイス、装置及び／又は方法が、以下の図面及び詳細な説明を検討することにより当業者に明らかとなるであろう。全てのこのような追加的な実施例は、上記の実施例のあらゆる及び全ての組合せに加え、この説明に含まれ、発明の範囲に含まれ、添付の請求項によって保護されることが意図されている。

【図面の簡単な説明】

【0039】

【図1A】本開示の幾つかの実施例による半導体デバイスの例示的な実施例を示す図である。

【図1B】本開示の幾つかの実施例による半導体デバイスの例示的な実施例を示す図である。

【図1C】本開示の幾つかの実施例による半導体デバイスの例示的な実施例を示す図である。

【図2】本開示の幾つかの実施例による半導体デバイスの実施例を示す断面図である。

【図3】本開示の幾つかの実施例による半導体デバイスの実施例を示す断面図である。

【図4A】本開示の幾つかの実施例による半導体デバイスの例示的な実施例を示す図である。

【図4B】本開示の幾つかの実施例による半導体デバイスの例示的な実施例を示す図である。

【図4C】本開示の幾つかの実施例による半導体デバイスの例示的な実施例を示す図である。

【図4D】本開示の幾つかの実施例による半導体デバイスの例示的な実施例を示す図である。

【図4E】本開示の幾つかの実施例による半導体デバイスの例示的な実施例を示す図である。

【図5A】本開示の幾つかの実施例による半導体デバイスの例示的な実施例を示す図である。

【図5B】本開示の幾つかの実施例による半導体デバイスの例示的な実施例を示す図である。

【図5C】本開示の幾つかの実施例による半導体デバイスの例示的な実施例を示す図である。

【図5D】本開示の幾つかの実施例による半導体デバイスの例示的な実施例を示す図である。

【図5E】本開示の幾つかの実施例による半導体デバイスの例示的な実施例を示す図である。

【図6A】本開示の幾つかの実施例による凹所領域の変化態様を利用する実施例を示す図である。

【図6B】本開示の幾つかの実施例による凹所領域の変化態様を利用する実施例を示す図である。

【図6C】本開示の幾つかの実施例による凹所領域の変化態様を利用する実施例を示す図である。

【図7A】本開示の幾つかの実施例による半導体デバイスの例示的な実施例の断面図である。

【図7B】本開示の幾つかの実施例による半導体デバイスの例示的な実施例の断面図である。

【図7C】本開示の幾つかの実施例による半導体デバイスの例示的な実施例の断面図である。

【図8A】本開示の幾つかの実施例による半導体デバイスの実施例を示す断面図である。

【図8B】本開示の幾つかの実施例による半導体デバイスの実施例を示す断面図である。

【図9A】本開示の実施例による半導体デバイスを製造する方法を示す図である。

【図9B】本開示の実施例による半導体デバイスを製造する方法を示す図である。

【図9C】本開示の実施例による半導体デバイスを製造する方法を示す図である。

【図9D】本開示の実施例による半導体デバイスを製造する方法を示す図である。

【図9E】本開示の実施例による半導体デバイスを製造する方法を示す図である。

【図9F】本開示の実施例による半導体デバイスを製造する方法を示す図である。

【図9G】本開示の実施例による半導体デバイスを製造する方法を示す図である。

【図10A】本開示の幾つかの実施例による追加的な半導体デバイスを構築するための方法を示す図である。

【図10B】本開示の幾つかの実施例による追加的な半導体デバイスを構築するための方法を示す図である。

【図10C】本開示の幾つかの実施例による追加的な半導体デバイスを構築するための方法を示す図である。

【図10D】本開示の幾つかの実施例による追加的な半導体デバイスを構築するための方法を示す図である。

【図11A】本開示の幾つかの実施例による代替的なトランジスタ・デバイス構造の概略的な断面図である。

【図11B】本開示の幾つかの実施例による代替的なトランジスタ・デバイス構造の概略的な断面図である。

【図12A】本開示の実施例による半導体がパッケージングされてよい複数の例示的な方法を示す概略的な断面図である。

【図12B】本開示の実施例による半導体がパッケージングされてよい複数の例示的な方法を示す概略的な断面図である。

【図12C】本開示の実施例による半導体がパッケージングされてよい複数の例示的な方法を示す概略的な断面図である。

【発明を実施するための形態】

【0040】

詳細な説明
発明の実施例が示されている添付の図面を参照して、以下に本発明の概念の実施例をより詳細に説明する。しかしながら、発明の概念は、多くの異なる形態で具体化されてよく、本明細書に示された実施例に限定されると解釈されるべきではない。むしろ、これらの実施例は、この開示が徹底的且つ完全となり、当業者に発明の概念の範囲を完全に伝達するように提供される。同一の番号は、全体を通じて同じ要素を指す。

【0041】

本開示は、デバイスのオン抵抗が低減される及び／又はデバイスのゲートしきい値が調整される半導体デバイスを提供する。デバイスの抵抗の低減及び／又はゲートしきい値の調整は、部分的に、半導体デバイスの基板における凹所領域の利用によって達成される。凹所領域の位置は、デバイスに対する様々な有利な改良を提供するために変更されてよい。

【0042】

ＨＥＭＴデバイスとの関連において、本開示は、ＨＥＭＴデバイスの特徴（例えば、しきい値電圧）へのＧａＮバッファ厚さの影響の認識から生じてよい。ＧａＮバッファは、ＨＥＭＴデバイスの選択的な領域においてＧａＮ充填されたトレンチ及び／又は凹所領域を含むことによってモノリシックに一体化されてよい。幾つかの実施例において、ＧａＮ充填されたトレンチ及び／又は凹所領域は、隣接するゲート・フィールドから生じる空乏を低減するソース・アクセス領域の下に配置されてよい。この領域における空乏の減少は、ＨＥＭＴデバイスの抵抗を低減する。幾つかの実施例において、ＧａＮ充填されたトレンチ及び／又は凹所の使用は、トラッピング減少において使用される埋め込まれたＰ領域と組み合わされてよい。

【0043】

図１Ａ～図１Ｃは、本開示の幾つかの実施例による半導体デバイス３００の例示的な実施例を示す。図１Ａ～図１Ｃは、識別及び説明のための構造を表すことを意図されており、構造を物理的スケールで表すことは意図されていない。

【0044】

図１Ａを参照すると、半導体デバイス３００は、基板３２２と、基板３２２上の半導体構造３９０とを含む。図１Ａの半導体構造３９０は、本明細書においてさらに説明されるように、多くのタイプ及び／又は構成の半導体要素を組み込んでよい一般的な半導体構造３９０として示された、概略的な実例である。

【0045】

半導体構造３９０は、炭化ケイ素（ＳｉＣ）基板又はサファイア基板などの基板３２２上に提供されてよい。基板３２２は、半絶縁性ＳｉＣ基板であってよい。しかしながら、本開示の実施例は、サファイア（Ａｌ_２Ｏ_３）、窒化アルミニウム（ＡｌＮ）、アルミニウムガリウム窒化物（ＡｌＧａＮ）、窒化ガリウム（ＧａＮ）、ケイ素（Ｓｉ）、ＧａＡｓ、ＬＧＯ、酸化亜鉛（ＺｎＯ）、ＬＡＯ、リン化インジウム（ＩｎＰ）などのあらゆる適切な基板を利用してよい。基板３２２は、ＳｉＣウェハであってよく、半導体デバイス３００は、少なくとも部分的に、ウェハレベル・プロセシングを介して形成されてよく、ウェハは、次いで、複数のユニット・セル・トランジスタ構造を含むダイを提供するためにダイシング又はさもなければ単一化されてよい。「半絶縁」という用語は、絶対的な意味ではなく、本明細書において説明的に使用される。幾つかの実施例において、基板３２２は、ｎ型伝導性を有するようにドーピングされてよい。

【0046】

半導体構造３９０は、幾つかの実施例においてＳｉＣベース及び／又はＩＩＩ族窒化物ベース材料であってよい。半導体構造３９０の一部は、半導体デバイス３００のチャネル領域を画定してよい。チャネル領域は、半導体デバイス３００のソース領域２１５とドレイン領域２０５との間に延びていてよい。チャネル領域における伝導は、ゲート・コンタクト３１０に提供される信号によって制御されてよい。信号は、ソース・コンタクト３１５を介してソース領域２１５へ、またドレイン・コンタクト３０５を介してドレイン領域２０５へ提供されてよい。ソース・コンタクト３１５の下からゲート・コンタクト３１０の下までの半導体構造３９０の部分は、ソース・アクセス領域（ＳＡＲ）と呼ばれてよく、ドレイン・コンタクト３０５の下からゲート・コンタクト３１０の下までの半導体構造３９０の部分は、ドレイン・アクセス領域（ＤＡＲ）と呼ばれてよい。

【0047】

図１Ａには示されていないが、半導体デバイス３００は、絶縁層、パッシベーション層、金属伝送線路などのその他の要素を含んでよい。デバイスの他の部分に重点を置くためにこれらの要素は図１Ａには示されていないが、当業者によって理解されるように、これらのその他の要素は、半導体デバイス３００の機能のために必要に応じて存在してよい。

【0048】

一般的な視点から、半導体デバイス３００は、ゲート・コンタクト３１０の制御下でソース領域２１５とドレイン領域２０５との間を流れる電子の原理に従って動作する。本明細書においてさらに説明されるように、半導体構造３９０の構成は、それによってこの動作が確立されるメカニズムに影響する場合がある。半導体デバイス３００のソース、ドレイン及びゲートの配置によって画定されたそれぞれの領域は、それぞれ図１Ａに示された、半導体デバイス３００の抵抗に影響することができる。このような領域は、ソース・コンタクト抵抗領域３８０、ソース・アクセス領域抵抗領域３８２、ゲート・コンタクト抵抗領域３８４、ドレイン・アクセス領域抵抗領域３８６及びドレイン・コンタクト抵抗領域３８８を含む。

【0049】

ソース・コンタクト抵抗領域３８０は、ソース・コンタクト３１５と垂直方向で重なり合った半導体構造３９０の領域である。ゲート・コンタクト抵抗領域３８４は、ゲート・コンタクト３１０と垂直方向で重なり合った半導体構造３９０の領域である。ドレイン・コンタクト抵抗領域３８８は、ドレイン・コンタクト３０５と垂直方向で重なり合った半導体構造３９０の領域である。本明細書において使用されるように「要素Ｂと垂直方向で重なる要素Ａ」（又は類似の表現）は、両要素Ａ及びＢと交差する少なくとも１つの垂直な線が存在することを意味すると理解される。垂直方向とは、基板の底面に対して垂直な方向（例えば、Ｚ方向）であってよい。

【0050】

ソース凹所領域抵抗領域３８２は、ソース・コンタクト抵抗領域３８０とゲート・コンタクト抵抗領域３８４との間に延びている。ソース・アクセス領域抵抗領域３８２は、ソース・アクセス領域（ＳＡＲ）と垂直方向で重なり合っていてよい。ドレイン・アクセス領域抵抗領域３８６は、ドレイン・コンタクト抵抗領域３８８とゲート・コンタクト抵抗領域３８４との間に延びている。ドレイン・アクセス領域抵抗領域３８６は、ドレイン・アクセス領域（ＤＡＲ）と垂直方向で重なり合っていてよい。半導体デバイス３００の構成及び／又は動作は、ソース・アクセス領域（ＳＡＲ）における第１の空乏領域３４２と、ドレイン・アクセス領域（ＤＡＲ）における第２の空乏領域３４４とを形成してよい。

【0051】

ソース・コンタクト抵抗領域３８４、ソース・アクセス領域抵抗領域３８２、ゲート・コンタクト抵抗領域３８４、ドレイン・アクセス領域抵抗領域３８６及びドレイン・コンタクト抵抗領域３８８の位置は、概略的であり、本開示を限定することは意図されていない。

【0052】

凹所領域３６０が、基板３２２に形成されてよい。凹所領域３６０は、基板３２２に非線形上面３２２Ａを提供してよい。例えば、凹所領域３６０内の基板の底面３２２Ｂの上の基板の上面の高さ３２２Ａは、凹所領域３６０の外の基板の底面３２２Ｂの上の基板３２２の上面３２２Ａの高さよりも小さくてよい。幾つかの実施例において、凹所領域３６０の深さＤｒは、０．０５μｍ～０．４μｍであってよい。幾つかの実施例において、（例えば、図１ＡにおけるＸ方向での）トレンチの幅は、０．５μｍ～７μｍであってよい。

【0053】

凹所領域３６０の結果、ソース・アクセス領域（ＳＡＲ）における（例えば、凹所領域３６０の上の）半導体構造３９０の第１の深さＤ１は、ドレイン・アクセス領域（ＤＡＲ）における半導体構造３９０の第２の深さＤ２よりも大きくてよい。ここで、半導体構造３９０の深さとは、垂直方向（例えば、基板３２２の底面３２２Ｂに対して垂直な方向、即ち図１ＡにおけるＺ方向）における半導体構造３９０の上面３９０Ａと基板３２２の上面３２２Ａとの間の距離を言う。

【0054】

増大した深さＤ１の結果、凹所３６０を含まないデバイスと比較して、第１の空乏領域３４２内で電荷蓄積が小さくなり且つ空乏が減じられる場合がある。電荷蓄積の減少は、半導体デバイス３００のオン抵抗を低下させる場合がある。

【0055】

幾つかの実施例において、凹所領域３６０は、ソース・コンタクト３１５と重なり合わないように配置されてよい。より具体的には、ソース・コンタクト３１５とソース領域２１５との間に境界面３１５Ａが存在してよい。凹所領域３６０は、ソース・コンタクト３１５とソース領域２１５との間の境界面３１５Ａと垂直方向で重なり合わない（例えば、Ｚ方向で重なり合わない）ように形成されてよい。幾つかの実施例において、ソース・コンタクト境界面３１５Ａの下の（例えば、ソース・コンタクト抵抗領域３８０における）半導体構造３９０の深さ／厚さを増大させることにより、デバイスのソース抵抗が増大する場合がある。しかしながら、本開示の実施例は、凹所領域３６０がソース・コンタクト３１５と重なり合わないこのような実施例に限定されない。幾つかの実施例において、凹所領域３６０の一部は、ソース・コンタクト３１５とソース領域２１５との間の境界面と垂直方向で重なり合って（例えば、Ｚ方向で重なり合って）よい。

【0056】

凹所領域３６０は、ソース・コンタクト３１５及び／又はゲート・コンタクト３１０の長手方向（例えば、図１ＡにおけるＹ方向）に対して平行に延びる長手方向軸線を有するように形成されてよい。図１Ｂは、本開示の幾つかの実施例による半導体デバイス３００の平面図を示す。図１Ａは、図１Ｂにおける線Ａ－Ａに沿って見た断面に対応する。

【0057】

図１Ｂを参照すると、幾つかの実施例において、デバイスは、基板３２２上に複数のソース・コンタクト３１５、ドレイン・コンタクト３０５及びゲート・コンタクト３１０を含んでよい。複数のドレイン・コンタクト３０５及びソース・コンタクト３１５は、基板３２２上に交互に配置されていてよい。ゲート・コンタクト３１０は、その例が図１ＢにＴＣ１及びＴＣ２として示されている複数のトランジスタ・ユニット・セルを形成するように、隣接するドレイン・コンタクト３０５とソース・コンタクト３１５との間に配置されていてよい。トランジスタ・ユニット・セルＴＣ１、ＴＣ２のそれぞれは、ソース・コンタクト３１５、ドレイン・コンタクト３０５及びゲート・コンタクト３１０を含んでよい。図１Ａ及び図１Ｂは、説明を容易にするためにソース・コンタクト３１５、ドレイン・コンタクト３０５及びゲート・コンタクト３１０のサブセットを示すが、半導体デバイス３００は、図１Ａ及び図１Ｂに示されていない追加のソース・コンタクト３１５、ドレイン・コンタクト及びゲート・コンタクト３１０を含む、追加の構造を有してよいことが理解されるであろう。当業者によって理解されるように、トランジスタは、ソース・コンタクト３１５とドレイン・コンタクト３０５との間のゲート・コンタクト３１０の制御下にあるソース・コンタクト３１５とドレイン・コンタクト３０５との間の活性領域によって形成されてよい。

【0058】

図１Ｂにおいて、半導体デバイス３００の追加の電気接続及びその他の構造を提供するための金属配線層、絶縁層及び／又はビアなどの構造は示されていない。

【0059】

図１Ｂに示されているように、凹所領域３６０は、幾つかの実施例において、ソース・コンタクト３１５、ドレイン・コンタクト３０５及び／又はゲート・コンタクト３１０の長手方向軸線（例えば、Ｙ方向）に対して平行にソース・アクセス領域（ＳＡＲ）において長手方向軸線を有する連続的なトレンチとして延びていてよい。凹所領域３６０は、凹所領域３６０の反対側の端部において、反対側に位置する終点３６０Ａ、３６０Ｂを有してよい。幾つかの実施例において、終点３６０Ａ、３６０Ｂは、凹所領域３６０がソース・コンタクト３１５の長さの大部分、例えば、８０％超に沿って延びるように形成されてよい。幾つかの実施例において、（例えば、図１ＢにおけるＹ方向での）凹所領域３６０の長さは、ソース・コンタクト３１５の長さよりも大きくてよい。例えば、幾つかの実施例において、終点３６０Ａ、３６０Ｂのうちの１つ又は複数は、ソース・コンタクト３１５の反対側の端部を超えて延びていてよい。

【0060】

図１Ｃは、凹所領域３６０の追加的な実施例を示す。図１Ｃに示されているように、複数の凹所領域３６０は、ソース・コンタクト３１５に対して実質的に平行な方向（例えば、図１ＣにおけるＹ方向）に沿って配置された複数のトレンチによって形成されてよい。ソース・アクセス領域（ＳＡＲ）において、複数の凹所領域３６０は、第３の距離Ｄ３だけ互いに間隔を空けられていてよい。幾つかの実施例において、第３の距離Ｄ３は、０．５μｍ～７μｍであってよい。

【0061】

図２は、本開示の幾つかの実施例による半導体デバイス３００’の実施例を示す断面図である。図１Ａ～図１Ｃの要素と実質的に同じである図２の要素の説明は、省略する。

【0062】

図２を参照すると、幾つかの実施例において、不純物領域３７５が基板３２２に形成されてよい。幾つかの実施例において、不純物領域３７５は、凹所領域３６０を形成するトレンチの反対側の側壁に形成されてよい。幾つかの実施例において、不純物領域３７５は、不純物領域３７５が凹所領域３６０の下に配置されるように基板３２２においてより深く形成されてよい。

【0063】

幾つかの実施例において、不純物領域３７５は、ｐ型材料から形成されてよい。例えば、不純物領域３７５は、アルミニウム（Ａｌ）、ホウ素（Ｂ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）及び／又はタリウム（Ｔｌ）、又はｐ型層を形成し得るあらゆるその他の材料のドーピングによって（例えば、イオン注入を介して）形成されてよい。幾つかの実施例において、不純物領域３７５のｐ型伝導性は、基板３２２のｎ型伝導性とは異なってよい。幾つかの実施例において、不純物領域３７５は、基板３２２の上面３２２Ａに対して垂直な変化するドーピング及び／又は注入プロフィルを有するように構成されてよい。幾つかの実施例において、不純物領域３７５は、完全な活性領域を横切って横方向に延びていなくてよい。例えば、不純物領域３７５は、ドレイン・コンタクト３０５、ソース・コンタクト３１５及び／又はゲート・コンタクト３１０のうちの１つ又は複数と垂直方向で重なり合っていなくてよい。

【0064】

幾つかの実施例において、基板３２２における不純物領域３７５の存在は、半導体デバイス３００’におけるトラッピングを低減し得る。幾つかの実施例において、ドレイン領域２０５からソース領域２１５への電圧の一部は、不純物領域３７５において降下させられ得る。これは、また、横方向においてチャネルを欠乏させ得る。横方向空乏は、横方向電界を低減し、降伏電圧を上昇させ得る。幾つかの実施例において、必要な降伏電圧のために、よりコンパクトな構造を得ることができる。不純物領域３７５は、印加されたドレイン電圧を持続するために使用される半導体構造３９０のドーピング（例えば、Ｃ又はＦｅ）を有する必要性を排除し得る。深いドーピング・レベルの排除は、動作条件下での減少した電流減少（例えば、トラッピングの不存在又は減少）につながり得る。さらに、幾つかの態様において、不純物領域３７５は、電界をサポートする。

【0065】

図３は、本開示の幾つかの実施例による半導体デバイス３００’’の実施例を示す断面図である。図１Ａ～図１Ｃの要素と実質的に同じ図３の要素の説明は省略する。

【0066】

図３を参照すると、幾つかの実施例において、不純物領域３７５’が、凹所領域３６０内で半導体構造３９０に形成されてよい。幾つかの実施例において、不純物領域３７５’は、凹所領域３６０を形成するトレンチの底面及び／又は側壁のうちの１つ又は複数に形成されてよい。幾つかの実施例において、不純物領域３７５’は、凹所領域３６０を完全に充填してよいが、本開示はそれに限定されない。不純物領域３７５’は、アルミニウム（Ａｌ）、ホウ素（Ｂ）、ガリウム（Ｇａ）、又はｐ型層を形成し得るあらゆるその他の材料を含んでよい。幾つかの実施例において、不純物領域３７５’は、凹所領域３６０内に、垂直方向又は横方向に、変化するドーピング及び／又は注入プロフィルを有するように構成されてよい。図３に示されたｐ型層の使用は、図２に関して本明細書に説明されているものと同じ利点を半導体デバイス３００’’に提供し得る。幾つかの実施例において、不純物領域３７５’の不純物導電型は、不純物領域３７５’に直ぐ隣接する半導体構造３９０の部分とは異なってよい。例えば、幾つかの実施例において、不純物領域３７５’は、ｐ型領域であってよく、不純物領域３７５’に直ぐ隣接する半導体構造３９０の部分は、ｎ型であるようにドーピングされてよい。幾つかの実施例において、不純物領域３７５’と、不純物領域３７５’に直ぐ隣接する半導体構造３９０の部分とは、同じ導電型（例えば、両方ともｐ型）を有してよいが、不純物領域３７５’内のドーパントの濃度は、不純物領域３７５’に直ぐ隣接する半導体構造３９０の部分のものよりも高くてよい。

【0067】

図１Ａ～図１Ｃ、図２、及び図３は、凹所領域３６０がソース・アクセス領域抵抗領域３８２に形成されている実施例を示しているが、本開示はそれに限定されない。図４Ａ～図４Ｅは、ドレイン・アクセス領域抵抗領域３８６（図１Ａ参照）に凹所領域３６０’を組み込む例示的な実施例の断面図である。前に説明された図面のものと実質的に同じ図４Ａ～図４Ｅの説明は省略する。

【0068】

図４Ａを参照すると、半導体デバイス４００は、ドレイン・アクセス領域（ＤＡＲ）の少なくとも一部と垂直方向で重なり合うようにドレイン・アクセス領域抵抗領域３８６に配置された凹所領域３６０’を含んでよい。凹所領域３６０’の結果、ドレイン・アクセス領域（ＤＡＲ）における（例えば、凹所領域３６０’の上の）半導体構造３９０の第２の深さＤ２’は、ソース・アクセス領域（ＳＡＲ）における半導体構造３９０の第１の深さＤ１’よりも大きくてよい。凹所領域３６０’の寸法（例えば、長さ又は深さ）は、凹所領域３６０に関して図１Ａにおいて本明細書で説明されたものと類似であってよい。

【0069】

図１Ａに説明された半導体デバイス３００のように、凹所領域３６０’の結果としての半導体構造３９０の厚さの差は、デバイスの電荷蓄積に影響し得る。例えば、凹所領域３６０’の結果、第２の空乏領域３４４における空乏は、第１の空乏領域３４２のものよりも低くてよく、半導体デバイス３００’の抵抗が低減され得る。

【0070】

図４Ａに示されているように、ドレイン・コンタクト３０５とドレイン領域２０５との間に境界面３０５Ａが存在してよい。幾つかの実施例において、凹所領域３６０’は、ドレイン・コンタクト３０５とドレイン領域２０５との間の境界面３０５Ａと垂直方向で（例えば、Ｚ方向において）重なり合わないように配置されてよい。しかしながら、本開示の実施例は、凹所領域３６０’がドレイン・コンタクト３０５と重なり合わないこのような実施例に限定されない。幾つかの実施例において、凹所領域３６０’の一部は、ドレイン・コンタクト３０５とドレイン領域２０５との間の境界面３０５Ａと垂直方向で重なり合ってよい（例えば、Ｚ方向で重なり合っている）。

【0071】

図４Ｂは、不純物領域４７５が基板３２２に形成されている半導体デバイス４００’を示す。幾つかの実施例において、不純物領域４７５は、凹所領域３６０’を形成するトレンチの側壁のうちの１つ又は複数に形成されてよい。幾つかの実施例において、不純物領域４７５は、不純物領域４７５が凹所領域３６０’の下に配置されるように基板３２２により深く形成されてよい。

【0072】

幾つかの実施例において、不純物領域４７５は、ｐ型材料から形成されてよい。例えば、不純物領域４７５は、アルミニウム（Ａｌ）、ホウ素（Ｂ）、ガリウム（Ｇａ）、又はｐ型層を形成し得るあらゆるその他の材料のドーピング（例えば、イオン注入）によって形成されてよい。幾つかの実施例において、不純物領域４７５は、基板３２２の上面３２２Ａに対して垂直な変化するドーピング及び／又は注入プロフィルを有するように構成されてよい。幾つかの実施例において、不純物領域４７５は、完全な活性領域を横切って横方向に延びていなくてよい。例えば、不純物領域４７５は、ドレイン・コンタクト３０５、ソース・コンタクト３１５及び／又はゲート・コンタクト３１０のうちの１つ又は複数と垂直方向で重なり合わなくてよい。

【0073】

図４Ｃは、本開示の幾つかの実施例による半導体デバイス４００’’を示す断面図である。図４Ｃを参照すると、幾つかの実施例において、不純物領域４７５’は、凹所領域３６０’内で半導体構造３９０に形成されてよい。幾つかの実施例において、不純物領域４７５’は、凹所領域３６０’を形成するトレンチの底面及び／又は側面のうちの１つ又は複数に形成されてよい。幾つかの実施例において、不純物領域４７５’は、凹所領域３６０’を完全に充填してよいが、本開示はそれに限定されない。不純物領域４７５’は、アルミニウム（Ａｌ）、ホウ素（Ｂ）、ガリウム（Ｇａ）、又はｐ型層を形成し得るあらゆるその他の材料を含んでよい。幾つかの実施例において、不純物領域４７５’は、凹所領域３６０’内で、垂直方向又は横方向に、変化するドーピング及び／又は注入プロフィルを有するように構成されてよい。

【0074】

図４Ｄ及び図４Ｅは、凹所領域３６０’の例示的な実施例を示す平面図である。図４Ａ～図４Ｃは、図４Ｄ及び図４Ｅにおける線Ａ－Ａに沿った断面図に対応する。

【0075】

図４Ｄを参照すると、凹所領域３６０’は、幾つかの実施例において、ソース・コンタクト３１５、ドレイン・コンタクト３０５及び／又はゲート・コンタクト３１０の長手方向軸線に対して平行な（例えば、Ｙ方向の）ドレイン・アクセス領域における長手方向軸線を有する連続的なトレンチとして延びていてよい。凹所領域３６０’は、ドレイン・コンタクト３０５の長さの大部分、例えば、８０％超に沿って延びていてよい。幾つかの実施例において、（例えば、図４Ｄにおけるｙ方向における）凹所領域３６０’の長さは、ドレイン・コンタクト３０５の長さよりも大きくてよい。例えば、幾つかの実施例において、凹所領域３６０’の終点のうちの１つ又は複数は、ドレイン・コンタクト３０５の反対側の終点を超えて延びていてよい。

【0076】

図４Ｅは、複数の凹所領域３６０’がドレイン・コンタクト３０５に対して実質的に平行な方向（例えば、図４ＥにおけるＹ方向）に沿って配置された複数のトレンチとして形成されてよい追加的な実施例を示す。ドレイン・アクセス領域（ＤＡＲ）において、複数の凹所領域３６０’は、第４の距離Ｄ４だけ互いに間隔を空けられていてよい。幾つかの実施例において、第４の距離Ｄ４は、０．５μｍ～７μｍであってよい。

【0077】

図５Ａ～図５Ｅは、ゲート・コンタクト抵抗領域３８４（図１Ａ参照）において凹所領域３６０’’を組み込んだ例示的な実施例の断面図である。前に説明された要素と実質的に同じである図５Ａ～図５Ｅの要素の説明は省略する。

【0078】

図５Ａを参照すると、半導体デバイス５００は、ゲート・コンタクト３１０の少なくとも一部と垂直方向で重なり合うようにゲート・コンタクト抵抗領域３８４に配置された凹所領域３６０’’を含む。凹所領域３６０’’の結果、ゲート・コンタクト３１０の下の（例えば、凹所領域３６０’’の上の）半導体構造３９０の第５の深さＤ５は、ソース・アクセス領域（ＳＡＲ）における半導体構造３９０の第１の深さＤ１’’及びドレイン・アクセス領域（ＤＡＲ）における半導体構造３９０の第２の深さＤ２’’よりも大きくてよい。

【0079】

凹所領域３６０’’の結果としての半導体構造３９０の厚さの差は、半導体デバイス３００’’のしきい値電圧を変化させ得る。例えば、凹所領域３６０’’の深さ及び／又は幅を変化させることによって、半導体デバイス３００’’のしきい値電圧は、このような凹所領域３６０’’を有さない同様に構成された半導体デバイスのしきい値電圧とは異なってよい。本開示は、動作の特定の理論に拘束されないが、変更されたしきい値電圧は、デバイスにおける変更された電荷蓄積によるものであってよく、より厚い領域における変更されたキャリア濃度の結果であってよい。例えば、より集中したキャリア分布が、凹所領域３６０’’において生じてよい。幾つかの実施例において、凹所領域３６０’’の存在は、このような凹所領域３６０’’を有さないトランジスタ・デバイスのしきい値電圧と比較して、結果として生じる半導体デバイス５００のしきい値電圧を増大させ得る。

【0080】

図５Ｂは、不純物領域５７５が基板３２２に形成されている半導体デバイス５００’を示す。幾つかの実施例において、不純物領域５７５は、凹所領域３６０’’を形成するトレンチの側壁のうちの１つ又は複数に形成されてよい。幾つかの実施例において、不純物領域５７５は、不純物領域５７５が凹所領域３６０’’の下に配置されるように基板３２２においてより深く形成されてよい。

【0081】

幾つかの実施例において、不純物領域５７５は、ｐ型材料から形成されてよい。例えば、不純物領域５７５は、アルミニウム（Ａｌ）、ホウ素（Ｂ）、ガリウム（Ｇａ）、又はｐ型層を形成し得るあらゆるその他の材料のドーピング（例えば、イオン注入）によって形成されてよい。幾つかの実施例において、不純物領域５７５は、基板３２２の上面３２２Ａに対して垂直な変化するドーピング及び／又は注入プロフィルを有するように構成されてよい。幾つかの実施例において、不純物領域５７５は、完全な活性領域を横切って横方向に延びていなくてよい。例えば、不純物領域５７５は、ドレイン・コンタクト３０５、ソース・コンタクト３１５及び／又はゲート・コンタクト３１０のうちの１つ又は複数と垂直方向で重なり合わなくてよい。

【0082】

図５Ｃは、本開示の幾つかの実施例による半導体デバイス５００’’を示す断面図である。図５Ｃを参照すると、幾つかの実施例において、不純物領域５７５’は、凹所領域３６０’’内で半導体構造３９０に形成されてよい。幾つかの実施例において、不純物領域５７５’は、凹所領域３６０’’を形成するトレンチの底面及び／又は側壁のうちの１つ又は複数に形成されてよい。幾つかの実施例において、不純物領域５７５’は、凹所領域３６０’’を完全に充填してよいが、本開示はそれに限定されない。不純物領域５７５’は、アルミニウム（Ａｌ）、ホウ素（Ｂ）、ガリウム（Ｇａ）、又はｐ型層を形成し得るあらゆるその他の材料を含んでよい。幾つかの実施例において、不純物領域５７５’は、凹所領域３６０’’内で、垂直方向又は横方向に、変化するドーピング及び／又は注入プロフィルを有するように構成されてよい。

【0083】

図５Ｄ及び図５Ｅは、凹所領域３６０’’の例示的な実施例を示す平面図である。図５Ａ～図５Ｃは、図５Ｄ及び図５Ｅにおける線Ａ－Ａに沿って見た断面に対応する。

【0084】

図５Ｄを参照すると、凹所領域３６０’’は、幾つかの実施例において、ゲート・コンタクト３１０の下の、ゲート・コンタクト３１０の長手方向軸線（例えば、図５ＤにおけるＹ方向）に対して平行な連続的なトレンチとして延びていてよい。凹所領域３６０’’は、ゲート・コンタクト３１０の大部分（例えば、８０％超）に沿って延びていてよい。幾つかの実施例において、（例えば、Ｙ方向における）凹所領域３６０’’の長さは、ゲート・コンタクト３１０の長さよりも大きくてよい。例えば、幾つかの実施例において、凹所領域３６０’’の終点のうちの１つ又は複数は、ゲート・コンタクト３１０の反対側の端部を超えて延びていてよい。

【0085】

図５Ｅは、複数の凹所領域３６０’’が、ゲート・コンタクト３１０に対して実質的に平行な方向（例えば、図５ＥにおけるＹ方向）に沿って配置された複数のトレンチとして形成されてよい追加的な実施例を示す。複数の凹所領域３６０’’は、第６の距離Ｄ６だけ互いに間隔を空けられていてよい。幾つかの実施例において、第６の距離Ｄ６は、０．５μｍ～７μｍであってよい。

【0086】

幾つかの実施例において、ゲート・コンタクト３１０の下の凹所領域３６０’’は、半導体デバイスの全てのユニット・トランジスタ・セルではなく、幾つかのユニット・トランジスタ・セルに設けられてよい。前述のように、ゲート・コンタクト３１０の下の凹所領域３６０’’の存在は、デバイスの電圧しきい値を増大させ得る。第１のしきい値電圧を有する幾つかのユニット・セル・トランジスタと、第１のしきい値電圧とは異なる第２の閾値電圧を有する幾つかのユニット・セル・トランジスタとを提供することは、異なるタイプの半導体挙動の構成を可能にし得る。例えば、デバイスの異なる領域において異なるしきい値電圧を有するように半導体デバイスを設計することにより、半導体デバイスのチャネルの異なる部分（例えば、ＨＥＭＴデバイスにおける２ＤＥＧチャネル）は、ゲート電圧の印加に応答して異なる度数又はレベルにおいてオンになり得る。言い換えれば、半導体デバイスの異なるユニット・セルのチャネルは、異なるレベルの電流においてオンになり得る。幾つかの実施例において、例えば、窒化ガリウムベースの半導体などの広バンドギャップ半導体材料システムに形成された半導体デバイスは、全てのユニット・セルがほぼ同時にオンになる迅速ターン・オン挙動を示し得る。三次相互コンダクタンスはターン・オンにおいてピークになる傾向があるので、このような材料システムに形成されたマルチ・セル半導体デバイスは、デバイスのターン・オンにおいて三次相互コンダクタンスにおける大きなスパイクを生じ得る。なぜならば、ユニット・セルが同時にターン・オンするからである。デバイスの異なる部分が異なるしきい値電圧を有するようにしきい値電圧を変化させることにより、あらゆる与えられた時間にチャネルがターン・オンされる程度は、デバイスを横断して変化する。これは、結果として、例えば、三次相互コンダクタンスにおけるスパイクの大きさの減少を生じ得る。半導体デバイス内でしきい値電圧を変化させるための技術は、例えば、２０２１年６月２１日に出願された、共同所有された米国特許第１０，６１５，２７３号に説明されており、その全内容は参照により本明細書に組み込まれる。

【0087】

図６Ａ～図６Ｃは、本開示の幾つかの実施例による、凹所領域３６０’’の変化態様を利用する実施例を示す。図６Ａは、本開示の幾つかの実施例による半導体デバイス６００の平面図であるのに対し、図６Ｂは、線Ｂ－Ｂ及びＢ’－Ｂ’に沿って見た図６Ａの半導体デバイス６００の断面図である。図６Ｃは、図６Ａの半導体デバイス６００の概略的な回路図である。前に説明された図６Ａ～図６Ｃの要素の説明は省略する。

【0088】

図６Ａを参照すると、図５Ｄのものと類似の半導体デバイス６００の平面図が示されている。即ち、複数のゲート・コンタクト３１０、ソース・コンタクト３１５及びドレイン・コンタクト３０５は、さらに基板３２２上に配置された半導体構造３９０上に配置されてよい。半導体デバイス６００は、並列に電気的に接続された複数のユニット・セル・トランジスタＴＣ＿Ａ、ＴＣ＿Ｂを含んでよい。幾つかの実施例において、並列接続は、ゲート・コンタクト３１０のそれぞれに接続されたゲート・バス３４５と、ドレイン・コンタクト３０５のそれぞれに接続されたドレイン・バス３４７とによって達成されてよい。ゲート・コンタクト３１０のそれぞれは、ユニット・セル・トランジスタＴＣ＿Ａ、ＴＣ＿Ｂの一部であってよい。図６Ａ～図６Ｃには、ユニット・セル・トランジスタのサブセットのみが示されているが、追加のユニット・セル・トランジスタが存在し得ることが理解されるであろう。

【0089】

図６Ａ～図６Ｂを参照すると、第１のユニット・セル・トランジスタＴＣ＿Ａは、ゲート・コンタクト３１０の下で基板３２２に凹所領域３６０’’を有するゲート・コンタクト３１０を組み込んでいてよい。凹所領域３６０’’の存在は、第１の電圧しきい値Ｖ_ＴＨ－Ａを有する第１のユニット・セル・トランジスタＴＣ＿Ａを生じてよい。

【0090】

半導体デバイス６００の第２のユニット・セル・トランジスタＴＣ＿Ｂはゲート・コンタクト３１０を組み込んでよいが、ゲート・コンタクト３１０の下に凹所領域を有さなくてよい。その結果、第２のユニット・セル・トランジスタＴＣ＿Ｂは、第１の電圧しきい値Ｖ_ＴＨ－Ａとは異なる第２の電圧しきい値Ｖ_ＴＨ－Ｂを有する。

【0091】

図６Ａにおいて、第１のユニット・セル・トランジスタＴＣ＿Ａ及び第２のユニット・セル・トランジスタＴＣ＿Ｂの数は単なる一例であり、本開示の実施例はそれに限定されない。第１及び第２のユニット・セル・トランジスタＴＣ＿Ａ、ＴＣ＿Ｂの構成は、図６Ｃに示されているように、異なる電圧しきい値を有するユニット・セル・トランジスタの並列接続を生じてよい。様々なユニット・セル・トランジスタの並列接続の結果、デバイスの異なる部分は、異なる印加されたゲート電圧においてターン・オンしてよく、改良された線形性を提供する。

【0092】

図６Ａは、凹所領域３６０’’が連続的なトレンチとして組み込まれている実施例を示しているが、本発明の実施例はこれに限定されない。幾つかの実施例において、凹所領域３６０’’は、図５Ｅと類似の形式において、一連の分離されたトレンチとして提供されてよい。

【0093】

前の図面は、凹所領域３６０、３６０’、３６０’’が、ソース・アクセス領域において、ドレイン・アクセス領域において、又はゲート・コンタクトの下に設けられる実施例を示しているが、本開示の実施例はそれに限定されない。幾つかの実施例において、前に示された凹所領域３６０、３６０’、３６０’’のうちの２つ以上が組み合わされてよい。例えば、半導体デバイスは、ソース・アクセス領域の下の凹所領域３６０及びドレイン・アクセス領域の下の凹所領域３６０’、又は本明細書に説明された凹所領域３６０、３６０’、３６０’’のその他の組合せを含んでよい。

【0094】

前の図面は、半導体構造３９０の一部として組み込まれた基板３２２における凹所領域３６０、３６０’、３６０’’の使用における変化態様を示している。当業者によって理解されるように、凹所領域３６０、３６０’、３６０’’は、本開示の実施例から逸脱することなく、多数の異なる半導体構造に適用されてよい。

【0095】

例えば、図７Ａ～図７Ｃは、本開示の幾つかの実施系他による、ＨＥＭＴとして実施された半導体デバイス３００Ａ、３００Ａ’、３００Ａ’’の実施例を示す断面図である。図７Ａ～図７Ｃに示された断面は、図１Ｂ又は図１Ｃの線Ａ－Ａに沿って見たものである。図７Ａ～図７Ｃは、識別及び説明のための構造を表すことが意図されており、構造を物理的スケールで表すことは意図されていない。

【0096】

図７Ａにおける半導体デバイス３００Ａを参照すると、ＩＩＩ族窒化物半導体ＨＥＭＴのための半導体構造などの半導体構造３９０が、炭化ケイ素ＳｉＣ基板又はサファイア基板などの基板３２２上に形成されていてよい。基板３２２は、例えば、４Ｈポリタイプの炭化ケイ素であってよい半絶縁炭化ケイ素（ＳｉＣ）基板であってよい。その他の炭化ケイ素候補ポリタイプは、３Ｃ、６Ｈ及び１５Ｒポリタイプを含んでよい。基板は、Ｃｒｅｅ，Ｉｎｃ．から入手可能な高純度半絶縁（ＨＰＳＩ）基板であってよい。

【0097】

幾つかの実施例において、基板３２２の炭化ケイ素バルク結晶は、室温で約１×１０^５ｏｈｍ－ｃｍ以上の抵抗率を有してよい。本開示の幾つかの実施例において使用され得る例示的なＳｉＣ基板は、例えば、本開示の譲受人であるノースカロライナ州ダーラムのＣｒｅｅ，Ｉｎｃ．によって製造されており、このような基板を製造するための方法は、例えば、米国再発行特許出願第Ｒｅ．３４，８６１号、米国特許第４，９４６，５４７号、米国特許第５，２００，０２２号及び米国特許第６，２１８，６８０号に記載されており、これらの開示はそれらの全体が参照により本明細書に組み込まれる。炭化ケイ素が基板材料として使用されてよいが、本開示の実施例は、サファイア（Ａｌ_２Ｏ_３）、窒化アルミニウム（ＡｌＮ）、アルミニウムガリウム窒化物（ＡｌＧａＮ）、窒化ガリウム（ＧａＮ）、ケイ素（Ｓｉ）、ＧａＡｓ、ＬＧＯ、酸化亜鉛（ＺｎＯ）、リン化インジウム（ＩｎＰ）などのあらゆる適切な基板を利用してよい。基板３２２は、炭化ケイ素ウェハであってよく、ＨＥＭＴデバイス３００Ａは、少なくとも部分的に、ウェハレベル・プロセシングを介して形成されてよく、ウェハは、次いで、複数の個々の高電子移動度トランジスタ３００Ａを提供するためにダイシングされてよい。

【0098】

基板３２２は、下面３２２Ｂ及び上面３２２Ａを有してよい。幾つかの実施例において、ＨＥＭＴデバイス３００Ａの基板３２２は、薄い基板３２２であってよい。幾つかの実施例において、（例えば、図７Ａでの垂直Ｚ方向における）基板３２２の厚さは、１００μｍ以下であってよい。幾つかの実施例において、基板３２２の厚さは、７５μｍ以下であってよい。幾つかの実施例において、基板３２２の厚さは、５０μｍ以下であってよい。

【0099】

凹所領域３６０が、基板３２２に形成されてよい。凹所領域３６０の特性は、図１Ａに関して本明細書に示され且つ説明されたものと類似であってよく、その結果、その重複する説明は省略する。凹所領域３６０は、図１Ｂのものと類似の連続的なトレンチとして形成されてよいか又は図１Ｃのものと類似の一連の分離したトレンチとして形成されてよい。

【0100】

チャネル層３２４は、基板３２２の上面３２２Ａ上に（又は本明細書においてさらに説明される選択的な層上に）及び凹所領域３６０内に形成されており、バリア層３２６が、チャネル層３２４の上面に形成されている。チャネル層３２４及びバリア層３２６はそれぞれ、幾つかの実施例において、エピタキシャル成長によって形成されてよい。ＩＩＩ族窒化物のエピタキシャル成長のための技術は、例えば、米国特許第５，２１０，０５１号、米国特許第５，３９３，９９３号及び米国特許第５，５２３，５８９号に記載されており、これらの開示もその全体が参照により本明細書に組み込まれる。チャネル層３２４は、バリア層３２６のバンドギャップよりも小さいバンドギャップを有してよく、チャネル層３２４は、バリア層３２６よりも大きな電子親和力も有してよい。チャネル層３２４及びバリア層３２６は、ＩＩＩ族窒化物ベース材料を含んでよい。幾つかの実施例において、ウェハの厚さ（例えば、基板３２２、チャネル層３２４及びバリア層３２６の厚さ）は、４０μｍ～１００μｍであってよい。幾つかの実施例において、ウェハ厚さは、４０μｍ～８０μｍであってよい。幾つかの実施例において、ウェハ厚さは、約７５μｍであってよい。

【0101】

幾つかの実施例において、チャネル層３２４は、Ａｌ_ｘＧａ_１－ｘＮなどのＩＩＩ族窒化物であってよく、ここで、チャネル層３２４とバリア層３２６との間の境界面においてチャネル層３２４の伝導帯エッジのエネルギがバリア層３２６の伝導帯エッジのエネルギよりも小さいならば、０≦ｘ＜１である。本開示のある実施例において、ｘ＝０は、チャネル層３２４がＧａＮであることを示す。チャネル層３２４は、ＩｎＧａＮ、ＡｌＩｎＧａＮなどのその他のＩＩＩ族窒化物であってもよい。チャネル層３２４は、ドープされていなくてよく（「意図せずにドープされている」）、約０．００２μｍよりも大きな厚さに成長させられてよい。チャネル層３２４は、ＧａＮ、ＡｌＧａＮなどの超格子又は組合せなどの、多層構造であってもよい。チャネル層３２４は、幾つかの実施例において、圧縮ひずみ下にあってよい。

【0102】

チャネル層３２４の材料は、凹所領域３６０上又は凹所領域３６０内にあってよい。幾つかの実施例において、チャネル層３２４の材料は、凹所領域３６０を完全に充填してよいが、本開示の実施例はそれに限定されない。

【0103】

幾つかの実施例において、バリア層３２６は、ＡｌＮ、ＡｌＩｎＮ、ＡｌＧａＮ又はＡｌＩｎＧａＮ若しくはそれらの層の組合せである。バリ層３２６は、１つの層を含んでよいか又は多層構造であってよい。幾つかの実施例において、バリア層３２６は、直接チャネル層３２４上にある薄いＡｌＮ層及びその上にある１つのＡｌＧａＮ又は多数の層であってよい。本開示の特定の実施例において、バリア層３２６は、十分に厚くてよく、十分に高いアルミニウム（Ａｌ）組成と、バリア層３２６が抵抗接点金属の下に埋め込まれているときに分極効果によってチャネル層３２４とバリア層３２６との間の境界面において著しいキャリア濃度を誘発するためのドーピングとを有してよい。バリア層３２６は、例えば、約０．１ｎｍ～約３０ｎｍの厚さであってよいが、そこにクラッキング又は実質的な欠陥形成を生じるほど厚くない。幾つかの実施例において、バリア層の厚さは、１３～１８ｎｍである。ある実施例において、バリア層３２６は、ドープされていないか又は約１０^１９ｃｍ^－３未満の濃度にｎ型ドーパントでドープされている。幾つかの実施例において、バリア層３２６は、Ａｌ_ｘＧａ_１－ｘＮであり、ここで、０＜ｘ＜１である。特定の実施例において、アルミニウム濃度は、約２５％である。しかしながら、本開示のその他の実施例において、バリア層３２６は、約５％～約１００％未満のアルミニウム濃度でＡｌＧａＮを含む。本開示の特定の実施例において、アルミニウム濃度は、約１０％よりも高い。チャネル層３２４及び／又はバリア層３２６は、例えば、有機金属気相成長法（ＭＯＣＶＤ）、分子線エピタキシー法（ＭＢＥ）、又はハイドライド気相成長法（ＨＶＰＥ）によって堆積させられてよい。本明細書において説明されているように、２ＤＥＧ層が、チャネル層３２４とバリア層３２６との間の接合部においてチャネル層３２４に誘発される。２ＤＥＧ層は、それぞれソース・コンタクト３１５とドレイン・コンタクト３０５との下にあるデバイスのソース領域とドレイン領域との間の伝導を可能にする高伝導性層として作用する。チャネル層３２４及びバリア層３２６は、半導体構造３９０を形成している。

【0104】

半導体構造３９０は、説明のためにチャネル層３２４及びバリア層３２６と共に示されているが、半導体構造３９０は、チャネル層３２４と基板３２２との間のバッファ及び／又は核生成層などの追加的な層／構造／要素、及び／又はバリア層３２６上のキャップ層を含んでよい。基板、チャネル層、バリア層及びその他の層を含むＨＥＭＴ構造は、例えば、米国特許第５，１９２，９８７号、米国特許第５，２９６，３９５号、米国特許第、６，３１６，７９３号、米国特許第６，５４８，３３３号、米国特許第７，５４４，９６３号、米国特許第７，５４８，１１２号、米国特許第７，５９２，２１１号、米国特許第７，６１５，７７４号及び米国特許第７，７０９，２６９号に説明されており、これらの開示は全体が参照により本明細書に組み込まれる。例えば、炭化ケイ素基板３２２とＨＥＭＴデバイス３００Ａの残りとの間に適切な結晶構造遷移を提供するために、基板３２２の上面３２２ＡにＡｌＮバッファ層が形成されてよい。加えて、同一出願人による米国特許第７，０３０，４２８号に説明されているようにひずみバランス遷移層が追加的に及び／又は代替的に提供されてよく、その開示は、本明細書に完全に示されているかのように参照により本明細書に組み込まれる。選択的なバッファ／核生成／遷移層は、ＭＯＣＶＤ、ＭＢＥ及び／又はＨＶＰＥによって堆積させられてよい。存在する場合、バッファ／核生成／遷移層の少なくとも一部は凹所領域３６０内にあってよいが、本開示の実施例はそれに限定されない。

【0105】

ソース・コンタクト３１５及びドレイン・コンタクト３０５は、バリア層３２６の上面３２６Ａに形成されてよく、互いに横方向に間隔を空けられていてよい。ゲート・コンタクト３１０は、ソース・コンタクト３１５とドレイン・コンタクト３０５との間においてバリア層３２６の上面２３６Ａに形成されてよい。ゲート・コンタクト３１０の材料は、バリア層３２６の組成に基づいて選択されてよく、幾つかの実施例において、ショットキー接触であってよい。例えば、ニッケル（Ｎｉ）、プラチナ（Ｐｔ）、ニッケルシリサイド（ＮｉＳｉｘ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、クロム（Ｃｒ）、タングステン（Ｗ）及び／又はタングステンケイ素窒化物（ＷＳｉＮ）などの、窒化ガリウムベース半導体材料に対してショットキー接触を形成することができる従来の材料が使用されてよい。

【0106】

ソース・コンタクト３１５及びドレイン・コンタクト３０５は、窒化ガリウムベース半導体材料に対して抵抗接点を形成することができる金属を含んでよい。適切な金属は、Ｔｉ、Ｗ、チタンタングステン（ＴｉＷ）、ケイ素（Ｓｉ）、チタンタングステン窒化物（ＴｉＷＮ）、ケイ化タングステン（ＷＳｉ）、レニウム（Ｒｅ）、ニオビウム（Ｎｂ）、Ｎｉ、金（Ａｕ）、アルミニウム（Ａｌ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ＮｉＳｉｘ、ケイ化チタン（ＴｉＳｉ）、窒化チタン（ＴｉＮ）、ＷＳｉＮ、Ｐｔなどの、高融点金属を含んでよい。幾つかの実施例において、ソース・コンタクト３１５は、抵抗ソース・コンタクト３１５であってよい。したがって、ソース・コンタクト３１５及びドレイン・コンタクト３０５は、バリア層３２６と直接接触した抵抗接点部分を含んでよい。幾つかの実施例において、ソース・コンタクト３１５及び／又はドレイン・コンタクト３０５は、例えば、同一出願人による米国特許第８，５６３，３７２号及び米国特許第９，２１４，３５２号に記載されているように提供されてよい抵抗接点を形成するために複数の層から形成されてよく、これらの開示は全体が参照により本明細書に組み込まれる。

【0107】

ソース・コンタクト３１５は、例えば、接地電圧などの基準信号に結合されてよい。幾つかの実施例において、基準信号への結合は、基板３２２の下面３２２Ｂから基板３２２を通ってバリア層の上面３２６Ａまで延びるビア（図示せず）によって提供されてよい。バックメタル層３３５が、基板３２２の下面３２２Ｂに形成されてよい。幾つかの実施例において、バックメタル層３３５は、（例えば、図７Ａに示されていないビアの使用によって）ソース・コンタクト３１５と直接接触してよい。幾つかの実施例において、バックメタル層３３５は、追加的な導電性パスを介してソース・コンタクト３１５に間接的に電気的に接続されてよい。したがって、バックメタル層３３５と、バックメタル層３３５に結合された信号とは、ソース・コンタクト３１５に電気的に接続されてよい。

【0108】

幾つかの実施例において、凹所領域３６０は、凹所領域３６０がソース・コンタクト３１５と垂直方向で（例えば、図７ＡにおけるＺ方向において）重なり合わないように基板３２２内に配置されてよい。例えば、凹所領域３６０は、ソース・コンタクト３１５とバリア層３２６との間の境界面３１５Ａと垂直方向で重なり合わなくてよい。幾つかの実施例において、凹所領域３６０は、ゲート・コンタクト３１０とバリア層３２６との間の境界面３１０Ａと垂直方向で重なり合わなくてよい。しかしながら、本開示の実施例は、このような構成に限定されない。幾つかの実施例において、凹所領域３６０の一部は、ソース・コンタクト３１５と垂直方向で重なり合ってよい。

【0109】

図７Ａを参照すると、第１の絶縁層３５０＿１がバリア層３２６上に形成されてよく、第２の絶縁層３５０＿２が第１の絶縁層３５０＿１上に形成されてよい。幾つかの実施例において、第１の絶縁層３５０＿１及び／又は第２の絶縁層３５０＿２は、窒化ケイ素（ＳｉｘＮｙ）、窒化アルミニウム（ＡｌＮ）、二酸化ケイ素（ＳｉＯ_２）及び／又はその他の適切な保護材料を含んでよい。第１の絶縁層３５０＿１の厚さは、ゲート・トゥ・ソース・キャパシタンス及びゲート・トゥ・ドレイン・キャパシタンスに影響する場合があり、これは、半導体デバイス３００Ａのスイッチング速度に影響する可能性がある。同様に、第２の絶縁層３５０＿２の厚さは、ゲート・トゥ・ドレイン・キャパシタンスに影響する場合があり、これは、半導体デバイス３００Ａのスイッチング速度及びゲインに影響する可能性がある。

【0110】

ソース・コンタクト３１５及びドレイン・コンタクト３０５は、第１の絶縁層３５０＿１に形成されてよく、それらのそれぞれの部分は第１の絶縁層３５０＿２の下にあってよい。本発明は、図７Ａに示されたゲート・コンタクト３１０の特定の形状に限定されず、本明細書に説明された実施例から逸脱することなく、ゲート・コンタクト３１０のその他の形状及び半導体デバイス３００Ａのその他の要素が可能であることが理解されるであろう。幾つかの実施例において、ゲート・コンタクト３１０は、ドレイン・コンタクト３０５よりもソース・コンタクト３１５に近くてよい。幾つかの実施例において、ゲート・コンタクト３１０は、Ｔ字形ゲート及び／又はガンマ・ゲートとして形成されてよく、その形成は、例えば、米国特許第８，０４９，２５２号、米国特許第７，０４５，４０４号及び米国特許第８，１２０，０６４号に説明されており、それらの開示は全体が参照により本明細書に組み込まれる。第２の絶縁層３５０＿２は、第１の絶縁層３５０＿１の上並びにドレイン・コンタクト３０５、ゲート・コンタクト３１０及びソース・コンタクト３１５の部分の上に形成されてよい。

【0111】

フィールド・プレート３１２が、第２の絶縁層３５０＿２上に形成されてよい。フィールド・プレート３１２の少なくとも一部は、ゲート・コンタクト３１０上にあってよい。フィールド・プレート３１２の少なくとも一部は、ゲート・コンタクト３１０とドレイン・コンタクト３０５との間の第２の絶縁層３５０＿２の一部の上にあってよい。フィールド・プレート３１２は、ＨＥＭＴデバイス３００Ａにおけるピーク電界を減じることができ、その結果、降伏電圧の上昇及び電荷トラップの減少を生じることができる。電界の減少は、漏れ電流の減少及び信頼性の向上などのその他の利点も生じることができる。フィールド・プレート及びフィールド・プレートを形成するための技術は、例えば、米国特許第８，１２０，０６４号に説明されており、その開示は全体が参照により本明細書に組み込まれる。フィールド・プレート３１２は選択的であり、幾つかの実施例において、省略されてよい。説明を容易にするために、第１及び第２の絶縁層３５０＿１、３５０＿２並びにフィールド・プレート３１２は、図１Ａ、図１Ｂ及び図１Ｃには示されていない。

【0112】

ＨＥＭＴデバイス３００Ａの凹所領域３６０の構成は、図７Ａのものに限定されない。図７Ｂ及び図７Ｃは、図２及び図３において本明細書で説明されたものと類似の凹所領域３６０を含むＨＥＭＴデバイス３００Ａ’、３００Ａ’’の実施例を示す。

【0113】

図７Ｂの半導体デバイス３００Ａ’を参照すると、凹所領域３６０を形成するトレンチの底面及び／又は側面のうちの１つ又は複数において基板３２２に不純物領域３７５が形成されてよい。幾つかの実施例において、不純物領域３７５は、ｐ型になるように（例えば、イオン注入によって）不純物でドープされてよい。不純物領域３７５の特性は、図２に関して本明細書に示され且つ説明されたものと類似であってよく、その結果、その重複する説明は省略する。

【0114】

図７Ｃの半導体デバイス３００Ａ’’を参照すると、凹所領域３６０内のチャネル層３２４（及び／又は本明細書において説明されたその他の選択的な層）の部分は、不純物領域３７５’を形成するようにドープされてよい。幾つかの実施例において、不純物領域３７５’の不純物伝導型は、チャネル層３２４とは異なってよい。例えば、幾つかの実施例において、不純物領域３７５’は、ｐ型領域であってよく、チャネル層３２４は、ｎ型であるようにドープされてよい。幾つかの実施例において、不純物領域３７５’及びチャネル層３２４は、同じ伝導型（例えば、両方ともｐ型）を有してよいが、不純物領域３７５’内のドーパントの濃度は、チャネル層３２４のものよりも高くてよい。不純物領域３７５’の特性は、図３に関して本明細書において示され且つ説明されたものと類似であってよく、その結果、その重複する説明は省略する。

【0115】

図７Ａ～図７Ｃは、凹所領域３６０がソース・アクセス領域の下に設けられているＨＥＭＴデバイス３００Ａ、３００Ａ’、３００Ａ’’の実施例を示す。しかしながら、本開示の実施例はそれに限定されない。図８Ａ及び図８Ｂは、本開示の幾つかの実施例による、ＨＥＭＴとして実施された半導体デバイス４００Ａ、５００Ａの実施例を示す断面図である。図８Ａに示された断面は、図４Ｄ又は図４Ｅの線Ａ－Ａに沿って見たものである。図８Ｂに示された断面は、図５Ｄ又は図５Ｅの線Ａ－Ａに沿って見たものである。図８Ａ及び図８Ｂは、識別及び説明のための構造を表すことが意図されており、構造を物理的スケールで表すことは意図されていない。

【0116】

例えば、図８Ａは、図４Ａ～図４Ｃのものと類似の形式で凹所領域３６０’がドレイン・アクセス領域の下に設けられているＨＥＭＴデバイス４００Ａの実施例を示す。凹所領域３６０’は、図４Ｄのものと類似の連続的なトレンチとして形成されてよいか又は図４Ｅのものと類似の一連の分離したトレンチとして形成されてよい。図８Ａには示されていないが、ＨＥＭＴ４００Ａは、図４Ｂに示されたものなどの不純物領域４７５又は図４Ｃに示されたものなどの不純物領域４７５’も含んでよい。

【0117】

図８Ｂは、図５Ａ～図５Ｃのものと類似の形式で凹所領域３６０’がドレイン・アクセス領域の下に設けられているＨＥＭＴデバイス５００Ａの実施例を示す。凹所領域３６０’’は、図５Ｄのものと類似の連続的なトレンチとして形成されてよいか又は図５Ｅのものと類似の一連の分離されたトレンチとして形成されてよい。図８Ｂには示されていないが、ＨＥＭＴデバイス５００Ａは、図５Ｂに示されたものなどの不純物領域５７５又は図５Ｃに示されたものなどの不純物領域５７５’も含んでよい。

【0118】

図９Ａ～図９Ｇは、本開示の実施例による、図７ＡのＨＥＭＴデバイス３００Ａなどの半導体デバイスを製造する方法を示す。図９Ａ～図９Ｇは、図１Ｂの線Ｃ－Ｃに沿って見たものである。

【0119】

ここで図９Ａを参照すると、基板１２２が提供され、その上に半導体構造が形成されてよい。基板１２２は、例えば、炭化ケイ素の４Ｈポリタイプであってよい半絶縁炭化ケイ素（ＳｉＣ）基板であってよい。その他の炭化ケイ素候補ポリタイプは、３Ｃ、６Ｈ及び１５Ｒポリタイプを含んでよい。基板１２２の厚さは、１００μｍ以上であってよい。

【0120】

炭化ケイ素は、ＩＩＩ族窒化物デバイスのための一般的な基板材料であってよいサファイア（Ａｌ_２Ｏ_３）よりもＩＩＩ族窒化物（チャネル層３２４及び／又はバリア層３２６において採用されてよい）に対する著しくより近い結晶格子一致を有する。より近い格子一致は、サファイアにおいて一般的に利用可能であるものよりも高い品質のＩＩＩ族窒化物膜を生じ得る。炭化ケイ素は、比較的高い熱伝導率も有し、これにより、炭化ケイ素上に形成されたＩＩＩ族窒化物デバイスの合計出力電力は、サファイア及び／又はケイ素上に形成された類似のデバイスほどは基板の熱放散によって制限されない場合がある。また、半絶縁炭化ケイ素基板は、デバイス分離及び寄生容量の減少を提供し得る。

【0121】

炭化ケイ素が基板として採用されてよいが、本発明の実施例は、サファイア（Ａｌ_２Ｏ_３）、窒化アルミニウム（ＡｌＮ）、アルミニウムガリウム窒化物（ＡｌＧａＮ）、窒化ガリウム（ＧａＮ）、ケイ素（Ｓｉ）、ＧａＡｓ、ＬＧＯ、酸化亜鉛（ＺｎＯ）、ＬＡＯ、リン化インジウム（ＩｎＰ）などの、基板１２２のためのあらゆる適切な基板を利用してよい。

【0122】

選択的なバッファ、核生成及び／又は遷移層（図示せず）も基板１２２上に提供されてよい。例えば、炭化ケイ素基板とデバイスの残りとの間に適切な結晶構造遷移を提供するために、ＡｌＮバッファ層が提供されてよい。加えて、ひずみバランス遷移層も提供されてよい。

【0123】

凹所領域３６０が、基板１２２の上面に形成されてよい。凹所領域３６０は、例えば、基板１２２の上面にマスクを形成し、ソース・アクセス領域の下、ドレイン・アクセス領域の下又は結果として生じるデバイスのゲートの下になることが意図された領域内など、凹所領域３６０の位置が望まれるところで基板１２２の上面の部分を露出させるためにマスクをパターニングすることによって提供されてよい。次いで、基板１２２の上面の露出した部分は、凹所領域３６０を形成するために、パターニングされたマスクを使用してエッチングされてよい。

【0124】

図９Ｂを参照すると、基板１２２上及び凹所領域３６０内にチャネル層３２４が提供される。チャネル層３２４は、上記で説明されているようにバッファ層、遷移層及び／又は核生成層を使用して基板１２２上に堆積させられてよい。チャネル層３２４は、圧縮ひずみ下にあってよい。さらに、チャネル層３２４及び／又はバッファ、核生成及び／又は遷移層は、ＭＯＣＶＤ、ＭＢＥ及び／又はＨＶＰＥによって堆積させられてよい。本発明の幾つかの実施例において、チャネル層３２４は、ＩＩＩ族窒化物層であってよい。

【0125】

図９Ｂを参照すると、バリア層３２６がチャネル層３２４上に形成されてよい。バリア層３２６は、ＩＩＩ族窒化物層であってよい。本発明のある実施例において、バリア層３２６は、高度にドープされたｎ型層であってよい。例えば、バリア層３２６は、約１０^１９ｃｍ^－３未満の濃度にドープされてよい。

【0126】

本発明の幾つかの実施例において、バリア層３２６は、バリア層３２６が抵抗接点金属の下に埋め込まれているときに分極効果によってチャネル層３２４とバリア層３２６との間の境界面において著しいキャリア濃度を誘発するのに十分な厚さ、Ａｌ組成及び／又はドーピングを有してよい。また、バリア層３２６は、バリア層３２６と、その後に形成される第１の保護層との間の境界面に堆積させられるイオン化された不純物によるチャネルにおける電子の散乱を減じる又は最小限にするのに十分な厚さであってよい。

【0127】

幾つかの実施例において、チャネル層３２４及びバリア層３２６は、異なる格子定数を有してよい。例えば、バリア層３２６は、チャネル層３２４よりも小さな格子定数を有する比較的薄い層であってよく、これにより、バリア層３２６は、両者の間の境界面において「ストレッチ」する。したがって、疑似形態（ｐｓｅｕｄｏｍｏｒｐｈｉｃ）ＨＥＭＴ（ｐＨＥＭＴ）デバイスが提供されてよい。

【0128】

図９Ｄを参照すると、第１の保護層４１０がバリア層３２６上に形成される。第１の保護層４１０は、窒化ケイ素（ＳｉｘＮｙ）、窒化アルミニウム（ＡｌＮ）、二酸化ケイ素（ＳｉＯ_２）及び／又はその他の適切な保護材料などの、誘電材料であってよい。その他の材料も第１の保護層４１０のために利用されてよい。例えば、第１の保護層４１０は、酸化マグネシウム、酸化スカンジウム、酸化アルミニウム及び／又はアルミニウム酸窒化物を含んでもよい。第１の保護層４１０は、単層であってよい又は均一及び／又は不均一な組成の多数の層を含んでよい。

【0129】

第１の保護層４１０は、バリア層３２６上に形成されたブランケットであってよい。例えば、第１の保護層４１０は、高品質スパッタリング及び／又はプラズマ化学気相成長法（ＰＥＣＶＤ）によって形成された窒化ケイ素（ＳｉＮ）層であってよい。第１の保護層４１０は、抵抗接点のその後のアニールの間、下にあるバリア層３２６を保護するために十分に厚くてよい。

【0130】

図９Ｅを参照すると、第１の保護層４１０（図９Ｄ参照）は、ソース・コンタクト３１５、ゲート・コンタクト３１０及びドレイン・コンタクト３０５のための開口を形成するためにパターニングされてよい。例えば、第１の保護層４１０は、ソース・コンタクト３１５及びドレイン・コンタクト３０５の配置のためにバリア層３２６を露出させる窓を形成するようにパターニングされてよい。窓は、パターニングされたマスクと、バリア層３２６に関して低損傷エッチとを利用してエッチングされてよい。抵抗接点は、バリア層３２６の露出した部分に形成されてよい。抵抗接点は、ソース・コンタクト３１５及びドレイン・コンタクト３０５を提供するためにアニールされてよい。

【0131】

第１の保護層４１０は、ゲート・コンタクト３１０を提供するためにパターニングされてもよい。第１の保護層４１０は、ゲート・コンタクト３１０の配置のためにバリア層３２６を露出させる窓を形成するためにエッチングされてよい。ゲート・コンタクト３１０は、エッチングされた窓内に形成されてよく、バリア層３２６の露出した部分と接触するように第１の保護層４１０を貫通して延びていてよい。適切なゲート材料は、バリア層３２６の組成に依存してよい。しかしながら、ある実施例において、Ｎｉ、Ｐｔ、ＮｉＳｉｘ、Ｃｕ、Ｐｄ、Ｃｒ、ＴａＮ、Ｗ及び／又はＷＳｉＮなどの、窒化物ベース半導体材料とのショットキー接触を形成することができる従来の材料が使用されてよい。ゲート・コンタクト３１０の一部は、第１の保護層４１０の表面上に延びていてよい。ソース・コンタクト３１５、ゲート・コンタクト３１０及びドレイン・コンタクト３０５の形成は、第１の絶縁層３５０＿１を形成するために図９Ｄの第１の保護層４１０のパターニングを生じてよい。

【0132】

ソース・コンタクト３１５は、図９Ｅにおいてバリア層３２６の上面にあるように示されているが、幾つかの実施例において、ソース・コンタクト３１５、ゲート・コンタクト３１０及び／又はドレイン・コンタクト３０５は、バリア層３２６の上面における凹所内に形成されてよいことが理解されるであろう。

【0133】

図９Ｆを参照すると、第２の保護層４２０が、第１の絶縁層３５０、ソース・コンタクト３１５、ゲート・コンタクト３１０及びドレイン・コンタクト３０５の上に形成されてよい。第２の保護層４２０は、誘電層であってよい。幾つかの実施例において、第２の保護層４２０は、第１の絶縁層３５０＿１とは異なる誘電率を有してよい。

【0134】

図９Ｇを参照すると、フィールド・プレート３１２が第２の保護層４２０上に形成されてよい。フィールド・プレート３１２は、（例えば、図９ＦのＺ方向において）ゲート・コンタクト３１０と重なり合ってよく、ゲートとドレインとの間の領域（即ち、ゲート－ドレイン領域）上に所定の距離だけ延びていてよい。ゲート・コンタクト３１０上のフィールド・プレート３１２の重なり合い及び／又はフィールド・プレート３１２がゲートードレイン領域上に延びる距離は、最適な結果のために変化させられることができる。幾つかの実施例において、フィールド・プレート３１２は、ゲート・コンタクト３１０又はソース・コンタクト３１５に電気的に接続されることができ、発明から逸脱することなく、図示されたもの以外のフィールド・プレート構造が使用され得ることが理解される。幾つかの実施例において、フィールド・プレート３１２は省略されてよい。

【0135】

再び図７Ａを参照すると、基板１２２（図９Ｆ参照）は、薄い基板３２２を形成するように薄化されてよい。幾つかの実施例において、基板３２２の厚さは、インフィード又はクリープ・フィード研削盤などの研削盤を使用して減じられる。その他の実施例において、基板３２２の厚さは、研削を伴う又は伴わない、ラッピング、化学的又は反応性イオンエッチング又はこれらのアプローチの組合せを使用して減じられる。さらに他の実施例において、薄化加工により生じ得る基板３２２への損傷を減じるために基板３２２の裏側を処理するためにエッチングが使用されてよい。ウェハを薄化する方法は、例えば、同一出願人による米国特許第７，２９１，５２９号、米国特許第７，９３２，１１１号、米国特許第７，２５９，４０２号及び米国特許第８，５１３，６８６号に記載されてよい、これらの開示は全体が参照により本明細書に組み込まれる。

【0136】

本発明による幾つかの実施例において、基板３２２は、約４０μｍ～約１００μｍの厚さに薄化される。基板３２２は、約４０μｍ～約７５μｍの厚さに薄化される。幾つかの実施例において、基板１２２の薄化は省略され、基板１２２は、基板３２２と有効に同一である。

【0137】

バックメタル層３３５は、基板３２２の下面３２２Ｂに堆積させられてよい。バックメタル層３３５は、例えば、チタン、プラチナ及び／又は金などの導電性金属を含んでよい。バックメタル層３３５は、（例えば、伝導性ビア又はその他の伝導性パスによって）ソース・コンタクト３１５に電気的に接続されてよい。

【0138】

図１０Ａ～図１０Ｄは、本開示の幾つかの実施例による追加的な半導体デバイスを構成するための方法を示す。例えば、図１０Ａ及び図１０Ｂは、例えば、図２の半導体デバイス３００’を構成するために不純物領域３７５を形成するための方法を示す。図１０Ａを参照すると、ドープされた領域１０７５が基板１２２に形成されてよい。ドープされた領域１０７５は、例えば、基板１２２へのイオン注入によって形成されてよい。幾つかの実施例において、基板１２２は、ｎ型であってよく、ドープされた領域１０７５は、ｐ型であるように形成されてよい。

【0139】

図１０Ｂを参照すると、凹所領域３６０’は、基板１２２の上面及びドープされた領域１０７５内に形成されてよい。凹所領域３６０’は、例えば、基板１２２の上面にマスクを形成し、結果として生じるデバイスのソース・アクセス領域の下になることが意図された領域内など、凹所領域３６０’の配置が望まれる基板１２２の上面及びドープされた領域１０７５の部分を露出させるためにマスクをパターニングすることによって、提供されてよい。凹所領域３６０’をエッチングすることは、（例えば、基板１２２の上面からの）凹所領域３６０’の深さ及び／又は凹所領域３６０’の幅がドープされた領域１０７５のものを超過しないように行われてよい。凹所領域３６０’のエッチング後、不純物領域３７５が、凹所領域３６０’の側壁及び／又は底面に形成されてよい。その後、図９Ｂ～図９Ｇの工程が、凹所領域３６０’を組み込んだデバイスを形成するために行われてよい。

【0140】

図１０Ｃ及び図１０Ｄは、例えば、図３の半導体デバイス３００’’を構成するために不純物領域３７５’を形成するための方法を示す。

【0141】

図１０Ｃの工程は、図９Ａに示された工程の後に行われてよい。図１０Ｃを参照すると、不純物領域３７５’が、凹所領域３６０に形成されてよい。例えば、不純物領域３７５’は、イオン注入によって形成されてよい。幾つかの実施例において、不純物領域３７５’は、基板１２２における凹所領域３６０内に堆積させられてよい。例えば、不純物領域３７５’は、ＭＯＣＶＤ、ＭＢＥ及び／又はＨＶＰＥによって堆積させられてよい。幾つかの実施例において、不純物領域３７５’は、ＧａＮなどのＩＩＩ族窒化物層であってよい。不純物領域３７５’は、その形成後又は形成中に、ｐ型となるようにドープされてよい。

【0142】

図１０Ｄを参照すると、チャネル層３２４が、基板１２２及び不純物領域３７５’上に提供されている。チャネル層３２４は、上記で説明されているように、バッファ層、遷移層及び／又は核生成層を使用して基板１２２及び不純物領域３７５’上に堆積させられてよい。チャネル層３２４は、圧縮ひずみ下にあってよい。さらに、チャネル層３２４及び／又はバッファ、核生成及び／又は遷移層は、ＭＯＣＶＤ、ＭＢＥ及び／又はＨＶＰＥによって堆積させられてよい。本発明の幾つかの実施例において、チャネル層３２４は、ＩＩＩ族窒化物層であってよい。幾つかの実施例において、チャネル層３２４の材料は、不純物領域３７５’のものと同じであってよい。その後、図９Ｃ～図９Ｇの工程が、凹所領域３６０’を組み込んだデバイスを形成するために行われてよい。

【0143】

図９Ａ～図９Ｇ及び図１０Ａ～図１０Ｄは、凹所領域３６０がソース・アクセス領域に形成される実施例を示しているが、本開示の実施例はそれに限定されない。当業者によって理解されるように、図９Ａ～図９Ｇ及び図１０Ａ～図１０Ｄの方法は、ドレイン・アクセス領域に凹所領域３６０’を有するデバイス（図４Ａ～図４Ｅに示されたデバイス４００、４００’、４００’’など）及びゲート・コンタクトの下に凹所領域３６０’’を有するデバイス（図５Ａ～図５Ｅに示されたデバイス５００、５００’、５００’’など）を形成するために、同様に準用されてよい。

【0144】

加えて、ＨＥＭＴデバイス３００Ａ、３００Ａ’’、３００Ａ’’’として具体化された半導体構造が、図９Ａ～図９Ｇ及び図１０Ａ～図１０Ｄに示されているが、本明細書に説明されている半導体構造３９０は、その他のタイプの半導体デバイスを用いて提供されてよい。言い換えれば、その他のタイプの半導体デバイスが使用されてよく、凹所領域３６０を形成する方法は、本開示の範囲から逸脱することなく半導体デバイスに適用されてよい。図１１Ａ及び図１１Ｂは、本明細書において説明された凹所領域３６０、３６０’、３６０’’を含むことができる例示的な半導体デバイス３００Ｂ、３００Ｃを示す。前に説明された図１１Ａ及び図１１Ｂの要素の重複する説明は省略する。図１１Ａ及び図１１Ｂは、概して、図１Ｂ及び図１Ｃの線Ａ－Ａに沿って見たものである。

【0145】

図１１Ａは、ソース及びドレイン領域２１５及び２０５の間の半導体構造３９０の領域がＭＥＳＦＥＴ３００Ｂの伝導チャネル又はチャネル領域を提供する、金属半導体電界効果トランジスタ（ＭＥＳＦＥＴ）デバイス３００Ｂを示す。ＭＥＳＦＥＴ３００Ｂは、基板３２２上に形成されてよい。

【0146】

図１１Ｂは、ソース及びドレイン領域２１５及び２０５の間の半導体構造３９０の領域がＭＯＳＦＥＴ３００Ｃのチャネル領域を提供し、ゲート・コンタクト３１０がゲート酸化物層１１０によってチャネル領域から分離されている、金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）デバイス３００Ｃを示す。ＭＯＳＦＥＴ３００Ｃは、基板３２２上に形成されてよい。

【0147】

各半導体デバイス３００Ｂ、３００Ｃは、基板３２２において凹所領域３６０を含んでよい。図１１Ａ及び図１１Ｂは、凹所領域３６０がソース・アクセス領域に形成されている実施例を示しているが、本発明の実施例はこれに限定されない。図１１Ａの半導体デバイス３００Ｂ、３００Ｃは、ドレイン・アクセス領域において凹所領域３６０’を有する（図４Ａ～図４Ｅに示されたデバイス４００、４００’、４００’’など）及び／又はゲート・コンタクトの下に凹所領域３６０’’を有する（図５Ａ～図５Ｅに示されたデバイス５００、５００’、５００’’など）ように具体化されてもよい。

【0148】

図１２Ａ、図１２Ｂ及び図１２Ｃは、それぞれパッケージングされたトランジスタ・デバイス６００Ａ～６００Ｃを提供するために、本開示の実施例による半導体デバイス３００Ａがパッケージングされ得る複数の例示的な方法を示す、概略的な断面図である。図１２Ａ～図１２Ｃは、パッケージングされている図７Ａの半導体デバイス３００Ａを示しているが、本開示の実施例による半導体デバイス３００Ａ、３００Ａ’、３００Ａ’’、３００Ｂ、３００Ｃのうちのいずれかが、図１２Ａ～図１２Ｃに示されたパッケージにパッケージングされ得ることが認められるであろう。

【0149】

図１２Ａは、パッケージングされたトランジスタ・デバイス６００Ａの概略的な側面図である。図１２Ａに示されているように、パッケージングされたトランジスタ・デバイス６００Ａは、オープン・キャビティ・パッケージ６１０Ａにパッケージングされた半導体デバイス３００Ａを含む。パッケージ６１０Ａは、金属ゲート・リード６２２Ａ、金属ドレイン・リード６２４Ａ、金属サブマウント６３０、側壁６４０及びリッド６４２を含む。

【0150】

サブマウント６３０は、パッケージングされたトランジスタ・デバイス６００Ａの熱管理を補助するように構成された材料を含んでよい。例えば、サブマウント６３０は、銅及び／又はモリブデンを含んでよい。幾つかの実施例において、サブマウント６３０は、多数の層から成ってよい及び／又はビア／相互接続を含んでよい。例示的な実施例において、サブマウント６３０は、そのそれぞれの主面に銅クラッディング層を備えるコア・モリブデン層を含む多層銅／モリブデン／銅金属フランジであってよい。幾つかの実施例において、サブマウント６３０は、リード・フレーム又は金属スラグの一部である金属ヒート・シンクを含んでよい。側壁６４０及び／又はリッド６４２は、幾つかの実施例において絶縁材料から形成されてよい又は絶縁材料を含んでよい。例えば、側壁６４０及び／又はリッド６４２は、セラミック材料から形成されてよい又はセラミック材料を含んでよい。幾つかの実施例において、側壁６４０及び／又はリッド６４２は、例えば、Ａｌ_２Ｏ_３から形成されてよい。リッド６４２は、エポキシ・グルーを使用して側壁６４０に接着されてよい。側壁６４０は、例えば、ろう付けによってサブマウント６３０に取り付けられてよい。ゲート・リード６２２Ａ及びドレイン・リード６２４Ａは、側壁６４０を貫通して延びるように構成されてよいが、本発明の実施例はこれに限定されない。

【0151】

半導体デバイス３００Ａは、金属サブマウント６３０と、セラミック側壁６４０と、セラミック・リッド６４２とによって画定された、空気で満たされたキャビティ６１２内で、金属サブマウント６３０の上面に取り付けられている。半導体デバイス３００のゲート及びドレイン端子６３２、６３４は半導体デバイス３００Ａの上側にあってよいのに対し、ソース端子６３６は半導体デバイス３００Ａの下側にあってよい。ソース端子６３６は、例えば、伝導性ダイ取付け材料（図示せず）を使用して金属サブマウント６３０に取り付けられてよい。金属サブマウント６３０は、ソース端子６３６への電気接続を提供してよく、半導体デバイス３００Ａにおいて発生した熱を放散させる熱放散構造として働いてもよい。熱は、例えば、ユニット・セル・トランジスタのチャネル領域において比較的高い電流密度が発生される半導体デバイス３００Ａの上側部分において主に発生される。この熱は、半導体構造３９０を通じてソース端子６３６へ、次いで、金属サブマウント６３０へ伝達され得る。

【0152】

入力整合回路６５０及び／又は出力整合回路６５２もパッケージ６１０Ａ内に取り付けられてよい。整合回路６５０、６５２は、インピーダンス整合及び／又は高調波終端回路を含んでよい。インピーダンス整合回路は、パッケージングされたトランジスタ・デバイス６００Ａに入力される又はパッケージングされたトランジスタ・デバイス６００Ａから出力されるＲＦ信号の基本要素のインピーダンスを、それぞれ半導体デバイス３００Ａの入力又は出力におけるインピーダンスに整合させるために使用されてよい。高調波終端回路は、半導体デバイス３００Ａの入力又は出力に存在し得る基本ＲＦ信号の高調波を接地するために使用されてよい。２つ以上の入力整合回路６５０及び／又は出力整合回路６５２が提供されてよい。図１２Ａに概略的に示されているように、入力及び出力整合回路６５０、６５２は、金属サブマウント６３０上に取り付けられてよい。ゲート・リード６２２Ａは、１つ又は複数のボンド・ワイヤ６５４によって入力整合回路６５０に接続されてよく、入力整合回路６５０は、１つ又は複数の追加的なボンド・ワイヤ６５４によって半導体デバイス３００Ａのゲート端子６３２に接続されてよい。同様に、ドレイン・リード６２４Ａは、１つ又は複数のボンド・ワイヤ６５４によって出力整合回路６５２に接続されてよく、出力整合回路６５２は、１つ又は複数の追加的なボンド・ワイヤ６５４によって半導体デバイス３００Ａのドレイン端子６３４に接続されてよい。誘導素子であるボンド・うぃあや６５４は、入力及び／又は出力整合回路６５０、６５２の一部を形成してよい。

【0153】

図１２Ｂは、プリント回路基板ベースのパッケージ６１０Ｂにパッケージングされた図７Ａの半導体デバイス３００Ａを含むパッケージングされたトランジスタ・デバイス６００Ｂの概略的な側面図である。パッケージングされたトランジスタ・デバイス６００Ｂは、パッケージ６１０Ａのゲート及びドレイン・リード６２２Ａ、６２４Ａがパッケージ６１０Ｂにおいてプリント回路基板ベースのリード６２２Ｂ、６２４Ｂに置き換えられていることを除き、図１２Ａのパッケージングされたトランジスタ・デバイス６００Ａと非常に類似している。

【0154】

パッケージ６１０Ｂは、サブマウント６３０、セラミック側壁６４０、セラミック・リッド６４２を含み、これらはそれぞれ、上記で説明されたパッケージ６１０Ａの同じ番号の要素と実質的に同じであってよい。パッケージ６１０Ｂは、さらに、プリント回路基板６２０を含む。プリント回路基板６２０上の伝導性トレースは、金属ゲート・リード６２２Ｂ及び金属ドレイン・リード６２４Ｂを形成している。プリント回路基板６２０は、例えば、導電性グルーによってサブマウント６３０に取り付けられてよい。プリント回路基板６２０は中央開口を含み、半導体デバイス３００は、サブマウント６３０上でこの開口内に取り付けられている。パッケージングされたトランジスタ・デバイス６００Ｂのその他の構成要素は、パッケージングされたトランジスタ・デバイス６００Ａの同じ番号の構成要素と同じであってよく、したがって、それらの更なる説明は省略する。

【0155】

図１２Ｃは、別のパッケージングされたトランジスタ・デバイス６００Ｃの概略的な側面図を示す。パッケージングされたトランジスタ・デバイス６００Ｃは、異なるパッケージ６１０Ｃを含むという点で、パッケージングされたトランジスタ・デバイス６００Ａとは異なる。パッケージ６１０Ｃは、金属サブマウント６３０（パッケージ６１０の同じ番号のサブマウント６３０と類似又は同一であってよい）並びに金属ゲート及びドレイン・リード６２２Ｃ、６２４Ｃを含む。パッケージングされたトランジスタ・デバイス６００Ｃは、半導体デバイス３００Ａ、リード６２２Ｃ、６２４Ｃ及び金属サブマウント６３０を少なくとも部分的に包囲するプラスチック・オーバーモールド６６０も含む。パッケージングされたトランジスタ・デバイス６００Ｃのその他の構成要素は、トランジスタ・デバイス６００Ａの同じ番号の構成要素と同じであってよく、したがって、それらの更なる説明は省略する。

【0156】

上記で説明された本発明の様々な実施例は、半導体構造の上面（即ち、基板と接触する面とは反対側の面）上に全てがあるものとしてゲート・コンタクト、ソース・コンタクト及びドレイン・コンタクトを示している。この場合、このようなコンタクトは、「トップ・サイド」コンタクトと呼ばれてよい。しかしながら、本発明の実施例による半導体デバイスは、トップ・サイド・ソース、ゲート及びドレイン・コンタクトのみを有することに限定されないことが認められるであろう。例えば、図７Ａに関して上記で説明されているように、半導体構造３９０及び基板３２２を貫通して延びる導電性ソース・ビア（図示せず）が提供されてよい。これらのソース・ビアは、例えば、トップ・サイド・ソース・コンタクト３１５を、基板３２２の下面に提供され得る第１のバックサイド金属層に電気的に接続するために使用されてよい金属めっきされた又は金属で満たされたビア（開口）を含んでよい。第１のバックサイド金属層は、バックサイド・ソース・コンタクトとして働いてよい。

【0157】

その他の実施例において、トップ・サイド・ゲート・コンタクト３１０を、バックサイド・ゲート・コンタクトとして働いてよい基板３２２の下面に提供されてよい第２のバックサイド金属パターンに電気的に接続するために、半導体構造３９０及び基板３２２を貫通して延びる、ゲート・ビアが提供されてよい、及び／又はドレイン・コンタクト３０５を、バックサイド・ドレイン・コンタクトとして働いてよい基板３２２の下面に提供されてよい第３のバックサイド金属パターンに電気的に接続するために、半導体構造３９０及び基板３２２を貫通して延びるドレイン・ビアが提供されてよい。バックサイド・ソース、ゲート及び／又はドレイン・コンタクトの使用は、半導体デバイスを外部回路に接続するための便利な方法を提供してよく、例えば、半導体デバイスと外部回路との間のボンド・ワイヤ接続のあらゆる必要性を低減又は排除し得る。

【0158】

本発明の実施例による半導体デバイスは、バックサイド・ソース、ドレイン及びゲート・コンタクト（及びそれらの関連するビア）のあらゆる組合せを含んでよいことが認められるであろう。例えば、幾つかの実施例において、バックサイド・ソース及びゲート・コンタクト（及びそれらの関連するビア）が提供されてよいのに対し、他の実施例において、バックサイド・ソース及びドレイン・コンタクト（及びそれらの関連するビア）が提供されてよい。さらに他の実施例において、バックサイド・ソース、ゲート及びドレイン・コンタクト（及びそれらの関連するビア）が提供されてよい。その他の組合せが可能である。トップ・サイド・ソース、ゲート及びドレイン・コンタクト３０５、３１０、３１５は、外部ソースからトップ・サイド・ソース、ゲート及びドレイン・コンタクト３０５、３１０、３１５への電気接続を形成することを容易にするボンド・パッド又はその他の構造に接続されてよい又は接続されなくてよい（若しくはボンド・パッド又はその他の構造を含んでよい又は含まなくてよい）ことも認められるであろう。したがって、本発明の実施例による半導体デバイスは、ソース、ゲート及びドレイン・コンタクトのそれぞれのための外部回路に接続するために、トップ・サイドのみ、バックサイドのみ、又はトップ・サイド及びバックサイドの両方のコンタクト構造を有するように構成することができる。

【0159】

２０２１年３月２４日に出願された米国特許出願第１７／２１１，２８１号（「’２８１出願」）は、バックサイド・ソース、ゲート及び／又はドレイン・コンタクトを有するＲＦトランジスタ増幅器を開示している。’２８１出願の全ての内容は、参照により本明細書に組み込まれる。’２８１出願に開示されたバックサイド及びトップ・サイド・ソース、ゲート及びドレイン・コンタクトの配置のいずれも、本明細書に開示された本発明の実施例による半導体デバイスのいずれかにおいて使用されてよいことが認められるであろう。本発明の実施例による半導体デバイスは、基板が、下にある取付け基板上に取り付けられるように取り付けられてよいか、又は代替的に、トップ・サイド・コンタクトが、下にある取付け基板上に取り付けられるところで、フリップチップ構成で取り付けられてよいことも認められるであろう。

【0160】

様々な要素を説明するために本明細書において第１、第２などの用語が使用される場合があるが、これらの要素はこれらの用語によって限定されるべきでないことが理解されるであろう。これらの用語は、１つの要素を別の要素と区別するだけのために使用されている。例えば、本発明の範囲から逸脱することなく、第１の要素を第２の要素と称することができ、同様に、第２の要素を第１の要素と称することができる。本明細書において使用されているように、「及び／又は」という用語は、関連する列挙されたアイテムのうちの１つ又は複数のあらゆる且つ全ての組合せを含む。

【0161】

本明細書において使用される用語は、特定の実施例を説明することだけを目的とし、発明の限定であることは意図されていない。本明細書において使用されているように、文脈が明確に別段の指示をしない限り、単数形「ａ」、「ａｎ」及び「ｔｈｅ」は、複数形も含むことが意図されている。本明細書において使用されるときの「ｃｏｍｐｒｉｓｅｓ」、「ｃｏｍｐｒｉｓｉｎｇ」、「ｉｎｃｌｕｄｅｓ」及び／又は「ｉｎｃｌｕｄｉｎｇ」という用語は、言及された特徴、整数、ステップ、工程、要素及び／又は構成要素の存在を明示するが、１つ又は複数のその他の特徴、整数、ステップ、工程、要素、構成要素、及び／又はそれらのグループの存在又は追加を排除しないことがさらに理解されるであろう。

【0162】

別段の定めがない限り、本明細書において使用される全ての用語（技術用語及び科学用語を含む）は、本発明が属する分野の当業者によって一般的に理解されるのと同じ意味を有する。本明細書において使用される用語は、本明細書の文脈及び関連技術におけるそれらの意味と一貫する意味を有するものとして解釈されるべきであり、本明細書において明示的にそうであることが定められない限り、理想化された又は過度に形式的な意味において解釈されないことがさらに理解されるであろう。

【0163】

層、領域又は基板などの要素が、別の要素「上に」ある又は「上に」延びていると述べられたとき、その要素は、別の要素の上に直接あるか又は別の要素の上に直接延びていることができ、又は介在する要素が存在してもよいことが理解されるであろう。対照的に、ある要素が別の要素の「上に直接ある」又は「上に直接延びている」と述べられているとき、介在する要素は存在しない。ある要素が別の要素に「接続」又は「結合」されていると述べられているとき、その要素は他の要素に直接に接続又は結合されることができるか又は介在する要素が存在してよいことも理解されるであろう。対照的に、ある要素が別の要素に「直接に接続されている」又は「直接に結合されている」と述べられているとき、介在する要素は存在しない。

【0164】

「下方」又は「上方」又は「上側」又は「下側」又は「水平方向」又は「横方向」又は「垂直方向」などの相対的な用語は、図面に示されているときの別の要素、層又は領域に対する１つの要素、層又は領域の関係を説明するために本明細書において使用される場合がある。これらの用語は、図面に示された向きに加えて、デバイスの異なる向きを包含することが意図されていることが理解されるであろう。

【0165】

発明の実施例は、発明の理想化された実施例（及び中間構造）の概略的な説明である断面図に関して本明細書に説明されている。図面における層及び領域の厚さは、分かりやすくするために誇張されている場合がある。加えて、例えば、製造技術及び／又は公差の結果として図示の形状からの逸脱が予想されるべきである。したがって、発明の実施例は、本明細書に示された領域の特定の形状に限定されると解釈されるべきではなく、例えば、製造の結果として生じる形状の逸脱を含むべきである。同様に、製造手順における標準偏差に基づいて寸法のばらつきが予想されることが理解されるであろう。本明細書において使用されているように、別段の定めがない限り、「約」及び／又は「実質的に」は、公称値の１０％以内の値を含む。

【0166】

同じ番号は、全体を通じて同じ要素を示す。したがって、同じ又は類似の番号は、対応する図面において言及又は説明されていないとしても、他の図面に関連して説明される場合がある。また、参照番号によって示されていない要素が、他の図面に関して説明される場合がある。

【0167】

発明の幾つかの実施例は、層及び／又は領域における多数キャリア濃度を指す、ｎ型又はｐ型などの導電型を有するものとして特徴づけられる半導体層及び／又は領域に関して説明されている。したがって、Ｎ型材料は、負に帯電した電子の多数平衡濃度を有するのに対し、Ｐ型材料は、性に帯電したホールの多数平衡濃度を有する。幾つかの材料は、別の層又は領域と比較して多数キャリアの比較的より大きな（「＋」）又はより小さな「－」）濃度を示すために、「＋」又は「－」によって（Ｎ＋、Ｎ－、Ｐ＋、Ｐ－、Ｎ＋＋、Ｎ－－、Ｐ＋＋、Ｐ－－など）指示されてよい。しかしながら、このような表記は、層又は領域における多数又は少数キャリアの特定の濃度の存在を暗示しない。

【0168】

図面及び明細書において、発明の典型的な実施例が開示されており、特定の用語が使用されているが、それらの用語は、限定の目的ではなく、一般的且つ説明的な意味で使用されており、発明の範囲は、以下の請求項に示されている。

【図1A】