特表 2024-534738 画素を減光するハードウェアを有するディスプレイデバイス

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2024-09-26

(54)【発明の名称】画素を減光するハードウェアを有するディスプレイデバイス

(51)【国際特許分類】

   G09G 3/3233 20160101AFI20240918BHJP

   G09F 9/30 20060101ALI20240918BHJP

   G09F 9/33 20060101ALI20240918BHJP

   G09G 3/32 20160101ALI20240918BHJP

   G09G 3/20 20060101ALI20240918BHJP

【ＦＩ】

G09G3/3233

G09F9/30 338

G09F9/30 365

G09F9/33

G09G3/32 A

G09G3/20 680H

G09G3/20 642B

G09G3/20 624B

【審査請求】有

【予備審査請求】未請求

(21)【出願番号】P 2023561360

(86)(22)【出願日】2021-12-02

(85)【翻訳文提出日】2023-12-13

(86)【国際出願番号】 US2021061568

(87)【国際公開番号】W WO2023101674

(87)【国際公開日】2023-06-08

(81)【指定国・地域】

(71)【出願人】

【識別番号】502208397

【氏名又は名称】グーグル エルエルシー

【氏名又は名称原語表記】Ｇｏｏｇｌｅ ＬＬＣ

【住所又は居所原語表記】１６００ Ａｍｐｈｉｔｈｅａｔｒｅ Ｐａｒｋｗａｙ ９４０４３ Ｍｏｕｎｔａｉｎ Ｖｉｅｗ， ＣＡ Ｕ．Ｓ．Ａ．

(74)【代理人】

【識別番号】110001195

【氏名又は名称】弁理士法人深見特許事務所

(72)【発明者】

【氏名】チョイ，サンム

【テーマコード（参考）】

5C080

5C094

5C380

【Ｆターム（参考）】

5C080AA06

5C080AA07

5C080BB05

5C080CC03

5C080EE29

5C080FF11

5C080JJ02

5C080JJ03

5C080JJ04

5C080JJ06

5C080KK07

5C080KK49

5C080KK50

5C094AA60

5C094BA03

5C094BA23

5C094BA27

5C094CA19

5C094DB01

5C094EA04

5C380AA01

5C380AA03

5C380AB06

5C380AB34

5C380AB37

5C380BA17

5C380CA08

5C380CB01

5C380CC26

5C380CC33

5C380CC39

5C380CC64

5C380CD017

5C380CD018

5C380CE19

(57)【要約】

電子デバイスは、ディスプレイデバイスであって、ディスプレイデバイスのアクティブ領域を形成する複数の画素を含み、ディスプレイデバイスのアクティブ領域が曲線的エッジ部分を画定し、曲線的エッジ部分の少なくとも一部を形成するいくつかの画素が、いくつかの画素のハードウェア構造によって決定される段階的な相対輝度レベルを有し、そのため、いくつかの画素のうちの曲線的エッジ部分の第１の位置に位置する第１の画素が、第１の画素ハードウェア構造によって定義される第１の相対輝度レベルを有し、いくつかの画素のうちの第２の位置に位置する第２の画素が、第２の画素ハードウェア構造によって定義される第２の相対輝度レベルを有し、第１の相対輝度レベルが第２の相対輝度レベルとは異なり、第１の画素ハードウェア構造が第２の画素ハードウェア構造とは異なる、ディスプレイデバイスを備える。

【特許請求の範囲】

【請求項1】

ディスプレイデバイスを備え、前記ディスプレイデバイスは前記ディスプレイデバイスのアクティブ領域を形成する複数の画素を含み、前記ディスプレイデバイスの前記アクティブ領域は曲線的エッジ部分を画定し、前記曲線的エッジ部分の少なくとも一部を形成するいくつかの画素は、前記いくつかの画素のハードウェア構造によって決定される段階的な相対輝度レベルを有し、そのため、前記いくつかの画素のうちの前記曲線的エッジ部分の第１の位置に位置する第１の画素は、第１の画素ハードウェア構造によって定義される第１の相対輝度レベルを有し、前記いくつかの画素のうちの前記曲線的エッジ部分の第２の位置に位置する第２の画素は、第２の画素ハードウェア構造によって定義される第２の相対輝度レベルを有し、前記第１の相対輝度レベルは前記第２の相対輝度レベルとは異なり、前記第１の画素ハードウェア構造は前記第２の画素ハードウェア構造とは異なる、電子デバイス。

【請求項2】

前記第１の画素は、前記ディスプレイデバイスにおいて前記第２の画素に隣接する、請求項１に記載の電子デバイス。

【請求項3】

前記第１の相対輝度レベルは、前記第１の画素にプログラムされている第１のプログラム輝度レベルに対して減光された、第１のデフォルトの減光輝度レベルを含み、
前記第２の相対輝度レベルは、前記第２の画素にプログラムされている第２のプログラム輝度レベルに対して減光された、第２のデフォルトの減光輝度レベルを含む、
請求項１～２のいずれか１項に記載の電子デバイス。

【請求項4】

前記ディスプレイデバイスは、前記曲線的エッジ部分からオフセットした前記ディスプレイデバイスの中央領域を形成する複数の中央画素を含み、
前記ディスプレイデバイスの前記中央領域を形成する前記複数の中央画素の各中央画素は、それぞれの前記中央画素にプログラムされている輝度レベルを放射するように構成されている、
請求項３に記載の電子デバイス。

【請求項5】

前記複数の中央画素は、前記曲線的エッジ部分からオフセットした少なくとも１００画素の連続的なブロックを形成する、
請求項４に記載の電子デバイス。

【請求項6】

前記第１の画素は、第１の有機発光ダイオード（ＯＬＥＤ）を備え、
前記第２の画素は、第２のＯＬＥＤを備える、
請求項１～５のいずれか１項に記載の電子デバイス。

【請求項7】

前記第１の画素は、
第１の発光ダイオード（ＬＥＤ）と、
第１の抵抗素子と、
前記第１のＬＥＤによる光の放射中に前記第１のＬＥＤおよび前記第１の抵抗素子を通して並列に電流を駆動するように構成された、第１の駆動トランジスターと
を含み、
前記第２の画素は、
第２のＬＥＤと、
第２の抵抗素子と、
前記第２のＬＥＤによる光の放射中に前記第２のＬＥＤおよび前記第２の抵抗素子を通して並列に電流を駆動するように構成された、第２の駆動トランジスターと
を含む、
請求項１～６のいずれか１項に記載の電子デバイス。

【請求項8】

前記第１の抵抗素子は、前記第１のＬＥＤの抵抗に対して第１の割合にある第１の抵抗を有し、
前記第２の抵抗素子は、前記第２のＬＥＤの抵抗に対して第２の割合にある第２の抵抗を有し、
前記第１の割合は前記第２の割合とは異なる、
請求項７に記載の電子デバイス。

【請求項9】

前記ディスプレイデバイスは、前記曲線的エッジ部分からオフセットした前記ディスプレイデバイスの中央領域を形成する複数の中央画素を含み、
前記ディスプレイデバイスの前記中央領域を形成する前記複数の中央画素の各中央画素は、対応する中央画素ＬＥＤおよび対応する中央画素駆動トランジスターを含み、前記対応する中央画素駆動トランジスターは、前記対応する中央画素ＬＥＤと並列に対応する抵抗素子を通して電流を駆動させずに、前記対応する中央画素ＬＥＤを通して電流を駆動するように構成されている、
請求項７～８のいずれか１項に記載の電子デバイス。

【請求項10】

前記第１の抵抗素子は第１のダイオード接続トランジスターを備え、前記第１のダイオード接続トランジスターは、第１のダイオード接続トランジスターゲート端子と、前記第１のダイオード接続トランジスターゲート端子に接続された第１のダイオード接続トランジスタードレイン端子とを含み、
前記第２の抵抗素子は第２のダイオード接続トランジスターを備え、前記第２のダイオード接続トランジスターは、第２のダイオード接続トランジスターゲート端子と、前記第２のダイオード接続トランジスターゲート端子に接続された第２のダイオード接続トランジスタードレイン端子とを含む、
請求項７～９のいずれか１項に記載の電子デバイス。

【請求項11】

前記第１のダイオード接続トランジスターは、前記第１のＬＥＤの抵抗に対して第１の割合にある第１の抵抗を有し、
前記第２のダイオード接続トランジスターは、前記第２のＬＥＤの抵抗に対して第２の割合にある第２の抵抗を有し、
前記第１の割合は前記第２の割合とは異なる、
請求項１０に記載の電子デバイス。

【請求項12】

前記第１のダイオード接続トランジスターは、前記第１のダイオード接続トランジスターが第１のアスペクト比の物理的寸法を有することによって前記第１の抵抗を有し、
前記第２のダイオード接続トランジスターは、前記第２のダイオード接続トランジスターが第２のアスペクト比の物理的寸法を有することによって前記第２の抵抗を有し、
前記第１のアスペクト比は前記第２のアスペクト比とは異なる、
請求項１１に記載の電子デバイス。

【請求項13】

前記第１の画素は、前記ディスプレイデバイスにおける第１の合成画素のサブピクセルであり、
前記第２の画素は、前記ディスプレイデバイスにおける第２の合成画素のサブピクセルであり、
前記第１の画素の前記第１のＬＥＤは、前記第２の画素の前記第２のＬＥＤと同じ色を放射し、そのため、前記第１の画素と前記第２の画素とが同じ色のサブピクセルを表す、
請求項１０～１２のいずれか１項に記載の電子デバイス。

【請求項14】

前記第１のダイオード接続トランジスタードレイン端子は、第１のバイアス電圧に接続されており、
前記第２のダイオード接続トランジスタードレイン端子は、前記第１のバイアス電圧に接続されている、
請求項１３に記載の電子デバイス。

【請求項15】

前記ディスプレイデバイスは、前記第１のバイアス電圧を上昇させると、前記第１のダイオード接続トランジスターの第１の抵抗が上昇し、前記第２のダイオード接続トランジスターの第２の抵抗が上昇するように構成されている、
請求項１４に記載の電子デバイス。

【請求項16】

前記ディスプレイデバイスは、
第３の画素を含み、前記第３の画素は、
第３のＬＥＤと、
第３のダイオード接続トランジスターゲート端子および前記第３のダイオード接続トランジスターゲート端子に接続されている第３のダイオード接続トランジスタードレイン端子を含む、第３のダイオード接続トランジスターを備える、第３の抵抗素子と、
前記第３のＬＥＤによる光の放射中に、前記第３のＬＥＤおよび前記第３のダイオード接続トランジスターを通して並列に電流を駆動するように構成された、第３の駆動トランジスターと
を含み、
前記ディスプレイデバイスはさらに、
第４の画素を含み、前記第４の画素は、
第４のＬＥＤと、
第４のダイオード接続トランジスターゲート端子および前記第４のダイオード接続トランジスターゲート端子に接続されている第４のダイオード接続トランジスタードレイン端子を含む、第４のダイオード接続トランジスターを備える、第４の抵抗素子と、
前記第４のＬＥＤによる光の放射中に、前記第４のＬＥＤおよび前記第４のダイオード接続トランジスターを通して並列に電流を駆動するように構成された、第４の駆動トランジスターと
を含み、
前記第３の画素は、前記第１の合成画素のサブピクセルであり、
前記第４の画素は、前記第２の合成画素のサブピクセルであり、
前記第３の画素の前記第３のＬＥＤは、前記第４の画素の前記第４のＬＥＤと同じ色を放射し、そのため、前記第３の画素と前記第４の画素とは同じ色のサブピクセルを表し、
前記第１の画素および前記第２の画素によって放射される前記色は、前記第３の画素および前記第４の画素によって放射される前記色とは異なる、
請求項１４～１５のいずれか１項に記載の電子デバイス。

【請求項17】

前記第３のダイオード接続トランジスタードレイン端子は、第２のバイアス電圧に接続されており、
前記第４のダイオード接続トランジスタードレイン端子は、前記第２のバイアス電圧に接続されており、
前記第２のバイアス電圧は前記第１のバイアス電圧とは異なる、
請求項１６に記載の電子デバイス。

【請求項18】

前記第１の駆動トランジスターは、前記第１の駆動トランジスターと前記第１のＬＥＤとの間で直列の第１の中間トランジスターを介して前記第１のＬＥＤに接続されており、
前記第２の駆動トランジスターは、前記第２の駆動トランジスターと前記第２のＬＥＤとの間で直列の第２の中間トランジスターを介して前記第２のＬＥＤに接続されている、
請求項７に記載の電子デバイス。

【発明の詳細な説明】

【技術分野】

【0001】

技術分野
本明細書は、概して、ディスプレイパネルを有する電子デバイスに関する。

【背景技術】

【0002】

背景
電子デバイスは、視覚的な画像を表示できるディスプレイパネルを含むことができる。例えば、電子デバイスのユーザーは、映像を見る間またはビデオゲームをする間に、フラットパネルディスプレイ上の視覚的な画像を見ることができる。多くの電子デバイスは、デバイスの正面のほとんどをカバーする大型ディスプレイを備えている。電子デバイスは、ディスプレイのアクティブ領域を囲むベゼルを含むことができる。ディスプレイのアクティブ領域は、アクティブ領域とベゼルとの境界が曲線的になるような曲線的な角部を有することができる。

【発明の概要】

【課題を解決するための手段】

【0003】

概要
画素を、例えば曲線的なディスプレイ角部の画素を減光するための技術を開示する。電子デバイスは、発光画素の画素アレイを含むディスプレイパネルを含むことができる。発光画素のアレイは、アウトラインによって画定されたアクティブ領域を含むことができる。いくつかの例において、アウトラインは曲線的な角部を有する。電子デバイスは、例えばディスプレイの下に位置するセンサーのための、内部ウインドウを含むことができる。

【0004】

曲線的な角部、内部ウインドウ、またはその両方を有するディスプレイについては、カーブした境界の外側エッジの画素は、正方形または矩形の画素を用いて滑らかなカーブに近づけるように部分的に減光することができる。減光される画素の画素回路は、ダイオード接続トランジスターを含み、そのダイオード接続トランジスターは、減光を実現するために電流の一部分がＯＬＥＤを避けて通るように、それぞれの画素ＯＬＥＤのアノード電極に接続されている。

【0005】

画素の減光レベルは、ダイオード接続トランジスターのアスペクト比を調節することによって、およびランタイムの間にダイオード接続トランジスターのバイアス電圧（ＶＢＩＡＳ）を調節することによって、またはその両方によって、設計において制御できる。いくつかの例において、ダイオード接続トランジスターのアスペクト比および／またはＶＢＩＡＳは、画素のサブピクセルに応じて変えることができる。いくつかの例において、ダイオード接続トランジスターのＶＢＩＡＳは、様々なディスプレイ輝度（ｂｒｉｇｈｔｎｅｓｓ）の設定によって変えることができる。

【0006】

後で説明する実施形態への付加的な説明として、本開示は以下の実施形態について記載する。

【0007】

実施形態１は、ディスプレイデバイスであって、ディスプレイデバイスのアクティブ領域を形成する複数の画素を含み、ディスプレイデバイスのアクティブ領域が曲線的エッジ部分を画定し、曲線的エッジ部分の少なくとも一部を形成するいくつかの画素が、いくつかの画素のハードウェア構造によって決定される段階的な相対輝度レベルを有し、そのため、いくつかの画素のうちの曲線的エッジ部分の第１の位置に位置する第１の画素が、第１の画素ハードウェア構造によって定義される第１の相対輝度レベルを有し、いくつかの画素のうちの曲線的エッジ部分の第２の位置に位置する第２の画素が、第２の画素ハードウェア構造によって定義される第２の相対輝度レベルを有し、第１の相対輝度レベルが第２の相対輝度レベルとは異なり、第１の画素ハードウェア構造が第２の画素ハードウェア構造とは異なる、ディスプレイデバイスを備える、電子デバイスを対象とする。

【0008】

実施形態２は、第１の画素が、ディスプレイデバイスにおいて第２の画素に隣接する、実施形態１の電子デバイスである。

【0009】

実施形態３は、第１の相対輝度レベルが、第１の画素にプログラムされている第１のプログラム輝度レベルに対して減光された、第１のデフォルトの減光輝度レベルを含み、第２の相対輝度レベルが、第２の画素にプログラムされている第２のプログラム輝度レベルに対して減光された、第２のデフォルトの減光輝度レベルを含む、実施形態１から２のいずれか１つに記載の電子デバイスである。

【0010】

実施形態４は、ディスプレイデバイスが、曲線的エッジ部分からオフセットしたディスプレイデバイスの中央領域を形成する複数の中央画素を含み、ディスプレイデバイスの中央領域を形成する複数の中央画素の各中央画素が、それぞれの中央画素にプログラムされている輝度レベルを放射するように構成されている、実施形態３に記載の電子デバイスである。

【0011】

実施形態５は、複数の中央画素が、曲線的エッジ部分からオフセットした少なくとも１００画素の連続的なブロックを形成する、実施形態４に記載の電子デバイスである。

【0012】

実施形態６は、第１の画素が、第１の有機発光ダイオード（ＯＬＥＤ）を備え、第２の画素が、第２のＯＬＥＤを備える、実施形態１から５のいずれか１つに記載の電子デバイスである。

【0013】

実施形態７は、第１の画素が、第１の発光ダイオード（ＬＥＤ）と、第１の抵抗素子と、第１のＬＥＤによる光の放射中に第１のＬＥＤおよび第１の抵抗素子を通して並列に電流を駆動するように構成された、第１の駆動トランジスターとを含み、第２の画素が、第２のＬＥＤと、第２の抵抗素子と、第２のＬＥＤによる光の放射中に第２のＬＥＤおよび第２の抵抗素子を通して並列に電流を駆動するように構成された、第２の駆動トランジスターとを含む、実施形態１から６のいずれか１つに記載の電子デバイスである。

【0014】

実施形態８は、第１の抵抗素子が、第１のＬＥＤの抵抗に対して第１の割合にある第１の抵抗を有し、第２の抵抗素子が、第２のＬＥＤの抵抗に対して第２の割合にある第２の抵抗を有し、第１の割合が第２の割合とは異なる、実施形態７に記載の電子デバイスである。

【0015】

実施形態９は、ディスプレイデバイスが、曲線的エッジ部分からオフセットしたディスプレイデバイスの中央領域を形成する複数の中央画素を含み、ディスプレイデバイスの中央領域を形成する複数の中央画素の各中央画素が、対応する中央画素ＬＥＤおよび対応する中央画素駆動トランジスターを含み、対応する中央画素駆動トランジスターが、対応する中央画素ＬＥＤと並列に対応する抵抗素子を通して電流を駆動させずに、対応する中央画素ＬＥＤを通して電流を駆動するように構成されている、実施形態７から８のいずれか１つに記載の電子デバイスである。

【0016】

実施形態１０は、第１の抵抗素子が第１のダイオード接続トランジスターを備え、第１のダイオード接続トランジスターが、第１のダイオード接続トランジスターゲート端子と、第１のダイオード接続トランジスターゲート端子に接続された第１のダイオード接続トランジスタードレイン端子とを含み、第２の抵抗素子が第２のダイオード接続トランジスターを備え、第２のダイオード接続トランジスターが、第２のダイオード接続トランジスターゲート端子と、第２のダイオード接続トランジスターゲート端子に接続された第２のダイオード接続トランジスタードレイン端子とを含む、実施形態７から９のいずれか１つに記載の電子デバイスである。

【0017】

実施形態１１は、第１のダイオード接続トランジスターが、第１のＬＥＤの抵抗に対して第１の割合にある第１の抵抗を有し、第２のダイオード接続トランジスターが、第２のＬＥＤの抵抗に対して第２の割合にある第２の抵抗を有し、第１の割合が第２の割合とは異なる、実施形態１０に記載の電子デバイスである。

【0018】

実施形態１２は、第１のダイオード接続トランジスターが、第１のダイオード接続トランジスターが第１のアスペクト比の物理的寸法を有することによって第１の抵抗を有し、第２のダイオード接続トランジスターが、第２のダイオード接続トランジスターが第２のアスペクト比の物理的寸法を有することによって第２の抵抗を有し、第１のアスペクト比が第２のアスペクト比とは異なる、実施形態１１に記載の電子デバイスである。

【0019】

実施形態１３は、第１の画素が、ディスプレイデバイスにおける第１の合成画素のサブピクセルであり、第２の画素が、ディスプレイデバイスにおける第２の合成画素のサブピクセルであり、第１の画素の第１のＬＥＤが、第２の画素の第２のＬＥＤと同じ色を放射し、そのため、第１の画素と第２の画素とが同じ色のサブピクセルを表す、実施形態１０から１２のいずれか１つに記載の電子デバイスである。

【0020】

実施形態１４は、第１のダイオード接続トランジスタードレイン端子が、第１のバイアス電圧に接続されており、第２のダイオード接続トランジスタードレイン端子が、第１のバイアス電圧に接続されている、実施形態１３に記載の電子デバイスである。

【0021】

実施形態１５は、ディスプレイデバイスが、第１のバイアス電圧を上昇させると、第１のダイオード接続トランジスターの第１の抵抗が上昇し、第２のダイオード接続トランジスターの第２の抵抗が上昇するように構成されている、実施形態１４に記載の電子デバイスである。

【0022】

実施形態１６は、ディスプレイデバイスが第３の画素を含み、第３の画素が、第３のＬＥＤと、第３のダイオード接続トランジスターゲート端子および第３のダイオード接続トランジスターゲート端子に接続されている第３のダイオード接続トランジスタードレイン端子を含む、第３のダイオード接続トランジスターを備える、第３の抵抗素子と、第３のＬＥＤによる光の放射中に、第３のＬＥＤおよび第３のダイオード接続トランジスターを通して並列に電流を駆動するように構成された、第３の駆動トランジスターとを含み、ディスプレイデバイスがさらに、第４の画素を含み、第４の画素が、第４のＬＥＤと、第４のダイオード接続トランジスターゲート端子および第４のダイオード接続トランジスターゲート端子に接続されている第４のダイオード接続トランジスタードレイン端子を含む、第４のダイオード接続トランジスターを備える、第４の抵抗素子と、第４のＬＥＤによる光の放射中に、第４のＬＥＤおよび第４のダイオード接続トランジスターを通して並列に電流を駆動するように構成された、第４の駆動トランジスターとを含み、第３の画素が、第１の合成画素のサブピクセルであり、第４の画素が、第２の合成画素のサブピクセルであり、第３の画素の第３のＬＥＤが、第４の画素の第４のＬＥＤと同じ色を放射し、そのため、第３の画素と第４の画素とは同じ色のサブピクセルを表し、第１の画素および第２の画素によって放射される色が、第３の画素および第４の画素によって放射される色とは異なる、実施形態１４から１５のいずれか１つに記載の電子デバイスである。

【0023】

実施形態１７は、第３のダイオード接続トランジスタードレイン端子が、第２のバイアス電圧に接続されており、第４のダイオード接続トランジスタードレイン端子が、第２のバイアス電圧に接続されており、第２のバイアス電圧が第１のバイアス電圧とは異なる、実施形態１６に記載の電子デバイスである。

【0024】

実施形態１８は、第１の駆動トランジスターが、第１の駆動トランジスターと第１のＬＥＤとの間で直列の第１の中間トランジスターを介して第１のＬＥＤに接続されており、第２の駆動トランジスターが、第２の駆動トランジスターと第２のＬＥＤとの間で直列の第２の中間トランジスターを介して第２のＬＥＤに接続されている、実施形態７に記載の電子デバイスである。

【0025】

実施形態１９は、いくつかの発光ダイオード（ＬＥＤ）を含むディスプレイデバイスであって、いくつかのＬＥＤが、第１のＬＥＤアノード端子および第１のＬＥＤカソード端子を含む、いくつかのＬＥＤのうちの第１のＬＥＤと、第１の駆動トランジスターソース端子、第１の駆動トランジスターゲート端子、および第１の駆動トランジスタードレイン端子を含み、第１の駆動トランジスタードレイン端子が第１のＬＥＤアノード端子に接続されている、第１の駆動トランジスターと、第１の駆動トランジスタードレイン端子に接続されている第１の抵抗素子と、を備え、ディスプレイデバイスが、第１のＬＥＤの放射中に第１のＬＥＤおよび第１の抵抗素子を通って電流が流れるように構成されており、いくつかのＬＥＤがさらに、第２のＬＥＤアノード端子および第２のＬＥＤカソード端子を含む、いくつかのＬＥＤのうちの第２のＬＥＤと、第２の駆動トランジスターソース端子、第２の駆動トランジスターゲート端子、および第２の駆動トランジスタードレイン端子を含み、第２の駆動トランジスタードレイン端子が第２のＬＥＤアノード端子に接続されている、第２の駆動トランジスターと、第２の駆動トランジスタードレイン端子に接続されている第２の抵抗素子と、を備え、ディスプレイデバイスが、第２のＬＥＤの放射中に第２のＬＥＤおよび第２の抵抗素子を通って電流が流れるように構成されている、ディスプレイデバイスを対象とする。

【0026】

実施形態２０は、第１の抵抗素子が、第１のＬＥＤの抵抗に対して第１の割合にある第１の抵抗を有し、第２の抵抗素子が、第２のＬＥＤの抵抗に対して第２の割合にある第２の抵抗を有し、第１の割合が第２の割合とは異なる、実施形態１９に記載のディスプレイデバイスである。

【0027】

実施形態２１は、いくつかのＬＥＤが画素アレイを形成し、第１のＬＥＤが、画素アレイのアクティブディスプレイ領域のエッジの一部である第１の画素の少なくとも一部であり、第２のＬＥＤが、画素アレイのアクティブディスプレイ領域のエッジの一部である第２の画素の少なくとも一部であり、第１の画素が第２の画素に隣接する、実施形態２０に記載のディスプレイデバイスである。

【0028】

実施形態２２は、いくつかのＬＥＤのうちの第３のＬＥＤの群であって、第３のＬＥＤの群におけるそれぞれの各第３のＬＥＤが、第３のＬＥＤアノード端子および第３のＬＥＤカソード端子を含む、第３のＬＥＤの群と、第３のＬＥＤの群に対応する第３の駆動トランジスターの群であって、第３の駆動トランジスターの群におけるそれぞれの各第３の駆動トランジスターが、第３の駆動トランジスターソース端子、第３の駆動トランジスターゲート端子、および第３の駆動トランジスタードレイン端子を含む、第３の駆動トランジスターの群と、を備え、それぞれの各第３の駆動トランジスターの第３の駆動トランジスタードレイン端子が、第３のＬＥＤの群のうちの対応する第３のＬＥＤの第３のＬＥＤアノード端子に接続されており、それぞれの各第３の駆動トランジスターの第３の駆動トランジスタードレイン端子が、対応する第３のＬＥＤの放射中に電流が流れることになる抵抗素子のソース端子の群への接続がない、実施形態２１に記載のディスプレイデバイスである。

【0029】

実施形態２３は、（ｉ）電流が第１のＬＥＤの放射中に第１の抵抗素子を通って流れ、（ｉｉ）電流が、第２のＬＥＤの放射中に第２の抵抗素子を通って流れ、（ｉｉｉ）それぞれの各第３の駆動トランジスターが、対応する第３のＬＥＤの放射中に電流が流れることになる抵抗素子のソース端子への接続がなく、その結果、（ｉ）第１のＬＥＤが、第３のＬＥＤの群に対して第１のデフォルトの減光レベルを放射し、（ｉｉ）第２のＬＥＤが、第３のＬＥＤの群に対して第２のデフォルトの減光レベルを放射するように、ディスプレイデバイスが構成されている、実施形態２２に記載のディスプレイデバイスである。

【0030】

実施形態２４は、第３のＬＥＤの群が、画素アレイのアクティブディスプレイ領域のエッジからオフセットした少なくとも１００画素の連続的なブロックを形成する、実施形態２２に記載のディスプレイデバイスである。

【0031】

実施形態２５は、画素アレイのアクティブディスプレイ領域のエッジが、画素アレイのアクティブディスプレイ領域の曲線的なエッジである、実施形態２４に記載のディスプレイデバイス。

【0032】

実施形態２６は、第１のＬＥＤが有機ＬＥＤ（ＯＬＥＤ）であり、第２のＬＥＤがＯＬＥＤである、実施形態１９から２５のいずれか１つに記載のディスプレイデバイスである。

【0033】

実施形態２７は、第１の抵抗素子が第１のダイオード接続トランジスターを備え、第１のダイオード接続トランジスターが、第１のダイオード接続トランジスターソース端子、第１のダイオード接続トランジスターゲート端子、および第１のダイオード接続トランジスタードレイン端子を含み、第１のダイオード接続トランジスターゲート端子が、第１のダイオード接続トランジスタードレイン端子に接続されており、第２の抵抗素子が第２のダイオード接続トランジスターを備え、第２のダイオード接続トランジスターが、第２のダイオード接続トランジスターソース端子、第２のダイオード接続トランジスターゲート端子、および第２のダイオード接続トランジスタードレイン端子を含み、第２のダイオード接続トランジスターゲート端子が、第２のダイオード接続トランジスタードレイン端子に接続されている、実施形態１９から２６のいずれか１つに記載のディスプレイデバイスである。

【0034】

実施形態２８は、第１のダイオード接続トランジスターが、第１のＬＥＤの抵抗に対して第１の割合にある第１の抵抗を有し、第２のダイオード接続トランジスターが、第２のＬＥＤの抵抗に対して第２の割合にある第２の抵抗を有し、第１の割合が第２の割合とは異なる、実施形態２７に記載のディスプレイデバイスである。

【0035】

実施形態２９は、第１のダイオード接続トランジスターが、第１のダイオード接続トランジスターが第１のアスペクト比の物理的寸法を有することによって第１の抵抗を有し、第２のダイオード接続トランジスターが、第２のダイオード接続トランジスターが第２のアスペクト比の物理的寸法を有することによって第２の抵抗を有し、第１のアスペクト比が第２のアスペクト比とは異なる、実施形態２８に記載のディスプレイデバイスである。

【0036】

実施形態３０は、第１のＬＥＤが、画素アレイにおける第１の画素のサブピクセルであり、第２のＬＥＤが、画素アレイにおける第２の画素のサブピクセルであり、第１のＬＥＤが第２のＬＥＤと同じ色を放射し、そのため、第１のＬＥＤと第２のＬＥＤとが同じ色のサブピクセルを表す、実施形態２８に記載のディスプレイデバイスである。

【0037】

実施形態３１は、第１のダイオード接続トランジスタードレイン端子が、第１のバイアス電圧に接続されており、第２のダイオード接続トランジスタードレイン端子が、第１のバイアス電圧に接続されている、実施形態３０に記載のディスプレイデバイスである。

【0038】

実施形態３２は、ディスプレイデバイスが、第１のバイアス電圧を上昇させると、第１のダイオード接続トランジスターの第１の抵抗が上昇し、第２のダイオード接続トランジスターの第２の抵抗が上昇するように構成されている、実施形態３１に記載のディスプレイデバイスである。

【0039】

実施形態３３は、ディスプレイデバイスが、第３のＬＥＤアノード端子および第３のＬＥＤカソード端子を含む、いくつかのＬＥＤのうちの第３のＬＥＤと、第３の駆動トランジスターソース端子、第３の駆動トランジスターゲート端子、および第３の駆動トランジスタードレイン端子を含み、第３の駆動トランジスタードレイン端子が第３のＬＥＤアノード端子に接続されている、第３の駆動トランジスターと、第３の駆動トランジスタードレイン端子に接続されている第３の抵抗素子と、を備え、ディスプレイデバイスが、第３のＬＥＤの放射中に第３のＬＥＤおよび第３の抵抗素子を通って電流が流れるように構成されており、ディスプレイデバイスがさらに、第４のＬＥＤアノード端子および第４のＬＥＤカソード端子を含む、いくつかのＬＥＤのうちの第４のＬＥＤと、第４の駆動トランジスターソース端子、第４の駆動トランジスターゲート端子、および第４の駆動トランジスタードレイン端子を含み、第４の駆動トランジスタードレイン端子が第４のＬＥＤアノード端子に接続されている、第４の駆動トランジスターと、第４の駆動トランジスタードレイン端子に接続されている第４の抵抗素子と、を備え、ディスプレイデバイスが、第４のＬＥＤの放射中に第４のＬＥＤおよび第４の抵抗素子を通って電流が流れるように構成されており、第３のＬＥＤが、画素アレイにおける第１の画素のサブピクセルであり、第４のＬＥＤが、画素アレイにおける第２の画素のサブピクセルであり、第３のＬＥＤが第４のＬＥＤと同じ色を放射し、そのため、第１のＬＥＤと第２のＬＥＤとが同じ色のサブピクセルを表し、第１のＬＥＤおよび第２のＬＥＤによって放射される色は、第３のＬＥＤおよび第４のＬＥＤによって放射される色とは異なる、実施形態３１に記載のディスプレイデバイスである。

【0040】

実施形態３４は、第３のダイオード接続トランジスタードレイン端子が、第２のバイアス電圧に接続されており、第４のダイオード接続トランジスタードレイン端子が、第２のバイアス電圧接続されており、第２のバイアス電圧が第１のバイアス電圧とは異なる、実施形態３３に記載のディスプレイデバイスである。

【0041】

実施形態３５は、第１の駆動トランジスタードレイン端子は、第１の中間トランジスターのソース端子およびドレイン端子をそれぞれ介して第１のＬＥＤアノード端子に接続されており、第２の駆動トランジスタードレイン端子は、第２の中間トランジスターのソース端子およびドレイン端子をそれぞれ介して第２のＬＥＤに接続されている、実施形態１９から３４のいずれか１つに記載のディスプレイデバイスである。

【0042】

実施形態３６は、画素アレイを形成するいくつかの発光ダイオード（ＬＥＤ）を含むディスプレイデバイスであって、ＬＥＤが、いくつかのＬＥＤのうちの第１のＬＥＤであって、第１のＬＥＤアノード端子および第１のＬＥＤカソード端子を含み、画素アレイのアクティブディスプレイ領域のエッジの一部である第１の画素の少なくとも一部である、第１のＬＥＤと、第１の駆動トランジスターソース端子、第１の駆動トランジスターゲート端子、および第１の駆動トランジスタードレイン端子を含み、第１の駆動トランジスタードレイン端子が第１のＬＥＤアノード端子に接続されている、第１の駆動トランジスターと、第１の駆動トランジスタードレイン端子に接続されている第１のダイオード接続トランジスターと、を備え、ディスプレイデバイスが、第１のＬＥＤの放射中に第１のＬＥＤおよび第１のダイオード接続トランジスターを通って電流が流れるように構成されており、ＬＥＤがさらに、いくつかのＬＥＤのうちの第２のＬＥＤであって、第２のＬＥＤアノード端子および第２のＬＥＤカソード端子を含み、画素アレイのアクティブディスプレイ領域のエッジにある第２の画素の少なくとも一部である、第２のＬＥＤと、第２の駆動トランジスターソース端子、第２の駆動トランジスターゲート端子、および第２の駆動トランジスタードレイン端子を含み、第２の駆動トランジスタードレイン端子が第２のＬＥＤアノード端子に接続されている、第２の駆動トランジスターと、第２の駆動トランジスタードレイン端子に接続されている第２のダイオード接続トランジスターと、を備え、ディスプレイデバイスが、第２のＬＥＤの放射中に第２のＬＥＤおよび第２のダイオード接続トランジスターを通って電流が流れるように構成されている、ディスプレイデバイスである。

【0043】

実施形態３７は、第１のダイオード接続トランジスターが、第１のＬＥＤの抵抗に対して第１の割合にある第１の抵抗を有し、第２のダイオード接続トランジスターが、第２のＬＥＤの抵抗に対して第２の割合にある第２の抵抗を有し、第１の割合が第２の割合とは異なり、第１のダイオード接続トランジスターのドレイン端子が、第１のバイアス電圧に接続されており、第２のダイオード接続トランジスターのドレイン端子が、第１のバイアス電圧に接続されており、ディスプレイデバイスが、第１のバイアス電圧を上昇させると、第１のダイオード接続トランジスターの第１の抵抗が上昇し、第２のダイオード接続トランジスターの第２の抵抗が上昇するように構成されている、実施形態３６に記載のディスプレイデバイスである。

【0044】

実施形態３８は、いくつかのＬＥＤのうちの第３のＬＥＤの群であって、第３のＬＥＤの群のうちのそれぞれの各第３のＬＥＤが、第３のＬＥＤアノード端子および第３のＬＥＤカソード端子を含む、第３のＬＥＤの群と、第３のＬＥＤの群に対応する第３の駆動トランジスターの群であって、第３の駆動トランジスターの群におけるそれぞれの各第３の駆動トランジスターが、第３の駆動トランジスターソース端子、第３の駆動トランジスターゲート端子、および第３の駆動トランジスタードレイン端子を含む、第３の駆動トランジスターの群と、を備え、それぞれの各第３の駆動トランジスターの第３の駆動トランジスタードレイン端子が、第３のＬＥＤの群のうちの対応する第３のＬＥＤの第３のＬＥＤアノード端子に接続されており、それぞれの各第３の駆動トランジスターの第３の駆動トランジスタードレイン端子が、対応する第３の放射中にＬＥＤ電流が流れることになるダイオード接続トランジスターのソース端子への接続がない、実施形態３６または３７のいずれか１つに記載のディスプレイデバイスである。

【発明の効果】

【0045】

開示されている技術は、角部にまたはその近くに位置する画素を減光することによって、アクティブディスプレイ領域の曲線的なディスプレイ角部の滑らかさを改善するために使用することができる。開示されている技術は、画素を減光するための他の技術と比べてディスプレイＳｏＣおよびＤＤＩＣの電力消費を低下させることができる。開示されている技術は、曲線的な角部の滑らかな見た目を改善することもできる。

【0046】

本明細書の主題の１つまたは複数の実施形態の詳細は、添付の図面および以下の説明に記載されている。本主題の他の特徴、態様、および利点は、明細書、図面、および特許請求の範囲から明らかになる。

【図面の簡単な説明】

【0047】

【図1】ディスプレイパネルおよびベゼルを有する例示的な電子デバイスの図である。

【図2】電子デバイスのディスプレイシステムの図である。

【図3】図３Ａおよび図３Ｂは、曲線的なディスプレイ角部の画素の一例を示す図である。

【図4】曲線的なディスプレイ角部の減光している画素の一例を示す図である。

【図5】図５Ａおよび図５Ｂは、画素の例示的な回路および画素のタイミング図である。

【図6】曲線的なディスプレイ角部の減光される画素の例示的な回路を示す図である。

【図7】図７Ａおよび図７Ｂは、曲線的なディスプレイ角部の減光される画素の例示的なトランジスターを示す図である。

【図8】画素の輝度と、バイアス電圧の変化およびトランジスターの幅と長さの比との関係を示す表である。

【発明を実施するための形態】

【0048】

様々な図面における同様の参照番号および名称は同様の要素を指す。
詳細な説明
図１は、ディスプレイアクティブ領域１０４およびベゼル１０８を有する、例示的なディスプレイパネル１００の図である。ディスプレイパネル１００は、電子デバイス、例えば、スマートフォン、テレビ、スマートウォッチ、または手持ち式ゲーム機に組み付けることができる。ディスプレイパネル１００は、いくつかの発光画素のアレイを含む。ディスプレイパネル１００は、例えば、アクティブマトリックス有機発光ダイオード（ＯＬＥＤ）パネル、または発光ダイオード（ＬＥＤ）液晶ディスプレイ（ＬＣＤ）パネルでよい。ディスプレイパネル１００は筐体に収容することができる。筐体は、ハウジングと称されることがある。

【0049】

ディスプレイパネル１００は、上部のエッジ１１２、左右のサイドエッジ１１８、および下部のエッジ１１４を含む。ディスプレイパネル１００はベゼル１０８を含む。ディスプレイパネル１００のエッジとディスプレイアクティブ領域１０４のエッジとの間の領域がベゼル１０８である。ベゼル１０８は、ディスプレイパネル１００の発光画素のアレイを取り囲む。ベゼル１０８は、ディスプレイパネル１００用のドライバー回路、電力供給ライン、およびディスプレイ制御回路と集積ドライバー回路または画素との間の信号ラインを含むことができる。アクティブ領域１０４は、アウトライン１２０によって境界が定められている。アウトライン１２０は、ベゼル１２２からアクティブ領域１０４を分けている。

【0050】

ディスプレイパネル１００はセンサーウインドウを含み、例えば、ディスプレイパネル１００はカメラウインドウ１３０を画定する。カメラウインドウ１３０は、ディスプレイパネル１００のうちの、電子デバイスのセンサーの箇所に対応する領域である。センサーは、例えば、カメラとすることができる。カメラウインドウ１３０は、ディスプレイパネル１００のうちの画素がアクティブでない領域である。カメラウインドウ１３０は、カメラアウトライン１４０によって境界が定められている。カメラアウトライン１４０は、アクティブ領域１０４からカメラウインドウ１３０を分けている。カメラアウトライン１４０は、アクティブ領域１０４の内部エッジと称されることがある。

【0051】

画素の光の強度は、グレースケール値によって決定することができる。画素の光の強度は、例示的な８ビットグレースケール表示を表すゼロから２５５の整数を含むグレースケール値として表すことができる。他のグレースケール値範囲を使用できる。例えば、グレースケール値は、１０ビットディスプレイの場合にはゼロから１０２３の範囲、または１６ビットディスプレイの場合にはゼロから６５５３５の範囲にあってよい。他の考え得るグレースケール値範囲には、分数値を間に有するゼロから１の範囲、およびゼロパーセント（％）から１００％の範囲が含まれ得る。

【0052】

色を空間的に合成するフルカラーディスプレイの場合は、各画素は、いくつかのカラーチャネルまたはサブピクセルを含むことができる。いくつかの例において、各画素は、赤色、緑色、および青色のサブピクセルのそれぞれを含むことができる。いくつかの例において、各画素は、シアン色、マゼンタ色、および黄色のサブピクセルのそれぞれを含むことができる。各サブピクセルの光の強度は、上記で説明したようにグレースケール値を用いて、例えば、８ビットディスプレイの場合はゼロから２５５の整数で表すことができる。

【0053】

図２は、ディスプレイパネルの例示的なディスプレイシステム２００の図である。例えば、図２は、ディスプレイパネル１００のディスプレイシステム２００を示すことができる。ディスプレイシステム２００は、発光画素のアレイ２１２を含むＯＬＥＤディスプレイシステムである。各発光画素はＯＬＥＤを含む。ＯＬＥＤディスプレイは、スキャン／エミッションドライバー２０８およびデータドライバー２１０を含むドライバーによって駆動される。概して、スキャン／エミッションドライバー２０８は、ディスプレイ中の横列の画素を選択し、データドライバー２１０は、画像データに従って、選択された横列中の画素にデータ信号（例えば、電圧データ）を供給して、選択されたＯＬＥＤを点灯する。スキャンライン、エミッションライン、およびデータラインなどの信号ラインは、ディスプレイ上に画像を表示するように画素を制御する際に使用することができる。図２はスキャン／エミッションドライバー２０８を片側に有するディスプレイシステム２００を示しているが、スキャン／エミッションドライバー２０８は、駆動性能（例えば、速度）を向上させるためにディスプレイの左右両側に配置することができる。

【0054】

ディスプレイシステム２００は、複数の発光画素、例えば、画素Ｐ１１からＰ４３を含む画素アレイ２１２を含む。画素とは、画素に供給される画像データに基づいて色を変更できる、ディスプレイ上の小型の素子である。画素アレイ２１２内の各画素は、色の様々な強度を生み出すために別々にアドレス指定することができる。画素アレイ２１２は、平面内を延び、横列および縦列を含む。横列はアレイを横切って水平に延びる。例えば、画素アレイ２１２の第１の横列は、画素Ｐ１１、Ｐ１２、およびＰ１３を含む。縦列は、ディスプレイの下に垂直に延びる。例えば、画素アレイ２１２の第１の縦列は、画素Ｐ１１、Ｐ２１、Ｐ３１、およびＰ４１を含む。話を簡単にするために、図２にはいくつかの画素だけを示している。実際には、画素アレイ２１２には数百万の画素があってよい。画素の数が大きいほど、画像の解像度を高くすることができる。

【0055】

ディスプレイシステム２００は、スキャン／エミッションドライバー２０８およびデータドライバー２１０を含む。スキャン／エミッションドライバー２０８は、画素アレイ２１２の横列に信号を供給する、集積型、すなわち、積層型の、横列ラインのドライバーである。例えば、スキャン／エミッションドライバー２０８は、横列の画素にスキャン信号Ｓ１からＳ４、およびエミッション信号Ｅ１からＥ４を供給する。データドライバー２１０は、画素アレイ２１２の縦列に信号を供給する。例えば、データドライバー２１０は、縦列の画素にデータ信号Ｄ１からＤ４を供給する。

【0056】

画素アレイ２１２内の各画素は、水平のスキャンラインおよびエミッションライン、ならびに垂直のデータラインによってアドレス指定可能である。例えば、画素Ｐ１１は、スキャンラインＳ１、エミッションラインＥ１、およびデータラインＤ１によってアドレス指定可能である。別の例において、画素Ｐ３２は、スキャンラインＳ３、エミッションラインＥ３、およびデータラインＤ２によってアドレス指定可能である。

【0057】

ディスプレイシステム２００は、ディスプレイインプットデータ２０２を受信するコントローラー２０６を含む。コントローラー２０６は、グラフィックコントローラーおよびタイミングコントローラーを含むことができる。コントローラーは、ディスプレイに送るための信号のタイミングを生成する。コントローラー２０６は、インプット信号（例えば、クロック信号、スタートパルス）をスキャン／エミッションドライバー２０８に、画像データをデータドライバー２１０に供給する。

【0058】

スキャン／エミッションドライバー２０８およびデータドライバー２１０は、画素に信号を供給して、画素がディスプレイ上に画像を再生できるようにする。スキャン／エミッションドライバー２０８およびデータドライバー２１０は、スキャンライン、エミッションライン、およびデータラインを介して画素に信号を供給する。画素に信号を供給するために、スキャン／エミッションドライバー２０８は、スキャンラインを選択し、画素のエミッション動作を制御する。データドライバー２１０は、画像データに従って、選択されたスキャンラインによってアドレス指定可能な画素にデータ信号を供給して、選択されたＯＬＥＤを点灯させる。

【0059】

図２はＯＬＥＤディスプレイを示しているが、ディスプレイの角部のベゼルサイズを小さくする技術は、画素のアレイを含むどのフラットパネルディスプレイにも利用できる。例えば、ディスプレイの角部のベゼルサイズを小さくする技術は、発光ダイオード（ＬＥＤ）液晶ディスプレイ（ＬＣＤ）およびプラズマディスプレイパネル（ＰＤＰ）に利用できる。

【0060】

図３Ａおよび図３Ｂは、曲線的なディスプレイ角部にある画素の例を示す。図３Ａは、曲線的なディスプレイ角部の画素を減光するディスプレイシステムを有するディスプレイパネル３００を示す。ディスプレイパネル３００は画素アレイ３０２を含む。図３Ｂは、画素アレイ３０２の右上部分を含むディスプレイパネル３００の右上角部１３２の詳細図を示す。

【0061】

図３Ａおよび図３Ｂはディスプレイパネル３００の右上角部を示しているが、ディスプレイの角部のベゼルサイズを小さくする技術は、ディスプレイパネル３００の他の角部領域、例えば、左上の角部にも利用できる。図３Ｂは、ディスプレイパネル３００の上の角部にある、画素アレイ３０２の右上部分３２０を示す。

【0062】

画素は、正方形または矩形の形状を有することが多い。したがって、ディスプレイが曲線的なアウトラインを有するときに、アクティブ領域のアウトラインの形状は厳密には曲線的ではない。むしろ、アウトラインは階段と同様のギザギザした形状を有する。そのことによって、ディスプレイスクリーンの曲線的なエッジが滑らかでなくなる。知覚されるより滑らかな曲線的形状を実現するために、曲線的なエッジにおける個々の画素の輝度（ｌｕｍｉｎａｎｃｅ）が、画素のうちのアクティブ領域に重なる量に応じて漸進的に低下する。

【0063】

アウトライン１２０は、滑らかなカーブをなぞる目標アウトラインである。正方形または矩形の画素を用いてアウトライン１２０に近づけるように画素を点灯させるために、開示されている技術を使用することができる。アウトライン１２０にまたはその近くにある画素を漸進的に減光することによって、アウトライン１２０に近づく。

【0064】

画素は、アウトライン１２０の内側からアウトライン１２０の外側に漸進的に減光される。図４を参照すると、「内側」および「外側」の方向は矢印４２０によって表されている。概して、「内側」とは、アウトライン１２０から離れてアクティブ領域の最大輝度画素に向かう方向を指す。「外側」とは、アウトライン１２０から離れてディスプレイパネルのエッジ、例えば、エッジ１１８に向かう方向を指す。図４は、例示的なディスプレイの角部、例えば、角部１３２を示しているが、図４を参照しながら説明する画素減光技術は、ディスプレイの内部ウインドウ、例えば、カメラウインドウ１３０にも利用できる。したがって、開示されている技術は、ディスプレイのアクティブ領域の外部エッジおよび内部エッジの両方に利用できる。

【0065】

いくつかの例において、アウトライン内の画素全体は最大輝度であり、アウトライン外の画素全体は最大の減光であり、アウトラインに沿った画素は漸進的なパターンで少しずつ減光される。図４に示す画素は、様々な減光レベルまで減光されており、このような画素はそれぞれ、ＯＬＥＤを通って流れる電流の量を小さくする、対応する画素回路の電流分割器を用いて減光される。電流分割器は、ダイオード接続トランジスターなどの抵抗素子を含む。電流分割器については、図６を参照しながらさらに詳細に説明する。

【0066】

いくつかの例において、ディスプレイのすべての画素が電流分割器を含むわけではない。例えば、曲線的なエッジにまたはその近くにない画素は、電流分割器を含まない場合がある。図４を参照すると、画素４０１は、エッジから離れたアウトライン１２０の内側に位置する。いくつかの例において、画素４０１は、ダイオード接続トランジスターを有する電流分割器を含まない画素群のうちの１つである。いくつかの例において、画素４０１は、画素アレイ３０２のエッジからオフセットした少なくとも１００画素の連続的なブロックの一部である。画素４０１が「オン」であるとき、例えば、光を放射するときに、画素４０１は、電流分割器を含まないため減光されない。したがって、画素４０１は、最大輝度画素と称され得る（図４のディスプレイを有するコンピューティングデバイスが、画素駆動トランジスターによって、画素４０１が光を放射するデューティーサイクルおよび／または画素４０１に向かって供給される電流の量を変更することによって画素４０１を減光できる能力にもかかわらず）。

【0067】

同様に、画素４３０は、エッジから離れたアウトライン１２０の外側に位置する。いくつかの実施形態では、画素４３０は電流分割器を含まない。画素４３０が「オン」であるとき、例えば、光を放射するときに、画素４３０は、電流分割器を含まないため減光されない。したがって、画素４３０は、最大輝度画素と称され得る。しかし、アウトライン１２０の外側に位置するため、画素４３０は概して「オフ」であり、例えば、光を放射しない。画素４３０は、ディスプレイデバイスの通常の動作の間は概して「オフ」であるため、ディスプレイのアクティブディスプレイ領域の一部とみなすことはできない。いくつかの実装形態において、ディスプレイデバイスは、ディスプレイが理想のアウトライン１２０の「外側」にある画素を含まないことを除いて、図４と同様の設計を有するように構築することができる。

【0068】

画素アレイ３０２のエッジは、アウトライン１２０によって画定された曲線的なエッジである。図４の例において、画素４０３、４０４、４０６、４０８、および４１２は、アウトライン１２０によって画定されたエッジにまたはその近くに位置する（例えば、理想のアウトラインは画素を貫通する）。画素４０３、４０４、４０６、４０８、および４１２の画素回路はそれぞれ、ダイオード接続トランジスターを含む電流分割器を含む。ダイオード接続抵抗器の物理的性質の差が、互いに比較したときの画素４０３、４０４、４０６、４０８、および４１２の減光レベルの差になる。

【0069】

画素４０３、４０４、４０６、４０８、４１２は、内側から外側に向かって漸進的な減光を示す。画素４０６は、アウトライン１２０の内側とアウトライン１２０の外側とがほぼ均等に分割されており、５０％減光される。画素４０３、４０４は、ほとんどがアウトライン１２０の内側にあり、それぞれ１０％および３０％減光される。画素４０８および４１２は、ほとんどがアウトライン１２０の外側にあり、それぞれ７０％および９０％減光される。

【0070】

図４には５つの減光レベル（例えば、１０％、３０％、５０％、７０％、１００％）を有するものとして示されているが他の減光レベルが可能である。例えば、画素アレイ３０２は、任意の適切な数の減光レベル、例えば、６の減光レベル、８の減光レベル、１０の減光レベルなどを有することができる。

【0071】

図４は、画素のうちのアウトラインの内側または外側にある領域の割合に基づいた、画素ごとの減光レベルを示す。例えば、画素４０４のうちのアウトライン１２０の内側にある割合は、画素４０３のうちのアウトライン１２０の内側にある割合よりも小さい。したがって、３０％の減光である画素４０４は、１０％の減光である画素４０３よりも減光が大きい。同様に、画素４０８のうちのアウトライン１２０の外側にある割合は、画素４１２のうちのアウトライン１２０の外側にある割合よりも小さい。したがって、７０％の減光である画素４０８は、９０％の減光である画素４１２よりも減光が小さい。

【0072】

いくつかの例において、画素ごとの減光レベルは、アウトラインへの画素の近さに基づくことができる。例えば、アウトラインと重なる画素は、第１の減光レベルを有することができる。アウトラインの内側にありアウトラインから１画素だけ離れている画素は、第２の減光レベルを有することができ、アウトラインの内側にありアウトラインから２画素だけ離れている画素は、第３の減光レベルを有することができ、以下同様である。同様に、アウトラインの外側にありアウトラインから１画素だけ離れている画素は、第４の減光レベルを有することができ、アウトラインの外側にありアウトラインから２画素だけ離れている画素は、第５の減光レベルを有することができ、以下同様である。

【0073】

図５Ａおよび図５Ｂは、最大輝度画素の例示的な回路および画素のタイミング図を示す。図５Ａは、ディスプレイシステムのＬＥＤおよび対応するドライブ回路構成の図５００である（図５００がサブピクセルのためのＬＥＤおよび対応するドライブ回路構成を表すこともあるが、話を簡単にするために本明細書では以下で画素５００と称することがある）。例えば、図５Ａは、ディスプレイシステム２００の画素のより詳細な図を示すことができる。

【0074】

画素５００は、アクティブマトリックスＯＬＥＤ（ＡＭＯＬＥＤ）画素である。画素５００は、スキャン信号「ＧＷ（Ｎ）」およびリセットスキャン信号「ＧＩ（Ｎ）」を受信する。画素５００は、データ電圧「ＤＡＴＡ（ｋ）」およびエミッション信号「ＥＭ（Ｎ）」を受信する。画素５００は、第１の供給電圧ＥＬＶＤＤおよび初期基準電圧ＶＩＮＩＴを受信する。画素５００は、共通のグランドＥＬＶＳＳに接続されている。

【0075】

画素５００は、有機発光ダイオード（ＯＬＥＤ）５２０を含む。ＯＬＥＤ５２０は、電流ＩＯＬＥＤに応答して光を放射する有機化合物の層を含む。有機物層は、ＯＬＥＤがアノード端子Ａおよびカソード端子Ｃを含むように、２つの電極、アノードとカソードとの間に位置決めされている。ＯＬＥＤ５２０は、供給電圧ＥＬＶＤＤを受信する電流源回路によって駆動される。電流源回路は、光を放射するようにＯＬＥＤ５２０を駆動する。

【0076】

画素５００は、ストレージコンデンサーＣＳＴ、トランジスターＴ２からＴ７、およびＯＬＥＤ駆動トランジスターＴ１を含む。駆動トランジスターＴ１は、ソース端子Ｓおよびドレイン端子Ｄを含む。ドレイン端子Ｄは、（例えば、Ｔ１のドレイン端子Ｄが導体によって中間トランジスターのソース端子に直接的に接続され、中間トランジスターのドレイン端子がＯＬＥＤ５２０のアノード端子Ａに直接的に接続されるように、中間トランジスターを介して）ＯＬＥＤ５２０のアノード端子Ａに接続されている。画素５００は、制御信号、すなわちＳＣＡＮ、ＥＭ、ＤＡＴＡ（ｋ）によってプログラムされる。ＯＬＥＤ電流、すなわちＩＯＬＥＤは、ＬＥＤと駆動トランジスターＴ１との間に存在する電圧に基づいて変化する。

【0077】

図５Ｂは、画素５００の画素回路動作の例示的なタイミング図を示す。図５Ｂに示す電圧はグランドを基準とする。動作中に、画素５００は、初期化ステージ、プログラミングステージ、およびエミッションステージを経る。初期化ステージの間に、ＯＬＥＤ５２０は、プログラミングに備えてオフにされる。ＯＬＥＤ５２０は、ＥＭ信号のスイッチオフ５０１によって（例えば、高いレベルに設定されることによって）オフにされ、そのことが、Ｔ５およびＴ６をオフにして、ＯＬＥＤ５２０に流れる電流を止める。画素は、リセット信号ＧＩ（Ｎ）を受信すること５０２によって初期化ステージに入り、そのことが、Ｔ４をオンにし、ＧをＶＩＮＩＴに設定する。

【0078】

次いで、画素は、スキャン信号ＧＷ（Ｎ）を受信すること５０３によってプログラミングステージに入る。プログラミングステージの間に、ＧＷ（Ｎ）信号はオンになり、そのことがＴ２、Ｔ３、およびＴ７をオンにする。電圧データＤＡＴＡ（ｋ）は、Ｔ２、Ｔ１およびＴ３を通って、ＤＡＴＡ（ｋ）から少なくともＴ１の閾値電圧を引いた値にＧを設定する。したがって、フレームのプログラミングステージ中に画素５００がデータ電圧ＤＡＴＡ（ｋ）を受信するときは、その電圧はＴ１の「Ｇ」ノードにプログラムされる。

【0079】

エミッションステージの間に、ＥＭ（Ｎ）信号がオンになり５０４、そのことがＴ５およびＴ６をオンにする。ＥＬＶＤＤからの電流は、Ｔ１およびＴ６を通ってＯＬＥＤ５２０まで流れ、ＯＬＥＤ５２０の電流レベルはＧによって決まる。したがって、画素５００がフレームのエミッションステージに変化した後で、電流ＩＯＬＥＤは、（例えば、受信されたデータ電圧ＤＡＴＡ（ｋ）に基づく）駆動トランジスターの「Ｇ」ノードにおける電圧設定に基づいてＯＬＥＤ５２０を通って流れ、そのため、ＯＬＥＤ５２０は、電流ＩＯＬＥＤがＯＬＥＤ５２０を通って流れるときに光を放射する。光の強度または輝度は、加えられる電流ＩＯＬＥＤの量に応じて変わる。最大の電流レベル、例えば、１００％のＩＯＬＥＤがＯＬＥＤ５２０を通って流れる場合は、ＯＬＥＤ５２０はその「最大」輝度で点灯する。

【0080】

電流が大きいほど概して光が明るくなる。したがって、ＯＬＥＤ５２０から放射される光の強度はＤＡＴＡ（ｋ）に基づき、ＤＡＴＡ（ｋ）は、「Ｇ」ノードにプログラムされ、個々の画素に対する画像データに対応する。ストレージコンデンサーＣＳＴは、プログラミング／アドレッシングステージに続くエミッションステージの間に画素５００がほぼプログラムされたレベルで点灯されたままになるように、画素の状態を維持する。

【0081】

図６は、曲線的なディスプレイ角部の減光される画素の例示的な画素回路６００を示す。回路６００は電流分割器を含む。電流分割器は、抵抗素子、例えば、ダイオード接続トランジスターＴ８を含む。ダイオード接続トランジスターＴ８は、駆動トランジスターＴ１のドレイン端子Ｄに（例えば、中間トランジスターＴ６を介して）接続されている。電流分割器は、トランジスターＴ８とＯＬＥＤ６２０との間で電流ＩＯＬＥＤを分割する。したがって、ＯＬＥＤ６２０の放射中に、電流はＯＬＥＤおよびダイオード接続トランジスターＴ８を通って流れる。

【0082】

トランジスターＴ８のゲート電極は、ドレイン電極に電気的に短絡されている。ダイオード接続トランジスターＴ８は、ＯＬＥＤダイオードに並列になっている。ゲート電極およびドレイン電極はバイアス電圧ＶＢＩＡＳに接続されている。画素回路からのＯＬＥＤエミッション電流ＩＯＬＥＤは、ＩＯＬＥＤ１とＩＯＬＥＤ２とに分割される。ＩＯＬＥＤ１はＯＬＥＤ６２０を通って流れ、画素を点灯させる。ＩＯＬＥＤ２はトランジスターＴ８を通って流れる。所与のインプット電流ＩＯＬＥＤについては、トランジスターＴ８を通って流れる電流の量が大きいほど、ＯＬＥＤ６２０を通って流れる電流の量が小さくなる。

【0083】

トランジスターＴ８の抵抗は、トランジスターＴ８を通って流れる電流ＩＯＬＥＤ２の量に、したがって、ＯＬＥＤ６２０を通って流れる電流ＩＯＬＥＤ１の量に影響を与える。一例において、トランジスターＴ８の抵抗はＯＬＥＤの抵抗に等しく、ＩＯＬＥＤ１はＩＯＬＥＤ２に等しい。別の例において、トランジスターＴ８の抵抗はＯＬＥＤ６２０の抵抗の２倍であり、ＩＯＬＥＤ２はＩＯＬＥＤ１の半分である。ＩＯＬＥＤ１が最大輝度から減ると、ＯＬＥＤ６２０の減光が引き起こされる。いくつかの例において、ＯＬＥＤは、高輝度の約５００ニトから低輝度の約１０ニトに調節できる。

【0084】

トランジスターＴ８の抵抗は、いくつかの技術を用いて制御および／または調節することができる。第１の技術は、トランジスターＴ８のハードウェアの特徴の設計に基づいてトランジスターＴ８の抵抗を制御することである。例えば、トランジスターＴ８は、ＯＬＥＤの抵抗に対して既定の割合の抵抗を有するように設計することができる。トランジスターＴ８が駆動トランジスターＴ１のドレイン端子に接続されていることで、抵抗の既定の割合に従ってＯＬＥＤの輝度が下げられる。ＯＬＥＤは、トランジスターＴ８のハードウェアの特徴によって、デフォルトの減光レベルまで減光される。デフォルトの減光レベルは、同じＶＢＩＡＳを有する最大輝度のＯＬＥＤと比べた減光度として表すことができる。

【0085】

最大輝度のＯＬＥＤは、例えば、駆動トランジスターＴ１のドレイン端子がダイオード接続トランジスターのソース端子に接続されていない画素、例えば、画素５００のＯＬＥＤとすることができる。最大輝度のＯＬＥＤは、駆動トランジスターＴ１のドレイン端子がダイオード接続トランジスターのソース端子に接続されているが、電流分割器がオフにされている画素、例えば、画素６００のＯＬＥＤとすることもできる。例えば、電流分割器は、電流ＩＯＬＥＤ全部がＯＬＥＤ６２０を通って流れるようにＶＢＩＡＳが高い値に設定されていることによって、オフにすることができる。

【0086】

ディスプレイパネルに画像データを送信するコンピューティングデバイスは、任意の所与の画素の強度を、そのそれぞれの画素のＧノードに電圧を相違させるプログラミングを送信することによって変更できる。したがって、コンピューティングデバイスは、図４に示すように、ソフトウェアで画素の強度を相違させることもできる。しかし、ディスプレイパネルに表示される画像はフレームごとに変わる可能性があるため、ディスプレイのエッジにある画素をソフトウェアにおいて減光することは、このような各フレームの画素ごとに強度レベルを再計算することを伴う。例えば、各フレームについて、コンピューティングデバイスは、最初にエッジ画素の意図される強度（例えば、８０％）を特定しなければならず、次いで、ディスプレイに軟らかい「曲線的」エッジの効果を実現するためにその画素の強度を下げなければならないことになる（例えば、初期の強度値８０％を５０％減光して、Ｇノードに書き込まれる最終結果強度値の４０％を達成する）。これらの繰り返しの計算はエネルギーおよびコンピューティングの帯域幅を消費する。本開示に記載されている技術によって、画素が曲線的エッジにあることによる減光の割合を、ハードウェアに、例えば、ダイオード接続トランジスターＴ８の特徴を用いて、実装することが可能になる。したがって、コンピューティングデバイスは、単に、ディスプレイパネルの画素に元の画像データをプログラムすることを必要とするだけであり、エッジにおける減光はいずれもハードウェアによって対処される。

【0087】

一例において、トランジスターＴ８は、ＯＬＥＤの抵抗の３分の２の抵抗を有するように設計できる。トランジスターＴ８のハードウェアの特徴は、トランジスターＴ８のアスペクト比を含むことができる。アスペクト比とは、トランジスターの幅と長さの比（「Ｗ／Ｌ比」）である。いくつかの例において、アスペクト比は、各画素の色について別々に調整することができる。例えば、画素回路６００は、サブピクセル、例えば、画素の赤色、緑色、または青色のサブピクセルの回路とすることができる。赤色サブピクセルのトランジスターＴ８は、緑色サブピクセル、青色サブピクセル、またはその両方のアスペクト比とは異なるアスペクト比を有してよい。図７Ａおよび図７Ｂは、異なるアスペクト比を有するトランジスターを示す。

【0088】

トランジスターＴ８の抵抗を制御する第２の技術は、バイアス電圧ＶＢＩＡＳを調節することである。ＶＢＩＡＳが高いほど、ＩＯＬＥＤ２が小さくなり、結果としてＯＬＥＤを通るエミッション電流ＩＯＬＥＤ１が大きくなる。ＶＢＩＡＳの調節は、デフォルトの減光レベルと比べたときに画素の輝度に変化を引き起こす。言い換えれば、ＶＢＩＡＳを調節すると、Ｔ８トランジスターのアスペクト比によって定められたデフォルトの減光レベルをコンピューティングデバイスが変更することが可能になる。

【0089】

いくつかの例において、画素のサブピクセルは、様々なバイアス電圧を有することができる。例えば、赤色サブピクセルは、緑色サブピクセル、青色サブピクセル、またはその両方とは異なるＶＢＩＡＳを有することができる。いくつかの例において、ＶＢＩＡＳは、高レベルの約２Ｖと低値の約－５Ｖとの間で調節できる。いくつかの例において、ＶＢＩＡＳは、画素の動作中に調節できる。

【0090】

動作中に画素の減光レベルを調節するために、ディスプレイの輝度設定に基づいてＶＢＩＡＳを調節できる。例えば、ディスプレイシステムのＤＤＩＣは、ＶＢＩＡＳを上昇させることによって画素６００の減光をオーバーライドできる。トランジスターＴ８を通って電流が流れないようにＶＢＩＡＳを上昇させることができる。したがって、Ｔ８はオフにされ、ＯＬＥＤ電流は全部がＯＬＥＤ６２０を通って流れ、そのため、ＩＯＬＥＤはＩＯＬＥＤ１に等しくなる。いくつかの例において、ＶＢＩＡＳはグローバルパラメーターである。例えば、赤色サブピクセルに関するＶＢＩＡＳを調節すると、ディスプレイパネルのすべての赤色サブピクセルに関するＶＢＩＡＳを調節することができる。ディスプレイにおけるすべてのサブピクセルが同じＶＢＩＡＳを受信でき、そのため、すべての赤色サブピクセルには第１のＶＢＩＡＳ、すべての緑色サブピクセルには第２のＶＢＩＡＳ、すべての青色サブピクセルには第３のＶＢＩＡＳが存在し得る。

【0091】

図７Ａおよび図７Ｂは、曲線的なディスプレイ角部の減光される画素の例示的なトランジスター７００、７５０を示す。トランジスターの物理的寸法は、トランジスターの一定の抵抗を実現するためにデフォルトの比から調節できる。物理的寸法は、トランジスターの幅および長さを含むことができ、それらが、トランジスターのアスペクト比すなわちＷ／Ｌ比に影響を与える。

【0092】

トランジスター７００は、ドレイン７０２、ソース７０４、およびゲート７１０を含む。トランジスター７００は、基板７０６および酸化物７０８も含む。ゲート７１０は幅Ｗ１および長さＬ１を有する。トランジスター７００のアスペクト比はＷ１／Ｌ１である。

【0093】

トランジスター７５０は、ドレイン７１２、ソース７１４、およびゲート７２０を含む。トランジスター７５０は、基板７１６および酸化物７１８も含む。ゲート７２０は幅Ｗ２および長さＬ２を有する。トランジスター７５０のアスペクト比はＷ２／Ｌ２である。幅Ｗ２は幅Ｗ１と同じである。長さＬ２は長さＬ１よりも長い。したがって、アスペクト比Ｗ２／Ｌ２は、アスペクト比Ｗ１／Ｌ１よりも小さい。

【0094】

トランジスター７００およびトランジスター７５０はそれぞれ、減光される画素の電流分割器において使用できる。例えば、トランジスター７００、７５０はそれぞれ、（例えば、ディスプレイのアクティブ領域のエッジにおいて隣接する２つの画素の同じ色のサブピクセルに対して）画素回路６００のトランジスターＴ８として使用できる。アスペクト比Ｗ２／Ｌ２がアスペクト比Ｗ１／Ｌ１よりも小さいことで、トランジスター７５０の抵抗がトランジスター７００よりも大きくなる。したがって、トランジスターＴ８としてトランジスター７００を含む第１の画素回路では、トランジスターＴ８としてトランジスター７５０を含む同等の第２の画素回路よりも、トランジスターＴ８を通って流れる電流が大きくなる。その結果、トランジスター７００を含む第１の画素回路は、トランジスター７５０を含む第２の画素回路よりもＯＬＥＤを通る電流が小さくなり、より大きい量だけ減光される。したがって、第１の画素回路のデフォルトの減光レベルは、したがって、第２の画素回路のデフォルトの減光レベルよりも減光され、すなわちより明るくなくなる。

【0095】

図８は、バイアス電圧およびトランジスターの幅と長さの比の変更によって引き起こされる画素の輝度の変化を示す表８００である。先に論じたように、トランジスターＴ８の抵抗は、２つの技術を用いて調節できる。第１の技術は、トランジスターのＷ／Ｌ比を含む物理的寸法を調節することである。第２の技術は、バイアス電圧ＶＢＩＡＳを調節することである。

【0096】

表８００の構成８０１は、大きいＷ／Ｌ比および同じＶＢＩＡＳを含む。Ｗ／Ｌ比が大きいと、トランジスターＴ８を通る抵抗が小さくなり、そのため、ＩＯＬＥＤ２が大きく、ＩＯＬＥＤ１が小さくなる。したがって、第１の画素のＷ／Ｌ比が第２の画素よりも大きく、ＶＢＩＡＳが第２の画素と同じ場合は、第１の画素はより低いＯＬＥＤ輝度を有する。例えば、図４に戻ると、画素４０６は、画素４０４（３０％の減光）よりも低い輝度（５０％の減光）を有する。これは、電流分割器を有する画素４０６が、画素４０４の電流分割器のダイオード接続トランジスターＴ８よりも大きいＷ／Ｌ比を有するダイオード接続トランジスターＴ８を有することによって起こり得る。

【0097】

表８００の構成８０２は、小さいＷ／Ｌ比および同じＶＢＩＡＳを含む。Ｗ／Ｌ比が小さいと、トランジスターＴ８を通る抵抗が大きくなり、そのため、ＩＯＬＥＤ２が小さく、ＩＯＬＥＤ１が大きくなる。したがって、第１の画素のＷ／Ｌ比が第２の画素よりも小さく、ＶＢＩＡＳが第２の画素と同じ場合は、第１の画素はより高いＯＬＥＤ輝度を有する。例えば、図４に戻ると、画素４０６は、画素４０８（７０％の減光）よりも高い輝度（５０％の減光）を有する。これは、電流分割器を有する画素４０６が、画素４０８の電流分割器のダイオード接続トランジスターＴ８よりも低いＷ／Ｌ比を有するダイオード接続トランジスターＴ８を有することによって起こり得る。

【0098】

表８００の構成８０３は、高いＶＢＩＡＳおよび同じＷ／Ｌ比を含む。ＶＢＩＡＳが高いと、トランジスターＴ８を通る抵抗が大きくなり、そのため、ＩＯＬＥＤ２が小さく、ＩＯＬＥＤ１が大きくなる。したがって、第１の画素のＶＢＩＡＳが第２の画素よりも高く、Ｗ／Ｌ比が第２の画素と同じ場合は、第１の画素はより高いＯＬＥＤ輝度を有する。

【0099】

表８００の構成８０４は、低いＶＢＩＡＳおよび同じＷ／Ｌ比を含む。ＶＢＩＡＳが低いと、トランジスターＴ８を通る抵抗が低くなり、そのため、ＩＯＬＥＤ２が大きく、ＩＯＬＥＤ１が小さくなる。したがって、第１の画素のＶＢＩＡＳが第２の画素よりも低く、Ｗ／Ｌ比が第２の画素と同じ場合は、第１の画素はより低いＯＬＥＤ輝度を有する。

【0100】

本主題の実施形態および本明細書に記載されている機能の動作は、パーソナルコンピューター、携帯電話、スマートフォン、スマートウォッチ、スマートＴＶ、携帯型オーディオプレイヤーもしくはビデオプレイヤー、ゲーム機、またはそれらのデバイスの１つもしくは複数の組合せなど、任意の適切な電子デバイスに実装することができる。

【0101】

電子デバイスは、メモリー、プロセッサー、ディスプレイ、およびインプット／アウトプットユニットなど、様々なコンポーネントを含むことができる。インプット／アウトプットユニットは、例えば、データを送受信するために１つまたは複数のネットワークと通信できるトランシーバーを含むことができる。ディスプレイは、例えば、画像を表示するための、陰極線管（ＣＲＴ）、液晶ディスプレイ（ＬＣＤ）、または発光ダイオード（ＬＥＤ）ディスプレイを含む、任意の適切なディスプレイでよい。

【0102】

ここに記載されているシステムおよび技術の様々な実装形態は、デジタル電子回路構成、集積回路構成、特別設計のＡＳＩＣ（特定用途向け集積回路）、コンピューターのハードウェア、ファームウェア、ソフトウェア、および／またはそれらの組合せにおいて実現することができる。それらの様々な実装形態は、少なくとも１つのプログラム可能なプロセッサーを含むプログラム可能なシステム上で実行可能および／または解釈可能な１つまたは複数のコンピュータープログラムにおける実装形態を含むことができ、そのプロセッサーは、ストレージシステム、少なくとも１つのインプットデバイス、および少なくとも１つのアウトプットデバイスからデータおよび命令を受信し、それらにデータおよび命令を送信するように専用または汎用で結合することができる。

【0103】

実施形態は、１つまたは複数のコンピュータープログラムプロダクト、例えば、データ処理装置による実行のためにまたはその動作を制御するために、コンピューター可読媒体上で符号化されたコンピュータープログラム命令の１つまたは複数のモジュールとして実装することができる。コンピューター可読媒体は、機械可読ストレージデバイス、機械可読ストレージ基板、メモリーデバイス、機械可読伝搬信号に影響を与える物質の組成、またはそれらの１つもしくは複数の組合せでよい。「データ処理装置」という用語は、データを処理するためのすべての装置、デバイス、および機械を包含し、一例として、プログラム可能なプロセッサー、コンピューター、またはマルチプロセッサーもしくはマルチコンピューターを含む。装置は、ハードウェアに加えて、対象のコンピュータープログラムの実行環境を生成するコード、例えば、プロセッサーファームウェア、プロトコルスタック、データベース管理システム、オペレーティングシステム、またはそれらの１つもしくは複数の組合せを構成するコードを含むことができる。伝搬信号とは、人工的に生成された信号、例えば、適切なレシーバー装置への送信のために情報を符号化するために生成される、機械によって生成された電気信号、光信号、または電磁気信号である。

【0104】

コンピュータープログラム（プログラム、ソフトウェア、ソフトウェアアプリケーション、スクリプト、またはコードとしても知られている）は、コンパイラー型言語またはインタープリター型言語を含む、任意の形式のプログラミング言語で記述でき、スタンドアロンプログラム、またはモジュール、コンポーネント、サブルーチン、もしくはコンピューティング環境内での使用に適した他のユニットを含む、任意の形式で展開できる。コンピュータープログラムは、必ずしもファイルシステム内のファイルに対応する必要はない。プログラムは、他のプログラムもしくはデータ（例えば、マークアップ言語ドキュメント内に格納された１つまたは複数のスクリプト）を保持するファイルの一部分に、対象のプログラム専用の単一のファイルに、または複数の連携ファイル（例えば、１つもしくは複数のモジュール、サブプログラム、またはコードの一部分を格納するファイル）に格納できる。コンピュータープログラムは、１つのコンピューター上で、または１つの場所に位置するかもしくは複数の場所に分散されて通信ネットワークによって相互接続された複数のコンピューター上で、実行されるように展開することができる。

【0105】

コンピュータープログラムの実行に適したプロセッサーには、一例として、汎用および専用のマイクロプロセッサーの両方、ならびに任意の種類のデジタルコンピューターの任意の１つもしくは複数のプロセッサーが含まれる。概して、プロセッサーは、読取り専用メモリーもしくはランダムアクセスメモリーまたはその両方から命令およびデータを受信する。

【0106】

コンピューターの要素は、命令を実行するプロセッサーと、命令およびデータを格納する１つまたは複数のメモリーデバイスとを含むことができる。概して、コンピューターは、データを格納する１つまたは複数のマスストレージデバイス、例えば、磁気ディスク、光磁気ディスク、または光ディスクも含むか、あるいはデータをそこから受信するかもしくはデータをそこに送信するかまたはその両方のために動作可能に結合される。しかし、コンピューターは、そのようなデバイスを有さなくてよい。コンピュータープログラム命令およびデータを格納するために適したコンピューター可読媒体は、一例として、半導体メモリーデバイスを含む、すべての形式の不揮発性メモリー、媒体、およびメモリーデバイス、例えば、ＥＰＲＯＭ、ＥＥＰＲＯＭ、およびフラッシュメモリーデバイスと、磁気ディスク、例えば、内部ハードディスクまたはリムーバブルディスクと、光磁気ディスクと、ＣＤ ＲＯＭおよびＤＶＤ－ＲＯＭディスクとを含む。プロセッサーおよびメモリーは、専用論理回路構成によって補足できるか、またはそれに組み込むことができる。

【0107】

本明細書は多くの特定の実装形態の詳細を含むが、それらは特許請求できる範囲に対する限定と解釈するべきではなく、むしろ、特定の実施形態に特有の場合がある特徴の説明と解釈するべきである。別々の実施形態の文脈で本明細書に記載される一定の特徴は、単一の実施形態の組合せにおいて実装することもできる。逆に、単一の実施形態の文脈で記載されている様々な特徴は、複数の実施形態で別々にまたは任意の適切な下位組合せで実装することもできる。さらに、各特徴が一定の組合せで作用するように上述され、しかもそれ自体が最初に特許請求され得るが、場合によっては、特許請求される組合せの１つまたは複数の特徴をその組合せから削除でき、その特許請求される組合せは、下位組合せまたは下位組合せの変形例を対象とすることができる。

【図1】

【図2】

【図3A-3B】

【図4】

【図5A】

【図5B】

【図6】

【図7A】

【図7B】

【図8】

【手続補正書】

【提出日】2024-04-03

【手続補正1】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項1】

ディスプレイデバイスを備え、前記ディスプレイデバイスは前記ディスプレイデバイスのアクティブ領域を形成する複数の画素を含み、前記ディスプレイデバイスの前記アクティブ領域は曲線的エッジ部分を画定し、前記曲線的エッジ部分の少なくとも一部を形成するいくつかの画素は、前記いくつかの画素のハードウェア構造によって決定される段階的な相対輝度レベルを有し、そのため、前記いくつかの画素のうちの前記曲線的エッジ部分の第１の位置に位置する第１の画素は、第１の画素ハードウェア構造によって定義される第１の相対輝度レベルを有し、前記いくつかの画素のうちの前記曲線的エッジ部分の第２の位置に位置する第２の画素は、第２の画素ハードウェア構造によって定義される第２の相対輝度レベルを有し、前記第１の相対輝度レベルは前記第２の相対輝度レベルとは異なり、前記第１の画素は、
第１の発光ダイオード（ＬＥＤ）と、
第１の調整可能な抵抗を有する第１の抵抗素子と、
前記第１のＬＥＤによる光の放射中に前記第１のＬＥＤおよび前記第１の調整可能な抵抗を有する前記第１の抵抗素子を通して並列に電流を駆動するように構成された、第１の駆動トランジスターと
を含み、
前記ディスプレイデバイスは、第１のバイアス電圧を上昇させると前記第１の抵抗素子の前記第１の調整可能な抵抗が上昇するように構成されている、電子デバイス。

【請求項2】

前記第１の画素は、前記ディスプレイデバイスにおいて前記第２の画素に隣接する、請求項１に記載の電子デバイス。

【請求項3】

前記第１の相対輝度レベルは、前記第１の画素にプログラムされている第１のプログラム輝度レベルに対して減光された、第１のデフォルトの減光輝度レベルを含み、
前記第２の相対輝度レベルは、前記第２の画素にプログラムされている第２のプログラム輝度レベルに対して減光された、第２のデフォルトの減光輝度レベルを含む、
請求項１～２のいずれか１項に記載の電子デバイス。

【請求項4】

前記ディスプレイデバイスは、前記曲線的エッジ部分からオフセットした前記ディスプレイデバイスの中央領域を形成する複数の中央画素を含み、
前記ディスプレイデバイスの前記中央領域を形成する前記複数の中央画素の各中央画素は、それぞれの前記中央画素にプログラムされている輝度レベルを放射するように構成されている、
請求項３に記載の電子デバイス。

【請求項5】

前記複数の中央画素は、前記曲線的エッジ部分からオフセットした少なくとも１００画素の連続的なブロックを形成する、
請求項４に記載の電子デバイス。

【請求項6】

前記第１の画素は、第１の有機発光ダイオード（ＯＬＥＤ）を備え、
前記第２の画素は、第２のＯＬＥＤを備える、
請求項１～５のいずれか１項に記載の電子デバイス。

【請求項7】

前記第２の画素は、
第２のＬＥＤと、
第２の調整可能な抵抗を有する第２の抵抗素子と、
前記第２のＬＥＤによる光の放射中に前記第２のＬＥＤおよび前記第２の調整可能な抵抗を有する前記第２の抵抗素子を通して並列に電流を駆動するように構成された、第２の駆動トランジスターと
を含む、
請求項１～６のいずれか１項に記載の電子デバイス。

【請求項8】

前記ディスプレイデバイスは、前記曲線的エッジ部分からオフセットした前記ディスプレイデバイスの中央領域を形成する複数の中央画素を含み、
前記ディスプレイデバイスの前記中央領域を形成する前記複数の中央画素の各中央画素は、対応する中央画素ＬＥＤおよび対応する中央画素駆動トランジスターを含み、前記対応する中央画素駆動トランジスターは、前記対応する中央画素ＬＥＤと並列に対応する抵抗素子を通して電流を駆動させずに、前記対応する中央画素ＬＥＤを通して電流を駆動するように構成されている、
請求項１～３のいずれか１項に記載の電子デバイス。

【請求項9】

前記第１の抵抗素子は第１のダイオード接続トランジスターを備え、前記第１のダイオード接続トランジスターは、第１のダイオード接続トランジスターゲート端子と、前記第１のダイオード接続トランジスターゲート端子に接続された第１のダイオード接続トランジスタードレイン端子とを含み、
前記第２の抵抗素子は第２のダイオード接続トランジスターを備え、前記第２のダイオード接続トランジスターは、第２のダイオード接続トランジスターゲート端子と、前記第２のダイオード接続トランジスターゲート端子に接続された第２のダイオード接続トランジスタードレイン端子とを含む、
請求項７に記載の電子デバイス。

【請求項10】

前記第１のダイオード接続トランジスターは、前記第１のＬＥＤの抵抗に対して第１の割合にある第１の抵抗を有し、
前記第２のダイオード接続トランジスターは、前記第２のＬＥＤの抵抗に対して第２の割合にある第２の抵抗を有し、
前記第１の割合は前記第２の割合とは異なる、
請求項９に記載の電子デバイス。

【請求項11】

前記第１のダイオード接続トランジスターは、前記第１のダイオード接続トランジスターが第１のアスペクト比の物理的寸法を有することによって前記第１の抵抗を有し、
前記第２のダイオード接続トランジスターは、前記第２のダイオード接続トランジスターが第２のアスペクト比の物理的寸法を有することによって前記第２の抵抗を有し、
前記第１のアスペクト比は前記第２のアスペクト比とは異なる、
請求項１０に記載の電子デバイス。

【請求項12】

前記第１の画素は、前記ディスプレイデバイスにおける第１の合成画素のサブピクセルであり、
前記第２の画素は、前記ディスプレイデバイスにおける第２の合成画素のサブピクセルであり、
前記第１の画素の前記第１のＬＥＤは、前記第２の画素の第２のＬＥＤと同じ色を放射し、そのため、前記第１の画素と前記第２の画素とが同じ色のサブピクセルを表す、請求項１～１１のいずれか１項に記載の電子デバイス。

【請求項13】

前記第１のダイオード接続トランジスタードレイン端子は、前記第１のバイアス電圧に接続されており、
前記第２のダイオード接続トランジスタードレイン端子は、前記第１のバイアス電圧に接続されている、
請求項９～１１のいずれか１項に記載の電子デバイス。

【請求項14】

前記第１の抵抗素子は第１のダイオード接続トランジスターを備え、前記第１のダイオード接続トランジスターは、第１のダイオード接続トランジスターゲート端子と、前記第１のダイオード接続トランジスターゲート端子に接続された第１のダイオード接続トランジスタードレイン端子とを含み、
前記ディスプレイデバイスは、前記第１のバイアス電圧を上昇させると、前記第１のダイオード接続トランジスターの前記第１の調整可能な抵抗が上昇するように構成されている、
請求項１～８のいずれか１項に記載の電子デバイス。

【請求項15】

前記ディスプレイデバイスは、
第３の画素を含み、前記第３の画素は、
第３のＬＥＤと、
第３の調整可能な抵抗を有する第３の抵抗素子と、
前記第３のＬＥＤによる光の放射中に、前記第３のＬＥＤおよび前記第３の調整可能な抵抗を有する前記第３の抵抗素子を通して並列に電流を駆動するように構成された、第３の駆動トランジスターと
を含み、
前記ディスプレイデバイスはさらに、
第４の画素を含み、前記第４の画素は、
第４のＬＥＤと、
第４の調整可能な抵抗を有する第４の抵抗素子と、
前記第４のＬＥＤによる光の放射中に、前記第４のＬＥＤおよび前記第４の調整可能な抵抗を有する前記第４の抵抗素子を通して並列に電流を駆動するように構成された、第４の駆動トランジスターと
を含み、
前記第３の画素は、第１の合成画素のサブピクセルであり、
前記第４の画素は、第２の合成画素のサブピクセルであり、
前記第３の画素の前記第３のＬＥＤは、前記第４の画素の前記第４のＬＥＤと同じ色を放射し、そのため、前記第３の画素と前記第４の画素とは同じ色のサブピクセルを表し、
前記第１の画素および前記第２の画素によって放射される前記色は、前記第３の画素および前記第４の画素によって放射される前記色とは異なる、
請求項７、９～１１、および１３のいずれか１項に記載の電子デバイス。

【請求項16】

前記第３の抵抗素子は第３のダイオード接続トランジスターを備え、前記第３のダイオード接続トランジスターは、第３のダイオード接続トランジスターゲート端子と、前記第３のダイオード接続トランジスターゲート端子および第２のバイアス電圧に接続された第３のダイオード接続トランジスタードレイン端子とを含み、
前記第４の抵抗素子は第４のダイオード接続トランジスターを備え、前記第４のダイオード接続トランジスターは、第４のダイオード接続トランジスターゲート端子と、前記第４のダイオード接続トランジスターゲート端子および前記第２のバイアス電圧に接続された第４のダイオード接続トランジスタードレイン端子とを含み、
前記第２のバイアス電圧は前記第１のバイアス電圧とは異なる、
請求項１５に記載の電子デバイス。

【請求項17】

前記第１の駆動トランジスターは、前記第１の駆動トランジスターと前記第１のＬＥＤとの間で直列の第１の中間トランジスターを介して前記第１のＬＥＤに接続されている、
請求項１～１６のいずれか１項に記載の電子デバイス。

【国際調査報告】