知財求人 - 知財ポータルサイト「IP Force」
▶ ナノトロニクス イメージング リミテッド ライアビリティ カンパニーの特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2024-09-30
(54)【発明の名称】故障保護された信号スプリッタ装置
(51)【国際特許分類】
H01H 47/00 20060101AFI20240920BHJP
H03M 1/12 20060101ALI20240920BHJP
H03M 1/10 20060101ALI20240920BHJP
H03M 1/66 20060101ALI20240920BHJP
【ＦＩ】
H01H47/00 A
H03M1/12 C
H03M1/10 Z
H03M1/66 C
【審査請求】有
【予備審査請求】未請求
(21)【出願番号】P 2024515116
(86)(22)【出願日】2022-08-31
(85)【翻訳文提出日】2024-04-05
(86)【国際出願番号】 US2022042230
(87)【国際公開番号】W WO2023038836
(87)【国際公開日】2023-03-16
(31)【優先権主張番号】63/261,071
(32)【優先日】2021-09-10
(33)【優先権主張国・地域又は機関】US
(31)【優先権主張番号】17/646,247
(32)【優先日】2021-12-28
(33)【優先権主張国・地域又は機関】US
(81)【指定国・地域】
(71)【出願人】
【識別番号】511289471
【氏名又は名称】ナノトロニクス イメージング インコーポレイテッド
【氏名又は名称原語表記】ＮＡＮＯＴＲＯＮＩＣＳ ＩＭＡＧＩＮＧ，ＩＮＣ．
【住所又は居所原語表記】２２５１ ＦＲＯＮＴ ＳＴＲＥＥＴ，ＳＵＩＴＥ １１０，Ｐ．Ｏ．ＢＯＸ ３０６，ＣＵＹＡＨＯＧＡ ＦＡＬＬＳ，ＯＨＩＯ ４４２２３，Ｕ．Ｓ．Ａ．
(74)【代理人】
【識別番号】110002321
【氏名又は名称】弁理士法人永井国際特許事務所
(72)【発明者】
【氏名】プットマン，ジョン ビー
(72)【発明者】
【氏名】プットマン，マシュー シー
(72)【発明者】
【氏名】リモージュ，ダマス
(72)【発明者】
【氏名】モスキー，マイケル
(72)【発明者】
【氏名】リー，ジョナサン
【テーマコード（参考）】
5G057
5J022
【Ｆターム（参考）】
5G057BB07
5G057BC10
5G057RR10
5G057RT10
5J022AA01
5J022AB01
5J022AC03
5J022CE08
5J022CF07
(57)【要約】
システムが本明細書において開示される。システムはスプリッタボードを含む。スプリッタボードは、マイクロプロセッサ、変換器、およびバイパスリレーを含む。変換器は、アナログ－デジタル回路およびデジタル－アナログ回路を含む。バイパスリレーは、第１の状態と第２の状態との間で構成可能である。第１の状態において、バイパスリレーは、入力信号を変換器に向けるように構成される。変換器は、入力信号を変換済み入力信号に変換し、変換済み入力信号を第１の部分および第２の部分に分割する。第１の部分はマイクロプロセッサに向けられる。第２の部分は、下流プロセスのためにスプリッタボードの出力ポートに向けられる。第２の状態において、バイパスリレーは、入力信号に変換器を迂回させるように構成される。バイパスリレーは、下流プロセスのためにスプリッタボードの出力ポートに入力信号を向ける。
【特許請求の範囲】
【請求項1】
システムであって、アナログ－デジタル回路およびデジタル－アナログ回路を備える変換器と、
前記変換器に結合されたバイパスリレーであって、前記バイパスリレーは、第１の状態と第２の状態との間で構成可能である、バイパスリレーと、
前記変換器および前記バイパスリレーに結合されたマイクロプロセッサであって、前記マイクロプロセッサは、前記第１の状態と前記第２の状態との間で前記バイパスリレーを切り替えるように構成される、マイクロプロセッサと
を備えるスプリッタボード
を備え、
前記第１の状態において、前記バイパスリレーは、入力信号を前記変換器に向け、前記変換器は、前記入力信号を変換済み入力信号に変換し、前記変換済み入力信号を第１の部分および第２の部分に分割し、前記マイクロプロセッサは、前記第１の部分に較正因子を掛け、下流プロセスのために前記スプリッタボードの出力ポートにおける出力のために前記第１の部分を前記変換器に戻し、前記第２の部分を外部サーバデバイスに出力するように構成され、
前記第２の状態において、前記バイパスリレーは、前記入力信号に前記変換器を迂回させ、前記下流プロセスのために前記スプリッタボードの前記出力ポートに前記入力信号を向ける、システム。
【請求項2】
前記マイクロプロセッサに結合された第２の変換器であって、前記第２の変換器は、第２のアナログ－デジタル回路および第２のデジタル－アナログ回路を備える、第２の変換器と、前記マイクロプロセッサおよび前記第２の変換器に結合された第２のバイパスリレーであって、前記第２のバイパスリレーは、前記第１の状態と前記第２の状態との間で構成可能である、第２のバイパスリレーと
をさらに備え、
前記マイクロプロセッサは、前記第１の状態と前記第２の状態との間で前記第２のバイパスリレーを切り替えるようにさらに構成され、前記第１の状態において、前記第２のバイパスリレーは、第２の入力信号を前記第２の変換器に向け、前記第２の変換器は、前記第２の入力信号を第２の変換済み入力信号に変換し、前記第２の変換済み入力信号を第３の部分および第４の部分に分割し、前記第３の部分は、前記マイクロプロセッサに向けられ、前記第４の部分は、前記下流プロセスのために前記スプリッタボードの第２の出力ポートに向けられ、前記第２の状態において、前記第２のバイパスリレーは、前記第２の入力信号に前記第２の変換器を迂回させ、前記下流プロセスのために前記スプリッタボードの前記第２の出力ポートに前記第２の入力信号を向ける、請求項１に記載のシステム。
【請求項3】
前記バイパスリレーは、前記第１の状態にあり、前記第２のバイパスリレーは、前記第２の状態にある、請求項２に記載のシステム。
【請求項4】
前記変換器および前記マイクロプロセッサに結合された較正回路であって、前記較正回路は、前記変換器の前記アナログ－デジタル回路を較正するように構成される、較正回路をさらに備える、請求項１に記載のシステム。
【請求項5】
前記変換器は、前記入力信号をバッファリングするように構成される、請求項４に記載のシステム。
【請求項6】
前記較正回路が前記変換器の前記アナログ－デジタル回路を較正している間に、前記変換器は、前記バッファリングされた入力信号を出力する、請求項５に記載のシステム。
【請求項7】
前記変換器は、故障検出モジュールをさらに備え、前記故障検出モジュールは、前記スプリッタボードの少なくとも１つの構成要素が故障した場合を検出するように構成される、請求項１に記載のシステム。
【請求項8】
前記マイクロプロセッサは、前記スプリッタボードの前記少なくとも１つの構成要素が故障した場合を判定するために前記故障検出モジュールを読み取るように構成される、請求項７に記載のシステム。
【請求項9】
前記変換器が故障したと判定すると、前記マイクロプロセッサは、前記バイパスリレーを前記第１の状態から前記第２の状態に切り替えさせるように構成される、請求項８に記載のシステム。
【請求項10】
前記スプリッタボードと通信する第２のスプリッタボードであって、前記第２のスプリッタボードは、第２のアナログ－デジタル回路および第２のデジタル－アナログ回路を備える第２の変換器と、
前記第２の変換器に結合された第２のバイパスリレーであって、前記第２のバイパスリレーは、第３の状態と第４の状態との間で構成可能である、第２のバイパスリレーと、
前記第２の変換器および前記第２のバイパスリレーに結合された第２のマイクロプロセッサであって、前記第２のマイクロプロセッサは、前記第３の状態と前記第４の状態との間で前記第２のバイパスリレーを切り替えるように構成される、第２のマイクロプロセッサと
を備える、第２のスプリッタボード
をさらに備え、
前記第３の状態において、前記第２のバイパスリレーは、第２の入力信号を前記第２の変換器に向け、前記第２の変換器は、前記第２の入力信号を第２の変換済み入力信号に変換し、前記第２の変換済み入力信号を第３の部分および第４の部分に分割し、前記マイクロプロセッサは、前記第３の部分に前記較正因子を掛け、前記下流プロセスのために前記第２のスプリッタボードの第２の出力ポートにおける出力のために前記第１の部分を前記変換器に戻し、前記第４の部分を前記外部サーバデバイスに出力するように構成され、
前記第４の状態において、前記第２のバイパスリレーは、前記第２の入力信
号に前記第２の変換器を迂回させ、前記スプリッタボードの前記マイクロプロセッサへの出力のために前記スプリッタボードの前記第２の出力ポートに前記第２の入力信号を向ける、請求項１に記載のシステム。
【請求項11】
前記スプリッタボードは、ホストスプリッタボードであり、前記第２のスプリッタボードは、補助スプリッタボードであり、前記スプリッタボードおよび前記第２のスプリッタボードは、デイジーチェーンに配置される、請求項１０に記載のシステム。
【請求項12】
システムであって、第１の位置と第２の位置との間で構成可能な入力リレーと、
前記入力リレーと通信する入力パッドと、
開位置と閉位置との間で構成可能なスイッチと、
第１の位置と第２の位置との間で構成可能な出力リレーと、
前記出力リレーと通信する出力パッドと
を備える、マザーボードと、
前記マザーボードに接続するように構成されたドータボードであって、前記ドータボードが前記マザーボードに接続されると、前記入力リレーは、前記開位置から前記閉位置に切り替わり、その結果、電源が前記入力リレーおよび前記出力リレーに供給され、前記入力リレーを前記第１の位置から前記第２の位置に切り替えさせ、前記出力リレーを前記第１の位置から前記第２の位置に切り替えさせる、ドータボードと
を備え、
前記第２の位置において、前記入力パッドは、前記マザーボードから前記ドータボードに入力信号を提供し、前記出力パッドは、前記ドータボードから出力信号を受信する、システム。
【請求項13】
前記ドータボードは、アナログ－デジタル回路およびデジタル－アナログ回路を備える変換器と、
前記変換器に結合されたバイパスリレーであって、前記バイパスリレーは、第１の状態と第２の状態との間で構成可能である、バイパスリレーと、
前記変換器および前記バイパスリレーに結合されたマイクロプロセッサであって、前記マイクロプロセッサは、前記第１の状態と前記第２の状態との間で前記バイパスリレーを切り替えるように構成される、マイクロプロセッサと
を備え、前記第１の状態において、前記バイパスリレーは、入力信号を前記変換器に向け、前記変換器は、前記入力信号を変換済み入力信号に変換し、前記変換済み入力信号を第１の部分および第２の部分に分割し、前記マイクロプロセッサは、前記第１の部分に較正因子を掛け、下流プロセスのために出力ポートにおける出力のために前記第１の部分を前記変換器に戻し、前記第２の部分を外部サーバデバイスに出力するように構成され、前記第２の状態において、前記バイパスリレーは、前記入力信号に前記変換器を迂回させ、前記下流プロセスのために前記出力ポートに前記入力信号を向ける、請求項１２に記載のシステム。
【請求項14】
前記ドータボードは、第２のアナログ－デジタル回路および第２のデジタル－アナログ回路を備える第２の変換器と、
前記第２の変換器に結合された第２のバイパスリレーであって、前記第２のバイパスリレーは、第３の状態と第４の状態との間で構成可能である、第２のバイパスリレーと、
前記第２の変換器および前記第２のバイパスリレーに結合された第２のマイクロプロセッサであって、前記第２のマイクロプロセッサは、前記第３の状態と前記第４の状態との間で前記第２のバイパスリレーを切り替えるように構成される、第２のマイクロプロセッサと
をさらに備え、
前記第３の状態において、前記第２のバイパスリレーは、第２の入力信号を前記第２の変換器に向け、前記第２の変換器は、前記第２の入力信号を第２の変換済み入力信号に変換し、前記第２の変換済み入力信号を第３の部分および第４の部分に分割し、前記マイクロプロセッサは、前記第３の部分に前記較正因子を掛け、前記下流プロセスのために前記ドータボードの第２の出力ポートにおける出力のために前記第１の部分を前記変換器に戻し、前記第４の部分を前記外部サーバデバイスに出力するように構成され、
前記第４の状態において、前記第２のバイパスリレーは、前記第２の入力信号に前記第２の変換器を迂回させ、前記マイクロプロセッサへの出力のために前記第２の出力ポートに前記第２の入力信号を向ける、請求項１３に記載のシステム。
【請求項15】
前記バイパスリレーは、前記第１の状態にあり、前記第２のバイパスリレーは、前記第２の状態にある、請求項１４に記載のシステム。
【請求項16】
前記ドータボードの内部にあり、前記マイクロプロセッサおよび前記変換器に結合された較正回路であって、前記較正回路は、前記変換器の前記アナログ－デジタル回路を較正するように構成される、較正回路をさらに備える、請求項１３に記載のシステム。
【請求項17】
前記変換器は、前記入力信号をバッファリングするように構成される、請求項１６に記載のシステム。
【請求項18】
前記較正回路が前記変換器の前記アナログ－デジタル回路を較正している間に、前記変換器は、前記バッファリングされた入力信号を出力する、請求項１７に記載のシステム。
【請求項19】
前記ドータボードの外部にあり、前記マイクロプロセッサおよび前記変換器に結合された較正回路であって、前記較正回路は、前記変換器の前記アナログ－デジタル回路を較正するように構成される、較正回路をさらに備える、請求項１３に記載のシステム。
【請求項20】
前記変換器は、故障検出モジュールをさらに備え、前記故障検出モジュールは、前記ドータボードの少なくとも１つの構成要素が故障した場合を検出するように構成される、請求項１３に記載のシステム。
【請求項21】
前記マイクロプロセッサは、前記ドータボードの前記少なくとも１つの構成要素が故障した場合を判定するために前記故障検出モジュールを読み取るように構成される、請求項２０に記載のシステム。
【請求項22】
前記変換器が故障したと判定すると、前記マイクロプロセッサは、前記バイパスリレーを前記第１の状態から前記第２の状態に切り替えさせるように構成される、請求項２０に記載のシステム。
【請求項23】
マイクロプロセッサによって、スプリッタボードを起動することであって、前記スプリッタボードを起動することは、前記スプリッタボードのバイパスリレーに通電することを含み、通電されると、前記バイパスリレーは、入力信号を変換器に向け、前記変換器は、前記入力信号を変換済み信号に変換し、前記変換済み信号を第１の部分および第２の部分に分割するように構成される、スプリッタボードを起動することと、前記マイクロプロセッサによって、前記スプリッタボードの少なくとも１つの構成要素が故障したことを検出することと、
前記検出することに基づいて、前記マイクロプロセッサによって、前記バイパスリレーを電源切断することであって、前記バイパスリレーを電源切断することは、前記入力信号に前記変換器を迂回させる、前記バイパスリレーを電源切断することと
を含む、方法。
【請求項24】
前記変換器のアナログ－デジタル回路を較正するために較正プロセスを起動することと、前記変換器によって、前記入力信号をバッファリングすることと、
前記変換器に較正信号を入力することと、
前記変換器から前記バッファリングされた入力信号を出力している間に、前記較正信号を使用して前記変換器を較正することと
をさらに含む、請求項２３に記載の方法。
【発明の詳細な説明】
【技術分野】
【0001】
関連出願への相互参照
本出願は、２０２１年９月１０日に出願された米国出願第６３／２６１，０７１号および２０２１年１２月２８日に出願された米国出願第１７／６４６，２４７号の優先権を主張し、これらは全体として参照により本明細書に組み込まれる。
本出願は、２０２１年９月１０日に出願された米国出願第６３／２６１，０７１号および２０２１年１２月２８日に出願された米国出願第１７／６４６，２４７号の優先権を主張し、これらは全体として参照により本明細書に組み込まれる。
【0002】
本開示は、一般に、信号分割システムおよびその動作方法に関する。
【背景技術】
【0003】
信号スプリッタは、単一のアナログ信号が複数のソースに送られる必要がある測定および制御の適用例のための製造において使用されることが多い。信号スプリッタは、一般に、単一の入力を受信し、その単一の入力を１次出力および２次出力に分割するように構成される。
【発明の概要】
【課題を解決するための手段】
【0004】
いくつかの実施形態では、システムが本明細書において開示される。システムは、アナログ－デジタル回路およびデジタル－アナログ回路を含む変換器と、変換器に結合されたバイパスリレーであって、バイパスリレーは、第１の状態と第２の状態との間で構成可能である、バイパスリレーと、変換器およびバイパスリレーに結合されたマイクロプロセッサであって、マイクロプロセッサは、第１の状態と第２の状態との間でバイパスリレーを切り替えるように構成される、マイクロプロセッサとを含むスプリッタボードを含み、第１の状態において、バイパスリレーは、入力信号を変換器に向け、変換器は、入力信号を変換済み入力信号に変換し、変換済み入力信号を第１の部分および第２の部分に分割し、マイクロプロセッサは、第１の部分に較正因子を掛け、下流プロセスのためにスプリッタボードの出力ポートにおける出力のために第１の部分を変換器に戻し、第２の部分を外部サーバデバイスに出力するように構成され、第２の状態において、バイパスリレーは、入力信号に変換器を迂回させ、下流プロセスのためにスプリッタボードの出力ポートに入力信号を向ける。
【0005】
いくつかの実施形態では、システムが本明細書において開示される。システムは、第１の位置と第２の位置との間で構成可能な入力リレーと、入力リレーと通信する入力パッドと、開位置と閉位置との間で構成可能なスイッチと、第１の位置と第２の位置との間で構成可能出力リレーと、出力リレーと通信する出力パッドとを含むマザーボードと、マザーボードに接続するように構成されたドータボードであって、ドータボードがマザーボードに接続されると、入力リレーは開位置から閉位置に切り替わり、その結果、電源が入力リレーおよび出力リレーに供給され、入力リレーを第１の位置から第２の位置に切り替えさせ、出力リレーを第１の位置から第２の位置に切り替えさせる、ドータボードとを含み、第２の位置において、入力パッドは、マザーボードからドータボードに入力信号を提供し、出力パッドは、ドータボードから出力信号を受信する。
【0006】
いくつかの実施形態では、方法が本明細書において開示される。方法は、マイクロプロセッサによって、スプリッタボードを起動することであって、スプリッタボードを起動することは、スプリッタボードのバイパスリレーに通電することを含み、通電されると、バイパスリレーは、入力信号を変換器に向け、変換器は、入力信号を変換済み信号に変換し、変換済み信号を第１の部分および第２の部分に分割するように構成される、スプリッタボードを起動することと、マイクロプロセッサによって、スプリッタボードの少なくとも１つの構成要素が故障したことを検出することと、検出することに基づいて、マイクロプロセッサによって、バイパスリレーを電源切断することであって、バイパスリレーを電源切断することは、入力信号に変換器を迂回させる、バイパスリレーを電源切断することとを含む。
【図面の簡単な説明】
【0007】
本開示の上記の特徴が詳細に理解され得るように、上記で簡潔に要約された本開示のより詳細な説明が、実施形態を参照することにより行われてもよく、その一部が添付図面に示される。なお、添付図面は、本開示の典型的な実施形態のみを示したものであり、したがって、本開示は他の等しく有効な実施形態をも許容し得るので、本開示の範囲の限定とみなされるべきではないことに留意されたい。
【0008】
【図1】例示的実施形態による、スプリッタボードを示すブロック図である。
【0009】
【図2】例示的実施形態による、スプリッタボードを示すブロック図である。
【0010】
【図3】例示的実施形態による、補助ボードを示すブロック図である。
【0011】
【図4】例示的実施形態による、デイジーチェーン構成４００で配置されたスプリッタボードおよび補助ボードを示すブロック図である。
【0012】
【図5】例示的実施形態による、スプリッタボードがアクティブ状態にあるときのスプリッタボードを示すブロック図である。
【0013】
【図6A】例示的実施形態による、スプリッタボードが故障状態にあるときのスプリッタボードを示すブロック図である。
【0014】
【図6B】例示的実施形態による、スプリッタボードが故障状態にあるときのスプリッタボードを示すブロック図である。
【0015】
【図7】例示的実施形態による、較正プロセスを受けているスプリッタボードを示すブロック図である。
【0016】
【図8】例示的実施形態による、較正プロセスを受けているスプリッタボードを示すブロック図である。
【0017】
【図9】例示的実施形態による、スプリッタボードを示すブロック図である。
【0018】
【図10】例示的実施形態による、スプリッタボードを示すブロック図である。
【0019】
【図11A】例示的実施形態による、マザーボードを示すブロック図である。
【0020】
【図11B】例示的実施形態による、マザーボードを示すブロック図である。
【0021】
【図12】例示的実施形態による、ドータボードを示すブロック図である。
【0022】
【図13】例示的実施形態による、スプリッタボードを動作させる方法を示す流れ図である。
【0023】
【図14A】例示的実施形態による、スプリッタボードを較正する方法を示す流れ図である。
【0024】
【図14B】例示的実施形態による、スプリッタボードを較正する方法を示す流れ図である。
【0025】
【図15A】例示的実施形態による、コンピューティングデバイスを示すブロック図である。
【0026】
【図15B】例示的実施形態による、コンピューティングデバイスを示すブロック図である。
【0027】
理解を容易にするため、可能な場合には、図に共通する同一の要素を表すために同一の参照符号が使用されている。一実施形態に開示される要素が、特定の言及なしに他の実施形態で有益に利用され得ることが想定される。
【発明を実施するための形態】
【0028】
信号スプリッタは、単一のアナログまたはデジタル信号が複数のソースに送られる製造、測定、および制御の適用例において使用されることが多い。一般に、信号スプリッタは、１次入力信号を受信し、１次出力信号および２次出力信号を出力する。典型的には、１次出力信号は、特定のプロセスを制御するなどの特定の目的に不可欠な場合があり、２次出力信号は、特定の目的にそれほど不可欠ではない場合がある。例えば、１次出力信号はプロセスを制御し得る一方、２次出力信号はそのプロセスを監視するために使用され得る。プロセスは、２次出力なしで継続し得るが、一般に１次出力なしでは継続できない。１次出力の不可欠性のため、信号スプリッタは、たとえ信号スプリッタが故障した場合にも、１次信号を出力し続けなければならない。
【0029】
アナログスプリッタは通常、単一のアナログ入力を複数のアナログ出力に分割するために使用される。アナログ入力からデジタル信号を出力するためにアナログ－デジタル変換器（ＡＤＣ）が利用可能である。同様に、デジタル入力からアナログ信号を出力するためにデジタル－アナログ変換器（ＤＡＣ）が利用可能である。
【0030】
従来の信号スプリッタおよびアナログスプリッタは有用な適用例を有するが、このようなデバイスは、アナログ信号を受信し複数のアナログ出力を提供することができない。同様に、アナログ入力を受信し複数のデジタル出力を生成することができる装置またはデバイスは存在しない。
【0031】
本明細書で提供される１つまたは複数の技術は、従来のデバイスの制限に対する解決策を提供する。例えば、本明細書に記載される１つまたは複数の技術は、複数のアナログ信号を単一のボードに入力し、ミラーリングされたアナログ信号およびデジタル信号を出力するための方法および装置を含む。１つまたは複数の技術は、複数のボードが接続されることを可能にしてもよく、その結果、複数のボードは、複数のデジタル信号を信号のデジタル出力に組み合わせるために接続され得る。このような手法は、ＡＤＣ／ＤＡＣなどの、特定の入力に関連付けられたボード構成要素が故障した場合に故障保護を提供することが可能であり、そのような場合、特定の入力信号は、アクティブな信号回路を迂回し、その信号の出力に直接渡されることが可能である一方、他のすべての入力信号はＡＤＣ／ＤＡＣ回路を通って処理を継続する。
【0032】
いくつかの実施形態では、本開示は、１次出力チャネルを途絶させることなく、入力チャネルが較正されることを可能にする１つまたは複数の技術をさらに含む。例えば、本明細書で提供される１つまたは複数の技術は、入力信号がＡＤＣから切断され、ＡＤＣへの入力信号が較正信号で置換されることを可能にする。ＤＡＣは、較正中に、バッファリングされた信号をアナログ信号出力に出力し続け得るため、ＡＤＣは、信号出力への妨害なしに較正されることが可能となる。アクティブな信号回路は、較正後に、ＡＤＣ／ＤＡＣを通して再確立されてもよい。
【0033】
いくつかの実施形態では、入力信号は、ＡＤＣから切断され、アナログ出力に直接送られてもよい。ＡＤＣへの入力は、較正信号で置換されてもよい。アナログ信号出力は、較正中に継続し得るため、ＡＤＣは、信号出力への妨害なしに較正されることが可能となる。アクティブな信号回路は、較正後に、ＡＤＣ／ＤＡＣを通して再確立されてもよい。
【0034】
いくつかの実施形態では、本明細書で提供される１つまたは複数の技術は、較正信号がＡＤＣの第２のチャネルＣ２に継続的に送られることを可能にしてもよい。例えば、入力信号は、ＡＤＣの第１のチャネルＣ１に送られてもよい。ＡＤＣの第２のチャネルＣ２は、較正係数を計算してもよい。いくつかの実施形態では、第２のチャネルＣ２は、毎分、毎時、毎日など頻繁に較正係数を計算してもよい。係数が、指定された量だけ前の較正とは異なる場合、新たな係数が第１のチャネルＣ１に即時に提供されてもよい。
【0035】
いくつかの実施形態では、較正信号は外部にあり、回路が較正されているときに接続されてもよい。いくつかの実施形態では、較正信号は内部にあってもよい。較正信号が内部にある実施形態では、較正信号は、利得およびオフセット較正を可能にするために事前認定および選択されてもよい。いくつかの実施形態では、ファームウェアが、入力を定期的（例えば、毎日、毎週、毎月など）に確認および較正するようにプログラムされてもよい。いくつかの実施形態では、較正は、サーバまたは専用コントローラを通してオンデマンド方式で起動されてもよい。いくつかの実施形態では、内部較正は、信号入力の全範囲較正を可能にするために複数の回路を含んでもよい。これは、ゼロ（例えば、最低の期待される信号）およびスパン（例えば、高い期待される信号）を含んでもよい。
【0036】
いくつかの実施形態では、本明細書で開示される１つまたは複数の技術は、システムを較正するためのソフトウェアまたはファームウェア手法を提供する。外部較正のためなどのいくつかの実施形態では、本システムは、較正されるべき入力信号の選択を可能にする。いくつかの実施形態では、ユーザが、選択されたゼロおよびスパン入力に促されてもよい。いくつかの実施形態では、較正データは、スプリッタボード上に自動的に記憶されてもよい。
【0037】
内部較正のためなどのいくつかの実施形態では、本システムは、自動較正が実行され得る時間間隔を可能にしてもよい。いくつかの実施形態では、本システムは、内部較正標準を再較正するための手段を提供してもよい。いくつかの実施形態では、本システムは、選択された内部選択に従ってゼロおよびスパン入力を自動的に設定してもよい。
【0038】
いくつかの実施形態では、本システムは、意図しないユーザからデジタル日付が難読化され得るように、ユーザがデータを符号化または暗号化することを可能にしてもよい。いくつかの実施形態では、補助ボードおよび／またはホストボードからのデータが符号化または暗号化されてもよい。
【0039】
いくつかの実施形態では、本システムは、ボードまたはボード出力が認証されることを可能にしてもよい。ホストボードおよび補助ボードが直列に使用され、ホストボードがサーバに接続してもよい。ホストおよび補助ボードは、指定された構成でそれらが許可および使用され得るような認証情報を含んでもよい。例えば、認証は、スプリッタボードとともに使用されるデバイスがスプリッタボードのファームウェアおよびサーバのソフトウェアによって認識され、デバイスがスプリッタボードとともに使用されることが許可されることを保証するプロセスを指してもよい。いくつかの実施形態では、認証プロセスのさらなる機能は、ホストまたは補助ボードのいずれかが、指定された接続ボードのみに接続され得るように、見当合わせを含んでもよい。いくつかの実施形態では、本システムは、入力信号の完全性を検証するための方法を提供してもよい。
【0040】
図１は、例示的実施形態による、スプリッタボード１２０を示すブロック図である。スプリッタボード１２０は、ホストスプリッタボードおよび補助ボードに関連付けられた機能を含んでもよい。図示のように、スプリッタボード１２０は、少なくとも１つの入力信号ＩＳ１および少なくとも１つの出力信号ＯＳ1を含んでもよい。スプリッタボード１２０は、第２の入力信号ＩＳ２および第２の出力信号ＯＳ２をさらに含んでもよい。当業者は認識するように、スプリッタボードは、第ｎの入力信号ＩＳｎおよび第ｎの出力信号ＯＳｎを含んでもよい。説明および図示を簡単にするため、図１は入力信号ＩＳ１およびＩＳ２ならびに出力信号ＯＳ１およびＯＳ２を含むが、残りの説明は、単一の入力信号および単一の出力信号のみに言及する場合もある。いくつかの実施形態では、入力信号はアナログ信号（例えば、電流／電圧）であることができる。いくつかの実施形態では、入力信号はデジタル状態信号（ＴＴＬまたはデジタルＩ／Ｏ）であることができる。いくつかの実施形態では、入力信号ＩＳ１は複数の信号を表してもよい。同様に、出力信号ＯＳ１は複数の出力信号を表してもよい。一般に、各入力信号（例えば、ＩＳ１、ＩＳ２、．．．、ＩＳｎ）はｎ個の入力信号を表してもよく、各出力信号（例えば、ＯＳ１、ＯＳ２、．．．、ＯＳｎ）はｍ個の出力信号を表してもよい。いくつかの実施形態では、ｎ＝ｍである。いくつかの実施形態では、ｎ＞ｍである。
【0041】
スプリッタボード１２０の構成要素に対する注釈は、「ａ」および「ｂ」の表記を使用することによって、各信号に対するアクティブ回路を区別する。例えば、第１の信号に対する変換器は１６０ａであってもよく、第２の信号に対する変換器は１６０ｂであってもよい。
【0042】
スプリッタボード１２０は、ホストボードおよび補助ボードの両方の機能を実行するように構成されてもよい。スプリッタボード１２０は、その上に配設されたさまざまな電子機器を含んでもよい。例えば、スプリッタボード１２０は、入力リレー１３６ａ、バイパスリレー１３１ａ、出力リレー１３２ａ、変換器１６０ａを含んでもよい。
【0043】
外部アナログ信号ＩＳ１が、スプリッタボード１２０に接続されてもよい。いくつかの実施形態では、外部アナログ信号ＩＳ１は、信号の種類に応じて、１つまたは複数のワイヤを表してもよい。例えば、いくつかの実施形態では、ＩＳ１は、２線式入力である熱電対信号を表してもよい。図１はＩＳ１に対して単一の「ライン」の入力を示しているが、当業者は理解するように、特定の入力が複数のラインまたはワイヤからなっていてもよい。外部アナログ信号ＩＳ１は、入力リレー１３６ａに結合または提供されてもよい。いくつかの実施形態では、外部アナログ信号ＩＳ１は、トレース１３３ａを介して入力リレー１３６ａに結合または提供されてもよい。
【0044】
トレース１３８ａは、入力リレー１３６ａをバイパスリレー１３１ａに接続してもよい。バイパスリレー１３１ａは、変換器１６０ａに向かって、またはＡＤＣ／ＤＡＣ１６０ａから離れるように、入力信号ＩＳ１を切り替えるように構成されてもよい。バイパスリレー１３１ａは、変換器１６０ａの状態に応じて、アクティブ状態と故障状態との間でトグルしてもよい。
【0045】
いくつかの実施形態では、アクティブ状態は、スプリッタボード１２０が適切に動作している状況を指してもよい。スプリッタボード１２０への電源があり、スプリッタボード１２０の構成要素がすべて作動しているとき、スプリッタボード１２０は適切に動作している。スプリッタボード１２０が適切に動作しているとき、入力アナログ信号ＩＳ１は変換器１６０ａによって分割され、出力アナログ信号ＯＳ１およびデジタル出力信号に変換されてもよい。
【0046】
いくつかの実施形態では、故障状態は、障害が発生している状況を指してもよい。いくつかの実施形態では、障害は、全ボード障害であってもよい。全ボード障害は、スプリッタボード１２０への電源がなく、すべての出力がないときであってもよい。いくつかの実施形態では、障害は、単一構成要素障害であってもよい。単一構成要素障害は、スプリッタボード１２０の構成要素が故障した場合であってもよい。例えば、変換器１６０ａまたは変換器１６０ｂが故障する。
【0047】
アクティブ状態にあるとき、バイパスリレー１３１ａは第１の状態にあってもよく、その状態でバイパスリレー１３１ａは入力信号ＩＳ１を変換器１６０ａに向ける。故障状態にあるとき、バイパスリレー１３１ａは第２の状態にあってもよく、その状態でバイパスリレー１３１ａは入力信号ＩＳ１を出力リレー１３２ａに向け、変換器１６０ａを迂回する。
【0048】
トレース１４０ａは、バイパスリレー１３１ａを変換器１６０ａに接続してもよい。いくつかの実施形態では、図示しないが、スプリッタボード１２０は、バイパスリレー１３１ａと変換器１６０ａとの間に電子機器または他の構成要素を含んでもよい。例えば、スプリッタボード１２０は、変換器１６０ａで受信される前の信号を増幅するために、入力リレー１３６ａと変換器１６０ａとの間に増幅器を含んでもよい。
【0049】
変換器１６０ａは、入来信号を分割し、入来信号をあるフォーマット（例えば、デジタルまたはアナログ）から別のフォーマット（例えば、デジタルまたはアナログ）に変換するように構成されてもよい。例えば、変換器１６０ａは、２つの機能、すなわち、アナログ－デジタル変換（ＡＤＣ）およびデジタル－アナログ変換（ＤＡＣ）からなっていてもよい。変換器１６０ａは、入力信号ＩＳ１をアナログからデジタルに、またはデジタルからアナログに変換してもよい。例えば、変換器１６０ａは、入力信号ＩＳ１を第１の部分および第２の部分に分割してもよい。変換器１６０ａは、入力信号の両方の部分をアナログ信号からデジタル信号に変換してもよい。アクティブ状態において、変換器１６０ａは、デジタル信号の第１の部分およびデジタル信号の第２の部分をマイクロプロセッサ１８０に提供してもよい。マイクロプロセッサ１８０は、デジタル信号の第１の部分に較正因子を掛けるように構成されてもよい。較正因子がデジタル信号の第１の部分に掛けられた後、マイクロプロセッサ１８０は、デジタル信号の第１の部分を変換器１６０ａに戻してもよく、変換器１６０ａは、デジタル信号をアナログ信号に戻すように変換してもよい（ただし、アナログ信号に戻すように変換されるデジタル信号には較正因子が掛けられている）。アナログ信号は、出力のためにトレース１４５ａを介してリレー１３２ａに提供されてもよい。図示しないが、変換器１６０ａは、複数の出力信号ＯＳｎを提供してもよい。いくつかの実施形態では、変換器１６０ａは、複数のデジタル出力信号を複数のマイクロプロセッサ１８０に向けてもよい。
【0050】
図示のように、トレース１７０は、変換器１６０ａをマイクロプロセッサ１８０に接続してもよい。トレース１７０は、マイクロプロセッサ１８０との間で情報を通信してもよい。トレース１７０は、変換器１６０ａとの間で情報を通信してもよい。いくつかの実施形態では、マイクロプロセッサ１８０は、変換器１６０ａと通信し、および／または変換器１６０ａを制御するように構成されてもよい。例えば、マイクロプロセッサ１８０は、変換器１６０ａ、入力リレー１３６ａ、バイパスリレー１３１ａ、および出力リレー１３２ａのうちの１つまたは複数のロジックを制御するファームウェアを実行するように構成されてもよい。いくつかの実施形態では、マイクロプロセッサ１８０は、すべての信号を読み取って制御するように構成されてもよく、その結果、マイクロプロセッサ１８０は、故障検出モジュール１９０ａにロジックおよび機能を提供してもよい。
【0051】
変換器１６０ａは、故障検出モジュール１９０ａを含んでもよい。故障検出モジュール１９０ａは、変換器１６０ａがアクティブ状態にあるかどうかをチェックするように構成された回路を表してもよい。故障検出モジュール１９０ａは、マイクロプロセッサ１８０によって読み取られ制御されてもよい。故障検出モジュール１９０ａは、さまざまなやり方で故障を検出するように構成されてもよい。いくつかの実施形態では、故障検出モジュール１９０ａは、一般的なリレーロジックを使用して故障を検出してもよい。例えば、バイパスリレー１３１ａは、スプリッタボード１２０に供給されている電源があるとき、通電切替位置（例えば、第１の状態）にあってもよい。電源がない場合、バイパスリレー１３１ａは電源切断されてもよく（例えば、第２の状態）、バイパスリレー１３１ａからの出力は故障信号１３５ａに切り替わってもよい。いくつかの実施形態では、電源障害中に、スプリッタボード１２０上のすべての変換器（例えば、変換器１６０ａ、変換器１６０ｂ、変換器１６０ｎなど）は故障状態に切り替わってもよい。いくつかの実施形態では、マイクロプロセッサ１８０の組込みコードロジックが、個別の変換器回路障害を検出するために使用されてもよい。例えば、いくつかの変換器（例えば、変換器１６０ａ）はレジスタを含んでもよく、これはアクティブな変換中に変化することができる。マイクロプロセッサ１８０は、レジスタが漸進的に変化していることを保証するためにレジスタをチェックしてもよい。
【0052】
いくつかの実施形態では、変換器１６０ａは、デジタル入力／出力を含んでもよい。このような実施形態では、変換器１６０ａは、デジタル出力を生成するように構成されてもよい。アクティブ状態にある場合、信号はハイであることができる。変換器１６０ａが故障した場合、信号はローになる。
【0053】
故障状態において、変換器１６０ａからマイクロプロセッサ１８０への通信が故障する。その代わりに、バイパスリレー１３１ａは、故障信号１３５ａを出力リレー１３２ａに出力してもよい。出力リレー１３２ａは、故障信号１３５ａを受信し、出力信号ＯＳ１を出力するように構成されてもよい。このようにして、変換器１６０ａが故障状態にあるときであっても、元の入力信号ＩＳ１は通過し得る。
【0054】
いくつかの実施形態では、出力リレー１３２ａおよび入力リレー１３６ａは、論理リレーを表してもよい。例えば、いくつかの実施形態では、出力リレー１３２ａおよび入力リレー１３６ａは、単一の多投物理リレーを表してもよい。いくつかの実施形態では、出力リレー１３２ａおよび入力リレー１３６ａは、共通のコイル回路を有する別個のリレーを表してもよい。いくつかの実施形態では、出力リレー１３２ａおよび入力リレー１３６ａは、個別のコイル回路のソフトウェア制御を有する別個のリレーを表してもよい。
【0055】
図示のように、アクティブ状態にあるとき、変換器１６０ａは、トレース１７０を介してマイクロプロセッサ１８０にデジタル信号を出力する。マイクロプロセッサ１８０は、入力デジタル信号に基づいて１つまたは複数のデジタル信号を出力してもよい。例えば、図示のように、マイクロプロセッサ１８０は、ポート１８５を通じてトレース１８４によってサーバ１９９に第１のデジタル信号を出力してもよい。いくつかの実施形態では、マイクロプロセッサ１８０は、サーバ１９９にデジタル信号を提供する前に、第１のデジタル信号を暗号化してもよい。いくつかの実施形態では、マイクロプロセッサ１８０はまた、コネクタ１９６を通じてトレース１９５によって専用コントローラ１０１にデジタル信号を出力してもよい。いくつかの実施形態では、マイクロプロセッサ１８０はまた、補助ボード（図示せず）をスプリッタボード１２０に接続するポート１８３を通じてトレース１８２によって補助ボードにデジタル信号を出力してもよい。いくつかの実施形態では、ポート１８３は、スプリッタボード１２０を補助ボードに接続するための１つまたは複数のワイヤを含んでもよい。いくつかの実施形態では、マイクロプロセッサ１８０はまた、ポート１８７を通じて補助ボード（図示せず）にデジタル信号を出力してもよい。いくつかの実施形態では、信号は、補助ボードに提供される前にマイクロプロセッサ１８０によって暗号化および／または認証されてもよい。補助ボードが特定の順序でデイジーチェーン接続され得るように、見当合わせが要求されてもよい。このようにして、スプリッタボード１２０は、ホストスプリッタボード１２０および補助ボードの両方に関連付けられた機能を含んでもよい。
【0056】
図示のように、スプリッタボード１２０は、構成要素の追加的なセットを含んでもよい。例えば、図示のように、スプリッタボード１２０は、構成要素の２つのセット（それぞれの参照番号に続く「ａ」および「ｂ」によって区別される）を含む。当業者は理解するように、スプリッタボード１２０は、単一セットの構成要素またはｎセットの構成要素を含んでもよい。説明を簡単にするため、構成要素の２つのセットが図１に示されている。
【0057】
スプリッタボード１２０は、構成要素の第２のセットをさらに含んでもよい。構成要素の第２のセットは、入力リレー１３６ｂ、バイパスリレー１３１ｂ、出力リレー１３２ｂ、変換器１６０ｂを含む。
【0058】
外部アナログ信号ＩＳ２が、スプリッタボード１２０に接続されてもよい。いくつかの実施形態では、外部アナログ信号ＩＳ２は、信号の種類に応じて、１つまたは複数のワイヤを表してもよい。例えば、いくつかの実施形態では、ＩＳ２は、２線式入力である熱電対信号を表してもよい。図１はＩＳ２に対して単一の「ライン」の入力を示しているが、当業者は理解するように、特定の入力が複数のラインまたはワイヤからなっていてもよい。外部アナログ信号ＩＳ２は、入力リレー１３６ｂに結合または提供されてもよい。いくつかの実施形態では、外部アナログ信号ＩＳ２は、トレース１３３ｂを介して入力リレー１３６ｂに結合または提供されてもよい。
【0059】
トレース１３８ｂは、入力リレー１３６ｂをバイパスリレー１３１ｂに接続してもよい。バイパスリレー１３１ｂは、変換器１６０ｂに向かって、またはＡＤＣ／ＤＡＣ１６０ｂから離れるように、入力信号ＩＳ２を切り替えるように構成されてもよい。バイパスリレー１３１ｂは、変換器１６０ｂの状態に応じて、アクティブ状態と故障状態との間でトグルしてもよい。
【0060】
いくつかの実施形態では、アクティブ状態は、スプリッタボード１２０が適切に動作している状況を指してもよい。スプリッタボード１２０への電源があり、スプリッタボード１２０の構成要素がすべて作動しているとき、スプリッタボード１２０は適切に動作している。スプリッタボード１２０が適切に動作しているとき、入力アナログ信号ＩＳ２は変換器１６０ｂによって分割され、出力アナログ信号ＯＳ２およびデジタル出力信号に変換されてもよい。
【0061】
いくつかの実施形態では、故障状態は、障害が発生している状況を指してもよい。いくつかの実施形態では、障害は、全ボード障害であってもよい。全ボード障害は、スプリッタボード１２０への電源がなく、すべての出力がないときであってもよい。いくつかの実施形態では、障害は、単一構成要素障害であってもよい。単一構成要素障害は、スプリッタボード１２０の構成要素が故障した場合であってもよい。例えば、変換器１６０ａまたは変換器１６０ｂが故障する。
【0062】
アクティブ状態にあるとき、バイパスリレー１３１ｂは第１の状態にあってもよく、その状態でバイパスリレー１３１ｂは入力信号ＩＳ２を変換器１６０ｂに向ける。故障状態にあるとき、バイパスリレー１３１ｂは第２の状態にあってもよく、その状態でバイパスリレー１３１ｂは入力信号ＩＳ２を出力リレー１３２ｂに向け、変換器１６０ｂを迂回する。
【0063】
トレース１４０ｂは、バイパスリレー１３１ｂを変換器１６０ｂに接続してもよい。いくつかの実施形態では、図示しないが、スプリッタボード１２０は、バイパスリレー１３１ｂと変換器１６０ｂとの間に電子機器または他の構成要素を含んでもよい。例えば、スプリッタボード１２０は、変換器１６０ｂで受信される前の信号を増幅するために、入力リレー１３６ｂと変換器１６０ｂとの間に増幅器を含んでもよい。
【0064】
変換器１６０ｂは、入来信号を分割し、入来信号をあるフォーマット（例えば、デジタルまたはアナログ）から別のフォーマット（例えば、デジタルまたはアナログ）に変換するように構成されてもよい。例えば、変換器１６０ｂは、２つの機能、すなわち、アナログ－デジタル変換（ＡＤＣ）およびデジタル－アナログ変換（ＤＡＣ）からなっていてもよい。変換器１６０ｂは、入力信号ＩＳ２をアナログからデジタルに、またはデジタルからアナログに変換してもよい。例えば、変換器１６０ｂは、入力信号ＩＳ２を第１の部分および第２の部分に分割してもよい。変換器１６０ｂは、入力信号の両方の部分をアナログ信号からデジタル信号に変換してもよい。アクティブ状態において、変換器１６０ｂは、デジタル信号の第１の部分およびデジタル信号の第２の部分をマイクロプロセッサ１８０に提供してもよい。マイクロプロセッサ１８０は、デジタル信号の第１の部分に較正因子を掛けるように構成されてもよい。較正因子がデジタル信号の第１の部分に掛けられた後、マイクロプロセッサ１８０は、デジタル信号の第１の部分を変換器１６０ｂに戻してもよく、変換器１６０ｂは、デジタル信号をアナログ信号に戻すように変換してもよい（ただし、アナログ信号に戻すように変換されるデジタル信号には較正因子が掛けられている）。アナログ信号は、出力のためにトレース１４５ｂを介してリレー１３２ｂに提供されてもよい。図示しないが、変換器１６０ｂは、複数の出力信号ＯＳｎを提供してもよい。いくつかの実施形態では、変換器１６０ｂは、複数のデジタル出力信号を複数のマイクロプロセッサ１８０に向けてもよい。
【0065】
図示のように、トレース１７０は、変換器１６０ｂをマイクロプロセッサ１８０に接続してもよい。トレース１７０は、マイクロプロセッサ１８０との間で情報を通信してもよい。トレース１７０は、変換器１６０ｂとの間で情報を通信してもよい。いくつかの実施形態では、マイクロプロセッサ１８０は、変換器１６０ｂと通信し、および／または変換器１６０ｂを制御するように構成されてもよい。例えば、マイクロプロセッサ１８０は、変換器１６０ｂ、入力リレー１３６ｂ、バイパスリレー１３１ｂ、および出力リレー１３２ｂのうちの１つまたは複数のロジックを制御するファームウェアを実行するように構成されてもよい。いくつかの実施形態では、マイクロプロセッサ１８０は、すべての信号を読み取って制御するように構成されてもよく、その結果、マイクロプロセッサ１８０は、故障検出モジュール１９０ｂにロジックおよび機能を提供してもよい。
【0066】
変換器１６０ｂは、故障検出モジュール１９０ｂを含んでもよい。故障検出モジュール１９０ｂは、変換器１６０ｂがアクティブ状態にあるかどうかをチェックするように構成された回路を表してもよい。故障検出モジュール１９０ｂは、マイクロプロセッサ１８０によって読み取られ制御されてもよい。故障検出モジュール１９０ｂは、さまざまなやり方で故障を検出するように構成されてもよい。いくつかの実施形態では、故障検出モジュール１９０ｂは、一般的なリレーロジックを使用して故障を検出してもよい。例えば、バイパスリレー１３１ｂは、スプリッタボード１２０に供給されている電源があるとき、通電切替位置（例えば、第１の状態）にあってもよい。電源がない場合、バイパスリレー１３１ｂは電源切断されてもよく（例えば、第２の状態）、バイパスリレー１３１ｂからの出力は故障信号１３５ｂに切り替わってもよい。いくつかの実施形態では、電源障害中に、スプリッタボード１２０上のすべての変換器（例えば、変換器１６０ａ、変換器１６０ｂ、変換器１６０ｎなど）は故障状態に切り替わってもよい。いくつかの実施形態では、マイクロプロセッサ１８０の組込みコードロジックが、個別の変換器回路障害を検出するために使用されてもよい。例えば、いくつかの変換器（例えば、変換器１６０ｂ）はレジスタを含んでもよく、これはアクティブな変換中に変化することができる。マイクロプロセッサ１８０は、レジスタが漸進的に変化していることを保証するためにレジスタをチェックしてもよい。
【0067】
いくつかの実施形態では、変換器１６０ｂは、デジタル入力／出力を含んでもよい。このような実施形態では、変換器１６０ｂは、デジタル出力を生成するように構成されてもよい。アクティブ状態にある場合、信号はハイであることができる。変換器１６０ｂが故障した場合、信号はローになる。
【0068】
故障状態において、変換器１６０ｂからマイクロプロセッサ１８０への通信が故障する。その代わりに、バイパスリレー１３１ｂは、故障信号１３５ｂを出力リレー１３２ｂに出力してもよい。出力リレー１３２ｂは、故障信号１３５ｂを受信し、出力信号ＯＳ２を出力するように構成されてもよい。
【0069】
いくつかの実施形態では、出力リレー１３２ｂおよび入力リレー１３６ｂは、論理リレーを表してもよい。例えば、いくつかの実施形態では、出力リレー１３２ｂおよび入力リレー１３６ｂは、単一の多投物理リレーを表してもよい。いくつかの実施形態では、出力リレー１３２ｂおよび入力リレー１３６ｂは、共通のコイル回路を有する別個のリレーを表してもよい。いくつかの実施形態では、出力リレー１３２ｂおよび入力リレー１３６ｂは、個別のコイル回路のソフトウェア制御を有する別個のリレーを表してもよい。
【0070】
図示のように、アクティブ状態にあるとき、変換器１６０ｂは、トレース１７０を介してマイクロプロセッサ１８０にデジタル信号を出力する。マイクロプロセッサ１８０は、入力デジタル信号に基づいて１つまたは複数のデジタル信号を出力してもよい。例えば、図示のように、マイクロプロセッサ１８０は、ポート１８５を通じてトレース１８４によってサーバ１９９にデジタル信号を出力してもよい。いくつかの実施形態では、マイクロプロセッサ１８０は、サーバ１９９にデジタル信号を提供する前に、デジタル信号を暗号化してもよい。いくつかの実施形態では、マイクロプロセッサ１８０はまた、コネクタ１９６を通じてトレース１９５によって専用コントローラにデジタル信号を出力してもよい。いくつかの実施形態では、マイクロプロセッサ１８０はまた、補助ボード（図示せず）をスプリッタボード１２０に接続するポート１８３を通じてトレース１８２によって補助ボードにデジタル信号を出力してもよい。いくつかの実施形態では、ポート１８３は、スプリッタボード１２０を補助ボードに接続するための１つまたは複数のワイヤを含んでもよい。いくつかの実施形態では、信号は、補助ボードに提供される前にマイクロプロセッサ１８０によって暗号化および／または認証されてもよい。補助ボードが特定の順序でデイジーチェーン接続され得るように、見当合わせが要求されてもよい。
【0071】
スプリッタボード１２０が構成要素の複数のセット（例えば、ａ－構成要素およびｂ－構成要素）を含む場合、マイクロプロセッサ１８０は、変換器１６０ａおよび変換器１６０ｂの両方からデジタル出力を受信してもよい。いくつかの実施形態では、変換器１６０ａまたは変換器１６０ｂのいずれかが故障した場合などに、マイクロプロセッサ１８０は、依然としてアクティブ状態にある変換器からデジタル出力を受信してもよい。変換器１６０ａおよび変換器１６０ｂの両方がアクティブ状態にあるとき、マイクロプロセッサ１８０は、変換器１６０ａおよび変換器１６０ｂの両方からのデータを集約してもよい。例えば、マイクロプロセッサ１８０は、変換器１６０ａからのデジタル出力を変換器１６０ｂからのデジタル出力と集約してもよい。このような実施形態では、マイクロプロセッサ１８０は、ポート１８５を通じてトレース１８４によってサーバ１９９に、集約されたデータを提供してもよい。同様に、マイクロプロセッサ１８０は、コネクタ１９６を通じてトレース１９５によって専用コントローラに、集約されたデータを提供し、ポート１８３を通じてトレース１８２によって補助ボードにデジタル信号を提供してもよい。
【0072】
いくつかの実施形態では、スプリッタボード１２０は、内部較正回路をさらに含んでもよい。内部較正回路は、較正リレー１４１、較正デバイス１４２、および較正信号１４３を含む。いくつかの状況では、スプリッタボード１２０上の１つまたは複数の変換器（例えば、変換器１６０ａおよび／または変換器１６０ｂ）を較正することが必要または有用であり得る。例えば、変換器１６０ａおよび／または変換器１６０ｂのＡＤＣが較正されてもよい。較正プロセス中に、入力信号ＩＳ１および／またはＩＳ２は切断されてもよく、変換器１６０ａおよび／または変換器１６０ｂは較正状態に置かれてもよい。例えば、図示のように、入力信号ＩＳ１は入力リレー１３６ａに提供されてもよく、これはトレース１３７ａを介して較正リレー１４１に入力信号を渡してもよい。同様に、入力信号ＩＳ２は入力リレー１３６ｂに提供されてもよく、これはトレース１３７ｂを介して較正リレー１４１に入力信号を渡してもよい。
【0073】
説明を簡単にするため、以下の記載は、ａ－構成要素に対する較正のみを説明する。当業者は理解するように、このようなプロセスはまた、ｂ－構成要素に対して、またはより一般的には、スプリッタボード１２０のｎ－構成要素に対して、実行可能である。
【0074】
較正デバイス１４２は、変換器１６０ａを較正するように構成されてもよい。較正デバイス１４２は、較正デバイス１４２のＡＤＣを較正するために使用され得る複数の信号を含んでもよい。いくつかの実施形態では、較正信号は、低基準信号ＬＲＳおよび高基準信号ＨＲＳを含んでもよい。ＬＲＳは最低の期待されるアナログ信号を表してもよく、ＨＲＳは最高の期待されるアナログ信号を表してもよい。基準信号の数は入力信号の線形性に応じて変わり得る。較正デバイス１４２は、較正リレー１４１に較正信号１４３を出力してもよい。いくつかの実施形態では、マイクロプロセッサ１８０は、較正信号１４３をＬＲＳからＨＲＳに、またはＨＲＳからＬＲＳに変更するためのロジックを含んでもよい。マイクロプロセッサ１８０は、出力較正信号が所望のＡＤＣに送られるように較正リレー１４１を制御してもよい。このようにして、較正回路は、測定される信号が正しい値を正確に反映することを保証し得る。
【0075】
図２は、例示的実施形態による、スプリッタボード２００を示すブロック図である。スプリッタボード２００は、スプリッタボード１２０に類似したアーキテクチャを有してもよい。スプリッタボード２００がスプリッタボードと共通して有する構成要素を容易に示すため、同じ参照番号が使用されている。
【0076】
スプリッタボード２００は、補助ボードのチェーン内の第１の、または１次ボードを表してもよい。例えば、スプリッタボード２００は、ポート１８３を介して補助ボードからデータを集積し、ポート１８５を介してサーバ１９９にデータを通信するように構成されてもよい。いくつかの実施形態では、サーバ１９９は、スプリッタボード２００に入力および命令を提供してもよい。いくつかの実施形態では、サーバ１９９は、スプリッタボード２００を介して補助ボードのうちのいずれかに入力および命令を提供してもよい。スプリッタボード２００はトレース１８４およびポート１８５を通じてのみサーバ１９９に接続され得るという点で、スプリッタボード２００はスプリッタボード１２０とは異なってもよい。スプリッタボード２００は１つのポート１８３のみを含んでもよい。
【0077】
換言すれば、スプリッタボード２００は専用のホストスプリッタボードであり得るのに対して、スプリッタボード１２０は、ホストスプリッタボードおよび補助スプリッタボードの両方の機能を含んでもよい。
【0078】
図３は、例示的実施形態による、補助ボード３００を示すブロック図である。補助ボード３００は、スプリッタボード１２０に類似したアーキテクチャを有してもよい。補助スプリッタボード３００がスプリッタボード１２０と共通して有する構成要素を容易に示すため、同じ参照番号が使用されている。
【0079】
補助ボード３００は、適用可能な場合には他のボードに、または複数の他の補助ボードに、連結の機能を提供してもよい。前述したように、スプリッタボード２００またはスプリッタボード１２０に直接接続された第１の補助ボードとともに、複数の補助ボードがデイジーチェーン接続されてもよい。
【0080】
図示のように、補助ボード３００は、サーバ１９９に直接接続されなくてもよい。その代わりに、補助ボード３００がポート１８３およびポート１８７を通じてそれぞれ２つの他のボードに接続するように、補助ボード３００は構成されてもよい。例えば、補助ボード３００が一連の補助ボードにおける第１の補助ボードである場合、ポート１８３またはポート１８７のいずれかがスプリッタボード２００に接続される。残りのポート（ポート１８３またはポート１８７）は、別の補助ボードに接続されてもよい。いくつかの実施形態では、スプリッタボード２００または別の補助ボードと接続して使用される場合、補助ボード３００は、ボードの使用を許可されるために認証されてもよい。補助ボード３００は、ポート１８７を介してスプリッタボード２００または別の補助ボードに連結してもよい。補助ボード３００はまた、ポート１８３を介して別の補助ボードに連結してもよい。
【0081】
図４は、例示的実施形態による、デイジーチェーン構成（ｄａｉｓｙ ｃｈａｉｎ ｃｏｎｆｉｇｕｒａｔｉｏｎ）４００で配置されたスプリッタボード１２０および補助ボード３００を示すブロック図である。
【0082】
図示のように、スプリッタボード１２０のポート１８３は、補助ボード３００のポート１８７に接続されてもよい。いくつかの実施形態では、ポート１８３は、以下のものに限定されないが、ユニバーサルシリアルバス（ＵＳＢ）、シリアル、Ｍｏｄｂｕｓ、イーサネット、または他の周知の通信手段などの任意の手段を通じてポート１８７に接続されてもよい。これに応じて、補助ボード３００からの出力はスプリッタボードに提供されてもよい。
【0083】
ホストスプリッタボード１２０は、補助ボード３００からサーバ１９９に出力を提供してもよい。スプリッタボードは、ポート１８５を通じてサーバ１９９に接続されてもよい。いくつかの実施形態では、ポート１８５は、以下のものに限定されないが、ＵＳＢ、シリアル、Ｍｏｄｂｕｓ、イーサネット、または他の周知の通信手段などの任意の手段を通じてサーバ１９９に接続されてもよい。図示のように、補助ボード３００からの入力は、トレース１８２を介してマイクロプロセッサ１８０に提供されてもよい。いくつかの実施形態では、マイクロプロセッサ１８０は、補助ボード３００からサーバ１９９に信号を単に渡してもよい。いくつかの実施形態では、マイクロプロセッサ１８０は、補助ボード３００からの信号を、他の補助ボードからの任意の他の入力信号またはホストスプリッタボード１２０によって生成された信号と集約してもよい。
【0084】
図５は、例示的実施形態による、スプリッタボード１２０がアクティブ状態にあるときのスプリッタボード１２０を示すブロック図である。
【0085】
説明を簡単にするため、スプリッタボード１２０を通る信号の経路が強調されている。アクティブ状態において、入力信号ＩＳ１は、リレー１３６ａを通り、トレース１３８ａを介してバイパスリレー１３１ａに流れる。リレー１３６ａは電源切断位置にある。マイクロプロセッサ１８０によって命令されると、変換器１６０ａが較正されるべきときなどに、リレー１３６ａは通電されてもよい。電源切断位置にあるとき、信号は、リレー１３６ａを通り、トレース１３８ａを介してバイパスリレー１３１ａに渡ってもよい。バイパスリレー１３１ａは、通電位置で示されている。通電されると、信号は、リレー１３６ａのアクティブ回路を通って変換器１６０ａに渡される。いくつかの実施形態では、バイパスリレー１３１ａのアクティブ回路は、増幅などの信号調整を含んでもよい。変換器１６０ａは、入力信号を分割し、分割された入力信号をデジタル信号に変換する。例えば、変換器１６０ａのＡＤＣは、アナログ入力信号をデジタル信号に変換してもよい。分割されたデジタル入力信号は、トレース１７０を介してマイクロプロセッサ１８０に提供される。マイクロプロセッサ１８０は、信号を解釈し、１つまたは複数の出力（例えば、サーバ１９９、コントローラ１０１など）に命令を送ってもよい。いくつかの実施形態では、マイクロプロセッサ１８０は、信号の精度を保証するために第１のデジタル信号に較正因子を掛けてもよい。マイクロプロセッサ１８０は、較正されたデジタル信号を変換器１６０ａのＤＡＣに通信してもよい。変換器１６０ａは、較正されたデジタル信号をアナログ信号に変換してもよい。変換器１６０ａは、トレース１４５ａを介して出力リレー１３２ａにアナログ信号を出力してもよい。アナログ信号は、ＯＳ１を介して外部デバイスに利用可能であってもよい。
【0086】
同様に、入力信号ＩＳ２は、リレー１３６ｂを通り、トレース１３８ｂを介してバイパスリレー１３１ｂに流れる。リレー１３６ｂは電源切断位置にある。マイクロプロセッサ１８０によって命令されると、変換器１６０ｂが較正されるべきときなどに、リレー１３６ｂは通電されてもよい。電源切断位置にあるとき、信号は、リレー１３６ｂを通り、トレース１３８ｂを介してバイパスリレー１３１ｂに渡ってもよい。バイパスリレー１３１ｂは、通電位置で示されている。通電されると、信号は、リレー１３６ｂのアクティブ回路を通って変換器１６０ｂに渡される。いくつかの実施形態では、バイパスリレー１３１ｂのアクティブ回路は、増幅などの信号調整を含んでもよい。変換器１６０ｂは、入力信号を分割し、分割された入力信号をデジタル信号に変換する。例えば、変換器１６０ｂのＡＤＣは、アナログ入力信号をデジタル信号に変換してもよい。分割されたデジタル入力信号は、トレース１７０を介してマイクロプロセッサ１８０に提供される。マイクロプロセッサ１８０は、信号を解釈し、１つまたは複数の出力（例えば、サーバ１９９、コントローラ１０１など）に命令を送ってもよい。いくつかの実施形態では、マイクロプロセッサ１８０は、信号の精度を保証するために第１のデジタル信号に較正因子を掛けてもよい。マイクロプロセッサ１８０は、較正されたデジタル信号を変換器１６０ｂのＤＡＣに通信してもよい。変換器１６０ｂは、較正されたデジタル信号をアナログ信号に変換してもよい。変換器１６０ｂは、トレース１４５ｂを介して出力リレー１３２ｂにアナログ信号を出力してもよい。アナログ信号は、ＯＳ２を介して外部デバイスに利用可能であってもよい。
【0087】
いくつかの実施形態では、マイクロプロセッサ１８０は、変換器１６０ａおよび変換器１６０ｂからのデジタル信号をサーバ１９９への送信のために集約してもよい。いくつかの実施形態では、マイクロプロセッサ１８０は、送信前に出力信号を暗号化してもよい。
【0088】
図６Ａは、例示的実施形態による、スプリッタボード１２０が故障状態にあるときのスプリッタボード１２０を示すブロック図である。
【0089】
説明を簡単にするため、スプリッタボード１２０を通る信号の経路が強調されている。
【0090】
いくつかの実施形態では、図６Ａに示されるもののように、故障状態は、ボード電源の喪失による全ボード障害によって引き起こされ得る。スプリッタボード１２０のいくつかの構成要素は、動作するために電源を必要とする。例えば、マイクロプロセッサ１８０、変換器１６０ａ、１６０ｂ、ならびにリレー１３６ａ、１３６ｂ、１３１ａ、１３１ｂ、１３２ａ、および１３２ｂは通常、動作するために電源を必要とする。
【0091】
故障状態にあるとき、入力リレー１３６ａは、トレース１３８ａを介してバイパスリレー１３１ａに信号を通過させてもよい。電源障害中に、バイパスリレー１３１ａは、電源切断位置に戻ってもよい。電源切断位置において、入力信号は、出力リレー１３２ａに直接渡された後、出力ＯＳ１に渡されてもよい。換言すれば、電源障害中に、すべての入力がアクティブ回路を迂回してもよい。元の入力信号ＩＳ１は、出力ポートＯＳ１で利用可能であってもよい。このようにして、元の入力信号を必要とするスプリッタボード１２０の外部の下流プロセスは、中断なしに継続してもよい。その間、通常はポート１８３、１８５、１８７を介して出力されるデジタル出力は、電源が回復されるまで利用可能でない。
【0092】
同様に、入力リレー１３６ｂは、トレース１３８ｂを介してバイパスリレー１３１ｂに信号を通過させてもよい。電源障害中に、バイパスリレー１３１ｂは、電源切断位置に戻ってもよい。電源切断位置において、入力信号は、出力リレー１３２ｂに直接渡された後、出力ＯＳ２に渡されてもよい。換言すれば、電源障害中に、すべての入力がアクティブ回路を迂回してもよい。元の入力信号ＩＳ２は、出力ポートＯＳ２で利用可能であってもよい。このようにして、元の入力信号を必要とするスプリッタボード１２０の外部の下流プロセスは、中断なしに継続してもよい。その間、通常はポート１８３、１８５、１８７を介して出力されるデジタル出力は、電源が回復されるまで利用可能でない。
【0093】
図６Ｂは、例示的実施形態による、スプリッタボード１２０が故障状態にあるときのスプリッタボード１２０を示すブロック図である。
【0094】
説明を簡単にするため、スプリッタボード１２０を通る信号の経路が強調されている。
【0095】
いくつかの実施形態では、図６Ｂに示されるもののように、故障状態は、スプリッタボード１２０上の単一の構成要素が故障することによって引き起こされ得る。図示のように、ａ－構成要素のセットが障害を受け得る。例えば、変換器１６０ａ、リレー１３６ａ、バイパスリレー１３１ａ、またはリレー１３２ａのうちの１つが故障した可能性がある。これに応じて、入力信号ＩＳ１は故障状態にあり得る一方、入力信号ＩＳ２はアクティブ状態にあり得る。このような実施形態では、入力ＩＳ１のためのバイパスリレー１３１ａおよび出力リレー１３２ａは上記の図６Ａで説明したように挙動してもよく、すべてのアクティブ回路を迂回し、入力を出力ポートＯＳ１に向ける。バイパスリレー１３１ｂおよび出力バイパスリレー１３２ｂは、図５とともに上記で説明したように、アクティブ状態に留まってもよい。
【0096】
構成要素障害の場合、構成要素が故障した回路のみが、バイパス回路を通してリダイレクトされる。例えば、変換器１６０ａが故障した場合、入力信号は、「ａ」バイパス回路を通して渡される。構成要素障害は、故障検出モジュール１９０ａおよび１９０ｂを通じて監視されてもよい。例えば、故障検出モジュール１９０ａは、変換器１６０ａまたは他の構成要素がアクティブ状態にあることを保証するために連続的または継続的にチェックしてもよい。
【0097】
故障検出モジュール１９０ａは、マイクロプロセッサ１８０によって読み取られ制御されてもよい。いくつかの実施形態では、マイクロプロセッサ１８０は、一般的なリレーロジックを使用して故障を検出してもよい。例えば、スプリッタボード１２０への電源があるとき、バイパスリレー１３１ａは（図１に示すもののような）通電切替位置にあってもよい。電源がない場合、バイパスリレー１３１ａは電源切断されてもよく、バイパスリレー１３１ａからの出力は、故障信号１３５ａに切り替えられてもよい。電源障害中に、すべての変換器１６０ａ～１６０ｎは故障状態に戻る。いくつかの実施形態では、マイクロプロセッサ１８０は、個別の変換器回路障害を検出するために組込みコードロジックを利用してもよい。例えば、変換器１６０ａは、アクティブな変換中に変化するレジスタを含んでもよい。マイクロプロセッサ１８０は、レジスタが漸進的に変化していることを保証するためにレジスタをチェックしてもよい。別の例では、変換器１６０ａがデジタル入力／出力を含む場合、デジタル信号が出力されることができる。アクティブな場合、信号はハイであることができ、変換器が故障した場合、信号はローになる。
【0098】
図７は、例示的実施形態による、較正プロセスを受けているスプリッタボード１２０を示すブロック図である。
【0099】
スプリッタボード１２０は、較正プロセス中であっても、下流プロセスへのアナログ出力を維持することができる。図示のように、変換器１６０ａは、較正プロセスを受けてもよい。較正プロセス中に、バイパスリレー１３１ａは、入力信号ＩＳ１が変換器１６０ａに送られないように、状態を切り替えてもよい。いくつかの実施形態では、状態を切り替える前に、変換器１６０ａは入力信号ＩＳ１をバッファリングしてもよい。その代わりに、較正デバイス１４２に対する信号が、変換器１６０ａのＡＤＣを較正するために使用されてもよい。さらに、変換器１６０ａのＤＡＣは、プロセス信号が途絶しないように、較正中に、バッファリングされたアナログ出力信号を出力してもよい。較正リレー１４１は、較正デバイス１４２からの信号がバイパスリレー１３１ａを通じて変換器１６０ａのＡＤＣに送られるように活性化されてもよい。
【0100】
図示のように、較正信号は、較正プロセス中に入力信号ＩＳ１と同じ構成要素を通って流れてもよい。いくつかの実施形態では、プロセス信号はまた、変換器１６０ａのＡＤＣを通って流れてもよい。較正の完了後、マイクロプロセッサ１８０は、変換器１６０ａのＤＡＣをリアルタイム出力に戻してもよい。マイクロプロセッサ１８０はさらに、較正リレー１４１をその元の状態に戻してもよい。マイクロプロセッサ１８０はさらに、入力リレー１３６ａをその以前の状態に戻し、入力信号を変換器１６０ａのＡＤＣに戻してもよい。
【0101】
いくつかの実施形態では、較正信号が元の入力信号ＩＳ１と同じ回路に従い得るように、較正信号は、バイパスリレー１３１ａを通じて向けられてもよい。例えば、入力リレー１３６ａとバイパスリレー１３１ａとの間またはバイパスリレー１３１ａと変換器１６０ａとの間に入力信号の増幅がある場合、較正信号は、同じ回路を通って渡されてもよい。一般に、較正デバイス１４２は、較正リレー１４１を介してスプリッタボード１２０の任意の変換器を較正するように構成されてもよく、較正リレー１４１は、他の変換器の他のＡＤＣに較正信号を向けてもよい。
【0102】
さらに、較正デバイス１４２は、スプリッタボード１２０の構成要素であるように示されているが、当業者は認識するように、いくつかの実施形態では、較正デバイス１４２はスプリッタボード１２０の外部にあってもよい。
【0103】
図８は、例示的実施形態による、較正プロセスを受けているスプリッタボード８００を示すブロック図である。
【0104】
スプリッタボード８００は、上記のスプリッタボード１２０と同様に構成されてもよい。図８に示す例では、スプリッタボード８００は、較正バイパス８０２をさらに含んでもよい。較正バイパス８０２は、入力信号ＩＳ１をアナログ出力信号ＯＳ１に接続してもよい。
【0105】
較正中に、バイパスリレー１３１ａは、入力信号ＩＳ１が較正バイパス８０２を介して出力リレー１３２ａに直接送られるように状態を切り替えてもよい。出力リレー１３２ａは、入力信号ＩＳ１が出力ポートＯＳ１に向けられるように状態を切り替えてもよい。較正リレー１４１は、較正デバイス１４２からの信号がバイパスリレー１３１ａを通じて変換器１６０ａのＡＤＣに送られ得るように活性化されてもよい。較正デバイス１４２からの信号は、ＡＤＣを較正するために使用されてもよい。
【0106】
較正後、較正リレー１４１は、その以前の状態に戻されてもよい。バイパスリレー１３１ａは、その以前の状態に戻され、入力信号ＩＳ１を変換器１６０ａのＡＤＣに戻してもよい。このようにして、スプリッタボード８００は、途絶なしにアナログ出力を維持することができる。
【0107】
図９は、例示的実施形態による、スプリッタボード９００を示すブロック図である。図示のように、スプリッタボード９００は、スプリッタボード１２０と同様に構成されてもよい。スプリッタボード９００は、２つのＡＤＣチャネルＣ１およびＣ２を含む変換器９６０ａを含んでもよい。較正デバイス１４２は、トレース１４６を通じて変換器９６０ａのＡＤＣチャネルＣ１に接続されてもよい。較正デバイス１４２は、トレース１５１を通じて変換器９６０ｂのＡＤＣチャネルＣ２に接続されてもよい。いくつかの実施形態では、チャネルＣ１は、同じＡＤＣチップ上にあっても、異なるＡＤＣチップ上にあってもよい。
【0108】
チャネルＣ２は、定期的に較正されてもよい。例えば、チャネルＣ２は、毎時、毎日、毎週、または任意の所望の間隔で較正されてもよい。いくつかの実施形態では、較正パラメータがマイクロプロセッサ１８０によって記憶される。マイクロプロセッサ１８０は、現在の較正値を以前に記憶された較正値と比較してもよい。現在の較正値が記憶された較正値と所定量だけ異なるとき、マイクロプロセッサ１８０は、ＡＤＣチャネルＣ１に対する新たな較正パラメータを書き込んでもよい。このようなプロセス、すなわち新たな較正パラメータの書き込みは、出力信号ＯＳの顕著な途絶なしに行うことができる。
【0109】
図１０は、例示的実施形態による、スプリッタボード１０００を示すブロック図である。スプリッタボード１０００は、スプリッタボード１２０のものに類似した構成要素を含んでもよい。スプリッタボード１０００は、スプリッタボード１０００が別個の較正回路なしに較正を実行することができる点でスプリッタボード１２０とは異なる。
【0110】
図示のように、スプリッタボード１２０の較正回路はスプリッタボード１０００から除去されている。スプリッタボード１０００を較正するため、入力信号、例えばＩＳ１および／またはＩＳ２は、スプリッタボード１０００から切断されてもよい。入力信号が接続される場所で、較正デバイス（図示せず）がスプリッタボード１０００に接続されてもよい。そして、較正デバイスは変換器１６０ａおよび／または変換器１６０ｂを較正してもよい。較正後、較正デバイスはスプリッタボード１０００から切断されてもよく、入力信号が再接続されてもよい。
【0111】
図１１Ａは、例示的実施形態による、マザーボード１１００を示すブロック図である。マザーボード１１００は、他の回路ボードおよび構成要素がそれに接続されることを可能にする回路ボードを表してもよい。マザーボード１１００は、プロセッサボードから取得される信号を入力および出力するように構成されてもよい。プロセッサボードは、信号を処理し、処理された信号をマザーボード１１００に出力する回路ボードまたは構成要素を指してもよい。
【0112】
図示のように、マザーボード１１００は、構成要素の複数のセットを含んでもよい。例えば、マザーボード１１００は、わずか１セットの構成要素またはｎセットまでの構成要素を含んでもよい。例えば、マザーボード１１００は、複数の入力信号ＩＳ１．．．ＩＳｎを受信するように構成されてもよく、複数の出力信号ＯＳ１．．．ＯＳｎを出力してもよい。
【0113】
マザーボード１１００は、電源入力をＶ＋およびＶ－で受信するように構成されてもよい。マザーボード１１００は、故障保護を提供するように構成されてもよく、その結果、ドータボード（例えば、図１２に示す）なしに、入力信号ＩＳ１が出力ＯＳ１に通過されてもよい。
【0114】
図示のように、マザーボード１１００は、見当合わせピンＡ、Ｂ、Ｃ、およびＤと、スイッチ１１２０と、入力リレー１１３０と、出力リレー１１３５とを含んでもよい。スイッチ１１２０は、電子回路によって制御されてもよい。スイッチ１１２０は、ドータボードが所定の位置にないとき、開位置にあってもよい。スイッチ１１２０は、ドータボードが所定の位置にあるとき、閉位置にあってもよい。図１１Ａに示すもののように、ドータボードが所定の位置にないとき、マザーボード１１００は故障状態にあってもよい。したがって、スイッチ１１２０は、図１１Ａでは開位置にあるように示されている。故障位置では、入力リレー１１３０および出力リレー１１３５は、電源切断されてもよい。このようにして、入力信号ＩＳ１は、出力信号ＯＳ１に直接渡される。
【0115】
図１１Ｂは、例示的実施形態による、マザーボード１１００を示すブロック図である。図示のように、マザーボード１１００はアクティブ状態にある。マザーボード１１００は、ドータボードがマザーボード１１００に接続されているとき、アクティブ状態にあってもよい。ドータボードが検出されると、スイッチ１１２０は閉位置に移動されてもよい。スイッチ１１２０が閉じられると、リレー１１３０に通電するために電源が印加されてもよい。通電されると、入力リレー１１３０は、入力信号ＩＳ１を転送パッド１１１６に渡してもよい。転送パッド１１１６は、入力信号ＩＳ１をマザーボード１１００からドータボードに転送し、または渡すように構成される。さらに、アクティブ状態において、出力リレー１１３５に通電するために電源が印加されてもよい。出力リレー１１３５は、出力パッド１１１８と通信してもよい。出力パッド１１１８は、ドータボードからの出力信号を受信するように構成されてもよい。出力パッド１１１８で受信された出力信号は、出力リレー１１３５を通され、出力信号ＯＳ１として出力されてもよい。
【0116】
したがって、図１１Ａおよび図１１Ｂにわたって示すように、ドータボードが所定の位置にあるとき、マザーボード１１００はアクティブ状態にあり、入力信号はドータボードを通して送られてもよい。ドータボードが所定の位置にないとき、マザーボード１１００は故障状態にあり、元の入力信号が出力に送られる。
【0117】
図１２は、例示的実施形態による、ドータボード１２００を示すブロック図である。図示のように、ドータボード１２００は、マザーボード１１００の見当合わせピンＡ、Ｂ、Ｃ、およびＤとそれぞれインタフェースするように構成された見当合わせピンＡ、Ｂ、Ｃ、およびＤを含んでもよい。ドータボード１２００は、スプリッタボード１２０と同様に構成されてもよく、スプリッタボード１２０の特定の使用例を表してもよい。ドータボード１２００は、入力パッド１２１５および出力パッド１２１７を含む。例えば、ドータボード１２００が所定の位置にあるとき、入力信号ＩＳ１は転送パッド１１１６でマザーボード１１００から入力パッド１２１５に渡されてもよい。同様に、出力信号は、出力パッド１２１７でドータボード１２００から、出力パッド１１１８でマザーボード１１００に渡されてもよい。
【0118】
図１３は、例示的実施形態による、スプリッタボードを動作させる方法１３００を示す流れ図である。方法１３００は、ステップ１３０２で開始してもよい。説明を簡単にするため、以下の動作は、構成要素の単一のセットとともに説明される。当業者は理解するように、プロセスは、構成要素の各セットと、構成要素のそのそれぞれのセットに提供される各入力信号とについて繰り返されてもよい。
【0119】
ステップ１３０２で、マイクロプロセッサ１８０は、スプリッタボードのためのファームウェアを初期化してもよい。例えば、マイクロプロセッサ１８０は、ブートプロセスを実行してもよく、その間にマイクロプロセッサ１８０は、故障が存在するかどうかを判定するために各構成要素の状態をチェックしてもよい。
【0120】
ステップ１３０４で、マイクロプロセッサ１８０は、故障条件が存在するかどうかを判定する。いくつかの実施形態では、マイクロプロセッサ１８０は、完全ボード障害または構成要素障害があるかどうかを判定してもよい。
【0121】
ステップ１３０４で、故障条件があるとマイクロプロセッサ１８０が判定した場合、方法１３００はステップ１３０６に進む。ステップ１３０６で、マイクロプロセッサ１８０は、故障を解決する。一方、ステップ１３０４で、故障条件がないとマイクロプロセッサ１８０が判定した場合、方法１３００はステップ１３０８に進む。
【0122】
ステップ１３０８で、マイクロプロセッサ１８０は、サーバ１９９との通信を確立する。例えば、スプリッタボードは、ポート１８５を通じてサーバ１９９に接続されてもよい。いくつかの実施形態では、ポート１８５は、以下のものに限定されないが、ＵＳＢ、シリアル、Ｍｏｄｂｕｓ、イーサネット、または他の周知の通信手段などの任意の手段を通じてサーバ１９９に接続されてもよい。
【0123】
【0124】
ステップ１３１２で、マイクロプロセッサ１８０は、すべての入力信号を接続してもよい。いくつかの実施形態では、構成要素の各セットは各々、それに関連付けられた入力信号の別個のセットを含んでもよい。例えば、ａ－構成要素は、入力信号ＩＳ１の第１のセットを含んでもよい。マイクロプロセッサ１８０は、すべての入力信号をそれぞれの入力リレーに接続してもよい。例えば、入力信号ＩＳ１は、バイパスリレー１３１ａに接続されてもよい。同様に、入力信号ＩＳ２は、バイパスリレー１３１ｂに接続されてもよい。入力信号は、１つまたは複数のアナログ信号を表してもよい。
【0125】
ステップ１３１４で、マイクロプロセッサ１８０は、スプリッタボードが故障状態にあるかどうかを判定してもよい。故障状態は、障害が発生している状況を指してもよい。いくつかの実施形態では、障害は、全ボード障害であってもよい。全ボード障害は、スプリッタボードへの電源がなく、すべての出力がないときであってもよい。いくつかの実施形態では、障害は、単一構成要素障害であってもよい。単一構成要素障害は、スプリッタボードの構成要素が故障した場合であってもよい。例えば、変換器１６０ａまたは変換器１６０ｂが故障する。
【0126】
マイクロプロセッサ１８０は、変換器の故障検出モジュールを読み取ることによって、スプリッタボードが故障状態にあるかどうかを判定してもよい。例えば、マイクロプロセッサ１８０は、変換器１６０ａの故障検出モジュール１９０ａおよび変換器１６０ｂの故障検出モジュール１９０ｂを読み取ってもよい。故障検出モジュール１９０ａは、さまざまなやり方で故障を検出してもよい。いくつかの実施形態では、故障検出モジュール１９０ａは、一般的なリレーロジックを使用して故障を検出してもよい。例えば、バイパスリレー１３１ａは、スプリッタボード１２０に供給されている電源があるとき、通電切替位置（例えば、第１の状態）にあってもよい。電源がない場合、バイパスリレー１３１ａは電源切断されてもよく（例えば、第２の状態）、バイパスリレー１３１ａからの出力は故障信号１３５ａに切り替わってもよい。いくつかの実施形態では、電源障害中に、スプリッタボード１２０上のすべての変換器（例えば、変換器１６０ａ、変換器１６０ｂ、変換器１６０ｎなど）は故障状態に切り替わってもよい。いくつかの実施形態では、マイクロプロセッサ１８０の組込みコードロジックが、個別の変換器回路障害を検出するために使用されてもよい。例えば、いくつかの変換器（例えば、変換器１６０ａ）はレジスタを含んでもよく、これはアクティブな変換中に変化することができる。マイクロプロセッサ１８０は、レジスタが漸進的に変化していることを保証するためにレジスタをチェックしてもよい。
【0127】
ステップ１３１４で、スプリッタボードが故障状態にあるとマイクロプロセッサ１８０が判定した場合、方法１３００はステップ１３１６に進む。ステップ１３１６で、マイクロプロセッサ１８０は、警報プロトコルを開始してもよい。警報プロトコル中に、マイクロプロセッサ１８０は、入力信号にアクティブな信号回路を迂回させ、その信号の出力リレーに直接渡されてもよい。例えば、入力信号ＩＳ１は、図６Ａおよび図６Ｂとともに上記で図示および説明したもののように、出力信号ＯＳ１に直接進んでもよい。
【0128】
一方、ステップ１３１４で、スプリッタボードがアクティブ状態にあるとマイクロプロセッサ１８０が判定した場合、方法１３００はステップ１３１８に進む。ステップ１３１８で、マイクロプロセッサ１８０は、入力信号を変換のために変換器に向けてもよい。例えば、マイクロプロセッサ１８０は、入力信号ＩＳ１をアクティブ回路に向けてもよく、その結果、入力信号ＩＳ１は変換器１６０ａのＡＤＣ／ＤＡＣに到達する。
【0129】
ステップ１３２０で、変換器は、入力信号に対してデータ変換を実行してもよい。例えば、変換器１６０ａのＡＤＣは、入力信号ＩＳ１をアナログからデジタル信号に変換してもよい。図示しないが、マイクロプロセッサ１８０は、スプリッタボード内の故障を継続的にチェックしてもよい。ステップ１３０４および１３１４で実行される故障チェックは、マイクロプロセッサ１８０が故障状態をチェックし得るときの例である。
【0130】
ステップ１３２２で、変換器は、変換済み信号を２つ以上の出力信号に分割する。例えば、変換器１６０ａは、変換済み入力信号を、マイクロプロセッサ１８０に送られるべき第１の信号および第２の信号に分割してもよい。
【0131】
ステップ１３２４で、マイクロプロセッサ１８０は、第１の信号に較正因子を掛けてもよい。較正因子は、例えば、図１４Ａおよび図１４Ｂとともに以下で説明される動作に基づいて決定されてもよい。マイクロプロセッサ１８０は、掛けられた較正因子とともに、第１の信号を変換器１６０ａに戻るように送信してもよい。
【0132】
ステップ１３２６で、変換器１６０ａは、第１の信号をアナログ信号に戻すように変換してもよい。アナログ信号は、デジタル信号と、マイクロプロセッサ１８０によってデジタル信号に掛けられた較正因子とに基づく。
【0133】
ステップ１３２８で、スプリッタボードは、データ信号を出力してもよい。例えば、アナログ信号が、下流プロセスのために、スプリッタボードから出力リレー１３２ａを介して出力信号ＯＳ１として出力されてもよい。同様に、マイクロプロセッサ１８０は、分析のためにサーバ１９９にデジタル信号を出力してもよい。
【0134】
図１４Ａは、例示的実施形態による、スプリッタボードを較正する方法１４００を示す流れ図である。方法１４００は、図１～図３および図９とともに上記で説明したスプリッタボードを較正することに特に適用可能であり得る。説明を簡単にするため、以下の動作は、構成要素の単一のセットとともに説明される。当業者は理解するように、プロセスは、構成要素の各セットと、構成要素のそのそれぞれのセットに提供される各入力信号とについて繰り返されてもよい。方法１４００は、ステップ１４０２で開始してもよい。
【0135】
ステップ１４０２で、マイクロプロセッサ１８０は、較正ルーチンを初期化してもよい。いくつかの実施形態では、較正ルーチンは、サーバ１９９を通じて初期化されてもよい。いくつかの実施形態では、較正ルーチンは、ファームウェア内またはマイクロプロセッサ１８０上に存在してもよい。
【0136】
ステップ１４０４で、スプリッタボードは、出力ポート、例えばＯＳ１への信号を維持してもよく、変換器１６０ａのＡＤＣから信号を取り除いてもよい。例えば、マイクロプロセッサ１８０は、入力信号ＩＳ１が変換器１６０ａに送られないように、バイパスリレー１３１ａに状態を切り替えさせてもよい。その代わりに、較正デバイス１４２のための信号が、変換器１６０ａのＡＤＣを較正するために使用されてもよい。さらに、変換器１６０ａのＤＡＣは、バッファリングされたアナログ出力信号を出力してもよい。
【0137】
ステップ１４０６で、スプリッタボードは、変換器１６０ａのＡＤＣに較正信号をルーティングしてもよい。例えば、マイクロプロセッサ１８０は、較正リレー１４１を活性化して、較正デバイス１４２からの信号がバイパスリレー１３１ａを通じて変換器１６０ａのＡＤＣへ送られるようにしてもよい。
【0138】
ステップ１４０８で、スプリッタボードは、変換器１６０ａのＡＤＣを較正してもよい。いくつかの実施形態では、適切な信号が順に逐次的に変換器１６０ａのＡＤＣに向けられてもよい。例えば、ゼロおよびスパン信号（ＬＲＳおよびＨＲＳ）である。較正定数が、マイクロプロセッサ１８０によって計算および記憶されてもよい。
【0139】
ステップ１４１０で、スプリッタボードは、変換器１６０ａのＡＤＣから較正信号を取り除いてもよい。例えば、マイクロプロセッサ１８０は、較正リレー１４１を不活性化し、較正デバイス１４２からの信号がもはや変換器１６０ａのＡＤＣへ渡されないようにしてもよい。
【0140】
ステップ１４１２で、スプリッタボードは、変換器１６０ａのＡＤＣへの信号を復元してもよい。例えば、マイクロプロセッサ１８０は、入力信号ＩＳ１が変換器１６０ａに送られるように、バイパスリレー１３１ａに状態を切り替えさせてもよい。
【0141】
図１４Ｂは、例示的実施形態による、スプリッタボードを較正する方法１４５０を示す流れ図である。方法１４５０は、図１０とともに上記で説明したスプリッタボードを較正することに特に適用可能であり得る。説明を簡単にするため、以下の動作は、構成要素の単一のセットとともに説明される。当業者は理解するように、プロセスは、構成要素の各セットと、構成要素のそのそれぞれのセットに提供される各入力信号とについて繰り返されてもよい。方法１４５０は、ステップ１４５２で開始してもよい。
【0142】
ステップ１４５２で、スプリッタボードは、較正ルーチンを初期化してもよい。例えば、マイクロプロセッサ１８０は、較正ルーチンを開始するためにサーバ１９９と通信してもよい。
【0143】
ステップ１４５４で、スプリッタボードは、Ｃ入力に較正器を接続してもよい。
【0144】
ステップ１４５６で、スプリッタボードは、較正プログラムを初期化してもよい。
【0145】
ステップ１４５８で、スプリッタボードは、Ｓ出力バッファを計算してもよく、出力をバッファ値に切り替えてもよい。いくつかの実施形態では、変換器１６０ａのＡＤＣの較正は、システムに応じて、１０マイクロ秒～数秒間かかり得る。較正のために必要とされる時間が推定されてもよく、入力信号を収集およびバッファリングするために等価時間が使用されるべきである。
【0146】
ステップ１４６０で、スプリッタボードは、変換器１６０ａのＡＤＣを較正してもよい。いくつかの実施形態では、較正が開始すると、バッファリングされた信号が出力に送られてもよい。較正が完了すると、ライブ信号が再び処理されてもよい。
【0147】
ステップ１４６２で、スプリッタボードは、較正定数を記憶してもよい。マイクロプロセッサ１８０は、上記の図１３で説明したもののように、後で入力信号に較正入力を掛けてもよい。
【0148】
ステップ１４６４で、スプリッタボードは、較正器を切断してもよい。スプリッタボードは、入力信号ＩＳ１に再接続してもよい。
【0149】
較正の完了後、マイクロプロセッサ１８０は、変換器１６０ａのＤＡＣをリアルタイム出力に戻してもよい。マイクロプロセッサ１８０はさらに、較正リレー１４１をその元の状態に戻してもよい。マイクロプロセッサ１８０はさらに、入力リレー１３６ａをその以前の状態に戻し、入力信号を変換器１６０ａのＡＤＣに戻してもよい。
【0150】
いくつかの実施形態では、較正信号が元の入力信号ＩＳ１と同じ回路に従い得るように、較正信号は、バイパスリレー１３１ａを通じて向けられてもよい。例えば、入力リレー１３６ａとバイパスリレー１３１ａとの間またはバイパスリレー１３１ａと変換器１６０ａとの間に入力信号の増幅がある場合、較正信号は、同じ回路を通って渡されてもよい。一般に、較正デバイス１４２は、較正リレー１４１を介してスプリッタボードの任意の変換器を較正するように構成されてもよく、較正リレー１４１は、他の変換器の他のＡＤＣに較正信号を向けてもよい。
【0151】
図１５Ａは、例示的実施形態による、コンピューティングシステム１５００のシステムバスアーキテクチャを示す。システム１５００は、マイクロプロセッサ１８０の少なくとも一部を表してもよい。システム１５００の１つまたは複数の構成要素は、バス１５０５を使用して互いに電気通信してもよい。システム１５００は、処理ユニット（ＣＰＵまたはプロセッサ）１５１０と、読み出し専用メモリ（ＲＯＭ）１５２０およびランダムアクセスメモリ（ＲＡＭ）１５２５などのシステムメモリ１５１５を含むさまざまなシステム構成要素をプロセッサ１５１０に結合するシステムバス１５０５とを含んでもよい。システム１５００は、プロセッサ１５１０に直接もしくは近接して接続され、またはプロセッサ１５１０の一部として統合された高速メモリのキャッシュを含んでもよい。システム１５００は、プロセッサ１５１０による迅速なアクセスのために、メモリ１５１５および／または記憶デバイス１５３０からキャッシュ１５１２にデータをコピーしてもよい。このようにして、キャッシュ１５１２は、データを待機している間のプロセッサ１５１０の遅延を回避する性能向上を提供してもよい。これらおよび他のモジュールは、さまざまなアクションを実行するようにプロセッサ１５１０を制御してもよく、または制御するように構成されてもよい。他のシステムメモリ１５１５が、同様に使用のために利用可能であってもよい。メモリ１５１５は、異なる性能特性を有する複数の異なる種類のメモリを含んでもよい。プロセッサ１５１０は、記憶デバイス１５３０に記憶されプロセッサ１５１０を制御するように構成された、サービス１ １５３２、サービス２ １５３４、およびサービス３ １５３６などの任意の汎用プロセッサおよびハードウェアモジュールまたはソフトウェアモジュールと、ソフトウェア命令が実際のプロセッサ設計に組み込まれた専用プロセッサとを含んでもよい。プロセッサ１５１０は本質的に、複数のコアまたはプロセッサ、バス、メモリコントローラ、キャッシュなどを含む完全に自己完結型のコンピューティングシステムであってもよい。マルチコアプロセッサは対称型または非対称型であってもよい。
【0152】
コンピューティングシステム１５００とのユーザインタラクションを可能にするため、入力デバイス１５４５は、音声のためのマイクロフォン、ジェスチャまたはグラフィカル入力のためのタッチセンシティブスクリーン、キーボード、マウス、モーション入力、音声などの任意の数の入力メカニズムを表してもよい。出力デバイス１５３５もまた、当業者に既知のいくつかの出力メカニズムのうちの１つまたは複数であってもよい。いくつかの実例では、マルチモーダルシステムが、ユーザがコンピューティングシステム１５００と通信するために複数種類の入力を提供することを可能にしてもよい。通信インタフェース１５４０は一般に、ユーザ入力およびシステム出力を統制および管理してもよい。任意の具体的なハードウェア配置上で動作することに制限はないため、ここでの基本的な特徴は、改良されたハードウェア構成またはファームウェア構成が開発されるのに応じて容易に置き換えられ得る。
【0153】
記憶デバイス１５３０は、磁気カセット、フラッシュメモリカード、ソリッドステートメモリデバイス、デジタル多用途ディスク、カートリッジ、ランダムアクセスメモリ（ＲＡＭ）１５２５、読み出し専用メモリ（ＲＯＭ）１５２０、およびそれらの混成のような、不揮発性メモリであってもよく、データを記憶することが可能でありコンピュータによってアクセス可能である、ハードディスクまたは他の種類のコンピュータ可読媒体であってもよい。
【0154】
記憶デバイス１５３０は、プロセッサ１５１０を制御するためのサービス１５３２、１５３４、および１５３６を含んでもよい。他のハードウェアまたはソフトウェアモジュールは想定される。記憶デバイス１５３０は、システムバス１５０５に接続されてもよい。一態様では、特定の機能を実行するハードウェアモジュールは、その機能を実施するために、プロセッサ１５１０、バス１５０５、出力デバイス１５３５（例えば、ディスプレイ）などのような必要なハードウェア構成要素に関連した、コンピュータ可読媒体に記憶されたソフトウェア構成要素を含んでもよい。
【0155】
図１５Ｂは、マイクロプロセッサ１８０の少なくとも一部を表し得るチップセットアーキテクチャを有するコンピュータシステム１５５０を示す。コンピュータシステム１５５０は、開示された技術を実施するために使用され得るコンピュータハードウェア、ソフトウェア、およびファームウェアの例であってもよい。システム１５５０は、プロセッサ１５５５を含んでもよく、プロセッサ１５５５は、識別される計算を実行するように構成されたソフトウェア、ファームウェア、およびハードウェアを実行することが可能な任意の数の物理的および／または論理的に別個のリソースを表す。プロセッサ１５５５は、プロセッサ１５５５への入力およびプロセッサ１５５５からの出力を制御し得るチップセット１５６０と通信してもよい。この例では、チップセット１５６０は、ディスプレイなどの出力１５６５に情報を出力し、例えば磁気媒体、およびソリッドステート媒体を含み得る記憶デバイス１５７０で情報を読み出し、書き込んでもよい。チップセット１５６０はまた、記憶デバイス１５７５（例えば、ＲＡＭ）からデータを読み出し、記憶デバイス１５７５にデータを書き込んでもよい。さまざまなユーザインタフェース構成要素１５８５とインタフェースするためのブリッジ１５８０が、チップセット１５６０とインタフェースするために提供されてもよい。このようなユーザインタフェース構成要素１５８５は、キーボード、マイクロフォン、タッチ検出・処理回路、およびマウスなどのようなポインティングデバイスを含んでもよい。一般に、システム１５５０への入力は、機械生成および／または人間生成の、さまざまなソースのいずれに由来してもよい。
【0156】
チップセット１５６０はまた、異なる物理インタフェースを有し得る１つまたは複数の通信インタフェース１５９０とインタフェースしてもよい。このような通信インタフェースは、有線および無線ローカルエリアネットワークのため、広帯域無線ネットワークおよびパーソナルエリアネットワークのためのインタフェースを含んでもよい。本明細書において開示されるＧＵＩを生成、表示、および使用するための方法のいくつかの適用例は、物理インタフェースを通じて順序付きデータセットを受信することを含んでもよく、またはプロセッサ１５５５が記憶デバイス１５７０または記憶デバイス１５７５に記憶されたデータを分析することによってマシン自体によって生成されてもよい。さらに、マシンは、ユーザインタフェース構成要素１５８５を通じてユーザから入力を受信し、プロセッサ１５５５を使用してこれらの入力を解釈することによって閲覧機能などの適切な機能を実行してもよい。
【0157】
理解され得るように、例示的なシステム１５００および１５５０は、より高い処理能力を提供するために、複数のプロセッサ１５１０を有してもよく、または互いにネットワーク接続されたコンピューティングデバイスのグループもしくはクラスタの一部であってもよい。
【0158】
上記は本明細書に記載される実施形態に向けられているが、その基本的な範囲から逸脱することなく、他のおよびさらなる実施形態が案出されてもよい。例えば、本開示の態様は、ハードウェアもしくはソフトウェアまたはハードウェアおよびソフトウェアの組合せにおいて実施されてもよい。本明細書に記載される一実施形態は、コンピュータシステムとともに使用するためのプログラム製品として実施されてもよい。プログラム製品のプログラムは、実施形態（本明細書に記載される方法を含む）の機能を規定し、さまざまなコンピュータ可読記憶媒体上に含まれることができる。例示的なコンピュータ可読記憶媒体は、以下のものに限定されないが、（ｉ）情報が永続的に記憶される書き込み不能記憶媒体（例えば、ＣＤ－ＲＯＭドライブによって読み出し可能なＣＤ－ＲＯＭディスク、フラッシュメモリ、ＲＯＭチップ、または任意の種類のソリッドステート不揮発性メモリなどの、コンピュータ内の読み出し専用メモリ（ＲＯＭ）デバイス）、および（ｉｉ）改変可能な情報が記憶される書き込み可能記憶媒体（例えば、ディスケットドライブ内のフロッピーディスクもしくはハードディスクドライブまたは任意の種類のソリッドステートランダムアクセスメモリ）を含む。このようなコンピュータ可読記憶媒体は、開示された実施形態の機能を指令するコンピュータ可読命令を実行するとき、本開示の実施形態である。
【0159】
当業者には理解されるように、上記の例は例示であって限定的でない。それに対するすべての置換、拡張、均等物、および改良は、本明細書を読み図面を検討した当業者には明らかであり、本開示の真の思想および範囲内に含まれることが意図されている。したがって、以下に添付される特許請求の範囲は、すべてのそのような修正、置換、および均等物をこれらの教示の真の思想および範囲内に入るものとして含むことが意図されている。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6A】
【図6B】
【図7】
【図8】
【図9】
【図10】
【図11A】
【図11B】
【図12】
【図13】
【図14A】
【図14B】
【図15A】
【図15B】
【国際調査報告】