知財求人 - 知財ポータルサイト「IP Force」
▶ インヴェンサス ボンディング テクノロジーズ インコーポレイテッドの特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2024-10-02
(54)【発明の名称】能動インターポーザ付きのボンデッド構造体
(51)【国際特許分類】
H01L 23/12 20060101AFI20240925BHJP
H01L 25/07 20060101ALI20240925BHJP
H01L 21/822 20060101ALI20240925BHJP
【ＦＩ】
H01L23/12 Q
H01L25/08 H
H01L23/12 N
H01L27/04 D
【審査請求】未請求
【予備審査請求】未請求
(21)【出願番号】P 2024518339
(86)(22)【出願日】2022-09-22
(85)【翻訳文提出日】2024-04-19
(86)【国際出願番号】 US2022076881
(87)【国際公開番号】W WO2023049812
(87)【国際公開日】2023-03-30
(31)【優先権主張番号】63/248,311
(32)【優先日】2021-09-24
(33)【優先権主張国・地域又は機関】US
(81)【指定国・地域】
(71)【出願人】
【識別番号】518065991
【氏名又は名称】アデイア セミコンダクター ボンディング テクノロジーズ インコーポレイテッド
(74)【代理人】
【識別番号】100094569
【弁理士】
【氏名又は名称】田中 伸一郎
(74)【代理人】
【識別番号】100103610
【弁理士】
【氏名又は名称】▲吉▼田 和彦
(74)【代理人】
【識別番号】100109070
【弁理士】
【氏名又は名称】須田 洋之
(74)【代理人】
【識別番号】100130937
【弁理士】
【氏名又は名称】山本 泰史
(74)【代理人】
【識別番号】100144451
【弁理士】
【氏名又は名称】鈴木 博子
(72)【発明者】
【氏名】ハーバ ベルガセム
(72)【発明者】
【氏名】ミルカリミ ローラ ウィルズ
【テーマコード（参考）】
5F038
【Ｆターム（参考）】
5F038BE07
5F038CD15
5F038EZ20
(57)【要約】
ボンデッド構造体が開示される。ボンデッド構造体は、第１の接触パッドを有する第１の半導体素子を含むのがよい。インターポーザがこのインターポーザの第１の面上の第２の接触パッドならびに第１の面と反対側のインターポーザの第２の面上の第３の接触パッド及び第４の接触パッドを有するのがよく、第２の接触パッドは、第１の接触パッドにボンディングされ、ボンデッド構造体は、第３の接触パッドにボンディングされた第５の接触パッド及び第４の接触パッドにボンディングされた第６の接触パッドを有する第２の半導体素子をさらに含むのがよい。スイッチング回路が第２の接触パッドと第３の接触パッドの第１の電気的接続と、第２の接触パッドと第４の接触パッドの第２の電気的接続を切り換えるよう構成されているのがよい。
【特許請求の範囲】
【請求項1】
ボンデッド構造体であって、第１の接触パッドを備えた第１の半導体素子を有し、
インターポーザを有し、前記インターポーザは、前記インターポーザの第１の面上に位置する第２の接触パッド及び前記第１の面と反対側の前記インターポーザの第２の面上に位置する第４の接触パッドを有し、前記第２の接触パッドは、前記第１の接触パッドにボンディングされ、
前記第３の接触パッドにボンディングされた第５の接触パッド及び前記第４の接触パッドにボンディングされた第６の接触パッドを備える第２の半導体素子を有し、
第２の接触パッドと第３の接触パッドの第１の電気的接続状態と、第２の接触パッドと第４の接触パッドの第２の電気的接続状態を切り換えるよう構成されたスイッチング回路を有する、ボンデッド構造体。
【請求項2】
前記スイッチング回路は、前記インターポーザ内に設けられている、請求項１記載のボンデッド構造体。
【請求項3】
前記スイッチング回路は、前記第１の半導体素子及び前記第２の半導体素子のうちの少なくとも一方内に設けられている、請求項１記載のボンデッド構造体。
【請求項4】
前記第２の接触パッドと前記第３の接触パッドは、互いに横方向にオフセットしている、請求項１～３のうちいずれか一に記載のボンデッド構造体。
【請求項5】
前記第１の半導体素子は、前記第１の接触パッドを含む第１の複数の接触パッドを備え、前記第２の半導体素子は、前記第５の接触パッド及び前記第６の接触パッドを含む第２の複数の接触パッドを備え、前記第１の複数の接触パッドは、第１のピッチを有し、前記第１のピッチは、前記第２の複数の接触パッドの第２のピッチに一致している、請求項１～３のうちいずれか一に記載のボンデッド構造体。
【請求項6】
前記第１の半導体素子は、前記第１の接触パッドを含む第１の複数の接触パッドを備え、前記第２の半導体素子は、前記第５の接触パッド及び前記第６の接触パッドを含む第２の複数の接触パッドを備え、前記第１の複数の接触パッドは、第１のピッチを有し、前記第１のピッチは、前記第２の複数の接触パッドの第２のピッチとは異なっている、請求項１～３のうちいずれか一に記載のボンデッド構造体。
【請求項7】
前記インターポーザは、前記第２の面上に位置する第３の複数の接触パッドを備え、前記第３の複数の接触パッドは、各々が前記スイッチング回路経由で前記第１の面上の前記第２の接触パッドに接続可能な１組の接触パッドを含み、前記接触パッド組は、前記第３の接触パッド、前記第４の接触パッド、及び１つ以上の追加の接触パッドを含む、請求項１～３のうちいずれか一に記載のボンデッド構造体。
【請求項8】
前記１組の接触パッドは、１００μｍ2以下のエリア内に設けられている、請求項７記載のボンデッド構造体。
【請求項9】
前記１組の接触パッドは、１０μｍ2以下のエリア内に設けられている、請求項８記載のボンデッド構造体。
【請求項10】
前記１組の接触パッドは、１μｍ2以下のエリア内に設けられている、請求項８記載のボンデッド構造体。
【請求項11】
前記第１の半導体素子と前記第２の半導体素子との間のボンディングオフセットを算定するよう構成された試験回路をさらに有する、請求項１～３のうちいずれか一に記載のボンデッド構造体。
【請求項12】
前記試験回路は、前記ボンディングオフセットを表す信号を前記スイッチング回路に送るよう構成されている、請求項１１記載のボンデッド構造体。
【請求項13】
前記スイッチング回路は、少なくとも１つには前記算定したボンディングオフセットに基づいて、前記第１の電気的接続状態又は第２の電気的接続状態を生じさせるようプログラムされている、請求項１１記載のボンデッド構造体。
【請求項14】
前記試験回路は、前記第１の半導体素子内に設けられた複数の試験パッド、前記インターポーザ内に設けられていて前記第１の複数の試験パッドにボンディングされた複数のビア、及び前記第２の半導体素子内に設けられていて前記複数のビアのうちの第１のビアにボンディングされたプローブパッドを有する、請求項１１記載のボンデッド構造体。
【請求項15】
前記複数の試験パッドは、試験パッドの２次元アレイを含み、前記複数のビアは、ビアの２次元アレイを含む、請求項１４記載のボンデッド構造体。
【請求項16】
前記試験回路は、前記プローブパッドに接続された基準パッドをさらに有し、前記スイッチング回路に送られる前記信号は、少なくとも１つには前記プローブパッドと前記基準パッドとの間における前記信号の連続性の判定に基づいている、請求項１２記載のボンデッド構造体。
【請求項17】
前記第２の接触パッドは、介在する接着剤なしで前記第１の接触パッドに直接ボンディングされ、前記第５の接触パッドは、介在する接着剤なしで前記第３の接触パッドに直接ボンディングされている、請求項１～３のうちいずれか一に記載のボンデッド構造体。
【請求項18】
前記第１の半導体素子は、前記第１の接触パッドが少なくとも部分的に埋め込まれた第１の非導電フィールド領域を有し、前記インターポーザの前記第１の面は、前記第２の接触パッドが少なくとも部分的に埋め込まれた第２の非導電フィールド領域を有し、前記第１の非導電フィールド領域と前記第２の導電フィールド領域は、介在する接着剤なしで互いに直接ボンディングされている、請求項１７記載のボンデッド構造体。
【請求項19】
前記インターポーザの前記第２の面は、前記第２の接触パッド及び前記第３の接触パッドが少なくとも部分的に埋め込まれた第３の非導電フィールド領域を有し、前記第２の半導体素子は、前記第５の接触パッド及び前記第６の接触パッドが少なくとも部分的に埋め込まれた第４の非導電フィールド領域を有し、前記第３の非導電フィールド領域と前記第４の導電フィールド領域は、介在する接着剤なしで互いに直接ボンディングされている、請求項１８記載のボンデッド構造体。
【請求項20】
前記スイッチング回路は、マルチビット型スイッチマルチプレクサを含む、請求項１～３のうちいずれか一に記載のボンデッド構造体。
【請求項21】
前記スイッチング回路は、前記インターポーザの前記第１の面上に位置していて前記第２の接触パッドを含む複数の接触パッドを、前記インターポーザの前記第２の面上に位置する前記第３の接触パッドに電気的に接続することができる複数のスイッチを有する、請求項１～３のうちいずれか一に記載のボンデッド構造体。
【請求項22】
前記第１の接触パッドの直径は、前記第２の接触パッドの直径とは異なっている、請求項１～３のうちいずれか一に記載のボンデッド構造体。
【請求項23】
前記第１の接触パッドの前記直径は、前記第２の接触パッドの前記直径よりも小さく、前記ボンデッド構造体は、前記第１の半導体素子内に設けられた複数の接触パッドをさらに有し、前記複数の接触パッドは、前記第１の接触パッド及び少なくとも１つの追加の接触パッドを含み、前記複数の接触パッドは、前記第２の接触パッドにボンディングされている、請求項２２記載のボンデッド構造体。
【請求項24】
前記第１の接触パッドの前記直径は、前記第２の接触パッドの前記直径よりも大きく、前記ボンデッド構造体は、前記インターポーザの前記第１の面上に位置する複数の接触パッドをさらに有し、前記複数の接触パッドは、前記第２の接触パッド及び少なくとも１つの追加の接触パッドを含み、前記複数の接触パッドは、前記第２の接触パッドにボンディングされている、請求項２２記載のボンデッド構造体。
【請求項25】
ボンデッド構造体であって、第１の半導体素子を有し、
インターポーザを有し、前記インターポーザは、前記インターポーザの第１の面上に位置する第１の複数の接触パッド及び前記インターポーザの第２の面上に位置する第２の複数の接触パッドを有し、前記インターポーザの前記第１の面は、前記第１の半導体素子にボンディングされ、前記第１の複数の接触パッドは、前記第１の半導体素子に電気的に接続され、
前記インターポーザの前記第２の面にボンディングされた第２の半導体素子を有し、前記第２の複数の接触パッドは、前記第２の半導体素子に電気的に接続され、
前記第１の複数の接触パッドのうちの各接触パッドと前記第２の複数の接触パッドのうちの１つの組をなすの多数の接触パッドとの電気的接続状態を切り換えるよう構成されたスイッチング回路を有する、ボンデッド構造体。
【請求項26】
前記スイッチング回路は、前記第２の複数の接触パッドのうちの各接触パッドと前記第１の複数の接触パッドのうちの第２の組をなす多数の接触パッドとの電気的接続状態を切り換えるよう構成されている、請求項２５記載のボンデッド構造体。
【請求項27】
前記スイッチング回路は、前記インターポーザ内に設けられている、請求項２５又は２６記載のボンデッド構造体。
【請求項28】
前記スイッチング回路は、前記第１の半導体素子及び前記第２の半導体素子のうちの少なくとも一方内に設けられている、請求項２５又は２６記載のボンデッド構造体。
【請求項29】
前記第１の半導体素子は、介在する接着剤なしで前記第１の複数の接触パッドに直接ボンディングされた第３の複数の接触パッドを有し、前記第２の半導体素子は、介在する接着剤なしで前記第２の複数の接触パッドに直接ボンディングされた第４の複数の接触パッドを有する、請求項２５又は２６に記載のボンデッド構造体。
【請求項30】
前記第１の半導体素子は、前記第３の接触パッドが少なくとも部分的に設けられた第１の非導電フィールド領域を有し、前記インターポーザの前記第１の面は、前記第１の複数の接触パッドが少なくとも部分的に設けられた第２の非導電フィールド領域を有し、前記第１の非導電フィールド領域と前記第２の非導電フィールド領域は、接着剤なしで直接ボンディングされている、請求項２９記載のボンデッド構造体。
【請求項31】
前記インターポーザの前記第２の面は、前記第２の複数の接触パッドが少なくとも部分的に設けられた第３の非導電フィールド領域を有し、前記第２の半導体素子は、前記第４の接触パッドが少なくとも部分的に設けられた第４の非導電フィールド領域を有し、前記第３の非導電フィールド領域と前記第４の非導電フィールド領域は、接着剤なしで直接ボンディングされている、請求項３０記載のボンデッド構造体。
【請求項32】
前記第１の複数の接触パッドのうちの第１の接触パッドが前記第３の複数の接触パッドのうちの第２の接触パッドに直接ボンディングされ、前記第１の接触パッドの直径は、前記第２の接触パッドの直径とは異なっている、請求項２９記載のボンデッド構造体。
【請求項33】
前記第１の接触パッドの直径は、前記第２の接触パッドの直径よりも小さく、前記第２の接触パッドは、前記第１の接触パッド及び少なくとも１つの追加の接触パッドに直接ボンディングされている、請求項３２記載のボンデッド構造体。
【請求項34】
前記第１の接触パッドの前記直径は、前記第２の接触パッドの前記直径よりも大きく、前記第１の接触パッドは、前記第２の接触パッド及び少なくとも１つの追加の接触パッドに直接ボンディングされている、請求項３２記載のボンデッド構造体。
【請求項35】
前記第１の複数の接触パッドは、前記第２の複数の接触パッドのピッチに一致したピッチを有する、請求項２５又は２６に記載のボンデッド構造体。
【請求項36】
前記第１の複数の接触パッドは、前記第２の複数の接触パッドのピッチとは異なるピッチを有する、請求項２５又は２６に記載のボンデッド構造体。
【請求項37】
前記組をなす接触パッドは、１００μｍ2以下のエリア内に設けられている、請求項２５又は２６に記載のボンデッド構造体。
【請求項38】
前記組をなす接触パッドは、１０μｍ2以下のエリア内に設けられている、請求項３７記載のボンデッド構造体。
【請求項39】
前記組をなす接触パッドは、１μｍ2以下のエリア内に設けられている、請求項３７記載のボンデッド構造体。
【請求項40】
前記第１の半導体素子と前記第２の半導体素子との間のボンディングオフセットを算定し、そして前記ボンディングオフセットを表す信号を前記スイッチング回路に送るよう構成された試験回路をさらに有する、請求項２５又は２６に記載のボンデッド構造体。
【請求項41】
前記試験回路は、前記第１の半導体素子内に設けられた複数の試験パッド、前記インターポーザ内に設けられていて前記第１の複数の試験パッドにボンディングされた複数のビア、及び前記第２の半導体素子内に設けられていて前記複数のビアのうちの第１のビアにボンディングされたプローブパッドを有する、請求項４０記載のボンデッド構造体。
【請求項42】
前記複数の試験パッドは、試験パッドの２次元アレイを含み、前記複数のビアは、ビアの２次元アレイを含む、請求項４１記載のボンデッド構造体。
【請求項43】
前記スイッチング回路は、マルチビット型スイッチマルチプレクサを含む、請求項２５又は２６に記載のボンデッド構造体。
【請求項44】
インターポーザであって、前記インターポーザの第１の面上に位置する第１の接触パッドと、
前記第１の面と反対側の前記インターポーザの第２の面上に位置する第２の接触パッド及び第３の接触パッドと、
第１の接触パッドと第２の接触パッドの第１の電気的接続状態と、第３の接触パッドと第４の接触パッドの第２の電気的接続状態を切り換えるよう構成されたスイッチング回路とを有する、インターポーザ。
【請求項45】
前記インターポーザは、前記第２の面上に位置する複数の接触パッドを有し、前記複数の試験パッドは、各々が前記スイッチング回路経由で前記第１の面上の前記第２の接触パッドに接続可能な１組の接触パッドを含み、前記接触パッド組は、前記第２の接触パッド、前記第３の接触パッド、及び１つ以上の追加の接触パッドを含む、請求項４４記載のインターポーザ。
【請求項46】
前記組をなす接触パッドは、１００μｍ2以下のエリア内に設けられている、請求項４５記載のインターポーザ。
【請求項47】
前記組をなす接触パッドは、１０μｍ2以下のエリア内に設けられている、請求項４６記載のインターポーザ。
【請求項48】
前記組をなす接触パッドは、１μｍ2以下のエリア内に設けられている、請求項４６記載のインターポーザ。
【請求項49】
前記インターポーザと前記インターポーザがボンディングされるべき１つ以上の半導体素子との間のボンディングオフセットを算定する試験回路をさらに有し、前記試験回路は、前記ボンディングオフセットを表す信号を前記スイッチング回路に送るよう構成されている、請求項４４～４８のうちいずれか一に記載のインターポーザ。
【請求項50】
前記試験回路は、前記インターポーザに設けられていて、前記１つ以上の半導体素子の試験パッドに対応関係をなしてボンディングされるよう構成された複数のビアを有する、請求項４９記載のインターポーザ。
【請求項51】
前記複数のビアは、２次元アレイをなすビアを含む、請求項５０記載のインターポーザ。
【請求項52】
前記スイッチング回路は、マルチビット型スイッチマルチプレクサを含む、請求項４４～４８のうちいずれか一に記載のインターポーザ。
【請求項53】
ボンデッド構造体を作製する方法であって、第１の半導体素子の第１の接触パッドをインターポーザの第１の面上に位置する第２の接触パッドにボンディングするステップと、
前記インターポーザの第２の面上に位置する第３及び第４の接触パッドを第２の半導体素子の第５及び第６の接触パッドにそれぞれボンディングするステップと、
第２の接触パッドと第３の接触パッドの第１の電気的接続状態と、第２の接触パッドと第４の接触パッドの第２の電気的接続状態を切り換えるステップとを含む、方法。
【請求項54】
前記第１の半導体素子は、前記第１の接触パッドを含む第１の複数の接触パッドを備え、前記第２の半導体素子は、前記第５の接触パッド及び前記第６の接触パッドを含む第２の複数の接触パッドを備え、前記インターポーザは、前記第２の面上に位置する第３の複数の接触パッドを備え、前記第３の複数の接触パッドは、各々が前記スイッチング回路経由で前記第１の面上の前記第２の接触パッドに接続可能な１組の接触パッドを含み、前記接触パッド組は、前記第３の接触パッド、前記第４の接触パッド、及び１つ以上の追加の接触パッドを含む、請求項５３記載の方法。
【請求項55】
位置合わせ不良許容誤差エリアを有するツールを用いて前記第２の半導体素子を前記インターポーザにボンディングするステップをさらに含み、前記接触パッド組は、前記位置合わせ不良許容誤差エリア以下のパッドエリア内に設けられている、請求項５４記載の方法。
【請求項56】
前記第１の複数の接触パッド前記第２の接触パッドにボンディングする前記ステップは、前記第１の接触パッドを介在する接着剤なしで前記第２の接触パッドに直接ボンディングするステップを含む、請求項５３～５５のうちいずれか一に記載の方法。
【請求項57】
前記第３及び前記第４の接触パッドを介在する接着剤なしで前記第５及び前記第６の接触パッドにそれぞれ直接ボンディングするステップを含む、請求項５６記載の方法。
【請求項58】
前記第１の半導体素子の第１の非導電フィールド領域を介在する接着剤なしで前記インターポーザの第２の非導電フィールド領域に直接ボンディングするステップをさらに含む、請求項５７記載の方法。
【請求項59】
前記インターポーザの前記第２の面の第３の非導電フィールド領域を介在する接着剤なしで前記第２の半導体素子の第４の非導電フィールド領域に直接ボンディングするステップをさらに含む、請求項５８記載の方法。
【請求項60】
前記スイッチング回路は、前記インターポーザ内に設けられている、請求項５３～５５のうちいずれか一に記載の方法。
【請求項61】
前記スイッチング回路は、前記第１及び前記第２の半導体素子のうちの少なくとも一方内に設けられている、請求項５３～５５のうちいずれか一に記載の方法。
【請求項62】
ボンデッド構造体であって、回路素子、第１の接触パッド、及び第２の接触パッドを備えた第１の半導体素子と、
前記第１の接触パッドにボンディングされた第３の接触パッド及び前記第２の接触パッドにボンディングされた第４の接触パッドを備える第２の半導体素子と、
前記回路素子と前記第１の接触パッドの第１の電気的接続状態と、前記回路素子と前記第２の接触パッドの第２の電気的接続状態を切り換えるよう構成されたスイッチング回路と、
前記第１の半導体素子と前記第２の半導体素子との間のボンディングオフセットを算定するよう構成された試験回路とを有する、ボンデッド構造体。
【請求項63】
前記第３の接触パッドは、介在する接着剤なしで前記第１の接触パッドに直接ボンディングされ、前記第４の接触パッドは、介在する接着剤なしで前記第２の接触パッドに直接ボンディングされている、請求項６２記載のボンデッド構造体。
【請求項64】
前記第１の半導体素子は、前記第１及び前記第２の接触パッドが少なくとも部分的に埋め込まれた第１の非導電フィールド領域を有し、前記第２の半導体素子は、前記第３及び前記第４の接触パッドが少なくとも部分的に埋め込まれた第２の非導電フィールド領域を有し、前記第１の非導電フィールド領域と前記第２の導電フィールド領域は、介在する接着剤なしで互いに直接ボンディングされている、請求項６３記載のボンデッド構造体。
【請求項65】
前記試験回路は、ダイシングレーンに沿って設けられ、前記試験回路は、ダイシングステップによって少なくとも部分的に壊される、請求項６３又は６４記載のボンデッド構造体。
【請求項66】
前記スイッチング回路は、少なくとも１つには前記算定したボンディングオフセットに基づいて、前記第１の電気的接続状態又は第２の電気的接続状態を生じさせるようプログラムされている、請求項６２記載のボンデッド構造体。
【請求項67】
前記試験回路は、前記ボンディングオフセットを表す信号を前記スイッチング回路に送るよう構成されている、請求項６２記載のボンデッド構造体。
【発明の詳細な説明】
【技術分野】
【0001】
本技術分野は、能動（アクティブ）インターポーザ付きのボンデッド構造体に関する。
【0002】
〔関連出願の引照〕
本願は、２０２１年９月２４日に出願された米国特許仮出願第６３／２４８３１１５号（発明の名称：BONDED STRUCTURE WITH ACTIVE INTERPOSER）の優先権主張出願であり、この米国特許仮出願を参照により引用し、その記載内容全体を本明細書の一部とする。
本願は、２０２１年９月２４日に出願された米国特許仮出願第６３／２４８３１１５号（発明の名称：BONDED STRUCTURE WITH ACTIVE INTERPOSER）の優先権主張出願であり、この米国特許仮出願を参照により引用し、その記載内容全体を本明細書の一部とする。
【背景技術】
【0003】
多層半導体素子（例えば、集積化デバイスダイ）は、種々の用途、例えば、垂直統合を利用する高バンド幅メモリ（ＨＢＭ）デバイス又は他のデバイスでは、互いに上下に積み重ねられる場合がある。積層化素子は、接触パッドのアレイを通して互いに電気通信することができる。対向した半導体素子上の接触パッドが互いに位置合わせされるようにすること、及び２つの対向した半導体素子上の接触パッド相互間の電気的接続が信頼できることが重要な場合がある。
【発明の概要】
【0004】
１つの実施形態では、ボンデッド構造体は、第１の接触パッドを備えた第１の半導体素子と、インターポーザとを有するのがよく、インターポーザは、インターポーザの第１の面上に位置する第２の接触パッド及び第１の面と反対側のインターポーザの第２の面上に位置する第４の接触パッドを有し、第２の接触パッドは、第１の接触パッドにボンディングされ、ボンデッド構造体は、第３の接触パッドにボンディングされた第５の接触パッド及び第４の接触パッドにボンディングされた第６の接触パッドを備えた第２の半導体素子と、第２の接触パッドと第３の接触パッドの第１の電気的接続状態と、第２の接触パッドと第４の接触パッドの第２の電気的接続状態を切り換えるよう構成されたスイッチング回路とをさらに有するのがよい。
【0005】
幾つかの実施形態では、スイッチング回路は、インターポーザ内に設けられている。幾つかの実施形態では、スイッチング回路は、第１の半導体素子及び第２の半導体素子のうちの少なくとも一方内に設けられている。幾つかの実施形態では、第２の接触パッドと第３の接触パッドは、互いに横方向にオフセットしている。幾つかの実施形態では、第１の半導体素子は、第１の接触パッドを含む第１の複数の接触パッドを備え、第２の半導体素子は、第５の接触パッド及び第６の接触パッドを含む第２の複数の接触パッドを備え、第１の複数の接触パッドは、第１のピッチを有し、第１のピッチは、第２の複数の接触パッドの第２のピッチに一致している。幾つかの実施形態では、第１の半導体素子は、第１の接触パッドを含む第１の複数の接触パッドを備え、第２の半導体素子は、第５の接触パッド及び第６の接触パッドを含む第２の複数の接触パッドを備え、第１の複数の接触パッドは、第１のピッチを有し、第１のピッチは、第２の複数の接触パッドの第２のピッチとは異なっている。幾つかの実施形態では、インターポーザは、第２の面上に位置する第３の複数の接触パッドを備え、第３の複数の接触パッドは、各々がスイッチング回路経由で第１の面上の第２の接触パッドに接続可能な１組の接触パッドを含み、接触パッド組は、第３の接触パッド、第４の接触パッド、及び１つ以上の追加の接触パッドを含む。
【0006】
幾つかの実施形態では、１組の接触パッドは、１００μｍ2以下のエリア内に設けられている。幾つかの実施形態では、１組の接触パッドは、１０μｍ2以下のエリア内に設けられている。幾つかの実施形態では、１組の接触パッドは、１μｍ2以下のエリア内に設けられている。
【0007】
幾つかの実施形態では、ボンデッド構造体は、第１の半導体素子と第２の半導体素子との間のボンディングオフセットを算定するよう構成された試験回路を有する。幾つかの実施形態では、試験回路は、ボンディングオフセットを表す信号をスイッチング回路に送るよう構成されている。幾つかの実施形態では、スイッチング回路は、少なくとも１つには算定したボンディングオフセットに基づいて、第１の電気的接続状態又は第２の電気的接続状態を生じさせるようプログラムされている。幾つかの実施形態では、試験回路は、第１の半導体素子内に設けられた複数の試験パッド、インターポーザ内に設けられていて第１の複数の試験パッドにボンディングされた複数のビア、及び第２の半導体素子内に設けられていて複数のビアのうちの第１のビアにボンディングされたプローブパッドを有する。幾つかの実施形態では、複数の試験パッドは、試験パッドの２次元アレイを含み、複数のビアは、ビアの２次元アレイを含む。幾つかの実施形態では、試験回路は、プローブパッドに接続された基準パッドをさらに有し、スイッチング回路に送られる信号は、少なくとも１つにはプローブパッドと基準パッドとの間における信号の連続性の判定に基づいている。幾つかの実施形態では、第２の接触パッドは、介在する接着剤なしで第１の接触パッドに直接ボンディングされ、第５の接触パッドは、介在する接着剤なしで第３の接触パッドに直接ボンディングされている。
【0008】
幾つかの実施形態では、第１の半導体素子は、第１の接触パッドが少なくとも部分的に埋め込まれた第１の非導電フィールド領域を有し、インターポーザの第１の面は、第２の接触パッドが少なくとも部分的に埋め込まれた第２の非導電フィールド領域を有し、第１の非導電フィールド領域と第２の導電フィールド領域は、介在する接着剤なしで互いに直接ボンディングされている。幾つかの実施形態では、インターポーザの第２の面は、第２の接触パッド及び第３の接触パッドが少なくとも部分的に埋め込まれた第３の非導電フィールド領域を有し、第２の半導体素子は、第５の接触パッド及び第６の接触パッドが少なくとも部分的に埋め込まれた第４の非導電フィールド領域を有し、第３の非導電フィールド領域と第４の導電フィールド領域は、介在する接着剤なしで互いに直接ボンディングされている。
【0009】
幾つかの実施形態では、スイッチング回路は、マルチビット型スイッチマルチプレクサを含む。幾つかの実施形態では、スイッチング回路は、インターポーザの第１の面上に位置していて第２の接触パッドを含む複数の接触パッドを、インターポーザの第２の面上に位置する第３の接触パッドに電気的に接続することができる複数のスイッチを有する。幾つかの実施形態では、第１の接触パッドの直径は、第２の接触パッドの直径とは異なっている。幾つかの実施形態では、第１の接触パッドの直径は、第２の接触パッドの直径よりも小さく、ボンデッド構造体は、第１の半導体素子内に設けられた複数の接触パッドをさらに有し、複数の接触パッドは、第１の接触パッド及び少なくとも１つの追加の接触パッドを含み、複数の接触パッドは、第２の接触パッドにボンディングされている。幾つかの実施形態では、第１の接触パッドの直径は、第２の接触パッドの直径よりも大きく、ボンデッド構造体は、インターポーザの第１の面上に位置する複数の接触パッドをさらに有し、複数の接触パッドは、第２の接触パッド及び少なくとも１つの追加の接触パッドを含み、複数の接触パッドは、第２の接触パッドにボンディングされている。
【0010】
もう１つの実施形態では、ボンデッド構造体は、第１の半導体素子と、インターポーザとを有するのがよく、インターポーザは、インターポーザの第１の面上に位置する第１の複数の接触パッド及びインターポーザの第２の面上に位置する第２の複数の接触パッドを有し、インターポーザの第１の面は、第１の半導体素子にボンディングされ、第１の複数の接触パッドは、第１の半導体素子に電気的に接続され、ボンデッド構造体は、インターポーザの第２の面にボンディングされた第２の半導体素子をさらに有するのがよく、第２の複数の接触パッドは、第２の半導体素子に電気的に接続され、ボンデッド構造体はさらに、第１の複数の接触パッドのうちの各接触パッドと第２の複数の接触パッドのうちの１つの組をなすの多数の接触パッドとの電気的接続状態を切り換えるよう構成されたスイッチング回路をさらに有するのがよい。
【0011】
幾つかの実施形態では、スイッチング回路は、第２の複数の接触パッドのうちの各接触パッドと第１の複数の接触パッドのうちの第２の組をなす多数の接触パッドの電気的接続状態を切り換えるよう構成されている。幾つかの実施形態では、スイッチング回路は、インターポーザ内に設けられている。幾つかの実施形態では、スイッチング回路は、第１の半導体素子及び第２の半導体素子のうちの少なくとも一方内に設けられている。幾つかの実施形態では、第１の半導体素子は、介在する接着剤なしで第１の複数の接触パッドに直接ボンディングされた第３の複数の接触パッドを有し、第２の半導体素子は、介在する接着剤なしで第２の複数の接触パッドに直接ボンディングされた第４の複数の接触パッドを有する。幾つかの実施形態では、第１の半導体素子は、第３の接触パッドが少なくとも部分的に設けられた第１の非導電フィールド領域を有し、インターポーザの第１の面は、第１の複数の接触パッドが少なくとも部分的に設けられた第２の非導電フィールド領域を有し、第１の非導電フィールド領域と第２の非導電フィールド領域は、接着剤なしで直接ボンディングされている。幾つかの実施形態では、インターポーザの第２の面は、第２の複数の接触パッドが少なくとも部分的に設けられた第３の非導電フィールド領域を有し、第２の半導体素子は、第４の接触パッドが少なくとも部分的に設けられた第４の非導電フィールド領域を有し、第３の非導電フィールド領域と第４の非導電フィールド領域は、接着剤なしで直接ボンディングされている。幾つかの実施形態では、第１の複数の接触パッドのうちの第１の接触パッドが第３の複数の接触パッドのうちの第２の接触パッドに直接ボンディングされ、第１の接触パッドの直径は、第２の接触パッドの直径とは異なっている。幾つかの実施形態では、第１の接触パッドの直径は、第２の接触パッドの直径よりも小さく、第２の接触パッドは、第１の接触パッド及び少なくとも１つの追加の接触パッドに直接ボンディングされている。幾つかの実施形態では、第１の接触パッドの直径は、第２の接触パッドの直径よりも大きく、第１の接触パッドは、第２の接触パッド及び少なくとも１つの追加の接触パッドに直接ボンディングされている。幾つかの実施形態では、第１の複数の接触パッドは、第２の複数の接触パッドのピッチに一致したピッチを有する。幾つかの実施形態では、第１の複数の接触パッドは、第２の複数の接触パッドのピッチとは異なるピッチを有する。
【0012】
幾つかの実施形態では、組をなす接触パッドは、１００μｍ2以下のエリア内に設けられている。幾つかの実施形態では、組をなす接触パッドは、１０μｍ2以下のエリア内に設けられている。幾つかの実施形態では、組をなす接触パッドは、１μｍ2以下のエリア内に設けられている。
【0013】
幾つかの実施形態では、ボンデッド構造体は、第１の半導体素子と第２の半導体素子との間のボンディングオフセットを算定し、そしてボンディングオフセットを表す信号をスイッチング回路に送るよう構成された試験回路をさらに有する。幾つかの実施形態では、試験回路は、第１の半導体素子内に設けられた複数の試験パッド、インターポーザ内に設けられていて第１の複数の試験パッドにボンディングされた複数のビア、及び第２の半導体素子内に設けられていて複数のビアのうちの第１のビアにボンディングされたプローブパッドを有する。幾つかの実施形態では、複数の試験パッドは、試験パッドの２次元アレイを含み、複数のビアは、ビアの２次元アレイを含む。幾つかの実施形態では、スイッチング回路は、マルチビット型スイッチマルチプレクサを含む。
【0014】
もう１つの実施形態では、インターポーザは、インターポーザの第１の面上に位置する第１の接触パッドと、第１の面と反対側のインターポーザの第２の面上に位置する第２の接触パッド及び第３の接触パッドと、第１の接触パッドと第２の接触パッドの第１の電気的接続状態と、第３の接触パッドと第４の接触パッドの第２の電気的接続状態を切り換えるよう構成されたスイッチング回路とを有する。
【0015】
幾つかの実施形態では、インターポーザは、第２の面上に位置する複数の接触パッドを有し、複数の試験パッドは、各々がスイッチング回路経由で第１の面上の第２の接触パッドに接続可能な１組の接触パッドを含み、接触パッド組は、第２の接触パッド、第３の接触パッド、及び１つ以上の追加の接触パッドを含む。幾つかの実施形態では、組をなす接触パッドは、１００μｍ2以下のエリア内に設けられている。幾つかの実施形態では、組をなす接触パッドは、１０μｍ2以下のエリア内に設けられている。幾つかの実施形態では、組をなす接触パッドは、１μｍ2以下のエリア内に設けられている。
【0016】
幾つかの実施形態では、ボンデッド構造体は、インターポーザとインターポーザがボンディングされるべき１つ以上の半導体素子との間のボンディングオフセットを算定する試験回路を有するのがよく、試験回路は、ボンディングオフセットを表す信号をスイッチング回路に送るよう構成されている。幾つかの実施形態では、試験回路は、インターポーザに設けられていて、１つ以上の半導体素子の試験パッドに対応関係をなしてボンディングされるよう構成された複数のビアを有する。幾つかの実施形態では、複数のビアは、２次元アレイをなすビアを含む。幾つかの実施形態では、スイッチング回路は、マルチビット型スイッチマルチプレクサを含む。
【0017】
もう１つの実施形態では、ボンデッド構造体を作製する方法は、第１の半導体素子の第１の接触パッドをインターポーザの第１の面上に位置する第２の接触パッドにボンディングするステップと、インターポーザの第２の面上に位置する第３及び第４の接触パッドを第２の半導体素子の第５及び第６の接触パッドにそれぞれボンディングするステップと、第２の接触パッドと第３の接触パッドの第１の電気的接続状態と、第２の接触パッドと第４の接触パッドの第２の電気的接続状態を切り換えるステップとを含む。
【0018】
幾つかの実施形態では、第１の半導体素子は、第１の接触パッドを含む第１の複数の接触パッドを備え、第２の半導体素子は、第５の接触パッド及び第６の接触パッドを含む第２の複数の接触パッドを備え、インターポーザは、第２の面上に位置する第３の複数の接触パッドを備え、第３の複数の接触パッドは、各々がスイッチング回路経由で第１の面上の第２の接触パッドに接続可能な１組の接触パッドを含み、接触パッド組は、第３の接触パッド、第４の接触パッド、及び１つ以上の追加の接触パッドを含む。幾つかの実施形態では、本方法は、位置合わせ不良許容誤差エリアを有するツールを用いて第２の半導体素子をインターポーザにボンディングするステップをさらに含み、接触パッド組は、位置合わせ不良許容誤差エリア以下のパッドエリア内に設けられている。
【0019】
幾つかの実施形態では、第１の複数の接触パッド第２の接触パッドにボンディングするステップは、第１の接触パッドを介在する接着剤なしで第２の接触パッドに直接ボンディングするステップを含む。幾つかの実施形態では、第３及び第４の接触パッドを介在する接着剤なしで第５及び第６の接触パッドにそれぞれ直接ボンディングするステップを含む。幾つかの実施形態では、本方法は、第１の半導体素子の第１の非導電フィールド領域を介在する接着剤なしでインターポーザの第２の非導電フィールド領域に直接ボンディングするステップを含むのがよい。幾つかの実施形態では、本方法は、インターポーザの第２の面の第３の非導電フィールド領域を介在する接着剤なしで第２の半導体素子の第４の非導電フィールド領域に直接ボンディングするステップを含むのがよい。幾つかの実施形態では、スイッチング回路は、インターポーザ内に設けられている。幾つかの実施形態では、スイッチング回路は、第１及び第２の半導体素子のうちの少なくとも一方内に設けられている。
【0020】
もう１つの実施形態では、ボンデッド構造体は、回路素子、第１の接触パッド、及び第２の接触パッドを備えた第１の半導体素子と、第１の接触パッドにボンディングされた第３の接触パッド及び第２の接触パッドにボンディングされた第４の接触パッドを備える第２の半導体素子と、回路素子と第１の接触パッドの第１の電気的接続状態と、回路素子と第２の接触パッドの第２の電気的接続状態を切り換えるよう構成されたスイッチング回路と、第１の半導体素子と第２の半導体素子との間のボンディングオフセットを算定するよう構成された試験回路とを有する。
【0021】
幾つかの実施形態では、第３の接触パッドは、介在する接着剤なしで第１の接触パッドに直接ボンディングされ、第４の接触パッドは、介在する接着剤なしで第２の接触パッドに直接ボンディングされている。幾つかの実施形態では、第１の半導体素子は、第１及び第２の接触パッドが少なくとも部分的に埋め込まれた第１の非導電フィールド領域を有し、第２の半導体素子は、第３及び第４の接触パッドが少なくとも部分的に埋め込まれた第２の非導電フィールド領域を有し、第１の非導電フィールド領域と第２の導電フィールド領域は、介在する接着剤なしで互いに直接ボンディングされている。幾つかの実施形態では、試験回路は、ダイシングレーンに沿って設けられ、試験回路は、ダイシングステップによって少なくとも部分的に壊される。幾つかの実施形態では、スイッチング回路は、少なくとも１つには算定したボンディングオフセットに基づいて、第１の電気的接続状態又は第２の電気的接続状態を生じさせるようプログラムされている。幾つかの実施形態では、試験回路は、ボンディングオフセットを表す信号をスイッチング回路に送るよう構成されている。
【図面の簡単な説明】
【0022】
【図1A】２つの素子を直接ハイブリッドボンディング前の状態で示す概略断面側面図である。
【図2A】ボンディング前における第１の半導体素子、インターポーザ、及び第２の半導体素子の概略断面図である。
【図3A】一実施形態に従って、ボンディング前における第１の半導体素子、インターポーザ、及び第２の半導体素子のもう１つの実施形態を示す図である。
【図4A】もう１つの実施形態に従って、ボンディング前における第１の半導体素子、インターポーザ、及び第２の半導体素子の概略断面図である。
【図5A】第１の半導体素子と第２の半導体素子との間のボンディングオフセットを求めて、ボンディングオフセットを表す信号をスイッチング回路に送るよう構成された試験回路を含むボンデッド構造体の断面側面図である。
【図5C】２次元（２Ｄ）位置合わせ不良を許容するよう２Ｄアレイの状態に設けられた試験パッド及びビアを含む半導体素子の概略断面平面図である。
【図6】配置精度を高めるよう互いに異なる直径の対向した接触パッドの概略断面平面図である。
【図7】回路素子を有するボンデッド構造体の概略断面側面図である。
【発明を実施するための形態】
【0023】
概 観
相互接続密度を高めるとともに電気的能力を向上させるよう微細なピッチで配置された接触パッドを有する半導体素子を直接ボンディングする需要が高まっている。しかしながら、微細なピッチで配置された接触パッドを正確に位置合わせすることは、難題であると言え、と言うのは、ピックアンドプレース（pick-and-place）及び／又はボンディングツールが位置合わせ不良に関する許容誤差を有しているからである。ボンディングされるべきパッドのピッチが位置合わせ不良許容誤差未満であり又はこれとほぼ等しい場合、１つの素子上のパッドは、対向した素子上の不正確なパッドにボンディングされる恐れがあり、その結果、電気的性能が低下する。本明細書において開示する種々の実施形態は、パッドが互いに正確に接続されるようにするために対向したパッド相互間の電気的接続を切り換えるよう構成されたスイッチング回路を提供することによって、ボンディング中における位置合わせ不良を補償する。
相互接続密度を高めるとともに電気的能力を向上させるよう微細なピッチで配置された接触パッドを有する半導体素子を直接ボンディングする需要が高まっている。しかしながら、微細なピッチで配置された接触パッドを正確に位置合わせすることは、難題であると言え、と言うのは、ピックアンドプレース（pick-and-place）及び／又はボンディングツールが位置合わせ不良に関する許容誤差を有しているからである。ボンディングされるべきパッドのピッチが位置合わせ不良許容誤差未満であり又はこれとほぼ等しい場合、１つの素子上のパッドは、対向した素子上の不正確なパッドにボンディングされる恐れがあり、その結果、電気的性能が低下する。本明細書において開示する種々の実施形態は、パッドが互いに正確に接続されるようにするために対向したパッド相互間の電気的接続を切り換えるよう構成されたスイッチング回路を提供することによって、ボンディング中における位置合わせ不良を補償する。
【0024】
直接ボンディング法及び直接ボンデッド構造体の実施例
本明細書において開示する種々の実施形態は、２つの素子を介在する接着剤なしで互いに直接ボンディングすることができるボンデッド構造体に関する。図１Ａ及び図１Ｂは、幾つかの実施形態に従って、介在接着剤なしで直接ボンデッド構造体を形成するプロセスを概略的に示している。図１Ａ及び図１Ｂでは、ボンデッド構造体１００は、介在接着剤なしで互いに直接ボンディングできる２つの素子１０２，１０４を有する。２つ以上の半導体素子（例えば、集積回路ダイ、ウエハなど）１０２，１０４を互いに積層し又はボンディングしてボンデッド構造体１００を形成するのがよい。第１の素子１０２の導電特徴部１０６ａ（例えば、接触パッド、ビア（例えば、ＴＳＶ）の露出端部、又は基板貫通電極）を第２の素子１０４の対応の導電特徴部１０６ｂに電気的に接続するのがよい。導電特徴部は、非導電ボンディング領域内に形成された金属パッドを含むのがよく、また、下に位置するメタライゼーション、例えば再配線層（redistribution layer：ＲＤＬ）（表面配線と呼ばれることもある）に接続されるのがよい。任意の適当な数の素子をボンデッド構造体１００内に積層することができる。例えば、第３の素子（図示せず）を第２の素子１０４上に積層することができ、第４の素子（図示せず）を第３の素子上に積層することができ、その他同様である。追加的に又は代替的に、１つ以上の追加の素子（図示せず）を第１の素子１０２に沿って互いに横方向に隣接して積層することができる。幾つかの実施形態では、横方向に積層される追加の素子は、第２の素子よりも小さいのがよい。幾つかの実施形態では、横方向に積層される追加の素子は、第２の素子の１／２であるのがよい。
本明細書において開示する種々の実施形態は、２つの素子を介在する接着剤なしで互いに直接ボンディングすることができるボンデッド構造体に関する。図１Ａ及び図１Ｂは、幾つかの実施形態に従って、介在接着剤なしで直接ボンデッド構造体を形成するプロセスを概略的に示している。図１Ａ及び図１Ｂでは、ボンデッド構造体１００は、介在接着剤なしで互いに直接ボンディングできる２つの素子１０２，１０４を有する。２つ以上の半導体素子（例えば、集積回路ダイ、ウエハなど）１０２，１０４を互いに積層し又はボンディングしてボンデッド構造体１００を形成するのがよい。第１の素子１０２の導電特徴部１０６ａ（例えば、接触パッド、ビア（例えば、ＴＳＶ）の露出端部、又は基板貫通電極）を第２の素子１０４の対応の導電特徴部１０６ｂに電気的に接続するのがよい。導電特徴部は、非導電ボンディング領域内に形成された金属パッドを含むのがよく、また、下に位置するメタライゼーション、例えば再配線層（redistribution layer：ＲＤＬ）（表面配線と呼ばれることもある）に接続されるのがよい。任意の適当な数の素子をボンデッド構造体１００内に積層することができる。例えば、第３の素子（図示せず）を第２の素子１０４上に積層することができ、第４の素子（図示せず）を第３の素子上に積層することができ、その他同様である。追加的に又は代替的に、１つ以上の追加の素子（図示せず）を第１の素子１０２に沿って互いに横方向に隣接して積層することができる。幾つかの実施形態では、横方向に積層される追加の素子は、第２の素子よりも小さいのがよい。幾つかの実施形態では、横方向に積層される追加の素子は、第２の素子の１／２であるのがよい。
【0025】
幾つかの実施形態では、素子１０２，１０４は、接着剤なしで互いに直接ボンディングされている。種々の実施形態では、非導電又は誘電材料を含む非導電フィールド領域は、第１の素子１０２の第１のボンディング層１０８ａとしての役目を果たすのがよく、第１のボンディング層１０８ａは、接着剤なしで第２の素子１０４の第２のボンディング層１０８ｂとしての役目を果たす非導電又は誘電材料を含む対応の非導電フィールド領域に直接ボンディングされるのがよい。非導電ボンディング層１０８ａ，１０８ｂは、デバイス部分１１０ａ，１１０ｂ、例えば素子１０２，１０４の半導体（例えば、シリコン）部分のそれぞれの前面１１４ａ，１１４ｂ上に設けられるのがよい。能動デバイス及び／又は回路をデバイス部分１１０ａ，１１０ｂ内又は上にパターン化するとともに／あるいは違ったやり方で設けるのがよい。能動デバイス及び／又は回路は、デバイス部分１１０ａ，１１０ｂの前面１１４ａ，１１４ｂのところ又はその近くに、かつ／あるいはデバイス部分１１０ａ，１１０ｂの反対側の裏面１１６ａ，１１６ｂのところに又はその近くに設けられてもよい。非導電材料を第１の素子１０２の非導電ボンディング領域又はボンディング層１０８ａという場合がある。幾つかの実施形態では、第１の素子１０２の非導電ボンディング層１０８ａは、誘電体間ボンディング技術を用いて第２の素子１０４の対応の非導電ボンディング層１０８ｂに直接ボンディングされるのがよい。例えば、誘電体間ボンドは、少なくとも米国特許第９，５６４，４１４号明細書、同第９，３９１，１４３明細書、及び同第１０，４３４，７４９号明細書に開示されている直接ボンディング技術を用いて接着剤なしで形成でき、これら米国特許を参照により引用し、あらゆる目的に関しこれらの各々の記載内容全体を本明細書の一部とする。理解されるべきこととして、種々の実施形態では、ボンディング層１０８ａ及び／又は１０８ｂは、非導電材料、例えば誘電体、例えば酸化シリコン、又はアンドープ半導体材料、例えばアンドープシリコンからなるのがよい。直接ボンディングのための適当な誘電体ボンディング表面又は材料は、無機誘電体、例えば酸化シリコン、窒化シリコン、オキシ窒化シリコンを含むが、これには限定されず、あるいは、炭素、例えば炭化シリコン、オキシ炭窒化シリコン、低Ｋ（low-k ）誘電体、ＳＩＣＯＨ誘電体、炭窒化シリコンもしくはダイヤモンド状炭素又はダイヤモンド表面を含む材料を含んでもよい。かかる炭素含有セラミック材料は、炭素が含まれているにもかかわらず、無機と見なされる場合がある。幾つかの実施形態では、誘電体は、ポリマー材料、例えばエポキシ、樹脂又は成形材料を含んでいない。
【0026】
種々の実施形態では、直接ハイブリッドボンドは、介在接着剤なしで形成できる。例えば、非導電ボンディング面１１２ａ，１１２ｂを高い平滑度に研磨することができる。ボンディング面１１２ａ，１１２ｂを清浄化してプラズマ及び／又はエッチング剤に当てると、表面１１２ａ，１１２ｂを活性化することができる。幾つかの実施形態では、これら表面１１２ａ，１１２ｂは、活性化後又は活性化中（例えば、プラズマ及び／又はエッチングプロセス中）、化学種で末端基化するができる。理論に束縛されるものではないが、幾つかの実施形態では、活性化プロセスは、ボンディング面のところでの化学結合を壊すために実施されるのがよく、末端基化プロセスは、直接ボンディング中におけるボンディングエネルギーを向上させる１種類以上の追加の化学種をボンディング面１１２ａ，１１２ｂのところに提供することができる。幾つかの実施形態では、活性化及び末端基化は、同一のステップで提供され、例えば、プラズマを用いて表面１１２ａ，１１２ｂを活性化して末端基化することができる。他の実施形態では、ボンディング面１１２ａ，１１２ｂを別個の処理で末端基化を行って直接ボンディングのための追加の化学種を提供することができる。種々の実施形態では、末端基化化学種は、窒素を含むのがよい。例えば、幾つかの実施形態では、ボンディング面１１２ａ，１１２ｂを窒素含有プラズマに当てるのがよい。さらに、幾つかの実施形態では、ボンディング面１１２ａ，１１２ｂをフッ素にさらすのがよい。例えば、第１の素子１０２と第２の素子１０４との間のインターフェース１１８のところ又はその近くに１つ又は多数のフッ素ピークが生じるのがよい。かくして、直接ボンデッド構造体１００では、２つの非導電材料（例えば、ボンディング層１０８ａ，１０８ｂ）相互間のボンディングインターフェース１１８は、ボンディングインターフェース１１８のところに高い窒素含有量及び／又はフッ素ピークを有する極めて滑らかなインターフェースを構成することができる。活性化及び／又は末端基化処理の追加の実施例が米国特許第９，５６４，４１４号明細書、同第９，３９１，１４３号明細書、及び同第１０，４３４，７４９号明細書を通して見受けられ、これら米国特許の各々を参照により引用し、全ての目的に関してその記載内容全体を本明細書の一部とする。
【0027】
種々の実施形態では、第１の素子１０２の導電特徴部１０６ａもまた、第２の素子１０４の対応の導電特徴部１０６ｂに直接ボンディングされるのがよい。例えば、ハイブリッドボンディング技術を用いると、上述したように前処理された共有直接結合状態の非導電体間（例えば、誘電体間）表面を含むボンドインターフェース１１８に沿って導体間直接ボンドを提供することができる。種々の実施形態では、導体間（例えば、導電特徴部１０６ａ‐導電特徴部１０６ｂ間）直接ボンド及び誘電体間ハイブリッドボンドは、少なくとも米国特許第９，７１６，０３３号明細書及び同第９，８５２，９８８号明細書に開示された直接ボンディング技術を用いて形成でき、これら米国特許の各々を参照により引用し、全ての目的についてその記載内容全体を本明細書の一部とする。
【0028】
例えば、非導電（誘電）ボンディング面１１２ａ，１１２ｂ（例えば、無機誘電表面を含む）を前処理して、上述のように介在接着剤なしで互いに直接ボンディングすることができる。導電接触特徴部（例えば、導電特徴部１０６ａ，１０６ｂ）（これは、ボンディング層１０８ａ，１０８ｂ内の非導電性の誘電フィールド領域によって少なくとも部分的に包囲されるのがよい）もまた、介在接着剤なしで互いに直接ボンディングすることができる。種々の実施形態では、導電特徴部１０６ａ，１０６ｂは、非導電フィールド領域内に少なくとも部分的に埋め込まれた別々のパッドを含むのがよい。幾つかの実施形態では、導電接触特徴部は、基板貫通ビア（ＴＳＶ）の露出接触面を有するのがよい。幾つかの実施形態では、導電特徴部１０６ａ，１０６ｂをそれぞれ、誘電フィールド領域又は非導電ボンディング層１０８ａ，１０８ｂの外面（例えば、上面）の下に．凹ませるのがよく、例えば３０ｎｍ未満、２０ｎｍ未満、１５ｎｍ未満、又は１０ｎｍ未満だけ凹ませるのがよく、例えば、２ｎｍから２０ｎｍまでの範囲又は４ｎｍ～１０ｎｍの範囲で凹ませるのがよい。種々の実施形態では、直接ボンディングに先立って、対向した素子の凹部は、対向した接触パッド相互間の全ギャップが１５ｎｍ未満、又は１０ｎｍ未満であるように寸法決めされるのがよい。幾つかの実施形態では、非導電ボンディング層１０８ａ，１０８ｂを室温で接着剤なしで互いに直接ボンディングするのがよく、その後、ボンデッド構造体１００をアニールするのがよい。アニーリング時、導電特徴部１０６ａ，１０６ｂは、膨張して互いに接触し、それにより金属間直接ボンドを形成することができる。有益には、カリフォルニア州サンノゼ所在のアデイア（Adeia）社から商業的に入手できるダイレクトボンドインターコネクト（Direct Bond Interconnect）、すなわち、ＤＢＩ（登録商標）技術の使用により、高密度の導電特徴部１０６ａ，１０６ｂを直接ボンドインターフェース１１８を横切って接続することができる（例えば、規則的なアレイについては小さな又は細かいピッチで）。幾つかの実施形態では、導電特徴部１０６ａ，１０６ｂ、例えばボンデッド素子のうちの一方のボンディング面内に埋め込まれた導電トレースのピッチは、４０ミクロン未満、１０ミクロン未満であるのがよく、それどころか２ミクロン未満であってもよい。幾つかの用途に関し、導電特徴部１０６ａ，１０６ｂのピッチとボンディングパッドの寸法のうちの１つ（例えば、直径）の比は、５未満、３未満、又は場合によっては望ましくは２未満である。他の用途では、ボンデッド素子のうちの一方のボンディング面内に埋め込まれた導電トレースの幅は、０．３ミクロンから２０ミクロンまでの範囲にわたるのがよく、例えば０．３ミクロンから３ミクロンまでの範囲にあるのがよい。種々の実施形態では、導電特徴部１０６ａ，１０６ｂは、銅からなるのがよいが、他の金属が適している場合がある。
【0029】
かくして、直接ボンディングプロセスでは、第１の素子１０２を介在接着剤なしで第２の素子１０４に直接ボンディングすることができる。幾つかの構成例では、第１の素子１０２は、単体化された素子、例えば単体化集積化デバイスダイからなるのがよい。他の構成例では、図１Ａ及び図１Ｂに示すように、第１の素子１０２は、単体化されたときに複数の集積化デバイスダイを形成する複数の（例えば、数十個、数百個、又はそれ以上）のデバイス領域を含むキャリヤ又は基板（例えば、ウエハ）からなるのがよい。同様に、第２の素子１０４は、図１Ａ及び図１Ｂに示すように、単体化素子、例えば単体化集積化デバイスダイからなるのがよい。他の構成例では、第２の素子１０４は、キャリヤ又は基板（例えば、ウエハ）からなるのがよい。したがって、本明細書において開示する実施形態は、ウエハ間ボンディングプロセス、ダイ間ボンディングプロセス、又はダイ・ウエハ間ボンディングプロセスに適用できる。ウエハ間（Ｗ２Ｗ）プロセスでは、２枚以上のウエハを互いに直接ボンディング（例えば、直接ハイブリッドボンディング）し、そして適当な単体化プロセスを用いて単体化するのがよい。単体化後、単体化構造体の側縁（例えば、２つのボンデッド素子の側縁）は、互いに実質的に同一平面上に位置するのがよく、そしてかかる側縁は、単体化プロセスを表す目印（例えば、のこぎりによる単体化プロセスが用いられた場合、のこぎりマーク）を含むのがよい。
【0030】
本明細書において説明するように、第１の素子１０２と第２の素子１０４を接着剤なしで互いに直接ボンディングすることができ、これは、被着プロセスとは異なっている。１つの用途では、ボンデッド構造体中の第１の素子１０２の幅は、第２の素子１０４の幅とほぼ同じである。幾つかの他の実施形態では、ボンデッド構造体１００中の第１の素子１０２の幅は、第２の素子１０４の幅とは異なる。同様に、ボンデッド構造体中の大きい方の素子の幅又は面積は、小さい方の素子の幅又は面積よりも少なくとも１０％大きいのがよい。したがって、第１及び第２の素子１０２，１０４は、非成膜素子からなってもよい。さらに、直接ボンデッド構造体１００は、成膜層とは異なり、、ボンドインターフェース１１８に沿って、ナノスケールのボイド（ナノボイド）が存在する欠陥領域を含む場合がある。ナノボイドは、ボンディング面１１２ａ，１１２ｂの活性化（例えば、プラズマへの曝露）に起因して形成される場合がある。上述したように、ボンドインターフェース１１８は、活性化及び／又は最後の化学処理プロセスから生じる物質の濃縮を含む場合がある。例えば、活性化のために窒素プラズマを利用する実施形態では、窒素ピークがボンドインターフェース１１８のところに形成される場合がある。窒素ピークは、二次イオン質量分析計を用いて検出可能である。種々の実施形態では、例えば、窒素末端基化処理（例えば、結合層を窒素含有プラズマに当てる）により、加水分解（ＯＨ末端化）表面に代えてＮＨ2分子を用いることができ、それにより窒素末端基化表面が生じる。活性化のために酸素プラズマを利用する実施形態では、酸素ピークがボンドインターフェース１１８のところに形成される場合がある。幾つかの実施形態では、ボンドインターフェース１１８は、オキシ窒化シリコン、オキシ炭窒化シリコン、又は炭窒化シリコン４らなるのがよい。本明細書において説明したように、直接ボンドは、共有結合を含み、この共有結合は、ファンデルワールス結合よりも強固である。ボンディング層１０８ａ，１０８ｂは、高い平滑度まで平坦化された研磨表面をさらに有するのがよい。
【0031】
種々の実施形態では、接触パッド１０６ａ，１０６ｂ相互間の金属間ボンドは、銅結晶粒がボンドインターフェース１１８を横切って互いの中に成長するよう接合されるのがよい。幾つかの実施形態では、銅は、ボンドインターフェース１１８を横切る銅の拡散を向上させるために、１１１結晶面に沿って配向した結晶粒を有するのがよい。ボンドインターフェース１１８は、ボンデッド導電特徴部１０６ａ，１０６ｂの少なくとも一部分まで実質的に完全に延びるのがよく、その結果、ボンデッド導電特徴部１０６ａ，１０６ｂのところ又はその近くに非導電ボンディング層１０８ａ，１０８ｂ相互間に実質的にギャップが生じないようになっている。幾つかの実施形態では、バリヤ層を導電特徴部１０６ａ，１０６ｂ（例えば、銅を含むのがよい）の下に設けるのがよい。しかしながら、他の実施形態では、例えば、米国特許第１１，１９５，７４８号明細書に記載されているように、導電特徴部１０６ａ，１０６ｂの下にバリヤ層がなくてもよく、この米国特許を参照により引用し、その記載内容全体を全ての目的に関して本明細書の一部とする。
【0032】
有益には、本明細書において説明するハイブリッドボンディング技術の使用により、隣り合う接触パッド１０６ａ，１０６ｂの極めて微細なピッチ、及び／又は小さなパッドサイズの実現が可能になる。例えば、種々の実施形態では、隣り合う導電特徴部１０６ａ（又は１０６ｂ）相互間のピッチｐ（すなわち、図１Ａに示すように、縁から縁まで、又は中心から中心までの距離）は、０．５ミクロンから５０ミクロンまでの範囲、０．７５ミクロンから２５ミクロンまでの範囲、１ミクロンから２５ミクロンまでの範囲、１ミクロンから１０ミクロンまでの範囲、又は１ミクロンから５ミクロンまでの範囲にあるのがよい。さらに、主要な横方向寸法（例えば、パッド直径）もまた、小さいのがよく、例えば０．２５ミクロンから３０ミクロン、０．２５ミクロンから５ミクロンまでの範囲、又は０．５ミクロンから５ミクロンまでの範囲にある。
【0033】
ボンデッド構造体の例示の実施形態
図２Ａは、ボンディング前におけるデバイス部分２１０ａ上に位置する第１のボンディング層２０８ａを備えた第１の半導体２０８ａを有する第１の半導体素子２０２、インターポーザ２２０、及びデバイス部分２１０ｂ上に位置する第２のボンディング層２０８ｂを備えた第２の半導体素子２０４を示している。デバイス部分２１０ａ，２１０ｂは、１つ以上のデバイス（例えば、１つ以上の能動デバイス、例えばトランジスタ、及び／又は１つ以上の受動デバイス）がパターン付けされた半導体材料からなるのがよい。以下の図では、第１及び第２の半導体素子２０２，２０４のデバイス部分２１０ａ，２１０ｂは、説明を分かりやすくするために省いてある。能動スイッチング回路２２２がインターポーザ２２０内に設けられるのがよい。スイッチング回路２２２は、１つ又は多数のトランジスタが実装された能動回路を含むのがよく、そしてこのスイッチング回路は、任意適当な形式のスイッチ、例えばマルチビット型スイッチマルチプレクサ、マルチビット型バススイッチなどを有することができる。第１の半導体素子２０２、インターポーザ２２０、及び第２の半導体素子２０４の各々は、対応の導電接触パッド２０６を有するのがよく、これら導電接触パッドは、もう１つの素子への電気的接続を可能にするよう構成されている。接触パッド２０６は、非導電フィールド領域２０８（例えば、非導電ボンディング層）内に設けられた別々の導電パッドを含むのがよい。他の実施形態では、接触パッド２０６は、もう１つの素子に結合するよう構成された基板貫通ビア（ＴＳＶ）の端を構成することができる。図２Ａでは、第１の半導体素子２０２、インターポーザ２２０ａの第１の側、インターポーザ２２０ｂの第２の側、及び第２の半導体素子２０４上の接触パッドは、互いに合致し、例えば、ほぼ同一であるそれぞれのピッチｐを有するのがよい。上述したように、ピックアンドプレース又はボンディングツールは、これら素子の位置合わせ不良許容誤差エリアにわたる最大配置誤差（maximum placement error：ＭＰＥ）を有するのがよい。適当な補償を行わないで、対向した接触パッドを位置合わせするためのピックアンドプレース又はボンディングツールを用いると、結果的に、対向パッドの接続状態が不正確になる場合がある。潜在的な最大配置誤差の解決策を提供するため、潜在的な接続部２０７は、位置合わせ不良許容誤差エリアに沿って延びるよう設けられるのがよく、この潜在的接続部により、電気的接続及び／又は信号を適正な導電パッド相互間に形成することができる。幾つかの場合、接触パッドピッチは、ピックアンドプレース又はボンディングツールの最大配置誤差よりも小さいのがよい。
図２Ａは、ボンディング前におけるデバイス部分２１０ａ上に位置する第１のボンディング層２０８ａを備えた第１の半導体２０８ａを有する第１の半導体素子２０２、インターポーザ２２０、及びデバイス部分２１０ｂ上に位置する第２のボンディング層２０８ｂを備えた第２の半導体素子２０４を示している。デバイス部分２１０ａ，２１０ｂは、１つ以上のデバイス（例えば、１つ以上の能動デバイス、例えばトランジスタ、及び／又は１つ以上の受動デバイス）がパターン付けされた半導体材料からなるのがよい。以下の図では、第１及び第２の半導体素子２０２，２０４のデバイス部分２１０ａ，２１０ｂは、説明を分かりやすくするために省いてある。能動スイッチング回路２２２がインターポーザ２２０内に設けられるのがよい。スイッチング回路２２２は、１つ又は多数のトランジスタが実装された能動回路を含むのがよく、そしてこのスイッチング回路は、任意適当な形式のスイッチ、例えばマルチビット型スイッチマルチプレクサ、マルチビット型バススイッチなどを有することができる。第１の半導体素子２０２、インターポーザ２２０、及び第２の半導体素子２０４の各々は、対応の導電接触パッド２０６を有するのがよく、これら導電接触パッドは、もう１つの素子への電気的接続を可能にするよう構成されている。接触パッド２０６は、非導電フィールド領域２０８（例えば、非導電ボンディング層）内に設けられた別々の導電パッドを含むのがよい。他の実施形態では、接触パッド２０６は、もう１つの素子に結合するよう構成された基板貫通ビア（ＴＳＶ）の端を構成することができる。図２Ａでは、第１の半導体素子２０２、インターポーザ２２０ａの第１の側、インターポーザ２２０ｂの第２の側、及び第２の半導体素子２０４上の接触パッドは、互いに合致し、例えば、ほぼ同一であるそれぞれのピッチｐを有するのがよい。上述したように、ピックアンドプレース又はボンディングツールは、これら素子の位置合わせ不良許容誤差エリアにわたる最大配置誤差（maximum placement error：ＭＰＥ）を有するのがよい。適当な補償を行わないで、対向した接触パッドを位置合わせするためのピックアンドプレース又はボンディングツールを用いると、結果的に、対向パッドの接続状態が不正確になる場合がある。潜在的な最大配置誤差の解決策を提供するため、潜在的な接続部２０７は、位置合わせ不良許容誤差エリアに沿って延びるよう設けられるのがよく、この潜在的接続部により、電気的接続及び／又は信号を適正な導電パッド相互間に形成することができる。幾つかの場合、接触パッドピッチは、ピックアンドプレース又はボンディングツールの最大配置誤差よりも小さいのがよい。
【0034】
図２Ｂは、第２の半導体素子２０４が第１の半導体素子２０２及びインターポーザ２２０から配置誤差（placement error：ＰＥ）だけオフセットしている１つの実施形態としてのボンデッド構造体２００を示している。図２Ｂに示すように、インターポーザ２２０は、インターポーザ２２０ａの第１の面上に設けられた第１の複数の接触パッド２０６ａ及び第１の面と反対側のインターポーザ２２０Ｂの第２の面上に設けられた第２の複数の接触パッド２０６ｂを有するのがよい。インターポーザ２２０ａの第１の面は、第１の複数の接触パッド２０６ａが第１の半導体素子２０２に電気的に接続された状態で、第１の半導体素子２０２にボンディングされる（例えば、介在接着剤なしで直接ボンディングされる）のがよい。第２の半導体素子２０４は、第２の複数の接触パッド２０６ｂが第２の半導体素子２０４に電気的に接続された状態で、インターポーザ２２０ｂの第２の面にボンディングされる（例えば、介在接着剤なしで直接ボンディングされる）のがよい。スイッチング回路２２２は、第１の複数の接触パッド２０６ａの各接触パッドと第２の複数の接触パッド２０６ｂの１つの組をなす多数パッドとの間で電気的接続を切り換えるよう構成されているのがよい。幾つかの実施形態では、スイッチングは、永続的であってもよく、すなわち非可逆的であってもよく、その結果、スイッチング回路が電気的接続状態をいったん切り換えると、接続を逆にすることができず、あるいはもう１つのパッドに切り換えることができないようになっている（例えば、スイッチは、ヒューズを有してもよく、アンチヒューズを有してもよい）。他の実施形態では、スイッチングは、可逆的であってもよく、その結果、スイッチを逆にすることができ、あるいは当初のスイッチの作製後にパッド相互間の電気的接続を変更することができるようになっている。例えば、かかる実施形態では、可逆的スイッチングは、能動回路が２つの状態又はパッド相互間で、あるいは３つ以上の状態又はパッドを切り換えることができるようにプログラム可能であるがよい。
【0035】
例えば、図２Ｂに示すように、第１の半導体素子２０２は、第１の接触パッド２０６（１）を有するのがよく、インターポーザは、インターポーザ２２０の第１の面２２０ａ上に第２の接触パッド２０６（２）を有するのがよい。第２の接触パッド２０６（２）は、第１の接触パッド２０６（１）にボンディングされる（例えば、介在接着剤なしで直接ボンディングされる）のがよい。インターポーザ２２０は、第１の面２２０ａと反対側のインターポーザの第２の面２２０ｂ上に第３の接触パッド２０６（３）及び第４の接触パッド２０６（４）を有するのがよい。第２の半導体素子２０４は、第３の接触パッド２０６（３）にボンディングされた（例えば、介在接着剤なしで直接ボンディングされた）第５の接触パッド２０６（５）及び第４の接触パッド２０６（４）にボンディングされた（例えば、介在接着剤なしで直接ボンディングされた）第６の接触パッド２０６（６）を有するのがよい。スイッチング回路２２２は、第２、第３の接触パッド２０６（２），２０６（３）相互間の第１の電気的接続と第２、第４の接触パッド２０６（２），２０６（４）相互間の第２の電気的接触を切り換えて確立された接続状態２０９を提供するよう構成されているのがよい。図示のように、第２及び第４の接触パッド２０６（２），２０６（４）は、互いに横方向にオフセットしているのがよい。かくして、電気的接続及び／又は信号は、１対１の関係で接続され、その結果、電気的接続が１つの組をなす接触パッド相互間でのみ生じることができるようになっている。加うるに、電力及び／又は接地は、第１の半導体素子、第２の半導体素子、及びインターポーザをボンディングした後は再構成される必要はない。
【0036】
図２Ａ及び図２Ｂでは、第２の接触パッド２０６（２）は、第３及び第４のパッド２０６（３），２０６（４）を含む組をなす多数の接触パッド及び１つ以上の追加の接触パッドに接続可能であるのがよい。種々の実施形態では、第２のパッド２０６（２）に接続可能な組をなす多数の接触パッドは、位置合わせ不良許容誤差エリアＭ以下であるパッドエリア内に設けられるのがよい。種々の実施形態では、組をなす接触パッドは、１００μｍ2以下のパッドエリア内、２５μｍ2以下の接触エリア内、１０μｍ2以下のパッドエリア内、５μｍ2以下のパッドエリア内、又は１μｍ2以下のパッドエリアに設けられるのがよい。したがって、有益には、第２のパッド２０６（２）に接続可能な組をなす多数のパッドは、ボンディングツールの位置合わせ不良許容誤差内にあることができ、その結果、第２のパッド２０６（２）は、この組に属するパッドのうちの１つに（この組に属さないパッドにではなく）ボンディングされるようになっている。
【0037】
図３Ａ及び図３Ｂは、図２Ａ及び図２Ｂの実施形態と全体としてほぼ同じ実施形態を示している。しかしながら、図２Ａ及び図２Ｂの実施形態とは異なり、インターポーザ３２０は、互いに異なるピッチｐ1，ｐ2を有する半導体素子を互いに接続するよう構成されているのがよい。例えば、第１の半導体素子３０２のパッドは、第２の半導体素子３０４のパッドよりも大きなピッチを有するのがよい。インターポーザ３２０ａの第１の面上のパッドは、第１の半導体素子３０２のパッドにマッチするよう大きなピッチを有するのがよく、インターポーザ３２０ｂの第２の面上のパッドは、第２の素子のパッドとマッチするよう小さいピッチを有するのがよい。有益には、図３Ａ及び図３Ｂの実施形態は、互いに異なるピッチを有する半導体素子３０２，３０４の接続を実現可能にする。
【0038】
図４Ａ及び図４Ｂは、図２Ａ～図３Ｂの実施形態とほぼ同じ実施形態を示している。しかしながら、能動スイッチング回路がインターポーザ内に設けられている図２Ａ～図３Ｂの実施形態とは異なり、能動スイッチング回路４２２は、第１及び第２の半導体素子４０２，４０４のうちの少なくとも一方の中に設けられるのがよい。図４Ａ及び図４Ｂでは、例えば、スイッチング回路４２２は、第２の半導体素子４０４内に設けられるのがよい。他の実施形態では、スイッチング回路４２２は、追加的に又は代替的に、第１の半導体素子４０２内に設けられてもよい。理解されるべきこととして、図２Ａ～図４Ｂは、第１の半導体素子のパッドと第２の半導体素子パッドとの間の１対多数の接続状態を示しているが、種々の実施形態では、追加的に又は代替的に、第２の半導体素子のパッドと第１の半導体素子のパッドとの間に１対多数の関係があってもよい。
【0039】
図５Ａ及び図５Ｂは、第１の半導体素子５０２と第２の半導体素子５０４との間のボンディングオフセットを求め、そしてボンデッド構造体５００のボンディングオフセットを表す信号をスイッチング回路５２２に送るよう構成された試験回路５５０を示している。試験回路５５０は、第１の半導体素子５０２内の複数の試験パッド５２６、インターポーザ５２０内に設けられていて第１の複数の試験パッド５２６にボンディングされた複数のビア５２４、及び第２の半導体素子５０４内に設けられていて複数のビア５２４のうちの第１のビアにボンディングされたプローブパッド５２８を有するのがよい。試験回路５５０は、プローブパッド５２８に接続された基準パッド５３０をさらに有する。試験回路５５０は、プローブパッド５２８と基準パッド５３０との間の信号の連続性をモニタしてプローブパッド５２８が接続される試験パッド５２６を特定するよう構成されているのがよい。図５Ａ及び図５Ｂに示すように、位置合わせ不要に起因したボンディングオフセットは、少なくとも一部が、プローブパッドが結合しているのがどの試験パッドやビアであるかに基づいて求められるのがよい。図５Ａでは、例えば、プローブパッド５２８は、正確な位置合わせ（０）に対する１つの配置分（＋１）だけオフセットした試験パッド５２６及びビアへのボンディングを行う。幾つかの実施形態では、試験回路５５０は、能動回路５２２に電気的に接続されるのがよく、そして信号を能動回路に送るのがよく、それにより、＋１位置にある対向したパッドへの電気的接続状態を切り換えることができる。他の実施形態では、試験回路５５０は、能動回路５２２に電気的に接続されなくてもよい。これに代えて、かかる実施形態では、スイッチング回路５２２は、少なくとも１つには求めたボンディングオフセットに基づいて、第１の電気的接続又は第２の電気的接続を生じさせるようプログラムされていてもよい。
【0040】
図５Ｃに示すように、種々の実施形態では、試験パッド５２６及びビア５２４は、２Ｄ位置合わせ不良を許容するよう２次元（２Ｄ）アレイをなして設けられるのがよい。したがって、図５Ｃでは、試験パッド５２６及びビア５２４は、（ｘ，ｙ）座標によって表示される２次元でボンドオフセットのところに設けられるのがよい。試験パッドは、第１の半導体素子の任意適当な位置に配置できる。例えば、種々の実施形態では、試験パッドをダイシングレーン内に、ウエハのエッジに沿って、又は単体化ダイのフットプリント内に設けることができる。したがって、幾つかの実施形態では、試験回路は、ダイシングプロセス中に損傷を受ける場合がある。
【0041】
図６を参照すると、幾つかの実施形態では、配置精度を向上させるため、対向した接触パッドの直径は、互いに異なるのがよい。例えば、第１の半導体素子６２０上のパッド６０６ａは、インターポーザ６２０上のパッド６０６ｂよりも小さいのがよく、またこの逆の関係が成り立つ。大きなパッドは、対向した面上の１組のパッドに少なくとも等しく又はこれよりも大きいのがよく、それにより、小さなパッドのうちの少なくとも何割かは、大きな対向パッドに接触してこれに電気的に結合するようにすることができ、それにより配置上の利益度が高くなる。
【0042】
図７は、ボンデッド構造体７００のもう１つの実施形態を示している。図７では、ボンデッド構造体７００は、回路素子７０３、第１の接触パッド７０６（１）、及び第２の接触パッド７０６（２）を備えた第１の半導体素子７０２を有する。回路素子７０３は、能動回路の少なくとも一部分、能動回路に接続されたトレース、又は他の信号伝送回路を有するのがよい。ボンデッド構造体７００は、第１の接触パッド７０６（１）にボンディングされた第３の接触パッド７０６（３）及び第２の接触パッド７０６（２）にボンディングされた第４の接触パッド７０６（４）を備えた第２の半導体素子７０４を有するのがよい。幾つかの実施形態では、本明細書において説明したように、第１及び第２の半導体素子７０２，７０４は、互いに直接的にハイブリッドボンディングされるのがよい。ボンデッド構造体７００は、回路素子７０３と第１の接触パッド７０６（１）との第１の電気的接続状態と回路素子７０３と第２の接触パッド７０６（２）の電気的接続状態を切り換えるよう構成されたスイッチング回路７２２を有するのがよい。図５Ａ～図５Ｃに示すように、試験回路７５０は、第１の半導体素子７０２と第２の半導体素子７０４との間のボンディングオフセットを算定し又は求め、そしてボンディングオフセットを表す信号をスイッチング回路７２２に送るよう構成されているのがよい。上述したように、試験回路７５０は、これら素子内の任意適当な場所に配置できる。
【0043】
かくして、図７の実施形態では、ボンデッド構造体７００は、第１の半導体素子７０２と第２の半導体素子７０４との間に介在インターポーザを備えなくてもよい。それどころか、第１及び第２の半導体素子７０２，７０４は、互いに直接ボンディングされるのがよい。スイッチング回路７２２は、幾つかの実施形態では全体が第１の半導体素子７０２内に（又は、変形例では、全体が第２の半導体素子内に）設けられるのがよい。他の実施形態では、スイッチング回路７２２は、ボンドインターフェース全体に及ぶのがよく、その結果、スイッチング回路７２２の第１の部分が第１の半導体素子７０２内に設けられ、かつスイッチング回路７２２の第２の部分が第２の半導体素子７０４内に設けられるようになっている。
【0044】
用語法
文脈上別段の明示の必要がなければ、原文明細書及び原文特許請求の範囲全体を通じて、“comprise”（訳文では「～を有する」としている場合が多い）、“comprising”、“include”（「～を含む」）、“including”などの用語は、排他的又は網羅的な意味とは異なり、包括的な意味に、すなわち“including, but not limited to”（「～を含むが、これには限定されない」）の意味に解されるべきである。本明細書に一般的に用いられている「結合され」という用語は、互いに直接的に連結されるか、１つ以上の中間要素により互いに連結される２つ以上の要素を意味している。同様に、本明細書において一般的に用いられている「連結され」という用語は、互いに直接的に連結されるか、１つ以上の中間要素により互いに連結される２つ以上の要素を意味している。加うるに、原語出願において用いられている“herein”（訳文では「本明細書において」としている場合が多い）、“above”（「上述の」の意）、“below”（「後述の」の意）、及び同様な趣旨の用語は、本願を全体として意味しており、本願の何らかの特定の部分を意味しているわけではない。さらに、本明細書で用いられているように、第１の素子が第２の素子の「上（on）」又は「覆って（over）」位置すると説明されている場合、第１の素子は、第１の素子と第２の素子は、互いに直接的に接触するよう、第２の素子上に又はこれを覆って直接位置する場合があり、あるいは第１の素子は、１つ以上の素子が第１の素子と第２の素子の間に介在するよう、第２の素子上又はこれを覆って間接的に位置する場合がある。文脈上許容される場合には、単数形又は複数形を用いた上記の詳細な説明中の用語は、それぞれ複数又は単数を含む場合がある。２つ以上のアイテムのリストに関して「又は」という用語は、この用語についての以下の解釈、すなわち、リスト中のアイテムのうちの任意のもの、リスト中のアイテムの全て、及びリスト中のアイテムの任意の組み合わせの全てを含む。
文脈上別段の明示の必要がなければ、原文明細書及び原文特許請求の範囲全体を通じて、“comprise”（訳文では「～を有する」としている場合が多い）、“comprising”、“include”（「～を含む」）、“including”などの用語は、排他的又は網羅的な意味とは異なり、包括的な意味に、すなわち“including, but not limited to”（「～を含むが、これには限定されない」）の意味に解されるべきである。本明細書に一般的に用いられている「結合され」という用語は、互いに直接的に連結されるか、１つ以上の中間要素により互いに連結される２つ以上の要素を意味している。同様に、本明細書において一般的に用いられている「連結され」という用語は、互いに直接的に連結されるか、１つ以上の中間要素により互いに連結される２つ以上の要素を意味している。加うるに、原語出願において用いられている“herein”（訳文では「本明細書において」としている場合が多い）、“above”（「上述の」の意）、“below”（「後述の」の意）、及び同様な趣旨の用語は、本願を全体として意味しており、本願の何らかの特定の部分を意味しているわけではない。さらに、本明細書で用いられているように、第１の素子が第２の素子の「上（on）」又は「覆って（over）」位置すると説明されている場合、第１の素子は、第１の素子と第２の素子は、互いに直接的に接触するよう、第２の素子上に又はこれを覆って直接位置する場合があり、あるいは第１の素子は、１つ以上の素子が第１の素子と第２の素子の間に介在するよう、第２の素子上又はこれを覆って間接的に位置する場合がある。文脈上許容される場合には、単数形又は複数形を用いた上記の詳細な説明中の用語は、それぞれ複数又は単数を含む場合がある。２つ以上のアイテムのリストに関して「又は」という用語は、この用語についての以下の解釈、すなわち、リスト中のアイテムのうちの任意のもの、リスト中のアイテムの全て、及びリスト中のアイテムの任意の組み合わせの全てを含む。
【0045】
さらに、原文明細書で用いられている条件語、とりわけ“can”（「～のがよい」、「～でもよい」又は「～することができる」）、“could”、“might”、“may”、“e.g.”、“for example”、“such as”などは、別段の明示の指定がなければ、又は用いられている文脈内で違ったやり方で理解されない場合、一般に、ある特定の実施形態がある特定の特徴、要素、及び／又は状態を含み、他の実施形態がある特定の特徴、要素、及び／又は状態を含まないということを意味するようになっている。かくして、かかる条件語は、一般的には、特徴、要素、及び／又は状態が、１つ以上の実施形態について必要な何らかの仕方で存在することを意味するようにはなってはいない。
【0046】
ある特定の実施形態を説明したが、これら実施形態は、例示としてのみ提供されており、本発明の範囲を限定するものではない。確かに、本明細書において説明した新規な装置、方法、及びシステムは、種々の他の形態で具体化でき、さらに、本明細書において説明した方法及びシステムの形態における種々の省略、置換、及び変更は、本発明の範囲から逸脱することなく実施できる。例えば、ブロックが所与の配置で示されているが、変形実施形態は、異なるコンポーネント及び／又は回路トポロジでほぼ同じ機能を実行することができ、幾つかのブロックを削除し、動かし、追加し、分割し、組み合わせ、かつ／あるいは改造することができる。これらブロックの各々は、多種多様な仕方で具体化できる。上述の種々の実施形態の要素及び作用の任意適当な組み合わせは、別の実施形態を提供するよう組み合わせ可能である。添付の特許請求の範囲に記載された本発明の範囲及びその均等範囲は、本発明の範囲及び精神に含まれるかかる形態又は改造を含むものである。
【図1A】
【図1B】
【図2A】
【図2B】
【図3A】
【図3B】
【図4A】
【図4B】
【図5A】
【図5B】
【図5C】
【図6】
【図7】
【国際調査報告】