特表 2024-535908 半導体デバイス

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2024-10-02

(54)【発明の名称】半導体デバイス

(51)【国際特許分類】

   H01L 25/00 20060101AFI20240925BHJP

   H01L 23/02 20060101ALI20240925BHJP

【ＦＩ】

H01L25/00 B

H01L23/02 H

【審査請求】有

【予備審査請求】未請求

(21)【出願番号】P 2024518561

(86)(22)【出願日】2021-09-28

(85)【翻訳文提出日】2024-03-22

(86)【国際出願番号】 JP2021035721

(87)【国際公開番号】W WO2023053228

(87)【国際公開日】2023-04-06

(81)【指定国・地域】

(71)【出願人】

【識別番号】000154325

【氏名又は名称】住友電工デバイス・イノベーション株式会社

(74)【代理人】

【識別番号】100088155

【弁理士】

【氏名又は名称】長谷川 芳樹

(74)【代理人】

【識別番号】100113435

【弁理士】

【氏名又は名称】黒木 義樹

(74)【代理人】

【識別番号】100136722

【弁理士】

【氏名又は名称】▲高▼木 邦夫

(74)【代理人】

【識別番号】100174399

【弁理士】

【氏名又は名称】寺澤 正太郎

(72)【発明者】

【氏名】ウォン ジェイムズ

(57)【要約】

半導体デバイスは、金属ベースと、壁と、蓋と、半導体ダイと、少なくとも１つのコンデンサとを含む。壁は、金属ベース上に配置され、壁の内側に開口部を備える。蓋は壁上に配置される。半導体ダイは金属ベース上に配置される。半導体ダイは開口部に配置される壁で囲まれる。コンデンサは壁上に配置される。コンデンサの第１の端部は半導体ダイに電気的に接続され、コンデンサの第２の端部は金属ベースに電気的に接続される。
【選択図】 図１

【特許請求の範囲】

【請求項1】

金属ベースと、
前記金属ベース上に配置された壁であって、該壁の内側に開口部を備える壁と、
前記壁上に配置された蓋と、
前記金属ベース上に配置され、前記開口部内に配置されるように前記壁に囲まれた半導体ダイと、
前記壁上に配置された少なくとも１つのコンデンサであって、前記コンデンサの第１の端部が前記半導体ダイに電気的に接続され、前記コンデンサの第２の端部が前記金属ベースに電気的に接続される、少なくとも１つのコンデンサと、
を備える、半導体デバイス。

【請求項2】

前記壁上に配置され、前記コンデンサの前記第１の端部を前記半導体ダイに電気的に接続する第１の上側パターンと、
前記壁上に配置され、前記コンデンサの前記第２の端部を前記金属ベースに電気的に接続する第２の上側パターンと、を更に備え、
前記壁が、内側に突出部を有し、
前記第１の上側パターンが、前記壁の前記突出部に設けられた領域を含み、
前記第１の上側パターンの前記領域が、ワイヤによって前記半導体ダイのドレインパッドと電気的に接続される、
請求項１に記載の半導体デバイス。

【請求項3】

前記壁上に配置された第３の上側パターン及び第４の上側パターンを更に備え、
前記第３の上側パターンが、前記第１の上側パターンと電気的に接続され、
前記第４の上側パターンが、前記第２の上側パターンと電気的に接続され、ビアホールを介して前記金属ベースと電気的に接続される、
請求項２に記載の半導体デバイス。

【請求項4】

前記壁の表面に配置され、第１の上側パターンと、第１の下側パターンと、前記第１の上側パターンと前記第１の下側パターンとの間に挟まれた誘電体とを含むフレームを更に備え、
前記第１の上側パターンが、半田又は導電性接着剤によって前記コンデンサの前記第１の端部に電気的に接続され、
前記第１の下側パターンが、前記誘電体を貫通する第１のビアホールによって前記第１の上側パターンと電気的に接続され、ワイヤによって前記半導体ダイと電気的に接続される、
請求項１に記載の半導体デバイス。

【請求項5】

前記フレームが、前記誘電体を挟む、第２の上側パターン及び第２の下側パターンを更に含み、
前記第２の上側パターンが、半田又は導電性接着剤によって前記コンデンサの前記第２の端部と電気的に接続され、前記第２の下側パターンが、前記誘電体を貫通する第２のビアホールによって前記第２の上側パターンと電気的に接続され、前記金属ベースと接続される、
請求項４に記載の半導体デバイス。

【請求項6】

前記金属ベースが、５０Ｗ／（ｍ・Ｋ）以上の高熱伝導率材料で作られていて、
前記壁が、ガラスマイクロファイバ強化樹脂又はフッ素樹脂で作られている、
請求項１から請求項５のいずれか一項に記載の半導体デバイス。

【請求項7】

前記高熱伝導率材料が、銅又は銅合金を含む、
請求項６に記載の半導体デバイス。

【請求項8】

前記半導体ダイが、基板と、前記基板の表面上に配置された窒化物半導体層とを含む、
請求項１から請求項７のいずれか一項に記載の半導体デバイス。

【請求項9】

前記金属ベース上に配置され、前記壁に囲まれ、前記半導体ダイに電気的に接続されたインピーダンス整合回路を更に備え、
前記蓋が、前記半導体ダイ及び前記インピーダンス整合回路を覆う、
請求項１から請求項８のいずれか一項に記載の半導体デバイス。

【請求項10】

前記少なくとも１つのコンデンサが、第１のコンデンサ及び第２のコンデンサを含み、
前記第１のコンデンサが、前記壁の第１の側部の上に配置され、
前記第２のコンデンサが、前記壁の、前記第１の側部とは反対側の第２の側部の上に配置される、
請求項１から請求項９のいずれか一項に記載の半導体デバイス。

【請求項11】

前記蓋が、前記壁上の前記コンデンサを覆う、
請求項１から請求項１０のいずれか一項に記載の半導体デバイス。

【請求項12】

前記半導体ダイが、第１の半導体ダイ及び第２の半導体ダイを含み、前記開口部が、第１の開口部及び第２の開口部を含み、
前記第１の半導体ダイが、前記第１の開口部内に配置され、前記第２の半導体ダイが、前記第２の開口部内に配置される、
請求項１から請求項１１のいずれか一項に記載の半導体デバイス。

【請求項13】

第１のインピーダンス整合回路と第２のインピーダンス整合回路とを更に備え、
前記蓋が、第１の蓋と第２の蓋とを含み、
前記第１の蓋が、前記第１の開口部の内部に配置された、前記第１の半導体ダイ及び前記第１のインピーダンス整合回路を覆い、
前記第２の蓋が、前記第１の開口部の内部に配置された、前記第２の半導体ダイ及び前記第２のインピーダンス整合回路を覆う、
請求項１２に記載の半導体デバイス。

【請求項14】

前記蓋が、第１の蓋及び第２の蓋を含み、前記少なくとも１つのコンデンサが、第１のコンデンサと、第２のコンデンサと、第３のコンデンサと、第４のコンデンサとを含み、
前記第１の蓋が、前記第１のコンデンサと前記第２のコンデンサとを覆い、前記第２の蓋が、前記第３のコンデンサと前記第４のコンデンサとを覆う、
請求項１２に記載の半導体デバイス。

【請求項15】

第１のインピーダンス整合回路と第２のインピーダンス整合回路とを更に備え、
前記蓋が、前記第１の半導体ダイ、前記第２の半導体ダイ、前記第１のインピーダンス整合回路、及び前記第２のインピーダンス整合回路を覆う、
請求項１２に記載の半導体デバイス。

【請求項16】

前記少なくとも１つのコンデンサが、それぞれ前記壁上に配置された第１のコンデンサ及び第２のコンデンサを含み、
前記蓋が、前記第１のコンデンサと前記第２のコンデンサとを覆う、
請求項１２に記載の半導体デバイス。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、半導体デバイスに関する。

【背景技術】

【0002】

横方向拡散金属酸化膜半導体（ＬＤＭＯＳ）又は窒化ガリウム（ＧａＮ）などの携帯電話インフラストラクチャ用の既存のトランジスタデバイスは、より高い動作出力及び動作帯域幅に対する需要が高まっている。両方の要求の結果として、電力需要に対応するためにトランジスタパッケージングのサイズを増大させることが必要になる。

【0003】

米国特許出願公開第２００６／０１３８６５４号明細書は、半導体ダイを収容するためのパッケージの放熱特性を改善した半導体デバイスの一例を開示している。マイクロ波周波数に用いられる半導体デバイスは、このように構成されており、例えば、高周波信号を増幅する半導体ダイと、半導体ダイに接続された各種回路基板とが、パッケージ内に配置されている。パッケージは、半導体ダイ及び回路基板を固定するための底板と、底板の周囲に配置されて半導体ダイ及び回路基板を囲む壁と、壁によって形成された上部開口部を覆うための蓋とから構成される。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】米国特許出願公開第２００６／０１３８６５４号明細書

【発明の概要】

【0005】

本開示は、半導体デバイスを提供する。半導体デバイスは、金属ベースと、壁と、蓋と、半導体ダイと、少なくとも１つのコンデンサとを含む。壁は、金属ベース上に配置され、壁の内側に開口部を備える。蓋は、壁上に配置される。半導体ダイは、金属ベース上に配置される。半導体ダイは、開口部に配置される壁で囲まれる。コンデンサは、壁上に配置される。コンデンサの第１の端部は、半導体ダイに電気的に接続され、コンデンサの第２の端部は、金属ベースに電気的に接続される。

【図面の簡単な説明】

【0006】

【図1】図１は、本開示の第１実施形態に係る半導体デバイスの構造を示す平面図である。

【図2】図２は、図１に示すＩＩ－ＩＩ線に沿った半導体デバイスの断面図である。

【図3】図３は、図１に示す半導体デバイスの第１のコンデンサの接続構造を示す拡大平面図である。

【図4】図４は、図３に示すＩＶ－ＩＶ線に沿った第１のコンデンサの接続構造を示す断面図である。

【図5】図５は、本開示の第１実施形態の変形例に係る半導体デバイスの構造を示す斜視図である。

【図6】図６は、図５に示す半導体デバイスのコンデンサと半導体ダイとの接続構造を示す拡大斜視図である。

【図7】図７は、図６に示す半導体デバイスを蓋付きで示す斜視図である。

【図8】図８は、本開示の第２実施形態に係る半導体デバイスの構造を示す斜視図である。

【図9】図９は、図８に示す半導体デバイスの構造を蓋付きで示す斜視図である。

【図10】図１０は、比較例の半導体デバイスの構造を示す平面図である。

【図11】図１１は、図１０に示す半導体デバイスのＸＩ－ＸＩ線に沿った断面図である。

【発明を実施するための形態】

【0007】

［本開示が解決しようとする課題］
より広い帯域幅をサポートするためのより良好な互換性を可能にするために、外部ビデオ帯域幅（ＶＢＷ）リードが、特許文献１に説明されているパッケージなどのパッケージに導入される。従来、コアパッケージは常にセラミックであり、単層のみであった。セラミックの誘電率は高いので、トップメタライズのアートワークは即座に影響を与える（この例ではマイナスの影響）。この現在のアプローチは、プリント回路基板の技術上、以前は採用されていなかった。

【0008】

［本開示の効果］
本開示によれば、最終的に直列ＬＣ共振として形成されるインダクタンス量を低減することができる。

【0009】

［本開示の実施形態の説明］
本開示の実施形態を列挙して説明する。本開示の一態様によれば、金属ベースと、壁と、蓋と、半導体ダイと、少なくとも１つのコンデンサとを含む半導体デバイスが提供される。壁は、金属ベース上に配置され、壁の内側に開口部を備える。蓋は、壁上に配置される。半導体ダイは、金属ベース上に配置される。半導体ダイは、開口部に配置される壁で囲まれる。コンデンサは、壁上に配置される。コンデンサの第１の端部は、半導体ダイに電気的に接続され、コンデンサの第２の端部は、金属ベースに電気的に接続される。

【0010】

上記の半導体デバイスは、コンデンサを壁上に配置し、コンデンサの第１の端部を半導体ダイに電気的に接続し、コンデンサの第２の端部を金属ベースに電気的に接続する。したがって、この実施形態では、半導体ダイとコンデンサとを接続するワイヤボンドの長さが低減する。結果として、この実施形態では、最終的に直列ＬＣ共振として形成されるインダクタンス量が低減する。また、この実施形態では、コンデンサの特性に影響を与えない。結果として、半導体デバイスの回路性能を向上させることができる。

【0011】

一実施形態として、半導体デバイスは、壁上に配置された第１の上側パターンと、壁上に配置された第２の上側パターンとを更に含んでもよい。第１の上側パターンは、コンデンサの第１の端部を半導体ダイに電気的に接続してもよい。第２の上側パターンは、コンデンサの第２の端部を金属ベースに電気的に接続してもよい。この実施形態では、壁は、壁の内側に突出部を有してもよい。第１の上側パターンは、壁の突出部に設けられた領域を含んでもよく、第１の上側パターンの該領域は、ワイヤによって半導体ダイのドレインパッドと電気的に接続されてもよい。したがって、この実施形態では、半導体ダイとコンデンサとを接続するワイヤボンドの長さが更に低減する。結果として、この実施形態では、最終的に直列ＬＣ共振として形成されるインダクタンス量が更に低減し、半導体デバイスの回路性能が向上する。

【0012】

一実施形態として、半導体デバイスは、壁上に配置された第３の上側パターン及び第４の上側パターンを更に含んでもよい。第３の上側パターンは、第１の上側パターンと電気的に接続されてもよい。第４の上側パターンは、第２の上側パターンと電気的に接続され、ビアホールを介して金属ベースと電気的に接続されてもよい。

【0013】

一実施形態として、半導体デバイスは、壁上に配置されるフレームを更に含んでもよい。フレームは、第１の上側パターンと、第１の下側パターンと、第１の上側パターンと第１の下側パターンとの間に挟まれた誘電体とを含んでもよい。この実施形態では、第１の上側パターンは、半田又は導電性接着剤によってコンデンサの第１の端部に電気的に接続されてもよい。半田は、金－錫（ＡｕＳｎ）合金半田ペースト、又は銀半田ペーストで作られていてもよい。導電性接着剤は、銀充填エポキシ、低温インジウム膜で作られていてもよい。第１の下側パターンは、誘電体を貫通する第１のビアホールによって第１の上側パターンと電気的に接続されてもよいし、ワイヤによって半導体ダイと電気的に接続されてもよい。

【0014】

上記実施形態において、フレームは、第２の上側パターン及び第２の下側パターンを更に含んでもよい。第２の上側パターン及び第２の下側パターンは、これらの間に誘電体を挟んでもよい。この半導体デバイスでは、第２の上側パターンは、半田又は導電性接着剤によってコンデンサの第２端部と電気的に接続されてもよいし、第２の下側パターンは、誘電体を貫通する第２のビアホールによって第２の上側パターンと電気的に接続されてもよく、金属ベースと接続されてもよい。半田は、金－錫（ＡｕＳｎ）合金半田ペースト、又は銀半田ペーストで作られていてもよい。導電性接着剤は、銀充填エポキシ、低温インジウム膜で作られていてもよい。

【0015】

一実施形態として、金属ベースは、５０Ｗ／（ｍ・Ｋ）以上の高熱伝導率材料で作られていてもよいし、これは銅又は銅合金であり得、壁は、ガラスマイクロファイバ強化樹脂又はフッ素樹脂で作られていてもよい。

【0016】

一実施形態として、半導体ダイは、基板と、基板の表面上に配置された窒化物半導体層とを含んでもよい。

【0017】

一実施形態として、半導体デバイスは、金属ベース上に配置されたインピーダンス整合回路を更に含んでもよい。インピーダンス整合回路は、壁によって囲まれ、半導体ダイに接続されてもよい。この半導体デバイスでは、蓋は、半導体ダイ及びインピーダンス整合回路を覆ってもよい。

【0018】

一実施形態として、少なくとも１つのコンデンサは、第１のコンデンサ及び第２のコンデンサを含んでもよい。この半導体デバイスでは、第１のコンデンサは、壁の第１の側部に配置されてもよく、第２のコンデンサは、壁の第１の側部とは反対側の第２の側部に配置されてもよい。

【0019】

一実施形態として、蓋は、壁上にあるコンデンサを覆ってもよい。

【0020】

一実施形態として、半導体ダイは、第１の半導体ダイ及び第２の半導体ダイを含んでもよく、開口部は、第１の開口部及び第２の開口部を含んでもよい。この半導体デバイスでは、第１の半導体ダイが第１の開口部の内部に配置されてもよく、第２の半導体ダイが第２の開口部の内部に配置されてもよい。

【0021】

一実施形態として、半導体デバイスは、第１のインピーダンス整合回路及び第２のインピーダンス整合回路を更に含んでもよい。蓋は、第１の蓋及び第２の蓋を含んでもよい。この半導体デバイスでは、第１の蓋は、第１の開口部の内部に配置された第１の半導体ダイ及び第１のインピーダンス整合回路を覆い、第２の蓋は、第１の開口部の内部に配置された第２の半導体ダイ及び第２のインピーダンス整合回路を覆ってもよい。

【0022】

一実施形態として、蓋は、第１の蓋及び第２の蓋を含んでもよく、少なくとも１つのコンデンサは、第１のコンデンサ、第２のコンデンサ、第３のコンデンサ、及び第４のコンデンサを含んでもよい。この半導体デバイスでは、第１の蓋は、第１のコンデンサ及び第２のコンデンサを覆ってもよく、第２の蓋は、第３のコンデンサ及び第４のコンデンサを覆ってもよい。

【0023】

一実施形態として、半導体デバイスは、第１のインピーダンス整合回路及び第２のインピーダンス整合回路を更に含んでもよい。上記半導体デバイスでは、蓋は、第１の半導体ダイ、第２の半導体ダイ、第１のインピーダンス整合回路及び第２のインピーダンス整合回路を覆ってもよい。

【0024】

一実施形態として、少なくとも１つのコンデンサは、それぞれ壁上に配置された第１のコンデンサ及び第２のコンデンサを含んでもよい。蓋は、第１のコンデンサ及び第２のコンデンサを覆ってもよい。

【0025】

［本開示の実施形態の詳細］
以下、本開示の半導体デバイスの具体例について、図面を参照しながら説明する。本発明はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と同等の意味及び特許請求の範囲内の全ての変更が含まれることが意図される。以下の説明では、図面の説明において同一の構成要素には同一の符号を付し、重複する説明を省略する。

【0026】

［第１実施形態］
図１は、本開示の第１実施形態に係る半導体デバイスの構造を示す平面図である。図２は、図１に示すＩＩ－ＩＩ線に沿った半導体デバイスの断面図である。図１及び図２に示すように、半導体ダイを収容するためのパッケージを有する半導体デバイス１０は、金属ベース１１と、蓋１２と、第１のリード１３と、第２のリード１４と、インピーダンス整合回路１５と、半導体ダイ１６と、壁２０と、第１のコンデンサ３０と、第２のコンデンサ４０とを含む。

【0027】

金属ベース１１は、矩形の平面形状を有し、銅又は銅合金などの金属で作られている。金属ベース１１は、５０Ｗ／（ｍ・Ｋ）以上の高熱伝導率材料で作られていてもよい。金属ベース１１は、１．０５ｍｍ以上の厚さを有してもよい。金属ベース１１は、上面１１ａと裏面パターン１１ｂとを含む。

【0028】

壁２０は、樹脂等の誘電体材料で作られている略矩形のフレーム状部材であり、金属ベース１１上に配置される。壁２０は、壁２０の内側に開口部２０ａを備える。壁２０は、第１の側部２１と、第２の側部２２と、第３の側部２３と、第４の側部２４とを含む。第１の側部２１は第２の側部２２と対向し、第３の側部２３は第４の側部２４と対向する。インピーダンス整合回路１５及び半導体ダイ１６は、第１の側部２１から第４の側部２４によって区画された開口部２０ａ内に配置される。第１の側部２１は、半導体ダイ１６に向かって延びる突出部２５を更に含み、第２の部分２２は、半導体ダイ１６に向かって延びる突出部２６を更に含む。壁２０は、例えば、ガラスマイクロファイバ強化樹脂やフッ素樹脂などで作られていてもよい。

【0029】

蓋１２は、インピーダンス整合回路１５及び半導体ダイ１６を覆うように壁２０上に配置される。蓋１２は、酸化アルミニウム（ＡｌＯ）等の金属で作られている。蓋１２は、インピーダンス整合回路１５及び半導体ダイ１６と共に、第１のコンデンサ３０及び第２のコンデンサ４０を覆ってもよい。

【0030】

第１のリード１３及び第２のリード１４は、金属製の板状部材で作られており、例えば、銅、銅合金又は鉄合金からなる金属薄板で作られていてもよい。第１のリード１３の一端は、壁２０の第３の側部２３の上面２３ａに接合される。第１のリード１３は、壁２０の第３の側部２３によって金属ベース１１の主面１１ａから絶縁されている。第２のリード１４の一端は、壁２０の第４の側部２４の上面２４ａに接合される。第２のリード１４は、金属壁２０の第４の側部２４によって金属ベース１１の主面１１ａから絶縁されている。

【0031】

インピーダンス整合回路１５は、第１のリード１３と半導体ダイ１６との間のインピーダンスを整合させる。インピーダンス整合回路１５の一端は、ボンディングワイヤ１７を介して第１のリード１３に電気的に接続される。インピーダンス整合回路１５の他端は、ボンディングワイヤ１８を介して半導体ダイ１６のゲート電極に電気的に接続される。これにより、第１のリード１３は、インピーダンス整合回路１５を介して半導体ダイ１６のゲート電極と電気的に接続される。インピーダンス整合回路１５は、金属ベース１１の表面１１ａ上に配置され、接着剤によって金属ベース１１に固定される。

【0032】

半導体ダイ１６は、高周波信号を増幅するためのトランジスタである。半導体ダイ１６は、例えば、基板と、基板の表面からエピタキシャル成長させた層である窒化物半導体層とを含むトランジスタであってもよい。基板としては、例えば、Ｓｉ基板やＳｉＣ基板を含む。窒化物半導体層は、例えば、ＧａＮ層である。半導体ダイ１６は、金属ベース１１の表面１１ａ上に配置され、接着剤によって金属ベース１１に固定される。半導体ダイ１６は、開口部２０ａ内に配置されるように壁２０によって囲まれる。半導体ダイ１６のゲート電極は、インピーダンス整合回路１５に接続され、半導体ダイ１６のソース電極は、第２のリード１４に接続される。半導体ダイ１６のドレイン電極は、第１のコンデンサ３０及び第２のコンデンサ４０に接続される。

【0033】

第１のコンデンサ３０は、第１の電極３１と、第２の電極３２と、誘電体３３とを含む。誘電体３３は、セラミックスで作られていて、第１の電極３１と第２の電極３２との間に挟まれている。第１の電極３１は半導体ダイ１６に接続され、第２の電極３２は金属ベース１１に接続され接地されている。第１のコンデンサ３０は、壁２０の第１の側部２１に配置される。第２のコンデンサ４０は、第１の電極４１と、第２の電極４２と、誘電体４３とを含む。誘電体４３は、セラミックスで作られていて、第１の電極４１と第２の電極４２との間に挟まれている。第１の電極４１は半導体ダイ１６に接続され、第２の電極４２は金属ベース１１に接続され接地されている。第２のコンデンサ４０は、壁２０の第２の側部２２に配置される。第１のコンデンサ３０及び第２のコンデンサ４０のそれぞれは、後述する比較例の縦置きコンデンサの代わりにチップコンデンサとすることができる。第１のコンデンサ３０及び第２のコンデンサ４０は、０８０５（２０１２メトリック）以下のサイズの表面実装型（ＳＭＤ）セラミックコンデンサであってもよい。

【0034】

次に、図３及び図４を参照して、第１のコンデンサ３０の接続構造の詳細について説明する。第２のコンデンサ４０の接続構造は、第１のコンデンサ３０の接続構造と同様であるため、重複する説明を省略する。図３は、半導体デバイス１０の第１のコンデンサ３０の接続構造を示す拡大平面図である。図４は、図３のＩＶ－ＩＶ線に沿った第１のコンデンサ３０の接続構造を示す断面図である。図３及び図４に示すように、接続構造Ｓ１では、壁２０の第１の側部２１に、第１の基板３４及び第２の基板３５が設けられる。第１の基板３４と第２の基板３５とは、互いに絶縁される。

【0035】

第１の基板３４は、第１の上側パターン３４ａと、第１の下側パターン３４ｂと、第１の誘電体３４ｃとを含む。第１の上側パターン３４ａは、第１の誘電体３４ｃの上面に設けられ、第１の下側パターン３４ｂは、第１の誘電体３４ｃの下面に設けられる。第１の誘電体３４ｃ内には、第１の誘電体３４ｃを貫通し、第１の上側パターン３４ａと第１の下側パターン３４ｂとを電気的に接続する信号ビア３４ｄが設けられる。第１の上側パターン３４ａは、単層であり、半田又は導電性接着剤によって第１のコンデンサ３０の第１の電極３１と電気的に接続される。第１の下側パターン３４ｂは、第１の側部２１の上面２１ａに配置された第３の上側パターン３６ａに、半田又は導電性接着剤によって取り付けられる。第１の上側パターン３４ａ、第１の下側パターン３４ｂ及び第３の上側パターン３６ａは、銅又は金などで作られている。半田は、金－錫（ＡｕＳｎ）合金半田ペーストで作られていてもよいし、銀半田ペーストで作られていてもよい。上記の導電性接着剤は、銀充填エポキシ、低温インジウム膜で作られていてもよい。

【0036】

第２の基板３５は、第２の上側パターン３５ａと、第２の下側パターン３５ｂと、第２の誘電体３５ｃとを含む。第２の上側パターン３５ａは、第２の誘電体３５ｃの上面に設けられ、第２の下側パターン３５ｂは、第２の誘電体３５ｃの下面に設けられる。第２の誘電体３５ｃ内には、第２の誘電体３５ｃを貫通し、第２の上側パターン３５ａと第２の下側パターン３５ｂとを接続するビア３５ｄが設けられる。第２の上側パターン３５ａは、半田又は導電性接着剤によって第１のコンデンサ３０の第２の電極３２に接続される。第２の下側パターン３５ｂは、第１の側部２１の上面２１ａに配置された第４の上側パターン３６ｂに、半田又は導電性接着剤によって取り付けられる。第４の上側パターン３６ｂは、壁２０の第１の側部２１の下面２１ｂに配置された第３の下側パターン３６ｃとビア３６ｄによって接続される。第３の下側パターン３６ｃが配置される下面２１ｂは、熱伝導性及び電気伝導性のフィルムである導電性接着フィルム３８で金属ベース１１に接着されている。第２の上側パターン３５ａ、第２の下側パターン３５ｂ、第４の上側パターン３６ｂ及び第３の下側パターン３６ｃは、銅又は金などで作られている。

【0037】

上述した接続構造Ｓ１では、第１のコンデンサ３０が壁２０上に位置しているため、第１のコンデンサ３０及び第１の上側パターン３４ａは、半導体ダイ１６に近接して配置される。また、第１の上側パターン３４ａは、壁２０の突出部２５の半導体ダイ１６側に設けられた領域３４ｅを有する。領域３４ｅは、半導体ダイ１６のドレイン電極を延長するドレインパッド１６ａとワイヤ３７により接続される。したがって、第１の上側パターン３４ａ（領域３４ｅ）と半導体ダイ１６のドレイン電極を延長するドレインパッド１６ａとの間に接続されるワイヤ３７の長さは、半導体ダイ１６のドレイン電極と第１のコンデンサ３０の第１の電極３１との間に直接接続されるワイヤの長さよりも短い。第１の上側パターン３４ａは、第２の上側パターン３５ａよりも半導体ダイ１６の電極に近い。第２の上側パターン３５ａは、ビアホール３５ｄ及びビアホール３６ｄによってパッケージの金属ベース１１と電気的に接続される。

【0038】

この半導体デバイス１０では、ＶＢＷ信号は、アクティブトランジスタダイ（半導体ダイ１６）のドレイン端子からワイヤボンドによって第１のコンデンサ３０の端部及び／又は第２のコンデンサ４０の端部に接続され、第１のコンデンサ３０の他端及び／又は第２のコンデンサ４０の他端は接地されている。したがって、これらのコンデンサは、これらのＶＢＷ周波数に対して短絡回路として機能することができる。

【0039】

以上のように構成された本実施形態の半導体デバイス１０によって得られる有用な効果について、図１０及び図１１に示す比較例と対比して説明する。図１０は、比較例の半導体デバイスの構造を示す平面図である。図１１は、図１０に示す半導体デバイスのＸＩ－ＸＩ線に沿った断面図である。図１０及び図１１に示すように、比較例に係る半導体デバイス５１０は、金属ベース５１１と、蓋と、第１のリード５１３と、第２のリード５１４と、インピーダンス整合回路５１５と、半導体ダイ５１６と、壁５２０と、第１のコンデンサ５３０と、第２のコンデンサ５４０とを含む。第１のコンデンサ５３０及び第２のコンデンサ５４０は、縦型コンデンサであり、上部電極と、下部電極と、上部電極と下部電極との間の誘電体とを含む。第１のコンデンサ５３０及び第２のコンデンサ５４０は、金属ベース５１１上に配置され、壁５２０の内側に位置する。半導体デバイス５１０では、第１のコンデンサ５３０及び第２のコンデンサ５４０は、それぞれワイヤ５３７及びワイヤ５４７によって半導体ダイ５１６に接続される。ワイヤ５３７及びワイヤ５４７は、半導体デバイス１０のワイヤ３７及びワイヤ４７よりも長い。

【0040】

上記実施形態では、比較例と比較してワイヤボンドの長さが大幅に低減されているため、この実施形態は、最終的に直列ＬＣ共振として形成されるインダクタンス量を低減することができる。また、この実施形態ではコンデンサの特性に影響を与えないため、半導体デバイス１０の回路性能が向上する。外部ＶＢＷ機能により、定格１００Ｖで１μＦ以上などの大容量表面実装型コンデンサが可能になる。

【0041】

本実施形態では、比較例と比較して、更に以下の利点が得られる。第一に、パワーアンプのレイアウトの実装面積をより小さくコンパクトに設計することができる。これは主にリード幅の寸法に起因する。この実施形態は、リード幅のサイズの半分以上である。第二に、この実施形態は、一次リード間の絶縁経路を広くして干渉を低減することができる。第三に、この実施形態は、外部ＶＢＷリードに対する要件がないため、パワーアンプのアートワーク／レイアウトをより小さく保つことができることを意味する。第四に、この実施形態では、最大８本の１次リードを提供できるため、最大利用可能出力が増大する。最後に、この実施形態は、しばしば、内部で行われるビデオ周波数（＜１ＧＨｚ）用に必要な終端を提供することができる。比較例では、縦置きコンデンサに直接ワイヤボンディングする場合、かなり長いワイヤボンドを必要とするため、容易に実現できない。しかし、この実施形態は、ワイヤボンドの長さを短くすることができ、したがって容易に実現可能である。

【0042】

［第１実施形態の変形例］
次に、図５、図６及び図７を参照して、本開示の第１実施形態の変形例について説明する。図５は、本開示の第１実施形態の変形例に係る半導体デバイスの構造を示す斜視図である。図６は、図５に示す半導体デバイスのコンデンサと半導体ダイとの接続構造を示す拡大斜視図である。図７は、図５に示す半導体デバイスを蓋付きで示す斜視図である。図５から図７に示すように、変形例の半導体デバイス１１０は、金属ベース１１と、蓋１２と、第１のリード１３と、第２のリード１４と、インピーダンス整合回路１５と、半導体ダイ１６と、壁２０と、第１のコンデンサ３０と、第２のコンデンサ４０とを含む。インピーダンス整合回路１５は、酸化アルミニウム、窒化アルミニウム等のセラミックで作られている。

【0043】

半導体デバイス１１０は、第１の基板３４の第１の誘電体３４ｃ及び第２の基板３５の第２の誘電体３５ｃに代えて、フレーム１３０及びフレーム１４０を更に含む。フレーム１３０及びフレーム１４０は、低損失誘電体複合材料（例えば、ガラス微細繊維樹脂など）で作られている。フレーム１３０は、第１の基板３４の第１の誘電体３４ｃと第２の基板３５の第２の誘電体３５ｃとを共通に構成して設けられる。第１の上側パターン３４ａ及び第２の上側パターン３５ａは、フレーム１３０の上面に配置される。フレーム１３０は、壁２０の第１の側部２１の全面に亘って設けられる。また、第２のコンデンサ４０が配置される壁の第２の側部２２の全面に亘ってフレーム１４０が設けられる。フレーム１４０は、フェルール１３０と同様の機能を有する。フレーム１３０及びフレーム１４０は、１つのフレームで構成することができる。

【0044】

この変形例では、第１の下側パターン３４ｂの先端部は、壁２０の突出部２５に設けられる。第１の下側パターン３４ｂと半導体ダイ１６のドレイン電極を延長する部分との間に接続されるワイヤ３７の長さは、半導体ダイ１６のドレイン電極と第１のコンデンサ３０の第１の電極３１との間に直接接続されるワイヤの長さよりも短い。第１の下側パターン３４ｂは、第１の上側パターン３４ａよりも半導体ダイ１６の電極に近い。この変形例では、第１の上側パターン３４ａは、壁２０の突出部２５に設けられていない。結果として、第１の上側パターン３４ａが半導体ダイ１６側に延在していないことにより、第１の上側パターン３４ａ上に第１のコンデンサ３０を実装するための半田がパッケージ内に侵入することが防止される。

【0045】

図７に示すように、半導体デバイス１１０は、パッケージの壁２０上に配置される蓋１２を有する。蓋１２は、壁２０に囲まれたインピーダンス整合回路１５及び半導体ダイ１６を覆う。蓋１２は、フレーム１３０の一部に接触している。いくつかの例では、蓋１２は、壁２０によって囲まれたインピーダンス整合回路１５及び半導体ダイ１６を覆ってもよく、壁２０上に設けられた第１のコンデンサ３０及び第２のコンデンサ４０の両方を更に覆ってもよい。この実施形態では、蓋１２は、フレーム１３０の一部に接触している。

【0046】

［第２実施形態］
次に、図８及び図９を参照して、本開示の第２実施形態について説明する。図８は、本開示の第２実施形態に係る半導体デバイスの構造を示す斜視図である。図９は、図８に示す半導体デバイスの構造を蓋付きで示す斜視図である。図８及び図９に示すように、半導体デバイス２１０は、金属ベース２１１と、蓋１２と、第１のリード１３と、第２のリード１４と、インピーダンス整合回路１５と、半導体ダイ１６と、壁２２０と、第１のコンデンサ３０と、第２のコンデンサ４０とを含む。この実施形態における半導体デバイス２１０の第１のコンデンサ３０の接続構造及び第２のコンデンサ４０の接続構造は、半導体デバイス１０又は１１０の第１のコンデンサ３０及び第２のコンデンサ４０の接続構造と同様であるため、重複する説明を省略する。以下の説明では、第２実施形態が第１実施形態と異なる点を主に説明する。

【0047】

壁２２０は、壁２２０の内側に、複数の開口部２２０ａ、例えば、図面では２つの開口部２２０ａを備える。図８に示すように、半導体デバイス２１０は、開口部２２０ａの内部にインピーダンス整合回路１５及び半導体ダイ１６をそれぞれ備える。半導体デバイス２１０はまた、開口部２２０ａに設けられた各半導体ダイ１６に対して、一対の第１のコンデンサ３０及び第２のコンデンサ４０も備える。この実施形態では、第１のコンデンサ３０及び第２のコンデンサ４０は、１つの共通フレーム２３０を介して壁２２０上に配置されている。

【0048】

半導体デバイス２１０は、パッケージの壁２２０上に設けられた複数の蓋１２を含む。蓋１２のそれぞれは、壁２２０によって囲まれた半導体ダイ１６及びインピーダンス整合回路１５を覆う。蓋１２は、フレーム２３０の一部に接触している。別の例として、蓋１２は、壁２２０によって半導体ダイ１６及びインピーダンス整合回路１５を覆ってもよい。蓋は、フレーム２３０の一部に接触している。そして、蓋１２は、壁２２０上に設けられた第１のコンデンサ３０及び第２のコンデンサ４０を覆ってもよい。

【0049】

以上、本実施形態による半導体デバイスについて説明したが、本発明はこれに限定されるものではなく、種々の変形が可能である。

【符号の説明】

【0050】

１０，１１０，２１０ 半導体デバイス
１１，２１１ 金属ベース
１２ 蓋
１３ 入力リード
１４ 出力リード
１５ インピーダンス整合回路
１６ 半導体ダイ
１６ａ ドレインパッド
１７，１８，１９ ワイヤ
２０，２２０ 壁
２１ 第１の側部
２２ 第２の側部
２３ 第３の側部
２４ 第４の側部
２５，２６ 突出部
３０ 第１のコンデンサ
３１，４１ 第１の電極
３２，４２ 第２の電極
３３，４３ 誘電体
３４ 第１の基板
３４ａ 第１の上側パターン
３４ｂ 第１の下側パターン
３４ｃ 第１の誘電体
３４ｄ 信号ビア
３４ｅ 領域
３５ 第２の基板
３５ａ 第２の上側パターン
３５ｂ 第２の下側パターン
３５ｃ 第２の誘電体
３５ｄ ビア
３６ａ 第３の上面
３６ｂ 第４の上面
３６ｃ 第３の下面
３７ ワイヤ
３８ 導電性接着フィルム
４０ 第２のコンデンサ
Ｓ１ 接続構造

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【手続補正書】

【提出日】2024-03-22

【手続補正1】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項1】

金属ベースと、
前記金属ベース上に配置された壁であって、該壁の内側に開口部を備える壁と、
前記壁上に配置された蓋と、
前記金属ベース上に配置され、前記開口部内に配置されるように前記壁に囲まれた半導体ダイと、
前記壁の上面上であって前記蓋の外に配置された少なくとも１つのコンデンサであって、第１の端子と第２の端子とを含む、少なくとも１つのコンデンサと、を備え、
前記コンデンサの前記第１の端子が前記半導体ダイに電気的に接続され、前記コンデンサの前記第２の端子が前記金属ベースに電気的に接続される、半導体デバイス。

【請求項2】

前記コンデンサと前記壁の前記上面との間に配置され、前記コンデンサの前記第１の端子を前記半導体ダイに電気的に接続する第１の上側パターンと、
前記壁の前記上面上に配置され、前記コンデンサの前記第２の端子を前記金属ベースに電気的に接続する第２の上側パターンと、を更に備え、
前記壁が、前記壁の内側の領域に金属パターンを有し、
前記第１の上側パターンが、前記壁の前記金属パターンを含み、
前記金属パターンが、ワイヤによって前記半導体ダイのパッドと電気的に接続され、
前記半導体ダイの前記パッドが、前記半導体ダイのドレインパッドである、
請求項１に記載の半導体デバイス。

【請求項3】

前記壁上に配置された第３の上側パターン及び第４の上側パターンを更に備え、
前記第３の上側パターンが、前記第１の上側パターンと電気的に接続され、
前記第４の上側パターンが、前記第２の上側パターンと電気的に接続され、ビアホールを介して前記金属ベースと電気的に接続される、
請求項２に記載の半導体デバイス。

【請求項4】

前記壁の表面に配置され、第１の上側パターンと、第１の下側パターンと、前記第１の上側パターンと前記第１の下側パターンとの間に挟まれた誘電体とを含むフレームを更に備え、
前記第１の上側パターンが、半田又は導電性接着剤によって前記コンデンサの前記第１の端子に電気的に接続され、
前記第１の下側パターンが、前記誘電体を貫通する第１のビアホールによって前記第１の上側パターンと電気的に接続され、ワイヤによって前記半導体ダイと電気的に接続される、
請求項１に記載の半導体デバイス。

【請求項5】

前記フレームが、前記誘電体を挟む、第２の上側パターン及び第２の下側パターンを更に含み、
前記第２の上側パターンが、半田又は導電性接着剤によって前記コンデンサの前記第２の端子と電気的に接続され、前記第２の下側パターンが、前記誘電体を貫通する第２のビアホールによって前記第２の上側パターンと電気的に接続され、前記金属ベースと接続される、
請求項４に記載の半導体デバイス。

【請求項6】

前記金属ベースが、５０Ｗ／（ｍ・Ｋ）以上の高熱伝導率材料で作られていて、
前記壁が、ガラスマイクロファイバ強化樹脂又はフッ素樹脂で作られている、
請求項１から請求項５のいずれか一項に記載の半導体デバイス。

【請求項7】

前記高熱伝導率材料が、銅又は銅合金を含む、
請求項６に記載の半導体デバイス。

【請求項8】

前記半導体ダイが、基板と、前記基板の表面上に配置された窒化物半導体層とを含む、
請求項１から請求項７のいずれか一項に記載の半導体デバイス。

【請求項9】

前記金属ベース上に配置され、前記壁に囲まれ、前記半導体ダイに電気的に接続されたインピーダンス整合回路を更に備え、
前記蓋が、前記半導体ダイ及び前記インピーダンス整合回路を覆う、
請求項１から請求項８のいずれか一項に記載の半導体デバイス。

【請求項10】

前記少なくとも１つのコンデンサが、第１のコンデンサ及び第２のコンデンサを含み、
前記第１のコンデンサが、前記壁の第１の側部の上に配置され、
前記第２のコンデンサが、前記壁の、前記第１の側部とは反対側の第２の側部の上に配置される、
請求項１から請求項９のいずれか一項に記載の半導体デバイス。

【請求項11】

前記半導体ダイが、第１の半導体ダイ及び第２の半導体ダイを含み、前記開口部が、第１の開口部及び第２の開口部を含み、
前記第１の半導体ダイが、前記第１の開口部内に配置され、前記第２の半導体ダイが、前記第２の開口部内に配置される、
請求項１から請求項１０のいずれか一項に記載の半導体デバイス。

【請求項12】

第１のインピーダンス整合回路と第２のインピーダンス整合回路とを更に備え、
前記蓋が、第１の蓋と第２の蓋とを含み、
前記第１の蓋が、前記第１の開口部の内部に配置された、前記第１の半導体ダイ及び前記第１のインピーダンス整合回路を覆い、
前記第２の蓋が、前記第２の開口部の内部に配置された、前記第２の半導体ダイ及び前記第２のインピーダンス整合回路を覆う、
請求項１１に記載の半導体デバイス。

【請求項13】

前記蓋が、第１の蓋及び第２の蓋を含み、前記少なくとも１つのコンデンサが、第１のコンデンサと、第２のコンデンサと、第３のコンデンサと、第４のコンデンサとを含み、
前記第１のコンデンサと前記第２のコンデンサは、前記第１の蓋の外に位置し、前記第３のコンデンサと前記第４のコンデンサは、前記第２の蓋の外に位置する、
請求項１１に記載の半導体デバイス。

【請求項14】

第１のインピーダンス整合回路と第２のインピーダンス整合回路とを更に備え、
前記蓋が、前記第１の半導体ダイ、前記第２の半導体ダイ、前記第１のインピーダンス整合回路、及び前記第２のインピーダンス整合回路を覆う、
請求項１１に記載の半導体デバイス。

【請求項15】

前記少なくとも１つのコンデンサが、それぞれ前記壁上に配置された第１のコンデンサ及び第２のコンデンサを含み、
前記第１のコンデンサと前記第２のコンデンサは、前記蓋の外に位置する、
請求項１１に記載の半導体デバイス。

【手続補正2】

【補正対象書類名】明細書

【補正対象項目名】００２１

【補正方法】変更

【補正の内容】

【0021】

一実施形態として、半導体デバイスは、第１のインピーダンス整合回路及び第２のインピーダンス整合回路を更に含んでもよい。蓋は、第１の蓋及び第２の蓋を含んでもよい。この半導体デバイスでは、第１の蓋は、第１の開口部の内部に配置された第１の半導体ダイ及び第１のインピーダンス整合回路を覆い、第２の蓋は、第２の開口部の内部に配置された第２の半導体ダイ及び第２のインピーダンス整合回路を覆ってもよい。

【手続補正3】

【補正対象書類名】明細書

【補正対象項目名】００４３

【補正方法】変更

【補正の内容】

【0043】

半導体デバイス１１０は、第１の基板３４の第１の誘電体３４ｃ及び第２の基板３５の第２の誘電体３５ｃに代えて、フレーム１３０及びフレーム１４０を更に含む。フレーム１３０及びフレーム１４０は、低損失誘電体複合材料（例えば、ガラス微細繊維樹脂など）で作られている。フレーム１３０は、第１の基板３４の第１の誘電体３４ｃと第２の基板３５の第２の誘電体３５ｃとを共通に構成して設けられる。第１の上側パターン３４ａ及び第２の上側パターン３５ａは、フレーム１３０の上面に配置される。フレーム１３０は、壁２０の第１の側部２１の全面に亘って設けられる。また、第２のコンデンサ４０が配置される壁の第２の側部２２の全面に亘ってフレーム１４０が設けられる。フレーム１４０は、フレーム１３０と同様の機能を有する。フレーム１３０及びフレーム１４０は、１つのフレームで構成することができる。

【国際調査報告】