▶ インターナショナル・ビジネス・マシーンズ・コーポレーションの特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2024-10-04
(54)【発明の名称】電子基板スタッキング
(51)【国際特許分類】
H05K 3/46 20060101AFI20240927BHJP
H01L 23/12 20060101ALI20240927BHJP
H01L 23/15 20060101ALI20240927BHJP
H01L 25/04 20230101ALI20240927BHJP
H05K 1/14 20060101ALN20240927BHJP
【ＦＩ】
H05K3/46 L
H01L23/12 N
H01L23/14 C
H01L25/04 Z
H05K3/46 Q
H05K1/14 A
【審査請求】未請求
【予備審査請求】未請求
(21)【出願番号】P 2024513302
(86)(22)【出願日】2022-09-27
(85)【翻訳文提出日】2024-02-27
(86)【国際出願番号】 EP2022076755
(87)【国際公開番号】W WO2023052322
(87)【国際公開日】2023-04-06
(31)【優先権主張番号】17/449,280
(32)【優先日】2021-09-29
(33)【優先権主張国・地域又は機関】US
(81)【指定国・地域】
(71)【出願人】
【識別番号】390009531
【氏名又は名称】インターナショナル・ビジネス・マシーンズ・コーポレーション
【氏名又は名称原語表記】ＩＮＴＥＲＮＡＴＩＯＮＡＬ ＢＵＳＩＮＥＳＳ ＭＡＣＨＩＮＥＳ ＣＯＲＰＯＲＡＴＩＯＮ
【住所又は居所原語表記】Ｎｅｗ Ｏｒｃｈａｒｄ Ｒｏａｄ， Ａｒｍｏｎｋ， Ｎｅｗ Ｙｏｒｋ １０５０４， Ｕｎｉｔｅｄ Ｓｔａｔｅｓ ｏｆ Ａｍｅｒｉｃａ
(74)【代理人】
【識別番号】100112690
【弁理士】
【氏名又は名称】太佐 種一
(74)【代理人】
【識別番号】100120710
【弁理士】
【氏名又は名称】片岡 忠彦
(74)【復代理人】
【識別番号】100091568
【弁理士】
【氏名又は名称】市位 嘉宏
(72)【発明者】
【氏名】シャン、レイ
(72)【発明者】
【氏名】フリードマン、ダニエル
(72)【発明者】
【氏名】ボニーラ、グリゼルダ
(72)【発明者】
【氏名】ニッカーボッカー、ジョン
【テーマコード（参考）】
5E316
5E344
【Ｆターム（参考）】
5E316AA32
5E316AA35
5E316AA38
5E316BB15
5E316BB16
5E316CC10
5E316CC16
5E316CC18
5E316CC32
5E316CC40
5E316EE41
5E316FF19
5E316FF33
5E316GG28
5E316HH16
5E316JJ13
5E344AA01
5E344BB02
5E344BB03
5E344BB07
5E344BB08
5E344BB10
5E344CC23
5E344CD01
5E344CD12
5E344DD03
5E344DD10
5E344EE30
(57)【要約】
ベース基板と、ディスクリート・デカップリング・キャパシタが埋め込まれたベース基板上の高誘電率基板層と、高誘電率基板層上の高密度基板層であって、高密度基板層が配線と２マイクロメートル未満から約１０マイクロメートルまでの幅の配線と配線間隔とをサポートし、ベース基板の上面と１組の高密度基板層の下面との間のピッチ接続が５０マイクロメートル未満から約３００マイクロメートルまでのピッチをサポートし、１組の高密度基板層の上面のピッチ接続が約１５０マイクロメートル未満のピッチをサポートする。方法が、１組の高密度基板層の下面の各コンタクトに１組の金属ポストを取り付けることと、ハンドラに取り付けることと、ベース基板に相互接続層を取り付けることと、各金属ポストをコンタクトと位置合わせした状態で１組の高密度基板層をベース基板に取り付けることとを含む。
【特許請求の範囲】
【請求項1】
ベース基板であって、３～１２ｐｐｍ／℃の熱膨張率（ＣＴＥ）と、２５ｍｍ×２５ｍｍを超える表面積と、下面の電気接続と、上面の電気接続と、前記下面と前記上面との間に電気的に接続された１つまたは複数の配線層とを含む、前記ベース基板と、
前記ベース基板の上面に電気的および機械的に接続された１組の高密度基板層であって、前記１組の高密度基板層の各層が前記１組の高密度基板層の各層の上下を接続する配線とビアとを含み、前記１組の高密度基板層の各層が、２マイクロメートル未満から約１０マイクロメートルまでの幅と、２マイクロメートル未満から約１０マイクロメートルのワイヤ間の間隔の配線をサポートし、前記ベース基板の前記上面と前記１組の高密度基板層の下面との間のピッチ接続が、５０マイクロメートル未満から約３００マイクロメートルまでのピッチをサポートし、前記１組の高密度基板層の上面の前記ピッチ接続が約１５０マイクロメートル未満のピッチをサポートする、前記１組の高密度基板層と
を含む、複合基板。
【請求項2】
前記ベース基板が複数のセラミック層を含み、前記ベース基板が前記１組の高密度基板層への電源線を含む、請求項１に記載の複合基板。
【請求項3】
前記ベース基板が１つまたは複数のガラス層を含み、１つまたは複数の有機誘電体層を含み、前記ベース基板が、前記１組の高密度基板層にとって利用可能な電源線を含む、請求項１に記載の複合基板。
【請求項4】
前記複合基板の上面の各上部コンタクトと前記１組の高密度基板層の下面の各下部コンタクトとの間の電気接続を提供する、前記１組の高密度基板層と前記ベース基板との間の相互接続層をさらに含む、請求項１に記載の複合基板。
【請求項5】
前記１組の高密度基板層内に埋め込みディスクリート・コンポーネントを備えた１つまたは複数の層をさらに含む、請求項１に記載の複合基板。
【請求項6】
配線とビアとの電源線を含む前記１組の高密度基板層の１つまたは複数の層をさらに含む、請求項１に記載の複合基板。
【請求項7】
テスト・コンタクトと構造体とを含む前記１組の高密度基板層をさらに含む、請求項１に記載の複合基板。
【請求項8】
前記１組の高密度基板層の各層が２次元以上の配線と２次元以上のビアとを含む、請求項１に記載の複合基板。
【請求項9】
ベース基板であって、３～１２ｐｐｍ／℃の熱膨張率（ＣＴＥ）と、２５ｍｍ×２５ｍｍを超える表面積と、下面の電気接続と、上面の電気接続と、前記下面と前記上面との間に電気的に接続された１つまたは複数の配線層とを含む、前記ベース基板と、前記ベース基板の上面に電気的および機械的に接続された１組の高誘電率基板層であって、前記１組の高誘電率基板層の各層が、前記１組の高誘電率基板層の各層の上下を接続する配線とビアとを含み、前記１組の高誘電率基板層内に１組の１つまたは複数のディスクリート・デカップリング・キャパシタが埋め込まれている、前記１組の高誘電率基板層と、
前記１組の高誘電率基板層の上面に電気的および機械的に接続された１組の高密度基板層であって、前記１組の高密度基板層の各層が、前記１組の高密度基板層の各層の上下を接続する配線とビアとを含み、前記１組の高密度基板層の各層が、２マイクロメートル未満から約１０マイクロメートルまでの幅と、２マイクロメートル未満から約１０マイクロメートルのワイヤ間の間隔の配線をサポートし、前記１組の高誘電率基板層の前記上面と前記１組の高密度基板層の下面との間のピッチ接続が、５０マイクロメートル未満から約３００マイクロメートルまでのピッチをサポートし、前記１組の高密度基板層の上面の前記ピッチ接続が約１５０マイクロメートル未満のピッチをサポートする、前記１組の高密度基板層と
を含む、複合基板。
【請求項10】
前記ベース基板が複数のセラミック層を含み、前記ベース基板が前記１組の高密度基板層への電源線を含む、請求項９に記載の複合基板。
【請求項11】
前記ベース基板が１つまたは複数のガラス層を含み、１つまたは複数の有機誘電体層を含み、前記ベース基板が、前記１組の高密度基板層にとって利用可能な電源線を含む、請求項９に記載の複合基板。
【請求項12】
前記複合基板の上面の各上部コンタクトと前記１組の高密度基板層の下面の各下部コンタクトとの間の電気接続を提供する、前記１組の高密度基板層と前記ベース基板との間の相互接続層をさらに含む、請求項９に記載の複合基板。
【請求項13】
前記１組の高密度基板層内に埋め込みディスクリート・コンポーネントを備えた１つまたは複数の層をさらに含む、請求項９に記載の複合基板。
【請求項14】
配線とビアとの電源線を含む前記１組の高密度基板層の１つまたは複数の層と、テスト・コンタクトと構造体とを含む前記１組の高密度基板層と、前記１組の高密度基板層の各層が２次元以上の配線と２次元以上のビアとをさらに含む、請求項９に記載の複合基板。
【請求項15】
１組の高密度基板層の下面の各コンタクトに１組の金属ポストを取り付けることと、前記１組の高密度基板層をハンドラに取り付けることと、
ベース基板の上面のコンタクトと位置合わせされた開口を含む相互接続層を前記ベース基板に取り付けることと、
各金属ポストを前記ベース基板の前記上面のコンタクトと位置合わせした状態で、前記ベース基板に前記１組の高密度基板層を取り付けることと
を含む、方法。
【請求項16】
前記ベース基板が、３～１２ｐｐｍ／℃の熱膨張率（ＣＴＥ）と、２５ｍｍ×２５ｍｍを超える表面積と、下面の電気接続と、上面の電気接続と、前記下面と前記上面との間に電気的に接続された１つまたは複数の配線層とを含む、請求項１５に記載の方法。
【請求項17】
１組の高密度基板層が前記ベース基板の上面に電気的および機械的に接続され、前記１組の高密度基板層の各層が前記１組の高密度基板層の各層の上下を接続する配線とビアとを含み、前記１組の高密度基板層の各層が、２マイクロメートル未満から約１０マイクロメートルまでの幅と、２マイクロメートル未満から約１０マイクロメートルのワイヤ間の間隔の配線をサポートし、前記ベース基板の前記上面と前記１組の高密度基板層の下面との間のピッチ接続が、５０マイクロメートル未満から約３００マイクロメートルまでのピッチをサポートし、前記１組の高密度基板層の上面の前記ピッチ接続が約１５０マイクロメートル未満のピッチをサポートする、請求項１５に記載の方法。
【請求項18】
前記ベース基板の前記上面の前記コンタクト上の前記相互接続層開口のそれぞれにはんだ相互接続を適用することをさらに含む、請求項１７に記載の方法。
【請求項19】
前記１組の高密度基板層を前記ベース基板に機械的および電気的に接合するために、前記はんだ相互接続を溶融させ、熱と圧力を加えることをさらに含む、請求項１８に記載の方法。
【請求項20】
接合された前記１組の高密度基板層と前記ベース基板から前記ハンドラを取り外すことをさらに含む、請求項１７に記載の方法。【発明の詳細な説明】
【技術分野】
【0001】
本発明は、一般には電子デバイス組み付けに関し、より具体的には、電子コンポーネントを含む基板を機械的および電気的にボンディングすることに関する。
【背景技術】
【0002】
電子デバイス組み付けの従来の方法は、複数のチップまたはチップレットなどの電子コンポーネントをマルチチップ基板に取り付けることと、次に、１つまたは複数の基板をプリント回路板（ＰＣＢ）に組み付けることとを含む。基板は、スルー・シリコン・ビア（ＴＳＶ）、スルー・ガラス・ビア（ＴＧＶ）および配線層を有する、有機基板、薄膜有機層または成形有機、シリコンまたはガラスインターポーザあるいはこれらの組合せ、セラミック基板、上記の基板の組合せ、またはその他の基板材料および構造体の場合がある。プリント回路板は、垂直接続のためのピン・スルー・ホール（ＰＴＨ）を有するコア層と、給電および配電用などの１つまたは複数の配線層と、追加の高密度水平配線層および垂直ビア相互接続を設けるためのコアの両側の追加のビルドアップ層とからなる場合がある。多層セラミック・キャリアは、ビア、コンタクト・パッドおよび接続導線またはストリップを含む。ＴＳＶまたはワイヤボンディングを使用してチップなどの電子コンポーネントがスタックされるか、またはマイクロはんだ相互接続またはマイクロ・ボール・グリッド・アレイはんだ接合、または、はんだおよび銅ピラー・アレイを使用して、基板が別の基板上にスタックされるか、または、５００マイクロメートルを超えるピッチなどのより大きいはんだボール・グリッド・アレイを使用して、またはマルチピン・ソケットを使用して基板がＰＣＢに接続される場合がある。高帯域幅チップ間またはチップレット間相互接続、高密度電気相互接続によるチップまたは基板あるいはその両方の直接スタッキング、ファイン・ピッチ配線、大型パッケージングおよび熱膨張率（ＣＴＥ）の十分な整合の必要がある。これらの特徴は、人工知能、クラウド・データ・センタおよびその他の用途などの用途において高信頼性をサポートすることができる。同様に、モバイル通信用途およびその他の用途のためなどに、より小さいＸ－Ｙサイズ・フォーマットのマルチチップレット集積による高帯域幅チップまたはチップレットの集積の必要がある。
【発明の概要】
【0003】
複合基板が、３～１２ｐｐｍ／℃の間の熱膨張率（ＣＴＥ）と、２５ｍｍ×２５ｍｍを超える表面積と、下面の電気接続と、上面の電気接続と、下面と上面との間に電気的に接続された１つまたは複数の配線層とを含むベース基板と、ベース基板の上面に電気的および機械的に接続された１組の高密度基板層とを含み、１組の高密度基板層の各層が１組の高密度基板層の各層の上下を接続する配線とビアとを含み、１組の高密度基板層の各層が、２マイクロメートル未満から約１０マイクロメートルまでの幅と、２マイクロメートル未満から約１０マイクロメートルのワイヤ間の間隔の配線をサポートし、ベース基板の上面と１組の高密度基板層の下面との間のピッチ接続が、５０マイクロメートル未満から約３００マイクロメートルまでのピッチをサポートし、１組の高密度基板層の上面のピッチ接続が約１５０マイクロメートル未満のピッチをサポートする。
【0004】
複合基板が、３～１２ｐｐｍ／℃の間の熱膨張率（ＣＴＥ）と、２５ｍｍ×２５ｍｍを超える表面積と、下面の電気接続と、上面の電気接続と、下面と上面との間に電気的に接続された１つまたは複数の配線層とを含むベース基板と、ベース基板の上面に電気的および機械的に接続された１組の高誘電率基板層であって、１組の高誘電率基板層の各層が、１組の高誘電率基板層の各層の上下を接続する配線とビアとを含み、１組の高誘電率基板層内に１組の１つまたは複数のディスクリート・デカップリング・キャパシタが埋め込まれている、１組の高誘電率基板層と、１組の高誘電率基板層の上面に電気的および機械的に接続された１組の高密度基板層であって、１組の高密度基板層の各層が、１組の高密度基板層の各層の上下を接続する配線とビアとを含み、１組の高密度基板層の各層が、２マイクロメートル未満から約１０マイクロメートルまでの幅と、２マイクロメートル未満から約１０マイクロメートルのワイヤ間の間隔の配線をサポートし、高誘電率基板層の上面と１組の高密度基板層の下面との間のピッチ接続が、５０マイクロメートル未満から約３００マイクロメートルまでのピッチをサポートし、１組の高密度基板層の上面のピッチ接続が約１５０マイクロメートル未満のピッチをサポートする、１組の高密度基板層とを含む。
【0005】
方法が、１組の高密度基板層の下面の各コンタクトに１組の金属ポストを取り付けることと、１組の高密度基板層をハンドラに取り付けることと、ベース基板の上面のコンタクトと位置合わせされた開口を含む相互接続層をベース基板に取り付けることと、各金属ポストをベース基板の上面のコンタクトと位置合わせした状態で１組の高密度基板層をベース基板に取り付けることとを含む。
【0006】
例として示し、本発明をそれのみに限定することは意図していない以下の詳細な説明は、添付図面と併せて読めば最もよくわかるであろう。
【図面の簡単な説明】
【0007】
【図1】一実施形態による、基板上に実装された電子コンポーネントの上面図である。
【図3】一実施形態による基板上の薄膜基板の上面図である。
【図5】一実施形態による、ハンドラに取り付けられた薄膜基板の側面図である。
【図6】一実施形態による基板と相互接続層の側面図である。
【図7】一実施形態による基板と相互接続層の側面図である。
【図8】一実施形態による薄膜基板と基板の側面図である。
【図9】一実施形態による薄膜基板と基板の側面図である。
【図10】一実施形態による、基板に取り付けられた、薄膜基板と高誘電率基板（または集積デカップリング・キャパシタ（またはディスクリート・キャパシタ）またはインダクタ層（またはディスクリート・インダクタ）あるいはその両方）の上面図である。
【図12】一実施形態による、ハンドラに取り付けられた高誘電率基板の側面図である。
【図13】一実施形態による基板の側面図である。
【図14】一実施形態による基板と相互接続層の側面図である。
【図15】一実施形態による、基板に取り付けられた薄膜基板の側面図である。
【図16】一実施形態による、基板に取り付けられた薄膜基板の側面図である。
【図17】一実施形態による、ハンドラに取り付けられた高誘電率基板の側面図である。
【図18】一実施形態による基板の側面図である。
【図19】一実施形態による基板の側面図である。
【図20】一実施形態による、基板に取り付けられた高誘電率基板の側面図である。
【図21】一実施形態による、基板に取り付けられた高誘電率基板の側面図である。
【図22】一実施形態による、基板に取り付けられた高誘電率基板の側面図である。
【図23】一実施形態による、高誘電率基板と基板に取り付けられた薄膜基板の側面図である。
【図24】一実施形態による、基板をスタックする方法のフローチャートである。
【発明を実施するための形態】
【0008】
図を簡単にわかりやすくするために、図に示す要素は必ずしも一律の縮尺で描かれていないことを理解されたい。たとえば、一部の要素の寸法が、わかりやすいように他の要素に対して相対的に誇張されている場合がある。また、適切と考えられる場合には、対応するかまたは類似している機構を示すために図面間で参照番号が繰り返し使用されている場合がある。
【0009】
本明細書では、特許請求される構造体および方法の詳細な実施形態が開示されるが、開示される実施形態は、様々な形態で実施可能な、特許請求される構造体および方法の例示に過ぎないものと理解されることができる。しかし、本発明は、多くの異なる形態で実施可能であり、本明細書に記載されている例示の実施形態に限定されるものと解釈されるべきではない。説明では、提示されている実施形態が無用にわかりにくくならないように、よく知られている特徴および技術の詳細が省かれている場合がある。
【0010】
本明細書において「１つの実施形態」、「一実施形態」、「例示の実施形態」などと言う場合、記載されている実施形態が特定の特徴、構造または特性を含み得ることを示しているが、すべての実施形態が必ずしもその特定の特徴、構造または特性を含み得るわけではない。また、このような語句は必ずしも同じ実施形態を指しているとは限らない。さらに、一実施形態に関連して特定の特徴、構造または特性が記載されている場合、明示的に記載されているか否かを問わず、そのような特徴、構造または特性を他の実施形態に関連して備えることが他の当業者の知識の範囲内にあるものと認められる。
【0011】
以下の説明において、「上部」、「下部」「右」、「左」、「垂直」、「水平」、「最上部」、「最下部」という用語およびこれらの派生語は、開示されている構造体および方法に対して、図面における向きの通りの関係にあるものする。「重なっている」、「～の上に（ａｔｏｐ）」、「～の上に（ｏｎ ｔｏｐ）」、「～上に位置する（ｐｏｓｉｔｉｏｎｅｄ ｏｎ）」、または「～の上に位置する（ｐｏｓｉｔｉｏｎｅｄ ａｔｏｐ）」という用語は、第１の構造体などの第１の要素が、第２の構造体などの第２の要素の上に存在することを意味し、その際、第１の要素と第２の要素との間に境界面構造体などの介在要素が存在し得る。「直接接触」という用語は、第１の構造体などの第１の要素と、第２の構造体などの第２の要素とが、それら２つの要素の境界面に中間の導電層、絶縁層または半導体層なしに接続されることを意味する。
【0012】
本発明の実施形態の提示がわかりにくくならないように、以下の詳細な説明では、当技術分野で知られている一部の処理ステップまたは操作が、提示のためまたは図示のために一つにまとめられている場合があり、場合によっては、詳細に説明されていない場合がある。他の場合には、当技術分野で知られている一部の処理ステップまたは操作についてまったく説明されていない場合がある。以下の説明は、むしろ本発明の様々な実施形態の明確に異なる特徴または要素に焦点を当てていることを理解されたい。
【0013】
本発明は、一般には半導体パッケージングに関し、より具体的には、電子コンポーネント、フォトニック・コンポーネントまたはチップあるいはこれらの組合せを含む基板の機械的および電気的なボンディングに関する。
【0014】
従来のシリコン・インターポーザまたはグラス、セラミックまたはハイブリッド（混合材料構造体）などを有するパッケージング実装を必要とすることなく、高密度電気相互接続、ファイン・ピッチ配線、大型パッケージングおよび熱膨張率（ＣＴＥ）の十分な整合をサポートする、電子コンポーネントと、基板上にチップおよびチップ・スタックを含む基板とを直接スタックすることを可能にする必要がある。現在、有機基板のＣＴＥは約１８ｐｐｍと比較的高く、特に相互接続のピッチが３０マイクロメートルから１００マイクロメートルを下回るまでに狭くなるにつれて、これらのチップまたはインターポーザあるいはその両方の相互接続ピッチによっては、機械的信頼性または組み付け歩留まり限界あるいはその両方に起因して、大型チップまたはインターポーザあるいはその両方のファイン・ピッチ相互接続を４００ｍｍ２から約３０００ｍｍ２に制限する可能性がある。これは、大きなＣＴＥ不整合、したがって、特に中立点からの最大距離を有する相互接続上の熱機械応力および歪みを生じさせる。
【0015】
たとえば、シリコン・コンポーネントは、約３ｐｐｍ／℃のＣＴＥを有する場合がある。セラミックのベース基板は、８～１０ｐｐｍ／℃の間の範囲のＣＴＥを有する場合があり、３ｐｐｍ／℃もの低いＣＴＥを有する場合もある。ガラスのベース基板は、３～１２ｐｐｍ／℃の間の範囲のＣＴＥを有する場合がある。電子コンポーネントの数が増えるにつれてベース基板の表面積が増大する可能性があり、２５ｍｍ×２５ｍｍ、５０ｍｍ×５０ｍｍ、１００ｍｍ×１００ｍｍ以上になることがある。
【0016】
マルチチップ・モジュールのニーズを補完するために、チップレット集積およびセグメント化パッケージングへの業界シフトがある。単一の電子コンポーネントまたはチップ上の大型システム（システム・オンチップ（ＳＯＩ））の代わりに、それぞれが異なる機能用に最適化された内容または機能の個別ブロックを有するセグメント化されたより小型の電子コンポーネント、チップまたはチップレットの使用へのシフトがある。異なるファウンドリまたは異なるノードあるいはその両方から異なる電子コンポーネントがもたらされる場合があり、その結果、それぞれが異なる電力レベル要件を有するプロセッサ、アクセラレータ、メモリ、メモリ・チップ・スタックおよびその他のタイプの、異なる種類の電子コンポーネントの組合せを備えたハイブリッドまたは複合パッケージの必要が生じる。接続間の異なるピッチ、異なる数の接続、および異なる電子コンポーネント組合せ間に要するいくつかの接続の異なる帯域幅など、各電子コンポーネント上に異なる種類の相互接続または金属ポストがある場合がある。
【0017】
チップは、他の呼び方もある中で、チップレット、ダイ、ダイ・スタック、集積回路、電子コンポーネント、コンポーネント、電子デバイス、半導体デバイス、またはデバイスなどとも呼ばれる場合がある。チップは、論理チップ、電圧基準デバイス、デジタル・シグナル・プロセッサ、マイクロプロセッサ、マイクロコントローラ、グラフィックス・プロセッサ、メモリ・デバイス、メモリ・キューブ、ブーティング・デバイス、無線周波数デバイス、高帯域幅メモリ・デバイス、ディスクリート・コンポーネントまたは任意のその他の半導体デバイスの場合がある。
【0018】
業界シフトには、コンポーネント間の入力／出力信号線の数の増大も含まれる。入力／出力のための接続の数が増えるにつれてピッチが狭くなり、それによってパッケージ化する各接続チップの間の間隔が狭くなる。たとえば、ピッチ・サイズは、１００マイクロメートルから５０マイクロメートル、３０マイクロメートル、１０マイクロメートル以下にとどんどん小さくなっている。ピッチ・サイズが小さくなるにつれて、厳しい仕様により平坦度および剛性要件がより厳しくなり、チップとパッケージとの間の接続の完全性を維持するためにチップ側とパッケージの両方が平面であり続ける必要性が大きくなる。
【0019】
さらに、チップまたはコンポーネントを個別にパッケージ化するのとは異なり、消費エネルギーを低レベルに抑えることができるように複合パッケージ化モデルのモジュール上により多く集積するために、パッケージのサイズとフォーム・ファクタが大きくなっている。
【0020】
上記の要素は、異なるサイズ、電力要件、コンタクト間隔などの複数のチップを単一のパッケージ上に結合する必要性を増している。さらに、チップとパッケージとの間の熱膨張率の差を最小限にすることによって熱特性を制御し、必要電力とチップ間の信号を管理する必要がある。チップ要件が時間の経過とともに変化するにつれて、パッケージングにフレキシビリティがあることで、複数のチップを単一のパッケージに結合する場合により適切に管理することができる。
【0021】
複数のチップを単一のパッケージに結合する利点は、入力／出力要件、処理、メモリなど、パッケージング技術の異なる要素をセグメント化し、次にそれらのセグメントを一緒に集積できることである。
【0022】
パッケージ全体にわたってチップ間の高帯域幅信号接続に使用されるますます狭くなるピッチ配線に対応するパッケージングは、各チップまたはチップ・セットの必要に応じて正しい電圧および電流レベルでの異なる電力の供給または配電を提供することと共に必要である。ファイン・ピッチ配線は、ウエハ・レベル・パッケージングにおいて薄膜配線またはファンアウト配線と呼ばれる場合がある。高信頼性、利益性およびコスト対効果を維持しながら、異なるピッチ、高電流および分離された電力ドメインを有する異種コンポーネントを含むいくつかのコンポーネントをより複雑なシステムに実装するために、より大きな次元のフレキシビリティを有するパッケージングの必要がある。
【0023】
従来、電力は、パッケージの裏面から上方にパッケージを通して供給され、チップまたはチップ・スタックのそれぞれに配電される。それぞれが異なる電圧要件および電流要件を有する異なる電子コンポーネントの組合せでは、水平接続と垂直接続の両方で各電子コンポーネントに電力が供給され、それによって総電力消費量が増大する。配電にはより粗いワイヤが必要であり、パッケージのサイズが大きくなるにつれて、配電はより長い距離を通過しなければならない場合があり、より長い距離の信号の完全性(integrity)のためにより幅広なワイヤを必要とする。たとえば、信号線は２マイクロメートルであることがあり、１マイクロメートル以下に縮小しつつあり、電力線は４マイクロメートルなど、２マイクロメートルより太い必要がある場合がある。信号線の間の間隔は５マイクロメートル以下、たとえば４マイクロメートルである場合がある。ピッチは、１５０マイクロメートルから１００マイクロメートル、５５マイクロメートル、および５０マイクロメートルに縮小する可能性がある。１組の高密度基板層の上面のピッチ接続は、１００マイクロメートルのピッチをサポートすることができる。ベース基板の上面とその１組の高密度基板層の下面との間のピッチ接続は、１００マイクロメートル・ピッチをサポートすることができる。
【0024】
１つまたは複数の集積高密度基板層（ＨＤＳＬ）と、二次またはより低密度の基板層（ＬＤＳＬ）と、任意の追加の層と、任意の相互接続とを含む、単一のパッケージに複数のチップが実装された複合基板または複合モジュールを提案する。
【0025】
ＨＤＳＬは、回路のファイン・ピッチ配線および給電、配電と接続の完全性とを備えた高密度相互接続を提供する。この複合基板は、オン・パッケージ・テスト・プラットフォームを含むことができる組み付け集積を可能にし、ダイ、ダイ・スタック、チップ、チップ・スタック、電子コンポーネントの実装と、望ましいチップを最後に実装するチップの実装の選択的順序付けを可能にする。この複合号構造体は、欠陥コンポーネントまたは集積構造体の交換のための再加工を可能にする。複合構造体は、チップまたはマルチチップ熱冷却機構をサポートすることができ、すべてのコンポーネントに機械的支持を与えることができる。
【0026】
ＬＤＳＬは、低密度相互接続、疎ピッチ配線をサポートすることによって複合基板の機械的特性と熱的特性を規定し、Ｘ－Ｙ ＣＴＥを制御することを容易にする。ＬＤＳＬは、給電、配電および電源品質とマルチチップ集積を提供し、テスト・プラットフォームを提供することも可能である。ＬＤＳＬは、１つまたは複数の高密度基板層の追加の可能性をサポートし、高密度基板層と低密度基板層の「品質保証済み基板」をサポートする。ＬＤＳＬは、チップ、チップ・スタックおよびコンポーネントの組み付け集積（望ましいチップが最後）または再加工あるいはその両方を可能にし、集積モジュール、サブシステムまたはシステム・ソリューションの製作を容易にするために、チップ、マルチチップ熱冷却集積／機械的支持をサポートする。
【0027】
ＨＤＬＳとＬＤＳＬの各層は、ホット・スポットおよびより高出力チップのためのより高い給電に対応するより大きい直径と、高相互接続密度での信号通信のためのより小さい直径など、混在ピッチおよび直径ビア、パッドおよび相互接続を有することができる。ＨＤＳＬとＬＤＳＬは、異なる技術ノード、異なる電力レベルを使用し、異なる電圧仕様／動作限界を有する、複数のファウンドリからのものである場合があるダイ、ダイ・スタックおよびコンポーネントの異種集積をサポートするために、高誘電率容量層または構造体、ディスクリート・キャパシタまたは集積電圧調整ダイへの給電または相互接続を最適化するように、セグメント化された電力面および層を有することができる。
【0028】
ＨＤＳＬとＬＤＳＬは、テストまたは給電のための電気接続を有することができ、これらの電気接続は、選択ワイヤ、もしくはレーザーおよび誘電体封止、局所カプセル化などによる接続切断を用いて、または、選択ワイヤ、もしくは基板もしくはモジュールのテスト、歩留まり、機能もしくは他のアプリケーション動作のために開放された相互接続を有する改変構造体を残す他の方法によって、開放することができる。
【0029】
ＨＤＳＬおよびＬＤＳＬは、コストまたは製品機能または製品信頼性または製品用途にとってのその他の利益のための、基板および集積ダイ、ダイ・スタック、コンポーネントおよび熱冷却構造体の歩留まり、機械的完全性、熱冷却にとって利益をもたらす、ヒート・シンク、キャップ、熱ビア、熱ワイヤ、封止バンド、またはその他の手段を使用する、機械構造強化または熱冷却強化をサポートする、任意による構造体も有する。
【0030】
ＨＤＳＬおよびＬＤＳＬは、製造におけるＡＩ構造学習および強化に基づいて製造歩留まり、組み付け歩留まりの向上または機能最適化あるいはこれらの組合せのための、人工知能（ＡＩ）学習を提供する、任意の構造体を有することもできる。
【0031】
ＨＤＳＬおよびＬＤＳＬは、他の基板／モジュール、メモリ・ストレージ、メモリ・カード、サブシステムまたはシステムなどとの強化されたオフ基板またはオフ・モジュール通信をサポートするための、基板層の最上部、最下部または縁部あるいはこれらの組合せからのオン・モジュール光リンクまたは電気リンクをサポートする任意による構造体を有することもできる。
【0032】
チップ、チップ・スタックおよび電子コンポーネントを備えて製作され、組み付けられた集積ＨＤＳＬは、ＨＤＳＬの一部として組み込みセルフテスト（ＢＩＳＴ）サイトを使用し、完全または部分組み付けおよび機能テストのためにテスト・ダイを使用して、ボンディングおよびテストすることができる。ＢＩＳＴテスト・サイトおよびテスト・ダイは、後でハンドル・ウエハまたはパネル・キャリアから取り外すことができる。品質保証済みサブアセンブリを有するテスト済み集積ＨＤＳＬが使用可能である。
【0033】
任意の追加の層には、１つまたは複数の異種ダイ、ダイ・スタックまたはその他のコンポーネントに、高密度埋め込みキャパシタンス、集積ディスクリート・キャパシタンス、効率的な給電および電源管理、電圧調整を提供するための集積コンポーネントまたは埋め込みコンポーネントも含まれ得る。
【0034】
任意の相互接続には、光リンク・チップまたは導波路あるいはその両方、または、オフ基板またはオフ・モジュール、他のモジュール、メモリ・カード、サブシステムまたはシステムへの「オン・モジュール光リンク」のためのチップ・セットが含まれ得る。
【0035】
単一のパッケージに複数のチップが実装される複合基板または複合モジュールの実施形態は、相互接続を実装するためにはんだ・ペーストを使用することを含み、相互接続を実装するためにはんだスタッドを使用することと、はんだペーストまたははんだスタッドを使用して層を順にスタックすることとを含む。一実施形態は、ＨＤＳＬとＬＤＳＬを使用することと、チップ装着の前の複合基板の機械的および電気的完全性の検証とを含む。一実施形態は、銅－銅（Ｃｕ－Ｃｕ）ボンディング、銅パッド／スタッド、またはピラー・ボンディング、ニッケル／金（Ｎｉ／Ａｕ）はんだ、アンダー・バンプ・メタラジ（ＵＢＭ）、またはその他の相互接続、ビアまたはバンプあるいはその両方の相互接続のための射出成形はんだ（ＩＭＳ）技術、またはその他の電気相互接続または熱相互接続あるいはその両方、または封止構造体を使用する。
【0036】
一実施形態は、高い基板およびモジュール歩留まりを実現するようにマルチチップ集積または再加工あるいはその両方をサポートするために、品質保証済み低密度層および高密度層のための基板層のテスト、品質保証済みスタック電子基板を作製するための低密度層および高密度層の組み付けまたは再加工あるいはこれらの両方の後のテスト、品質保証済みダイ（ＫＧＤ）のためのダイ、ダイ・スタックまたはコンポーネントあるいはこれらの組合せのテスト、統計的部分的テストまたは完全テストなどの追加のテストを使用したスタック電子基板上またはスタック電子基板への組み付けを使用する。
【0037】
【0038】
次に図１および図２を参照すると、例示の一実施形態による、基板上に実装された電子コンポーネントのパッケージ１０が示されている。図１はパッケージ１０の上面図であり、図２は切断線Ａ－Ａに沿った図１の側面図である。パッケージ１０は、ベース基板１２と、高誘電率基板１４と、相互接続層１６と、薄膜基板１８と、集積回路２０と、メモリ・チップ２２と、ハブ・コントローラ集積回路２４と、ロングリーチ入力／出力集積回路２６と、ワイヤ２８とを含む。
【0039】
ベース基板１２は、上面と、上面にパターン形成された電気コンタクト・パッドの配列とを有する、多層セラミック基板、シリコン・ウエハ、ガラス・ウエハまたはパネルまたはその他の基板であってもよい。多層基板の層のそれぞれが、ベース基板１２の他の層およびベース基板１２の上面の電気コンタクト・パッドへの接続のための、回路の電気ビアとワイヤの配列を有することができる。ベース基板１２は、１０～６００平方ミリメートルの間またはそれ以上の正方形または矩形であってもよく、厚さが１～１０ミリメートルの間またはそれ以上であってもよい。ベース基板１２には２０層～３０層またはそれ以上の層があってもよい。層のそれぞれは、ビアと配線とコンタクト・パッドのためのメタライゼーションを有するセラミックであってもよい。ベース基板１２の入力／出力ピッチは、上面で１５０～２００マイクロメートルの間とすることができ、下面で７５０～１０００マイクロメートルの間とすることができるが、入力／出力ピッチは上面、下面それぞれでこれより大きくても小さくてもよい。ベース基板１２の材料は、混在／低ＣＴＥおよび高誘電率材料または埋め込みコンポーネントの組合せとすることができる。
【0040】
高誘電率基板１４は、ベース基板１２上にコンフォーマルに形成可能であり、ベース基板１２の上面を覆う。高誘電率基板１４は、一般的な堆積技術、たとえば原子層堆積（ＡＬＤ）、分子層堆積（ＭＬＤ）、化学気相堆積（ＣＶＤ）、物理気相堆積（ＰＶＤ）、高密度プラズマ（ＨＤＰ）堆積、およびスピン・オン技術を使用して堆積させ、その後、反応性イオンエッチング（ＲＩＥ）などの異方性垂直エッチング・プロセス、または任意の適切なエッチング・プロセスが行われる。一実施形態では、高誘電率基板１４は、１つまたは複数の層を含むことができる。高誘電率基板１４は、ＨｆＯ２、ＺｒＯ２、Ａｌ２Ｏ３、Ｌａ２Ｏ３、ＴｉＯ２、ＳｒＴｉＯ３、ＬａＡｌＯ３、Ｙ２Ｏ３、ＨｆＯｘＮｙ、これらのケイ酸塩、およびこれらの合金等の材料を含むことができる。高誘電率基板１４は、厚さ２ｎｍとすることができる。高誘電率基板１４には、低誘電率誘電体を介した低損失信号品位電気リンク通信用などの垂直相互接続をサポートする、ベース基板１２の上面のコンタクト・パッドに対応する開口がある。高誘電率基板１４は、電圧調整用などのデカップリング・キャパシタンスをサポートする。
【0041】
相互接続層１６は、ベース基板１２上にコンフォーマルに形成可能であり、高誘電率基板１４の上面を覆う。相互接続層１６は、誘電接着材料またはシートを含むことができる。相互接続層１６に使用される材料の例には、ＨＤ ＭｉｃｒｏＳｙｓｔｅｍｓ（ＴＭ）製のＨＤ３００７（ＨＤ ＭｉｃｒｏＳｙｓｔｅｍｓ（ＴＭ）はＨＤ ＭｉｃｒｏＳｙｓｔｅｍｓ，Ｌ．Ｌ．Ｃの商標である）、Ｓｕ－８フォトレジスタ、ＰＳＰＩ、ＮＣＦ、Ｂステージ接着層、またはその他の材料が含まれる。一実施形態では、相互接続層１６は１～１２０マイクロメートルの間の厚さとすることができる。相互接続層１６は、銅（Ｃｕ）、はんだおよびその他の導電材料とすることができる、金属ビア、パッド付きビア、ジョグ付きビアなどの電気接続を提供することができる。金属ビアおよびジョグは、リソグラフィ、エッチング、レーザー、銅（Ｃｕ）めっき、はんだめっき、ＩＭＳまたはその他の手段によって形成されたビアを備える単一の層または複数の層であってもよい。ジョグは、熱サイクル時の寸法の変化を許容する、相互接続層の下部層上のコンタクトの重なりであってもよい。たとえば、セラミック基板とすることができる基板上のコンタクトは、ｘｙ次元において移動し得る。ジョグは、基板のＸ、ＹおよびＺ次元におけるサイズおよびフィーチャ位置精度に影響を与える加工、焼結またはその他の熱／加工変化などの電気接続調整の１つまたは複数の設計点を可能にするために、処理によるセラミック収縮と歪み許容差とを考慮に入れた、短い電気再配線コンタクトであってもよい。基板のコンタクトのそれぞれは、熱サイクル後の移動に関して特性解析することができ、相互接続層の底部の対応する各コンタクトのための対応するジョグを形成することができる。
【0042】
相互接続層１６は、上述のようなＬＤＳＬとすることができる。相互接続層１６は、配線を備えた第１の薄膜の数層を含むことができる。一実施形態では、第１の薄膜の各層は、５～８マイクロメートルの間のポリイミド・ベースの誘電体と、２０マイクロメートルの線幅および間隔、１５０マイクロメートルのバンプ・ピッチのための銅厚さとを含むことができ、ビルドアップ層１６内に８層から１０層またはそれ以上の第１の薄膜層があってもよい。相互接続層１６は、パッケージ１０上のチップを接続する回路を提供することができる。相互接続層１６は、第１の薄膜層のそれぞれの上に配線、ビアおよび回路を提供することができる。相互接続層１６は、ハブ・コントローラ集積回路２４、ロングリーチ入力／出力集積回路２６、ワイヤ２８およびパッケージ１０上の任意のその他の電子コンポーネントを含む、パッケージ１０に実装されたチップの入力と出力に電気的および機械的に接続するコンタクト・パッドを上面に有することができる。一実施形態では、相互接続層１６は、パッケージ１０の大域入力／出力のための回路を提供することができる。相互接続層１６の下面は、電気的および機械的に互いに接続されるベース基板１２の上面のコンタクト・パッドと整列するコンタクト・パッドを有することができる。相互接続層１６には、高誘電率基板１４内の開口とベース基板１２の上面のコンタクト・パッドとに対応する開口があってもよい。
【0043】
薄膜基板１８は、上述のようなＨＤＳＬとすることができる。薄膜基板１８は、相互接続層１６の上面の一部を覆うことができる。薄膜基板１８は、配線を備えた第２の薄膜の数層を含むことができる。一実施形態では、第２の薄膜の各層は、５～８マイクロメートルの間のポリイミド・ベースの誘電体と、２～３マイクロメートルの間の線幅および間隔のための銅厚さと、上面で５５マイクロメートル、下面で１５０マイクロメートルのバンプ・ピッチとを含み得る。薄膜基板１８には４層またはそれ以上の第２の薄膜層があってもよい。薄膜基板１８は、薄膜基板１８上のチップをパッケージ１０に接続する回路を提供することができる。薄膜基板１８は、薄膜基板１８上のメモリ・チップ２２、ハブ・コントローラ集積回路２４、任意のその他の電子コンポーネントを含む、薄膜基板１８に実装されたチップの入力と出力とに電気的および機械的に接続するコンタクト・パッドを上面に有することができる。一実施形態では、薄膜基板１８は、パッケージ１０の局所入力／出力のための回路を提供することができる。薄膜基板１８の下面は、電気的および機械的に互いに接続される相互接続層１６の上面のコンタクト・パッドと整列するコンタクト・パッドを有することができる。
【0044】
図１および図２に示すように、パッケージ１０には２つの薄膜基板１８がある。パッケージ１０には任意の数の薄膜基板１８があってもよい。図１および図２に示すように、薄膜基板１８のそれぞれは薄膜基板１８に実装された４つのチップを有するが、薄膜基板１８に実装された任意の数のチップがあってもよい。
【0045】
次に図３および図４を参照すると、例示の一実施形態による、基板上の薄膜基板のパッケージ３０が示されている。図３はパッケージ３０の上面図であり、図４は切断線Ａ－Ａに沿った図３の側面図である。パッケージ３０は、ベース基板３２と、相互接続層３４と、薄膜基板３６と、金属ポスト３８と、はんだ４０とを含む。
【0046】
ベース基板３２は、ベース基板１２に関して上述した通りとすることができる。基板３２の上面に相互接続層３４が取り付け可能である。
【0047】
相互接続層３４内の開口が、基板３２の上面のコンタクトとビアを薄膜基板３６の下面に電気的および機械的に接続する金属ポスト３８とはんだ４０を有してもよい。図３および図４に示すように、相互接続層３４には３６個の金属ポスト３８があるが、相互接続層３４には任意の数の金属ポスト３８があってもよい。誘電材料はポリイミド（ＰＩ）とすることができ、または感光性ポリイミド（ＰＳＰＩ）または他の誘電材料であってもよい。非電導性フィルム（ＮＣＦ）、接着層、成形コンパウンドまたはキャピラリ・アンダーフィル（ＣＵＦ）材料を集積のために使用することができる。相互接続層３４は、基板３２と相互接続層３４との間、および相互接続層３４と薄膜基板３６との間のファイン・ピッチ相互接続を実現するように、たとえば化学機械研磨（ＣＭＰ）技術、ミリング、グラインド、レーザーまたはその他の手段を使用して平坦化可能である。
【0048】
開口は、５０～１００マイクロメートルの間の直径と、１～１２０マイクロメートルの間の高さと、１５０～２５０マイクロメートルの開口間のピッチとを有することができ、それぞれ金属ポスト３８とはんだ４０が充填される。金属ポストは１マイクロメートルから７５マイクロメートルとすることができる。
【0049】
相互接続層３４のビアは、基板３２の異なるＣＴＥと起こり得る収縮とを見越し、さらにそれにもかかわらず相互接続層３４と基板３２とのビア間の電気接続を可能にするように、基板３２の上面のコンタクトより広い形状で形成可能である。
【0050】
薄膜基板３６は、薄膜基板１８に関して上述した通りとすることができる。
【0051】
次に図５を参照すると、例示の一実施形態による、第１の構造体１００の側面図が示されている。第１の構造体１００は、金属ポスト１０２と、薄膜基板１０４と、ハンドラ１０６とを含む。
【0052】
薄膜基板１０４は、薄膜基板１８に関して上述した通りとすることができる。金属ポスト１０２は、薄膜基板の下面に接続可能である。金属ポスト１０２のそれぞれが、それぞれ薄膜基板１０４の下面のビアまたはコンタクト・パッドに接続可能である。ハンドラには任意の数の金属ポスト１０２、たとえば１００平方ミリメートルの薄膜基板１０４上に１４４個のポストがあってもよい。
【0053】
その後、薄膜基板１０４の上面をハンドラ１０６に取り付けることができる。ハンドラ１０６は、薄膜基板１０４に安定した表面を与えることができる。ハンドラ１０６は、ガラス、シリコンまたはその他の材料であってもよい。薄膜基板１０４は、ボンディングの前または後に機械剥離層またはレーザー剥離層と接着剤とを使用して、ハンドル・ウエハまたはパネルから移行および接着によってハンドラ１０６に取り付けることができる。
【0054】
次に図６を参照すると、例示の一実施形態による、基板と相互接続層の第２の構造体１１０の側面図が示されている。第２の構造体１１０は、相互接続層１１４と、外側パッド１１８を有するベース基板１１２とを含む。
【0055】
相互接続層１１４は、上記の相互接続層１６について説明した通りとすることができる。相互接続層１１４にはキャビティ１１６があってもよい。
【0056】
相互接続層１１４は、ベース基板１１２の上面に取り付けることができる。相互接続層１１４内のキャビティ１１６のそれぞれがベース基板１１２の上面の外側パッド１１８と整列可能である。ベース基板１１２は、ベース基板１２に関して上述した通りとすることができる。外側パッド１１８は、それぞれベース基板１１２内の回路のためのコンタクトを提供することができる。相互接続層１１４は、電気接続のためのはんだリフローに熱を使用することによって、および、誘電体ボンディングのために誘電接着剤と熱と圧力を使用することによって取り付けることができる。
【0057】
次に図７を参照すると、例示の一実施形態による、第２の構造体１１０の側面図が示されている。第２の構造体１１０の相互接続層１１４のキャビティ１１６のそれぞれの中に、はんだペースト１２０を塗布することができる。
【0058】
次に図８を参照すると、例示の一実施形態による、第２の構造体１１０上に第１の構造体１００が実装され、結果として得られた複合構造体１２６の側面図が示される。
【0059】
第１の構造体１００の金属ポスト１０２が、相互接続層１１４のはんだペースト１２０が充填されたキャビティ１１６と位置合わせ可能である。はんだペースト１２０が充填されたキャビティ１１６と同数の金属ポスト１０２があってもよい。第１の構造体１００と第２の構造体１１０は、はんだペースト１２０のはんだ融点より高い温度で加熱され、互いに押圧可能である。キャビティ１１６のそれぞれの中のはんだペースト１２０の量と金属ポスト１０２の体積は、金属のオーバーフローなしに各キャビティ１１６を満たす必要があり、ベース基板１１２の各外側パッド１１８と薄膜基板１０４の下面のそれぞれの対応するコンタクトまたはビアとの間に電気的および機械的接続をもたらす必要がある。
【0060】
次に図９を参照すると、例示の一実施形態による複合構造体１２６の側面図が示されている。
【0061】
図８に関して説明したように、第１の構造体１００が第２の構造体１１０上に実装された後は、接続のために使用された接着樹脂が硬化するかまたは高粘性に達するとともに、はんだまたははんだペースト１２０が電気接続およびパッドを形成し、固化するまで、冷却段階中に複合構造体１２６が所定位置に保持される必要がある。接着樹脂は、ポリイミド・ベースの接着剤またはその他の誘電材料とすることができる。
【0062】
その後、ハンドラ１０６を取り外すことができる。複合構造体１２６は、ビアおよび配線の層を備えた相互接続層１１４上に実装されたビアおよび配線の層を備えた薄膜基板１０４を有する。薄膜基板１０４の下面とベース基板１１２の上面の外側パッド１１８との間には、リフローはんだペースト１２０に埋め込まれた各金属ポスト１０２により、結果として位置合わせされた接続がある。
【0063】
次に図１０および図１１を参照すると、例示の一実施形態によるパッケージ１５０が示されている。図１０はパッケージ１５０の上面図であり、図１１は切断線Ａ－Ａに沿った図１０の側面図である。パッケージ１５０は、ベース基板１５２と、相互接続層１５４と、高誘電率基板１６０と、相互接続層１６２と、薄膜基板１６８とを含む。
【0064】
ベース基板１５２は、ベース基板１２に関して上述した通りとすることができる。相互接続層層１５４は、ベース基板１５２の上面に取り付けることができ、相互接続層１６に関して上述した通りとすることができる。
【0065】
相互接続層１５４の開口は、ベース基板１５２の上面のコンタクトおよびビアを高誘電率基板１６０の下面に電気的および機械的に接続する金属ポスト１５６とはんだペースト１５８を有することができる。金属ポスト１５６とはんだペースト１５８は、上記の金属ポスト１０２とはんだペースト１２０に関して上述したように形成することができる。
【0066】
高誘電率基板１６０は、高誘電率基板１４に関して上述した通りとすることができる。高誘電率基板１６０は、誘電接着剤ボンディングと電気パッドはんだボンディングによって相互接続層１５４に取り付けることができる。高誘電率基板１６０は、相互接続層１５４の上面のコンタクトおよびビアを相互接続層１６２の下面のコンタクトおよびビアに電気的および機械的に接続する金属コンタクトを有することができる。
【0067】
相互接続層１６２は、上記の相互接続層１６に関して上述したように形成することができる。相互接続層１６２の開口は、高誘電率基板１６０の上面のコンタクトおよびビアを薄膜基板１６８の下面に電気的および機械的に接続する金属ポスト１６４とはんだペースト１６６を有することができる。金属ポスト１６４とはんだペースト１６６は、上記の金属ポスト１０２とはんだペースト１２０に関して上述したように形成することができる。
【0068】
薄膜基板１６８は、薄膜基板１８に関して上述したように形成することができる。薄膜基板１６８は、相互接続層１６２の上面上にあってもよい。
【0069】
図１１に示すように、相互接続層１５４には６個の金属ポスト１５６があるが、相互接続層１５４には任意の数の金属ポスト１５６があってもよい。
【0070】
次に図１２を参照すると、例示の一実施形態による、第３の構造体２００の側面図が示されている。第３の構造体２００は、金属ポスト２０２と薄膜基板２０４とハンドラ２０６とを含む。
【0071】
第３の構造体２００は、第１の構造体１００、金属ポスト１０２、薄膜基板１０４およびハンドラ１０６に関して上述した通りとすることができる。
【0072】
次に図１３を参照すると、例示の一実施形態による、第４の構造体２１０の側面図が示されている。第４の構造体２１０は、外側パッド２１８を備えたベース基板２１２を含む。
【0073】
第４の構造体２１０は、ベース基板１２に関して説明したようなベース基板２１２と、外側パッド１１８に関して説明したような外側パッド２１８とを備えた、第２の構造体１１０に関して上述したものと類似のものとすることができる。
【0074】
図１３に示すように、外側パッド２１８上にはんだスタッド２２０を形成することができる。はんだスタッド２２０は、上記で使用したはんだペースト１２０に代わるものとすることができる。はんだスタッド２２０は、後続の製造ステップ中にそれぞれの形状を保持することができる。
【0075】
次に図１４を参照すると、例示の一実施形態による、第４の構造体２１０の側面図が示されている。ベース基板２１２上に相互接続層２１４を形成することができる。
【0076】
相互接続層２１４は、上記の相互接続層１１４について説明したように形成することができる。相互接続層２１４はキャビティ２１６を含むことができる。キャビティ２１６のそれぞれは、はんだスタッド２２０および外側パッド２１８と整列することができる。
【0077】
この実施形態では、はんだスタッド２２０は、外側パッド２１８上に形成可能であり、次に、相互接続層２１４上が形成可能である。これに対して、図５～図９の実施形態では、相互接続層１１４はベース基板１１２に取り付けられ、次に相互接続層１１４のキャビティ１１６内にはんだペースト１２０が形成される。図１４に示すように、６個のはんだスタッド２２０があるが、任意の数のはんだスタッド２２０があってもよい。
【0078】
次に図１５を参照すると、例示の一実施形態による、複合構造体２２６が結果としてできる、第４の構造体２１０上に実装された第３の構造体２００の側面図が示されている。
【0079】
第３の構造体２００の金属ポスト２０２は、相互接続層２１４のはんだスタッド２２０およびキャビティ２１６と位置合わせ可能である。はんだスタッド２２０およびキャビティ２１６と同数の金属ポスト２０２があってもよい。第３の構造体２００と第４の構造体２１０は、はんだスタッド２２０のはんだ融点より高い温度で加熱され、互いに押圧可能である。はんだスタッド２０２のそれぞれにおけるはんだの量と、キャビティ２１６のそれぞれにおける金属ポスト２０２の体積は、金属のオーバーフローなしに各キャビティ２１６を満たす必要があり、ベース基板２１２の各外側パッド２１８と薄膜基板２０４の下面のそれぞれの対応するコンタクトまたはビアとの間に電気的および機械的接続をもたらす必要がある。
【0080】
次に図１６を参照すると、例示の一実施形態による、複合基板２２６の側面図が示されている。
【0081】
図１５に関して説明したように、第３の構造体２００が第４の構造体２１０上に実装された後は、複合基板２２６は、樹脂とはんだスタッド２２０のはんだの両方が定着するまで冷却段階中に所定位置に保持される必要がある。
【0082】
その後、ハンドラ２０６を取り外すことができる。複合基板２２６は、ビアと配線の層を備えた相互接続層２１４上に実装された、ビアと配線の層を備えた薄膜基板２０４を有する。リフローはんだスタッド２２０内に埋め込まれた金属ポスト２０２のそれぞれによって、薄膜基板２０４の下面とベース基板２１２の上面の外側パッド２１８との間に、結果として位置合わせされた接続がある。
【0083】
次に図１７を参照すると、例示の一実施形態による、ハンドラに取り付けられた薄膜基板の第５の構造体３００の側面図が示されている。第５の構造体３００は、金属ポスト３０２と高誘電率基板３０４とハンドラ３０６とを含む。
【0084】
第５の構造体３００は、第１の構造体１００、金属ポスト１０２およびハンドラ１０６に関して上述した通りとすることができる。
【0085】
【0086】
【0087】
次に図１８を参照すると、例示の一実施形態による、第６の構造体３１０の側面図が示されている。第６の構造体３１０は、外側パッド３１８を備えたベース基板３１２を含む。
【0088】
第６の構造体３１０は、ベース基板１２に関して説明したようなベース基板３１２と、外側パッド１１８に関して説明したような外側パッド３１８とを備えた、第２の構造体１１０に関して上述したものと類似のものとすることができる。
【0089】
図１８に示すように、外側パッド３１８上にはんだスタッド３２０を形成することができる。はんだスタッド３２０は、はんだスタッド２２０に関して上述した通りとすることができる。
【0090】
次に図１９を参照すると、例示の一実施形態による第６の構造体３１０の側面図が示されている。ベース基板３１２上に相互接続層３１４を形成することができる。
【0091】
相互接続層３１４は、上記の相互接続層１１４について説明したように形成することができる。相互接続層３１４はキャビティ３１６を有することができる。キャビティ３１６のそれぞれがはんだスタッド３２０および外側パッド３１８と整列することができる。
【0092】
この実施形態では、はんだスタッド３２０が外側パッド３１８上に形成され、次に相互接続層３１４が形成可能である。それに対して、図５～図９の実施形態では、相互接続層１１４がベース基板１１２に取り付けられ、次に、相互接続層１１４のキャビティ１１６内にはんだペースト１２０が形成可能である。
【0093】
図１９に示すように、６個のはんだスタッド３２０があるが、それぞれがベース基板３１２の外側パッド３１８に対応する、任意の数のはんだスタッド３２０があってもよい。
【0094】
次に図２０を参照すると、例示の一実施形態による、複合構造体３２６が結果としてできる、第６の構造体３１０上に実装された第５の構造体３００の側面図を示す。
【0095】
第５の構造体３００の金属ポスト３０２は、相互接続層３１４のはんだスタッド３２０およびキャビティ３１６と位置合わせ可能である。はんだスタッド３２０およびキャビティ３１６と同数の金属ポスト３０２があってもよい。第５の構造体３００と第６の構造体３１０は、はんだスタッド３２０のはんだ融点より高い温度で加熱され、互いに押圧可能である。はんだスタッド３０２のそれぞれにおけるはんだの量と、キャビティ３１６のそれぞれにおける金属ポスト３０２の体積は、金属のオーバーフローなしに各キャビティ３１６を満たす必要があり、ベース基板３１２の各外側パッド３１８と高誘電率基板３０４の下面のそれぞれ対応するコンタクトまたはビアとの間に電気的および機械的接続をもたらす必要がある。
【0096】
次に図２１を参照すると、例示の一実施形態による、複合基板３２６の側面図が示されている。
【0097】
図２０に関して説明したように、第５の構造体３００が第６の構造体３１０上に実装された後は、複合基板３２６は、樹脂とはんだスタッド３２０のはんだの両方が定着するまで冷却段階中に所定位置に保持される必要がある。
【0098】
その後、ハンドラ３０６を取り外すことができる。複合基板３２６は、ビアと配線の層を備えた相互接続層３１４上に実装された、ビアと配線の層を備えた高誘電率基板３０４を有する。リフローはんだスタッド３２０内に埋め込まれた金属ポスト３０２のそれぞれによって、高誘電体基板３０４の下面とベース基板３１２の上面の外側パッド３１８との間に結果として位置合わせされた接続がある。
【0099】
複合構造体３２６は、一実施形態では、はんだスタッド３２０およびはんだスタッド３３０ではなく、はんだペーストを使用して形成することができる。
【0100】
複合構造体３２６は、複合構造体２２６と類似しているが、薄膜基板２０４ではなく高誘電率基板３０４を使用することができる。高誘電率基板３０４は、図２２および図２３の説明で後述するように、基板の追加の層を構造体に付加する場合があるときに使用可能である。
【0101】
用途によっては、１つまたは複数の高誘電率層または基板が、１つまたは複数の高誘電率層内または基板内またはその上に集積または埋め込まれたディスクリート・デカップリング・キャパシタとともに使用されてもよい。ディスクリート・デカップリング・キャパシタは、チップ・パフォーマンス向上をサポートするように給電および電圧調整をサポートするために使用することができる。高誘電率基板３０４は、チップまたはチップレト間の低損失、高帯域幅の相互接続配線層２０４、１０４のために使用される追加の高密度配線層を必要とするかまたは必要とせずに、チップ機能をサポートするために追加可能である。
【0102】
次に図２２を参照すると、例示の一実施形態による、複合構造体３２６の側面図が示されている。
【0103】
高誘電率基板３０４の上面にはんだスタッド３３０を形成することができる。はんだスタッド３３０は、高誘電率基板３０４の上面のコンタクトおよびビアがある場所に形成することができる。はんだスタッド３２０は、はんだスタッド２２０に関して上述した通りとすることができる。
【0104】
次に図２３を参照すると、例示の一実施形態による複合構造体３２６の側面図が示されている。
【0105】
ハンドラ（図示せず）上に薄膜基板３３４を形成することができる。薄膜基板３３４は、上記の薄膜基板１８について説明したように形成可能である。上記の金属ポスト１５６について説明したように形成された金属ポスト３３２を、薄膜基板３３４の下面に取り付けることができる。金属ポスト３３２はそれぞれ、薄膜基板３３４の下面のビアまたはコンタクトの位置に取り付け可能である。
【0106】
ハンドラ（図示せず）上の金属ポスト３３２を備えた薄膜基板３３４を複合構造体３２６上に実装することができる。複合構造体３２６は、樹脂とはんだスタッド３３０のはんだの両方が定着するまで冷却段階中に所定位置に保持される必要がある。その後、ハンドラ（図示せず）を取り外すことができる。
【0107】
複合構造体３２６は、ビアと配線の層を備えた相互接続層３１４上に実装された、ビアと配線の層を備えた高誘電率基板３０４を有する。リフローはんだスタッド３２０内に埋め込まれた金属ポスト３０２のそれぞれによって、高誘電率基板３０４の下面とベース基板３１２の上面の外側パッド３１８との間に、結果として位置合わせされた接続がある。複合構造体３２６は、ビアと配線の層を備えた相互接続層３３６上に実装された、ビアと配線の層を備えた薄膜基板３３４を有する。リフローはんだスタッド３３０内に埋め込まれた金属ポスト３３２のそれぞれによって、薄膜基板３３４の下面と高誘電率基板３０４の上面の外側パッド３１８との間に、結果として位置合わせされた接続がある。
【0108】
複合構造体は、ベース基板３１２上に実装される電気コンポーネントの数が増えるにつれて基板のより大規模な結合のために必要となる可能性がある、配線の追加の層を有する。
【0109】
次に図２４を参照すると、例示の一実施形態による、基板をスタックする方法４００を示す動作フローチャートが示されている。
【0110】
高密度基板層（ＨＤＳＬ）を形成する（ブロック４０２）。ＨＤＳＬは、薄膜基板１８に関して上述した通りとすることができる。上記の金属ポスト１０２に関して説明したように、ＨＤＳＬの下面に金属ポストを取り付けることができる。金属ポストは、銅（Ｃｕ）、ニッケル（Ｎｉ）、金（Ａｕ）またはその他の導電金属または金属組成の金属パッドまたはピラーであってもよい。ＨＤＳＬはテスト可能である。
【0111】
ＨＤＳＬの上面を、上述のハンドラ１０６などのハンドラに、ハンドラ上の位置合わせマークを使用して取り付ける（ブロック４０４）。
【0112】
相互接続層１６などの相互接続層を、ベース基板１２などの基板の上面に取り付ける（ブロック４０６）。相互接続層は、基板の上面のコンタクトおよびビアと整列するスルー・ホールおよび任意によるジョグまたは間隔を有してもよい。誘電体層または平坦化セラミック面層または平坦化薄膜相互接続接着層あるいはこれらの組合せを備えたセラミック・ビアに隣接するＲＤＬ調整ワイヤまたはパッドを有する相互接続層のスルー・ホールまたは開口内に、はんだペーストまたははんだスタッドを配置することができる。相互接続層は、層と対応する電源または信号配線パッドとの間の電気接続をサポートするための、ジョグを備えた再配線層（ＲＤＬ）を含むことができる。セラミック・ビアは、ガラス、セラミック、コーディエライト、アルミナまたはその他の誘電体などのセラミック誘電体層を貫通する、銅、モリブデンまたはタングステンあるいはその他の金属などの導電体である。セラミック材料は、グラインド、研磨またはその他の方法などによって平坦化することができる。平坦化された薄膜層は、シングル・ダマシンまたはデュアル・ダマシン薄膜層、または構造体の作製に使用され、その後取り外されるハンドル・ウエハまたはパネルから取り外される薄膜の「平面」な面とすることができ、裏返され、取り外され／誘電接着剤およびはんだなどの電気相互接続によってセラミックまたはその他の基板面に接合可能である。
【0113】
開口のそれぞれの中のはんだの量は、基板の上面またはＨＤＳＬの下面の外側パッドまたはビア、または相互接続層の調整ジョグまたはパッドの異なる高さを捉えるように調整可能である。
【0114】
ＨＤＳＬは、ＨＤＳＬ上の位置合わせマークまたは金属ポストと、基板上の位置合わせマークまたははんだスタッドとを使用して、基板と位置合わせし、取り付けることができる（ブロック４０８）。
【0115】
はんだ融点より高い温度でＨＤＳＬと相互接続層と基板の熱接着および圧着を行うことができる（ブロック４１０）。はんだスタッドと金属ポストとの全体積は、相互接続層の開口のそれぞれの容積より小さいかまたは同等である必要がある。結合されたハンドラ、ＨＤＳＬ、相互接続層および基板は、はんだが固化するまで所定位置に保持される必要がある。
【0116】
はんだが固化した後は、ハンドラを取り外すことができる（ブロック４１２）。電子コンポーネントをＨＤＳＬ上に実装し、電気的および機械的に接続することができる。各電子コンポーネントは、実装の前にテストすることができる。各コンポーネントの配線およびコンタクトを確認するためにプロセスの各ステップにおいて追加のテストを行うことができる。テストは、マルチチップ集積をサポートし、高い基板およびモジュール歩留まりを達成するように再加工を行うための統計的部分的テストまたは完全テストを含むことができる。
【0117】
利点には、高密度有機基板のオプションと比較して向上したＣＴＥ整合、平坦性、剛性が含まれる。薄膜基板、相互接続層、高誘電率基板および基板のＣＴＥ値は、それらの固有材料特性のため、より厳密にチップに整合し、それによって組み付け／集積時の反りが少なく、パワー・サイクルおよびはんだ付けのための熱サイクル時の最終構造体の損傷が低減され、製品使用時の信頼性が向上する。
【0118】
より低温のはんだおよび誘電接着剤などによる、基板の層への組み付け／接続時の各薄膜基板の低温接合処理におけるＣＴＥ不整合の低減に起因する、平坦性の向上がある。セラミック基板のスティフネスに起因する、または基板スタックの層間のＣＴＥのより厳密な一致に起因する、あるいはその両方に起因する剛性の向上があり、それによって高ＣＴＥ有機基板よりも曲がりまたは反りが少なくなる。
【0119】
この構造および方法は、大規模基板上の、より高密度のバンプ・ピッチ、たとえば大きな２００マイクロメートル・ピッチのため、および１０マイクロメートル未満から４０マイクロメートルまでのピッチの相互接続のため、２０マイクロメートルから２マイクロメートル未満のファイン・ピッチ線およびスペースのために使用することができる。利点には、より歩留まりの高いプロセスを実現する、品質保証済みハードウェアによるワン・パス・ラミネーションまたは集積／組み付けが含まれる。ワン・パス・ラミネーションとは、基板に取り付ける前に薄膜基板の層を結合することを指す。歩留まり向上のために必要な場合、ハンドラに取り付ける前に薄膜基板を試験することによって品質保証済みハードウェアが使用される。
【0120】
さらなる利点には、有機基板のオプションおよび封止接合界面と比較して向上した機械的完全性が含まれる。同一平面のチップ－基板層、および同一平面の基板層－基板層の使用による機械的完全性の向上がある。パッケージ外周の周りの任意によるはんだ封止バンドが、構造体から水分をベークアウトすることによって構造体を封止し、水分－金属間バリアを与えて水分の閉じ込めを最小限にすることによって、信頼性向上をもたらすことができる。
【0121】
任意により、薄膜基板において集積高密度ディスクリート・キャパシタまたは高誘電率コンポーネント層があってもよい。デカップリング・キャパシタンス要件およびコンポーネントの仕様に応じて、複数のディスクリート・コンポーネントまたは高誘電率層のいずれかを使用することができる。
【0122】
本発明の様々な実施形態の説明を例示のために示したが、網羅的であることまたは開示している実施形態に限定されることは意図していない。本発明の思想および範囲から逸脱することなく多くの修正および変形が当業者には明らかであろう。本明細書で使用されている用語は、実施形態の原理、実際の適用、または市場に見られる技術に対する技術的改良を最もよく説明するため、または当業者が本明細書で開示されている実施形態を理解することができるようにするために選択されている。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【国際調査報告】