特表 2024-536079 集積電圧レギュレータのためのシステム、デバイス、及び方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2024-10-04

(54)【発明の名称】集積電圧レギュレータのためのシステム、デバイス、及び方法

(51)【国際特許分類】

   H01F 37/00 20060101AFI20240927BHJP

   H01F 27/00 20060101ALI20240927BHJP

   H01G 4/33 20060101ALI20240927BHJP

   H01G 4/40 20060101ALI20240927BHJP

   H01G 17/00 20060101ALI20240927BHJP

   H01G 4/08 20060101ALI20240927BHJP

   H01F 17/04 20060101ALI20240927BHJP

   H02M 3/00 20060101ALI20240927BHJP

   H02M 3/155 20060101ALI20240927BHJP

   H01L 21/822 20060101ALI20240927BHJP

【ＦＩ】

H01F37/00 A

H01F37/00 C

H01F37/00 K

H01F27/00 S

H01G4/33 102

H01G4/40 321A

H01G17/00

H01G4/08

H01F17/04 F

H01F17/04 A

H02M3/00 Y

H02M3/155 Y

H01L27/04 L

H01L27/04 C

【審査請求】未請求

【予備審査請求】未請求

(21)【出願番号】P 2024518615

(86)(22)【出願日】2022-09-23

(85)【翻訳文提出日】2024-05-21

(86)【国際出願番号】 US2022076960

(87)【国際公開番号】W WO2023049856

(87)【国際公開日】2023-03-30

(31)【優先権主張番号】63/247,728

(32)【優先日】2021-09-23

(33)【優先権主張国・地域又は機関】US

(31)【優先権主張番号】63/316,059

(32)【優先日】2022-03-03

(33)【優先権主張国・地域又は機関】US

(81)【指定国・地域】

(71)【出願人】

【識別番号】000006231

【氏名又は名称】株式会社村田製作所

(74)【代理人】

【識別番号】100107984

【弁理士】

【氏名又は名称】廣田 雅紀

(74)【代理人】

【識別番号】100182305

【弁理士】

【氏名又は名称】廣田 鉄平

(74)【代理人】

【識別番号】100096482

【弁理士】

【氏名又は名称】東海 裕作

(74)【代理人】

【識別番号】100131093

【弁理士】

【氏名又は名称】堀内 真

(74)【代理人】

【識別番号】100150902

【弁理士】

【氏名又は名称】山内 正子

(74)【代理人】

【識別番号】100141391

【弁理士】

【氏名又は名称】園元 修一

(74)【代理人】

【識別番号】100221958

【弁理士】

【氏名又は名称】篠田 真希恵

(74)【代理人】

【識別番号】100192441

【弁理士】

【氏名又は名称】渡辺 仁

(72)【発明者】

【氏名】クアシ セバスチャン クアシ

(72)【発明者】

【氏名】ジュリアーノ デイヴィッド

【テーマコード（参考）】

5E070

5E082

5F038

5H730

【Ｆターム（参考）】

5E070AA05

5E070AB01

5E070BB01

5E070CB03

5E070CB08

5E070CB17

5E070DB08

5E082AB03

5E082CC05

5E082DD08

5E082DD13

5E082EE05

5E082EE23

5E082FF05

5E082FG03

5E082FG22

5E082FG42

5E082LL15

5F038AC05

5F038AC10

5F038AZ04

5F038EZ20

5H730AA15

5H730AS01

5H730BB13

5H730DD04

5H730DD12

5H730DD16

5H730ZZ04

5H730ZZ11

5H730ZZ12

5H730ZZ17

(57)【要約】

開示される実施形態は、高密度の電荷貯蔵デバイス及び電力変換デバイスを作製するための、システム、デバイス、及び方法を含み得る。一実施形態では、インダクタを備えるデバイスが開示される。インダクタは、第１のインダクタ表面及び第１のインダクタ表面の反対の第２のインダクタ表面を含む。インダクタはさらに、空洞を含む第１のインダクタ基板を含む。シード層が空洞の底面に形成され、磁気層がシード層に形成される。磁気層は、絶縁材料層によって互いに分離される複数の積層された磁気層を含む。

【特許請求の範囲】

【請求項1】

インダクタを備えるデバイスであって、
前記インダクタは、
第１のインダクタ表面及び前記第１のインダクタ表面の反対側の第２のインダクタ表面と、
空洞を含む第１のインダクタ基板と、
前記空洞の底面に形成されるシード層と、
前記シード層上に形成される磁気層と、
を含み、
前記磁気層が絶縁材料層によって互いに分離される複数の積層された磁気層を含む、前記デバイス。

【請求項2】

前記第１のインダクタ基板が絶縁材料を備える、請求項１に記載のデバイス。

【請求項3】

前記絶縁材料が、セラミック、ポリマー、合成物、又はガラスである、請求項２に記載のデバイス。

【請求項4】

ラミネートされたコア及びコイルをさらに備える、請求項１に記載のデバイス。

【請求項5】

前記第１のインダクタ基板が前記コイルを支持する、請求項４に記載のデバイス。

【請求項6】

前記コイルが導電材料から作製される、請求項５に記載のデバイス。

【請求項7】

前記コイルが螺旋状に巻かれたコイルである、請求項６に記載のデバイス。

【請求項8】

前記導電材料が、銅、アルミニウム、銀、チタン、又は合金である、請求項７に記載のデバイス。

【請求項9】

前記コイルが長方形に巻かれたコイルである、請求項６に記載のデバイス。

【請求項10】

前記導電材料が、銅、アルミニウム、銀、チタン、又は合金である、請求項９に記載のデバイス。

【請求項11】

前記コイルがトロイドの形状で巻かれる、請求項６に記載のデバイス。

【請求項12】

前記導電材料が、銅、アルミニウム、銀、チタン、又は合金である、請求項１１に記載のデバイス。

【請求項13】

前記空洞が、前記第１のインダクタ基板をウェットエッチングし、プラズマエッチングし、レーザーエッチングし、又はマシニングすることによって形成される、請求項１に記載のデバイス。

【請求項14】

前記磁気層がニッケル－鉄合金又はニッケル－コバルト合金である、請求項１に記載のデバイス。

【請求項15】

前記磁気層が、前記磁気層を電気めっきし、コーティング、スプレー、ドクターブレーディング、又はスキージングすることによって形成される、請求項１に記載のデバイス。

【請求項16】

前記絶縁材料層が、誘電体、ポリマー、又はセラミックである、請求項１に記載のデバイス。

【請求項17】

前記絶縁材料層が、前記絶縁材料層をコーティング、スプレー、又はドクターブレーディングすることによって形成される、請求項１に記載のデバイス。

【請求項18】

第１のキャパシタ表面及び前記第１の表面の反対側の第２のキャパシタ表面を含む第１のキャパシタ基板と、
前記第１の表面から前記第２の表面に向かって垂直に延在する第１の複数の導電性構造と、
前記第２の表面から前記第１の表面に向かって垂直に延在する第２の複数の導電性構造と、
前記第１の複数の導電性構造と前記第２の複数の導電性構造を物理的に分離する第１の誘電材料であって、前記第１の複数の導電性構造及び前記第２の複数の導電性構造が互いにかみ合っている、前記第１の誘電材料と
を含む第１のキャパシタをさらに備え、
前記第２のキャパシタ表面及び前記第１のインダクタ表面が互いに接合される、請求項１に記載のデバイス。

【請求項19】

前記第１のキャパシタ基板が、ガラス、感光性ガラス、水晶、シリコン、ＳＯＩ、ＳＯＧ、ＳＯＱ、セラミック、ＧａＡｓ、又はＧａＮである、請求項１８に記載のデバイス。

【請求項20】

前記第１のキャパシタ基板が、５０μｍ～１００μｍの厚みを有する、請求項１８に記載のデバイス。

【請求項21】

前記第１のキャパシタ基板が、５０μｍ～２００μｍの厚みを有する、請求項１８に記載のデバイス。

【請求項22】

前記第１のキャパシタ基板が、５０μｍ～３００μｍの厚みを有する、請求項１８に記載のデバイス。

【請求項23】

前記第１のキャパシタ基板が、５０μｍ～４００μｍの厚みを有する、請求項１８に記載のデバイス。

【請求項24】

前記第１のキャパシタ基板が、５０μｍ～５００μｍの厚みを有する、請求項１８に記載のデバイス。

【請求項25】

前記第１のキャパシタ基板が、５０μｍ～１ｍｍの厚みを有する、請求項１８に記載のデバイス。

【請求項26】

前記第１の導電性構造及び前記第２の導電性構造が、銅、亜鉛、アルミニウム、又はニッケルで作製される、請求項１８に記載のデバイス。

【請求項27】

前記第１の導電性構造及び前記第２の導電性構造が同じサイズであり、均一に離隔される、請求項１８に記載のデバイス。

【請求項28】

ピッチが均一である、請求項２７に記載のデバイス。

【請求項29】

前記第１の導電性構造及び前記第２の導電性構造が異なるサイズであり、不均一に離隔される、請求項１８に記載のデバイス。

【請求項30】

ピッチが不均一である、請求項２９に記載のデバイス。

【請求項31】

前記第１の誘電層が絶縁材料である、請求項１８に記載のデバイス。

【請求項32】

前記絶縁材料が、二酸化ケイ素、酸窒化ケイ素、酸化アルミニウム、酸化ハフニウム、ケイ酸ハフニウム、又は酸窒化ハフニウムである、請求項３１に記載のデバイス。

【請求項33】

前記第１の誘電層が２ｎｍ～１０ｎｍの厚みを有する、請求項１８に記載のデバイス。

【請求項34】

前記第１の誘電層が２ｎｍ～２０ｎｍの厚みを有する、請求項１８に記載のデバイス。

【請求項35】

前記第１の誘電層が２ｎｍ～４０ｎｍの厚みを有する、請求項１８に記載のデバイス。

【請求項36】

前記第１の誘電層が２ｎｍ～５０ｎｍの厚みを有する、請求項１８に記載のデバイス。

【請求項37】

前記第１の誘電層が２ｎｍ～１００ｎｍの厚みを有する、請求項１８に記載のデバイス。

【請求項38】

前記第１の導電性構造及び前記第２の導電性構造が、全体の表面積を増やすためにテクスチャリングされる、請求項１８に記載のデバイス。

【請求項39】

前記第１の導電性構造及び前記第２の導電性構造が、前記表面を機械的に粗化、研削、サンドキャスティング、レーザーテクスチャリング、ドライエッチング、ウェットエッチング、又はパターニングすることによって、前記全体の表面積を増やすためにテクスチャリングされる、請求項３８に記載のデバイス。

【請求項40】

前記キャパシタ及び前記インダクタが、前記キャパシタと前記インダクタとの間にインターフェース層を伴って互いに接合される、請求項１８に記載のデバイス。

【請求項41】

前記キャパシタ及び前記インダクタが、直接接合、アノード接合、接着剤接合、熱圧着接合、反応接合、ハイブリッド接合、酸化物－酸化物接合、又は金属－金属接合を使用して互いに接合される、請求項４０に記載のデバイス。

【請求項42】

前記キャパシタ及び前記インダクタが、前記キャパシタと前記インダクタとの間のインターフェース層なしで互いに接合される、請求項１８に記載のデバイス。

【請求項43】

前記キャパシタ及び前記インダクタが、直接接合、アノード接合、接着剤接合、熱圧着接合、反応接合、ハイブリッド接合、酸化物－酸化物接合、又は金属－金属接合を使用して互いに接合される、請求項４２に記載のデバイス。

【請求項44】

前記デバイスの同じ表面に位置する第１の端子及び第２の端子と、前記インダクタへの電気的な接続を可能にするための第１のスルービアと、前記インダクタと第１のキャパシタを接続するための第２のスルービアと、前記キャパシタへの電気的な接続を可能にするための第３のスルービアとをさらに備える、請求項１８に記載のデバイス。

【請求項45】

前記第３のスルービアが前記第１のキャパシタ基板を貫通してエッチングされる、請求項４４に記載のデバイス。

【請求項46】

前記第１のスルービア及び前記第２のスルービアが、前記第１のインダクタ基板及び第２のキャパシタ基板を貫通してエッチングされる、請求項４４に記載のデバイス。

【請求項47】

前記第１のキャパシタ表面上にパッシベーション層をさらに備える、請求項４４に記載のデバイス。

【請求項48】

第３のキャパシタ表面及び前記第３のキャパシタ表面の反対側の第４のキャパシタ表面を含む第２のキャパシタ基板と、
前記第３のキャパシタ表面から前記第４のキャパシタ表面に向かって垂直に延在する第３の複数の導電性構造と、
前記第４のキャパシタ表面から前記第３のキャパシタ表面に向かって垂直に延在する第４の複数の導電性構造と、
前記第３の複数の導電性構造と前記第４の複数の導電性構造を物理的に分離する第３の誘電材料であって、前記第３の複数の導電性構造と前記第４の複数の導電性構造が互いにかみ合っている、前記第３の誘電材料と
を含み、前記第２のインダクタ表面及び前記第３のキャパシタ表面が互いに接合される、第２のキャパシタと、
前記第２のキャパシタへの電気的コンタクトを形成するための、前記第１のインダクタ基板、前記第１のキャパシタ基板、及び前記第２のキャパシタ基板を貫通して、前記第４のキャパシタ表面から前記第１のキャパシタ表面に形成される第１のスルービアと、前記インダクタへの電気的コンタクトを形成するための、前記第１のキャパシタ基板を貫通して、前記第２のキャパシタ表面から前記第１のキャパシタ表面に形成される第２のスルービアと、前記第１のキャパシタ及び前記第２のキャパシタと前記インダクタとの間の電気的コンタクトを形成するための、前記第１のインダクタ基板を貫通して、前記第１のインダクタ表面から前記第２のインダクタ表面に形成される第３のスルービアと、前記第１のキャパシタ表面を通じた前記第１のキャパシタへの電気的コンタクトの形成を可能にするための第４のスルービアとをさらに備える、請求項１８に記載のデバイス。

【請求項49】

前記デバイスの前記第１の表面上に第１のパッシベーション層を、及び前記デバイスの前記第４の表面上に第２のパッシベーション層をさらに備える、請求項４８に記載のデバイス。

【請求項50】

第３のインダクタ表面及び前記第３のインダクタ表面の反対側の第４のインダクタ表面と、
第２の空洞を含む第２のインダクタ基板と、
前記第２の空洞の底面上に形成される第２のシード層と、
前記シード層上に形成される第２の磁気層であって、第２の絶縁材料層によって互いに分離される複数の積層された磁気層を含む、前記第２の磁気層と
を含む第２のインダクタと、
前記インダクタへの電気的コンタクトを形成するための、前記第１のインダクタ基板、前記第２のインダクタ基板、及び前記第１のキャパシタ基板を貫通して、前記第２のインダクタ表面から前記第３のインダクタ表面に形成される第１のスルービアと、前記第１のキャパシタと前記インダクタとの間の電気的コンタクトを形成するための、前記第１のキャパシタ基板と前記インダクタ基板を貫通して形成される第２のスルービアと、前記第１のキャパシタと前記第２のインダクタとの間の電気的コンタクトを形成するための、前記第１のキャパシタ基板と前記第２のインダクタ基板を貫通して形成される第３のスルービアと、前記第３のインダクタ表面を通じた前記第２のインダクタへの電気的コンタクトの形成を可能にするための第４のスルービアとをさらに備え、
前記第１のキャパシタ表面及び前記第４のインダクタ表面が互いに接合される、請求項１８に記載のデバイス。

【請求項51】

前記第３のインダクタ表面にパッシベーション層をさらに備える、請求項５０に記載のデバイス。

【請求項52】

第３のインダクタ表面及び前記第３のインダクタ表面の反対の第４のインダクタ表面と、
第２の空洞を含む第２のインダクタ基板と、
前記第２の空洞の底面上に形成される第２のシード層と、
前記シード層上に形成される第２の磁気層であって、第２の絶縁材料層によって互いに分離される複数の積層された磁気層を含む、前記第２の磁気層と
を含む第２のインダクタと、
前記インダクタへの電気的コンタクトを形成するための、前記第１のインダクタ基板、前記第２のインダクタ基板、及び前記第１のキャパシタ基板を貫通して、前記第２のインダクタ表面から前記第３のインダクタ表面に形成される第１のスルービアと、前記第３のインダクタ表面を通じた前記第１のキャパシタへの電気的コンタクトを形成するための、前記第１のキャパシタ基板と前記インダクタ基板を貫通して形成される第２のスルービアと、前記第１のキャパシタ、前記インダクタ、及び前記第２のインダクタの間の電気的コンタクトを形成するための、前記第１のインダクタ基板、前記第２のインダクタ基板、及び前記第１のキャパシタ基板を貫通して形成される第３のスルービアと、前記第３のインダクタ表面を通じた前記第２のインダクタへの電気的コンタクトの形成を可能にするための第４のスルービアとをさらに備え、
前記第１のキャパシタ表面及び前記第４のインダクタ表面が互いに接合される、請求項１８に記載のデバイス。

【請求項53】

前記第３のインダクタ表面上にパッシベーション層をさらに備える、請求項５２に記載のデバイス。

【請求項54】

デバイス層と、
相互接続層と、
１又は２以上の電気的コンタクトパッドと
を備えるパワーコンバータであって、前記パワーコンバータの作製の間にハンドル層が除去される、前記パワーコンバータ。

【請求項55】

キャパシタ層と、
基板と、
インダクタ層と、
１又は２以上のコンタクトビアと
をさらに備える、請求項５４に記載のパワーコンバータ。

【請求項56】

前記インダクタ層がインダクタのアレイを備え、前記デバイス層が能動デバイスを含む、請求項５５に記載のパワーコンバータ。

【請求項57】

インダクタの前記アレイが均一に離隔される、請求項５６に記載のパワーコンバータ。

【請求項58】

インダクタの前記アレイが均一に離隔されない、請求項５６に記載のパワーコンバータ。

【請求項59】

前記インダクタ層が１又は２以上のインダクタを備える、請求項５６に記載のパワーコンバータ。

【請求項60】

インダクタの前記１又は２以上が均一に離隔される、請求項５９に記載のパワーコンバータ。

【請求項61】

前記１又は２以上のインダクタが均一に離隔されない、請求項５９に記載のパワーコンバータ。

【請求項62】

デバイス層と、
相互接続層と、
１又は２以上の電気的コンタクトパッドと
を備えるパワーコンバータであって、前記パワーコンバータのウェハが、前記パワーコンバータの作製の間にバックグラインドされ、バックグラインドの前に機械的な支持を提供するために、作製の間に前記１又は２以上の電気的コンタクトパッドの下にモールド化合物又はエポキシが追加される、前記パワーコンバータ。

【請求項63】

キャパシタ層と、
基板と、
インダクタ層と、
１又は２以上のコンタクトビアとをさらに備える、請求項６２に記載のパワーコンバータ。

【請求項64】

前記インダクタ層がインダクタのアレイを備え、前記デバイス層が能動デバイスを含む、請求項６３に記載のパワーコンバータ。

【請求項65】

インダクタの前記アレイが均一に離隔される、請求項６４に記載のパワーコンバータ。

【請求項66】

インダクタの前記アレイが均一に離隔されない、請求項６５に記載のパワーコンバータ。

【請求項67】

前記インダクタ層が１又は２以上のインダクタを備える、請求項６５に記載のパワーコンバータ。

【請求項68】

インダクタの前記１又は２以上が均一に離隔される、請求項６７に記載のパワーコンバータ。

【請求項69】

前記１又は２以上のインダクタが均一に離隔されない、請求項６８に記載のパワーコンバータ。

【発明の詳細な説明】

【技術分野】

【0001】

優先権の主張
本出願は、米国特許法第１１９条のもとで、２０２１年９月２３日に出願された”ＳＹＳＴＥＭＳ， ＤＥＶＩＣＥＳ， ＡＮＤ ＭＥＴＨＯＤＳ ＦＯＲ ＨＩＧＨ－ＤＥＮＳＩＴＹ ＰＯＷＥＲ ＣＯＮＶＥＲＴＥＲＳ”という表題の米国特許仮出願第６３／２４７，７２８号、及び２０２２年３月３日に出願された”ＳＹＳＴＥＭＳ， ＤＥＶＩＣＥＳ， ＡＮＤ ＭＥＴＨＯＤＳ ＦＯＲ ＩＮＴＥＧＲＡＴＥＤ ＶＯＬＴＡＧＥ ＲＥＧＵＬＡＴＯＲＳ”という表題の米国特許仮出願第６３／３１６，０５９号の優先権を主張する。前述の出願の内容全体が、すべての目的で参照によって本明細書に組み込まれる。

【0002】

本開示は全般に、電圧コンバータ及び／又はレギュレータデバイスに関する。より具体的には、本開示は、集積電圧コンバータ及び／又はレギュレータを作製するシステム並びに方法に関する。

【背景技術】

【0003】

集積回路技術とコンピューティング能力の進化により、集積された電力変換、電力調整、及びその管理に対する需要が相応に高まっている。大半の持ち運び可能電子デバイス及び消費者向け電子機器の電力管理回路は、エネルギー伝送と所望の電圧レベルへの電圧変換を達成するために、パワーコンバータ、より具体的には、通常はＤＣ－ＤＣパワーコンバータに依拠する。例えば、高周波送信機の電力増幅器は比較的高い電圧（例えば、１２Ｖ以上）を必要とすることがあり、論理回路は低い電圧レベル（例えば、１～２Ｖ）を必要とすることがある。一部の他の回路は、中間の電圧レベル（例えば、５～１０Ｖ）を必要とすることがある。

【発明の概要】

【課題を解決するための手段】

【0004】

本開示の実施形態は、高密度電荷貯蔵デバイス及び電力変換デバイスを作製するためのシステムと方法を提供する。本開示の一態様は、電力変換デバイスを対象とする。デバイスは、空洞を含む基板と、空洞の底面に形成されるシード層と、そのシード層に接して形成される磁気層とを含んでもよく、磁気層は、誘電層によって互いに分離される複数の積層された磁気層を含む。

【0005】

本開示の別の態様は、デバイスを形成する方法を対象とする。方法は、基板に空洞を形成するステップと、空洞の底面にシード層を堆積するステップと、シード層に磁気層を堆積するステップとを含んでもよく、磁気層は、誘電層によって互いに分離される複数の積層された磁気層を含む。

【0006】

本開示の別の態様は、電力変換デバイスを対象とする。デバイスは、空洞を含む基板と、空洞の底面に形成される第１のシード層と、第１のシード層に接して形成される磁気層と、第１のシード層及び第２のシード層が磁気層の周りで巻き（winding）を形成するように、磁気層に接して形成され第１のシード層に電気的に接続される第２のシード層とを含み得る。

【0007】

本開示の別の態様は、デバイスを対象とする。デバイスは電荷貯蔵デバイスを含み、これは、第１の表面及び第１の表面の反対の第２の表面を含む第１の基板と、第１の表面から第２の表面に向かって垂直に延在する第１の複数の導電性構造と、第２の表面から第１の表面に向かって垂直に延在する第２の複数の導電性構造と、第１の複数の導電性構造と第２の複数の導電性構造を物理的に分離する第１の誘電材料であって、第１の複数の導電性構造及び第２の複数の導電性構造が互いにかみ合っている、第１の誘電材料と、磁気デバイスとを含む。磁気デバイスは、空洞を備える第２の基板と、空洞の底面に形成されるシード層と、シード層に接して形成される磁気層とを含んでもよく、磁気層は、第２の誘電材料によって互いに分離される複数の積層された磁気層を備え、電荷貯蔵デバイス及び磁気デバイスは互いに接合される。

【0008】

開示される実施形態の追加の特徴及び利点は、一部が以下の説明において記載され、一部が説明から明らかになり、又は実施形態の実践により学習され得る。開示される実施形態の特徴及び利点は、特許請求の範囲に記載される要素及び組合せによって実現され、達成され得る。

【図面の簡単な説明】

【0009】

本開示の実施形態及び様々な態様は、以下の発明を実施するための形態及び添付の図面に示される。業界での標準的な慣習に従い、様々な特徴が縮尺通りに描かれていないことに留意されたい。実際に、議論を明快にするために、様々な特徴の寸法が恣意的に大きくされ、又は小さくされることがある。

【図1A-1C】本開示のいくつかの実施形態による、基板によって支持される例示的なインダクタの断面図、底面図、及び底面斜視図の概略図である。

【図2A-2B】本開示のいくつかの実施形態による、例示的なトロイダルインダクタの上面図及び斜視図の概略図である。

【図3A-3B】本開示の実施形態による、直列に接続されるキャパシタ及びインダクタを特徴とする例示的なＬＣ（インダクタ－キャパシタ）ネットワークの断面図及び回路表現の概略図である。

【図3C】本開示の実施形態による、直列に接続されるキャパシタ及びインダクタを特徴とする例示的なパワーコンバータの断面図の概略図である。

【図4】本開示の実施形態による、直列に接続されるキャパシタ及びインダクタを特徴とする例示的なＬＣネットワークの断面図の概略図である。

【図5】本開示の実施形態による、２つのキャパシタ及びインダクタを特徴とする例示的なＬＣネットワークの断面図の概略図である。

【図6】本開示の実施形態による、２つのインダクタ及びキャパシタを特徴とする例示的なＬＣネットワークの断面図の概略図である。

【図7】本開示の実施形態による、並列の接続される２つのインダクタ及びキャパシタを特徴とする例示的なＬＣネットワークの断面図の概略図である。

【図8A】本開示の実施形態による、能動デバイス層及びキャパシタ層を含む例示的なパワーコンバータの断面図の概略図である。

【図8B】本開示の実施形態による、キャパシタアレイを含む図８Ａの例示的なキャパシタ層の上面図の概略図である。

【図8C】本開示の実施形態による、図８Ａ及び８Ｂに例示されるマルチレベルバックコンバータの回路表現の概略図である。

【図9A-9B】本開示の実施形態による、作製ステップにわたる図８Ａ～図８Ｃの例示的なパワーコンバータの断面図である。

【図10A】本開示のいくつかの実施形態による、能動デバイス、キャパシタ、及びインダクタを特徴とする例示的なパワーコンバータの断面図の概略図である。

【図10B】本開示のいくつかの実施形態による、図１０Ａのインダクタ層の底面図の概略図である。

【図10C】本開示のいくつかの実施形態による、能動デバイス、キャパシタ、及びインダクタを特徴とする例示的なパワーコンバータの断面図の概略図である。

【図11A-11B】本開示のいくつかの実施形態による、例示的なパワーコンバータを特徴とする再編成されたウェハの断面図である。

【発明を実施するための形態】

【0010】

以下の開示は、提供される主題の異なる特徴を実装するための、多数の異なる例示的な実施形態又は例を提供する。本開示を説明するために、コンポーネント及び配置の特定の簡略化された例が以下に記述される。当然、これらは例にすぎず、限定することは意図されない。加えて、本開示は、様々な例において参照番号及び／又は文字を繰り返すことがある。この繰り返しは、簡潔さと明快さが目的であり、それ自体が論じられる様々な実施形態及び／又は構成の関係を示すものではない。

【0011】

本明細書において使用される用語は、一般に、当技術分野、及び各用語が使用される特定の文脈における通常の意味を有する。本明細書で論じられる任意の用語の例を含む、本明細書における例の使用は例示にすぎず、本開示の、又は任意の例示される用語の範囲及び意味を決して限定しない。同様に、本開示は、本明細書において与えられる様々な実施形態に限定されない。

【0012】

「第１の」、「第２の」などの用語が、様々な要素を記述するために本明細書で使用されることがあるが、これらの要素はこれらの用語によって限定されるべきではない。これらの用語は、ある要素を別の要素と区別するために使用される。例えば、実施形態の範囲から逸脱することなく、第１の要素が第２の要素と名付けられてもよく、同様に、第２の要素が第１の要素と名付けられてもよい。本明細書では、「及び／又は」という用語は、関連する列挙される項目の１又は２以上の任意のすべての組合せを含む。

【0013】

さらに、「下（beneath）」、「下（below）」、「より下（lower）」、「上（above）」、「より上（upper）」などの空間的関係の用語が、図面に示されるような、ある要素又は特徴の別の要素又は特徴に対する関係を描写するための記述を簡単にするために、本明細書で使用されることがある。空間的関係の用語は、図面に示される向きに加えて、使用時又は動作時のデバイスの異なる向きを包含することが意図される。装置は別の向きを向いている（９０度回転される又は他の向きを向いている）ことがあり、本明細書で使用される空間的関係の記述子は同様に適宜解釈され得る。

【0014】

本開示では、「結合される」という用語は「電気的に結合される」と呼ばれることもあり、「接続される」という用語は「電気的に接続される」と呼ばれることもある。「結合される」及び「接続される」は、２又は３以上の要素が互いに協働若しくは相互作用すること、又は互いの間の電気的な連続性を維持することを示すためにも使用され得る。

【0015】

本発明のいくつかの実施形態は、パワーコンバータにおいてより優れた受動コンポーネントの実装を可能にすることがあり、これは、スイッチコンポーネントなどの能動コンポーネントに対する性能要件を緩和することがある。

【0016】

本発明の様々な限定しない実施形態は、ある特定の文脈における実施形態、すなわち高密度の高効率電圧調整デバイスに関して説明される。本開示では、「電圧レギュレータ」という用語は、入力電圧を安定した出力電圧に変換するように構成される電源ユニット（ＰＳＵ, power supply unit）のコンポーネントを指す。大半の電圧レギュレータがＤＣ－ＤＣ電力変換のために使用され得るが、一部の電圧レギュレータはＡＣ－ＤＣ電力変換又はＡＣ－ＡＣ電力変換にも使用され得る。線形電圧レギュレータは、より高い電圧信号からより低い安定した電圧信号を出力するように構成され得る。いくつかの場合、線形電圧レギュレータは、電圧を調整するために、入力及び出力キャパシタ、又は、バイポーラ接合トランジスタ（ＢＪＴ, bipolar junction transistor）若しくは金属－酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ, metal-oxide semiconductor field effect transistor）などの能動通過デバイスを利用し得る。しかしながら、スイッチング電圧レギュレータは、インダクタ、キャパシタ、ＦＥＴ、又はフィードバック抵抗などの追加の外部コンポーネントの助けにより、ステップダウン（バックコンバータ）、ステップアップ（ブーストコンバータ）、又はバックブーストコンバータとして構成され得る。

【0017】

電圧レギュレータは、パワーコンバータとしての役割を果たし得る。本開示における概念は、電圧レギュレータ又はパワーコンバータに当てはまり得る。より高い入力電圧電源をより低い出力電圧レベルに変換するパワーコンバータは、入力電圧に「抵抗している（bucking）」ので、ステップダウンコンバータ又はバックコンバータと呼ばれ得る。より低い入力電圧電源をより高い出力電圧レベルに変換するパワーコンバータは、入力電圧を「ブーストしている」ので、ステップアップコンバータ又はブーストコンバータと称される。加えて、「バックブーストコンバータ」として一般に知られている一部のパワーコンバータは、入力電圧電源を広範囲の出力電圧に変換するように構成されることがあり、このとき、出力電圧は入力電圧より高いか、又は低いかのいずれかであり得る。本開示の様々な実施形態において、パワーコンバータは双方向性であってもよく、電源がコンバータにどのように接続されるかに応じてステップアップコンバータ又はステップダウンコンバータのいずれかであってもよい。いくつかの実施形態では、ＡＣ－ＤＣパワーコンバータは、例えば、まずＡＣ入力電圧をＤＣ電圧に整流し、次いでＤＣ電圧をＤＣ－ＤＣパワーコンバータに印加することによって、ＤＣ－ＤＣパワーコンバータから構築され得る。

【0018】

スイッチング電圧レギュレータなどの電圧レギュレータは、電力変換要件を充填するためにキャパシタ及びインダクタに一部依存し得る。しかしながら、ここで、発明者らは、既存のキャパシタ及びインダクタには、かさばること、効率の低下、及び寸法の縮小とともに電力密度が低下することなどの、欠点があり得ることを認識している。既存のキャパシタ及びインダクタはまた、そのような電力変換デバイスの作製の際に集積が課題となり得る。例えば、インダクタの全体の寸法が縮小するにつれて、インダクタを通る電流密度をより高くできるように、飽和磁束密度がより高く、コア損失がより少なく、相対的に透磁率が高いインダクタを有するのが望ましいことがある。これらの特性の１又は２以上を有する磁性合金はシリコン（Ｓｉ）基板上で電気めっきされ得るが、電気めっきプロセスは引張応力又は圧縮応力をもたらし、持ち運び可能電子デバイスに対する設計制約に固有の問題などの制約となる問題の中でもとりわけ、基板に曲げを発生させることがあるので、電気めっきは望ましくないことがある。いくつかの構造では、電圧レギュレータ及び／又はパワーコンバータのアレイは、例えば、より小さい磁性部品及び小型の集積されたキャパシタを使用することによる寄生成分及び全体のフォームファクタの低減のために、マイクロプロセッサの近くに別々に配置されるのに十分小さくなければならないことがある。いくつかの開示される実施形態は、これら及び他の課題に対処し得る。

【0019】

エネルギーを伝送するためにキャパシタを使用する電圧レギュレータ及びパワーコンバータには、従来の方式でパッケージングされるとき、いくつかの欠点があり得る。例えば、従来の方式でパッケージングされるとき、スイッチとキャパシタとの間の距離により、高い寄生抵抗及び高い寄生インダクタンスがあることがある。加えて、従来の方式でパッケージングされる電圧レギュレータ及びパワーコンバータの電力密度は、シリコンの表面積及びシリコン上で実装されるデバイスのサイズにより制約され得る。

【0020】

本開示の様々な実施形態は、３次元で電圧レギュレータ及びパワーコンバータをパッケージングすることによって、これらの問題に対処する。３次元でパッケージングされるデバイスは、従来の方式でパッケージングされるデバイスと比較されると、寄生抵抗及び寄生インダクタンスを下げることがあり、それは、３次元でパッケージングされるデバイスが互いの上に積層され得るからである。互いの上にデバイスを積層して、スルーシリコンビアを介してそれらを接続すると、コンポーネント間の距離を減らすことができ、それにより寄生抵抗及びインダクタンスを減らす。加えて、３次元でパッケージングされるデバイスは、タブレット、携帯電話、又はハンドヘルドコンピュータ、及びＩｏＴ（モノのインターネット）デバイスなどの持ち運び可能な電子デバイスにおいて実装されるときには特に、従来の方式でパッケージングされるものと比較して、より高い電力密度を有し得る。３次元でパッケージングされたデバイスにおいて、面積電力密度（すなわち、Ｗ／ｍｍ^２）は、従来の方式でパッケージングされるデバイスにおいて増やされるのと同じ方式で増大され得る（例えば、シリコン及び／又は受動部品の面積を減らすことによって）。しかしながら、３次元でパッケージングされるデバイスは、面積電力密度を上げるためにも積層され得る。したがって、３次元でパッケージングされるデバイスには、所与の面積上に従来の方式でパッケージングされるデバイスより多数のコンポーネントがあり得る。

【0021】

３次元でパッケージングされる電圧レギュレータ及びパワーコンバータは、従来の方式でパッケージングされるものと比較してモジュール性が改善され得る。例えば、（例えば、チャージポンプを積層することによって）デバイスの全体の電力を増やすために、コンポーネントが３次元構造で集積されることがある。加えて、３次元で電圧レギュレータ及びパワーコンバータをパッケージングすることは、ハイブリッドデバイス（例えば、断熱チャージポンプ及びマルチレベルチャージポンプ）と同じウェハ上で受動コンポーネント及びパワースイッチが実装されるのを可能にし得る。

【0022】

３次元パッケージングを利用するいくつかの実施形態では、追加の能動デバイス層が互いの上に積層され得る。調整可能なフィルタを形成するために、能動デバイス層が積層され得る。調整可能なフィルタは、キャパシタとインダクタの両方の値を変えるための１又は２以上の能動スイッチデバイスを有し得る。

【0023】

能動デバイスは、完全に集積された電圧レギュレータを形成するためにも積層され得る。完全に集積された電圧レギュレータは、マイクロプロセッサの比較的近くに配置され、マイクロプロセッサの異なる部分に異なる電力レベルを提供するために使用される、電圧レギュレータ又はパワーコンバータのアレイであり得る。通常、完全に集積された電圧レギュレータは、寄生抵抗及びインダクタンスを減らして完全に集積された電圧レギュレータの総面積を減らすために、２つの別個のダイで実装され得る。３次元パッケージングを使用して実装されるとき、完全に集積された電圧レギュレータは、従来の方式でパッケージングされる完全に集積された電圧レギュレータよりも広い電圧範囲を可能にするマルチレベルコンバータを使用することができる。デバイスの寄生抵抗及び寄生インダクタンスを減らし、集積されたキャパシタのサイズを大きくすることによって、より高い効率が達成され得る。これは、３次元パッケージングを使用して達成され得る。

【0024】

本開示の様々な実施形態において、高密度電圧レギュレータ又はパワーコンバータを作製するシステム及び方法が開示され得る。開示されるウェハベース／パネルベースの集積方法は、高い磁束密度及び低い渦電流損失とともに高い電力密度を実現することができる。高密度の、集積された電圧レギュレータ／パワーコンバータは、限定はされないが、タブレット、携帯電話、又はハンドヘルドコンピュータ、及びＩｏＴ（モノのインターネット）デバイスなどの持ち運び可能な電子デバイスを含む用途において望ましいことがある。

【0025】

ここで、本開示のいくつかの実施形態による、インダクタなどの例示的な磁気コンポーネントの概略的な図示である、図１Ａ～図１Ｃが参照される。図１Ａは、基板１１０内に形成される例示的なインダクタ１２０の断面図１００を示す。いくつかの実施形態では、基板１１０は、限定はされないが、セラミック（アルミナ、窒化アルミニウム、サファイア、水晶など）、ポリマー、合成物、又はガラスなどの、絶縁材料でできているウェハを含み得る。基板１１０は、例えば、トレンチを形成し、（例えば、磁性ペーストを電気めっき又はスキージングすることによって）磁性材料を堆積してインダクタ１２０のアレイを形成することによって、テンプレートとして使用され得る。テンプレートとして使用されることに加えて、基板１１０は、機能の中でもとりわけ、その中に形成される１又は２以上のインダクタ１２０への構造的な支持を提供し得る。本開示の文脈では、構造的な支持は、基板の機械的な剛性、及び作製の際の引張応力又は圧縮応力に耐える能力に起因し得る。好ましい実施形態において、基板１１０はガラス基板又はガラスウェハであり得る。

【0026】

図１Ａの断面図１００に示されるように、ガラス基板１１０内に形成される例示的なインダクタ１２０は、ラミネートされたコア１２２及びコイル１２８を含み得る。いくつかの実施形態では、限定はされないが、ウェットエッチング、プラズマエッチング、レーザーエッチング、マシニング、又はフォトリソグラフィを含むＣＭＯＳ適合エッチングプロセス、又はこれらの組合せなどの、材料除去プロセスによって、トレンチ又は空洞が基板１１０に形成され得る。いくつかの実施形態では、コイル１２８は、限定はされないが、銅、アルミニウム、銀、チタン、合金、又は他の適切な導電材料などの、導電材料でできている螺旋状に巻かれたコイルを含み得る。好ましい実施形態では、コイル１２８は銅でできていてもよい。コイル１２８は、基板１１０の中の空洞の底面に接して形成され得る。図１Ａには示されないが、基板１１０は２以上のインダクタ１２０を含み得ることが理解されるべきである。

【0027】

いくつかの実施形態では、ラミネートされたコア１２２は、絶縁材料層１２６によって分離される磁気材料層１２４の交互の積層を含み得る。ラミネートされたコア１２２は、ラミネートされたコア１２２の少なくとも一部分がコイル１２８と物理的に接触するように、コイル１２８に接して形成され得る。絶縁材料層１２６によって分離される磁性材料層１２４の例示的な配置の分解立体図が、図１Ａに示される。磁性材料層１２４は、ＮｉＦｅ（ニッケル－鉄）合金、ＮｉＣｏ（ニッケル－コバルト）合金、又は適切な軟質磁性合金材料を含み得る。いくつかの実施形態では、磁性材料層１２４は、例えば、望ましい磁気特性が保持され得るように、電気めっき、コーティング、スプレー、ドクターブレーディング、スキージング、又は軟質磁性層を形成する他の適切な技法によって形成され得る。絶縁材料層１２６は、誘電体、ポリマー、セラミック、又は２つの隣接する磁性材料層１２４の間の電気的な絶縁をもたらすことが可能な任意の材料を含み得る。いくつかの実施形態では、絶縁材料層１２６は、例えば、コーティング、スプレー、ドクターブレード、又は他の適切な堆積技法によって形成され得る。磁性材料層１２４及び絶縁材料層１２６の個々の層の厚みは、インダクタ１２０の所望の特性に基づいて調整され得る。

【0028】

いくつかの実施形態では、インダクタ１２０は、インダクタ１２０の少なくとも一部分が基板１１０によって支持され得るように、基板１１０内に形成され得る。好ましい実施形態では、インダクタ１２０は、インダクタ１２０の全体が基板１１０によって構造的に支持されるように、基板１１０の空洞の中に形成され得る。

【0029】

本開示の実施形態に沿って、図１Ｂはインダクタ１２０の２次元行列を含むインダクタアレイ１２１の底面図を示し、図１Ｃはインダクタ１２０の底面斜視図を示す。いくつかの実施形態では、インダクタアレイ１２１のインダクタ１２０は、水平方向に均一に若しくは不均一に離隔されることがあり、又は、インダクタ１２０は垂直方向に均一に若しくは不均一に離隔されることがあり、又はこれらの任意の組合せを含む配置にあることがある。いくつかの実施形態では、インダクタアレイ１２１は、インダクタ１２０の長方形のマトリックス又は正方形のマトリックスを含み得る。

【0030】

ここで、本開示のいくつかの実施形態に沿った、例示的なトロイダルインダクタの概略的な図示である、図２Ａ及び図２Ｂが参照される。図２Ａは、基板２１０内に形成される例示的なトロイダルインダクタ２２０の上面図２００を示す。いくつかの実施形態では、基板２１０は、限定はされないが、セラミック（アルミナ、窒化アルミニウム、サファイア、水晶など）、ポリマー、合成物、又はガラスなどの、絶縁材料からできているウェハを含み得る。基板２１０は、例えば、インダクタ２２０のアレイを形成するためにトレンチを形成して磁性材料を堆積することによって、テンプレートとして使用され得る。図２Ｂは、図２Ａに示されるトロイダルインダクタ２２０の斜視図を示す。

【0031】

いくつかの実施形態では、トロイダルインダクタ２２０は、インダクタ２２０と、例えば、キャパシタ（図示せず）又はトランジスタ（図示せず）などのパワーコンバータデバイスの他のコンポーネントとの間の電気的接続を提供するように構成される、端子２４０を備え得る。端子２４０は、コンタクトパッド、電極、又はパワーコンバータデバイスの層内の電気的な連続性を維持するための電気的端子を含み得る。図２Ｂでは長方形の巻きとして示されているが、円形の螺旋又は楕円形の螺旋などの、他のフォームファクタ及び形状も可能であり得ることが理解されるべきである。

【0032】

本開示のいくつかの実施形態に沿った、直列に接続されるキャパシタ及びインダクタを特徴とする例示的なＬＣネットワーク３００の断面図を示す、図３Ａが参照される。ＬＣネットワーク３００は、インダクタ３２０、キャパシタ３５０、並びに端子３４１及び３４２を含み得る。図３Ｂは、ＬＣ（インダクタ－キャパシタ）ネットワークアレイ、例えばＬＣフィルタアレイの代表的な回路図を示し、それぞれキャパシタＣ１及びＣ２と直列に接続されるインダクタＬ１及びＬ２を示す。図３Ａに示される断面は、接続３２４を介して単一のインダクタ（単一のＬ－Ｃフィルタを形成する）に接続される単一のキャパシタのみを示すが、その断面のコンポーネントは基板全体で繰り返されてもよく、図３Ｂに示されるように、線又はグリッド又はアレイで、複数のＬ－Ｃネットワーク又はフィルタを形成する。ＬＣネットワーク３００は互いにかみ合った（interdigitated）キャパシタのアレイを含むが、本開示の文脈では、それは集合的に「キャパシタ」と呼ばれることがあることが理解されるべきである。

【0033】

図３Ａに示される例示的な実施形態では、インダクタ３２０は、ラミネートされたコア３２２の周りに巻かれたコイル３２８を備えるトロイダルインダクタであり得る。しかしながら、インダクタの他の構成も使用され得ることが理解されるべきである。インダクタ３２０は、図２Ａ及び図２Ｂのインダクタ２２０と実質的に同様であってもよく、実質的に同様の機能を実行してもよい。図３Ａには図示されていないが、コイル３２８の上部及び下部の巻線は、ラミネートされたコア３２２に形成される１又は２以上のビアを通じて電気的に接続され得る。端子３４２は、インダクタ３２０と、電源ユニット、コントローラなどの外部回路との間の電気的な連続性をもたらし得る。

【0034】

ＬＣネットワーク３００はさらにキャパシタ３５０を含み得る。いくつかの実施形態では、キャパシタ３５０は、基板３１０において作製されてもよく、誘電層３１８によって物理的に分離された、互いにかみ合った導電性構造３１５及び３３０を含んでもよい。いくつかの実施形態では、基板３１０は、ガラス、感光性ガラス、水晶、シリコン、ＳＯＩ、ＳＯＧ、ＳＯＱ、セラミック、ＧａＡｓ、ＧａＮ、又は半導体加工技法が改変可能な他の材料であってもよく、キャパシタ構造への支持を提供し得る。基板３１０は、５０μｍ～１００μｍ、５０μｍ～２００μｍ、５０μｍ～３００μｍ、５０μｍ～４００μｍ、５０μｍ～５００μｍ、５０μｍ～１ｍｍにわたる厚み、又は、用途、作製される構造、加工の制約、若しくはこれらの組合せに基づく適切な厚みを有し得る。図３Ａに示される実施形態では、基板３１０は４００±２０μｍの厚みを有する感光性ガラスであり得る。

【0035】

図３Ａに示される実施形態では、３次元構造は、パターニングされたマスクを通じて、２８０ｎｍ～３２０ｎｍにわたる波長を有する紫外線放射で基板３１０を露光し、続いてベーキング及びエッチングを行うことによって基板３１０において形成され得る。形成される３次元構造の寸法を変えるために、露光放射の特性が調整され得る。例えば、基板３１０においてトレンチが形成されてもよく、トレンチのアスペクト比は、エネルギー、放射強度、露光期間、放射波長、及び露光放射の他の特性の１又は２以上を調整することによって調整され得る。基板３１０の露光される領域は、基板３１０の露光される領域が物理エッチングプロセス又は化学エッチングプロセスを使用してエッチングされ得るように、構造的にかつ微小に改変され得る。エッチングプロセスの等方性はエッチャント及び／又はエッチングされる材料に依拠し得ることを、当業者は理解するだろう。例えば、物理エッチングプロセス又はドライエッチングプロセスは一般に非等方性エッチングをもたらすことがあり、化学エッチング又はウェットエッチングは一般に等方性エッチングを生み出す。

【0036】

いくつかの実施形態では、基板３１０において形成されるトレンチは、導電性構造３１５を形成するためにメタライズされ得る。例えば、トレンチは、金属又は高度にドープされた半導体などの導電材料の、電気めっき、無電解めっき、物理気相堆積、化学気相堆積、熱気相堆積、又は電子ビーム気相堆積によって、メタライズされ得る。いくつかの実施形態では、導電性構造３１５は、限定はされないが、銅、亜鉛、アルミニウム、若しくはニッケル、合金組成物、又は他の導電性の高い材料ででき得る。カソード導電性構造３１５とも呼ばれる導電性構造３１５は基板３１０を貫通して高さ方向に延在していることがあり、そのとき、導電性構造３１５は基板３１０の厚みにわたる。いくつかの実施形態では、カソード導電性構造３１５は基板３１０を貫通して延在していないことがあり、そのとき、カソード導電性構造３１５の高さは基板３１０の厚み未満であることがある。いくつかの実施形態では、カソード導電性構造３１５は、ピッチが均等となるように、サイズが似ていて均等に離隔されてもよい。他の実施形態では、１又は２以上のカソード導電性構造３１５は、ピッチが不均等となるように、サイズが似ていなくてもよく、不均等に離隔されてもよい。

【0037】

いくつかの実施形態では、導電性構造３１５は、誘電層３１８で被覆され得る。例えば、誘電層３１８は、限定はされないが、二酸化ケイ素、酸窒化ケイ素、酸化アルミニウム、酸化ハフニウム、ケイ酸ハフニウム、酸窒化ハフニウム、又は他の誘電材料などの、絶縁材料を含み得る。より高い静電容量及び静電容量密度を達成するには、高誘電率の（high-κ）誘電材料が望ましいことがあることが理解されるべきである。誘電層３１８は、導電性構造３１５の表面にコンフォーマルコーティングを形成し得る。本開示の文脈では、「コンフォーマル」コーティングは、被覆の厚みがすべての領域において実質的に同様であるような、被覆されている構造の輪郭に従う被覆を指す。誘電層３１８の厚みは、用途、堆積技法、誘電材料、誘電材料の誘電率、又はこれらの組合せに基づく、２ｎｍ～１０ｎｍ、２ｎｍ～２０ｎｍ、２ｎｍ～４０ｎｍ、２ｎｍ～５０ｎｍ、２ｎｍ～１００ｎｍ、又は任意の適切な厚みの範囲にあり得る。図３Ａに示される実施形態では、誘電層３１８は、原子層堆積（ＡＬＤ, Atomic Layer Deposition）プロセスを使用して導電性構造３１５に堆積される酸化ハフニウムを含み得る。当業者は、ＡＬＤが、例えば誘電材料の薄いコンフォーマルコーティングを堆積するために使用され得ることを理解するだろう。

【0038】

キャパシタ３５０はさらに、誘電層３１８に接して形成される導電性構造３３０を含み得る。アノード導電性構造３３０とも本明細書で呼ばれる導電性構造３３０は、金属などの導電材料を含んでもよく、限定はされないが、物理気相堆積、化学気相堆積、熱気相堆積、電子ビーム気相堆積、ドクターブレードコーティング、ディップコーティング、スプレーコーティング、ステンシル印刷、又は他の適切な金属堆積若しくは被覆プロセスを含む、堆積技法を使用して形成され得る。いくつかの実施形態では、図３Ａに示されるように、誘電層３１８によって分離される、互いにかみ合ったキャパシタ構造をアノード導電性構造３３０及びカソード導電性構造３１５が形成するように、アノード導電性構造３３０が基板３１０と誘電層３１８との間に形成され得る。

【0039】

いくつかの実施形態では、キャパシタ３５０はさらに、導電性構造３１５が互いに電気的に接続され得るように、基板３１０の表面の一部に形成されるカソード接続を含み得る。カソード接続は、キャパシタの充電又は放電の過程で電圧信号を導電性構造３１５に印加するための電極コンタクトとして機能し得る。いくつかの実施形態では、端子３４１はカソード接続として機能し得る。キャパシタ３５０はさらに、導電性構造３３０が互いに電気的に接続され得るように、基板３１０の表面の異なる部分に形成されるアノード接続（図示せず）を含み得る。いくつかの実施形態では、アノード接続は、カソード接続と同じ表面又は異なる表面に形成され得る。

【0040】

いくつかの実施形態では、アノード導電性構造の表面、又はカソード導電性構造の表面、又は両方の表面がテクスチャリングされ得る。発明者らは、スマートフォン、タブレット、及び他のハンドヘルドデバイスなどのモバイル通信デバイスに対する電力変換要件を満たす際のいくつかの課題の１つに、サイズの制約による低い静電容量及びデバイス集積の問題があることを認識している。パワーコンバータの全体の静電容量は、キャパシタのサイズを大きくすること、より高誘電率の材料を使用すること、及び／又は板間の距離を短くすることによって大きくできるが、発明者らは、これらの方策が、破壊電圧の低下を引き起こすか、デバイス集積の問題を引き起こすか、及び／又は電力変換の効率に悪影響を及ぼすかのいずれかであり得ることを認識している。したがって、静電容量密度を上げるためにキャパシタの表面積を増やすのが望ましいことがあり、これは、電力密度と集積密度の向上を可能にする。追加の表面積を生み出すために、いくつかの実施形態では、導電性構造３１５の表面又は表面の少なくとも一部分はテクスチャリングされてもよい。背後にある互いにかみ合ったマクロ構造は同じままであり得るが、テクスチャリングは全体の表面積を増やすことがあり、これはより高い静電容量密度を可能にすることがある。表面をテクスチャリングするための操作は、限定はされないが、表面の機械的粗化、研削、砂型鋳造、レーザーテクスチャリング、ドライエッチング、ウェットエッチング、又はパターニングを含み得る。

【0041】

いくつかの実施形態では、ＬＣネットワーク３００の作製は、とりわけ、接合構造を形成するために個別に作製されたインダクタ３２０及びキャパシタ３５０を接合することを含み得る。前に言及されたように、キャパシタ３５０は、例えば、ガラス基板（例えば、基板３１０）において作製され得る。キャパシタ３５０及びインダクタ３２０は、直接接合、アノード接合、接着剤接合、熱圧着接合、反応接合、ハイブリッド接合、酸化物－酸化物接合（例えば、ファンデルワールス）、金属－金属（例えば、Ｃｕ－Ｃｕ拡散接合）、又は他の適切な接合技法を使用して、インターフェース層とともに、又はインターフェース層なしで、互いに接合され得る。図３Ａは、ＬＣネットワーク３００のａｓ－ｂｏｎｄｅｄ構造の概略図を示す。

【0042】

ここで、本開示のいくつかの実施形態に沿った、代替の例示的なＬＣネットワーク３０２の断面図を示す、図３Ｃが参照される。ＬＣネットワーク３０２は、層転写又は接合プロセスなしで形成され得る。ＬＣネットワーク３０２の作製は、キャパシタ３５０のガラス基板に、図１Ａのインダクタ１２０と実質的に同様のインダクタ３６０を形成することを含み得る。インダクタを形成することは、ガラス表面に平面コイル３６２を形成することと、平面コイル３６２に図１Ａのラミネートされたコア１２２と実質的に同様のラミネートされたコア３２２を形成することとを含み得る。誘電層３３６がラミネートされたコア３２２の少なくとも一部分に堆積されてもよく、１又は２以上の電気的コンタクトパッド３６８の形成を可能にするために、誘電層を貫通してビアがエッチングされてもよい。いくつかの実施形態では、示されていないが、平面コイル３６２とコンタクトパッド３６８との間の電気的な連続性を提供するために、ラミネートされたコア３２２を貫通してスルービアが形成され得る。誘電層３３６は、ポリマー層、セラミック層、又は他の絶縁材料を含み得る。

【0043】

ここで、本開示のいくつかの実施形態に沿った、例示的なＬＣネットワーク４００の断面図を示す図４が参照される。ＬＣネットワーク４００は、インダクタ層４２０、キャパシタ層４５０、キャパシタ層４５０とのインダクタ層４２０の直列の電気的接続を可能にするように構成されるスルービア４４０、並びに電気的コンタクトパッド４４１及び４４２を含み得る。

【0044】

ＬＣネットワーク４００は、インダクタ層４２０の底面をキャパシタ層４５０の上面に接合することによって作製され得る。いくつかの実施形態では、この接合は、金属－金属接合及び酸化物－酸化物接合がインダクタ層４２０の接合表面とキャパシタ層４５０の接合表面との間に形成されるように、ハイブリッド接合を含み得る。いくつかの実施形態では、インダクタ層４２０への電気的接続を提供するために、スルービア４４０がキャパシタ層４５０においてエッチングされてもよく、電気的コンタクトパッド４４２が形成されてもよい。代替の実施形態では、スルービア４４０がインダクタ層４２０において形成されてもよく、それに接して電気的コンタクトパッド４４２が形成されてもよい。ＬＣネットワーク４００はさらに、キャパシタ層４５０の底面に、又はインダクタ層４２０の上面に、又は両方に形成される、パッシベーション層４３０を含み得る。パッシベーション層４３０は誘電層を含んでもよく、外部回路と１つ又は両方のキャパシタ層４５０及びインダクタ層４２０との間の電気的接続を提供するために、ビアはこの誘電層を通じてエッチングされ、導電材料で充填されてもよい。図４の挿入図は、ＬＣネットワーク４００の対応する回路表現を示す。

【0045】

ここで、本開示のいくつかの実施形態に沿った、例示的なＬＣネットワーク５００の断面図を示す図５が参照される。ＬＣネットワーク５００は、インダクタ層５２０、２つのキャパシタ層５５０－１及び５５０－２、パッシベーション層５３０－１及び５３０－２、スルービア５４０、５２２、及び５２４、並びに電気的コンタクトパッド５４１、５４２、及び５４３を含み得る。図５の挿入図は、ＬＣネットワーク５００の対応する回路表現を示す。示されていないが、ＬＣネットワーク５００は、要求に応じて、１又は２以上のインダクタ層、２又は３以上のキャパシタ層、少なくとも１つのスルービア、及び３又は４以上の電気的コンタクトパッドを含み得ることが理解されるべきである。さらに、ＬＣネットワーク５００は、インダクタのアレイ及びキャパシタのアレイを含み得ることが理解されるべきである。図５に示されるインダクタ層及びキャパシタ層の相対的な配置は、限定する例示ではなく、他の配置も可能であり得る。

【0046】

いくつかの実施形態では、キャパシタ層５５０－１及び／又はキャパシタ層５５０－２は、図３Ａを参照して上で説明されたプロセスによって形成され得る。ＬＣネットワーク５００の作製は、（ａ）第１の接合構造を形成するためにキャパシタ層５５０－２の表面（例えば、上面）をインダクタ層５２０の表面（例えば、底面）に接合するステップ、及び／又は（ｂ）第２の接合構造を形成するためにキャパシタ層５５０－１の表面（例えば、底面）を第１の接合構造の表面（例えば、上面）に接合するステップを含み得る。いくつかの実施形態では、パワーコンバータ５００の作製はさらに、（ｃ）第２の接合構造の１つ若しくは両方の表面（例えば、上面及び底面）にパッシベーション層５３０－１若しくは５３０－２を堆積すること、並びに／又は（ｄ）パッシベーション層５３０－１、若しくは５３０－２、若しくは両方において１若しくは２以上のビアをエッチングすること、並びに／又は（ｅ）ビアを充填して電気的コンタクトパッド５４１、５４２、及び５４３を形成するために導電材料を堆積することを含み得る。

【0047】

いくつかの実施形態では、キャパシタ層の表面、インダクタ層の表面、又はキャパシタ－インダクタ層の表面の間の接合は、直接接合、アノード接合、接着剤接合、熱圧着接合、反応接合、ハイブリッド接合、又は他の適切な接合技法を使用して、インターフェース層とともに、又はインターフェース層なしで形成され得る。いくつかの実施形態では、キャパシタ層５５０－１及び５５０－２、並びにインダクタ層５２０は、１又は２以上のスルービアを備え得る。図５に示されるように、ある例示的な実施形態では、キャパシタ層５５０－２は、ＬＣネットワーク５００の一方の側（例えば、底面）に電気的コンタクトを形成するのを可能にするために、２つのスルービア及びコンタクトビアを含み得る。キャパシタ層５５０－２の上面とインダクタ層５２０の底面を接合すると、インダクタ層５２０におけるスルービア５２２の少なくとも一部分が、キャパシタ層５５０－２におけるスルービア５４０と揃い得る。いくつかの実施形態では、キャパシタ層５５０－１の１又は２以上のキャパシタへの電圧が印加又は調整され得るように、スルービア５２４、５２２、及び５４０の各々の少なくとも一部分が揃えられ、コンタクトパッド５４３とコンタクトパッド５４４との間の電気的接続を可能にしてもよい。

【0048】

いくつかの実施形態では、電気的コンタクトパッド５４３と５４１／５４２が反対側にあるように、１又は２以上の電気的コンタクトパッド（例えば、電気的コンタクトパッド５４３）がパッシベーション層５３０－１の上面に形成されてもよく、１又は２以上の電気的コンタクトパッド（例えば、電気的コンタクトパッド５４１及び５４２）がパッシベーション層５３０－２の底面に形成されてもよい。そのような構成は、利益の中でもとりわけ、例えば、インダクタ層５２０及びキャパシタ層５５０－２においてスルービアを形成するための１又は２以上プロセスステップをなくすことによって、作製プロセスの複雑さを低減することができる。

【0049】

ここで、本開示のいくつかの実施形態に沿った、例示的なＬＣネットワーク６００の断面図を示す図６が参照される。ＬＣネットワーク６００は、２つのインダクタ層６２０－１及び６２０－２、キャパシタ層６５０、パッシベーション層６３０、スルービア６４０及び６５２、並びに電気的コンタクトパッド６４１及び６４２を含み得る。図６の挿入図は、直列に接続される２つのインダクタ及びキャパシタを有するＬＣネットワークの対応する回路表現を示す。例として、図６のＬＣネットワーク６００は、共振スイッチトキャパシタコンバータにおいて使用され得る。示されていないが、ＬＣネットワーク６００は、要求に応じて、２又は３以上のインダクタ層、１又は２以上のキャパシタ層、少なくとも１つのスルービア、及び２又は３以上の電気的コンタクトパッドを含み得ることが理解されるべきである。さらに、ＬＣネットワーク６００は、インダクタのアレイ及びキャパシタのアレイを含み得ることが理解されるべきである。図６に示されるインダクタ層及びキャパシタ層の相対的な配置は限定しない例であり、他の配置も可能であり得る。

【0050】

いくつかの実施形態では、ＬＣネットワーク６００の作製は、（ａ）第１の接合構造を形成するためにインダクタ層６２０－２の表面（例えば、上面）をキャパシタ層６５０の表面（例えば、底面）に接合するステップ、及び／又は（ｂ）第２の接合構造を形成するためにインダクタ層６２０－１の表面（例えば、底面）を第１の接合構造の表面（例えば、上面）に接合するステップを含み得る。いくつかの実施形態では、パワーコンバータ６００の作製はさらに、（ｃ）インダクタ層６２０－２の表面（例えば、底面）にパッシベーション層６３０を堆積すること、（ｄ）パッシベーション層６３０において１又は２以上のコンタクトビアをエッチングすること、並びに／又は（ｅ）コンタクトビアを充填して電気的コンタクトパッド６４１及び６４２を形成するために導電材料を堆積することを含み得る。示されていないが、いくつかの実施形態では、電気的コンタクトパッド６４１及び６４２がパワーコンバータ６００の反対側にあるように、電気的コンタクトパッド６４２はインダクタ層６２０－１の上面に形成されてもよく、電気的コンタクトパッド６４１はパッシベーション層６３０の底面に形成されてもよい。そのような構成は、利益の中でもとりわけ、キャパシタ層６５０においてスルービア６５２を形成するための１又は２以上プロセスステップをなくすことによって、作製プロセスの複雑さを低減することができる。

【0051】

いくつかの実施形態では、キャパシタ層の表面、インダクタ層の表面、又はキャパシタ－インダクタ層の表面の間の接合は、直接接合、アノード接合、接着剤接合、熱圧着接合、反応接合、ハイブリッド接合、又は他の適切な接合技法を使用して、インターフェース層とともに、又はインターフェース層なしで形成され得る。いくつかの実施形態では、インダクタ層６２０－１及び６２０－２、並びにキャパシタ層６５０は、１又は２以上のスルービアを含み得る。図６に示されるように、ある例示的な実施形態において、インダクタ層６２０－２は、ＬＣネットワーク６００の同じ側（例えば、パッシベーション層６３０の底面）に電気的コンタクトを形成するのを可能にするために、スルービア６４０及びコンタクトビアを含み得る。インダクタ層６２０－２の上面とキャパシタ層６５０の底面を接合すると、キャパシタ層６５０におけるスルービア６５２の少なくとも一部分が、インダクタ層６２０－２におけるスルービア６４０と揃い得る。

【0052】

ここで、本開示のいくつかの実施形態に沿った、例示的なＬＣネットワーク７００の断面図を示す図７が参照される。ＬＣネットワーク７００は、２つのインダクタ層７２０－１及び７２０－２、キャパシタ層７５０、パッシベーション層７３０、スルービア７４０及び７５２、並びに電気的コンタクトパッド７４１、７４２、及び７４３を含み得る。図７の挿入図は、並列に接続される２つのインダクタ及びキャパシタを有するＬＣネットワーク７００の対応する回路表現を示す。示されていないが、ＬＣネットワーク７００は、とりわけ、要求に応じて、２又は３以上のインダクタ層、１又は２以上のキャパシタ層、少なくとも１つのスルービア、及び２又は３以上の電気的コンタクトパッドを含み得ることが理解されるべきである。さらに、ＬＣネットワーク７００は、インダクタのアレイ及びキャパシタのアレイを含み得ることが理解されるべきである。図７に示されるインダクタ層及びキャパシタ層の相対的な配置は、限定しない例示であり、他の配置も可能であり得る。

【0053】

いくつかの実施形態では、ＬＣネットワーク７００の作製は、（ａ）第１の接合構造を形成するためにインダクタ層７２０－２の表面（例えば、上面）をキャパシタ層７５０の表面（例えば、底面）に接合するステップ、及び／又は（ｂ）第２の接合構造を形成するためにインダクタ層７２０－１の表面（例えば、底面）を第１の接合構造の表面（例えば、上面）に接合するステップを含み得る。いくつかの実施形態では、パワーコンバータ７００の作製はさらに、（ｃ）インダクタ層７２０－２の表面（例えば、底面）にパッシベーション層７３０を堆積すること、（ｄ）パッシベーション層７３０において１又は２以上のコンタクトビアをエッチングすること、並びに／又は（ｅ）コンタクトビアとスルービアを充填して電気的コンタクトパッド７４１、７４２、及び７４３を形成するために導電材料を堆積することを含み得る。示されていないが、いくつかの実施形態では、電気的コンタクトパッド７４１及び７４２が電気的コンタクトパッド７４３を含む表面の反対の表面にあるように、電気的コンタクトパッド７４３はインダクタ層７２０－１の上面に形成されてもよく、電気的コンタクトパッド７４１及び７４２はパッシベーション層７３０の底面に形成されてもよい。そのような構成は、利益の中でもとりわけ、キャパシタ層７５０においてスルービア７５２を形成するための１又は２以上のプロセスステップをなくすことによって、作製プロセスの複雑さを低減することができる。

【0054】

いくつかの実施形態では、キャパシタ層の表面、インダクタ層の表面、又はキャパシタ－インダクタ層の表面の間の接合は、直接接合、アノード接合、接着剤接合、熱圧着接合、反応接合、ハイブリッド接合、又は他の適切な接合技法を使用して、インターフェース層とともに、又はインターフェース層なしで形成され得る。いくつかの実施形態では、インダクタ層７２０－１及び７２０－２、並びにキャパシタ層７５０は、とりわけ、１又は２以上のスルービアを含み得る。図７に示されるように、ある例示的な実施形態では、インダクタ層７２０－２は、パワーコンバータ７００の同じ側（例えば、パッシベーション層７３０の底面）に電気的コンタクトを形成するのを可能にするために、スルービア７４０及びコンタクトビアを含み得る。インダクタ層７２０－２の上面とキャパシタ層７５０の底面を接合すると、キャパシタ層７５０におけるスルービア７５２の少なくとも一部分が、インダクタ層７２０－２におけるスルービア７４０と揃い得る。

【0055】

上の記述において、実施形態は、実装形態ごとに異なり得る多数の具体的な詳細に関して説明された。説明された実施形態の何らかの適応及び改変を行うことができる。本明細書及びそこで開示される開示の実践を考慮すると、他の実施形態が当業者に明らかになり得る。図に示されるステップの手順は例示を目的とするものにすぎず、ステップのどのような具体的な手順にも限定されるものではないことも意図される。したがって、これらのステップは、同じ方法を実施しながら異なる順序で実行され得ることを、当業者は理解することができる。

【0056】

ここで、本開示のいくつかの実施形態による、例示的なパワーコンバータ８００の断面図を示す図８Ａが参照される。パワーコンバータ８００は、前工程（ＦＥＯＬ, front-end-of-line）層とも称されるデバイス層８１０、後工程（ＢＥＯＬ, back-end-of-line）層とも称される相互接続層８１２、キャパシタ層８１４、及び１又は２以上の電気的コンタクトパッド８４１を含み得る。任意選択であるが、図８Ａに示される例示的な実施形態では、パワーコンバータ８００はさらにハンドラウェハ８１６を含み得る。示されていないが、パワーコンバータ８００は適宜より多数又は少数の層を含んでもよいことが理解されるべきである。

【0057】

いくつかの実施形態では、図８Ａに示されていないが、パワーコンバータ８００は、シリコンオンインシュレータ（ＳＯＩ, silicon-on-insulator）基板、埋め込み酸化膜（ＢＯＸ, buried oxide）層、及びデバイス層８１０を含む、能動デバイス層を含み得る。いくつかの実施形態では、デバイス層８１０は、限定はされないが、電界効果トランジスタ、バイポーラ接合トランジスタ、ダイオード、又は、機能の中でもとりわけ、キャパシタの電気的構成の切り替えを実行することが可能な回路における電子デバイスの組合せなどの、１又は２以上の能動デバイスを含み得る。デバイス層８１０のスイッチング素子などの能動デバイスは、ＣＭＯＳ適合半導体加工技法、ＭＥＭＳ技法、相変化材料（ＰＣＭ, phase change material）、又はこれらの組合せを使用して形成され得る。いくつかの実施形態では、デバイス層８１０は、２次元アレイなどの能動デバイスのアレイを含み得る。いくつかの実施形態では、デバイス層８１０は、約５０μｍ以下、４０μｍ以下、３０μｍ以下、２０μｍ以下、１０μｍ以下、５μｍ以下という厚み、又は他の適切な厚みを有し得る。

【0058】

パワーコンバータ８００は、相互接続層８１２又はＢＥＯＬ層を備え得る。相互接続層８１２は、例えば、金属線を通じて、２つの層間のデバイスを電気的に接続し、ある層内のデバイスを電気的に接続し、デバイスを外部回路に接続し、又は、場合によっては同じデバイス内で接続を行うための、電気的コンタクト及び／又は接続を含み得る。いくつかの実施形態では、相互接続層８１２は、例えば経路損失又は寄生抵抗を減らすために、デバイス層８１０内のデバイス間若しくはデバイスの複数の層間の接続の数及び／又は接続経路の長さが短縮され得るように、デバイス層８１０に接して形成され得る。相互接続層８１２における電気的コンタクトは、例えば、タングステン（Ｗ）、又は任意の他の適切な導電材料で形成され得る。接続線又は経路は、適宜、例えば、銅、アルミニウム、銀、チタン、又はこれらの組合せで形成され得る。

【0059】

パワーコンバータ８００はさらに、キャパシタ層８１４を含み得る。いくつかの実施形態では、キャパシタ層８１４は、限定はされないが、シリコンなどの基板に形成されるキャパシタのアレイ（図示せず）を含み得る。図８Ｂは、長方形のマトリックスに配置されたパワーコンバータ８００のアレイの上面図を示す。いくつかの実施形態では、パワーコンバータ８００は、マルチレベルバックコンバータ（図８Ｃを参照して後で論じられる）として実装され得る。いくつかの実施形態では、キャパシタ層８１４は、デバイス層８１０のキャパシタ及び能動デバイスが電気的に接続されるように、相互接続層８１２に直接形成され得る。いくつかの代替の実施形態では、キャパシタ層８１４は、中間の相互接続層８１２なしで、デバイス層８１０に直接形成又は作製され得る。

【0060】

いくつかの実施形態では、キャパシタ層８１４のキャパシタは、積層キャパシタ、トレンチキャパシタ、プレーナーキャパシタ、若しくはラテラルキャパシタ、又はこれらの組合せを含み得る。キャパシタ層８１４におけるキャパシタアレイの１又は２以上のキャパシタは、標準的なＣＭＯＳ適合作製技法を使用して形成されてもよく、１又は２以上のキャパシタの動作がデバイス層８１０の１又は２以上の能動デバイスによって制御され得るように、デバイス層８１０と集積されてもよい。いくつかの実施形態では、キャパシタ層８１４は、約５００μｍ以下、４００μｍ以下、１００μｍ以下、９０μｍ以下、８０μｍ以下、７０μｍ以下、６０μｍ以下、５０μｍ以下、４０μｍ以下、３０μｍ以下、２０μｍ以下、１０μｍ以下、５μｍ以下の厚み、又は他の適切な厚みを有し得る。いくつかの実施形態では、２以上のキャパシタ層８１４が、マルチレベルキャパシタ層を形成するために積層され得る。そのような構成では、マルチレベルキャパシタ層の厚みは、１００μｍ以上、１５０μｍ以上、２００μｍ以上、３００μｍ以上、４００μｍ以上、又は任意の他の適切な厚みであり得る。

【0061】

いくつかの実施形態では、パワーコンバータ８００は任意選択で、図８Ａに示されるように、ハンドラウェハ８１６を含み得る。いくつかの実施形態では、ハンドラウェハ８１６は、作製プロセス全体で、デバイス又はデバイスウェハを移動可能にし、かつより加工を容易にし得る。ハンドラウェハ８１６は、適切な技法によってパワーコンバータ８００に接合され、接続され、又は取り付けられてもよく、犠牲ハンドリングウェハとして機能してもよく、これは、パワーコンバータ８００の作製プロセスが完了すると、エッチングされ、除去され、剥離され、又は切り離されてもよい。

【0062】

ここで、本開示のいくつかの実施形態による、例示的なマルチレベルバックコンバータ８５０の回路表現を示す、図８Ｃが参照される。例示的なマルチレベルバックコンバータ８５０は、例えば、直列接続で配置されるスイッチングデバイス又はスイッチＭ１、Ｍ２、Ｍ３、及びＭ４、キャパシタＣ１、インダクタＬ、入力電圧Ｖ１及び出力電圧Ｖ３、並びにスイッチを制御する（例えば、オン又はオフなど）ように構成される制御／ドライバ回路（図示せず）を含み得る。従来の２レベルバックパワーコンバータは、２つの金属－酸化膜シリコン電界効果トランジスタ（ＭＯＳＦＥＴ, metal-oxide silicon field effect transistor）、入力電圧源に接続されるインダクタ、及び出力キャパシタを含み得る。それと比較して、３レベルバックパワーコンバータは、例えば、追加のトランジスタ、スイッチングされるインダクタ、及びキャパシタを含み得る。マルチレベルバックコンバータ８５０のキャパシタＣ１及び能動デバイスＭ１～Ｍ４の作製と空間配置に関して、図８Ａのキャパシタ層８１４はキャパシタＣ１又はキャパシタアレイを含んでもよく、図８Ａのデバイス層８１０は能動デバイスＭ１～Ｍ４を含んでもよい。図８Ｃにおいて、対応するキャパシタ層８１４及びデバイス層８１０は、破線のボックスにより示される。

【0063】

ここで、本開示の実施形態による、作製ステップにわたる例示的なパワーコンバータ８００の断面図を示す、図９Ａ及び図９Ｂが参照される。図８Ａに示されるパワーコンバータ８００の構造を実現するためのいくつかの方法の１つに、単層転写（ＳＬＴ, single layer transfer）作製技法があり得る。ＳＬＴ作製技法は、スイッチトキャパシタパワーコンバータなどの、デバイス又は構造を形成するために１つの接合プロセスを含み得る。用途及び望まれる製品特性に基づいて、望ましい物理的及び電気的特性を有する構造を形成するために、ステップが適宜追加され、削除され、並べ替えられ、置き換えられ、又は改変されてもよいことが理解されるべきである。発明者らは、ＳＬＴ技法がパワーコンバータを作製するために使用され得ることを認識した。ＳＬＴ技法は、「犠牲」基板又は「ダム（dumb）」基板を使用して層を接合することに限定されるものと理解され得る。しかしながら、発明者らは、例えば、ＳＬＴ技法は、犠牲基板又はダム基板だけではなく、全体としての構造的な支持を提供することに加えて、キャパシタ及びインダクタなどの１又は２以上の受動デバイスを含む基板を接合するために使用され得ることを認識した。

【0064】

図９Ａを参照すると、図９Ａは、基板９３０、基板９３０の表面に形成されるデバイス層９１０、とりわけキャパシタ層９１４を含む受動デバイス層、及びハンドラウェハ９１６を備える、パワーコンバータ９００の構造を示す。基板９３０は、ベースシリコンウェハ、ベースシリコン層に形成される埋め込み酸化膜層（ＢＯＸ）、及びＢＯＸ層に形成されるデバイスグレードシリコン層を含み得る、ＳＯＩウェハを含み得る。デバイス層９１０は、パワーコンバータ９００の受動デバイス又はキャパシタ層９１４のキャパシタを制御するように構成される、能動デバイス（例えば、ＣＭＯＳ電界効果トランジスタ）を含み得る。本明細書で開示されるように、デバイス層９１０はＦＥＯＬ層と称される。

【0065】

パワーコンバータ９００を作製することは、とりわけ、キャパシタ層９１４をデバイス層９１０に形成するステップを含み得る。いくつかの実施形態では、キャパシタ層９１４は、限定はされないが、酸化物－酸化物接合、ハイブリッド接合、熱圧着接合、ポリマー接合、金属－金属接合、又は他の適切な接合技法を含むプロセスを使用して、デバイス層９１０の上面又は相互接続層９１２の上面に接合され得る。ある例として、接合９３５はハイブリッド接合を含んでもよく、これは、金属－金属接合及び誘電体－誘電体接合を含む。ハイブリッド接合を形成することは、とりわけ、接合されるべき表面の各々に薄い誘電層を堆積するステップと、同一平面の材料、例えば金属が揃い表面が互いに物理的に接触するように表面を揃えるステップと、適切な温度で、酸化物－酸化物接合及び金属－金属接合の形成を促進するために揃った表面をアニーリングするステップとを含み得る。図９Ａの例示的な実施形態では、相互接続層９１２の表面とキャパシタ層９１４の表面の間にハイブリッド接合９３５が形成され得る。いくつかの実施形態では、示されていないが、デバイス層９１０の表面とキャパシタ層９１４の表面の間にハイブリッド接合９３５が形成され得る。

【0066】

いくつかの実施形態では、例えばシリコンウェハに形成されるキャパシタ層９１４は、シリコンウェハの上面に形成されるキャパシタがデバイス層９１０の上面に面するように、デバイス層９１０に接合され得る。言い換えると、キャパシタ層９１４は、キャパシタ（例えば、図８Ｂのキャパシタ）を備えるキャパシタ層９１４の上面がデバイス層９１０の上面に接合されるように、「反転され」得る。

【0067】

いくつかの実施形態では、図９Ａ及び図９Ｂに示されるように、シリコンウェハに形成されるキャパシタ層９１４は、例えば、シリコンウェハの上面に形成されるキャパシタ（例えば、図８Ｂのキャパシタ）が相互接続層９１２の上面に面するように、相互接続層９１２に接合され得る。言い換えると、キャパシタ層９１４は、キャパシタ（例えば、図８Ｂのキャパシタ）を備えるキャパシタ層９１４の上面が相互接続層９１２の上面に接合されるように、「反転され」得る。

【0068】

いくつかの実施形態では、パワーコンバータ９００は、図９Ａに示されるように、ハンドラウェハ９１６を含み得る。いくつかの実施形態では、ハンドラウェハ９１６は、作製プロセス全体でデバイス又はデバイスウェハを移動可能にし、かつ加工を容易にし得る。ハンドラウェハ９１６は、パワーコンバータ９００に、適切な技法によって接合され、接続され、又は取り付けられてもよく、犠牲ハンドリングウェハとして機能してもよく、これは、パワーコンバータ９００の構造的な完全性及び性能に影響を及ぼすことなく、パワーコンバータ９００の作製プロセスが完了すると、エッチングされ、除去され、剥離され、又は切り離されてもよい。

【0069】

いくつかの実施形態では、パワーコンバータ９００の作製はさらに、例えば、機械研削、化学機械研磨、ウェットエッチング、ドライエッチング、レーザーマシニングなどによる、基板９３０の少なくとも一部分の除去を含み得る。いくつかの実施形態では、基板９３０は、デバイス層９１０の底面が露出され得るように、部分的に又は完全に除去され得る。基板９３０が完全に除去されると、１又は２以上のビア９４５がデバイス層９１０において形成され、導電材料で充填され得る。いくつかの実施形態では、相互接続を通じたパワーコンバータ９００の１若しくは２以上のデバイスと外部回路との間の電気的な接続、又はパワーコンバータ９００の１若しくは２以上のデバイス間の電気的な接続を促進するために、デバイス層９１０の底面に、電気的コンタクトパッド又ははんだバンプ９４１が形成され得る。２つだけのはんだバンプが図９Ｂに示されているが、必要に応じて、回路及びデバイスを通じた電気的な接続を可能にするために、任意の数のはんだバンプが形成されてもよいことが理解されるべきである。

【0070】

ここで、本開示のいくつかの実施形態による、例示的なパワーコンバータ１０００の断面図を示す図１０Ａが参照される。いくつかの実施形態では、パワーコンバータ１０００は、デバイス層１０１０、相互接続層１０１２、キャパシタ層１０１４、１又は２以上のコンタクトパッド１０４１、基板１０６０、インダクタ層１０６５、及び１又は２以上のコンタクトビア１０６２を含み得る。

【0071】

いくつかの実施形態では、基板１０６０はプリント回路基板（ＰＣＢ, printed circuit board）を含んでもよく、ＰＣＢにインダクタ層１０６５が埋め込まれてもよい。いくつかの実施形態では、インダクタ層１０６５は、インダクタ層１０６５の底面図を示す図１０Ｂに示されるように、インダクタ１０６８のアレイを含み得る。いくつかの実施形態では、インダクタ１０６８は平面インダクタを含んでもよく、インダクタのアレイは、直線アレイ、又は長方形アレイ、又は任意の他の適切な配置を含んでもよい。いくつかの実施形態では、電気的コンタクトパッド１０４１を通じたインダクタ層１０６５とデバイス層１０１０との間の、又は基板１０６０とデバイス層１０１０との間の、又は基板１０６０の他のデバイスコンポーネント間の電気的な接続を促進するために、基板１０６０に１又は２以上のコンタクトビア１０６２が形成され得る。

【0072】

いくつかの実施形態では、パワーコンバータの作製は、１又は２以上のコンタクトパッド１０４１を通じて、デバイス層１０１０、相互接続層１０１２、及びキャパシタ層１０１４を含む構造１０２０を、インダクタ層１０６５を含む基板１０６０に接合することを含み得る。例示的な接合は、限定はされないが、金属－金属接合、ハイブリッド接合、熱圧着接合、ワイヤボンディング、又は、１若しくは２以上のコンタクトパッド１０４１を１若しくは２以上のコンタクトビア１０６２の少なくとも一部分と揃えることを通じてデバイス層１０１０と基板１０６０との間の電気的な接続を形成するように構成される他の適切な接合技法を含み得る。いくつかの実施形態では、パワーコンバータ１０００の作製は、構造１０２０が基板１０６０に接合されてからハンドラウェハ／層（例えば、図９Ａのハンドラウェハ／層９１６）を除去することを含み得る。

【0073】

ここで、本開示のいくつかの実施形態による、例示的なパワーコンバータ２０００の断面図を示す図１０Ｃが参照される。いくつかの実施形態では、パワーコンバータ２０００は、デバイス層１０１０、相互接続層１０１２、キャパシタ層１０１４、シリコン層１０１６、１又は２以上のコンタクトパッド１０４１、基板１０６０、インダクタ層１０６５、及び１又は２以上のコンタクトビア１０６２を含み得る。

【0074】

いくつかの実施形態では、基板１０６０はプリント回路基板（ＰＣＢ）を含んでもよく、ＰＣＢにインダクタ層１０６５が埋め込まれてもよい。いくつかの実施形態では、インダクタ層１０６５は、インダクタ層１０６５の底面図を示す図１０Ｂに示されるように、インダクタ１０６８のアレイを含んでもよい。いくつかの実施形態では、インダクタ１０６８は平面インダクタを含んでもよく、インダクタのアレイは、直線アレイ、又は長方形アレイ、又は任意の他の適切な配置を含んでもよい。いくつかの実施形態では、電気的コンタクトパッド１０４１を通じたインダクタ層１０６５とデバイス層１０１０との間の、又は基板１０６０とデバイス層１０１０との間の、又は基板１０６０の他のデバイスコンポーネント間の電気的な接続を促進するために、基板１０６０に１又は２以上のコンタクトビア１０６２が形成され得る。

【0075】

いくつかの実施形態では、パワーコンバータの作製は、１又は２以上のコンタクトパッド１０４１を通じて、デバイス層１０１０、相互接続層１０１２、及びキャパシタ層１０１４を含む構造１０２０を、インダクタ層１０６５を含む基板１０６０に接合することを含み得る。例示的な接合は、限定はされないが、金属－金属接合、ハイブリッド接合、熱圧着接合、ワイヤボンディング、又は、１若しくは２以上のコンタクトパッド１０４１を１若しくは２以上のコンタクトビア１０６２の少なくとも一部分と揃えることを通じてデバイス層１０１０と基板１０６０との間の電気的な接続を形成するように構成される他の適切な接合技法を含み得る。いくつかの実施形態では、パワーコンバータ２０００の作製は、構造１０２０が基板１０６０に接合されてからシリコン層１０１６をバックグラインドすることを含み得る。シリコン層１０１６をバックグラインドする前に、研削前の機械的な支持を提供するために、モールド化合物又はエポキシが、１又は２以上のコンタクトパッド１０４１の下に追加され得る。

【0076】

前に言及されたように、発明者らは、持ち運び可能電子通信デバイスのための電力変換要件を満たす際のいくつかの課題の１つに、全体の高い静電容量要件を満たすために使用されるデバイスの大きなサイズによるデバイス集積の問題及び低い構造密度があり得ることを認識している。電力密度が高く、静電容量密度が高く、飽和磁束密度が高く、渦電流損失が少ないデバイスを提供することに加えて、ウェハレベルのパッケージングの改善はさらに、より高水準の集積を可能にし得る。したがって、ウェハレベルのパッケージングのためのシステム及び方法を提供するのが望ましいことがある。

【0077】

いくつかの実施形態では、より入力／出力接続の多いより小型のパッケージ、並びにより良い熱的性能及び電気的性能を提供するために、ファンアウトウェハレベルパッケージングが使用され得る。ファンアウトウェハレベルパッケージングは、パッケージングの前に製品チップを再編成されたウェハ又は基板に再配置することを含み得る。いくつかの実施形態では、加工されたウェハはプロセスの最初にダイシングされ、キャリアウェハ又はパネルなどの標準化されたウェハへと再編成され得る。いくつかの実施形態では、キャリアウェハに接着箔が貼り合わされ得る。個片化されたダイは、例えば、ピックアンドプレースツールを使用して、表を下にしてキャリアウェハに置かれ得る。ダイの動作面が保護されている間にダイをモールド化合物で封止するために、コンプレッションモールディングプロセスが使用され得る。モールド化合物は硬化されてもよく、キャリアウェハ及び接着箔は剥離プロセスを使用して除去されてもよく、モールド化合物が露出したシリコンダイウェハを封止するような再編成されたウェハをもたらす。再編成されたウェハは次いで、誘電層の取り付け及びパターニング、再配線のための薄膜金属、並びにバンプはんだ付けのために、標準的なウェハレベルパッケージング技法を用いて加工され得る。デバイスの再編成のプロセスは、限定はされないが、加工されたウェハを１又は２以上のパワーコンバータを含む個々のチップへとダイシングすることと、加工されたウェハからの個々のチップをキャリアウェハに移し、チップのコアの外側への、かつそれから遠くへの電気的接続のファンアウトを可能にするために、移されたチップを所定の間隔で再配置することと、例えば再編成されたウェハを形成するために圧縮モールディングを使用してキャリアウェハを再編成することと、誘電層をパターニングして電気的コンタクトを形成するための標準的なウェハレベルパッケージング技法を用いて再編成されたウェハを処理することとを含み得る。

【0078】

ここで、本開示のいくつかの実施形態による、それぞれ再編成されたウェハ１１００Ａ及び１１００Ｂの断面図を示す、図１１Ａ及び図１１Ｂが参照される。示されるように、再編成されたウェハ１１００Ａ及び１１００Ｂは、再編成された能動デバイスウェハ１１１０、再編成されたキャパシタウェハ１１１４、及びインダクタアレイ１１６５を含み得る。いくつかの実施形態では、示されていないが、再編成されたウェハ１１００Ａ及び１１００Ｂは、再編成された能動デバイスウェハ１１１０、再編成されていないキャパシタアレイ、及び再編成されていないインダクタアレイを含み得る。いくつかの代替の実施形態では、再編成されたウェハ１１００Ａ及び１１００Ｂのすべての層が再編成され得る。適宜、層の配置の任意の数の置換及び組合せが使用され得ることが理解されるべきである。

【0079】

再編成されたウェハ１１００Ａ及び１１００Ｂは、再編成された能動デバイスウェハ１１１０において能動デバイス１１３０を囲むモールド化合物領域１１２０を含み得る。いくつかの実施形態では、モールド化合物は熱伝導性化合物を含んでもよく、これは、熱拡散材料として機能し、積層された層の外に熱を移すことに寄与し得る。熱伝導性モールド化合物を含むモールド化合物領域１１２０は、基本的に、サーマルシンク又はサーマルビアとして機能し得る。再編成されたキャパシタウェハ１１１４は、１若しくは２以上のキャパシタ１１２４又はキャパシタアレイを含む、キャパシタ層を含み得る。いくつかの実施形態では、再編成されたキャパシタウェハ１１１４は、再編成された能動デバイスウェハ１１１０の上に積層され得る。いくつかの実施形態では、再編成されたキャパシタウェハと再編成された能動デバイスウェハを積層するために、マイクロ転写印刷方法が使用され得る。例えば、マイクロ転写印刷における標的ウェハはキャパシタを含むガラスウェハ／パネルであってもよく、ソースウェハは能動デバイスウェハ／パネルを含むＳＯＩウェハであってもよく、又はその逆であってもよい。

【0080】

いくつかの実施形態では、インダクタ層１１６５は、再編成されたキャパシタウェハ１１１４の上に形成され得る。インダクタ層１１６５は、線状に配置される、又は２次元アレイの、インダクタ１１６８のアレイを含み得る。いくつかの実施形態では、インダクタ層１１６５はまた、再編成されたウェハ１１００Ａ及び１１００Ｂが、再編成された能動デバイスウェハ１１１０、再編成されたキャパシタウェハ１１１４、及び再編成されたインダクタウェハ１１６５を含む、積層された再編成された構造を備えるように、再編成され得る。再編成されたウェハ１１００Ａ及び１１００Ｂの１又は２以上の層が、所望の特性を有するウェハ上でデバイスを再編成することによって形成され得ることが理解されるべきである。

【0081】

いくつかの実施形態では、再編成されたウェハ１１１０Ａ及び１１１０Ｂをチップ１１４０へとダイシングするための基準ガイドとして、ダイス線又はスクライブ線１１７０が使用されてもよく、各チップ１１４０は少なくとも、能動デバイス１１３０及び能動デバイス１１３０によって制御される受動デバイス（例えば、キャパシタ１１２４又はインダクタ１１６８）を含む。スクライブ線１１７０は、熱的な、物理的な、又は機械的なストレスによる損傷の可能性を最小限にするために、能動デバイス及び受動デバイスから離れて形成され得る。再編成されたウェハ１１００Ａ及び１１００Ｂは、例えば、ウェハレーザースクライブ技法、又は他の適切な技法を使用して、スクライブ線１１７０に沿ってスクライビングされダイシングされ得る。示されていないが、スクライブ線１１７０は、例えば、チップのグリッドパターンを形成するために、水平方向に、並びに垂直方向に形成され得る。他の実施形態では、スクライブ線１１７０は、図示されるように、ウェハに刻まれる物理的な線ではなく、再編成されたウェハを切断するのに適した境界領域が階層化されたコンポーネントの各々の完成された積層間に存在することを表し得る。

【0082】

図１１Ａに示されるように、チップ１１４０は、能動デバイス１１３０、１又は２以上のキャパシタ１１２４、及び対応するインダクタ１１６８を含み得る。再編成されたウェハ１１００Ａは、均一又は不均一に離隔され得る複数のチップ１１４０を含み得る。能動デバイス１１３０、キャパシタ１１２４、及びインダクタ１１６８が効率的な空間利用のために垂直方向に整列され、又は部分的に重複し得るように、再編成された能動デバイスウェハ１１１０、再編成されたキャパシタウェハ１１１４、及びインダクタアレイ１１６５が配設されてもよく、それによりスループットが改善する。示されていないが、チップ（例えば、チップ１１４０）は適宜、１若しくは２以上のキャパシタアレイ、１若しくは２以上の能動デバイス、又は１若しくは２以上のインダクタを含み得る。

【0083】

いくつかの実施形態では、再編成されたウェハ１１００Ｂの断面図を示す図１１Ｂに示されるように、チップ１１４０は、キャパシタ及び能動デバイスに加えて、１又は２以上の対応するインダクタ１１６８及び１１６９を含み得る。いくつかの実施形態では、チップは、２又は３以上のインダクタを含み得る。いくつかの実施形態では、インダクタ間の離隔は、インダクタアレイ１１６５にわたって均一であり得る。インダクタ間の離隔は不均一であってもよいことが理解されるべきである。インダクタ１１６８と１１６９との間の離隔は、所望の構造及び用途に基づいて調整可能であってもよいことがさらに理解されるべきである。いくつかの実施形態では、チップ内のインダクタ１１６８及び１１６９は、似た又は似ていないインダクタンスを有し得る。

【0084】

いくつかの実施形態では、示されていないが、シリコンウェハ上に作製されるトランジスタ又は他のスイッチング素子などの能動デバイスが、デバイスのパネル加工を可能にするために、パネル上で再編成され得る。いくつかの実施形態では、それぞれ、個別に作製されたキャパシタアレイ及びインダクタアレイからのキャパシタ及びインダクタは、パネル上でも再編成されてもよく、パネルレベルのパッケージング技術を可能にする。

【0085】

わかりやすくするために別個の実施形態として説明される本明細書のいくつかの特徴は、単一の実施形態において組み合わせて提供されてもよいことが理解される。逆に、簡潔にするために単一の実施形態として説明される本明細書の様々な特徴は、別々に、又は任意の適切な部分組合せで、又は本明細書の任意の他の説明される実施形態において適切であるものとして提供されてもよい。様々な実施形態として説明されるいくつかの特徴は、実施形態がそれらの要素なしでは機能しないものではない限り、それらの実施形態の必須の特徴であると見なされるべきではない。

【0086】

実施形態はさらに、以下の条項を使用して説明され得る。
１．インダクタを備えるデバイスであって、
インダクタは、
第１のインダクタ表面及び第１のインダクタ表面の反対の第２のインダクタ表面と、
空洞を含む第１のインダクタ基板と、
空洞の底面に形成されるシード層と、
シード層に形成される磁気層と、を含み、磁気層が絶縁材料層によって互いに分離される複数の積層された磁気層を含む、デバイス。
２．第１のインダクタ基板が絶縁材料を備える、条項１のデバイス。
３．絶縁材料が、セラミック、ポリマー、合成物、又はガラスである、条項２のデバイス。
４．ラミネートされたコア及びコイルをさらに備える、条項１のデバイス。
５．第１のインダクタ基板がコイルを支持する、条項４のデバイス。
６．コイルが導電材料からできている、条項５のデバイス。
７．コイルが螺旋状に巻かれたコイルである、条項６のデバイス。
８．導電材料が、銅、アルミニウム、銀、チタン、又は合金である、条項７のデバイス。
９．コイルが長方形に巻かれたコイルである、条項６のデバイス。
１０．導電材料が、銅、アルミニウム、銀、チタン、又は合金である、条項９のデバイス。
１１．コイルがトロイドの形状で巻かれる、条項６のデバイス。
１２．導電材料が、銅、アルミニウム、銀、チタン、又は合金である、条項１１のデバイス。
１３．空洞が、第１のインダクタ基板をウェットエッチングし、プラズマエッチングし、レーザーエッチングし、又はマシニングすることによって形成される、条項１のデバイス。
１４．磁気層がニッケル－鉄合金又はニッケル－コバルト合金である、条項１のデバイス。
１５．磁気層が、磁気層を電気めっきし、コーティングし、スプレーし、ドクターブレーディングし、又はスキージングすることによって形成される、条項１のデバイス。
１６．絶縁材料層が、誘電体、ポリマー、又はセラミックである、条項１のデバイス。
１７．絶縁材料層が、絶縁材料層をコーディングし、スプレーし、又はドクターブレーディングすることによって形成される、条項１のデバイス。
１８．
第１のキャパシタ表面及び第１の表面の反対の第２のキャパシタ表面を含む第１のキャパシタ基板と、
第１の表面から第２の表面に向かって垂直に延在する第１の複数の導電性構造と、
第２の表面から第１の表面に向かって垂直に延在する第２の複数の導電性構造と、
第１の複数の導電性構造と第２の複数の導電性構造を物理的に分離する第１の誘電材料であって、第１の複数の導電性構造及び第２の複数の導電性構造が互いにかみ合っている、第１の誘電材料と
を含む第１のキャパシタをさらに備え、
第２のキャパシタ表面及び第１のインダクタ表面が互いに接合される、条項１のデバイス。
１９．第１のキャパシタ基板が、ガラス、感光性ガラス、水晶、シリコン、ＳＯＩ、ＳＯＧ、ＳＯＱ、セラミック、ＧａＡｓ、又はＧａＮである、条項１８のデバイス。
２０．第１のキャパシタ基板が、５０μｍから１００μｍにわたる厚みを有する、条項１８のデバイス。
２１．第１のキャパシタ基板が、５０μｍから２００μｍにわたる厚みを有する、条項１８のデバイス。
２２．第１のキャパシタ基板が、５０μｍから３００μｍにわたる厚みを有する、条項１８のデバイス。
２３．第１のキャパシタ基板が、５０μｍから４００μｍにわたる厚みを有する、条項１８のデバイス。
２４．第１のキャパシタ基板が、５０μｍから５００μｍにわたる厚みを有する、条項１８のデバイス。
２５．第１のキャパシタ基板が、５０μｍから１ｍｍにわたる厚みを有する、条項１８のデバイス。
２６．第１の導電性構造及び第２の導電性構造が、銅、亜鉛、アルミニウム、又はニッケルでできている、条項１８のデバイス。
２７．第１の導電性構造及び第２の導電性構造が同じサイズであり、均一に離隔される、条項１８のデバイス。
２８．ピッチが均一である、条項２７のデバイス。
２９．第１の導電性構造及び第２の導電性構造が異なるサイズであり、不均一に離隔される、条項１８のデバイス。
３０．ピッチが不均一である、条項２９のデバイス。
３１．第１の誘電層が絶縁材料である、条項１８のデバイス。
３２．絶縁材料が、二酸化ケイ素、酸窒化ケイ素、酸化アルミニウム、酸化ハフニウム、ケイ酸ハフニウム、又は酸窒化ハフニウムである、条項３１のデバイス。
３３．第１の誘電層が２ｎｍから１０ｎｍの厚みを有する、条項１８のデバイス。
３４．第１の誘電層が２ｎｍから２０ｎｍの厚みを有する、条項１８のデバイス。
３５．第１の誘電層が２ｎｍから４０ｎｍの厚みを有する、条項１８のデバイス。
３６．第１の誘電層が２ｎｍから５０ｎｍの厚みを有する、条項１８のデバイス。
３７．第１の誘電層が２ｎｍから１００ｎｍの厚みを有する、条項１８のデバイス。
３８．第１の導電性構造及び第２の導電性構造が、全体の表面積を増やすためにテクスチャリングされる、条項１８のデバイス。
３９．第１の導電性構造及び第２の導電性構造が、表面を機械的に粗化し、研削し、サンドキャスティングし、レーザーテクスチャリングし、ドライエッチングし、ウェットエッチングし、又はパターニングすることによって、全体の表面積を増やすためにテクスチャリングされる、条項３８のデバイス。
４０．キャパシタ及びインダクタが、キャパシタとインダクタとの間にインターフェース層を伴って互いに接合される、条項１８のデバイス。
４１．キャパシタ及びインダクタが、直接接合、アノード接合、接着剤接合、熱圧着接合、反応接合、ハイブリッド接合、酸化物－酸化物接合、又は金属－金属接合を使用して互いに接合される、条項４０のデバイス。
４２．キャパシタ及びインダクタが、キャパシタとインダクタとの間のインターフェース層なしで互いに接合される、条項１８のデバイス。
４３．キャパシタ及びインダクタが、直接接合、アノード接合、接着剤接合、熱圧着接合、反応接合、ハイブリッド接合、酸化物－酸化物接合、又は金属－金属接合を使用して互いに接合される、条項４２のデバイス。
４４．デバイスの同じ表面に位置する第１の端子及び第２の端子と、インダクタへの電気的な接続を可能にするための第１のスルービアと、インダクタと第１のキャパシタを接続するための第２のスルービアと、キャパシタへの電気的な接続を可能にするための第３のスルービアとをさらに備える、条項１８のデバイス。
４５．第３のスルービアが第１のキャパシタ基板を貫通してエッチングされる、条項４４のデバイス。
４６．第１のスルービア及び第２のスルービアが、第１のインダクタ基板及び第２のキャパシタ基板を貫通してエッチングされる、条項４４のデバイス。
４７．第１のキャパシタ表面にパッシベーション層をさらに備える、条項４４のデバイス。
４８．
第３のキャパシタ表面及び第３のキャパシタ表面の反対の第４のキャパシタ表面を含む第２のキャパシタ基板と、
第３のキャパシタ表面から第４のキャパシタ表面に向かって垂直に延在する第３の複数の導電性構造と、
第４のキャパシタ表面から第３のキャパシタ表面に向かって垂直に延在する第４の複数の導電性構造と、
第３の複数の導電性構造と第４の複数の導電性構造を物理的に分離する第３の誘電材料であって、第３の複数の導電性構造と第４の複数の導電性構造が互いにかみ合っている、第３の誘電材料と
を含み、第２のインダクタ表面及び第３のキャパシタ表面が互いに接合される、第２のキャパシタと、
第２のキャパシタへの電気的コンタクトを形成するための、第１のインダクタ基板、第１のキャパシタ基板、及び第２のキャパシタ基板を貫通して、第４のキャパシタ表面から第１のキャパシタ表面に形成される第１のスルービアと、インダクタへの電気的コンタクトを形成するための、第１のキャパシタ基板を貫通して、第２のキャパシタ表面から第１のキャパシタ表面に形成される第２のスルービアと、第１のキャパシタ及び第２のキャパシタとインダクタとの間の電気的コンタクトを形成するための、第１のインダクタ基板を貫通して、第１のインダクタ表面から第２のインダクタ表面に形成される第３のスルービアと、第１のキャパシタ表面を通じた第１のキャパシタへの電気的コンタクトの形成を可能にするための第４のスルービアとをさらに備える、条項１８のデバイス。
４９．デバイスの第１の表面に第１のパッシベーション層を、及びデバイスの第４の表面に第２のパッシベーション層をさらに備える、条項４８のデバイス。
５０．
第３のインダクタ表面及び第３のインダクタ表面の反対の第４のインダクタ表面と、
第２の空洞を含む第２のインダクタ基板と、
第２の空洞の底面に形成される第２のシード層と、
シード層に形成される第２の磁気層であって、第２の絶縁材料層によって互いに分離される複数の積層された磁気層を含む、第２の磁気層と
を含む第２のインダクタと、
インダクタへの電気的コンタクトを形成するための、第１のインダクタ基板、第２のインダクタ基板、及び第１のキャパシタ基板を貫通して、第２のインダクタ表面から第３のインダクタ表面に形成される第１のスルービアと、第１のキャパシタとインダクタとの間の電気的コンタクトを形成するための、第１のキャパシタ基板とインダクタ基板を貫通して形成される第２のスルービアと、第１のキャパシタと第２のインダクタとの間の電気的コンタクトを形成するための、第１のキャパシタ基板と第２のインダクタ基板を貫通して形成される第３のスルービアと、第３のインダクタ表面を通じた第２のインダクタへの電気的コンタクトの形成を可能にするための第４のスルービアとをさらに備え、
第１のキャパシタ表面及び第４のインダクタ表面が互いに接合される、条項１８のデバイス。
５１．第３のインダクタ表面にパッシベーション層をさらに備える、条項５０のデバイス。
５２．第３のインダクタ表面及び第３のインダクタ表面の反対の第４のインダクタ表面と、
第２の空洞を含む第２のインダクタ基板と、
第２の空洞の底面に形成される第２のシード層と、
シード層に形成される第２の磁気層であって、第２の絶縁材料層によって互いに分離される複数の積層された磁気層を含む、第２の磁気層と
を含む第２のインダクタと、
インダクタへの電気的コンタクトを形成するための、第１のインダクタ基板、第２のインダクタ基板、及び第１のキャパシタ基板を貫通して、第２のインダクタ表面から第３のインダクタ表面に形成される第１のスルービアと、第３のインダクタ表面を通じた第１のキャパシタへの電気的コンタクトを形成するための、第１のキャパシタ基板とインダクタ基板を貫通して形成される第２のスルービアと、第１のキャパシタ、インダクタ、及び第２のインダクタの間の電気的コンタクトを形成するための、第１のインダクタ基板、第２のインダクタ基板、及び第１のキャパシタ基板を貫通して形成される第３のスルービアと、第３のインダクタ表面を通じた第２のインダクタへの電気的コンタクトの形成を可能にするための第４のスルービアとをさらに備え、
第１のキャパシタ表面及び第４のインダクタ表面が互いに接合される、条項１８のデバイス。
５３．第３のインダクタ表面にパッシベーション層をさらに備える、条項５２のデバイス。
５４．
デバイス層と、
相互接続層と、
１又は２以上の電気的コンタクトパッドと
を備えるパワーコンバータであって、パワーコンバータの作製の間にハンドル層が除去される、パワーコンバータ。
５５．
キャパシタ層と、
基板と、
インダクタ層と、
１又は２以上のコンタクトビアと
をさらに備える、条項５４のパワーコンバータ。
５６．インダクタ層がインダクタのアレイを備え、デバイス層が能動デバイスを含む、条項５５のパワーコンバータ。
５７．インダクタのアレイが均一に離隔される、条項５６のパワーコンバータ。
５８．インダクタのアレイが均一に離隔されない、条項５６のパワーコンバータ。
５９．インダクタ層が１又は２以上のインダクタを備える、条項５６のパワーコンバータ。
６０．インダクタの１又は２以上が均一に離隔される、条項５９のパワーコンバータ。
６１．１又は２以上のインダクタが均一に離隔されない、条項５９のパワーコンバータ。
６２．
デバイス層と、
相互接続層と、
１又は２以上の電気的コンタクトパッドと
を備えるパワーコンバータであって、パワーコンバータのウェハが、パワーコンバータの作製の間にバックグラインドされ、バックグラインドの前に機械的な支持を提供するために、作製の間に１又は２以上の電気的コンタクトパッドの下にモールド化合物又はエポキシが追加される、パワーコンバータ。
６３．
キャパシタ層と、
基板と、
インダクタ層と、
１又は２以上のコンタクトビアとをさらに備える、条項６２のパワーコンバータ。
６４．インダクタ層がインダクタのアレイを備え、デバイス層が能動デバイスを含む、条項６３のパワーコンバータ。
６５．インダクタのアレイが均一に離隔される、条項６４のパワーコンバータ。
６６．インダクタのアレイが均一に離隔されない、条項６５のパワーコンバータ。
６７．インダクタ層が１又は２以上のインダクタを備える、条項６５のパワーコンバータ。
６８．インダクタの１又は２以上が均一に離隔される、条項６７のパワーコンバータ。
６９．１又は２以上のインダクタが均一に離隔されない、条項６８のパワーコンバータ。

【0087】

上記は、当業者が本開示の態様をより理解し得るように、いくつかの実施形態の特徴を概説する。本明細書で紹介される実施形態と同じ目的を実行するために、及び／又は同じ利点を達成するために、他のプロセス及び構造を設計又は修正するための基礎として本開示を容易に使用できることを、当業者は理解すべきである。そのような等価な構成は本開示の趣旨及び範囲から逸脱せず、本開示の趣旨及び範囲から逸脱することなく、様々な変更、置換、及び改変を行うことができることも、当業者は認識すべきである。

【図1A】

【図1B】

【図1C】

【図2A-2B】

【図3A-3B】

【図3C】

【図4】

【図5】

【図6】

【図7】

【図8A】

【図8B】

【図8C】

【図9A-9B】

【図10A】

【図10B】

【図10C】

【図11A】

【図11B】

【図】

【図】

【図】

【図】

【図】

【図】

【図】

【図】

【図】

【図】

【図】

【図】

【図】

【図】

【図】

【図】

【図】

【図】

【図】

【図】

【図】

【国際調査報告】