▶ エフィシェント・パワー・コンバージョン・コーポレイションの特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2024-10-04
(54)【発明の名称】シングルゲートの双方向ＧａＮ ＦＥＴ
(51)【国際特許分類】
H01L 21/338 20060101AFI20240927BHJP
H01L 21/822 20060101ALI20240927BHJP
H01L 29/06 20060101ALI20240927BHJP
【ＦＩ】
H01L29/80 H
H01L27/04 H
H01L27/04 A
H01L29/06 301F
H01L29/80 L
【審査請求】未請求
【予備審査請求】未請求
(21)【出願番号】P 2024521013
(86)(22)【出願日】2022-10-07
(85)【翻訳文提出日】2024-06-04
(86)【国際出願番号】 US2022077731
(87)【国際公開番号】W WO2023060219
(87)【国際公開日】2023-04-13
(31)【優先権主張番号】63/253,641
(32)【優先日】2021-10-08
(33)【優先権主張国・地域又は機関】US
(81)【指定国・地域】
(71)【出願人】
【識別番号】521085021
【氏名又は名称】エフィシェント・パワー・コンバージョン・コーポレイション
(74)【代理人】
【識別番号】100108453
【弁理士】
【氏名又は名称】村山 靖彦
(74)【代理人】
【識別番号】100110364
【弁理士】
【氏名又は名称】実広 信哉
(74)【代理人】
【識別番号】100133400
【弁理士】
【氏名又は名称】阿部 達彦
(72)【発明者】
【氏名】ウェン－チア・リャオ
(72)【発明者】
【氏名】ジャンジュン・カオ
(72)【発明者】
【氏名】ロバート・ビーチ
(72)【発明者】
【氏名】ジーカイ・タン
(72)【発明者】
【氏名】エドワード・リー
【テーマコード（参考）】
5F038
5F102
【Ｆターム（参考）】
5F038BH05
5F038BH10
5F038BH15
5F038CA02
5F038EZ01
5F038EZ02
5F038EZ07
5F038EZ20
5F102GA01
5F102GA14
5F102GB01
5F102GC01
5F102GD01
5F102GJ04
5F102GL04
5F102GM04
5F102GQ01
5F102GR12
5F102GS10
(57)【要約】
共通ソースの２つのバックツーバックＧａＮ ＦＥＴから形成される双方向デバイスと並列にシングルゲート双方向ＧａＮ ＦＥＴを集積することによって形成されるシングルゲートの双方向ＧａＮ ＦＥＴ。シングルゲート双方向ＧａＮ ＦＥＴは集積回路ダイの大部分を占有しており、そのため集積デバイスは、低チャネル抵抗を有する一方で、バックツーバック双方向ＧａＮ ＦＥＴデバイスの利点も獲得する。
【特許請求の範囲】
【請求項1】
シングルゲートの双方向ＧａＮ ＦＥＴスイッチであって、並列に接続される第１のサブスイッチおよび第２のサブスイッチを備え、
前記第１のサブスイッチが、第１および第２の電源電極ならびに前記第１および第２の電源電極間の中央に位置するゲートを有するシングルゲートＧａＮ電界効果トランジスタ（ＦＥＴ）を備え、
前記第２のサブスイッチが、バックツーバック構成に接続されかつ共通ソースおよび共通ゲートを有する第１のＧａＮ ＦＥＴおよび第２のＧａＮ ＦＥＴを備え、
前記第１のサブスイッチの前記シングルゲートＧａＮ ＦＥＴの前記ゲートが前記第２のサブスイッチの前記第１および第２のバックツーバックＧａＮ ＦＥＴの前記共通ゲートに電気接続されて前記双方向ＧａＮ ＦＥＴスイッチの前記シングルゲートを形成する、双方向ＧａＮ ＦＥＴスイッチ。
【請求項2】
前記スイッチが基板に形成され、前記基板が前記シングルゲートに電気接続される、請求項１に記載の双方向ＧａＮ ＦＥＴスイッチ。
【請求項3】
前記スイッチが基板に形成され、前記基板が前記第２のサブスイッチの前記共通ソースに電気接続される、請求項１に記載の双方向ＧａＮ ＦＥＴスイッチ。
【請求項4】
少なくとも１つのフィールドプレートを更に備え、前記少なくとも１つのフィールドプレートが前記第２のサブスイッチの前記共通ソースに接続される、請求項１に記載の双方向ＧａＮ ＦＥＴスイッチ。
【請求項5】
前記第２のサブスイッチの前記共通ソースと前記シングルゲートとの間に保護回路網を更に備え、前記保護回路網が前記基板に電気接続されて、前記シングルゲートを過電圧から保護する、請求項２に記載の双方向ＧａＮ ＦＥＴスイッチ。
【請求項6】
前記スイッチが基板に形成され、前記基板がそれぞれのダイオードによって前記デバイスの前記電源電極に電気接続される、請求項１に記載の双方向ＧａＮ ＦＥＴスイッチ。
【請求項7】
各それぞれのダイオードと前記双方向ＧａＮ ＦＥＴスイッチの前記シングルゲートとの間に接続されて前記シングルゲートのために過電圧保護を提供するツェナーダイオードを更に備える、請求項６に記載の双方向ＧａＮ ＦＥＴスイッチ。
【請求項8】
前記スイッチが基板に形成され、前記第１および第２の電源電極と前記基板との間にそれぞれ接続される第１および第２のトランジスタに接続されるコンパレータを備える能動回路によって前記基板が前記デバイスの電源端子に電気接続され、前記コンパレータが、前記第１および第２の電源電極の電位を比較し、
低い方の電位を有する前記電源電極に対応する前記第１および第２のトランジスタの一方をオンにするように構成される、請求項１に記載の双方向ＧａＮ ＦＥＴスイッチ。
【請求項9】
前記スイッチが基板に形成され、前記基板がグランドに接続される、請求項１に記載の双方向ＧａＮ ＦＥＴスイッチ。
【請求項10】
前記スイッチが基板に形成され、前記シングルゲートとグランドとの間に電気接続される分圧器を更に備え、前記分圧器が前記基板に電気接続され、そのため前記基板が、前記シングルゲートの電位の何分の１かで前記シングルゲートの前記電位に従う電位を有する、請求項１に記載の双方向ＧａＮ ＦＥＴスイッチ。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、概してスイッチに関し、より詳細には双方向ＧａＮ電界効果トランジスタ（ＦＥＴ）スイッチに関する。
【背景技術】
【0002】
エンハンスメントモードＧａＮ ＦＥＴは本来双方向性である－すなわち、それは両方向に電流を導通させる。しかしながら、ＧａＮ ＦＥＴの電圧阻止能力は非対称的である－ドレインが高電圧を阻止できる一方で、ソースは低電圧を阻止できるだけである。
【0003】
米国特許第８，６０４，５１２号に開示されているような、デュアルゲートのバックツーバックＧａＮ ＦＥＴは、いずれの方向にも電流を導通させかつ高電圧を等しく阻止する能力を有する。しかしながら、デバイスを流れる電流は２つのゲートの下を流れなければならず（すなわち、電流は第１のＦＥＴのゲートおよび第２のＦＥＴのゲートの下を流れ）、不所望にもチャネル抵抗（ＲＤＳ（ＯＮ））を増加させることがある。
【0004】
米国特許第７，４６５，９９７号にシングルゲート双方向ＧａＮ ＦＥＴが開示されているが、このデバイスは浮遊基板を有しており、閾値電圧シフトおよび動的ＲＤＳ（ＯＮ）を生じさせることがある。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】米国特許第８６０４５１２号明細書
【特許文献2】米国特許第７４６５９９７号明細書
【発明の概要】
【発明が解決しようとする課題】
【0006】
したがって、基板がソース電位かゲート電位かにある（すなわち、浮遊していない）シングルゲート双方向ＧａＮ ＦＥＴを有することが望ましいであろう。
【課題を解決するための手段】
【0007】
本発明は、先行技術の上記の欠点を克服し、共通ソースの２つのバックツーバックＧａＮ ＦＥＴから形成される双方向デバイスと並列に単一のダイにシングルゲート双方向ＧａＮ ＦＥＴが集積されるデバイスを提供することによって上記した目的を達成する。シングルゲート双方向ＧａＮ ＦＥＴは集積回路ダイの領域の大部分を占有しており、そのため集積デバイスは、従来のシングルゲート双方向ＧａＮ ＦＥＴデバイスの上記の欠点なしでシングルゲートデバイスの低チャネル抵抗を有する。
【0008】
本明細書に記載される以上および他の好ましい特徴が、要素の実装および組合せの様々な新規な詳細を含め、ここで添付図面を参照しつつより詳細に記載され、特許請求の範囲に指摘されることになる。特定の方法および装置は単に例示として示されており、特許請求の範囲の限定としてではないことが理解されるべきである。当業者によって理解されるであろうが、本明細書における教示の原理および特徴は、特許請求の範囲から逸脱することなく様々な多数の実施形態に利用され得る。
【0009】
本開示の特徴、目的および利点は、図面と併せて以下に述べる詳細な説明からより明らかになるであろうが、図中、同様の参照符号は全体を通して対応するとみなされる。
【図面の簡単な説明】
【0010】
【図1】第１および第２のサブスイッチを含む、本発明の双方向エンハンスメントモードＧａＮスイッチの上面図である。
【図1A】第１のサブスイッチの上面図である。
【図1B】第２のサブスイッチの上面図である。
【図2】本発明の双方向エンハンスメントモードＧａＮスイッチの第１の実施形態の横断面図である。
【図3A】双方向エンハンスメントモードＧａＮスイッチの等価回路を示す図である。
【図3B】双方向エンハンスメントモードＧａＮスイッチの２つのサブスイッチの概略図である。
【図3C】双方向エンハンスメントモードＧａＮスイッチのブロック図である。
【図4】本発明の双方向エンハンスメントモードＧａＮスイッチの第２の実施形態の横断面図である。
【図5】本発明の双方向エンハンスメントモードＧａＮスイッチの第３の実施形態の横断面図である。
【図6】本発明の双方向エンハンスメントモードＧａＮスイッチの第４の実施形態の横断面図である。
【図7】本発明の双方向エンハンスメントモードＧａＮスイッチの第５の実施形態の横断面図である。
【図8】本発明の第６の実施形態に従う、双方向エンハンスメントモードＧａＮスイッチの第１のサブスイッチ、すなわちシングルゲートＧａＮ ＦＥＴの横断面図である。
【図9】本発明の第７の実施形態に従う、双方向エンハンスメントモードＧａＮスイッチの第１のサブスイッチ、すなわちシングルゲートＧａＮ ＦＥＴの横断面図である。
【図10】本発明の第８の実施形態に従う、双方向エンハンスメントモードＧａＮスイッチの第１のサブスイッチ、すなわちシングルゲートＧａＮ ＦＥＴの横断面図である。
【図11】２つのサブスイッチを異なるレイアウトで含む双方向エンハンスメントモードＧａＮスイッチの上面図である。
【図12】ゲート保護回路網を持つ双方向エンハンスメントモードＧａＮスイッチの横断面図である。
【図13】本発明の別の実施形態に従うゲート保護回路網を持つ双方向エンハンスメントモードＧａＮスイッチの横断面図である。
【発明を実施するための形態】
【0011】
以下の詳細な説明において、一定の実施形態が参照される。これらの実施形態は、当業者がそれらを実施することを可能にするのに十分に詳細に記載される。他の実施形態が利用され得ること、ならびに様々な構造的、論理的および電気的変更がなされ得ることが理解されるはずである。
【0012】
図１および図２は、本発明の第１の実施形態に従う２つのサブスイッチを含む双方向エンハンスメントモードＧａＮスイッチ１００の、それぞれ、上面図および横断面図を示す。図２は、図１におけるＣ１－Ｃ１に沿った横断面図である。図３Ａおよび図３Ｃは、それぞれ、双方向エンハンスメントモードＧａＮスイッチ１００の等価回路およびブロック図を示し、図３Ｂは、双方向エンハンスメントモードＧａＮスイッチ１００の２つのサブスイッチの概略図を示す。
【0013】
スイッチ１００は２つのサブスイッチ、すなわち第１および第２のサブスイッチ（それぞれ、サブスイッチ＃１および＃２）から形成される。サブスイッチ＃１がシングルゲートＧａＮ ＦＥＴから構成される一方で、サブスイッチ＃２は２つのバックツーバックＧａＮ ＦＥＴから構成される。サブスイッチ＃１およびサブスイッチ＃２は共に単一のデバイスに集積され、それによって、以下に更に完全に記載されるように、両方の利益を獲得する。図１を参照して、本発明の実際の実装例において、サブスイッチ＃１がダイ領域の大部分を占有する一方で、サブスイッチ＃２はダイ領域の僅かな割合だけを占める。
【0014】
スイッチ１００は、基板１１０、基板１１０上のＧａＮ層１２０、ＧａＮ層１２０上のＡｌＧａＮ層１３０、交互に配置されるサブ電極を有する第１のオーム電源電極１４０および第２のオーム電源電極１５０、第３のオーム電源電極１７０、ならびにゲート１６０を含む。第１のオーム電源電極１４０および第２のオーム電源電極１５０は、第１のサブスイッチのソース／ドレイン電極（電流フローの方向に応じて、Ｓ／ＤまたはＤ／Ｓ）としての役割をする。第１のオーム電源電極１４０および第２のオーム電源電極１５０は、第２のサブスイッチの２つのバックツーバック電界効果トランジスタ（ＦＥＴ）のソース／ドレイン電極（電流フローの方向に応じて、Ｓ／ＤまたはＤ／Ｓ）の役割もし、第３のオーム電源電極１７０は、第２のサブスイッチの２つのバックツーバックＦＥＴの共通ソース電極として動作する。
【0015】
第１のサブスイッチでは、ゲート１６０は、電圧阻止能力における対称性を達成するために第１および第２のオーム電源電極１４０、１５０から等距離だけ離間される。すなわち、ゲート１６０は、隣接する第１および第２のオーム電源電極１４０、１５０に対して中央に位置する。したがって、第１のサブスイッチは、いずれの方向（１４０から１５０への、または１５０から１４０への電流フロー）にも等しく高電圧を阻止できる。第２のサブスイッチも、バックツーバックＦＥＴにより、両方向に等しく高電圧を阻止できる。したがって、本発明のスイッチ１００は、いずれのオーム電源電極１４０、１５０がより高い電位にあるかにかかわらず同じ電圧を阻止できる双方向エンハンスメントモードＧａＮスイッチである。
【0016】
第１のサブスイッチでは、高電圧を電流フローの両方向に（１４０から１５０へ、または１５０から１４０へ）等しく阻止できるだけでなく、加えて、電流は有利にも１つのゲートの下だけを流れる。第１のサブスイッチがダイの大部分を占有するので、第１のサブスイッチを第２のスイッチと集積することによって、スイッチ１００のチャネル抵抗（ＲＤＳ（ＯＮ））は、バックツーバックＦＥＴだけを含む双方向スイッチと比較すると、有意に低減される。第３のオーム電源電極１７０は、第２のサブスイッチの共通ソース電極として、応用シナリオに応じて、浮遊させておかれても（図６に図示されるように）、またはゲート１６０を駆動する基準として使用されても、またはゲートを保護するためにツェナーダイオードもしくは他のゲート保護回路に接続されてもよい。第１のサブスイッチを第２のサブスイッチと集積することによって、スイッチ１００は、両方のサブスイッチの利点、すなわち低減されたチャネル抵抗およびゲート１６０を駆動する基準を有する。
【0017】
図２、第１の実施形態を参照すると、本発明のデバイスは４つの端子：ゲート１６０、Ｄ／Ｓ１４０、Ｓ／Ｄ１５０およびソース１７０を有する。フィールドプレート１８０（フィールドプレート１８１および１８２を備える）ならびに基板１１０がサブスイッチ＃２のソース１７０に電気的に短絡される。サブスイッチ＃１のオーム電源電極１４０とオーム電源電極１５０との間のチャネルに沿って、ゲートが１つだけある。したがって、ダイの大部分を占有する、サブスイッチ＃１のチャネル抵抗は、２つのゲートを有するデバイスと比較すると、低減される。
【0018】
図３Ａに図示されるように、第１および第２のサブスイッチは等価回路において並列に接続される。図３Ｂの上部は、図１に標記されるような経路Ｐ１－Ｐ２に沿った第１のサブスイッチの概略図であり、第１のオーム電源電極１４０と第２のオーム電源電極１５０との間で、第１のサブスイッチが、電流フローの方向に応じて、ソース－ゲート－ドレインまたはドレイン－ゲート－ソース構成を有することを図示する。図３Ｂの下部は、図１に標記されるような経路Ｐ３－Ｐ４に沿った第２のサブスイッチの概略図であり、第２のサブスイッチが第１のオーム電源電極１４０と第２のオーム電源電極１５０との間でドレイン－ゲート－ソース－ゲート－ドレイン構成、すなわち共通ソースのバックツーバックＦＥＴを有することを図示する。
【0019】
図４は、本発明の双方向エンハンスメントモードＧａＮスイッチの第２の実施形態の横断面図を示す。スイッチ２００は４つの端子：ゲート１６０、Ｄ／Ｓ１４０、Ｓ／Ｄ１５０およびソース１７０を有する。フィールドプレート１８０（フィールドプレート１８１および１８２）はサブスイッチ＃２のソース１７０に短絡される。
【0020】
図５は、本発明の双方向エンハンスメントモードＧａＮスイッチの第３の実施形態の横断面図を示す。スイッチ３００は４つの端子：ゲート１６０、Ｄ／Ｓ１４０、Ｓ／Ｄ１５０およびソース１７０を有する。フィールドプレート１８０はゲート１６０に短絡される。基板１１０はサブスイッチ＃２のソース１７０に短絡される。
【0021】
図６は、本発明の双方向エンハンスメントモードＧａＮスイッチの第４の実施形態４００の横断面図を示す。スイッチ４００は３つの端子：Ｄ／Ｓ１４０、Ｓ／Ｄ１５０およびゲート１６０を有する。ソース１７０は浮遊している。
【0022】
図７は、本発明の第５の実施形態に従う双方向エンハンスメントモードＧａＮスイッチ５００の横断面図を示す。スイッチ５００は、図５に図示されるスイッチ３００に類似しているが、但しスイッチ５００では、ゲート１６０を過電圧によって生じる損傷から保護するためにゲート１６０とソース１７０との間にツェナーダイオード１９１（または他の適切なゲート保護回路網）が加えられる。ゲートが過電圧を受けると、ツェナーダイオード１９１が破壊してゲート１６０を保護する。
【0023】
図８は、本発明の第６の実施形態に従う第１のサブスイッチ６００の横断面図を示す。スイッチ６００はスイッチ４００の第１のサブスイッチに類似しているが、但しサブスイッチ６００では、ゲート１６０と基板１１０との間に接続されるツェナーダイオード１９２（または任意の他の適切なゲート保護回路網）がゲート１６０を過電圧によって生じる損傷から保護する。
【0024】
図９は、本発明の第７の実施形態に従う第１のサブスイッチ７００の横断面図を示す。サブスイッチ７００はサブスイッチ６００に類似しているが、但しサブスイッチ７００では、基板１１０が、ダイオード１９２のような受動素子によってオーム電源電極１４０、１５０のいずれかの低い方の電位に接続される。
【0025】
図１０は、本発明の第８の実施形態に従う第１のサブスイッチ８００の横断面図を示す。サブスイッチ８００はサブスイッチ６００に類似しているが、但しサブスイッチ８００では、基板１１０が、能動回路の使用によって、オーム電源電極１４０、１５０の低電位の方に接続される。図１０に図示されるように、スイッチ８００はトランジスタ１９４、１９５およびコンパレータ１９６を更に含む。トランジスタ１９４は、トランジスタ１９４のゲートがオンにされるとオーム電源電極１４０に基板１１０を接続する。トランジスタ１９５は、トランジスタ１９５のゲートがオンにされるとオーム電源電極１５０に基板１１０を接続する。コンパレータ１９６は、オーム電源電極１４０および１５０、ならびにトランジスタ１９４および１９５のゲートに電気接続されて、電極１４０、１５０の電位に従って第１および第２のトランジスタを制御する。コンパレータ１９６は、オーム電源電極１４０および１５０の電位を比較してオーム電源電極１４０および１５０のいずれの方が低い電位を有するかを判定し、そしてオーム電源電極１４０および１５０の判定された低電位の方に従ってトランジスタ１９４またはトランジスタ１９５をオンにし、かつ他方のトランジスタ１９４または１９５をオフにする。したがって、基板１１０は、オーム電源電極１４０および１５０の低電位の方に電気接続される。
【0026】
図１１は、本発明の別の実施形態に従う２つのサブスイッチを含む双方向エンハンスメントモードＧａＮスイッチ９００の上面図を示す。スイッチ１００に類似して、スイッチ９００は２つのサブスイッチ、すなわち第１および第２のサブスイッチ（それぞれ、サブスイッチ＃１および＃２）を含む。しかしながら、スイッチ９００は、スイッチ１００と比較して異なるレイアウトを有する。例えば、スイッチ９００の共通ソース１７０は、スイッチ１００においてデバイスの４つの側を占有する代わりに、デバイスの１つの側にある。それらのレイアウトの相違にもかかわらず、スイッチ９００は、スイッチ１００と同じ等価回路（図３Ａ）および同じブロック図（図３Ｂ）を有する。
【0027】
図１２は、図６に図示される双方向エンハンスメントモードＧａＮスイッチ４００に類似している双方向エンハンスメントモードＧａＮスイッチの横断面図であり、一定の相違が下記される。図１２において、ゲート１６０は、２つの／デュアルツェナーダイオード２０１または他の保護デバイスによって過電圧から保護されており、その各個がゲート１６０と第１のオーム電源電極１４０との間またはゲート１６０と第２のオーム電源電極１５０との間にある。デバイスの破壊電圧を上昇させるために、双方向スイッチの破壊電圧以上である高破壊電圧のダイオード２０２が２つのツェナーダイオード２０１と直列に接続される。ｐｎダイオードと比較して、その低順電圧降下、高破壊電圧、およびＧａＮデバイスプラットフォームへのより容易な集積のためにショットキーダイオードが好ましい。ダイオード２０１の代わりに高電圧ＧａＮ ＦＥＴを用いることができる。第１のサブスイッチの各ドレイン－ゲートまたはソース－ゲート経路における２つのバックツーバックダイオード２０１、２０２は集積する、コパッケージする、および／または外付けであることができる。第３のオーム電源電極１７０（共通ソース電極）は、図６におけるように浮遊している。
【0028】
図１３は、図６に図示される双方向エンハンスメントモードＧａＮスイッチ４００に類似の双方向エンハンスメントモードＧａＮスイッチの横断面図であり、一定の相違が下記される。ゲート１６０は、ゲート１６０と第１のオーム電源電極１４０との間およびゲート１６０と第２のオーム電源電極１５０との間に接続される２つの並列高電圧ダイオード２０４と直列に接続されるツェナーダイオード２０３によって過電圧から保護される。再び、ショットキーダイオードが好ましい。過電圧保護は高電圧ＧａＮ ＦＥＴによって提供されてもよい。第１のサブスイッチの各ドレイン－ゲートまたはソース－ゲート経路における２つのバックツーバックダイオードは集積する、コパッケージする、および／または外付けであることができる。
【0029】
【0030】
図１５は、図６に図示される双方向エンハンスメントモードＧａＮスイッチ４００の第１のサブスイッチに類似しているが、但し図１５においては、基板１１０がゲート１６０に電気的に短絡されるよりもむしろ、電気的に接地される、第１のサブスイッチの横断面図である。
【0031】
図１６は、図６に図示される双方向エンハンスメントモードＧａＮスイッチ４００の第１のサブスイッチに類似しているが、但し図１６においては、基板１１０の電位が分圧器２０５を通して低く制御された電圧においてゲート１６０に従う、第１のサブスイッチの横断面図である。これは、さもなければデバイスがオフになるとオーム電源電極１４０とオーム電源電極１５０との間の高オフ状態リークを生じさせ得る高Ｖｇｄの故障条件中のバッファにおける正孔注入および捕獲を最小限に抑える。
【0032】
上の説明および図面は、単に本明細書に記載される特徴および利点を達成する、具体的な実施形態の例示であると考えられるはずである。具体的なプロセス条件の変更および置換を行うことができる。したがって、本発明の実施形態は、以上の説明および図面によって限定されるとは考えられない。
【符号の説明】
【0033】
１００ 双方向エンハンスメントモードＧａＮスイッチ
１１０ 基板
１２０ ＧａＮ層
１３０ ＡｌＧａＮ層
１４０ 第１のオーム電源電極
１５０ 第２のオーム電源電極
１６０ ゲート
１７０ 第３のオーム電源電極
１８０ フィールドプレート
１８１ フィールドプレート
１８２ フィールドプレート
１９１ ツェナーダイオード
１９２ ダイオード
１９４ トランジスタ
１９５ トランジスタ
１９６ コンパレータ
２００ 双方向エンハンスメントモードＧａＮスイッチ
２０１ ツェナーダイオード
２０２ ダイオード
２０３ ツェナーダイオード
２０４ 高電圧ダイオード
２０５ 分圧器
３００ 双方向エンハンスメントモードＧａＮスイッチ
４００ 双方向エンハンスメントモードＧａＮスイッチ
５００ 双方向エンハンスメントモードＧａＮスイッチ
６００ 第１のサブスイッチ
７００ 第１のサブスイッチ
８００ 第１のサブスイッチ
９００ 双方向エンハンスメントモードＧａＮスイッチ
１１０ 基板
１２０ ＧａＮ層
１３０ ＡｌＧａＮ層
１４０ 第１のオーム電源電極
１５０ 第２のオーム電源電極
１６０ ゲート
１７０ 第３のオーム電源電極
１８０ フィールドプレート
１８１ フィールドプレート
１８２ フィールドプレート
１９１ ツェナーダイオード
１９２ ダイオード
１９４ トランジスタ
１９５ トランジスタ
１９６ コンパレータ
２００ 双方向エンハンスメントモードＧａＮスイッチ
２０１ ツェナーダイオード
２０２ ダイオード
２０３ ツェナーダイオード
２０４ 高電圧ダイオード
２０５ 分圧器
３００ 双方向エンハンスメントモードＧａＮスイッチ
４００ 双方向エンハンスメントモードＧａＮスイッチ
５００ 双方向エンハンスメントモードＧａＮスイッチ
６００ 第１のサブスイッチ
７００ 第１のサブスイッチ
８００ 第１のサブスイッチ
９００ 双方向エンハンスメントモードＧａＮスイッチ
【図1】
【図1A】
【図1B】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【国際調査報告】