特表 2024-536563 マルチダイスタッキングにおける積層インダクタ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2024-10-04

(54)【発明の名称】マルチダイスタッキングにおける積層インダクタ

(51)【国際特許分類】

   H01L 25/00 20060101AFI20240927BHJP

【ＦＩ】

H01L25/00 B

【審査請求】未請求

【予備審査請求】未請求

(21)【出願番号】P 2024523422

(86)(22)【出願日】2022-10-17

(85)【翻訳文提出日】2024-06-18

(86)【国際出願番号】 US2022078231

(87)【国際公開番号】W WO2023069912

(87)【国際公開日】2023-04-27

(31)【優先権主張番号】63/262,733

(32)【優先日】2021-10-19

(33)【優先権主張国・地域又は機関】US

(81)【指定国・地域】

(71)【出願人】

【識別番号】518065991

【氏名又は名称】アデイア セミコンダクター ボンディング テクノロジーズ インコーポレイテッド

(74)【代理人】

【識別番号】100103610

【弁理士】

【氏名又は名称】▲吉▼田 和彦

(74)【代理人】

【識別番号】100109070

【弁理士】

【氏名又は名称】須田 洋之

(74)【代理人】

【識別番号】100119013

【弁理士】

【氏名又は名称】山崎 一夫

(74)【代理人】

【識別番号】100130937

【弁理士】

【氏名又は名称】山本 泰史

(74)【代理人】

【識別番号】100144451

【弁理士】

【氏名又は名称】鈴木 博子

(74)【代理人】

【識別番号】100168871

【弁理士】

【氏名又は名称】岩上 健

(72)【発明者】

【氏名】ガオ ギリアン

(72)【発明者】

【氏名】ファウンテン ガイウス ギルマン ジュニア

(72)【発明者】

【氏名】ハーバ ベルガセム

(72)【発明者】

【氏名】カトカー ラジェシュ

(57)【要約】

積層電磁コイルを有するマイクロ電子デバイスを開示する。１つの例では、マイクロ電子デバイスが、第１の半導体素子と、第１の半導体素子上に配置された第２の半導体素子とを含むことができる。マイクロ電子デバイスは、電磁コイルを含むこともできる。電磁コイルの第１の部分及び電磁コイルの第２の部分は、第１の半導体素子によって離間することができる。第１の半導体素子を貫通する第１の導電性ビアが、電磁コイルの第１及び第２の部分を接続することができる。このようなマイクロ電子デバイスを形成する方法も開示する。
【選択図】 図１

【特許請求の範囲】

【請求項1】

マイクロ電子デバイスであって、
第１の基板を有する第１の半導体素子と、
前記第１の半導体素子上に配置された、第２の基板を有する第２の半導体素子と、
電磁コイルと、
を備え、前記電磁コイルの第１の部分及び前記電磁コイルの第２の部分が少なくとも前記第１の半導体素子の前記第１の基板によって離間し、前記第１の半導体素子を貫通する第１の導電性ビアが前記電磁コイルの前記第１及び第２の部分を接続する、
マイクロ電子デバイス。

【請求項2】

前記電磁コイルは、インダクタとして動作するように構成される、
請求項１に記載のマイクロ電子デバイス。

【請求項3】

前記電磁コイルは、単巻変圧器として動作するように構成される、
請求項１に記載のマイクロ電子デバイス。

【請求項4】

前記電磁コイルは、変圧器の一部として動作するように構成される、
請求項１に記載のマイクロ電子デバイス。

【請求項5】

前記第２の半導体素子は、介在接着剤を使用せずに前記第１の半導体素子に直接結合される、
請求項１に記載のマイクロ電子デバイス。

【請求項6】

前記第１及び第２の半導体素子間の界面が、導体－導体及び誘電体－誘電体ダイレクトボンドを含む、
請求項１に記載のマイクロ電子デバイス。

【請求項7】

前記電磁コイルの前記第１の部分は、前記第１の半導体素子に関連するバックエンド（ＢＥＯＬ）層に配置される、
請求項１に記載のマイクロ電子デバイス。

【請求項8】

前記電磁コイルの前記第１の部分は、前記第１の半導体素子に関連するバックエンド（ＢＥＯＬ）層の最も外側の金属化層に配置される、
請求項１に記載のマイクロ電子デバイス。

【請求項9】

前記第１の半導体素子は、前記第１の基板の表面上に配置され、前記電磁コイルの前記第１の部分は、前記基板の前記表面上の金属化層に配置される、
請求項１に記載のマイクロ電子デバイス。

【請求項10】

前記電磁コイルの前記第１の部分は、前記第１の半導体素子の関連するＢＥＯＬ層を外部基板に結合する第１の結合層に配置される、
請求項１に記載のマイクロ電子デバイス。

【請求項11】

前記第１の半導体素子の前記関連するＢＥＯＬ層は、介在接着剤を使用せずに前記外部基板に直接結合される、
請求項１０に記載のマイクロ電子デバイス。

【請求項12】

前記第１の結合層は接着剤を含む、
請求項１０に記載のマイクロ電子デバイス。

【請求項13】

前記電磁コイルの前記第１の部分は矩形の螺旋状巻線を有する、
請求項１に記載のマイクロ電子デバイス。

【請求項14】

前記電磁コイルの前記第２の部分は、前記第２の半導体素子に関連するバックエンド（ＢＥＯＬ）層に配置される、
請求項１に記載のマイクロ電子デバイス。

【請求項15】

前記電磁コイルの前記第２の部分は、前記第２の半導体素子に関連するバックエンド（ＢＥＯＬ）層の最も外側の金属化層に配置される、
請求項１に記載のマイクロ電子デバイス。

【請求項16】

前記第２の半導体素子は、前記第１の半導体素子の表面上に配置され、前記電磁コイルの前記第２の部分は、前記第１の半導体素子の前記表面上の金属化層に配置される、
請求項１に記載のマイクロ電子デバイス。

【請求項17】

前記電磁コイルの前記第２の部分は、前記第２の半導体素子の関連するＢＥＯＬ層を前記第１の半導体素子に結合する第２の結合層に配置される、
請求項１に記載のマイクロ電子デバイス。

【請求項18】

前記第２の半導体素子の前記関連するＢＥＯＬ層は、介在接着剤を使用せずに前記第１の半導体素子に直接結合される、
請求項１７に記載のマイクロ電子デバイス。

【請求項19】

前記第２の結合層は接着剤を含む、
請求項１７に記載のマイクロ電子デバイス。

【請求項20】

前記電磁コイルの前記第２の部分は矩形の螺旋状巻線を有する、
請求項１に記載のマイクロ電子デバイス。

【請求項21】

前記第２の半導体素子上に配置された第３の半導体素子をさらに備え、前記電磁コイルの第３の部分が少なくとも前記第２の半導体素子の前記第２の基板によって前記電磁コイルの前記第２の部分から離間し、前記第２の半導体素子を貫通する第２の導電性ビアが前記電磁コイルの前記第２及び第３の部分を接続する、
請求項１に記載のマイクロ電子デバイス。

【請求項22】

前記第１の半導体素子は集積デバイスダイを含む、
請求項１に記載のマイクロ電子デバイス。

【請求項23】

前記第２の半導体素子は集積デバイスダイを含む、
請求項１に記載のマイクロ電子デバイス。

【請求項24】

前記電磁コイルは金属ワイヤを含み、該金属ワイヤの最小直径は少なくとも０．５μｍである、
請求項１に記載のマイクロ電子デバイス。

【請求項25】

前記電磁コイルの前記第１及び第２の部分間に、電気接地に接続されるように構成された金属化層が配置される、
請求項１に記載のマイクロ電子デバイス。

【請求項26】

前記電磁コイルは、電気的接続のために構成された少なくとも３つのアクセスポイントを含む、
請求項１に記載のマイクロ電子デバイス。

【請求項27】

前記電磁コイルは、単巻変圧器として動作するように構成される、
請求項２６に記載のマイクロ電子デバイス。

【請求項28】

さらなる電磁コイルをさらに備える、
請求項１に記載のマイクロ電子デバイス。

【請求項29】

前記電磁コイル及び前記さらなる電磁コイルは、変圧器として動作するように構成される、
請求項２８に記載のマイクロ電子デバイス。

【請求項30】

前記さらなる電磁コイルの２つの部分が前記半導体素子の少なくとも１つの基板によって離間する、
請求項２８に記載のマイクロ電子デバイス。

【請求項31】

前記さらなる電磁コイルの一部が、前記半導体素子のうちの１つに関連するバックエンド（ＢＥＯＬ）層に配置される、
請求項２８に記載のマイクロ電子デバイス。

【請求項32】

前記さらなる電磁コイルの一部が、前記半導体素子のうちの１つに関連するバックエンド（ＢＥＯＬ）層の最も外側の金属化層に配置される、
請求項２８に記載のマイクロ電子デバイス。

【請求項33】

前記さらなる電磁コイルの一部が、前記半導体素子間の結合層に配置される、
請求項２８に記載のマイクロ電子デバイス。

【請求項34】

前記さらなる電磁コイルの一部が矩形の螺旋状巻線を有する、
請求項２８に記載のマイクロ電子デバイス。

【請求項35】

前記さらなる電磁コイルは金属ワイヤを含み、該金属ワイヤの最小直径は少なくとも０．５μｍである、
請求項２８に記載のマイクロ電子デバイス。

【請求項36】

マイクロ電子デバイスであって、
第１の基板を有する第１の半導体素子と、
前記第１の半導体素子上に配置された、第２の基板を有する第２の半導体素子と、
前記第１の半導体素子の前記第１の基板に隣接する第１の電磁コイルと、
前記第２の半導体素子の前記第２の基板に隣接する第２の電磁コイルと、
を備え、
前記第１の電磁コイル及び前記第２の電磁コイルは、少なくとも前記第１の半導体素子の前記第１の基板によって離間し、
前記第１の電磁コイル及び前記第２の電磁コイルの少なくとも一方が、直接結合のために構成された層に配置される、
マイクロ電子デバイス。

【請求項37】

前記第１の電磁コイルは、前記第１の半導体素子の関連するＢＥＯＬ層を外部基板に直接結合する第１の結合層に配置される、
請求項３６に記載のマイクロ電子デバイス。

【請求項38】

前記第１の半導体素子の前記関連するＢＥＯＬ層は、介在接着剤を使用せずに前記外部基板に直接結合される、
請求項３７に記載のマイクロ電子デバイス。

【請求項39】

前記第２の電磁コイルは、前記第２の半導体素子の関連するＢＥＯＬ層を前記第１の半導体素子に直接結合する第２の結合層に配置される、
請求項３７に記載のマイクロ電子デバイス。

【請求項40】

前記第２の電磁コイルは、前記第２の半導体素子に関連するバックエンド（ＢＥＯＬ）層に配置される、
請求項３７に記載のマイクロ電子デバイス。

【請求項41】

前記第２の電磁コイルは、前記第２の半導体素子に関連するバックエンド（ＢＥＯＬ）層の最も外側の金属化層に配置される、
請求項３７に記載のマイクロ電子デバイス。

【請求項42】

前記第１の電磁コイルは矩形の螺旋状巻線を有する、
請求項３６に記載のマイクロ電子デバイス。

【請求項43】

前記第２の電磁コイルは、前記第２の半導体素子の関連するＢＥＯＬ層を前記第１の半導体素子に直接結合する結合層に配置される、
請求項３６に記載のマイクロ電子デバイス。

【請求項44】

前記第２の半導体素子の前記関連するＢＥＯＬ層は、介在接着剤を使用せずに前記第１の半導体素子に直接結合される、
請求項４３に記載のマイクロ電子デバイス。

【請求項45】

前記第１の電磁コイルは、介在接着剤を使用せずに前記第１の半導体素子の関連するＢＥＯＬ層を外部基板に直接結合する層に配置される、
請求項４３に記載のマイクロ電子デバイス。

【請求項46】

前記第１の電磁コイルは、前記第１の半導体素子に関連するバックエンド（ＢＥＯＬ）層に配置される、
請求項４３に記載のマイクロ電子デバイス。

【請求項47】

前記第１の電磁コイルは、前記第１の半導体素子に関連するバックエンド（ＢＥＯＬ）層の最も外側の金属化層に配置される、
請求項４３に記載のマイクロ電子デバイス。

【請求項48】

前記第２の電磁コイルは矩形の螺旋状巻線を有する、
請求項３６に記載のマイクロ電子デバイス。

【請求項49】

前記第１の半導体素子は集積デバイスダイを含む、
請求項３６に記載のマイクロ電子デバイス。

【請求項50】

前記第２の半導体素子は集積デバイスダイを含む、
請求項３６に記載のマイクロ電子デバイス。

【請求項51】

前記第１の電磁コイルは金属ワイヤを含み、該金属ワイヤの最小直径は少なくとも０．５μｍである、
請求項３６に記載のマイクロ電子デバイス。

【請求項52】

前記第２の電磁コイルは金属ワイヤを含み、該金属ワイヤの最小直径は少なくとも０．５μｍである、
請求項３６に記載のマイクロ電子デバイス。

【請求項53】

前記第１の電磁コイル及び前記第２の電磁コイルは、変圧器として動作するように構成される、
請求項３６に記載のマイクロ電子デバイス。

【請求項54】

マイクロ電子デバイスを形成する方法であって、
第１の半導体素子と、該第１の半導体素子に隣接する第１のコイル状構造とを準備し、前記第１の半導体素子を第１の導電性ビアが貫通するようにすることと、
第２の半導体素子と、該第２の半導体素子に隣接する第２のコイル状構造とを準備することと、
前記第１のコイル状構造及び前記第２のコイル状構造が前記第１の導電性ビアによって接続されるように前記第２の半導体素子を前記第１の半導体素子に結合し、前記第１のコイル状構造及び前記第２のコイル状構造が前記第１の半導体素子によって離間するようにすることと、
を含む方法。

【請求項55】

前記第２の半導体素子は、介在接着剤を使用せずに前記第１の半導体素子に直接結合される、
請求項５４に記載のマイクロ電子デバイス。

【発明の詳細な説明】

【技術分野】

【0001】

〔関連出願との相互参照〕
本特許出願は、２０２１年１０月１９日に出願された米国仮特許出願第６３／２６２，７３３号の利益を主張するものであり、この文献の内容はその全体が全ての目的で引用により本明細書に組み入れられる。

【0002】

本分野は、集積受動部品（ｉｎｔｅｇｒａｔｅｄ ｐａｓｓｉｖｅ ｃｏｍｐｏｎｅｎｔｓ）を含むマイクロエレクトロニクスに関する。

【背景技術】

【0003】

電子システムでは、コンデンサ、抵抗器及びインダクタなどの受動電子部品が重要な役割を果たす。例えば、受動部品は信号の変換に役立ち、システム内の能動素子の性能を向上させる。

【発明の概要】

【発明が解決しようとする課題】

【0004】

しかしながら、受動部品の使用時には、消費電力及び望ましくない結合を抑えることが必要な場合がある。さらに、受動電子部品のオンチップ集積では、形状又は配線設計の制約に直面することもある。従って、集積電子システムにおける受動電子部品の設計を改善することが継続的に必要とされている。

【0005】

以下、限定ではなく一例として示す図面を参照しながら具体的な実装について説明する。

【図面の簡単な説明】

【0006】

【図1】複数の積層半導体素子を含むマイクロ電子デバイスに埋め込まれた電磁コイルの実施形態例の概略的断面図である。

【図2】複数の積層半導体素子を含むマイクロ電子デバイスに埋め込まれた電磁コイルの別の実施形態例の概略的断面図である。

【図3】複数の積層半導体素子を含むマイクロ電子デバイスに埋め込まれた電磁コイルの別の実施形態例を示す概略的断面図である。

【図4】図１に示す複数の積層半導体素子を含むマイクロ電子デバイスに埋め込まれた単巻変圧器の、説明を容易にするために単巻変圧器コイルを取り囲む構造の一部を除去した概略的斜視図である。

【図5】複数の積層半導体素子を含むマイクロ電子デバイスに埋め込まれた一次電磁コイル及び二次電磁コイルで形成された変圧器の概略的斜視図である。

【図6】３つの積層半導体素子を含むマイクロ電子デバイスに埋め込まれた直列配列及び並列配列の２つの電磁コイルの実施形態例の概略的断面図である。

【図7】複数（例えば、４つ）の積層半導体素子を含むマイクロ電子デバイスに埋め込まれた電磁コイルの実施形態例の、隣接するコイル間の距離及びコイル金属線の厚みを示す概略的断面図である。

【図8】単一の半導体素子に埋め込まれた電磁コイルの実施形態例の、隣接するコイル間の距離及びコイル金属線の厚みを示す概略的断面図である。

【発明を実施するための形態】

【0007】

集積回路技術で使用されるオンチップインダクタ又は電磁コイルは、能動素子のバックエンド（ｂａｃｋ ｅｎｄ ｏｆ ｌｉｎｅ：ＢＥＯＬ）層内に作製することができる。このようなインダクタ及び／又は電磁コイルは、例えば約０．２μｍの厚みの金属線などの細い金属線で形成することができる。さらに、このようなインダクタでは各コイル部分が単一のＢＥＯＬ層内に形成されるので、隣接するコイル部分間の距離が非常に小さい。従って、このようなインダクタは、細い金属線に起因して電気抵抗が高く、コイル部分が互いに密集しているためコイル部分間の自己容量結合、すなわちいわゆる寄生容量が高いことにより、効率が低くなってしまうことがある。従って、改善されたオンチップインダクタの設計が継続的に必要とされている。

【0008】

高Ｑ値（品質係数）、低抵抗及び／又は低自己結合容量を達成できる集積インダクタ又は電磁コイルを含むマイクロエレクトロニクスを開示する。１つの実施形態では、積層チップの複数のバックエンド（ＢＥＯＬ）層に、例えば垂直方向にわたる電磁コイルを開示する。例えば、マイクロエレクトロニクスシステムは、少なくとも２つのチップ又は半導体素子に埋め込まれた電磁コイルを含むことができ、少なくとも１つの半導体素子、又はチップの半導体基板は、電磁コイルの隣接する２つのコイル部分間に配置される。本開示の文脈では、バックエンド（ＢＥＯＬ）層が、電気的フィーチャをもたらす１又は２以上の導電材料層を含むことができるとともに、導電性フィーチャを絶縁する１又は２以上の誘電材料層をさらに含むことができる。いくつかの実施形態では、ＢＥＯＬ層を、コイル部分が埋め込まれた最外層（又は最外層に近い層）を含むウェハ製造の一部として製造することができる。いくつかの実施形態では、ウェハ製造で形成されるＢＥＯＬ層がコイル部分を含まず、コイル部分を配線層（ｒｏｕｔｉｎｇ ｌａｙｅｒ）又は結合層（ｂｏｎｄｉｎｇ ｌａｙｅｒ）の一部として後で追加することもできる。従って、様々な実施形態では、（単複の）コイル部分をいずれかの好適な金属化層又は配線層に埋め込むことができる。（単複の）ＢＥＯＬ層の誘電材料は、酸化シリコン、窒化シリコン、酸窒化シリコン、酸炭窒化シリコンなどの無機誘電体を含むことができる。

【0009】

図を参照すると、図１は、第１の半導体素子１０、第２の半導体素子２０及び第３の半導体素子３０を含む複数（例えば、３つ）の積層半導体素子（例えば、ダイ／チップ）を有するマイクロ電子デバイス例１の概略的断面図である。図１に示すように、インダクタ又は電磁コイル１０１は、第１のＢＥＯＬ層１６、第２のＢＥＯＬ層２６及び第３のＢＥＯＬ層３６内にそれぞれ配置された第１の金属コイル部分１２、第２の金属コイル部分２２及び第３の金属コイル部分３２を有し、これらのＢＥＯＬ層は、第１の半導体素子１０、第２の半導体素子２０及び第３の半導体素子３０のそれぞれの半導体基板１８、２８、３８（本明細書では半導体基板層とも呼ぶ）上に配置される。半導体基板１８、２８、３８は、シリコンなどのいずれかの好適なタイプの半導体を含むことができ、半導体素子１０、２０、３０の能動側にはデバイス（例えば、能動回路）をパターニングすることができる。本明細書に示す様々な実施形態はスタック内に３つの半導体素子を含んでいるが、スタック内にはいずれかの好適な数（例えば、２つ、４つ又は５つ以上）の半導体素子を設けることができる。

【0010】

図１では、スタックの最下部に配置された第１の半導体素子１０が、半導体素子１０の表側すなわち活性側（ａｃｔｉｖｅ ｓｉｄｅ）に、第１の半導体基板層１８上に配置されたＢＥＯＬ層１６を有し、ＢＥＯＬ層１６には第１のコイルフィーチャ１２が配置される。スタックの真ん中に挟まれた第２の半導体素子２０は、半導体素子２０の表側に、第２の半導体基板層２８上に配置されたＢＥＯＬ層２６を有し、第２のＢＥＯＬ層２６には第２のコイルフィーチャ２２が配置される。スタックの最上部に配置された第３の半導体素子３０は、半導体素子３０の表側に、第３の半導体基板層３８上に配置されたＢＥＯＬ層３６を有することができ、第３のＢＥＯＬ層３６には第３のコイルフィーチャ３２が配置される。

【0011】

第２の半導体素子２０は、素子の表側に、第２のＢＥＯＬ層２６上に配置された結合層２５をさらに含む。様々な実施形態では、結合層２５が、例えばＢＥＯＬ層２６の最外層などの、第２のＢＥＯＬ層２６の一部であることができる。結合層２５は、第１の半導体素子１０の第１の基板層１８に直接結合して結合界面２３を形成することができる。結合層２５は、導電性コンタクトフィーチャと、導電性コンタクトフィーチャを取り囲む非導電性フィールド領域（ｎｏｎｃｏｎｄｕｃｔｉｖｅ ｆｉｅｌｄ ｒｅｇｉｏｎｓ）とを有することができる。結合層２５の各非導電性フィールド領域は、基板１８の非導電性領域の、基板の半導体材料又は基板上の非導電性結合層（図示せず）のいずれかに直接結合することができる。導電性コンタクトフィーチャは、基板１８の対応する導電性フィーチャに直接結合することができる。

【0012】

同様に、第３の半導体素子３０は、第３の素子３０の表側に、第３のＢＥＯＬ層３６上に配置された結合層３５をさらに含む。結合層３５は、第２の半導体素子２０の第２の半導体基板２８に直接結合して結合界面３３を形成することができる。結合層３５は、導電性コンタクトフィーチャと、導電性コンタクトフィーチャを取り囲む非導電性フィールド領域とを有することができ、結合層３５の各非導電性フィールド領域は、基板２８の非導電性領域の、基板の半導体材料又は基板上の非導電性結合層（図示せず）のいずれかに直接結合することができる。導電性コンタクトフィーチャは、基板２８の対応する導電性フィーチャに直接結合することができる。図１には、各半導体素子１０、２０、３０の裏面の金属化層を明確に示していないが、各素子の表側すなわち活性側には多層ＢＥＯＬ金属化物が形成される一方で、素子の裏面にも１又は２以上の金属化層を形成することができると理解される。また、裏面の（単複の）金属化層上には結合層を形成することができ、或いは裏面の上部金属化層が、真上に配置された半導体素子の結合層に直接結合する用意がある金属コンタクト機能を取り囲む誘電材料を有する結合層であることもできる。さらに、図１には素子の活性側を下向きに示しているが、半導体素子は、いずれかの半導体素子の活性側が上向き又は下向きになるようにいずれかの好適な形で配向することができると理解されたい。

【0013】

図１に示すように、断面図で示す複数の金属線を有する電磁コイル１０１の第１のコイル部分１２と、やはり断面図で示す複数の金属線を有する電磁コイル１０１の第２のコイル部分２２は、ほぼ第１の半導体素子１０の厚みだけ離間することができる。例えば、第１のコイル部分１２及び第２のコイル部分２２は、第１の半導体素子１０の厚み＋第２の半導体素子２０の結合層２５の厚みだけ離間することができる。いくつかの実施形態では、結合層２５の厚みが第１の基板１８の厚みよりも実質的に小さいことができる。基板貫通ビア（ｔｈｒｏｕｇｈ ｓｕｂｓｔｒａｔｅ ｖｉａ：ＴＳＶ）として形成できる第１の半導体素子１０を貫通する導電性ビア１４が、電磁コイル１０１の第１のコイル部分１２を第２のコイル部分２２に接続する。導電性ビア１４と第２のコイル部分２２との間の電気的接続は、第１の半導体素子１０が結合界面２３に沿って第２の半導体２０に直接結合されることによって行うことができる。

【0014】

同様に、第２のコイル部分２２及び第３のコイル部分３２は、ほぼ第２の半導体素子２０の厚みだけ離間することができる。基板貫通ビア（ＴＳＶ）として形成できる第２の半導体２０を貫通する導電性ビア２４が、電磁コイル１０１の第２のコイル部分２２を第３のコイル部分３２に接続する。導電性ビア２４と第３のコイル部分３２との間の電気的接続は、第２の半導体素子２０が結合界面３３に沿って第３の半導体３０に直接結合されることによって行うことができる。導電性ビア３４は、第２の半導体素子２０及び第１の半導体素子１０を貫通して半導体素子１０の下面まで延びることができる。導電性ビア３４は、半導体素子１０及び２０の各々に基板貫通ビア（ＴＳＶ）として形成し、直接結合時に共に接続することができる。しかしながら、他の実施形態では、導電性ビア３４を、例えばマイクロ電子デバイス１の３つの半導体素子が直接結合された後にビアラストプロセス（ｖｉａ ｌａｓｔ ｐｒｏｃｅｓｓ）によって形成することもできる。ビア３４の下端には、金属コンタクトパッド３１を設けることができる。図示のように、コイル部分１２、コイル部分２２及びコイル部分３２は、マイクロ電子デバイス１に埋め込まれたインダクタ又は電磁コイルを形成するように直列に接続することができる。図１に示すように、デバイス１にはコンタクトパッド１１を介して電流を入力することができる。電流は、第１のコイル部分１２、導電性ビア１４、第２のコイル部分２２、導電性ビア２４、第３のコイル部分３２、及び導電性ビア３４を通過することができる。電流は、コンタクトパッド３１によってデバイス１から出力することができる。

【0015】

電磁コイル１０１のコイル部分が複数のＢＥＯＬ層にわたり、半導体素子によって離間しているので、コイル部分間の結合容量を大幅に低減して電磁コイルの性能、すなわちＱ値を大幅に高めることができる。いくつかの実施形態では、電磁コイル１０１の第１のコイル部分１２と第２のコイル部分２２との間に、例えば電気接地に接続されるように構成された導電面などの接地面を配置することができる。例えば、電磁コイル１０１の第１のコイル部分１２と第２のコイル部分２２との間に配置された金属化層を接地面として使用することができる。接地面は、電磁コイル１０１の第１のコイル部分１２及び第２のコイル部分２２を容量的に分離（ｃａｐａｃｉｔｉｖｅｌｙ ｄｅｃｏｕｐｌｅ）して電磁コイルの性能をさらに高めることができる。同様に、第２のコイル部分２２と第３のコイル部分３２との間にも接地面を配置して同様の機能を果たすことができる。

【0016】

最も外側の金属化層又はＢＥＯＬスタックの前方の数層に電磁コイルを形成すると、ＢＥＯＬ層内の連続する外側層に連続して太くなる金属線を使用することができるので、電磁コイルの電気抵抗を低くすることができる。従って、図１では、第１のコイル部分１２を第１のＢＥＯＬ層１６の外側（例えば、最も外側）の金属化層に配置し、第２のコイル部分２２及び第３のコイル部分３２をそれぞれの結合層２５及び３５の真下の層にそれぞれ配置することが有利である。他の実施形態では、コイル部分２２、３２をそれぞれの結合層２５、３５（例えば、ＢＥＯＬ構造の最も外側の金属化層）に配置することができる。いくつかの実施形態では、第１の半導体素子１０の第１のＢＥＯＬ層１６の活性側をウェハ、ダイ又は集積デバイスなどの外部基板に直接結合することができる。

【0017】

図２に、図１に示すマイクロ電子デバイス１の別の実施形態を示しており、ここではマイクロ電子デバイス２の実施形態例の概略的断面図を示す。図１に示す半導体素子と同様に、図２にも、例えば共に積層された第１の半導体素子４０、第２の半導体素子５０及び第３の半導体素子６０などの複数の半導体素子を示す。第１の半導体素子４０は、表側から裏側に、第１の半導体基板層４８に接続された第１のＢＥＯＬ層４６を含む。第２の半導体素子５０は、表側から裏側に、結合層５５、第２のＢＥＯＬ層５６及び第２の半導体基板層５８を含む。第３の半導体素子６０は、表側から裏側に、結合層６５、第３のＢＥＯＬ層６６及び第３の半導体基板層６８を含むことができる。

【0018】

マイクロ電子デバイス２も、図１のマイクロ電子デバイス１と同様に、第１の半導体素子４０に配置された第１の金属コイル部分４２と、第２の半導体素子５０に配置された第２の金属コイル部分５２と、第３の半導体素子６０に配置された第３の金属コイル部分６２とを有するインダクタ又は電磁コイル１０２を含む。図２のマイクロ電子デバイス２と図１のマイクロ電子デバイス１との間の１つの相違点は、最も外側の結合層５５及び６５内にそれぞれの下層のＢＥＯＬ層５６及び６６の代わりに第２のコイル部分５２及び第３のコイル部分６２がそれぞれ配置されている点である。

【0019】

上述したように、最外層（又は外層）に存在することには、金属フィーチャ寸法が広く太くなり、従って電気抵抗及び自己結合容量が低くなるという利点がある。図１の電磁コイル１０１と同様に、電磁コイル１０２の第１のコイル部分４２及び第２のコイル部分５２も、ほぼ第１の半導体素子４０の厚みだけ離間し、基板貫通ビア（ＴＳＶ）として形成できる導電性ビア４４によって接続することができる。さらに、第２のコイル部分５２及び第３のコイル部分６２は、ほぼ第２の半導体素子５０の厚みだけ離間し、ＴＳＶとして形成できる導電性ビア５４によって接続することができる。第３の導電性ビア６４は、第２の半導体素子５０及び第１の半導体素子４０を貫通して半導体素子４０の下面まで延びることができる。導電性ビア６４は、半導体素子４０及び５０の各々にＴＳＶとして形成し、直接結合時に共に接続することができる。或いは、導電性ビア６４は、例えばマイクロ電子デバイス２の３つの半導体素子が直接結合された後にビアラストプロセスによって形成することもできる。

【0020】

図２に示すように、コイル部分４２、コイル部分５２及びコイル部分６２は、マイクロ電子デバイス２に埋め込まれたインダクタ又は電磁コイル１０２を形成するように直列に接続することができる。電流は、導電性コンタクトパッド４１において第１のコイル部分４２に流れ、導電性ビア４４を通じて第２のコイル部分５２に流れた後に、導電性ビア５４、第３のコイル部分６２、導電性ビア６４に流れ、最後にコンタクトパッド６１において出力される。第２の半導体素子５０の金属化結合層５５は、第１の半導体素子４０の第１の半導体基板層４８に直接結合して結合界面５３を形成することができる。第１の半導体素子４０の第１の基板４８は、導電性コンタクトパッド及び周囲の誘電材料を含む結合層を上部に有することができ、これらの導電性コンタクトパッド及び周囲の誘電材料は、第２の半導体素子５０の金属化結合層５５に配置された第２のコイル部分５２のコンタクトパッド及び周囲の誘電材料にそれぞれ直接結合される。同様に、第３の半導体素子６０の結合層６５は、第２の半導体素子５０の第２の半導体基板層５８に直接結合して結合界面６３を形成することが好ましい。また、第２の半導体素子５０の第２の基板５８は、導電性コンタクトパッド及び周囲の誘電材料を含む金属化結合層を上部に有することができ、これらの導電性コンタクトパッド及び周囲の誘電材料は、第３の半導体素子６０の金属化結合層５５に配置された第３のコイル部分６２のコンタクトパッド及び周囲の誘電材料にそれぞれ直接結合される。電磁コイル１０２の隣接するコイル部分は、少なくとも半導体素子の厚みだけ離間しているので、コイル部分間の結合容量を大幅に低減してインダクタ性能を大幅に高めることができる。

【0021】

図３に、図２のマイクロ電子デバイス１のさらに別の実施形態を示しており、ここではマイクロ電子デバイス３の実施形態例が、第１の半導体素子７０、第２の半導体素子８０及び第３の半導体素子９０などの複数の積層半導体素子（例えば、ダイ／チップ）を含む。第１の半導体素子７０は、表側から裏側に、第１のＢＥＯＬ層７６及び第１の基板層７８を含む。第２の半導体素子８０は、表側から裏側に、金属化結合層８５、第２のＢＥＯＬ層８６及び第２の基板層８８を含む。第３の半導体素子９０は、表側から裏側に、金属化結合層９５、第３のＢＥＯＬ層９６及び第３の基板層９８を含む。マイクロ電子デバイス３も、第１の半導体素子７０に配置された第１の金属コイル部分７２と、第２の半導体素子８０に配置された第２の金属コイル部分８２と、第３の半導体素子９０に配置された第３の金属コイル部分９２とを有するインダクタ又は電磁コイル１０３を含む。

【0022】

図３のマイクロ電子デバイス３は、図２のマイクロ電子デバイス２と同様に、電磁コイル１０３の３つのコイル部分７２、８２及び９２が全て最も外側の金属化層内に配置されている。なお、上述したように、結合層８５、９５は、ＢＥＯＬ層８６、９６の一部（例えば、最外層）であることができると理解されたい。図示の実施形態では、第２のコイル部分８２及び第３のコイル部分９２をそれぞれ結合層８５、９５に埋め込むことができる。上述したように、コイル部分７２、８２及び９２を最外層に設けることで、より広く厚い金属フィーチャ寸法を利用できるようになり、従って電気抵抗及び自己結合容量が低くなるという利点を得ることができる。電磁コイル１０３の第１のコイル部分７２及び第２のコイル部分８２は、ほぼ第１の半導体素子７０の厚みだけ離間することができる。また、第２のコイル部分８２及び第３のコイル部分９２は、ほぼ第２の半導体素子８０の厚みだけ離間することができる。さらに、２つの導電性ビア７４及び９４は、第１の半導体素子７０及び第２の半導体素子８０を貫通して、３つのコイル部分７２、８２及び９２を半導体素子７０の下面に接続することができる。２つの導電性ビア７４及び９４は、最初に基板貫通ビア（ＴＳＶ）として半導体素子７０及び８０に形成し、その後に３つの半導体を直接結合する際に接合することができる。或いは、上述したようにビアをビアラストＴＳＶとして形成することもできる。

【0023】

図３に示すように、３つのコイル部分７２、８２、９２は並列に接続することができる。図３に示すように、電流は、コンタクトパッド７１を介してデバイスに入り込み、３つのコイル部分７２、８２及び９２を並列に通過することができる。ビア７４は、第１、第２及び第３のコイル部分７２、８２、９２間の並列電気接続をもたらすことができる。その後、電流は導電性ビア９４に沿って進み、コンタクトパッド９１を介してデバイス３から離れることができる。第２の半導体素子８０の結合層８５は、上部に結合層を配置できる第１の半導体素子７０の第１の基板層７８に直接結合することができる。同様に、第３の半導体素子９０の金属化結合層９５は、上部に結合層を配置できる第２の半導体素子９０の第２の基板層９８に直接結合することができる。３つの半導体素子７０、８０及び９０の直接結合は、２つの隣接する素子間に２つの結合界面８３及び９３をそれぞれ形成する。ビア７４及び９４は、これらが基板貫通ビア（ＴＳＶ）である場合、直接結合時に結合界面８３において第２のコイル部分８２のコンタクトパッド８２ａ及び８２ｂにそれぞれ結合され、結合界面９３において第３のコイル部分９２のコンタクトパッド９２ａ及び９２ｂにそれぞれ結合される。ビア７４及び９４がビアラストＴＳＶである場合には、３つのコイル部分への接続をビアラストプロセス中に形成することができる。電磁コイル１０３の隣接するコイル部分は少なくとも半導体素子の厚みだけ離間しているので、コイル部分間の結合容量を大幅に低減してインダクタ性能を大幅に高めることができる。

【0024】

様々な実施形態では、コイル部分が、その上の半導体素子又はその下の半導体素子の表面又はその付近の層内に存在することができる。例えば、図１では、第１の半導体素子１０と第２の半導体素子２０との間に存在する電磁コイル１０１の第２のコイル部分２２を、第２の半導体素子２０の第２のＢＥＯＬ層２２内に配置することができる。或いは、第２のコイル部分２２は、第２の半導体素子２０に面する第１の半導体素子１０の上側に存在する、第１の半導体素子１０の金属化層内に配置することもできる。どちらの配置でも、電磁コイル１０１の第１のコイル部分１２及び第２のコイル部分２２は、少なくとも第１の半導体素子１０の基板層１８によって離間することができる。同様に、電磁コイル１０１の第２のコイル部分２２及び第３のコイル部分３２は、第１の半導体素子２０の少なくとも基板層２８によって離間することができる。

【0025】

いくつかの実施形態では、積層半導体素子を、介在接着剤を使用せずに互いに直接結合することができる。いくつかの実施形態では、半導体素子に関連するＢＥＯＬ層を半導体素子上に堆積させることができる。いくつかの実施形態では、半導体素子のＢＥＯＬ層の結合層（例えば、最上層又は最下層）を、隣接する（例えば、下層又は上層の）半導体素子に直接結合することができる。例えば、図１の第２の半導体素子２０の結合層２５は、第１の半導体素子１０の、例えば結合層に直接結合することができる。いくつかの実施形態では、半導体素子を貫通する導電性ビアを、別の半導体素子に配置されたコイル部分に直接結合することができる。例えば、図３では、導電性ビア７４と、半導体素子８０の結合層８５に配置された電磁コイル１０２のコイル部分８２とを、接着剤を使用せずに直接結合することができる。他の実施形態では、７０などの半導体素子を貫通して７０などの半導体素子の裏側の１又は２以上の金属化層に電気的に接続された７４などの導電性ビアを、８０などの別の半導体素子に配置された電磁コイルの８２などのコイル部分に直接結合することができる。さらなる実施形態では、第１の半導体素子の裏側の電磁コイルのコイル部分が、第２の半導体素子の表側のコイル部分に接続される。いくつかの例では、９２ａなどの１つのコンタクトパッドのみを使用して結合が行われ、８２などの１つのコイル部分が８０などの第１の素子の金属化層に形成され、９２などの別のコイル部分が９０などの第２の素子の金属化層に形成される。他の例では、複数のコンタクトパッドを使用して電磁コイルの複数の金属コイル部分を結合することができ、例えば２つの素子の２つのコイルを共に結合することによって１つの太い均質なコイルを形成することができる。

【0026】

いくつかの実施形態では、非導電性結合層などの結合層を使用して、半導体素子のＢＥＯＬ層を、ダイスタックが実装された別の半導体素子、キャリア又はパッケージ基板などの基板に結合することができる。

【0027】

いくつかの実施形態では、結合層が、カリフォルニア州サンノゼのＡｄｅｉａ社から市販されているＺＩＢＯＮＤ（登録商標）プロセス及びＤＢＩ（登録商標）プロセスなどの、室温、大気圧ダイレクトボンディング（ｒｏｏｍ ｔｅｍｐｅｒａｔｕｒｅ， ａｔｍｏｓｐｈｅｒｉｃ ｐｒｅｓｓｕｒｅ ｄｉｒｅｃｔ ｂｏｎｄｉｎｇ）のために構成される。他の実施形態では、結合層が、カリフォルニア州サンノゼのＡｄｅｉａ社から市販されているＤＢＩ（登録商標）Ｕｌｔｒａプロセスなどの、低温ダイ－ウェハ又はダイ－ダイハイブリッドボンディング技術のために構成される。他の実施形態では、結合層が接着剤結合のために構成される。

【0028】

図４は、金属線の一部を露出させるために周囲構造を部分的に除去したマイクロ電子デバイス４の実施形態例を示す概略的斜視図である。図４のマイクロ電子デバイス４は、図１のマイクロ電子デバイス１と同様に、第１の半導体素子１１０、第２の半導体素子１２０及び第３の半導体素子１３０を含む。マイクロ電子デバイス４も、第１の半導体素子１１０、第２の半導体素子１２０及び第３の半導体素子１３０の対応するＢＥＯＬ層（例えば、ＢＥＯＬスタックの最外層の結合層又は埋め込み層）にそれぞれが配置された第１の金属コイル部分１１２、第２の金属コイル部分１２２及び第３の金属コイル部分１３２を有する電磁コイル１０４を含む。第１のコイル部分１１２及び第２のコイル部分１２２は、少なくとも第２の半導体素子１２０の基板層によって離間することができる。第２のコイル部分１２２及び第３のコイル部分１３２は、少なくとも第３の半導体素子１３０の基板層によって離間することができる。従って、コイル部分間の結合容量を大幅に低減して電磁コイルの性能を大幅に高めることができる。図４の電磁デバイス４における半導体素子は、図１のデバイス１における半導体素子と比べて上向きの活性面を有することができる。さらに、第１のコイル部分１１２を第２のコイル部分１２２に接続する第１の導電性ビア（例えば、ＴＳＶ）１１４、及び第２のコイル部分１２２を第３のコイル部分１３２に接続する第２の導電性ビア（例えば、ＴＳＶ）１２４は、異なる垂直面に配置することができる。また、図４には、電磁コイル１０４が、ＢＥＯＬ層又は結合層に配置された矩形の螺旋状巻線構造を有することができることをさらに示す。

【0029】

図４には、図１に関連して説明した電磁コイル１０１を使用して単巻変圧器を形成できることを示す。図４では、電磁コイル１０４上に、例えば第１のタッピングポイント１１７、第２のタッピングポイント１２７及び第３のタッピングポイント１３７などの複数（例えば、３つ）のタッピングポイント（アクセスポイント）が設けられている。図４に示すように、電流は、第３のコイル部分１３２の端部に位置する入力部１３１から第１のコイル部分１１２の端部に位置する出力部１１１に向かう方向に流れることができる。入力部１３１及び出力部１１１にわたって入力電圧Ｖ０が供給され、第１のタッピングポイント１１７、第２のタッピングポイント１２７又は第３のタッピングポイント１３７において出力電圧がタップされると、タッピングポイントと出力部１１１との間で異なる出力電圧を得ることができる。例えば、第１のタッピングポイント１１７が出力のためにアクセスを受けた場合、このポイントは第１のコイル部分１１２上に位置して導電性ビア１１４に近いので、出力電圧は入力電圧Ｖ０の１／３に近いがそれ未満であることができる。第２のタッピングポイント１２７が出力のためにアクセスを受けた場合、このポイントは第２のコイル部分１２２上に位置して第２の導電性ビア１２４に近いので、出力電圧は入力電圧Ｖ０の２／３に近いがそれ未満であることができる。このように、単巻変圧器を設けて異なる電圧を生じることができる。

【0030】

図５に、説明を容易にするために周囲構造を除去した、互いに積み重なった複数（例えば、２つ）の電磁コイルを含む変圧器を概略的に示す。変圧器は、一次電磁コイル１０６及び二次電磁コイル１０５を含む。図５に示すように、一次電磁コイル１０６のコイル部分は、二次電磁コイル１０５のコイル部分と共に相互積層（ｉｎｔｅｒ－ｓｔａｃｋｅｄ）することができる。例えば、一次電磁コイル１０６の第１のコイル部分１５５は、二次電磁コイル１０５の第１のコイル部分１４５と第２のコイル部分１４６との間に相互積層される。一次電磁コイル１０６の第２のコイル部分１５６は、二次電磁コイル１０５の第２のコイル部分１４６と第３のコイル部分１４７との間に相互積層される。一次電磁コイル１０６の第３のコイル部分１５７は、二次電磁コイル１０５の第３のコイル部分１４７と第４のコイル部分１４８との間に相互積層される。

【0031】

図５の概略的斜視図には、一次電磁コイル１０６の金属コイル層を接続する導電性ビアも示す。例えば、第１の導電性ビア１５３Ａは、一次電磁コイル１０６の第１のコイル部分１５５と第２のコイル部分１５６とを接続する。第２の導電性ビア１５３Ｂは、一次電磁コイル１０６の第２のコイル部分１５６と第３のコイル部分１５７とを接続する。また、第３の導電性ビア１５３Ｃは、一次電磁コイル１０６の第３のコイル部分１５７と第４のコイル部分１５８とを接続する。この斜視図の角度では、二次電磁コイル１０５の金属コイル層を接続する導電性ビアは見えない。図５に示す概略的斜視図によれば、入力部１５４及び出力部１５２にわたって一次電磁コイル１０６に電圧が付与されると、二次電磁コイル１０５は、関連する２つの電磁コイル１０５及び１０６間のコイル巻数比によって決定される電圧で入力部１４４及び出力部１４２にわたって電流を供給する。

【0032】

図６は、例えば第１の半導体素子１６０、第２の半導体素子１７０及び第３の半導体素子１８０などの複数（例えば、３つ）の積層半導体素子（例えば、ダイ／チップ）を有するマイクロ電子デバイス例６の概略的断面図である。図６のマイクロ電子デバイス６は、例えば相互積層されて配置された第１の電磁コイル１０７及び第２の電磁コイル１０８などの複数（例えば、２つ）の電磁コイルも含む。１つの例では、２つの電磁コイルの各々が、積層半導体素子の複数のＢＥＯＬ層又は結合層に配置されたコイル部分を有する。各電磁コイルの隣接するコイル部分は、半導体素子の基板によって離間することができる。半導体素子を貫通する導電性ビアが、電磁コイルの異なるコイル部分を接続することができる。

【0033】

図６では、第１の電磁コイル１０７について言えば、第１の半導体素子１６０の第１のＢＥＯＬ層１６６に第１のコイル部分１６２が配置され、第２の半導体素子１７０の結合層１７５に第２のコイル部分１７２が配置され、第３の半導体素子１８０の第３のＢＥＯＬ層１８６に第３のコイル部分１８２が配置される。複数の導電性ビア１６４及び１６５が、第１の半導体素子１６０及び第２の半導体１７０を貫通して第１の電磁コイル１０７のコイル部分１６２、１７２及び１８２を接続し、３つのコイル部分が並列に接続された状態にすることができる。導電性ビア１６４、１６５は、半導体素子１６０、１７０に形成された個々のＴＳＶであることができ、結合界面１７１において共に結合され、直接結合が行われる場合には結合界面１８１において第１の電磁コイル１０７の第３のコイル部分１８２のコンタクトパッドに結合される。或いは、導電性ビア１６４、１６５は、マイクロ電子デバイス６の３つの半導体素子１６０、１７０及び１８０が直接結合された後に形成されるビアラストＴＳＶによって形成することもできる。

【0034】

さらに、第２の電磁コイル１０８については、第２の半導体素子１７０の第２のＢＥＯＬ層１７６に第１のコイル部分１７３が配置され、第３の半導体素子１８０の結合層１８５に第２のコイル部分１８３が配置される。導電性ビア１６１が第１の半導体素子１６０の下面から半導体素子を貫通して第１のコイル部分１７３を接続する。第２の導電性ビア１７７が第２の半導体素子１７０を貫通して、第１のコイル部分１７３を第２の電磁コイル１０８の第２のコイル部分１８３に接続する。第３の導電性ビア１７９が第２の半導体素子１７０及び第１の半導体素子１６０を貫通して、第２のコイル部分１８３を第１の半導体素子１６０の下面に接続する。ここでも、導電性ビア１６１、１７７及び１７９は半導体素子１６０及び１７０に形成することができ、積層素子の直接結合が行われる場合にはその後に結合界面１７１及び１８１において結合される。或いは、ビア１７９は、例えば３つの半導体素子１６０、１７０及び１８０を直接結合した後にビアラストプロセスによって形成することもできる。

【0035】

第２及び第３の半導体素子１７０及び１８０の各々では、第１の電磁コイル１０７のためのコイル部分１７２及び１８２を有する金属化層、及び第２の電磁コイル１０８のためのコイル部分１７３及び１８３を有する金属化層が、（単複の）誘電材料又は別の金属化層で形成された少なくとも別の層によってそれぞれ離間することができる。入力部１９１に電流が流れ、第１の電磁コイル１０７を通じて出力部１９３から出ると、電流は第２の電磁コイル１０７に誘導され、入力部１９５から出力部１９７に流れることができる。或いは、独自の機能を果たす２つの電磁コイルを動作させることもできる。

【0036】

図１、図２、図３、図４及び図６には、３つのダイ又は半導体素子にわたる電磁コイル例を示しているが、開示する電磁コイルは、マルチダイスタックにおいて２つ又は３よりも多くの半導体素子にわたることもできると理解されたい。いくつかの実施形態では、同じダイスタック内に２又は３以上の別の電磁コイル又はインダクタを配置することができ、この場合、電磁コイル／インダクタの各々は、例えばダイスタック内の複数の半導体素子／ダイにわたることができる。

【0037】

図７及び図８に、図１～図５に示す積層され結合された半導体素子による電磁コイル又はインダクタの容量結合の低減及びＱ値の増加を示す。図６は、第１のＢＥＯＬ層２１６及び第１の基板層２１８を有する第１の半導体素子２１０と、第２のＢＥＯＬ層２２６及び第２の基板層２２８を有する第２の半導体素子２２０と、第３のＢＥＯＬ層２３６及び第３の基板層２３８を有する第３の半導体素子２３０と、第４のＢＥＯＬ層２４６及び第４の基板層２４８を有する第４の半導体素子２４０とを含む、互いに積層された複数（例えば、４つ）の半導体素子を示す概略的断面図である。４つの半導体素子２１０、２２０、２３０及び２４０は直接結合される。ＢＥＯＬ層の各々は、内部に配置された電磁コイルのコイル部分を有することができる。図示の実施形態例では、第１のコイル部分２１２、第２のコイル部分２２２、第３のコイル部分２３２及び第４のコイル部分２４２を含む全部で４つのコイル部分が存在する。電磁コイルの各隣接するコイル部分は、少なくとも半導体素子のそれぞれの基板２１８、２２８、２３８、２４８によって距離ｄ_mだけ離間することができる。図６では、コイル部分を形成する金属線の厚みをｔ_mとして示す。

【0038】

比較すると、図８には、基板層２６８を有する単一の半導体素子２６０のＢＥＯＬスタック層２６６に配置された第１のコイル部分２６１、第２のコイル部分２６２、第３のコイル部分２６３及び第４のコイル部分２６４を含む、電磁コイルの複数（例えば、４つ）の部分を示す。図８では、隣接するコイル部分間の距離をＤ_sとして表し、各金属コイル部分層の厚みをｔ_sとして表す。図７のマイクロ電子デバイス７では、１つのコイル部分から次のコイル部分までの距離ｄ_mが、概ね半導体素子の厚みであることができる。対照的に、図８に示す単一の半導体素子２６０におけるコイル部分間距離ｄ_sは、隣接するコイル部分を隔てる単一のＢＥＯＬ層程度であり、積層されたダイ／チップ配置と単一のダイ／チップ配置との間のコイル部分間距離比ｄ_m／ｄ_sは、１０～５０の範囲であることができる。一方で、図７のマイクロ電子デバイス７では、より太く幅広の金属線を有する（例えば、（単複の）結合層を含む）外側ＢＥＯＬ層のうちの１つに各コイル部分を作製することができる。図８の単一半導体素子２６０では、電磁コイルのコイル部分を多くのＢＥＯＬ層に形成することができる。従って、厚み比ｔ_m／ｔ_sは概ね５～１０の範囲内である。

【0039】

インダクタ又は電磁コイルの容量結合Ｃ及び品質係数Ｑは、以下の方程式によって求めることができ、

ここで、Ｅ₀及びＥ_rは誘電率であり、
Ｒ₀は抵抗率であり、
μは透磁率であり、
Ｎはコイルの巻数であり、
ｌは１層のワイヤの長さであり、
ｗはインダクタ線の幅であり、
ｄは隣接するコイル間の間隔である。

【0040】

開示する実施形態で説明したような多段積層半導体素子（ｍｕｌｔｉ－ｓｔａｃｋｅｄ ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｅｌｅｍｅｎｔｓ）を含むマイクロ電子デバイス内に配置された電磁コイルと、単一半導体素子に配置された電磁コイルとを比較するために、上記質問では２つの電磁コイルの容量結合Ｃ及び品質係数Ｑの比率が表される。並べ替え及び因子排除により、Ｑ比（Ｑ－ｒａｔｉｏ）及びＣ比（Ｃ－ｒａｔｉｏ）を以下のように示すことができる。

【0041】

上述したｄ_m／ｄ_s及びｔ_m／ｔ_sのデータ範囲を適用することにより、Ｑ比及びＣ比を計算することができる。従って、本明細書に開示するような多段積層半導体素子を有するマイクロ電子デバイスに埋め込まれる電磁コイルのＱ値は、単一半導体素子に形成される電磁コイルのＱ値の約２５～１００倍であることができる。また、Ｃ係数比較では、本明細書に開示するような多段積層半導体素子内の同じ電磁コイルが、単一半導体素子内に形成された電磁コイルの約０．０２～０．１であることができる。

【0042】

電子素子
ダイは、いずれかの好適なタイプの集積デバイスダイを意味することができる。例えば、集積デバイスダイは、（プロセッサダイ、コントローラダイ、又はメモリダイなどの）集積回路、微小電気機械システム（ＭＥＭＳ）ダイ、光学デバイス、又は他のいずれかの好適なタイプのデバイスダイなどの電子部品を含むことができる。いくつかの実施形態では、電子部品が、コンデンサ、インダクタ、又は他の表面実装デバイスなどの受動デバイスを含むことができる。様々な実施形態では、ダイの活性表面又はその付近において（トランジスタのような能動部品などの）回路をパターニングすることができる。活性表面は、ダイの裏面とは反対のダイの側に存在することができる。裏面は、いずれかの能動回路又は受動デバイスを含むこと又は含まないことができる。

【0043】

集積デバイスダイは、結合面と、結合面とは反対側の裏面とを含むことができる。結合面は、導電性ボンドパッドを含む複数の導電性ボンドパッドと、導電性ボンドパッドに近接する非導電材料とを有することができる。いくつかの実施形態では、集積デバイスダイの導電性ボンドパッドを、介在接着剤を使用せずに基板又はウェハの対応する導電性パッドに直接結合することができ、集積デバイスダイの非導電材料を、介在接着剤を使用せずに基板又はウェハの対応する非導電材料の一部に直接結合することができる。接着剤を使用しない直接結合（ダイレクトボンディング）については、米国特許第７，１２６，２１２号、第８，１５３，５０５号、第７，６２２，３２４号、第７，６０２，０７０号、第８，１６３，３７３号、第８，３８９，３７８号、第７，４８５，９６８号、第８，７３５，２１９号、第９，３８５，０２４号、第９，３９１，１４３号、第９，４３１，３６８号、第９，９５３，９４１号、第９，７１６，０３３号、第９，８５２，９８８号、第１０，０３２，０６８号、第１０，２０４，８９３号、第１０，４３４，７４９号、及び第１０，４４６，５３２号全体に記載されており、これらの各文献の内容はその全体が全ての目的で引用により本明細書に組み入れられる。

【0044】

ダイレクトボンディング法及びダイレクトボンディング構造の例
本明細書で開示する様々な実施形態は、介在接着剤を使用せずに２つの素子を互いに直接結合できるダイレクトボンディング構造に関する。（集積デバイスダイ、ウェハなどの）半導体素子であることができる２又は３以上の電子素子を互いに積層又は結合して結合構造を形成することができる。１つの素子の導電性コンタクトパッドを、別の素子の対応する導電性コンタクトパッドに電気的に接続することができる。結合構造では、いずれかの好適な数の素子を積層することができる。コンタクトパッドは、非導電性結合領域内に形成された金属パッドを含むことができ、再配線層（ＲＤＬ）などの下層の金属化物に接続することができる。

【0045】

いくつかの実施形態では、接着剤を使用せずに素子が互いに直接結合される。様々な実施形態では、第１の素子の非導電材料又は誘電材料を、接着剤を使用せずに第２の素子の対応する非導電性又は誘電場領域に直接結合することができる。非導電材料は、第１の素子の非導電性結合領域又は結合層と呼ぶことができる。いくつかの実施形態では、第１の素子の非導電材料を、誘電体－誘電体結合技術を使用して第２の素子の対応する非導電材料に直接結合することができる。例えば、誘電体－誘電体結合は、少なくとも米国特許第９，５６４，４１４号、第９，３９１，１４３号及び第１０，４３４，７４９号に開示されているダイレクトボンディング技術を使用して接着剤を使用せずに形成することができ、これらの各文献の内容はその全体が全ての目的で引用により本明細書に組み入れられる。直接結合のための好適な誘電材料としては、以下に限定するわけではないが、酸化ケイ素、窒化ケイ素又は酸窒化ケイ素などの無機誘電体、或いは炭化ケイ素、酸窒化ケイ素、炭窒化ケイ素、又はダイヤモンド状炭素などの炭素を挙げることができる。いくつかの実施形態では、誘電材料が、エポキシ、樹脂又は成形材料などのポリマー材料を含まない。

【0046】

様々な実施形態では、介在接着剤を使用せずにハイブリッドダイレクトボンドを形成することができる。例えば、誘電体結合面を高度に滑らかに研磨することができる。結合面を洗浄し、プラズマ及び／又はエッチャントに曝して表面を活性化することができる。いくつかの実施形態では、活性化後又は活性化中（例えば、プラズマ及び／又はエッチングプロセス中）に表面を化学種で終端させることができる。理論によって制限されるわけではないが、いくつかの実施形態では、結合面における化学結合を切断するために活性化プロセスを実行することができ、終端プロセスは、直接結合中の結合エネルギーを高めるさらなる化学種を結合面において提供することができる。いくつかの実施形態では、活性化及び終端化が、例えばプラズマ又はウェットエッチング液で表面を活性化して終端化することなどの同じプロセスで行われる。他の実施形態では、ダイレクトボンディングのためのさらなる化学種をもたらすように結合面を別の処理で終端させることもできる。様々な実施形態では、終端化化学種（ｔｅｒｍｉｎａｔｉｎｇ ｓｐｅｃｉｅｓ）が窒素を含むことができる。さらに、いくつかの実施形態では、結合面をフッ素に曝すことができる。例えば、層及び／又は結合界面付近には、１又は複数のフッ素ピークが存在することができる。従って、ダイレクトボンディング構造では、２つの誘電材料間の結合界面が、結合界面における窒素含有量及び／又はフッ素ピークが高い非常に滑らかな界面を含むことができる。活性化処理及び／又は終端化処理のさらなる例は、米国特許第９，５６４，４１４号、第９，３９１，１４３号、及び第１０，４３４，７４９号に記載されており、これらの各文献の内容はその全体が全ての目的で引用により本明細書に組み入れられる。

【0047】

様々な実施形態では、第１の素子の導電性コンタクトパッドを、第２の素子の対応する導電性コンタクトパッドに直接結合することもできる。例えば、ハイブリッドボンディング技術を使用して、上述したように調製された共有結合的に直接結合された誘電体－誘電体表面を含む結合界面に沿って導体－導体ダイレクトボンディングを提供することができる。様々な実施形態では、導体－導体（例えば、コンタクトパッド－コンタクトパッド）ダイレクトボンド及び誘電体－誘電体ハイブリッドボンドを、少なくとも米国特許第９，７１６，０３３号及び第９，８５２，９８８号に開示されているダイレクトボンディング技術を使用して形成することができ、これらの各文献の内容はその全体が全ての目的で引用により本明細書に組み入れられる。

【0048】

例えば、誘電体結合面は、上述したように調製して、介在接着剤を使用せずに互いに直接結合することができる。（非導電性誘電場領域によって取り囲むことができる）導電性コンタクトパッドも、介在接着剤を使用せずに互いに直接結合することができる。いくつかの実施形態では、それぞれのコンタクトパッドを、誘電場領域又は非導電性結合領域の外面（例えば、上面）から下方に、例えば３０ｎｍ未満、２０ｎｍ未満、１５ｎｍ未満、又は１０ｎｍ未満だけ、例えば２ｎｍ～２０ｎｍの範囲内、又は４ｎｍ～１０ｎｍの範囲内で凹ませることができる。いくつかの実施形態では、本明細書で説明した結合ツールにおいて非導電性結合領域を室温で接着剤を使用せずに互いに直接結合し、その後に結合構造をアニール処理することができる。アニール処理は別の装置で行うことができる。コンタクトパッドは、アニール処理すると膨張して互いに接触し、金属－金属ダイレクトボンディングを形成することができる。カリフォルニア州サンノゼのＡｄｅｉａ社から市販されているＤｉｒｅｃｔ Ｂｏｎｄ Ｉｎｔｅｒｃｏｎｎｅｃｔ又はＤＢＩ（登録商標）などのハイブリッドボンディング技術を使用することで、ダイレクトボンド界面を横切って接続されたパッドの高密度化（例えば、規則的アレイのための小さな又は微細なピッチ）を有利に可能にすることができる。いくつかの実施形態では、ボンディングパッドのピッチ、又は結合された素子のうちの１つの素子の結合面に埋め込まれた導電性トレースのピッチが、４０ミクロン未満、又は１０ミクロン未満、或いは２ミクロン未満であることができる。いくつかの用途では、ボンディングパッドの寸法のうちの１つの寸法に対するボンディングパッドのピッチの比率が５未満又は３未満であり、場合によっては２未満であることが望ましい。他の用途では、結合された素子のうちの１つの素子の結合面に埋め込まれた導電性トレースの幅が０．３～３ミクロンに及ぶことができる。様々な実施形態では、コンタクトパッド及び／又はトレースが銅を含むことができるが、他の金属が適することもある。

【0049】

このように、ダイレクトボンディングプロセスでは、介在接着剤を使用せずに第１の素子を第２の素子に直接結合することができる。いくつかの構成では、第１の素子が、シンギュレートされた集積デバイスダイなどのシンギュレートされた素子を含むことができる。他の構成では、第１の素子が、シンギュレーション時に複数の集積デバイスダイを形成する複数（例えば、数十、数百、又はそれよりも多く）の素子領域を含むキャリア又は基板（例えば、ウェハ）を含むことができる。本明細書で説明した実施形態では、ダイであるか、それとも基板であるかにかかわらず、第１の素子をホスト基板とみなし、ピックアンドプレース又はロボットエンドエフェクタから第２の素子を受け取るように結合ツール内の支持体上に実装することができる。図示の実施形態の第２の素子はダイを含む。他の構成では、第２の素子が、キャリア又は基板（例えば、ウェハ）を含むことができる。

【0050】

本明細書で説明したように、第１及び第２の素子は、接着剤を使用せずに互いに直接結合することができ、これは堆積プロセスとは異なる。１つの用途では、結合構造における第１の素子の幅が第２の素子の幅と同様であることができる。他のいくつかの実施形態では、接着構造における第１の素子の幅が第２の素子の幅と異なることができる。結合構造における大きい方の素子の幅又は面積は、小さい方の素子の幅又は面積よりも少なくとも１０％大きいことができる。従って、第１及び第２の素子は非堆積素子を含むことができる。さらに、直接結合構造は、堆積層とは異なり、ナノボイドが存在する欠陥領域を結合界面に沿って含むことができる。ナノボイドは、結合面の活性化（例えば、プラズマへの曝露）に起因して形成されることがある。上述したように、結合界面は、活性化及び／又は最後の化学処理プロセスからの材料の濃度を含むことができる。例えば、活性化に窒素プラズマを利用する実施形態では、結合界面に窒素ピークが形成されることがある。活性化に酸素プラズマを利用する実施形態では、結合界面に酸素ピークが形成されることがある。いくつかの実施形態では、結合界面が、酸窒化ケイ素、酸炭窒化ケイ素、又は炭窒化ケイ素を含むことができる。本明細書で説明するように、直接結合は、ファンデルワールス結合（ｖａｎ Ｄｅｒ Ｗａａｌｓ ｂｏｎｄｓ）よりも強い共有結合を含むことができる。結合層は、高度に滑らかに平坦化された研磨表面を含むこともできる。例えば、結合層は、２ｎｍ二乗平均平方根（ＲＭＳ）未満又は１ｎｍ ＲＭＳ未満の表面粗さを有することができる。

【0051】

様々な実施形態では、コンタクトパッド間の金属－金属結合を、銅粒が結合界面を横切って互いに成長するように接合することができる。いくつかの実施形態では、銅が、結合界面を横切る銅の拡散を向上させるように１１１結晶面に沿って配向された粒子を有することができる。結合界面は、結合されたコンタクトパッド又はその付近の非導電性結合領域間に実質的に間隙が存在しないように、結合されたコンタクトパッドの少なくとも一部まで実質的に完全に延びることができる。いくつかの実施形態では、コンタクトパッドの下方に（例えば、銅を含むことができる）バリア層を設けることができる。しかしながら、他の実施形態では、例えば米国特許出願公開第２０１９／００９６７４１号に記載されるようにコンタクトパッドの下方にバリア層が存在しないこともでき、この文献はその全体が全ての目的で引用により本明細書に組み入れられる。

【0052】

１つの態様では、マイクロ電子デバイスを開示する。マイクロ電子デバイスは、第１の半導体素子を含むことができる。マイクロ電子デバイスは、第１の半導体素子上に配置された第２の半導体素子を含むこともできる。マイクロ電子デバイスは、電磁コイルを含むこともできる。電磁コイルの第１の部分及び電磁コイルの第２の部分は、第１の半導体素子によって離間する。第１の半導体素子を貫通する第１の導電性ビアが、電磁コイルの第１及び第２の部分を接続する。

【0053】

１つの実施形態では、電磁コイルがインダクタとして動作するように構成される。

【0054】

１つの実施形態では、電磁コイルが単巻変圧器として動作するように構成される。

【0055】

１つの実施形態では、電磁コイルが変圧器の一部として動作するように構成される。

【0056】

１つの実施形態では、第２の半導体素子が、介在接着剤を使用せずに第１の半導体素子に直接結合される。

【0057】

１つの実施形態では、第１及び第２の半導体素子間の界面が、導体－導体及び誘電体－誘電体ダイレクトボンドを含む。

【0058】

１つの実施形態では、電磁コイルの第１の部分が、第１の半導体素子に関連するバックエンド（ＢＥＯＬ）層に配置される。

【0059】

１つの実施形態では、電磁コイルの第１の部分が、第１の半導体素子に関連するバックエンド（ＢＥＯＬ）層の最も外側の金属化層に配置される。

【0060】

１つの実施形態では、第１の半導体素子が基板の表面上に配置され、電磁コイルの第１の部分が基板の表面上の金属化層に配置される。

【0061】

１つの実施形態では、電磁コイルの第１の部分が、第１の半導体素子の関連するＢＥＯＬ層を基板に結合する第１の結合層に配置される。

【0062】

１つの実施形態では、第１の半導体素子の関連するＢＥＯＬ層が、介在接着剤を使用せずに基板に直接結合される。

【0063】

１つの実施形態では、第１の結合層が接着剤を含む。

【0064】

１つの実施形態では、電磁コイルの第１の部分が矩形の螺旋状巻線を有する。

【0065】

１つの実施形態では、電磁コイルの第２の部分が、第２の半導体素子に関連するバックエンド（ＢＥＯＬ）層に配置される。

【0066】

１つの実施形態では、電磁コイルの第２の部分が、第２の半導体素子に関連するバックエンド（ＢＥＯＬ）層の最も外側の金属化層に配置される。

【0067】

１つの実施形態では、第２の半導体素子が第１の半導体素子の表面上に配置され、電磁コイルの第２の部分が第１の半導体素子の表面上の金属化層に配置される。

【0068】

１つの実施形態では、電磁コイルの第２の部分が、第２の半導体素子の関連するＢＥＯＬ層を第１の半導体素子に結合する第２の結合層に配置される。

【0069】

１つの実施形態では、第２の半導体素子の関連するＢＥＯＬ層が、介在接着剤を使用せずに第１の半導体素子に直接結合される。

【0070】

１つの実施形態では、第２の結合層が接着剤を含む。

【0071】

１つの実施形態では、電磁コイルの第２の部分が矩形の螺旋状巻線を有する。

【0072】

１つの実施形態では、マイクロ電子デバイスが、第２の半導体素子上に配置された第３の半導体素子をさらに含み、電磁コイルの第３の部分が第２の半導体素子によって電磁コイルの第２の部分から離間し、第２の半導体素子を貫通する第２の導電性ビアが電磁コイルの第２及び第３の部分を接続する。

【0073】

１つの実施形態では、第１の半導体素子が集積デバイスダイを含む。

【0074】

１つの実施形態では、第２の半導体素子が集積デバイスダイを含む。

【0075】

１つの実施形態では、電磁コイルが金属ワイヤを含み、金属ワイヤの最小直径が少なくとも０．５μｍである。

【0076】

１つの実施形態では、電磁コイルの第１の部分と電磁コイルの第２の部分との間の間隔が少なくとも５μｍである。

【0077】

１つの実施形態では、電磁コイルの第１及び第２の部分間に、電気接地に接続されるように構成された金属化層が配置される。

【0078】

１つの実施形態では、電磁コイルが、電気的接続のために構成された少なくとも３つのアクセスポイントを含む。

【0079】

１つの実施形態では、電磁コイルが単巻変圧器として動作するように構成される。

【0080】

１つの実施形態では、マイクロ電子デバイスがさらなる電磁コイルをさらに含む。

【0081】

１つの実施形態では、電磁コイル及びさらなる電磁コイルが変圧器として動作するように構成される。

【0082】

１つの実施形態では、さらなる電磁コイルの２つの部分が半導体素子のうちの少なくとも１つによって離間する。

【0083】

１つの実施形態では、さらなる電磁コイルの一部が、半導体素子のうちの１つに関連するバックエンド（ＢＥＯＬ）層に配置される。

【0084】

１つの実施形態では、さらなる電磁コイルの一部が、半導体素子のうちの１つに関連するバックエンド（ＢＥＯＬ）層の最も外側の金属化層に配置される。

【0085】

１つの実施形態では、さらなる電磁コイルの一部が半導体素子間の結合層に配置される。

【0086】

１つの実施形態では、さらなる電磁コイルの一部が矩形の螺旋状巻線を有する。

【0087】

１つの実施形態では、さらなる電磁コイルが金属ワイヤを含み、金属ワイヤの最小直径が少なくとも０．５μｍである。

【0088】

１つの実施形態では、さらなる電磁コイルの２つの部分間の間隔が少なくとも５μｍである。

【0089】

１つの態様ではマイクロ電子デバイスを開示する。マイクロ電子デバイスは、第１の半導体素子を含むことができる。マイクロ電子デバイスは、第１の半導体素子上に配置された第２の半導体素子を含むこともできる。マイクロ電子デバイスは、第１の半導体素子に隣接する第１の電磁コイルを含むこともできる。マイクロ電子デバイスは、第２の半導体素子に隣接する第２の電磁コイルを含むこともできる。第１の電磁コイル及び第２の電磁コイルは、第１の半導体素子によって離間する。第１の電磁コイル及び第２の電磁コイルの少なくとも一方は、直接結合のために構成された層に配置される。

【0090】

１つの実施形態では、第１の電磁コイルが、第１の半導体素子の関連するＢＥＯＬ層を基板に直接結合する第１の結合層に配置される。

【0091】

１つの実施形態では、第１の半導体素子の関連するＢＥＯＬ層が、介在接着剤を使用せずに基板に直接結合される。

【0092】

１つの実施形態では、第２の電磁コイルが、第２の半導体素子の関連するＢＥＯＬ層を第１の半導体素子に直接結合する第２の結合層に配置される。

【0093】

１つの実施形態では、第２の電磁コイルが、第２の半導体素子に関連するバックエンド（ＢＥＯＬ）層に配置される。

【0094】

１つの実施形態では、第２の電磁コイルが、第２の半導体素子に関連するバックエンド（ＢＥＯＬ）層の最も外側の金属化層に配置される。

【0095】

１つの実施形態では、第１の電磁コイルが矩形の螺旋状巻線を有する。

【0096】

１つの実施形態では、第２の電磁コイルが、第２の半導体素子の関連するＢＥＯＬ層を第１の半導体素子に直接結合する結合層に配置される。

【0097】

１つの実施形態では、第２の半導体素子の関連するＢＥＯＬ層が、介在接着剤を使用せずに第１の半導体素子に直接結合される。

【0098】

１つの実施形態では、第１の電磁コイルが、介在接着剤を使用せずに第１の半導体素子の関連するＢＥＯＬ層を基板に直接結合する層に配置される。

【0099】

１つの実施形態では、第１の電磁コイルが、第１の半導体素子に関連するバックエンド（ＢＥＯＬ）層に配置される。

【0100】

１つの実施形態では、第１の電磁コイルが、第１の半導体素子に関連するバックエンド（ＢＥＯＬ）層の最も外側の金属化層に配置される。

【0101】

１つの実施形態では、第２の電磁コイルが矩形の螺旋状巻線を有する。

【0102】

１つの実施形態では、第１の半導体素子が集積デバイスダイを含む。

【0103】

１つの実施形態では、第２の半導体素子が集積デバイスダイを含む。

【0104】

１つの実施形態では、第１の電磁コイルが金属ワイヤを含み、金属ワイヤの最小直径が少なくとも０．５μｍである。

【0105】

１つの実施形態では、第２の電磁コイルが金属ワイヤを含み、金属ワイヤの最小直径が少なくとも０．５μｍである。

【0106】

１つの実施形態では、第１の電磁コイルと第２の電磁コイルとの間の間隔が少なくとも５μｍである。

【0107】

１つの実施形態では、第１の電磁コイル及び第２の電磁コイルが変圧器として動作するように構成される。

【0108】

１つの態様では、マイクロ電子デバイスを形成する方法を開示する。方法は、第１の半導体素子と、第１の半導体素子に隣接する第１のコイル状構造とを準備することを含むことができる。第１の導電性ビアが第１の半導体素子を貫通する。方法は、第２の半導体素子と、第２の半導体素子に隣接する第２のコイル状構造とを準備することを含むこともできる。方法は、第１のコイル状構造及び第２のコイル状構造が第１の導電性ビアによって接続されるように、第２の半導体素子を第１の半導体素子に結合することを含むこともできる。第１のコイル状構造及び第２のコイル状構造は、第１の半導体素子によって離間する。

【0109】

１つの実施形態では、第２の半導体素子が、介在接着剤を使用せずに第１の半導体素子に直接結合される。

【0110】

文脈において別途明確に必要としていない限り、本明細書及び特許請求の範囲全体を通じて、「含む、備える（ｃｏｍｐｒｉｓｅ、ｃｏｍｐｒｉｓｉｎｇ、ｉｎｃｌｕｄｅ、ｉｎｃｌｕｄｉｎｇ）」などの単語は、排他的又は網羅的な意味ではなく包含的な意味で、すなわち「含むけれどもそれに限定されない（ｉｎｃｌｕｄｉｎｇ，ｂｕｔ ｎｏｔ ｌｉｍｉｔｅｄ ｔｏ）」という意味で解釈すべきである。本明細書で一般的に使用される「結合された（ｃｏｕｐｌｅｄ）」という単語は、直接、或いは１又は２以上の中間要素を介して接続できる２又は３以上の要素を意味する。同様に、本明細書で一般的に使用される「接続された（ｃｏｎｎｅｃｔｅｄ）」という単語も、直接、或いは１又は２以上の中間要素を介して接続できる２又は３以上の要素を意味する。また、本出願において、「本明細書で（ｈｅｒｅｉｎ）」「上記で（ａｂｏｖｅ）」「下記で（ｂｅｌｏｗ）」及び同様の趣旨の単語を使用している場合、これらの単語は本出願全体を示すものであり、本出願のいずれか特定の部分を示すものではない。さらに、本明細書において、第１の要素を第２の要素「上に（ｏｎ）」又は第２の要素を「覆って（ｏｖｅｒ）」存在するものとして説明する場合、第１の要素は、第１及び第２の要素が直接接触するように第２の要素上に又は第２の要素を覆って直接存在することも、或いは第１及び第２の要素間に１又は２以上の要素が介在するように第２の要素上に又は第２の要素を覆って間接的に存在することもできる。上記の詳細な説明における単数又は複数を用いた単語は、文脈上可能な場合にはそれぞれ複数又は単数を含むこともできる。２又は３以上の項目のリストを参照する際の「又は（ｏｒ）」という単語は、リスト内の項目のいずれか、リスト内の項目全て、及びリスト内の項目のいずれかの組み合わせ、といった単語の解釈を全て網羅する。

【0111】

さらに、本明細書で使用する、とりわけ「～できる（ｃａｎ、ｃｏｕｌｄ、ｍｉｇｈｔ、ｍａｙ）」、及び「例えば（ｅ．ｇ．、ｆｏｒ ｅｘａｍｐｌｅ、ｓｕｃｈ ａｓ）」などの条件語は、別途明確に言及していない限り、又は使用する文脈内で別様に理解されない限り、一般に特定の特徴、要素及び／又は状態を含む実施形態もあれば、それらを含まない実施形態もあることを伝えるように意図される。従って、このような条件語は、一般に特徴、要素及び／又は状態が１又は２以上の実施形態に何としても必要であることを意味するように意図するものではない。

【0112】

いくつかの実施形態を説明したが、これらの実施形態は一例として提示したものにすぎず、本開示の範囲を限定するように意図するものではない。実際に、本明細書で説明した新規の装置、方法及びシステムは他の様々な形態で具現化することもでき、さらに、本開示の趣旨から逸脱することなく、本明細書で説明した方法及びシステムの形態の様々な省略、置換及び変更を行うこともできる。例えば、ブロックについては所与の配置で示しているが、別の実施形態は、異なるコンポーネント及び／又は回路トポロジーを使用して同様の機能を実行することもでき、いくつかのブロックを削除、移動、追加、細分化、結合及び／又は変更することもできる。これらのブロックの各々は、様々な異なる方法で実装することができる。上述した様々な実施形態の要素及び行為のいずれかの好適な組み合わせを組み合わせてさらなる実施形態を提供することもできる。添付の特許請求の範囲及びその同等物は、本開示の範囲及び趣旨に含まれるような形態又は修正も対象とするように意図される。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【国際調査報告】