特表 2024-536641 半導体超薄型積載構造の製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2024-10-04

(54)【発明の名称】半導体超薄型積載構造の製造方法

(51)【国際特許分類】

   H01L 21/02 20060101AFI20240927BHJP

【ＦＩ】

H01L21/02 B

【審査請求】有

【予備審査請求】未請求

(21)【出願番号】P 2024547802

(86)(22)【出願日】2021-05-19

(85)【翻訳文提出日】2024-04-22

(86)【国際出願番号】 CN2021094503

(87)【国際公開番号】W WO2022241662

(87)【国際公開日】2022-11-24

(81)【指定国・地域】

(71)【出願人】

【識別番号】524155530

【氏名又は名称】邱志威

(74)【代理人】

【識別番号】100125265

【弁理士】

【氏名又は名称】貝塚 亮平

(72)【発明者】

【氏名】邱志威

(57)【要約】

半導体超薄型積載構造の製造方法であって、イオン注入して停止層構造を半導体基板内に形成し、そして半導体基板の能動面に電気素子及び内部連結層を設置して、半導体ウエハを形成するステップと、２つの半導体ウエハの内部連結層を対向させ且つ上下に接合するステップと、裏面研磨及び薄化工程で上方の半導体ウエハの裏面から上方の半導体ウエハの半導体基板及び停止層構造の一部を除去することで、上方の半導体ウエハが薄化された半導体ウエハを形成し、その後、薄化された半導体ウエハの１つずつに対して別の半導体ウエハの接合、裏面研磨及び薄化工程を行い、別の薄化された半導体ウエハを１つずつ上へ積載し、最後に最下方にある半導体ウエハに対して裏面研磨及び薄化工程を行うステップとを含む。この製造方法は、多層の薄化された半導体ウエハを積載し、高い集積度の要求を満たすことができる。
【選択図】図１Ｅ

【特許請求の範囲】

【請求項1】

複数の半導体ウエハを製造し、前記半導体ウエハのうちの１つを底層の第１半導体ウエハとして選択し、他の前記半導体ウエハを積載される第２半導体ウエハ及び少なくとも１つの第３半導体ウエハとするステップであって、前記半導体ウエハのそれぞれを製造するステップは、
対向する能動面と裏面とを有する半導体基板を提供することと、
停止層構造を前記半導体基板内に形成し、前記半導体基板を基板の第１部分及び基板の第２部分に分けることであって、前記基板の第１部分は、前記停止層構造と前記能動面との間に位置し、前記基板の第２部分は、前記停止層構造と前記裏面との間に位置し、前記停止層構造は、窒化ケイ素層を少なくとも含み、前記窒化ケイ素層の製造は、まず、前記半導体基板の第１深さで窒素イオン注入工程を行って、そして高温処理工程を行って、前記窒素イオン注入領域に前記窒化ケイ素層を形成することと、
複数の電気素子と、複数の相互接続点を含む内部連結層とを前記能動面に設置し、且つ前記内部連結層と前記停止層構造とを接続するように前記基板の第１部分に複数の導電構造を設置することとを含むステップと、
前記第２半導体ウエハを前記第１半導体ウエハに対してフリップチップ実装して、前記第１半導体ウエハの前記内部連結層と前記第２半導体ウエハの前記内部連結層とを対向させ且つハイブリットボンディング技術で接合するステップと、
第１裏面研磨工程を行って、前記第２半導体ウエハの前記裏面から研磨して、前記第２半導体ウエハの前記基板の第２部分の一部を除去するステップと、
第１薄化工程を行って、薄化された第２半導体ウエハを形成するステップと、
第２裏面研磨工程を行って、前記第１半導体ウエハの裏面から研磨して、前記第１半導体ウエハの前記基板の第２部分の一部を除去するステップと、
第２薄化工程を行って、薄化された第１半導体ウエハを形成するステップであって、前記第１薄化工程及び前記第２薄化工程は、残りの前記基板の第２部分を除去して、前記停止層構造を露出させる基板除去ステップと、前記停止層構造を除去して、前記基板の第１部分及び前記導電構造を露出させる停止層除去ステップとを含むステップとを含む、ことを特徴とする半導体超薄型積載構造の製造方法。

【請求項2】

前記第２裏面研磨工程を行う前、前記薄化された第２半導体ウエハ上に複数の薄化された第３半導体ウエハを順に積載することができ、前記薄化された第３半導体ウエハのそれぞれを積載するステップは、
前記第３半導体ウエハを前記第１半導体ウエハに対してフリップチップ実装して、前記第３半導体ウエハの前記内部連結層と前記薄化された第２半導体ウエハの前記基板の第１部分とを対向させ且つ接合するステップと、
第３裏面研磨工程を行って、前記第３半導体ウエハの前記裏面から研磨して、前記第３半導体ウエハの前記基板の第２部分の一部を除去するステップと、
前記基板除去ステップと前記停止層除去ステップとを含む第３薄化工程を行うステップとを含む、ことを特徴とする請求項１に記載の半導体超薄型積載構造の製造方法。

【請求項3】

前記停止層構造は、前記窒化ケイ素層と前記能動面との間に介在するように前記窒化ケイ素層上に設置される二酸化ケイ素層を更に含む、ことを特徴とする請求項１に記載の半導体超薄型積載構造の製造方法。

【請求項4】

前記二酸化ケイ素層を形成するステップは、前記窒素イオン注入工程の後、まず、前記第１深さよりも小さい前記半導体基板の第２深さで酸素イオン注入工程を行い、その後、前記高温処理工程を行って、前記酸素イオン注入領域に前記二酸化ケイ素層を形成するステップを含む、ことを特徴とする請求項３に記載の半導体超薄型積載構造の製造方法。

【請求項5】

前記停止層除去ステップは、前記窒化ケイ素層を除去してから、前記二酸化ケイ素層を除去するステップを含む、ことを特徴とする請求項４に記載の半導体超薄型積載構造の製造方法。

【請求項6】

前記基板除去ステップは、化学機械研磨、ウェットエッチング及びプラズマドライエッチングのうちの１つから選択され、ケイ素と窒化ケイ素との選択比は、２０～８０の間である、ことを特徴とする請求項５に記載の半導体超薄型積載構造の製造方法。

【請求項7】

前記窒化ケイ素層及び前記二酸化ケイ素層を除去する方法は、化学機械研磨及びプラズマドライエッチングのうちの１つから選択され、窒化ケイ素と二酸化ケイ素との選択比は、１０～２０の間であり、二酸化ケイ素とケイ素との選択比は、５である、ことを特徴とする請求項５に記載の半導体超薄型積載構造の製造方法。

【請求項8】

前記停止層構造と前記能動面との距離は、１マイクロメートル～５マイクロメートルの間であり、前記薄化された第２半導体ウエハの厚さは、１２マイクロメートル以下である、ことを特徴とする請求項１に記載の半導体超薄型積載構造の製造方法。

【請求項9】

前記薄化された第１半導体ウエハを形成した後、
それぞれの前記導電構造に電気的に接続するように、前記薄化された第１半導体ウエハの前記薄化された第２半導体ウエハから離れる側に複数のハンダボールを設置するステップと、
電性テストと切断を行うステップとを更に含む、ことを特徴とする請求項１に記載の半導体超薄型積載構造の製造方法。

【請求項10】

複数の半導体ウエハを製造するステップであって、前記半導体ウエハのそれぞれを製造するステップは、
対向する能動面と裏面とを有する半導体基板を提供することと、
停止層構造を前記半導体基板内に形成し、前記半導体基板を基板の第１部分及び基板の第２部分に分けることであって、前記基板の第１部分は、前記停止層構造と前記能動面との間に位置し、前記基板の第２部分は、前記停止層構造と前記裏面との間に位置し、前記停止層構造は、窒化ケイ素層を少なくとも含み、前記窒化ケイ素層の製造は、まず、前記半導体基板の第１深さで窒素イオン注入工程を行って、そして高温処理工程を行って、前記窒素イオン注入領域に前記窒化ケイ素層を形成することと、
複数の電気素子と、複数の相互接続点を含む内部連結層とを前記能動面に設置し、且つ前記内部連結層と前記停止層構造とを接続するように、前記基板の第１部分に複数の導電構造を設置することとを含むステップと、
前記半導体ウエハのうちの１つを底層の第１半導体ウエハとして選択し、他の前記半導体ウエハを積載される１ロット目の半導体チップ及び少なくとも１つの２ロット目の半導体チップとして切断するステップと、
前記１ロット目の半導体チップを前記第１半導体ウエハに対してフリップチップ実装して、前記１ロット目の半導体チップの前記内部連結層と前記第１半導体ウエハの前記内部連結層とを対向させ且つハイブリットボンディング技術で接合するステップと、
第１成形工程を行って、前記１ロット目の半導体チップを被覆するように、前記第１半導体ウエハ上に第１パッケージングゲルを形成するステップと、
第１裏面研磨工程を行って、前記第１パッケージングゲルの前記第１半導体ウエハから離れる側から前記第１パッケージングゲルの一部を除去し及び前記１ロット目の半導体チップの前記基板の第２部分の一部を除去するステップと、
第１薄化工程を行って、第１半導体チップ層を形成するステップと、
第２裏面研磨工程を行って、前記第１半導体ウエハの前記裏面から研磨して、前記第１半導体ウエハの前記基板の第２部分の一部を除去するステップと、
第２薄化工程を行って、薄化された第１半導体ウエハを形成するステップであって、前記第１薄化工程及び前記第２薄化工程は、残りの前記基板の第２部分を除去して、前記停止層構造を露出させる基板除去ステップと、前記停止層構造を除去して、前記基板の第１部分及び前記導電構造を露出させる停止層除去ステップとを含むステップとを含む、ことを特徴とする半導体超薄型積載構造の製造方法。

【請求項11】

前記第２裏面研磨工程を行う前、前記第１半導体チップ層上に少なくとも１つの第２半導体チップ層を順に積載することができ、前記第２半導体チップ層のそれぞれを積載するステップは、
前記少なくとも１つの前記２ロット目の半導体チップを前記第１半導体ウエハに対してフリップチップ実装して、前記少なくとも１つの２ロット目の半導体チップの前記内部連結層と前記第１半導体チップ層の前記基板の第１部分とを対向させ且つ接合するステップと、
第２成形工程を行って、前記２ロット目の半導体チップを被覆するように、前記第１半導体チップ層上に第２パッケージングゲルを形成するステップと、
第３裏面研磨工程を行って、前記第２パッケージングゲルの前記第１半導体チップ層から離れる側から前記第２パッケージングゲルの一部を除去し及び前記２ロット目の半導体チップの前記基板の第２部分の一部を除去するステップと、
前記基板除去ステップと前記停止層除去ステップとを含む第３薄化工程を行うステップとを含む、ことを特徴とする請求項１０に記載の半導体超薄型積載構造の製造方法。

【請求項12】

前記薄化された第１半導体ウエハを形成した後、
それぞれの前記導電構造に電気的に接続するように、前記薄化された第１半導体ウエハの前記第１半導体チップ層から離れる側に複数のハンダボールを設置するステップと、電性テストと切断を行うステップとを更に含む、ことを特徴とする請求項１０に記載の半導体超薄型積載構造の製造方法。

【請求項13】

半導体超薄型積載構造の製造方法であって、
キャリア板を提供し、且つ前記キャリア板上に複数の第１導電柱を形成するステップと、
複数の半導体チップを提供するステップであって、前記半導体ウエハのそれぞれを製造するステップは、対向する能動面と裏面を有する半導体基板を提供することと、停止層構造を前記半導体基板内に形成し、前記半導体基板を基板の第１部分及び基板の第２部分に分けることとを含み、前記基板の第１部分は、前記停止層構造と前記能動面との間に位置し、前記基板の第２部分は、前記停止層構造と前記裏面との間に位置し、前記停止層構造は、窒化ケイ素層を少なくとも含み、前記窒化ケイ素層の製造は、まず、前記半導体基板の第１深さで窒素イオン注入工程を行って、そして高温処理工程を行って、前記窒素イオン注入領域に前記窒化ケイ素層を形成することと、複数の電気素子と、複数の相互接続点を含む内部連結層とを前記能動面に設置し、且つ前記内部連結層と前記停止層構造とを接続するように、前記基板の第１部分に複数の導電構造を設置することと、切断することとを含むステップと、
前記半導体チップから１ロット目の半導体チップ及び少なくとも１つの２ロット目の半導体チップを選別するステップであって、前記１ロット目の半導体チップが複数の第１半導体チップを含み、前記少なくとも１つの２ロット目の半導体チップが複数の第２半導体チップを含むステップと、
前記第１導電柱が隣接する前記第１半導体チップの間に介在するように、前記１ロット目の半導体チップを前記キャリア板上にフリップチップ実装して設置するステップであって、前記１ロット目の半導体チップの前記内部連結層が前記キャリア板に近接し且つ前記半導体基板が前記キャリア板から離れるステップと、
第１成形工程を行って、前記１ロット目の半導体チップ及び前記第１導電柱を被覆するように、前記キャリア板上に第１パッケージングゲルを形成するステップと、
第１裏面研磨工程を行って、前記第１パッケージングゲルの前記キャリア板から離れる側から前記第１パッケージングゲルの一部を除去し及び前記１ロット目の半導体チップの前記基板の第２部分の一部を除去するステップと、
第１薄化工程を行って第１半導体チップ層を形成するステップであって、前記第１薄化工程は、前記１ロット目の半導体チップの残りの前記基板の第２部分及び前記停止層構造を順に除去して、前記基板の第１部分、前記導電構造及び前記第１導電柱を露出させることを含むステップと、
前記第１半導体チップ層の前記導電構造の一部に電気的に接続するように、複数の第２導電柱を設置するステップと、
前記第２半導体チップがそれぞれ隣接する前記第１半導体チップの間をジャンパし、前記第２半導体チップの前記内部連結層が露出した前記第１導電柱及び前記第１半導体チップ層の前記導電構造の一部に電気的に接続され、且つ前記第２導電柱の一部が隣接する前記第２半導体チップの間に介在するように、前記２ロット目の半導体チップを前記第１半導体チップ層上にフリップチップ実装して設置するステップと、
第２成形工程を行って、前記２ロット目の半導体チップ及び前記第２導電柱を被覆するように、前記第１半導体チップ層上に第２パッケージングゲルを形成するステップと、
第２裏面研磨工程を行って、前記第２パッケージングゲルの前記第１半導体チップ層から離れる側から前記第２パッケージングゲルの一部を除去し及び前記２ロット目の半導体チップの前記基板の第２部分の一部を除去するステップと、
第２薄化工程を行って第２半導体チップ層を形成するステップであって、前記第２薄化工程は、前記２ロット目の半導体チップの残りの前記基板の第２部分及び前記停止層構造を順に除去して、前記基板の第１部分、前記導電構造及び前記第２導電柱を露出させることを含むステップと、
前記キャリア板を除去して、前記第１半導体チップ層の前記内部連結層及び前記第１導電柱を露出させるステップとを含む、ことを特徴とする半導体超薄型積載構造の製造方法。

【請求項14】

前記キャリア板を除去した後、
それぞれ前記内部連結層と前記第１導電柱とを電気的に接続するように、前記第１半導体チップ層の前記第２半導体チップ層から離れる側に複数のハンダボールを設置するステップと、切断するステップとを更に含む、ことを特徴とする請求項１３に記載の半導体超薄型積載構造の製造方法。

【請求項15】

前記１ロット目の半導体チップにおける前記第１半導体チップは、異なる電気的機能を有する、ことを特徴とする請求項１３に記載の半導体超薄型積載構造の製造方法。

【請求項16】

前記２ロット目の半導体チップにおける前記第２半導体チップは、異なる電気的機能を有する、ことを特徴とする請求項１３に記載の半導体超薄型積載構造の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体構造の製造方法に関し、特に半導体超薄型積載構造の製造方法に関する。

【背景技術】

【0002】

電子製品は、電子産業の盛んな発展に伴い、次第に多機能で高性能の研究開発方向に入り、その中で、半導体科学技術は、すでにメモリや中央処理装置などのチップセットの製造に広く応用されている。半導体集積回路の寸法は、高い集積度（Ｉｎｔｅｇｒａｔｉｏｎ）及び高い速度などの目的を達成するために、持続的に縮小され、現在、上記集積度及び速度要求を達成するために、複数種類の異なる材料及び技術が発展しており、回路の操作速度を改善するために、多層基板（ｍｕｌｔｉｐｌｅ ｓｕｂｓｔｒａｔｅｓ）を含む積載構造も研究されている。半導体平面パッケージングの関連技術が限界に達した場合、集積化によって微細化の需要を満たすことができ、ウエハ積載技術は、将来の科学技術に大きな助力を与え、現在の関連分野の極めて改善される目標でもある。

【発明の概要】

【発明が解決しようとする課題】

【0003】

本発明は、半導体超薄型積載構造が高い集積度と速度の要求を満たすことができ、より優れた電気特性及び効率を有する、半導体超薄型積載構造の製造方法を提供する。

【課題を解決するための手段】

【0004】

本発明による半導体超薄型積載構造の製造方法は、複数の半導体ウエハを製造し、そのうち１つの半導体ウエハを底層の第１半導体ウエハとして選択し、一部の半導体ウエハを積載される第２半導体ウエハ及び第３半導体ウエハとするステップであって、半導体ウエハのそれぞれを製造するステップは、対向する能動面と裏面を有する半導体基板を提供することと、停止層構造を半導体基板内に形成し、半導体基板を基板の第１部分及び基板の第２部分に分けることとを含み、基板の第１部分は、停止層構造と能動面との間に位置し、基板の第２部分は、停止層構造と裏面との間に位置し、停止層構造は、窒化ケイ素層を少なくとも含み、窒化ケイ素層の製造は、まず、半導体基板の第１深さで窒素イオン注入工程を行い、そして高温処理工程を行って、窒素イオン注入領域に窒化ケイ素層を形成することと、複数の電気素子と、複数の相互接続点を含む内部連結層とを能動面に設置し、且つ内部連結層と停止層構造とを接続するように、基板の第１部分に複数の導電構造を設置することとを含むステップと、第２半導体ウエハを第１半導体ウエハに対してフリップチップ実装して、第１半導体ウエハの内部連結層と第２半導体ウエハの内部連結層とを対向させ且つハイブリットボンディング技術で接合するステップと、第１裏面研磨工程を行って、第２半導体ウエハの裏面から研磨して、第２半導体ウエハの基板の第２部分の一部を除去するステップと、第１薄化工程を行って、薄化された第２半導体ウエハを形成するステップと、第２裏面研磨工程を行って、第１半導体ウエハの裏面から研磨して、第１半導体ウエハの基板の第２部分の一部を除去するステップと、第２薄化工程を行って、薄化された第１半導体ウエハを形成するステップであって、第１薄化工程及び第２薄化工程は、残りの基板の第２部分を除去して、停止層構造を露出させる基板除去ステップと、停止層構造を除去して、基板の第１部分及び導電構造を露出させる停止層除去ステップとを含むステップとを含む。

【0005】

本発明の一実施例では、上記第２裏面研磨工程を行う前、薄化された第２半導体ウエハ上に複数の薄化された第３半導体ウエハを順に積載することができ、薄化された第３半導体ウエハのそれぞれを積載するステップは、第３半導体ウエハを第１半導体ウエハフリップチップに対してフリップチップ実装して、第３半導体ウエハの内部連結層と薄化された第２半導体ウエハの基板の第１部分とを対向させ且つ接合するステップと、第３裏面研磨工程を行って、第３半導体ウエハの裏面から研磨して、第３半導体ウエハの基板の第２部分の一部を除去するステップと、基板除去ステップと停止層除去ステップとを含む第３薄化工程を行うステップとを含む。

【0006】

本発明の一実施例では、上記停止層構造は、窒化ケイ素層と能動面との間に介在するように、窒化ケイ素層上に設置される二酸化ケイ素層を更に含む。

【0007】

本発明の一実施例では、上記二酸化ケイ素層を形成するステップは、窒素イオン注入工程の後、まず、第１深さよりも小さい半導体基板の第２深さで酸素イオン注入工程を行い、その後、高温処理工程を行って、酸素イオン注入領域に二酸化ケイ素層を形成するステップを含む。

【0008】

本発明の一実施例では、上記停止層除去ステップは、窒化ケイ素層を除去してから、二酸化ケイ素層を除去するステップを含む。

【0009】

本発明の一実施例では、上記基板除去ステップは、化学機械研磨、ウェットエッチング及びプラズマドライエッチングのうちの１つから選択され、ケイ素と窒化ケイ素との選択比は、２０～８０の間である。

【0010】

本発明の一実施例では、上記窒化ケイ素層及び二酸化ケイ素層を除去する方法は、化学機械研磨及びプラズマドライエッチングのうちの１つから選択され、窒化ケイ素と二酸化ケイ素との選択比は、１０～２０の間であり、二酸化ケイ素とケイ素との選択比は、約５である。

【0011】

本発明の一実施例では、上記停止層構造と能動面との距離は、１マイクロメートル～５マイクロメートルの間であり、薄化された第２半導体ウエハの厚さは、１２マイクロメートル以下である。

【0012】

本発明の一実施例では、上記薄化された第１半導体ウエハを形成した後、それぞれ導電構造に電気的に接続するように、薄化された第１半導体ウエハの薄化された第２半導体ウエハから離れる側に複数のハンダボールを設置するステップと、電性テストと切断を行うステップとを更に含む。

【0013】

本発明による半導体超薄型積載構造の製造方法は、複数の半導体ウエハを製造することを含み、半導体ウエハのそれぞれを製造するステップは、対向する能動面と裏面を有する半導体基板を提供することと、停止層構造を前記半導体基板内に形成し、前記半導体基板を基板の第１部分及び基板の第２部分に分けることとを含み、前記基板の第１部分は、前記停止層構造と前記能動面との間に位置し、前記基板の第２部分は、前記停止層構造と前記裏面との間に位置し、前記停止層構造は、窒化ケイ素層を少なくとも含み、前記窒化ケイ素層の製造は、まず、前記半導体基板の第１深さで窒素イオン注入工程を行って、そして高温処理工程を行って、前記窒素イオン注入領域に前記窒化ケイ素層を形成することと、複数の電気素子と、複数の相互接続点を含む内部連結層とを前記能動面に設置し、且つ前記内部連結層と前記停止層構造とを接続するように、前記基板の第１部分に複数の導電構造を設置することとを含むステップと、そのうち１つの半導体ウエハを底層の第１半導体ウエハとして選択し、一部の半導体ウエハを積載される１ロット目の半導体チップ及び少なくとも１つの２ロット目の半導体チップとして切断するステップと、１ロット目の半導体チップを第１半導体ウエハに対してフリップチップ実装して、１ロット目の半導体チップの内部連結層と第１半導体ウエハの内部連結層とを対向させ且つハイブリットボンディング技術で接合するステップと、第１成形工程を行って、１ロット目の半導体チップを被覆するように、第１半導体ウエハ上に第１パッケージングゲルを形成するステップと、第１裏面研磨工程を行って、第１パッケージングゲルの第１半導体ウエハから離れる側から第１パッケージングゲルの一部を除去し及び１ロット目の半導体チップの基板の第２部分の一部を除去するステップと、第１薄化工程を行って、第１半導体チップ層を形成するステップと、第２裏面研磨工程を行って、第１半導体ウエハの裏面から研磨して、第１半導体ウエハの基板の第２部分の一部を除去するステップと、第２薄化工程を行って、薄化された第１半導体ウエハを形成するステップであって、第１薄化工程及び第２薄化工程は、残りの基板の第２部分を除去して、停止層構造を露出させる基板除去ステップと、停止層構造を除去して、基板の第１部分及び導電構造を露出させる停止層除去ステップとを含むステップとを含む。

【0014】

本発明の一実施例では、上記第２裏面研磨工程を行う前、第１半導体チップ層上に少なくとも１つの第２半導体チップ層を順に積載することができ、第２半導体チップ層のそれぞれを積載するステップは、２ロット目の半導体チップを第１半導体ウエハに対してフリップチップ実装して、２ロット目の半導体チップの内部連結層と第１半導体チップ層の基板の第１部分とを対向させ且つ接合するステップと、第２成形工程を行って、２ロット目の半導体チップを被覆するように、第１半導体チップ層上に第２パッケージングゲルを形成するステップと、第３裏面研磨工程を行って、第２パッケージングゲルの第１半導体チップ層から離れる側から第２パッケージングゲルの一部を除去し及び２ロット目の半導体チップの基板の第２部分の一部を除去するステップと、基板除去ステップと停止層除去ステップとを含む第３薄化工程を行うステップとを含む。

【0015】

本発明による半導体超薄型積載構造の製造方法は、キャリア板を提供し、且つキャリア板上に複数の第１導電柱を形成するステップと、複数の半導体チップを提供するステップであって、半導体チップのそれぞれを製造するステップは、対向する能動面と裏面を有する半導体基板を提供することと、停止層構造を半導体基板内に形成し、半導体基板を基板の第１部分及び基板の第２部分に分けることとを含み、基板の第１部分は、停止層構造と能動面との間に位置し、基板の第２部分は、停止層構造と裏面との間に位置し、停止層構造は、窒化ケイ素層を少なくとも含み、窒化ケイ素層の製造は、まず、半導体基板の第１深さで窒素イオン注入工程を行って、そして高温処理工程を行って、窒素イオン注入領域に窒化ケイ素層を形成することと、複数の電気素子と、複数の相互接続点を含む内部連結層を能動面に設置し、且つ内部連結層と停止層構造とを接続するように、基板の第１部分に複数の導電構造を設置することと、切断することとを含むステップと、半導体チップから１ロット目の半導体チップ及び少なくとも１つの２ロット目の半導体チップを選別するステップであって、１ロット目の半導体チップが複数の第１半導体チップを含み、２ロット目の半導体チップが複数の第２半導体チップを含むステップと、第１導電柱が隣接する第１半導体チップの間に介在するように、１ロット目の半導体チップをキャリア板上にフリップチップ実装して設置するステップであって、１ロット目の半導体チップの内部連結層がキャリア板に近接し且つ半導体基板がキャリア板から離れるステップと、第１成形工程を行って、１ロット目の半導体チップ及び第１導電柱を被覆するように、キャリア板上に第１パッケージングゲルを形成するステップと、第１裏面研磨工程を行って、第１パッケージングゲルのキャリア板から離れる側から第１パッケージングゲルの一部を除去し及び１ロット目の半導体チップの基板の第２部分の一部を除去するステップと、第１薄化工程を行って第１半導体チップ層を形成するステップであって、第１薄化工程は、１ロット目の半導体チップの残りの基板の第２部分及び停止層構造を順に除去して、基板の第１部分、導電構造及び第１導電柱を露出させることを含むステップと、第１半導体チップ層の導電構造の一部に電気的に接続するように、複数の第２導電柱を設置するステップと、第２半導体チップがそれぞれ隣接する第１半導体チップの間をジャンパし、第２半導体チップの内部連結層が露出した第１導電柱及び第１半導体チップ層の導電構造の一部に電気的に接続され、且つ第２導電柱の一部が隣接する第２半導体チップの間に介在するように、２ロット目の半導体チップを第１半導体チップ層上にフリップチップ実装して設置するステップと、第２成形工程を行って、２ロット目の半導体チップ及び第２導電柱を被覆するように、第１半導体チップ層上に第２パッケージングゲルを形成するステップと、第２裏面研磨工程を行って、第２パッケージングゲルの第１半導体チップ層から離れる側から第２パッケージングゲルの一部を除去し及び２ロット目の半導体チップの基板の第２部分の一部を除去するステップと、第２薄化工程を行って第２半導体チップ層を形成するステップであって、第２薄化工程は、２ロット目の半導体チップの残りの基板の第２部分及び停止層構造を順に除去して、基板の第１部分、導電構造及び第２導電柱を露出させることを含むステップと、キャリア板を除去して、第１半導体チップ層の内部連結層及び第１導電柱を露出させるステップとを含む。

【0016】

本発明の一実施例では、上記キャリア板を除去した後、それぞれ内部連結層と第１導電柱とを電気的に接続するように、第１半導体チップ層の第２半導体チップ層から離れる側に複数のハンダボールを設置するステップと、切断するステップとを更に含む。

【0017】

本発明の一実施例では、上記１ロット目の半導体チップの複数の第１半導体チップは、異なる電気的機能を有する。

【0018】

本発明の一実施例では、上記２ロット目の半導体チップの第２半導体チップは、異なる電気的機能を有する。

【発明の効果】

【0019】

本発明では、半導体ウエハを製造する時、まずイオン注入工程で停止層構造を半導体基板内に形成してから、半導体基板の能動面に電気素子及び内部連結層を設置し、その後、２つの半導体ウエハを上下に接合し、又は半導体ウエハを切断して複数の半導体チップを形成した後、半導体チップのロットと最底層の半導体ウエハを接合する。半導体ウエハ／チップの接合（及び成形とパッケージングゲルの形成）を行うたびに、裏面研磨及び薄化工程で上方の半導体ウエハ／チップの裏面から上方の半導体ウエハ／チップの半導体基板及び停止層構造の一部を除去することで、上方の半導体ウエハ／チップが薄化された半導体ウエハ／半導体チップ層を形成し、その後、薄化された半導体ウエハ／チップの１つずつに対して別の半導体ウエハ／チップの接合（及び成形とパッケージングゲルの形成）、裏面研磨及び薄化工程を行い、別の薄化された半導体ウエハ／半導体チップ層を上へ積載し、最後に最下方にある半導体ウエハに対して裏面研磨及び薄化工程を行う。薄化された半導体ウエハ／半導体チップ層のそれぞれの厚さが１２マイクロメートル以下であり、チップの総厚さが７００マイクロメートルに限定される場合に、５７層のチップ層を積載し、更に高い集積度と速度の要求を満たすことができる。

【0020】

上記説明は、本発明技術案の概略にすぎず、本発明の技術手段をより明確に知ることができるように、明細書の内容に従って実施することができ、また、本発明の上記及びその他の目的、特徴及び利点をより明確にわかりやすくするために、以下に特に好ましい実施例を挙げ、図面と合わせて、以下に詳細に説明する。

【図面の簡単な説明】

【0021】

【図1A】本発明の第１実施例による半導体超薄型積載構造の製造方法の断面概略図である。

【図1B】本発明の第１実施例による半導体超薄型積載構造の製造方法の断面概略図である。

【図1C】本発明の第１実施例による半導体超薄型積載構造の製造方法の断面概略図である。

【図1D】本発明の第１実施例による半導体超薄型積載構造の製造方法の断面概略図である。

【図1E】本発明の第１実施例による半導体超薄型積載構造の製造方法の断面概略図である。

【図1F】本発明の第１実施例による半導体超薄型積載構造の製造方法の断面概略図である。

【図1G】本発明の第１実施例による半導体超薄型積載構造の製造方法の断面概略図である。

【図1H】本発明の第１実施例による半導体超薄型積載構造の製造方法の断面概略図である。

【図1I】本発明の第１実施例による半導体超薄型積載構造の製造方法の断面概略図である。

【図1J】本発明の第１実施例による半導体超薄型積載構造の製造方法の断面概略図である。

【図1K】本発明の第１実施例による半導体超薄型積載構造の製造方法の断面概略図である。

【図1L】本発明の第１実施例による半導体超薄型積載構造の製造方法の断面概略図である。

【図1M】本発明の第１実施例による半導体超薄型積載構造の製造方法の断面概略図である。

【図1N】本発明の第１実施例による半導体超薄型積載構造の製造方法の断面概略図である。

【図1O】本発明の第１実施例による半導体超薄型積載構造の製造方法の断面概略図である。

【図1P】本発明の第１実施例による半導体超薄型積載構造の製造方法の断面概略図である。

【図1Q】本発明の第１実施例による半導体超薄型積載構造の製造方法の断面概略図である。

【図1R】本発明の第１実施例による半導体超薄型積載構造の製造方法の断面概略図である。

【図1S】本発明の第１実施例による半導体超薄型積載構造の製造方法の断面概略図である。

【図2A】本発明の第２実施例による半導体超薄型積載構造の製造方法の断面概略図である。

【図2B】本発明の第２実施例による半導体超薄型積載構造の製造方法の断面概略図である。

【図2C】本発明の第２実施例による半導体超薄型積載構造の製造方法の断面概略図である。

【図2D】本発明の第２実施例による半導体超薄型積載構造の製造方法の断面概略図である。

【図2E】本発明の第２実施例による半導体超薄型積載構造の製造方法の断面概略図である。

【図2F】本発明の第２実施例による半導体超薄型積載構造の製造方法の断面概略図である。

【図2G】本発明の第２実施例による半導体超薄型積載構造の製造方法の断面概略図である。

【図2H】本発明の第２実施例による半導体超薄型積載構造の製造方法の断面概略図である。

【図2I】本発明の第２実施例による半導体超薄型積載構造の製造方法の断面概略図である。

【図2J】本発明の第２実施例による半導体超薄型積載構造の製造方法の断面概略図である。

【図2K】本発明の第２実施例による半導体超薄型積載構造の製造方法の断面概略図である。

【図3A】本発明の第３実施例による半導体超薄型積載構造の製造方法の断面概略図である。

【図3B】本発明の第３実施例による半導体超薄型積載構造の製造方法の断面概略図である。

【図3C】本発明の第３実施例による半導体超薄型積載構造の製造方法の断面概略図である。

【図3D】本発明の第３実施例による半導体超薄型積載構造の製造方法の断面概略図である。

【図3E】本発明の第３実施例による半導体超薄型積載構造の製造方法の断面概略図である。

【図3F】本発明の第３実施例による半導体超薄型積載構造の製造方法の断面概略図である。

【図3G】本発明の第３実施例による半導体超薄型積載構造の製造方法の断面概略図である。

【図3H】本発明の第３実施例による半導体超薄型積載構造の製造方法の断面概略図である。

【図3I】本発明の第３実施例による半導体超薄型積載構造の製造方法の断面概略図である。

【図3J】本発明の第３実施例による半導体超薄型積載構造の製造方法の断面概略図である。

【図3K】本発明の第３実施例による半導体超薄型積載構造の製造方法の断面概略図である。

【図3L】本発明の第３実施例による半導体超薄型積載構造の製造方法の断面概略図である。

【発明を実施するための形態】

【0022】

図１Ａ～図１Ｓは、本発明の第１実施例による半導体超薄型積載構造の製造方法の断面概略図である。まず、複数の半導体ウエハ１０（図１Ｅに示す）を製造し、そのうち１つの半導体ウエハ１０を積載底層の第１半導体ウエハ１０ａ（図１Ｆに示す）、他の半導体ウエハ１０を積載される第２半導体ウエハ１０ｂ（図１Ｆに示す）及び第３半導体ウエハ１０ｃ（図１Ｌに示す）として選択し、複数の半導体ウエハ１０の製造過程は、同一又は類似であり、図１Ａ～図１Ｅは、製造される半導体ウエハ１０の断面概略図を示す。図１Ａに示すように、半導体基板１２を提供し、半導体基板１２は、例えばシリコン基板（ｓｉｌｉｃｏｎ ｓｕｂｓｔｒａｔｅ）、エピタキシャルシリコン基板（ｅｐｉｔａｘｉａｌ ｓｉｌｉｃｏｎ ｓｕｂｓｔｒａｔｅ）、ケイ素ゲルマニウム基板（ｓｉｌｉｃｏｎ ｇｅｒｍａｎｉｕｍ ｓｕｂｓｔｒａｔｅ）、炭化ケイ素基板（ｓｉｌｉｃｏｎ ｃａｒｂｉｄｅ ｓｕｂｓｔｒａｔｅ）又はシリコン・オン・インシュレータ（ｓｉｌｉｃｏｎ ｏｎ ｉｎｓｕｌａｔｉｏｎ、ＳＯＩ）基板であり、一実施例では、半導体基板の厚さは、例えば７００～８００マイクロメートル（ｕｍ）であり、好ましくは７７５マイクロメートルであり、半導体基板１２は、対向する能動面１２１と裏面１２２とを有する。

【0023】

そして、停止層構造を半導体基板１２内に形成する。一実施例では、停止層構造の製造は、少なくとも１つのイオン注入工程及び高温処理工程を行うことを含む。一実施例では、イオン注入工程は、まず窒素イオン注入を行ってから、酸素イオン注入を行うことを含む。図１Ｂ及び図１Ｃに示すように、まず、半導体基板１２の第１深さＤ１で窒素イオン注入工程１４を行ってから、半導体基板１２の第２深さＤ２で酸素イオン注入工程１６を行い、一実施例では、窒素イオン注入領域１４'の第１深さＤ１は、能動面１２１から例えば約１～５マイクロメートルの深さであり、酸素イオン注入領域１６'の第２深さＤ２は、窒素イオン注入領域１４の第１深さＤ１よりも小さく、即ち酸素イオン注入領域１６'は、能動面１２１に近い。

【0024】

その後に高温処理を行い、図１Ｄに示すように、窒素イオン注入領域１４'に窒化ケイ素（Ｓｉ_３Ｎ_４）層１４ａを形成し、酸素イオン注入領域１６'に二酸化ケイ素（ＳｉＯ_２）層１６ａを形成し、二酸化ケイ素層１６ａは、能動面１２１に近く、窒化ケイ素層１４ａは、裏面１２２に近く、この実施例では、窒化ケイ素層１４ａと二酸化ケイ素層１６ａは、上記停止層構造１８を構成し、二酸化ケイ素層１６ａは、窒化ケイ素層１４上に位置し且つ窒化ケイ素層１４ａと能動面１２１との間に介在する。一実施例では、窒化ケイ素層１４ａ及び二酸化ケイ素層１６ａの厚さは、例えば５００ナノメートル（ｎｍ）である。説明の便宜上、停止層構造１８の二酸化ケイ素層１６ａと能動面１２１との間の半導体基板１２は、基板の第１部分１２３とも呼ばれ、停止層構造１８の窒化ケイ素層１４ａと裏面１２２との間の半導体基板１２は、基板の第２部分１２４とも呼ばれる。一実施例では、半導体ウエハ１０がこの後に金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）の製作に用いられる時、一般的に組み合わせて用いるＮウェル（Ｎ ｗｅｌｌ）の深さは、約２マイクロメートルであるため、基板の第１部分１２３の厚さは、２マイクロメートル以上でなければならず、即ち上記窒素イオン注入工程１４及び酸素イオン注入工程１６を行う時、窒素イオン注入領域１４'の第１深さＤ１及び酸素イオン注入領域１６'の第２深さは、いずれも２マイクロメートルよりやや大きくなければならない。

【0025】

上記説明を続けると、図１Ｅに示すように、能動面１２１には、複数の電気素子２０及び相互接続点２２１を有する内部連結層２２が設置され、電気素子２０は、例えば金属酸化物半導体（ＭＯＳ）を含み、且つ基板の第１部分１２３には複数の導電構造が設置され、一実施例では、導電構造は、例えばシリコン貫通電極（Ｔｈｒｏｕｇｈ Ｓｉｌｉｃｏｎ Ｖｉａ、ＴＳＶ）２４を含み、シリコン貫通電極２４は、内部連結層２２及び停止層構造１８の二酸化ケイ素層１６ａに垂直に接続される。電気素子２０、内部連結層２２及びシリコン貫通電極２４の製造プロセスは、一般的な半導体工程の前工程（ｆｒｏｎｔ－ｅｎｄ－ｏｆ－ｌｉｎｅ、ＦＥＯＬ）及び後工程（ｂａｃｋ－ｅｎｄ－ｏｆ－ｌｉｎｅ、ＢＥＯＬ）を含み、前工程は、例えば半導体基板１２上に抵抗、コンデンサ、ダイオードやトランジスタなどの素子を製造することであり、後工程は、例えば各素子の間に接続用金属配線及び相互接続点２２１を製造することである。一実施例では、相互接続点２２１は、例えば銅接点である。図１Ｅは、本発明の一実施例の半導体ウエハ１０概略図を示し、以下に説明される第１半導体ウエハ１０ａ、第２半導体ウエハ１０ｂ及び第３半導体ウエハ１０ｃは、半導体ウエハ１０の記述に用いられる素子符号を引き続き用いる。第１半導体ウエハ１０ａのシリコン貫通電極２４の位置は、例えば後続工程におけるハンダボールの取り付け位置に対応し、第２半導体ウエハ１０ｂのシリコン貫通電極２４の位置は、例えば第３半導体ウエハ１０ｃの内部連結層２２の相互接続点２２１に対応する。

【0026】

図１Ｆに示すように、第２半導体ウエハ１０ｂを第１半導体ウエハ１０ａに対してフリップチップ実装することにより、第１半導体ウエハ１０ａと第２半導体ウエハ１０ｂの内部連結層２２とを対向させ且つ相互接続点２２１をそれぞれ対応させ、そして図１Ｇに示すように、ハイブリットボンディング技術（Ｈｙｂｒｉｄ ｂｏｎｄｉｎｇ）を用いて、第１半導体ウエハ１０ａと第２半導体ウエハ１０ｂとを上下に積載し、ハイブリットボンディング技術は、銅対銅接合及び焼戻しなどの工程を含む。

【0027】

そして、第１裏面研磨（Ｇｒｉｎｄ）工程を利用して第２半導体ウエハ１０ｂの裏面１２２から研磨して、第２半導体ウエハ１０ｂの基板の第２部分１２４の一部を除去し、図１Ｈに示すように、厚さが極めて薄い基板の第２部分１２４を残留し、一実施例では、残留した基板の第２部分１２４の厚さは、約２０である。

【0028】

その後、第１薄化工程を行って、薄化された第２半導体ウエハを形成し、第１薄化工程は、基板除去ステップと停止層除去ステップとを含み、図１Ｉ～図１Ｋは、第１薄化工程の概略図を示す。図１Ｉに示すように、基板除去ステップは、残留した基板の第２部分１２４を除去して、停止層構造１８を露出させ、例えば窒化ケイ素層１４ａを露出させるために用いられ、一実施例では、基板除去ステップは、第１化学機械研磨（ＣＭＰ）工程であり、ケイ素と窒化ケイ素との選択比は、例えば２０であり、即ちＳｉ／Ｓｉ_３Ｎ_４は、２０である。停止層除去ステップは、停止層構造１８を除去して、即ち窒化ケイ素層１４ａ及び二酸化ケイ素層１６ａを順に除去して、基板の第１部分１２３及びシリコン貫通電極２４を露出させるために用いられる。一実施例では、図１Ｊに示すように、まず第２化学機械研磨工程で窒化ケイ素層１４ａを除去して、二酸化ケイ素層１６ａを露出させ、窒化ケイ素と二酸化ケイ素との選択比は、例えば１０であり、即ちＳｉ_３Ｎ_４／ＳｉＯ_２は、１０である。そして、図１Ｋに示すように、第３化学機械研磨工程で二酸化ケイ素層１６ａを除去して、基板の第１部分１２３及びシリコン貫通電極２４を露出させ、二酸化ケイ素とケイ素との選択比は、例えば５であり、即ちＳｉＯ_２／Ｓｉは、５である。基板の第１部分１２３及びシリコン貫通電極２４の露出により、薄化された第２半導体ウエハ１０ｂ'を形成する。

【0029】

上記説明を続けると、以上、第１半導体ウエハ１０ａ及び薄化された第２半導体ウエハ１０ｂ'の積載は、既に完了しており、そして、図１Ｌに示すように、第３半導体ウエハ１０ｃを第１半導体ウエハ１０ａに対してフリップチップ実装することで、第３半導体ウエハ１０ｃの内部連結層２２を薄化された第２半導体ウエハ１０ｂ'の基板の第１部分１２３に向ける。一実施例では、第３半導体ウエハ１０ｃの内部連結層２２の相互接続点２２１は、それぞれ薄化された第２半導体ウエハ１０ｂ'のシリコン貫通電極２４に対応する。その後、上記第１裏面研磨工程及び第１薄化工程を繰り返して、薄化された第３半導体ウエハ１０ｃ'と薄化された第２半導体ウエハ１０ｂ'の積載を完了させる。一実施例では、薄化された第２半導体ウエハ１０ｂ'又は薄化された第３半導体ウエハ１０ｃ'の厚さは、例えば１２マイクロメートルである。このように、図１Ｍに示すように、複数の半導体ウエハ１０を有する前提で、上記半導体ウエハ１０の接合工程、第１裏面研磨工程及び第１薄化工程を１つずつ繰り返すと、多層の薄化された半導体ウエハ１０'と第１半導体ウエハ１０ａの積載を完了させることができ、一実施例では、その基板の第１部分１２３は、最上方に積載される薄化された半導体ウエハ１０'としてシリコン貫通電極２４が形成されなくてもよい。

【0030】

図１Ｎに示すように、所定数の複数の薄化された半導体ウエハ１０'を積載した後、第２裏面研磨工程を利用して第１半導体ウエハ１０ａの裏面１２２から研磨して、第１半導体ウエハ１０ａの基板の第２部分１２４の一部を除去して、厚さが極めて薄い基板の第２部分１２４を残留する。そして、図１Ｏ～図１Ｑに示すように、第２薄化工程を行い、上記基板除去ステップ及び停止層除去ステップを利用して、第１半導体ウエハ１０ａに残留した基板の第２部分１２４、窒化ケイ素層１４ａ及び二酸化ケイ素層１６ａを順に除去し、更に薄化された第１半導体ウエハ１０ａ'の基板の第１部分１２３及びシリコン貫通電極２４を露出させ、このように薄化された第１半導体ウエハ１０ａ'、薄化された第２半導体ウエハ１０ｂ'、薄化された第３半導体ウエハ１０ｃ'......などの複数の薄化された半導体ウエハ１０'の積載を完了させる。

【0031】

その後、図１Ｒに示すように、薄化された第１半導体ウエハ１０ａ'の薄化された第２半導体ウエハ１０ｂ'から離れる側に複数のハンダボール２６を設置して、それぞれ露出したシリコン貫通電極２４に電気的に接続し、且つチップ・テスト（Ｃｈｉｐ Ｐｒｏｂｉｎｇ、ＣＰ）を行って、電気的機能のテスト（Ｔｅｓｔ）を行った後、切断（ｄｉｅ ｓａｗ）して、図１Ｓに示す半導体超薄型積載構造２８を形成し、各層の薄化された半導体ウエハ１０'を半導体チップ層１０"として切断し、薄化された半導体ウエハ１０'のそれぞれの厚さは、例えば１２マイクロメートルであってもよく、本発明実施例による半導体超薄型積載構造２８では、チップの総厚さが７００マイクロメートルに限定される場合に、５７層の薄化半導体チップ層１０"を積載することができ、高い集積度と速度の要求を満たすことができ、より優れた電気特性及び効率を有する。

【0032】

更に上記第１薄化工程及び第２薄化工程で、基板除去ステップ及び停止層除去ステップが合計３つの化学機械研磨工程を含むことを例にして説明するが、これに限定されない。他の実施例では、第１／第２薄化工程は、１つのウェットエッチング工程と２つの化学機械研磨工程とを含み、即ち基板除去ステップにおいて、上記第１化学機械研磨工程の代わりにウェットエッチング工程を用い、薄化工程の断面概略図は、図１Ｈ～図１Ｋ又は図１Ｎ～図１Ｑを参照すればよく、まず残留した基板の第２部分１２４をウェットエッチング工程で除去して、窒化ケイ素層１４ａを露出させ、ウェットエッチング工程でのケイ素と窒化ケイ素との選択比は、例えば４０であり、即ちＳｉ／Ｓｉ_３Ｎ_４は、４０であり、さらに第２化学機械研磨工程及び第３化学機械研磨工程を順に行って、順に窒化ケイ素層１４ａ及び二酸化ケイ素層１６ａを除去する。

【0033】

別の実施例では、第１／第２薄化工程においては、上記３つの化学機械研磨工程の代わりに３つのプラズマドライエッチング（ｐｌａｓｍａ ｄｒｙ ｅｔｃｈｉｎｇ）工程を用いてもよく、薄化工程の断面概略図は、引き続き図１Ｈ～図１Ｋ又は図１Ｎ～図１Ｑを参照すればよく、まず残留した基板の第２部分１２４を第１プラズマドライエッチング工程で除去して、窒化ケイ素層１４ａを露出させる。一実施例では、第１プラズマドライエッチング中のケイ素と窒化ケイ素との選択比は、例えば８０であり、即ちＳｉ／Ｓｉ_３Ｎ_４は、８０であり、そして、第２プラズマドライエッチング工程で窒化ケイ素層１４ａを除去して、二酸化ケイ素層１６ａを露出させる。一実施例では、第２プラズマドライエッチング工程での窒化ケイ素と二酸化ケイ素との選択比は、例えば２０であり、即ちＳｉ_３Ｎ_４／ＳｉＯ_２は、２０であり、そして、第３プラズマドライエッチング工程で二酸化ケイ素層１６ａを除去して、基板の第１部分１２３及びシリコン貫通電極２４を露出させる。一実施例では、第３プラズマドライエッチング工程での二酸化ケイ素とケイ素との選択比は、例えば５であり、即ちＳｉＯ_２／Ｓｉは、５である。

【0034】

上記第１実施例では、ウエハ－オン－ウエハ（Ｗａｆｅｒ ｏｎ Ｗａｆｅｒ、ＷｏＷ）の方式で行うが、これに限定されず、図２Ａ～図２Ｋは、本発明の第２実施例による半導体超薄型積載構造の製造方法の断面概略図を示す。この第２実施例では、まず複数の半導体ウエハ１０を提供し、その製造ステップは、上記図１Ａ～図１Ｅに開示されているため、ここでこれ以上説明しない。そして、図２Ａに示すように、そのうち一部の半導体ウエハ１０を底層の第１半導体ウエハ１０ａ（図２Ｂに示す）として選択し、別の一部の半導体ウエハ１０に対して電気的機能テストを行い、電気的機能が良好なウエハを選別して切断して、複数の半導体チップ３０を取得し、各半導体チップ３０は、電気素子２０、内部連結層２２及び半導体基板１２を含み、半導体基板１２には停止層構造１８が形成されており、停止層構造１８は、半導体基板１２を基板の第１部分１２３及び基板の第２部分１２４に分け、停止層構造１８と内部連結層２２とを接続するように、基板の第１部分１２３にはシリコン貫通電極２４が形成されている。以下、説明の便宜上、複数の半導体チップ３０を、後続のプロセスの時系列に１ロット目の半導体チップ３０ａ及び２ロット目の半導体チップ３０ｂに分け、各ロットは、複数の半導体チップ３０を含む。

【0035】

図２Ｂに示すように、１ロット目の半導体チップ３０ａを第１半導体ウエハ１０ａに対してフリップチップ実装して、１ロット目の半導体チップ３０ａの内部連結層２２と第１半導体ウエハ１０ａの内部連結層２２とを対向させ且つ相互接続点２２１をそれぞれ対応させ、そして図２Ｃに示すように、ハイブリットボンディング技術を用いて、第１半導体ウエハ１０ａと１ロット目の半導体チップ３０ａとを上下に接合する。

【0036】

そして、図２Ｄに示すように、第１成形（ｍｏｌｄｉｎｇ）工程を行い、１ロット目の半導体チップ３０ａを被覆するように、第１半導体ウエハ１０ａ上に第１パッケージングゲル（ｍｏｌｄｉｎｇ ｃｏｍｐｏｕｎｄ）３２ａを形成し、その後、第１裏面研磨工程を利用して第１パッケージングゲル３２ａの第１半導体ウエハ１０ａから離れる側から第１パッケージングゲル３２ａの一部及び１ロット目の半導体チップ３０ａの基板の第２部分１２４の一部を除去し、図２Ｅに示すように、１ロット目の半導体チップ３０ａに、厚さが極めて薄い基板の第２部分１２４、及び基板の第２部分１２４と面一になる第１パッケージングゲル３２ａを残留する。

【0037】

その後、第１薄化工程を行うことは、第１実施例に記載の基板除去ステップと停止層除去ステップとを含み、それによって、１ロット目の半導体チップ３０ａの残留した基板の第２部分１２４、停止層構造１８、及びパッケージングゲル３２の一部を除去し、図２Ｆに示すように、１ロット目の半導体チップ３０ａの基板の第１部分１２３及びシリコン貫通電極２４を露出させ、このように薄化された第１半導体チップ層３０ａ'を形成し、第１半導体チップ層３０ａ'を第１半導体ウエハ１０ａ上に積載する。

【0038】

そして、依然として２ロット目の半導体チップ３０ｂを第１半導体ウエハ１０ａに対してフリップチップ実装して、２ロット目の半導体チップ３０ｂの内部連結層２２をそれぞれ第１半導体チップ層３０ａ'の基板の第１部分１２３に対応させ、且つ２ロット目の半導体チップ３０ｂと第１半導体チップ層３０ａ'とを接合する。第２成形工程を行って、２ロット目の半導体チップ３０ｂを被覆するように、第１半導体チップ層３０ａ'上に第２パッケージングゲル３２ｂを形成する。裏面研磨工程及び薄化工程を行って、第２パッケージングゲル３２ｂの第１半導体チップ層３０ａ'から離れる側から第２パッケージングゲル３２ｂの一部、２ロット目の半導体チップ３０ｂの基板の第２部分（図示しない）及び停止層構造（図示しない）を除去し、図２Ｇに示すように、２ロット目の半導体チップ３０ｂの基板の第１部分１２３及びシリコン貫通電極２４を露出させて、薄化された第２半導体チップ層３０ｂ'を形成する。このように、図２Ｈに示すように、上記ロットの半導体チップ３０の接合工程、成形工程、裏面研磨工程及び第１薄化工程を１ロットずつ繰り返して行うと、第１半導体チップ層３０ａ'、多層の第２半導体チップ層３０ｂ'及び第１半導体ウエハ１０ａの積載を完了させることができ、一実施例では、最上方に積載される第２半導体チップ層３０ｂ'として、その基板の第１部分１２３にはシリコン貫通電極２４が形成されなくてもよい。

【0039】

そして、第１実施例と同様に、所定数の第２半導体チップ層３０ｂ'を積載した後、図２Ｉに示すように、第２裏面研磨工程及び第２薄化工程を利用して第１半導体ウエハ１０ａの裏面１２２から第１半導体ウエハ１０ａの基板の第２部分１２４及び停止層構造１８を順に除去して、基板の第１部分１２３及びシリコン貫通電極２４を露出させ、このように薄化された第１半導体ウエハ１０ａ'及び複数の半導体チップ３０の積載を完了させる。

【0040】

上記第１及び第２薄化工程は、第１実施例に記載の基板除去ステップと停止層除去ステップとを含み、基板除去ステップ及び停止層除去ステップの工程の選択は、例えば３つの化学機械研磨工程であってもよく、又はウェットエッチング工程と化学機械研磨工程との組み合わせであってもよく、又は、いずれもプラズマドライエッチング工程であってもよく、及びケイ素、窒化ケイ素や二酸化ケイ素などの材料の選択比は、第１実施例に述べられているため、ここでこれ以上説明しない。
その後、図２Ｊに示すように、薄化された第１半導体ウエハ１０ａ'の露出したシリコン貫通電極２４にハンダボールを設置し、且つ電気的機能のテストを行った後、第１パッケージングゲル３２ａ及び第２パッケージングゲル３２ｂの切断通路３２１に沿って切断して、図２Ｋに示す半導体超薄型積載構造３４を形成する。この実施例による半導体超薄型積載構造３４では、既に積載された半導体チップ３０に対して既に電気的機能のテスト及び選別を行ったため、半導体超薄型積載構造３４の歩留りが高い。

【0041】

図３Ａ～図３Ｌは、本発明の第３実施例による半導体超薄型積載構造の製造方法の断面概略図を示す。第３実施例では、図３Ａに示すように、まず、キャリア板４０を提供し、且つキャリア板４０上に複数の第１導電柱４２を形成し、キャリア板４０は、例えば厚さが５００マイクロメートル且つ長さが３０１ミリメートル（ｍｍ）のガラスであり、第１導電柱４２は、例えば銅柱である。

【0042】

そして、電気的機能テストを行った複数の半導体チップ４４（図３Ｂに示す）を選別し、半導体チップ４４は、同じ又は異なる電気的機能を有してもよく、複数種類の半導体チップ４４は、それぞれ複数種類の半導体ウエハ１０を切断して得られ、様々な半導体ウエハ１０の製造ステップは、上記図１Ａ～図１Ｅに開示されており、ここでこれ以上説明しない。各半導体チップ４４は、依然として電気素子２０、内部連結層２２及び半導体基板１２を含み、半導体基板１２には停止層構造１８が形成されており、停止層構造１８は、半導体基板１２を基板の第１部分１２３及び基板の第２部分１２４に分け、停止層構造１８と内部連結層２２とを接続するように、基板の第１部分１２３にはシリコン貫通電極２４が形成されている。一実施例では、半導体基板１２の厚さは、例えば７７５マイクロメートルであり、内部連結層２２の厚さは、例えば１０マイクロメートルである。

【0043】

図３Ｂに示すように、選別された１ロット目の半導体チップをキャリア板４０上にフリップチップ実装して接合し、１ロット目の半導体チップ４４が３つの第１半導体チップ４４ａを含むことを例にして、３つの第１半導体チップ４４ａは、同じ又は異なる電気的機能を有してもよく、且つ第１導電柱４２は、隣接する第１半導体チップ４４ａの間に介在する。一実施例では、第１半導体チップ４４ａをフリップチップ実装して接合する時、内部連結層２２がキャリア板４０に近接し且つ半導体基板１２がキャリア板１０から離れるフリップチップ実装方式で接合する。

【0044】

その後、図３Ｃに示すように、第１成形工程を行い、３つの第１半導体チップ４４ａ及び第１導電柱４２を被覆するように、キャリア板４０上に第１パッケージングゲル４６ａを形成する。そして、図３Ｄに示すように、上記第１裏面研磨工程及び第１薄化工程を利用して、第１パッケージングゲル４６ａのキャリア板４０から離れる側から第１パッケージングゲル４６ａ及び第１半導体チップ４４ａの基板の第２部分１２４及び停止層構造１８の一部を除去し、基板の第１部分１２３とシリコン貫通電極２４、及び第１導電柱４４を露出させ、このように薄化された第１半導体チップ層４４ａ'を形成する。

【0045】

その後、第２導電柱４８を設置することにより、第２導電柱４８は、例えばシリコン貫通電極２４の一部に垂直に設置され、図３Ｅに示すように、各薄化された第１半導体チップ４４ａの少なくとも１つのシリコン貫通電極２４には、第２導電柱４８が設置され、第２導電柱４８は、例えば銅柱である。その後、選別された２ロット目の半導体チップを隣接する２つの薄化された第１半導体チップ４４ａの間にフリップチップ実装してジャンパし、図３Ｆに示すように、２ロット目の半導体チップが２つの第２半導体チップ４４ｂを含むことを例にして、２つの半導体チップ４４ｂは、同じ又は異なる電気的機能を有してもよい。一実施例では、第２半導体チップ４４ｂの内部連結層２２と第１半導体チップ層４４ａ'の基板の第１部分１２３とは、対向し、第２半導体チップ４４ｂの相互接続点２２１とシリコン貫通電極２４の一部と第１導電柱４２とは、電気的接続を形成し、且つ第２導電柱４８の一部は、隣接する第２半導体チップ４４ｂの間に介在する。

【0046】

そして、第２成形工程、第２裏面研磨工程及び第２薄化工程を順に行って、第２半導体チップ４４ｂ及び第２導電柱４８を被覆するように、第１半導体チップ層４４ａ'上に第２パッケージングゲル４６ｂを形成した後、第２裏面研磨工程及び第２薄化工程で第２半導体チップ４４ｂの基板の第２部分１２４、停止構造層１８、及び第２パッケージングゲル４６ｂの一部を除去し、図３Ｇに示すように、基板の第１部分１２３とシリコン貫通電極１２４、及び第２導電柱４８を露出させ、このように薄化された第２半導体チップ層４４ｂ'を形成する。

【0047】

このように、図３Ｈに示すように、第３導電柱５０の設置、第３半導体チップ４４ｃの第２半導体チップ層４４ｂ'でのフリップチップ実装設置、ポッティング成形工程、裏面研磨工程及び薄化工程を繰り返して行い、第３半導体チップ層４４ｃ'の積載を完了させ、及び、図３Ｉに示すように、より多くの半導体チップ層の積載を継続する。

【0048】

その後、図３Ｊに示すように、キャリア板４０を除去して、第１半導体チップ層の内部連結層２２及び第１導電柱４２を露出させ、且つ図３Ｋに示すように、内部連結層２２における予め設けられる回路接点（図示しない）及び第１導電柱にハンダボール２６を設置し、且つ切断して、図３Ｌに示す半導体超薄型積載構造５２を完了させる。

【0049】

上記第１／第２／第３実施例による半導体超薄型積載構造の製造方法では、窒素イオン及び酸素イオン注入を順に行い、且つ高温処理を行って窒化ケイ素層及び二酸化ケイ素層を形成する停止層構造の製造を例にして説明するが、これに限定されない。一実施例では、能動面から１～５マイクロメートルの深さに窒化ケイ素層を形成するように、停止層構造は、窒化ケイ素層のみを含んでもよく、即ち半導体基板内で窒素イオン注入工程を行った後に高温処理工程を行ってもよい。これに応じて、後続の第１／第２薄化工程の停止層除去ステップにおいて、窒化ケイ素層のみを除去してもよく、他の後続工程は、同様であり、ここでこれ以上説明しない。

【0050】

本発明実施例では、停止層構造を半導体基板のある深さに形成し、及び後続薄化工程で基板除去ステップ及び停止層構造の形成を徐々に行うことで、基板の第１部分だけ、即ち１～５マイクロメートルの基板の厚さだけを残すように、半導体基板を確実に研磨又はエッチングすることができ、それによって、各半導体チップ層の全体厚さを１２マイクロメートル以下にし、チップの総厚さを７００マイクロメートルに限定し、本発明実施例による半導体超薄型積載構造２８では、５０数層の薄化半導体チップ層を積載することができ、高い集積度と速度の要求を満たすことができ、より優れた電気特性及び効率を有する。

【0051】

以上述べたのは、本発明の好適な実施例にすぎず、本発明をいかなる形式で制限するものではない。本発明は、すでに好適な実施例で上述したが、本発明を限定するために使用されるものではなく、いかなる本分野の当業者であれば、本発明の技術案の範囲から逸脱することなく、以上に開示された方法及び技術内容を利用して行ったいくつかの変更又は修飾を同等の変化の等価な実施例とすることができるが、本発明の技術案の内容から逸脱することなく、本発明の技術に基づいて以上の実施例に対して実質的に行ったいかなる簡単な修正、同等の変化や修飾も、本発明の技術案の範囲内に属する。

【図1A】

【図1B】

【図1C】

【図1D】

【図1E】

【図1F】

【図1G】

【図1H】

【図1I】

【図1J】

【図1K】

【図1L】

【図1M】

【図1N】

【図1O】

【図1P】

【図1Q】

【図1R】

【図1S】

【図2A】

【図2B】

【図2C】

【図2D】

【図2E】

【図2F】

【図2G】

【図2H】

【図2I】

【図2J】

【図2K】

【図3A】

【図3B】

【図3C】

【図3D】

【図3E】

【図3F】

【図3G】

【図3H】

【図3I】

【図3J】

【図3K】

【図3L】

【国際調査報告】