知財求人 - 知財ポータルサイト「IP Force」
特表2024-536672安全重視の動作のためのシステム・オン・チップの領域の隔離
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2024-10-08
(54)【発明の名称】安全重視の動作のためのシステム・オン・チップの領域の隔離
(51)【国際特許分類】
G06F 15/78 20060101AFI20241001BHJP
B60W 60/00 20200101ALI20241001BHJP
G06F 21/70 20130101ALI20241001BHJP
B60W 50/035 20120101ALI20241001BHJP
G08G 1/09 20060101ALI20241001BHJP
【ＦＩ】
G06F15/78 530
B60W60/00
G06F21/70
B60W50/035
G08G1/09 V
【審査請求】未請求
【予備審査請求】未請求
(21)【出願番号】P 2024504200
(86)(22)【出願日】2022-07-26
(85)【翻訳文提出日】2024-02-27
(86)【国際出願番号】 US2022038404
(87)【国際公開番号】W WO2023009559
(87)【国際公開日】2023-02-02
(31)【優先権主張番号】202111034492
(32)【優先日】2021-07-30
(33)【優先権主張国・地域又は機関】IN
(31)【優先権主張番号】17/477,214
(32)【優先日】2021-09-16
(33)【優先権主張国・地域又は機関】US
(81)【指定国・地域】
【公序良俗違反の表示】
（特許庁注：以下のものは登録商標）
１．ＺＩＧＢＥＥ
２．ＳＩＧＦＯＸ
(71)【出願人】
【識別番号】501450960
【氏名又は名称】エヌビディア コーポレーション
(74)【代理人】
【識別番号】110000855
【氏名又は名称】弁理士法人浅村特許事務所
(72)【発明者】
【氏名】クリシュナニ、パダム パット
(72)【発明者】
【氏名】ジェイ ブイ、アビナッシュ
(72)【発明者】
【氏名】ゴーシュ、アニルバン
(72)【発明者】
【氏名】ファニクマール、パルバターム
(72)【発明者】
【氏名】ヤラマッディ、バムシクリシュナ
(72)【発明者】
【氏名】カルリ、シュリニバーサ レディ
【テーマコード（参考）】
3D241
5B062
5H181
【Ｆターム（参考）】
3D241BA61
3D241BA64
5B062AA10
5B062CC05
5B062CC10
5H181AA01
5H181BB04
5H181BB15
5H181BB19
5H181CC03
5H181CC04
5H181CC14
5H181FF10
5H181FF13
5H181LL01
5H181LL02
5H181LL04
5H181LL09
(57)【要約】
様々な実例において、集積回路は、別個のドメイン内で動作する第１の及び第２の部分を含む。第２の部分は、第１の及び第２の部分を接続するインターフェースを有する。第２の部分は、インターフェースを介する第１の部分との通信を防ぐためにインターフェースを選択的にロックし、インターフェースを介する第１の部分との通信を可能にするためにインターフェースを選択的にアンロックする。
【特許請求の範囲】
【請求項1】
第１のクロックと、前記第１のクロックから隔離された第２のクロックと、
第１の電力接続と、
前記第１の電力接続から隔離された第２の電力接続と、
前記第１の電力接続を使用して電力を及び前記第１のクロックを使用して第１のクロック信号を受信するための第１の部分と、
前記第２の電力接続を使用して電力を及び前記第２のクロックを使用して第２のクロック信号を受信するための第２の部分であって、前記第１の部分と通信するためのインターフェース、インターフェース制御、並びに前記インターフェース制御をロック及びアンロックするためのプロセッサを備える前記第２の部分であり、前記インターフェース制御が、前記インターフェース制御がロックされるときに前記インターフェースを介する通信を防ぎ、前記インターフェース制御は、前記インターフェース制御がアンロックされるときに前記インターフェースを介する通信を可能にする、前記第２の部分と
を備える、集積回路。
【請求項2】
前記第１の部分が、前記第１の部分において生じる１つ又は複数の障害に対応する証拠を、前記第２の部分に通信するための第１の障害アグリゲータを備え、前記第２の部分が、前記１つ又は複数の障害に対応する前記証拠を受信及び記憶するための第２の障害アグリゲータを備え、
前記集積回路が、前記第１の及び第２の障害アグリゲータを接続する障害インターフェースを備え、
前記障害インターフェースが、前記インターフェースとは別個であり、
前記プロセッサが、前記第２の障害アグリゲータがどの障害に対応する証拠も記憶していないときにのみ、前記インターフェース制御をアンロックする、
請求項１に記載の集積回路。
【請求項3】
前記第２の部分が、前記プロセッサが前記インターフェースを介する前記第１の部分との通信を開始するときに開始するタイマを備え、前記タイマは、前記タイマが所定の時間量より多くが経過したことを示しており、前記第１の部分が通信に応答していないときに障害の証拠を生成する、
請求項１に記載の集積回路。
【請求項4】
前記タイマが、前記タイマが所定の時間量より多くが経過したことを示す前に前記第１の部分が前記通信に応答するときに、リセットし、前記プロセッサが、前記プロセッサが前記第１の部分との通信を完了した後、前記インターフェースをロックする、
請求項３に記載の集積回路。
【請求項5】
前記第１の及び第２の部分によって共用される不揮発性メモリをさらに備え、前記第２の部分が、ローカル・メモリを備え、前記プロセッサが、前記集積回路がブートするときに命令を前記不揮発性メモリから前記ローカル・メモリにコピーし、前記命令が、前記インターフェースがロックされるときに前記プロセッサによって実行されることになる、請求項１に記載の集積回路。
【請求項6】
前記第１の部分が、揮発性メモリを備え、前記第２の部分が、前記インターフェースを介して前記揮発性メモリと通信する、
請求項１に記載の集積回路。
【請求項7】
連続した１つの半導体材料上に存在する、請求項１に記載の集積回路。
【請求項8】
自動車システム・オン・チップ（「ＳｏＣ」）の一部分を実装する、請求項１に記載の集積回路。
【請求項9】
前記第１の部分が、第１のリスク分類レベルにおいて動作し、前記第２の部分が、第２のリスク分類レベルにおいて動作し、
前記第２の分類リスク・レベルが、前記第１のリスク分類レベルより高い、
請求項１に記載の集積回路。
【請求項10】
集積回路の第１の部分における障害アグリゲータが少なくとも所定の数の障害を示すデータを含むかどうかを、前記第１の部分によって、決定することと、前記第１の部分が、前記障害アグリゲータは少なくとも前記所定の数の障害を示すデータを含まないと決定するとき、前記集積回路の第２の部分とのインターフェースを、前記第１の部分によって、アンロックすることと、
前記アンロックされたインターフェースを介して前記第２の部分のアクセスを、前記第１の部分によって、開始することと、
前記アクセスを開始した後に前記インターフェースを、前記第１の部分によって、ロックすることと
を含む、方法。
【請求項11】
前記アクセスを開始することが、アクセス・タイマを開始し、前記第１の部分は、前記アクセス・タイマが開始されたときから所定の時間量より多くが経過したことを前記アクセス・タイマが示しており、応答が前記第２の部分から受信されていないことを検出した後、前記インターフェースをロックする、
請求項１０に記載の方法。
【請求項12】
前記第１の部分は、前記アクセス・タイマが開始されたときから所定の時間量より多くが経過したことを前記アクセス・タイマが示しており、応答が前記第２の部分から受信されていないことを検出した後に、新しい障害を生成する、請求項１１に記載の方法。
【請求項13】
前記アクセスを開始することが、アクセス・タイマを開始し、前記方法が、前記アクセス・タイマが開始されたときから所定の時間量より多くが経過したことを前記アクセス・タイマが示す前に前記第２の部分からの応答を、前記第１の部分によって、受信すること、前記アクセス・タイマを停止する前記応答を受信すること、前記第１の部分が、前記アクセスを完了した後に、前記インターフェースをロックすること
をさらに含む、請求項１０に記載の方法。
【請求項14】
前記第１の部分が、前記障害アグリゲータは少なくとも前記所定の数の障害を示すデータを含むと決定するとき、１つ又は複数の修正行動を、前記第１の部分によって、実行することをさらに含む、請求項１０に記載の方法。
【請求項15】
前記集積回路が、自動車システム・オン・チップ（「ＳｏＣ」）の一部分を実装し、前記１つ又は複数の修正行動が、自律型車両を安全な状態に置くことになっている、
請求項１４に記載の方法。
【請求項16】
前記集積回路が、自動車システム・オン・チップ（「ＳｏＣ」）の一部分を実装し、前記第１の部分が、自律型車両が運転している間に、前記自律型車両のための安全機能を実行し、
前記第２の部分が、前記自律型車両が運転している間に、自律運転機能を実行する、
請求項１０に記載の方法。
【請求項17】
前記インターフェースが、前記第１の部分を前記第２の部分の揮発性メモリ又は制御バックボーンと接続する、請求項１０に記載の方法。
【請求項18】
前記第１の部分が、第１のクロック・ドメインにおいて動作し、前記第２の部分が、前記第１のクロック・ドメインとは異なる第２のクロック・ドメインにおいて動作し、
前記インターフェースが、前記第２の部分から受信された信号を前記第１のクロック・ドメインに変換するフェーズ同期回路を備える、
請求項１０に記載の方法。
【請求項19】
第１のドメイン内で第１のリスク・レベルにおいて動作する第１の部分と、第２のドメイン内で第２のリスク・レベルにおいて動作する第２の部分であり、前記第２のリスク・レベルが、前記第１のリスク・レベルより大きく、前記第２の部分が、プロセッサと前記第１の及び第２の部分を接続するインターフェースとを備え、前記プロセッサが、前記インターフェースを介する通信を防ぐために前記インターフェースを選択的にロックし、前記プロセッサが、前記インターフェースを介する通信を可能にするために前記インターフェースを選択的にアンロックする、前記第２の部分と
を備える、集積回路。
【請求項20】
前記第１のドメインに電力を供給する第１の電力接続と、前記第１の電力接続から電気的に隔離され、前記第２のドメインに電力を供給する第２の電力接続とをさらに備え、前記インターフェースが、前記インターフェースを介する任意の通信の電圧を調整するための少なくとも１つの電圧シフタを備える、
請求項１９に記載の集積回路。
【請求項21】
第１のクロック信号を前記第１のドメインに供給する第１のクロックと、前記第１のクロックから隔離され、第２のクロック信号を前記第２のドメインに供給する第２のクロックとをさらに備え、前記インターフェースが、前記インターフェースを介する任意の通信のフェーズを調整するためのフェーズ同期回路を備える、
請求項１９に記載の集積回路。
【請求項22】
前記インターフェースが、１つ又は複数のセキュリティ・ルールを実装するファイアウォールを備え、前記ファイアウォールが、前記１つ又は複数のセキュリティ・ルールに基づいて前記インターフェースを介する通信を許可する又はブロックする、
請求項１９に記載の集積回路。
【請求項23】
前記第１の部分が、前記第１の部分において生じる障害を示すデータを前記第２の部分に通信するために、第１の障害アグリゲータを備え、前記第２の部分が、前記障害を示す前記データを受信し、前記障害を示す前記データを、前記障害が前記プロセッサによって取り除かれるまで記憶するために、第２の障害アグリゲータを備え、
前記集積回路が、前記第１の及び第２の障害アグリゲータを接続する障害インターフェースを備え、
前記障害インターフェースが、前記インターフェースとは別個であり、
前記プロセッサが、前記第２の障害アグリゲータによって記憶された任意の障害を示す前記データに対応する障害が前記プロセッサによって取り除かれた後にのみ、前記インターフェースをアンロックする、
請求項１９に記載の集積回路。
【請求項24】
前記第２の部分が、前記プロセッサが前記インターフェースをアンロックするときに開始するタイマを備え、前記タイマが所定の時間量より多くが経過したことを示しており、前記第１の部分が前記インターフェースを介して前記第１の部分に送られる通信に応答していないとき、前記タイマが、新しい障害を生成する、
請求項１９に記載の集積回路。
【請求項25】
前記タイマが、前記タイマが前記所定の時間量より多くが経過したことを示す前に前記第１の部分が前記通信に応答するときに、リセットし、前記プロセッサが、前記プロセッサが前記第１の部分との通信を完了した後、前記インターフェースをロックする、
請求項２４に記載の集積回路。
【請求項26】
前記第１の部分が、前記第１の及び第２の部分によって共用される不揮発性メモリを備え、前記第２の部分が、ローカル・メモリを備え、
前記プロセッサが、前記集積回路がブートするときに、前記不揮発性メモリから前記ローカル・メモリに命令をコピーし、
前記命令が、前記インターフェースがロックされるときに、前記プロセッサによって実行される、
請求項１９に記載の集積回路。
【請求項27】
前記第１の部分が、揮発性メモリを備え、前記第２の部分が、前記インターフェースを介して前記揮発性メモリと通信する、
請求項１９に記載の集積回路。
【請求項28】
前記第１の部分が、制御バックボーンを備え、前記インターフェースが、前記制御バックボーンに接続され、
前記第２の部分が、前記インターフェース及び前記制御バックボーンを介して前記第１の部分の少なくとも１つの部分と通信する、
請求項１９に記載の集積回路。
【請求項29】
連続した１つの半導体材料上に存在する請求項１９に記載の集積回路。
【請求項30】
自動車システム・オン・チップ（「ＳｏＣ」）の一部分を実装する請求項１９に記載の集積回路。
【請求項31】
前記第２の部分が、前記インターフェースを備える複数のインターフェースを備え、前記複数のインターフェースのそれぞれが、前記第２の部分を前記第１の部分の対応する部分と接続し、前記プロセッサが、前記第１の部分の前記対応する部分との特定のインターフェースを介する通信を可能にするために、前記複数のインターフェースのうちの前記特定の１つを選択的にアンロックする、請求項１９に記載の集積回路。
【請求項32】
前記プロセッサが、前記第１の部分との前記複数のインターフェースを介する通信を防ぐためにアンロックされる前記複数のインターフェースのうちのいずれかを選択的にロックする、請求項３１に記載の集積回路。
【発明の詳細な説明】
【技術分野】
【0001】
本出願は、参照によりその全内容が本明細書に組み込まれている、２０２１年７月３０日に出願された「ＩＳＯＬＡＴＩＮＧ Ａ ＲＥＧＩＯＮ ＯＦ Ａ ＳＹＳＴＥＭ ＯＮ Ａ ＣＨＩＰ ＦＯＲ ＳＡＦＥＴＹ ＣＲＩＴＩＣＡＬ ＯＰＥＲＡＴＩＯＮＳ」という題名のインド仮出願第２０２１１１０３４４９２号、及び２０２１年９月１６日に出願された「ＩＳＯＬＡＴＩＮＧ Ａ ＲＥＧＩＯＮ ＯＦ Ａ ＳＹＳＴＥＭ ＯＮ Ａ ＣＨＩＰ ＦＯＲ ＳＡＦＥＴＹ ＣＲＩＴＩＣＡＬ ＯＰＥＲＡＴＩＯＮＳ」という題名の米国特許出願第１７／４７７，２１４号の優先権を主張するものである。
【0002】
少なくとも１つの実施例は、より高いリスク・レベルで動作する回路の領域をより低いリスク・レベルで動作する回路の他の領域から隔離することに関する。たとえば、少なくとも１つの実施例は、本明細書に記載の様々な新しい技法を実装するシステム・オン・チップに関する。別の実例として、少なくとも１つの実施例は、そのようなシステム・オン・チップを含む自律型車両に関する。
【背景技術】
【0003】
自動車安全整合性レベル（「ＡＳＩＬ：Ａｕｔｏｍｏｔｉｖｅ Ｓａｆｅｔｙ Ｉｎｔｅｇｒｉｔｙ Ｌｅｖｅｌ」）は、国際標準化機構（「ＩＳＯ：Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｏｒｇａｎｉｚａｔｉｏｎ ｆｏｒ Ｓｔａｎｄａｒｄｉｚａｔｉｏｎ」）２６２６２機能的安全性規格によって定義された道路車両の機能的安全性のためのリスク分類システムである。ＡＳＩＬ－Ａ、ＡＳＩＬ－Ｂ、ＡＳＩＬ－Ｃ、及びＡＳＩＬ－Ｄとして識別されるこのリスク分類システムには４つのリスク分類レベルがあり、ＡＳＩＬ－Ｄが最高リスク分類レベルである。したがって、ＡＳＩＬ－Ｄとして指定される構成要素は、より低いリスク分類レベル（たとえば、ＡＳＩＬ－Ｂ）で指定される構成要素よりも高い安全要件を有し、より高価であり得る。多数の自動車プラットフォーム内で、少なくともいくつかの安全性サービスが、自律又は半自律型車両の様々な運転機能を制御する自動車システム・オン・チップ（「ＳｏＣ」）においてある種の障害が検出されるときに外部制御ユニットによって実行される。一般的に言えば、外部制御ユニットは、自動車ＳｏＣ（たとえば、ＡＳＩＬ－Ｂ）よりも高いリスク・レベル（たとえば、ＡＳＩＬ－Ｄ）で動作し得る。残念ながら、そのような外部制御ユニットは、レイテンシをもたらし、それらは、自動車ＳｏＣ、たとえば、ＤＲＡＭ、不揮発性メモリなど、内にも存在する及び自動車プラットフォーム内の（たとえば、回路基板上の）空間をそれぞれ占有する別個の構成要素を必要とするので、高価であり得る。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】米国特許出願第１６／１０１，２３２号
【発明の概要】
【課題を解決するための手段】
【0005】
システム・オン・チップの領域を隔離するための本システム及び方法について、添付の図面を参照して、以下に詳しく説明する。
【図面の簡単な説明】
【0006】
【図1】本開示のいくつかの実施例による、例示的自動車プラットフォームのイラストレーションである。
【図2】本開示のいくつかの実施例による、自動車ＳｏＣの他の構成要素と自動車ＳｏＣに統合された安全島を接続する例示的インターフェースのイラストレーションである。
【図3】本開示のいくつかの実施例による、コクーン・モードと非隔離モードとの間で安全島を移行するための方法を示す流れ図である。
【図4】本開示のいくつかの実施例による、自動車ＳｏＣの他の構成要素から安全島に障害を通信する例示的障害インターフェースのイラストレーションである。
【図5A】本開示のいくつかの実施例による、安全島に障害を通信するための方法を示す流れ図である。
【図5B】本開示のいくつかの実施例による、ＳｏＣ障害アグリゲータから受信された割り込みを処理するためにプロセッサが使用し得る方法を示す流れ図である。
【図5C】本開示のいくつかの実施例による、修正済みの及び未修正のエラー信号を処理するためにＳＩ１１０が使用し得る方法を示す流れ図である。
【図5D】本開示のいくつかの実施例による、ＳｏＣ障害アグリゲータ信号を処理するためにＳＩ１１０が使用し得る方法を示す流れ図である。
【図6A】本開示のいくつかの実施例による、低重大性未修正エラー（たとえば、最小値）がアサートされた後に安全島のプロセッサによって受信及び送信される信号の例示的信号タイミング図を示す。
【図6B】本開示のいくつかの実施例による、高重大性未修正エラー（たとえば、最大値）がアサートされた後に安全島のプロセッサによって受信及び送信される信号の例示的信号タイミング図を示す。
【図6C】本開示のいくつかの実施例による、未修正エラー（たとえば、最大値）がアサートされた後だが安全島がメールボックス割り込みを受信しない安全島のプロセッサによって受信及び送信される信号の例示的信号タイミング図を示す。
【図7】本開示のいくつかの実施例による、安全島及び自動車ＳｏＣの他の構成要素によって共用される揮発性メモリにおいて定義されるカーブアウトにデータを書き込む方法を示す流れ図である。
【図9】本開示のいくつかの実施例による、カーブアウトからデータを読み取るための方法を示す流れ図である。
【図11】いくつかの実施例による、エラー検出ブロックが退出及び進入タイマを含む又はそれらに接続されるときにエラー検出ブロックによって生成されるエラー通知を示すブロック図のイラストレーションである。
【図12】本開示のいくつかの実施例による、例示的自律型車両のイラストレーションである。
【図16】本開示のいくつかの実施例を実装する際に使用するのに適した例示的計算デバイスのブロック図である。
【発明を実施するための形態】
【0007】
より高いリスク・レベル（たとえば、ＡＳＩＬ－Ｄ）で動作する回路の領域をより低いリスク・レベル（たとえば、ＡＳＩＬ－Ｂ）で動作する回路の他の領域から隔離することに関するシステム及び方法について、開示する。たとえば、機能的安全性専用の領域又は「島」は、システム・オン・チップ（「ＳｏＣ」）、たとえば、自動車ＳｏＣ、上の他の構成要素から（たとえば、通信可能に）隔離され得る。図１は、少なくとも１つの実施例による、例示的自動車プラットフォーム１００のイラストレーションである。自動車プラットフォーム１００は、自律又は半自律型車両、たとえば、例示的自律型車両１２００（図１２を参照）、を実装し得る。自動車プラットフォーム１００は、自動車技術者協会（「ＳＡＥ：Ｓｏｃｉｅｔｙ ｏｆ Ａｕｔｏｍｏｔｉｖｅ Ｅｎｇｉｎｅｅｒｓ」）によって定義されるものとしてのレベル０（運転自動化なし）より大きい運転自律性のレベルを実装し得る自動車処理システム１０２を含む。たとえば、自動車処理システム１０２は、ＳＡＥによって定義されるものとしてのレベル２（部分的運転自動化）からレベル５（完全運転自動化）を実装し得る。レベル２システムは、高度運転者支援システム（「ＡＤＡＳ：ａｄｖａｎｃｅｄ ｄｒｉｖｅｒ ａｓｓｉｓｔａｎｃｅ ｓｙｓｔｅｍ」）と称され得る。
【0008】
自動車処理システム１０２は、少なくとも１つの自動車ＳｏＣ１０４を含む。自動車ＳｏＣ１０４は、少なくともいくつかの機能を実行するが、オプションの外部制御ユニット１０６（たとえば、外部ＡＳＩＬ－Ｄマイクロコントローラ・ユニットを含む）に１つ又は複数の安全機能をオフロードし得る。オプションの外部制御ユニット１０６は、自動車ＳｏＣ１０４より高いリスク分類レベル（たとえば、ＡＳＩＬ－Ｄ）の下で動作する、及びそれに準拠し得る。オプションの外部制御ユニット１０６を含む実施例において、障害が、自動車ＳｏＣ１０４において生じるとき、その障害は、自動車プラットフォーム１００を安全な状態に戻すための１つ又は複数の行動を取り得る、オプションの外部制御ユニット１０６に通信される。したがって、安全性機能の少なくとも一部は、オプションの外部制御ユニット１０６によって実行され得る。しかしながら、オプションの外部制御ユニット１０６は、レイテンシをもたらし得、自動車プラットフォーム１００内（たとえば、回路基板上）の空間をそれぞれ占有する別個の構成要素、たとえば、ＤＲＡＭ、不揮発性メモリなど、を必要とし得るので、高価であり得る。
【0009】
オプションの外部制御ユニット１０６によってもたらされるレイテンシ及び費用のうちの少なくともいくらかを回避するために、図１の自動車プラットフォーム１００は、自動車ＳｏＣ１０４に統合された機能的安全島又は安全島（「ＳＩ：ｓａｆｅｔｙ ｉｓｌａｎｄ」）１１０を含む。ＳＩ１１０は、残りの自動車ＳｏＣ１０４と比較してより高いリスク分類レベル（たとえば、ＡＳＩＬ－Ｄ）の下で動作する、及びそれに準拠した、計算クラスタとして実装され得る。ＳＩ１１０は、通常はオプションの外部制御ユニット１０６によって実行される機能の少なくとも一部を実行し得る。ＳＩ１１０の存在は、オプションの外部制御ユニット１０６が完全に省略されること或いはより洗練されていない及び／又はより低コストの外部制御ユニットを使用して実装されることを可能にする。たとえば、オプションの外部制御ユニット１０６が存在するとき、それは、１つ又は複数のレガシ機能、たとえば、コントローラ・エリア・ネットワーク（「ＣＡＮ：Ｃｏｎｔｒｏｌｌｅｒ Ａｒｅａ Ｎｅｔｗｏｒｋ」バス）バスにおいて通信を提供すること、自動車ＳｏＣ１０４のリセット・コントローラを提供すること、及び／又は搭載電圧監視を実行すること、を実行し得る。
【0010】
自動車ＳｏＣ１０４及びオプションの外部制御ユニット１０６（存在するとき）に加えて、自動車処理システム１０２は、自動車ＳｏＣ１０４の第１の（ＳｏＣ）クロック１１２、ＳＩ１１０の第２の（ＳＩ）クロック１１４、及び電力管理集積回路（「ＩＣ」）１１６を含み得る。自動車処理システム１０２の構成要素のそれぞれは、ハードウェアにおいて少なくとも部分的に実装される。自動車処理システム１０２の論理構成要素（たとえば、自動車ＳｏＣ１０４及びオプションの外部制御ユニット１０６）は、通常は、１つ又は複数の集積回路チップ内のハードウェア論理回路においてそれぞれ実装される。論理は、ハードワイヤード又はプログラム可能、或いはハードワイヤード及びプログラム可能要素の組合せでもよい。追加で又は別法として、自動車処理システム１０２のある種の機能は、組み込まれたマイクロプロセッサ又はマイクロコントローラによって実行されるソフトウェア又はファームウェアにおいて実装され得る。
【0011】
第１の及び第２のクロック１１２及び１１４は、２つの別個のクロック信号を自動車ＳｏＣ１０４に提供する。具体的には、第１の（ＳｏＣ）クロック１１２によって生成される第１のクロック信号は、ＳＩ１１０以外の自動車ＳｏＣ１０４の構成要素１６０に提供され、第２の（ＳＩ）クロック１１４によって生成される第２のクロック信号は、ＳＩ１１０に提供される。したがって、ＳＩ１１０及びその他の構成要素１６０は、別個のクロック・ドメイン内で動作するものとして特徴を示され得る。ＳＩ１１０のクロック・ドメインは、ＳＩクロック・ドメインと称されることになり、その他の構成要素１６０のクロック・ドメインは、ＳｏＣクロック・ドメインと称されることになる。第１の及び第２のクロック１１２及び１１４は、それぞれ、水晶発振器として少なくとも部分的に実装され得る。第１の（ＳｏＣ）クロック１１２は、第１のクロック接続（図示せず）、たとえば、ワイヤ、信号トレース、及び類似のもの、を介して自動車ＳｏＣ１０４のその他の構成要素１６０のうちの少なくともいくつかのそれぞれに接続され得る。したがって、第１の（ＳｏＣ）クロック１１２は、第１のクロック接続（図示せず）を介して自動車ＳｏＣ１０４のその他の構成要素１６０に第１のクロック信号を提供し得る。第２の（ＳＩ）クロック１１４は、第２のクロック接続（図示せず）、たとえば、ワイヤ、信号トレース、及び類似のもの、を介してＳＩ１１０の構成要素のうちの少なくともいくつかのそれぞれに接続され得る。したがって、第２の（ＳＩ）クロック１１４は、第２のクロック接続（図示せず）を介してＳＩ１１０に第２のクロック信号を提供し得る。
【0012】
電力管理ＩＣ１１６は、自動車処理システム１０２の他の構成要素に電力を供給する。たとえば、母線又は接続１１８Ａ～１１８Ｃは、それぞれ、自動車ＳｏＣ１０４のその他の構成要素１６０、ＳＩ１１０、及びオプションの外部制御ユニット１０６に電力管理ＩＣ１１６を接続する。電力接続１１８Ａ～１１８Ｃは、互いから、それぞれ、自動車ＳｏＣ１０４のその他の構成要素１６０、ＳＩ１１０、及びオプションの外部制御ユニット１０６（存在するとき）を電気的に隔離するのを助ける。したがって、ＳＩ１１０は、その他の構成要素１６０及びオプションの外部制御ユニット１０６（存在するとき）と別個の電圧ドメイン内で動作し得る。ＳＩ１１０の電圧ドメインは、ＳＩ電圧ドメインと称されることになり、その他の構成要素１６０の電圧ドメインは、ＳｏＣ電圧ドメインと称されることになる。電力管理ＩＣ１１６は、適切な電力を自動車処理システム１０２の構成要素に供給する１つ又は複数の集積回路として実装され得る。電力接続１１８Ａ～１１８Ｃは、導電要素、たとえば、送電線、ワイヤ、電力トレース、及び類似のもの、としてそれぞれ実装され得る。
【0013】
前述のように、ＳＩ１１０は、ＳＩクロック・ドメイン及びＳＩ電圧ドメインにおいて動作する。ともに、ＳＩクロック・ドメイン及びＳＩ電圧ドメインは、ＳＩドメインと称されることになる。同様に、その他の構成要素１６０は、ＳｏＣクロック・ドメイン及びＳｏＣ電圧ドメインにおいて動作する。ともに、ＳｏＣクロック・ドメイン及びＳｏＣ電圧ドメインは、ＳｏＣドメインと称されることになる。
【0014】
自動車ＳｏＣ１０４のその他の構成要素１６０は、メイン中央処理装置（「ＣＰＵ」）複合体１２０、補助安全ユニット１２２、自動車ＳｏＣ機能を実行するための回路１２４、揮発性データ・ストレージ又はメモリ１２６（たとえば、ダイナミック・ランダム・アクセス・メモリ（「ＤＲＡＭ」））、及び、不揮発性データ・ストレージ又はメモリ１２８を含み得る。メインＣＰＵ複合体１２０は、ＡＳＩＬ－Ｂにおいて動作する１つ又は複数のプロセッサとして実装され得る。そのような実施例において、ＳＩ１１０は、より高いレベルＡＳＩＬ（たとえば、ＡＳＩＬ－Ｄ）において動作し得るので、自動車ＳｏＣ１０４は、多数又は混合のＡＳＩＬにおいて動作し得る。非限定的な実例として、回路１２４は、１つ又は複数のディスプレイ、１つ又は複数の自動車の入力／出力（「Ｉ／Ｏ」）コントローラ、１つ又は複数のメモリ・コントローラ、１つ又は複数の相互接続などを実装するハードウェアを含み得る。図示された実施例において、回路１２４は、知的所有権（「ＩＰ：Ｉｎｔｅｌｌｅｃｔｕａｌ ｐｒｏｐｅｒｔｙ」）とそれぞれがしばしば称される、複数の論理ブロックＬＢ（１）～ＬＢ（Ｎ）を含むこと又は実装することとして示されている。論理ブロックＬＢ（１）～ＬＢ（Ｎ）は、自律型車両（たとえば、図１２に示される自律型車両１２００）内で様々な機能を実装し得る。
【0015】
オプションの外部制御ユニット１０６は、コントローラ１３０、障害アグリゲータ１３２、揮発性データ・ストレージ又はメモリ１３６（たとえば、ＤＲＡＭ）、及び不揮発性データ・ストレージ又はメモリ１３８を含み得る。オプションの外部制御ユニット１０６はまた、オプションの外部制御ユニット１０６によって実行されるそれらの安全機能を実装する１つ又は複数の論理ブロック（図示せず）を含み得る。コントローラ１３０は、ＡＳＩＬ－Ｄにおいて動作する１つ又は複数のプロセッサ（たとえば、マイクロコントローラ）として実装され得る。コントローラ１３０は、不揮発性メモリ１３８に記憶された命令、たとえば、１つ又は複数の自動車オープン・システム・アーキテクチャ（「ＡＵＴＯＳＡＲ：Ａｕｔｏｍｏｔｉｖｅ Ｏｐｅｎ Ｓｙｓｔｅｍ Ａｒｃｈｉｔｅｃｔｕｒｅ」）ソフトウェア規格に準拠した命令、を実行する。命令は、障害アグリゲータ１３２が自動車ＳｏＣ１０４から障害を受信するとき、適切な行動を取るようにコントローラ１３０に指示し得る。
【0016】
１つ又は複数の実施例において、ＳＩ１１０は、プロセッサ１４０、割り込みコントローラ１４１、ＳＩ障害アグリゲータ１４２、揮発性データ・ストレージ又はメモリ１４６（たとえば、スタティック・ランダム・アクセスメモリ（「ＳＲＡＭ：ｓｔａｔｉｃ ｒａｎｄｏｍ－ａｃｃｅｓｓ ｍｅｍｏｒｙ」）、及び１つ又は複数の論理ブロック１４８を含む。プロセッサ１４０は、プロセッサ、たとえば、高く格付けされたＡＳＩＬ－Ｄ安全性プロセッサ、のクラスタとして実装され得る。プロセッサ１４０は、起動時に不揮発性メモリ１２８から取得される及び揮発性メモリ１４６に記憶される命令１４９、たとえば、ＡＵＴＯＳＡＲソフトウェア規格に準拠した命令、を実行する。命令１４９は、ＳＩ障害アグリゲータ１４２が自動車ＳｏＣ１０４のその他の構成要素１６０から障害を受信するとき、適切な行動を取るようにプロセッサ１４０に指示し得る。論理ブロック１４８は、ＳＩ１１０によって実行されるそれらの安全機能を実装するのを助け得る。
【0017】
補助安全ユニット１２２は、リアルタイム安全性補助処理ユニットとして実装され得る及び／又はＡＳＩＬ－Ｂ以上に格付けされ得る。言い換えれば、補助安全ユニット１２２は、ＳｏＣドメイン内の他の構成要素と同じリスク分類レベルにおいて又はそれらより高いリスク分類レベルにおいて動作し得る。補助安全ユニット１２２は、メールボックス１５６と称されることになる、プロセッサ１５０、１つ又は複数のＳｏＣ障害アグリゲータ１５２、割り込みコントローラ１５４、及び１つ又は複数の論理ブロックを含む。ＳＩ障害アグリゲータ１４２及び障害アグリゲータ１３２（存在するとき）は、それぞれ、ＳｏＣ障害アグリゲータ１５２から障害を受信し得る。したがって、ＳｏＣ障害アグリゲータ１５２は、障害アグリゲータ１３２に１つ又は複数の障害インターフェース１７０を介して接続され得、ＳＩ障害アグリゲータ１４２に１つ又は複数の障害インターフェース１７２を介して接続される。障害インターフェース１７０及び１７２のそれぞれは、ＳｏＣ障害アグリゲータ１５２のそれぞれを障害アグリゲータ１３２又はＳＩ障害アグリゲータ１４２のそれぞれ１つに物理的に接続する接続、たとえば、ワイヤ、信号トレース、及び類似のもの、を含む。
【0018】
メールボックス１５６は、そこにプロセッサ１５０が書き込む及びそこからプロセッサ１４０が読み取る第１のメールボックスと、そこにプロセッサ１４０が書き込む及びそこからプロセッサ１５０が読み取る第２のメールボックスとを含み得る。メールボックス１５６は、メールボックス割り込みを割り込みコントローラ１４１に報告する及び割り込みを割り込みコントローラ１４１から受信するために、プロセッサ１５０（たとえば、ＡＳＩＬ－Ｂ以上に格付けされた中央処理装置（「ＣＰＵ」））によって使用され得る。したがって、障害インターフェース１７２は、メールボックス１５６を割り込みコントローラ１４１に接続する少なくとも１つの信号導体を含む。各メールボックス割り込みは、エラーの重大性を示す重大性識別子を含む。非限定的な一実例として、重大性識別子は、最小値（たとえば、ゼロ）から最大値（たとえば、７）までの数値でもよい。別の非限定的な実例として、割り込みは、重大性を示すために先験的にエンコードされる割り込み番号を有し得る。プロセッサ１４０及び／又はプロセッサ１５０は、障害情報をメールボックス１５６に書き込み得る。障害情報は、障害を生成したエラーに関する情報、たとえば、エラーが生じた論理ブロック名、論理ブロック診断識別子、障害の性質、重大性識別子、及び類似のもの、を含む。
【0019】
ＳＩ１１０を自動車ＳｏＣ１０４に統合することは、オプションの外部制御ユニット１０６もまた省略される場合に、いくつかの別個の構成要素（たとえば、揮発性メモリ１３６及び不揮発性メモリ１３８）が自動車処理システム１０２から省略されることを可能にし得る。しかしながら、その他の構成要素１６０のうちの１つ又は複数において生じる潜在的問題がＳＩ１１０に悪影響を及ぼさないように、自動車ＳｏＣ１０４のその他の構成要素１６０（たとえば、メインＣＰＵ複合体１２０、補助安全ユニット１２２、回路１２４、揮発性メモリ１２６及び不揮発性メモリ１２８）からＳＩ１１０を隔離することが必要である。そのような隔離は、たとえば、自動車ＳｏＣ１０４のその他の構成要素１６０のうちの１つ又は複数において生じる停電による影響をＳＩ１１０が受けることを防ぐのを助け得る。その他の構成要素１６０のうちの１つ又は複数において生じ得る停電のタイプの非限定的な実例は、ランダム障害、クロック問題、電力問題、及び／又は電圧問題を含む。ＳＩ１１０が自動車ＳｏＣ１０４のその他の構成要素１６０と共用する空間的近接性及び１つ又は複数のインターフェース２００（図２を参照）により、そのような停電は、ＳＩ１１０に移動し得、そのためにＳＩ１１０が自動車ＳｏＣ１０４に統合されたフォールバック及び／又はフェイルセーフ機能性をＳＩ１１０が実行するのを妨げ得る。したがって、自動車処理システム１０２は、自動車ＳｏＣ１０４とオプションの外部制御ユニット１０６との間のそれに相当する隔離を達成するために、ＳＩ１１０を自動車ＳｏＣ１０４のその他の構成要素１６０から孤立させる。そのような隔離は、第１の及び第２のクロック１１２及び１１４と、第１の及び第２の電力接続１１８Ａ及び１１８Ｂと、インターフェース２００とによって達成される。
【0020】
第１の（ＳｏＣ）クロック１１２は、ＳＩ１１０を自動車ＳｏＣ１０４のその他の構成要素１６０から隔離するのを助ける第２の（ＳＩ）クロック１１４とは別個である（たとえば、別個の基準水晶を含む）。同様に、第１の電力接続１１８Ａは、第２の電力接続１１８Ｂとは別個であり、ＳＩ１１０を自動車ＳｏＣ１０４のその他の構成要素１６０から隔離するのを助ける。前述のように、ＳＩ１１０は、自動車ＳｏＣ１０４のその他の構成要素１６０とは別個のＳＩ電圧ドメインにおいて動作し得る。しかしながら、別個の第２の（ＳＩ）クロック１１４及び別個の第２の電力接続１１８Ｂででも、ＳＩ１１０は、自動車ＳｏＣ１０４のその他の構成要素１６０とインターフェース２００（図２を参照）を介して通信する。
【0021】
論理ブロック１４８は、専用の第２の（ＳＩ）クロック１１４に接続されるクロック及びリセット回路２３０（図２を参照）を含む。専用の第２の（ＳＩ）クロック１１４は、クロック及びリセット回路２３０の基準クロックとして使用され得る。たとえば、クロック及びリセット回路２３０は、ＳＩ１１０の他の機能及びデバッグ・クロックを導出するために使用される、内部専用フェーズ固定ループ（「ＰＬＬ：ｐｈａｓｅ－ｌｏｃｋｅｄ ｌｏｏｐ」）を含み得る。非限定的な実例として、クロック及びリセット回路２３０は、ＰＬＬから導出され得るデバッグ・クロック信号及びテスト・クロック信号を提供し得る。クロック及びリセット回路２３０は、ＳＩ１１０内で使用されるすべてのクロック及びリセット信号を生成し得る。言い換えれば、クロック及びリセット回路２３０は、ＳＩドメイン内で使用されるクロック信号及びリセットを生成し得る。追加で又は別法として、第２の（ＳＩ）クロック１１４は、論理ブロック１４８のうちの１つ又は複数の機能クロックとして直接に使用され得る。この方式では、ＳＩ１１０は、ローカルに生成されるクロック信号及びリセット並びに／又は第２の（ＳＩ）クロック１１４によって提供されるクロック信号を使用する。その他の構成要素１６０からのクロック信号又はリセットは、ＳＩ１１０において使用されない。クロック及びリセット回路２３０は、その他の構成要素１６０内のリセットを生成する論理（たとえば、リセット・ブロック）からの摂動がＳＩ１１０の構成要素に到達しないことを確実にするのを助ける。
【0022】
図２は、少なくとも１つの実施例による、自動車ＳｏＣ１０４のその他の構成要素１６０とＳＩ１１０を接続するインターフェース２００のイラストレーションである。図２を参照すると、インターフェース２００は、自動車ＳｏＣ１０４においてＳＩ１１０の回路及び論理の論理的隔離を提供する。図示された実施例において、インターフェース２００は、障害インターフェース１７２、揮発性メモリ・インターフェース２００Ａ、第１の制御バックボーン・インターフェース２００Ｂ、第２の制御バックボーン・インターフェース２００Ｃ、セキュア・コンテンツ・インターフェース２００Ｄ、デバッグ・インターフェース２００Ｅ、及びテスト・インターフェース２００Ｆを含む。障害インターフェース１７２は、ＳｏＣ障害アグリゲータ１５２から論理的に隔離されなくてもよいが、ＳＩ及びＳｏＣ電圧ドメインの間の電気的隔離をそれぞれ提供する１つ又は複数の電圧レベル・シフタ２４０をそれぞれ通過し得る又は含み得る。電圧レベル・シフタ２４０が、電気的隔離をそれぞれ提供する間、電圧レベル・シフタ２４０は、いくつかのタイプの故障、たとえば、割り込みストーム、障害ストーム、及び／又は連続的アサーション、の適切な隔離を提供しないことがある。ＳＩ障害アグリゲータ１４２は、障害インターフェース１７２を介して障害情報を受信する及びプロセッサ１４０によって実行される命令１４９にそのような故障の通知を提供する、１つ又は複数のステータス・ビット２４２を含み得る。図示された実施例において、ステータス・ビット２４２は、ステータス・ビット「ＢＴ１」、「ＢＴ２」、及び「ＢＴ３」を含む（図４を参照）。命令１４９は、障害インターフェース１７２上で生じる停電を軽減するためにこの通知を使用するようにプロセッサ１４０に指示する。
【0023】
揮発性メモリ・インターフェース２００Ａは、自動車ＳｏＣ１０４のプロセッサ１４０と揮発性メモリ１２６との間のインターフェースである。揮発性メモリ・インターフェース２００Ａは、プロセッサ１４０が揮発性メモリ１２６に情報を書き込む及び情報を揮発性メモリ１２６から読み取ることを可能にする。揮発性メモリ・インターフェース２００Ａは、揮発性メモリ１２６との１つ又は複数の接続、たとえば、ワイヤ、信号トレース、及び類似のもの、を含む。揮発性メモリ・インターフェース２００Ａは、論理的隔離制御２２０、アクセス・タイマ２２２、及びドメイン同期回路２２４を含み得る。論理的隔離制御２２０は、プロセッサ１４０によって選択的にロックされる及びアンロックされることが可能なゲート又はロック機構を含む。アクセス・タイマ２２２は、プロセッサ１４０によって開始されるアクセス試行がタイムアウトすることを可能にする。
【0024】
ドメイン同期回路２２４は、フェーズ同期回路及び電圧レベル・シフタを含む。フェーズ同期回路は、別個の第１の及び第２のクロック１１２及び１１４（図１を参照）を使用して生成された、ＳＩ及びＳｏＣドメインを横断して通信される信号のフェーズを同期させるのを助ける。クロック及びリセット回路２３０によって生成されるリセットは、ＳＩ及びＳｏＣ電圧及びクロック・ドメインを横断する任意の要素、たとえば、フェーズ同期回路、によって使用され得る。フェーズ同期回路は、別個の合成トップとしてそれぞれ機能し得る、ＳｏＣ部分及びＳＩ部分を有する。ＳｏＣ部分は、物理的にＳｏＣドメインに存在し、ＳＩ部分は、物理的にＳＩドメインに存在する。ＳＩ部分とＳｏＣ部分との両方の論理は、クロック及びリセット回路２３０によって生成されるリセットを使用する。したがって、ＳＩ１１０によって生成されるリセットは、ＳＩ１１０より低いＡＳＩＬにおいて動作し得る、自動車ＳｏＣ１０４の論理によって使用され得るが、自動車ＳｏＣ１０４によって生成されるリセットは、ＳＩ１１０に通信されず、ＳＩ１１０によって使用され得ない。非限定的な一実例として、フェーズ同期回路は、分割した先入れ先出し（「ｆｉｆｏ：ｆｉｒｓｔ－ｉｎ－ｆｉｒｓｔ－ｏｕｔ」）及び類似のものとして実装され得る。ドメイン同期回路２２４の電圧レベル・シフタは、電圧レベル・シフタ２４０と実質的に同じでもよく、ＳＩ及びＳｏＣ電圧ドメインを横断して送信されている信号の電圧を調整して、信号がＳＩ及びＳｏＣドメインを横断して安全に通信されることを可能にする。アクセス・タイマ２２２が、プロセッサ１４０によるアクセスがタイムアウトしたことを示すとき、要求が、ドメイン同期回路２２４から取り除かれ得る（たとえば、分割したｆｉｆｏからポップされる）。
【0025】
揮発性メモリ・インターフェース２００Ａが、アンロックされるとき、プロセッサ１４０は、揮発性メモリ１２６にアクセスし得、アクセス・タイマ２２２を開始する。アクセス・タイマ２２２が第１の所定の時間量より多くが経過したことを示しており、揮発性メモリ１２６からの応答が受信されていないとき、プロセッサ１４０は、安全性障害を指示し、論理的隔離制御２２０を使用して揮発性メモリ・インターフェース２００Ａをロックし、アンロックされるインターフェース２００のいずれかをオプションでロックし、自動車プラットフォーム１００（図１を参照）を安全な状態に戻すように構成された１つ又は複数の行動をオプションで取る。その一方で、アクセス・タイマ２２２が第１の所定の時間量が経過したことを示す前に、応答が受信されるとき、アクセス・タイマ２２２は、それ自体をリセットし、プロセッサ１４０は、アクセスを完了し、プロセッサ１４０は、アクセスが完了した後に、揮発性メモリ・インターフェース２００Ａをロックする。したがって、揮発性メモリ・インターフェース２００Ａは、プロセッサ１４０が揮発性メモリ１２６にアクセスしていないときには必ず、ロックされたままであり、揮発性メモリ１２６からＳＩ１１０に進む障害及び／又は停電からＳＩ１１０を保護するのを助ける。
【0026】
第１の及び第２の制御バックボーン・インターフェース２００Ｂ及び２００Ｃは、プロセッサ１４０と制御バックボーン２１０との間のインターフェースである。制御バックボーン２１０は、バス及び類似のものとして実装され得る。第１の制御バックボーン・インターフェース２００Ｂは、プロセッサ１４０から制御バックボーン２１０への通信のためであり、第２の制御バックボーン・インターフェース２００Ｃは、制御バックボーン２１０からプロセッサ１４０への通信のためである。非限定的な一実例として、プロセッサ１４０は、制御バックボーン２１０を介して自動車ＳｏＣ１０４のその他の構成要素１６０（たとえば、回路１２４、メールボックス１５６、及び不揮発性メモリ１２８）のうちの少なくともいくつかにアクセスし得る。
【0027】
第１の制御バックボーン・インターフェース２００Ｂは、プロセッサ１４０が命令及び／又は情報を制御バックボーン２１０に送ることを可能にする。第１の制御バックボーン・インターフェース２００Ｂは、論理的隔離制御２２０、アクセス・タイマ２２２、ドメイン同期回路２２４、及びファイアウォール２２６を含み得る。第１の制御バックボーン・インターフェース２００Ｂの論理的隔離制御２２０は、揮発性メモリ・インターフェース２００Ａの論理的隔離制御２２０と実質的に同じであり、それと実質的に同じに機能する。したがって、第１の制御バックボーン・インターフェース２００Ｂの論理的隔離制御２２０は、プロセッサ１４０が第１の制御バックボーン・インターフェース２００Ｂをロックする及びアンロックすることを可能にする。第１の制御バックボーン・インターフェース２００Ｂのアクセス・タイマ２２２は、プロセッサ１４０によって開始されるアクセス試行がタイムアウトすることを可能にする。第１の制御バックボーン・インターフェース２００Ｂのドメイン同期回路２２４は、揮発性メモリ・インターフェース２００Ａのドメイン同期回路２２４と実質的に同じであり、実質的に同じに機能する。第１の制御バックボーン・インターフェース２００Ｂのファイアウォール２２６は、１つ又は複数のセキュリティ・ルールを実装し、セキュリティ・ルールに基づいて各通信を許可するかブロックする。
【0028】
第２の制御バックボーン・インターフェース２００Ｃは、プロセッサ１４０が制御バックボーン２１０から命令及び／又は情報を受信することを可能にする。第２の制御バックボーン・インターフェース２００Ｃは、論理的隔離制御２２０、ドメイン同期回路２２４、及びファイアウォール２２６を含み得る。第２の制御バックボーン・インターフェース２００Ｃの論理的隔離制御２２０は、揮発性メモリ・インターフェース２００Ａの論理的隔離制御２２０と実質的に同じであり、実質的に同じに機能する。したがって、第２の制御バックボーン・インターフェース２００Ｃの論理的隔離制御２２０は、プロセッサ１４０が第２の制御バックボーン・インターフェース２００Ｃをロックする及びアンロックすることを可能にする。第２の制御バックボーン・インターフェース２００Ｃのドメイン同期回路２２４は、揮発性メモリ・インターフェース２００Ａのドメイン同期回路２２４と実質的に同じであり、実質的に同じに機能する。第２の制御バックボーン・インターフェース２００Ｃのファイアウォール２２６は、１つ又は複数のセキュリティ・ルールを実装し、セキュリティ・ルールに基づいて各通信を許可するかブロックする。
【0029】
セキュア・コンテンツ・インターフェース２００Ｄは、プロセッサ１４０とセキュア・コンテンツ回路２１２との間のインターフェースである。セキュア・コンテンツ・インターフェース２００Ｄは、プロセッサ１４０が命令及び／又は情報（たとえば、安全な及び／又は機密内容）をセキュア・コンテンツ回路２１２から受信することを可能にする。セキュア・コンテンツ・インターフェース２００Ｄは、論理的隔離制御２２０及びドメイン同期回路２２４を含み得る。セキュア・コンテンツ・インターフェース２００Ｄの論理的隔離制御２２０は、揮発性メモリ・インターフェース２００Ａの論理的隔離制御２２０と実質的に同じであり、実質的に同じに機能する。したがって、セキュア・コンテンツ・インターフェース２００Ｄの論理的隔離制御２２０は、プロセッサ１４０がセキュア・コンテンツ・インターフェース２００Ｄをロックする及びアンロックすることを可能にする。セキュア・コンテンツ・インターフェース２００Ｄのドメイン同期回路２２４は、揮発性メモリ・インターフェース２００Ａのドメイン同期回路２２４と実質的に同じであり、実質的に同じに機能する。
【0030】
デバッグ・インターフェース２００Ｅは、プロセッサ１４０とデバッグ回路２１４との間のインターフェースである。デバッグ・インターフェース２００Ｅは、プロセッサ１４０が命令及び／又は情報をデバッグ回路２１４から受信することを可能にする。デバッグ・インターフェース２００Ｅは、論理的隔離制御２２０及びドメイン同期回路２２４を含み得る。デバッグ・インターフェース２００Ｅの論理的隔離制御２２０は、揮発性メモリ・インターフェース２００Ａの論理的隔離制御２２０と実質的に同じであり、実質的に同じに機能する。したがって、デバッグ・インターフェース２００Ｅの論理的隔離制御２２０は、プロセッサ１４０がデバッグ・インターフェース２００Ｅをロックする及びアンロックすることを可能にする。デバッグ・インターフェース２００Ｅのドメイン同期回路２２４は、揮発性メモリ・インターフェース２００Ａのドメイン同期回路２２４と実質的に同じであり、実質的に同じに機能する。前述のように、ＳＩ１１０及びその他の構成要素１６０は、別個のクロック・ドメインにおいて動作する。１つ又は複数の実施例において、自動車ＳｏＣ１０４のその他の構成要素１６０のうちの１つ又は複数、たとえば、デバッグ回路２１４、の外部クロックからの信号は、ＳＩ１１０に供給しない。自動車ＳｏＣ１０４によって実行されるデバッグ機能は、自動車ＳｏＣ１０４によって実行されるデバッグ機能をＳＩ１１０及び／又は第２の（ＳＩ）クロック１１４によって生成されるデバッグ・クロック信号を使用することに切り替える又は変換する、デバッグ・インターフェース２００Ｅのドメイン同期回路２２４を介するデバッグ・クロック信号を受信する。デバッグ論理は、ＳＩ１１０がミッション・モードにある間（たとえば、車両が運転しているとき）、使用されないので、ＳＩ１１０は、デバッグ・クロック信号によって潜在的に引き起こされ得るいかなる干渉も防ぐために、デバッグ・クロック上に第１のクロック・ゲートを含む。非限定的な一実例として、第１のクロック・ゲートは、クロック及びリセット回路２３０の構成要素でもよい。第１のクロック・ゲートは、プロセッサ１４０によって設定される第１の構成ビットを使用して、制御され得る（たとえば、選択的にスイッチを入れられる、及び切られる）。
【0031】
テスト・インターフェース２００Ｆは、プロセッサ１４０とテスト回路２１６との間のインターフェースである。テスト・インターフェース２００Ｆは、プロセッサ１４０が命令及び／又は情報をテスト回路２１６から受信することを可能にする。テスト・インターフェース２００Ｆは、論理的隔離制御２２０及びドメイン同期回路２２４を含み得る。テスト・インターフェース２００Ｆの論理的隔離制御２２０は、揮発性メモリ・インターフェース２００Ａの論理的隔離制御２２０と実質的に同じであり、実質的に同じに機能する。したがって、テスト・インターフェース２００Ｆの論理的隔離制御２２０は、プロセッサ１４０がテスト・インターフェース２００Ｆをロックする及びアンロックすることを可能にする。テスト・インターフェース２００Ｆのドメイン同期回路２２４は、揮発性メモリ・インターフェース２００Ａのドメイン同期回路２２４と実質的に同じであり、実質的に同じに機能する。前述のように、自動車ＳｏＣ１０４のその他の構成要素１６０のうちの１つ又は複数、たとえば、テスト回路２１６、からの外部信号は、この構成を介してＳＩ１１０に供給されることを防がれる。自動車ＳｏＣ１０４によって実行されるテスト機能は、自動車ＳｏＣ１０４によって実行されるテスト機能をＳＩ１１０及び／又は第２の（ＳＩ）クロック１１４によって生成されるテスト・クロック信号を使用することに切り替える又は変換する、デバッグ・インターフェース２００Ｅのドメイン同期回路２２４を介するテスト・クロック信号を受信する。テスト論理は、ＳＩ１１０がミッション・モードにある間（たとえば、車両が運転しているとき）、使用されないので、ＳＩ１１０は、テスト・クロック信号によって潜在的に引き起こされ得るいかなる干渉も防ぐために、テスト・クロック上に第２のクロック・ゲートを含む。非限定的な一実例として、第２のクロック・ゲートは、クロック及びリセット回路２３０の構成要素でもよい。第２のクロック・ゲートは、プロセッサ１４０によって設定される第２の構成ビットを使用して、制御され得る（たとえば、選択的にスイッチを入れられる、及び切られる）。
【0032】
ＳＩ１１０は、少なくとも２つのモードの動作、隔離又はコクーン・モード及び非隔離モード、を有し得る。ＳＩ１１０が、コクーン・モードで動作しているとき、ＳＩ１１０に入ることを許可された自動車ＳｏＣ１０４からの情報のみが、障害インターフェース１７２を介してＳＩ１１０に入る、障害情報である。この方式では、ＳＩ障害アグリゲータ１４２は、自動車ＳｏＣ１０４及びＳＩ１１０の累積健全性状態を保持する。その一方で、ＳＩ１１０が、非隔離モードで動作しているとき、情報は、インターフェース２００のうちの１つ又は複数を介してＳＩ１１０に入り得る。ＳＩ１１０がコクーン・モードで動作しているか非隔離モードで動作しているかは、プロセッサ１４０によって実行される命令１４９によって少なくとも部分的に及びインターフェース２００によって少なくとも部分的に決定される。
【0033】
自動車ＳｏＣ１０４のその他の構成要素１６０に由来する潜在的安全重視の問題がインターフェース２００のうちの１つ又は複数を介してＳＩ１１０に達するのを防ぐのを助けるために、インターフェース２００のそれぞれは、プロセッサ１４０によって選択的にロックされる及びアンロックされる別個の論理的隔離制御２２０を含む。論理的隔離制御２２０のロック機構が、プロセッサ１４０によってロックされるとき、ロック機構は、ロックされたインターフェースを介する自動車ＳｏＣ１０４とＳＩ１１０との間のすべての通信を防ぐ。その一方で、インターフェースは、アンロックされたインターフェースを介するそのような通信を可能にするために、プロセッサ１４０によってアンロックされ得る。したがって、プロセッサ１４０は、ＳＩ１１０をコクーン・モード又は非隔離モードに選択的に置き得る。すべてのインターフェース２００がロックされるときにはいつでも、プロセッサ１４０は、揮発性メモリ１２６又は不揮発性メモリ１２８にアクセスすることはできず、ＳＩ１１０内に存在する揮発性メモリ１４６（たとえば、ＳＲＡＭ）に記憶された命令１４９を実行する。
【0034】
ここで図３を参照すると、本明細書に記載の方法３００の各ブロックは、ハードウェア、ファームウェア、及び／又はソフトウェアの任意の組合せを使用して実行され得る計算プロセスを含む。たとえば、様々な機能が、メモリ（たとえば、図１、２、及び４に示される揮発性メモリ１４６）に記憶された命令（たとえば、図１、２、及び４に示される命令１４９）を実行するプロセッサ（たとえば、図１、２、及び４に示されるプロセッサ１４０）によって、実施され得る。方法３００はまた、コンピュータ記憶媒体に記憶されたコンピュータ使用可能命令として実施され得る。方法３００は、いくつか例を挙げると、独立型アプリケーション、サービス若しくはホスト型サービス（独立型の若しくは別のホスト型サービスと組み合わせた）、又は別の製品へのプラグインによって、提供され得る。加えて、方法３００は、例として、図１の自動車プラットフォーム１００に関して説明されている。しかしながら、方法３００は、追加で又は別法として、本明細書に記載のものを含むがこれらに限定されない、任意の１つのシステム又は任意の組合せのシステムによって、実行され得る。
【0035】
図３は、本開示のいくつかの実施例による、コクーン・モードと非隔離モードとの間でＳＩ１１０を移行するための方法３００を示す流れ図である。図解を容易にするために、方法３００は、プロセッサ１４０（図１、２、及び４を参照）によって実行されているものとして説明されることになる。図３を参照すると、第１のブロック３０２において、プロセッサ１４０は、それが自動車ＳｏＣ１０４のその他の構成要素１６０（図１及び２を参照）のうちの１つと通信する必要があると決定する。たとえば、この通信は、揮発性メモリ・インターフェース２００Ａ又は第１の制御バックボーン・インターフェース２００Ｂを介して生じ得、ＳＩ１１０が自動車ＳｏＣ１０４のその他の構成要素１６０との通信を開始することをそれぞれ可能にする。別法として、この通信は、第２の制御バックボーン・インターフェース２００Ｃ、セキュア・コンテンツ・インターフェース２００Ｄ、デバッグ・インターフェース２００Ｅ、又はテスト・インターフェース２００Ｆを介して生じ得、自動車ＳｏＣ１０４のその他の構成要素１６０によって開始される通信をＳＩ１１０が受信することをそれぞれ可能にする。前述のように、通信は、ＳＩ１１０がコクーン・モードにあるか非隔離モードにあるかとは無関係に、障害インターフェース１７２（図２を参照）を介して生じる。
【0036】
プロセッサ１４０が、自動車ＳｏＣ１０４のその他の構成要素１６０のうちの特定の１つと通信する必要があるときにはいつでも、プロセッサ１４０は、それを行おうと試みる前に、その特定の構成要素と通信することが安全であるという決定を行う。この決定を行うために、ブロック３０４において、プロセッサ１４０は、ＳＩ１１０の外部のＳｏＣ障害アグリゲータ１５２から、障害インターフェース１７２（図２を参照）を介して、障害情報を受信する、ＳＩ障害アグリゲータ１４２の内容をチェックし得る。前述のように、障害インターフェース１７２は、ＳｏＣ障害アグリゲータ１５２から論理的に隔離されないが、ＳＩ及びＳｏＣ電圧ドメインの間の電気的隔離を提供する電圧レベル・シフタ２４０をそれぞれ通過する又は含む。
【0037】
決定ブロック３０６において、プロセッサ１４０は、任意の障害がＳＩ障害アグリゲータ１４２において検出されたかどうかを決定する。決定ブロック３０６における決定は、少なくとも１つの障害が検出されたとき、その他の構成要素１６０のうちの１つ又は複数について識別された障害がＳｏＣ障害アグリゲータ１５２によってＳＩ障害アグリゲータ１４２に報告されたことを意味する、「はい」である。プロセッサ１４０は、ＳＩ障害アグリゲータ１４２内でステータス・ビット２４２を使用して、障害を検出し得る。ステータス・ビット２４２は、自動車ＳｏＣ１０４の健全性を追跡するものとして特徴を示され得る。別法として、ＳＩ障害アグリゲータ１４２は、割り込みをプロセッサ１４０に送ることによって、障害をプロセッサ１４０に通知し得る。さもなければ、決定ブロック３０６における決定は、障害が検出されないとき、「いいえ」である。
【0038】
決定ブロック３０６における決定が、「はい」であるとき、ブロック３０８において、プロセッサ１４０は、１つ又は複数の修正行動を取り得る。修正行動は、車両を安全な状態にするのを助け得る。非限定的な実例として、そのような修正行動は、車両のブレーキを適用すること、車両を減速すること、路肩まで車両を走らせること、及び類似のことを含み得る。次いで、プロセッサ１４０は、ブロック３０４に戻り得る。
【0039】
決定ブロック３０６における決定が「いいえ」であるとき、ブロック３１０において、プロセッサ１４０は、特定のインターフェースのロック機構がロックされた場合、特定の構成要素に接続されたインターフェース２００のうちの特定の１つの論理的隔離制御２２０のロック機構をアンロックする。言い換えれば、プロセッサ１４０は、ＳＩ障害アグリゲータ１４２が障害を記憶していないとき、特定のインターフェースを介して自動車ＳｏＣ１０４の特定の構成要素にアクセスすることは安全であると決定し得る。したがって、プロセッサ１４０は、ブロック３１０において特定のインターフェースをアンロックする。
【0040】
次いで、ブロック３１２において、プロセッサ１４０は、アンロックされた特定のインターフェースを介して特定の構成要素に通信を送り得る又はそこから通信を受信し得、特定のインターフェースのアクセス・タイマ２２２を自動的に開始する。特定のインターフェースが、アンロックされるとき、プロセッサ１４０は、自動車ＳｏＣ１０４への１つ又は複数の強く順序付けられたアクセス（１度に１つ）を開始し得る。アクセス・タイマ２２２は、アクセスごとに自動的に開始する。したがって、アクセス・タイマ２２２は、特定のアクセスがプロセッサ１４０によって開始されるとすぐに、カウント・ダウンを開始し得る。
【0041】
決定ブロック３１４において、プロセッサ１４０は、タイムアウトが生じたかどうかを決定する。アクセス・タイマ２２２が、第１の所定の時間量より多くが経過したことを示しており、特定の構成要素からの応答が受信されていないとき、決定ブロック３１４における決定は、「はい」である。さもなければ、第１の所定の時間量より多くが経過したことをアクセス・タイマ２２２が示す前に応答が特定の構成要素から受信されるとき、決定ブロック３１４における決定は、「いいえ」である。
【0042】
決定ブロック３１４における決定が、「はい」であるとき、ブロック３１６において、プロセッサ１４０は、安全性障害が生じたということを示す。次いで、ブロック３１８において、プロセッサ１４０は、特定のインターフェースの論理的隔離制御２２０のロック機構をロックし、オプションで、アンロックされるその他のインターフェースのうちのいずれかの論理的隔離制御２２０のロック機構をロックし、オプションで、自動車プラットフォーム１００を安全な状態に戻すように構成された１つ又は複数の行動を取る。
【0043】
その一方で、決定ブロック３１４における決定が、「いいえ」であるとき、ブロック３２０において、プロセッサ１４０は、通信を完了する。アクセス・タイマ２２２は、自動的にリセットする。次いで、ブロック３１８において、プロセッサ１４０は、特定のインターフェースのロック機構をロックする。したがって、方法３００は、プロセッサ１４０が自動車ＳｏＣ１０４のその他の構成要素１６０のうちの１つにアクセスしていないときにはいつでも、インターフェース２００がロックされたままであることを確実にする。次いで、方法３００は、終了する。
【0044】
ＳＩ１１０は、自動車ＳｏＣ１０４がブートされるとき、共用される不揮発性メモリ１２８からそれの内部揮発性メモリ１４６に命令１４９（たとえば、システムを安全な状態にする重大な命令）をコピーすることによって、共用される不揮発性メモリ１２８にアクセスすることを回避し得る。ＳＩ１１０が、車両運転サイクルを可能にする、ミッション・モードに入る前に、プロセッサ１４０は、命令１４９を認証及び検証し得る。ＳＩ１１０は、同時にミッション・モード及びコクーン・モード若しくは非隔離モードのいずれかで動作し得る。命令１４９は、揮発性メモリ１４６に残り、プロセッサ１４０が共用不揮発性メモリ１２８にアクセスすることを回避することを可能にする。非重大データ、たとえば、アプリケーション・コード、融合データ、及び類似のもの、は、ＳＩ１１０に含まれる内部直接メモリ・アクセス（「ＤＭＡ：ｄｉｒｅｃｔ ｍｅｍｏｒｙ ａｃｃｅｓｓ」）エンジン４０２（図４を参照）を使用して、共用揮発性メモリ１２６から取得され得る。ＤＭＡエンジン４０２は、オプションで、プロセッサ１４０の構成要素でもよい。共用揮発性メモリ１２６から取得されるデータをページングする間にＤＭＡエンジン４０２が故障しても、プロセッサ１４０は、揮発性メモリ１４６に記憶された命令１４９を実行し続けることになるので、ＤＭＡエンジン４０２の故障は、プロセッサ１４０に悪影響を及ぼさないことになる。
【0045】
図４は、本開示のいくつかの実施例による、障害インターフェース１７２のイラストレーションである。図４を参照すると、自動車ＳｏＣ１０４の論理ブロックＬＢ（１）～ＬＢ（Ｎ）は、それぞれ、第１の障害アグリゲータ２６０－１から２６０－Ｎに関連し得る。第１の障害アグリゲータ２６０－１から２６０－Ｎは、それぞれに、論理ブロックＬＢ（１）からＬＢ（Ｎ）によって生成される障害を集計し、第１の集計された障害信号を自動車ＳｏＣ１０４の補助安全ユニット１２２に送信する。補助安全ユニット１２２は、第１の障害アグリゲータ２６０－１から２６０－Ｎから受信される第１の集計された障害信号を集計する及び、存在するときに、オプションの外部制御ユニット１０６（図１を参照）に１つ又は複数の第２の集計された障害信号を送信する、第２のＳｏＣ障害アグリゲータ１５２を実装する。オプションの外部制御ユニット１０６が、第２の集計された障害信号によって障害を通知されるとき、オプションの外部制御ユニット１０６は、いくつかの可能な行動の中から１つ又は複数の行動を取り得る。第１に、オプションの外部制御ユニット１０６は、障害を取り除き得る。第２に、オプションの外部制御ユニット１０６は、修正行動を取り得る。第３に、オプションの外部制御ユニット１０６は、外部システム（たとえば、１つ又は複数の外部マイクロコントローラ、１つ又は複数の外部エージェント、及び類似のもの）に通知し得る。しかしながら、前述のように、いくつかの実施例において、オプションの外部制御ユニット１０６は、省略され得る。
【0046】
図１を参照すると、前述のように、ＳＩ１１０が、自動車ＳｏＣ１０４のその他の構成要素１６０から隔離されている間、少なくともいくつかの通信が、ＳＩ１１０と自動車ＳｏＣ１０４のその他の構成要素１６０との間で有効にされなければならない。具体的には、自動車ＳｏＣ１０４の論理ブロックＬＢ（１）からＬＢ（Ｎ）において生じる障害は、障害インターフェース１７２を介してＳＩ１１０に通信されなければならない。そのような通信を提供する１つの方法は、第１の障害アグリゲータ２６０－１から２６０－Ｎ（図４を参照）にＳＩ１１０へ直接に第１の集計された障害信号を送らせることになろう。それを行うことは、自動車ＳｏＣ１０４のその他の構成要素１６０からのＳＩ１１０の隔離によって複雑にされる、ＳＩ１１０と第１の障害アグリゲータ２６０－１から２６０－Ｎのそれぞれとの間の別個の伝送線又は信号導体を障害インターフェース１７２が含むことを必要とする。たとえば、図２を参照すると、電圧レベル・シフタ２４０は、各信号導体のための別個の電圧レベル・シフタを含なければならないことになろう。さらに、ＳＩ１１０と自動車ＳｏＣ１０４のその他の構成要素１６０との間の信号導体の数が多いほど、ＳＩ１１０は自動車ＳｏＣ１０４に起因する干渉に対してより脆弱になる。
【0047】
その代わりとして、図４を参照すると、ＳｏＣ障害アグリゲータ１５２のそれぞれは、３つの信号導体によってＳＩ１１０に接続され得る：（１）修正済みエラー信号導体４１０、（２）未修正エラー信号導体４１２、及び（３）ＳｏＣ障害アグリゲータ信号導体４１４。この配置は、導体が電気的干渉を引き起こすほど多くの導体を障害インターフェース１７２が含むことなしに並びに障害インターフェース１７２をそれ／それらが自動車ＳｏＣ１０４及び／又はＳＩ１１０において混雑を引き起こすほど大きくせずに障害インターフェース１７２が論理ブロックＬＢ（１）からＬＢ（Ｎ）からＳＩ１１０に障害を報告することを可能にし得る。信号導体４１０、４１２、及び４１４は、それぞれに、ステータス・ビット「ＢＴ１」、「ＢＴ２」、及び「ＢＴ３」を設定し得、それぞれのステータス・ビットは、設定された後、プロセッサ１４０によってその後に取り除かれ得る。
【0048】
メールボックス１５６は、メールボックス割り込み信号導体４１６によってＳＩ１１０の割り込みコントローラ１４１に接続され得る。信号導体４１０～４１６は、ワイヤ、信号トレース、及び類似のものとしてそれぞれ実装され得る。
【0049】
図５Ａは、本開示のいくつかの実施例による、ＳＩ１１０（図１、２、４、８、及び１０を参照）に障害を通信するための方法５００を示す流れ図である。ここで図５Ａを参照すると、本明細書に記載される、方法５００の各ブロックは、ハードウェア、ファームウェア、及び／又はソフトウェアの任意の組合せを使用して実行され得る計算プロセスを含む。たとえば、様々な機能が、メモリに記憶された命令を実行するプロセッサ（たとえば、図１及び４に示すプロセッサ１５０）によって実施され得る。方法５００の少なくとも部分は、コンピュータ記憶媒体に記憶されたコンピュータ使用可能命令として実施され得る。方法５００は、いくつか例を挙げると、独立型アプリケーション、サービス若しくはホスト型サービス（独立型の若しくは別のホスト型サービスと組み合わせた）、又は別の製品へのプラグインによって提供され得る。加えて、方法５００は、例として、図１の自動車プラットフォーム１００に関して説明されている。しかしながら、方法５００は、追加で又は別法として、本明細書に記載のものを含むがこれらに限定されない、任意の１つのシステム、又は任意の組合せのシステムによって実行され得る。
【0050】
図解を容易にするために、方法５００は、ＳｏＣ障害アグリゲータ１５２（図１、２、及び４を参照）のうちの特定の１つによって実行されるものとして説明されることになる。言い換えれば、方法５００は、ハードウェアによって実行され得る。図５Ａを参照すると、第１のブロック５０２において、特定のＳｏＣ障害アグリゲータが、第１の障害アグリゲータ２６０－１から２６０－Ｎ（図２及び４を参照）の少なくとも一部分から第１の集計された障害信号を受信する。
【0051】
ブロック５０６において、特定のＳｏＣ障害アグリゲータが、修正済みエラー信号へと修正されたエラーによって引き起こされる障害を識別する第１の集計された障害信号のそれらを集計する。次いで、ブロック５０８において、特定のＳｏＣ障害アグリゲータが、修正済みエラー信号をＳＩ１１０（図１、２、４、８、及び１０を参照）に修正済みエラー信号導体４１０（図４を参照）を介して送信する。ブロック５１０において、特定のＳｏＣ障害アグリゲータが、割り込みを補助安全ユニット１２２（図１及び４を参照）のプロセッサ１５０（図１及び４を参照）に転送する、各修正済みエラーの割り込み制御１５４（図１及び４を参照）に割り込みを送る。各割り込みは、プロセッサ１５０に割り込みに関連する修正済みエラーを通知する。
【0052】
ブロック５１２において、特定のＳｏＣ障害アグリゲータが、修正済みエラー信号において識別された第１の修正済みエラーの修正済みエラー・タイマ４２０Ｃ（図４を参照）を開始させる。
【0053】
決定ブロック５１４において、特定のＳｏＣ障害アグリゲータが、第１の修正済みエラーが特定のＳｏＣ障害アグリゲータから取り除かれたかどうかを決定する。修正済みエラー・タイマ４２０Ｃ（図４を参照）が、第２の所定の時間量より多くが経過したということを示すよりも前に、第１の修正済みエラーが取り除かれたとき、決定ブロック５１４における決定は、「はい」である。さもなければ、決定ブロック５１４における決定は、「いいえ」である。決定ブロック５１４における決定が、「はい」であるとき、ブロック５１５において、その特定のＳｏＣ障害アグリゲータは、行動を取らない。その一方で、決定ブロック５１４における決定が、「いいえ」であるとき、その特定のＳｏＣ障害アグリゲータは、決定ブロック５１６に進む。
【0054】
決定ブロック５１６において、プロセッサ１５０は、修正済みエラー・タイマ４２０Ｃがタイムアウトした又は満了したことを意味する、第２の所定の時間量より多くが経過したということを修正済みエラー・タイマ４２０Ｃ（図４を参照）が示すかどうかを決定する。第２の所定の時間量が経過したとき、決定ブロック５１６における決定は、「はい」である。さもなければ、決定ブロック５１６における決定は、「いいえ」である。決定ブロック５１６における決定が、「はい」であるとき、特定のＳｏＣ障害アグリゲータは、ブロック５１８に進む。さもなければ、決定ブロック５１６における決定が「いいえ」であるとき、特定のＳｏＣ障害アグリゲータは、決定ブロック５１４に戻って、第１の修正済みエラーがプロセッサ１５０によって取り除かれるのを待つ。したがって、特定のＳｏＣ障害アグリゲータは、第１の修正済みエラーが取り除かれたかどうか及び修正済みエラー・タイマ４２０Ｃが満了したかどうかを監視し続ける。第１の修正済みエラーが、修正済みエラー・タイマ４２０Ｃが満了する前に取り除かれる場合、特定のＳｏＣ障害アグリゲータは、ブロック５１５において行動を取らない。その一方で、修正済みエラー・タイマ４２０Ｃが、第１の修正済みエラーが取り除かれる前に、満了する場合、特定のＳｏＣ障害アグリゲータは、ブロック５１８に進む。ブロック５１８において、特定のＳｏＣ障害アグリゲータは、ＳｏＣ障害アグリゲータ信号導体４１４（図４を参照）を介してＳｏＣ障害アグリゲータ信号をＳＩ１１０（図１、２、４、８、及び１０を参照）に送信する。
【0055】
ブロック５２０において、特定のＳｏＣ障害アグリゲータが、未修正エラー信号に修正されなかったエラーによって引き起こされる障害を識別するブロック５０２において受信される第１の集計された障害信号のそれらを集計する。次いで、ブロック５２２において、特定のＳｏＣ障害アグリゲータが、未修正エラー信号を未修正エラー信号導体４１２（図４を参照）を介してＳＩ１１０（図１、２、４、８、及び１０を参照）に送信する。ブロック５２４において、特定のＳｏＣ障害アグリゲータが、補助安全ユニット１２２（図１及び４を参照）のプロセッサ１５０（図１及び４を参照）に割り込みを転送する、各未修正エラーの割り込み制御１５４（図１及び４を参照）に割り込みを送る。各割り込みは、割り込みに関連する未修正エラーをプロセッサ１５０に通知する。
【0056】
ブロック５２６において、特定のＳｏＣ障害アグリゲータが、未修正エラー信号において識別される第１の未修正エラーの未修正エラー・タイマ４２０Ｕ（図４を参照）を開始させる。
【0057】
決定ブロック５２８において、特定のＳｏＣ障害アグリゲータが、第１の未修正エラーが特定のＳｏＣ障害アグリゲータから取り除かれたかどうかを決定する。未修正エラー・タイマ４２０Ｕ（図４を参照）が、第３の所定の時間量より多くが経過したということを示すより前に、第１の未修正エラーが取り除かれたとき、決定ブロック５２８における決定は、「はい」である。さもなければ、決定ブロック５２８における決定は、「いいえ」である。決定ブロック５２８における決定が、「はい」であるとき、ブロック５２９において、その特定のＳｏＣ障害アグリゲータは、行動を取らない。決定ブロック５２８における決定が、「いいえ」であるとき、その特定のＳｏＣ障害アグリゲータは、決定ブロック５３０に進む。
【0058】
決定ブロック５３０において、プロセッサ１５０は、未修正エラー・タイマ４２０Ｕが、未修正エラー・タイマ４２０Ｕ（図４を参照）がタイムアウトした又は満了したことを意味する、第３の所定の時間量より多くが経過したということを示すかどうかを決定する。第３の所定の時間量が経過したとき、決定ブロック５３０における決定は、「はい」である。さもなければ、決定ブロック５３０における決定は、「いいえ」である。決定ブロック５３０における決定が、「はい」であるとき、特定のＳｏＣ障害アグリゲータは、ブロック５３２に進む。その一方で、決定ブロック５３０における決定が、「いいえ」であるとき、特定のＳｏＣ障害アグリゲータは、決定ブロック５２８に戻って、第１の未修正エラーがプロセッサ１５０によって取り除かれるのを待つ。したがって、特定のＳｏＣ障害アグリゲータは、第１の未修正エラーが取り除かれたかどうか及び未修正エラー・タイマ４２０Ｕが満了したかどうかを監視し続ける。第１の未修正エラーが、未修正エラー・タイマ４２０Ｕが満了する前に、取り除かれる場合、特定のＳｏＣ障害アグリゲータは、ブロック５２９において行動を取らない。その一方で、未修正エラー・タイマ４２０Ｕが、第１の未修正エラーが取り除かれる前に、満了する場合、特定のＳｏＣ障害アグリゲータは、ブロック５３２に進む。ブロック５３２において、特定のＳｏＣ障害アグリゲータは、ＳｏＣ障害アグリゲータ信号導体４１４（図４を参照）を介してＳｏＣ障害アグリゲータ信号をＳＩ１１０（図１、２、４、８、及び１０を参照）に送信する。この時点で、方法５００は、終了する。
【0059】
図５Ｂは、本開示のいくつかの実施例による、プロセッサ１５０（図１及び４を参照）がＳｏＣ障害アグリゲータ１５２（図１、２、及び４を参照）から受信された割り込みを処理するために使用し得る方法５４０を示す流れ図である。ここで図５Ｂを参照すると、本明細書に記載される、方法５４０の各ブロックは、ハードウェア、ファームウェア、及び／又はソフトウェアの任意の組合せを使用して実行され得る計算プロセスを含む。たとえば、様々な機能が、メモリに記憶された命令を実行するプロセッサ（たとえば、プロセッサ１５０）によって、実施され得る。方法５４０の少なくとも部分が、コンピュータ記憶媒体に記憶されたコンピュータ使用可能命令として実施され得る。方法５４０は、いくつか例を挙げると、独立型アプリケーション、サービス若しくはホスト型サービス（独立型の若しくは別のホスト型サービスと組み合わせた）、又は別の製品へのプラグインによって提供され得る。加えて、方法５４０は、例として、図１の自動車プラットフォーム１００に関して説明される。しかしながら、方法５４０は、追加で又は別法として、本明細書に記載のものを含むがこれらに限定されない、任意の１つのシステム、又は任意の組合せのシステムによって実行され得る。
【0060】
図解を容易にするために、方法５４０は、プロセッサ１５０（図１及び４を参照）によって実行されるものとして説明されることになる。図５Ｂを参照すると、第１のブロック５４１において、プロセッサ１５０が、ＳｏＣ障害アグリゲータ１５２のうちの特定の１つから特定の割り込みを受信する。次いで、ブロック５４２において、プロセッサ１５０が、特定の割り込みにおいて識別される１つ又は複数のエラーをトリアージし、エラーに対処するための１つ又は複数の修正行動を取り得る。
【0061】
プロセッサ１５０がエラーをトリアージしている及び／又は修正行動を取っている間に問題が生じる場合、プロセッサ１５０は、特定の割り込みを処理し続けることができないことがある。これが生じるとき、決定ブロック５４３における決定は、「はい」であり、ブロック５４４において、プロセッサ１５０は、特定の割り込みに関するさらなる行動を取らない。その一方で、プロセッサ１５０が、特定の割り込みをトリアージすることができ、オプションで修正行動を取る場合、決定ブロック５４３における決定は、「いいえ」である。決定ブロック５４３における決定が「いいえ」であるとき、ブロック５４５において、プロセッサ１５０は、特定の割り込みに関連する情報を、プロセッサ１４０によって読み取られ得る、メールボックス１５６に書き込む。次に、ブロック５４６において、プロセッサ１５０は、メールボックス割り込み信号導体４１６を介して割り込みコントローラ１４１にメールボックス割り込みを送る。メールボックス割り込みは、ブロック５４１において受信される割り込みにおいて識別されるエラーの重大性を示す。
【0062】
次いで、決定ブロック５４７において、プロセッサ１５０は、プロセッサ１５０が特定のＳｏＣ障害アグリゲータから特定の割り込みがそのために生成された障害を取り除くべきかどうかを決定する。プロセッサ１５０が障害を取り除くと決定するとき、決定ブロック５４７における決定は、「はい」である。さもなければ、決定ブロック５４７における決定は、「いいえ」である。プロセッサ１５０によって取られた修正行動がエラーに対処することができた又は障害が修正済みエラー（たとえば、論理ブロックＬＢ（１）～ＬＢ（Ｎ）のうちの１つによって修正されたエラー）によって生成されたとき、決定ブロック５４７における決定は、「はい」でもよい。別の非限定的な実例として、プロセッサ１５０が、プロセッサ１４０がエラーを取り除いたことを示すプロセッサ１４０からのメールボックス割り込みを受信するとき、決定ブロック５４７における決定は、「はい」でもよい。決定ブロック５４７における決定が「いいえ」であるとき、ブロック５４８において、プロセッサ１５０は、特定の割り込みに関するさらなる行動を取らない。その一方で、決定ブロック５４７における決定が、「はい」であるとき、ブロック５４９において、プロセッサ１５０は、特定のＳｏＣ障害アグリゲータから障害を取り除く。プロセッサ１５０は、障害が特定のＳｏＣ障害アグリゲータから取り除かれたことをプロセッサ１４０に通知し得る。次いで、方法５４０は、終了する。
【0063】
図５Ｃは、本開示のいくつかの実施例による、ＳＩ１１０（図１、２、４、８、及び１０を参照）が修正済みの及び未修正のエラー信号を処理するために使用し得る方法５５０を示す流れ図である。ここで図５Ｃを参照すると、本明細書に記載される、方法５５０の各ブロックは、ハードウェア、ファームウェア、及び／又はソフトウェアの任意の組合せを使用して実行され得る計算プロセスを含む。たとえば、様々な機能が、メモリ（たとえば、図１、２、及び４に示される揮発性メモリ１４６）に記憶された命令（たとえば、図１、２、及び４に示される命令１４９）を実行するプロセッサ（たとえば、図１、２、及び４に示されるプロセッサ１４０）によって実施され得る。方法５５０の少なくとも部分が、コンピュータ記憶媒体に記憶されたコンピュータ使用可能命令として実施され得る。方法５５０は、いくつか例を挙げると、独立型アプリケーション、サービス若しくはホスト型サービス（独立型の若しくは別のホスト型サービスと組み合わせた）、又は別の製品へのプラグインによって提供され得る。加えて、方法５５０は、例として、図１の自動車プラットフォーム１００に関して説明されている。しかしながら、方法５５０は、追加で又は別法として、本明細書に記載のものを含むがこれらに限定されない、任意の１つのシステム、又は任意の組合せのシステムによって実行され得る。
【0064】
図解を容易にするために、方法５５０は、ＳＩ障害アグリゲータ１４２（図１、２、及び４を参照）及びプロセッサ１４０（図１、２、及び４を参照）によって実行されるものとして説明されることになる。図５Ｃを参照すると、第１のブロック５５２において、ＳＩ１１０（図１、２、４、８、及び１０を参照）のＳＩ障害アグリゲータ１４２が、ステータス・ビット「ＢＴ１」を設定する、修正済みエラー信号及び／又は、ステータス・ビット「ＢＴ２」を設定する、未修正エラー信号を受信する。ＳＩ障害アグリゲータ１４２が、修正済みエラー信号導体４１０において修正済みエラー信号を受信するとき、ブロック５５４において、ＳＩ障害アグリゲータ１４２は、プロセッサ１４０の割り込みコントローラ１４１（図１、２、及び４を参照）に割り込みを送る。この割り込みは、プロセッサ１４０に修正済みエラーを知らせる。
【0065】
決定ブロック５５６において、プロセッサ１４０（図１、２、及び４を参照）は、メールボックス割り込みがメールボックス割り込み信号導体４１６を介してプロセッサ１５０（図１及び４を参照）から受信されたかどうかを決定する。メールボックス割り込みが受信されるとき、メールボックス割り込みは、修正済みエラーの重大性を示す。プロセッサ１４０がメールボックス割り込みを受信したとき、決定ブロック５５６における決定は、「はい」である。さもなければ、決定ブロック５５６における決定は、「いいえ」である。決定ブロック５５６における決定が「いいえ」であるとき、ブロック５５８において、プロセッサ１４０は、メールボックス割り込みかＳｏＣ障害アグリゲータ信号を受信するのを待つ。決定ブロック５５６における決定が、「はい」であるとき、プロセッサ１４０は、決定ブロック５６０に進む。
【0066】
決定ブロック５６０において、プロセッサ１４０（図１、２、及び４を参照）は、メールボックス１５６を読み取るかどうかを決定する。この決定は、メールボックス割り込みによってプロセッサ１４０に通信される修正済みエラーの重大性に少なくとも部分的に基づき得る。たとえば、プロセッサ１４０は、修正済みエラーの重大性が閾値（たとえば、７）以上である場合にはメールボックス１５６を読み取らないことを決定し得、修正済みエラーの重大性が閾値未満である場合にはメールボックス１５６を読み取ることを決定し得る。決定ブロック５６０における決定が、「はい」であるとき、ブロック５６２において、プロセッサ１４０は、メールボックス１５６を読み取る。次いで、プロセッサ１４０は、ブロック５６４に進み、そこで、プロセッサ１４０は、たとえば、ステータス・ビット「ＢＴ１」の設定を解除することによって、修正済みエラーを取り除く。決定ブロック５６０における決定が「いいえ」であるとき、プロセッサ１４０は、ブロック５６４に進み、たとえば、ステータス・ビット「ＢＴ１」の設定を解除することによって、修正済みエラーを取り除く。プロセッサ１４０は、プロセッサ１４０が修正済みエラーをＳＩ障害アグリゲータ１４２から取り除く前に、修正済みエラーに対応する障害が特定のＳｏＣ障害アグリゲータから取り除かれたというプロセッサ１５０からの通知を待ち得る。しかしながら、エラーは修正されたので、いくつかの実施例において、プロセッサ１４０は、そのような通知を最初に受信せずに、修正済みエラーを単純に取り除き得る。
【0067】
ＳＩ障害アグリゲータ１４２が、未修正エラー信号導体４１２上で未修正エラー信号を受信するとき、ブロック５６６において、ＳＩ障害アグリゲータ１４２は、割り込みをプロセッサ１４０の割り込みコントローラ１４１（図１、２、及び４を参照）に送る。この割り込みは、プロセッサ１４０に未修正エラーを知らせる。
【0068】
決定ブロック５６８において、プロセッサ１４０（図１、２、及び４を参照）は、メールボックス割り込みがメールボックス割り込み信号導体４１６を介してプロセッサ１５０（図１及び４を参照）から受信されたかどうかを決定する。メールボックス割り込みが受信されるとき、メールボックス割り込みは、未修正エラーの重大性を示す。プロセッサ１４０が、メールボックス割り込みを受信したとき、決定ブロック５６８における決定は、「はい」である。さもなければ、決定ブロック５６８における決定は、「いいえ」である。決定ブロック５６８における決定が、「いいえ」であるとき、ブロック５５８において、プロセッサ１４０は、メールボックス割り込みかＳｏＣ障害アグリゲータ信号のいずいれかを受信するのを待つ。決定ブロック５６８における決定が、「はい」であるとき、プロセッサ１４０は、決定ブロック５７０に進む。
【0069】
決定ブロック５７０において、プロセッサ１４０（図１、２、及び４を参照）は、メールボックス１５６を読み取るかどうかを決定する。この決定は、未修正エラーの重大性に少なくとも部分的に基づき得る。たとえば、プロセッサ１４０は、未修正エラーの重大性が閾値（たとえば、７）以上である場合にはメールボックス１５６を読み取らないことを決定し得、修正済みエラーの重大性が閾値未満である場合にはメールボックス１５６を読み取ることを決定し得る。決定ブロック５７０における決定が、「はい」であるとき、ブロック５７２において、プロセッサ１４０は、メールボックス１５６を読み取る。次いで、プロセッサ１４０は、決定ブロック５７３に進む。決定ブロック５７０における決定が、「いいえ」であるとき、プロセッサ１４０は、ブロック５７３に進む。
【0070】
決定ブロック５７３において、プロセッサ１４０は、１つ又は複数の修正行動を取るかどうかを決定する。決定ブロック５７３における決定が、「はい」であるとき、ブロック５７４において、プロセッサ１４０は、修正行動、たとえば、車両のブレーキを適用すること、を取る。次いで、プロセッサ１４０は、決定ブロック５７５に進む。
【0071】
決定ブロック５７３における決定が、「いいえ」であるとき、プロセッサ１４０は、決定ブロック５７５に進む。決定ブロック５７５において、プロセッサ１４０は、外部システム４０４に通知するかどうかを決定する。決定ブロック５７５における決定が、「はい」であるとき、ブロック５７６において、プロセッサ１４０は、外部システム４０４に通知し、ブロック５７８に進む。決定ブロック５７５における決定が、「いいえ」であるとき、プロセッサ１４０は、ブロック５７８に進む。
【0072】
ブロック５７８において、プロセッサ１４０は、メールボックス割り込みをメールボックス１５６に送る及び／又は、たとえば、ステータス・ビット「ＢＴ２」の設定を解除することによって、未修正エラーを取り除く。オプションで、プロセッサ１４０は、障害情報をメールボックス１５６に書き込み得る。プロセッサ１４０は、プロセッサ１４０がＳＩ障害アグリゲータ１４２から未修正エラーを取り除く前に、未修正エラーに対応する障害が特定のＳｏＣ障害アグリゲータから取り除かれたというプロセッサ１５０からの通知を待ち得る。次いで、方法５５０は、終了する。メールボックス割り込みが、プロセッサ１５０によって受信され、プロセッサ１５０は未修正エラーに対応する障害を取り除くべきかどうかを決定するときに決定ブロック５４７（図５Ｂを参照）において使用され得る。プロセッサ１５０は、オプションで、この決定を行う前に、プロセッサ１４０によってメールボックス１５６に書き込まれた障害情報を読み取り得る。
【0073】
図５Ｄは、本開示のいくつかの実施例による、ＳＩ１１０（図１、２、４、８、及び１０を参照）がＳｏＣ障害アグリゲータ信号を処理するために使用し得る方法５８０を示す流れ図である。ここで図５Ｄを参照すると、本明細書に記載される、方法５８０の各ブロックは、ハードウェア、ファームウェア、及び／又はソフトウェアの任意の組合せを使用して実行され得る計算プロセスを含む。たとえば、様々な機能が、メモリ（たとえば、図１、２、及び４に示される揮発性メモリ１４６）に記憶された命令（たとえば、図１、２、及び４に示される命令１４９）を実行するプロセッサ（たとえば、図１、２、及び４に示されるプロセッサ１４０）によって、実施され得る。方法５８０の少なくとも部分が、コンピュータ記憶媒体に記憶されたコンピュータ使用可能命令として実施され得る。方法５８０は、いくつか例を挙げると、独立型アプリケーション、サービス若しくはホスト型サービス（独立型の若しくは別のホスト型サービスと組み合わせた）、又は別の製品へのプラグインによって提供され得る。加えて、方法５８０は、例として、図１の自動車プラットフォーム１００に関して説明されている。しかしながら、方法５８０は、追加で又は別法として、本明細書に記載のものを含むがこれらに限定されない、任意の１つのシステム、又は任意の組合せのシステムによって実行され得る。
【0074】
図解を容易にするために、方法５８０は、ＳＩ障害アグリゲータ１４２（図１、２、及び４を参照）、プロセッサ１４０（図１、２、及び４を参照）、及びＳｏＣエラー処理回路４２２（図４を参照）によって実行されるものとして説明されることになる。ＳｏＣエラー処理回路４２２は、ＳＩ障害アグリゲータ１４２の構成要素として実装され得る。図５Ｄを参照すると、第１のブロック５８２において、ＳＩ障害アグリゲータ１４２（図１、２、及び４を参照）は、ステータス・ビット「ＢＴ３」を設定する、ＳｏＣ障害アグリゲータ信号を受信する。
【0075】
図５Ｄにおいて破線で示された矢印によって示されるように、ＳＩ障害アグリゲータ１４２（図１、２、及び４を参照）が、ＳｏＣ障害アグリゲータ信号を受信するとき、ＳＩ１１０のＳｏＣエラー処理回路４２２（図４を参照）は、自動的にブロック５８４に進み得、ＳｏＣエラーを含むＳｏＣエラー信号を接続４０６（図４を参照）を介して外部システム４０４（図４を参照）に自動的に送り得る。別法として、ＳｏＣエラー処理回路４２２は、ブロック５８６に進み得、ＳｏＣ障害タイマ４２４（図４を参照）を開始し得る。ＳｏＣ障害タイマ４２４は、ＳｏＣ障害アグリゲータ信号が受信されたときと外部システム４０４が通知されるときとの間の遅延をもたらし得る。ＳｏＣ障害タイマ４２４が実行しているとき、プロセッサ１４０は、１つ又は複数の修正行動を取り得る。修正行動が成功する場合、プロセッサ１４０は、ステータス・ビット「ＢＴ２」の設定を解除することによって未修正エラーを取り除き得、ステータス・ビット「ＢＴ３」の設定を解除することによってＳｏＣ障害アグリゲータ・エラーを取り除き得る。ＳｏＣ障害アグリゲータ・エラーを取り除くことは、ＳｏＣ障害タイマ４２４を停止する。プロセッサ１４０は、プロセッサ１４０がＳＩ障害アグリゲータ１４２から未修正エラーを取り除く前に、未修正エラーに対応する障害が特定のＳｏＣ障害アグリゲータから取り除かれたというプロセッサ１５０からの通知を待ち得る。
【0076】
ＳｏＣ障害タイマ４２４が開始された後、決定ブロック５８８において、ＳｏＣエラー処理回路４２２は、ＳｏＣ障害タイマ４２４が第４の所定の時間量より多くが経過したことを示すかどうかを決定する。ＳｏＣ障害タイマ４２４が第４の所定の時間量より多くが経過したことを示しており、ＳｏＣ障害アグリゲータ・エラーが取り除かれていないとき、決定ブロック５８８における決定は、「はい」である。その一方で、ＳｏＣ障害タイマ４２４が、第４の所定の時間量より多くが経過したことを示す前に、ＳｏＣ障害アグリゲータ・エラーが取り除かれたとき、決定ブロック５８８における決定は、「いいえ」である。
【0077】
決定ブロック５８８における決定が、「いいえ」であるとき、ブロック５９０において、ＳｏＣエラー処理回路４２２は、ＳｏＣ障害タイマ４２４が第４の所定の時間量より多くが経過したことを示すのを待つ。その一方で、決定ブロック５８８における決定が、「はい」であるとき、ブロック５８４において、ＳｏＣエラー処理回路４２２は、第１の未修正エラーが取り除かれなかった及びＳｏＣ障害アグリゲータ・エラーがアサートされたことを示す外部システム４０４（図４を参照）への接続４０６（図４を参照）を介するＳｏＣエラーを含むＳｏＣエラー信号を送信する。ＳｏＣ障害タイマ４２４は、ＳｏＣエラーが送られるとき、自動的に停止する及び／又はリセットする。別法として、ＳｏＣエラー処理回路４２２は、ＳｏＣ障害タイマ４２４をリセットし得る、又はＳｏＣ障害タイマ４２４は、ＳｏＣエラー処理回路４２２が行動を取らずに、単純に満了し得る。
【0078】
ＳＩ障害アグリゲータ１４２（図１、２、及び４を参照）が、ＳｏＣ障害アグリゲータ信号を受信した後、ブロック５９２において、ＳＩ障害アグリゲータ１４２は、割り込みをプロセッサ１４０に送り得る。ブロック５９４において、プロセッサ１４０は、第１の未修正エラーをトリアージする。決定ブロック５９５において、プロセッサ１４０は、１つ又は複数の修正行動を取るかどうかを決定する。プロセッサ１４０が、１つ又は複数の修正行動を取ることを決定するとき、決定ブロック５９５における決定は、「はい」である。さもなければ、決定ブロック５９５における決定は、「いいえ」である。決定ブロック５９５における決定が、「いいえ」であるとき、プロセッサ１４０は、ブロック５９６に進み、行動を取らない。その一方で、決定ブロック５９５における決定が、「はい」であるとき、ブロック５９７において、プロセッサ１４０は、修正行動を取る。
【0079】
次いで、ブロック５９８において、プロセッサ１４０は、メールボックス割り込みをメールボックス１５６に送る及び／又は、たとえば、ステータス・ビット「ＢＴ３」の設定を解除することによって、ＳｏＣ障害アグリゲータ・エラーを、及びステータス・ビット「ＢＴ２」の設定を解除することによって未修正エラーを取り除く。ＳｏＣ障害アグリゲータ・エラーを取り除くことは、ＳｏＣ障害タイマ４２４を停止する。メールボックス１５６に送られるメールボックス割り込みは、未修正エラーが取り除かれた及び／又はブロック５９７においてプロセッサ１４０が修正行動を取ったことを示し得る。オプションで、プロセッサ１４０は、障害情報をメールボックス１５６に書き込み得る。プロセッサ１４０は、プロセッサ１４０がＳｏＣ障害アグリゲータ・エラー及び未修正エラーをＳＩ障害アグリゲータ１４２から取り除く前に、未修正エラーに対応する障害が特定のＳｏＣ障害アグリゲータから取り除かれたというプロセッサ１５０からの通知を待ち得る。次いで、方法５８０は、終了する。メールボックス割り込みが、未修正エラーに対応する障害を取り除き得る、プロセッサ１５０によって受信される。プロセッサ１５０は、オプションで、障害を取り除く前に、プロセッサ１４０によってメールボックス１５６に書き込まれた障害情報を読み取り得る。
【0080】
図５Ａ～５Ｄにおいて、自動車ＳｏＣ１０４は、プロセッサ１５０を含む。少なくともいくつかの実施例において、プロセッサ１５０は、省略され得る。そのような実施例において、方法５４０は、実行されないことになる。各障害で、特定のＳｏＣ障害アグリゲータが、ＳｏＣ障害アグリゲータ・エラーを生成し、ＳＩ障害アグリゲータ１４２に送ることになる（ブロック５１８及び５３２）。プロセッサ１５０は存在しないので、メールボックス割り込みは、割り込みコントローラ１４１に送信されないことになり、したがって、プロセッサ１４０が行動する前に、プロセッサ１４０は、ＳｏＣ障害アグリゲータ信号を待つことになる（図５Ｃのブロック５５８）。次いで、ＳｏＣ障害アグリゲータ・エラーが、受信される（図５Ｄのブロック５８２）とき、ＳＩ１１０は、その他の構成要素１６０に踏み込んで、方法５５０（図５Ｃを参照）において受信されたそれぞれの修正済みの及び未修正のエラーのトリアージを行うことになる（図５Ｄのブロック５９４）。トリアージが成功した場合、プロセッサ１４０は、修正行動を取る（図５Ｄのブロック５９７）。その一方で、トリアージが失敗した場合、プロセッサ１４０は、行動を取らず（図５Ｄのブロック５９６）、ＳｏＣ障害タイマ４２４が満了した後にＳｏＣエラー処理回路４２２に（ソフトウェア介入なしに）ＳｏＣエラーを送らせる（図５Ｄのブロック５８４）。ＳｏＣエラーは、外部システム４０４が自動車プラットフォーム１００（図１を参照）を安全な状態に戻すことを可能にして、外部システム４０４（たとえば、オプションの外部制御ユニット１０６、１つ又は複数の外部マイクロコントローラ、１つ又は複数の外部エージェント、及び類似のもの）に通知する。
【0081】
図６Ａ～６Ｃは、修正済みエラー信号、未修正エラー信号、又はＳｏＣ障害アグリゲータ信号のうちの少なくとも１つによってＳＩ１１０が特定の障害を通知されるときにＳＩ１１０によって取られ得る例示的行動を示す。図６Ａは、本開示のいくつかの実施例による、低重大性未修正エラー（たとえば、最小値）がアサートされた後にプロセッサ１４０によって受信及び送信される信号の例示的信号タイミング図を示す。図６Ａの線６１２Ａ～６１８Ａは、それぞれに、未修正エラー信号、メールボックス割り込み信号、ＳｏＣ障害アグリゲーション信号、及びＳｏＣエラー信号を表す。未修正エラー信号、メールボックス割り込み信号、ＳｏＣ障害アグリゲーション信号、及びＳｏＣエラー信号は、線６１０Ａによって表されるクロック信号と同期化される。線６１０Ａによって表されるクロック信号が、ＳＩドメインにおける第２の（ＳＩ）クロック１１４（図１を参照）に基づいて生成される。
【0082】
線６１２Ａは、ＳＩ障害アグリゲータ１４２への未修正エラー信号導体４１２（図４を参照）によって行われる未修正エラー信号を表す。線６１２Ａの一部分６２２Ａは、未修正エラーのアサーションを表す。未修正エラー信号の受信（たとえば、図５Ｃのブロック５５２）の後、ＳＩ障害アグリゲータ１４２は、割り込みをプロセッサ１４０に送る（たとえば、図５Ｃのブロック５６６）。
【0083】
次いで、図６Ａにおいて、割り込みコントローラ１４１が、メールボックス割り込みを受信する（図５Ｃの決定ブロック５６８における決定は、「はい」である）。線６１４Ａの一部分６２６Ａは、未修正エラーの重大性を示すメールボックス割り込み（プロセッサ１５０によって送られる）を表す。メールボックス割り込みは、特定の障害が低重大性を有することを示すので、プロセッサ１４０は、メールボックス１５６にアクセスすることを決定し（たとえば、図５Ｃの決定ブロック５７０における決定は、「はい」である）、メールボックス１５６の内容を読み取る（たとえば、図５Ｃのブロック５７２）。メールボックス１５６が、特定の障害が取り除かれたということを示す障害情報（プロセッサ１５０によって作成される）を含む場合、プロセッサ１４０は、ＳＩ障害アグリゲータ１４２において特定の障害を取り除く（たとえば、図５Ｃのブロック５７８）。これが、修正済みエラー・タイマ４２０Ｕが満了する前に、生じる場合、ＳｏＣ障害アグリゲータ１５２は、ＳｏＣ障害アグリゲータ・エラーをアサートしないことになる（たとえば、図５Ａのブロック５２９）。
【0084】
その一方で、メールボックス１５６の内容が、プロセッサ１５０が特定の障害を取り除いたことを示さない場合、プロセッサ１４０は、１つ又は複数の修正行動を取ることを決定し得る（たとえば、図５Ｃの決定ブロック５７３における決定は、「はい」である）。修正行動（たとえば、図５Ｃのブロック５７４において取られる）が、成功した場合、プロセッサ１４０は、エラーをデアサートする（又は障害を取り除く）ためにプロセッサ１５０に通知し得る。たとえば、プロセッサ１４０は、プロセッサ１５０にメールボックス割り込みを送り得る及び／又は障害情報をメールボックス１５６に書き込み得る。プロセッサ１５０がこの通知を受信し、エラーをデアサートした後、プロセッサ１５０は、エラーがデアサートされたことをプロセッサ１４０に通知する（たとえば、未修正エラー信号、メールボックス割り込み、及び／又はメールボックス１５６に記憶された障害情報を介して）。この通知を受信した後、プロセッサ１４０は、たとえば、ステータス・ビット「ＢＴ２」の設定を解除することによって、エラーを取り除き得る（たとえば、図５Ｃのブロック５７８）。プロセッサ１４０がメールボックス１５６を読み取り、修正行動を取った後、線６１２Ａの一部分６２４Ａは、未修正エラーのデアサーションを表す。曲線状の矢印６２８Ａは、プロセッサ１４０がメールボックス割り込みを受信したときとプロセッサ１４０がエラーをデアサートした（又は障害を取り除く）ときとの間の遅延を表す。
【0085】
修正行動が成功したとき、プロセッサ１４０は、プロセッサ１４０が特定の障害を取り除いたことを示すメールボックス割り込みをメールボックス１５６へ送り得る（たとえば、図５Ｃのブロック５７８）。オプションで、プロセッサ１４０は、障害情報をメールボックス１５６に書き込み得る。プロセッサ１５０は、メールボックス割り込みを受信し、特定の障害がプロセッサ１４０によって修正されたと決定し（たとえば、決定ブロック５４７における決定は、「はい」である）、ＳｏＣ障害アグリゲータ１５２からその特定の障害を取り除く（たとえば、図５Ｂのブロック５４９）。これが、未修正エラー・タイマ４２０Ｕが満了する前に、生じる場合、ＳｏＣ障害アグリゲータ１５２は、ＳｏＣ障害アグリゲータ・エラーをアサートしないことになる（たとえば、図５Ａのブロック５２９）。したがって、ＳｏＣ障害アグリゲータ１５２は、特定の障害を、それがプロセッサ１４０及び１５０のうちの１つによって処理されたことを確実にするために、監視し、特定の障害が、未修正エラー・タイマ４２０Ｕが満了する前に、取り除かれなかったとき、ＳｏＣ障害アグリゲータ１５２は、ＳｏＣエラー処理回路４２２に通知する。前述のように、プロセッサ１５０が、エラーをデアサートした後、プロセッサ１５０は、エラーがデアサートされたことをプロセッサ１４０に通知し（たとえば、未修正エラー信号、メールボックス割り込み、及び／又はメールボックス１５６に記憶される障害情報を介して）、プロセッサ１４０は、ＳＩ障害アグリゲータ１４２においてエラーを取り除き得る。
【0086】
線６１６Ａは、ＳｏＣ障害アグリゲーション信号を表し、ＳｏＣ障害アグリゲーション・エラーがアサートされなかったことを示す。したがって、未修正の障害は、未修正エラー・タイマ４２０Ｕ満了する前に、取り除かれた。
【0087】
線６１８Ａは、接続４０６を介して外部システム４０４（たとえば、オプションの外部制御ユニット１０６、１つ又は複数の外部マイクロコントローラ、１つ又は複数の外部エージェント、及び類似のもの）に送られ得るＳｏＣエラー信号を表す。未修正エラーは、処理され、ＳｏＣ障害アグリゲーション・エラーは、アサートされなかったので、線６１８Ａは、ＳＩ１１０は外部システム４０４に未修正エラーを通知しない（たとえば、決定ブロック５７５における決定が「いいえ」である）ことを示す。
【0088】
図６Ｂは、本開示のいくつかの実施例による、高重大性未修正エラー（たとえば、最大値）がアサートされた後にプロセッサ１４０によって受信及び送信される信号の例示的信号タイミング図を示す。図６Ｂの線６１２Ｂ～６１８Ｂは、それぞれ、未修正エラー信号、メールボックス割り込み信号、ＳｏＣ障害アグリゲーション信号、及びＳｏＣエラー信号を表す。未修正エラー信号、メールボックス割り込み信号、ＳｏＣ障害アグリゲーション信号、及びＳｏＣエラー信号は、線６１０Ｂによって表されるクロック信号と同期される。線６１０Ｂによって表されるクロック信号は、ＳＩドメインにおける第２の（ＳＩ）クロック１１４（図１を参照）に基づいて生成された。
【0089】
線６１２Ｂは、ＳＩ障害アグリゲータ１４２への未修正エラー信号導体４１２（図４を参照）によって行われる未修正エラー信号を表す。線６１２Ｂの一部分６２２Ｂは、未修正エラーのアサーションを表す。未修正エラー信号を受信した（たとえば、図５Ｃのブロック５５２）後、ＳＩ障害アグリゲータ１４２は、割り込みをプロセッサ１４０に送る（たとえば、図５Ｃのブロック５６６）。
【0090】
次いで、図６Ｂにおいて、割り込みコントローラ１４１は、メールボックス割り込みを受信する（たとえば、図５Ｃの決定ブロック５６８における決定は、「はい」である）。線６１４Ｂの一部分６２４Ｂは、第１の未修正エラーが高重大性（たとえば、７）を有することを示す、メールボックス割り込みを表す。メールボックス割り込みは、特定の障害が高重大性を有することを示すので、プロセッサ１４０は、メールボックス１５６にアクセスしないことを決定する（たとえば、図５Ｃの決定ブロック５７０における決定は、「いいえ」である）。たとえば、プロセッサ１４０は、自動車ＳｏＣ１０４のその他の構成要素１６０にアクセスすることは危険過ぎ、それを行うことはＳＩ１１０を害し得ると決定し得る。図６Ｂにおいて、プロセッサ１４０はまた、１つ又は複数の修正行動を取らないことを決定する（たとえば、図５Ｃの決定ブロック５７３における決定は、「いいえ」である）。図６Ｂでは、ＳＩ１１０は、１つ又は複数の修正行動を実行することはできないので、未修正エラーは、デアサートされない。
【0091】
しかしながら、プロセッサ１４０は、ＳｏＣエラー信号においてＳｏＣエラーを送ることによって外部システム４０４（図４を参照）に通知することを決定する（たとえば、図５Ｃの決定ブロック５７５における決定は、「はい」である）。次いで、プロセッサ１４０は、ＳｏＣエラー信号を送る（たとえば、図５Ｃのブロック５７６）。したがって、図６Ｂにおいて、障害の重大性が高い（たとえば、最大値である）とき、ＳＩ１１０は、自動車ＳｏＣ１０４にアクセスせず、修正行動を取らず、代わりに、外部システム４０４に通知することを決定し得る。線６１８Ｂは、ＳＩ１１０によって外部システム４０４に送られるＳｏＣエラー信号を表し、線６１８Ｂの一部分６２６Ｂは、ＳｏＣエラーのアサーションを表す。線６１６Ｂは、ＳｏＣ障害アグリゲーション信号を表し、ＳｏＣ障害アグリゲーション・エラーがアサートされたことをまだ示さない。したがって、ＳＩ１１０は、未修正エラーが処理されていなことを理解し、ＳｏＣ障害アグリゲーション・エラーがアサートされる前に、外部システム４０４に通知することを決定した。
【0092】
図６Ｃは、本開示のいくつかの実施例による、未修正エラー（たとえば、最大値）がアサートされたがＳＩ１１０がメールボックス割り込みを受信しない後にプロセッサ１４０によって受信及び送信される信号の例示的信号タイミング図を示す。図６Ｃの線６１２Ｃ～６１８Ｃは、それぞれ、未修正エラー信号、メールボックス割り込み信号、ＳｏＣ障害アグリゲーション信号、及びＳｏＣエラー信号を表す。未修正エラー信号、メールボックス割り込み信号、ＳｏＣ障害アグリゲーション信号、及びＳｏＣエラー信号は、線６１０Ｃによって表されるクロック信号と同期される。線６１０Ｃによって表されるクロック信号は、ＳＩドメインにおける第２の（ＳＩ）クロック１１４（図１を参照）に基づいて生成された。
【0093】
線６１２Ｃは、ＳＩ障害アグリゲータ１４２への未修正エラー信号導体４１２（図４を参照）によって行われる未修正エラー信号を表す。線６１２Ｃの一部分６２２Ｃは、未修正エラーのアサーションを表す。未修正エラー信号を受信した後（たとえば、図５Ｃのブロック５５２）、ＳＩ障害アグリゲータ１４２は、割り込みをプロセッサ１４０に送る（たとえば、図５Ｃのブロック５６６）。
【0094】
図６Ｃにおいて、線６１４Ｃは、メールボックス割り込みが受信されることを示さない。したがって、この実例において、割り込みコントローラ１４１は、メールボックス割り込みを受信しない（たとえば、図５Ｃの決定ブロック５６８における決定は、「いいえ」である）。これは、たとえば、プロセッサ１５０がメールボックス割り込みを送ることを失敗（たとえば、図５Ｂのブロック５４４）させる（図５Ｃの決定ブロック５４３における決定が「はい」である）、未修正エラーのトリアージを完了することにプロセッサ１５０が失敗したとき（たとえば、図５Ｂのブロック５４２）に、生じ得る。したがって、プロセッサ１４０は、メールボックス割り込みかＳｏＣ障害アグリゲータ・エラーのいずれかを、どちらが最初に起こるとしても、受信するのを待つ（たとえば、図５Ｃのブロック５５８）。
【0095】
線６２８Ｃは、第３の所定の時間量を表し、未修正エラー・タイマ４２０Ｕが満了したことを示す。プロセッサ１４０もプロセッサ１５０も第１の未修正エラーを取り除くことはできなかったので、未修正エラー信号をＳＩ１１０に及び割り込みをプロセッサ１５０に送ったＳｏＣ障害アグリゲータ１５２のうちの特定の１つに、ＳｏＣ障害アグリゲータ信号導体４１４を介してＳＩ障害アグリゲータ１４２にＳｏＣ障害アグリゲータ信号を送信させた（たとえば、図５Ａのブロック５３２において）、未修正エラー・タイマ４２０Ｕは、満了すること可能にされる（たとえば、図５Ａの決定ブロック５３０における決定は、「はい」である）。ＳＩ障害アグリゲータ１４２が、ＳｏＣ障害アグリゲータ信号を受信する（たとえば、図５Ｄのブロック５８２において）。線６１６Ｃの一部分６２４Ｃは、特定のＳｏＣ障害アグリゲータによってＳＩ１１０に送られるＳＩ障害アグリゲータ・エラーを表す。曲線状の矢印６３０Ｃは、未修正エラーがＳＩ１１０によって受信されたときとＳＩ障害アグリゲータ・エラーがＳＩ１１０によって受信されたときとの間の遅延を表す。
【0096】
ＳＩ障害アグリゲータ信号を受信した（たとえば、図５Ｄのブロック５８２）後、ＳＩ障害アグリゲータ１４２は、割り込みをプロセッサ１４０に送る（たとえば、図５Ｄのブロック５９２）。次いで、プロセッサ１４０は、第１の未修正エラーをトリアージし得（たとえば、図５Ｄのブロック５９４）、修正行動を取るかどうかを決定し得る。プロセッサ１４０が修正行動を取ることができない（たとえば、図５Ｄの決定ブロック５９５における決定が「いいえ」である）場合、ＳｏＣエラー処理回路４２２は、ＳｏＣエラー信号を外部システム４０４（たとえば、図５Ｃのブロック５８４）に送ることになる。線６１２Ｃの一部分６２６Ｃは、外部システム４０４に送られるＳｏＣエラーを表す。ＳｏＣ障害タイマ４２４を使用する実施例において、ＳｏＣ障害タイマ４２４が満了するとき、ＳｏＣエラーが送られる。図６Ｃにおいて、線６３２Ｃは、ＳｏＣ障害タイマ４２４が満了したことを意味する、第４の所定の時間量より多くが経過したことを示す。曲線状の矢印６３４Ｃは、ＳＩ障害アグリゲータ・エラーがＳＩ１１０によって受信されたときとＳｏＣエラーがＳＩ１１０によってアサートされたときとの間の遅延を表す。したがって、ＳＩ１１０におけるハードウェアは、自動車プラットフォーム１００を安全な状態に戻そうと試みることになる、外部システム４０４に通知する。
【0097】
図２を参照すると、前述のように、ＳＩ１１０及び自動車ＳｏＣ１０４のその他の構成要素１６０は、揮発性メモリ１２６を共用する。しかしながら、ＳＩ１１０は、第１のリスク分類レベル内で動作し、自動車ＳｏＣ１０４のその他の構成要素１６０は、より低い第２のリスク分類レベル内で動作し得る。たとえば、ＳＩ１１０は、ＡＳＩＬ－Ｄにおいて動作し得るが、揮発性メモリ１２６並びにＳＩ１１０と揮発性メモリ１２６との間の通信進路（たとえば、相互接続、メモリ・コントローラ、及び類似のもの）を含む、自動車ＳｏＣのその他の構成要素は、ＡＳＩＬ－Ｂにおいて動作し得る。
【0098】
ＳＩ１１０が自動車ＳｏＣ１０４のその他の構成要素１６０と揮発性メモリ１２６を共用することを可能にするために、別個の専用メモリ領域（「カーブアウト」２５０と称される）が、ＳＩ１１０による排他的使用のために揮発性メモリ１２６において作成される。カーブアウト２５０は、メインＣＰＵ複合体１２０（図１を参照）によって実行されるメモリ管理ソフトウェア（たとえば、リッチＯＳメモリ管理リッチＯＳメモリ管理ソフトウェア）に可視でなくてもよい。カーブアウト２５０は、ブート時間に作成及び構成され得、所与のブート・サイクルのＳＩ１１０に専用のままでもよい。たとえば、カーブアウト２５０のサイズは、カーブアウト２５０を構成するためにソフトウェア（たとえば、メインＣＰＵ複合体１２０によって実行される）によって使用されるユーザ編集可能ソフトウェア・パラメータによって決定され得る。カーブアウト２５０は、第１のサブセクション２５２（図８を参照）及び第２のサブセクション２５４（図８を参照）に分けられ得る。ＳＩ１１０は、第１のリスク分類レベルで動作する通信進路を介するカーブアウト２５０にアクセスし得、通信進路を介するＳＩ１１０によるカーブアウト２５０への任意のアクセスは、セキュリティ許可チェック、たとえば、後述のもの、を受け得る。
【0099】
ＳＩ１１０は、ＳＩ１１０の他の構成要素とカーブアウト２５０との間に位置付けられたハードウェアを含む、エラー検出ブロック２７２を含む。したがって、エラー検出ブロック２７２は、揮発性メモリ・インターフェース２００Ａの構成要素として実装され得る。別法として、エラー検出ブロック２７２は、プロセッサ１４０と揮発性メモリ・インターフェース２００Ａとの間に位置付けられ得る。そのような実施例において、１つ又は複数の信号導体（たとえば、ワイヤ、信号トレース、及び類似のもの）が、プロセッサ１４０及び揮発性メモリ・インターフェース２００Ａのそれぞれにエラー検出ブロック２７２を接続し得る。
【0100】
エラー検出ブロック２７２のハードウェアは、コード生成サブブロック２７３（図８を参照）を含み得る。コード生成サブブロック２７３は、ＣＲＣコードを生成する周期的冗長チェック（「ＣＲＣ：ｃｙｃｌｉｃ ｒｅｄｕｎｄａｎｃｙ ｃｈｅｃｋ」）コード生成回路を使用して、実装され得る。別法として、エラー検出ブロック２７２は、異なるタイプのエラー検出コード、たとえば、エラー訂正コード（「ＥＣＣ：ｅｒｒｏｒ ｃｏｒｒｅｃｔｉｎｇ ｃｏｄｅ」）、を生成する他のタイプのコード生成回路を含み得る。エラー検出ブロック２７２のハードウェアは、エラー検出ブロック２７２を通過するデータの１つ又は複数のエラー検出コード（たとえば、ＣＲＣコード）を決定する。たとえば、エラー検出ブロック２７２は、エラー検出ブロック２７２を通過するデータの各バイトの別個のエラー検出コードを決定し得る。エラー検出コードは、バイトと、バイトが記憶されるべきカーブアウト２５０内のデータ・アドレスとに基づいて、計算され得る。たとえば、以下の方程式１は、カーブアウト２５０に書き込まれるべきデータの特定のバイトのエラー検出コードを決定するために、使用され得る：
ｃｒｃ＿ｏｕｔＢｙｔｅ ｘ＝ＣＲＣ（バイト・アドレス，バイト・データ） 方程式１
ｃｒｃ＿ｏｕｔＢｙｔｅ ｘ＝ＣＲＣ（バイト・アドレス，バイト・データ） 方程式１
【0101】
前述の方程式１において、変数「ｃｒｃ＿ｏｕｔＢｙｔｅ ｘ」は、変数「バイト・データ」によって表される、バイトと、変数「バイト・アドレス」によって表される、データ・アドレスとに基づいて計算されるエラー検出コードを表す。方程式１において、関数「ＣＲＣ」は、入力として変数「バイト・データ」及び「バイト・アドレス」の値を使用し、変数「ｃｒｃ＿ｏｕｔＢｙｔｅ ｘ」の値を出力する。関数「ＣＲＣ」の出力は、存在するとき、コード生成サブブロック２７３（図８を参照）によって少なくとも部分的に計算され得る。
【0102】
エラー検出コードが決定された後、エラー検出ブロック２７２は、エラー検出コードのコード・アドレスを決定する（たとえば、オフセットを使用して）。たとえば、以下の方程式２が、カーブアウト２５０に書き込まれるべきデータの特定のバイトのエラー検出コードを決定するために使用され得る。
ｃｒｃ＿ｏｕｔ＿ａｄｄｒｅｓｓ＝ｗｒｉｔｅ＿ａｄｄｒｅｓｓ＋ｆｉｘｅｄ＿ｏｆｆｓｅｔ 方程式２
ｃｒｃ＿ｏｕｔ＿ａｄｄｒｅｓｓ＝ｗｒｉｔｅ＿ａｄｄｒｅｓｓ＋ｆｉｘｅｄ＿ｏｆｆｓｅｔ 方程式２
【0103】
前述の方程式２において、変数「ｃｒｃ＿ｏｕｔ＿ａｄｄｒｅｓｓ」は、変数「ｆｉｘｅｄ＿ｏｆｆｓｅｔ」によって表される、バイト及びオフセットの、変数「ｗｒｉｔｅ＿ａｄｄｒｅｓｓ」によって表される、データ・アドレスに基づいて計算されるコード・アドレスを表す。前述のように、カーブアウト２５０は、データを記憶する第１のサブセクション２５２（図８を参照）及びエラー検出コードを記憶する第２のサブセクション２５４（図８を参照）を有するサブセクションに分けられ得る。したがって、前述の方程式１において変数「バイト・アドレス」によって表される、データ・アドレスは、第１のサブセクション２５２に位置し得、前述の方程式２において変数「ｗｒｉｔｅ＿ａｄｄｒｅｓｓ」によって表される、コード・アドレスは、第２のサブセクション２５４に位置し得る。そのような実施例において、変数「ｆｉｘｅｄ＿ｏｆｆｓｅｔ」の値は、エラー検出コードが第２のサブセクション２５４に記憶されることになることを確実にするために、カーブアウト２５０の第１のサブセクション２５２のサイズに等しくてもよい。この方式では、第１の及び第２のサブセクション２５２及び２５４のうちの１つで生じる障害が他に影響を及ぼさなくてもよいように、アドレスベースの分離が、エラー検出コードからデータを分離するために使用される。
【0104】
エラー検出ブロック２７２は、データ・アドレスにおけるデータの記憶とコード・アドレスにおけるエラー検出コードの記憶との間の遅延（たとえば、少数のクロック・サイクル）をもたらす。この遅延は、データに悪影響を及ぼすイベント（たとえば、一時的イベント）がエラー検出コードにも悪影響を及ぼすことになる可能性を低減する。言い換えれば、遅延は、クロック誤作動のような問題からの保護を提供するのを助ける、共通原因故障及び一時的故障からのイミュニティを提供するのを助ける。エラー検出ブロック２７２は、データの複数のバイト及びそれらの対応するエラー検出コードを、カーブアウト２５０においてそれらを記憶する前に、バッファリングし得る。次いで、エラー検出ブロック２７２は、遅延がその後に続く第１のサブセクション２５２にデータのバイト（たとえば、１６バイト）を記憶し得る。次に、エラー検出ブロック２７２は、対応するエラー検出コード（たとえば、１６バイト）を第２のサブセクション２５４に記憶し得る。
【0105】
ここで図７を参照すると、本明細書に記載される、方法７００の各ブロックは、ハードウェア、ファームウェア、及び／又はソフトウェアの任意の組合せを使用して実行され得るプロセスを含む。たとえば、方法７００は、エラー検出ブロック２７２のハードウェア（図２、８、及び１０を参照）によって、実行され得る。別の非限定的な実例として、１つ又は複数の機能が、メモリ（たとえば、図１、２、及び４に示される揮発性メモリ１４６）に記憶された命令（たとえば、図１、２、及び４に示される命令１４９）を実行するプロセッサ（たとえば、図１、２、及び４に示されるプロセッサ１４０）によって、実施され得る。そのような実施例において、方法７００の少なくとも部分が、コンピュータ記憶媒体に記憶されたコンピュータ使用可能命令として実施され得る。方法７００は、いくつか例を挙げると、独立型アプリケーション、サービス若しくはホスト型サービス（独立型の若しくは別のホスト型サービスと組み合わせた）、又は別の製品へのプラグインによって提供され得る。加えて、方法７００は、例として、図１の自動車プラットフォーム１００に関して説明されている。しかしながら、方法７００は、追加で又は別法として、本明細書に記載のものを含むがこれらに限定されない、任意の１つのシステム、又は任意の組合せのシステムによって実行され得る。
【0106】
図７は、本開示のいくつかの実施例による、カーブアウト２５０（図２、８、及び１０を参照）にデータを書き込むための方法７００を示す流れ図である。図解を容易にするために、方法７００は、エラー検出ブロック２７２（図２、８、及び１０を参照）によって実行されるものとして説明されることになる。方法７００が開始する前に、ＳＩドメインにおいて動作するイニシエータ（たとえば、プロセッサ１４０、ＤＭＡエンジン４０２、又は類似のもの）が、データ及びデータ・アドレスを含む第１の書き込み命令をエラー検出ブロック２７２に転送する。イニシエータは、所定のサイズ（たとえば、１６バイト）を有するデータをカーブアウト２５０に書き込み得る。
【0107】
図７を参照すると、第１のブロック７０２において、エラー検出ブロック２７２（図２、８、及び１０を参照）は、イニシエータからデータ及びデータ・アドレスを含む第１の書き込み命令を受信する。ブロック７０４において、エラー検出ブロック２７２は、データの一部分及びその部分に対応するデータ・アドレスのうちの１つを選択する。非限定的な一実例として、エラー検出ブロック２７２は、ブロック７０４におけるデータのバイトと選択されたバイトに対応するデータ・アドレスとを選択し得る。いくつかの実施例において、第１の書き込み命令は、単一のデータ・アドレス（たとえば、第１のアドレス）のみを含み得る。後続のデータ・アドレスは、その単一のアドレスに基づいて決定され得る（たとえば、所定のデータサイズを単一のデータ・アドレスに加えることによって）。したがって、いくつかの実施例において、データ・アドレスは、データのうちの少なくともいくらかのためにブロック７０４において計算され得る。
【0108】
次いで、ブロック７０６において、エラー検出ブロック２７２は、（たとえば、前述の方程式１を使用して）ブロック７０４において選択されるデータの部分のエラー検出コードを決定する。次に、ブロック７０８において、エラー検出ブロック２７２は、ブロック７０４において選択されるデータの部分及び対応するデータ・アドレスを含む第１の書き込み命令をカーブアウト２５０（図２、８、及び１０を参照）の第１のサブセクション２５２（図８及び１０を参照）に転送する。第１の書き込み命令に従って、カーブアウト２５０は、第１のサブセクション２５２内の対応するデータ・アドレスにその部分を記憶する。
【0109】
次のブロック７１０において、エラー検出ブロック２７２（図２、８、及び１０を参照）は、（たとえば、前述の方程式２を使用して）ブロック７０６において決定されるエラー検出コードのコード・アドレスを決定する。ブロック７１２において、エラー検出ブロック２７２は、それによりコード・アドレスにおいて記憶するためにカーブアウト２５０（図２、８、及び１０を参照）の第１のサブセクション２５２（図８及び１０を参照）にエラー検出コードを送るのを（たとえば、少数のクロック・サイクル）待つ。したがって、ブロック７１２において、エラー検出ブロック２７２は、データ・アドレスにおけるデータの記憶とコード・アドレスにおけるエラー検出コードの記憶との間の遅延をもたらす。エラー検出ブロック２７２は、ブロック７１２においてどのくらい長くエラー検出ブロック２７２が待つかを決定するために使用される書き込み遅延タイマ（図示せず）を含み得る。したがって、エラー検出ブロック２７２は、コード・アドレスに記憶するためにカーブアウト２５０にエラー検出コードを送る前に第５の所定の時間量を待ち得る。次に、ブロック７１４において、エラー検出ブロック２７２は、ブロック７０６において決定されるエラー検出コード及びブロック７１０において決定されるコード・アドレスを含む第２の書き込み命令をカーブアウト２５０（図２、８、及び１０を参照）の第２のサブセクション２５４（図８及び１０を参照）に転送する。したがって、データを記憶するために、エラー検出ブロック２７２は、カーブアウト２５０に２度、ブロック７０８及び７１４において１度ずつ、アクセスする。第２の書き込み命令に従って、カーブアウト２５０は、第２のサブセクション２５４内のコード・アドレスにおいてエラー検出コードを記憶する。
【0110】
次いで、決定ブロック７１６において、エラー検出ブロック２７２（図２、８、及び１０を参照）は、データのいずれも記憶されなかったかどうかを決定する。エラー検出ブロック２７２が、データのうちの少なくともいくらかが記憶されなかったと決定するとき、決定ブロック７１６における決定は、「はい」である。さもなければ、決定ブロック５１６における決定は、「いいえ」である。決定ブロック７１６における決定が、「はい」であるとき、エラー検出ブロック２７２は、ブロック７０４に戻ってデータの新しい部分を選択する。その一方で、決定ブロック７１６における決定が、「いいえ」であるとき、エラー検出ブロック２７２は、ブロック７０２に戻って新しいデータ及び新しいデータ・アドレスを受信する。
【0111】
前述のように、エラー検出ブロック２７２は、データの複数のバイト及びそれらの対応するエラー検出コードを、カーブアウト２５０にそれらを記憶する前に、バッファリングし得る。たとえば、ブロック７０６～７１４は、それぞれ、多数のブロックのデータ（たとえば、ブロック７０４において選択される）について実行され得る。非限定的な一実例として、エラー検出ブロック２７２は、データのバイト及びそれらの対応するデータ・アドレスとともにブロック７０８においてカーブアウト２５０に第１の書き込み命令を送る前にデータの複数のバイトについてブロック７０６を実行し得る。たとえば、エラー検出ブロック２７２は、第１のサブセクション２５２に第１のデータ・アドレスとともにデータのバイトを送り得る。第１のサブセクション２５２は、第１のデータ・アドレスで開始する連続的メモリ・アドレスにおいてデータのバイトを書き込み得る。次いで、ブロック７１０において、エラー検出ブロック２７２は、ブロック７０６において決定される複数のエラー検出コードのコード・アドレスを決定し得る。ブロック７１２において、エラー検出ブロック２７２は、カーブアウト２５０にデータのバイトを書き込むこととエラー検出コードを書き込むこととの間の遅延をもたらす。次いで、ブロック７１４において、エラー検出ブロック２７２は、エラー検出コード及びコード・アドレスを含む第２の書き込み命令を第２のサブセクション２５４に転送する。第２のサブセクション２５４は、コード・アドレスにおいてエラー検出コードを書き込む。実装形態の詳細に応じて、第２の書き込み命令は、第１のコード・アドレスのみを含み得、第２のサブセクション２５４は、第１のコード・アドレスで開始する連続的メモリ・アドレスにおいてエラー検出コードを書き込み得る。
【0112】
図８は、方法７００（図７を参照）を実行するエラー検出ブロック２７２の一実例を示す。ＳＩ１１０は、ＳＩドメイン内でそれぞれ動作する１つ又は複数のイニシエータ８００、たとえば、プロセッサ１４０、ＤＭＡエンジン４０２、及び類似のもの、を含み得る。図８において、イニシエータ８００は、イニシエータ８０２（たとえば、プロセッサ１４０）を含む。イニシエータ８０２（たとえば、プロセッサ１４０）は、所定のサイズ（たとえば、１６バイト）を有するデータをカーブアウト２５０に書き込み得る。図８に示される実例において、イニシエータ８０２は、１６バイトのデータ及び第１のデータ・アドレスをエラー検出ブロック２７２に送る。データは、「ｗｄａｔａ＿ｉｎ［１２７：０］」という名称の１２８ビットのアレイによって図８に記憶される、又は表され、第１のデータ・アドレスは、「Ａｄｄｒｅｓｓ＿０［３９：０］」という名称の４０ビットのアレイによって図８に記憶される、又は表される。しかしながら、実装形態の詳細に応じて、データは、他のサイズを有し得、１２８ビットが、非限定的な一実例として、提供される。同様に、第１のデータ・アドレスは、他のサイズを有し得、４０ビットが、非限定的な一実例として、提供される。データの第１のバイトが、第１のデータ・アドレスに記憶され得、次いで、次のデータ・アドレスが、１つのバイトを第１のデータ・アドレスに加えることによって、データの第２のバイトのために識別され得る、などが行われる。図８は、安全島相互接続８０８を介して信号８０６においてエラー検出ブロック２７２に第１の書き込み命令８０４を送るイニシエータ８０２を示す。前述のように、第１の書き込み命令８０４は、データ及び第１のデータ・アドレスを含む。安全島相互接続８０８は、バス及び類似のものとして実装され得る。
【0113】
安全島相互接続８０８は、第１の書き込み命令８０４をエラー検出ブロック２７２に配信する（たとえば、図７のブロック７０２）。図示された実施例において、安全島相互接続８０８は、データのバイト及び第１のデータ・アドレスのうちの１つをそれぞれ含む信号８１０－０から８１０－１５において第１の書き込み命令８０４を配信する。この実施例では、エラー検出ブロック２７２は、データの各バイトのエラー検出コード及びＣＲＣコードにおいて生成されるエラー検出コードを生成する。エラー検出ブロック２７２は、バイトを、それらが信号８１０－０から８１０－１５において受信されるとき、処理し始め得る（たとえば、図７のブロック７０４）。
【0114】
次に、コード生成サブブロック２７３は、データの各バイトのエラー検出コードを決定する（たとえば、図７のブロック７０６）。図８において、エラー検出コードを運ぶ信号及びエラー検出コードに関連するカーブアウト２５０からの応答を運ぶ信号８３８は、破線を有する矢印によって示されている。したがって、コード生成サブブロック２７３は、信号８１２－０から８１２－１５におけるデータのバイト及び信号８１４－０から８１４－１５における対応するエラー検出コードを出力する。（データ）信号８１２－０から８１２－１５は、記憶するために第１のサブセクション２５２に送られ、（コード）信号８１４－０から８１４－１５は、記憶するために第２のサブセクション２５４に送られる。
【0115】
エラー検出ブロック２７２は、第１の時間（たとえば、「時間＝Ｔ０」として図８において識別される）に揮発性メモリ・インターフェース２００Ａ（図２を参照）を介してカーブアウト２５０の第１のサブセクション２５２にデータ及び第１のデータ・アドレスを送る（たとえば、信号８１２－０から８１２－１５において）。言い換えれば、エラー検出ブロック２７２は、第１の書き込み命令をカーブアウト２５０の第１のサブセクション２５２に送る（たとえば、図７のブロック７０８）。揮発性メモリ・インターフェース２００Ａは、自動車ＳｏＣ１０４（図１、２、及び４を参照）のデータ・バックボーン及びメモリ・サブシステム８２６を介して第１の書き込み命令をカーブアウト２５０に通信する。図８において、第１の書き込み命令が、信号８２４において第１のサブセクション２５２にエラー検出ブロック２７２によって送られる。
【0116】
第１のサブセクション２５２は、第１のデータ・アドレス（「Ａｄｄｒｅｓｓ＿０」として図８に表される）において第１のバイト（「Ｄａｔａ０」として図８に表される）を記憶すること及び第１のデータ・アドレスの後の後続のデータ・アドレスに後続のバイトを書き込むことによって、メモリにデータを書き込む。この書き込みは、「時間＝Ｔ０」として図８に表される、第１の時間に生じる。次いで、第１のサブセクション２５２は、データが記憶されたことを認める応答信号８２８をイニシエータ８０２へ送る。応答信号８２８は、応答信号８２８を揮発性メモリ・インターフェース２００Ａ（図２を参照）に転送する、データ・バックボーン及びメモリ・サブシステム８２６に第１のサブセクション２５２によって送られる。揮発性メモリ・インターフェース２００Ａが、アンロックされるとき、揮発性メモリ・インターフェース２００Ａは、応答信号８２８を第１の（データ）バッファ８２０に転送する。
【0117】
第１の（データ）バッファ８２０は、カーブアウト２５０から応答信号８２８において受信される「データ書き込み完了応答」を並べ替える。たとえば、エラー検出ブロック２７２は、書き込み命令Ａの後にエラー検出ブロック２７２によって書き込み命令Ｂが送られるように、カーブアウト２５０へ書き込み命令Ａ及びＢのペアを送り得る（たとえば、図７のブロック７０８において送られる第１の書き込み命令において）。カーブアウト２５０が、書き込み命令Ａ及びＢに含まれるデータを書き込んだ後、カーブアウト２５０は、第１の及び第２のデータ書き込み完了応答をエラー検出ブロック２７２に送る。しかしながら、書き込み命令Ｂのために受信される第２のデータ書き込み完了応答は、書き込み命令Ａのための第１のデータ書き込み完了応答の前にエラー検出ブロック２７２に到達し得る。これが生じるとき、第１の（データ）バッファ８２０は、第２のデータ書き込み完了応答を記憶し、第１のデータ書き込み完了応答を待ち、それが到達したときに第１のデータ書き込み完了応答を送り、第１のデータ書き込み完了応答の後に第２のデータ書き込み完了応答を送ることになる。したがって、第１の（データ）バッファ８２０は、応答信号８２８において、予期される順番で、データ書き込み完了応答を配置する。
【0118】
第１の（データ）バッファ８２０は、応答信号８２８をイニシエータ８０２に転送する、安全島相互接続８０８に応答信号８２８を転送する。この時点で、この実例では、データ（たとえば、１６バイト）は、第１の単一の書き込み動作において第１のサブセクション２５２に書き込まれた。
【0119】
エラー検出ブロック２７２はまた、第１のデータ・アドレスに基づいて第１のコード・アドレスを決定する（たとえば、図７のブロック７１０）。図８において、第１のコード・アドレスは、１６メガバイト（「ＭＢ」）を第１のデータ・アドレスに加えることによって、計算される。しかしながら、実装形態の詳細に応じて、オフセットは、他のサイズを有し得、１６ＭＢが、一実例として提供される。さらに、第１のコード・アドレスの位置は、他の方法及び／又は計算を使用して、決定され得る。
【0120】
エラー検出ブロック２７２は、第２の時間（たとえば、「時間＝Ｔ１」として図８において識別される）まで待つ（たとえば、図７のブロック７１２）。第１の時間と第２の時間とは、異なる。第２の時間において、エラー検出ブロック２７２は、揮発性メモリ・インターフェース２００Ａ（図２を参照）を介してカーブアウト２５０の第２のサブセクション２５４にエラー検出コード及び第１のコード・アドレスを送る。言い換えれば、エラー検出ブロック２７２は、第２の書き込み命令をカーブアウト２５０の第２のサブセクション２５４に送る（たとえば、図７のブロック７１４）。揮発性メモリ・インターフェース２００Ａは、自動車ＳｏＣ１０４（図１、２、及び４を参照）のデータ・バックボーン及びメモリ・サブシステム８２６を介してカーブアウト２５０に第２の書き込み命令を通信する。図８では、第２の書き込み命令が、信号８３４において第２のサブセクション２５４にエラー検出ブロック２７２によって送られる。
【0121】
第２のサブセクション２５４が、第１のコード・アドレス（「Ａｄｄｒｅｓｓ＿１」として図８に表される）において第１のエラー検出コード（「ＣＲＣ０」として図８に表される）を記憶すること及び第１のコード・アドレスの後の後続のコード・アドレスに後続のエラー検出コードを書き込むことによって、メモリにエラー検出コードを書き込む。次いで、第２のサブセクション２５４は、エラー検出コードが記憶されたことを認める応答信号８３８をイニシエータ８０２へ送る。図８に示された実施例において、応答信号８３８が、応答信号８３８を揮発性メモリ・インターフェース２００Ａ（図２を参照）に転送する、データ・バックボーン及びメモリ・サブシステム８２６に第２のサブセクション２５４によって送られる。揮発性メモリ・インターフェース２００Ａが、アンロックされるとき、揮発性メモリ・インターフェース２００Ａは、応答信号８３８を第２の（コード）バッファ８２２に転送する。第２の（コード）バッファ８２２は、カーブアウト２５０から応答信号８３８において受信される「コード書き込み完了応答」を並べ替える。たとえば、エラー検出ブロック２７２は、それぞれに、書き込み命令Ａ及びＢに含まれるデータの第１の及び第２のエラー検出コードを決定し、第１の及び第２のエラー検出コードをカーブアウト２５０に送る（たとえば、第２の書き込み命令において）。カーブアウト２５０が第１の及び第２のエラー検出コードをメモリに書き込んだ後、カーブアウト２５０は、それぞれに、第１の及び第２のコード書き込み完了応答を第２の（コード）バッファ８２２に送る。しかしながら、第２のエラー検出コードについて受信される第２のコード書き込み完了応答は、第１のエラー検出コードについての第１のコード書き込み完了応答の前に、エラー検出ブロック２７２に到達し得る。これが生じるとき、第２の（コード）バッファ８２２は、第２のコード書き込み完了応答を記憶し、第１のコード書き込み完了応答を待ち、第１のコード書き込み完了応答を、それが到達したとき、送り、第１のコード書き込み完了応答の後に第２のコード書き込み完了応答を送ることになる。
【0122】
第２の（コード）バッファ８２２は、応答信号８３８を落とし得る。別法として、第２の（コード）バッファ８２２は、イニシエータ８０２に応答信号８３８を転送し得る、安全島相互接続８０８に応答信号８３８を転送し得る。この時点で、この実例において、エラー検出コード（たとえば、１６バイト）は、第２の単一の書き込み動作において第２のサブセクション２５４に書き込まれた。
【0123】
揮発性メモリ・インターフェース２００Ａは、エラー検出ブロック２７２を揮発性メモリ１２６と接続する２つの並列の及びオプションで専用のインターフェースを含み得る。データが、第１のインターフェースを介して第１のデータ・アドレスに送られ得、エラー検出コードが、第２のインターフェースを介して第１のコード・アドレスに送られ得る。そのような実施例において、エラー検出ブロック２７２は、エラー検出ブロック２７２が第２のインターフェースを介して第２のサブセクション２５４に（たとえば、信号８３４において）エラー検出コード及び第１のコード・アドレスを含む第２の書き込み命令を送るのと同時に第１のインターフェースを介して第１のサブセクション２５２に（たとえば、信号８２４において）データ及び第１のデータ・アドレスを含む第１の書き込み命令を送り得る。さらに、（データ）応答信号８２８及び（コード）応答信号８３８は、それぞれに、第１の及び第２のインターフェースを介して同時に、それぞれに、第１の及び第２のバッファ８２０及び８２２に送信され得る。
【0124】
ＳＩ１１０のイニシエータ８０２（たとえば、プロセッサ１４０）が、カーブアウト２５０からデータを読み取ることを望むとき、ＳＩ１１０は、カーブアウト２５０からデータとエラー検出コードとの両方を受信する。ＳＩ１１０は、データがデータ・アドレスから読み取られるときとエラー検出コードがコード・アドレスから読み取られるときとの間の遅延をもたらす。この遅延は、データに悪影響を及ぼすイベントがエラー検出コードにも悪影響を及ぼすことになる可能性を低減する。ＳＩ１１０は、読み取りデータのチェック・コードを決定する及びエラー検出コードをチェック・コードと比較する、エラー検出ブロック２７２に読み取りデータを通す。この比較は、以下の方程式３によって表され得る：
ＣＲＣ＿ｇｅｎ（要求されるアドレス，フェッチされるデータ）＝＝ｃｒｃ＿ｉｎＢｙｔｅ ｘ（ＣＲＣ＿ａｄｄｒｅｓｓ） 方程式３
ＣＲＣ＿ｇｅｎ（要求されるアドレス，フェッチされるデータ）＝＝ｃｒｃ＿ｉｎＢｙｔｅ ｘ（ＣＲＣ＿ａｄｄｒｅｓｓ） 方程式３
【0125】
方程式３において、演算子「＝＝」は、演算子「＝＝」の左側の式が演算子「＝＝」の右側の式と等しいかどうかを示す。変数「フェッチされるデータ」は、ブロック９０６において取得されるデータの少なくとも一部分（たとえば、バイトｘ）を表し、変数「要求されるアドレス」は、データのその部分のデータ・アドレスを表し、変数「ＣＲＣ＿ａｄｄｒｅｓｓ」は、データの部分（たとえば、バイトｘ）のデータ・アドレスに基づいて決定されるコード・アドレスを表す。関数「ＣＲＣ＿ｇｅｎ」は、入力として変数「フェッチされるデータ」及び「要求されるアドレス」の値を使用し、関数「ＣＲＣ＿ｇｅｎ」は、部分（たとえば、バイトｘ）のチェック・コードを出力する。関数「ＣＲＣ＿ｇｅｎ」は、前述の方程式１の関数「ＣＲＣ」と同一でもよい。関数「ＣＲＣ＿ｇｅｎ」の出力は、存在するとき、コード生成サブブロック２７３（図８を参照）によって少なくとも部分的に計算され得る。式「ｃｒｃ＿ｉｎＢｙｔｅ ｘ（ＣＲＣ＿ａｄｄｒｅｓｓ）」は、それのデータ・アドレスを使用して部分（たとえば、バイトｘ）について決定されるコード・アドレスから取得されるエラー検出コードを表す。したがって、方程式３は、チェック・コードがエラー検出コードと等しい又は一致するかどうかを決定する。エラー検出ブロック２７２は、チェック・コードがエラー検出コードに一致しないとき、ミスマッチ・エラーを生成し得る。ミスマッチ・エラーが、命令１４９によって実装される及びプロセッサ１４０によって実行される安全性ソフトウェアによって、取り除かれ得るように、エラー検出ブロック２７２は、ミスマッチ・エラーをイニシエータ８０２、及びＳＩ障害アグリゲータ１４２に送り得る。
【0126】
ここで図９を参照すると、本明細書に記載される、方法９００の各ブロックは、ハードウェア、ファームウェア、及び／又はソフトウェアの任意の組合せを使用して実行され得るプロセスを含む。たとえば、方法９００は、エラー検出ブロック２７２のハードウェア（図２、８、及び１０を参照）によって実行され得る。別の非限定的な実例として、１つ又は複数の機能が、メモリ（たとえば、図１、２、及び４に示される揮発性メモリ１４６）に記憶された命令（たとえば、図１、２、及び４に示される命令１４９）を実行するプロセッサ（たとえば、図１、２、及び４に示されるプロセッサ１４０）によって実施され得る。方法９００の少なくとも部分が、コンピュータ記憶媒体に記憶されたコンピュータ使用可能命令として実施され得る。方法９００は、いくつか例を挙げると、独立型アプリケーション、サービス若しくはホスト型サービス（独立型の若しくは別のホスト型サービスと組み合わせた）、又は別の製品へのプラグインによって提供され得る。加えて、方法９００は、例として、図１の自動車プラットフォーム１００に関して説明されている。しかしながら、方法９００は、追加で又は別法として、本明細書に記載のものを含むがこれらに限定されない、任意の１つのシステム、又は任意の組合せのシステムによって実行され得る。
【0127】
図９は、本開示のいくつかの実施例による、カーブアウト２５０（図２、８、及び１０を参照）からデータを読み取るための方法９００を示す流れ図である。図解を容易にするために、方法９００は、エラー検出ブロック２７２（図２、８、及び１０を参照）によって実行されるものとして説明されることになる。方法９００が開始する前に、イニシエータ８０２（図８を参照）が、１つ又は複数のデータ・アドレスを含む第１の読み取り命令をエラー検出ブロック２７２に転送する。非限定的な一実例として、第１の読み取り命令は、第１のデータ・アドレスのみを含み得る。図９を参照すると、第１のブロック９０２において、エラー検出ブロック２７２は、イニシエータ８０２からデータ・アドレスを含む第１の読み取り命令を受信する。ブロック９０４において、エラー検出ブロック２７２が、データ・アドレスにおいて記憶されたデータを要求する第１のサブセクション２５２に第１の読み取り命令を転送する。第１の読み取り命令が、第１のデータ・アドレスのみを含んだ場合、第１のサブセクション２５２は、第１のデータ・アドレスで開始する連続的メモリ・アドレスから所定の量のデータ（たとえば、１６バイト）を読み取り得る。ブロック９０６において、エラー検出ブロック２７２は、第１のサブセクション２５２からデータ・アドレスにおいて記憶されたデータを受信する。
【0128】
次いで、ブロック９０８において、エラー検出ブロック２７２が、データに対応するエラー検出コードのコード・アドレスを決定する（たとえば、前述の方程式２を使用して）。非限定的な一実例として、コード・アドレスが、データ・アドレスに少なくとも部分的に基づいて決定され得る。たとえば、前述の方程式２に従って、コード・アドレスのそれぞれが、データ・アドレス（変数「ｗｒｉｔｅ＿ａｄｄｒｅｓｓ」の値）のうちの対応する１つにオフセット（変数「ｆｉｘｅｄ＿ｏｆｆｓｅｔ」の値）を加えることによって、計算され得る。実装形態の詳細に応じて、エラー検出ブロック２７２は、第１のデータ・アドレスに基づいて第１のコード・アドレスのみを識別し得る。次いで、ブロック９１０において、エラー検出ブロック２７２は、ブロック９０８において決定されるコード・アドレスにおいて記憶されたエラー検出コードを要求するのを待つ（たとえば、少数のクロック・サイクル）。したがって、ブロック９１０において、エラー検出ブロック２７２は、データを読み取ることとエラー検出コードをコード・アドレスから読み取ることとの間の遅延をもたらす。エラー検出ブロック２７２は、どのくらい長くエラー検出ブロック２７２がブロック９１０において待つかを決定するために使用される読み取り遅延タイマ（図示せず）を含み得る。したがって、エラー検出ブロック２７２は、第２のサブセクション２５４にエラー検出コードを要求する前に第６の所定の時間量待ち得る。
【0129】
待った後、次のブロック９１２において、エラー検出ブロック２７２は、ブロック９０８において決定されるコード・アドレスを含む及びそれらのコード・アドレスにおいて記憶されるエラー検出コードを要求する、第２の読み取り命令を第２のサブセクション２５４へ送る。したがって、データを読み取るために、エラー検出ブロック２７２は、２度、ブロック９０４及び９１２において１度ずつ、カーブアウト２５０にアクセスする。第２の読み取り命令が、第１のコード・アドレスのみを含んだ場合、第２のサブセクション２５４が、第１のコード・アドレスにおいて開始する連続的メモリ・アドレスから所定の数のエラー検出コード（たとえば、１６バイト）を読み取り得る。ブロック９１４において、エラー検出ブロック２７２が、第２のサブセクション２５４からコード・アドレスに記憶されたエラー検出コードを受信する。ブロック９１６において、エラー検出ブロック２７２は、（たとえば、前述の方程式１を使用して）ブロック９１４において取得されるそれぞれのエラー検出コードのチェック・コードを決定する。
【0130】
決定ブロック９１８において、それぞれのエラー検出コードについて、エラー検出ブロック２７２は、エラー検出コードがエラー検出コードに対応するチェック・コードに一致するかどうかを決定する（たとえば、前述の方程式３を使用して）。エラー検出コードが、それの対応するチェック・コードに一致するとき、決定ブロック９１８における決定は、「はい」である。さもなければ、決定ブロック９１８における決定は、「いいえ」である。決定ブロック９１８における決定が、「はい」であるとき、ブロック９２０において、エラー検出ブロック２７２は、エラー検出コードに対応するデータをイニシエータ８０２（図８を参照）に転送する。決定ブロック９１８における決定が、「いいえ」であるとき、ブロック９２２において、ミスマッチ・エラーが、命令１４９によって実装される及びプロセッサ１４０によって実行される安全性ソフトウェアによって、取り除かれ得るように、エラー検出ブロック２７２は、ミスマッチ・エラーを生成し、それをイニシエータ８０２、及びＳＩ障害アグリゲータ１４２（図１、２、及び４を参照）に送る。オプションで、ブロック９２２において、エラー検出コード（たとえば、ＥＣＣとして実装される）が、データを回復するために使用され得る情報（たとえば、ビット）を含む場合に、エラー検出ブロック２７２は、ミスマッチを訂正しようと試み得る。エラー検出ブロック２７２が、エラーを訂正することができる場合、エラー検出ブロック２７２は、ブロック９２２においてミスマッチ・エラーを生成することを省略し得る。ブロック９２０の後、エラー検出ブロック２７２は、ブロック９２０に進んで、データをイニシエータ８０２に転送する。次いで、方法９００は、終了する。
【0131】
エラー検出ブロック２７２は、データの複数のバイト及びそれらの対応するエラー検出コードをカーブアウト２５０から同時に読み取り得る。たとえば、ブロック９０４～９１４は、データの多数のブロックについてそれぞれ実行され得る。非限定的な一実例として、ブロック９０４において、エラー検出ブロック２７２は、データの複数のバイトを第１のデータ・アドレスに要求する第１の読み取り命令を第１のサブセクション２５２へ送り得る。第１のサブセクション２５２は、第１のデータ・アドレスで開始する連続的メモリ・アドレスからデータのバイトを読み取り得、エラー検出ブロック２７２がブロック９０６において受信するデータのバイトをエラー検出ブロック２７２へ送り得る。次いで、ブロック９０８において、エラー検出ブロック２７２は、データ・アドレスに基づいてコード・アドレスを決定し得る。実装形態の詳細に応じて、エラー検出ブロック２７２は、第１のデータ・アドレスに基づいて第１のコード・アドレスのみを識別し得る。次いで、ブロック９１０において、エラー検出ブロック２７２は、データのバイトを読み取ることとエラー検出コードをカーブアウト２５０から読み取ることとの間の遅延をもたらす。次に、エラー検出ブロック２７２は、ブロック９０６において取得されたデータのバイトのカーブアウト２５０に記憶されたエラー検出コードを要求し得る。たとえば、エラー検出ブロック２７２は、第１のコード・アドレスを第２のサブセクション２５４に送り得る。第２のサブセクション２５４は、第１のコード・アドレスで開始する連続的メモリ・アドレスからエラー検出コードを読み取り得、エラー検出ブロック２７２がブロック９１４において受信するエラー検出コードをエラー検出ブロック２７２へ送り得る。次いで、方法９００は、ブロック９１６で継続する。
【0132】
図１０は、方法９００を実行するエラー検出ブロック２７２の一実例を示す。この実例において、プロセッサ１４０は、図８に示される実例によって記憶されるカーブアウト２５０からの１６バイトのデータを読み取る。図１０では、読み取りデータは、「ｒｄａｔａ＿ｉｎ［１２７：０］」と称される１２８ビットのアレイに記憶され、又はそれによって表され、データは、「Ａｄｄｒｅｓｓ＿０［３９：０］」と称される４０ビットのアレイにおいて記憶される又はそれによって表される、第１のデータ・アドレスで開始して、記憶される。図１０は、第１の読み取り命令１００４を安全島相互接続８０８を介してエラー検出ブロック２７２に送るイニシエータ８０２（たとえば、プロセッサ１４０）を示す。安全島相互接続８０８は、第１の読み取り命令１００４をエラー検出ブロック２７２に配信する（たとえば、図９のブロック９０２）。
【0133】
エラー検出ブロック２７２は、第３の時間（たとえば、「時間＝Ｔ３」として図８において識別される）に揮発性メモリ・インターフェース２００Ａ（図２を参照）を介してカーブアウト２５０の第１のサブセクション２５２に第１のデータ・アドレスを送る。言い換えれば、エラー検出ブロック２７２は、第１の読み取り命令をカーブアウト２５０の第１のサブセクション２５２に転送する（たとえば、図９のブロック９０４）。揮発性メモリ・インターフェース２００Ａは、自動車ＳｏＣ１０４のデータ・バックボーン及びメモリ・サブシステム８２６を介してカーブアウト２５０に第１の読み取り命令を通信する。図１０において、第１の読み取り命令は、信号１０１０において第１のサブセクション２５２にエラー検出ブロック２７２によって送られる。
【0134】
第１のサブセクション２５２が、第１のデータ・アドレスにおいて第１のバイト（「バイト０」）で開始する及び第１のデータ・アドレスの後の後続のデータ・アドレスから後続のバイトを読み取るメモリからデータを読み取る。ＳＩ１１０は、カーブアウト２５０から所定のサイズ（たとえば、１６バイト）を有するデータを読み取り得る。次いで、第１のサブセクション２５２は、読み取られたデータを含む応答信号１０１２をイニシエータ８０２へ送る。応答信号１０１２は、応答信号１０１２を揮発性メモリ・インターフェース２００Ａ（図２を参照）に転送する、データ・バックボーン及びメモリ・サブシステム８２６に第１のサブセクション２５２によって送られる。揮発性メモリ・インターフェース２００Ａが、アンロックされるとき、揮発性メモリ・インターフェース２００Ａは、応答信号１０１２を第１の（データ）バッファ８２０に転送する（たとえば、図９のブロック９０６）。読み取られた及び応答信号１０１２に含まれるデータは、データ読み取り完了を自動的に示し、したがって、データ読み取り完了応答であるものとして特徴を示され得る。第１の（データ）バッファ８２０がデータ書き込み完了応答を処置するように、第１の（データ）バッファ８２０は、応答信号１０１２において、予期される順番で、データ読み取り完了応答を配置し得る。この時点で、この実例では、データ（たとえば、１６バイト）は、第１の単一の読み取り動作において第１のサブセクション２５２から読み取られており、第１の（データ）バッファ８２０によって、予期される順番で、配置された。
【0135】
次いで、エラー検出ブロック２７２は、第１のデータ・アドレスに基づいて第１のコード・アドレス（「Ａｄｄｒｅｓｓ＿１」）を決定する（たとえば、図９のブロック９０８）。図１０では、第１のコード・アドレスは、（たとえば）１６メガバイト（「ＭＢ」）を第１のデータ・アドレス（「Ａｄｄｒｅｓｓ＿０」）に加えることによって、計算される。
【0136】
次に、エラー検出ブロック２７２は、第４の時間（たとえば、「時間＝Ｔ４」として図１０において識別される）まで待つ（たとえば、図９のブロック９１０）。第４の時間に、エラー検出ブロック２７２は、揮発性メモリ・インターフェース２００Ａ（図２を参照）を介して第２のサブセクション２５４内の第１のコード・アドレスにおいて記憶されたエラー検出コードを要求する。言い換えれば、エラー検出ブロック２７２は、第２の読み取り命令をカーブアウト２５０の第２のサブセクション２５４に送る（たとえば、図９のブロック９１２）。揮発性メモリ・インターフェース２００Ａは、自動車ＳｏＣ１０４のデータ・バックボーン及びメモリ・サブシステム８２６を介してカーブアウト２５０に第２の読み取り命令を通信する。図１０では、第２の読み取り命令は、信号１０１４において第２のサブセクション２５４にエラー検出ブロック２７２によって送られる。
【0137】
第２のサブセクション２５４は、第１のコード・アドレスにおける第１のエラー検出コード（「バイト０」の）を読み取ることと第１のコード・アドレスの後の後続のコード・アドレスから後続のエラー検出コードを読み取ることとによって、メモリからエラー検出コードを読み取る。図８及び１０の実例では、エラー検出コードは、それぞれ、１バイトのサイズである。次いで、第２のサブセクション２５４は、メモリから読み取られるエラー検出コードを含む応答信号１０１６をイニシエータ８０２へ送る。図１０において、エラー検出コードを運ぶ信号及び信号１０１４は、破線を有する矢印によって示されている。図１０に示された実施例において、応答信号１０１６は、応答信号１０１６を揮発性メモリ・インターフェース２００Ａ（図２を参照）に転送する、データ・バックボーン及びメモリ・サブシステム８２６に第２のサブセクション２５４によって送られる。揮発性メモリ・インターフェース２００Ａが、アンロックされるとき、揮発性メモリ・インターフェース２００Ａは、応答信号１０１６を第２の（コード）バッファ８２２に転送する（たとえば、図９のブロック９１４）。読み取られた及び応答信号１０１６に含まれるエラー検出コードは、自動的に、コード読み取り完了を示し、したがって、コード読み取り完了応答であるとして特徴を示され得る。第２の（コード）バッファ８２２がコード書き込み完了応答を処置するように、第２の（コード）バッファ８２２は、応答信号１０１６において、予期される順番で、コード読み取り完了応答を配置し得る。この時点で、この実例において、エラー検出コード（たとえば、１６バイト）は、第２の単一の読み取り動作において第２のサブセクション２５４から読み取られ、第２の（コード）バッファ８２２によって、予期される順番で、配置された。
【0138】
エラー検出ブロック２７２が、第４の時間（たとえば、「時間＝Ｔ４」として図１０において識別される）まで、待つ（たとえば、図９のブロック９１０）とき、エラー検出ブロック２７２は、単に、時間において第１の読み取り命令と第２の読み取り命令との間隔を空ける。エラー検出ブロック２７２は、エラー検出ブロック２７２が応答信号１０１２においてデータを受信した後、エラー検出コードを第２のサブセクション２５４に要求し得る。別法として、エラー検出ブロック２７２は、エラー検出コードを第２のサブセクション２５４に要求する前に、それが応答信号１０１２においてデータを受信するユニットを待たなくてもよい。言い換えれば、第４の時間は、いつ応答信号１０１２が受信されるかではなく、いつ第１の読み取り命令が送られるかに基づいて、決定され得る。
【0139】
前述のように、バイトは、応答信号１０１２において順不同でもよいので、第１の（データ）バッファ８２０は、バイトを並べ替え得る。同様に、第２の（コード）バッファ８２２は、エラー検出コードが応答信号１０１６において順不同であるとき、エラー検出コードを並べ替え得る。第１の（データ）バッファ８２０は、データのバイトのうちの１つをそれぞれ運ぶ信号１０２２－０から１０２２－１５を出力し、第２の（コード）バッファ８２２は、エラー検出コードのうちの１つをそれぞれ運ぶ信号１０２４－０から１０２４－１５を出力する。信号１０２２－０から１０２２－１５は、それぞれに、信号１０２４－０から１０２４－１５に対応する。第１の及び第２のバッファ８２０及び８２２は、バイトについて生成されるエラー検出コードに関して知られている位置においてデータの各バイトを位置付けるために、信号１０２２－０から１０２２－１５及び１０２４－０から１０２４－１５を経路指定する又は並べ替えることができる。図１０に示された実施例において、信号１０２２－０から１０２２－１５によって運ばれるバイトは、信号１０２４－０から１０２４－１５によって運ばれるエラー検出コードと交互配置される。したがって、図１０にあるように、データのバイトは、陰影付きのブロックｂ０～ｂ１５によって表される位置に配置され、エラー検出コードは、ブロックｃ０～ｃ１５によって表される位置に配置される。
【0140】
次いで、コード生成サブブロック２７３が、データのそれぞれのバイトのチェック・コードを（たとえば、前述の方程式１を使用して）決定する（たとえば、図９のブロック９１６）。したがって、コード生成サブブロック２７３が、信号１０２２－０から１０２２－１５におけるデータのバイト及び信号１０２４－０から１０２４－１５における対応するエラー検出コードを入力として受信する。
【0141】
それぞれのエラー検出コードについて、エラー検出ブロック２７２は、エラー検出コードがエラー検出コードに対応するチェック・コードに一致するかどうかを決定する（たとえば、図９の決定ブロック９１８）。エラー検出ブロック２７２は、ＡＮＤゲートとして実装される図１０に示される、論理構成要素１０３４にデータのバイトを含むデータ信号１０３２とともに転送されるパス信号１０３０においてそれらが一致したかどうかを示す。パス信号１０３０が、バイトについて記憶されたエラー検出コードがバイトについて作成されたチェック・コードに一致することを示す場合、論理構成要素１０３４は、チェックされるデータ信号１０３６（データのバイトのみを含む）におけるバイトを出力し、チェックされるデータ信号１０３６をイニシエータ８０２に転送することになる。その一方で、パス信号１０３０が、ミスマッチを示す場合、論理構成要素１０３４は、チェックされるデータ信号１０３６内のバイトをイニシエータ８０２に転送しないことになる。その代わりとして、エラー検出ブロック２７２は、バイトを破棄する及び／又はバイトをミスマッチが生じたことを示す情報（たとえば、ゼロ）と置き換えることができる。非限定的な一実例として、ミスマッチを生成したバイトのビットは、ゼロに設定され得る。チェックされるデータ信号１０３６は、イニシエータ８０２に転送される（たとえば、図９のブロック９２０）。エラー検出ブロック２７２は、エラー検出コードがエラー検出コードに対応するチェック・コードに一致しないとき、ミスマッチ・エラーを生成し得、イニシエータ８０２に送り得る（たとえば、図９のブロック９２２）。言い換えれば、パス信号１０３０が、１つ又は複数のミスマッチを示す場合、エラー検出ブロック２７２は、ミスマッチ・エラーを生成し得、それをイニシエータ８０２に送り得る。別法として又は追加で、エラー検出ブロック２７２は、未修正エラーとしてＳＩ障害アグリゲータ１４２にミスマッチ・エラーを送り得る。したがって、カーブアウト２５０における記憶及び／又はカーブアウト２５０からの検索中の、データにおいて生じる任意のエラー又はエラー検出コードが、検出及び報告され得る（たとえば、未修正エラーとして）。
【0142】
前述のように、揮発性メモリ・インターフェース２００Ａは、エラー検出ブロック２７２を揮発性メモリ１２６と接続する２つの並列の及びオプションで専用のインターフェースを含み得る。そのような実施例において、エラー検出ブロック２７２が、第２のインターフェースを介して第２のサブセクション２５４に第１のコード・アドレスを含む第２の読み取り命令（たとえば、信号１０１４における）を送るのと同時に、エラー検出ブロック２７２は、第１のインターフェースを介して第１のサブセクション２５２に第１のデータ・アドレスを含む第１の読み取り命令（たとえば、信号１０１０における）を送り得る。さらに、第１のサブセクション２５２から読み取られる（たとえば、及び応答信号１０１２において送信される）データと第２のサブセクション２５４から読み取られる（たとえば、及び応答信号１０１６において送信される）エラー検出コードとは、それぞれに、第１の及び第２のインターフェースを介して同時に、それぞれに、第１の及び第２のバッファ８２０及び８２２に送信され得る。
【0143】
図２を参照すると、エラー検出ブロック２７２は、エラー検出ブロック２７２がデータをカーブアウト２５０から読み取らなければならない及び／又はカーブアウト２５０に書き込ななければならない時間量を制限する少なくとも１つのトランザクション・タイマ、たとえば、退出及び進入タイマ２７４及び２７６、を含み得る、又はそれに接続され得る。退出タイマ２７４及び／又は進入タイマ２７６は、アクセスがエラー検出ブロック２７２を通過するときにはいつでも、自動的に開始する。たとえば、進入タイマ２７６は、データがエラー検出ブロック２７２とイニシエータ８０２（たとえば、プロセッサ１４０）との間を通過するときにはいつでも、開始し得、退出タイマ２７４は、データがエラー検出ブロック２７２とＳｏＣドメイン（たとえば、カーブアウト２５０）との間を通過するときにはいつでも、開始し得る。進入タイマ２７６は、エラー検出ブロック２７２の機能を監視するのを助け得る及び／又は退出タイマ２７４のバックアップ機能を提供するのを助け得る（たとえば、退出タイマ２７４が適切に機能していない場合）。
【0144】
書き込み動作中に、進入タイマ２７６は、イニシエータ８０２がデータをエラー検出ブロック２７２に渡してカーブアウト２５０に書き込む（たとえば、図７のブロック７０２において）とき、開始し得る。次いで、退出タイマ２７４は、データがエラー検出ブロック２７２及び／又はＳＩドメインを出る（たとえば、図７のブロック７０８において）とき、開始し得る。退出タイマ２７４は、応答（たとえば、図８に示される応答信号８２８）がエラー検出ブロック２７２によってカーブアウト２５０から受信されるとき、停止又はリセットし得る。次いで、進入タイマ２７６は、応答（たとえば、図８に示される応答信号８２８）がエラー検出ブロック２７２によってイニシエータ８０２（図８を参照）に転送されるとき、停止又はリセットし得る。退出タイマ２７４が、イニシエータ８０２はカーブアウト２５０からの応答（たとえば、図８に示される応答信号８２８）を受信しなかったことを意味する、第１の閾値時間量より多くが経過した及びエラー検出ブロック２７２は応答を受信しなかったことを示す場合、イニシエータ８０２（たとえば、プロセッサ１４０）は、退出タイムアウト・エラーを生成する。進入タイマ２７６が、イニシエータ８０２はカーブアウト２５０から応答を受信しなかったことを意味する、第２の閾値時間量より多くが経過した及びエラー検出ブロック２７２はイニシエータ８０２に応答を送らなかったことを示す場合、イニシエータ８０２は、進入タイムアウト・エラーを生成する。
【0145】
読み取り動作中に、進入タイマ２７６は、エラー検出ブロック２７２が読み取り要求をイニシエータ８０２から受信する（たとえば、図９のブロック９０２において）とき、開始し得る。次いで、退出タイマ２７４は、エラー検出ブロック２７２が第１のデータ・アドレスに記憶されたデータをカーブアウト２５０に要求する（たとえば、図９のブロック９０４において）とき、開始し得る。退出タイマ２７４は、データがエラー検出ブロック２７２によってカーブアウト２５０から受信される（たとえば、図９のブロック９０６において）とき、停止又はリセットし得る。次いで、進入タイマ２７６は、データがエラー検出ブロック２７２によってイニシエータ８０２に転送される（たとえば、図９のブロック９２０において）とき、停止又はリセットし得る。退出タイマ２７４が、イニシエータ８０２はエラー検出ブロック２７２からデータを受信しなかった（たとえば、図１０に示されるチェックされるデータ信号１０３６において）ことを意味する、第１の閾値時間量が経過した及びエラー検出ブロック２７２はカーブアウト２５０からデータを受信しなかったことを示す場合、イニシエータ８０２は、退出タイムアウト・エラーを生成する。進入タイマ２７６が、イニシエータ８０２はカーブアウト２５０からデータを受信しなかったことを意味する、第２の閾値時間量より多くが経過した及びエラー検出ブロック２７２はデータをイニシエータ８０２に送らなかったことを示す場合、イニシエータ８０２は、進入タイムアウト・エラーを生成する。
【0146】
図１１は、いくつかの実施例による、エラー検出ブロック２７２が退出及び進入タイマ２７４及び２７６（図２を参照）を含む又はそれらに接続されるとき、エラー検出ブロック２７２（図２、８、及び１０を参照）によって生成されるエラー通知を示すブロック図のイラストレーションである。図１１において、イニシエータ８０２（図８及び１０を参照）は、第１の書き込み命令８０４（図８を参照）又は第１の読み取り命令１００４（図１０を参照）を含む信号１１０２をエラー検出ブロック２７２に送る。前述のように、退出タイマ２７４は、書き込み動作中にデータがエラー検出ブロック２７２及び／又はＳＩドメインを出るときに開始し得、退出タイマ２７４は、読み取り動作中にエラー検出ブロック２７２が第１のデータ・アドレスに記憶されたデータをカーブアウト２５０に要求するときに開始し得る。ブロック１１０４は、退出タイマ２７４がタイムアウトしたことを示す。退出タイマ２７４は、たとえば、エラー検出ブロック２７２が書き込み動作中にカーブアウト２５０からの応答（たとえば、図８に示される応答信号８２８）を受信しなかった及び第１の閾値時間量より多くが経過したときに、タイムアウトし得る。別の非限定的な実例として、退出タイマ２７４は、エラー検出ブロック２７２が読み取り動作中にエラー検出ブロック２７２からデータを受信しなかった（たとえば、図１０に示す応答信号１０１２において）及び第１の閾値時間量より多くが経過したときに、タイムアウトし得る。退出タイマ２７４がタイムアウトしたとき、イニシエータ８０２（たとえば、プロセッサ１４０）は、退出タイムアウト・エラー１１０６を生成し、退出タイムアウト・エラー１１０６をエラー・ロガー１１０８に転送する。その一方で、退出タイマ２７４が、タイムアウトしなかった場合、退出タイマ２７４は、停止又はリセットし得る。これは、エラー検出ブロック２７２が、書き込み動作中にカーブアウト２５０からの応答（たとえば、応答信号８２８）を、又は第１の閾値時間量が経過する前に読み取り動作中にカーブアウト２５０からデータ（たとえば、応答信号１０１２における）を受信するときに、生じ得る。
【0147】
前述のように、進入タイマ２７６は、イニシエータ８０２が、データをエラー検出ブロック２７２に渡して書き込み動作中にカーブアウト２５０に書き込む（たとえば、図７のブロック７０２において）ときに、開始し得、或いは進入タイマ２７６は、エラー検出ブロック２７２が読み取り動作中に読み取り要求をイニシエータ８０２から受信する（たとえば、図９のブロック９０２において）ときに、開始し得る。したがって、進入タイマ２７６（図２を参照）は、信号１１０２が第１の読み取り命令８０４（図８を参照）又は第１の読み取り命令１００４（図１０を参照）を含む及びその命令がエラー検出ブロック２７２（図２、８、及び１０を参照）によって受信されるときに、開始し得る。ブロック１１１４は、進入タイマ２７６がタイムアウトしたことを示す。進入タイマ２７６は、たとえば、第２の閾値時間量より多くが経過した及びイニシエータ８０２（図８を参照）が書き込み動作中にカーブアウト２５０からの応答（たとえば、図８に示される応答信号８２８）を受信しなかったとき、タイムアウトし得る。別の非限定的な実例として、進入タイマ２７６は、第２の閾値時間量より多くが経過した及びイニシエータ８０２が読み取り動作中にカーブアウト２５０からデータ（たとえば、図１０に示すチェックされるデータ信号１０３６）を受信しなかったとき、タイムアウトし得る。進入タイマ２７６が、タイムアウトするとき、イニシエータ８０２は、進入タイムアウト・エラー１１１６を生成し、進入タイムアウト・エラー１１１６をエラー・ロガー１１０８に転送する。その一方で、進入タイマ２７６が、タイムアウトしなかった場合、進入タイマ２７６は、停止又はリセットし得る。これは、エラー検出ブロック２７２が、書き込み動作中にイニシエータ８０２に応答（たとえば、応答信号８２８）を転送する、又はエラー検出ブロック２７２が、読み取り動作中にデータ（たとえば、チェックされたデータ信号１０３６）をイニシエータ８０２に転送するときに、生じ得る。
【0148】
ブロック１１２４は、エラー検出ブロック２７２（図２、８、及び１０を参照）のコード生成サブブロック２７３（図２、８、及び１０を参照）が、エラー検出コード又はチェック・コードの生成中にエラーが生じたことを示すコード生成／チェック・エラー１１２６を生成し得る、ということを示す。いくつかの実施例において、コード生成／チェック・エラー１１２６は、ミスマッチが生じたことを示すために使用され得る。非限定的な一実例として、信号１１０２が、第１の書き込み命令８０４を含むとき、コード生成サブブロック２７３は、エラー検出コードを生成しながら、コード生成エラーを生成し得る。他の非限定的な実例として、信号１１０２が、第１の読み取り命令１００４を含むとき、エラー検出ブロック２７２は、コード生成／チェック・エラー１１２６としてエラー・ロガー１１０８に転送される、チェック・コードを生成しながらミスマッチ・エラー及び／又はコード生成エラーを生成し得る。
【0149】
エラー・ロガー１１０８は、エラー・ロガー１１０８がＳＩ障害アグリゲータ１４２に送るエラー通知１１３０にエラー１１０６、１１１６、及び１１２６を集計する障害アグリゲータとして機能し得る。
【0150】
自動車ＳｏＣ１０４が、最初に起動するとき、ＳＩ１１０のプロセッサ１４０は、カーブアウト２５０からデータを先取りしようと試み得る。先取りは、カーブアウト２５０からのデータの非計画的な読み取りのタイプであるとして特徴を示され得る。共用揮発性メモリ１２６は、揮発性なので、その時点で、カーブアウト２５０は、エラー検出コードを欠いている又はエラー検出コードをミスマッチさせることに関連する初期化されていないデータを記憶していてもよい。エラー検出ブロック２７２がミスマッチ・エラーを生成するのを防ぐために、ＳＩ１１０（たとえば、プロセッサ１４０、ＤＭＡエンジン４０２、及び／又は類似のもの）が、プロセッサ１４０が先取りすることになる又は先取りし得るデータのカーブアウト２５０に１つ又は複数のエラー検出コードを書き込み得る。非限定的な一実例として、ＳＩ１１０は、エラー検出ブロック２７２のハードウェアに、それぞれがコード・アドレスに関連する、初期データの１つ又は複数のエラー検出コードを決定させる、カーブアウト２５０への初期データを書き込み得る。次いで、ＳＩ１１０は、カーブアウト２５０にそれの関連コード・アドレスに各エラー検出コードを記憶させ得る。したがって、先取り動作中に、第２のサブセクション２５４によって記憶されるエラー検出コードは、第１のサブセクション２５２に記憶されるデータに対応することになり、エラー検出ブロック２７２は、ミスマッチ・エラーを生成しないことになる。
【0151】
図２を参照すると、自動車プラットフォーム１００（図１を参照）が、カーブアウト２５０を必要としない場合、ＳＩ１１０は、コード生成サブブロック２７３（図２、８、及び１０を参照）及び／又はエラー検出ブロック２７２をオフにし得る（たとえば、ソフトウェア・レジスタ書き込みを使用して）。たとえば、揮発性メモリ１２６が、自動車プラットフォーム１００にとって十分なリスク・レベルで動作しているとき、ＳＩ１１０は、コード生成サブブロック２７３及び／又はエラー検出ブロック２７２をオフにし得る。
【0152】
本明細書に記載のこの及び他の配置は、単に実例として説明されていることを理解されたい。他の構成及び要素（たとえば、マシン、インターフェース、機能、順番、機能のグループ化など）が、図示されたものに加えて又はそれらの代わりに使用され得、いくつかの要素は、完全に省略され得る。さらに、本明細書に記載の要素の多数は、個別の若しくは分散された構成要素として又は他の構成要素と併せて、並びに任意の適切な組合せ及び場所において実装され得る機能エンティティである。エンティティによって実行されるものとして本明細書に記載された様々な機能は、ハードウェア、ファームウェア、及び／又はソフトウェアによって実施され得る。たとえば、様々な機能は、メモリに記憶された命令を実行するプロセッサによって実施され得る。
【0153】
例示的自律型車両
図１２は、本開示のいくつかの実施例による、例示的自律型車両１２００のイラストレーションである。自律型車両１２００（別法として、「車両１２００」と本明細書で称される）は、乗客車両、たとえば、自動車、トラック、バス、ファースト・レスポンダ車両、シャトル、電気若しくは原動機付自転車、バイク、消防車、警察車両、救急車、ボート、建設車両、潜水艦、ドローン、及び／又は別のタイプの車両（たとえば、無人の及び／又は１人若しくは複数の乗客を乗せる）、を含み得るが、これらに限定されない。自律型車両は、一般に、米国運輸省道路交通安全局（ＮＨＴＳＡ：Ｎａｔｉｏｎａｌ Ｈｉｇｈｗａｙ Ｔｒａｆｆｉｃ Ｓａｆｅｔｙ Ａｄｍｉｎｉｓｔｒａｔｉｏｎ）、米国運輸省の部署、及び自動車技術者協会（ＳＡＥ：Ｓｏｃｉｅｔｙ ｏｆ Ａｕｔｏｍｏｔｉｖｅ Ｅｎｇｉｎｅｅｒｓ）「Ｔａｘｏｎｏｍｙ ａｎｄ Ｄｅｆｉｎｉｔｉｏｎｓ ｆｏｒ Ｔｅｒｍｓ Ｒｅｌａｔｅｄ ｔｏ Ｄｒｉｖｉｎｇ Ａｕｔｏｍａｔｉｏｎ Ｓｙｓｔｅｍｓ ｆｏｒ Ｏｎ－Ｒｏａｄ Ｍｏｔｏｒ Ｖｅｈｉｃｌｅ」（２０１８年６月１５日に公開された規格番号Ｊ３０１６－２０１８０６、２０１６年９月３０日に公開された規格番号Ｊ３０１６－２０１６０９、及びこの規格の前の及び未来のバージョン）によって定義される、自動化レベルに関して記述される。車両１２００は、ＳＡＥによって定義されるものとしての自律運転レベルのレベル２～レベル５のうちの１つ又は複数による機能の能力を有し得る。たとえば、車両１２００は、実施例に応じて、部分的運転自動化（レベル２）、条件付き自動化（レベル３）、高度自動化（レベル４）、及び／又は完全自動化（レベル５）の能力を有し得る。
図１２は、本開示のいくつかの実施例による、例示的自律型車両１２００のイラストレーションである。自律型車両１２００（別法として、「車両１２００」と本明細書で称される）は、乗客車両、たとえば、自動車、トラック、バス、ファースト・レスポンダ車両、シャトル、電気若しくは原動機付自転車、バイク、消防車、警察車両、救急車、ボート、建設車両、潜水艦、ドローン、及び／又は別のタイプの車両（たとえば、無人の及び／又は１人若しくは複数の乗客を乗せる）、を含み得るが、これらに限定されない。自律型車両は、一般に、米国運輸省道路交通安全局（ＮＨＴＳＡ：Ｎａｔｉｏｎａｌ Ｈｉｇｈｗａｙ Ｔｒａｆｆｉｃ Ｓａｆｅｔｙ Ａｄｍｉｎｉｓｔｒａｔｉｏｎ）、米国運輸省の部署、及び自動車技術者協会（ＳＡＥ：Ｓｏｃｉｅｔｙ ｏｆ Ａｕｔｏｍｏｔｉｖｅ Ｅｎｇｉｎｅｅｒｓ）「Ｔａｘｏｎｏｍｙ ａｎｄ Ｄｅｆｉｎｉｔｉｏｎｓ ｆｏｒ Ｔｅｒｍｓ Ｒｅｌａｔｅｄ ｔｏ Ｄｒｉｖｉｎｇ Ａｕｔｏｍａｔｉｏｎ Ｓｙｓｔｅｍｓ ｆｏｒ Ｏｎ－Ｒｏａｄ Ｍｏｔｏｒ Ｖｅｈｉｃｌｅ」（２０１８年６月１５日に公開された規格番号Ｊ３０１６－２０１８０６、２０１６年９月３０日に公開された規格番号Ｊ３０１６－２０１６０９、及びこの規格の前の及び未来のバージョン）によって定義される、自動化レベルに関して記述される。車両１２００は、ＳＡＥによって定義されるものとしての自律運転レベルのレベル２～レベル５のうちの１つ又は複数による機能の能力を有し得る。たとえば、車両１２００は、実施例に応じて、部分的運転自動化（レベル２）、条件付き自動化（レベル３）、高度自動化（レベル４）、及び／又は完全自動化（レベル５）の能力を有し得る。
【0154】
車両１２００は、車両のシャシ、車体、車輪（たとえば、２、４、６、８、１８など）、タイヤ、車軸、及び他の構成要素などの構成要素を含み得る。車両１２００は、内部燃焼エンジン、ハイブリッド動力装置、完全な電気式エンジン、及び／又は別の推進システム・タイプなど、推進システム１２５０を含み得る。推進システム１２５０は、車両１２００の推進力を有効にするために、トランスミッションを含み得る、車両１２００のドライブ・トレインに接続され得る。推進システム１２５０は、スロットル／加速装置１２５２からの信号の受信に応答して制御され得る。
【0155】
ハンドルを含み得る、ステアリング・システム１２５４は、推進システム１２５０が動作しているときに（たとえば、車両が移動中のときに）車両１２００のかじを取る（たとえば、所望の進路又はルートに沿って）ために使用され得る。ステアリング・システム１２５４は、ステアリング・アクチュエータ１２５６から信号を受信することができる。ハンドルは、完全自動化（レベル５）機能のオプションでもよい。
【0156】
ブレーキ・センサ・システム１２４６は、ブレーキ・アクチュエータ１２４８及び／又はブレーキ・センサからの信号の受信に応答して車両ブレーキを動作させるために使用され得る。
【0157】
１つ又は複数のＣＰＵ、システム・オン・チップ（ＳｏＣ：ｓｙｓｔｅｍ ｏｎ Ｃｈｉｐ）１２０４（図１４）及び／又はＧＰＵを含み得る、コントローラ１２３６は、車両１２００の１つ若しくは複数の構成要素及び／又はシステムに信号（たとえば、コマンドの表現）を提供することができる。たとえば、コントローラは、１つ又は複数のブレーキ・アクチュエータ１２４８を介して車両ブレーキを動作させて、１つ又は複数のステアリング・アクチュエータ１２５６を介してステアリング・システム１２５４を動作させて、及び／又は１つ又は複数のスロットル／加速装置１２５２を介して推進システム１２５０を動作させるために、信号を送ることができる。コントローラ１２３６は、センサ信号を処理する、並びに律的運転を可能にするために及び／又は運転者の車両１２００の運転を支援するために動作コマンド（たとえば、コマンドを表す信号）を出力する、１つ又は複数の搭載された（たとえば、統合された）計算デバイス（たとえば、スーパーコンピュータ）を含み得る。コントローラ１２３６は、自律運転機能のための第１のコントローラ１２３６、機能的安全性機能のための第２のコントローラ１２３６、人工知能機能（たとえば、コンピュータ・ビジョン）のための第３のコントローラ１２３６、インフォテインメント機能のための第４のコントローラ１２３６、緊急状態における冗長性のための第５のコントローラ１２３６、及び／又は他のコントローラを含み得る。いくつかの実例では、単一のコントローラ１２３６が、前述の機能のうちの２個以上を処理することができ、２個以上のコントローラ１２３６が、単一の機能、及び／又はその任意の組合せを処理することができる。
【0158】
コントローラ１２３６は、１つ又は複数のセンサから受信したセンサ・データ（たとえば、センサ入力）に応答して車両１２００の１つ若しくは複数の構成要素及び／又はシステムを制御するための信号を提供することができる。センサ・データは、たとえば、そして制限なしに、全地球的航法衛星システム・センサ１２５８（たとえば、グローバル・ポジショニング・システム・センサ）、ＲＡＤＡＲセンサ１２６０、超音波センサ１２６２、ＬＩＤＡＲセンサ１２６４、慣性計測装置（ＩＭＵ：ｉｎｅｒｔｉａｌ ｍｅａｓｕｒｅｍｅｎｔ ｕｎｉｔ）センサ１２６６（たとえば、加速度計、ジャイロスコープ、磁気コンパス、磁力計など）、マイクロフォン１２９６、ステレオ・カメラ１２６８、ワイドビュー・カメラ１２７０（たとえば、魚眼カメラ）、赤外線カメラ１２７２、サラウンド・カメラ１２７４（たとえば、３６０度カメラ）、長距離及び／又は中距離カメラ１２９８、スピード・センサ１２４４（たとえば、車両１２００のスピードを測定するための）、振動センサ１２４２、ステアリング・センサ１２４０、ブレーキ・センサ１２４６（たとえば、ブレーキ・センサ・システム１２４６の一部としての）、及び／又は他のセンサ・タイプから受信され得る。
【0159】
コントローラ１２３６のうちの１つ又は複数のコントローラは、車両１２００の計器群１２３２から入力（たとえば、入力データによって表される）を受信し、出力（たとえば、出力データ、表示データなどによって表される）をヒューマン・マシン・インターフェース（ＨＭＩ：ｈｕｍａｎ－ｍａｃｈｉｎｅ ｉｎｔｅｒｆａｃｅ）ディスプレイ１２３４、可聴式アナンシエータ、ラウドスピーカ、及び／又は車両１２００の他の構成要素を介して提供することができる。出力は、車両ベロシティ、スピード、時間、マップ・データ（たとえば、図１４のＨＤマップ１２２２）、位置データ（たとえば、マップ上などの、車両１２００の位置）、方向、他の車両の位置（たとえば、占有グリッド）、コントローラ１２３６によって把握されるものとしての物体及び物体の状況に関する情報などの、情報を含み得る。たとえば、ＨＭＩディスプレイ１２３４は、１つ又は複数の物体（たとえば、道路標識、警告標識、交通信号の変化など）の存在、及び／又は車両が行った、行っている、又は行うであろう運転操作（たとえば、今、車線変更をしていること、３．２２ｋｍ（２マイル）内の出口３４Ｂを出ることなど）に関する情報を表示することができる。
【0160】
車両１２００はさらに、１つ若しくは複数のワイヤレス・アンテナ１２２６及び／又はモデムを使用して１つ若しくは複数のネットワークを介して通信することができるネットワーク・インターフェース１２２４を含む。たとえば、ネットワーク・インターフェース１２２４は、ＬＴＥ、ＷＣＤＭＡ（登録商標）、ＵＭＴＳ、ＧＳＭ、ＣＤＭＡ２０００などを介する通信の能力を有し得る。ワイヤレス・アンテナ１２２６はまた、ブルートゥース（登録商標）、ブルートゥース（登録商標）ＬＥ、Ｚ－Ｗａｖｅ、ＺｉｇＢｅｅなどのローカル・エリア・ネットワーク、及び／又はＬｏＲａＷＡＮ、ＳｉｇＦｏｘなどのロー・パワー・ワイドエリア・ネットワーク（ＬＰＷＡＮ：ｌｏｗ ｐｏｗｅｒ ｗｉｄｅ－ａｒｅａ ｎｅｔｗｏｒｋ）を使用し、環境内の物体（たとえば、車両、モバイル・デバイスなど）の間の通信を可能にすることができる。
【0161】
前述のように、少なくともいくつかの実施例において、自動車プラットフォーム１００（図１を参照）は、自律型車両１２００の構成要素でもよい。そのような実施例において、コントローラ１２３６は、自動車ＳｏＣ１０４を含む。
【0162】
図１３は、本開示のいくつかの実施例による、図１２の例示的自律型車両１２００のカメラ位置及び視野の実例である。カメラ及びそれぞれの視野は、１つの例示的実施例であり、制限することは意図されていない。たとえば、追加の及び／又は代替カメラが含まれ得る、及び／又はカメラは車両１２００の異なる位置に置かれ得る。
【0163】
カメラのカメラ・タイプは、車両１２００の構成要素及び／又はシステムと使用するようになされ得るデジタル・カメラを含み得るが、これに限定されない。カメラは、自動車安全整合性レベル（ＡＳＩＬ：ａｕｔｏｍｏｔｉｖｅ ｓａｆｅｔｙ ｉｎｔｅｇｒｉｔｙ ｌｅｖｅｌ）Ｂにおいて及び／又は別のＡＳＩＬにおいて動作することができる。カメラ・タイプは、実施例に応じて、６０フレーム／秒（ｆｐｓ）、１２０ｆｐｓ、２４０ｆｐｓなど、任意の画像キャプチャ・レートの能力を有し得る。カメラは、ロール・シャッタ、グローバル・シャッタ、別のタイプのシャッタ、又はその組合せを使用する能力を有し得る。いくつかの実例では、カラー・フィルタ・アレイは、ＲＣＣＣ（ｒｅｄ ｃｌｅａｒ ｃｌｅａｒ ｃｌｅａｒ）カラー・フィルタ・アレイ、ＲＣＣＢ（ｒｅｄ ｃｌｅａｒ ｃｌｅａｒ ｂｌｕｅ）カラー・フィルタ・アレイ、ＲＢＧＣ（ｒｅｄ ｂｌｕｅ ｇｒｅｅｎ ｃｌｅａｒ）カラー・フィルタ・アレイ、Ｆｏｖｅｏｎ Ｘ３カラー・フィルタ・アレイ、Ｂａｙｅｒセンサ（ＲＧＧＢ）カラー・フィルタ・アレイ、モノクロ・センサ・カラー・フィルタ・アレイ、及び／又は別のタイプのカラー・フィルタ・アレイを含み得る。一部の実施例では、ＲＣＣＣ、ＲＣＣＢ、及び／又はＲＢＧＣカラー・フィルタ・アレイを有するカメラなどのクリア画素カメラは、光感度を上げるための取り組みにおいて使用され得る。
【0164】
いくつかの実例では、カメラのうちの１つ又は複数が、高度運転者支援システム（ＡＤＡＳ：ａｄｖａｎｃｅｄ ｄｒｉｖｅｒ ａｓｓｉｓｔａｎｃｅ ｓｙｓｔｅｍ）機能（たとえば、冗長又はフェイルセーフ設計の一部として）を実行するために使用され得る。たとえば、多機能モノ・カメラは、車線逸脱警報、交通標識アシスト及びインテリジェント・ヘッドランプ制御を含む機能を提供するために設置され得る。カメラのうちの１つ又は複数（たとえば、すべてのカメラ）が、画像データ（たとえば、ビデオ）を同時に記録及び提供することができる。
【0165】
カメラのうちの１つ又は複数は、カメラの画像データ・キャプチャ能力を妨げることがある自動車内からの迷光及び反射（たとえば、フロントガラスのミラーにおいて反射されたダッシュボードからの反射）を取り除くために、カスタム設計された（３Ｄ印刷された）部品などの取付部品において取り付けられ得る。サイドミラー取付部品を参照すると、サイドミラー部品は、カメラ取付板がサイドミラーの形状に合うように、カスタム３Ｄ印刷され得る。いくつかの実例では、カメラは、サイドミラー内に統合され得る。サイドビュー・カメラについては、カメラはまた、キャビンの各角にある４個の支柱内に統合され得る。
【0166】
車両１２００の前の環境の部分を含む視野を有するカメラ（たとえば、前向きのカメラ）は、前向きの進路及び障害物の識別を助け、１つ若しくは複数のコントローラ１２３６及び／又は制御ＳｏＣの助けにより、占有グリッドの生成及び／又は好ましい車両進路の決定に不可欠な情報の提供の提供を助けるための、サラウンド・ビューのために使用され得る。前向きのカメラは、緊急ブレーキ、歩行者検出、及び衝突回避を含む、ＬＩＤＡＲと同じＡＤＡＳ機能の多くを実行するために使用され得る。前向きのカメラはまた、車線逸脱警報（「ＬＤＷ（Ｌａｎｅ Ｄｅｐａｒｔｕｒｅ Ｗａｒｎｉｎｇ）」）、自律的クルーズ制御（「ＡＣＣ（Ａｕｔｏｎｏｍｏｕｓ Ｃｒｕｉｓｅ Ｃｏｎｔｒｏｌ）」）、及び／又は交通標識認識などの他の機能を含むＡＤＡＳ機能及びシステムのために使用され得る。
【0167】
様々なカメラが、たとえば、ＣＭＯＳ（ｃｏｍｐｌｅｍｅｎｔａｒｙ ｍｅｔａｌ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）カラー画像化装置を含む単眼カメラ・プラットフォームを含む、前向きの構成において使用され得る。別の実例は、周辺（たとえば、歩行者、交差する交通又は自転車）からのビューに入る物体を把握するために使用され得るワイドビュー・カメラ１２７０でもよい。図１３にはワイドビュー・カメラは１つだけ示されているが、車両１２００には任意の数のワイドビュー・カメラ１２７０が存在し得る。加えて、長距離カメラ１２９８（たとえば、ロングビュー・ステレオ・カメラ・ペア）が、特に、ニューラル・ネットワークがまだトレーニングされていない物体について、深度ベースの物体検出のために使用され得る。長距離カメラ１２９８はまた、物体検出及び分類、並びに基本物体追跡のために使用され得る。
【0168】
１つ又は複数のステレオ・カメラ１２６８もまた、前向きの構成に含まれ得る。ステレオ・カメラ１２６８は、単一のチップ上に統合されたＣＡＮ又はイーサネット（登録商標）・インターフェースを有するプログラマブル論理（たとえば、ＦＰＧＡ）及びマルチコア・マイクロプロセッサを提供し得る、拡張可能な処理ユニットを含む統合された制御ユニットを含み得る。そのようなユニットは、画像内のすべてのポイントの距離推定値を含む、車両の環境の３Ｄマップを生成するために使用され得る。代替ステレオ・カメラ１２６８は、２個のカメラ・レンズ（左と右に１つずつ）と、車両から対象物体までの距離を測定する及び生成された情報（たとえば、メタデータ）を使用して自律的緊急ブレーキ及び車線逸脱警報機能をアクティブにすることができる画像処理チップとを含み得る、コンパクト・ステレオ・ビジョン・センサを含み得る。他のタイプのステレオ・カメラ１２６８が、本明細書に記載のものに加えて、又はそれらの代わりに、使用されてもよい。
【0169】
車両１２００の側面に対する環境の部分を含む視野を有するカメラ（たとえば、サイドビュー・カメラ）が、占有グリッドを作成及び更新するために並びに側面衝撃衝突警報を生成するために使用される情報を提供する、サラウンド・ビューのために使用され得る。たとえば、サラウンド・カメラ１２７４（たとえば、図１３に示されるような４個のサラウンド・カメラ１２７４）は、車両１２００の周りに位置付けられ得る。サラウンド・カメラ１２７４は、ワイドビュー・カメラ１２７０、魚眼カメラ、３６０度カメラ、及び／又は同類のものを含み得る。たとえば、４個の魚眼カメラが、車両の前、後ろ、及び側面に配置され得る。代替配置において、車両は、３個のサラウンド・カメラ１２７４（たとえば、左、右、及び後部）を使用してもよく、第４のサラウンド・ビュー・カメラとして１つ又は複数の他のカメラ（たとえば、前向きのカメラ）を活用してもよい。
【0170】
車両１２００の後ろに対する環境の部分を含む視野を有するカメラ（たとえば、後方確認カメラ）が、駐車支援、サラウンド・ビュー、後部衝突警報、並びに占有グリッドの作成及び更新のために使用され得る。本明細書に記載のように、前向きのカメラ（たとえば、長距離及び／又は中距離カメラ１２９８、ステレオ・カメラ１２６８）、赤外線カメラ１２７２など）としても適したカメラを含むがこれらに限定されない、多種多様なカメラが使用され得る。
【0171】
図１４は、本開示のいくつかの実施例による、図１２の例示的自律型車両１２００の例示的システム・アーキテクチャのブロック図である。本明細書に記載されているこの及び他の配置は単に実例として説明されていることを理解されたい。他の配置及び要素（たとえば、マシン、インターフェース、機能、順番、機能のグループ分けなど）が、示されたものに加えて又はこれらに代わって使用されてもよく、いくつかの要素はともに除外されてもよい。さらに、本明細書に記載の要素の多くは、個別の又は分散された構成要素として又は他の構成要素と併せて、並びに任意の適切な組合せ及び場所において、実装され得る機能エンティティである。エンティティによって実行されるものとして本明細書に記載された様々な機能は、ハードウェア、ファームウェア、及び／又はソフトウェアによって実施され得る。たとえば、様々な機能が、メモリに記憶された命令を実行するプロセッサによって実施され得る。
【0172】
図１４の車両１２００の構成要素、特徴、及びシステムのそれぞれは、バス１２０２を介して接続されるものとして図示されている。バス１２０２は、コントローラ・エリア・ネットワーク（ＣＡＮ）データ・インターフェース（或いは、「ＣＡＮバス」と称される）を含み得る。ＣＡＮは、ブレーキ、加速度、ブレーキ、ステアリング、フロント・ガラス・ワイパなどの作動など、車両１２００の様々な特徴及び機能の制御を助けるために使用される車両１２００内のネットワークでもよい。ＣＡＮバスは、それぞれが独自の一意の識別子（たとえば、ＣＡＮ ＩＤ）を有する、数ダース又は数百ものノードを有するように構成され得る。ＣＡＮバスは、ハンドル角度、対地速度、１分間のエンジン回転（ＲＰＭ：ｒｅｖｏｌｕｔｉｏｎｓ ｐｅｒ ｍｉｎｕｔｅ）、ボタン位置、及び／又は他の車両状況指標を見つけるために読み取られ得る。ＣＡＮバスは、ＡＳＩＬ Ｂ準拠でもよい。
【0173】
バス１２０２は、ＣＡＮバスであるものとして本明細書に記載されているが、これは制限することを意図されていない。たとえば、ＣＡＮバスに加えて、又はこのその代替として、ＦｌｅｘＲａｙ及び／又はイーサネット（登録商標）が使用されてもよい。加えて、単一の線が、バス１２０２を表すために使用されているが、これは制限することを意図されていない。たとえば、１つ若しくは複数のＣＡＮバス、１つ若しくは複数のＦｌｅｘＲａｙバス、１つ若しくは複数のイーサネット（登録商標）・バス、及び／又は異なるプロトコルを使用する１つ若しくは複数の他のタイプのバスを含み得る、任意の数のバス１２０２が存在し得る。いくつかの実例では、２個以上のバス１２０２が、異なる機能を実行するために使用され得る、及び／又は冗長性のために使用され得る。たとえば、第１のバス１２０２は衝突回避機能のために使用されてもよく、第２のバス１２０２は作動制御のために使用されてもよい。任意の実例において、各バス１２０２は、車両１２００の構成要素のいずれかと通信し得、２個以上のバス１２０２が同じ構成要素と通信し得る。いくつかの実例では、車両内の各ＳｏＣ１２０４、各コントローラ１２３６、及び／又は各コンピュータは、同じ入力データ（たとえば、車両１２００のセンサからの入力）へのアクセスを有し得、ＣＡＮバスなどの共通バスに接続され得る。
【0174】
車両１２００は、図１２に関して本明細書で説明されるものなど、１つ又は複数のコントローラ１２３６を含み得る。コントローラ１２３６は、様々な機能のために使用され得る。コントローラ１２３６は、車両１２００の様々な他の構成要素及びシステムのいずれかに連結されてもよく、車両１２００、車両１２００の人工知能、車両１２００のためのインフォテインメント、及び／又は同類のものの制御のために使用され得る。
【0175】
車両１２００は、システム・オン・チップ（ＳｏＣ）１２０４を含み得る。ＳｏＣ１２０４は、ＣＰＵ１２０６、ＧＰＵ１２０８、プロセッサ１２１０、キャッシュ１２１２、加速装置１２１４、データ・ストア１２１６、及び／又は図示されていない他の構成要素及び特徴を含み得る。ＳｏＣ１２０４は、様々なプラットフォーム及びシステム内の車両１２００を制御するために使用され得る。たとえば、ＳｏＣ１２０４は、１つ又は複数のサーバ（たとえば、図１５のサーバ１２７８）からネットワーク・インターフェース１２２４を介してマップのリフレッシュ及び／又は更新を取得することができるＨＤマップ１２２２を有するシステム（たとえば、車両１２００のシステム）において結合され得る。
【0176】
ＣＰＵ１２０６は、ＣＰＵクラスタ又はＣＰＵ複合体（或いは、「ＣＣＰＬＥＸ」とも称される）を含み得る。ＣＰＵ１２０６は、複数のコア及び／又はＬ２キャッシュを含み得る。たとえば、一部の実施例では、ＣＰＵ１２０６は、コヒーレント・マルチプロセッサ構成内の８個のコアを含み得る。一部の実施例では、ＣＰＵ１２０６は、４個のデュアルコア・クラスタを含むことができ、各クラスタが専用のＬ２キャッシュ（たとえば、２ＭＢＬ２キャッシュ）を有する。ＣＰＵ１２０６（たとえば、ＣＣＰＬＥＸ）は、ＣＰＵ１２０６のクラスタの任意の組合せが任意の所与の時間にアクティブになることを可能にする同時クラスタ動作をサポートするように構成され得る。
【0177】
ＣＰＵ１２０６は、以下の特徴のうちの１つ又は複数を含む電力管理能力を実装することができる：個別ハードウェア・ブロックが、動的電力を節約するためにアイドル状態のときに自動的にクロック・ゲーティングされ得る、各コア・クロックは、ＷＦＩ／ＷＦＥ命令の実行により命令をコアがアクティブに実行していないときにゲーティングされ得る、各コアは、独立してパワー・ゲーティングされ得る、各コア・クラスタは、すべてのコアがクロック・ゲーティングされる若しくはパワー・ゲーティングされるときに、独立してクロック・ゲーティングされ得る、及び／又は、各コア・クラスタは、すべてのコアがパワー・ゲーティングされるときに、独立してパワー・ゲーティングされ得る。ＣＰＵ１２０６は、電力状態を管理するための強化されたアルゴリズムをさらに実装することができ、そこでは、許容される電力状態及び予想されるウェイクアップ時間が指定され、ハードウェア／マイクロ・コードが、コア、クラスタ、及びＣＣＰＬＥＸに入力するための最良の電力状態を決定する。処理コアは、作業がマイクロ・コードにオフロードされたソフトウェアにおける簡略化された電力状態入力シーケンスをサポートすることができる。
【0178】
ＧＰＵ１２０８は、統合されたＧＰＵ（或いは本明細書において「ｉＧＰＵ」と称される）を含み得る。ＧＰＵ１２０８は、プログラマブルになり得、並行のワークロードに効率的になり得る。一部の実例では、ＧＰＵ１２０８は、強化されたテンソル命令セットを使用することができる。ＧＰＵ１２０８は、１つ又は複数のストリーミング・マイクロプロセッサを含み得、そこで、各ストリーミング・マイクロプロセッサは、Ｌ１キャッシュ（たとえば、少なくとも９６ＫＢ記憶容量を有するＬ１キャッシュ）を含み得、ストリーミング・マイクロプロセッサのうちの２個以上が、キャッシュ（たとえば、５１２ＫＢ記憶容量を有するＬ２キャッシュ）を共用し得る。一部の実施例では、ＧＰＵ１２０８は、少なくとも８個のストリーミング・マイクロプロセッサを含み得る。ＧＰＵ１２０８は、コンピュータ・ベースのアプリケーション・プログラミング・インターフェース（ＡＰＩ）を使用することができる。加えて、ＧＰＵ１２０８は、１つ若しくは複数の並行のコンピューティング・プラットフォーム及び／又はプログラミング・モデル（たとえば、ＮＶＩＤＩＡのＣＵＤＡ）を使用することができる。
【0179】
ＧＰＵ１２０８は、自動車の及び組み込まれた使用事例における最高のパフォーマンスのために電力最適化され得る。たとえば、ＧＰＵ１２０８は、ＦｉｎＦＥＴ（Ｆｉｎ ｆｉｅｌｄ－ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ）上に製造され得る。しかしながら、これは制限することを意図されておらず、ＧＰＵ１２０８は、他の半導体製造プロセスを使用し、製造され得る。各ストリーミング・マイクロプロセッサは、複数のブロックに区切られたいくつかの混合精度処理コアを組み込むことができる。限定ではなく、たとえば、６４ ＰＦ３２コア及び３２ ＰＦ６４コアは、４個の処理ブロックに区切られてもよい。そのような実例では、各処理ブロックは、１６ ＦＰ３２コア、８ ＦＰ６４コア、１６ ＩＮＴ３２コア、深層学習行列演算のための２個の混合精度ＮＶＩＤＩＡテンソル・コア、Ｌ０命令キャッシュ、ワープ・スケジューラ、発送ユニット、及び／又は６４ＫＢレジスタ・ファイルを割り当てられ得る。加えて、ストリーミング・マイクロプロセッサは、計算及びアドレス指定演算の混合を有するワークロードの効率的な実行を提供するための独立した並行の整数及び浮動小数点データ進路を含み得る。ストリーミング・マイクロプロセッサは、並行スレッドの間のより高い細粒度の同期及び連携を可能にするために、独立したスレッド・スケジューリング能力を含み得る。ストリーミング・マイクロプロセッサは、プログラミングを単純化しつつ性能を向上させるために、結合されたＬ１データ・キャッシュ及び共用メモリ・ユニットを含み得る。
【0180】
ＧＰＵ１２０８は、一部の実例では、９００ＧＢ／秒のピーク・メモリ帯域幅に関して、提供するための高帯域幅メモリ（ＨＢＭ：ｈｉｇｈ ｂａｎｄｗｉｄｔｈ ｍｅｍｏｒｙ）及び／又は１６ＧＢＨＢＭ２メモリ・サブシステムを含み得る。いくつかの実例では、ＨＢＭメモリに加えて、又はこれの代わりに、グラフィックス・ダブル・データ・レート・タイプ５同期ランダム・アクセス・メモリ（ＧＤＤＲ５：ｇｒａｐｈｉｃｓ ｄｏｕｂｌｅ ｄａｔａ ｒａｔｅ ｔｙｐｅ ｆｉｖｅ ｓｙｎｃｈｒｏｎｏｕｓ ｒａｎｄｏｍ－ａｃｃｅｓｓ ｍｅｍｏｒｙ）などの同期グラフィックス・ランダム・アクセス・メモリ（ＳＧＲＡＭ：ｓｙｎｃｈｒｏｎｏｕｓ ｇｒａｐｈｉｃｓ ｒａｎｄｏｍ－ａｃｃｅｓｓ ｍｅｍｏｒｙ）が使用され得る。
【0181】
ＧＰＵ１２０８は、メモリ・ページに最も頻繁にアクセスするプロセッサへのそれらのメモリ・ページのより正確な移動を可能にするためにアクセス・カウンタを含む統一されたメモリ技術を含むことができ、それにより、プロセッサ間で共用される記憶範囲の効率を向上させる。いくつかの実例では、アドレス変換サービス（ＡＴＳ：ａｄｄｒｅｓｓ ｔｒａｎｓｌａｔｉｏｎ ｓｅｒｖｉｃｅ）サポートが、ＧＰＵ１２０８がＣＰＵ１２０６ページ・テーブルに直接アクセスすることを可能にするために使用され得る。そのような実例では、ＧＰＵ１２０８メモリ管理ユニット（ＭＭＵ：ｍｅｍｏｒｙ ｍａｎａｇｅｍｅｎｔ ｕｎｉｔ）がミスを経験するとき、アドレス変換要求が、ＣＰＵ１２０６に送信され得る。応答して、ＣＰＵ１２０６は、アドレスの仮想対現実マッピングのためのそのページ・テーブルを調べることができ、ＧＰＵ１２０８に変換を送り返す。そのようなものとして、統一されたメモリ技術は、ＣＰＵ１２０６とＧＰＵ１２０８との両方のメモリの単一統一仮想アドレス空間を可能にすることができ、それによりＧＰＵ１２０８へのアプリケーションのＧＰＵ１２０８プログラミング及び移植を単純化する。
【0182】
加えて、ＧＰＵ１２０８は、他のプロセッサのメモリへのＧＰＵ１２０８のアクセスの頻度を記録することができるアクセス・カウンタを含み得る。アクセス・カウンタは、メモリ・ページが最も頻繁にそのページにアクセスしているプロセッサの物理メモリに移動されることを確実にするのを助けることができる。
【0183】
ＳｏＣ１２０４は、本明細書に記載のものを含む任意の数のキャッシュ１２１２を含み得る。たとえば、キャッシュ１２１２は、ＣＰＵ１２０６とＧＰＵ１２０８との両方に利用可能な（たとえば、ＣＰＵ１２０６とＧＰＵ１２０８との両方に接続された）Ｌ３キャッシュを含み得る。キャッシュ１２１２は、キャッシュ・コヒーレンス・プロトコル（たとえば、ＭＥＩ、ＭＥＳＩ、ＭＳＩなど）を使用することなどによって、線の状態を記録することができるライトバック・キャッシュを含み得る。Ｌ３キャッシュは、より小さいキャッシュ・サイズが使用されてもよいが、実施例に応じて、４ＭＢ以上を含み得る。
【0184】
ＳｏＣ１２０４は、車両１２００の様々なタスク又は動作のいずれか（たとえば、処理ＤＮＮ）に関して処理を実行する際に活用され得る論理演算ユニット（ＡＬＵ：ａｒｉｔｈｍｅｔｉｃ ｌｏｇｉｃ ｕｎｉｔ）を含み得る。加えて、ＳｏＣ１２０４は、システム内で数学演算を実行するための浮動小数点演算ユニット（ＦＰＵ：ｆｌｏａｔｉｎｇ ｐｏｉｎｔ ｕｎｉｔ）（又は他のマス・コプロセッサ又は数値演算コプロセッサ・タイプ）を含み得る。たとえば、ＳｏＣ１０４は、ＣＰＵ１２０６及び／又はＧＰＵ１２０８内の実行ユニットとして統合された１つ又は複数のＦＰＵを含み得る。
【0185】
ＳｏＣ１２０４は、１つ又は複数の加速装置１２１４（たとえば、ハードウェア・加速装置、ソフトウェア・加速装置、又はその組合せ）を含み得る。たとえば、ＳｏＣ１２０４は、最適化されたハードウェア加速装置及び／又は大きなオンチップ・メモリを含み得る、ハードウェア加速クラスタを含み得る。大きなオンチップメモリ（たとえば、４ＭＢのＳＲＡＭ）は、ハードウェア加速クラスタがニューラル・ネットワーク及び他の演算を加速することを可能にし得る。ハードウェア加速クラスタは、ＧＰＵ１２０８を補完するために及びＧＰＵ１２０８のタスクの一部をオフロードするために（たとえば、他のタスクを実行するためのＧＰＵ１２０８のより多くのサイクルを解放するために）使用され得る。一実例として、加速装置１２１４は、加速に適するように十分に安定している対象ワークロード（たとえば、知覚、畳み込みニューラル・ネットワーク（ＣＮＮ：ｃｏｎｖｏｌｕｔｉｏｎａｌ ｎｅｕｒａｌ ｎｅｔｗｏｒｋ）など）のために使用され得る。本明細書では、「ＣＮＮ」という用語は、領域ベースの又は領域的畳み込みニューラル・ネットワーク（ＲＣＮＮ：ｒｅｇｉｏｎａｌ ｃｏｎｖｏｌｕｔｉｏｎａｌ ｎｅｕｒａｌ ｎｅｔｗｏｒｋ）及び高速ＲＣＮＮ（たとえば、物体検出のために使用されるものとしての）を含む、すべてのタイプのＣＮＮを含み得る。
【0186】
加速装置１２１４（たとえば、ハードウェア加速クラスタ）は、深層学習加速装置（ＤＬＡ：ｄｅｅｐ ｌｅａｒｎｉｎｇ ａｃｃｅｌｅｒａｔｏｒ）を含み得る。ＤＬＡは、深層学習アプリケーション及び推論のために１秒あたり追加の１０兆の動作を提供するように構成することができる１つ又は複数のテンソル処理ユニット（ＴＰＵ：Ｔｅｎｓｏｒ ｐｒｏｃｅｓｓｉｎｇ ｕｎｉｔ）を含み得る。ＴＰＵは、画像処理機能（たとえば、ＣＮＮ、ＲＣＮＮなどの）を実行するように構成及び最適化された加速装置でもよい。ＤＬＡはさらに、特定のセットのニューラル・ネットワーク・タイプ及び浮動小数点演算、並びに推論のために最適化され得る。ＤＬＡの設計は、汎用ＧＰＵよりも１ミリメートルあたりより多くのパフォーマンスを提供することができ、ＣＰＵのパフォーマンスを大きく超える。ＴＰＵは、たとえば、特徴と重みとの両方についてＩＮＴ８、ＩＮＴ１６、及びＦＰ１６データ・タイプをサポートする、単一インスタンス畳み込み機能、並びにポストプロセッサ機能を含む、いくつかの機能を実行することができる。
【0187】
ＤＬＡは、以下を含むがこれらに限定されない、様々な機能のいずれかのために処理済み又は未処理のデータでニューラル・ネットワーク、特にＣＮＮ、を迅速に及び効率的に実行することができる：カメラ・センサからのデータを使用する物体識別及び検出のためのＣＮＮ、カメラ・センサからのデータを使用する距離推定のためのＣＮＮ、マイクロフォンからのデータを使用する緊急車両検出及び識別及び検出のためのＣＮＮ、カメラ・センサからのデータを使用する顔認識及び車両所有者識別のためのＣＮＮ、及び／又は、セキュリティ及び／又は安全性関連イベントのためのＣＮＮ。
【0188】
ＤＬＡは、ＧＰＵ１２０８の任意の機能を実行することができ、そして、推論加速装置を使用することによって、たとえば、設計者は、任意の機能のためにＤＬＡ又はＧＰＵ１２０８のいずれかを対象にすることができる。たとえば、設計者は、ＤＬＡ上のＣＮＮ及び浮動小数点演算の処理に重点的に取り組み、他の機能をＧＰＵ１２０８及び／又は他の加速装置１２１４に任せることができる。
【0189】
加速装置１２１４（たとえば、ハードウェア加速クラスタ）は、或いはコンピュータ・ビジョン加速装置と本明細書で称され得るプログラマブル・ビジョン加速装置（ＰＶＡ：ｐｒｏｇｒａｍｍａｂｌｅ ｖｉｓｉｏｎ ａｃｃｅｌｅｒａｔｏｒ）を含み得る。ＰＶＡは、高度運転者支援システム（ＡＤＡＳ：ａｄｖａｎｃｅｄ ｄｒｉｖｅｒ ａｓｓｉｓｔａｎｃｅ ｓｙｓｔｅｍ）、自律運転、及び／又は拡張現実（ＡＲ：ａｕｇｍｅｎｔｅｄ ｒｅａｌｉｔｙ）及び／又は仮想現実（ＶＲ：ｖｉｒｔｕａｌ ｒｅａｌｉｔｙ）アプリケーションのためのコンピュータ・ビジョン・アルゴリズムを加速するように設計及び構成され得る。ＰＶＡは、パフォーマンスと柔軟性との間のバランスをもたらすことができる。たとえば、各ＰＶＡは、たとえば、任意の数の縮小命令セット・コンピュータ（ＲＩＳＣ：ｒｅｄｕｃｅｄ ｉｎｓｔｒｕｃｔｉｏｎ ｓｅｔ ｃｏｍｐｕｔｅｒ）コア、直接メモリ・アクセス（ＤＭＡ：ｄｉｒｅｃｔ ｍｅｍｏｒｙ ａｃｃｅｓｓ）、及び／又は任意の数のベクトル・プロセッサを含み得るが、これらに限定されない。
【0190】
ＲＩＳＣコアは、画像センサ（たとえば、本明細書に記載のカメラのうちのいずれかのカメラの画像センサ）、画像信号プロセッサ、及び／又は同類のものと相互作用することができる。それぞれのＲＩＳＣコアは、任意の量のメモリを含み得る。ＲＩＳＣコアは、実施例に応じて、いくつかのプロトコルのいずれかを使用することができる。いくつかの実例では、ＲＩＳＣコアは、リアルタイム・オペレーティング・システム（ＲＴＯＳ：ｒｅａｌ－ｔｉｍｅ ｏｐｅｒａｔｉｎｇ ｓｙｓｔｅｍ）を実行することができる。ＲＩＳＣコアは、１つ若しくは複数の集積回路デバイス、特定用途向け集積回路（ＡＳＩＣ）、及び／又はメモリ・デバイスを使用して、実装され得る。たとえば、ＲＩＳＣコアは、命令キャッシュ及び／又はしっかりと結合されたＲＡＭを含み得る。
【0191】
ＤＭＡは、ＣＰＵ１２０６から独立したシステム・メモリにＰＶＡの構成要素がアクセスすることを可能にし得る。ＤＭＡは、多次元アドレス指定及び／又は循環アドレス指定をサポートすることを含むがこれに限定されないＰＶＡに最適化をもたらすために使用される任意の数の特徴をサポートすることができる。いくつかの実例では、ＤＭＡは、ブロック幅、ブロック高さ、ブロック深度、水平ブロック・ステッピング、垂直ブロック・ステッピング、及び／又は深度ステッピングを含み得る、６次元まで又はそれ以上のアドレス指定をサポートすることができる。
【0192】
ベクトル・プロセッサは、コンピュータ・ビジョン・アルゴリズムのプログラミングを効率的に柔軟に実行する及び信号処理能力を提供するように設計され得るプログラマブル・プロセッサでもよい。いくつかの実例では、ＰＶＡは、ＰＶＡコア及び２個のベクトル処理サブシステム・パーティションを含み得る。ＰＶＡコアは、プロセッサ・サブシステム、ＤＭＡエンジン（たとえば、２個のＤＭＡエンジン）、及び／又は他の周辺装置を含み得る。ベクトル処理サブシステムは、ＰＶＡの１次的処理エンジンとして動作することができ、ベクトル処理ユニット（ＶＰＵ：ｖｅｃｔｏｒ ｐｒｏｃｅｓｓｉｎｇ ｕｎｉｔ）、命令キャッシュ、及び／又はベクトル・メモリ（たとえば、ＶＭＥＭ）を含み得る。ＶＰＵコアは、たとえば、単一の命令、複数のデータ（ＳＩＭＤ）、超長命令語（ＶＬＩＷ：ｖｅｒｙ ｌｏｎｇ ｉｎｓｔｒｕｃｔｉｏｎ ｗｏｒｄ）デジタル信号プロセッサなど、デジタル信号プロセッサを含み得る。ＳＩＭＤ及びＶＬＩＷの組合せは、スループット及びスピードを高めることができる。
【0193】
それぞれのベクトル・プロセッサは、命令キャッシュを含み得、専用のメモリに連結され得る。結果として、一部の実例では、それぞれのベクトル・プロセッサは、他のベクトル・プロセッサから独立して実行するように構成され得る。他の実例において、特定のＰＶＡに含まれるベクトル・プロセッサは、データ並列処理を用いるように構成され得る。たとえば、一部の実施例では、単一のＰＶＡに含まれる複数のベクトル・プロセッサは、同じコンピュータ・ビジョン・アルゴリズムを、しかし画像の異なる領域上で、実行することができる。他の実例において、特定のＰＶＡに含まれるベクトル・プロセッサは、異なるコンピュータ・ビジョン・アルゴリズムを、同じ画像上で、同時に実行することができ、或いは順次画像又は画像の部分で異なるアルゴリズムを実行することさえできる。特に、任意の数のＰＶＡは、ハードウェア加速クラスタに含まれ得、任意の数のベクトル・プロセッサは、それぞれのＰＶＡに含まれ得る。加えて、ＰＶＡは、全体的システム安全性を高めるために、追加のエラー訂正コード（ＥＣＣ：ｅｒｒｏｒ ｃｏｒｒｅｃｔｉｎｇ ｃｏｄｅ）メモリを含み得る。
【0194】
加速装置１２１４（たとえば、ハードウェア加速クラスタ）は、加速装置１２１４のための高帯域幅、低レイテンシＳＲＡＭを提供するための、コンピュータ・ビジョン・ネットワーク・オンチップ及びＳＲＡＭを含み得る。いくつかの実例では、オンチップ・メモリは、たとえば、そして制限ではなく、ＰＶＡとＤＬＡとの両方によってアクセス可能でもよい、８個のフィールド構成可能なメモリ・ブロックから成る、少なくとも４ＭＢのＳＲＡＭを含み得る。各ペアのメモリ・ブロックは、高度周辺バス（ＡＰＢ：ａｄｖａｎｃｅｄ ｐｅｒｉｐｈｅｒａｌ ｂｕｓ）インターフェース、構成回路、コントローラ、及びマルチプレクサを含み得る。任意のタイプのメモリが、使用され得る。ＰＶＡ及びＤＬＡは、メモリへの高速アクセスを有するＰＶＡ及びＤＬＡを提供するバックボーンを介してメモリにアクセスすることができる。バックボーンは、（たとえば、ＡＰＢを使用して）ＰＶＡ及びＤＬＡをメモリに相互接続するコンピュータ・ビジョン・ネットワーク・オンチップを含み得る。
【0195】
コンピュータ・ビジョン・ネットワーク・オンチップは、ＰＶＡとＤＬＡとの両方が作動可能及び有効信号を提供することを、任意の制御信号／アドレス／データの送信の前に、決定するインターフェースを含み得る。そのようなインターフェースは、制御信号／アドレス／データを送信するための別個のフェーズ及び別個のチャネル、並びに連続的データ転送のためのバーストタイプの通信を提供することができる。このタイプのインターフェースは、ＩＳＯ２６２６２又はＩＥＣ６１５０８規格に従うことができるが、他の規格及びプロトコルが使用されてもよい。
【0196】
いくつかの実例では、ＳｏＣ１２０４は、米国特許出願第１６／１０１，２３２号に記載されるような、リアルタイム・レイトレーシング・ハードウェア加速装置を含み得る。リアルタイム・レイトレーシング・ハードウェア加速装置は、ＲＡＤＡＲ信号解釈のための、音響伝播合成及び／又は分析のための、ＳＯＮＡＲシステムのシミュレーションのための、一般波伝播シミュレーションのための、ローカリゼーション及び／又は他の機能を目的とするＬＩＤＡＲデータに対する比較のための、及び／又は他の使用のための、リアルタイム視覚化シミュレーションを生成するために、（たとえば、世界モデル内の）物体の位置及び規模を迅速に効率的に決定するために使用され得る。一部の実施例では、１つ又は複数の木の走査ユニット（ＴＴＵ：ｔｒｅｅ ｔｒａｖｅｒｓａｌ ｕｎｉｔ）が、１つ又は複数のレイトレーシング関連動作を実行するために使用され得る。
【0197】
加速装置１２１４（たとえば、ハードウェア加速装置クラスタ）は、自律運転のための多様な用途を有する。ＰＶＡは、ＡＤＡＳ及び自律型車両における極めて重要な処理段階に使用され得るプログラマブル・ビジョン加速装置でもよい。ＰＶＡの能力は、低電力及び低レイテンシにおいて、予測可能な処理を必要とするアルゴリズムの領域にふさわしい。言い換えれば、ＰＶＡは、低レイテンシ及び低電力とともに予測可能な実行時間を必要とする、小さなデータ集合上でも、半高密度の又は高密度の通常の計算で上手く機能する。それ故に、ＰＶＡは、物体検出及び整数計算での動作において効率的であるので、自律型車両のためのプラットフォームとの関連で、ＰＶＡは、クラシック・コンピュータ・ビジョン・アルゴリズムを実行するように設計される。
【0198】
たとえば、本技術の１つの実施例によれば、ＰＶＡは、コンピュータ・ステレオ・ビジョンを実行するために使用される。半グローバルなマッチングベースのアルゴリズムが、一部の実例では使用され得るが、これは制限することを意図されていない。レベル３～５の自律運転のための多数のアプリケーションは、動き推定／ステレオ・マッチング・オンザフライ（たとえば、ＳＦＭ（ｓｔｒｕｃｔｕｒｅ ｆｒｏｍ ｍｏｔｉｏｎ）、歩行者認識、レーン検出など）を必要とする。ＰＶＡは、２個の単眼カメラからの入力でコンピュータ・ステレオ・ビジョン機能を実行することができる。
【0199】
いくつかの実例において、ＰＶＡは、高密度のオプティカル・フローを実行するために使用され得る。たとえば、ＰＶＡは、次のＲＡＤＡＲパルスを放射する前に処理済みのＲＡＤＡＲ信号を提供するために未加工のＲＡＤＡＲデータを処理する（たとえば、４Ｄ高速フーリエ変換を使用して）ために使用され得る。他の実例において、ＰＶＡは、たとえば、飛行データの未加工の時間を処理して飛行データの処理済み時間を提供することにより、飛行深度処理の時間に使用される。
【0200】
ＤＬＡは、たとえば、各物体検出の信頼性の測定値を出力するニューラル・ネットワークを含む、制御及び運転安全性を強化するために任意のタイプのネットワークを実行するために使用され得る。そのような信頼性値は、確率として、又は他の検出と比較した各検出の相対的「重み」を提供するものとして、解釈され得る。この信頼性値は、どの検出が誤判定検出ではなくて真陽性検出と考えられるべきであるかに関するさらなる決定をシステムが行うことを可能にする。たとえば、システムは、信頼性の閾値を設定し、真陽性検出としての閾値を超える検出のみを考慮することができる。自動非常ブレーキ（ＡＥＢ：ａｕｔｏｍａｔｉｃ ｅｍｅｒｇｅｎｃｙ ｂｒａｋｉｎｇ）システムにおいて、誤判定検出は、車両に非常ブレーキを自動で実行させることになり、これは明らかに望ましくない。したがって、最も確信のある検出のみが、ＡＥＢのトリガとして考えられるべきである。ＤＬＡは、信頼性値を回帰するニューラル・ネットワークを実行し得る。ニューラル・ネットワークは、境界ボックス次元、（たとえば、別のサブシステムから）取得されたグラウンド・プレーン推定、ニューラル・ネットワーク及び／又は他のセンサ（たとえば、ＬＩＤＡＲセンサ１２６４又はＲＡＤＡＲセンサ１２６０）から取得された物体の車両１２００方位、距離、３Ｄ位置推定と相関する慣性計測装置（ＩＭＵ：ｉｎｅｒｔｉａｌ ｍｅａｓｕｒｅｍｅｎｔ ｕｎｉｔ）センサ１２６６出力、その他など、少なくともいくつかのサブセットのパラメータをその入力として受け取ることができる。
【0201】
ＳｏＣ１２０４は、データ・ストア１２１６（たとえば、メモリ）を含み得る。データ・ストア１２１６は、ＳｏＣ１２０４のオンチップ・メモリでもよく、ＧＰＵ及び／又はＤＬＡで実行されることになるニューラル・ネットワークを記憶することができる。いくつかの実例では、データ・ストア１２１６は、冗長性及び安全性のためにニューラル・ネットワークの複数のインスタンスを記憶するのに十分な大きさの容量を有し得る。データ・ストア１２１６は、Ｌ２又はＬ３キャッシュ１２１２を含み得る。データ・ストア１２１６の参照は、本明細書に記載のような、ＰＶＡ、ＤＬＡ、及び／又は他の加速装置１２１４に関連するメモリの参照を含み得る。
【0202】
ＳｏＣ１２０４は、１つ又は複数のプロセッサ１２１０（たとえば、組み込まれたプロセッサ）を含み得る。プロセッサ１２１０は、ブート電力及び管理能力及び関連するセキュリティ施行を処理するための専用のプロセッサ及びサブシステムでもよいブート及び電力管理プロセッサを含み得る。ブート及び電力管理プロセッサは、ＳｏＣ１２０４ブート・シーケンスの一部でもよく、実行時間電力管理サービスを提供することができる。ブート電力及び管理プロセッサは、クロック及び電圧プログラミング、システム低電力状態移行の支援、ＳｏＣ１２０４熱及び温度センサの管理、及び／又はＳｏＣ１２０４電力状態の管理を提供することができる。各温度センサは、その出力頻度が温度に比例するリング発振器として実装されてもよく、ＳｏＣ１２０４は、リング発振器を使用してＣＰＵ１２０６、ＧＰＵ１２０８、及び／又は加速装置１２１４の温度を検出することができる。温度が、閾値を超えたと判定された場合、ブート及び電力管理プロセッサは、温度障害ルーティンに入り、ＳｏＣ１２０４をより低い電力状態に置く及び／又は車両１２００をショーファーの安全停止モードにする（たとえば、車両１２００を安全停止させる）ことができる。
【0203】
プロセッサ１２１０は、オーディオ処理エンジンの機能を果たし得る１セットの組み込まれたプロセッサをさらに含み得る。オーディオ処理エンジンは、複数のインターフェースを介するマルチチャネル・オーディオの完全なハードウェア・サポートとオーディオＩ／Ｏインターフェースの広く柔軟な範囲とを可能にするオーディオ・サブシステムでもよい。いくつかの実例では、オーディオ処理エンジンは、専用のＲＡＭを有するデジタル信号プロセッサを有する専用のプロセッサ・コアである。
【0204】
プロセッサ１２１０は、低電力センサ管理及びウェイク使用事例をサポートするための必要なハードウェア特徴を提供することができる常時オンのプロセッサ・エンジンをさらに含み得る。常時オンのプロセッサ・エンジンは、プロセッサ・コア、しっかりと結合されたＲＡＭ、支援周辺装置（たとえば、タイマ及び割り込みコントローラ）、様々なＩ／Ｏコントローラ周辺装置、及びルーティング論理を含み得る。
【0205】
プロセッサ１２１０は、自動車のアプリケーションの安全性管理を処理するために専用のプロセッサ・サブシステムを含む安全性クラスタ・エンジンをさらに含み得る。安全性クラスタ・エンジンは、２個以上のプロセッサ・コア、しっかりと結合されたＲＡＭ、サポート周辺装置（たとえば、タイマ、割り込みコントローラなど）、及び／又はルーティング論理を含み得る。安全性モードにおいて、２個以上のコアは、ロックステップ・モードにおいて動作し、それらの動作の間の何らかの差を検出するための比較論理を有する単一のコアとして機能することができる。
【0206】
プロセッサ１２１０は、リアルタイム・カメラ管理を処理するための専用のプロセッサ・サブシステムを含み得るリアルタイム・カメラ・エンジンをさらに含み得る。
【0207】
プロセッサ１２１０は、カメラ処理パイプラインの一部であるハードウェア・エンジンである画像信号プロセッサを含み得る高ダイナミック・レンジ信号プロセッサをさらに含み得る。
【0208】
プロセッサ１２１０は、プレイヤ・ウインドウのための最終的画像を生み出すためにビデオ再生アプリケーションによって必要とされるビデオ処理後機能を実装する処理ブロック（たとえば、マイクロプロセッサに実装された）でもよいビデオ画像合成器を含み得る。ビデオ画像合成器は、ワイドビュー・カメラ１２７０で、サラウンド・カメラ１２７４で、及び／又はキャビン内監視カメラ・センサでレンズ歪み補正を実行することができる。キャビン内監視カメラ・センサは好ましくは、キャビン内イベントを識別し、適切に応答するように構成された、高度ＳｏＣの別のインスタンス上で実行するニューラル・ネットワークによって監視される。キャビン内システムは、セルラ・サービスをアクティブにする及び電話をかける、電子メールを書き取らせる、車両の目的地を変更する、車両のインフォテインメント・システム及び設定をアクティブにする又は変更する、或いは音声起動型ウェブ・サーフィンを提供するために、読唇術を実行することができる。ある特定の機能は、自律モードで動作しているときにのみ運転者に利用可能であり、そうでない場合には無効にされる。
【0209】
ビデオ画像合成器は、空間的ノイズ低減及び時間的ノイズ低減の両方のための強化された時間的ノイズ低減を含み得る。たとえば、動きがビデオ内で生じた場合、ノイズ低減は、隣接するフレームによって提供される情報の重みを減らし、空間的情報に適切に重みを加える。画像又は画像の一部が動きを含まない場合、ビデオ画像合成器によって実行される時間的ノイズ低減は、前の画像からの情報を使用して現在の画像におけるノイズを減らすことができる。
【0210】
ビデオ画像合成器はまた、入力ステレオ・レンズ・フレーム上でステレオ・レクティフィケーションを実行するように構成され得る。ビデオ画像合成器はさらに、オペレーティング・システム・デスクトップが使用中であるときにユーザ・インターフェース合成のために使用することができ、ＧＰＵ１２０８は、新しい表面を連続してレンダリングために必要とされない。ＧＰＵ１２０８の電源が入れられ、３Ｄレンダリングをアクティブに実行しているときでも、ビデオ画像合成器は、ＧＰＵ１２０８をオフロードしてパフォーマンス及び反応性を向上させるために使用され得る。
【0211】
ＳｏＣ１２０４は、カメラからビデオ及び入力を受信するためのモバイル・インダストリ・プロセッサ・インターフェース（ＭＩＰＩ：ｍｏｂｉｌｅ ｉｎｄｕｓｔｒｙ ｐｒｏｃｅｓｓｏｒ ｉｎｔｅｒｆａｃｅ）カメラ・シリアル・インターフェース、高速インターフェース、及び／又は、カメラ及び関連画素入力機能のために使用され得るビデオ入力ブロックをさらに含み得る。ＳｏＣ１２０４は、ソフトウェアによって制御され得る、及び特定の役割にコミットされていないＩ／Ｏ信号を受信するために使用され得る、入力／出力コントローラをさらに含み得る。
【0212】
ＳｏＣ１２０４は、周辺装置、オーディオ・コーデック、電力管理、及び／又は他のデバイスとの通信を可能にするために、広範囲の周辺インターフェースをさらに含み得る。ＳｏＣ１２０４は、（たとえば、ギガビット・マルチメディア・シリアル・リンク及びイーサネット（登録商標）を介して接続された）カメラからのデータ、センサ（たとえば、イーサネット（登録商標）を介して接続され得るＬＩＤＡＲセンサ１２６４、ＲＡＤＡＲセンサ１２６０など）、バス１２０２からのデータ（たとえば、車両１２００のスピード、ハンドル位置など）、（たとえば、イーサネット（登録商標）又はＣＡＮバスを介して接続された）ＧＮＳＳセンサ１２５８からのデータを処理するために使用され得る。ＳｏＣ１２０４は、独自のＤＭＡエンジンを含み得る及びルーティン・データ管理タスクからＣＰＵ１２０６を解放するために使用され得る専用の高性能大容量記憶コントローラをさらに含み得る。
【0213】
ＳｏＣ１２０４は、自動化レベル３～５に広がる柔軟なアーキテクチャを有する終端間プラットフォームでもよく、それによって、多様性及び冗長性のためにコンピュータ・ビジョン及びＡＤＡＳ技法を活用し、効率的に使用し、深層学習ツールとともに、柔軟な、信頼できる運転ソフトウェア・スタックのためのプラットフォームを提供する、総合的機能的安全性アーキテクチャを提供する。ＳｏＣ１２０４は、従来のシステムよりも高速で、信頼でき、さらにエネルギ効率がよく、空間効率がよくなり得る。たとえば、加速装置１２１４が、ＣＰＵ１２０６と結合されるとき、ＧＰＵ１２０８、及びデータ・ストア１２１６は、レベル３～５の自律型車両のための高速で効率的なプラットフォームを提供することができる。
【0214】
したがって、本技術は、従来のシステムによって達成することができない能力及び機能性をもたらす。たとえば、コンピュータ・ビジョン・アルゴリズムは、多種多様な視覚的データにわたり多種多様な処理アルゴリズムを実行するために、Ｃプログラミング言語などの高レベルのプログラミング言語を使用して構成され得る、ＣＰＵで実行され得る。しかしながら、ＣＰＵは、しばしば、たとえば、実行時間及び電力消費に関連するものなど、多数のコンピュータ・ビジョン・アプリケーションの性能要件を満たすことができない。具体的には、多数のＣＰＵは、車両内ＡＤＡＳアプリケーションの要件及び実際のレベル３～５の自律型車両の要件である、リアルタイムでの複合物体検出アルゴリズムを実行することができない。
【0215】
従来のシステムとは対照的に、ＣＰＵ複合体、ＧＰＵ複合体、及びハードウェア加速クラスタを提供することによって、本明細書に記載の技術は、複数のニューラル・ネットワークが同時に及び／又は連続して実行されることと、レベル３～５の自律運転機能を可能にするために結果が結合されることとを可能にする。たとえば、ＤＬＡ又はｄＧＰＵ（たとえば、ＧＰＵ１２２０）で実行するＣＮＮは、ニューラル・ネットワークが具体的にトレーニングされていない標識を含む、交通標識をスーパーコンピュータが読み取る及び理解することを可能にする、テキスト及び単語認識を含み得る。ＤＬＡは、標識の意味論的理解を識別、解釈、及び提供することと、ＣＰＵ複合体で実行する進路計画立案モジュールに意味論的理解を渡すこととを行うことができる、ニューラル・ネットワークをさらに含み得る。
【0216】
別の実例として、複数のニューラル・ネットワークは、レベル３、４、又は５の運転に必要とされるように、同時に実行され得る。たとえば、電光とともに、「注意：点滅光は、凍った状態を示す」から成る警告標識は、いくつかのニューラル・ネットワークによって独立して又は集合的に解釈され得る。標識自体は、第１の配備されたニューラル・ネットワーク（たとえば、トレーニングされてあるニューラル・ネットワーク）によって交通標識として識別され得、テキスト「点滅光は、凍った状態を示す」は、点滅光が検出されるときには凍った状態が存在することを車両の進路計画立案ソフトウェア（好ましくはＣＰＵ複合体上で実行する）に知らせる、第２の配備されたニューラル・ネットワークによって解釈され得る。点滅光は、点滅光の存在（又は無いこと）を車両の進路計画立案ソフトウェアに知らせ、複数のフレームを介して第３の配備されたニューラル・ネットワークを動作させることによって識別され得る。すべての３個のニューラル・ネットワークは、ＤＬＡ内及び／又はＧＰＵ１２０８上などで、同時に実行することができる。
【0217】
いくつかの実例では、顔認識及び車両所有者識別のためのＣＮＮは、カメラ・センサからのデータを使用して車両１２００の正規の運転者及び／又は所有者の存在を識別することができる。常時オンのセンサ処理エンジンは、所有者が運転席側のドアに近づくときに車両を解錠する及び明かりをつけるために、並びに、セキュリティ・モードにおいて、所有者が車両を離れるときに車両の動作を停止させるために、使用され得る。このようにして、ＳｏＣ１２０４は、盗難及び／又は車の乗っ取りに対するセキュリティをもたらす。
【0218】
別の実例では、緊急車両検出及び識別のためのＣＮＮは、マイクロフォン１２９６からのデータを使用して緊急車両サイレンを検出及び識別することができる。一般分類子を使用してサイレンを検出する及び特徴を手動で抽出する従来のシステムとは対照的に、ＳｏＣ１２０４は、環境の及び都市の音の分類、並びに視覚的データの分類のためにＣＮＮを使用する。好ましい一実施例では、ＤＬＡ上で実行するＣＮＮは、（たとえば、ドップラー効果を使用することによって）緊急車両の相対的終速度を識別するようにトレーニングされる。ＣＮＮはまた、ＧＮＳＳセンサ１２５８によって識別されるように、車両が稼働しているローカル・エリアに特有の緊急車両を識別するようにトレーニングされ得る。それ故に、たとえば、欧州で稼働しているとき、ＣＮＮは、欧州のサイレンを検出しようとすることになり、そして、米国にあるとき、ＣＮＮは、北米のサイレンのみを識別しようとすることになる。緊急車両が検出された後は、制御プログラムが、緊急車両が通過するまで、超音波センサ１２６２の支援を受けて、車両を減速する、道の端に停止させる、車両を駐車する、及び／又は車両をアイドリングさせる、緊急車両安全性ルーティンを実行するために使用され得る。
【0219】
車両は、高速相互接続（たとえば、ＰＣＩｅ）を介してＳｏＣ１２０４に連結され得るＣＰＵ１２１８（たとえば、個別のＣＰＵ、又はｄＣＰＵ）を含み得る。ＣＰＵ１２１８は、たとえば、Ｘ８６プロセッサを含み得る。ＣＰＵ１２１８は、たとえば、ＡＤＡＳセンサとＳｏＣ１２０４との間の潜在的に不整合の結果を調停すること、及び／又はコントローラ１２３６及び／又はインフォテインメントＳｏＣ１２３０の状況及び調子を監視することを含む、様々な機能のいずれかを実行するために使用され得る。
【0220】
車両１２００は、高速相互接続（たとえば、ＮＶＩＤＩＡのＮＶＬＩＮＫ）を介してＳｏＣ１２０４に連結され得るＧＰＵ１２２０（たとえば、個別のＧＰＵ、又はｄＧＰＵ）を含み得る。ＧＰＵ１２２０は、冗長及び／又は異なるニューラル・ネットワークを実行することなどによって、付加的人工知能機能をもたらすことができ、車両１２００のセンサからの入力（たとえば、センサ・データ）に基づいてニューラル・ネットワークをトレーニング及び／又は更新するために使用され得る。
【0221】
車両１２００は、１つ又は複数のワイヤレス・アンテナ１２２６（たとえば、セルラ・アンテナ、ブルートゥース（登録商標）・アンテナなど、異なる通信プロトコルのための１つ又は複数のワイヤレス・アンテナ）を含み得るネットワーク・インターフェース１２２４をさらに含み得る。ネットワーク・インターフェース１２２４は、インターネットを介するクラウドとの（たとえば、サーバ１２７８及び／又は他のネットワーク・デバイスとの）、他の車両との、及び／又は計算デバイス（たとえば、乗客のクライアント・デバイス）とのワイヤレス接続を使用可能にするために使用され得る。他の車両と通信するために、直接リンクが２個の車両の間に確立され得る、及び／又は、間接リンクが（たとえば、ネットワークを通じて及びインターネットを介して）確立され得る。直接リンクは、車両対車両通信リンクを使用し、提供され得る。車両対車両通信リンクは、車両１２００に近接する車両（たとえば、車両１２００の前の、横の、及び／又は後ろの車両）に関する車両１２００情報を提供することができる。この機能は、車両１２００の共同適応クルーズ制御機能の一部でもよい。
【0222】
ネットワーク・インターフェース１２２４は、変調及び復調機能を提供する及びコントローラ１２３６がワイヤレス・ネットワークを介して通信することを可能にする、ＳｏＣを含み得る。ネットワーク・インターフェース１２２４は、ベースバンドから無線周波数へのアップコンバージョン、及び無線周波数からベースバンドへのダウンコンバージョンのための無線周波数フロントエンドを含み得る。周波数コンバージョンは、よく知られているプロセスを通して実行することができ、及び／又はスーパーヘテロダイン・プロセスを用いて実行することができる。いくつかの実例では、無線周波数フロントエンド機能は、別個のチップによって提供され得る。ネットワーク・インターフェースは、ＬＴＥ、ＷＣＤＭＡ（登録商標）、ＵＭＴＳ、ＧＳＭ、ＣＤＭＡ２０００、ブルートゥース（登録商標）、ブルートゥース（登録商標）ＬＥ、Ｗｉ－Ｆｉ、Ｚ－Ｗａｖｅ、ＺｉｇＢｅｅ、ＬｏＲａＷＡＮ、及び／又は他のワイヤレス・プロトコルを介して通信するためのワイヤレス機能を含み得る。
【0223】
車両１２００は、チップ外の（たとえば、ＳｏＣ１２０４外の）ストレージを含み得るデータ・ストア１２２８をさらに含み得る。データ・ストア１２２８は、ＲＡＭ、ＳＲＡＭ、ＤＲＡＭ、ＶＲＡＭ、フラッシュ、ハードディスク、及び／又は、少なくとも１ビットのデータを記憶することができる他の構成要素及び／又はデバイスを含む、１つ又は複数の記憶素子を含み得る。
【0224】
車両１２００は、マッピング、知覚、占有グリッド生成、及び／又は進路計画策定機能を支援するためのＧＮＳＳセンサ１２５８（たとえば、ＧＰＳ及び／又は支援されたＧＰＳセンサ）をさらに含み得る。たとえば、シリアル（ＲＳ－２３２）ブリッジへのイーサネット（登録商標）を有するＵＳＢコネクタを使用するＧＰＳを含むが、これに限定されない、任意の数のＧＮＳＳセンサ１２５８が、使用され得る。
【0225】
車両１２００は、ＲＡＤＡＲセンサ１２６０をさらに含み得る。ＲＡＤＡＲセンサ１２６０は、暗闇及び／又は厳しい気象条件においても、長距離車両検出のために車両１２００によって使用され得る。ＲＡＤＡＲ機能安全性レベルは、ＡＳＩＬ Ｂでもよい。一部の実例では、ＲＡＤＡＲセンサ１２６０は、未加工のデータにアクセスするためのイーサネット（登録商標）へのアクセスを用いて、制御のために及び物体追跡データにアクセスするために（たとえば、ＲＡＤＡＲセンサ１２６０によって生成されたデータを送信するために）ＣＡＮ及び／又はバス１２０２を使用することができる。多種多様なＲＡＤＡＲセンサ・タイプが、使用され得る。たとえば、そして制限なしに、ＲＡＤＡＲセンサ１２６０は、前部、後部、及び側部ＲＡＤＡＲ使用に適し得る。一部の実例では、パルス・ドップラーＲＡＤＡＲセンサが使用される。
【0226】
ＲＡＤＡＲセンサ１２６０は、狭い視野を有する長距離、広い視野を有する短距離、短距離側部カバレッジなど、異なる構成を含み得る。いくつかの実例では、長距離ＲＡＤＡＲは、適応クルーズ制御機能のために使用され得る。長距離ＲＡＤＡＲシステムは、２５０ｍの範囲内など、２個以上の独立したスキャンによって実現される広い視野を提供することができる。ＲＡＤＡＲセンサ１２６０は、静的物体と動く物体との区別を助けることができ、緊急ブレーキ・アシスト及び前方衝突警報のためのＡＤＡＳシステムによって使用され得る。長距離ＲＡＤＡＲセンサは、複数の（たとえば、６つ以上の）固定ＲＡＤＡＲアンテナと高速ＣＡＮ及びＦｌｅｘＲａｙインターフェースとを有するモノスタティック・マルチモーダルＲＡＤＡＲを含み得る。６つのアンテナを有する一実例では、中央の４個のアンテナは、隣接レーン内の交通からの干渉を最小限にして高速で車両１２００の周囲を記録するように設計された、集束ビーム・パターンを作成し得る。他の２個のアンテナは、視野を広げることができ、車両１２００のレーンに入る又はこれを去る車両を迅速に検出することを可能にする。
【0227】
一実例として、中距離ＲＡＤＡＲシステムは、１２６０ｍ（前）又は８０ｍ（後）までの範囲、及び４２度（前）又は１２５０度（後）までの視野を含み得る。短距離ＲＡＤＡＲシステムは、後部バンパの両端に設置されるように設計されたＲＡＤＡＲセンサを含み得るが、これに限定されない。後部バンパの両端に設置されるとき、そのようなＲＡＤＡＲセンサ・システムは、車両の後ろ及び隣の死角を常に監視する２個のビームを作成することができる。
【0228】
短距離ＲＡＤＡＲシステムは、死角検出及び／又はレーン変更アシストのためにＡＤＡＳシステムにおいて使用され得る。
【0229】
車両１２００は、超音波センサ１２６２をさらに含み得る。車両１２００の前部、後部、及び／又は側部に位置付けられ得る、超音波センサ１２６２は、駐車アシストのために及び／又は占有グリッドの作成及び更新のために使用され得る。多種多様な超音波センサ１２６２が使用され得、異なる超音波センサ１２６２が、異なる範囲の検出（たとえば、２．５ｍ、４ｍ）のために使用され得る。超音波センサ１２６２は、ＡＳＩＬ Ｂの機能的安全性レベルにおいて動作することができる。
【0230】
車両１２００はＬＩＤＡＲセンサ１２６４を含み得る。ＬＩＤＡＲセンサ１２６４は、物体及び歩行者検出、緊急ブレーキ、衝突回避、及び／又は他の機能のために使用され得る。ＬＩＤＡＲセンサ１２６４は、機能的安全性レベルＡＳＩＬ Ｂでもよい。いくつかの実例では、車両１２００は、（たとえば、ギガビット・イーサネット（登録商標）・スイッチにデータを提供するために）イーサネット（登録商標）を使用することができる複数の（たとえば、２個、４個、６個などの）ＬＩＤＡＲセンサ１２６４を含み得る。
【0231】
いくつかの実例では、ＬＩＤＡＲセンサ１２６４は、物体及び３６０度視野のそれらの距離のリストを提供する能力を有し得る。市販のＬＩＤＡＲセンサ１２６４は、たとえば、２ｃｍ～３ｃｍの精度を有し、１００Ｍｂｐｓイーサネット（登録商標）接続のサポートを有して、約１００ｍの広告された範囲を有し得る。いくつかの実例では、１つ又は複数の非突出したＬＩＤＡＲセンサ１２６４が、使用され得る。そのような実例では、ＬＩＤＡＲセンサ１２６４は、車両１２００の前部、後部、側部、及び／又は角に組み込まれ得る小さいデバイスとして実装され得る。そのような実例では、ＬＩＤＡＲセンサ１２６４は、低反射物体についても２００ｍの範囲を有し、１２０度水平及び３５度垂直視野まで提供することができる。前部に取り付けられたＬＩＤＡＲセンサ１２６４は、４５度と１３５度との間の水平視野向けに構成され得る。
【0232】
いくつかの実例では、３ＤフラッシュＬＩＤＡＲなどのＬＩＤＡＲ技術もまた使用され得る。３ＤフラッシュＬＩＤＡＲは、約２００ｍまで車両の周囲を照らすために、送信元としてレーザーのフラッシュを使用する。フラッシュＬＩＤＡＲユニットは、車両から物体までの範囲に順番に対応する、レーザー・パルス走行時間及び各画素上の反射光を記録する、レセプタを含む。フラッシュＬＩＤＡＲは、周囲の高精度の及び歪みのない画像があらゆるレーザー・フラッシュで生成されることを可能にし得る。いくつかの実例では、４個のフラッシュＬＩＤＡＲセンサが、車両１２００の各側面に１つずつ、配備され得る。利用可能な３ＤフラッシュＬＩＤＡＲシステムは、送風機以外に動く部分を有さないソリッドステート３Ｄステアリング・アレイＬＩＤＡＲカメラ（たとえば、非スキャン型ＬＩＤＡＲデバイス）を含む。フラッシュＬＩＤＡＲデバイスは、１フレームにつき５ナノ秒クラスＩ（目に安全な）レーザー・パルスを使用することができ、３Ｄ範囲点群及び共記載された強度データの形で反射レーザー光をキャプチャし得る。フラッシュＬＩＤＡＲを使用することによって、また、フラッシュＬＩＤＡＲは、動く部分を有さないソリッドステート・デバイスであるので、ＬＩＤＡＲセンサ１２６４は、モーション・ブラー、振動、及び／又は衝撃の影響を受けにくくなり得る。
【0233】
車両は、ＩＭＵセンサ１２６６をさらに含み得る。一部の実例では、ＩＭＵセンサ１２６６は、車両１２００の後部車軸の中央に位置付けられ得る。ＩＭＵセンサ１２６６は、たとえば、加速度計、磁力計、ジャイロスコープ、磁気コンパス、及び／又は他のセンサ・タイプを含み得るが、これらに限定されない。いくつかの実例では、６軸アプリケーションなどにおいて、ＩＭＵセンサ１２６６は、加速度計及びジャイロスコープを含み得るが、９軸アプリケーションにおいて、ＩＭＵセンサ１２６６は、加速度計、ジャイロスコープ、及び磁力計を含み得る。
【0234】
一部の実施例では、ＩＭＵセンサ１２６６は、マイクロ電気機械システム（ＭＥＭＳ：ｍｉｃｒｏ－ｅｌｅｃｔｒｏ－ｍｅｃｈａｎｉｃａｌ ｓｙｓｔｅｍ）慣性センサ、高感度ＧＰＳレシーバ、及び高度カルマン・フィルタリング・アルゴリズムを結合して位置、ベロシティ、及び姿勢の推定値を提供するミニチュア、高性能ＧＰＳ支援型慣性航行システム（ＧＰＳ／ＩＮＳ：ＧＰＳ－Ａｉｄｅｄ Ｉｎｅｒｔｉａｌ Ｎａｖｉｇａｔｉｏｎ Ｓｙｓｔｅｍ）として実装され得る。そのようなものとして、一部の実例では、ＩＭＵセンサ１２６６は、ＧＰＳからＩＭＵセンサ１２６６までのベロシティの変化を直接観測すること及び関連付けることによって、磁気センサからの入力を必要とせずに進行方向を車両１２００が推定することを可能にし得る。いくつかの実例では、ＩＭＵセンサ１２６６及びＧＮＳＳセンサ１２５８は、単一の統合されたユニットにおいて結合され得る。
【0235】
車両は、車両１２００内及び／又は周囲に置かれたマイクロフォン１２９６を含み得る。マイクロフォン１２９６は、中でも、緊急車両検出及び識別のために使用され得る。
【0236】
車両は、ステレオ・カメラ１２６８、ワイドビュー・カメラ１２７０、赤外線カメラ１２７２、サラウンド・カメラ１２７４、長距離及び／又は中距離カメラ１２９８、及び／又は他のカメラ・タイプを含む、任意の数のカメラ・タイプをさらに含み得る。カメラは、車両１２００の全外面の周りの画像データをキャプチャするために使用され得る。使用されるカメラのタイプは、車両１２００の実施例及び要件に応じて決まり、任意の組合せのカメラ・タイプが、車両１２００の周りの必要なカバレッジを実現するために使用され得る。加えて、カメラの数は、実施例に応じて異なり得る。たとえば、車両は、６個のカメラ、７個のカメラ、１０個のカメラ、１２個のカメラ、及び／又は別の数のカメラを含み得る。カメラは、一実例として、ギガビット・マルチメディア・シリアル・リンク（ＧＭＳＬ：Ｇｉｇａｂｉｔ Ｍｕｌｔｉｍｅｄｉａ Ｓｅｒｉａｌ Ｌｉｎｋ）及び／又はギガビット・イーサネット（登録商標）をサポートし得るが、これに限定されない。それぞれのカメラは、図１２及び図１３に関連して本明細書においてさらに詳しく説明される。
【0237】
車両１２００は、振動センサ１２４２をさらに含み得る。振動センサ１２４２は、車軸など、車両の構成要素の振動を測定することができる。たとえば、振動の変化は、道路の表面の変化を示し得る。別の実例では、２個以上の振動センサ１２４２が使用されるとき、振動の差は、道路表面の摩擦又は滑りを判定するために使用され得る（たとえば、振動の差が電力駆動車軸と自由回転車軸との間であるとき）。
【0238】
車両１２００は、ＡＤＡＳシステム１２３８を含み得る。一部の実例では、ＡＤＡＳシステム１２３８は、ＳｏＣを含み得る。ＡＤＡＳシステム１２３８は、自律／適応／自動クルーズ制御（ＡＣＣ：ａｕｔｏｎｏｍｏｕｓ／ａｄａｐｔｉｖｅ／ａｕｔｏｍａｔｉｃ ｃｒｕｉｓｅ ｃｏｎｔｒｏｌ）、共同適応クルーズ制御（ＣＡＣＣ：ｃｏｏｐｅｒａｔｉｖｅ ａｄａｐｔｉｖｅ ｃｒｕｉｓｅ ｃｏｎｔｒｏｌ）、前方衝突警報（ＦＣＷ：ｆｏｒｗａｒｄ ｃｒａｓｈ ｗａｒｎｉｎｇ）、自動緊急ブレーキ（ＡＥＢ：ａｕｔｏｍａｔｉｃ ｅｍｅｒｇｅｎｃｙ ｂｒａｋｉｎｇ）、車線逸脱警報（ＬＤＷ：ｌａｎｅ ｄｅｐａｒｔｕｒｅ ｗａｒｎｉｎｇ）、レーン・キープ・アシスト（ＬＫＡ：ｌａｎｅ ｋｅｅｐ ａｓｓｉｓｔ）、死角警報（ＢＳＷ：ｂｌｉｎｄ ｓｐｏｔ ｗａｒｎｉｎｇ）、後部交差交通警報（ＲＣＴＷ：ｒｅａｒ ｃｒｏｓｓ－ｔｒａｆｆｉｃ ｗａｒｎｉｎｇ）、衝突警報システム（ＣＷＳ：ｃｏｌｌｉｓｉｏｎ ｗａｒｎｉｎｇ ｓｙｓｔｅｍ）、レーン・センタリング（ＬＣ：ｌａｎｅ ｃｅｎｔｅｒｉｎｇ）、及び／又は他の特徴及び機能を含み得る。
【0239】
ＡＣＣシステムは、ＲＡＤＡＲセンサ１２６０、ＬＩＤＡＲセンサ１２６４、及び／又はカメラを使用し得る。ＡＣＣシステムは、縦ＡＣＣ及び／又は横ＡＣＣを含み得る。縦ＡＣＣは、車両１２００の直ぐ前の車両までの距離を監視及び制御し、前方の車両からの安全距離を維持するために車両速度を自動的に調整する。横ＡＣＣは、距離の保持を実行し、必要なときにレーンを変更するように車両１２００にアドバイスする。横ＡＣＣは、ＬＣ及びＣＷＳなどの他のＡＤＡＳアプリケーションに関連する。
【0240】
ＣＡＣＣは、ワイヤレス・リンクを介して他の車両からネットワーク・インターフェース１２２４及び／又はワイヤレス・アンテナ１２２６を介して、或いは間接的にネットワーク接続を介して（たとえば、インターネットを介して）、受信することができる、他の車両からの情報を使用する。直接リンクは、車両対車両（Ｖ２Ｖ：ｖｅｈｉｃｌｅ－ｔｏ－ｖｅｈｉｃｌｅ）通信リンクによって提供され得、一方、間接リンクは、インフラストラクチャ対車両（Ｉ２Ｖ：ｉｎｆｒａｓｔｒｕｃｔｕｒｅ－ｔｏ－ｖｅｈｉｃｌｅ）通信リンクでもよい。一般に、Ｖ２Ｖ通信概念は、直前の車両（たとえば、車両１２００と同じレーン内にある、車両１２００の直ぐ前の車両）に関する情報を提供し、一方、Ｉ２Ｖ通信概念は、さらに前の交通に関する情報を提供する。ＣＡＣＣシステムは、Ｉ２Ｖ情報ソースとＶ２Ｖ情報ソースとのいずれか又は両方を含み得る。車両１２００の前方の車両の情報を所与として、ＣＡＣＣは、より高信頼になり得、ＣＡＣＣは、交通の流れをよりスムーズにし、道路の渋滞を減らす可能性を有する。
【0241】
運転者が修正行動を取ることができるように、ＦＣＷシステムは、危険を運転者に警告するように設計される。ＦＣＷシステムは、ディスプレイ、スピーカ、及び／又は振動部品など、運転者フィードバックに電気的に連結された、専用のプロセッサ、ＤＳＰ、ＦＰＧＡ、及び／又はＡＳＩＣに連結された、前向きのカメラ及び／又はＲＡＤＡＲセンサ１２６０を使用する。ＦＣＷシステムは、音響、視覚的警報、振動及び／又はクイック・ブレーキ・パルスなどの形で、警報を提供することができる。
【0242】
ＡＥＢシステムは、別の車両又は他の物体との差し迫った前方衝突を検出し、運転者が指定された時間又は距離パラメータ内に修正行動を取らない場合に、ブレーキを自動的に適用することができる。ＡＥＢシステムは、専用のプロセッサ、ＤＳＰ、ＦＰＧＡ、及び／又はＡＳＩＣに連結された、前向きのカメラ及び／又はＲＡＤＡＲセンサ１２６０を使用することができる。ＡＥＢシステムが危険を検出するとき、ＡＥＢシステムは通常は、先ず、衝突を回避するための修正行動を取るように運転者に警告し、運転者が修正行動を取らない場合、ＡＥＢシステムは、予測される衝突の影響を防ぐ、又は少なくとも軽減するための努力の一環としてブレーキを自動的に適用することができる。ＡＥＢシステムは、ダイナミック・ブレーキ・サポート及び／又は衝突切迫ブレーキなどの技法を含み得る。
【0243】
ＬＤＷシステムは、ハンドル又はシートの振動など、視覚的、可聴式、及び／又は触覚的警報を提供して、車両１２００が車線区分線を越えたときに運転者に警告する。ＬＤＷシステムは、運転者が、方向指示器を起動することによって、意図的な車線逸脱を指示するときには、起動しない。ＬＤＷシステムは、ディスプレイ、スピーカ、及び／又は振動部品など、運転者フィードバックに電気的に連結された、専用のプロセッサ、ＤＳＰ、ＦＰＧＡ、及び／又はＡＳＩＣに連結された、前側を向いたカメラを使用することができる。
【0244】
ＬＫＡシステムは、ＬＤＷシステムの変更形態である。ＬＫＡシステムは、車両１２００が車線をはみ出し始めた場合に車両１２００を修正するためにステアリング入力又はブレーキを提供する。
【0245】
ＢＳＷシステムは、自動車の死角において車両の運転者に検出及び警告する。ＢＳＷシステムは、合流又はレーンの変更が安全ではないことを指示するために視覚的、可聴式、及び／又は触覚的警告を提供することができる。システムは、運転者が方向指示器を使用するとき、付加的警報を提供し得る。ＢＳＷシステムは、運転者フィードバック、たとえば、ディスプレイ、スピーカ、及び／又は振動部品、に電気的に連結された、専用プロセッサ、ＤＳＰ、ＦＰＧＡ、及び／又はＡＳＩＣに連結された、後ろ側を向いたカメラ及び／又はＲＡＤＡＲセンサ１２６０を使用し得る。
【0246】
ＲＣＴＷシステムは、車両１２００がバックしているときにリアカメラの範囲外で物体が検出されると視覚的、可聴式、及び／又は触覚的通知を提供することができる。いくつかのＲＣＴＷシステムは、衝突を回避するために車両ブレーキが適用されることを確実にするために、ＡＥＢを含む。ＲＣＴＷシステムは、運転者フィードバック、たとえば、ディスプレイ、スピーカ、及び／又は振動部品、に電気的に連結された、専用プロセッサ、ＤＳＰ、ＦＰＧＡ、及び／又はＡＳＩＣに連結された、１つ又は複数の後ろを向いたＲＡＤＡＲセンサ１２６０を使用することができる。
【0247】
従来のＡＤＡＳシステムは、運転者に警告し、安全状態が本当に存在するかどうかを運転者が判定し、それに応じて行動することを可能にするので、従来のＡＤＡＳシステムは、通常は壊滅的ではないが、運転者を悩ませている及び気を散らせていることがある誤判定結果を生み出す傾向にあることがあった。しかしながら、自律型車両１２００では、結果が矛盾する場合には、車両１２００自体が、１次的コンピュータ又は２次的コンピュータ（たとえば、第１のコントローラ１２３６又は第２のコントローラ１２３６）からの結果を聞き入れるかどうかを決定しなければならない。たとえば、一部の実施例では、ＡＤＡＳシステム１２３８は、知覚情報をバックアップ・コンピュータ合理性モジュールに提供するためのバックアップ及び／又は２次的コンピュータでもよい。バックアップ・コンピュータ合理性モニタは、ハードウェア構成要素で冗長な多様なソフトウェアを実行して、知覚及び動的運転タスクにおいて障害を検出することができる。ＡＤＡＳシステム１２３８からの出力は、監督ＭＣＵに提供され得る。１次的コンピュータ及び２次的コンピュータからの出力が矛盾する場合、監督ＭＣＵは、安全な動作を確実にするためにその矛盾をどのように調整するかを決定する必要がある。
【0248】
いくつかの実例では、１次的コンピュータは、選択された結果における１次的コンピュータの信頼性を指示する、信頼性スコアを監督ＭＣＵに提供するように構成され得る。信頼性スコアが閾値を超えた場合、監督ＭＣＵは、２次的コンピュータが矛盾する又は不整合の結果を与えるかどうかにかかわらず、１次的コンピュータの指示に従い得る。信頼性スコアが閾値を満たさない場合、及び１次的及び２次的コンピュータが異なる結果を示す（たとえば、矛盾する）場合、監督ＭＣＵは、コンピュータの間で調停して適切な結果を決定することができる。
【0249】
監督ＭＣＵは、２次的コンピュータが誤ったアラームを提供する状態を、１次的コンピュータ及び２次的コンピュータからの出力に基づいて、判定するようにトレーニング及び構成されたニューラル・ネットワークを実行するように構成され得る。したがって、監督ＭＣＵ内のニューラル・ネットワークは、２次的コンピュータの出力が信頼され得るとき、及びそれが信頼され得ないときを学習することができる。たとえば、２次的コンピュータがＲＡＤＡＲベースのＦＣＷシステムであるとき、監督ＭＣＵ内のニューラル・ネットワークは、アラームをトリガする下水溝の鉄格子又はマンホールの蓋など、実際には危険ではない金属製の物をいつＦＣＷが識別しているかを学習することができる。同様に、２次的コンピュータがカメラベースのＬＤＷシステムであるとき、監督ＭＣＵ内のニューラル・ネットワークは、自転車に乗った人又は歩行者が存在し、車線逸脱が、実際には、最も安全な操作であるときに、ＬＤＷを無視することを学習することができる。監督ＭＣＵ上で実行中のニューラル・ネットワークを含む実施例では、監督ＭＣＵは、関連メモリを有するニューラル・ネットワークを実行するのに適したＤＬＡ又はＧＰＵのうちの少なくとも１つを含み得る。好ましい実施例において、監督ＭＣＵは、ＳｏＣ１２０４の構成要素を含み得る、及び／又はＳｏＣ１２０４の構成要素として含まれ得る。
【0250】
他の実例において、ＡＤＡＳシステム１２３８は、コンピュータ・ビジョンの従来のルールを使用するＡＤＡＳ機能を実行する２次的コンピュータを含み得る。そのようなものとして、２次的コンピュータは、古典的コンピュータ・ビジョン・ルール（ｉｆ－ｔｈｅｎ）を使用することができ、監督ＭＣＵ内のニューラル・ネットワークの存在は、信頼性、安全性及び性能を向上させることができる。たとえば、多様な実装形態及び意図的な非同一性は、特にソフトウェア（又はソフトウェア－ハードウェア・インターフェース）機能によって引き起こされる障害に対して、システム全体をよりフォールトトレラントにする。たとえば、１次的コンピュータで実行中のソフトウェア内にソフトウェア・バグ又はエラーが存在し、２次的コンピュータで実行中の同一でないソフトウェア・コードが同じ総合的結果を提供する場合、監督ＭＣＵは、総合的結果は正しく、１次的コンピュータによって使用されるソフトウェア又はハードウェア内のバグは重大なエラーを引き起こしていないというより大きな確信を有し得る。
【0251】
いくつかの実例では、ＡＤＡＳシステム１２３８の出力は、１次的コンピュータの知覚ブロック及び／又は１次的コンピュータの動的運転タスク・ブロックに供給され得る。たとえば、ＡＤＡＳシステム１２３８が、直ぐ前の物体が原因で、前方衝突警報を示した場合、知覚ブロックは、物体を識別するときに、この情報を使用することができる。他の実例において、２次的コンピュータは、本明細書に記載のように、トレーニングされ、それ故に誤判定のリスクを減らす、独自のニューラル・ネットワークを有し得る。
【0252】
車両１２００は、インフォテインメントＳｏＣ１２３０（たとえば、車両内のインフォテインメント・システム（ＩＶＩ：ｉｎ－ｖｅｈｉｃｌｅ ｉｎｆｏｔａｉｎｍｅｎｔ ｓｙｓｔｅｍ））をさらに含み得る。ＳｏＣとして図示及び記述されているが、インフォテインメント・システムは、ＳｏＣでなくてもよく、２個以上の個別の構成要素を含み得る。インフォテインメントＳｏＣ１２３０は、オーディオ（たとえば、音楽、携帯情報端末、ナビゲーション命令、ニュース、無線など）、ビデオ（たとえば、ＴＶ、映画、ストリーミングなど）、電話（たとえば、ハンズフリー通話）、ネットワーク接続（たとえば、ＬＴＥ、Ｗｉ－Ｆｉなど）、及び／又は情報サービス（たとえば、ナビゲーション・システム、後方駐車支援、無線データシステム、燃料レベル、総移動距離、ブレーキ燃料レベル、オイル・レベル、ドアを開ける／閉じる、エア・フィルタ情報などの車両関連情報）を車両１２００に提供するために使用され得るハードウェア及びソフトウェアの組合せを含み得る。たとえば、インフォテインメントＳｏＣ１２３０は、無線、ディスク・プレイヤ、ナビゲーション・システム、ビデオ・プレイヤ、ＵＳＢ及びブルートゥース（登録商標）接続、カーピュータ、車内エンターテインメント、Ｗｉ－Ｆｉ、ハンドル・オーディオ制御装置、ハンズ・フリー音声制御、ヘッドアップ・ディスプレイ（ＨＵＤ：ｈｅａｄｓ－ｕｐ ｄｉｓｐｌａｙ）、ＨＭＩディスプレイ１２３４、テレマティックス・デバイス、制御パネル（たとえば、様々な構成要素、特徴、及び／又はシステムを制御する及び／又はこれと相互に作用するための）、及び／又は他の構成要素を含み得る。インフォテインメントＳｏＣ１２３０は、ＡＤＡＳシステム１２３８からの情報、計画された車両操作などの自律運転情報、軌道、周囲環境情報（たとえば、交差点情報、車両情報、道路情報など）、及び／又は他の情報など、車両のユーザへの情報（たとえば、視覚的及び／又は可聴式の）を提供するためにさらに使用され得る。
【0253】
インフォテインメントＳｏＣ１２３０は、ＧＰＵ機能性を含み得る。インフォテインメントＳｏＣ１２３０は、バス１２０２（たとえば、ＣＡＮバス、イーサネット（登録商標）など）を介して、車両１２００の他のデバイス、システム、及び／又は構成要素と通信することができる。いくつかの実例では、インフォテインメント・システムのＧＰＵが、１次的コントローラ１２３６（たとえば、車両１２００の１次的及び／又はバックアップ・コンピュータ）が故障した場合に、いくつかのセルフドライブ機能を実行することができるように、インフォテインメントＳｏＣ１２３０は、監督ＭＣＵに連結され得る。そのような実例では、インフォテインメントＳｏＣ１２３０は、本明細書に記載のように、車両１２００をショーファーの安全停止モードにすることができる。
【0254】
車両１２００は、計器群１２３２（たとえば、デジタル・ダッシュ、電子計器群、デジタル計器パネルなど）をさらに含み得る。計器群１２３２は、コントローラ及び／又はスーパーコンピュータ（たとえば、個別のコントローラ又はスーパーコンピュータ）を含み得る。計器群１２３２は、スピードメーター、燃料レベル、油圧、タコメーター、オドメーター、方向指示器、ギアシフト位置インジケータ、シート・ベルト警告灯、パーキングブレーキ警告灯、エンジン故障灯、エアバッグ（ＳＲＳ）システム情報、照明制御装置、安全システム制御装置、ナビゲーション情報など、１セットの器具類を含み得る。いくつかの実例では、情報は、インフォテインメントＳｏＣ１２３０及び計器群１２３２の間で表示及び／又は共有され得る。言い換えれば、計器群１２３２は、インフォテインメントＳｏＣ１２３０の一部として含まれてもよく、逆もまた同様である。
【0255】
前述のように、少なくともいくつかの実施例において、自動車プラットフォーム１００（図１を参照）は、自律型車両１２００の構成要素でもよい。そのような実施例において、コントローラ１２３６は、自動車ＳｏＣ１０４を含む。たとえば、自動車ＳｏＣ１０４は、ＳｏＣ１２０４のうちの１つとして実装され得る。
【0256】
図１５は、本開示のいくつかの実施例による、図１２のクラウドベースのサーバと例示的自律型車両１２００との間の通信のシステム図である。システム１２７６は、サーバ１２７８、ネットワーク１２９０、及び、車両１２００を含む車両を含み得る。サーバ１２７８は、複数のＧＰＵ１２８４（Ａ）～１２８４（Ｈ）（本明細書でＧＰＵ１２８４と総称される）、ＰＣＩｅスイッチ１２８２（Ａ）～１２８２（Ｈ）（本明細書でＰＣＩｅスイッチ１２８２と総称される）、及び／又はＣＰＵ１２８０（Ａ）～１２８０（Ｂ）（本明細書でＣＰＵ１２８０と総称される）を含み得る。ＧＰＵ１２８４、ＣＰＵ１２８０、及びＰＣＩｅスイッチは、たとえば、ＮＶＩＤＩＡによって開発されたＮＶＬｉｎｋインターフェース１２８８及び／又はＰＣＩｅ接続１２８６などの、これらに限定されない、高速相互接続で相互に接続され得る。いくつかの実例では、ＧＰＵ１２８４は、ＮＶＬｉｎｋ及び／又はＮＶＳｗｉｔｃｈ ＳｏＣを介して接続され、ＧＰＵ１２８４及びＰＣＩｅスイッチ１２８２は、ＰＣＩｅ相互接続を介して接続される。８個のＧＰＵ１２８４、２個のＣＰＵ１２８０、及び２個のＰＣＩｅスイッチが図示されているが、これは制限を意図されていない。実施例に応じて、それぞれのサーバ１２７８は、任意の数のＧＰＵ１２８４、ＣＰＵ１２８０、及び／又はＰＣＩｅスイッチを含み得る。たとえば、サーバ１２７８は、それぞれ、８個、１６個、３２個、及び／又はそれ以上のＧＰＵ１２８４を含み得る。
【0257】
サーバ１２７８は、最近開始された道路工事など、予想外の又は変更された道路状態を示す画像を表す画像データを、ネットワーク１２９０を介して、車両から、受信することができる。サーバ１２７８は、ニューラル・ネットワーク１２９２、更新されたニューラル・ネットワーク１２９２、及び／又は、交通及び道路状態に関する情報を含むマップ情報１２９４をネットワーク１２９０を介して車両に送信することができる。マップ情報１２９４の更新は、建設現場、くぼみ、迂回路、洪水、及び／又は他の障害物に関する情報など、ＨＤマップ１２２２の更新を含み得る。いくつかの実例では、ニューラル・ネットワーク１２９２、更新されたニューラル・ネットワーク１２９２、及び／又はマップ情報１２９４は、環境において任意の数の車両から受信されたデータにおいて表された新しいトレーニング及び／又は経験から、及び／又は（たとえば、サーバ１２７８及び／又は他のサーバを使用する）データ・センタにおいて実行されたトレーニングに基づいて、生じた可能性がある。
【0258】
サーバ１２７８は、トレーニング・データに基づいてマシン学習モデル（たとえば、ニューラル・ネットワーク）をトレーニングするために使用され得る。トレーニング・データは、車両によって生成され得る、及び／又は（たとえば、ゲーム・エンジンを使用して）シミュレーションにおいて生成され得る。いくつかの実例では、トレーニング・データは、タグ付けされる（たとえば、ニューラル・ネットワークが、監督された学習の恩恵を受ける場合）及び／又は他の事前処理を受けるが、他の実例において、トレーニング・データは、タグ付け及び／又は事前処理されない（たとえば、ニューラル・ネットワークが、監督された学習を必要としない場合）。トレーニングは、たとえば以下のクラスを含むがこれらに限定されない、任意の１つ又は複数のクラスのマシン学習技法に従って、実行され得る：監視されたトレーニング、半監視されたトレーニング、監視されていないトレーニング、自己学習、強化学習、連合型学習、転移学習、特徴学習（主要構成要素及びクラスタ分析を含む）、マルチ線形部分空間学習、多様体学習、表現学習（予備辞書学習を含む）、ルールに基づくマシン学習、異常検出、及びそれらの変更形態若しくは組合せ。マシン学習モデルがトレーシングされた後は、マシン学習モデルは、車両によって使用され得（たとえば、ネットワーク１２９０を介して車両に送信される）、及び／又は、マシン学習モデルは、車両を遠隔監視するために、サーバ１２７８によって使用され得る。
【0259】
いくつかの実例では、サーバ１２７８は、車両からデータを受信し、リアルタイムのインテリジェント推論のために最新のリアルタイムのニューラル・ネットワークにデータを適用することができる。サーバ１２７８は、ＮＶＩＤＩＡによって開発されたＤＧＸ及びＤＧＸステーション・マシンなど、ＧＰＵ１２８４によって電力供給される深層学習スーパーコンピュータ及び／又は専用のＡＩコンピュータを含み得る。しかしながら、一部の実例では、サーバ１２７８は、ＣＰＵ電源式データ・センタのみを使用する深層学習インフラストラクチャを含み得る。
【0260】
サーバ１２７８の深層学習インフラストラクチャは、高速のリアルタイム推論の能力を有することでき、その能力を使用して車両１２００内のプロセッサ、ソフトウェア、及び／又は関連ハードウェアの調子を評価及び検証することができる。たとえば、深層学習インフラストラクチャは、車両１２００がそのシーケンスの画像内に位置したシーケンスの画像及び／又は物体など、車両１２００からの定期的更新を受信することができる（たとえば、コンピュータ・ビジョン及び／又は他のマシン学習物体分類技法を介して）。深層学習インフラストラクチャは、物体を識別し、車両１２００によって識別された物体とそれらを比較するために、独自のニューラル・ネットワークを実行することができ、結果が一致せず、インフラストラクチャが、車両１２００内のＡＩは正常に機能していないという結論を下した場合、サーバ１２７８は、制御を推測し、乗客に通知し、安全な駐車操作を完了するように車両１２００のフェイルセーフ・コンピュータに命じる車両１２００への信号を送信することができる。
【0261】
推論のために、サーバ１２７８は、ＧＰＵ１２８４及び１つ又は複数のプログラマブル推論加速装置（たとえば、ＮＶＩＤＩＡのＴｅｎｓｏｒＲＴ）を含み得る。ＧＰＵ電源式サーバ及び推論加速の組合せは、リアルタイムの反応性を可能にすることができる。パフォーマンスがさほど必要とされない場合など、他の実例では、ＣＰＵ、ＦＰＧＡ、及び他のプロセッサによって電力供給されるサーバが、推論のために使用され得る。
【0262】
例示的計算デバイス
図１６は、本開示のいくつかの実施例の実装に使用するのに適した計算デバイス１６００の一実例のブロック図である。計算デバイス１６００は、以下のデバイスを間接的に又は直接的につなぐ相互接続システム１６０２を含み得る：メモリ１６０４、１つ又は複数の中央処理装置（ＣＰＵ）１６０６、１つ又は複数のグラフィック処理ユニット（ＧＰＵ）１６０８、通信インターフェース１６１０、Ｉ／Ｏポート１６１２、入力／出力構成要素１６１４、電力供給装置１６１６、１つ又は複数の提示構成要素１６１８（たとえば、ディスプレイ）、及び１つ又は複数の論理ユニット１６２０。
図１６は、本開示のいくつかの実施例の実装に使用するのに適した計算デバイス１６００の一実例のブロック図である。計算デバイス１６００は、以下のデバイスを間接的に又は直接的につなぐ相互接続システム１６０２を含み得る：メモリ１６０４、１つ又は複数の中央処理装置（ＣＰＵ）１６０６、１つ又は複数のグラフィック処理ユニット（ＧＰＵ）１６０８、通信インターフェース１６１０、Ｉ／Ｏポート１６１２、入力／出力構成要素１６１４、電力供給装置１６１６、１つ又は複数の提示構成要素１６１８（たとえば、ディスプレイ）、及び１つ又は複数の論理ユニット１６２０。
【0263】
図１６の様々なブロックは、線で相互接続システム１６０２を介して接続しているように示されているが、これは制限することを意図されておらず、単に分かりやすくするためである。たとえば、一部の実施例では、表示デバイスなどの提示構成要素１６１８は、Ｉ／Ｏ構成要素１６１４と考えられ得る（たとえば、ディスプレイがタッチ・スクリーンである場合）。別の実例として、ＣＰＵ１６０６及び／又はＧＰＵ１６０８はメモリを含み得る（たとえば、メモリ１６０４は、ＧＰＵ１６０８、ＣＰＵ１６０６、及び／又は他の構成要素のメモリに加えた記憶デバイスを表し得る）。言い換えれば、図１６の計算デバイスは、単に例示である。「ワークステーション」、「サーバ」、「ラップトップ」、「デスクトップ」、「タブレット」、「クライアント・デバイス」、「モバイル・デバイス」、「ハンドヘルド・デバイス」、「ゲーム機」、「電子制御ユニット（ＥＣＵ：ｅｌｅｃｔｒｏｎｉｃ ｃｏｎｔｒｏｌ ｕｎｉｔ）」、「仮想現実システム」、「拡張現実システム」、及び／又は他のデバイス若しくはシステム・タイプなどのカテゴリはすべて、図１６の計算デバイスの範囲内にあることが意図されているので、これらは区別されない。
【0264】
相互接続システム１６０２は、１つ又は複数のリンク又はバス、たとえば、アドレス・バス、データ・バス、制御バス、又はその組合せ、を表し得る。相互接続システム１６０２は、１つ又は複数のバス又はリンク・タイプ、たとえば、業界標準アーキテクチャ（ＩＳＡ：ｉｎｄｕｓｔｒｙ ｓｔａｎｄａｒｄ ａｒｃｈｉｔｅｃｔｕｒｅ）バス、拡張業界標準アーキテクチャ（ＥＩＳＡ：ｅｘｔｅｎｄｅｄ ｉｎｄｕｓｔｒｙ ｓｔａｎｄａｒｄ ａｒｃｈｉｔｅｃｔｕｒｅ）バス、ＶＥＳＡ（ｖｉｄｅｏ ｅｌｅｃｔｒｏｎｉｃｓ ｓｔａｎｄａｒｄｓ ａｓｓｏｃｉａｔｉｏｎ）バス、周辺構成要素相互接続（ＰＣＩ：ｐｅｒｉｐｈｅｒａｌ ｃｏｍｐｏｎｅｎｔ ｉｎｔｅｒｃｏｎｎｅｃｔ）バス、周辺構成要素相互接続エクスプレス（ＰＣＩｅ：ｐｅｒｉｐｈｅｒａｌ ｃｏｍｐｏｎｅｎｔ ｉｎｔｅｒｃｏｎｎｅｃｔ ｅｘｐｒｅｓｓ）バス、及び／又は別のタイプのバス若しくはリンク、を含み得る。一部の実施例では、構成要素の間に直接接続が存在する。一実例として、ＣＰＵ１６０６は、メモリ１６０４に直接接続され得る。さらに、ＣＰＵ１６０６は、ＧＰＵ１６０８に直接接続され得る。構成要素の間に直接、又はポイント対ポイント接続が存在する場合、相互接続システム１６０２は、接続を実施するためのＰＣＩｅリンクを含み得る。これらの実例では、ＰＣＩバスは、計算デバイス１６００に含まれる必要はない。
【0265】
メモリ１６０４は、様々なコンピュータ可読媒体のいずれかを含み得る。コンピュータ可読媒体は、計算デバイス１６００によってアクセスすることができる任意の利用可能な媒体でもよい。コンピュータ可読媒体は、揮発性及び不揮発性媒体の両方、及び取り外し可能な及び取り外し不可能な媒体を含み得る。例として、しかし限定ではなく、コンピュータ可読媒体は、コンピュータ記憶媒体及び通信媒体を含み得る。
【0266】
コンピュータ記憶媒体は、コンピュータ可読命令、データ構造体、プログラム・モジュール、及び／又は他のデータ・タイプなどの情報の記憶のための任意の方法又は技術において実装された揮発性及び不揮発性媒体及び／又は取り外し可能な及び取り外し不可能な媒体の両方を含み得る。たとえば、メモリ１６０４は、オペレーティング・システムなど、（たとえば、プログラム及び／又はプログラム要素を表す）コンピュータ可読命令を記憶することができる。コンピュータ記憶媒体は、ＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭ、フラッシュメモリ又は他のメモリ技術、ＣＤ－ＲＯＭ、デジタル多用途ディスク（ＤＶＤ：ｄｉｇｉｔａｌ ｖｅｒｓａｔｉｌｅ ｄｉｓｋ）又は他の光ディスク・ストレージ、磁気カセット、磁気テープ、磁気ディスク・ストレージ又は他の磁気記憶デバイス、或いは、所望の情報を記憶するために使用し得る及び計算デバイス１６００によってアクセスし得る任意の他の媒体を含み得るが、これらに限定されない。本明細書では、コンピュータ記憶媒体は、信号自体を含まない。
【0267】
コンピュータ記憶媒体は、搬送波などの変調データ信号又は他の移送機構においてコンピュータ可読命令、データ構造体、プログラム・モジュール、及び／又は他のデータ・タイプを実施することができ、任意の情報配信媒体を含む。「変調データ信号」という用語は、その特性セットのうちの１つ又は複数を有する或いは信号内の情報をエンコードするような方式で変化した信号を指し得る。例として、しかし限定せず、コンピュータ記憶媒体は、ワイヤード・ネットワーク又は直接ワイヤード接続などのワイヤード媒体と、音響、ＲＦ、赤外線及び他のワイヤレス媒体などのワイヤレス媒体とを含み得る。前述のいずれかの組合せもまた、コンピュータ可読媒体の範囲に含まれるべきである。
【0268】
ＣＰＵ１６０６は、コンピュータ可読命令のうちの少なくともいくつかを実行して計算デバイス１６００の１つ又は複数の構成要素を制御して本明細書に記載の方法及び／又はプロセスのうちの１つ又は複数を実行するように構成され得る。ＣＰＵ１６０６は、多数のソフトウェア・スレッドを同時に処理する能力を有する１つ又は複数の（たとえば、１個、２個、４個、８個、２８個、７２個などの）コアをそれぞれ含み得る。ＣＰＵ１６０６は、任意のタイプのプロセッサを含み得、実装された計算デバイス１６００のタイプに応じて、異なるタイプのプロセッサを含み得る（たとえば、モバイル・デバイスのためのより少数のコアを有するプロセッサ、及びサーバのためのより多数のコアを有するプロセッサ）。たとえば、計算デバイス１６００のタイプに応じて、プロセッサは、縮小命令セット計算（ＲＩＳＣ：Ｒｅｄｕｃｅｄ Ｉｎｓｔｒｕｃｔｉｏｎ Ｓｅｔ Ｃｏｍｐｕｔｉｎｇ）を使用して実装されたＡｄｖａｎｃｅｄ ＲＩＳＣ Ｍａｃｈｉｎｅｓ（ＡＲＭ）プロセッサ、又は複合命令セット計算（ＣＩＳＣ：Ｃｏｍｐｌｅｘ Ｉｎｓｔｒｕｃｔｉｏｎ Ｓｅｔ Ｃｏｍｐｕｔｉｎｇ）を使用して実装されたｘ８６プロセッサでもよい。計算デバイス１６００は、計算コプロセッサなど、１つ又は複数のマイクロプロセッサ又は補助コプロセッサ内の１つ又は複数のＣＰＵ１６０６を含み得る。
【0269】
ＣＰＵ１６０６に加えて又はその代わりに、ＧＰＵ１６０８は、コンピュータ可読命令のうちの少なくともいくつかを実行して計算デバイス１６００の１つ又は複数の構成要素を制御して本明細書に記載の方法及び／又はプロセスのうちの１つ又は複数を実行するように構成され得る。ＧＰＵ１６０８のうちの１つ若しくは複数は、統合されたＧＰＵ（たとえば、ＣＰＵ１６０６のうちの１つ又は複数とでもよく、及び／又はＧＰＵ１６０８のうちの１つ若しくは複数は、離散ＧＰＵでもよい。実施例では、ＧＰＵ１６０８のうちの１つ又は複数は、ＣＰＵ１６０６のうちの１つ又は複数のコプロセッサでもよい。ＧＰＵ１６０８は、グラフィックス（たとえば、３Ｄグラフィックス）をレンダリングする又は汎用計算を実行するために、計算デバイス１６００によって使用され得る。たとえば、ＧＰＵ１６０８は、ＧＰＵによる汎用計算（ＧＰＧＰＵ：Ｇｅｎｅｒａｌ－Ｐｕｒｐｏｓｅ ｃｏｍｐｕｔｉｎｇ ｏｎ ＧＰＵ）のために使用され得る。ＧＰＵ１６０８は、同時に数百又は数千のソフトウェア・スレッドを処理する能力を有する数百又は数千のコアを含み得る。ＧＰＵ１６０８は、レンダリング・コマンド（たとえば、ホスト・インターフェースを介して受信されたＣＰＵ１６０６からのレンダリング・コマンド）に応答して、出力画像のための画素データを生成することができる。ＧＰＵ１６０８は、画素データ又は任意の他の適切なデータ、たとえばＧＰＧＰＵデータ、を記憶するためのグラフィックス・メモリ、たとえば表示メモリ、を含み得る。表示メモリは、メモリ１６０４の一部として含まれ得る。ＧＰＵ１６０８は、並行して動作する（たとえば、リンクを介して）２個以上のＧＰＵを含み得る。リンクは、ＧＰＵに直接接続することができ（たとえば、ＮＶＬＩＮＫを使用して）、又はスイッチを介して（たとえば、ＮＶＳｗｉｔｃｈを使用して）ＧＰＵを接続することができる。ともに結合されるとき、各ＧＰＵ１６０８は、出力の異なる部分の又は異なる出力の画素データ又はＧＰＧＰＵデータ（たとえば、第１の画像の第１のＧＰＵ及び第２の画像の第２のＧＰＵ）を生成することができる。各ＧＰＵは、独自のメモリを含むことができ、又は他のＧＰＵとメモリを共有することができる。
【0270】
ＣＰＵ１６０６及び／又はＧＰＵ１６０８に加えて又はその代わりに、論理ユニット１６２０は、コンピュータ可読命令のうちの少なくともいくつかを実行して計算デバイス１６００のうちの１つ又は複数を制御して本明細書に記載の方法及び／又はプロセスのうちの１つ又は複数を実行するように構成され得る。実施例では、ＣＰＵ１６０６、ＧＰＵ１６０８、及び／又は論理ユニット１６２０は、方法、プロセス及び／又はその部分の任意の組合せを離散的に又は合同で実行することができる。論理ユニット１６２０のうちの１つ若しくは複数は、ＣＰＵ１６０６及び／若しくはＧＰＵ１６０８のうちの１つ若しくは複数の一部でもよく及び／又はそこで統合されてもよく、及び／又は、論理ユニット１６２０のうちの１つ若しくは複数は、ＣＰＵ１６０６及び／若しくはＧＰＵ１６０８に対する離散構成要素であっても若しくは他の方法でそれらの外部にあってもよい。実施例では、論理ユニット１６２０のうちの１つ又は複数は、ＣＰＵ１６０６のうちの１つ若しくは複数及び／又はＧＰＵ１６０８のうちの１つ若しくは複数のコプロセッサでもよい。
【0271】
論理ユニット１６２０の実例は、１つ又は複数の処理コア及び／又はその構成要素、たとえば、テンソル・コア（ＴＣ：Ｔｅｎｓｏｒ Ｃｏｒｅ）、テンソル処理ユニット（ＴＰＵ：Ｔｅｎｓｏｒ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）、画素ビジュアル・コア（ＰＶＣ：Ｐｉｘｅｌ Ｖｉｓｕａｌ Ｃｏｒｅ）、ビジョン処理ユニット（ＶＰＵ：Ｖｉｓｉｏｎ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）、グラフィックス処理クラスタ（ＧＰＣ：Ｇｒａｐｈｉｃｓ Ｐｒｏｃｅｓｓｉｎｇ Ｃｌｕｓｔｅｒ）、テクスチャ処理クラスタ（ＴＰＣ：Ｔｅｘｔｕｒｅ Ｐｒｏｃｅｓｓｉｎｇ Ｃｌｕｓｔｅｒ）、ストリーミング・マルチプロセッサ（ＳＭ：Ｓｔｒｅａｍｉｎｇ Ｍｕｌｔｉｐｒｏｃｅｓｓｏｒ）、木の走査ユニット（ＴＴＵ：Ｔｒｅｅ Ｔｒａｖｅｒｓａｌ Ｕｎｉｔ）、人工知能加速装置（ＡＩＡ：Ａｒｔｉｆｉｃｉａｌ Ｉｎｔｅｌｌｉｇｅｎｃｅ Ａｃｃｅｌｅｒａｔｏｒ）、深層学習加速装置（ＤＬＡ：Ｄｅｅｐ Ｌｅａｒｎｉｎｇ Ａｃｃｅｌｅｒａｔｏｒ）、論理演算ユニット（ＡＬＵ）、特定用途向け集積回路（ＡＳＩＣ）、浮動小数点演算ユニット（ＦＰＵ）、Ｉ／Ｏエレメント、周辺構成要素相互接続（ＰＣＩ）又は周辺構成要素相互接続エクスプレス（ＰＣＩｅ）エレメント、及び／又は同類のもの、を含む。
【0272】
通信インターフェース１６１０は、ワイヤード及び／又はワイヤレス通信を含む、電子通信ネットワークを介して計算デバイス１６００が他の計算デバイスと通信することを可能にする、１つ又は複数のレシーバ、トランスミッタ、及び／又はトランシーバを含み得る。通信インターフェース１６１０は、ワイヤレス・ネットワーク（たとえば、Ｗｉ－Ｆｉ、Ｚ－Ｗａｖｅ、ブルートゥース（登録商標）、ブルートゥース（登録商標）ＬＥ、ＺｉｇＢｅｅなど）、ワイヤード・ネットワーク（たとえば、イーサネット（登録商標）又はＩｎｆｉｎｉＢａｎｄを介して通信すること）、低電力ワイド・エリア・ネットワーク（たとえば、ＬｏＲａＷＡＮ、ＳｉｇＦｏｘなど）、及び／又はインターネットなどの、いくつかの異なるネットワークのうちのいずれかを介する通信を可能にするための構成要素及び機能を含み得る。
【0273】
Ｉ／Ｏポート１６１２は、そのうちのいくつかは計算デバイス１６００に内蔵（たとえば、統合）され得る、Ｉ／Ｏ構成要素１６１４、提示構成要素１６１８、及び／又は他の構成要素を含む、他のデバイスに計算デバイス１６００が論理的に連結されることを可能にすることができる。例示的なＩ／Ｏ構成要素１６１４は、マイクロフォン、マウス、キーボード、ジョイスティック、ゲーム・パッド、ゲーム・コントローラ、サテライト・ディッシュ、スキャナ、プリンタ、ワイヤレス・デバイスなどを含む。Ｉ／Ｏ構成要素１６１４は、エア・ジェスチャ、音声、又は、ユーザによって生成される他の生理的入力を処理する自然ユーザ・インターフェース（ＮＵＩ：ｎａｔｕｒａｌ ｕｓｅｒ ｉｎｔｅｒｆａｃｅ）を提供することができる。場合によっては、入力は、さらなる処理のための適切なネットワーク要素に送信され得る。ＮＵＩは、音声認識、スタイラス認識、顔認識、生体認識、画面上での及び画面の隣でのジェスチャ認識、エア・ジェスチャ、頭部及び視標追跡、並びに計算デバイス１６００のディスプレイに関連するタッチ認識（さらに詳しく後述するような）の任意の組合せを実装し得る。計算デバイス１６００は、ジェスチャ検出及び認識のための、ステレオスコープ・カメラ・システム、赤外線カメラ・システム、ＲＧＢカメラ・システム、タッチ画面技術、及びこれらの組合せなど、深度カメラを含み得る。追加で、計算デバイス１６００は、動きの検出を可能にする加速度計又はジャイロスコープを含み得る（たとえば、慣性測定ユニット（ＩＭＵ：ｉｎｅｒｔｉａ ｍｅａｓｕｒｅｍｅｎｔ ｕｎｉｔ）の一部として）。いくつかの実例では、加速度計又はジャイロスコープの出力は、没入型拡張現実又は仮想現実をレンダリングするために、計算デバイス１６００によって使用され得る。
【0274】
電力供給装置１６１６は、ハードワイヤード電力供給装置、バッテリ電力供給装置、又はその組合せを含み得る。電力供給装置１６１６は、計算デバイス１６００の構成要素が動作することを可能にするために計算デバイス１６００に電力を提供することができる。
【0275】
提示構成要素１６１８は、ディスプレイ（たとえば、モニタ、タッチ画面、テレビジョン画面、ヘッドアップ表示装置（ＨＵＤ）、他のディスプレイタイプ、又はその組合せ）、スピーカ、及び／又は他の提示構成要素を含み得る。提示構成要素１６１８は、他の構成要素（たとえば、ＧＰＵ１６０８、ＣＰＵ１６０６など）からデータを受信し、データを（たとえば、画像、ビデオ、音響などとして）出力することができる。
【0276】
本開示は、コンピュータ又は、携帯情報端末若しくは他のハンドヘルド・デバイスなどの、他のマシンによって実行されている、プログラム・モジュールなどのコンピュータ実行可能命令を含む、コンピュータ・コード又はマシン使用可能命令との一般的関連において説明されることがある。一般に、ルーティン、プログラム、オブジェクト、構成要素、データ構造体などを含むプログラム・モジュールは、特定のタスクを実行する又は特定の抽象データ・タイプを実装するコードを指す。本開示は、ハンドヘルド・デバイス、家電製品、汎用コンピュータ、より特殊な計算デバイスなどを含む、様々な構成で実施され得る。本開示はまた、通信ネットワークを介してリンクされた遠隔処理デバイスによってタスクが実行される分散型コンピューティング環境において実施され得る。
【0277】
本開示の少なくとも１つの実施例が、以下の条項を考慮して、説明され得る：
【0278】
１．以下を備える、集積回路：第１のクロックと、第１のクロックから隔離された第２のクロックと、第１の電力接続と、第１の電力接続から隔離された第２の電力接続と、第１の電力接続を使用して電力を及び第１のクロックを使用して第１のクロック信号を受信するための第１の部分と、第２の電力接続を使用して電力を及び第２のクロックを使用して第２のクロック信号を受信するための第２の部分、第２の部分は、第１の部分と通信するためのインターフェース、インターフェース制御、並びにインターフェース制御をロック及びアンロックするためのプロセッサを備え、インターフェース制御は、インターフェース制御がロックされるときにインターフェースを介する通信を防ぎ、インターフェース制御は、インターフェース制御がアンロックされるときにインターフェースを介する通信を可能にする。
【0279】
２．条項１の集積回路、そこで、第１の部分が、第１の部分において生じる１つ又は複数の障害に対応する証拠を、第２の部分に、通信するための第１の障害アグリゲータを備え、第２の部分が、１つ又は複数の障害に対応する証拠を受信及び記憶するための第２の障害アグリゲータを備え、集積回路が、第１の及び第２の障害アグリゲータを接続する障害インターフェースを備え、障害インターフェースが、インターフェースとは別個であり、プロセッサが、第２の障害アグリゲータがどの障害に対応する証拠も記憶していないときにのみ、インターフェース制御をアンロックする。
【0280】
３．条項１又は２の集積回路、そこで、第２の部分が、プロセッサがインターフェースを介する第１の部分との通信を開始するときに開始するタイマを備え、タイマは、タイマが所定の時間量より多くが経過したことを示しており、第１の部分が通信に応答していないとき、障害の証拠を生成する。
【0281】
４．条項３の集積回路、そこで、タイマは、タイマが所定の時間量より多くが経過したことを示す前に第１の部分が通信に応答するときに、リセットし、プロセッサは、プロセッサが第１の部分との通信を完了した後、インターフェースをロックする。
【0282】
５．以下をさらに備える、条項１～４のうちのいずれか１つの集積回路：第１の及び第２の部分によって共用される不揮発性メモリ、ローカル・メモリを備える第２の部分、集積回路がブートするときに命令を不揮発性メモリからローカル・メモリにコピーするプロセッサ、インターフェースがロックされるときにプロセッサによって実行されることになる命令。
【0283】
６．条項１～５のうちのいずれか１つの集積回路、そこで、第１の部分は、揮発性メモリを備え、第２の部分は、インターフェースを介して揮発性メモリと通信する。
【0284】
７．連続した１つの半導体材料上に存在する条項１～６のうちのいずれか１つの集積回路。
【0285】
８．自動車システム・オン・チップ（「ＳｏＣ」）の一部分を実装する条項１～７のうちのいずれか１つの集積回路。
【0286】
９．条項１～８のうちのいずれか１つの集積回路、そこで、第１の部分は、第１のリスク分類レベルにおいて動作し、第２の部分は、第２のリスク分類レベルにおいて動作し、第２の分類リスク・レベルは、第１のリスク分類レベルより高い。
【0287】
１０．以下を含む、方法：第１の部分における障害アグリゲータが少なくとも所定の数の障害を示すデータを含むかどうかを、集積回路の第１の部分によって、決定することと、第１の部分が、障害アグリゲータは少なくとも所定の数の障害を示すデータを含まないと決定するとき、集積回路の第２の部分とのインターフェースを、第１の部分によって、アンロックすることと、アンロックされたインターフェースを介して第２の部分のアクセスを、第１の部分によって、開始することと、アクセスを開始した後にインターフェースを、第１の部分によって、ロックすること。
【0288】
１１．条項１０の方法、そこで、アクセスを開始することは、アクセス・タイマを開始し、第１の部分は、アクセス・タイマが開始されたときから所定の時間量より多くが経過したことをアクセス・タイマが示しており、応答が第２の部分から受信されていないことを検出した後、インターフェースをロックする。
【0289】
１２．条項１１の方法、そこで、第１の部分は、アクセス・タイマが開始されたときから所定の時間量より多くが経過したことをアクセス・タイマが示しており、応答が第２の部分から受信されていないことを検出した後、新しい障害を生成する。
【0290】
１３．条項１０～１２のうちのいずれか１つの方法、そこで、アクセスを開始することは、アクセス・タイマを開始し、方法は、以下をさらに含む：アクセス・タイマが開始されたときから所定の時間量より多くが経過したことをアクセス・タイマが示す前に第２の部分からの応答を、第１の部分によって、受信すること、アクセス・タイマを停止する応答を受信すること、アクセスを完了した後に第１の部分がインターフェースをロックすること。
【0291】
１４．以下をさらに含む、条項１０～１３のうちのいずれか１つの方法：第１の部分が、障害アグリゲータは少なくとも所定の数の障害を示すデータを含むと決定するとき、１つ又は複数の修正行動を、第１の部分によって、実行すること。
【0292】
１５．条項１４の方法、そこで、集積回路は、自動車システム・オン・チップ（「ＳｏＣ」）の一部分を実装し、１つ又は複数の修正行動は、自律型車両を安全な状態に置くことになっている。
【0293】
１６．条項１０～１５のうちのいずれか１つの方法、そこで、集積回路は、自動車システム・オン・チップ（「ＳｏＣ」）の一部分を実装し、第１の部分は、自律型車両が運転している間に、自律型車両のための安全機能を実行し、第２の部分は、自律型車両が運転している間に、自律運転機能を実行する。
【0294】
１７．条項１０～１６のうちのいずれか１つの方法、そこで、インターフェースは、第１の部分を第２の部分の揮発性メモリ又は制御バックボーンと接続する。
【0295】
１８．条項１０～１７のうちのいずれか１つの方法、そこで、第１の部分は、第１のクロック・ドメインにおいて動作し、第２の部分は、第１のクロック・ドメインとは異なる第２のクロック・ドメインにおいて動作し、インターフェースは、第２の部分から受信された信号を第１のクロック・ドメインに変換するフェーズ同期回路を備える。
【0296】
１９．以下を備える、集積回路：第１のドメイン内で第１のリスク・レベルにおいて動作する第１の部分と、第２のドメイン内で第２のリスク・レベルにおいて動作する第２の部分、第２のリスク・レベルは、第１のリスク・レベルより大きく、第２の部分は、プロセッサと第１の及び第２の部分を接続するインターフェースとを備え、プロセッサは、インターフェースを介する通信を防ぐためにインターフェースを選択的にロックし、プロセッサは、インターフェースを介する通信を可能にするためにインターフェースを選択的にアンロックする。
【0297】
２０．以下をさらに備える、条項１９の集積回路：第１のドメインに電力を供給する第１の電力接続と、第１の電力接続から電気的に隔離され、第２のドメインに電力を供給する第２の電力接続、インターフェースは、インターフェースを介する任意の通信の電圧を調整するための少なくとも１つの電圧シフタを備える。
【0298】
２１．以下をさらに備える、条項１９又は２０の集積回路：第１のクロック信号を第１のドメインに供給する第１のクロックと、第１のクロックから隔離され、第２のクロック信号を第２のドメインに供給する第２のクロック、インターフェースは、インターフェースを介する任意の通信のフェーズを調整するためのフェーズ同期回路を備える。
【0299】
２２．条項１９～２１のうちのいずれか１つの集積回路、そこで、インターフェースは、１つ又は複数のセキュリティ・ルールを実装するファイアウォールを備え、ファイアウォールは、１つ又は複数のセキュリティ・ルールに基づいてインターフェースを介して通信を許可する又はブロックする。
【0300】
２３．条項１９～２２のうちのいずれか１つの集積回路、そこで、第１の部分は、第１の部分において生じる障害を示すデータを第２の部分に通信するために、第１の障害アグリゲータを備え、第２の部分は、障害を示すデータを受信し、障害を示すデータを、障害がプロセッサによって取り除かれるまで記憶するために、第２の障害アグリゲータを備え、集積回路は、第１の及び第２の障害アグリゲータを接続する障害インターフェースを備え、障害インターフェースは、インターフェースとは別個であり、プロセッサは、第２の障害アグリゲータによって記憶された任意の障害を示すデータに対応する障害がプロセッサによって取り除かれた後にのみ、インターフェースをアンロックする。
【0301】
２４．条項１９～２３のうちのいずれか１つの集積回路、そこで、第２の部分は、プロセッサがインターフェースをアンロックするときに開始するタイマを備え、タイマは、タイマが所定の時間量より多くが経過したことを示しており、第１の部分がインターフェースを介して第１の部分に送られる通信に応答していないときに、新しい障害を生成する。
【0302】
２５．条項２４の集積回路、そこで、タイマは、タイマが所定の時間量より多くが経過したことを示す前に第１の部分が通信に応答するときに、リセットし、プロセッサは、プロセッサが第１の部分との通信を完了した後、インターフェースをロックする。
【0303】
２６．条項１９～２５の任意の１つの集積回路、そこで、第１の部分は、第１の及び第２の部分によって共用される不揮発性メモリを備え、第２の部分は、ローカル・メモリを備え、プロセッサは、集積回路がブートするときに不揮発性メモリからローカル・メモリに命令をコピーし、命令は、インターフェースがロックされるときにプロセッサによって実行される。
【0304】
２７．条項１９～２６の任意の１つの集積回路、そこで、第１の部分は、揮発性メモリを備え、第２の部分は、インターフェースを介して揮発性メモリと通信する。
【0305】
２８．条項１９～２７のうちのいずれか１つの集積回路、そこで、第１の部分は、制御バックボーンを備え、インターフェースは、制御バックボーンに接続され、第２の部分は、インターフェース及び制御バックボーンを介して第１の部分の少なくとも１つの部分と通信する。
【0306】
２９．連続した１つの半導体材料上に存在する条項１９～２８のうちのいずれか１つの集積回路。
【0307】
３０．自動車システム・オン・チップ（「ＳｏＣ」）の一部分を実装する条項１９～２９のうちのいずれか１つの集積回路。
【0308】
３１．条項１９～３０のうちのいずれか１つの集積回路、そこで、第２の部分は、インターフェースを備える複数のインターフェースを備え、複数のインターフェースのそれぞれが、第２の部分を第１の部分の対応する部分と接続し、プロセッサは、第１の部分の対応する部分との特定のインターフェースを介する通信を可能にするために、複数のインターフェースのうちの特定の１つを選択的にアンロックする。
【0309】
３２．条項３１の集積回路、そこで、プロセッサは、第１の部分の複数のインターフェースを介する通信を防ぐためにアンロックされる複数のインターフェースのうちのいずれかを選択的にロックする。
【0310】
開示される実施例の説明に関連する（特に、以下の特許請求の範囲に関連する）「一（ａ、ａｎ）」及び「その」という用語並びに類似の指示物の使用は、用語の定義としてではなく、本明細書で別段の指示のない限り又は文脈から明確に否定されない限り、単数形と複数形との両方を含めると解釈されるべきである。「備える」、「有する」、「含む」、及び「包含する」という用語は、別段の指示のない限り、制限なしの用語（「含むが、これに制限されない」を意味する）として解釈されるべきである。「接続される」という用語は、未修飾である及び物理接続を参照するとき、介在する何かがあったとしても、部分的に又は全体的にその中に含まれる、それに取り付けられる、又はともに結合されるものとして解釈されるべきである。値の範囲の記述は、別段の指示のない限り、単に、範囲内にあるそれぞれの個々の値を個別に参照する簡略表記法の役割を果たすことを意図されており、それぞれの個々の値は、それが本明細書で個別に列挙されたかのように、明細書に組み込まれる。少なくとも１つの実施例において、「セット」（たとえば、「１セットのアイテム」）又は「サブセット」という用語の使用は、別段の指示のない限り又は文脈から否定されない限り、１つ又は複数のメンバを含む非空のコレクションとして解釈されるべきである。さらに、別段の指示のない限り又は文脈から否定されない限り、対応するセットの「サブセット」という用語は、対応するセットの適切なサブセットを必ずしも示さないが、サブセット及び対応するセットは、等しくてもよい。
【0311】
本明細書では、２個以上の要素に関する「及び／又は」の記述は、１つの要素のみ、又は要素の組合せを意味すると解釈されるべきである。たとえば、「要素Ａ、要素Ｂ、及び／又は要素Ｃ」は、要素Ａのみ、要素Ｂのみ、要素Ｃのみ、要素Ａ及び要素Ｂ、要素Ａ及び要素Ｃ、要素Ｂ及び要素Ｃ、或いは、要素Ａ、Ｂ、及びＣを含み得る。
【0312】
接続的言語、たとえば、「Ａ、Ｂ、及びＣのうちの少なくとも１つ」、又は「Ａ、Ｂ及びＣのうちの少なくとも１つ」という形の表現など、は、別段の指定のない限り又は文脈から明確に否定されない限り、アイテム、用語などが、Ａ又はＢ又はＣのいずれか、或いはＡ及びＢ及びＣのセットの任意の非空のサブセットでもよいことを示すために一般に使用されるものとしての文脈で或いは理解される。たとえば、３つのメンバを有するセットの説明のための実例において、接続的表現「Ａ、Ｂ、及びＣのうちの少なくとも１つ」及び「Ａ、Ｂ及びＣのうちの少なくとも１つ」は、以下のセットのうちのいずれかを参照する：｛Ａ｝、｛Ｂ｝、｛Ｃ｝、｛Ａ，Ｂ｝、｛Ａ，Ｃ｝、｛Ｂ，Ｃ｝、｛Ａ，Ｂ，Ｃ｝。したがって、そのような接続的言語は、一般に、ある特定の実施例がＡのうちの少なくとも１つ、Ｂのうちの少なくとも１つ及びＣのうちの少なくとも１つがそれぞれ存在することを必要とするということを暗示することを意図されていない。加えて、別段の指示のない限り又は文脈から否定されない限り、「複数」という用語は、複数である状態を示す（たとえば、「複数のアイテム」は、多数のアイテムを示す）。少なくとも１つの実施例において、複数内のアイテムの数は、少なくとも２つであるが、明示的に又は文脈によってそのように示されるとき、それ以上であり得る。さらに、別段の指定のない限り又は他の方法で文脈から除外されない限り、「に基づく」という表現は、「に少なくとも部分的に基づく」ことを意味し、「それのみに基づく」ことは意味しない。
【0313】
本明細書に記載のプロセスの動作は、別段の指定のない限り又は文脈から明確に否定されない限り、任意の適切な順番で実行され得る。少なくとも１つの実施例において、本明細書に記載のプロセスなどのプロセス（或いは変更形態及び／又はその組合せ）は、実行可能命令で構成される１つ又は複数のコンピュータ・システムの制御下で実行され、１つ又は複数のプロセッサ上で、ハードウェア又はその組合せによって集合的に実行するコード（たとえば、実行可能命令、１つ又は複数のコンピュータ・プログラム或いは１つ又は複数のアプリケーション）として実装される。少なくとも１つの実施例において、コードは、コンピュータ可読記憶媒体に記憶される。少なくとも１つの実施例では、１つ又は複数のプロセッサによって実行可能な複数の命令を含むコンピュータ・プログラムの形で。少なくとも１つの実施例において、コンピュータ可読記憶媒体は、一時的信号（たとえば、一時的電気又は電磁送信を伝播する）を除くが一時的信号のトランシーバ内の非一時的データ・ストレージ回路（たとえば、バッファ、キャッシュ、及び待ち行列）を含む非一時的コンピュータ可読記憶媒体である。少なくとも１つの実施例において、コード（たとえば、実行可能コード又はソース・コード）は、コンピュータ・システムの１つ又は複数のプロセッサによって実行されるとき（すなわち、実行される結果として）、本明細書に記載の動作をコンピュータ・システムに実行させる、実行可能命令が記憶された１セットの１つ又は複数の非一時的コンピュータ可読記憶媒体（又は実行可能命令を記憶するための他のメモリ）に記憶される。少なくとも１つの実施例における、１セットの非一時的コンピュータ可読記憶媒体は、多数の非一時的コンピュータ可読記憶媒体を備え、多数の非一時的コンピュータ可読記憶媒体の個々の非一時的記憶媒体のうちの１つ又は複数は、コードのすべてを欠いており、一方、多数の非一時的コンピュータ可読記憶媒体は、コードのすべてを集合的に記憶する。少なくとも１つの実施例において、実行可能命令は、異なる命令が異なるプロセッサによって実行されるように、実行される―少なくとも１つの実施例において、非一時的コンピュータ可読記憶媒体は、命令を記憶し、メイン中央処理装置（「ＣＰＵ」）は、命令のうちのいくつかを実行し、一方、グラフィックス処理ユニット（「ＧＰＵ」）は、他の命令を実行する。少なくとも１つの実施例において、コンピュータ・システムの異なる構成要素が、別個のプロセッサを有し、異なるプロセッサが、命令の異なるサブセットを実行する。
【0314】
したがって、少なくとも１つの実施例において、コンピュータ・システムは、本明細書に記載のプロセスの動作を単独に又は集合的に実行する１つ又は複数のサービスを実装するように構成され、そのようなコンピュータ・システムは、動作のパフォーマンスを可能にする適用可能なハードウェア及び／又はソフトウェアで構成される。さらに、本開示の少なくとも１つの実施例を実装するコンピュータ・システムは、単一のデバイスであり、別の実施例において、分散型コンピュータ・システムが本明細書に記載の動作を実行するように及び単一のデバイスがすべての動作を実行しないように異なって動作する多数のデバイスを備える分散型コンピュータ・システムである。
【0315】
本明細書で提供される任意の及びすべての実例、又は例示的な言語（たとえば、「などの」）の使用は、別段の指示のない限り、単に、開示の実施例をよりよく明らかにすることを意図されており、開示の範囲に制限を課さない。明細書内のどの言語も、開示の実践に必須なものとして何らかの非請求要素を示すものとして解釈されるべきではない。
【0316】
本明細書で引用される、刊行物、特許出願、及び特許を含む、すべての参考文献は、それぞれの参考文献が、参照により組み込まれると個別に及び具体的に示され、本明細書にその全部を明記されたかのように同程度に、参照により本明細書に組み込まれる。
【0317】
説明及び請求項において、「連結される」及び「接続される」という用語が、それらの派生語とともに、使用され得る。これらの用語は互いに同義語として意図されていないことがある、ということを理解されたい。そうではなくて、特定の実例において、「接続される」又は「連結される」は、複数の要素が互いに直接的又は間接的に物理的又は電気的に接触することを示すために使用され得る。「連結される」はまた、複数の要素が互いに直接に接触しないが、依然として互いに協力する又は相互作用することを意味し得る。
【0318】
別段の指定のない限り、明細書を通して、「処理すること」、「計算すること」、「算出すること」、「決定すること」などの用語は、計算システムのレジスタ及び／又はメモリ内の物理、たとえば、電子、量として表されるデータを操作する、及び／又は計算システムのメモリ、レジスタ又は他のそのような情報ストレージ、送信又は表示デバイス内の物理量として同様に表される他のデータに変換する、コンピュータ又は計算システム、或いは類似の電子計算デバイスの行動及び／又はプロセスを指す。
【0319】
類似の方式で、「プロセッサ」という用語は、レジスタ及び／又はメモリからの電子データを処理する並びにレジスタ及び／又はメモリに記憶され得る他の電子データにその電子データを変換する任意のデバイス又はデバイスの部分を指し得る。非限定的な実例として、「プロセッサ」は、ＣＰＵ又はＧＰＵでもよい。「計算プラットフォーム」は、１つ又は複数のプロセッサを備え得る。本明細書では、少なくとも１つの実施例において、「ソフトウェア」プロセスは、時間とともに作業、たとえば、タスク、スレッド、及び知的エージェント、を実行するソフトウェア及び／又はハードウェア・エンティティを含み得る。また、各プロセスは、順次に又は並行して、連続して又は断続的に命令を実施するための、複数のプロセスを指す。システムが１つ又は複数の方法を実施し得る及び方法がシステムと考えられ得る限りにおいて、「システム」及び「方法」という用語は、本明細書で同義で使用される。
【0320】
少なくとも１つの実施例において、論理演算ユニットは、１つ又は複数の入力を受け取って結果を生み出す１セットの組合せ論理回路である。少なくとも１つの実施例において、論理演算ユニットは、足し算、引き算、又は掛け算などの数学演算を実装するために、プロセッサによって使用される。少なくとも１つの実施例において、論理演算ユニットは、論理的ＡＮＤ／ＯＲ又はＸＯＲなどの論理演算を実装するために使用される。少なくとも１つの実施例において、論理演算ユニットは、ステートレスであり、論理ゲートを形成するように配置される半導体トランジスタなどの物理切り替え構成要素で作られている。少なくとも１つの実施例において、論理演算ユニットは、関連クロックを有するステートフル論理回路として内部で動作し得る。少なくとも１つの実施例において、論理演算ユニットは、関連レジスタ・セットにおいて保持されない内部状態を有する非同期論理回路として構築され得る。少なくとも１つの実施例において、論理演算ユニットは、プロセッサの１つ又は複数のレジスタに記憶されるオペランドを結合する並びに別のレジスタ又はメモリ位置にプロセッサによって記憶され得る出力を生み出すために、プロセッサによって使用される。
【0321】
少なくとも１つの実施例において、プロセッサによって取得される命令を処理する結果として、プロセッサは、論理演算ユニットに論理演算ユニットの入力に提供される命令コードに少なくとも部分的に基づいて結果を生み出させて、１つ又は複数の入力又はオペランドを論理演算ユニットに示す。少なくとも１つの実施例において、プロセッサによってＡＬＵに提供される命令コードは、プロセッサによって実行される命令に少なくとも部分的に基づく。少なくとも１つの実施例において、ＡＬＵ内の組合せ論理は、入力を処理し、プロセッサ内のバスに配置される出力を生み出す。少なくとも１つの実施例において、プロセッサの時間を計ることが、ＡＬＵによって生み出される結果を所望の位置に送らせるように、プロセッサは、目的地レジスタ、メモリ位置、出力デバイス、又は出力バスにおける出力記憶位置を選択する。
【0322】
本文書において、サブシステム、コンピュータ・システム、又はコンピュータ実装されるマシンにアナログ又はデジタル・データを取得、獲得、受信、又は入力することが参照され得る。少なくとも１つの実施例において、アナログ及びデジタル・データを取得、獲得、受信、又は入力するプロセスは、関数コール又はアプリケーション・プログラミング・インターフェースへのコールのパラメータとしてデータを受信することなどによって様々な形で完遂され得る。いくつかの実装形態において、アナログ又はデジタル・データを取得、獲得、受信、又は入力するプロセスは、直列又は並列インターフェースを介してデータを転送することによって、完遂され得る。別の実装形態において、アナログ又はデジタル・データを取得、獲得、受信、又は入力するプロセスは、提供するエンティティから獲得するエンティティにコンピュータ・ネットワークを介してデータを転送することによって、完遂され得る。アナログ又はデジタル・データを提供する、出力する、送信する、送る、又は示すこともまた、参照され得る。様々な実例において、アナログ又はデジタル・データを提供する、出力する、送信する、送る、又は示すプロセスは、関数コールの入力又は出力パラメータ、アプリケーション・プログラミング・インターフェース又はプロセス間通信機構のパラメータとしてデータを転送することによって、完遂され得る。
【0323】
前述は、説明される技法の例示的実装形態を明記しているが、他のアーキテクチャが、説明される機能性を実装するために使用され得、本開示の範囲内にあることを意図されている。さらに、責任の特定の分散が、論考を目的として前述で定義されているが、様々な機能及び責任は、状況に応じて、異なる形で分散及び分割され得る。
【0324】
さらに、主題は、構造的特徴及び／又は方法論的行動に特有の言語において記述されてあるが、添付の特許請求の範囲において請求される主題は、記述された特定の特徴又は行動に必ずしも制限されない、ということを理解されたい。そうではなくて、特定の特徴及び行動は、特許請求の範囲を実装する例示的形として開示されている。
【0325】
本開示の主題は、法定の要件を満たすために特異性を有して記述されている。しかしながら、その記述自体が本開示の範囲を制限することは意図されていない。そうではなくて、本発明者は、請求されている主題が、他の現在の又は未来の技術と併せて、異なるステップ又は本文書に記載されたものと類似のステップの組合せを含むように、他の形で実施され得ることを意図している。さらに、「ステップ」及び／又は「ブロック」という用語は、使用される方法の異なる要素を含意するように本明細書で使用され得るが、これらの用語は、個別のステップの順番が明示的に記載されていない限り及びそのように記載されているときを除いて本明細書で開示される様々なステップの間に何らかの特定の順番を暗示するものとして解釈されるべきではない。
【0326】
他の変更形態が、本開示の主旨内にある。したがって、開示される技法は、様々な修正形態及び代替構造の影響を受けやすいが、そのある特定の示される実施例が、図に示され、詳細に前述された。しかしながら、開示された１つ又は複数の特定の形に本開示を制限するという意図は存在せず、そうではなくて、その意図は、添付の特許請求の範囲において定義されるように、本開示の主旨及び範囲内にあるすべての修正形態、代替構造物、及び均等物を包含することである、ということを理解されたい。
【図1】
【図2】
【図3】
【図4】
【図5A】
【図5B】
【図5C】
【図5D】
【図6A】
【図6B】
【図6C】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【国際調査報告】