特表 2024-536675 相変化メモリセル側壁の突出ライナ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2024-10-08

(54)【発明の名称】相変化メモリセル側壁の突出ライナ

(51)【国際特許分類】

   H10B 63/10 20230101AFI20241001BHJP

   H10N 70/20 20230101ALI20241001BHJP

【ＦＩ】

H10B63/10

H10N70/20

【審査請求】未請求

【予備審査請求】未請求

(21)【出願番号】P 2024505345

(86)(22)【出願日】2022-09-27

(85)【翻訳文提出日】2024-01-29

(86)【国際出願番号】 EP2022076750

(87)【国際公開番号】W WO2023052319

(87)【国際公開日】2023-04-06

(31)【優先権主張番号】17/489,602

(32)【優先日】2021-09-29

(33)【優先権主張国・地域又は機関】US

(81)【指定国・地域】

(71)【出願人】

【識別番号】390009531

【氏名又は名称】インターナショナル・ビジネス・マシーンズ・コーポレーション

【氏名又は名称原語表記】ＩＮＴＥＲＮＡＴＩＯＮＡＬ ＢＵＳＩＮＥＳＳ ＭＡＣＨＩＮＥＳ ＣＯＲＰＯＲＡＴＩＯＮ

【住所又は居所原語表記】Ｎｅｗ Ｏｒｃｈａｒｄ Ｒｏａｄ， Ａｒｍｏｎｋ， Ｎｅｗ Ｙｏｒｋ １０５０４， Ｕｎｉｔｅｄ Ｓｔａｔｅｓ ｏｆ Ａｍｅｒｉｃａ

(74)【代理人】

【識別番号】100112690

【弁理士】

【氏名又は名称】太佐 種一

(74)【代理人】

【識別番号】100120710

【弁理士】

【氏名又は名称】片岡 忠彦

(74)【復代理人】

【識別番号】110000877

【氏名又は名称】弁理士法人ＲＹＵＫＡ国際特許事務所

(72)【発明者】

【氏名】ブリュー、ケヴィン

(72)【発明者】

【氏名】フィリップ、ティモシー

(72)【発明者】

【氏名】シモン、アンドリュー

(72)【発明者】

【氏名】ショウディ、マシュー ティー．

(72)【発明者】

【氏名】オク、インジョ

【テーマコード（参考）】

5F083

【Ｆターム（参考）】

5F083FZ10

5F083GA11

5F083JA39

5F083JA40

5F083JA42

5F083JA60

(57)【要約】

マッシュルーム構造を有する相変化メモリ（ＰＣＭ）セルは、第１の電極、第１の電極に電気的に接続されたヒータ、ヒータに電気的に接続された第１の突出ライナ、第１の突出ライナに電気的に接続されたＰＣＭ材料、ＰＣＭ材料に電気的に接続された第２の電極、及び第１の突出ライナ及び第２の電極に電気的に接続された第２の突出ライナを含む。

【特許請求の範囲】

【請求項1】

マッシュルーム構造を有する相変化メモリ（ＰＣＭ）セルであって、前記ＰＣＭセルは、
第１の電極；
前記第１の電極に電気的に接続されるヒータ；
前記ヒータに電気的に接続される第１の突出ライナ；
前記第１の突出ライナに電気的に接続されたＰＣＭ材料；
前記ＰＣＭ材料に電気的に接続された第２の電極；及び
前記第１の突出ライナ及び前記第２の電極に電気的に接続される第２の突出ライナ
を備えるＰＣＭセル。

【請求項2】

前記ヒータは第１の幅を有する；
前記ＰＣＭ材料は第２の幅を有する；
前記第２の幅は前記第１の幅の３倍よりも大きい又は３倍に等しい、請求項１に記載のＰＣＭセル。

【請求項3】

前記第２の幅は、前記第１の幅よりも約５倍大きい、請求項２に記載のＰＣＭセル。

【請求項4】

前記第１の突出ライナは、第１の材料から構成される；
前記第２の突出ライナは第２の材料から構成される；及び
前記第２の材料は前記第１の材料とは異なる、請求項１から３のいずれか１項に記載のＰＣＭセル。

【請求項5】

前記第１の材料は、多結晶相では前記ＰＣＭ材料よりも高い電気抵抗率を有し、非晶相では前記ＰＣＭ材料よりも低い電気抵抗率を有する；及び
前記第２の材料は、多結晶相では前記ＰＣＭ材料よりも高い電気抵抗率を有し、非晶相では前記ＰＣＭ材料よりも低い電気抵抗率を有する、請求項４に記載のＰＣＭセル。

【請求項6】

前記第１の突出ライナは、前記ＰＣＭ材料の端部に沿って延在する；
前記第２の突出ライナは、前記端部に隣接する前記ＰＣＭ材料の側面に沿って延在する、請求項１から５のいずれか１項に記載のＰＣＭセル。

【請求項7】

前記第１の突出ライナは、前記ＰＣＭ材料の前記端部を覆う；
前記第２の突出ライナは前記ＰＣＭ材料の前記側面を、その縦方向の全長にわたって取り囲む、請求項６に記載のＰＣＭセル。

【請求項8】

第１の電極；
前記第１の電極に電気的に接続された第１の突出ライナ、前記第１の突出ライナは、第１の材料を有する；
前記第１の突出ライナに電気的に接続されたＰＣＭ材料；
前記ＰＣＭ材料に電気的に接続された第２の電極；及び
前記第１の突出ライナ及び前記第２の電極に電気的に接続された第２の突出ライナ、前記第２の突出ライナは第２の材料を有する；
ここで、前記第２の材料は前記第１の材料とは異なる
を備える相変化メモリ（ＰＣＭ）セル。

【請求項9】

前記第１の電極及び前記第１の突出ライナに電気的に接続されたヒータをさらに備える、請求項８に記載のＰＣＭセル。

【請求項10】

前記ヒータは第１の幅を有する；
前記ＰＣＭ材料は第２の幅を有する；
前記第２の幅は前記第１の幅の３倍よりも大きい又は３倍に等しい、請求項９に記載のＰＣＭセル。

【請求項11】

前記第１の突出ライナは、前記ＰＣＭ材料の端部を覆う；及び
前記第２の突出ライナは、前記端部に隣接する前記ＰＣＭ材料の側面を、その縦方向の全長にわたって取り囲む、請求項８から１０のいずれか１項に記載のＰＣＭセル。

【請求項12】

前記第１の材料は、多結晶相では前記ＰＣＭ材料よりも高い電気抵抗率を有し、非晶相では前記ＰＣＭ材料よりも低い電気抵抗率を有する；及び
前記第２の材料は、多結晶相では前記ＰＣＭ材料よりも高い電気抵抗率を有し、非晶相では前記ＰＣＭ材料よりも低い電気抵抗率を有する、請求項８から１１のいずれか１項に記載のＰＣＭセル。

【請求項13】

前記第１の材料は第１の電気抵抗率を有する；
前記第２の材料は第２の電気抵抗率を有する；
前記第２の電気抵抗率は前記第１の電気抵抗率の２倍よりも大きい又は２倍に等しい、請求項８から１２のいずれか１項に記載のＰＣＭセル。

【請求項14】

前記第１の突出ライナは第１の厚さを有する；
前記第２の突出ライナは第２の厚さを有する；
前記第２の厚さは前記第１の厚さの半分よりも薄い又はそれに等しい、請求項８から１３のいずれか１項に記載のＰＣＭセル。

【請求項15】

相変化メモリ（ＰＣＭ）セルを製造する方法であって、前記方法は、第１の電極を形成する段階；
前記第１の電極に電気的に接続された第１の突出ライナを形成する段階；
前記第１の突出ライナ上にＰＣＭ材料を形成する段階；
前記ＰＣＭ材料上に第２の電極を形成する段階；及び
前記第１の突出ライナ、前記ＰＣＭ材料、及び前記第２の電極に接するように第２の突出ライナを形成する段階を備える方法。

【請求項16】

前記第１の電極上にヒータを形成する段階をさらに備え、ここで、前記第１の突出ライナは前記ヒータ上に形成される、請求項１５に記載の方法。

【請求項17】

前記ヒータは第１の幅を有する；
前記ＰＣＭ材料は第２の幅を有する；前記第２の幅は前記第１の幅の３倍よりも大きい又は３倍に等しい、請求項１６に記載の方法。

【請求項18】

前記第１の突出ライナは、第１の材料から構成される；
前記第２の突出ライナは第２の材料から構成される；及び
前記第２の材料は前記第１の材料とは異なる、請求項１５から１７のいずれか１項に記載の方法。

【請求項19】

前記第２の材料は、多結晶相では前記ＰＣＭ材料よりも高い電気抵抗率を有し、非晶相では前記ＰＣＭ材料よりも低い電気抵抗率を有する、請求項１８に記載の方法。

【請求項20】

前記第１の材料は、多結晶相では前記ＰＣＭ材料よりも高い電気抵抗率を有し、非晶相では前記ＰＣＭ材料よりも低い電気抵抗率を有する、請求項１９に記載の方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明はコンピュータメモリに関し、より詳細には、突出ライナを有する相変化材料メモリデバイスに関する。

【0002】

相変化メモリ（Ｐｈａｓｅ Ｃｈａｎｇｅ Ｍｅｍｏｒｙ：ＰＣＭ）は、人工知能のためのアナログコンピューティングにおける訓練及び推論の両方に利用できる。ＰＣＭ構造は、エネルギ消費を最小限に抑えるために、調整可能な導電率及び高い保持力を備えた全体的な高いデバイス抵抗を備えた相変化メモリスタデバイスを含み得る。調整は、ＰＣＭ材料の結晶相及び非晶相の比率を変えて、異なる構造状態を形成することによって実現できる。しかし、ＰＣＭ材料は抵抗ドリフトの影響を受け得、調整の忠実度に悪影響を与え得る。

【発明の概要】

【0003】

本開示の実施形態によれば、マッシュルーム構造を有するＰＣＭセルは、第１の電極、第１の電極に電気的に接続されたヒータ、ヒータに電気的に接続された第１の突出ライナ、第１の突出ライナに電気的に接続されたＰＣＭ材料、ＰＣＭ材料に電気的に接続された第２の電極、及び第１の突出ライナ及び第２の電極に電気的に接続された第２の突出ライナを含む。

【0004】

本開示の実施形態によれば、ＰＣＭセルは、第１の電極、第１の電極（第１の材料を含む第１の突出ライナ）に電気的に接続された第１の突出ライナ、第１の突出ライナに電気的に接続されたＰＣＭ材料、ＰＣＭ材料に電気的に接続された第２の電極、第１の突出ライナ及び第２の電極（第２の材料を含む第２の突出ライナ）に電気的に接続された第２の突出ライナを含み、第２の材料は第１の材料とは異なる。

【0005】

本開示の実施形態によれば、ＰＣＭセルを製造する方法は、第１の電極を形成する段階、第１の電極に電気的に接続された第１の突出ライナを形成する段階、第１の突出ライナ上にＰＣＭ材料を形成する段階、ＰＣＭ材料上に第２の電極を形成する段階、及び第２の突出ライナを（第１の突出ライナ、ＰＣＭ材料、及び第２の電極に接するように）形成する段階を含む。

【図面の簡単な説明】

【0006】

【図1A】本開示の実施形態による、側壁突出ライナを含むＰＣＭセルの断面図である。

【0007】

【図1B】本開示の実施形態による、より小さい非晶質領域を含む図１ＡのＰＣＭセルの断面図である。

【0008】

【図1C】本開示の実施形態による、より大きな非晶質領域を含む図１ＡのＰＣＭセルの断面図である。

【0009】

【図2】本開示の実施形態による、図１ＡのＰＣＭセルを製造する方法のフローチャートである。

【0010】

【図3A】本開示の実施形態による、ＰＣＭセルを製造する図２の方法の一連の断面図である。

【図3B】本開示の実施形態による、ＰＣＭセルを製造する図２の方法の一連の断面図である。

【図3C】本開示の実施形態による、ＰＣＭセルを製造する図２の方法の一連の断面図である。

【図3D】本開示の実施形態による、ＰＣＭセルを製造する図２の方法の一連の断面図である。

【図3E】本開示の実施形態による、ＰＣＭセルを製造する図２の方法の一連の断面図である。

【図3F】本開示の実施形態による、ＰＣＭセルを製造する図２の方法の一連の断面図である。

【図3G】本開示の実施形態による、ＰＣＭセルを製造する図２の方法の一連の断面図である。

【図3H】本開示の実施形態による、ＰＣＭセルを製造する図２の方法の一連の断面図である。

【図3I】本開示の実施形態による、ＰＣＭセルを製造する図２の方法の一連の断面図である。

【0011】

【図4A】本開示の実施形態による、図１ＡのＰＣＭセルの様々なライナ電気抵抗率の抵抗対電流のグラフである。

【0012】

【図4B】本開示の実施形態による、図１ＡのＰＣＭセルの様々なライナ厚さ比の抵抗対電流のグラフである。

【発明を実施するための形態】

【0013】

本開示の様々な実施形態は、関連する図面を参照して本明細書に記載されている。本開示の範囲から逸脱することなく、代替の実施形態を考案できる。以下の説明及び図面では、要素間に様々な接続及び位置関係（例えば、上、下、隣接など）が示されていることに留意されたい。これらの接続及び／又は位置関係は、特に明記しない限り、直接的又は間接的であり得、本開示は、この点で制限することを意図するものではない。したがって、エンティティの結合は、直接又は間接の結合のいずれかを指すことができ、エンティティ間の位置関係は、直接又は間接の位置関係であり得る。間接的な位置関係の例として、本明細書において、層「Ａ」を層「Ｂ」の上に形成するという言及は、層「Ａ」及び層「Ｂ」の関連する特性及び機能が中間層によって実質的に変更されない限り、１つ又は複数の中間層（例えば、層（「Ｃ」及び「Ｄ」）が層「Ａ」及び層「Ｂ」の間にある状況を含む。

【0014】

以下の定義及び略語は、特許請求の範囲及び明細書の解釈に使用される。本明細書で使用される場合、「備える（ｃｏｍｐｒｉｓｅｓ）」、「備える（ｃｏｍｐｒｉｓｉｎｇ）」、「含む（ｉｎｃｌｕｄｅｓ）」、「含む（ｉｎｃｌｕｄｉｎｇ）」、「有する（ｈａｓ）」、「有する（ｈａｖｉｎｇ）」、「含む（ｃｏｎｔａｉｎｓ）」、又は「含む（ｃｏｎｔａｉｎｉｎｇ）」という用語、又はその任意の他の変形は、非排他的な包含を網羅することが意図される。例えば、要素のリストを含む組成物、混合物、プロセス、方法、物品、又は装置は、必ずしもそれらの要素のみに限定されるわけではなく、明示的にリストされていない他の要素、又はそのような組成物、混合物、プロセス、方法、物品、又は装置に固有の他の要素を含み得る。さらに、本明細書に含まれる任意の数値範囲は、他に明示的に述べられていない限り、その境界を含む。

【0015】

以下の説明のために、「上部（ｕｐｐｅｒ）」、「下部（ｌｏｗｅｒ）」、「右（ｒｉｇｈｔ）」、「左（ｌｅｆｔ）」、「垂直（ｖｅｒｔｉｃａｌ）」、「水平（ｈｏｒｉｚｏｎｔａｌ）」、「最上部（ｔｏｐ）」、「最下部（ｂｏｔｔｏｍ）」という用語、及びその派生語は、図面内で配向されるように、説明される構造及び方法に関連するものとする。「上に重なる（ｏｖｅｒｌｙｉｎｇ）」、「上に（ａｔｏｐ）」、「最上部に（ｏｎ ｔｏｐ）」、「に位置する（ｐｏｓｉｔｉｏｎｅｄ ｏｎ）」、又は「上に位置する（ｐｏｓｉｔｉｏｎｅｄ ａｔｏｐ）」という用語は、第１の構造などの第１の要素が、第２の構造などの第２の要素上に存在することを意味し、インターフェース構造などの介在要素は、第１の要素及び第２の要素の間に存在し得る。「直接接触」という用語は、第１の構造などの第１の要素、及び第２の構造などの第２の要素が、２つの要素の接触面で任意の中間の導電層、絶縁層又は半導体層なしで接続されることを意味する。例えば、「第２の要素に対して選択的な第１の要素」などの「選択的」という用語は、第１の要素がエッチングすることができ、第２の要素がエッチストップとして作用できることを意味することに留意されたい。

【0016】

簡潔にするために、半導体デバイス及び集積回路（ＩＣ）の製造に関連する従来の技術は、本明細書で詳細に説明され得るか、又は説明され得ない。さらに、本明細書で説明される様々なタスク及びプロセスステップは、本明細書では詳細に説明されていない追加のステップ又は機能を有する、より包括的な手順又はプロセスに組み込むことができる。具体的には、半導体デバイス及び半導体ベースのＩＣの製造における様々なステップはよく知られているため、簡潔にするために、多くの従来のステップについては、本明細書では簡潔に説明するのみとするか、又はよく知られているプロセスの詳細を提供することなく完全に省略する。

【0017】

一般に、ＩＣにパッケージ化されるマイクロチップを形成するために使用される様々なプロセスは、４つの一般的なカテゴリ、すなわち、膜蒸着、除去／エッチング、半導体ドーピング、及びパターニング／リソグラフィに分類される。

【0018】

蒸着とは、ウエハ上に材料を成長、コーティング、又はその他の方法で移す任意のプロセスとし得る。利用可能な技術には、物理蒸着（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：ＰＶＤ）、化学蒸着（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：ＣＶＤ）、電気化学蒸着（Ｅｌｅｃｔｒｏｃｈｅｍｉｃａｌ Ｄｅｐｏｓｉｔｉｏｎ：ＥＣＤ）、分子線エピタキシ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ：ＭＢＥ）及び最近では原子層蒸着（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ：ＡＬＤ）などがある。別の蒸着技術はプラズマ強化化学蒸着（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：ＰＥＣＶＤ）であり、これは、プラズマ内のエネルギを使用して、通常なら従来のＣＶＤに伴うより高い温度が必要となるウエハ表面での反応を誘発するプロセスである。ＰＥＣＶＤ蒸着中の高エネルギイオン衝撃により、膜の電気的及び機械的特性も改善できる。

【0019】

除去／エッチングは、ウエハから材料を除去する任意のプロセスとし得る。例としては、エッチングプロセス（湿式又は乾式のいずれか）、化学機械平坦化（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｌａｎａｒｉｚａｔｉｏｎ：ＣＭＰ）、及び同様のものがある。除去プロセスの一例は、イオンビームエッチング（Ｉｏｎ Ｂｅａｍ Ｅｔｃｈｉｎｇ：ＩＢＥ）である。一般に、ＩＢＥ（又はミリング）とは、物理的不活性ガス及び／又は化学的反応性ガス手段によって基板材料を除去するために遠隔ブロードビームイオン／プラズマ源を利用するドライプラズマエッチング法を指す。他のドライプラズマエッチング技術と同様、ＩＢＥにはエッチング速度、異方性、選択性、均一性、アスペクト比、及び基板損傷の最小化などの利点がある。ドライ除去プロセスの別の例は、反応性イオンエッチング（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ：ＲＩＥ）である。一般に、ＲＩＥは化学反応性プラズマを使用して、ウエハ上に蒸着した材料を除去する。ＲＩＥでは、プラズマは低圧（真空）のもとで電磁場によって生成される。ＲＩＥプラズマからの高エネルギイオンがウエハ表面を攻撃し、ウエハ表面と反応して材料を除去する。

【0020】

半導体ドーピングは、例えば、一般には、拡散及び／又はイオン注入によって、トランジスタのソース及びドレインをドーピングすることによる電気特性の改変であり得る。これらのドーピングプロセスに続いて、炉アニール又は急速熱アニール（「Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ：ＲＴＡ」）が行われる。アニールは、注入されたドーパントを活性化するのに役立つ。トランジスタ及びそれらの構成要素を接続及び絶縁するために、導体（例えば、ポリシリコン、アルミニウム、銅など）及び絶縁体（例えば、様々な形態の二酸化ケイ素、窒化ケイ素など）の両方の膜が使用される。半導体基板の様々な領域に選択的にドーピングするにより、電圧を印加することで基板の導電率を変えることができる。これらの様々な構成要素の構造を作成することにより、何百万ものトランジスタを構築し、まとめて配線して、最新のマイクロ電子デバイスの複雑な回路を形成できる。

【0021】

半導体リソグラフィでは、半導体基板上に三次元レリーフ画像又はパターンを形成し、その後そのパターンを基板に転写できる。半導体リソグラフィでは、パターンはフォトレジストと呼ばれる感光性ポリマによって形成される。トランジスタを構成する複雑な構造、及び回路の何百万ものトランジスタを接続する多数の配線を構築するために、リソグラフィ及びエッチングパターンの転写ステップが複数回繰り返される。ウエハ上に印刷される各パターンは、以前に形成されたパターンと位置合わせされ、導体、絶縁体、選択的にドープされた領域が徐々に構築されて最終デバイスが形成される。

【0022】

図１Ａ～図１Ｃは、例えば、集積回路（図示せず）に使用するためのＰＣＭセル１００の断面図である。図示の実施形態では、ＰＣＭセル１００は、最下部配線１０２、最下部電極１０４、絶縁体１０６、ヒータ１０８、絶縁体１１０、最下部突出ライナ（ＰＬ）１１２、ＰＣＭ材料１１４、側壁ＰＬ１１６、絶縁体１２０、最上部電極１２２、及び最上部配線１２４を備える。

【0023】

図示の実施形態では、最下部電極１０４の最下部は、集積回路の他の構成要素（図示せず）から電気信号を受信できる最下部配線１０２の最上部と直接接触し、電気的に接続されている。ヒータ１０８の最下部は、最下部電極１０４の最上部と直接接触し、電気的に接続されている。最下部ＰＬ１１２の最下部は、ヒータ１０８の最上部と直接接触し、電気的及び熱的に接続されている。ＰＣＭ材料１１４の最下部は、最下部ＰＬ１１２の最上部と直接接触し、電気的及び熱的に接続されている。最上部電極１２２の最下部は、ＰＣＭ材料１１４の最上部と直接接触し、電気的に接続されている。最上部配線１２４の最下部は、最上部電極１２２の最上部と直接接触して電気的に接続されており、最上部配線１２４は、電気信号をＰＣＭセル１００から集積回路の他の構成要素（図示せず）に伝達できる。

【0024】

図示の実施形態では、側壁ＰＬ１１６の最下部は、最下部ＰＬ１１２の最上部と直接接触し、電気的及び熱的に接続されている。さらに、側壁ＰＬ１１６の内側は、ＰＣＭ材料１１４の外側と直接接触し、電気的及び熱的に接続されているため、側壁ＰＬ１１６は、ＰＣＭ材料１１４の外側を横方向に取り囲んでいる。それによって、側壁ＰＬ１１６は、ＰＣＭ材料１１４の縦方向の全長にわたって一方向のすべての平行な側面（例えば、図１Ａに示すように、垂直に延在する側面）を取り囲み、最下部ＰＬ１１２によって覆われるＰＣＭ材料１１４の端部（例えば、図１Ａに示すように、水平に延在する最下部）に隣接する。図示の実施形態では、ＰＣＭ材料１１４は円筒形状（例えば、角柱形状とは対照的に）を有しており、これは、取り囲まれる横外側が１つのみであることを意味する。さらに、側壁ＰＬ１１６の内側は、最上部電極１２２の外側と直接接触し、電気的に接続されている。

【0025】

図示の実施形態では、絶縁体１０６、１１０、１２０は、選択的に、ＰＣＭセル１００の他の構成要素を構造的に支持し、電気的に絶縁し、必要に応じてそれらの間の空間を埋める。したがって、最下部電極１０４の外側は、絶縁体１０６と直接接触し、絶縁体１０６によって横方向に取り囲まれ、ヒータ１０８の外側は、絶縁体１１０と直接接触し、横方向から絶縁体１１０によって取り囲まれる。さらに、最下部ＰＬ１１２の最下部側は、絶縁体１１０と直接接触し、軸方向に隣接し、側壁ＰＬ及び最上部配線１２４は、絶縁体１２０と直接接触し、絶縁体１２０に横方向及び軸方向に隣接する。

【0026】

図示の実施形態では、ＰＣＭセル１００の断面（図１Ａから図１Ｃの紙面内）は円形であり得るが、他の実施形態では、長方形、正方形、楕円形、又は他の任意の適切な形状であり得る。さらに、ＰＣＭ材料１１４、最下部ＰＬ１１２、及び最上部電極１２２の幅は同じである一方で、ヒータ１０８の幅は実質的に縮小している（例えば、３倍～７倍小さい、又は約５倍小さい）。それによって、ＰＣＭセル１００は、電気信号（すなわち、電流）がヒータ１０８、最下部ＰＬ１１２、及びＰＣＭ材料１１４を通って最下部電極１０４から最上部電極１２２に流れ得るマッシュルーム構造を有すると言うことができる。

【0027】

図示の実施形態では、最下部電極１０４及び最上部電極１２２は、金属又は金属化合物、例えば、窒化チタン（ＴｉＮ）又はタングステン（Ｗ）などの非常に導電性が高い材料から構成される。ヒータ１０８は、ＴｉＮ、又は、例えば、チタンタングステン（ＴｉＷ）、窒化タンタル（ＴａＮ）、又はチタンアルミナイド（ＴｉＡｌ）などの高抵抗金属から構成され、ＰＣＭセル１００を流れる電流を集中させる、比較的狭い断面積を有する電極である。これにより、ヒータ１０８は、電気パルス中に抵抗加熱によって熱を生成でき、これを使用して、ＰＣＭ材料１１４の温度を、例えば、ＰＣＭ材料１１４の結晶化温度及び溶融温度を超える温度に選択的に変化させることができる。さらに、ヒータ１０８は、多層に配置できる複数の異なる導電性材料から構成され得る。

【0028】

図示の実施形態では、絶縁体１０６、１１０、１２０は、例えば、窒化ケイ素（ＳｉＮ）、酸化ケイ素（ＳｉＯ_２）、窒化炭化ケイ素（ＳｉＮＣ）、又はオルトケイ酸テトラエチル（ＴＥＯＳ）などの誘電（電気絶縁）材料から構成される。いくつかの実施形態では、絶縁体１０６、１１０、１２０のすべては同じ材料であり、他の実施形態では、絶縁体１０６、１１０、１２０の一部又は全部に異なる材料が使用される。さらに、最下部ＰＬ１１２及び側壁ＰＬ１１６は、金属及び／又は半導体などの適度な電気抵抗材料（例えば、ＴａＮ；窒化タングステン（ＷＮ）；非晶質炭素（ａ－Ｃ）；ドープされたａ－Ｃ；スズドープ酸化インジウム（ＩＴＯ）、アルミニウムジルコニウム酸化物（ＡＺＯ）、及び高抵抗金属カルコゲニド（例えば、セレン化チタン（ＴｉＳｅ））、及び他の導電性の低い金属窒化物などの透明導電性酸化物）から構成される。最下部ＰＬ１１２及び側壁ＰＬ１１６を構成する材料は、同じであり得るか、又は異なり得る。さらに、最下部ＰＬ１１２及び側壁ＰＬ１１６を構成する材料は、ＰＣＭ材料１１４の多結晶相よりも高い電気抵抗率を有するが、ＰＣＭ材料１１４の非晶相よりも低い電気抵抗率を有する。

【0029】

図示の実施形態では、ＰＣＭ材料１１４は、本質的に、ゲルマニウム－アンチモン－テルル（ＧＳＴ）、ガリウム－アンチモン－テルル（ＧａＳＴ）、又は銀－イリジウム－アンチモン－テルル化物（ＡＩＳＴ）材料などの相変化材料から構成されるが、他の材料も必要に応じて使用できる。他のＰＣＭ材料の例には、限定されないが、ゲルマニウム－テルル化合物材料（ＧｅＴｅ）、シリコン－アンチモン－テルル（Ｓｉ－Ｓｂ－Ｔｅ）合金、ガリウム－アンチモン－テルル（Ｇａ－Ｓｂ－Ｔｅ）合金、ゲルマニウム－ビスマス－テルル（Ｇｅ－Ｂｉ－Ｔｅ）合金、インジウム－テルル（Ｉｎ－Ｔｅ）合金、ヒ素－アンチモン－テルル（Ａｓ－Ｓｂ－Ｔｅ）合金、銀－インジウム－アンチモン－テルル（Ａｇ－Ｉｎ－Ｓｂ－Ｔｅ）合金、Ｇｅ－Ｉｎ－Ｓｂ－Ｔｅ合金、Ｇｅ－Ｓｂ合金、Ｓｂ－Ｔｅ合金、Ｓｉ－Ｓｂ合金、Ｇｅ－Ｔｅ合金、及びそれらの組み合わせが含まれ得る。ＰＣＭ材料１１４は、アンドープ又はドープ（例えば、酸素（Ｏ）、窒素（Ｎ）、シリコン（Ｓｉ）、又はＴｉのうちの１つ又は複数でドープ）され得る。異なる層の材料に関して本明細書で使用される「本質的に構成される」及び「本質的になる」という用語は、他の材料が存在する場合でも、列挙された材料の基本特性を実質的に変更しないことを示す。例えば、本質的にＧＳＴ材料からなるＰＣＭ材料１１４は、ＧＳＴ材料の基本特性を実質的に変更する他の材料を含まない。

【0030】

図示の実施形態では、ＰＣＭセル１００をプログラムするために最下部電極１０４から最上部電極１２２に電流パルスを流すことによって、ＰＣＭセル１００をメモリセルとして動作させることができる。これは、ＰＣＭセル１００上の値を読み取り、又は書き出しをするために、様々な電圧で、及び／又は様々な期間中に実行できる。例えば、書き出しのために、高電圧（例えば、１ボルト（Ｖ）～４Ｖ）を短期間に使用でき、これにより、ヒータ１０８がＰＣＭ材料１１４をその融点を超えて局所的に加熱できる。電流の流れが止まると、ＰＣＭ材料１１４は急速に冷却され、「リセット」と呼ばれるプロセスで非晶質領域１２６が形成され得る。領域１２６は、非晶質構造を有するＰＣＭ材料１１４のドーム形領域であるが、ＰＣＭ材料１１４の残りの部分は依然として多結晶構造である（図１Ｂでは「１２６Ｂ」、図１Ｃでは「１２６Ｃ」とラベル付けされている）。一般に、この非晶質構造は明確な構造を有さない。しかし、領域１２６には、局所的なばらばらの結晶核（すなわち、相変化材料１１４の小さな結晶化領域）が存在し得る。領域１２６の形成により、ＰＣＭセル１００全体の電気抵抗が、単独の多結晶構造（図１ＡのＰＣＭセル１００のように）と比較して増加し得る。ＰＣＭセル１００のこれらの抵抗値は、例えば、最下部電極１０４から最上部電極１２２に低電圧（例えば、０．２Ｖ）で電流パルスを送ることによって、ＰＣＭ材料１１４の状態（領域１２６の状態を含む）又はＰＣＭセル１００の抵抗値を変化させることなく読み取ることができる。

【0031】

さらに、ＰＣＭセル１００を「設定」することによって、ＰＣＭ材料１１４を書き換えて単独の多結晶構造に戻すことができる。ＰＣＭ材料１１４を書き換える１つの方法は、短期間（例えば、１０ナノ秒（ｎｓ））の間、高電圧電気パルス（例えば、１Ｖから４Ｖ）を使用し、これにより、ＰＣＭ材料１１４がその結晶化点を超えて加熱されるが、その融点までは加熱され得ない。結晶化温度は溶融温度より低いため、電流の流れが止まると、ＰＣＭ材料１１４をアニールして結晶を形成できる。ＰＣＭ材料１１４を書き換える別の方法は、ＰＣＭ材料１１４をその融点を超えて加熱するのに十分強い（ナノ秒オーダーの比較的短い後縁を有する方形パルスとは対照的に）比較的長い後縁（例えば、１マイクロ秒）を有する電気パルスを使用し、その後、ＰＣＭ材料１１４がゆっくりと冷却され、結晶を形成することができる。これらのプロセスのいずれによっても、非晶質領域１２６を有する場合と比較して、ＰＣＭセル１００全体の電気抵抗が減少する。次いで、この新しい抵抗値は、ＰＣＭ材料１１４の状態又はＰＣＭセル１００の抵抗値を変更することなく、低電圧（例えば、０．２Ｖ）での電流を使用して読み取ることができる。

【0032】

いくつかの実施形態では、ＰＣＭ材料１１４の溶融温度は約６００℃である。いくつかの実施形態では、ＰＣＭ材料１１４の結晶化温度は約１８０℃である。さらに、ＰＣＭセル１００のセット及びリセットのプロセスは繰り返し行うことができ、いくつかの実施形態では、（例えば、異なるサイズの領域１２６及び／又は領域１２６内の結晶化核の量を有するため）異なる抵抗を有する異なる領域１２６をＰＣＭ材料１１４内に生成できる。これにより、ＰＣＭセル１００は、リセットパラメータを変化させることによって生成できる様々な異なる抵抗を有することができる。それによって、ＰＣＭセル１００が情報ディジットを表すと見なされる場合、これらのディジットは（従来のビットとは対照的に）非バイナリであり得る。しかし、いくつかの実施形態では、ＰＣＭセル１００は、ＰＣＭ材料１１４に均一領域１２６を有しているか、又は有していないかのいずれかによってビットとして使用できる。そのような実施形態では、ＰＣＭセル１００は、高抵抗（別名、低電圧出力又は「０」）又は低抵抗（別名、高電圧出力又は「１」）を有し得る。

【0033】

ＰＣＭセル１００の構成要素及び構成により、ＰＣＭセル１００を通る電流経路の追加が可能になる。電流がＰＣＭ材料１１４を介して最下部ＰＬ１１２から最上部電極１２２にのみ流れる代わりに、電流は最下部ＰＬ１１２から側壁ＰＬ１１６を介して最上部電極１２２に流れることもできる。前述したように、側壁ＰＬ１１６は、多結晶ＰＣＭ材料１１４及び非晶質ＰＣＭ材料１１４（例えば、領域１２６）の間の電気抵抗率を有する。それによって、（領域１２６Ｂのように）最下部ＰＬ１１２と接触するものがある場合、電流は主にＰＣＭ材料１１４を通過できるが、（領域１２６Ｃのように）領域１２６が最下部ＰＬ１１２の全体を覆う場合、電流は主に側壁ＰＬ１１６の少なくとも一部を通過できる。

【0034】

ＰＣＭセル１００が非晶質化ＰＣＭ材料（すなわち、領域１２６Ｂ）の固有ドリフトによる抵抗増加の抵抗ドリフトの影響を受け得ることを考慮すると、そのような能力は有益であり得る。ＰＣＭセル１００はまた、最下部ＰＬ１１２及び側壁ＰＬ１１６を組み込むことによって改善し得る回路ノイズの影響を受け得る。ドリフトの問題は、ＰＣＭセル１００を約６０ナノメートル（ｎｍ）未満の小さい寸法に縮小させることによってさらに悪化し、ＰＣＭ材料の非晶質化体積がＰＣＭ材料１１４の横幅全体に広がり、領域１２６Ｃを形成し得る。側壁ＰＬ１１６が存在しない場合、領域１２６Ｃは、ＰＣＭセル１００内に抵抗ドリフトをもたらす、非晶質ＰＣＭ材料を横断する主要な電流の流れをもたらす。より大きなＰＣＭセルは、（非晶質領域がＰＣＭ材料の全幅を覆わないため）最下部ＰＬのみを有し得る一方で、ＰＣＭセル１００は、側壁ＰＬ１１６を使用して最下部ＰＬ１１２の利点をＰＣＭ材料１１４の側面まで拡大する。これらの利点には、抵抗ドリフトを減少させる、読み取り抵抗を低下させる（その結果、ＰＣＭセル１００の読み取りに、領域１２６への読み取りパルスの影響が軽減される低電流パルスを使用できる）、読み取り時のノイズを減少させる、ヒータ１０８の制御を増加させる、設定抵抗を低下させる、及びＰＣＭセル１００のダイナミックレンジを増加させることが含まれ得る。

【0035】

図１Ａ～図１Ｃには、本開示の一実施形態が示されているが、これには代替の実施形態がある。例えば、ＰＣＭセル１００は、閉じ込められたセルのような非マッシュルーム構造を有し得る。そのような構造には個別のヒータがなく、代わりに最下部電極に依存してＰＣＭ材料を調整し得る。

【0036】

図２は、ＰＣＭセル１００を製造する方法２００のフローチャートである。図３Ａ～図３Ｉは、ＰＣＭセル１００を製造する方法２００の一連の図である。ここで、図２及び図３Ａ～図３Ｉを相互に関連付けて説明するが、方法２００の各動作は、図３Ａ～図３Ｉの１つによって示される。さらに、この議論中に、図１Ａ～図１Ｃに示されるＰＣＭセル１００の特徴について言及され得る。

【0037】

図示の実施形態では、方法２００は動作２０２で始まり、絶縁層３２８が最下部電極１０４及び絶縁体１０６上に形成される。動作２０４において、例えば、絶縁体１１０を形成するためのエッチングを使用して、絶縁層３２８内にビア３３０が形成される。動作２０６において、ビア３３０を含めて最下部電極１０４に至るまで絶縁体１１０上にヒータ層（図示せず）が形成され、化学機械研磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）が実行されて余分な金属が除去され、絶縁体１１０と隣接するヒータ１０８が形成される。動作２０８において、最下部ＰＬ層３３４がヒータ１０８及び絶縁体１１０上に形成される。さらに、ＰＣＭ層３３６、ＴｉＮ層３３８、及びＳｉＮ層３４０が最下部ＰＬ１１２上に形成される。いくつかの実施形態では、ＰＣＭ層３３６の厚さは約８０ｎｍであり、ＴｉＮ層３３８の厚さは約７５ｎｍであり、ＳｉＮ層３４０の厚さは約２２０ｎｍである。動作２１０において、マスキング及びエッチングが実行されて、最下部ＰＬ１１２、ＰＣＭ材料１１４、及び最上部電極１２２が形成される。

【0038】

図示の実施形態では、動作２１２において、側壁ＰＬ層３４２が、絶縁体１１０、最下部ＰＬ１１２、ＰＣＭ材料１１４、及び最上部電極１２２に接するように（例えば、ＡＬＤを使用して）形成される。動作２１４において、側壁ＰＬ層３４２の一部が（例えば、方向性ＲＩＥ又は方向性スパッタエッチングを使用して）選択的に除去されて、側壁ＰＬ１１６が形成される。動作２１６において、絶縁体１１０、側壁ＰＬ１１６、及び最上部電極１２２は、その上に絶縁層３４４を形成することによって封入される。動作２１８において、絶縁層３４４に孔３４６を形成して絶縁体１２０を形成し、孔３４６内及び最上部電極１２２上に最上部配線１２４を形成する。

【0039】

ＰＣＭセル１００及び方法２００の構成要素、構成、及び動作により、側壁ＰＬ１１６を最下部ＰＬ１１２から独立して形成することが可能になる。これは、側壁ＰＬ１１６のパラメータ及び特性（例えば、材料、厚さなど）の一部又は全部が、必要に応じて、最下部ＰＬ１１２と同じであり得るか、又は異なり得ることを意味する。そのようなパラメータ／特性を変更すると、最下部ＰＬ１１２及び側壁ＰＬ１１６の間に、例えば、その電気抵抗率及び／又は電気抵抗などの差が生じ得る。

【0040】

図４Ａは、ＰＣＭセル１００（図１Ａに示す）の様々な可能なライナ電気抵抗率の抵抗対電流のグラフである。抵抗は、抵抗率×長さを面積で割ったものに等しいため、グラフは、側壁ＰＬ１１６及び最下部ＰＬ１１２の寸法が、それらの抵抗比が変化しても一定に保たれると仮定して作成されている。図４Ａは、側壁ＰＬ１１６（図１Ａに示す）の抵抗率対最下部ＰＬ１１２（図１Ａに示す）の抵抗率の１：１比を表す曲線４４８、側壁ＰＬ１１６の抵抗率対最下部ＰＬ１１２の抵抗率の２：１比を表す曲線４５０、及び側壁ＰＬ１１６の抵抗率対最下部ＰＬ１１２の抵抗率の４：１比を表す曲線４５２を含む。いくつかの実施形態では、側壁ＰＬ１１６は、例えばＡｌＮ、ＴｉＮ、又はＴａＮなどの（例えば、共形性のための）ＡＬＤ膜であり得、最下部ＰＬ１１２は、例えば、ａ－Ｃ又はＴａＮなどのＰＶＤ膜であり得る。次いで、側壁ＰＬ１１６及び最下部ＰＬ１１２の抵抗率を、例えば、ドーピングによって調整して、曲線４４８、４５０、及び４５２の比を得ることができる。

【0041】

図示の実施形態では、電流は均等目盛を使用して表示される一方で、抵抗は対数目盛を使用して表示される。グラフには示されていないが、ＰＣＭセル１００が側壁ＰＬ１１６を全く含まなかった場合、より高い電流では抵抗は曲線４５２よりも実質的に高くなるであろう。さらに、側壁ＰＬ１１６の抵抗率対最下部ＰＬ１１２の抵抗率の比が１：１未満に減少すると、より高い電流での抵抗は曲線４４８よりも低くなるであろう。

【0042】

グラフによって示されるように、領域１２６ＣがＰＣＭ材料１１４の端部に達すると仮定すると（図１Ｃに示す）、側壁ＰＬ１１６の相対的な抵抗率を増加させることにより、より高いダイナミックレンジ及び調整状態間の解像度／コントラストが可能になる。しかし、そのような構成は抵抗ドリフトの増加につながり得るため、様々な利点及び欠点に基づいて様々な構成（例えば、抵抗比）を選択できる。

【0043】

図４Ｂは、ＰＣＭセル１００（図１Ａに示す）の様々な可能なライナ厚さ比の抵抗対電流のグラフである。抵抗は抵抗率×長さを面積で割ったものに等しいため、このグラフは、側壁ＰＬ１１６及び最下部ＰＬ１１２の抵抗率、長さ、直径が、それらの厚さ比率が変化しても一定に保たれると仮定して作成されている。図４Ｂは、側壁ＰＬ１１６（図１Ａに示す）の厚さ対最下部ＰＬ１１２の厚さ（図１Ａに示す）の１：１比を表す曲線４５４、側壁ＰＬ１１６の厚さ対最下部ＰＬ１１２の厚さの１：２比を表す曲線４５６、及び側壁ＰＬ１１６の厚さ対最下部ＰＬ１１２の厚さの１：４比を表す曲線４５８を含む。いくつかの実施形態では、側壁ＰＬ１１６の厚さは１ｎｍ及び１０ｎｍの間であり得、最下部ＰＬ１１２の厚さは１ｎｍ及び５ｎｍの間であり得る。それによって、例えば、曲線４５４は、厚さ４ｎｍの側壁ＰＬ１１６と厚さ４ｎｍの最下部ＰＬ１１２を使用して得ることができ、曲線４５６は、厚さ２ｎｍの側壁ＰＬ１１６と厚さ４ｎｍの最下部ＰＬ１１２を使用して得ることができ、及び曲線４５８は、厚さ４ｎｍの最下部ＰＬ１１２を有する厚さ１ｎｍの側壁ＰＬ１１６を使用して得ることができる。

【0044】

図示の実施形態では、電流は均等目盛を使用して表示される一方で、抵抗は対数目盛を使用して表示される。グラフには示されていないが、ＰＣＭセル１００が側壁ＰＬ１１６を全く含まなかった場合、より高い電流では抵抗は曲線４５８よりも実質的に高くなるであろう。さらに、側壁ＰＬ１１６の厚さ対最下部ＰＬ１１２の厚さの比が１：１を超えて増加すると、より高い電流では抵抗が曲線４５４よりも低くなるであろう。

【0045】

グラフによって示されるように、領域１２６ＣがＰＣＭ材料１１４の端部に達すると仮定すると（図１Ｃに示す）、側壁ＰＬ１１６の相対的な厚さを増加させることにより、より高いダイナミックレンジ及び調整状態間の解像度／コントラストが可能になる。しかし、そのような構成は抵抗ドリフトの増加につながり得るため、様々な利点及び欠点に基づいて様々な構成（例えば、厚さ比）を選択できる。さらに、厚さ及び電気抵抗率の両方を変えて、所与の構造の側壁ＰＬ１１６及び最下部ＰＬ１１２に適切な電気抵抗をもたらすことができる。

【0046】

本発明の様々な実施形態の説明は、例示の目的で提示されているが、網羅的であること、又は開示された実施形態に限定すること、を意図するものではない。多くの修正及び変形は、記載する実施形態の範囲及び趣旨から逸脱することなく、当業者に明らかになるであろう。本明細書で使用される用語は、実施形態の原理、実際の適用、又は市場で見られる技術を超える技術的改良を最も良く説明するため、又は他の当業者が本明細書に開示される実施形態を理解できるようにするために選択されたものである。

【図1A】

【図1B】

【図1C】

【図2】

【図3A】

【図3B】

【図3C】

【図3D】

【図3E】

【図3F】

【図3G】

【図3H】

【図3I】

【図4A】

【図4B】

【手続補正書】

【提出日】2024-04-16

【手続補正1】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項1】

マッシュルーム構造を有する相変化メモリ（ＰＣＭ）セルであって、前記ＰＣＭセルは、
第１の電極；
前記第１の電極に電気的に接続されるヒータ；
前記ヒータに電気的に接続される第１の突出ライナ；
前記第１の突出ライナに電気的に接続されたＰＣＭ材料；
前記ＰＣＭ材料に電気的に接続された第２の電極；及び
前記第１の突出ライナ及び前記第２の電極に電気的に接続される第２の突出ライナ
を備えるＰＣＭセル。

【請求項2】

前記ヒータは第１の幅を有する；
前記ＰＣＭ材料は第２の幅を有する；
前記第２の幅は前記第１の幅の３倍よりも大きい又は３倍に等しい、請求項１に記載のＰＣＭセル。

【請求項3】

前記第２の幅は、前記第１の幅よりも約５倍大きい、請求項２に記載のＰＣＭセル。

【請求項4】

前記第１の突出ライナは、第１の材料から構成される；
前記第２の突出ライナは第２の材料から構成される；及び
前記第２の材料は前記第１の材料とは異なる、請求項１に記載のＰＣＭセル。

【請求項5】

前記第１の材料は、多結晶相では前記ＰＣＭ材料よりも高い電気抵抗率を有し、非晶相では前記ＰＣＭ材料よりも低い電気抵抗率を有する；及び
前記第２の材料は、多結晶相では前記ＰＣＭ材料よりも高い電気抵抗率を有し、非晶相では前記ＰＣＭ材料よりも低い電気抵抗率を有する、請求項４に記載のＰＣＭセル。

【請求項6】

前記第１の突出ライナは、前記ＰＣＭ材料の端部に沿って延在する；
前記第２の突出ライナは、前記端部に隣接する前記ＰＣＭ材料の側面に沿って延在する、請求項１に記載のＰＣＭセル。

【請求項7】

前記第１の突出ライナは、前記ＰＣＭ材料の前記端部を覆う；
前記第２の突出ライナは前記ＰＣＭ材料の前記側面を、その縦方向の全長にわたって取り囲む、請求項６に記載のＰＣＭセル。

【請求項8】

第１の電極；
前記第１の電極に電気的に接続された第１の突出ライナ、前記第１の突出ライナは、第１の材料を有する；
前記第１の突出ライナに電気的に接続されたＰＣＭ材料；
前記ＰＣＭ材料に電気的に接続された第２の電極；及び
前記第１の突出ライナ及び前記第２の電極に電気的に接続された第２の突出ライナ、前記第２の突出ライナは第２の材料を有する；
ここで、前記第２の材料は前記第１の材料とは異なる
を備える相変化メモリ（ＰＣＭ）セル。

【請求項9】

前記第１の電極及び前記第１の突出ライナに電気的に接続されたヒータをさらに備える、請求項８に記載のＰＣＭセル。

【請求項10】

前記ヒータは第１の幅を有する；
前記ＰＣＭ材料は第２の幅を有する；
前記第２の幅は前記第１の幅の３倍よりも大きい又は３倍に等しい、請求項９に記載のＰＣＭセル。

【請求項11】

前記第１の突出ライナは、前記ＰＣＭ材料の端部を覆う；及び
前記第２の突出ライナは、前記端部に隣接する前記ＰＣＭ材料の側面を、その縦方向の全長にわたって取り囲む、請求項８に記載のＰＣＭセル。

【請求項12】

前記第１の材料は、多結晶相では前記ＰＣＭ材料よりも高い電気抵抗率を有し、非晶相では前記ＰＣＭ材料よりも低い電気抵抗率を有する；及び
前記第２の材料は、多結晶相では前記ＰＣＭ材料よりも高い電気抵抗率を有し、非晶相では前記ＰＣＭ材料よりも低い電気抵抗率を有する、請求項８に記載のＰＣＭセル。

【請求項13】

前記第１の材料は第１の電気抵抗率を有する；
前記第２の材料は第２の電気抵抗率を有する；
前記第２の電気抵抗率は前記第１の電気抵抗率の２倍よりも大きい又は２倍に等しい、請求項８に記載のＰＣＭセル。

【請求項14】

前記第１の突出ライナは第１の厚さを有する；
前記第２の突出ライナは第２の厚さを有する；
前記第２の厚さは前記第１の厚さの半分よりも薄い又はそれに等しい、請求項８に記載のＰＣＭセル。

【請求項15】

相変化メモリ（ＰＣＭ）セルを製造する方法であって、前記方法は、第１の電極を形成する段階；
前記第１の電極に電気的に接続された第１の突出ライナを形成する段階；
前記第１の突出ライナ上にＰＣＭ材料を形成する段階；
前記ＰＣＭ材料上に第２の電極を形成する段階；及び
前記第１の突出ライナ、前記ＰＣＭ材料、及び前記第２の電極に接するように第２の突出ライナを形成する段階を備える方法。

【請求項16】

前記第１の電極上にヒータを形成する段階をさらに備え、ここで、前記第１の突出ライナは前記ヒータ上に形成される、請求項１５に記載の方法。

【請求項17】

前記ヒータは第１の幅を有する；
前記ＰＣＭ材料は第２の幅を有する；前記第２の幅は前記第１の幅の３倍よりも大きい又は３倍に等しい、請求項１６に記載の方法。

【請求項18】

前記第１の突出ライナは、第１の材料から構成される；
前記第２の突出ライナは第２の材料から構成される；及び
前記第２の材料は前記第１の材料とは異なる、請求項１５に記載の方法。

【請求項19】

前記第２の材料は、多結晶相では前記ＰＣＭ材料よりも高い電気抵抗率を有し、非晶相では前記ＰＣＭ材料よりも低い電気抵抗率を有する、請求項１８に記載の方法。

【請求項20】

前記第１の材料は、多結晶相では前記ＰＣＭ材料よりも高い電気抵抗率を有し、非晶相では前記ＰＣＭ材料よりも低い電気抵抗率を有する、請求項１９に記載の方法。

【手続補正2】

【補正対象書類名】明細書

【補正対象項目名】００４６

【補正方法】変更

【補正の内容】

【0046】

本発明の様々な実施形態の説明は、例示の目的で提示されているが、網羅的であること、又は開示された実施形態に限定すること、を意図するものではない。多くの修正及び変形は、記載する実施形態の範囲及び趣旨から逸脱することなく、当業者に明らかになるであろう。本明細書で使用される用語は、実施形態の原理、実際の適用、又は市場で見られる技術を超える技術的改良を最も良く説明するため、又は他の当業者が本明細書に開示される実施形態を理解できるようにするために選択されたものである。
（他の可能な項目）
（項目１）
マッシュルーム構造を有する相変化メモリ（ＰＣＭ）セルであって、前記ＰＣＭセルは、
第１の電極；
前記第１の電極に電気的に接続されるヒータ；
前記ヒータに電気的に接続される第１の突出ライナ；
前記第１の突出ライナに電気的に接続されたＰＣＭ材料；
前記ＰＣＭ材料に電気的に接続された第２の電極；及び
前記第１の突出ライナ及び前記第２の電極に電気的に接続される第２の突出ライナ
を備えるＰＣＭセル。
（項目２）
前記ヒータは第１の幅を有する；
前記ＰＣＭ材料は第２の幅を有する；
前記第２の幅は前記第１の幅の３倍よりも大きい又は３倍に等しい、項目１に記載のＰＣＭセル。
（項目３）
前記第２の幅は、前記第１の幅よりも約５倍大きい、項目２に記載のＰＣＭセル。
（項目４）
前記第１の突出ライナは、第１の材料から構成される；
前記第２の突出ライナは第２の材料から構成される；及び
前記第２の材料は前記第１の材料とは異なる、項目１から３のいずれか１項に記載のＰＣＭセル。
（項目５）
前記第１の材料は、多結晶相では前記ＰＣＭ材料よりも高い電気抵抗率を有し、非晶相では前記ＰＣＭ材料よりも低い電気抵抗率を有する；及び
前記第２の材料は、多結晶相では前記ＰＣＭ材料よりも高い電気抵抗率を有し、非晶相では前記ＰＣＭ材料よりも低い電気抵抗率を有する、項目４に記載のＰＣＭセル。
（項目６）
前記第１の突出ライナは、前記ＰＣＭ材料の端部に沿って延在する；
前記第２の突出ライナは、前記端部に隣接する前記ＰＣＭ材料の側面に沿って延在する、項目１から５のいずれか１項に記載のＰＣＭセル。
（項目７）
前記第１の突出ライナは、前記ＰＣＭ材料の前記端部を覆う；
前記第２の突出ライナは前記ＰＣＭ材料の前記側面を、その縦方向の全長にわたって取り囲む、項目６に記載のＰＣＭセル。
（項目８）
第１の電極；
前記第１の電極に電気的に接続された第１の突出ライナ、前記第１の突出ライナは、第１の材料を有する；
前記第１の突出ライナに電気的に接続されたＰＣＭ材料；
前記ＰＣＭ材料に電気的に接続された第２の電極；及び
前記第１の突出ライナ及び前記第２の電極に電気的に接続された第２の突出ライナ、前記第２の突出ライナは第２の材料を有する；
ここで、前記第２の材料は前記第１の材料とは異なる
を備える相変化メモリ（ＰＣＭ）セル。
（項目９）
前記第１の電極及び前記第１の突出ライナに電気的に接続されたヒータをさらに備える、項目８に記載のＰＣＭセル。
（項目１０）
前記ヒータは第１の幅を有する；
前記ＰＣＭ材料は第２の幅を有する；
前記第２の幅は前記第１の幅の３倍よりも大きい又は３倍に等しい、項目９に記載のＰＣＭセル。
（項目１１）
前記第１の突出ライナは、前記ＰＣＭ材料の端部を覆う；及び
前記第２の突出ライナは、前記端部に隣接する前記ＰＣＭ材料の側面を、その縦方向の全長にわたって取り囲む、項目８から１０のいずれか１項に記載のＰＣＭセル。
（項目１２）
前記第１の材料は、多結晶相では前記ＰＣＭ材料よりも高い電気抵抗率を有し、非晶相では前記ＰＣＭ材料よりも低い電気抵抗率を有する；及び
前記第２の材料は、多結晶相では前記ＰＣＭ材料よりも高い電気抵抗率を有し、非晶相では前記ＰＣＭ材料よりも低い電気抵抗率を有する、項目８から１１のいずれか１項に記載のＰＣＭセル。
（項目１３）
前記第１の材料は第１の電気抵抗率を有する；
前記第２の材料は第２の電気抵抗率を有する；
前記第２の電気抵抗率は前記第１の電気抵抗率の２倍よりも大きい又は２倍に等しい、項目８から１２のいずれか１項に記載のＰＣＭセル。
（項目１４）
前記第１の突出ライナは第１の厚さを有する；
前記第２の突出ライナは第２の厚さを有する；
前記第２の厚さは前記第１の厚さの半分よりも薄い又はそれに等しい、項目８から１３のいずれか１項に記載のＰＣＭセル。
（項目１５）
相変化メモリ（ＰＣＭ）セルを製造する方法であって、前記方法は、第１の電極を形成する段階；
前記第１の電極に電気的に接続された第１の突出ライナを形成する段階；
前記第１の突出ライナ上にＰＣＭ材料を形成する段階；
前記ＰＣＭ材料上に第２の電極を形成する段階；及び
前記第１の突出ライナ、前記ＰＣＭ材料、及び前記第２の電極に接するように第２の突出ライナを形成する段階を備える方法。
（項目１６）
前記第１の電極上にヒータを形成する段階をさらに備え、ここで、前記第１の突出ライナは前記ヒータ上に形成される、項目１５に記載の方法。
（項目１７）
前記ヒータは第１の幅を有する；
前記ＰＣＭ材料は第２の幅を有する；前記第２の幅は前記第１の幅の３倍よりも大きい又は３倍に等しい、項目１６に記載の方法。
（項目１８）
前記第１の突出ライナは、第１の材料から構成される；
前記第２の突出ライナは第２の材料から構成される；及び
前記第２の材料は前記第１の材料とは異なる、項目１５から１７のいずれか１項に記載の方法。
（項目１９）
前記第２の材料は、多結晶相では前記ＰＣＭ材料よりも高い電気抵抗率を有し、非晶相では前記ＰＣＭ材料よりも低い電気抵抗率を有する、項目１８に記載の方法。
（項目２０）
前記第１の材料は、多結晶相では前記ＰＣＭ材料よりも高い電気抵抗率を有し、非晶相では前記ＰＣＭ材料よりも低い電気抵抗率を有する、項目１９に記載の方法。

【国際調査報告】