特表 2024-536744 光回路設計における光経路追跡

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2024-10-08

(54)【発明の名称】光回路設計における光経路追跡

(51)【国際特許分類】

   G06F 30/398 20200101AFI20241001BHJP

【ＦＩ】

G06F30/398

【審査請求】未請求

【予備審査請求】未請求

(21)【出願番号】P 2024515643

(86)(22)【出願日】2022-09-09

(85)【翻訳文提出日】2024-03-11

(86)【国際出願番号】 US2022043134

(87)【国際公開番号】W WO2023039211

(87)【国際公開日】2023-03-16

(31)【優先権主張番号】63/242,961

(32)【優先日】2021-09-10

(33)【優先権主張国・地域又は機関】US

(81)【指定国・地域】

【公序良俗違反の表示】

（特許庁注：以下のものは登録商標）

１．ＶＥＲＩＬＯＧ

(71)【出願人】

【識別番号】597035274

【氏名又は名称】シノプシス， インコーポレイテッド

【氏名又は名称原語表記】ＳＹＮ０ＰＳＹＳ， ＩＮＣ．

(74)【代理人】

【識別番号】100094569

【弁理士】

【氏名又は名称】田中 伸一郎

(74)【代理人】

【識別番号】100103610

【弁理士】

【氏名又は名称】▲吉▼田 和彦

(74)【代理人】

【識別番号】100109070

【弁理士】

【氏名又は名称】須田 洋之

(74)【代理人】

【識別番号】100067013

【弁理士】

【氏名又は名称】大塚 文昭

(74)【代理人】

【識別番号】100120525

【弁理士】

【氏名又は名称】近藤 直樹

(74)【代理人】

【識別番号】100139712

【弁理士】

【氏名又は名称】那須 威夫

(74)【代理人】

【識別番号】100141553

【弁理士】

【氏名又は名称】鈴木 信彦

(72)【発明者】

【氏名】ストッフェル レムコ

(72)【発明者】

【氏名】デュビンク テウニス

【テーマコード（参考）】

5B146

【Ｆターム（参考）】

5B146AA09

5B146AA22

5B146GQ00

(57)【要約】

光集積回路（ＰＩＣ）設計は、様々な経路を含む。設計プロセス中に、ＰＩＣ設計の経路の特性が判定され、ＰＩＣ設計を分析するために使用される。経路の特性を判定することは、複数のデバイスを含むＰＩＣ設計を受け取ることを含む。さらに、複数のデバイスのうちの第１のデバイスの第１のピンと、複数のデバイスのうちの第２のデバイスの第２のピンとの間の第１の経路が判定される。第１の経路の１つまたは複数の特性は、光信号の波長、第１のデバイスの特性、および第２のデバイスの特性に基づいて判定される。第１の経路および１つまたは複数の特性が出力される。

【特許請求の範囲】

【請求項1】

方法であって、
複数のデバイスを備える光集積回路（ＰＩＣ）設計を受け取ることと、
前記複数のデバイスのうちの第１のデバイスの第１のピンと、前記複数のデバイスのうちの第２のデバイスの第２のピンとの間の第１の経路を判定することと、
光信号の波長、前記第１のデバイスの特性、および前記第２のデバイスの特性に基づいて、前記第１の経路の１つまたは複数の特性を判定することと、
プロセッサによって、前記第１の経路および前記１つまたは複数の特性を出力することとを備える、方法。

【請求項2】

前記第１のデバイスの前記第１のピンと、前記第２のデバイスの前記第２のピンとの間の前記第１の経路を判定することは、
前記第１のデバイスの前記第１のピンを、前記複数のデバイスのうちの第３のデバイスの入力ピンに接続するネットを検出することと、
前記第３のデバイスの特性に基づいて、前記第３のデバイスの前記入力ピンが、前記第３のデバイスの出力ピンに接続されていることを判定することとを備える、請求項１に記載の方法。

【請求項3】

前記ＰＩＣ設計が１つまたは複数の階層のレベルを備えていることを判定することと、
前記第１のデバイスの前記第１のピンから、前記第２のデバイスの前記第２のピンへの、前記１つまたは複数の階層のレベルの各々を通過する経路を判定することとをさらに備える、請求項１に記載の方法。

【請求項4】

前記第１のデバイスの前記第１のピンと、前記第２のデバイスの前記第２のピンとの間の前記第１の経路を判定することは、
複数の候補ピンの各候補ピンを分析して、対応するネットを介して、前記第１のデバイスの前記第１のピンに接続された１つまたは複数の候補ピンを判定することと、
分析された各候補ピンを、訪問済としてマークすることとを備える、請求項１に記載の方法。

【請求項5】

前記複数のデバイスのうち、前記第１のデバイスの前記第１のピンと、前記第２のデバイスの前記第２のピンとの間の、第２の経路を判定することと、
前記第２の経路の第２の１つまたは複数の特性を判定することと、
前記第２の経路および前記第２の１つまたは複数の特性を出力することとをさらに備える、請求項１に記載の方法。

【請求項6】

前記第１の経路および前記第２の経路は、デバイスの数、デバイスのセット、およびデバイスの順序のうちの少なくとも１つまたは複数において異なる、請求項５に記載の方法。

【請求項7】

前記１つまたは複数の特性は、前記第１の経路の幾何学長、前記第１の経路の光学長、前記第１の経路の光学的遅延、および前記第１の経路に関連付けられた光学的損失のうちの１つまたは複数を含む、請求項１に記載の方法。

【請求項8】

前記第１の経路に沿った１つまたは複数のすべてのデバイスを判定することをさらに備え、前記第１の経路の前記１つまたは複数の特性はさらに、前記１つまたは複数のデバイスに基づく、請求項１に記載の方法。

【請求項9】

前記第１の経路および前記１つまたは複数の特性を出力することは、前記第１の経路および前記１つまたは複数の特性をメモリに格納することを備える、請求項１に記載の方法。

【請求項10】

システムであって、
命令を格納するメモリと、
前記メモリに結合され、前記命令を実行するプロセッサとを備え、前記命令は、実行された場合、前記プロセッサに対して、
複数のデバイスを備える光集積回路（ＰＩＣ）設計を受け取ることと、
前記複数のデバイスのうちの第１のデバイスの第１のピンと、前記複数のデバイスのうちの第２のデバイスの第２のピンとの間の第１の経路を判定することと、
光信号の波長、前記第１のデバイスの特性、および前記第２のデバイスの特性に基づいて、前記第１の経路の１つまたは複数の特性を判定することと、
前記第１の経路および前記１つまたは複数の特性を出力することとを実行させる、システム。

【請求項11】

前記第１のデバイスの前記第１のピンと、前記第２のデバイスの前記第２のピンとの間の前記第１の経路を判定することは、
前記第１のデバイスの前記第１のピンを、前記複数のデバイスのうちの第３のデバイスの入力ピンに接続するネットを検出することと、
前記第３のデバイスの特性に基づいて、前記第３のデバイスの前記入力ピンが、前記第３のデバイスの出力ピンに接続されていることを判定することとを備える、請求項１０に記載のシステム。

【請求項12】

前記プロセッサはさらに、
前記ＰＩＣ設計が１つまたは複数の階層のレベルを備えていることを判定し、
前記第１のデバイスの前記第１のピンから、前記第２のデバイスの前記第２のピンへの、前記１つまたは複数の階層のレベルの各々を通過する経路を判定するように構成された、請求項１０に記載のシステム。

【請求項13】

前記第１のデバイスの前記第１のピンと、前記第２のデバイスの前記第２のピンとの間の前記第１の経路を判定することは、
複数の候補ピンの各候補ピンを分析して、対応するネットを介して、前記第１のデバイスの前記第１のピンに接続された１つまたは複数の候補ピンを判定することと、
分析された各候補ピンを、訪問済としてマークすることとを備える、請求項１０に記載のシステム。

【請求項14】

前記プロセッサはさらに、
前記複数のデバイスのうち、前記第１のデバイスの前記第１のピンと、前記第２のデバイスの前記第２のピンとの間の、第２の経路を判定し、
前記第２の経路の第２の１つまたは複数の特性を判定し、
前記第２の経路および前記第２の１つまたは複数の特性を出力するように構成され、
前記第１の経路および前記第２の経路は、デバイスの数、デバイスのセット、またはデバイスの順序のうちの少なくとも１つまたは複数において異なる、請求項１０に記載のシステム。

【請求項15】

前記１つまたは複数の特性は、前記第１の経路の幾何学長、前記第１の経路の光学長、前記第１の経路の光学的遅延、または前記第１の経路に関連付けられた光学的損失のうちの１つまたは複数を含む、請求項１０に記載のシステム。

【請求項16】

前記プロセッサはさらに、前記第１の経路に沿った前記複数のデバイスのうちの１つまたは複数のデバイスを判定するように構成され、前記第１の経路の前記１つまたは複数の特性はさらに、前記１つまたは複数のデバイスに基づく、請求項１０に記載のシステム。

【請求項17】

前記第１の経路および前記１つまたは複数の特性を出力することは、前記第１の経路および前記１つまたは複数の特性をメモリに格納することを備える、請求項１０に記載のシステム。

【請求項18】

ユーザインターフェース内に光集積回路（ＰＩＣ）設計の特性を表示するためのコンピュータ実施方法であって、前記コンピュータ実施方法は、
複数のデバイスを備える前記ＰＩＣ設計を受け取ることであって、前記複数のデバイスは、第１のデバイス、第２のデバイス、および第３のデバイスを備え、前記第３のデバイスは、２つ以上の階層のレベルを備える階層デバイスである、受け取ることと、
前記第１のデバイスの第１のピンと、前記第２のデバイスの第２のピンとの間の第１の経路を判定することであって、前記第１の経路は、前記第３のデバイスの前記２つ以上の階層のレベルを横断する、判定することと、
光信号の波長、前記第１のデバイス、および前記第２のデバイスに基づいて、前記第１の経路の１つまたは複数の特性を判定することと、
プロセッサによって、ユーザインターフェース内の１つまたは複数の特性を、表示デバイス上に表示することとを備える、コンピュータ実施方法。

【請求項19】

前記第３のデバイスの前記２つ以上の階層のレベルの各々を通る経路を判定することをさらに備える、請求項１８に記載の方法。

【請求項20】

前記第１のデバイスの前記第１のピンと、前記第２のデバイスの前記第２のピンとの間の前記第１の経路を判定することは、
前記第１のデバイスの前記第１のピンを、前記第３のデバイスの入力ピンに接続するネットを検出することと、
前記第３のデバイスの特性に基づいて、前記第３のデバイスの前記入力ピンが、前記第３のデバイスの出力ピンに接続されていることを判定することとを備える、請求項１８に記載の方法。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、光学デバイス設計システム（ｏｐｔｉｃａｌ ｄｅｖｉｃｅ ｄｅｓｉｇｎ ｓｙｓｔｅｍ）に関し、より詳細には、光学デバイス設計内の光経路および光経路の特性を判定するためのシステムおよび方法に関する。

【背景技術】

【0002】

光集積回路（ＰＩＣ）では、情報を通信するために光信号が使用される。ＰＩＣは、光通信システム内で通信信号の逆多重化、光検出および測距（ＬｉＤＡＲ）光信号の処理、またはマイクロ波信号の処理のために使用される。ＰＩＣは、信号処理中の光損失（すなわち、信号損失）を低減し、デバイス間の情報の通信を改善するように設計される。たとえば、ＰＩＣは、異なるチャネル（導波路）の信号間のタイミング差（ｔｉｍｉｎｇ ｄｉｆｆｅｒｅｎｃｅ）を制限したり、または、受信信号または送信信号内のエラーが緩和されるように、信号を、所定の量だけ遅延させるように設計され得る。さらに、ＰＩＣは、通信中に光信号の位相を制御するように設計される。

【発明の概要】

【0003】

１つの例では、方法は、複数のデバイスを含む光集積回路（ＰＩＣ）設計を受け取ることを含む。さらに、この方法は、複数のデバイスのうちの第１のデバイスの第１のピンと、複数のデバイスのうちの第２のデバイスの第２のピンとの間の第１の経路を判定することを含む。この方法はさらに、光信号の波長、第１のデバイスの特性、および第２のデバイスの特性に基づいて、第１の経路の１つまたは複数の特性を判定することと、プロセッサによって、第１の経路および１つまたは複数の特性を出力することとを含む。

【0004】

１つの例では、システムは、命令を格納するメモリと、プロセッサとを含む。プロセッサは、メモリに結合されており、複数のデバイスを含む光集積回路（ＰＩＣ）設計をプロセッサに受け取らせる命令を実行する。プロセッサはさらに、複数のデバイスの第１のデバイスの第１のピンと、複数のデバイスの第２のデバイスの第２のピンとの間の第１の経路を判定する。さらに、プロセッサは、光信号の波長、第１のデバイスの特性、および第２のデバイスの特性に基づいて、第１の経路の１つまたは複数の特性を判定し、第１の経路および１つまたは複数の経路を出力する。

【0005】

１つの例では、ユーザインターフェース内で光集積回路（ＰＩＣ）設計の特性を表示するためのコンピュータ実施方法は、複数のデバイスを含むＰＩＣ設計を受け取ることを含む。複数のデバイスは、第１のデバイス、第２のデバイス、および第３のデバイスを含む。第３のデバイスは、２つ以上の階層のレベルを含む階層デバイスである。方法はさらに、第１のデバイスの第１のピンと、第２のデバイスの第２のピンとの間の第１の経路を判定することを含む。第１の経路は、第３のデバイスの、２つ以上の階層のレベルを横断する。さらに、この方法は、光信号の波長、第１のデバイス、および第２のデバイスに基づいて、第１の経路の１つまたは複数の特性を判定することと、ユーザインターフェース内の１つまたは複数の特性を、表示デバイス上に表示することとを含む。

【0006】

本開示は、以下に与えられた詳細な記述および本開示の実施形態の添付の図面からより完全に理解されるであろう。これら図面は、本開示の実施形態の知識および理解を提供するために使用されており、本開示の範囲をこれら特定の実施形態に限定しない。さらに、図面は、必ずしも一定の縮尺で描写されている訳ではない。

【図面の簡単な説明】

【0007】

【図1】１つまたは複数の例による、光集積回路（ＰＩＣ）設計システムのブロック図である。

【図2】１つまたは複数の例による、ＰＩＣ設計の概略のブロック図である。

【図3】１つまたは複数の例による、ＰＩＣ設計の概略のブロック図である。

【図4】１つまたは複数の例による、ＰＩＣ設計のデバイスの階層のレベルの概略のブロック図である。

【図5】１つまたは複数の例による、ＰＩＣ設計の経路を判定するためのフローチャートである。

【図6A】１つまたは複数の例による、ＰＩＣ設計の経路を判定するための方法の別のフローチャートである。

【図6B】１つまたは複数の例による、ＰＩＣ設計の経路を判定するための方法の別のフローチャートである。

【図6C】１つまたは複数の例による、ＰＩＣ設計の経路を判定するための方法の別のフローチャートである。

【図7A】１つまたは複数の例による、ＰＩＣ設計の経路を判定するための例示的な擬似コードである。

【図7B】１つまたは複数の例による、ＰＩＣ設計の経路を判定するための例示的な擬似コードである。

【図7C】１つまたは複数の例による、ＰＩＣ設計の経路を判定するための例示的な擬似コードである。

【図8】１つまたは複数の例による、例示的なユーザインターフェースである。

【図9】本開示のいくつかの実施形態による、集積回路の設計および製造中に使用される様々なプロセスのフローチャートである。

【図10】本開示の実施形態が動作し得る、例示的なコンピュータシステムの図である。

【発明を実施するための形態】

【0008】

本開示の態様は、光回路設計における光経路追跡（ｏｐｔｉｃａｌ ｐａｔｈ ｔｒａｃｉｎｇ）に関する。光集積回路（ＰＩＣ）は、光信号（たとえば、光信号）を介して情報を送信するデバイスにおいて使用される。ＰＩＣを設計する場合、信号間の不適切なタイミング（たとえば、信号の到着時間が異なるおよび／または信号の不適切な遅延など）によって大量の情報が失われると、送信および／または受信された光信号内でのエラーに至り得る。さらに、光信号の位相内のどんなエラーもが、送信および／または受信された光信号内のエラーに至る可能性がある。

【0009】

ＰＩＣ設計は、光経路を介して相互に接続された光デバイスを含む。ＰＩＣ設計の入力から出力への経路は、１つまたは複数のデバイスと、デバイスを相互に接続する１つまたは複数の経路とを通過する。ＰＩＣ設計の１つまたは複数のデバイスは、１つまたは複数の階層のレベル、階層デバイスを含み得る。階層デバイスを含むＰＩＣ設計では、ＰＩＣ設計の１つまたは複数の経路が、多くの階層のレベルを通過し得る。

【0010】

ＰＩＣ設計プロセス中、光がＰＩＣ設計を通過する経路およびその経路に沿ったデバイスが、ＰＩＣ設計の機能を判定するために使用される。階層デバイスを含むＰＩＣ設計では、各階層デバイスにおける階層の各レベルが調査され、ＰＩＣ設計を通過する経路と、その経路に沿った各デバイスとが判定される。しかしながら、異なるデバイスにおける階層のレベルが多いため、設計者が、ＰＩＣデバイス内の経路と、その経路に沿ったすべてのデバイスとを、マニュアルで特定することが困難になり、設計プロセス中に設計エラーが発生し得る可能性が高くなる。さらに、光学特性（たとえば、光学長、遅延、および損失）は、ＰＩＣ設計のデバイスのパラメータと、光信号の波長とに依存する。したがって、光信号が通過するＰＩＣ内のすべてのデバイスを特定することは非常に困難であるので、光学特性を取得するプロセスは、煩雑でエラーが発生しやすくなる。本開示は、経路、対応するデバイス、ＰＩＣ設計内を通過する光信号、および経路の光学特性を特定する設計システムおよび設計方法について説明する。以下でより詳細に説明するように、ＰＩＣ設計システムは、ＰＩＣ設計を用いて２つの光学ネット間の経路を取得し、経路を強調し、対応するデバイスを特定し、経路の１つまたは複数の特性（たとえば、幾何学的または光学的な経路長、光学的遅延、または光学的損失）を判定する。１つまたは複数の例では、そのようなプロセスを実行することは、特定された経路が、正しくユニークであるか否かを判定することを含む。さらに、特定された経路の特性を分析して、特定された特性が、対応する設計のパラメータ内にあるか否かを判定し得る。それに加えて、経路追跡と、複数の経路の光学特性の判定とが組み合わされ得る。本開示の技術的利点は、対応する設計のパラメータを満たすように経路が調整され得る速度を低減することや、他のデバイスの設計のために、および／または、他のプロセスのために使用されるコンピュータリソースを解放することを含むが、これらに限定されない。

【0011】

図１は、１つまたは複数の例による、ＰＩＣ設計システム１００のブロック図である。ＰＩＣ設計システム１００は、以下にさらに詳しく説明されるように、ＰＩＣ設計図（たとえば、ＰＩＣ設計ファイル）を受け取り、光がＰＩＣ設計図のデバイスを通過する経路を判定し、その経路を出力する。ＰＩＣ設計システム１００は、ＰＩＣ設計図を受け取り、ＰＩＣ設計図内で光が移動する経路を判定し、その経路を出力するための、メモリ（たとえば、メモリ１２０、図１０のメインメモリ１００４、および／または、図１０の機械可読媒体１０２４）に格納された命令（たとえば、図１０の命令１０２６）を実行する、１つまたは複数のプロセッサ（たとえば、図１０の処理デバイス１００２）を含む。１つの例では、ＰＩＣ設計図は、メモリ（たとえば、メモリ１２０）または別のシステムから受け取られる。さらに、ＰＩＣ設計システム１００は、判定された経路を、メモリ（たとえば、メモリ１２０）内に保存し、および／または、判定された経路を、別のシステムに出力する。ＰＩＣ設計システム１００はさらに、判定された経路、経路に沿っていると判定されたデバイス、および光の波長に基づいて、ＰＩＣ設計の１つまたは複数の特性を特定する。

【0012】

ＰＩＣ設計システム１００は、経路追跡エンジン１１０、メモリ１２０、およびユーザインターフェース１３０を含む。経路追跡エンジン１１０は、ＰＩＣ設計図を受け取るための、メモリ（たとえば、メモリ１２０、図１０のメインメモリ１００４、および／または、図１０の機械可読媒体１０２４）に格納された命令（たとえば、図１０の命令１０２６）を実行し、光が移動するＰＩＣ設計図内の経路を特定するためにＰＩＣ設計図を分析する、１つまたは複数のプロセッサ（たとえば、図１０の処理デバイス１００２）を含む。さらに、経路追跡エンジン１１０は、ＰＩＣ設計図のネット間のユニークな経路に対するデバイスおよび対応する入出力ピンのリストを判定し、出力する。以下でより詳細に説明されるように、１つまたは複数の例では、各経路をクエリして、幾何学長、光学長、光学的遅延、および／または光学的損失を判定する。経路は、メモリ（たとえば、メモリ１２０）内に格納され得る。１つまたは複数の例では、経路は、ユーザインターフェース１３０の概略エディタ内で強調されるか、または他の何らかの手法で特定され、表示デバイス（たとえば、図１０のビデオ表示ユニット１０１０）上に表示される。１つの例では、ユーザは、入力デバイス（たとえば、図１０の英数字入力デバイス１０１２および／または図１０のカーソル制御デバイス１０１４）を介して、ユーザインターフェース１３０内のソースネットおよび宛先ネットを選択し得る。ソースネットおよび宛先ネットの選択に基づいて、光経路の詳細および対応する光学特性が、ユーザインターフェース１３０を介して表示デバイス（たとえば、図１０のビデオ表示ユニット１０１０）上に出力される。

【0013】

メモリ１２０は、図１０のメインメモリ１００４、および／または、図１０の機械可読媒体１０２４と同様に構成される。メモリ１２０は、プロセス設計キット（ＰＤＫ）１２２と、そこに格納された設計データベース１２４とを含む。ＰＤＫ１２２および設計データベース１２４は、経路追跡エンジン１１０によってアクセス可能である。１つまたは複数の例では、ＰＩＣ設計１２６は、メモリ１２０内に格納される。

【0014】

ＰＤＫ１２２は、ＰＩＣまたは他の電子デバイス内で使用され得る各デバイスのデバイス特性を格納する。１つの例では、デバイスは、光デバイスを含み得る。たとえば、光デバイスは、とりわけ、導波路（ｗａｖｅｇｕｉｄｅ）、フィルタ、スプリッタ、およびミキサを含む。ＰＤＫ１２２のデバイス特性は、デバイス内で相互に接続されるピンであるデバイスの入力ピンおよびデバイスの出力ピンと、とりわけ、デバイスのピン間の経路長などを定義する。１つまたは複数の例において、ＰＤＫ１２２は、光信号がデバイスの特定のピンによって受け取られたときに、ＰＩＣ設計図のデバイス（たとえば、コンポーネント）のどの特定のピンが、光信号を送信するかに対応する情報を含むファイルである。１つの例では、デバイスは、複数の入力ピンおよび複数の出力ピンを含む。

【0015】

ＰＤＫ１２２は、複数の入力ピンのうちの特定のピンによって光信号が受信されたときに、どの出力ピンが光信号を出力するのかを判定するために使用できる。様々な例において、特定の入力ピンが光信号を受け取ったときに、どの出力ピンが光信号を出力するのかに関する情報は、光信号が、対応するＰＩＣ設計図を通過する経路を判定するために、経路追跡エンジン１１０によって利用され得る。

【0016】

さらに、１つまたは複数の例では、ＰＤＫ１２２は、ＰＩＣ設計図（たとえば、ＰＩＣ設計１２６）の幾何学長および／または光学長または各デバイスを説明するモデルを含む。以下により詳細に説明されるように、経路追跡エンジン１１０は、ＰＤＫ１２２を使用して、ＰＩＣ設計図（たとえば、ＰＩＣ設計１２６）内の光経路の特性を判定する。特性は、光信号の波長の関数であり得る。１つまたは複数の例では、ＰＤＫ１２２のモデルは、光信号が、デバイスのあるピンから、デバイスの別のピンに移動するときの光信号の時間遅延および光信号の電力損失を説明する。幾何学長は、経路に沿った物理的長さに関連する。光学長は、経路に沿って積分された実効屈折率である。さらに、光学長は、式「位相＝２＊π／波長＊光学長」に基づいて光信号の位相を説明する。

【0017】

以下により詳細に説明されるように、経路追跡エンジン１１０は、ＰＤＫ１２２を使用して、光信号が移動するＰＩＣ設計内の経路およびその経路の特性を特定する。

【0018】

設計データベース１２４は、ＰＩＣデバイス内の各デバイスの機能情報を提供する。たとえば、ＰＩＣ設計の場合、設計データベース１２４は、とりわけ、たとえば導波管、フィルタ、スプリッタ、およびミキサなどの光デバイスに関するデバイスの機能を含む。他の例では、設計データベース１２４は、他のタイプのＩＣ回路設計のデバイスに関連する機能情報を含む。たとえば、設計データベース１２４は、とりわけ、乗算器、加算器、バッファ、インバータ、マルチプレクサ、ラッチ、フリップフロップ、およびゲート論理に関連する機能情報を含み得る。

【0019】

ユーザインターフェース１３０は、経路追跡エンジン１１０によって判定されたＰＩＣ設計の１つまたは複数の特性を表示する。１つまたは複数の例では、ユーザインターフェース１３０は、図１０のグラフィック処理ユニット１０２２と同様に構成される。たとえば、ユーザインターフェース１３０は、特定された経路の数と、ＰＩＣ設計の対応する特性（たとえば、とりわけ、幾何学長、光学長、および／または遅延）を例示する。１つの例では、ユーザインターフェース１３０は、ユーザが、ＰＩＣ設計の開始デバイスおよび宛先デバイスを特定できるようにする。ユーザインターフェース１３０は、表示デバイス（たとえば、図１０のビデオ表示ユニット１０１０）上に表示され、１つまたは複数の入力デバイス（たとえば、図１０の英数字入力デバイス１０１２および／または図１０のカーソル制御デバイス１０１４）から入力を受け取る。１つまたは複数の例では、ＰＩＣ設計は、バス（たとえば、バスネットまたはネットバンドル）を含む。そのような例では、バスは、複数の信号経路を含む。ユーザは、ユーザインターフェース１３０を介して、経路追跡エンジン１１０によって分析されるビットまたは信号を選択し得る。

【0020】

図２は、１つまたは複数の例による、ＰＩＣ設計２００の概略図を例示する。ＰＩＣ設計２００は、光デバイスを含む。１つの例では、ＰＩＣ設計２００は、１つまたは複数の電子要素（たとえば、デバイスまたはコンポーネント）をも含み得る。さらに、図２は、ＰＩＣ設計２００の概略図であり、他の例では、概略図は、他のタイプの電子ＩＣ用であり得る。ＰＩＣ設計２００は、経路を介して相互接続されたデバイスを含む。たとえば、ＰＩＣ設計２００は、光デバイス、またはデバイス２１０～２２０、およびネットを形成する経路２３０～２３６を含む。ネットは、デバイス２１０～２２０のうちの２つ以上を接続し、光デバイスを接続するワイヤによって表される。デバイス２１０～２２０の各々は、インスタンスと称され得る。ＰＩＣデバイスは、同じデバイスタイプの複数のインスタンスを含み得る。デバイスの各々（たとえば、インスタンス）は、１つまたは複数の入力ピン（たとえば、入力端子）、および１つまたは複数の出力ピン（たとえば、出力端子）を含む。デバイス２１０～２２０の入力ピンの数は、出力ピンの数よりも多い場合も、少ない場合も、または等しい場合もある。ＰＩＣ設計２００の入力ピンおよび出力ピンは、光ピンである。１つまたは複数の例では、１つまたは複数の入力ピンおよび出力ピンは電気ピンである。デバイス２１０～２２０の各々は、ＰＩＣ設計２００のサブセルと称され得る。

【0021】

ＰＩＣ設計２００は、ネット２３０～２３６を含む。ネット２３０～２３６は、デバイス２１０～２２０間の相互接続である。ＰＩＣ設計２００では、デバイス２１０～２１８は、ネット２３０～２３６によって接続された入力ピンおよび出力ピンを有する。ネット２３０～２３６は、デバイスのどのピンが相互に物理的に接続されているのかを特定する。

【0022】

ＰＩＣ設計２００では、デバイス２１０，２１２は、ネット２３０を介して接続され、デバイス２１２，２１４は、ネット２３１を介して接続され、デバイス２１４，２１８は、ネット２３３を介して接続され、デバイス２１２，２１８は、ネット２３２を介して接続され、デバイス２１８，２１６は、ネット２３４を介して接続され、デバイス２１６，２１２は、ネット２３５を介して接続され、デバイス２１８，２２０は、ネット２３６を介して接続される。

【0023】

１つまたは複数の例では、デバイス２１０～２２０のうちの１つまたは複数は、設計データベース１２４内の単一の非階層セル（たとえば、リーフセル）である。それに加えて、またはその代わりに、デバイス２１０～２１８のうちの１つまたは複数は、階層デバイスである。階層デバイスは１つまたは複数の階層のレベルを含む。階層の各レベルは、対応するデバイスおよび経路を含む。

【0024】

１つまたは複数の例では、デバイス２１０～２２０の機能に応じて、デバイスの１つのピンによって受け取られた光信号は、１つまたは複数の他のピンを通過してデバイスによって出力され得るか、またはデバイス内で完全に吸収され得る。１つの例では、デバイス２１０～２２０の機能は、設計データベース１２４によって定義される。

【0025】

１つの例では、各デバイス２１０～２２０の内部で、デバイス２１０～２２０の入力および出力（受取および送信）ピンとの間の経路の物理的実装は、デバイス２１０～２２０の幾何学特性および光学特性に関連付けられる。１つまたは複数の例では、幾何学特性および光学特性は、各デバイスにユニークである。

【0026】

１つの例では、光信号は、デバイス（たとえば、デバイス２１０～２２０）の複数の出力ピンを通過してデバイスから出ることができる。したがって、光信号が、あるデバイスから別のデバイスまで辿る経路は、必ずしもユニークである必要はない。ユニークな経路は、とりわけ、入力ピン、出力ピン、異なるデバイス、デバイスの順序などのうち、少なくとも１つが、他の経路とは異なる経路である。たとえば、第１のデバイスと第２のデバイスとの間の第１の経路および第２の経路は、第１の経路および第２の経路が、デバイスの異なる入力ピン、デバイスの出力ピン、異なる中間デバイス、および／または、第１のデバイスと第２のデバイスとの間でデバイスの異なる順序を含むのであれば、ユニークであると判定され得る。図２に例示されるように、ネットおよびデバイス（２１０，２３０，２１２，２３１，２１４，２３３，２１８，２３６，２２０）および（２１０，２３０，２１２，２３５，２１６，２３４，２１８，２３６，２２０）を通過する経路の各々は、左から右へのユニークな経路である。経路が、別の経路と同一である場合、その経路は非ユニークな経路であると判定される。１つまたは複数の例では、第１のデバイスと第２のデバイスとの間の同一の経路は、同じ入力ピンおよび出力ピンを有し、同じ順序の中間デバイスを含む。１つの例では、経路は、分岐し（たとえば、複数の経路に分割され）、単一デバイスの入力ピンを通過して再結合し得る。そのような経路は、各経路が、異なるデバイス、入力ピン、および／または、出力ピンを含む場合、ユニークであると判定され得る。さらに、経路は、フィードバックループを含む場合があり、ここでは、光信号が、そのループ内を周期的に移動し得る。以下では、第１のループのみが、ユニークな経路としてカウントされる。

【0027】

１つまたは複数の例では、ＰＩＣ設計の概略図は、１つまたは複数の階層コンポーネントを含む。そのような例では、概略図内の１つまたは複数のコンポーネント（たとえば、１つまたは複数のシンボル）は、階層設計を含む。したがって、第１のデバイスから第２のデバイスへの経路を判定するために、階層のレベルの各々が追跡され、すべての可能な経路が発見される。

【0028】

図３は、階層設計を有するＰＩＣ設計３００の概略図を例示する。ＰＩＣ設計３００は、デバイス３１０，３１２，３１４，３１８，３２０，３２２および３２４を含む。デバイス３１０，３１２，３１４，３１６，３１８，３２０，３２２および３２４のうちの１つまたは複数は、階層デバイスである。階層デバイスは１つまたは複数の階層のレベルを含む。１つの例では、デバイス３１４は、図２のＰＩＣ設計２００によって例示されるような設計を有する階層デバイスである。したがって、デバイス３１０とデバイス３２０との間の経路の各デバイス、および、対応する接続されたピンを判定するために、デバイス３１４の階層の各レベルが拡張され、分析される。経路は、階層のレベルごとに判定される。１つの例では、階層の各レベルが拡張され、階層の次のレベルの経路が判定される前に、階層の最下位レベルを通過する経路が最初に判定される。階層の各レベルのデバイスの経路およびデバイスのリストが出力される（たとえば、メモリ１２０に格納されるか、またはユーザインターフェース１３０内に表示される）。

【0029】

図３に例示されるように、デバイス３１０とデバイス３２４との間の第１の経路は、ネット３３０を介してデバイス３１２に接続されたデバイス３１０と、ネット３３２を介してデバイス３１４に接続されたデバイス３１２と、ネット３３４を介してデバイス３１６に接続されたデバイス３１４と、ネット３３６を介してデバイス３２４に接続されたデバイス３１６とを含む。図３に例示されるように、デバイス３１０とデバイス３２４との間の第２の経路は、ネット３４０を介してデバイス３１８に接続されたデバイス３１０と、ネット３４２を介してデバイス３２０に接続されたデバイス３１８と、ネット３４４を介してデバイス３２２に接続されたデバイス３２０と、ネット３４６を介してデバイス３２４に接続されデバイス３２２とを含む。

【0030】

デバイス３１０とデバイス３２４との間の第１の経路および第２の経路は、デバイス３１０とデバイス３２４との間のデバイスの数と、デバイス３１０とデバイス３２４との間のデバイスのセットと、および／または、デバイス３１０とデバイス３２０との間のデバイスの順序とのうちの少なくとも１つにおいて異なる。たとえば、デバイス３１０と第２のデバイス３２４との間の第１の経路は、デバイス３１２を含み、デバイス３１０と第２のデバイス３２４との間の第２の経路は、デバイス３１２とは異なるデバイス３１８を含む。しかしながら、デバイス３１４およびデバイス３２０に存在する階層により、デバイス３１０とデバイス３２４との間に、さらにユニークな経路が存在する。

【0031】

図４は、デバイス３１４およびデバイス３２０の拡張された階層の概略図４００を例示する。概略図４００では、デバイス３１４およびデバイス３２０の拡張された階層は、デバイス４１０，４１２，４１４，４１６，４１８および４２０を含む。入力４０２から出力４０４までの経路は、図１のＰＤＫ１２２内のデバイス特性に基づいて、図１の経路追跡エンジン１１０によって判定される。図４の例では、入力４０２から出力４０４への経路は、２つであると判定され、１つの経路は、デバイス４１０をデバイス４１２に接続するネット４３０と、デバイス４１２をデバイス４１６に接続するネット４３２と、デバイス４１６をデバイス４１８に接続するネット４３４と、デバイス４１８およびデバイス４２０を接続するネット４３６とを含み、他の経路は、デバイス４１０をデバイス４１２に接続するネット４３０と、デバイス４１２をデバイス４１４に接続するネット４３８と、デバイス４１４をデバイス４１８に接続するネット４４０と、デバイス４１８およびデバイス４２０を接続するネット４３６とを含む。デバイス４００の階層を通過する経路は、ＰＤＫ１２２に基づいて判定される。

【0032】

１つまたは複数の例では、デバイス３１４およびデバイス３２０の各々を通過する経路が２つあるため、デバイス３１０からデバイス３２４までのユニークな経路の総数は４つである。

【0033】

１つの例では、デバイス４１０とデバイス４２０との間の経路は、上記で説明したもの以外のデバイスおよびネットを含み得る。たとえば、デバイス４１０とデバイス４２０との間の経路は、デバイス４１２，４１６，４１８，４１４および４１８と、ネット４３０，４３２，４３４，４３６，４３８，４４０および４４２とを含み得る。そのような例では、経路は、ネット４３８，４４０および４３６と、対応するデバイスとに沿って進む前に、ネット４３０，４３２，４３４および４４２と、対応するデバイスとに沿って移動する。

【0034】

図５は、１つまたは複数の例による、ＰＩＣ設計の経路、経路に沿ったデバイス、および経路の特性を判定するためのフローチャートを例示する。方法５００は、ＰＩＣ設計システム１００によって実行され得る。たとえば、ＰＩＣ設計システム１００の１つまたは複数のプロセッサは、メモリに格納された命令を実行して方法５００を実行する。１つの例では、方法５００は、図９のレイアウトまたは物理的実装９２４の一部として実行される。

【0035】

方法５００の５１０において、ＰＩＣ設計が受け取られる。１つの例では、図１のＰＩＣ設計１２６は、図１の経路追跡エンジン１１０によって受け取られる。ＰＩＣ設計１２６は、図２のＰＩＣ設計２００、または図３のＰＩＣ設計３００同様に構成され得る。他の例では、経路追跡エンジン１１０は、ＰＩＣ設計システム１００の外部のシステムから、またはＰＩＣ設計システム１００内の別のエンジンから、ＰＩＣ設計を受け取る。

【0036】

５２０において、第１のデバイスのピンと第２のデバイスのピンとの間の経路が判定される。１つの例では、図１および図３を参照して示すように、経路追跡エンジン１１０は、デバイス３１０のピンと、デバイス３１２のピンとの間の経路を判定する。デバイス３１０のピンとデバイス３１２との間の経路を判定することは、デバイス３１０からデバイス３２４までの経路（たとえば、経路３３０）を判定するプロセスの一部である。デバイス３１０は、ソースデバイスと称され得、デバイス３２４は、宛先デバイスと称され得る。１つの例では、デバイス３１０およびデバイス３２４は、ユーザインターフェース１３０を介して、ソースデバイスおよび宛先デバイスとして示される。経路追跡エンジン１１０は、メモリ１２０からソースデバイスおよび宛先デバイスとしてデバイス３１０およびデバイス３２４を取得する。

【0037】

経路追跡エンジン１１０は、図１のＰＤＫ１２２内の特性に基づいて、ネット３３０が、デバイス３１０の出力ピンを、デバイス３１２の入力ピンに接続することと、デバイス３１０およびデバイス３１２の各々の入力ピンと出力ピンとの間の接続とを判定する。１つの例では、経路追跡エンジン１１０は、デバイス３１０およびデバイス３１２の各々内の光の経路に関する詳細を取得して、ネット３３０に関連付けられた入力ピンおよび出力ピンを判定する。ＰＤＫ１２２内のデバイスの各々の特性は、デバイス３１０およびデバイス３１２の各々の接続された入力ピンおよび出力ピンを判定するために、経路追跡エンジン１１０によって使用される。ＰＤＫ１２２の特性は、デバイス３１０およびデバイス３１２の各々内の入力ピンと出力ピンとの間の接続を特定する。ＰＤＫ１２２内の特性は、デバイスのどの入力ピンが、デバイスのどの出力ピンに接続されているかを判定するために、経路追跡エンジン１１０によって使用される。１つの例では、デバイス３１０の出力ピンは、ネット３３０を介してデバイス３１２の入力ピンに接続される。そのような例では、経路追跡エンジン１１０は、ＰＤＫ１２２内の特性に基づいて、デバイス３１０のどの入力ピンが、デバイス３１０の出力ピンに接続されているのかを判定する。さらに、経路追跡エンジン１１０は、ＰＤＫ１２２内の特性に基づいて、デバイス３１２のどの出力ピンが、経路追跡エンジン１１０の入力に接続されているのかを判定する。同様に、経路追跡エンジン１１０は、デバイス３１２，３１４，３１６および３２４の各々について、ＰＤＫ１２２内の特性に基づいて、ネット３３２，３３４および３３６に関連付けられたデバイスの入力ピンおよび出力ピンを判定する。ネット３３０，３３２，３３４および３３６は、デバイス３１０からデバイス３２４までの第１の経路を形成する。第１の経路はさらに、デバイス３１０，３１２，３１４，３１６および３２４の階層のレベル内の経路を含む。たとえば、デバイス３１０とデバイス３２４との間の経路は、図４のデバイス４１０をデバイス４２０に接続する経路を含む。

【0038】

１つまたは複数の例では、経路追跡エンジン１１０は、デバイス３１０が、ネット３４０を介してデバイス３１８に接続され、デバイス３１８が、ネット３４２を介してデバイス３２０に接続され、デバイス３２０が、ネット３４４を介してデバイス３２２に接続され、デバイス３２２が、ネット３４６を介してデバイス３２４に接続されていると判定する。ネット３４０，３４２，３４４および３４６は、デバイス３１０とデバイス３２４との間に第２の経路を形成する。デバイス３１０は、図３では、２つの経路を介してデバイス３２４に接続されているように例示されているが、他の例では、デバイス３１０は、３つ以上の経路によってデバイス３２４に接続される。１つまたは複数の例では、任意の２つの隣接するデバイス間に複数の経路が存在し、ソースデバイスと宛先デバイスとの間に複数のデバイスを形成する。

【0039】

１つの例では、ＰＤＫ１２２のデバイス特性は、デバイス３１０の入力ピンが、デバイス３１０の１つまたは複数の出力ピンに接続されていることを示す。ＰＤＫ１２２内のデバイス３１０のデバイス特性に基づいて、経路追跡エンジン１１０は、デバイス３１０の入力ピンが、デバイス３１０の第１の出力ピンに接続されていると判定する。したがって、デバイス３１０の入力ピンで受け取られた光信号は、デバイス３１０の出力ピンからネット３３０に沿って出力される。１つの例では、ＰＤＫ１２２内に格納されたデバイス特性に基づいて、経路追跡エンジン１１０は、各デバイスのどのピンが、任意の入力ピンから到達可能な出力ピンであるかを判定し、対応するＰＩＣ設計内のデバイス間の可能な経路を判定する。経路追跡エンジン１１０は、ＰＤＫ１２２および設計データベース１２４にアクセスして、各デバイスを分析し、デバイス内およびデバイス間の経路を判定する。

【0040】

１つまたは複数の例では、経路追跡エンジン１１０は、再帰的手順を実行して、ＰＩＣ設計（たとえば、図３のＰＩＣ設計３００）のデバイス間の経路を判定する。たとえば、デバイス３１０からの経路を判定する場合、経路追跡エンジン１１０は、デバイス３１０のピン（たとえば、第１のピン）に接続できる各デバイス（たとえば，３１０～３２４）の各候補ピンを判定することを実行する（５２１）。１つの例では、図３のデバイス３１０の第１のピンについて、経路追跡エンジン１１０は、ＰＤＫ１２２に問い合わせて、そのピンからどのピンに到達できるかを判定する。たとえば、経路追跡エンジン１１０は、デバイス３１０～３２４のどのピンを第１のピンに接続できるかを判定する。

【0041】

５２２において、経路追跡エンジン１１０は、デバイス３１０のピン（たとえば、第１のピン）に接続できる各ピンを分析して、各ピンがデバイス３１０のピンに接続されているか否かを判定し、分析された各ピンを訪問済として示す（たとえば、マークを付ける）。ピンの分析は、ネットが、ピンを、デバイス３１０のピンに接続しているか否かを判定することを含む。訪問済ピン（ｖｉｓｉｔｅｄ ｐｉｎ）は、経路追跡エンジン１１０によって特定されたピンである。さらに、訪問済ピンが２度目に特定されると、経路追跡エンジン１１０は、その特定の経路の追跡を停止する。したがって、ループ、または経路の一部は、複数回レポートされない場合がある。

【0042】

経路追跡エンジン１１０は、デバイス３１０に接続されている各デバイスの分析された各ピンを、１つずつ、「訪問済」としてマークし、デバイス３１０のピンに接続されている次のデバイス（たとえば、図３のデバイス３１２）のピンを特定する。デバイス３１０は、検査中デバイスと称され得る。デバイス３１０が検査中である例では、デバイスのピンを接続する経路が存在すると判定された場合、デバイス３１２のピンは、デバイス３１０のピンに接続されているとして特定される。経路追跡エンジン１１０は、デバイス３１０のピンと、デバイス３１２のピンとを分析して、これらピンが接続されているか否かを判定する。デバイス３１０およびデバイス３１２のピンは、デバイス３１０およびデバイス２１０が、設計データベース１２４に基づいて同じネット上にあると判定された場合に、接続されていると判定される。

【0043】

１つの例では、第１のデバイスのピンと第２のデバイスのピンとの間の経路を判定することは、５２３において、階層デバイスであるデバイスを判定することを含む。１つまたは複数の例では、経路追跡エンジン１１０は、図１の設計データベース１２４を使用する深さ優先の探索形式（ｄｅｐｔｈ－ｆｉｒｓｔ ｓｅａｒｃｈ）によって経路追跡を実行する。図１の設計データベース１２４は、ＰＩＣ設計（たとえば、ＰＩＣ設計３００）の各デバイスの階層特性を説明する。経路追跡エンジン１１０は、設計データベース１２４の階層特性を使用して、設計データベース１２４に基づいてデバイス３１０～３２４のうちのどれが階層デバイスであるか、および、階層の各レベルでそれらデバイスを通過する経路を判定する。１つの例では、階層デバイスであると判定された各デバイスについて、デバイス内の階層の各レベルが拡張されて、対応する経路と、経路に沿ったデバイスとが判定される。

【0044】

５２４において、各階層デバイスの階層の各レベルを通過する経路が判定される。たとえば、デバイス（たとえば、デバイス３１４）が、階層を有する分析対象のピンに接続されているという判定に基づいて、階層が開かれ、階層の各レベルおよび対応するデバイスが分析され、階層デバイスの階層の各レベルを通過する経路が判定される。その後、そのデバイスの出力から、経路追跡手順が継続する。１つの例では、経路追跡エンジン１１０は、階層情報を含むＰＩＣ設計を有するデバイスの各々を分析して、どのデバイスが追加の階層の層（たとえば、レベル）を含むのかを判定する。１つの例では、現在のピンが、階層のレベルの外部ピンに接続されると経路追跡エンジン１１０によって判定された場合、経路追跡プロセスは、（このピンが設計の階層の基本レベルにある場合）終了するか、または、次の（たとえば、より上位の）階層のレベルにおける対応するネット上で続行する。

【0045】

１つの例では、デバイスの階層のレベル内でデバイスの次の出力ピンを分析する場合、訪問済ピンのセットは、階層デバイスまたは階層デバイス内の階層の別の層に入るときの状態にリセットされる。さらに、宛先ネットに到達可能な各ピンは、すべての可能な経路のセットを返す。すべての出力ピンからのすべての経路が、セットに収集されて返される。

【0046】

５２５において、経路に沿ったデバイスが判定され、リスト（結果リスト）に追加される。結果リストは、メモリ、たとえば図１のメモリ１２０に格納される。デバイスは、各階層デバイス内の階層の各レベルの経路に沿ったデバイスを含む。１つの例では、検査中の現在のデバイス（たとえば、デバイス３１０）の出力ピンが分析されて、他のデバイスの入力ピンへの接続が判定される。このプロセスは、第１のデバイス（たとえば、デバイス３１０）の出力ピンと、第２のデバイス（たとえば、デバイス３２４）の入力ピンとの間の接続に到達するまでに完了する。プロセスは、宛先デバイス、または宛先ネットに到達すると終了する。第１のデバイスから第２のデバイスへの経路に沿って接続されていると判定された各デバイスは、リストまたは結果リストに追加される。図３を参照して示すように、デバイス３１２，３１４および３１６は、デバイス３１０からデバイス３２４までの経路に沿っていると判定される。さらに、階層デバイス３１４のデバイス４１０，４１２，４１６，４１８および４２０が経路に沿っていると判定され、結果リストに追加される。

【0047】

５３０において、経路の１つまたは複数の特性が判定される。たとえば、経路追跡エンジン１１０は、ＰＤＫ１２２内のモデルおよび／または設計データベース１２４のデバイス機能に基づいて、幾何学長および／または光学長を判定する。１つの例では、経路追跡エンジン１１０は、さらに光信号の波長に基づいて光学長を判定する。波長は、メモリ１２０から取得される。１つの例では、波長は、ユーザインターフェース１３０を介して提供される。さらに、経路追跡エンジン１１０は、経路内のデバイスの特性に基づいて経路の特性を判定する。たとえば、経路内のデバイスに関連付けられたＰＤＫ１２２内のモデルが選択される。上述したように、ＰＤＫ１２２のモデルは、各デバイスの特性（たとえば、幾何学長および／または光学長）を説明する。経路の遅延、幾何学長、および／または光学長は、ＰＤＫ１２２および波長のモデルに基づいて判定される。

【0048】

方法５００の５４０において、経路および対応する特性が出力される。たとえば、経路および対応する特性は、ユーザインターフェース１３０を介して出力され、ディスプレイ上に表示される。別の例では、経路および対応する特性は、メモリ１２０内に格納される。

【0049】

図６Ａ、図６Ｂ、および図６Ｃは、ＰＩＣ設計の概略図のデバイス間の経路を判定するための別のフローチャートを例示する。方法６００は、図１のＰＩＣ設計システム１００によって、または、ＰＩＣデバイスを設計するように構成された別の設計システムによって実行される。たとえば、ＰＩＣ設計システム１００の１つまたは複数のプロセッサは、メモリに格納された命令を実行して方法６００を実行する。１つの例では、方法６００は、図９のレイアウトまたは物理的実装９２４の一部として実行される。

【0050】

さらに図６Ａを参照して示すように、６１０において、第１のデバイスの第１のピンまたは端子（たとえば、ｔｅｒｍ１）から、第２のデバイスの第２のピンまたは端子（たとえば、ｔｅｒｍ２）へのすべての経路を返す再帰的手順が定義される。方法６００の６１０の再帰的手順は、６１１を含む。６１１において、第１の端子および第２の端子（たとえば、ｔｅｒｍ１、ｔｅｒｍ２）が、経路追跡エンジン１１０によって実行される経路追跡のために定義される。さらに、６１０の再帰的手順は、６１２において、結果リスト（たとえば、結果）を空のリストに設定する（たとえば、結果が、知られている量にリセットされる）ことを含む。結果リストは、経路追跡プロセス中に発見された経路の結果に対応する。６１３において、第１の端子（ｔｅｒｍ１）が第２の端子（ｔｅｒｍ２）に等しいか否かに関する判定がなされる。１つの例では、経路追跡エンジン１１０は、第１の端子が第２の端子に等しいか否かに関する判定を行う。６１４において、第１の端子が第２の端子に等しくないとの判定に基づいて、経路追跡エンジン１１０は、分析対象のネットを、第１の端子に接続されたネットとして特定する。ネットは、ＰＩＣ設計内の２つのデバイスの端子間のワイヤ（たとえば、接続）に対応する。さらに、６１５において、ネット内のピンが、経路追跡エンジン１１０によって選択される。ピンは、第１のデバイスおよび第２のデバイスの階層の境界である。６１３において、第１の端子が、第２の端子に等しいと判定された場合、６８０において、空のリストが返される。

【0051】

６２０において、現在のネットのピンの各々が、訪問済であるか否かに関する判定が（たとえば、６２２において）行われる。現在のネットのすべてのピンが未訪問である場合、現在のネットの次のピン（たとえば、未分析のピン）が（たとえば、６２４において）選択され、６３０において訪問される。６２０において、現在のネットのすべてのピンが、分析されたとの判定に基づいて、方法６００は、方法６００の６４０に進む。

【0052】

６３０において、現在の階層のレベルが基本レベルにあるか否かの判定が行われる。現在のレベルが、デバイスの階層の基本レベルにあると判定された場合、現在選択されているピンの分析が完了したと判定され、方法６００は６２０に戻る。現在の階層のレベルが、分析中のデバイスの階層の基本レベルにないと判定された場合、その後、階層の各上位レベルが分析され、階層の最上位レベルに到達するまで、または、第２の端子（または、宛先ｔｅｒｍ）への１つまたは複数の経路が発見されるまで、階層の各レベルを通過する経路が判定される。

【0053】

１つの例では、６３０は、６３１において、選択されたピンが、選択されたデバイスの階層の基本レベルにあるか否かに関する判定がなされることを含む。６３１において、選択されたピンが、選択されたデバイスの階層の基本レベルにあると判定された場合、方法６００は６２０に戻る。６３１において、ピンが、デバイスの階層の基本レベルにはないと判定された場合、６３２において、階層の下位レベル（たとえば、層）にあるピン（たとえば、端子）が選択される。１つまたは複数の例では、現在のレベルが基本レベルであると判定されるまで、階層の下位の後続レベルにあるピンが選択される。方法６００の６３３において、階層の下位レベルにおける選択されたピンが、訪問済か否かに関する判定が行われる。６３３において、選択されたピンが、訪問済であると判定された場合、方法６００は、６２０に戻る。６３３において、選択されたピンが、訪問済であると判定された場合、６３４において、選択されたピンが、訪問済のピン（たとえば、端子）のリストに追加される。選択されたピンを、訪問済ピンのリストに追加することは、選択されたピンを、訪問済ピンとして示すことを含み得る。６３５において、選択されたピン（下位Ｔｅｒｍ）と第２のピン（ｔｅｒｍ２）との間の経路が判定される。方法６００の６３６において、選択されたピン（下位Ｔｅｒｍ）と第２のピン（ｔｅｒｍ２）との間で経路が検出されたか否かに関する判定が行われる。６３６において、選択されたピン（下位Ｔｅｒｍ）と第２のピン（ｔｅｒｍ２）との間の経路が検出された（たとえば、経路が－１に等しくない、または、選択されたピンと第２のピンとの間の経路が検出されたことを示す別のインジケーションに関連付けられていない）場合、経路は、６３７において結果リストに追加され、メモリ１２０に格納される。方法６００は、６３６の後に６２０に戻る。６３６において、選択されたピン（下位Ｔｅｒｍ）と第２のピン（ｔｅｒｍ２）との間の経路が検出されない（たとえば、経路が－１に等しい）場合、方法６００は６２０に戻る。

【0054】

６２０において、現在選択されているネットのピンの各々が、分析済であると判定された場合、方法６００は６４０に進む。ブロック６４０において、現在のネットが、ＰＩＣ設計内のデバイスのインスタンス（たとえば、ｉｎｓｔＴｅｒｍ）の１つまたは複数のピン（または、インスタンス端子）に接続されているか否かに関する判定が行われる。１つの例では、これら端子は、デバイスのインスタンスを表すブロックの論理的な接続ポイントである。端子に関連付けられたピンは、物理的な接続ポイントを表す。１つの例では、端子に関連付けられたネットは、端子を通過して、設計階層における次の上位レベルに論理的にエクスポートされる。複数の物理的な接続が１つの論理的な接続に対応できる例では、端子は、複数のピンを有することができる。インスタンス端子は、インスタンスの設計におけるネットと端子との間の接続を表す。未訪問であると判定された各インスタンス端子のために、方法６００は、６５０のプロセスを実行する。１つの例では、方法６００の６４０は、６４１において、現在のネットに接続されたＰＩＣ設計のデバイスのインスタンスのインスタンス端子を検出することを含む。６４１は、すべてのピンが訪問済であるか否かの、６２２における判定に基づいて実行される。６４２において、ＰＩＣ設計のデバイスのインスタンスのすべてのインスタンス端子が訪問済であるか否かに関する判定が行われる。６４２において、すべてのインスタンス端子が、訪問済であると判定された場合、方法６００は６７０に進む。６４２において、すべてのインスタンス端子が、分析されていないと判定された場合、６４３において、分析対象のインスタンス端子が選択される。６４４において、選択されたインスタンス端子が、６４４において訪問されたか否かに関する判定が行われる。６４４において、選択されたインスタンス端子が、訪問済であると判定された場合、方法６００は６４２に戻る。６４４において、選択されたインスタンス端子が、未訪問であると判定された場合、方法６００は６５０に進む。

【0055】

６５０において、選択されたインスタンス端子が接続されるＰＩＣ設計のデバイスのインスタンス（たとえば、第２のインスタンス）が判定される。さらに、６５０において、第２のインスタンスがリーフセルであるか否かについての判定が行われる。リーフセルは、内部階層のないインスタンスである。第２のインスタンスがリーフセルではない場合、インスタンスの階層が開かれ（たとえば、展開され）、６１０への再帰呼出しによって階層の各レベルで経路追跡プロセスが継続し、その結果、結果リストに追加されメモリ１２０に格納されるインスタンスを含む経路のリストが得られる。１つの例では、方法６００の６５０は、６５１において、現在のインスタンスに接続された第２のインスタンスを選択することを含む。６５２において、インスタンスがリーフセルであるか否かに関する判定が行われる。６５２において、インスタンスがリーフセルであると判定された場合、方法は６６０に進む。６５２において、インスタンスがリーフセルではないと判定された場合、６５３において、選択されたインスタンスの、より上位の階層のレベルにあるピンが選択される。６５４において、第３の端子（ｔｅｒｍ）が、インスタンスの上位の階層のレベルにあるピンに接続される端子に設定される。６５５において、第３の端子（たとえば、ｔｅｒｍ）と第２の端子（たとえば、ｔｅｒｍ２）との間に経路が存在するか否かに関する判定。６５５において、経路が検出されない場合、方法は６４０に戻る。６５５において、経路が検出された場合、検出された経路は、結果リストに追加され、メモリ１２０に格納される。

【0056】

６５２において現在のインスタンスがリーフセルであると判定された場合、６６０が実行されて、選択されたインスタンス端子（ｉｎｓｔＴｅｒｍ）から、選択されたインスタンスの他のインスタンス端子（ｉｎｓｔＴｅｒｍ）への許可された接続が判定される。未訪問の各インスタンス端子のために、（６１０への再帰呼出しによって計算される）未訪問のインスタンス端子を、宛先端子へと導く経路が判定される。６１０への各呼出しの前に、訪問済端子の現在のセットが、メモリ１２０内に格納される。１つの例では、訪問済端子のセットは、メモリ１２０内のスタック内に格納される。スタックは、メモリ１２０の連続したブロックで構成される。他の例では、訪問済端子のセットを格納するために、他のメモリ構成が使用され得る。経路が判定されると、その経路が、結果リストに追加され、訪問済端子のセットがスタックから復元される。このインスタンスのすべてのインスタンス端子（ｉｎｓｔＴｅｒｍ）が分析されると、システムは、方法６００の６４０に戻る。

【0057】

１つの例では、６６１において、ＰＩＣ設計の第２のインスタンスのインスタンス端子が取得される。６６２において、第２のインスタンスｔｅｒｍの各々が分析されたか否かに関する判定が行われる。６６２において、第２のインスタンス端子の各々が分析されたと判定された場合、方法６００は６４２に戻る。６６２において、第２のインスタンス端子の各々が分析されていないと判定された場合、方法６００は６６３に進み、第２のインスタンス端子が、第３の端子（たとえば、ｔｅｒｍ）に設定される。６６４において、第３の端子が訪問済であるか否かが判定される。６６４において、第３の端子が訪問済であると判定された場合、方法は６６２に戻る。６６４において、端子が未訪問と判定された場合、方法は方法６００の６６５に進む。６６５において、端子が訪問済端子のリストに追加され、６６６において、訪問済端子のリストがバックアップされる。訪問済端子のリスト（セット）をバックアップすることは、訪問済端子のリストのコピーを作成することと、そのリストをメモリ１２０に保存することとを含む。６６７において、第３の端子（たとえば、第１の端子と第２の端子）間の経路が判定されるか否かに関する判定。６６７において、経路が判定されない場合、方法６００は、６６２に戻る。６６７において、経路が判定された場合、６６８において、経路の各々が分析されたか否かに関する判定が行われる。６６８において、すべての経路が分析されたと判定された場合、方法６００は６６９に進み、訪問済端子のリストが更新され、方法６００は６６２に戻る。６６８において、すべての経路が分析されたと判定されなかった場合、６７０において、次の経路（たとえば、分析されていない経路）が選択され、方法６００の６７１において、選択されたインスタンスおよび経路を含むように経路が設定される。経路は、６７２において、結果リストに追加され、方法６００は、６６８に戻る。

【0058】

６８０において、結果（たとえば、特定された経路）が出力される。経路が発見されない場合、－１（または、経路がないことを表す別の値またはインジケーション）が出力される。１つの例では、結果は、メモリ（たとえば、図１のメモリ１２０）に出力され得る。それに加えて、またはその代わりに、結果は、表示デバイス（たとえば、図１０のビデオ表示ユニット１０１０）によって表示され得、および／または、ネットワーク（たとえば、図１０のネットワーク１０２０）を介して、ネットワークデバイス（たとえば、図１０のネットワークインターフェースデバイス１００８）を介して、別のコンピュータシステムに提供され得る。

【0059】

１つの例では、方法６００の６８０において、結果を出力することは、結果を返すことを含む（６８１）。結果を返すことは、上記で説明されたように、結果を出力することを含む。１つの例では、６８２において、結果が空ではないとの判定に基づいて、６８１において、結果が返される。６８２において、結果が空であると判定された場合、６８３において－１が返される。他の例では、方法６００の６８３において、結果が空であることを表すために、－１以外の値が使用され得る。

【0060】

図７Ａ、図７Ｂ、および図７Ｃは、ＰＩＣ設計の概略図のデバイス間の経路を判定するための例示的な擬似コード７００を例示する。擬似コード７００は、ＰＩＣ設計（たとえば、ＰＩＣ設計１２６）の概略図を通過する経路を判定するために、図１の経路追跡エンジン１１０の１つまたは複数のプロセッサによって実行される。１つまたは複数の例では、擬似コード７００は、図６Ａ、図６Ｂ、および図６Ｃの６１０，６２０，６３０，６４０，６５０，６６０および６８０に対応する。

【0061】

図８は、図５の方法５００、および／または、図６Ａ、図６Ｂ、および図６Ｃの方法６００によって特定された経路（たとえば、経路４３０，４３２，４３４および４３６）を例示するユーザインターフェース８００を例示する。ユーザインターフェース８００は、表示デバイス（たとえば、図１０のビデオ表示ユニット１０１０）上に表示される。ユーザインターフェース８００によって例示されるように、経路０，１，２，３および対応する特性が、関連付けられた波長に対して出力される。図８の例では、各経路の幾何学長、光学長、遅延、および損失を含む特性が、出力（たとえば、表示）される。

【0062】

図９は、集積回路などの製造物品の設計、検証、加工中に、集積回路を表す設計データおよび命令を変換および検証するために使用される例示的なプロセス９００のセットを例示する。これらプロセスの各々は、複数のモジュールまたは動作として構造化および有効化できる。「ＥＤＡ」という用語は、「電子設計自動化」という用語を意味する。これらプロセスは、設計者によって供給された情報を用いて製品アイデア（９１０）を作成することで始まり、この情報は、ＥＤＡプロセス（９１２）のセットを使用する製造物品を作成するために変換される。設計が完成すると、設計はテープアウト（９３４）され、このとき、集積回路のアートワーク（たとえば、幾何学模様）が、加工施設に送られて、マスクセットが製造され、その後、そのマスクセットは、集積回路の製造のために使用される。テープアウト後、半導体ダイが加工され（９３６）、パッケージングおよび組立プロセス（９３８）が実行されて、完成した集積回路（９４０）が製造される。

【0063】

回路または電子構造の仕様は、低レベルのトランジスタ材料レイアウトから高レベルの記述言語に及ぶ場合がある。ＶＨＤＬ、Ｖｅｒｉｌｏｇ、ＳｙｓｔｅｍＶｅｒｉｌｏｇ、ＳｙｓｔｅｍＣ、ＭｙＨＤＬ、またはＯｐｅｎＶｅｒａなどのハードウェア記述言語（「ＨＤＬ」）を使用して、回路およびシステムを設計するために、高レベルの表現を使用できる。ＨＤＬ記述は、ロジックレベルのレジスタ転送レベル（「ＲＴＬ」）記述、ゲートレベル記述、レイアウトレベル記述、またはマスクレベル記述に変換できる。より詳細な記述である下位の各表現レベルは、たとえば、その記述を含むモジュールのさらなる詳細である、より有用な詳細を、設計記述に追加する。より詳細な記述である下位レベルの表現は、コンピュータによって生成することも、設計ライブラリから導出することも、別の設計自動化プロセスによって作成することもできる。より詳細な記述を指定するための表現言語の下位レベルの仕様言語の例は、ＳＰＩＣＥであり、ＳＰＩＣＥは、多くのアナログコンポーネントを有する回路の詳細な記述のために使用される。各レベルの表現の記述は、その層の対応するシステム（たとえば、形式検証システムなど）による使用のために有効化される。設計プロセスは、図９に描写されるシーケンスを使用し得る。説明されたプロセスは、ＥＤＡ製品（またはＥＤＡシステム）によって有効化され得る。

【0064】

システム設計（９１４）中に、製造される集積回路の機能が指定される。設計は、消費電力、パフォーマンス、面積（物理的および／またはコード行）、およびコスト削減などの望ましい特性に合わせて最適化され得る。この段階で、設計を異なるタイプのモジュールまたはコンポーネントに分割することができる。

【0065】

論理的設計および機能検証（９１６）中に、回路内のモジュールまたはコンポーネントが、１つまたは複数の記述言語で指定され、その仕様の機能精度がチェックされる。たとえば、回路のコンポーネントが検証され、設計中の回路またはシステムの仕様の要件にマッチする出力が生成され得る。機能検証は、シミュレータや、テストベンチジェネレータ、静的ＨＤＬチェッカ、および形式検証器（ｆｏｒｍａｌ ｖｅｒｉｆｉｅｒ）などの他のプログラムを使用し得る。いくつかの実施形態では、機能検証を高速化するために、「エミュレータ」または「プロトタイピングシステム」と称されるコンポーネントの特別なシステムが使用される。

【0066】

テストの合成および設計中（９１８）に、ＨＤＬコードが、ネットリストに変換される。いくつかの実施形態では、ネットリストは、グラフ構造のエッジが回路のコンポーネントを表し、グラフ構造のノードは、コンポーネントがどのように相互接続されているかを表すグラフ構造であり得る。ＨＤＬコードおよびネットリストは両方とも、集積回路が、製造時に、指定された設計にしたがって実行することを検証するためにＥＤＡ製品によって使用できる階層的な製造物品である。ネットリストは、ターゲットの半導体製造技術に合わせて最適化できる。それに加えて、完成した集積回路をテストして、集積回路が仕様の要件を満たしていることを検証することもできる。

【0067】

ネットリスト検証（９２０）中に、ネットリストは、タイミング制約への準拠およびＨＤＬコードとの対応性についてチェックされる。設計計画（９２２）中に、集積回路の全体的なフロア計画（ｏｖｅｒａｌｌ ｆｌｏｏｒ ｐｌａｎ）が構築され、タイミングおよび最上位レベル配線（ｔｏｐ－ｌｅｖｅｌ ｒｏｕｔｉｎｇ）について分析される。

【0068】

レイアウトまたは物理的実装（９２４）中に、物理的配置（トランジスタまたはコンデンサなどの回路コンポーネントの位置決め）およびルーティング（複数の導体による回路コンポーネントの接続）が発生し、特定の論理機能を有効化するためのライブラリからのセルの選択を実行することができる。本明細書で使用される「セル」という用語は、ブール論理関数（たとえば、ＡＮＤ、ＯＲ、ＮＯＴ、ＸＯＲ）またはストレージ機能（フリップフロップまたはラッチなど）を提供する、トランジスタのセット、他のコンポーネント、および相互接続を指定し得る。本明細書で使用される場合、回路「ブロック」は、２つ以上のセルを称し得る。セルおよび回路ブロックは、両方ともモジュールまたはコンポーネントと称することができ、物理構造としてもシミュレーションでも有効化される。サイズなどのパラメータは、（「標準セル」に基づいて）選択されたセルに対して指定され、ＥＤＡ製品による使用のためにデータベース内でアクセス可能になる。

【0069】

分析および抽出（９２６）中に、回路機能がレイアウトレベルで検証され、これによりレイアウト設計の改良が可能になる。物理的検証（９２８）中に、レイアウト設計がチェックされて、ＤＲＣ制約、電気制約、リソグラフィ制約などの製造制約が正しいこと、および回路構成機能が、ＨＤＬ設計仕様にマッチしていることが確認される。分解能強化（９３０）中に、回路設計の製造方法を改善するためにレイアウトの幾何形状が変換される。

【0070】

テープアウト中に、（適切な場合にはリソグラフィ強化が適用された後）リソグラフィマスクの生成に使用されるデータが作成される。マスクデータ準備（９３２）中、「テープアウト」データは、完成した集積回路を製造するために使用されるリソグラフィマスクを製造するために使用される。

【0071】

コンピュータシステム（図１０のコンピュータシステム１０００など）のストレージサブシステムは、本明細書で説明されるＥＤＡ製品の一部またはすべてによって使用されるプログラムおよびデータ構造や、ライブラリ、およびライブラリを使用する物理的および論理的設計のためのセルの開発に使用される製品を格納するために使用され得る。

【0072】

図１０は、本明細書で論じられる方法論のうちの任意の１つまたは複数を機械に実行させるための命令のセットが実行され得るコンピュータシステム１０００の例示的な機械を例示する。代替的な実施では、機械は、ＬＡＮ、イントラネット、エクストラネット、および／またはインターネット内の他の機械に接続（たとえば、ネットワーク接続）され得る。機械は、ピアツーピア（または分散）ネットワーク環境ではピア機械として、または、クラウドコンピューティングインフラストラクチャまたは環境ではサーバまたはクライアント機械として、クライアントサーバネットワーク環境において、サーバまたはクライアント機械の容量で動作し得る。

【0073】

機械は、パーソナルコンピュータ（ＰＣ）、タブレットＰＣ、セットトップボックス（ＳＴＢ）、携帯情報端末（ＰＤＡ）、セルラ電話、ウェブアプライアンス、サーバ、ネットワークルータ、スイッチまたはブリッジ、またはその機械によって講じられるアクションを指定する（シーケンシャルな、またはそれ以外の）命令のセットを実行できる任意の機械であり得る。さらに、単一の機械が例示されているが、「機械」という用語は、本明細書で論じられる方法論のいずれか１つまたは複数を実行するために、命令のセット（または複数のセット）を個別にまたは共同で実行する機械の任意の集合を含むものとも解釈されるものとする。

【0074】

例示的なコンピュータシステム１０００は、処理デバイス１００２、メインメモリ１００４（たとえば、読取専用メモリ（ＲＯＭ）、フラッシュメモリ、同期ＤＲＡＭ（ＳＤＲＡＭ）などのダイナミックランダムアクセスメモリ（ＤＲＡＭ））、静的メモリ１００６（たとえば、フラッシュメモリ、静的ランダムアクセスメモリ（ＳＲＡＭ）など）、およびデータ記憶デバイス１０１８を含み、これらは、バス１０３０を介して互いに通信する。

【0075】

処理デバイス１００２は、マイクロプロセッサ、中央処理デバイスなどの１つまたは複数のプロセッサを表す。より具体的には、処理デバイスは、複合命令セットコンピューティング（ＣＩＳＣ）マイクロプロセッサ、縮小命令セットコンピューティング（ＲＩＳＣ）マイクロプロセッサ、超長命令ワード（ＶＬＩＷ）マイクロプロセッサ、または他の命令セットを実施するプロセッサ、または命令セットの組合せを実施するプロセッサであり得る。処理デバイス１００２はまた、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、デジタル信号プロセッサ（ＤＳＰ）、ネットワークプロセッサなどの１つまたは複数の専用処理デバイスであり得る。処理デバイス１００２は、本明細書で説明される動作およびステップを実行するための命令１０２６を実行するように構成され得る。

【0076】

コンピュータシステム１０００はさらに、ネットワーク１０２０を介して通信するためのネットワークインターフェースデバイス１００８を含み得る。コンピュータシステム１０００はまた、ビデオ表示ユニット１０１０（たとえば、液晶ディスプレイ（ＬＣＤ）または陰極線管（ＣＲＴ））、英数字入力デバイス１０１２（たとえば、キーボード）、カーソル制御デバイス１０１４（たとえば、マウス）、グラフィック処理ユニット１０２２、信号生成デバイス１０１６（たとえば、スピーカ）、グラフィック処理ユニット１０２２、ビデオ処理ユニット１０２８、およびオーディオ処理ユニット１０３２を含み得る。

【0077】

データ記憶デバイス１０１８は、１つまたは複数の命令セット１０２６、または、本明細書で説明される方法論または機能のうちのいずれか１つまたは複数を具体化するソフトウェアが格納される機械可読記憶媒体１０２４（非一時的なコンピュータ可読媒体としても知られる）を含み得る。命令１０２６は、コンピュータシステム１０００による実行中に、完全にまたは少なくとも部分的に、メインメモリ１００４内および／または処理デバイス１００２内に常駐することもでき、メインメモリ１００４および処理デバイス１００２も、機械可読記憶媒体を構成する。

【0078】

いくつかの実施では、命令１０２６は、本開示に対応する機能を実施するための命令を含む。機械可読記憶媒体１０２４は、例示的な実施では単一の媒体であるように図示されているが、「機械可読記憶媒体」という用語は、１つまたは複数の命令のセットを格納する単一の媒体または複数の媒体（たとえば、集中型または分散型データベース、および／または、関連付けられたキャッシュおよびサーバ）を含むように解釈されるべきである。「機械可読記憶媒体」という用語はまた、機械による実行のための命令のセットを格納またはエンコードすることができ、機械および処理デバイス１００２に、本開示の方法論のいずれか１つまたは複数を実行させる任意の媒体を含むように解釈されるものとする。したがって、「機械可読記憶媒体」という用語は、ソリッドステートメモリ、光媒体、および磁気媒体を含むものと解釈されるが、これらに限定されない。

【0079】

前述の詳細な説明のいくつかの部分は、コンピュータメモリ内のデータビットに対する演算のアルゴリズムおよびシンボル表現の観点から提示されてきた。これらアルゴリズムの記述および表現は、データ処理技術の当業者が、その作業の内容を他の当業者に最も効果的に伝えるために使用される手法である。アルゴリズムは、所望される結果を導く一連の動作であり得る。これら動作は、物理量の物理的操作を必要とする動作である。そのような量は、格納、結合、比較、およびそれ以外の操作が可能な電気信号または磁気信号の形式を採り得る。そのような信号は、ビット、値、要素、シンボル、文字、用語、数字などと称され得る。

【0080】

しかしながら、これら用語および同様の用語はすべて、適切な物理量に関連付けられており、これら量に適用される便宜的なラベルにすぎないことに留意すべきである。本開示から明らかなように、特に別段の記載がない限り、説明全体を通じて、特定の用語は、コンピュータシステムのレジスタおよびメモリの内部で物理的（電子）量として表されるデータを操作し、コンピュータシステムのメモリやレジスタ、あるいは他のそのような情報記憶デバイス内の物理量として同様に表される他のデータに変換する、コンピュータシステムまたは同様の電子コンピューティングデバイスの動作およびプロセスを称することが理解される。

【0081】

本開示は、本明細書の動作を実行するための装置にも関連する。この装置は、意図された目的のために特別に構築され得るか、または、コンピュータに格納されたコンピュータプログラムによって選択的に起動または再構成されるコンピュータを含み得る。そのようなコンピュータプログラムは、以下に限定される訳ではないが、フロッピーディスク、光ディスク、ＣＤ－ＲＯＭ、および光磁気ディスクを含む任意のタイプのディスクや、読取専用メモリ（ＲＯＭ）や、ランダムアクセスメモリ（ＲＡＭ）や、ＥＰＲＯＭや、ＥＥＰＲＯＭや、磁気カードまたは光学カードや、または電子命令を格納するために適した任意のするタイプの媒体などのコンピュータ可読記憶媒体に格納され得、これら各々は、コンピュータシステムバスに接続されている。

【0082】

本明細書に提示されるアルゴリズムおよび表示は、本質的に特定のコンピュータまたは他の装置に関連するものではない。他の様々なシステムが、本明細書の教示にしたがってプログラムとともに使用され得るか、あるいは、この方法を実行するための、より専門化された装置を構築することが便利であることを証明し得る。それに加えて、本開示は、任意の特定のプログラミング言語を参照して説明されない。様々なプログラミング言語を使用して、本明細書で説明された開示の教示を実施できることが理解されるであろう。

【0083】

本開示は、本開示にしたがって処理を実行するようにコンピュータシステム（または他の電子デバイス）をプログラムするように使用され得る命令を記憶した機械可読媒体を含み得るコンピュータプログラム製品またはソフトウェアとして提供され得る。機械可読媒体は、機械（たとえば、コンピュータ）による読み取り可能な形式で情報を格納するための任意の機構を含む。たとえば、機械可読（たとえば、コンピュータ可読）媒体は、読取専用メモリ（「ＲＯＭ」）、ランダムアクセスメモリ（「ＲＡＭ」）、磁気ディスク記憶媒体、光記憶媒体、フラッシュメモリデバイスなどの機械（たとえば、コンピュータ）可読記憶媒体を含む。

【0084】

前述の開示において、本開示の実施は、その特定の例示的な実施を参照して説明された。以下の特許請求の範囲に記載された本開示のより広範な精神および実施の範囲から逸脱することなく、様々な修正を加えることができることが明らかであろう。本開示が、いくつかの要素を単数形で言及する場合、複数の要素を図に描写することができ、同様の要素には同様の数字が付される。したがって、開示および図面は、限定的な意味ではなく、例示的な意味において注目されるべきである。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6A】

【図6B】

【図6C】

【図7A】

【図7B】

【図7C】

【図8】

【図9】

【図10】

【国際調査報告】