特表 2024-537478 マルチチャンネル型デバイス積層化

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2024-10-10

(54)【発明の名称】マルチチャンネル型デバイス積層化

(51)【国際特許分類】

   H01L 25/07 20060101AFI20241003BHJP

   H10B 80/00 20230101ALI20241003BHJP

【ＦＩ】

H01L25/08 C

H10B80/00

【審査請求】未請求

【予備審査請求】未請求

(21)【出願番号】P 2024525151

(86)(22)【出願日】2022-11-03

(85)【翻訳文提出日】2024-04-25

(86)【国際出願番号】 US2022048808

(87)【国際公開番号】W WO2023081273

(87)【国際公開日】2023-05-11

(31)【優先権主張番号】63/263,612

(32)【優先日】2021-11-05

(33)【優先権主張国・地域又は機関】US

(81)【指定国・地域】

(71)【出願人】

【識別番号】518065991

【氏名又は名称】アデイア セミコンダクター ボンディング テクノロジーズ インコーポレイテッド

(74)【代理人】

【識別番号】100103610

【弁理士】

【氏名又は名称】▲吉▼田 和彦

(74)【代理人】

【識別番号】100109070

【弁理士】

【氏名又は名称】須田 洋之

(74)【代理人】

【識別番号】100119013

【弁理士】

【氏名又は名称】山崎 一夫

(74)【代理人】

【識別番号】100130937

【弁理士】

【氏名又は名称】山本 泰史

(74)【代理人】

【識別番号】100144451

【弁理士】

【氏名又は名称】鈴木 博子

(72)【発明者】

【氏名】ハーバ ベルガセム

(57)【要約】

積層化電子デバイスが開示される。積層化電子デバイスは、第１の複数の集積デバイスダイを含む第１の積層化組立体を有するのがよい。第１の複数の集積デバイスダイは、第１の集積デバイスダイを含む。第２の積層化組立体が第１の集積化組立体に被着される。第２の積層化組立体は、第２の複数の集積デバイスダイを含み、第２の複数の集積デバイスダイは、第２の集積デバイスダイを含むのがよい。第１のチャンネルが第１の積層化組立体を少なくとも部分的に貫通して延びるのがよい。第１の集積デバイスダイは、第１の回路を有し、第１のチャネルは、第１の回路に接続される。第２のチャンネルが第１の積層化組立体を貫通して延びるとともにこれをバイパスするのがよく、第２のチャネルは、第２の積層化組立体を少なくとも部分的に貫通して延びている。第２の集積デバイスダイは、第２の回路を有し、第２のチャネルは、第２の回路に接続される。

【特許請求の範囲】

【請求項1】

電子デバイスであって、
第１の複数の集積デバイスダイを含む第１の積層化組立体を有し、前記第１の複数の集積デバイスダイは、第１の集積デバイスダイを含み、
第２の複数の集積デバイスダイを含む第２の積層化組立体を有し、前記第２の積層化組立体は、前記第１の集積化組立体に被着され、前記第２の複数の集積デバイスダイは、第２の集積デバイスダイを含み、
前記第１の積層化組立体を少なくとも部分的に貫通して延びる第１のチャネルを有し、前記第１の集積デバイスダイは、第１の回路を有し、前記第１のチャネルは、前記第１の回路に接続され、
前記第１の積層化組立体を貫通して延びるとともにバイパスする第２のチャネルを有し、前記第２のチャネルは、前記第２の積層化組立体を少なくとも部分的に貫通して延び、前記第２の集積デバイスダイは、第２の回路を有し、前記第２のチャネルは、前記第２の回路に接続されている、電子デバイス。

【請求項2】

前記第１の積層化組立体は、前記第２の積層化組立体にダイレクトボンディングされている、請求項１記載の電子デバイス。

【請求項3】

前記第１の集積デバイスダイは、第１の非導電ボンディング層を有し、前記第１の非導電ボンディング層は、第１の複数の導電特徴部をさらに有し、前記第２の集積デバイスダイは、第２の非導電ボンディング層を有し、前記第２の非導電ボンディング層は、第２の複数の導電特徴部をさらに有し、前記第１の非導電ボンディング層は、前記第２の非導電ボンディング層にダイレクトボンディングされ、前記第１の複数の導電特徴部は、前記第２の複数の導電特徴部にダイレクトボンディングされている、請求項２記載の電子デバイス。

【請求項4】

前記第１の積層化組立体は、はんだを用いて前記第２の積層化組立体にボンディングされている、請求項１記載の電子デバイス。

【請求項5】

前記第１の複数の集積デバイスダイの各々は、アクティブ回路装置領域を有し、前記第２のチャンネルの少なくともリード及び／又はライト信号は、前記第１の複数の集積デバイスダイの前記アクティブ回路装置領域をバイパスする、請求項１記載の電子デバイス。

【請求項6】

前記第１の積層化組立体は、前記第１の複数の集積デバイスダイに隣接して設けられたダミーダイを含み、前記第２のチャンネルは、前記ダミーダイを貫通して延びている、請求項１記載の電子デバイス。

【請求項7】

前記第２のチャンネルは、前記第１の複数の集積デバイスダイを貫通して延びてはいない、請求項６記載の電子デバイス。

【請求項8】

前記第２の積層化組立体は、前記第１の積層化組立体上にダイレクトに搭載されている、請求項１記載の電子デバイス。

【請求項9】

前記第１の積層化組立体は、前記第２の積層化組立体にダイレクトハイブリッドボンディングされている、請求項１記載の電子デバイス。

【請求項10】

インターポーザをさらに有し、前記第２の積層化組立体は、前記インターポーザ上に搭載され、前記インターポーザは、前記第１の積層化組立体上に搭載されている、請求項１記載の電子デバイス。

【請求項11】

前記第２のチャンネルは、前記第１の複数の集積デバイスダイを貫通して延びてはいない、請求項１０記載の電子デバイス。

【請求項12】

前記第２のチャンネルは、前記インターポーザを貫通して延びている、請求項１０又は１１記載の電子デバイス。

【請求項13】

前記第２の積層化組立体は、前記インターポーザにダイレクトハイブリッドボンディングされている、請求項１０～１２のうちいずれか一に記載の電子デバイス。

【請求項14】

前記第１のチャネルは、前記第１のチャンネルは、前記第１の集積デバイスダイを少なくとも部分的に貫通して延びている１つ以上の第１のインターコネクトを有し、前記第２のチャンネルは、前記第２の集積デバイスダイを貫通して延びている１つ以上の第２のインターコネクトを有する、請求項１記載の電子デバイス。

【請求項15】

前記１つ以上の第２のインターコネクトは、前記第１の集積デバイスダイのアクティブ回路装置領域を貫通して延び、前記１つ以上の第２のインターコネクトは、前記第１の集積デバイスダイのダイシングレーンを貫通して延びている、請求項１４記載の電子デバイス。

【請求項16】

前記１つ以上の第２のインターコネクトは、前記第１の集積デバイスダイのダイシングレーンを貫通して延びている、請求項１４記載の電子デバイス。

【請求項17】

前記第２のチャンネルは、第１の信号を第１の経路に沿って伝えるよう構成され、前記第１のチャンネルは、第２の信号を第２の経路に沿って伝えるよう構成され、前記第２の経路は、前記第１の経路よりも長く、前記第１の信号は、前記第２の信号よりも高い周波数を有する、請求項１記載の電子デバイス。

【請求項18】

前記第１の経路は、前記第２の積層化組立体とプロセッサダイとの間に設けられ、前記第２の経路は、前記第１の積層化組立体と前記プロセッサダイとの間に設けられている、請求項１７記載の電子デバイス。

【請求項19】

電子デバイスであって、
第１の集積デバイス組立体と、
前記第１の集積デバイス組立体に被着された第２の集積デバイス組立体と、
前記第１の集積デバイス組立体の第１の回路に接続された第１のチャンネルと、
前記第１のチャンネルとは異なる第２のチャンネルとを有し、前記第２のチャンネルは、前記第１の集積デバイス組立体をバイパスするとともに前記第２のチャンネルは、前記第２の集積デバイス組立体の第２の回路に接続されている、電子デバイス。

【請求項20】

前記第２の集積デバイス組立体は、前記第１の集積デバイス組立体にダイレクトハイブリッドボンディングされている、請求項１９記載の電子デバイス。

【請求項21】

前記第２のチャンネルは、前記第１の集積デバイス組立体を貫通して延びている、請求項１９記載の電子デバイス。

【請求項22】

前記第１の集積デバイス組立体は、互いに積層された複数の集積デバイスダイからなる、請求項２１記載の電子デバイス。

【請求項23】

前記複数の集積デバイスのうちの少なくとも２つは、互いにダイレクトハイブリッドボンディングされている、請求項２２記載の電子デバイス。

【請求項24】

前記複数の集積デバイスダイは、互いにダイレクトハイブリッドボンディングされている、請求項２２又は２３記載の電子デバイス。

【請求項25】

第２のチャンネルは、前記複数の集積デバイスダイを貫通して延びている、請求項２２記載の電子デバイス。

【請求項26】

前記第２のチャンネルは、前記複数の集積デバイスダイの側縁に沿って延びている、請求項２２記載の電子デバイス。

【請求項27】

前記第１の集積デバイス組立体は、前記複数の集積デバイスダイに隣接して設けられたダミーダイを含み、前記第２のチャンネルは、前記ダミーダイを貫通して延びている、請求項２２記載の電子デバイス。

【請求項28】

前記第２のチャンネルは、前記第１の集積デバイス組立体の前記複数の集積デバイスダイを貫通して延びてはいない、請求項２７記載の電子デバイス。

【請求項29】

前記第１の集積デバイス組立体と前記第２の集積デバイス組立体との間に位置するインターポーザをさらに有し、前記第２のチャンネルは、前記インターポーザを貫通して延びている、請求項１９又は２２記載の電子デバイス。

【請求項30】

前記第２のチャンネルは、前記第１の集積デバイス組立体の前記複数の集積デバイスダイを貫通して延びてはいない、請求項２９記載の電子デバイス。

【請求項31】

前記第２の集積デバイス組立体は、前記インターポーザにダイレクトハイブリッドボンディングされている、請求項２９又は３０記載の電子デバイス。

【請求項32】

前記複数の集積デバイスダイは、ダイシングレーンを有し、前記第２のチャンネルは、前記ダイシングレーン内に設けられている、請求項２２記載の電子デバイス。

【請求項33】

電子デバイスであって、
第１の複数の集積デバイスダイを有し、
第２の複数の集積デバイスダイを有し、前記第１及び前記第２の複数の集積デバイスダイは、互いに積層され、
前記第１及び前記第２の複数の集積デバイスダイを少なくとも部分的に貫通して延びている第１のチャンネルを有し、前記第１のチャンネルは、前記第２の複数の集積デバイスダイ中の回路装置に接続されるとともに前記第１の複数の集積デバイスダイ中の回路装置をバイパスし、
前記第１及び前記第２の複数の集積デバイスダイを少なくとも部分的に貫通して延びている第２のチャンネルを有し、前記第２のチャンネルは、前記第１の複数の集積デバイスダイ中の回路装置に接続されている、電子デバイス。

【請求項34】

前記第１の複数の集積デバイスダイのうちの少なくとも２つは、互いにダイレクトハイブリッドボンディングされ、前記第２の複数の集積デバイスダイのうちの少なくとも２つは、互いにダイレクトハイブリッドボンディングされている、請求項３３記載の電子デバイス。

【請求項35】

前記第１の複数の集積デバイスダイの各ダイは、前記第１の複数の集積デバイスダイのうちのもう１つのダイにダイレクトハイブリッドボンディングされ、前記第２の複数の集積デバイスダイの各ダイは、前記第２の複数の集積デバイスダイのうちのもう１つのダイにダイレクトハイブリッドボンディングされている、請求項３３又は３４記載の電子デバイス。

【請求項36】

前記第１及び前記第２の複数の集積デバイスダイは、前記第１の複数の集積デバイスダイのうちの前記集積デバイスダイが前記第２の複数の集積デバイスダイのうちの前記集積デバイスダイと交互に配置されるよう互いに積層されている、請求項３３記載の電子デバイス。

【請求項37】

前記第１の複数の集積デバイスダイのうちの一ダイは、前記第２の複数の集積デバイスダイのうちの一ダイにダイレクトハイブリッドボンディングされている、請求項３６記載の電子デバイス。

【請求項38】

前記第１の複数の集積デバイスダイは、第１の集積デバイス組立体を形成するよう互いに積層され、前記第２の複数の集積デバイスダイは、第２の集積デバイス組立体を形成するよう互いに積層され、前記第２の集積デバイス組立体は、前記第１の集積デバイス組立体に被着されている、請求項３３記載の電子デバイス。

【請求項39】

前記第１の集積デバイス組立体は、前記第２の集積デバイス組立体にダイレクトハイブリッドボンディングされている、請求項３８記載の電子デバイス。

【請求項40】

前記第１の複数の集積デバイスダイの各々は、少なくとも１つのダイシングレーンを有し、前記第１のチャンネルは、前記少なくとも１つのダイシングレーンを貫通して延びている、請求項３３記載の電子デバイス。

【請求項41】

集積デバイス組立体であって、
第１の回路を有する第１の集積デバイスダイを含み、
第２の回路を有する第２の集積デバイスダイを含み、前記第２の集積デバイスダイは、前記第１の集積デバイスダイに被着され、
キャリヤを含み、前記第１の集積デバイスダイは、前記キャリヤに取り付けられ、
前記キャリヤと前記第１の回路との間に結合された第１のチャンネルを含み、前記第１のチャンネルは、前記第１の集積デバイスダイを少なくとも部分的に貫通して延び、
前記キャリヤと前記第２の回路との間に結合された第２のチャンネルを含み、前記第２のチャンネルは、前記第１の集積デバイスダイを貫通して延びるとともに、前記第２の集積デバイスダイを少なくとも部分的に貫通して延び、前記第２のチャンネルは、前記第１のチャンネル及び前記第１の回路から電気的に隔離されている、集積デバイス組立体。

【請求項42】

前記集積デバイス組立体は、第３の回路を有する第３の集積デバイスダイをさらに含み、前記第３の集積デバイスダイは、前記第１の集積デバイスダイに被着され、前記第１のチャンネルは、前記キャリヤと前記第３の回路との間に結合され、前記集積デバイス組立体は、第４の回路を有する第４の集積デバイスダイをさらに含み、前記第４の集積デバイスダイは、前記第１の集積デバイスダイ、前記第２、及び前記第３の集積デバイスダイに被着され、前記第２のチャンネルは、前記キャリヤと前記第４の回路との間に結合されている、請求項４１記載の集積デバイス組立体。

【請求項43】

前記第３の集積デバイスダイは、前記第２の集積デバイスダイと前記第４の集積デバイスダイとの間に設けられ、前記第１のチャンネルは、前記第２の集積デバイスダイを貫通して延びている、請求項４１記載の集積デバイス組立体。

【請求項44】

前記第３の集積デバイスダイは、前記第１の集積デバイスダイと前記第２の集積デバイスダイとの間に設けられている、請求項４１記載の集積デバイス組立体。

【請求項45】

前記キャリヤは、論理デバイスからなる、請求項４１記載の集積デバイス組立体。

【発明の詳細な説明】

【技術分野】

【0001】

本技術分野は、マルチチャンネル型デバイス積層化に関する。

【0002】

〔関連出願の引照〕
本願は、２０２１年１１月５日に出願された米国特許仮出願第６３／２６３６１２号（発明の名称：MULTI-CHANNEL DEVICE STACKING）の優先権主張出願であり、この米国特許仮出願を参照により引用し、あらゆる目的についてのその記載内容全体を本明細書の一部とする。

【背景技術】

【0003】

多層半導体素子（例えば、集積デバイスダイ）は、種々の用途、例えば垂直集積方式を利用するプロセッサ、高バンド幅メモリ（high bandwidth memory：ＨＢＭ）デバイス、又は他のデバイスでは互いに上下に積層される場合がある。積層素子は、互いに電気的に通信することができる。信号及びパワー（電力）は、基板貫通ビア（through substrate via ：ＴＳＶ）経由でダイを通って伝送できる。

【発明の概要】

【0004】

本発明の一観点によれば、電子デバイスであって、
第１の複数の集積デバイスダイを含む第１の積層化組立体を有し、第１の複数の集積デバイスダイは、第１の集積デバイスダイを含み、
第２の複数の集積デバイスダイを含む第２の積層化組立体を有し、第２の積層化組立体は、第１の集積化組立体に被着され、第２の複数の集積デバイスダイは、第２の集積デバイスダイを含み、
第１の積層化組立体を少なくとも部分的に貫通して延びる第１のチャネルを有し、第１の集積デバイスダイは、第１の回路を有し、第１のチャネルは、第１の回路に接続され、
第１の積層化組立体を貫通して延びるとともにバイパスする第２のチャネルを有し、第２のチャネルは、第２の積層化組立体を少なくとも部分的に貫通して延び、第２の集積デバイスダイは、第２の回路を有し、第２のチャネルは、第２の回路に接続されていることを特徴とする電子デバイスが提供される。

【0005】

本発明の別の観点によれば、電子デバイスであって、
第１の集積デバイス組立体と、
第１の集積デバイス組立体に被着された第２の集積デバイス組立体と、
第１の集積デバイス組立体の第１の回路に接続された第１のチャンネルと、
第１のチャンネルとは異なる第２のチャンネルとを有し、第２のチャンネルは、第１の集積デバイス組立体をバイパスし、第２のチャンネルは、第２の集積デバイス組立体の第２の回路に接続されていることを特徴とする電子デバイスが提供される。

【0006】

本発明のさらに別の観点によれば、電子デバイスであって、
第１の複数の集積デバイスダイを有し、
第２の複数の集積デバイスダイを有し、第１及び第２の複数の集積デバイスダイは、互いに積層され、
第１及び第２の複数の集積デバイスダイを少なくとも部分的に貫通して延びている第１のチャンネルを有し、第１のチャンネルは、第２の複数の集積デバイスダイ中の回路装置に接続されるとともに第１の複数の集積デバイスダイ中の回路装置をバイパスし、
第１及び第２の複数の集積デバイスダイを少なくとも部分的に貫通して延びている第２のチャンネルを有し、第２のチャンネルは、第１の複数の集積デバイスダイ中の回路装置に接続されていることを特徴とする電子デバイスが提供される。

【0007】

本発明のさらに別の観点によれば、集積デバイス組立体であって、
第１の回路を有する第１の集積デバイスダイを含み、
第２の回路を有する第２の集積デバイスダイを含み、第２の集積デバイスダイは、第１の集積デバイスダイに被着され、
キャリヤを含み、第１の集積デバイスダイは、キャリヤに取り付けられ、
キャリヤと第１の回路との間に結合された第１のチャンネルを含み、第１のチャンネルは、第１の集積デバイスダイを少なくとも部分的に貫通して延び、
キャリヤと第２の回路との間に結合された第２のチャンネルを含み、第２のチャンネルは、第１の集積デバイスダイを貫通して延びるとともに第２の集積デバイスダイを少なくとも部分的に貫通して延び、第２のチャンネルは、第１のチャンネル及び第１の回路から電気的に隔離されていることを特徴とする集積デバイス組立体が提供される。

【図面の簡単な説明】

【0008】

【図1】１つの実施形態に従って、互いに上下に積層された複数の集積デバイスダイ、キャリヤ、及び単一のチャンネルを含む複数の基板貫通ビア（ＴＳＶ）の概略側面断面図である。

【図2】１つの実施形態に従って、第１の複数の集積デバイスダイを含む第１の積層化組立体、第１の積層化組立体に被着されていて第２の複数の集積デバイスダイを含む第２の積層化組立体、第１のチャンネルを含む複数のＴＳＶ、第２のチャンネルを含む第２の複数のＴＳＶ、及びキャリヤの概略側面断面図である。

【図3】１つの実施形態に従って、互いに積層された第１の複数の集積デバイスダイと第２の複数の集積デバイスダイの概略側面断面図であって、第１の複数の集積デバイスダイのうちの集積デバイスダイが第２の複数の集積デバイスダイのうちの集積デバイスダイと交互配置されるようになっている状態を示す図であり、また、第１のチャンネルを含む第１の複数のＴＳＶ、第２のチャンネルを含む第２の複数のＴＳＶ、及びキャリヤをさらに示す概略側面断面図である。

【図4】１つの実施形態に従って、互いに積層された第１の複数の集積デバイスダイと第２の複数の集積デバイスダイを示す概略側面断面図であって、第１の複数の集積デバイスダイのうちの集積デバイスダイが第２の複数の集積デバイスダイのうちの集積デバイスダイと交互に配置され、第１及び第２の複数のダイのアクティブサイドが面と面を突き合わせるようになっている状態を示す図であり、また、第１のチャンネルを含む第１の複数のＴＳＶ、第２のチャンネルを含む第２の複数のＴＳＶ、及びキャリヤをさらに示す概略側面断面図である。

【図5】１つの実施形態に従って、スタックの状態に互いにダイレクトボンディングされた第１の複数の集積デバイスダイと第２の複数の集積デバイスダイの概略側面断面図であって、第１の複数の集積デバイスダイのうちの集積デバイスダイが第２の複数の集積デバイスダイのうちの集積デバイスダイと交互に配置されるようになっている状態を示す図であり、また、第１のチャンネルを含む第１の複数のＴＳＶ、第２のチャンネルを含む第２の複数のＴＳＶ、及びキャリヤをさらに示す概略側面断面図である。

【図6】１つの実施形態に従って、スタックの状態に互いにダイレクトボンディングされた第１の複数の集積デバイスダイと第２の複数の集積デバイスダイの概略側面断面図であって、第１の複数の集積デバイスダイのうちの集積デバイスダイが第２の複数の集積デバイスダイのうちの集積デバイスダイと交互に配置されるようになっている状態を示す図であり、また、第１のチャンネルを含む第１の複数のＴＳＶ、第２のチャンネルを含む第２の複数のＴＳＶ、及びキャリヤをさらに示す概略側面断面図である。

【図7】互いにダイレクトボンディングされた複数の導電特徴部の概略側面断面図である。

【図8】１つの実施形態に従って、第１の複数の集積デバイスダイを含む第１の積層化組立体、第１の積層化組立体に被着されていて第２の複数の集積デバイスダイを含む第２の積層化組立体、第１のチャンネルを含む第１の複数のＴＳＶ、第２のチャンネルを含む第２の複数のＴＳＶ、第１のチャンネル経路、第２のチャンネル経路、プロセッサ又は論理ダイ、ダイシングレーン、ダイシングレーン内に設けられたＴＳＶ、キャリヤ、及び基板を示す概略側面断面図である。

【図9】１つの実施形態に従って、第１の複数の集積デバイスダイを含む第１の積層化組立体、第１の積層化組立体に被着されていて第２の複数の集積デバイスダイを含む第２の積層化組立体、第１のチャンネルを含む第１の複数のＴＳＶ、第２のチャンネルを含む第２の複数のＴＳＶ、プロセッサ又は論理ダイ、ダイシングレーン、スタックの一方の側でダイシングレーン内に設けられた信号ＴＳＶ、スタックの反対側でダイシングレーン内に設けられた追加のＴＳＶ、キャリヤ及び基板を示す概略側面断面図である。

【図10】１つの実施形態に従って、第１の複数の集積デバイスダイを含む第１の積層化組立体、第１の積層化組立体に被着されていて第２の複数の集積デバイスダイを含む第２の積層化組立体、第１のチャンネルを含む第１の複数のＴＳＶ、第２のチャンネルを含む第２の複数のＴＳＶ、プロセッサ又は論理ダイ、ダイシングレーン、スタックの一方の側でダイシングレーン内に設けられた信号ＴＳＶ、スタックの反対側でダイシングレーン内に設けられた追加のＴＳＶ、第１及び第２の積層化組立体を通るパワー及び／又はグラウンドＴＳＶ、キャリヤ、及び基板を示す概略側面断面図である。

【図11】１つの実施形態に従って、第１の複数の集積デバイスダイを含む第１の積層化組立体、第１の積層化組立体に被着されていて第２の複数の集積デバイスダイを含む第２の積層化組立体、第１のチャンネルを含む第１の複数のＴＳＶ、第２のチャンネルを含む第２の複数のＴＳＶ、ダイシングレーン、スタックの一方の側でダイシングレーン内に設けられた信号ＴＳＶ、スタックの反対側でダイシングレーン内に設けられた追加のＴＳＶ、ならびに第１及び第２の積層化組立体を通るパワー及び／又はグラウンドＴＳＶを示す概略側面断面図である。

【図12】１つの実施形態に従って、第１の複数の集積デバイスダイを含む第１の積層化組立体、第１の積層化組立体に被着されていて第２の複数の集積デバイスダイを含む第２の積層化組立体、第１のチャンネルを含む第１の複数のＴＳＶ、第２のチャンネルを含む第２の複数のＴＳＶ、ダイシングレーン、スタックの一方の側でダイシングレーン内に設けられた信号ＴＳＶ、スタックの反対側でダイシングレーン内に設けられた追加のＴＳＶ、第１及び第２の積層化組立体を通るパワー及び／又はグラウンドＴＳＶ、キャリヤ、及びインターポーザを示す概略側面断面図である。

【図13】１つの実施形態に従って、第１の複数の集積デバイスダイを含む第１の積層化組立体、第１の積層化組立体に被着されていて第２の複数の集積デバイスダイを含む第２の積層化組立体、第１のチャンネルを含む第１の複数のＴＳＶ、第２のチャンネルを含む第２の複数のＴＳＶ、ダイシングレーン、スタックの一方の側でダイシングレーン内に設けられた信号ＴＳＶ、スタックの反対側でダイシングレーン内に設けられた追加のＴＳＶ、第１及び第２の積層化組立体を通るパワー及び／又はグラウンドＴＳＶ、及びインターポーザを示す概略側面断面図である。

【図14】１つの実施形態に従って、第１の複数の集積デバイスダイを含む第１の積層化組立体、第１の積層化組立体に被着されていて第２の複数の集積デバイスダイを含む第２の積層化組立体、第１のチャンネルを含む第１の複数のＴＳＶ、第２のチャンネルを含む第２の複数のＴＳＶ、ダイシングレーン、複数のダミーダイ、スタックの一方の側で下側ダミーダイを通って設けられた信号ＴＳＶ、スタックの反対側で下側ダミーダイを通って設けられた追加のＴＳＶ、第１及び第２の積層化組立体を通るパワー及び／又はグラウンドＴＳＶ、キャリヤ、及びインターポーザを示す概略側面断面図である。

【図15】１つの実施形態に従って、第１の複数の集積デバイスダイを含む第１の積層化組立体、第１の積層化組立体に被着されていて第２の複数の集積デバイスダイを含む第２の積層化組立体、第１のチャンネルを含む第１の複数のＴＳＶ、第２のチャンネルを含む第２の複数のＴＳＶ、ダイシングレーン、複数のダミーダイ、スタックの一方の側で下側ダミーダイを通って設けられた信号ＴＳＶ、スタックの反対側で下側ダミーダイを通って設けられた追加のＴＳＶ、第１及び第２の積層化組立体を通るパワー及び／又はグラウンドＴＳＶ、及びインターポーザを示す概略側面断面図である。

【図16A】１つの実施形態に従って、第１の集積デバイスダイを含む第１の積層化組立体、第１の積層化組立体に被着されていて第２の集積デバイスダイを含む第２の積層化組立体、第１のチャンネルを含む第１の複数のＴＳＶ、第２のチャンネルを含む第２の複数のＴＳＶ、第１のチャンネル経路、第２のチャンネル経路、論理ダイ、及びダイシングレーンを示す概略側面断面図である。

【図16B】１つの実施形態に従って、第１の集積デバイスダイを含む第１の積層化組立体、第１の積層化組立体に被着されていて第２の集積デバイスダイを含む第２の積層化組立体、第１のチャンネルを含む第１の複数のＴＳＶ、第２のチャンネルを含む第２の複数のＴＳＶ、第１のチャンネル経路、第２のチャンネル経路、論理ダイ、ダイシングレーン、及びダイシングレーン内に設けられたＴＳＶを示す概略側面断面図である。

【図16C】１つの実施形態に従って、第１の集積デバイスダイを含む第１の積層化組立体、第１の積層化組立体に被着されていて第２の集積デバイスダイを含む第２の積層化組立体、第１のチャンネルを含む第１の複数のＴＳＶ、第１のチャンネル経路、第２のチャンネル経路、論理ダイ、ダイシングレーン、ダミーダイ、ダミーダイ内に設けられたＴＳＶ、及びダイシングレーン内に設けられたＴＳＶを示す概略側面断面図である。

【図16D】１つの実施形態に従って、第１の集積デバイスダイを含む第１の積層化組立体、第１の積層化組立体に被着されていて第２の集積デバイスダイを含む第２の積層化組立体、第１のチャンネルを含む第１の複数のＴＳＶ、第２のチャンネルを含む第２の複数のＴＳＶ、第１のチャンネル経路、第２のチャンネル経路、論理ダイ、インターポーザ、複数のダミーダイ、及びダミーダイ内に設けられた複数のＴＳＶを示す概略側面断面図である。

【図17A】第１のマイクロ電子素子及び第２のマイクロ電子素子の概略側面断面図である。

【図17B】互いにダイレクトハイブリッドボンディングされた第１のマイクロ電子素子と第２のマイクロ電子素子の概略側面断面図である。

【発明を実施するための形態】

【0009】

同一の参照符号が詳細な説明及び図面全体にわたって同一の特徴を指すために用いられている。

【0010】

複数の積層化デバイスダイ相互間における電気通信を可能にすることは、難題である場合がある。特に、極めて細かいピッチを維持した上で信号をある厚さのデバイスダイ中に伝送することは難題である。はんだボンディングと比較して、ダイレクトハイブリッドボンディング（direct hybrid bonding）は、垂直方向に隣り合うダイ相互間の極めて細かいピッチの電気接続部の実現を可能にする一方で、ダイ相互間の厚手のはんだボールを用いた場合と比較して、ダイスタックの厚さを著しく減少させることも可能である。従来型メモリダイスタックでは、当該システムは、ダイスタック全体を通じてリード／ライト（read/write）信号を提供するよう構成された単一のチャンネルを含む。特に、高バンド幅メモリ（ＨＢＭ）技術では、１つのチャンネルがダイスタック内に存在し、あらゆる信号は、ダイスタック中のあらゆるダイに送られる。ハイブリッドメモリキューブ（hybrid memory cube：ＨＭＣ）技術では、ダイスタックは、複数のチャンネルを有し、あらゆる信号は、ダイスタック中のあらゆるダイに送られる。本明細書において開示する種々の実施形態は、ダイスタック中の第２のサブセットを互いに接続してバンド幅チャンネルを形成する。例えば、第１のチャンネルは、信号を第１の積層化組立体中の複数のダイに送ることができ、そして第２のチャンネルは、信号を第１の積層化組立体に被着された第２の積層化組立体中の複数のダイに送ることができ、その結果、第２のチャンネルは、第１の積層化組立体中の複数の第２のアクティブ回路をバイパスするようになっている。かかる技術は、メモリダイ（例えば、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）、論理ＮＡＮＤ型構造（ＮＡＮＤ））を備えたフラッシュメモリを含む任意適当な形式の集積デバイスダイに利用でき、そして有益には、多数のチャンネルの実装を可能にし、この場合、各チャンネルは、一義的な信号を提供することができる。例えば、インターコネクトが複数のダイ内のダイシングレーンを通って設けられるのがよく、その結果、高速信号をダイスタックの表（おもて）側又は面の前縁上に設けることができ、他方、他の信号の入力／出力をダイスタックの他のエッジ上に設けることができるようになっている。種々の実施形態では、ダイの中には、ビアを通る信号パスを有することができるものがある。種々の実施形態では、熱圧着又はダイレクトハイブリッドボンディングは、垂直方向に隣り合うダイを互いに電気的に接続する。種々の実施形態では、パワー及びグラウンド（基準電位）は、積層化デバイス中の全てのチャンネルによって共有でき、種々の実施形態では、インターコネクトは、ダイシングレーンで用いられるのと同一の条件下においてダミーシリコンブロック中に設けられるのがよい。種々の実施形態では、再配線層（redistribution layer：ＲＤＬ）（表面配線と呼ばれる場合がある）を、アクティブ表（おもて）側又は面が対面した状態で相互配置ダイが積層される構成のためのダイ表面に被着するのがよい。

【0011】

図１は、従来型積層化電子デバイス４の概略側面断面図である。積層化電子デバイスは、任意適当な形式の電子システム、例えば高バンド幅メモリ（ＨＢＭ）、ハイブリッドメモリキューブ（ＨＭＣ）技術、又は他の任意適当な積層化システムに使用できる。図示のように、複数の集積デバイスダイ１ａ～１ｈ（メモリダイ、プロセッサダイなど）を互いに上下に積層することができる。ボンディング層４２がダイ１ａ～１ｈの各々について半導体層４３に被着されるのがよい。半導体層４３は、アクティブデバイス（例えば、トランジスタ）を形成することができる半導体デバイス領域を有するのがよい。ボンディング層４２は、半導体層４３に被着された１つ又は複数の金属化層を含むのがよい。積層ダイをキャリヤ２上に搭載するのがよい。図示の構成では、キャリヤ２は、論理ダイ又はプロセッサダイを有するのがよく、積層ダイ１ａ～１ｈは、メモリダイを含むのがよい。複数の信号ライン３が積層ダイ１ａ～１ｈを貫通して設けられるのがよい。例えば、各ダイは、複数のインターコネクト（例えば、複数の基板貫通ビア（ＴＳＶ）４６）を有するのがよく、これらインターコネクトは、信号をダイ中に伝送して垂直方向に隣り合うダイに結合する（例えば、ＴＳＶ４６は、各ダイを別々に貫通して延びる物理的金属インターコネクト又はビアである）。ダイは、例えばはんだボール又は熱圧着ボンディング（ＴＣＢ）によって互いに取り付けられて積層されるのがよい。図１では、信号ライン３は、スタック中のあらゆるダイ１ａ～１ｈに結合する単一のチャンネルを有するのがよい。幾つかの構成では、信号ライン３は、多数のチャンネルを有するのがよく、各チャンネルは、スタック中のあらゆるダイに接続される。

【0012】

図２は、種々の実施形態としての積層化電子デバイス５の概略断面側面図である。電子デバイス５は、第１の複数の集積デバイス６ａ～６ｄを含む第１の積層化組立体６を有するのがよい。電子デバイスは、第２の複数のデバイスダイ７ａ～７ｄを含む第２の積層化組立体７を有するのがよい。第２の積層化組立体７は、第１の積層化組立体６に被着されるのがよい。第１のチャンネル８が第１の積層化組立体６を少なくとも部分的に貫通して延びるのがよい。第１の集積デバイスダイ６ａは、第１の回路（図示せず）を有するのがよく、第１のチャンネル８は、第１の回路に接続されるのがよい。第２のチャンネル９が第１の積層化組立体６を貫通して延びるとともにこれをバイパスするのがよい。第２のチャンネル９は、第２の積層化組立体７を少なくとも部分的に貫通して延びるのがよい。第２の集積デバイスダイ７ａは、第２の回路（図示せず）を有するのがよく、第２のチャンネル９は、第２の回路に接続されるのがよい。種々の実施形態では、第１の複数の集積デバイスダイ６ａ～６ｄの各々は、アクティブ回路装置領域４４（ボンディング層４２と半導体層４３との間）を有し、第２のチャンネル９の少なくともリード及び／又はライト信号が第１の複数の集積デバイスダイ６ａ～６ｄのアクティブ回路装置領域４４をバイパスし又はこれに電気的に結合しない。

【0013】

さらに、図２では、各ダイは、アクティブ表側又は面１４及びアクティブ表側１４と反対の裏側又は面１３を有するのがよい。図２では、積層化デバイス５は、第１の複数のダイ６ａ～６ｄ及び第２の複数のダイ７ａ～７ｄのアクティブ表側１４が表‐裏配列関係において同一方向に（例えば、キャリヤに向かって下方に）向くよう構成されている。ダイは、表‐裏配列関係をなしてダイレクトハイブリッドボンディングされるのがよい。しかしながら、他の実施形態では、ダイは、表‐表又は裏‐裏配列関係をなしてダイレクトボンディングされてもよい。種々の実施形態では、チャンネル（例えば、第１及び／又は第２のチャンネル８，９）は、メモリコントローラ（例えば、論理ダイ、例えばキャリヤ２）とメモリモジュール（例えば、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）モジュール、例えば、ダイ１ａ～１ｈのうちの任意のもの）との間に接続経路を有するのがよい。チャンネルは、リード／ライト信号を伝える電気経路を構成するのがよい。単一チャンネル用途では、１つのリード又はライト信号を一度に伝えることができ、これに対し、多チャンネル用途では、多数のリード／ライト信号を並列に別個独立に伝えることができる。

【0014】

第１のチャンネル８及び第２のチャンネル９は、ダイスタック６，７の個々のダイ６ａ～６ｃ，７ａ～７ｃを通るＴＳＶ４６を貫通して延びるのがよい。種々の実施形態では、ＴＳＶ４６は、例えば信号が最も上に位置するダイ６ｄ，７ｄを通って伝送される必要がない下向き配列関係をなしてスタック６，７の最も上に位置するダイ６ｄ，７ｄ内に設けられないのがよい。集積デバイスダイは、任意適当な仕方で互いに取り付けられた状態で電気的に接続されるのがよい。理解されるべきこととして、ダイスタック６，７は、垂直ギャップが垂直方向に隣り合うダイ相互間に設けられた状態で概略的に示されているが、当業者であれば、ダイを互いに物理的にかつ電気的に結合することができるということを理解するであろう（例えば、図５及び図６を参照）。例えば、幾つかの実施形態では、第１の積層化組立体（ダイスタック）６を接着剤なしで第２の積層化組立体（ダイスタック）７にダイレクトボンディングすることができる。さらに、各スタック６，７内のダイ６ａ～６ｄ，７ａ～７ｄもまた、接着剤なしで互いにダイレクトボンディングすることができる。以下に説明するように、ダイレクトハイブリッドボンディングプロセスを用いると、垂直方向に隣り合うダイスタックを接続するとともに垂直方向に隣り合う集積回路ダイを接続することができる。例えば、対向したＴＳＶ４６を種々の実施形態では接着剤なしで互いにダイレクトボンディングすることができる（例えば、図７を参照）。幾つかの実施形態では、幅の広い接触パッドをＴＳＶ４６に被着された状態で互いにダイレクトボンディングするのがよい。他の実施形態では、ＴＳＶ４６は、互いに直接的に結合するのがよい。他の実施形態では、第１のチャンネル８及び第２のチャンネル９のＴＳＶ４６を隣り合うダイ中に横方向にオフセットさせるのがよい。図示の実施形態は、ダイレクトボンディングされた積層化組立体を示しているが、他の実施形態では、はんだを用いて第１の積層化組立体６を第２の積層化組立体７にボンディングすることができる。はんだを用いて組立体内のダイを互いにボンディングすることができる。

【0015】

したがって、図２に示すように、第１のチャンネル８及び第２のチャンネル９の各々は、積層化電子デバイス５中の第２のサブセットにのみ電気的に結合することができる。例えば、第１のチャンネル８は、ダイ６ａ～６ｄにのみ電気的に結合することができ、第２のチャンネル９は、ダイ７ａ～７ｄにのみ電気的に結合することができる。有益には、図２の積層化電子デバイス５により、デバイス内の互いに異なるダイ（又はダイのスタック）に接続するよう多数の互いに異なるチャンネルの使用を実現することができる。かかる構成は、積層化デバイスのバンド幅を増大させることができる。例えば、図１の構成では、一度にスタック１の中の１つのダイにしかアクセスすることができず、と言うのは、スタック１中のダイ１ａ～１ｈの全て（例えば、図１のスタック中の８個のダイ）が１本のチャンネルで互いにショートされているからである。これとは対照的に、図２では、２つの独立したチャンネル８，９を備えた状態で４つのダイ６ａ～６ｄ，７ａ～７ｄのそれぞれの２つのスタック６，７が存在する。したがって、図２では、２本のチャンネルの各々から少なくとも１つのダイに同時にアクセスすることができ、それにより、積層化デバイスのバンド幅を２倍にすることができる。理解されるべきこととして、２本のチャンネル８，９が２つのそれぞれのダイスタック６，７に接続された状態で示されているが、任意適当な数のチャンネル及びダイスタックを設けることができる。例えば、ダイについて３本、４本、又は５本以上のチャンネル及びダイのスタック（又はセット）を設けることができる。加うるに、図２の各ダイスタック６，７は、４つのダイを含むが、他の実施形態では、各ダイスタックは、２個、３個、５個、又は６個以上のダイを含むことができる。各ダイスタックは、同一数のダイ又は異なる数のダイを含むことができる。

【0016】

図３は、もう１つの実施形態としての積層化電子デバイス１０の概略側面断面図である。別段の注記がなければ、図３と関連して本明細書において説明するコンポーネント及び技術的思想は、図２と関連して上述したコンポーネント及び技術的思想と同一であり又は全体として類似しているのがよい。図２の場合と同様、図３では、積層化電子デバイス１０は、第１の複数の集積デバイスダイ１１ａ～１１ｄ及び第２の複数の集積デバイスダイ１２ａ～１２ｄを有するのがよい。第１及び第２の複数の集積デバイスダイは、互いに積層されている。第１のチャンネル８が第１の複数の集積デバイスダイ１１ａ～１１ｄ及び第２の複数の集積デバイスダイ１２ａ～１２ｄを少なくとも部分的に貫通して延びるのがよい。第１のチャンネル８は、第２の複数の集積デバイスダイ１２ａ～１２ｄ中のアクティブ回路装置領域４４中の回路装置に接続され、そして第１の複数の集積デバイスダイ１１ａ～１１ｄ中のアクティブ回路装置領域４４の回路装置をバイパスする（例えば、第１のチャンネル８の少なくともリード及び／又はライト信号は、第１の複数の集積デバイスダイ１１ａ～１１ｄ中のアクティブ回路装置領域４４をバイパスする）。第２のチャンネル９が第１の複数の集積デバイスダイ１１ａ～１１ｄ及び第２の複数の集積デバイスダイ１２ａ～１２ｄを少なくとも部分的に貫通して延びるのが良い。第２のチャンネル９は、第１の複数の集積デバイスダイ１１ａ～１１ｄ中のアクティブ回路装置領域４４の回路装置に接続されている。かくして、図３の積層化電子デバイス１０は、このデバイス内の互いに異なるダイ（又はダイのスタック）に結合するよう多数の互いに異なるチャンネルの使用を実現することができ、それにより積層化デバイス１０のバンド幅が広がる。

【0017】

図２の実施形態（例えば、第２の複数のダイ７ａ，７ｄが第１の複数のダイ６ａ～６ｄ上に積層され、あるいはこれと逆の関係をなしている）とは異なり、図３では、第１の複数の集積デバイスダイ１１ａ～１１ｄ及び第２の複数の集積デバイスダイ１２ａ～１２ｄは、第１の複数の集積デバイスダイ１１ａ～１１ｄの集積デバイスダイが第２の複数の集積デバイスダイ１２ａ～１２ｄの集積デバイスダイと交互に配置されるよう互いに積層されている。さらに、図３では、各ダイは、アクティブ表側１４及び表側１４と反対の裏側１３を有するのがよい。アクティブ回路装置領域４４（例えば、トランジスタ）が各ダイ１３の裏側よりも表側１４の近くに設けられるのがよい。図３では、積層化デバイス１０は、第１の複数のダイ１１ａ～１１ｄ及び第２の複数のダイ１２ａ～１２ｄのアクティブ表側１４が表‐裏配列関係をなして同一方向に（例えば、キャリヤに向かって下方に）向くよう構成されている。ダイは、各ダイのアクティブ表側１４が垂直方向に隣り合うダイの裏側１３にダイレクトボンディングされるようダイレクトハイブリッドボンディングされるのがよい。しかしながら、他の実施形態では、第１の複数のダイ１１ａ～１１ｄ及び第２の複数のダイ１２ａ～１２ｄ中のアクティブ表側１４がキャリヤ２から遠ざかって上方に向くのがよい。理解されるべきこととして、複数のダイ１１ａ～１１ｄ，１２ａ～１２ｄは、垂直方向ギャップが垂直方向に隣り合うダイ相互間に設けられた状態で概略的に示されているが、当業者であれば、ダイを互いに物理的かつ電気的に結合することができるということを理解するであろう（例えば、図５及び図６参照）。

【0018】

図４は、もう１つの実施形態としての積層化電子デバイスの概略側面断面図である。別段の注記がなければ、図４と関連して本明細書において説明するコンポーネント及び技術的思想は、図３と関連して上述したコンポーネント及び技術的思想と同一であり又は全体として類似しているのがよい。図３の実施形態と同様、図４の積層化電子デバイス１５は、このデバイス内の互いに異なるダイ（又はダイのスタック）１１ａ～１１ｄ，１２ａ～１２ｄに結合するよう多数の互いに異なるチャンネルの使用を実現することができる。かかる構成により、積層化デバイス１５のバンド幅が広がる。加うるに、ダイは、互いにダイレクトハイブリッドボンディングされるのがよい。図３の実施形態とは異なり、図４に示すように、第１の複数のダイ１１ａ～１１ｄ及び第２の複数のダイ１２ａ～１２ｄのアクティブ表側１４は、互いに向かい合うよう面と面を突き合わせて設けられるのがよい。垂直方向に隣り合う第２の各々のアクティブ表側１４は、互いにダイレクトボンディングされるのがよく、垂直方向に隣り合うダイの各々の裏側１３は、互いにダイレクトボンディングされるのがよい。例えば、第２の複数のダイ１２ａ～１２ｄのダイは、キャリヤ２に向かって下方に向くのがよく、第１の複数のダイ１１ａ～１１ｄのダイは、キャリヤ２から遠ざかって上方に向くのがよい。図３の場合と同様、図４では、理解されるべきこととして、複数のダイ１１ａ～１１ｄ，１２ａ～１２ｄは、垂直方向ギャップが垂直方向に隣り合うダイ相互間に設けられた状態で概略的に示されているが、当業者であれば、ダイを互いに物理的かつ電気的に結合することができるということを理解するであろう（例えば、図５及び図６参照）。

【0019】

図５は、図３に示す積層化デバイスとほぼ同じ積層化デバイス１７を示しており、この積層化デバイスでは、アクティブ表側１４は、同一方向に（例えば、キャリヤ２に向かって下方に）向いている。図６は、図４に示す積層化デバイスとほぼ同じ積層化デバイス１８を示し、この積層化デバイスでは、第１の複数のダイ１１ａ～１１ｄ及び第２の複数のダイ１２ａ～１２ｄのアクティブ表側１４は、互いに逆方向に（例えば、互いに向かって）向いている。図５～図７に示すように、導電特徴部１６（例えば、対向したＴＳＶ及び／又は接触パッド）が接着剤なしで互いにダイレクトボンディングされるのがよく、それにより、従来構造と比較して、細かいピッチのインターコネクトの使用を実現することができる。幾つかの実施形態では、導電特徴部１６は、対向したダイに設けられていて、そして接着剤なしで電気的接続部を形成するよう互いに直接的に接触する接触特徴部を含むのがよい。種々の実施形態では、導電特徴部１６は、ＴＳＶの露出端部、接触パッド、又はボンディング面のところで露出した他のメタライゼーションを含むのがよい。

【0020】

図８は、もう１つの実施形態としての積層化電子デバイス１９の概略側面断面図である。別段の注記がなければ、図８と関連して本明細書において説明するコンポーネント及び技術的思想は、図２～図７と関連して上述したコンポーネント及び技術的思想と同一であり又は全体として類似しているのがよい。図８に示すように、第１の積層化構造体６と第２の積層化構造体７は、図２に示すように、互いに上下に設けられるのがよい。積層ダイは、キャリヤ２、例えば論理ダイ又はインターポーザに取り付けられるのがよい。キャリヤ２は、基板２０、例えばインターポーザ又は他のデバイスダイに取り付けられるのがよい。プロセッサ又は論理ダイ２１がキャリヤ２から間隔を置いて位置した状態で基板２０に取り付けられるのがよい。図示のように、プロセッサ又は論理ダイ２１及びキャリヤ２は、はんだボール２２により基板２０に取り付けられるのがよい。他の実施形態では、プロセッサ又は論理ダイ２１及び／又はキャリヤ２は、基板２０にダイレクトボンディングされるのがよい。

【0021】

図２～図７の実施形態とは異なり、図８では、第１のチャンネル８及び第２のチャンネル９は、ダイの周囲のところ又はその近くで（例えば、ダイのアクティブ領域の外側で）ダイシングレーン２３ａ，２３ｂ内に設けられたＴＳＶ２７経由でそれぞれのダイスタックに電気的に結合するのがよい。図示のように、第１のチャンネル経路２４は、論理ダイ２１から基板２０及びキャリヤ２を貫通して延びるのがよく（例えば、基板２０及びキャリヤ２内に設けられたトレース経由で）、そしてダイのダイシングレーン２３ａ，２３ｂを通ってＴＳＶ２７経由で下側のダイスタックをバイパスするのがよい。第１のチャンネルと経路２４は、ダイの下側スタック６中の回路に電気的に結合することなく、ダイの上側スタック７に結合するのがよい。第２のチャンネル経路２５が論理ダイ２１から基板２０及びキャリヤ２を貫通して延びるのがよく（例えば、基板２０及びキャリヤ２内に設けられたトレース経由で）、そして下側ダイスタック６のダイに電気的に結合するのがよい。

【0022】

図９は、もう１つの実施形態としての積層化電子デバイス２６の概略側面断面図である。別段の注記がなければ、図９と関連して本明細書において説明するコンポーネント及び技術的思想は、図８と関連して上述したコンポーネント及び技術的思想と同一であり又は全体として類似しているのがよい。図９では、幾つかのＴＳＶ２７がスタックの一方の側で第１クレーン２３ａを貫通して設けられるのがよく、追加のＴＳＶ２８がスタックの反対側で第１クレーン２３ｂを貫通して設けられるのがよい。

【0023】

例えば、種々の実施形態では、積層化デバイス２６の各チャンネル８，９は、パワー接続部、グラウンド接続部、試験インターコネクト、及び／又は他の接続部に加えて、高速信号ライン及び低速信号ラインを含む複数の信号ラインを有するのがよい。幾つかの実施形態では、より高速の信号ラインは、物理的に短い経路（例えば、図９の信号ＴＳＶ入力／出力（Ｉ／Ｏ）経路２７）に沿って設けられるのがよく、他方、より低速の信号ラインは、物理的に長い経路（例えば、図９の残りのＴＳＶＩ／Ｏ経路２８）に沿って設けられるのがよい。幾つかの実施形態では、パワーをスタックの左側でパワー供給ラインに沿って供給することができる。

【0024】

図１０は、もう１つの実施形態としての積層化電子デバイス２９の概略側面断面図である。別段の注記がなければ、図１０と関連して本明細書において説明するコンポーネント及び技術的思想は、図９と関連して上述したコンポーネント及び技術的思想と同一であり又は全体として類似しているのがよい。図１０では、パワー及びグラウンドのための追加のＴＳＶ３０，４５、又は共有ＴＳＶ３０，４５がパワー及び／又はグラウンド接続部をデバイス２９のダイに提供するために両方のダイスタックを貫通して（例えば、ダイスタック６，７を貫通して）設けられるのがよい。図１０の積層化デバイス２９は、共通のパワー及び／又はグラウンド経路を利用することができ、その結果、ダイスタック６，７のダイは各々、パワーチャンネル３０及びグラウンドチャンネル４５を通ってパワーにアクセスすることができるようになっている。

【0025】

図１１は、上述したように２本のチャンネル８，９を含むよう互いに積層された図１０に示すスタックとほぼ同じダイの３次元集積回路（３ＤＩＣ）スタック３１を示している。図１１のダイは、互いに積層されてダイレクトボンディングされるのがよく、積層化構造体は、幾つかの実施形態では、キャリヤに取り付けられるのがよい。幾つかの実施形態では、スタック３１は、キャリヤにダイレクトハイブリッドボンディングされるのがよい。他の実施形態では、スタック３１は、導電接着剤、例えばはんだでキャリヤに取り付けられるのがよい。

【0026】

図１２は、もう１つの実施形態としての積層化電子デバイス３２の概略側面断面図である。図１３は、２本のチャンネル８，９を含むよう互いに積層された図１２のデバイス３２のダイの３次元集積回路（３ＤＩＣ）スタック３３を示している。別段の注記がなければ、図１２及び図１３と関連して本明細書において説明するコンポーネント及び技術的思想は、図２～図１１と関連して上述したコンポーネント及び技術的思想と同一であり又は全体として類似しているのがよい。図１２及び図１３では、インターポーザ３４がダイスタック６，７相互間に設けられるのがよい。インターポーザ３４を貫通して延びるＴＳＶ２７，２８は、チャンネルＩ／Ｏ９をダイの上側スタック７に電気的に接続するのがよい。インターポーザ３４は、任意適当な形式の構造体、例えばパターン化金属ビア及びトレースを備えた半導体インターポーザ、パッケージ基板、セラミック基板などを含むのがよい。

【0027】

図１４は、もう１つの実施形態としての積層化電子デバイス３５の概略側面断面図である。図１５は、２本のチャンネル８，９を含むよう互いに積層された図１４のデバイス３５のダイの３次元集積回路（３ＤＩＣ）スタック３６を示している。別段の注記がなければ、図１４及び図１５と関連して本明細書において説明するコンポーネント及び技術的思想は、図２～図１３と関連して上述したコンポーネント及び技術的思想と同一であり又は全体として類似しているのがよい。図１４及び図１５では、ＴＳＶ２７，２８をダイの外周のところで第１クレーン２３ａ，２３ｂを貫通して設ける代わりに、１つ以上のダミーダイ３７（これは、アクティブ回路装置を欠いているのがよい）がアクティブダイの周囲の外側に設けられるのがよい。ＴＳＶ２７，２８は、信号チャンネル９に接続されたダイの上側セット７に結合するよう下側ダミーダイ及びインターポーザ３４を貫通して設けられるのがよい。

【0028】

図１６Ａ～図１６Ｄは、論理チップ３８と１組の第１及び第２の積層ダイ（例えば、第２のダイ４０上に積層された第１のダイ３９）との間の接続部を概略的に示す例示のアーキテクチャである。図１６Ａ～図１６Ｄは、スタック中の２つのダイ３９，４０を示しているが、他の実施形態では、多数のダイを上記したように多数のスタックをなして提供することができる。図１６Ａでは、論理ダイ３８は、ＴＳＶ４６のそれぞれのアレイを経由して第１のダイ３９及び第２のダイ４０に別個独立に結合することができ、その結果、信号は、第１のチャンネル経路２４と第２のチャンネル経路２５との間で共有されることがないようになっている。図１６Ｂでは、論理ダイ３８は、第１のチャンネル経路２４がダイシングレーン２３を通ってＴＳＶ４１経由で（例えば、第１のチャンネル経路２４がＴＳＶ４１を通過する）上側ダイ３９に結合した状態で、第１のダイ３９及び第２のダイ４０に別個独立に結合することができ、その結果、信号は、第１のチャンネル経路２４と第２のチャンネル経路２５との間で共有されることがないようになっている。図１６Ｃでは、論理ダイ３８は、第１のチャンネル経路２４がダミーダイ３７を貫通して設けられたＴＳＶ４１経由で（例えば、第１のチャンネル経路２４がＴＳＶ４１を通過する）上側ダイ３９に結合した状態で、第１のダイ３９及び第２のダイ４０に別個独立に結合することができ、その結果、信号は、第１のチャンネル経路２４と第２のチャンネル経路２５との間で共有されることがないようになっている。図１６Ｄでは、論理ダイ３８は、第１のチャンネル経路２４がダミーダイ３７及びインターポーザ３４を貫通して設けられたＴＳＶ４１経由で（例えば、第１のチャンネル経路２４がＴＳＶ４１を通過する）上側ダイ３９に結合した状態で、第１のダイ３９及び第２のダイ４０に別個独立に結合することができ、その結果、信号は、第１のチャンネル経路２４と第２のチャンネル経路２５との間で共有されることがないようになっている。

【0029】

ダイレクトボンディング法及びダイレクトボンデッド（directly bonded）構造体の例
本明細書において開示する種々の実施形態は、２つ以上の素子を介在する接着剤なしでダイレクトボンディングすることができるダイレクトボンデッド構造体に関する。図１７Ａ及び図１７Ｂは、幾つかの実施形態に従って介在する接着剤なしでダイレクトハイブリッドボンデッド構造体を形成するプロセスを概略的に示している。図１７Ａ及び図１７Ｂでは、ボンデッド構造体１００が、介在する接着剤なしでボンドインターフェース１１８のところで互いにダイレクトボンディングできる２つの素子１０２，１０４を有する。２つ以上のマイクロ電子素子１０２，１０４（例えば、集積デバイスダイ、ウエハ、パッシブデバイス、個々のアクティブデバイス、例えばパワースイッチなどを含む半導体素子）がボンデッド構造体１００を構成するよう互いに積層され又はボンディングされるのがよい。第１の素子１０２の導電特徴部１０６ａ（例えば、接触パッド、ビア（例えば、ＴＳＶ）の露出端部、又は基板貫通電極）が第２の素子１０４の対応の導電特徴部１０６ｂに電気的に接続されるのがよい。任意適当な数の素子をボンデッド構造体１００内に積層することができる。例えば、第３の素子（図示せず）を第２の素子１０４上に積層することができ、第４の素子（図示せず）を第３の素子上に積層することができ、その他同様である。追加的に又は代替的に、１つ以上の追加の素子（図示せず）を第１の素子１０２に沿って互いに横方向に隣接して積層することができる。幾つの実施形態では、横方向に積層される追加の素子は、第２の素子よりも小さいのがよい。幾つかの実施形態では、横方向に積層される追加の素子は、第２の素子の１／２倍であるのがよい。

【0030】

幾つかの実施形態では、素子１０２，１０４は、接着剤なしで互いにダイレクトボンディングされている。種々の実施形態では、非導電又は誘電材料を含む非導電フィールド領域は、第１の素子１０２の第１のボンディング層１０８ａとしての役目を果たすのがよく、第１のボンディング層１０８ａは、接着剤なしで第２の素子１０４の第２のボンディング層１０８ｂとしての役目を果たす非導電又は誘電材料を含む対応の非導電フィールド領域にダイレクトボンディングされるのがよい。非導電ボンディング層１０８ａ，１０８ｂは、デバイス部分１１０ａ，１１０ｂ、例えば素子１０２，１０４の半導体（例えば、シリコン）部分のそれぞれの前面１１４ａ，１１４ｂ上に設けられるのがよい。アクティブデバイス及び／又は回路をデバイス部分１１０ａ，１１０ｂ内又は上にパターン化するとともに／あるいは違ったやり方で設けるのがよい。アクティブデバイス及び／又は回路は、デバイス部分１１０ａ，１１０ｂの前面１１４ａ，１１４ｂのところ又はその近くに、かつ／あるいはデバイス部分１１０ａ，１１０ｂの反対の裏側１１６ａ，１１６ｂのところに又はその近くに設けられてもよい。ボンディング層が素子の表側及び／又は裏側上に設けられるのがよい。非導電材料を第１の素子１０２の非導電ボンディング領域又はボンディング層１０８ａという場合がある。幾つかの実施形態では、第１の素子１０２の非導電ボンディング層１０８ａは、誘電体間ボンディング技術を用いて第２の素子１０４の対応の非導電ボンディング層１０８ｂにダイレクトボンディングされるのがよい。例えば、誘電体間ボンドは、少なくとも米国特許第９，５６４，４１４号明細書、同第９，３９１，１４３明細書、及び同第１０，４３４，７４９号明細書に開示されているダイレクトボンディング技術を用いて接着剤なしで形成でき、これら米国特許を参照により引用し、あらゆる目的に関しこれらの各々の記載内容全体を本明細書の一部とする。理解されるべきこととして、種々の実施形態では、ボンディング層１０８ａ及び／又は１０８ｂは、非導電材料、例えば誘電体、例えば酸化シリコン、又はアンドープ半導体材料、例えばアンドープシリコンからなるのがよい。ダイレクトボンディングのための適当な誘電体ボンディング表面又は材料は、無機誘電体、例えば酸化シリコン、窒化シリコン、オキシ窒化シリコンを含むが、これには限定されず、あるいは、炭素、例えば炭化シリコン、オキシ炭窒化シリコン、低Ｋ（low-k）誘電体、Ｓ_iＣＯＨ誘電体、炭窒化シリコンもしくはダイヤモンド状炭素又はダイヤモンド表面を含む材料を含んでもよい。かかる炭素含有セラミック材料は、炭素が含まれているにもかかわらず、無機と見なされる場合がある。幾つかの実施形態では、誘電体は、ポリマー材料、例えばエポキシ、樹脂又は成形材料を含んでいない。

【0031】

幾つかの実施形態では、デバイス部分１１０ａ，１１０ｂは、ヘテロジニアス構造を定める著しく異なる熱膨張率（ＣＴＥ）を有するのがよい。デバイス部分１１０ａ，１１０ｂ相互間、特にバルク半導体、代表的にはデバイス部分１１０ａ，１１０ｂの単結晶部分相互間のＣＴＥの差は、５ｐｐｍを超え、又は１０ｐｐｍを超えるのがよい。例えば、デバイス部分１１０ａ，１１０ｂ相互間のＣＴＥの差は、５ｐｐｍから１００ｐｐｍまでの範囲、５ｐｐｍから４０ｐｐｍまで範囲、１０ｐｐｍから１００ｐｐｍまでの範囲、又は１０ｐｐｍから４０ｐｐｍまでの範囲にあるのがよい。幾つかの実施形態では、デバイス部分１１０ａ，１１０ｂのうちの１つは、光圧電又は焦電用途に有用な光電子単結晶材料（ペロブスカイト材料を含む）からなるのがよく、デバイス部分１１０ａ，１１０ｂのうちの他方は、より従来の基板材料からなる。例えば、デバイス部分１１０ａ，１１０ｂは、リチウムタンタレート（ＬｉＴａＯ₃）又はニオブ酸リチウム（ＬｉＮｂＯ₃）からなり、デバイス部分１１０ａ，１１０ｂのうちのもう１つは、シリコン（Ｓｉ）、石英、溶融石英ガラス、サファイア、又はガラスからなる。他の実施形態では、デバイス部分１１０ａ，１１０ｂのうちの１つは、ＩＩＩ～Ｖ属単一半導体材料、例えばガリウムヒ素（ＧａＡｓ）又はガリウムナイトライド（ＧａＮ）からなり、デバイス部分１１０ａ，１１０ｂのうちの他の１つは、非ＩＩＩ～Ｖ属半導体材料、例えばシリコン（Ｓｉ）からなるのがよく、又は類似のＣＴＥを持つ他の材料、例えば石英、溶融石英ガラス、サファイア、又はガラスからなるのがよい。

【0032】

種々の実施形態では、ダイレクトハイブリッドボンドは、介在する接着剤なしで形成できる。例えば、非導電ボンディング面１１２ａ，１１２ｂを高い平滑度に研磨することができる。例えば、化学機械研磨（ＣＭＰ）を用いて非導電ボンディング１１２ａ，１１２ｂを研磨するのがよい。研磨済みボンディング面１１２ａ，１１２ｂの粗さは、３０Åｒｍｓ未満であるのがよい。例えば、ボンディング面１１２ａ，１１２ｂの粗さは、約０．１Åｒｍｓから１５Åｒｍｓまでの範囲、０．５Åｒｍｓから１０Åｒｍｓまでの範囲、又は１Åｒｍｓから５Åｒｍｓまでの範囲にあるのがよい。ボンディング面１１２ａ，１１２ｂを清浄化してプラズマ及び／又はエッチング剤に当てると、表面１１２ａ，１１２ｂを活性化することができる。幾つかの実施形態では、これら表面１１２ａ，１１２ｂは、活性化後又は活性化中（例えば、プラズマ及び／又はエッチングプロセス中）、化学種で末端基化するができる。理論に束縛されるものではないが、幾つかの実施形態では、活性化プロセスは、ボンディング面のところでの化学結合を壊すために実施されるのがよく、末端基化プロセスは、ダイレクトボンディング中におけるボンディングエネルギーを向上させる１種類以上の追加の化学種をボンディング面１１２ａ，１１２ｂのところに提供することができる。幾つかの実施形態では、活性化及び末端基化は、同一のステップで提供され、例えば、プラズマを用いて表面１１２ａ，１１２ｂを活性化して末端基化することができる。他の実施形態では、ボンディング面１１２ａ，１１２ｂを別個の処理で末端基化を行ってダイレクトボンディングのための追加の化学種を提供することができる。種々の実施形態では、末端基化化学種は、窒素を含むのがよい。例えば、幾つかの実施形態では、ボンディング面１１２ａ，１１２ｂを窒素含有プラズマに当てるのがよい。さらに、幾つかの実施形態では、ボンディング面１１２ａ，１１２ｂをフッ素にさらすのがよい。例えば、第１の素子１０２と第２の素子１０４との間のボンドインターフェース１１８のところ又はその近くに１つ又は多数のフッ素ピークが生じるのがよい。かくして、ダイレクトボンデッド構造体１００では、２つの非導電材料（例えば、ボンディング層１０８ａ，１０８ｂ）相互間のボンドインターフェース１１８は、ボンドインターフェース１１８のところに高い窒素含有量及び／又はフッ素ピークを有する極めて滑らかなインターフェースを構成することができる。活性化及び／又は末端基化処理の追加の実施例が米国特許第９，５６４，４１４号明細書、同第９，３９１，１４３号明細書、及び同第１０，４３４，７４９号明細書を通して見受けられ、これら米国特許の各々を参照により引用し、全ての目的に関してその記載内容全体を本明細書の一部とする。研磨済みボンディング面１１２ａ，１１２ｂの粗さは、アクチべーションプロセス後、僅かに粗くてもよい（例えば、約１Åｒｍｓ～３０Åｒｍｓ、３Åｒｍｓ～２０Åｒｍｓ、又は場合によってはこれよりも粗い）。

【0033】

種々の実施形態では、第１の素子１０２の導電特徴部１０６ａもまた、第２の素子１０４の対応の導電特徴部１０６ｂにダイレクトボンディングされるのがよい。例えば、ダイレクトハイブリッドボンディング技術を用いると、上述したように前処理された共有直接結合状態の非導電体間（例えば、誘電体間）表面を含むボンドインターフェース１１８に沿って導体間ダイレクトボンドを提供することができる。種々の実施形態では、導体間（例えば、導電特徴部１０６ａ‐導電特徴部１０６ｂ間）ダイレクトボンド及び誘電体間ハイブリッドボンドは、少なくとも米国特許第９，７１６，０３３号明細書及び同第９，８５２，９８８号明細書に開示されたダイレクトボンディング技術を用いて形成でき、これら米国特許の各々を参照により引用し、全ての目的についてその記載内容全体を本明細書の一部とする。本明細書において説明したダイレクトハイブリッドボンディング実施形態では、導電特徴部が非導電ボンディング層内に設けられ、導電特徴部と被動伝導特徴部の両方が例えば上述した平坦化は、アクチベーション及び／又は末端基化処理によりダイレクトボンディング可能に前処理する。かくして、ダイレクトボンディング可能に前処理されたボンディング面は、導電特徴部と非導電特徴部の両方を有する。

【0034】

例えば、非導電（誘電）ボンディング面１１２ａ，１１２ｂ（例えば、無機誘電表面を含む）を前処理して、上述のように介在接着剤なしで互いにダイレクトボンディングすることができる。導電接触特徴部（例えば、導電特徴部１０６ａ，１０６ｂ）（これは、ボンディング層１０８ａ，１０８ｂ内の非導電性の誘電フィールド領域によって少なくとも部分的に包囲されるのがよい）もまた、介在接着剤なしで互いにダイレクトボンディングすることができる。種々の実施形態では、導電特徴部１０６ａ，１０６ｂは、非導電フィールド領域内に少なくとも部分的に埋め込まれた別々のパッド又はトレースを含むのがよい。幾つかの実施形態では、導電接触特徴部は、基板貫通ビア（例えば、シリコン貫通ビアＴＳＶ）の露出接触面を有するのがよい。幾つかの実施形態では、導電特徴部１０６ａ，１０６ｂをそれぞれ、誘電フィールド領域又は非導電ボンディング層１０８ａ，１０８ｂの外面（例えば、上面）の下に．凹ませるのがよく、例えば３０ｎｍ未満、２０ｎｍ未満、１５ｎｍ未満、又は１０ｎｍ未満だけ凹ませるのがよく、例えば、２ｎｍから２０ｎｍまでの範囲又は４ｎｍ～１０ｎｍの範囲で凹ませるのがよい。種々の実施形態では、ダイレクトボンディングに先立って、対向した素子の凹部は、対向した接触パッド相互間の全ギャップが１５ｎｍ未満、又は１０ｎｍ未満であるように寸法決めされるのがよい。非導電ボンディング層１０８ａ，１０８ｂを室温で接着剤なしで互いにダイレクトボンディングするのがよく、その後、ボンデッド構造体１００をアニールするのがよい。アニーリング時、導電特徴部１０６ａ，１０６ｂは、膨張して互いに接触し、それにより金属間ダイレクトボンドを形成することができる。有益には、カリフォルニア州サンノゼ所在のアデイア（Adeia）社から商業的に入手できるダイレクトボンドインターコネクト（Direct Bond Interconnect）、すなわち、ＤＢＩ（登録商標）技術の使用により、ダイレクトボンドインターフェース１１８を横切って高密度の導電特徴部１０６ａ，１０６ｂを接続することができる（例えば、規則的なアレイについては小さな又は細かいピッチで）。幾つかの実施形態では、導電特徴部１０６ａ，１０６ｂ、例えばボンデッド素子のうちの一方のボンディング面内に埋め込まれた導電トレースのピッチは、１００ミクロン未満、１０ミクロン未満であるのがよく、それどころか２ミクロン未満であってもよい。幾つかの用途に関し、導電特徴部１０６ａ，１０６ｂのピッチとボンディングパッドの寸法のうちの１つ（例えば、直径）の比は、２０未満、１０未満、５未満、３未満、場合によっては望ましくは２未満である。他の用途では、ボンデッド素子のうちの一方のボンディング面内に埋め込まれた導電トレースの幅は、０．３ミクロンから２０ミクロンまでの範囲（例えば、０．３ミクロンから３ミクロンまでの範囲）にあるのがよい。種々の実施形態では、導電特徴部１０６ａ，１０６ｂは、銅又は銅合金からなるのがよいが、他の金属が適している場合がある。例えば、本明細書において開示した導電特徴部、例えば導電特徴部１０６ａ，１０６ｂは、微細粒金属（例えば、微細粒銅）からなるのがよい。

【0035】

かくして、ダイレクトボンディングプロセスでは、第１の素子１０２を介在接着剤なしで第２の素子１０４にダイレクトボンディングすることができる。幾つかの構成例では、第１の素子１０２は、単体化された素子、例えば単体化集積化デバイスダイからなるのがよい。他の構成例では、第１の素子１０２は、単体化されたときに複数の集積化デバイスダイを形成する複数の（例えば、数十個、数百個、又はそれ以上）のデバイス領域を含むキャリヤ又は基板（例えば、ウエハ）からなるのがよい。同様に、第２の素子１０４は、単体化素子、例えば単体化集積化デバイスダイからなるのがよい。他の構成例では、第２の素子１０４は、キャリヤ又は基板（例えば、ウエハ）からなるのがよい。したがって、本明細書において開示する実施形態は、ウエハ‐ウエハ（Ｗ２Ｗ）ボンディングプロセス、ダイ‐ダイ（Ｄ２Ｄ）ボンディングプロセス、又はダイ‐ウエハ（Ｄ２Ｗ）ボンディングプロセスに適用できる。ウエハ‐ウエハ（Ｗ２Ｗ）プロセスでは、２枚以上のウエハを互いにダイレクトボンディング（例えば、ダイレクトハイブリッドボンディング）し、そして適当な単体化プロセスを用いて単体化するのがよい。単体化後、単体化構造体の側縁（例えば、２つのボンデッド素子の側縁）は、互いに実質的に同一平面上に位置するのがよく、そしてかかる側縁は、ボンデッド構造体向きのありふれた単体化プロセスを表す目印（例えば、のこぎりによる単体化プロセスが用いられた場合、のこぎりマーク）を含むのがよい。

【0036】

本明細書において説明するように、第１の素子１０２と第２の素子１０４を接着剤なしで互いにダイレクトボンディングすることができ、これは、蒸着プロセスとは異なっており、その結果、蒸着と比較して構造的に異なるインターフェースが得られる。１つの用途では、ボンデッド構造体中の第１の素子１０２の幅は、第２の素子１０４の幅とほぼ同じである。幾つかの他の実施形態では、ボンデッド構造体１００中の第１の素子１０２の幅は、第２の素子１０４の幅とは異なる。同様に、ボンデッド構造体中の大きい方の素子の幅又は面積は、小さい方の素子の幅又は面積よりも少なくとも１０％大きいのがよい。したがって、第１及び第２の素子１０２，１０４は、非成膜素子からなってもよい。さらに、ダイレクトボンデッド構造体１００は、成膜層とは異なり、、ボンドインターフェース１１８に沿って、ナノスケールのボイド（ナノボイド）が存在する欠陥領域を含む場合がある。ナノボイドは、ボンディング面１１２ａ，１１２ｂの活性化（例えば、プラズマへの曝露）に起因して形成される場合がある。上述したように、ボンドインターフェース１１８は、活性化及び／又は最後の化学処理プロセスから生じる物質の濃縮を含む場合がある。例えば、活性化のために窒素プラズマを利用する実施形態では、窒素ピークがボンドインターフェース１１８のところに形成される場合がある。窒素ピークは、二次イオン質量分析計を用いて検出可能である。種々の実施形態では、例えば、窒素末端基化処理（例えば、結合層を窒素含有プラズマに当てる）により、加水分解（ＯＨ末端化）表面に代えてＮＨ２分子を用いることができ、それにより窒素末端基化表面が生じる。活性化のために酸素プラズマを利用する実施形態では、酸素ピークがボンドインターフェース１１８のところに形成される場合がある。幾つかの実施形態では、ボンドインターフェース１１８は、オキシ窒化シリコン、オキシ炭窒化シリコン、又は炭窒化シリコン４らなるのがよい。本明細書において説明したように、ダイレクトボンドは、共有結合を含み、この共有結合は、ファンデルワールス結合よりも強固である。ボンディング層１０８ａ，１０８ｂは、高い平滑度まで平坦化された研磨表面をさらに有するのがよい。

【0037】

種々の実施形態では、導電特徴部１０６ａ，１０６ｂ相互間の金属間ボンドは、金属結晶粒がボンドインターフェース１１８を横切って互いの中に成長するよう接合されるのがよい。幾つかの実施形態では、金属は、銅であり又は銅を含み、これは、ボンドインターフェース１１８を横切る銅の拡散を向上させるために、（１１１）結晶面に沿って配向した結晶粒を有するのがよい。幾つかの実施形態では、導電特徴部１０６ａ，１０６ｂは、ナノ双晶銅結晶構造を含むのがよく、これは、アニール中における導電特徴部の合体を助けることができる。ボンドインターフェース１１８は、ボンデッド導電特徴部１０６ａ，１０６ｂの少なくとも一部分まで実質的に完全に延びるのがよく、その結果、ボンデッド導電特徴部１０６ａ，１０６ｂのところ又はその近くに非導電ボンディング層１０８ａ，１０８ｂ相互間に実質的にギャップが生じないようになっている。幾つかの実施形態では、バリヤ層を、導電特徴部１０６ａ，１０６ｂ（例えば、銅を含むのがよい）の下に又はこれらを横方向に包囲した状態で設けるのがよい。しかしながら、他の実施形態では、例えば、米国特許第１１，１９５，７４８号明細書に記載されているように、導電特徴部１０６ａ，１０６ｂの下にバリヤ層がなくてもよく、この米国特許を参照により引用し、その記載内容全体を全ての目的に関して本明細書の一部とする。

【0038】

有益には、本明細書において説明するハイブリッドボンディング技術の使用により、隣り合う導電特徴部１０６ａ，１０６ｂの極めて微細なピッチ、及び／又は小さなパッドサイズの実現が可能になる。例えば、種々の実施形態では、隣り合う導電特徴部１０６ａ（又は１０６ｂ）相互間のピッチｐ（すなわち、図１７Ａに示すように、縁から縁まで、又は中心から中心までの距離）は、０．５ミクロンから５０ミクロンまでの範囲、０．７５ミクロンから２５ミクロンまでの範囲、１ミクロンから２５ミクロンまでの範囲、１ミクロンから１０ミクロンまでの範囲、又は１ミクロンから５ミクロンまでの範囲にあるのがよい。さらに、主要な横方向寸法（例えば、パッド直径）もまた、小さいのがよく、例えば０．２５ミクロンから３０ミクロン、０．２５ミクロンから５ミクロンまでの範囲、又は０．５ミクロンから５ミクロンまでの範囲にある。

【0039】

上述したように、非導電ボンディング層１０８ａ，１０８ｂは、接着剤なしで互いにダイレクトボンディングされるのがよく、その後、ボンデッド構造体１００をアニールするのがよい。アニール時、導電特徴部１０６ａ，１０６ｂは、膨張して互いに接触し、それにより金属間ダイレクトボンドを形成することができる。幾つかの実施形態では、導電特徴部１０６ａ，１０６ｂの材料は、アニールプロセス中、相互拡散することができる。

【0040】

マルチチャンネル型デバイス積層化の例示の実施形態
１つの実施形態では、電子デバイスは、第１の複数の集積デバイスダイを含む第１の積層化組立体を有するのがよく、第１の複数の集積デバイスダイは、第１の集積デバイスダイを含み、電子デバイスは、第２の複数の集積デバイスダイを含む第２の積層化組立体を有するのがよく、第２の積層化組立体は、第１の集積化組立体に被着され、第２の複数の集積デバイスダイは、第１の集積デバイスダイを含み、電子デバイスは、第１の積層化組立体を少なくとも部分的に貫通して延びる第１のチャネルを有するのがよく、第１の集積デバイスダイは、第１の回路を有し、第１のチャネルは、第１の回路に接続され、電子デバイスは、第１の積層化組立体を貫通して延びるとともにバイパスする第２のチャネルを有するのがよく、第２のチャネルは、第２の積層化組立体を少なくとも部分的に貫通して延び、第２の集積デバイスダイは、第２の回路を有し、第２のチャネルは、第２の回路に接続されている。

【0041】

幾つかの実施形態では、第１の積層化組立体は、第２の積層化組立体にダイレクトボンディングされている。幾つかの実施形態では、第１の集積デバイスダイは、第１の非導電ボンディング層を有し、第１の非導電ボンディング層は、第１の複数の導電特徴部をさらに有し、第２の集積デバイスダイは、第２の非導電ボンディング層を有し、第２の非導電ボンディング層は、第２の複数の導電特徴部をさらに有し、第１の非導電ボンディング層は、第２の非導電ボンディング層にダイレクトボンディングされ、第１の複数の導電特徴部は、第２の複数の導電特徴部にダイレクトボンディングされている。幾つかの実施形態では、第１の積層化組立体は、はんだを用いて第２の積層化組立体にボンディングされている。幾つかの実施形態では、第１の複数の集積デバイスダイの各々は、アクティブ回路装置領域を有し、第２のチャンネルの少なくともリード及び／又はライト信号は、第１の複数の集積デバイスダイのアクティブ回路装置領域をバイパスする。幾つかの実施形態では、第１の積層化組立体は、第１の複数の集積デバイスダイに隣接して設けられたダミーダイを含み、第２のチャンネルは、ダミーダイを貫通して延びている。幾つかの実施形態では、第２のチャンネルは、第１の複数の集積デバイスダイを貫通して延びてはいない。幾つかの実施形態では、第２の積層化組立体は、第１の積層化組立体上にダイレクトに搭載されている。幾つかの実施形態では、第１の積層化組立体は、第２の積層化組立体にダイレクトハイブリッドボンディングされている。幾つかの実施形態では、電子デバイスは、インターポーザを有するのがよく、第２の積層化組立体は、インターポーザ上に搭載され、インターポーザは、第１の積層化組立体上に搭載されている。幾つかの実施形態では、第２のチャンネルは、第１の複数の集積デバイスダイを貫通して延びてはいない。幾つかの実施形態では、第２のチャンネルは、インターポーザを貫通して延びている。幾つかの実施形態では、第２の積層化組立体は、インターポーザにダイレクトハイブリッドボンディングされている。幾つかの実施形態では、第１のチャネルは、第１のチャンネルは、第１の集積デバイスダイを少なくとも部分的に貫通した１つ以上の第１のインターコネクトを有し、第２のチャンネルは、第２の集積デバイスダイを貫通した１つ以上の第２のインターコネクトを有する。幾つかの実施形態では、１つ以上の第２のインターコネクトは、第１の集積デバイスダイのアクティブ回路装置領域を貫通し、１つ以上の第２のインターコネクトは、第１の集積デバイスダイのダイシングレーンを貫通している。幾つかの実施形態では、１つ以上の第２のインターコネクトは、第１の集積デバイスダイのダイシングレーンを貫通している。幾つかの実施形態では、第２のチャンネルは、第１の信号を第１の経路に沿って伝えるよう構成され、第１のチャンネルは、第２の信号を第２の経路に沿って伝えるよう構成され、第２の経路は、第１の経路よりも長く、第１の信号は、第２の信号よりも高い周波数を有する。幾つかの実施形態では、第１の経路は、第２の積層化組立体とプロセッサダイとの間に設けられ、第２の経路は、第１の積層化組立体とプロセッサダイとの間に設けられている。

【0042】

もう１つの実施形態では、電子デバイスは、第１の集積デバイス組立体と、第１の集積デバイス組立体に被着された第２の集積デバイス組立体と、第１の集積デバイス組立体の第１の回路に接続された第１のチャンネルと、第１のチャンネルとは異なる第２のチャンネルとを有するのがよく、第２のチャンネルは、第１の集積デバイス組立体をバイパスするとともに第２の集積デバイス組立体の第２の回路に接続されている。

【0043】

幾つかの実施形態では、第２の集積デバイス組立体は、第１の集積デバイス組立体にダイレクトハイブリッドボンディングされている。幾つかの実施形態では、第２のチャンネルは、第１の集積デバイス組立体を貫通して延びている。幾つかの実施形態では、第１の集積デバイス組立体は、互いに積層された複数の集積デバイスダイからなる。幾つかの実施形態では、複数の集積デバイスのうちの少なくとも２つは、互いにダイレクトハイブリッドボンディングされている。幾つかの実施形態では、複数の集積デバイスダイは、互いにダイレクトハイブリッドボンディングされている。幾つかの実施形態では、第２のチャンネルは、複数の集積デバイスダイを貫通して延びている。幾つかの実施形態では、第２のチャンネルは、複数の集積デバイスダイの側縁に沿って延びている。幾つかの実施形態では、第１の集積デバイス組立体は、複数の集積デバイスダイに隣接して設けられたダミーダイを含み、第２のチャンネルは、ダミーダイを貫通して延び、幾つかの実施形態では、第２のチャンネルは、第１の集積デバイス組立体の複数の集積デバイスダイを貫通して延びてはいない。幾つかの実施形態では、電子デバイスは、第１の集積デバイス組立体と第２の集積デバイス組立体との間に位置するインターポーザを有するのがよく、第２のチャンネルは、インターポーザを貫通して延びている。幾つかの実施形態では、第２のチャンネルは、第１の集積デバイス組立体の複数の集積デバイスダイを貫通して延びてはいない。幾つかの実施形態では、第２の集積デバイス組立体は、インターポーザにダイレクトハイブリッドボンディングされている。幾つかの実施形態では、複数の集積デバイスダイは、ダイシングレーンを有し、第２のチャンネルは、ダイシングレーン内に設けられている。

【0044】

もう１つの実施形態では、電子デバイスは、第１の複数の集積デバイスダイと、第２の複数の集積デバイスダイとを有するのがよく、第１及び第２の複数の集積デバイスダイは、互いに積層され、電子デバイスは、第１及び第２の複数の集積デバイスダイを少なくとも部分的に貫通して延びている第１のチャンネルさらに有するのがよく、第１のチャンネルは、第２の複数の集積デバイスダイ中の回路装置に接続されるとともに第１の複数の集積デバイスダイ中の回路装置をバイパスし、電子デバイスはさらに、第１及び第２の複数の集積デバイスダイを少なくとも部分的に貫通して延びている第２のチャンネルを有するのがよく、第２のチャンネルは、第１の複数の集積デバイスダイ中の回路装置に接続されている。

【0045】

幾つかの実施形態では、第１の複数の集積デバイスダイのうちの少なくとも２つは、互いにダイレクトハイブリッドボンディングされ、第２の複数の集積デバイスダイのうちの少なくとも２つは、互いにダイレクトハイブリッドボンディングされている。幾つかの実施形態では、第１の複数の集積デバイスダイの各ダイは、第１の複数の集積デバイスダイのうちのもう１つのダイにダイレクトハイブリッドボンディングされ、第２の複数の集積デバイスダイの各ダイは、第２の複数の集積デバイスダイのうちのもう１つのダイにダイレクトハイブリッドボンディングされている。幾つかの実施形態では、第１及び第２の複数の集積デバイスダイは、第１の複数の集積デバイスダイのうちの集積デバイスダイが第２の複数の集積デバイスダイのうちの集積デバイスダイと交互に配置されるよう互いに積層されている。幾つかの実施形態では、第１の複数の集積デバイスダイのうちの一ダイは、第２の複数の集積デバイスダイのうちの一ダイにダイレクトハイブリッドボンディングされている。幾つかの実施形態では、第１の複数の集積デバイスダイは、第１の集積デバイス組立体を形成するよう互いに積層され、第２の複数の集積デバイスダイは、第２の集積デバイス組立体を形成するよう互いに積層され、第２の集積デバイス組立体は、第１の集積デバイス組立体に被着されている。幾つかの実施形態では、第１の集積デバイス組立体は、第２の集積デバイス組立体にダイレクトハイブリッドボンディングされている。幾つかの実施形態では、第１の複数の集積デバイスダイの各々は、少なくとも１つのダイシングレーンを有し、第１のチャンネルは、少なくとも１つのダイシングレーンを貫通して延びている。

【0046】

もう１つの実施形態では、集積デバイス組立体は、第１の回路を有する第１の集積デバイスダイと、第２の回路を有する第２の集積デバイスダイとを含むのがよく、第２の集積デバイスダイは、第１の集積デバイスダイに被着され、集積デバイス組立体は、キャリヤを含むのがよく、第１の集積デバイスダイは、キャリヤに取り付けられ、集積デバイス組立体は、キャリヤと第１の回路との間に結合された第１のチャンネルを含むのがよく、第１のチャンネルは、第１の集積デバイスダイを少なくとも部分的に貫通して延び、集積デバイス組立体は、キャリヤと第２の回路との間に結合された第２のチャンネルを含むのがよく、第２のチャンネルは、第１の集積デバイスダイを貫通して延びるとともに、第２の集積デバイスダイを少なくとも部分的に貫通して延び、第２のチャンネルは、第１のチャンネル及び第１の回路から電気的に隔離されている。

【0047】

幾つかの実施形態では、集積デバイス組立体は、第３の回路を有する第３の集積デバイスダイを含むのがよく、第３の集積デバイスダイは、第１の集積デバイスダイに被着され、第１のチャンネルは、キャリヤと第３の回路との間に結合され、集積デバイス組立体は、第４の回路を有する第４の集積デバイスダイを含むのがよく、第４の集積デバイスダイは、第１の集積デバイスダイ、第２、及び第３の集積デバイスダイに被着され、第２のチャンネルは、キャリヤと第４の回路との間に結合されている。幾つかの実施形態では、第３の集積デバイスダイは、第２の集積デバイスダイと第４の集積デバイスダイとの間に設けられ、第１のチャンネルは、第２の集積デバイスダイを貫通して延びている。幾つかの実施形態では、第３の集積デバイスダイは、第１の集積デバイスダイと第２の集積デバイスダイとの間に設けられている。幾つかの実施形態では、キャリヤは、論理デバイスからなる。

【0048】

文脈上別段の明示の必要がなければ、原文明細書及び原文特許請求の範囲全体を通じて、“comprise”（訳文では「～を有する」としている場合が多い）、“comprising”、“include”（「～を含む」）、“including”などの用語は、排他的又は網羅的な意味とは異なり、包括的な意味に、すなわち“including, but not limited to”（「～を含むが、これには限定されない」）の意味に解されるべきである。本明細書に一般的に用いられている「結合され」という用語は、互いに直接的に(ダイレクトに)連結されるか、１つ以上の中間要素により互いに連結される２つ以上の要素を意味している。同様に、本明細書において一般的に用いられている「連結され」という用語は、互いに直接的に連結されるか、１つ以上の中間要素により互いに連結される２つ以上の要素を意味している。加うるに、原語出願において用いられている“herein”（訳文では「本明細書において」としている場合が多い）、“above”（「上述の」の意）、“below”（「後述の」の意）、及び同様な趣旨の用語は、本願を全体として意味しており、本願の何らかの特定の部分を意味しているわけではない。さらに、本明細書で用いられているように、第１の素子が第２の素子の「上（on）」又は「覆って（over）」位置すると説明されている場合、第１の素子は、第１の素子と第２の素子は、互いに直接的に接触するよう、第２の素子上に又はこれを覆って直接位置する場合があり、あるいは第１の素子は、１つ以上の素子が第１の素子と第２の素子の間に介在するよう、第２の素子上又はこれを覆って間接的に位置する場合がある。文脈上許容される場合には、単数形又は複数形を用いた上記の詳細な説明中の用語は、それぞれ複数又は単数を含む場合がある。２つ以上のアイテムのリストに関して「又は」という用語は、この用語についての以下の解釈、すなわち、リスト中のアイテムのうちの任意のもの、リスト中のアイテムの全て、及びリスト中のアイテムの任意の組み合わせの全てを含む。

【0049】

さらに、原文明細書で用いられている条件語、とりわけ“can”（「～のがよい」、「～でもよい」又は「～することができる」）、“could”、“might”、“may”、“e.g.”、“for example”、“such as”などは、別段の明示の指定がなければ、又は用いられている文脈内で違ったやり方で理解されない場合、一般に、ある特定の実施形態がある特定の特徴、要素、及び／又は状態を含み、他の実施形態がある特定の特徴、要素、及び／又は状態を含まないということを意味するようになっている。かくして、かかる条件語は、一般的には、特徴、要素、及び／又は状態が、１つ以上の実施形態について必要な何らかの仕方で存在することを意味するようにはなってはいない。

【0050】

ある特定の実施形態を説明したが、これら実施形態は、例示としてのみ提供されており、本発明の範囲を限定するものではない。確かに、本明細書において説明した新規な装置、方法、及びシステムは、種々の他の形態で具体化でき、さらに、本明細書において説明した方法及びシステムの形態における種々の省略、置換、及び変更は、本発明の範囲から逸脱することなく実施できる。例えば、ブロックが所与の配置で示されているが、変形実施形態は、異なるコンポーネント及び／または回路トポロジでほぼ同じ機能を実行することができ、幾つかのブロックを削除し、動かし、追加し、分割し、組み合わせ、かつ／あるいは改造することができる。これらブロックの各々は、多種多様な仕方で具体化できる。上述の種々の実施形態の要素及び作用の任意適当な組み合わせは、別の実施形態を提供するよう組み合わせ可能である。添付の特許請求の範囲に記載された本発明の範囲及びその均等範囲は、本発明の範囲及び精神に含まれるかかる形態又は改造を含むものである。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16A】

【図16B】

【図16C】

【図16D】

【図17A】

【図17B】

【国際調査報告】