知財求人 - 知財ポータルサイト「IP Force」
特表2024-537665半導体デバイス及びその製造方法、電力増幅回路、並びに電子機器
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2024-10-16
(54)【発明の名称】半導体デバイス及びその製造方法、電力増幅回路、並びに電子機器
(51)【国際特許分類】
H01L 21/338 20060101AFI20241008BHJP
H01L 29/41 20060101ALI20241008BHJP
H01L 29/417 20060101ALI20241008BHJP
H01L 21/28 20060101ALI20241008BHJP
【ＦＩ】
H01L29/80 U
H01L29/80 H
H01L29/44 L
H01L29/50 J
H01L21/28 301R
H01L29/44 Y
H01L29/80 F
【審査請求】有
【予備審査請求】未請求
(21)【出願番号】P 2024516635
(86)(22)【出願日】2021-09-15
(85)【翻訳文提出日】2024-04-18
(86)【国際出願番号】 CN2021118619
(87)【国際公開番号】W WO2023039768
(87)【国際公開日】2023-03-23
(81)【指定国・地域】
【公序良俗違反の表示】
（特許庁注：以下のものは登録商標）
１．ブルートゥース
２．ＢＬＵＥＴＯＯＴＨ
３．ＷＣＤＭＡ
(71)【出願人】
【識別番号】503433420
【氏名又は名称】華為技術有限公司
【氏名又は名称原語表記】ＨＵＡＷＥＩ ＴＥＣＨＮＯＬＯＧＩＥＳ ＣＯ．，ＬＴＤ．
【住所又は居所原語表記】Ｈｕａｗｅｉ Ａｄｍｉｎｉｓｔｒａｔｉｏｎ Ｂｕｉｌｄｉｎｇ， Ｂａｎｔｉａｎ， Ｌｏｎｇｇａｎｇ Ｄｉｓｔｒｉｃｔ， Ｓｈｅｎｚｈｅｎ， Ｇｕａｎｇｄｏｎｇ ５１８１２９， Ｐ．Ｒ． Ｃｈｉｎａ
(74)【代理人】
【識別番号】100107766
【弁理士】
【氏名又は名称】伊東 忠重
(74)【代理人】
【識別番号】100229448
【弁理士】
【氏名又は名称】中槇 利明
(72)【発明者】
【氏名】ジャーン，ジーリー
(72)【発明者】
【氏名】ゥラオ，ジン
(72)【発明者】
【氏名】リウ，タオ
(72)【発明者】
【氏名】リー，ハイジュイン
(72)【発明者】
【氏名】リー，シュウイミーン
(72)【発明者】
【氏名】ルゥ，ミーン
【テーマコード（参考）】
4M104
5F102
【Ｆターム（参考）】
4M104AA04
4M104AA07
4M104BB05
4M104BB06
4M104BB09
4M104BB14
4M104BB30
4M104CC01
4M104CC03
4M104DD08
4M104DD11
4M104DD15
4M104DD34
4M104DD37
4M104DD52
4M104DD53
4M104EE06
4M104EE14
4M104EE16
4M104EE17
4M104FF02
4M104FF10
4M104GG12
5F102GB01
5F102GB02
5F102GC01
5F102GJ02
5F102GJ03
5F102GJ10
5F102GK04
5F102GK08
5F102GL04
5F102GM04
5F102GM07
5F102GM08
5F102GQ01
5F102GR07
5F102GR12
5F102GS04
5F102GT01
5F102GV05
5F102GV06
5F102GV07
5F102GV08
5F102HC01
5F102HC11
5F102HC16
5F102HC21
5F102HC30
(57)【要約】
この出願の実施形態は、半導体デバイス及びその製造方法、電力増幅回路、並びに電子機器を提供し、半導体技術の分野に関し、裏面ビアを配置することによって生じる半導体デバイスへの影響を低減させる。当該半導体デバイスは、基板と、積層方式で基板上に順に配置されたチャネル層及びバリア層と、バリア層上に配置されたソース、ゲート、及びドレインと、基板からソースの下のバリア層までの領域を貫通する裏面ビアと、裏面ビアと基板の裏面とを覆う裏面導電層と、を含み、ソースが裏面導電層と接触して裏面導電層に接続される。
【特許請求の範囲】
【請求項1】
基板と、積層方式で前記基板上に順に配置されたチャネル層及びバリア層と、
前記バリア層上に配置されたソース、ゲート、及びドレインと、
前記基板から前記ソースの下の前記バリア層までの領域を貫通する裏面ビアと、
前記裏面ビアと前記基板の裏面とを覆う裏面導電層であり、前記ソースが当該裏面導電層と接触して当該裏面導電層に接続されている、裏面導電層と、
を有する半導体デバイス。
【請求項2】
前記ソースの材料の仕事関数が４．３ｅＶから６ｅＶの範囲内である、請求項１に記載の半導体デバイス。
【請求項3】
前記ソースの材料は、元素のチタン、金、及び白金のうちの少なくとも１つを有する、請求項１又は２に記載の半導体デバイス。
【請求項4】
前記ソースは、少なくとも１つの導電層を有する、請求項１乃至３のいずれか一項に記載の半導体デバイス。
【請求項5】
前記ソースは、順に積層された第１導電層及び第２導電層を有し、前記第１導電層はチタン元素を有し、前記第２導電層は金元素を有し、前記第１導電層が前記バリア層と接触して前記バリア層に接続されている、請求項４に記載の半導体デバイス。
【請求項6】
各導電層の厚さが１ｎｍから１００００ｎｍの範囲内である、請求項４又は５に記載の半導体デバイス。
【請求項7】
前記ソースは平面構造のものである、請求項１乃至６のいずれか一項に記載の半導体デバイス。
【請求項8】
前記ソースは開口を持ち、該開口は前記裏面ビアの上に位置する、請求項１乃至７のいずれか一項に記載の半導体デバイス。
【請求項9】
当該半導体デバイスは更に、厚肉化ソースを有し、前記厚肉化ソースは、前記ソースの表面上に配置されている、
請求項１乃至８のいずれか一項に記載の半導体デバイス。
【請求項10】
当該半導体デバイスは更に、厚肉化ソースを有し、該厚肉化ソースは、前記ソースの表面上に配置され、該厚肉化ソースは、前記開口を通じて前記裏面導電層と接触している、請求項８に記載の半導体デバイス。
【請求項11】
当該半導体デバイスは更に、フィールドプレートを有し、前記フィールドプレートは、前記ゲートの前記基板から遠い側に配置され、前記ゲートと前記ドレインとの間に位置し、前記ゲートの投影と重なる、
請求項１乃至１０のいずれか一項に記載の半導体デバイス。
【請求項12】
パッケージ構造と、請求項１乃至１１のいずれか一項に記載の半導体デバイスとを有し、前記半導体デバイスが前記パッケージ構造の内部にパッケージングされている、電力増幅回路。
【請求項13】
電力増幅器とアンテナとを有し、前記電力増幅器が、無線周波数信号を増幅し、該増幅された無線周波数信号を外部放射のために前記アンテナに出力するように構成され、前記電力増幅器は、請求項１２に記載の電力増幅回路を有する、電子機器。
【請求項14】
基板上に、積層方式で配置されるチャネル層及びバリア層を順に形成し、前記バリア層上にソース、ゲート、及びドレインを形成し、
前記ソースの下に裏面ビアを形成し、当該裏面ビアは、前記基板から前記ソースの下の前記バリア層までの領域を貫通し、
前記基板の裏面に裏面導電層を形成し、当該裏面導電層は、前記裏面ビアと前記基板の前記裏面とを覆い、前記ソースが当該裏面導電層と接触して当該裏面導電層に接続される、
ことを有する、半導体デバイスの製造方法。
【請求項15】
前記ソースの下に裏面ビアを前記形成することは、前記裏面ビアを形成するように、前記基板の前記裏面から、ドライエッチングプロセスを用いることによって前記ソースの下の膜層にビアを作製し、
前記ビア内に残存するエッチング副生成物を、ドライエッチング又はウェットエッチングによって除去する、
ことを有する、請求項１４に記載の半導体デバイスの製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
この出願は、半導体技術の分野に関し、特に、半導体デバイス及びその製造方法、電力増幅回路、並びに電子機器に関する。
【背景技術】
【0002】
半導体技術の発展に伴い、高い熱伝導率、高い電子ドリフト速度、高温耐性、及び安定した化学的特性を有する半導体デバイスが、高周波、高温、及びマイクロ波の分野で広く使用されている。
【0003】
例えば、例えば電力増幅回路などの集積回路に半導体デバイスが用いられるとき、半導体デバイスのソースを接地する必要がある。半導体デバイスの寄生容量及びインダクタンスを低減させるために、通常、裏面ビア構造が用いられる。半導体デバイスのソースが直接接地されるように、半導体デバイスのソースは、裏面ビアを介して半導体の裏面に接続される。
【0004】
しかしながら、現在の技術では、ハイパワーのデバイスのソースを接地する必要があるときに、裏面ビアがソースの下に配置されている。斯くして、ソースのサイズが増大し、その結果、半導体デバイスのサイズ及び性能が影響を受ける。従って、半導体デバイスに対する裏面ビアの影響をどのように減らすかが、現在当業者によって解決される必要がある技術的な問題になる。
【発明の概要】
【0005】
この出願の実施形態は、裏面ビアを配置することによって生じる半導体デバイスへの影響を減らすための、半導体デバイス及びその製造方法、電力増幅回路、並びに電子機器を提供する。
【0006】
上述の目的を達成するために、この出願では以下の技術的ソリューションが使用される。
【0007】
この出願の実施形態の第１の態様によれば、半導体デバイスが提供され、当該半導体デバイスは、基板と、積層方式で基板上に順に配置されたチャネル層及びバリア層と、バリア層上に配置されたソース、ゲート、及びドレインと、基板からソースの下のバリア層までの領域を貫通する裏面ビアと、裏面ビアと基板の裏面とを覆う裏面導電層と、を含み、ソースが裏面導電層と接触して裏面導電層に接続される。
【0008】
この出願のこの実施形態では、ソースがバリア層と直にオーミック接触しており、ソースの下に裏面ビアが位置する。斯くして、裏面ビアがソースの下に配置され、裏面導電層が、裏面ビアを通じてソースと直接接触してソースに接続される。ソースから裏面導電層に信号が直接伝導され、それ故に、ソースへの伝送経路が短縮される。これは、半導体デバイスのインダクタンスを低減させ、半導体デバイスの周波数を高めることができる。また、裏面ビアの幅は、要求に応じて適切に設定されることができ、裏面ビアの幅を更に減らす必要がないことで、裏面ビアの製造プロセスの難度及び歩留まりを低減させ、裏面導電層の歩留まり及び信頼性を向上させ、その結果、半導体デバイスの歩留まり及び信頼性が向上される。従って、デバイスソースのサイズが小さくなり、それ故に、製造を通じて小型で低コストの半導体デバイスを得ることができる。
【0009】
一部の実施形態において、ソースの材料の仕事関数が４．３ｅＶから６ｅＶの範囲内である。ソースの材料は、高い仕事関数及び安定した化学的特性を有する金属（例えば、チタン、金、及び白金）又は元素を含む合金として選択され、もはや、例えばアルミニウムなどの反応性金属を含まない。半導体デバイスを製造するプロセスにおいて、ソースが裏面ビアのエッチングを遮ることが可能にされ、裏面ビアプロセスの湿式処理における腐食を回避することができる。結果として、裏面ビアプロセス中にソースに触れたとしても、ソースにダメージが生じることがない。従って、製造を通じて上述の半導体デバイスを得るために、ソースが裏面ビアを回避する必要がない。この製造プロセスは単純であり、処理難度を増加させる必要はない。これは実施するのが容易である。
【0010】
一部の実施形態において、ソースの材料は、元素のチタン、金、及び白金のうちの少なくとも１つを含む。幾つかの一般的な金属元素が存在する。
【0011】
一部の実施形態において、ソースは、少なくとも１つの導電層を含む。ソースが１つの導電層を含む場合、構造が単純であり、製造プロセスが単純である。ソースが複数の導電層を含む場合、ソースの応力及び抵抗率が調整可能となるように、異なる材料の特性を共に融合させることができる。ソースは更に、複数の金属層間での拡散を阻止するように機能する導電層を含むことが可能となる。これにより、ソースの体積膨張によって生じる半導体デバイスへのダメージが回避される。
【0012】
一部の実施形態において、ソースは、順に積層された第１導電層及び第２導電層を含む。第１導電層はチタン元素を含み、第２導電層は金元素を含み、第１導電層がバリア層と接触してバリア層に接続される。積層された半導体層（例えば、バリア層）の表面上にチタン元素が配置される。導通機能が果たされながら、更に接着機能が果たされ得る。これは、積層された半導体層へのソース及びドレインの接続の効果を向上させる。
【0013】
一部の実施形態において、各導電層の厚さは、１ｎｍから１００００ｎｍの範囲内である。各導電層の膜厚を適切に設定することで、補助的な電極を配設する必要なしに、ソース及びドレインの抵抗を低減させることができる。構造が単純であり、プロセス工程が少なく、製造効率が高い。
【0014】
一部の実施形態において、ソースは平面構造のものである。ソースが平面構造のものであることで、構造が単純となり、製造プロセスが単純となる。また、ソースに開口を配設され、ソースが、複数のストリップパターンを含む構造に分割された後に、複数のストリップ構造をどのように相互接続するかという問題を考慮する必要がない。
【0015】
一部の実施形態において、ソースは開口を持ち、該開口は裏面ビアの上に位置する。この出願のこの実施形態では、裏面ビア製造プロセスにおけるエッチングに起因してソースが腐食されることがない。換言すれば、裏面ビアプロセスにおいてソースに触れたとしても、ソースがダメージを受けることはない。従って、裏面ビアのプロセスによって引き起こされる腐食を回避するために、ソース上の開口を裏面ビアのサイズよりも大きく設定したりすることは必要ない。これは、ソースのサイズを小さくし、半導体デバイス全体のサイズを小さくする。
【0016】
一部の実施形態において、当該半導体デバイスは更に、厚肉化ソースを含み、該厚肉化ソースは、ソースの表面上に配置される。厚肉化されたソースが配設され、これは、ソースの厚さを増加させてソースの抵抗を減少させることと等価であり、その結果、半導体デバイスの電流導通能力が向上される。
【0017】
一部の実施形態において、当該半導体デバイスは更に、厚肉化ソースを含み、該厚肉化ソースは、ソースの表面上に配置され、該厚肉化ソースは、開口を通じて裏面導電層と接触する。
【0018】
一部の実施形態において、当該半導体デバイスは更に、厚肉化ドレインを含み、該厚肉化ドレインは、ドレインの表面上に配置される。厚肉化されたドレインが配設され、これは、ドレインの厚さを増加させてドレインの抵抗を減少させることと等価であり、その結果、半導体デバイスの電流導通能力が向上される。
【0019】
一部の実施形態において、当該半導体デバイスは更に、フィールドプレートを含む。該フィールドプレートは、ゲートの基板から遠い側に配置され、ゲートとドレインとの間に位置し、ゲートの投影と重なる。電界ピークはゲートの位置に発生しやすい。それ故に、ゲートの上にフィールドプレートを配置することで、半導体デバイス内の電界分布を調節し得る。これは、電界分布を均一にすることを可能にし、電界ピークが回避される。
【0020】
第２の態様によれば、電力増幅回路が提供され、当該電力増幅回路は、パッケージ構造と、第１の態様のいずれか一に従った半導体デバイスとを含む。半導体デバイスがパッケージ構造の内部にパッケージングされる。
【0021】
この出願のこの実施形態で提供される電力増幅回路は、第１の態様における半導体デバイスを含む。当該電力増幅回路の有益な効果は、半導体デバイスの有益な効果と同じである。詳細をここで再び説明することはしない。
【0022】
第３の態様によれば、電力増幅器とアンテナとを含む電子機器が提供される。電力増幅器が、無線周波数信号を増幅し、該増幅された無線周波数信号を外部放射のためにアンテナに出力するように構成され、該電力増幅器は、第２の態様に従った電力増幅回路を含む。
【0023】
この出願のこの実施形態で提供される電子機器は、第１の態様における半導体デバイスを含む。当該電子機器の有益な効果は、半導体デバイスの有益な効果と同じである。詳細をここで再び説明することはしない。
【0024】
第４の態様によれば、半導体デバイスの製造方法が提供され、当該製造方法は、基板上に、積層方式で配置されるチャネル層及びバリア層を順に形成し、バリア層上にソース、ゲート、及びドレインを形成し、ソースの下に裏面ビアを形成し、当該裏面ビアは、基板からソースの下のバリア層までの領域を貫通し、基板の裏面に裏面導電層を形成し、当該裏面導電層は、裏面ビアと基板の裏面とを覆い、ソースが当該裏面導電層と接触して当該裏面導電層に接続される、ことを含む。
【0025】
この出願のこの実施形態で提供される半導体デバイスの製造方法によれば、ソースが形成されるときに、ソースの材料が、高い仕事関数及び安定した化学的特性を有する金属（例えば、チタン、金、及び白金）として選択され、もはや反応性金属を含まない。ソースがバリア層と直にオーミックコンタクトを形成するように、ソースの材料又は製造プロセスが調整される。半導体デバイスを製造するプロセスにおいて、ソースが裏面ビアのエッチングを遮ることが可能にされ、裏面ビアプロセスの湿式処理における腐食を回避することができる。斯くして、最終的に形成された裏面ビアがソースの下に配置され、裏面導電層が、裏面ビアを通じてソースと直接接触してソースに接続される。ソースから裏面導電層に信号が直接伝導され、それ故に、ソースへの伝送経路が短縮される。これは、半導体デバイスのインダクタンスを低減させ、半導体デバイスの周波数を高めることができる。また、裏面ビアの幅は、要求に応じて適切に設定されることができ、裏面ビアの幅を更に減らす必要がないことで、裏面ビアの製造プロセスの難度及び歩留まりを低減させ、裏面導電層の歩留まり及び信頼性を向上させ、その結果、半導体デバイスの歩留まり及び信頼性が向上される。従って、デバイスソースのサイズが小さくなり、それ故に、製造を通じて小型で低コストの半導体デバイスを得ることができる。
【0026】
一部の実施形態において、ソースの下に裏面ビアを形成することは、裏面ビアを形成するように、基板の裏面から、ドライエッチングプロセスを用いることによってソースの下の膜層にビアを作製し、ビア内に残存するエッチング副生成物を、ドライエッチング又はウェットエッチングによって除去する、ことを含む。
【図面の簡単な説明】
【0027】
【図1A】この出願の一実施形態に従った端末のフレームワークの概略図である。
【図1B】この出願の一実施形態に従った基地局のフレームワークの概略図である。
【図1C】この出願の一実施形態に従った電力増幅回路のフレームワークの概略図である。
【図2A】この出願の一実施形態に従った集積回路の概略上面図である。
【図2B】この出願の一実施形態に従った他の集積回路の概略上面図である。
【図3A】この出願の一実施形態に従った更に他の集積回路の概略上面図である。
【図4】この出願の一実施形態に従った半導体デバイスを製造することのフローチャートである。
【図6A】この出願の一実施形態に従った半導体デバイスの構造の概略図である。
【図6B】この出願の一実施形態に従った他の半導体デバイスの構造の概略図である。
【図6C】この出願の一実施形態に従った更に他の半導体デバイスの構造の概略図である。
【図7A】この出願の一実施形態に従ったまた他の半導体デバイスの構造の概略上面図である。
【図7B】この出願の一実施形態に従った更にまた他の半導体デバイスの構造の概略上面図である。
【図8】この出願の一実施形態に従ったまた他の半導体デバイスの構造の概略図である。
【図9A】この出願の一実施形態に従った更なるまた他の半導体デバイスの構造の概略図である。
【図9B】この出願の一実施形態に従った更なる半導体デバイスの構造の概略図である。
【図9C】この出願の一実施形態に従った更に更なる半導体デバイスの構造の概略図である。
【図10A】この出願の一実施形態に従ったまた更なる半導体デバイスの構造の概略図である。
【図10B】この出願の一実施形態に従った更にまた更なる半導体デバイスの構造の概略図である。
【図10C】この出願の一実施形態に従ったなおもまた他の半導体デバイスの構造の概略図である。
【図11】この出願の一実施形態に従ったなおも更に他の半導体デバイスの構造の概略図である。
【発明を実施するための形態】
【0028】
以下、この出願の実施形態における添付の図面を参照して、この出願の実施形態における技術的ソリューションを説明する。明らかなことには、説明される実施形態は、この出願の実施形態の全てではなく、その一部にすぎない。
【0029】
以下にて、この出願の実施形態において使用される技術用語を説明する。
【0030】
半導体： 半導体は、その導電性が常温において導電体と絶縁体との間にある材料である。半導体は、真性半導体と外因性半導体とを含む。不純物及び欠陥がなく、内部に同じ濃度の電子及び正孔を有する純粋な半導体を、真性半導体と呼ぶ。ある特定の量の不純物でドープされた半導体を、外因性半導体又は非真性半導体と呼ぶ。外因性半導体にドープされた不純物は、ある特定の濃度のキャリア（例えば、正孔又は電子）を提供することができる。電子を提供する不純物（例えば、５価のリン元素）でドープされた外因性半導体は、電子半導体又はＮ（negative，負）型半導体とも呼ばれる。正孔を提供する不純物（例えば、３価のボロン元素）でドープされた不純物半導体は、正孔半導体又はＰ（positive，正）型半導体とも呼ばれる。ドーピングは真性半導体の導電性を高めることができる。一般に、キャリア濃度が高くなるにつれて、半導体の抵抗率が低くなり、導電性は良好になる。この出願の実施形態において、半導体（又は半導体材料）を使用することによって製造されるデバイス内の層構造は、半導体層として参照される。
【0031】
以下、この出願の実施形態における用語“第１”、“第２”、及びこれらに類するものは、単に説明を容易にすることを意図しており、相対的な重要性を示したり意味したりするもの又は指し示される技術的機構の数量を暗示的に示すものとして理解されるものではない。従って、“第１”、“第２”、又はこれらに類するものによって制限される機構は１つ以上の機構を明示的又は暗示的に含み得る。この出願の説明では、別段の断りがない限り、“複数の”は２つ以上を意味する。
【0032】
この出願の実施形態において、“上”、“下”、“左”、及び“右”は、添付の図面に示されるコンポーネントの配置方向に対して定義されることに限定されない。理解されるべきことには、これらの方向用語は、相対的な概念であり、相対的な説明及び明確化のために使用され、添付の図面におけるコンポーネントの配置方向の変化に基づいて、それに対応して変わり得る。
【0033】
この出願の実施形態において、文脈によって別段に要求されない限り、明細書及び特許請求の範囲の全体を通して、用語“含む”は、“オープンで包含的”、すなわち、“含むが、それに限られない”として解釈される。この明細書の記述において、例えば“一実施形態”、“一部の実施形態”、“一実施形態例”、“例えば”、“一部の例”、又はこれらに類するものなどの用語は、この実施形態又は例に関係した特定の機構、構造、材料、又は特性が、本開示の少なくとも１つの実施形態又は例に含まれることを示すことを意図するものである。前述の用語の概略的な表現は、必ずしも同じ実施形態又は例を意味するわけではない。また、その特定の機構、構造、材料、又は特性は、何らかの適切なやり方で任意の１つ以上の実施形態又は例に含まれ得る。
【0034】
一部の実施形態が説明されるときに、“電気的に接続され”及び“接続され”並びにこれらの拡張の表現が用いられることがある。例えば、一部の実施形態が説明されるとき、用語“接続され”は、２つ以上のコンポーネントが互いに直に物理的に接触している又は電気的に接触していることを示すために使用され得る。他の一例では、一部の実施形態が説明されるとき、用語“電気的に接続され”は、２つ以上のコンポーネントが互いに直に物理的に接触している又は電気的に接触していることを示すために使用され得る。しかしながら、用語“電気的に接続され”はまた、２つ以上のコンポーネントが互いに直には接触していないが、なおも互いに協働又は相互作用することを示すこともある。ここに開示される実施形態は、必ずしもこの明細書の内容に限定されるわけではない。
【0035】
この出願の実施形態において、“及び／又は”は、単に、関連するオブジェクトを説明するための関連関係を記述するものであり、３つの関係が存在し得ることを表す。例えば、Ａ及び／又はＢは、以下の３つのケース、すなわち、Ａのみが存在する、ＡとＢの両方が存在する、及びＢのみが存在する、を表し得る。また、この明細書における文字“／”は、通常、関連するオブジェクト間の“又は”関係を示す。
【0036】
別段に定義されない限り、この明細書で使用される全ての科学用語及び技術用語は、当業者によって一般的に理解されるものと同じ意味を持つ。この出願において、“少なくとも１つ（の層）”は、１つ（の層）又は複数（の層）を意味し、“複数（の層）”は、２つ以上（の層）を意味する。“以下のアイテムのうちの少なくとも１つ”又はその類似表現は、単数のアイテム、又は複数のアイテムの任意の組み合わせを含め、それらのアイテムの任意の組み合わせを意味する。例えば、ａ、ｂ、又はｃのうちの少なくとも１つは、ａ、ｂ、ｃ、ａとｂ、ａとｃ、ｂとｃ、又はａとｂとｃを表すことができ、ａ、ｂ、及びｃは単数であってもよいし、複数であってもよい。
【0037】
この出願の実施形態では、添付の図面において理想化された例として用いられる断面図及び／又は平面図及び／又は等価回路図を参照して、実装例が説明される。添付の図面では、明瞭さのために、層及び領域の厚さが拡大されている。故に、添付の図面に対する形状の変化が例えば製造技術及び／又は公差などの要因によって生じることが考えられ得る。従って、実装例は、この明細書に示される領域の形状に限定されるとして解釈されるべきでなく、むしろ、例えば製造などの要因によって生じる形状のずれを含む。例えば、矩形として示されるエッチング領域は、典型的に、曲がる特性を持つ。従って、添付の図面に示される領域は、本質的に例であり、それらの形状は、デバイスの領域の実際の形状を示すことを意図しておらず、実装例の範囲を限定することを意図していない。
【0038】
この出願の一実施形態は電子機器を提供する。当該電子機器は、例えばライダードライバ、レーザ、検出器、レーダ、及び５Ｇ（the 5th generation mobile network，第５世代モバイル通信技術）通信デバイスなど、異なるタイプのユーザ機器又は端末機器とし得る。当該電子機器は、代わりに、例えば基地局などのネットワーク装置であってもよい。あるいは、当該電子機器は、前述の電子機器において使用される例えば電力増幅器などの装置であってもよい。前述の電子機器の具体的な形態は、この出願の実施形態において特に限定されるものではない。
【0039】
例えば、この出願のこの実施形態で提供される電子機器は携帯電話である。図１Ａは、携帯電話１００の構成の概略図である。携帯電話１００は、プロセッサ１１０、外部メモリインタフェース１２０、内部メモリ１２１、ユニバーサルシリアルバス（universal serial bus，ＵＳＢ）インタフェース１３０、充電管理モジュール１４０、電力管理モジュール１４１、バッテリ１４２、アンテナ１、アンテナ２、モバイル通信モジュール１５０、無線通信モジュール１６０、オーディオモジュール１７０、スピーカ１７０Ａ、レシーバ１７０Ｂ、マイクロフォン１７０Ｃ、ヘッドセットジャック１７０Ｄ、センサモジュール１８０、カメラ１９０、ディスプレイ１９１、及びこれらに類するものを含み得る。
【0040】
理解され得ることには、この出願のこの実施形態で示される構成は、携帯電話１００に対する具体的な限定を構成するものではない。この出願の一部の他の実施形態において、携帯電話１００は、図に示されるものよりも多数又は少数のコンポーネントを含んでいてもよく、一部のコンポーネントが組み合わされたり、一部のコンポーネントが分割されたり、異なるコンポーネント配置が使用されたりしてもよい。図に示されるコンポーネントは、ハードウェア、ソフトウェア、又はソフトウェアとハードウェアとの組み合わせで実装され得る。
【0041】
プロセッサ１１０は、１つ以上の処理ユニットを含み得る。例えば、プロセッサ１１０は、アプリケーションプロセッサ（application processor，ＡＰ）、モデムプロセッサ、グラフィックス処理ユニット（graphics processing unit，ＧＰＵ）、画像信号プロセッサ（image signal processor，ＩＳＰ）、コントローラ、ビデオコーデック、デジタル信号プロセッサ（digital signal processor，ＤＳＰ）、ベースバンドプロセッサ、及び／又はニューラルネットワーク処理ユニット（neural-network processing unit，ＮＰＵ）を含み得る。異なる処理ユニットは、独立したコンポーネントであってもよいし、１つ以上のプロセッサに統合されてもよい。
【0042】
プロセッサ１１０内に更にメモリが配置されてもよく、それが、命令及びデータを格納するように構成される。一部の実施形態において、プロセッサ１１０内のメモリはキャッシュである。該メモリは、プロセッサ１１０によって使用された又は繰り返し使用される命令又はデータを格納し得る。プロセッサ１１０がそれらの命令又はデータを再び使用する必要がある場合、それらの命令又はデータは該メモリから直接呼び出され得る。これは、繰り返しのアクセスを回避し、プロセッサ１１０の待ち時間を短縮し、システム効率を向上させる。
【0043】
一部の実施形態において、プロセッサ１１０は、１つ以上のインタフェースを含み得る。該インタフェースは、集積回路間（inter-integrated circuit，Ｉ２Ｃ）インタフェース、集積回路間サウンド（inter-integrated circuit sound，Ｉ２Ｓ）インタフェース、パルスコード変調（pulse code modulation，ＰＣＭ）インタフェース、ユニバーサル非同期受信器／送信器（universal asynchronous receiver/transmitter，ＵＡＲＴ）インタフェース、モバイル業界プロセッサインタフェース（mobile industry processor interface，ＭＩＰＩ）、汎用入力／出力（general-purpose input/output，ＧＰＩＯ）インタフェース、加入者識別モジュール（subscriber identity module，ＳＩＭ）インタフェース、ユニバーサルシリアルバス（universal serial bus，ＵＳＢ）インタフェース、及び／又はこれらに類するものを含み得る。
【0044】
充電管理モジュール１４０は、充電器から充電入力を受け取るように構成される。充電器は、無線充電器であってもよいし有線充電器であってもよい。有線充電の一部の実施形態において、充電管理モジュール１４０は、有線充電器の充電入力を、ＵＳＢインタフェース１３０を介して受け取り得る。無線充電の一部の実施形態において、充電管理モジュール１４０は、携帯電話１００のワイヤレス充電コイルを介して無線充電入力を受け取り得る。充電管理モジュール１４０は、バッテリ１４２を充電しながら、電力管理モジュール１４１を用いることによって携帯電話に電力を供給する。
【0045】
電力管理モジュール１４１は、バッテリ１４２、充電管理モジュール１４０、及びプロセッサ１１０に接続するように構成される。電力管理モジュール１４１は、バッテリ１４２及び／又は充電管理モジュール１４０から入力を受け、プロセッサ１１０、内部メモリ１２１、ディスプレイ１９１、カメラ１９０、及び無線通信モジュール１６０などに電力を供給する。電力管理モジュール１４１は更に、例えばバッテリ容量、バッテリサイクルカウント、及びバッテリ健康状態（漏電又はインピーダンス）などのパラメータを監視するように構成され得る。一部の他の実施形態において、電力管理モジュール１４１は代わりにプロセッサ１１０内に配置されてもよい。一部の他の実施形態において、電力管理モジュール１４１及び充電管理モジュール１４０は代わりに同一のデバイス内に配置されてもよい。
【0046】
携帯電話１００の無線通信機能が、アンテナ１、アンテナ２、モバイル通信モジュール１５０、無線通信モジュール１６０、モデムプロセッサ、及びベースバンドプロセッサなどによって実装され得る。
【0047】
アンテナ１及びアンテナ２は、電磁波信号を送受信するように構成される。携帯電話１００内の各アンテナは、１つ以上の通信帯域をカバーするように構成され得る。アンテナ利用率を改善するために、異なるアンテナが更に多重化されてもよい。例えば、アンテナ１は、無線ローカルエリアネットワークのダイバーシティアンテナとして多重化されてもよい。一部の他の実施形態において、アンテナは、同調スイッチと組み合わせて使用され得る。
【0048】
モバイル通信モジュール１５０は、２Ｇ、３Ｇ、４Ｇ、５Ｇ、及びこれらに類するものを含め、携帯電話１００に適用される無線通信ソリューションを提供し得る。モバイル通信モジュール１５０は、少なくとも１つのフィルタ、スイッチ、電力増幅器、低雑音増幅器（low noise amplifier，ＬＮＡ）、及びこれらに類するものを含み得る。モバイル通信モジュール１５０は、アンテナ１を介して電磁波を受信し、受信した電磁波に対して例えばフィルタリング又は増幅などの処理を実行し、復調のために電磁波をモデムプロセッサに送り得る。モバイル通信モジュール１５０は更に、モデムプロセッサによって変調された信号を増幅し、その信号を、アンテナ１を介した放射用の電磁波に変換し得る。一部の実施形態において、モバイル通信モジュール１５０内の少なくとも一部の機能モジュールは、プロセッサ１１０内に配置されてもよい。一部の実施形態において、モバイル通信モジュール１５０の少なくとも一部の機能モジュールは、プロセッサ１１０の少なくとも一部のモジュールと同じデバイス内に配置され得る。
【0049】
モデムプロセッサは変調器及び復調器を含み得る。変調器は、送信対象の低周波ベースバンド信号を中高周波信号に変調するように構成される。復調器は、受信した電磁波信号を低周波ベースバンド信号に復調するように構成される。そして、復調器は、復調を通じて得られた低周波ベースバンド信号を、処理のためにベースバンドプロセッサに送る。低周波ベースバンド信号が、ベースバンドプロセッサによって処理され、次いでアプリケーションプロセッサに送られる。アプリケーションプロセッサは、オーディオデバイス（これは、スピーカ１７０Ａ又はレシーバ１７０Ｂなどに限られない）を用いることによってサウンド信号を出力したり、ディスプレイ１９１によって画像又は映像を表示したりする。一部の実施形態において、モデムプロセッサは独立したコンポーネントとし得る。一部の他の実施形態において、モデムプロセッサは、プロセッサ１１０とは独立とすることができ、モバイル通信モジュール１５０又は他の機能モジュールと同じデバイス内に配置される。
【0050】
無線通信モジュール１６０は、例えば、無線ローカルエリアネットワーク（wireless local area network，ＷＬＡＮ）（例えば、ワイヤレスフィデリティ（wireless fidelity，Ｗｉ－Ｆｉ）ネットワーク）、ブルートゥース（Bluetooth，ＢＴ）、全地球航法衛星システム（global navigation satellite system，ＧＮＳＳ）、周波数変調（frequency modulation，ＦＭ）、近距離無線通信技術（near field communication，ＮＦＣ）、及び赤外線（infrared，ＩＲ）技術といった、携帯電話１００に適用される無線通信ソリューションを提供し得る。無線通信モジュール１６０は、１つ以上の通信処理モジュールを統合する１つ以上のデバイスとし得る。無線通信モジュール１６０は、アンテナ２を介して電磁波を受信し、該電磁波信号に対して周波数変調及びフィルタリング処理を実行し、処理した信号をプロセッサ１１０に送る。無線通信モジュール１６０は更に、プロセッサ１１０から送信対象の信号を受け取り、該信号に対して周波数変調及び増幅を実行し、その信号を、アンテナ２を介した放射用の電磁波に変換し得る。
【0051】
一部の実施形態において、携帯電話１００内で、アンテナ１とモバイル通信モジュール１５０とが結合され、アンテナ２と無線通信モジュール１６０とが結合され、その結果、携帯電話１００は、無線通信技術を用いることによってネットワーク及び他の機器と通信することができる。該無線通信技術は、グローバルシステムフォーモバイルコミュニケーションズ（global system for mobile communications，ＧＳＭ）、汎用パケット無線サービス（general packet radio service，ＧＰＲＳ）、符号分割多元接続（code division multiple access，ＣＤＭＡ）、広帯域符号分割多元接続（wideband code division multiple access，ＷＣＤＭＡ）、時分割符号分割多元接続（time-division code division multiple access，ＴＤ－ＳＣＤＭＡ）、ロングタームエボリューション（long term evolution，ＬＴＥ）、ＢＴ、ＧＮＳＳ、ＷＬＡＮ、ＮＦＣ、ＦＭ、ＩＲ技術、及び／又はこれらに類するものを含み得る。ＧＮＳＳは、全地球測位システム（global positioning system，ＧＰＳ）、全地球航法衛星システム（global navigation satellite system，ＧＬＯＮＡＳＳ）、北斗航法衛星システム（BeiDou navigation satellite system，ＢＤＳ）、準天頂衛星システム（quasi-zenith satellite system，ＱＺＳＳ）、及び／又は衛星ベース補強システム（satellite based augmentation systems，ＳＢＡＳ）を含み得る。
【0052】
携帯電話１００は、ＧＰＵ、ディスプレイ１９１、及びアプリケーションプロセッサなどを用いることによってディスプレイ機能を実装する。ＧＰＵは、画像処理用のマイクロプロセッサであり、ディスプレイ１９１及びアプリケーションプロセッサに接続される。ＧＰＵは、数学的及び幾何学的な計算を実行し、画像をレンダリングするように構成される。プロセッサ１１０は、表示情報を生成又は変更するためのプログラム命令を実行する１つ以上のＧＰＵを含み得る。
【0053】
ディスプレイ１９１は、画像、映像、及びこれらに類するものを表示するように構成される。ディスプレイ１９１はディスプレイパネルを含む。ディスプレイパネルは、液晶ディスプレイ（liquid crystal display，ＬＣＤ）、有機発光ダイオード（organic light-emitting diode，ＯＬＥＤ）、アクティブマトリクス有機発光ダイオード（active-matrix organic light-emitting diode，ＡＭＯＬＥＤ）、フレキシブル発光ダイオード（flex light-emitting diode，ＦＬＥＤ）、ミニＬＥＤ、マイクロＬＥＤ、マイクロＯＬＥＤ、量子ドット発光ダイオード（quantum dot light-emitting diode，ＱＬＥＤ）、又はこれらに類するものとし得る。一部の実施形態において、携帯電話１００は、１つ又はＮ個のディスプレイ１９４を含むことができ、Ｎは、１より大きい正の整数である。携帯電話１００は、ＩＳＰ、カメラ１９０、ビデオコーデック、ＧＰＵ、ディスプレイ１９１、及びアプリケーションプロセッサなどを用いることによって撮影機能を実装し得る。
【0054】
ＩＳＰは、カメラ１９０によってフィードバックされたデータを処理するように構成され得る。例えば、撮影時に、シャッターが押され、レンズを通してカメラの感光素子に光が伝達される。光信号が電気信号に変換され、カメラの感光素子が該電気信号を処理のためにＩＳＰに送り、電気信号が可視画像に変換される。ＩＳＰは更に、画像のノイズ、明るさ、及び肌の色についてアルゴリズム最適化を実行し得る。ＩＳＰは更に、例えば撮影シナリオの露出及び色温度などのパラメータを最適化し得る。一部の実施形態において、ＩＳＰはカメラ１９０内に配置されてもよい。
【0055】
カメラ１９０は、静止画像又はビデオをキャプチャするように構成される。被写体の光学像がレンズを通して生成され、感光素子上に投影される。感光素子は、電荷結合デバイス（charge coupled device，ＣＣＤ）又は相補型金属酸化膜半導体（complementary metal-oxide-semiconductor，ＣＭＯＳ）フォトトランジスタとし得る。感光素子は、光信号を電気信号に変換し、そして、該電気信号を、電気信号をデジタル画像信号に変換するＩＳＰに送る。ＩＳＰは、デジタル画像信号を処理のためにＤＳＰに出力する。ＤＳＰは、デジタル画像信号を例えばＲＧＢ又はＹＵＶなどの標準フォーマットの画像信号に変換する。一部の実施形態において、携帯電話１００は、１つ又はＮ個のカメラ１９０を含むことができ、Ｎは、１より大きい正の整数である。
【0056】
外部メモリインタフェース１２０は、携帯電話１００のストレージ能力を拡張するために、例えばマイクロＳＤカードといった外部メモリカードに接続するように構成され得る。外部メモリカードは、データストレージ機能を遂行するために、外部メモリインタフェース１２０を介してプロセッサ１１０と通信する。例えば、音楽及びビデオなどのファイルが外部ストレージカードに格納される。
【0057】
内部メモリ１２１は、１つ以上のコンピュータプログラムを格納するように構成されることができ、該１つ以上のコンピュータプログラムは命令を含む。プロセッサ１１０が、内部メモリ１２１に格納された命令を実行して、携帯電話１００が様々な機能アプリケーション、データ処理、及びこれらに類するものを実行することを可能にし得る。内部メモリ１２１は、プログラム記憶領域とデータ記憶領域とを含み得る。プログラム記憶領域は、オペレーティングシステムを格納し得る。プログラム記憶領域は更に、１つ以上のアプリケーション（例えばＧａｌｌｅｒｙ又はＣｏｎｔａｃｔｓなど）及びそれに類するものを格納し得る。データ記憶領域は、携帯電話１００の使用中に作成されたデータ（例えば、写真及び連絡先）及びそれに類するものを格納し得る。また、内部メモリ１２１は、高速ランダムアクセスメモリを含んでいてもよいし、例えば、１つ以上のディスクストレージコンポーネント、フラッシュストレージデバイス、又はユニバーサルフラッシュストレージ（universal flash storage，ＵＦＳ）などの、不揮発性メモリを更に含んでいてもよい。一部の他の実施形態において、プロセッサ１１０が、内部メモリ１２１に格納された命令及び／又はプロセッサ内に配置されたメモリに格納された命令を走らせて、携帯電話１００が様々な機能アプリケーション及びデータ処理を実行することを可能にし得る。
【0058】
携帯電話１００は、オーディオモジュール１７０、スピーカ１７０Ａ、レシーバ１７０Ｂ、マイクロフォン１７０Ｃ、ヘッドセットジャック１７０Ｄ、及びアプリケーションプロセッサなどを介して、例えば音楽再生及び録音といったオーディオ機能を実装し得る。
【0059】
オーディオモジュール１７０は、デジタルオーディオ情報をアナログオーディオ信号出力に変換するように構成され、さらに、アナログオーディオ入力をデジタルオーディオ信号に変換するように構成される。オーディオモジュール１７０は更に、オーディオ信号を符号化及び復号するように構成されてもよい。一部の実施形態において、オーディオモジュール１７０はプロセッサ１１０内に配置されてもよく、あるいは、オーディオモジュール１７０内の一部の機能モジュールがプロセッサ１１０内に配置される。
【0060】
スピーカ１７０Ａは、“ラウドスピーカ”とも称され、オーディオ電気信号をサウンド信号に変換するように構成される。携帯電話１００は、スピーカ１７０Ａを用いて音楽を再生したりハンズフリーコールを受信したりすることができる。
【0061】
レシーバ１７０Ｂは、“イヤホン”とも称され、オーディオ電気信号をサウンド信号に変換するように構成される。携帯電話１００が電話又は音声メッセージを受信するとき、音声が聞こえるように、人の耳の近くにレシーバ１７０Ｂが配置され得る。
【0062】
マイクロフォン１７０Ｃは、“マイク（ｍｉｋｅ又はｍｉｃ）”とも称され、サウンド信号を電気信号に変換するように構成される。電話をかけるとき又は音声メッセージを送るとき、ユーザは、人の口をマイクロフォン１７０Ｃの近くに移動させて音を発することで、マイクロフォン１７０Ｃにサウンド信号を入力し得る。１つ以上のマイクロフォン１７０Ｃが携帯電話１００に配置され得る。一部の他の実施形態において、サウンド信号を収集するとともにノイズ抑制機能を更に実装するために、２つのマイクロフォン１７０Ｃが携帯電話１００に配置されてもよい。一部の他の実施形態において、代わりに３つ、４つ、又はそれより多くのマイクロフォン１７０Ｃが携帯電話１００に配置されて、サウンド信号を収集し、ノイズを抑制し、更に音源を特定し、指向性録音機能を実装するなどしてもよい。
【0063】
ヘッドセットジャック１７０Ｄは、有線ヘッドセットに接続するように構成される。ヘッドセットジャック１７０Ｄは、ＵＳＢインタフェース１３０であってもよいし、３．５ｍｍオープンモバイル端末プラットフォーム（open mobile terminal platform，ＯＭＴＰ）標準インタフェース又は米国セルラーテレコミュニケーションズインダストリーアソシエーション（cellular telecommunications industry association of the USA，ＣＴＩＡ）標準インタフェースであってもよい。
【0064】
センサモジュール１８０は、圧力センサ、ジャイロセンサ、気圧センサ、磁気センサ、加速度センサ、距離センサ、光学式近接センサ、指紋センサ、温度センサ、タッチセンサ、周辺光センサ、骨伝導センサ、及びこれらに類するものを含み得る。
【0065】
この出願の実施形態において、タッチセンサは、“タッチ制御コンポーネント”とも称される。タッチセンサは、当該タッチセンサとディスプレイ１９１とで、“タッチスクリーン”とも称されるタッチ画面を構成するように、ディスプレイ１９１内に配置されてもよい。タッチセンサは、当該タッチセンサ上又はその近くで行われたタッチ操作を検出するように構成される。タッチイベントのタイプを決定するために、タッチセンサは検出したタッチ操作をアプリケーションプロセッサに伝達し得る。タッチ操作に関係付けられた視覚的出力が、ディスプレイ１９１を用いて提供され得る。一部の他の実施形態において、代わりに、複数のタッチセンサによって形成されたタッチセンサアレイのタッチパネルが、外付けアタッチメント形態でディスプレイパネルの表面に配置されてもよい。一部の他の実施形態において、タッチセンサは、代わりに、ディスプレイ１９１の位置とは異なる位置に配置されてもよい。タッチセンサの形態は、この出願のこの実施形態において限定されることではない。例えば、タッチセンサは、例えばキャパシタ又はバリスタなどのコンポーネントであってもよい。
【0066】
また、携帯電話１００は更に、例えばボタン、モータ、インジケータ、及び加入者識別モジュール（subscriber identity module、ＳＩＭ）カードインタフェースなどの、１つ以上のコンポーネントを含み得る。これは、この出願の実施形態において限定されることではない。
【0067】
例えば、この出願のこの実施形態で提供される電子機器は５Ｇ基地局である。５Ｇ基地局は、例えばベースバンド処理ユニット（base band unit，ＢＢＵ）、アクティブアンテナユニット（active antenna unit，ＡＡＵ）、中央ユニット－分配ユニット（central unit-distribute unit，ＣＵ－ＤＵ）、ＡＡＵ、ＢＢＵ、リモート無線ユニット（remote radio unit，ＲＲＵ）、アンテナ（antenna）、ＣＵ－ＤＵ－ＲＲＵ－アンテナ、及び統合５Ｇノード基地局（5G node base station，ｇＮＢ）などの異なるアーキテクチャに分割され得る。
【0068】
図１Ｂは、ＢＢＵ－ＲＲＵアーキテクチャの基地局２００の一例を示している。基地局２００は、ＢＢＵ２１、ＲＲＵ２２、及びアンテナ２３を含み得る。ＢＢＵ２１とＲＲＵ２２は光ファイバを介して接続され、ＢＢＵ２１とＲＲＵ２２との間のインタフェースは、共通公衆無線インタフェース（common public radio interface，ＣＰＲＩ）及びオープン基地局アーキテクチャイニシアティブ（open base station architecture initiative，ＯＢＳＡＩ）に基づく。ＢＢＵ２１は、ＲＲＵ２２を用いることによって、生成されたベースバンド信号を処理し、次いで、処理したベースバンド信号を送信のためにアンテナ２３に送る。ＲＲＵ２２は、デジタル中間周波数モジュール２２１、トランシーバモジュール２２２、電力増幅器２２３（power amplifier，ＰＡ）、及びフィルタ２２４を含む。デジタル中間周波数モジュール２２１は、光ファイバを介して送られたベースバンド信号の変調及び復調、デジタルアップ及びダウンコンバージョン、デジタル－アナログ変換（digital to analog converter，Ｄ／Ａ）、及びこれらに類するものを実行して、中間周波数信号を形成するように構成される。トランシーバモジュール２２２は、中間周波数信号から無線周波数信号への変換を完成させる。電力増幅器２２３は、ローパワーの無線周波数信号のパワーを増幅するように構成される。フィルタ２２４は、無線周波数信号をフィルタリングし、次いで、アンテナ２３を介して無線周波数信号を送信するように構成される。
【0069】
この出願の一実施形態は更に電力増幅回路を提供する。当該電力増幅回路は、図１Ａに示した携帯電話１００のモバイル通信モジュール１５０又は無線通信モジュール１６０の電力増幅器に使用されることができ、あるいは、図１Ｂに示した基地局２００のＲＲＵ２２の電力増幅器に使用されることができる。確かなことには、具体的な適用シナリオは、図１Ａに示した携帯電話１００及び図１Ｂに示した基地局２００に限定されるものではない。理解され得ることには、電力増幅器内の電力増幅回路を用いることによって信号を増幅する必要がある任意の電子機器が、この出願の実施形態の適用シナリオに属する。
【0070】
例えば、図１Ｃは電力増幅回路３０を示している。電力増幅回路３０は、集積回路３１と、パッケージ構造３２とを含む。集積回路３１がパッケージ構造３２の内部にパッケージングされている。図１Ｃに示すように、電力増幅回路３０の特定のパッケージ構造が提供される。集積回路３１は、電力増幅回路３０のパッケージ構造３２内にパッケージングされる。
【0071】
図１Ｃに示すように、パッケージ構造３２は、具体的に、放熱ベース基板３２１を含んでいる。放熱ベース基板３２１の伝導性及び放熱を向上させるために、放熱ベース基板３２１は、例えば銅Ｃｕ／モリブデンＭｏ／銅Ｃｕによって形成されたラミネート構造といった、複合材料を使用し得る。集積回路３１は、銀焼結を通じて放熱ベース基板３２１に接合され又は直接溶接される。
【0072】
集積回路３１は、少なくとも１つのトランジスタを含む。トランジスタの一部の電極（例えば、ソースＳ）が放熱ベース基板３２１と導通されて、ソースＳの接地を実現する。トランジスタの一部の電極（例えば、ドレインＤ及びゲートＧ）は、金ワイヤを用いることによるワイヤボンディングを通じてピンに接続される。それらのピンは絶縁層（例えば、絶縁セラミック）上に配置され、該絶縁層が、絶縁接着剤を用いて放熱ベース基板３２１に接合される。
【0073】
また、パッケージ構造３２はパッケージハウジング３２２を含んでいる。パッケージハウジング３２２は、絶縁接着剤を用いて放熱ベース基板３２１に接合され、上記ピンの一端が、別の回路に接続するためにパッケージ構造から露出される。集積回路３１は、パッケージハウジング３２２と放熱ベース基板３２１とによって取り囲まれた空間内に配置される。
【0074】
高電子移動度トランジスタ（high electron mobility transistor，ＨＥＭＴ）デバイスは、半導体デバイスであり、例えば高い絶縁破壊電界、高いチャネル電子濃度、高い電子移動度、及び高温安定性などの、その利点のために、集積回路３１内のトランジスタとして広く使用されている。以下では、説明のために、この出願のこの実施形態で提供される半導体デバイスがＨＥＭＴデバイスである例を用いる。
【0075】
一部の適用シナリオ（例えば、集積回路３１が電力増幅回路内の回路構造である）において、ＨＥＭＴデバイスのソースは接地される必要がある。グランドケーブルがソースの上部から引き出される。従って、グランドケーブルがＨＥＭＴデバイス内の別のリードと重なり合って、寄生容量が生成される。また、図１Ｃに示すように、放熱ベース基板３２１がＨＥＭＴデバイスの裏面に位置する。グランドケーブルは、放熱ベース基板３２１へと引き出され、その結果、グランドケーブルの長さが増加されてしまい、インダクタンスが増加する。
【0076】
結果として、一部の実施形態において、ＨＥＭＴデバイスの寄生容量及びインダクタンスを低減させるために、通常、裏面ビア構造が使用される。ＨＥＭＴデバイスのソースは、接地のための裏面ビアを介してＨＥＭＴデバイスの裏面に直接接続される。斯くして、ソース、ゲート、及びドレインのリードの重なり合い、並びにグランドケーブルの長さを減少させることができ、ＨＥＭＴデバイスの寄生容量及びインダクタンスが低減され得る。
【0077】
また、例えばプロセスなどの要因の制限により、裏面ビアの設計はソース（source，Ｓ）の幅を増加させ得るものであり、その結果、ＨＥＭＴデバイスの全体サイズが影響を受ける。従って、ＨＥＭＴデバイスのサイズに対するソースのサイズの影響を低減させるために、裏面ビア構造におけるソースのサイズをどのようにして小さくするかが、当業者によって解決される必要がある技術的な問題になる。
【0078】
ＨＥＭＴデバイスにおける裏面ビアの位置に基づいて、裏面ビアは、一般に、活性領域裏面ビアと受動領域裏面ビアとに分類される。活性領域裏面ビアは、ソースの下に配置される１つ以上の裏面ビア構造である。受動領域裏面ビアは、複数のソースが受動領域の１つの位置に集約されるように接続された後に受動領域の位置に対応して配置される１つ以上の裏面ビアである。
【0079】
一部の実施形態において、図２Ａに示すように、この出願の一実施形態は集積回路３１を提供する。集積回路３１は、複数のＨＥＭＴデバイスを含む。ＨＥＭＴデバイスの裏面ビアはソースＳの外側に位置し、裏面ビアはソースボンディングパッドの下に位置する。裏面ビアは、受動領域に製造されて、ＨＥＭＴデバイスのソースＳを接地のために裏面に引き出す。
【0080】
図２Ａに示す構造では、裏面ビアは活性領域のソースＳの下に位置する必要がないので、ソースＳのサイズを要求通りに設定することができ、裏面ビアの存在に起因してソースＳの面積を増加させる必要がなく、それ故に、ＨＥＭＴデバイスのサイズを小さくすることができる。
【0081】
しかしながら、図２Ａに示されるように、裏面ビアの構造が受動領域に配置され、複数のＨＥＭＴデバイスのソースＳをソースボンディングパッドに電気的に接続する必要がある。従って、ソースＳがゲート（gate，Ｇ）と交差する領域において、ソースＳは、ソースボンディングパッドに電気的に接続されるために、誘電体ブリッジ（ソースＳがゲートＧと交差する領域に誘電体層が配置され、ゲートＧの両側のソースＳが、誘電体層上のクロスブリッジを介して電気的に接続される）又はエアブリッジ（ソースＳがゲートＧと交差する領域でソースＳが飛び超え、ソースＳとゲートＧとの間にギャップが確保される）を介して交差エリアを横切る必要がある。
【0082】
結果として、ＨＥＭＴデバイス内にエアブリッジ又は誘電体ブリッジを製造する必要があり、プロセスが複雑である。エアブリッジの構造は不安定であり、後のプロセスにおいてパッシベーション層にクラックが入りやすい。さらに、ソースＳがゲートＧと交差することで、大きい寄生容量が生じてしまい得る。また、裏面ビアがソースボンディングパッドの下に配置されるため、ソースボンディングパッドからソースＳに信号を伝送する経路が長い。これは、ＨＥＭＴデバイスのインダクタンスを増加させ、ＨＥＭＴデバイスの周波数特性に影響を及ぼす。
【0083】
これに基づき、ＨＥＭＴデバイスのインダクタンスを低減させるために、一部の実施形態において、図２Ｂに示すように、この出願の一実施形態は集積回路３１を提供する。集積回路３１は、複数のＨＥＭＴデバイスを含む。ＨＥＭＴデバイスの裏面ビアはソースＳの下に位置する。裏面ビアは、活性領域に製造されて、ＨＥＭＴデバイスのソースＳを接地のために裏面に引き出す。
【0084】
裏面ビアがソースＳの下に位置することで、ソースＳに信号を伝送するための経路を短くすることができ、ＨＥＭＴデバイスのインダクタンスが低減され得る。
【0085】
しかしながら、ソースＳの材料は、通常、例えばアルミニウムなどの元素といった、反応性金属を含む。従って、ＨＥＭＴデバイスの製造プロセスには２つの主なプロセス問題が存在する。第１に、裏面にエッチングを通じて裏面ビアを形成するプロセスにおいて、ソースＳは、裏面ビアのエッチングを遮ることができず、裏面ビアエッチングはソースＳの下面で留まることができない。第２に、裏面ビアプロセスにおけるウェットエッチングがソースＳの金属を腐食させることになる。従って、図２Ｃ（図２ＢのＡ１－Ａ２方向に沿った断面図）に示すように、ソースＳに開口が配設され得る。ソースＳからドレインＤへの方向を幅方向（第１方向Ｘ）として定義する。裏面ビアプロセスによるソースＳへのダメージが回避されるように、裏面ビアプロセスにおいてソースＳが触れられることを回避するために、開口の幅Ｍ１が裏面ビアの幅Ｍ２よりも大きいことを確保する必要がある。すなわち、開口の輪郭が裏面ビアの輪郭を取り囲み、開口の輪郭と裏面ビアの輪郭との間にギャップＬが存在する。いろいろな箇所のギャップＬ（例えば、図２Ｃにおける左側及び右側のギャップＬ１及びＬ２）は同じであってもよいし、異なってもよい。ソースＳが損傷しないことを確保するために、ギャップＬの値は、通常、５００ｎｍから５００００ｎｍの範囲内である。
【0086】
ソースＳの幅Ｍは、開口の幅Ｍ１に非開口部の幅を加えたものに等しい。従って、ギャップＬの導入がソースＳ上の開口の幅Ｍ１（Ｍ１＝Ｍ２＋Ｌ１＋Ｌ２）を増加させてしまい、その結果、ＨＥＭＴデバイスの面積が増加する。また、ソースＳに開口が形成された後、裏面ビアのエッチングを遮るために、厚肉化されたソースをソースＳ上に形成する必要があり、厚肉化ソースはバリア層とオーミックコンタクトを形成しない。
【0087】
従って、ソースＳの幅Ｍ１を小さくするために、一部の実施形態において、開口の幅Ｍ１が小さくされるように、裏面ビアの幅Ｍ２が小さくされる。これにより、ソースＳのサイズが縮小される。
【0088】
しかしながら、裏面ビアの幅Ｍ２を小さくすることは、裏面ビアの深さ－幅の比を増加させ、裏面ビアを形成することのプロセス難度を高め得る。さらに、裏面ビアの幅Ｍ２を小さくすることは、裏面ビアの表面を覆ってソースＳと接触する裏面導電層を形成する際の難度を高め、裏面導電層の歩留まり及び信頼性に影響を及ぼし、その結果、ＨＥＭＴデバイスの歩留まり及び信頼性が影響を受ける。
【0089】
これに基づき、一部の実施形態において、ソースＳのサイズが大きいという問題を解決するために、別のＨＥＭＴデバイス構造が提供される。以下、幾つかの例を用いて、ＨＥＭＴデバイスの構造を説明する。
【0090】
例１
【0091】
図３Ａに示すように、この出願の一実施形態は集積回路３１を提供する。集積回路３１は、複数のＨＥＭＴデバイスを含む。ＨＥＭＴデバイスの裏面ビアはソースＳの下に位置する。裏面ビアは、活性領域に製造されて、ＨＥＭＴデバイスのソースＳを接地のために裏面に引き出す。
【0092】
【0093】
ソースＳに開口を配設する必要がないので、図２ＣにおけるギャップＬ１及びＬ２は存在しない。従って、裏面ビアの幅Ｍ２は、ソースＳの幅Ｍとは無関係である。具体的には、裏面ビアの幅Ｍ２のサイズがソースの幅Ｍより小さいことを条件として、裏面ビアの幅Ｍ２を大きくすることは必ずしもソースＳの幅Ｍを大きくすることを必要としない。斯くして、裏面ビアの幅Ｍ２は、必ずしもソースＳのサイズを増加させることなく、十分に大きく設計されることができる。
【0094】
以下、図３Ｂに示したＨＥＭＴデバイスの製造方法を示す。
【0095】
図４に示すように、当該ＨＥＭＴデバイスの製造方法は以下の工程を含む。
【0096】
Ｓ１０： 図５Ａに示すように、基板４１上に積層半導体層を形成する。
【0097】
一部の実施形態において、基板４１上の積層半導体層は、積層方式で配置された核形成層、傾斜バッファ層、チャネル層４２、挿入層、バリア層４３、及びキャップ層を含む。チャネル層４２とバリア層４３とでヘテロ接合を形成し、チャネル層４２の上に２次元電子ガス（two-dimensional electron gas，２ＤＥＧ）４４が生成される。
【0098】
図５Ａは、積層半導体層を形成する方法を示しており、工程Ｓ１０は以下の工程を含む。
【0099】
Ｓ１１： 基板４１上に核形成層を形成する。
【0100】
基板４１は、例えば、炭化ケイ素（ＳｉＣ）基板、シリコン（Ｓｉ）基板、サファイア基板、又はダイヤモンド基板とし得る。基板４１の材料は、この出願のこの実施形態において限定されることではない。
【0101】
核形成層は基板４１上に形成される。換言すれば、図５Ａに示すように、核形成層は基板４１上に配置される。例えば、核形成層は基板４１の表面上に配置される。
【0102】
核形成層は、例えば、有機金属化学気相成長（metal-organic chemical vapor deposition，ＭＯＣＶＤ）法又は分子線エピタキシ（molecular beam epitaxy，ＭＢＥ）法を用いることによって形成され得る。
【0103】
核形成層の材料は、例えば、ＧａＮ（窒化ガリウム）、ＡｌＧａＮ（窒化アルミニウムガリウム）、及びＡｌＮ（窒化アルミニウム）のうちの１つ以上を含み得る。
【0104】
核形成層は、エピタキシャル品質を向上させ、上部エピタキシの成長を容易にするためのものである。
【0105】
Ｓ１２： 核形成層上に傾斜バッファ層を形成する。
【0106】
あるいは、これは、核形成層の基板４１から遠い側に傾斜バッファ層が形成されることとして理解される。
【0107】
換言すれば、図５Ａに示すように、傾斜バッファ層は、核形成層の基板４１から遠い側に配置される。例えば、傾斜バッファ層は、基板４１から遠い側の核形成層の表面上に配置される。
【0108】
傾斜バッファ層は、例えば、ＭＯＣＶＤプロセスを用いて、そのＡｌ（アルミニウム）組成が徐々に減少するＡｌＧａＮ傾斜層をエピタキシャル成長させることによって形成され得る。
【0109】
例えば、ＭＯＣＶＤプロセスを用いることによって、核形成層の基板４１から遠い側に、Ａｌ０．８Ｇａ０．２Ｎ層、Ａｌ０．５Ｇａ０．５Ｎ層、及びＡｌ０．２Ｇａ０．８Ｎ層が順に形成されて、傾斜バッファ層を形成する。
【0110】
電子散乱によって生じる移動度の低下を抑制するために、傾斜バッファ層は、通常、ノンドープ構造を使用する。
【0111】
傾斜バッファ層の機能は次の通りである。傾斜バッファ層のバンドギャップとチャネル層４２のバンドギャップは異なり、その結果、バリア層４３とチャネル層４２とによって形成されるヘテロ接合のポテンシャル井戸深さがいっそう深くなる。これは、２次元電子ガスの限界を高める。また、バッファ層は、通常、厚く、電圧に耐えるためのデバイスの主構造である。
【0112】
Ｓ１３： 傾斜バッファ層上にチャネル層４２を形成する。
【0113】
あるいは、これは、傾斜バッファ層の基板４１から遠い側にチャネル層４２が形成されることとして理解される。
【0114】
以上の説明から分かることには、核形成層及び傾斜バッファ層はどちらも基板４１上に形成されている。従って、傾斜バッファ層の基板４１から遠い側に形成されるチャネル層４２も基板４１上に位置する。
【0115】
チャネル層４２は、例えば、ＭＯＣＶＤ法又はＭＢＥ法を用いることによって形成され得る。
【0116】
チャネル層４２の材料は、例えば、ＧａＮ、ＡｌＧａＮ、ＩｎＡｌＮ（窒化インジウムアルミニウム）、ＡｌＮ、ＳｃＡｌＮ（窒化スカンジウムアルミニウム）のうちの１つ以上を含み得る。
【0117】
一部の実施形態において、チャネル層４２の厚さは、１００ｎｍから５０００ｎｍの範囲内である。例えば、チャネル層４２の厚さは、５００ｎｍ、１０００ｎｍ、１５００ｎｍ、２０００ｎｍ、２５００ｎｍ、３０００ｎｍ、３５００ｎｍ、４０００ｎｍ、又は４５００ｎｍである。
【0118】
Ｓ１４： チャネル層４２上に挿入層を形成する。
【0119】
あるいは、これは、チャネル層４２の基板４１から遠い側に挿入層が形成されることとして理解される。換言すれば、図５Ａに示すように、挿入層は、チャネル層４２の基板４１から遠い側に配置される。例えば、挿入層は、基板４１から遠い側のチャネル層４２の表面上に配置され、２次元電子ガス４４の移動度を向上させる。
【0120】
挿入層は、例えば、ＭＯＣＶＤ法又はＭＢＥ法を用いることによって形成され得る。
【0121】
Ｓ１５： 挿入層上にバリア層４３を形成する。
【0122】
あるいは、これは、挿入層の基板４１から遠い側にバリア層４３が形成されることとして理解される。換言すれば、図５Ａに示すように、バリア層４３は、挿入層の基板４１から遠い側に配置される。例えば、バリア層４３は、基板４１から遠い側の挿入層の表面上に配置される。
【0123】
バリア層４３は、例えば、ＭＯＣＶＤ法又はＭＢＥ法を用いることによって形成され得る。
【0124】
バリア層４３の材料は、例えば、ＧａＮ、ＡｌＧａＮ、ＩｎＡｌＮ、ＡｌＮ、及びＳｃＡｌＮのうちの１つ以上を含み得る。
【0125】
チャネル層４２の材料とバリア層４３の材料は異なり、チャネル層４２とバリア層４３とでヘテロ構造を形成する。例えば、チャネル層４２の材料はＧａＮを含み、バリア層４３の材料はＡｌＧａＮを含む。
【0126】
一部の実施形態において、バリア層４３の厚さは、２ｎｍから５０ｎｍの範囲内である。例えば、バリア層４３は、２５ｎｍの厚さを有して２５％のアルミニウム組成を含むＡｌＧａＮからなる。例えば、バリア層４３の厚さは、１０ｎｍ、１５ｎｍ、２０ｎｍ、２５ｎｍ、３０ｎｍ、３５ｎｍ、４０ｎｍ、又は４５ｎｍである。
【0127】
バリア層４３は、通常、ドープされない。バリア層４３とその後に形成されるゲート（通常は金属材料からなる）との間の仕事関数差を用いることによって、一方向に電流を通す能力を持つバリア層がゲートの下に形成される。これは、ゲートがチャネル層４２を制御する能力を確保しながら、さらに、ゲートの電気的リーク問題を効果的に抑制することができる。
【0128】
Ｓ１６： バリア層４３上にキャップ層を形成する。
【0129】
あるいは、これは、バリア層４３の基板４１から遠い側にキャップ層が形成されることとして理解される。図５Ａに示すように、キャップ層は、バリア層４３の基板４１から遠い側に配置される。例えば、キャップ層は、基板４１から遠い側のバリア層４３の表面上に配置される。
【0130】
キャップ層は、例えば、ＭＯＣＶＤ法又はＭＢＥ法を用いることによって形成され得る。
【0131】
キャップ層の材料は、例えば、ＧａＮ又はＳｉ３Ｎ４（窒化シリコン）とし得る。理解され得ることには、キャップ層は、ソース及びドレインとバリア層４３との間のオーミックコンタクトに影響を及ぼすべきでない。上述の効果は、キャップ層をドーピング又はパターニングする（バリア層４３を露出させる）ことによって達成され得る。
【0132】
キャップ層の厚さは、バリア層４３を保護するには小さすぎる。キャップ層が過度に厚いと、ＨＥＭＴデバイスの厚さが増加されてしまい得る。従って、一部の実施形態において、キャップ層の厚さは、例えば、１ｎｍから２０ｎｍの範囲内とし得る。例えば、キャップ層の厚さは、５ｎｍ、１０ｎｍ、又は１５ｎｍである。
【0133】
すなわち、図５Ａに示すように、基板４１上の積層半導体層は、積層方式で配置された核形成層、傾斜バッファ層、チャネル層４２、挿入層、バリア層４３、及びキャップ層を含む。
【0134】
しかしながら、この出願のこの実施形態において、積層半導体層が形成されるとき、上述の工程Ｓ１１－Ｓ１６の全てが行われることは必要でない。これらの工程のうちの一部が行われてもよい。あるいは、基板４１上に少なくとも、チャネル層４２とバリア層４３とを含むヘテロ構造が形成されることを条件として、他の工程が追加されてもよい。
【0135】
説明を容易にするために、図５Ｂに示すように、後続のプロセスでは、基板４１上に形成された積層半導体層がチャネル層４２及びバリア層４３を含む例のみを図示に用いる。
【0136】
Ｓ２０： 図５Ｂに示すように、積層半導体層上にソース４５及びドレイン４６を形成する。
【0137】
例えば、積層半導体層において最も上の層にキャップ層が位置する場合、ソース４５及びドレイン４６はキャップ層上に形成される。あるいは、例えば、積層半導体層において最も上の層にバリア層４３が位置する場合、ソース４５及びドレイン４６はバリア層４３上に形成される。どの構造が使用されるかにかかわらず、ソース４５及びドレイン４６がバリア層４３とオーミックコンタクトを形成することが確保されていればよい。
【0138】
図５Ｂは、ソース４５及びドレイン４６を形成する方法を示しており、Ｓ２０は以下の工程を含む。
【0139】
Ｓ２１： 積層半導体層を覆うフォトレジストを作製し、フォトエッチングを行って、ソース４５が形成されるべき領域にソースボンディングパッド開口を形成するとともに、ドレイン４６が形成されるべき領域にドレインボンディングパッド開口を形成する。
【0140】
例えば、図５Ｂを参照されたい。先ず、積層半導体層上にフォトレジストをコーティングすることができ、フォトレジストを遮蔽するように遮光板（フォトマスクマスク）が構成される。遮光板の形状を図５Ｂに示している。電極（例えば、ソース及びドレイン）が形成されるべき領域は光透過領域に設定され、残りの領域は非光透過領域である。そして、コーティングされたフォトレジストが硬化された後、光で遮光板を照らすことにより、光透過領域のフォトレジストが活性化され、光透過領域のフォトレジストが除去されて、ソースボンディングパッド開口及びドレインボンディングパッド開口を形成する。
【0141】
なお、この出願の実施形態の具体的な実装で言及されるフォトレジストは全て、ポジ型フォトレジストである。すなわち、フォトレジストは照射後に活性化され、そして、活性化したフォトレジストが除去される。確かなことには、実際の処理では代わりにネガ型フォトレジストが用いられてもよい。なお、ネガ型フォトレジストは、照射後に活性化されるのでなく、照射がないときに活性化される。従って、ネガ型フォトレジストが用いられる場合には、図における遮光板の光透過領域と非光透過領域とを入れ替える必要がある。具体的には、元の光透過領域が非光透過領域となり、元の非光透過領域が光透過領域となり、他の工程は変更されない。ポジ型フォトレジストを用いる方法及びネガ型フォトレジストを用いる方法はどちらも、この出願の実施形態の保護範囲内に入るものである。
【0142】
Ｓ２２： ソースボンディングパッド開口及びドレインボンディングパッド開口を通してドナー不純物を注入し、活性化後にドーピング領域を形成する。
【0143】
ドナー不純物は、イオン注入プロセスを用いることによって、ソースボンディングパッド開口及びドレインボンディングパッド開口を通して注入されることができる。ドナー不純物は、例えば、シリコンイオンとすることができ、ドナー不純物は、単一元素であってもよいし、複数の元素の混ぜ合わせであってもよい。ドナー不純物の注入は、ソース４５及びドレイン４６とバリア層４３との間のオーミックコンタクト抵抗の抵抗率を低減させることができ、更にバリア層４３の抵抗率を低減させることができる。
【0144】
Ｓ２３： フォトレジストを除去し、アニーリングプロセスを用いることによってドナー不純物のキャリアを活性化して、Ｎ型ドーピング領域を形成する。
【0145】
確かなことには、注入されたドナー不純物のキャリアは、代わりに、他の後続の膜層製造においてアニーリングプロセスを用いることによって活性化されてもよい。
【0146】
Ｓ２４： 次いで、積層半導体層を覆うフォトレジストを作製し、フォトエッチングを行って、ソース４５が形成されるべき領域にソースボンディングパッド開口を形成するとともに、ドレイン４６が形成されるべき領域にドレインボンディングパッド開口を形成する。
【0147】
Ｓ２５： フォトレジストを覆う金属膜を形成し、該金属膜は、ソースボンディングパッド開口及びドレインボンディングパッド開口を充填する。
【0148】
例えば、該金属膜は、金属堆積プロセス、スパッタリングプロセス、蒸着プロセス、又は電気めっきプロセスを用いることによって製造され得る。
【0149】
Ｓ２６： フォトレジストを除去し、ソースボンディングパッド開口内に位置するソース４５、及びドレインボンディングパッド開口内に位置するドレイン４６を保持する。
【0150】
ソース４５及びドレイン４６の材料は、単体であってもよいし、合金又は多層積層金属であってもよい。
【0151】
一部の実施形態において、ソース４５及びドレイン４６の材料の仕事関数は、４．３ｅＶから６ｅＶの範囲内である。
【0152】
例えば、ソース４５及びドレイン４６の材料は、以下の元素のうちの少なくとも１つ、すなわち、チタン（Ｔｉ、仕事関数は４．３３ｅＶ）、金（Ａｕ、仕事関数は５．１ｅＶ）、及び白金（Ｐｔ、仕事関数は５．６５ｅＶ）のうちの少なくとも１つを含む。例えば、ソース４５及びドレイン４６の材料は窒化チタンを含む。
【0153】
一部の実施形態において、ソース４５及びドレイン４６の材料はアルミニウム（Ａｌ）元素を含まない。
【0154】
一部の実施形態において、ソース４５及びドレイン４６は、少なくとも１つの導電層を含む。
【0155】
例えば、ソース４５及びドレイン４６は導電層を含み、該導電層の材料は、例えばチタン、金、及び白金などの元素を含むことができる。ソース４５及びドレイン４６は単層構造のものであり、製造プロセスが単純であり、生産効率が高い。
【0156】
あるいは、例えば、ソース４５及びドレイン４６は複数の導電層を含み、各導電層の材料は同じであってもよいし、異なってもよい。
【0157】
ソース４５及びドレイン４６は複数の導電層を含み、ソース４５及びドレイン４６の応力及び抵抗率が調整可能となるように、異なる材料の特性を共に融合させることができる。ソース４５及びドレイン４６は更に、複数の金属層間での拡散を阻止するように機能する導電層を含むことが可能となる。これにより、ソース４５及びドレイン４６の体積膨張によって生じるＨＥＭＴデバイスへのダメージが回避される。
【0158】
一部の実施形態において、ソース４５及びドレイン４６が１つの導電層を含む場合、導電層の材料は、例えば、チタン元素を含み得る。
【0159】
ソース４５及びドレイン４６が複数の導電層を含む場合について、ソース４５を例として用いる。例えば、ソース４５は、順に積層された第１導電層及び第２導電層を含む。第１導電層はチタン元素を含み、第２導電層は金元素を含み、第１導電層がバリア層４３と接触してバリア層４３に接続される。
【0160】
積層された半導体層（例えば、バリア層４３）の表面上にチタン元素が配置される。導通機能が果たされながら、更に接着機能が果たされ得る。これは、積層された半導体層へのソース４５及びドレイン４６の接続の効果を向上させる。
【0161】
ソース４５及びドレイン４６の応力及び抵抗率を総合的に検討した後、一部の実施形態において、ソース４５及びドレイン４６の各導電層の厚さは、１ｎｍから１００００ｎｍの範囲内である。例えば、導電層の厚さは、１００ｎｍ、５００ｎｍ、１０００ｎｍ、１５００ｎｍ、２０００ｎｍ、２５００ｎｍ、３０００ｎｍ、３５００ｎｍ、４０００ｎｍ、４５００ｎｍ、５０００ｎｍ、６０００ｎｍ、７０００ｎｍ、８０００ｎｍ、又は９０００ｎｍである。
【0162】
確かなことには、導電層の厚さは、等しくてもよいし、等しくなくてもよい。これは、この出願のこの実施形態において限定されることではなく、必要に応じて適切に設定され得る。
【0163】
各導電層の膜厚を適切に設定することで、補助的な電極を配設する必要なしに、ソース４５及びドレイン４６の抵抗を低減させることができる。構造が単純であり、プロセス工程が少なく、製造効率が高い。
【0164】
図５Ｂに示すように、ソース４５及びドレイン４６は、積層半導体層（例えば、バリア層４３）の表面に配置され、ソース４５は、積層半導体層（例えば、バリア層４３）に最も近い導通構造である。
【0165】
あるいは、これは、ソース４５及びドレイン４６が、積層半導体層（例えば、バリア層４３）上に配置される導通構造の最初の層であり、ソース４５及びドレイン４６との間に他の導通構造が配置されないこととして理解される。
【0166】
一部の実施形態において、図５Ｂに示すように、ソース４５は平面構造のものである。
【0167】
あるいは、これは、例えば開口又は中空パターンなどの構造がソース４５に配置されないこととして理解される。
【0168】
ソース４５が平面構造のものであることで、構造が単純となり、製造プロセスが単純となる。また、ソース４５に開口を配設され、ソース４５が、複数のストリップパターンを含む構造に分割された後に、複数のストリップ構造をどのように相互接続するかという問題を考慮する必要がない。
【0169】
Ｓ３０： 図５Ｃに示すように、ソース４５とドレイン４６との間に位置するゲート４９を形成する。
【0170】
ゲート４９の材料は、例えば、高い仕事関数を有する金属とし得る。例えば、ゲート４９の材料は、例えば、ニッケル（Ｎｉ、仕事関数は４．６ｅＶ）、金、及びこれらに類するものとし得る。ゲート４９は、バリア層４３上に配置され、バリア層４３とショットキーコンタクトを形成する。
【0171】
一部の実施形態において、図５Ｃに示すように、工程Ｓ３０は以下の工程を含む。
【0172】
Ｓ３１： ソース４５及びドレイン４６上に第１の誘電体層４７を形成する。
【0173】
第１の誘電体層４７の材料は、例えば、窒化シリコン、酸化シリコン、又は酸化アルミニウムなどの絶縁誘電体とし得る。第１の誘電体層４７の厚さは、１０ｎｍから２００ｎｍの範囲内とし得る。例えば、第１の誘電体層４７の厚さは、５０ｎｍ、１００ｎｍ、又は１５０ｎｍである。
【0174】
例えば、第１の誘電体層４７は、例えばプラズマ化学気相成長、原子層堆積、又は低圧化学気相成長などのプロセスを用いることによって形成され得る。
【0175】
なお、工程Ｓ３１で形成される第１の誘電体層４７は、図５Ｃに示すように、ソース４５及びドレイン４６を露出させ得る。工程Ｓ３１で形成される第１の誘電体層４７は、代わりに、ソース４５及びドレイン４６を覆ってもよい。次いで、別の後続工程でパターニングが行われて、ソース４５及びドレイン４６を露出させる。
【0176】
Ｓ３２： 第１の誘電体層４７にゲートボンディングパッド開口４８を形成する。
【0177】
ゲートボンディングパッド開口４８を形成する方法は、次の通りである。例えば、フォトレジストが、ゲートボンディングパッド開口４８を露出させるためのマスクとして第１の誘電体層４７上に形成され得る。エッチングプロセス（ドライエッチング又はウェットエッチング）を用いて、ゲートボンディングパッド開口４８を形成する。フォトレジストは除去される。
【0178】
第１の誘電体層４７がソース４５及びドレイン４６を露出させている場合、第１の誘電体層４７にゲートボンディングパッド開口４８を形成するプロセスは、第１の誘電体層４７上にソース４５及びドレイン４６を露出させるプロセスと同時に完了され得る。代わりに、それら２つのプロセスは数回で完了されてもよい。
【0179】
ゲートボンディングパッド開口４８のサイズが、形成されるゲート４９のサイズを制限する。一部の実施形態において、ゲートボンディングパッド開口４８は溝である。該溝の幅は１０ｎｍから１０００ｎｍの範囲内である。例えば、該溝の幅は、１００ｎｍ、２００ｎｍ、３００ｎｍ、４００ｎｍ、５００ｎｍ、６００ｎｍ、７００ｎｍ、８００ｎｍ、又は９００ｎｍである。
【0180】
Ｓ３３： ゲート４９を形成する。
【0181】
ゲート４９を形成するプロセスは、例えば、ソース４５及びドレイン４６を形成するプロセスと同じとし得る。上述の説明を参照されたい。第１の誘電体層４７のゲートボンディングパッド開口４８はソース４５とドレイン４６との間に位置し、最終的に形成されたゲート４９もソース４５とドレイン４６との間に位置する。
【0182】
なお、この出願のこの実施形態において、上述の工程に示したように、先ずソース４５及びドレイン４６を同時に形成することができ、次いで、ゲート４９が形成される。代わりに、先ずゲート４９が形成されてもよく、次いで、ソース４５及びドレイン４６が同時に形成される。あるいは、ソース４５、ドレイン４６、及びゲート４９が同時に形成されてもよい。
【0183】
Ｓ４０： 図５Ｄに示すように、フィールドプレート（field plate，ＦＰ）５１を形成する。
【0184】
フィールドプレート５１の材料は任意の導電材料とし得る。フィールドプレート５１は、ゲート４９の基板４１から遠い側に配置され、ゲート４９とドレイン４６との間の領域の上に位置する。基板４１上へのフィールドプレート５１の正投影が、基板４１上へのゲート４９の正投影と重なる。
【0185】
一部の実施形態において、図５Ｄに示すように、工程Ｓ４０は以下の工程を含む。
【0186】
Ｓ４１： 第２の誘電体層５０を形成する。
【0187】
第２の誘電体層５０の材料は、例えば、窒化シリコン、酸化シリコン、又は酸化アルミニウムなどの絶縁誘電体とし得る。第２の誘電体層５０の厚さは、５０ｎｍから１０００ｎｍの範囲内とし得る。例えば、第２の誘電体層５０の厚さは、１００ｎｍ、２００ｎｍ、３００ｎｍ、４００ｎｍ、５００ｎｍ、６００ｎｍ、７００ｎｍ、８００ｎｍ、又は９００ｎｍである。
【0188】
例えば、第２の誘電体層５０は、例えばプラズマ化学気相成長、原子層堆積、又は低圧化学気相成長などのプロセスを用いることによって形成され得る。
【0189】
なお、工程Ｓ４１で形成される第２の誘電体層５０は、図５Ｄに示すように、ソース４５及びドレイン４６を露出させ得る。工程Ｓ４１で形成される第２の誘電体層５０は、代わりに、ソース４５及びドレイン４６を覆ってもよい。次いで、別の後続工程でパターニングが行われて、ソース４５及びドレイン４６を露出させる。
【0190】
Ｓ４２： フィールドプレート５１を形成する。
【0191】
フィールドプレート５１を形成する方法は、ソース４５及びドレイン４６を形成する方法と同じとし得る。上述の説明を参照されたい。
【0192】
フィールドプレート５１は、フローティング状態にあることができ、如何なる信号もロードしない。フィールドプレート５１は、代わりに、ソース４５と接触してもよく、フィールドプレート５１は更にゲート４９と接触してもよい。
【0193】
電界ピークはゲート４９の位置に発生しやすい。それ故に、ゲート４９の上にフィールドプレート５１を配置することで、ＨＥＭＴデバイス内の電界分布を調節し得る。これは、電界分布を均一にすることを可能にし、電界ピークが回避される。
【0194】
Ｓ５０： 図５Ｅに示すように、厚肉化ソース５２及び厚肉化ドレイン５３を形成する。
【0195】
厚肉化ソース５２は、ソース４５上に配置され、ソース４５と接触してソース４５に接続される。厚肉化ドレイン５３は、ドレイン４６上に配置され、ドレイン４６と接触してドレイン４６に接続される。
【0196】
厚肉化ソース５２及び厚肉化ドレイン５３の材料は限定されず、ソース４５及びドレイン４６の材料と同じであってもよいし、異なってもよい。厚肉化ソース５２及び厚肉化ドレイン５３を製造する方法も、ソース４５及びドレイン４６を製造する方法と同じとし得る。上述の関連する説明を参照されたい。
【0197】
厚肉化ソース５２及び厚肉化ドレイン５３の厚さは、例えば、５００ｎｍから１００００ｎｍの範囲内とし得る。例えば、厚肉化ソース５２及び厚肉化ドレイン５３の厚さは、１０００ｎｍ、２０００ｎｍ、３０００ｎｍ、４０００ｎｍ、５０００ｎｍ、６０００ｎｍ、７０００ｎｍ、８０００ｎｍ、又は９０００ｎｍである。
【0198】
厚肉化ソース５２及び厚肉化ドレイン５３が配設され、これは、ソース４５及びドレイン４６の厚さを増加させ、ソース４５及びドレイン４６の抵抗を減少させることと等価であり、その結果、半導体デバイスの電流導通能力が向上される。しかしながら、留意されたいことには、厚肉化ソース５２及び厚肉化ドレイン５３のサイズは、ソース４５及びドレイン４６のサイズと同じである必要はなく、ソース４５及びドレイン４６のサイズよりも大きくても小さくてもよく、これらの全てが電流導通能力を向上させることができる。
【0199】
Ｓ６０： デバイス上に周辺パッシベーション層又は防水層を堆積させる。
【0200】
具体的には、パッシベーション層（誘電体材料を含む）又は防水層（防水材料を含む）は、デバイスを保護するためにデバイスの周囲に巻き付けられる。
【0201】
Ｓ７０： 図５Ｆに示すように、ソース４５の下に裏面ビア５４を形成する。
【0202】
裏面ビア５４は、基板４１からソース４５の下のバリア層４３までの領域を貫通する。あるいは、これは、チャネル層４２から遠い側の基板４１の裏面から、基板４１に近い側のソース４５の表面まで、裏面ビア５４が貫通することとして理解される。換言すれば、裏面ビア５４は、基板４１上の積層半導体層を貫通して、基板４１に近い側のソース４５の表面に達する。
【0203】
一部の実施形態において、図５Ｆに示すように、工程Ｓ７０は以下の工程を含む。
【0204】
Ｓ７１： 基板４１の裏面を薄化する。
【0205】
基板４１の前面のプロセスが完了した後、デバイスを通ってソース４５から裏面への接続を遂行するために、基板４１の裏面のプロセスを行う必要がある。基板４１の前面のプロセスが完了した後には、基板４１の支持力に対する要求が減少する。従って、基板４１に裏面ビア５４を形成する前に、先ず基板４１を薄くすることができる。裏面ビア５４の形成難度が低減され得る。また、最終的に形成される半導体デバイスの厚さを減少させることができる。
【0206】
一部の実施形態において、薄化後の基板４１の厚さは、１０μｍから５００μｍの範囲内である。例えば、薄化後の基板４１の厚さは、１００μｍ、２００μｍ、３００μｍ、又は４００μｍである。
【0207】
Ｓ７２： 基板４１の裏面から、基板４１側のソース４５上の膜層にビアを作成して、裏面ビア５４を形成する。
【0208】
基板４１側のソース４５上の膜層は、基板４１と、基板４１上に配置された積層半導体層とであるとし得る。
【0209】
例えば、先ず、基板４１の裏面上にフォトレジストがコーティングされる。マスクプレートを用いてフォトレジストが露光される。フォトレジストが現像され、フォトレジストをマスクとして用いて、形成される裏面ビア５４の領域を露出させる。ドライエッチングプロセス又はウェットエッチングプロセスを用いて、基板４１側のソース４５上の膜層にビアを作製して、裏面ビア５４を形成する。フォトレジストは除去される。
【0210】
確かなことには、例えば金属層マスク層又は誘電体マスク層などの他のマスク層が孔マスクとして使用されてもよい。また、基板４１上の積層半導体層がエッチングされる時、基板４１がマスクとして用いられ得る。
【0211】
裏面ビア５４及び後続のバックメタル層の製造難度を下げるために、裏面ビア５４の幅は大きく設定されることができ、ソース４５の幅に等しくてさえよい。裏面ビア５４のサイズは、この出願のこの実施形態において限定されず、例えばプロセスなどの要因が総合的に検討された後に適切に選択されることができる。
【0212】
Ｓ７３： ドライエッチング又はウェットエッチングを通じて、裏面ビア５４内に残存するエッチング副生成物５５を除去する。
【0213】
フォトレジストは、工程Ｓ７２で除去されてもよいし、工程Ｓ７３の後に除去されてもよい。
【0214】
ウェットエッチングのエッチング溶液は、例えば、塩酸、硝酸、水酸化カリウム（ＫＯＨ）、又はテトラメチルアンモニウムハイドロオキサイド（ＴＭＡＨ）などの溶液を含み得る。
【0215】
Ｓ８０： 図５Ｇに示すように、基板４１の裏面上に裏面導電層５６を形成し、裏面導電層５６が、裏面ビア５４を通じて、ソース４５と接触してソース４５に接続される。
【0216】
図５Ｇに示すように、裏面導電層５６は、裏面ビア５４の表面と基板４１の裏面とを覆う。ソース４５が裏面導電層５６と直接接触して裏面導電層５６に接続される。
【0217】
裏面導電層５６の材料は、例えば、金、及びチタン金を含み得る。裏面導電層５６の厚さは、例えば、５００ｎｍから３００００ｎｍの範囲内とし得る。裏面導電層５６は、例えば、電気めっきプロセス、蒸着プロセス、又はスパッタリングプロセスを用いることによって製造され得る。
【0218】
なお、この出願のこの実施形態で提供される半導体デバイスの製造方法は、上述の工程に限られず、必要に応じて、別の工程が追加されたり、上述の工程のうちの一部が除かれたりし得る。また、上述の製造方法における工程の順序は、単なる一例であり、必要に応じて調整されて入れ換えられ得る。
【0219】
図６Ａに示すように、上述の製造方法を用いた製造を通じて得られる半導体デバイスは、基板４１と、積層方式で基板４１上に順に配置されたチャネル層４２及びバリア層４３とを含み、チャネル層４２とバリア層４３とでヘテロ接合を形成し、チャネル層４２内に２次元電子ガス４４が生成される。ソース４５及びドレイン４６が、バリア層４３の表面に配置されて、バリア層４３とオーミックコンタクトを形成する。ソース４５は平面構造のものであり、ソース４５は、バリア層４３に最も近い導通構造である。ゲート４９が、ソース４５とドレイン４６との間に位置してバリア層４３上に配置される。フィールドプレート５１が、ゲート４９の基板４１から遠い側に配置され、ゲート４９とドレイン４６との間に位置し、ゲート４９の投影と重なる。
【0220】
ソース４５の下に裏面ビア５４が位置し、裏面ビア５４は、チャネル層４２から遠い側の基板４１の裏面から、基板４１に近い側のソース４５の表面まで貫通する。裏面導電層５６は、基板４１の裏面上に配置され、裏面ビア５４を通じて、ソース４５と接触してソース４５に接続される。
【0221】
一部の実施形態において、図５Ｇに示したように、半導体デバイスは更に、厚肉化ソース５２及び厚肉化ドレイン５３を含む。厚肉化ソース５２は、ソース４５上に配置され、ソース４５と接触してソース４５に接続される。厚肉化ドレイン５３は、ドレイン４６上に配置され、ドレイン４６に接触してドレイン４６に接続される。
【0222】
一部の実施形態において、図６Ｂに示すように、半導体デバイスは更に、積層方式で基板４１とチャネル層４２との間に順に配置された核形成層及び傾斜バッファ層と、チャネル層４２とバリア層４３との間に配置された挿入層と、バリア層４３の表面上に配置されたキャップ層とを含む。
【0223】
キャップ層の異なる材料に基づいて、例えば、図６Ｂに示すように、キャップ層は、ソース４５及びドレイン４６とバリア層４３との間に配置される。
【0224】
あるいは、例えば、図６Ｃに示すように、ソース４５及びドレイン４６を露出させる開口がキャップ層に配設され、ソース４５及びドレイン４６がバリア層４３と直接接触する。
【0225】
ＨＥＭＴデバイスの動作原理は、次の通りである。ソース４５及びドレイン４６が別々にバリア層４３と導通オーミックコンタクトを形成し、ゲート４９がバリア層４３とショットキーコンタクトを形成する。チャネル層４２内の破線は２ＤＥＧ４４を表しており、これは、ＨＥＭＴデバイス内でチャネル層４２とバリア層４３とによって形成されるヘテロ接合における分極によって生成される。２ＤＥＧ４４を用いて、電界の作用下で電子が効率的に導かれる。ソース４５及びドレイン４６は、電界の作用下でソース４５とドレイン４６との間のチャネル層４２内を２ＤＥＧ４４が流れることを可能にするように構成され、チャネル層４２内の２ＤＥＧ４４において、ソース４５とドレイン４６との間の導通が生じる。ゲート４９は、ソース４５とドレイン４６との間に配置され、ＨＥＭＴデバイスの導通と遮断を制御するように２ＤＥＧ４４の通過を可能にしたり阻止したりするように構成される。
【0226】
なお、上述のＨＥＭＴデバイスのうちのいずれかのデバイスに基づいて、ＨＥＭＴデバイスが集積回路３１に使用された後、一部の実施形態において、集積回路３１に含まれる複数のＨＥＭＴデバイスの裏面導電層５６が互いに接触して接続される。あるいは、一部の実施形態では、集積回路３１に含まれる複数のＨＥＭＴデバイスにおいて、一部のＨＥＭＴデバイスの裏面導電層５６が互いに接触して接続される。あるいは、一部の実施形態では、集積回路３１に含まれる複数のＨＥＭＴデバイスにおいて、それらのＨＥＭＴデバイスの裏面導電層５６は互いに独立である。
【0227】
この出願のこの実施形態では、ソース４５がバリア層４３と直にオーミック接触しており、ソース４５の下に裏面ビア５４が位置する。斯くして、裏面ビア５４がソース４５の下に配置され、裏面導電層５６が、裏面ビア５４を通じてソース４５と直接接触してソース４５に接続される。ソース４５から裏面導電層５６に信号が直接伝導され、それ故に、ソース４５への伝送経路が短縮される。これは、半導体デバイスのインダクタンスを低減させ、半導体デバイスの周波数を高めることができる。また、裏面ビア５４の幅は、要求に応じて適切に設定されることができ、裏面ビア５４の幅を更に減らす必要がないことで、裏面ビア５４の製造プロセスの難度及び歩留まりを低減させ、裏面導電層５６の歩留まり及び信頼性を向上させ、その結果、半導体デバイスの歩留まり及び信頼性が向上される。従って、デバイスソース４５のサイズが小さくなり、それ故に、製造を通じて小型で低コストの半導体デバイスを得ることができる。
【0228】
オプションで、半導体デバイスを製造するプロセスにおいて、ソース４５の材料は、高い仕事関数及び安定した化学的特性を有する金属（例えば、チタン、金、及び白金）又は元素を含む合金として選択され、もはや、例えばアルミニウムなどの反応性金属を含まない。ソース４５が裏面ビアのエッチングを遮ることが可能にされ、裏面ビアプロセスの湿式処理における腐食を回避することができる。
【0229】
オプションで、裏面ビア５４の製造プロセスにおけるエッチングに起因してソース４５が腐食されることがないように、合金を使用したり、プロセスを完了したりすることができる。
【0230】
結果として、裏面ビアプロセス中にソース４５に触れたとしても、ソース４５にダメージが生じることがない。従って、裏面ビアプロセスによって引き起こされる腐食を回避するために特にソース４５を裏面ビア５４から離して配置する必要はない。これは、ソース４５のサイズを小さくし、半導体デバイス全体のサイズを小さくする。
【0231】
例２
【0232】
例２と例１との間の違いは、ソース４５が開口を持つ点にある。
【0233】
図７Ａに示すように、当該半導体デバイスのソース４５は、もはや平面構造のものではなく、開口４５１を持ち、開口４５１は裏面ビア５４の上に位置する。
【0234】
開口４５１の形状は限定されず、図７Ａにおける開口４５１の形状は一例にすぎない。
【0235】
理解され得ることには、ソース４５が開口４５１を持つが、開口４５１の配設がソース４５上の信号伝送に影響を及ぼすべきでない。
【0236】
一部の実施形態において、図７Ａに示すように、ソース４５は開口４５１を持つが、ソース４５はなおも何処もが相互接続された構造である。
【0237】
一部の他の実施形態では、図７Ｂに示すように、ソース４５の開口４５１がソース４５を複数のストリップ構造に分割する。図７Ｃ（図７ＢのＣ１－Ｃ２方向に沿った断面図）に示すように、それらのストリップ構造は、例えば、厚肉化ソース５２を用いて相互接続されることができる。具体的には、ソース４５の各部分が厚肉化ソース５２と接触して厚肉化ソース５２に接続されて、ソース４５の全ての部分の間の相互接続を実現する。
【0238】
換言すれば、図８に示すように、一部の実施形態において、当該半導体デバイスは更に、厚肉化ソース５２及び厚肉化ドレイン５３を含む。厚肉化ソース５２は、ソース４５の開口４５１を通じて、裏面導電層５６と接触して裏面導電層５６に接続される。
【0239】
開口４５１と裏面ビア５４との間の構造関係について、一部の実施形態では、開口４５１の幅Ｍ１は裏面ビア５４の幅Ｍ２以下である。
【0240】
開口４５１の幅Ｍ１を裏面ビア５４の幅Ｍ２よりも大きくする必要があることと比較して、開口４５１の幅Ｍ１が裏面ビア５４の幅Ｍ２以下であることは、開口４５１の幅Ｍ１を縮小することと等価であり、その結果、ソース４５の幅を小さくすることができる。
【0241】
開口４５１と裏面ビア５４との間の構造関係によってもたらされるソース４５と裏面導電層５６との間の構造関係に基づいて、一部の実施形態において、裏面導電層５６は、ゲート４９の左側に近くて、ゲート４９の右側から遠く、裏面導電層５６の左側及び／又は右側がソース４５と接触してソース４５に接続される。
【0242】
一部の実施形態において、図８に示すように、裏面導電層５６の左側及び右側がソース４５と正確にすれすれに接触する。
【0243】
換言すれば、開口４５１の左側及び右側と裏面ビア５４との間にギャップがない。
【0244】
一部の他の実施形態では、図９Ａに示すように、裏面導電層５６の左側はソース４５と正確にすれすれに接触し、裏面導電層５６の右側とソース４５との間にはギャップがある。
【0245】
換言すれば、開口４５１の左側と裏面ビア５４との間にはギャップがなく、開口４５１の右側と裏面ビア５４との間にはギャップがある。
【0246】
一部の他の実施形態では、図９Ｂに示すように、裏面導電層５６の左側はソース４５に正確に接合され、裏面導電層５６の右側とソース４５との間にはギャップがある。
【0247】
換言すれば、開口４５１の左側と裏面ビア５４との間にはギャップがなく、開口４５１の右側と裏面ビア５４との間にはギャップがある。
【0248】
一部の他の実施形態では、図９Ｃに示すように、裏面導電層５６の左側はソース４５に接合され、裏面導電層５６の右側はソース４５と正確にすれすれに接触する。
【0249】
換言すれば、開口４５１の左側及び右側と裏面ビア５４との間にギャップがない。
【0250】
一部の他の実施形態では、図１０Ａに示すように、裏面導電層５６の右側はソース４５と正確にすれすれに接触し、裏面導電層５６の左側とソース４５との間にはギャップがある。
【0251】
換言すれば、開口４５１の右側と裏面ビア５４との間にはギャップがなく、開口４５１の左側と裏面ビア５４との間にはギャップがある。
【0252】
一部の他の実施形態では、図１０Ｂに示すように、裏面導電層５６の右側はソース４５に正確に接合され、裏面導電層５６の左側とソース４５との間にはギャップがある。
【0253】
換言すれば、開口４５１の右側と裏面ビア５４との間にはギャップがなく、開口４５１の左側と裏面ビア５４との間にはギャップがある。
【0254】
一部の他の実施形態では、図１０Ｃに示すように、裏面導電層５６の右側はソース４５に接合され、裏面導電層５６の左側はソース４５と正確にすれすれに接触する。
【0255】
換言すれば、開口４５１の左側及び右側と裏面ビア５４との間にギャップがない。
【0256】
一部の他の実施形態では、図１１に示すように、裏面導電層５６の右側はソース４５に接合され、裏面導電層５６の左側はソース４５に接合される。
【0257】
換言すれば、開口４５１の左側及び右側と裏面ビア５４との間にギャップがない。
【0258】
この出願のこの実施形態では、ソース４５の下に裏面ビア５４が配置される。ソース４５に開口４５１が配設されるが、裏面ビア５４の製造プロセスにおけるエッチングによってソース４５が腐食されることはないとし得る。すなわち、裏面ビアプロセス中にソース４５に触れたとしても、ソース４５にダメージが生じることはない。従って、裏面ビア５４のプロセスによって生じる腐食を回避するためにソース４５の開口を裏面ビアのサイズよりも大きく設定することは必要でない。換言すれば、開口４５１の幅Ｍ１は裏面ビア５４の幅Ｍ２以下であり、裏面ビア５４の左側及び／又は右側と開口４５１との間にギャップがない。すなわち、裏面導電層５６の左側及び／又は右側がソース４５と接触してソース４５に接続される。従って、必要に応じてソース４５に開口４５１が配設される。しかし、開口４５１のサイズを小さくすることができ、その結果、ソース４５のサイズを小さくすることができ、半導体デバイスのサイズを増加させなくてよい。
【0259】
なお、以上では、この出願の実施形態で提供される半導体デバイスがＨＥＭＴデバイスである例を用いているが、半導体デバイスがＨＥＭＴデバイスであることに限定されるものではない。この出願の実施形態で提供される半導体デバイスは、そのソースが接地される必要がある任意の半導体デバイスとし得る。
【0260】
以上の説明は、単にこの出願の特定の実装に過ぎず、この出願の保護範囲はそれに限定されるものではない。この出願に開示された技術的範囲内の如何なる変形又は置換もこの出願の保護範囲に入るものである。従って、この出願の保護範囲は請求項の保護範囲に従うものである。
【図1A】
【図1B】
【図1C】
【図2A】
【図2B】
【図2C】
【図3A】
【図3B】
【図4】
【図5A】
【図5B】
【図5C】
【図5D】
【図5E】
【図5F】
【図5G】
【図6A】
【図6B】
【図6C】
【図7A】
【図7B】
【図7C】
【図8】
【図9A】
【図9B】
【図9C】
【図10A】
【図10B】
【図10C】
【図11】
【国際調査報告】