特表 2024-537786 電力増幅回路、電力増幅器、及び送信器

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2024-10-16

(54)【発明の名称】電力増幅回路、電力増幅器、及び送信器

(51)【国際特許分類】

   H03F 1/32 20060101AFI20241008BHJP

   H03F 3/24 20060101ALI20241008BHJP

   H03F 3/45 20060101ALI20241008BHJP

   H03F 1/14 20060101ALI20241008BHJP

【ＦＩ】

H03F1/32

H03F3/24

H03F3/45

H03F1/14

【審査請求】有

【予備審査請求】未請求

(21)【出願番号】P 2024519446

(86)(22)【出願日】2022-09-19

(85)【翻訳文提出日】2024-04-26

(86)【国際出願番号】 CN2022119557

(87)【国際公開番号】W WO2023051298

(87)【国際公開日】2023-04-06

(31)【優先権主張番号】202111163809.2

(32)【優先日】2021-09-30

(33)【優先権主張国・地域又は機関】CN

(81)【指定国・地域】

【公序良俗違反の表示】

（特許庁注：以下のものは登録商標）

１．ＢＬＵＥＴＯＯＴＨ

２．ＺＩＧＢＥＥ

(71)【出願人】

【識別番号】503433420

【氏名又は名称】華為技術有限公司

【氏名又は名称原語表記】ＨＵＡＷＥＩ ＴＥＣＨＮＯＬＯＧＩＥＳ ＣＯ．，ＬＴＤ．

【住所又は居所原語表記】Ｈｕａｗｅｉ Ａｄｍｉｎｉｓｔｒａｔｉｏｎ Ｂｕｉｌｄｉｎｇ， Ｂａｎｔｉａｎ， Ｌｏｎｇｇａｎｇ Ｄｉｓｔｒｉｃｔ， Ｓｈｅｎｚｈｅｎ， Ｇｕａｎｇｄｏｎｇ ５１８１２９， Ｐ．Ｒ． Ｃｈｉｎａ

(74)【代理人】

【識別番号】100107766

【弁理士】

【氏名又は名称】伊東 忠重

(74)【代理人】

【識別番号】100229448

【弁理士】

【氏名又は名称】中槇 利明

(72)【発明者】

【氏名】ゥレン，ジーシオーン

(72)【発明者】

【氏名】ルゥ，ユイイエン

(72)【発明者】

【氏名】ホゥイ，シヤオイエン

【テーマコード（参考）】

5J500

【Ｆターム（参考）】

5J500AA01

5J500AA12

5J500AA41

5J500AA63

5J500AA65

5J500AC21

5J500AC54

5J500AC81

5J500AF08

5J500AF17

5J500AH10

5J500AH29

5J500AH35

5J500AK02

5J500AK12

5J500AK29

5J500AM08

5J500AM13

5J500AS14

5J500AT01

5J500LV08

5J500NG02

(57)【要約】

本願は、電力増幅回路、電力増幅器、及び送信器を提供する。電力増幅回路は電力増幅ユニット及び補償ユニットを含む。電力増幅ユニットは第１ＭＯＳ電界効果トランジスタを含み、補償ユニットは第３ＭＯＳ電界効果トランジスタを含み、第３ＭＯＳ電界効果トランジスタのゲート電極は第１ＭＯＳ電界効果トランジスタのドレイン電極に接続され、第３ＭＯＳ電界効果トランジスタの導電型は第１ＭＯＳ電界効果トランジスタの導電型と逆である。従って、入力電圧による第３ＭＯＳ電界効果トランジスタのゲート－ソース間キャパシタの変化傾向は、入力電圧による第１ＭＯＳ電界効果トランジスタのゲート－ドレイン間キャパシタの変化傾向と逆であり、第１ＭＯＳ電界効果トランジスタのゲート－ドレイン間キャパシタは基本的に補償後の入力電圧により変化しないので、ＡＭ－ＰＭは補償され、電力増幅回路の線形性は改善される。更に、電力増幅回路の設計は単純である。

【特許請求の範囲】

【請求項1】

電力増幅ユニット及び補償ユニットを含む電力増幅回路であって、
前記電力増幅ユニットは第１ＭＯＳ電界効果トランジスタを含み、前記第１ＭＯＳ電界効果トランジスタのゲート電極は前記電力増幅回路の入力信号端に接続され、前記第１ＭＯＳ電界効果トランジスタのドレイン電極は前記電力増幅回路の出力信号端に接続され、前記第１ＭＯＳ電界効果トランジスタのソース電極は接地され、
前記補償ユニットは第３ＭＯＳ電界効果トランジスタを含み、前記第３ＭＯＳ電界効果トランジスタのゲート電極は第１バイアス電圧端に接続され、前記第３ＭＯＳ電界効果トランジスタのソース電極は前記電力増幅回路の前記出力信号端に接続され、前記第３ＭＯＳ電界効果トランジスタのドレイン電極は第２バイアス電圧端に接続され、
前記第１ＭＯＳ電界効果トランジスタはＮ型ＭＯＳ電界効果トランジスタであり、かつ前記第３ＭＯＳ電界効果トランジスタはＰ型ＭＯＳ電界効果トランジスタであり、あるいは、前記第１ＭＯＳ電界効果トランジスタはＰ型ＭＯＳ電界効果トランジスタであり、かつ前記第３ＭＯＳ電界効果トランジスタはＮ型ＭＯＳ電界効果トランジスタである、
電力増幅回路。

【請求項2】

前記電力増幅ユニットは、第２ＭＯＳ電界効果トランジスタ及び第１バイアスサブ回路を更に含み、
前記第２ＭＯＳ電界効果トランジスタのゲート電極は、前記第１バイアスサブ回路を介して前記電力増幅回路の前記入力信号端に接続され、前記第２ＭＯＳ電界効果トランジスタのドレイン電極は前記電力増幅回路の前記出力信号端に接続され、前記第２ＭＯＳ電界効果トランジスタのソース電極は接地され、
前記第１バイアスサブ回路は、前記第２ＭＯＳ電界効果トランジスタのゲートバイアス電圧を制御するよう構成され、
前記第１ＭＯＳ電界効果トランジスタの直流動作点はクラスＣにバイアスされ、かつ前記第２ＭＯＳ電界効果トランジスタの直流動作点はクラスＡＢにバイアスされ、あるいは、前記第１ＭＯＳ電界効果トランジスタの直流動作点はクラスＡＢにバイアスされ、かつ前記第２ＭＯＳ電界効果トランジスタの直流動作点はクラスＣにバイアスされる、
請求項１に記載の電力増幅回路。

【請求項3】

前記第１バイアスサブ回路は、第１キャパシタ及び第１抵抗を含み、
前記第１キャパシタの第１端は前記電力増幅回路の前記入力信号端に接続され、前記第１キャパシタの第２端は前記第２ＭＯＳ電界効果トランジスタのゲート電極に接続され、
前記第１抵抗の第１端は前記第２ＭＯＳ電界効果トランジスタのゲート電極に接続され、前記第１抵抗の第２端は第３バイアス電圧端に接続される、
請求項２に記載の電力増幅回路。

【請求項4】

前記電力増幅ユニットは、前記電力増幅回路の前記入力信号端と前記第１ＭＯＳ電界効果トランジスタのゲート電極との間に接続されている第２バイアスサブ回路を更に含み、
前記第２バイアスサブ回路は、前記第１ＭＯＳ電界効果トランジスタのゲートバイアス電圧を制御するよう構成される、
請求項２又は３に記載の電力増幅回路。

【請求項5】

前記第２バイアスサブ回路は、第２キャパシタ及び第２抵抗を含み、
前記第２キャパシタの第１端は前記電力増幅回路の前記入力信号端に接続され、前記第２キャパシタの第２端は前記第１ＭＯＳ電界効果トランジスタのゲート電極に接続され、
前記第２抵抗の第１端は前記第１ＭＯＳ電界効果トランジスタのゲート電極に接続され、前記第２抵抗の第２端は第４バイアス電圧端に接続される、
請求項４に記載の電力増幅回路。

【請求項6】

入力整合回路、出力整合回路、及び請求項１乃至５のうちいずれか一項に記載の電力増幅回路を有し、
前記入力整合回路の出力信号端は前記電力増幅回路の入力信号端に接続され、前記出力整合回路の入力信号端は前記電力増幅回路の出力信号端に接続される、
電力増幅器。

【請求項7】

前記電力増幅器が第１電力増幅回路及び第２電力増幅回路を有する場合に、
前記電力増幅器は第３キャパシタを更に有し、前記第３キャパシタの第１端は、前記第１電力増幅回路の前記第３ＭＯＳ電界効果トランジスタのドレイン電極に接続され、前記第３キャパシタの第２端は、前記第２電力増幅回路の前記第３ＭＯＳ電界効果トランジスタのドレイン電極に接続され、
前記入力整合回路の出力信号端は、前記第１電力増幅回路の入力信号端及び前記第２電力増幅回路の入力信号端に別々に接続され、前記出力整合回路の入力信号端は、前記第１電力増幅回路の出力信号端及び前記第２電力増幅回路の出力信号端に別々に接続される、
請求項６に記載の電力増幅器。

【請求項8】

第１バイアス電圧端は接地される、
請求項７に記載の電力増幅器。

【請求項9】

前記電力増幅器は、第４キャパシタ及び第５キャパシタを更に有し、
前記第４キャパシタは、前記第１電力増幅回路の出力信号端と前記第２電力増幅回路の入力信号端との間に接続され、
前記第５キャパシタは、前記第２電力増幅回路の出力信号端と前記第１電力増幅回路の入力信号端との間に接続される、
請求項７又は８に記載の電力増幅器。

【請求項10】

駆動段階増幅回路及び段階間整合回路を更に有し、
前記駆動段階増幅回路は、前記第１電力増幅回路及び前記第２電力増幅回路の出力ゲインを補償するよう構成され、
前記駆動段階増幅回路の入力信号端は前記入力整合回路の出力信号端に接続され、前記駆動段階増幅回路の出力信号端は前記段階間整合回路の入力信号端に接続され、
前記段階間整合回路の出力信号端は、前記第１電力増幅回路の入力信号端及び前記第２電力増幅回路の入力信号端に別々に接続される、
請求項７乃至９のうちいずれか一項に記載の電力増幅器。

【請求項11】

前記駆動段階増幅回路は、第４ＭＯＳ電界効果トランジスタ、第５ＭＯＳ電界効果トランジスタ、第６ＭＯＳ電界効果トランジスタ、第７ＭＯＳ電界効果トランジスタ、第３抵抗、第４抵抗、第６キャパシタ、及び第７キャパシタを有し、
前記第４ＭＯＳ電界効果トランジスタのゲート電極は電源電圧端に接続され、前記第４ＭＯＳ電界効果トランジスタのドレイン電極は前記駆動段階増幅回路の第１出力信号端に接続され、前記第４ＭＯＳ電界効果トランジスタのソース電極は前記第５ＭＯＳ電界効果トランジスタのドレイン電極に接続され、
前記第５ＭＯＳ電界効果トランジスタのゲート電極は前記第６キャパシタの第１端に接続され、前記第５ＭＯＳ電界効果トランジスタのソース電極は接地され、前記第６キャパシタの第２端は前記駆動段階増幅回路の第１入力信号端に接続され、
前記第６ＭＯＳ電界効果トランジスタのゲート電極は前記電源電圧端に接続され、前記第６ＭＯＳ電界効果トランジスタのドレイン電極は前記駆動段階増幅回路の第２出力信号端に接続され、前記第６ＭＯＳ電界効果トランジスタのソース電極は前記第７ＭＯＳ電界効果トランジスタのドレイン電極に接続され、
前記第７ＭＯＳ電界効果トランジスタのゲート電極は前記第７キャパシタの第１端に接続され、前記第７ＭＯＳ電界効果トランジスタのソース電極は接地され、前記第７キャパシタの第２端は前記駆動段階増幅回路の第２入力信号端に接続され、
前記第３抵抗は、前記第５ＭＯＳ電界効果トランジスタのゲート電極と第５バイアス電圧端との間に接続され、前記第４抵抗は、前記第７ＭＯＳ電界効果トランジスタのゲート電極と前記第５バイアス電圧端との間に接続される、
請求項１０に記載の電力増幅器。

【請求項12】

前記駆動段階増幅回路は、第８キャパシタ及び第９キャパシタを更に有し、
前記第８キャパシタは、前記第４ＭＯＳ電界効果トランジスタのソース電極と前記第７ＭＯＳ電界効果トランジスタのゲート電極との間に接続され、
前記第９キャパシタは、前記第６ＭＯＳ電界効果トランジスタのソース電極と前記第５ＭＯＳ電界効果トランジスタのゲート電極との間に接続される、
請求項１１に記載の電力増幅器。

【請求項13】

回路ボードと、該回路ボードに電気的に接続される、請求項６乃至１２のうちいずれか一項に記載の電力増幅器とを有する送信器。

【発明の詳細な説明】

【技術分野】

【0001】

本願は、電子テクノロジの分野に、特に、電力増幅回路、電力増幅器、及び送信器に関係がある。

【背景技術】

【0002】

相補型金属酸化膜半導体（Complementary Metal Oxide Semiconductor，ＣＭＯＳ）は、主流の半導体テクノロジとして、一般的な通信ベースバンド及びアナログトランシーバなどの様々なデジタル／アナログ信号処理チップの実施に広く使用されている。電力増幅器（Power Amplifier，ＰＡ）は送信器の最終段モジュールとなる。ＣＭＯＳテクノロジに基づいて開発されたＰＡは、Ｂｌｕｅｔｏｏｔｈ、Ｚｉｇｂｅｅ、及びＮＢ－ＩｏＴなどの狭帯域低電力シナリオで主に使用され、初期のＷｉ－Ｆｉシステムでも使用されることがある。しかし、変調信号の直交振幅変調（Quadrature Amplitude Modulation，ＱＡＭ）次数の増加とともに、信号のロスレス伝送を確かにするために、通信リンクの信号対雑音比に対する要求もそれに応じて高まっている。従って、高次ＱＡＭ信号の送信は、より高い線形性、例えば、より低い振幅変調－振幅変調（Amplitude Modulation-Amplitude Modulation，ＡＭ－ＡＭ）歪み及びより低い振幅変調－位相変調（Amplitude Modulation-Phase Modulation）歪みを有することをＰＡに要求する。従って、高帯域幅及び高次ＱＡＭ信号の伝送を満足するために高線形性ＰＡを如何に設計するかは、当業者によって至急解決される必要がある技術的課題である。

【発明の概要】

【0003】

本願は、高線形性電力増幅回路を提供するように電力増幅回路、電力増幅器、及び送信器を提供する。

【0004】

第１の態様に従って、本願の実施形態は、電力増幅ユニット及び補償ユニットを含む電力増幅回路を提供し、電力増幅ユニットは第１ＭＯＳ電界効果トランジスタを含んでもよく、第１ＭＯＳ電界効果トランジスタのゲート電極は電力増幅回路の入力信号端に接続され、第１ＭＯＳ電界効果トランジスタのドレイン電極は電力増幅回路の出力信号端に接続され、第１ＭＯＳ電界効果トランジスタのソース電極は接地される。補償ユニットは第３ＭＯＳ電界効果トランジスタを含んでよく、第３ＭＯＳ電界効果トランジスタのゲート電極は第１バイアス電圧端に接続され、第３ＭＯＳ電界効果トランジスタのソース電極は電力増幅回路の出力信号端に接続され、第３ＭＯＳ電界効果トランジスタのドレイン電極は第２バイアス電圧端に接続される。第１ＭＯＳ電界効果トランジスタはＮ型ＭＯＳ電界効果トランジスタであり、かつ第３ＭＯＳ電界効果トランジスタはＰ型ＭＯＳ電界効果トランジスタであり、あるいは、第１ＭＯＳ電界効果トランジスタはＰ型ＭＯＳ電界効果トランジスタであり、かつ第３ＭＯＳ電界効果トランジスタはＮ型ＭＯＳ電界効果トランジスタである。

【0005】

本願のこの実施形態で提供される電力増幅回路に従って、第３ＭＯＳ電界効果トランジスタのソース電極は第１ＭＯＳ電界効果トランジスタのドレイン電極に接続され、第３ＭＯＳ電界効果トランジスタの導電型は第１ＭＯＳ電界効果トランジスタＭ１の導電型と逆である。従って、入力電圧による第３ＭＯＳ電界効果トランジスタのゲート－ソース間キャパシタＣｇｓの変化傾向は、入力電圧による第１ＭＯＳ電界効果トランジスタのゲート－ドレイン間キャパシタＣｇｄの変化傾向と逆であり、第１ＭＯＳ電界効果トランジスタのゲート－ドレイン間キャパシタは基本的に補償後の入力電圧により変化しないので、ＡＭ－ＰＭは補償され、電力増幅回路の線形性は改善される。更に、電力増幅回路の設計は単純である。

【0006】

実施形態で、第１バイアス電圧端の電圧は０からＶｄｄの間にセットされ得、Ｖｄｄは電源電圧であり、第２バイアス電圧端は仮想接地にセットされ得、つまり、第２バイアス電圧端はキャパシタを介して接地される。

【0007】

例えば、電力増幅回路では、電力増幅ユニットは、第２ＭＯＳ電界効果トランジスタ及び第１バイアスサブ回路を更に含んでもよい。第２ＭＯＳ電界効果トランジスタのゲート電極は、第１バイアスサブ回路を介して電力増幅回路の入力信号端に接続され、第２ＭＯＳ電界効果トランジスタのドレイン電極は電力増幅回路の出力信号端に接続され、第２ＭＯＳ電界効果トランジスタのソース電極は接地される。第１バイアスサブ回路は、第２ＭＯＳ電界効果トランジスタのゲートバイアス電圧を制御するよう構成される。第１ＭＯＳ電界効果トランジスタの直流動作点はクラスＣにバイアスされ、かつ第２ＭＯＳ電界効果トランジスタの直流動作点はクラスＡＢにバイアスされ、あるいは、第１ＭＯＳ電界効果トランジスタの直流動作点はクラスＡＢにバイアスされ、かつ第２ＭＯＳ電界効果トランジスタの直流動作点はクラスＣにバイアスされる。

【0008】

第１ＭＯＳ電界効果トランジスタ及び第２ＭＯＳ電界効果トランジスタは同じ導電型を有し、つまり、第１ＭＯＳ電界効果トランジスタ及び第２ＭＯＳ電界効果トランジスタは両方とも、Ｎ型ＭＯＳ電界効果トランジスタ又はＰ型ＭＯＳ電界効果トランジスタである。

【0009】

本願では、マルチゲートトランジスタ技術を使用することによって組み合わされる第１ＭＯＳ電界効果トランジスタ及び第２ＭＯＳ電界効果トランジスタが電力増幅ユニットに使用される。一方のＭＯＳ電界効果トランジスタの直流動作点はクラスＡＢにバイアスされ、それにより、そのＭＯＳ電界効果トランジスタの相互コンダクタンスｇｍの三次非線形ｇｍ”は負になり、他方のＭＯＳ電界効果トランジスタの直流動作点はクラスＣにバイアスされ、それにより、その他方のＭＯＳ電界効果トランジスタの相互コンダクタンスｇｍの三次非線形ｇｍ”は正になる。このようにして、２つのＭＯＳ電界効果トランジスタの相互コンダクタンスｇｍの三次非線形ｇｍ”は反対に作用することになり、電力増幅回路のＡＭ－ＡＭは補償され、電力増幅回路のＰ１ｄＢ圧縮ポイントは改善される。

【0010】

例えば、第１バイアスサブ回路は、第１キャパシタ及び第１抵抗を含んでもよい。第１キャパシタの第１端は電力増幅回路の入力信号端に接続され、第１キャパシタの第２端は第２ＭＯＳ電界効果トランジスタのゲート電極に接続される。第１抵抗の第１端は第２ＭＯＳ電界効果トランジスタのゲート電極に接続され、第１抵抗の第２端は第３バイアス電圧端に接続される。従って、第１抵抗は、第２ＭＯＳ電界効果トランジスタのゲートバイアス電圧を制御するために使用され、第１キャパシタは、第２ＭＯＳ電界効果トランジスタのゲート電極から第１ＭＯＳ電界効果トランジスタのゲート電極を絶縁するために使用され得、第１キャパシタは、直流を遮断し、交流を導くという役割を更に果たし得る。

【0011】

具体的な実施の間、第３バイアス電圧端の電圧は、第２ＭＯＳ電界効果トランジスタの動作状態に基づき設計されてもよい。第２ＭＯＳ電界効果トランジスタがＮ型ＭＯＳ電界効果トランジスタである例が使用される。第２ＭＯＳ電界効果トランジスタの直流動作点がクラスＣにバイアスされるとき、第３バイアス電圧端の電圧は第２ＭＯＳ電界効果トランジスタの閾電圧よりも低くなる。第２ＭＯＳ電界効果トランジスタの直流動作点がクラスＡＢにバイアスされるとき、第３バイアス電圧端の電圧は、第２ＭＯＳ電界効果トランジスタの閾電圧よりも高くなる。

【0012】

例えば、電力増幅回路では、電力増幅ユニットは、電力増幅回路の入力信号端と第１ＭＯＳ電界効果トランジスタのゲート電極との間に接続されている第２バイアスサブ回路を更に含んでもよく、第２バイアスサブ回路は、第１ＭＯＳ電界効果トランジスタのゲートバイアス電圧を制御するよう構成される。従って、実際の適用の間、電力増幅回路の入力信号端が変圧器に接続されるとき、変圧器は第１ＭＯＳ電界効果トランジスタのゲートバイアス電圧を制御する必要がなく、コモン４ポート変圧器が使用され、設計複雑性は低下する。

【0013】

例えば、第２バイアスサブ回路は、第２キャパシタ及び第２抵抗を含んでもよい。第２キャパシタの第１端は電力増幅回路の入力信号端に接続され、第２キャパシタの第２端は第１ＭＯＳ電界効果トランジスタのゲート電極に接続される。第２抵抗の第１端は第１ＭＯＳ電界効果トランジスタのゲート電極に接続され、第２抵抗の第２端は第４バイアス電圧端に接続される。従って、第２抵抗は、第１ＭＯＳ電界効果トランジスタのゲートバイアス電圧を制御するために使用され、第２キャパシタは、第２ＭＯＳ電界効果トランジスタのゲート電極から第１ＭＯＳ電界効果トランジスタのゲート電極を絶縁するために使用され得、第２キャパシタは、直流を遮断し、交流を導くという役割を更に果たし得る。

【0014】

具体的な実施の間、第４バイアス電圧端の電圧は、第１ＭＯＳ電界効果トランジスタの動作状態に基づき設計されてもよい。第１ＭＯＳ電界効果トランジスタがＮ型ＭＯＳ電界効果トランジスタである例が使用される。第１ＭＯＳ電界効果トランジスタの直流動作点がクラスＣにバイアスされるとき、第４バイアス電圧端の電圧は第１ＭＯＳ電界効果トランジスタの閾電圧よりも低くなる。第１ＭＯＳ電界効果トランジスタの直流動作点がクラスＡＢにバイアスされるとき、第４バイアス電圧端の電圧は第１ＭＯＳ電界効果トランジスタの閾電圧よりも高くなる。

【0015】

本願では、第３ＭＯＳ電界効果トランジスタのゲートバイアス電圧は、第１バイアス電圧端の電圧を調整することによって更に調整され得るので、第３ＭＯＳ電界効果トランジスタのゲート－ソース間キャパシタＣｇｓはその電圧を調整することによって調整でき、ＡＭ－ＰＭが更に補償され、異なる変調信号の線形性を伝えるための電力増幅回路の要件は満足される。

【0016】

更に、本願では、特定の範囲において、より効果的な補償が、第３ＭＯＳ電界効果トランジスタのサイズを変更することによってＡＭ－ＰＭに対して更に実行され得るので、電力増幅回路の線形性は更に改善される。

【0017】

第２の態様に従って、本願の実施形態は、入力整合回路、出力整合回路、及び第１の態様又は第１の態様の実施に従う電力増幅回路を含む電力増幅器を更に提供する。入力整合回路の出力信号端は電力増幅回路の入力信号端に接続され、出力整合回路の入力信号端は電力増幅回路の出力信号端に接続される。電力増幅器の課題解決原理は、上記の電力増幅回路のそれと同様である。従って、電力増幅器の実施については、上記の電力増幅回路の実施を参照されたい。繰り返しになる部分は再び記載されない。

【0018】

本願では、電力増幅回路がＡＭ－ＡＭ及びＡＭ－ＰＭを補償し、優れた線形性が実装され得る。従って、その電力増幅回路を使用する電力増幅器も優れた線形性を備えている。

【0019】

具体的な実施の間、電力増幅器では、入力整合回路はシングルエンド出力を有してもよく、あるいは、確かに、デュアルエンド差動出力を有してもよい。入力整合回路がシングルエンド出力を有するとき、電力増幅器は１つの電力増幅回路を含む。入力整合回路がデュアルエンド差動出力を有するとき、電力増幅器は２つの電力増幅回路を含み得る。本願のこの実施形態で提供される電力増幅器は、入力整合回路がシングルエンド入力及びデュアルエンド差動出力を有する例を使用することによって、記載される。

【0020】

例えば、電力増幅器が第１電力増幅回路及び第２電力増幅回路を有する場合に、電力増幅器は第３キャパシタを更に含んでもよく、第３キャパシタの第１端は、第１電力増幅回路の第３ＭＯＳ電界効果トランジスタのドレイン電極に接続され、第３キャパシタの第２端は、第２電力増幅回路の第３ＭＯＳ電界効果トランジスタのドレイン電極に接続される。入力整合回路の第１出力信号端は第１電力増幅回路の入力信号端に接続され、入力整合回路の第２出力信号端は第２電力増幅回路の入力信号端に接続される。出力整合回路の第１入力信号端は第１電力増幅回路の出力信号端に接続され、出力整合回路の第２入力信号端は第２電力増幅回路の出力信号端に接続される。従って、第１電力増幅回路及び第２電力増幅回路は完全差動構造を形成し、２つの第３ＭＯＳ電界効果トランジスタは両方とも第３キャパシタに直列接続され、それにより、電力供給は不要であり、電力増幅器の電力補償は増えない。

【0021】

任意に、本願のこの実施形態で提供される電力増幅器では、第１バイアス電圧端は接地されてもよく、それにより、１つの制御端が節約でき、電力増幅器の構造は簡単になる。

【0022】

例えば、電力増幅器は、第４キャパシタ及び第５キャパシタを更に含んでもよい。第４キャパシタは、第１電力増幅回路の出力信号端と第２電力増幅回路の入力信号端との間に接続される。第５キャパシタは、第２電力増幅回路の出力信号端と第１電力増幅回路の入力信号端との間に接続される。第４キャパシタ及び第５キャパシタは中和キャパシタであり、第１電力増幅回路及び第２電力増幅回路に負帰還を提供するよう構成され、それにより、電力増幅器の逆隔離及び安定性は改善され得る。

【0023】

例えば、電力増幅器の出力ゲインを確かにするために、電力増幅器は、駆動段階増幅回路及び段階間整合回路を更に含んでもよい。駆動段階増幅回路は、第１電力増幅回路及び第２電力増幅回路の出力ゲインを補償するよう構成される。駆動段階増幅回路の第１入力信号端は入力整合回路の第１出力信号端に接続され、駆動段階増幅回路の第２入力信号端は入力整合回路の第２出力信号端に接続される。駆動段階増幅回路の第１出力信号端は段階間整合回路の第１入力信号端に接続され、駆動段階増幅回路の第２出力信号端は段階間整合回路の第２入力信号端に接続される。段階間整合回路の第１出力信号端は第１電力増幅回路の入力信号端に接続され、段階間整合回路の第２出力信号端は第２電力増幅回路の入力信号端に接続される。

【0024】

電力増幅器は２段階増幅構造を有する。第１電力増幅回路及び第２電力増幅回路は出力段増幅回路として使用される。駆動段階増幅回路は、出力段増幅回路の出力ゲインを補償するよう構成される。２段階増幅回路の周波数応答曲線の変化傾向はだいたい同じである。出力段増幅回路はＡＭ－ＡＭ及びＡＭ－ＰＭを補償するので、電力増幅器は、ゲインの低下なしに優れた線形性を満足することができる。

【0025】

実現可能な実施で、駆動段階増幅回路は、第４ＭＯＳ電界効果トランジスタ、第５ＭＯＳ電界効果トランジスタ、第６ＭＯＳ電界効果トランジスタ、第７ＭＯＳ電界効果トランジスタ、第３抵抗、第４抵抗、第６キャパシタ、及び第７キャパシタを含んでもよい。第４ＭＯＳ電界効果トランジスタのゲート電極は電源電圧端に接続され、第４ＭＯＳ電界効果トランジスタのドレイン電極は駆動段階増幅回路の第１出力信号端に接続され、第４ＭＯＳ電界効果トランジスタのソース電極は第５ＭＯＳ電界効果トランジスタのドレイン電極に接続される。第５ＭＯＳ電界効果トランジスタのゲート電極は第６キャパシタの第１端に接続され、第５ＭＯＳ電界効果トランジスタのソース電極は接地され、第６キャパシタの第２端は駆動段階増幅回路の第１入力信号端に接続される。第６ＭＯＳ電界効果トランジスタのゲート電極は電源電圧端に接続され、第６ＭＯＳ電界効果トランジスタのドレイン電極は駆動段階増幅回路の第２出力信号端に接続され、第６ＭＯＳ電界効果トランジスタのソース電極は第７ＭＯＳ電界効果トランジスタのドレイン電極に接続される。第７ＭＯＳ電界効果トランジスタのゲート電極は第７キャパシタの第１端に接続され、第７ＭＯＳ電界効果トランジスタのソース電極は接地され、第７キャパシタの第２端は駆動段階増幅回路の第２入力信号端に接続される。第３抵抗は、第５ＭＯＳ電界効果トランジスタのゲート電極と第５バイアス電圧端との間に接続され、第４抵抗は、第７ＭＯＳ電界効果トランジスタのゲート電極と第５バイアス電圧端との間に接続される。駆動段階増幅回路では、第４ＭＯＳ電界効果トランジスタ、第５ＭＯＳ電界効果トランジスタ、第６ＭＯＳ電界効果トランジスタ、及び第７ＭＯＳ電界効果トランジスタは完全差動カスコード構造を形成し、第３抵抗及び第４抵抗はバイアス抵抗であり、第６キャパシタ及び第７キャパシタは、第７ＭＯＳ電界効果トランジスタのゲート電極から第５ＭＯＳ電界効果トランジスタのゲート電極を絶縁することができ、第６キャパシタ及び第７キャパシタは、直流を遮断し、交流を導くという役割を更に果たし得る。

【0026】

本願では、第４ＭＯＳ電界効果トランジスタ、第５ＭＯＳ電界効果トランジスタ、第６ＭＯＳ電界効果トランジスタ、及び第７ＭＯＳ電界効果トランジスタは全てＮ型ＭＯＳ電界効果トランジスタであってよい。具体的な実施の間、代替的に、第４ＭＯＳ電界効果トランジスタ、第５ＭＯＳ電界効果トランジスタ、第６ＭＯＳ電界効果トランジスタ、及び第７ＭＯＳ電界効果トランジスタは全てＰ型ＭＯＳ電界効果トランジスタであってよい。

【0027】

例えば、駆動段階増幅回路は、第８キャパシタ及び第９キャパシタを更に含んでもよい。第８キャパシタは、第４ＭＯＳ電界効果トランジスタのソース電極と第７ＭＯＳ電界効果トランジスタのゲート電極との間に接続される。第９キャパシタは、第６ＭＯＳ電界効果トランジスタのソース電極と第５ＭＯＳ電界効果トランジスタのゲート電極との間に接続される。第８キャパシタ及び第９キャパシタは中和キャパシタであり、駆動段階増幅回路に負帰還を提供するよう構成され、それにより、駆動段階増幅回路の安定性は改善され得る。

【0028】

例えば、入力整合回路は、第１変圧器及び第５抵抗を含んでもよい。第５抵抗は、第１変圧器の第１入力端から第２入力端の間に接続され、第１変圧器の２つの出力端は夫々、入力整合回路の第１出力信号端及び第２出力信号端であり、第５抵抗の一端は入力整合回路の入力信号端に接続され、第５抵抗の他端は接地される。入力整合回路では、変圧に加えて、第１変圧器は、シングルエンド入力から差動出力への変換を更に実装し得る。

【0029】

例えば、段階間整合回路は、第２変圧器及び第１０キャパシタを含んでもよい。第１０キャパシタは、第２変圧器の第１入力端から第２入力端の間に接続され、第２変圧器の第３入力端は電源電圧端に接続され、第２変圧器の２つの出力端は夫々、段階間整合回路の第１出力信号端及び第２出力信号端であり、第２変圧器の第１入力端及び第２入力端は夫々、段階間整合回路の第１入力信号端及び第２入力信号端である。

【0030】

例えば、出力整合回路は、第３変圧器、第１１キャパシタ、及び第６抵抗を含んでもよい。第６抵抗及び第１１キャパシタは両方とも、第３変圧器の２つの出力端の間に接続され、第３変圧器の第１入力端及び第２入力端は夫々、出力整合回路の第１入力信号端及び第２入力信号端であり、第３変圧器の第３入力端は電源電圧に接続され、第６抵抗の一端は出力整合回路の出力信号端に接続され、第６抵抗の他端は接地される。

【0031】

第３の態様に従って、本願の実施形態は、回路ボードと、回路ボードに電気的に接続される、第２の態様又は第２の態様の実施に従う電力増幅器とを含む送信器を更に提供する。送信器の課題解決原理は上記の電力増幅器のそれと同様であるから、変圧器の実施については、上記の電力増幅器の実施を参照されたい。繰り返しの部分は再び記載されない。

【0032】

第３の態様で達成できる技術的効果については、第２の態様のいずれかの可能な設計で達成できる技術的効果の記載を参照されたい。詳細はここで再び記載されない。

【図面の簡単な説明】

【0033】

【図1】本願の実施形態に従う電力増幅回路の構造の模式図である。

【図2】本願の実施形態に従う他の電力増幅回路の構造の模式図である。

【図3】本願の実施形態に従う他の電力増幅回路の構造の模式図である。

【図4】本願の実施形態に従う電力増幅器の構造の模式図である。

【図5】本願の実施形態に従う他の電力増幅器の構造の模式図である。

【図6】本願の実施形態に従う他の電力増幅器の構造の模式図である。

【図7】本願の実施形態に従う他の電力増幅器の構造の模式図である。

【図8】本願の実施形態に従う他の電力増幅器の構造の模式図である。

【図9】図６に示される電力増幅器内の補償ユニットなしの比較回路の構造の模式図である。

【図10a】図９に示される電力増幅器が補償ユニットを含まない場合の入力電力による電力増幅回路の出力電圧位相の変化傾向の曲線を示す。

【図10b】入力電力による図６に示された電力増幅器の出力整合回路の出力電圧位相の変化傾向の曲線を示す。

【図10c】入力電力による図６に示された電力増幅器内の補償ユニットの出力電圧位相の変化傾向の曲線を示す。

【図11】図８に示された電力増幅器内の補償ユニットなしの比較回路の構造の模式図である。

【図12a】入力信号が５．５ＧＨｚである場合の入力電力による出力電圧位相の変化傾向の比較図である。

【図12b】入力信号が５．６ＧＨｚである場合の入力電力による出力電圧位相の変化傾向の比較図である。

【図12c】入力信号が５．７ＧＨｚである場合の入力電力による出力電圧位相の変化傾向の比較図である。

【図12d】入力信号が５．８ＧＨｚである場合の入力電力による出力電圧位相の変化傾向の比較図である。

【図13】本願の実施形態に従う他の電力増幅器の構造の模式図である。

【図14】異なる第１バイアス電圧での図１３に示された電力増幅器のＡＭ－ＰＭのエミュレーション結果の図である。

【発明を実施するための形態】

【0034】

本願の目的、技術的解決法、及び利点についてより明りょうにするために、以下は、添付の図面を参照して本願について更に詳細に記載する。ただし、実施例は複数の形式で実施可能であり、ここで記載されている実施に限定されるものとして解釈されるべきではない。対照的に、これらの実施は、本願をより網羅的及び完全にするために与えられており、実施例の概念は、当業者に包括的に伝えられる。図中の同じ参照番号は同じ又は類似した構造を表す。従って、その繰り返しの記載は省略される。本願において位置及び方向を表す語は、添付の図面を例として使用することによって記載される。ただし、必要に応じて変更が行われることがあり、全ての変更は本願の保護範囲内に入るべきである。本願の添付の図面は、相対的な位置関係を示すために単に使用され、実際の寸法を表すものではない。

【0035】

留意すべきは、本願を完全に理解するのを容易にするために、以下の記載では、具体的な詳細な説明されている点である。ただし、本願は、ここで記載されているのとは異なる複数の方式で実施可能であり、当業者は、本願の含意から逸脱せずに、同様のプロモーションを実行することができる。従って、本願は、以下で開示される具体的な実施に限定されない。本明細書の以下の記載は、本願を実施する例示的な様態である。ただし、記載は、本願の一般原理について記載することを意図し、本願の範囲を限定する意図はない。本願の保護範囲は、添付の特許請求の範囲によって定義されるべきである。

【0036】

以下は、当業者の理解を助けるために、本願の実施形態でのいくつかの用語について記載する。

【0037】

１．電力増幅器の動作状態は、異なる通流角度に基づき３種類の動作状態、つまり、クラスＡ（第１）、クラスＢ（第２）、及びクラスＣ（第３）に分類され得る。動作状態がクラスＡであるとき、増幅器の通流角度は３６０°である。動作状態がクラスＢであるとき、増幅器の通流角度は１８０°である。動作状態がクラスＣであるとき、増幅器の通流角度は１８０°よりも小さい。動作状態がクラスＡＢであるとき、増幅器の通流角度は１８０°から３６０°の間である。

【0038】

２．１ｄＢ圧縮ポイント（Ｐ１ｄＢ）は出力電力の性能パラメータである。より高い圧縮ポイントは、より高い出力電力を示す。Ｐ１ｄＢは、ゲインが極低電力と比較して１ｄＢだけ下がるときに使用される入力（又は出力）電力ポイントを指す。

【0039】

本願の実施形態で提供される電力増幅回路、電力増幅器、及び送信器の理解を助けるために、以下は最初に、電力増幅回路、電力増幅器、及び送信器の具体的な適用シナリオについて記載する。本願の実施形態で提供される技術的解決法は、Ｂｌｕｅｔｏｏｔｈ、Ｚｉｇｂｅｅ、ＮＢ－ＩｏＴ、４Ｇ ＬＴＥ、及び５Ｇ ＮＲなどのシナリオで使用されてよく、また、Ｗｉ－Ｆｉシステムなどでも使用されてよい。留意すべきは、本願の実施形態で提供される技術的解決法は、これらのシナリオ及び任意の他の適切なシステムで使用されることを含むよう意図されるが、そのように限定されない点である。以下は更に、添付の図面を参照して本願について更に詳細に記載する。

【0040】

図１は、本願の実施形態に従う電力増幅回路の構造の模式図である。電力増幅回路１は電力増幅ユニット０１及び補償ユニット０２を含み得る。電力増幅ユニット０１は第１ＭＯＳ電界効果トランジスタＭ１を含み得る。第１ＭＯＳ電界効果トランジスタＭ１のゲート電極は電力増幅回路１の入力信号端Ｉｎに接続され、第１ＭＯＳ電界効果トランジスタＭ１のドレイン電極は電力増幅回路１の出力信号端Ｏｕｔに接続され、第１ＭＯＳ電界効果トランジスタＭ１のソース電極は接地される。補償ユニット０２は第３ＭＯＳ電界効果トランジスタＭ３を含み得る。第３ＭＯＳ電界効果トランジスタＭ３のゲート電極は第１バイアス電圧端Ｖｂ１に接続され、第３ＭＯＳ電界効果トランジスタＭ３のソース電極は電力増幅回路１の出力信号端Ｏｕｔに接続され、第３ＭＯＳ電界効果トランジスタＭ３のドレイン電極は第２バイアス電圧端Ｖｂ２に接続される。第１ＭＯＳ電界効果トランジスタＭ１はＮ型ＭＯＳ電界効果トランジスタであり、かつ第３ＭＯＳ電界効果トランジスタＭ３はＰ型ＭＯＳ電界効果トランジスタであり、あるいは、第１ＭＯＳ電界効果トランジスタＭ１はＰ型ＭＯＳ電界効果トランジスタであり、かつ第３ＭＯＳ電界効果トランジスタＭ３はＮ型ＭＯＳ電界効果トランジスタである。図１は、第１ＭＯＳ電界効果トランジスタＭ１がＮ型ＭＯＳ電界効果トランジスタであり、かつ第３ＭＯＳ電界効果トランジスタＭ３がＰ型ＭＯＳ電界効果トランジスタである例を使用することによって、表されている。

【0041】

本願のこの実施形態で提供される電力増幅回路に従って、電力増幅ユニット０１は第１ＭＯＳ電界効果トランジスタＭ１を含み、補償ユニット０２は第３ＭＯＳ電界効果トランジスタＭ３を含み、第３ＭＯＳ電界効果トランジスタＭ３のソース電極は第１ＭＯＳ電界効果トランジスタＭ１のドレイン電極に接続され、第３ＭＯＳ電界効果トランジスタＭ３の導電型は第１ＭＯＳ電界効果トランジスタＭ１の導電型と逆である。従って、入力電圧による第３ＭＯＳ電界効果トランジスタＭ３のゲート－ソース間キャパシタＣｇｓの変化傾向は、入力電圧による第１ＭＯＳ電界効果トランジスタＭ１のゲート－ドレイン間キャパシタＣｇｄの変化傾向と逆であり、第１ＭＯＳ電界効果トランジスタＭ１のゲート－ドレイン間キャパシタは基本的に補償後の入力電圧により変化しないので、ＡＭ－ＰＭは補償され、電力増幅回路の線形性は改善される。更に、電力増幅回路の設計は単純である。

【0042】

実施形態で、第１バイアス電圧端の電圧は０からＶｄｄの間にセットされ得、Ｖｄｄは電源電圧であり、第２バイアス電圧端は仮想接地にセットされ得、つまり、第２バイアス電圧端はキャパシタを介して接地される。

【0043】

例えば、図２は、本願の実施形態に従う他の電力増幅回路の構造の模式図である。電力増幅回路１では、電力増幅ユニット０１は、第２ＭＯＳ電界効果トランジスタＭ２及び第１バイアスサブ回路０１１を更に含んでもよい。第２ＭＯＳ電界効果トランジスタＭ２のゲート電極は、第１バイアスサブ回路０１１を介して電力増幅回路１の入力信号端Ｉｎに接続され、第２ＭＯＳ電界効果トランジスタＭ２のドレイン電極は電力増幅回路１の出力信号端Ｏｕｔに接続され、第２ＭＯＳ電界効果トランジスタＭ２のソース電極は接地される。第１バイアスサブ回路０１１は、第２ＭＯＳ電界効果トランジスタＭ２のゲートバイアス電圧を制御するよう構成される。第１ＭＯＳ電界効果トランジスタＭ１の直流動作点はクラスＣにバイアスされ、かつ第２ＭＯＳ電界効果トランジスタＭ２の直流動作点はクラスＡＢにバイアスされ、あるいは、第１ＭＯＳ電界効果トランジスタＭ１の直流動作点はクラスＡＢにバイアスされ、かつ第２ＭＯＳ電界効果トランジスタＭ２の直流動作点はクラスＣにバイアスされる。

【0044】

第１ＭＯＳ電界効果トランジスタＭ１及び第２ＭＯＳ電界効果トランジスタＭ２は同じ導電型を有し、つまり、第１ＭＯＳ電界効果トランジスタＭ１及び第２ＭＯＳ電界効果トランジスタＭ２は両方とも、Ｎ型ＭＯＳ電界効果トランジスタ又はＰ型ＭＯＳ電界効果トランジスタである。

【0045】

本願では、マルチゲートトランジスタ（Multigate Transistor，ＭＧＴＲ）技術を使用することによって組み合わされる第１ＭＯＳ電界効果トランジスタＭ１及び第２ＭＯＳ電界効果トランジスタＭ２が電力増幅ユニット０１に使用される。一方のＭＯＳ電界効果トランジスタの直流動作点はクラスＡＢにバイアスされ、それにより、そのＭＯＳ電界効果トランジスタの相互コンダクタンスｇｍの三次非線形ｇｍ”は負になり、他方のＭＯＳ電界効果トランジスタの直流動作点はクラスＣにバイアスされ、それにより、その他方のＭＯＳ電界効果トランジスタの相互コンダクタンスｇｍの三次非線形ｇｍ”は正になる。このようにして、２つのＭＯＳ電界効果トランジスタの相互コンダクタンスｇｍの三次非線形ｇｍ”は反対に作用することになり、電力増幅回路のＡＭ－ＡＭは補償され、電力増幅回路のＰ１ｄＢ圧縮ポイントは改善される。

【0046】

なお、本願では、相互コンダクタンスｇｍの非線形方程式は次のように示される：

【数1】

【0047】

例えば、依然として図２を参照して、第１バイアスサブ回路０１１は、第１キャパシタＣ１及び第１抵抗Ｒ１を含み得る。第１キャパシタＣ１の第１端は電力増幅回路１の入力信号端Ｉｎに接続され、第１キャパシタＣ１の第２端は第２ＭＯＳ電界効果トランジスタＭ２のゲート電極に接続される。第１抵抗Ｒ１の第１端は第２ＭＯＳ電界効果トランジスタＭ２のゲート電極に接続され、第１抵抗Ｒ１の第２端は第３バイアス電圧端Ｖｂ３に接続される。従って、第１抵抗Ｒ１は、第２ＭＯＳ電界効果トランジスタＭ２のゲートバイアス電圧を制御するために使用され、第１キャパシタＣ１は、第２ＭＯＳ電界効果トランジスタＭ２のゲート電極から第１ＭＯＳ電界効果トランジスタＭ１のゲート電極を絶縁するために使用され得、第１キャパシタＣ１は、直流を遮断し、交流を導くという役割を更に果たし得る。

【0048】

具体的な実施の間、第３バイアス電圧端Ｖｂ３の電圧は、第２ＭＯＳ電界効果トランジスタＭ２の動作状態に基づき設計されてもよい。第２ＭＯＳ電界効果トランジスタＭ２がＮ型ＭＯＳ電界効果トランジスタである例が使用される。第２ＭＯＳ電界効果トランジスタＭ２の直流動作点がクラスＣにバイアスされるとき、第３バイアス電圧端Ｖｂ３の電圧は第２ＭＯＳ電界効果トランジスタＭ２の閾電圧よりも低くなる。第２ＭＯＳ電界効果トランジスタＭ２の直流動作点がクラスＡＢにバイアスされるとき、第３バイアス電圧端Ｖｂ３の電圧は、第２ＭＯＳ電界効果トランジスタＭ２の閾電圧よりも高くなる。

【0049】

例えば、図３は、本願の実施形態に従う他の電力増幅回路の構造の模式図である。電力増幅回路１では、電力増幅ユニット０１は、電力増幅回路１の入力信号端Ｉｎと第１ＭＯＳ電界効果トランジスタＭ１のゲート電極との間に接続されている第２バイアスサブ回路０１２を更に含んでもよく、第２バイアスサブ回路０１２は、第１ＭＯＳ電界効果トランジスタＭ１のゲートバイアス電圧を制御するよう構成される。従って、電力増幅回路の実際の適用の間、電力増幅回路１の入力信号端Ｉｎが変圧器に接続されるとき、変圧器は第１ＭＯＳ電界効果トランジスタＭ１のゲートバイアス電圧を制御する必要がなく、コモン４ポート変圧器が使用され、設計複雑性は低下する。

【0050】

例えば、依然として図３を参照して、第２バイアスサブ回路０１２は、第２キャパシタＣ２及び第２抵抗Ｒ２を含んでもよい。第２キャパシタＣ２の第１端は電力増幅回路１の入力信号端Ｉｎに接続され、第２キャパシタＣ２の第２端は第１ＭＯＳ電界効果トランジスタＭ１のゲート電極に接続される。第２抵抗Ｒ２の第１端は第１ＭＯＳ電界効果トランジスタＭ１のゲート電極に接続され、第２抵抗Ｒ２の第２端は第４バイアス電圧端Ｖｂ４に接続される。従って、第２抵抗Ｒ２は、第１ＭＯＳ電界効果トランジスタＭ１のゲートバイアス電圧を制御するために使用され、第２キャパシタＣ２は、第２ＭＯＳ電界効果トランジスタＭ２のゲート電極から第１ＭＯＳ電界効果トランジスタＭ１のゲート電極を絶縁するために使用され得、第２キャパシタＣ２は、直流を遮断し、交流を導くという役割を更に果たし得る。

【0051】

具体的な実施の間、第４バイアス電圧端Ｖｂ４の電圧は、第１ＭＯＳ電界効果トランジスタＭ１の動作状態に基づき設計されてもよい。第１ＭＯＳ電界効果トランジスタＭ１がＮ型ＭＯＳ電界効果トランジスタである例が使用される。第１ＭＯＳ電界効果トランジスタＭ１の直流動作点がクラスＣにバイアスされるとき、第４バイアス電圧端Ｖｂ４の電圧は第１ＭＯＳ電界効果トランジスタＭ１の閾電圧よりも低くなる。第１ＭＯＳ電界効果トランジスタＭ１の直流動作点がクラスＡＢにバイアスされるとき、第４バイアス電圧端Ｖｂ４の電圧は第１ＭＯＳ電界効果トランジスタＭ１の閾電圧よりも高くなる。

【0052】

本願では、第３ＭＯＳ電界効果トランジスタＭ３のゲートバイアス電圧は、第１バイアス電圧端Ｖｂ１の電圧を調整することによって更に調整され得るので、第３ＭＯＳ電界効果トランジスタＭ３のゲート－ソース間キャパシタＣｇｓはその電圧を調整することによって調整でき、ＡＭ－ＰＭが更に補償され、異なる変調信号の線形性を伝えるための電力増幅回路の要件は満足される。

【0053】

更に、本願では、特定の範囲において、電力増幅回路の線形性を更に改善するように、ＡＭ－ＰＭが、第３ＭＯＳ電界効果トランジスタＭ３のサイズを変更することによって更に補正され得る。

【0054】

本願のこの実施形態に従う上記の電力増幅回路によれば、優れた線形性が、ＡＭ－ＡＭ及びＡＭ－ＰＭを補償することによって実装され得る。更には、電力増幅回路は簡単に設計され、効率は下がらないので、電力増幅回路は無線周波数電力増幅器に適用され得る。

【0055】

図４は、本願の実施形態に従う電力増幅器の構造の模式図である。電力増幅器１０は、入力整合回路２と、出力整合回路３と、本願の実施形態で提供される上記の電力増幅回路１のいずれか１つとを含む。入力整合回路２の出力信号端Ｏｕｔ２は電力増幅回路１の入力信号端Ｉｎ１に接続され、出力整合回路３の入力信号端Ｉｎ３は電力増幅回路１の出力信号端Ｏｕｔ１に接続される。電力増幅器１０の課題解決原理は、上記の電力増幅回路１のそれと同様である。従って、電力増幅器１０の実施については、上記の電力増幅回路１の実施を参照されたい。繰り返しになる部分は再び記載されない。

【0056】

本願では、電力増幅回路がＡＭ－ＡＭ及びＡＭ－ＰＭを補償し、優れた線形性が実装され得る。従って、その電力増幅回路を使用する電力増幅器も優れた線形性を備えている。

【0057】

具体的な実施の間、電力増幅器では、入力整合回路はシングルエンド出力を有してもよく、あるいは、確かに、デュアルエンド差動出力を有してもよい。入力整合回路がシングルエンド出力を有するとき、電力増幅器は１つの電力増幅回路を含む。入力整合回路がデュアルエンド差動出力を有するとき、電力増幅器は２つの電力増幅回路を含み得る。本願のこの実施形態で提供される電力増幅器は、入力整合回路がシングルエンド入力及びデュアルエンド差動出力を有する例を使用することによって、記載される。

【0058】

図５は、本願の実施形態に従う他の電力増幅器の構造の模式図である。電力増幅器１０が第１電力増幅回路１ａ及び第２電力増幅回路１ｂを有する場合に、電力増幅器１０は第３キャパシタＣ３を更に含んでもよく、第３キャパシタＣ３の第１端は、第１電力増幅回路１ａの第３ＭＯＳ電界効果トランジスタＭ３のドレイン電極に接続され、第３キャパシタの第２端は、第２電力増幅回路１ｂの第３ＭＯＳ電界効果トランジスタＭ３のドレイン電極に接続される。入力整合回路２の第１出力信号端Ｏｕｔ２ａは第１電力増幅回路１ａの入力信号端Ｉｎ１ａに接続され、入力整合回路２の第２出力信号端Ｏｕｔ２ｂは第２電力増幅回路１ｂの入力信号端Ｉｎ１ｂに接続される。出力整合回路３の第１入力信号端Ｉｎ３ａは第１電力増幅回路１ａの出力信号端Ｏｕｔ１ａに接続され、出力整合回路３の第２入力信号端Ｉｎ３ｂは第２電力増幅回路１ｂの出力信号端Ｏｕｔ１ｂに接続される。従って、第１電力増幅回路１ａ及び第２電力増幅回路１ｂは完全差動構造を形成し、２つの第３ＭＯＳ電界効果トランジスタＭ３は両方とも第３キャパシタＣ３に直列接続され、それにより、電力供給は不要であり、電力増幅器の電力補償は増えない。

【0059】

図６は、本願の実施形態に従う他の電力増幅器の構造の模式図である。任意に、本願のこの実施形態で提供される電力増幅器１０では、第１バイアス電圧端Ｖｂ１は接地されてもよく、それにより、１つの制御端が節約でき、電力増幅器１０の構造は簡単になる。

【0060】

依然として図６を参照して、電力増幅器１０は、第４キャパシタＣ４及び第５キャパシタＣ５を更に含み得る。第４キャパシタＣ４は、第１電力増幅回路１ａの出力信号端Ｏｕｔ１ａと第２電力増幅回路１ｂの入力信号端Ｉｎ１ｂとの間に接続される。第５キャパシタＣ５は、第２電力増幅回路１ｂの出力信号端Ｏｕｔ１ｂと第１電力増幅回路１ａの入力信号端Ｉｎ１ａとの間に接続される。第４キャパシタＣ４及び第５キャパシタＣ５は中和キャパシタであり、第１電力増幅回路１ａ及び第２電力増幅回路１ｂに負帰還を提供するよう構成され、それにより、電力増幅器１０の逆隔離及び安定性は改善され得る。

【0061】

例えば、図７は、本願の実施形態に従う他の電力増幅器の構造の模式図である。電力増幅器の出力ゲインを確かにするために、電力増幅器１０は、駆動段階増幅回路４及び段階間整合回路５を更に含んでもよい。駆動段階増幅回路４は、第１電力増幅回路１ａ及び第２電力増幅回路１ｂの出力ゲインを補償するよう構成される。駆動段階増幅回路４の第１入力信号端Ｉｎ４ａは入力整合回路２の第１出力信号端Ｏｕｔ２ａに接続され、駆動段階増幅回路４の第２入力信号端Ｉｎ４ｂは入力整合回路２の第２出力信号端Ｏｕｔ２ｂに接続される。駆動段階増幅回路４の第１出力信号端Ｏｕｔ４ａは段階間整合回路５の第１入力信号端Ｉｎ５ａに接続され、駆動段階増幅回路４の第２出力信号端Ｏｕｔ４ｂは段階間整合回路５の第２入力信号端Ｉｎ５ｂに接続される。段階間整合回路５の第１出力信号端Ｏｕｔ５ａは第１電力増幅回路１ａの入力信号端Ｉｎ１ａに接続され、段階間整合回路５の第２出力信号端Ｏｕｔ５ｂは第２電力増幅回路１ｂの入力信号端Ｉｎ１ｂに接続される。

【0062】

電力増幅器は２段階増幅構造を有する。第１電力増幅回路１ａ及び第２電力増幅回路１ｂは出力段増幅回路として使用される。駆動段階増幅回路４は、出力段増幅回路の出力ゲインを補償するよう構成される。２段階増幅回路の周波数応答曲線の変化傾向はだいたい同じである。出力段増幅回路はＡＭ－ＡＭ及びＡＭ－ＰＭを補償するので、電力増幅器は、ゲインの低下なしに優れた線形性を満足することができる。

【0063】

実現可能な実施で、図８は、本願の実施形態に従う他の電力増幅器の構造の模式図である。駆動段階増幅回路４は、第４ＭＯＳ電界効果トランジスタＭ４、第５ＭＯＳ電界効果トランジスタＭ５、第６ＭＯＳ電界効果トランジスタＭ６、第７ＭＯＳ電界効果トランジスタＭ７、第３抵抗Ｒ３、第４抵抗Ｒ４、第６キャパシタＣ６、及び第７キャパシタＣ７を含み得る。第４ＭＯＳ電界効果トランジスタＭ４のゲート電極は電源電圧端ＶＤＤに接続され、第４ＭＯＳ電界効果トランジスタＭ４のドレイン電極は駆動段階増幅回路４の第１出力信号端Ｏｕｔ４ａに接続され、第４ＭＯＳ電界効果トランジスタＭ４のソース電極は第５ＭＯＳ電界効果トランジスタＭ５のドレイン電極に接続される。第５ＭＯＳ電界効果トランジスタＭ５のゲート電極は第６キャパシタＣ６の第１端に接続され、第５ＭＯＳ電界効果トランジスタＭ５のソース電極は接地され、第６キャパシタＣ６の第２端は駆動段階増幅回路４の第１入力信号端Ｉｎ４ａに接続される。第６ＭＯＳ電界効果トランジスタＭ６のゲート電極は電源電圧端ＶＤＤに接続され、第６ＭＯＳ電界効果トランジスタＭ６のドレイン電極は駆動段階増幅回路４の第２出力信号端Ｏｕｔ４ｂに接続され、第６ＭＯＳ電界効果トランジスタＭ６のソース電極は第７ＭＯＳ電界効果トランジスタＭ７のドレイン電極に接続される。第７ＭＯＳ電界効果トランジスタＭ７のゲート電極は第７キャパシタＣ７の第１端に接続され、第７ＭＯＳ電界効果トランジスタＭ７のソース電極は接地され、第７キャパシタＣ７の第２端は駆動段階増幅回路４の第２入力信号端Ｉｎ４ｂに接続される。第３抵抗Ｒ３は、第５ＭＯＳ電界効果トランジスタＭ５のゲート電極と第５バイアス電圧端Ｖｂ５との間に接続され、第４抵抗Ｒ４は、第７ＭＯＳ電界効果トランジスタＭ７のゲート電極と第５バイアス電圧端Ｖｂ５との間に接続される。駆動段階増幅回路４では、第４ＭＯＳ電界効果トランジスタＭ４、第５ＭＯＳ電界効果トランジスタＭ５、第６ＭＯＳ電界効果トランジスタＭ６、及び第７ＭＯＳ電界効果トランジスタＭ７は完全差動カスコード構造を形成し、第３抵抗Ｒ３及び第４抵抗Ｒ４はバイアス抵抗であり、第６キャパシタＣ６及び第７キャパシタＣ７は、第７ＭＯＳ電界効果トランジスタＭ７のゲート電極から第５ＭＯＳ電界効果トランジスタＭ５のゲート電極を絶縁することができ、第６キャパシタＣ６及び第７キャパシタＣ７は、直流を遮断し、交流を導くという役割を更に果たし得る。

【0064】

具体的な実施の間、第５バイアス電圧端Ｖｂ５の電圧は、第７ＭＯＳ電界効果トランジスタＭ７及び第５ＭＯＳ電界効果トランジスタＭ５の動作状態に基づき設計されてもよい。一般に、第７ＭＯＳ電界効果トランジスタＭ７及び第５ＭＯＳ電界効果トランジスタＭ５の直流動作点はクラスＡＢにバイアスされる。

【0065】

図８では、第４ＭＯＳ電界効果トランジスタＭ４、第５ＭＯＳ電界効果トランジスタＭ５、第６ＭＯＳ電界効果トランジスタＭ６、及び第７ＭＯＳ電界効果トランジスタＭ７が全てＮ型ＭＯＳ電界効果トランジスタである例が、説明のために使用されている。具体的な実施の間、代替的に、第４ＭＯＳ電界効果トランジスタＭ４、第５ＭＯＳ電界効果トランジスタＭ５、第６ＭＯＳ電界効果トランジスタＭ６、及び第７ＭＯＳ電界効果トランジスタＭ７は全てＰ型ＭＯＳ電界効果トランジスタであってもよい。

【0066】

例えば、図８を参照して、駆動段階増幅回路４は、第８キャパシタＣ８及び第９キャパシタＣ９を更に含み得る。第８キャパシタＣ８は、第４ＭＯＳ電界効果トランジスタＭ４のソース電極と第７ＭＯＳ電界効果トランジスタＭ７のゲート電極との間に接続される。第９キャパシタＣ９は、第６ＭＯＳ電界効果トランジスタＭ６のソース電極と第５ＭＯＳ電界効果トランジスタＭ５のゲート電極との間に接続される。第８キャパシタＣ８及び第９キャパシタＣ９は中和キャパシタであり、駆動段階増幅回路４に負帰還を提供するよう構成され、それにより、駆動段階増幅回路４の安定性は改善され得る。

【0067】

なお、上記は、駆動段階増幅回路の具体的な構造について説明するための例にすぎない。具体的な実施の間、駆動段階増幅回路の具体的な構造は、本願の実施形態で提供される上記の構造に限定されず、代替的に、当業者によって知られている他の構造であってもよい。これはここで限定されない。

【0068】

例えば、依然として図８を参照して、入力整合回路２は、第１変圧器Ｔ１及び第５抵抗Ｒ５を含み得る。第５抵抗Ｒ５は、第１変圧器Ｔ１の第１入力端から第２入力端の間に接続され、第１変圧器Ｔ１の２つの出力端は夫々、入力整合回路２の第１出力信号端Ｏｕｔ２ａ及び第２出力信号端Ｏｕｔ２ｂであり、第５抵抗Ｒ５の一端は入力整合回路２の入力信号端Ｉｎ２に接続され、第５抵抗Ｒ５の他端は接地される。入力整合回路２では、変圧に加えて、第１変圧器Ｔ１は、シングルエンド入力から差動出力への変換を更に実装し得る。

【0069】

なお、上記は、入力整合回路の具体的な構造について説明するための例にすぎない。具体的な実施の間、入力整合回路の具体的な構造は、本願の実施形態で提供される上記の構造に限定されず、代替的に、当業者によって知られている他の構造であってもよい。これはここで限定されない。

【0070】

例えば、依然として図８を参照して、段階間整合回路５は、第２変圧器Ｔ２及び第１０キャパシタＣ１０を含んでもよい。第１０キャパシタＣ１０は、第２変圧器Ｔ２の第１入力端から第２入力端の間に接続され、第２変圧器Ｔ２の第３入力端は電源電圧端ＶＤＤに接続され、第２変圧器Ｔ２の２つの出力端は夫々、段階間整合回路５の第１出力信号端Ｏｕｔ５ａ及び第２出力信号端Ｏｕｔ５ｂであり、第２変圧器Ｔ２の第１入力端及び第２入力端は夫々、段階間整合回路５の第１入力信号端Ｉｎ５ａ及び第２入力信号端Ｉｎ５ｂである。

【0071】

なお、上記は、段階間整合回路の具体的な構造について説明するための例にすぎない。具体的な実施の間、段階間整合回路の具体的な構造は、本願の実施形態で提供される上記の構造に限定されず、代替的に、当業者によって知られている他の構造であってもよい。これはここで限定されない。

【0072】

例えば、依然として図８を参照して、出力整合回路３は、第３変圧器Ｔ３、第１１キャパシタＣ１１、及び第６抵抗Ｒ６を含んでもよい。第６抵抗Ｒ６及び第１１キャパシタＣ１１は両方とも、第３変圧器Ｔ３の２つの出力端の間に接続され、第３変圧器Ｔ３の第１入力端及び第２入力端は夫々、出力整合回路３の第１入力信号端Ｉｎ３ａ及び第２入力信号端Ｉｎ３ｂであり、第３変圧器Ｔの第３入力端は電源電圧端ＶＤＤに接続され、第６抵抗Ｒ５の一端は出力整合回路３の出力信号端Ｏｕｔ３に接続され、第６抵抗Ｒ６の他端は接地される。

【0073】

なお、上記は、出力整合回路の具体的な構造について説明するための例にすぎない。具体的な実施の間、出力整合回路の具体的な構造は、本願の実施形態で提供される上記の構造に限定されず、代替的に、当業者によって知られている他の構造であってもよい。これはここで限定されない。

【0074】

図６に示される電力増幅器が例として使用される。図９に示されている、補償ユニットなしの比較回路が構築され、入力電力による電力増幅器の出力電圧位相の変化傾向がシミュレーションされる。シミュレーション結果からは、５．０ＧＨｚから６．０ＧＨｚの周波数帯域での入力信号の出力電圧位相の変化傾向は基本的に不変であることが分かる。ここで、５．２ＧＨｚが例として使用され、シミュレーション結果は図１０ａ～図１０ｃに示される。図１０ａは、図９に示される電力増幅器が補償ユニットを含まない場合の入力電力による電力増幅回路の出力電圧位相の変化傾向の曲線を示す。図１０ｂは、入力電力による図６に示された電力増幅器の出力整合回路の出力電圧位相の変化傾向の曲線を示す。図１０ｃは、入力電力による図６に示された電力増幅器内の補償ユニットの出力電圧位相の変化傾向の曲線を示す。シミュレーション結果からは、入力電力による補償ユニットの出力電圧位相の変化傾向は、入力電力による、補償ユニットを含まない電力増幅回路の出力電圧位相の変化傾向と逆であることが分かる。従って、補償ユニットよって実行された補償後の入力電力による電力増幅回路の出力電圧位相の変化傾向は、基本的に不変である。従って、シミュレーション結果からは、本願の実施形態で提供される電力増幅回路が位相を有効に補償し、非線形性を改善し、そして簡単な構造を有することができることが証明され得る。更には、ＡＭ－ＡＭは、ＡＭ－ＰＭが補償されるときに、基本的に影響されない。

【0075】

本願の実施形態で提供される電力増幅回路をシミュレーション方式で更に検証するために、図８に示される増幅器が例として使用される。図１１に示されている、補償ユニットなしの比較回路が構築される。シミュレーション結果は図１２ａ～図１２ｄに示される。比較結果からは、５．５ＧＨｚから５．８ＧＨｚの周波数範囲で、補償ユニットが加えられた後に得られたＡＭ－ＰＭ値は１°に満たず、補償前の７°よりもずっと小さいことが分かる。

【0076】

更に、第１電力増幅回路及び第２電力増幅回路の第１バイアス電圧端が調整可能な電圧端であるとき、図１３に示されている電力増幅器が例として使用され、第１バイアス電圧端Ｖｂ１の異なる電圧で、ＡＭ－ＰＭのシミュレーション結果は図１４に示される。図の結果からは、第３ＭＯＳ電界効果トランジスタＭ３のゲートバイアス電圧は、第１バイアス電圧端Ｖｂ１の電圧を調整することによって調整されることが証明され得る。このようにして、第３ＭＯＳ電界効果トランジスタＭ３のゲート－ソース間キャパシタＣｇｓは、ＡＭ－ＰＭの最適な設定を達成し、かつ異なる変調信号の線形性を伝えるための要件を満足するために、調整され得る。

【0077】

本願の実施形態は、回路ボードと、回路ボードに電気的に接続される電力増幅器とを含む送信器を更に提供する。送信器の課題解決原理は上記の電力増幅器のそれと同様であるから、変圧器の実施については、上記の電力増幅器の実施を参照されたい。繰り返しの部分は再び記載されない。

【0078】

明らかに、当業者は、本願の精神及び範囲を逸脱せずに本願に様々な変更及び変形を行うことができる。この場合に、本願は、本願のこれらの変更及び変形を、それらが続く特許請求の範囲及びそれらの同等の技術によって定義される保護の範囲内にあるという条件でカバーするよう意図される。

【0079】

［関連出願への相互参照］
本願は、２０２１年９月３０日に「POWER AMPLIFICATION CIRCUIT, POWER AMPLIFIER, AND TRANSMITTER」という発明の名称で中国国家知識産権局に出願された中国特許出願第２０２１１１１６３８０９．２号の優先権を主張するものである。なお、先の中国出願は、その全文を参照により本願に援用される。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10a】

【図10b】

【図10c】

【図11】

【図12a】

【図12b】

【図12c】

【図12d】

【図13】

【図14】

【手続補正書】

【提出日】2024-04-26

【手続補正1】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項1】

電力増幅ユニット及び補償ユニットを含む電力増幅回路であって、
前記電力増幅ユニットは第１金属酸化膜半導体（ＭＯＳ）電界効果トランジスタを含み、前記第１ＭＯＳ電界効果トランジスタのゲート電極は前記電力増幅回路の入力信号端に接続され、前記第１ＭＯＳ電界効果トランジスタのドレイン電極は前記電力増幅回路の出力信号端に接続され、前記第１ＭＯＳ電界効果トランジスタのソース電極は接地され、
前記補償ユニットは第３ＭＯＳ電界効果トランジスタを含み、前記第３ＭＯＳ電界効果トランジスタのゲート電極は第１バイアス電圧端に接続され、前記第３ＭＯＳ電界効果トランジスタのソース電極は前記電力増幅回路の前記出力信号端に接続され、前記第３ＭＯＳ電界効果トランジスタのドレイン電極は第２バイアス電圧端に接続され、
前記第１ＭＯＳ電界効果トランジスタはＮ型ＭＯＳ電界効果トランジスタであり、かつ前記第３ＭＯＳ電界効果トランジスタはＰ型ＭＯＳ電界効果トランジスタであり、あるいは、前記第１ＭＯＳ電界効果トランジスタはＰ型ＭＯＳ電界効果トランジスタであり、かつ前記第３ＭＯＳ電界効果トランジスタはＮ型ＭＯＳ電界効果トランジスタである、
電力増幅回路。

【請求項2】

前記電力増幅ユニットは、第２ＭＯＳ電界効果トランジスタ及び第１バイアスサブ回路を更に含み、
前記第２ＭＯＳ電界効果トランジスタのゲート電極は、前記第１バイアスサブ回路を介して前記電力増幅回路の前記入力信号端に接続され、前記第２ＭＯＳ電界効果トランジスタのドレイン電極は前記電力増幅回路の前記出力信号端に接続され、前記第２ＭＯＳ電界効果トランジスタのソース電極は接地され、
前記第１バイアスサブ回路は、前記第２ＭＯＳ電界効果トランジスタのゲートバイアス電圧を制御するよう構成され、
前記第１ＭＯＳ電界効果トランジスタの直流動作点はクラスＣにバイアスされ、かつ前記第２ＭＯＳ電界効果トランジスタの直流動作点はクラスＡＢにバイアスされ、あるいは、前記第１ＭＯＳ電界効果トランジスタの直流動作点はクラスＡＢにバイアスされ、かつ前記第２ＭＯＳ電界効果トランジスタの直流動作点はクラスＣにバイアスされる、
請求項１に記載の電力増幅回路。

【請求項3】

前記第１バイアスサブ回路は、第１キャパシタ及び第１抵抗を含み、
前記第１キャパシタの第１端は前記電力増幅回路の前記入力信号端に接続され、前記第１キャパシタの第２端は前記第２ＭＯＳ電界効果トランジスタのゲート電極に接続され、
前記第１抵抗の第１端は前記第２ＭＯＳ電界効果トランジスタのゲート電極に接続され、前記第１抵抗の第２端は第３バイアス電圧端に接続される、
請求項２に記載の電力増幅回路。

【請求項4】

前記電力増幅ユニットは、前記電力増幅回路の前記入力信号端と前記第１ＭＯＳ電界効果トランジスタのゲート電極との間に接続されている第２バイアスサブ回路を更に含み、
前記第２バイアスサブ回路は、前記第１ＭＯＳ電界効果トランジスタのゲートバイアス電圧を制御するよう構成される、
請求項２に記載の電力増幅回路。

【請求項5】

前記第２バイアスサブ回路は、第２キャパシタ及び第２抵抗を含み、
前記第２キャパシタの第１端は前記電力増幅回路の前記入力信号端に接続され、前記第２キャパシタの第２端は前記第１ＭＯＳ電界効果トランジスタのゲート電極に接続され、
前記第２抵抗の第１端は前記第１ＭＯＳ電界効果トランジスタのゲート電極に接続され、前記第２抵抗の第２端は第４バイアス電圧端に接続される、
請求項４に記載の電力増幅回路。

【請求項6】

入力整合回路、出力整合回路、及び請求項１乃至５のうちいずれか一項に記載の電力増幅回路を有し、
前記入力整合回路の出力信号端は前記電力増幅回路の入力信号端に接続され、前記出力整合回路の入力信号端は前記電力増幅回路の出力信号端に接続される、
電力増幅器。

【請求項7】

電力増幅器であって、
入力整合回路、出力整合回路、第１電力増幅回路及び第２電力増幅回路を有し、
前記第1電力増幅回路は、当該第１電力増幅回路の電力増幅ユニット及び当該第１電力増幅回路の補償ユニットを有し、
前記第１電力増幅回路の前記電力増幅ユニットは、当該第１電力増幅回路において第１ＭＯＳ電界効果トランジスタを有し、当該第１電力増幅回路の前記第１ＭＯＳ電界効果トランジスタのゲート電極は当該第１電力増幅回路の入力信号端に接続され、当該第１電力増幅回路の前記第１ＭＯＳ電界効果トランジスタのドレイン電極は当該第１電力増幅回路の出力信号端に接続され、当該第１電力増幅回路の前記第１ＭＯＳ電界効果トランジスタのソース電極は接地され、
前記第１電力増幅回路の前記補償ユニットは、当該第１電力増幅回路において第３ＭＯＳ電界効果トランジスタを有し、当該第１電力増幅回路の前記第３ＭＯＳ電界効果トランジスタのゲート電極は当該第１電力増幅回路の第１バイアス電圧端に接続され、当該第１電力増幅回路の前記第３ＭＯＳ電界効果トランジスタのソース電極は当該第１電力増幅回路の前記出力信号端に接続され、
前記第１電力増幅回路の前記第１ＭＯＳ電界効果トランジスタはＮ型ＭＯＳ電界効果トランジスタであり、かつ前記第１電力増幅回路の前記第３ＭＯＳ電界効果トランジスタはＰ型ＭＯＳ電界効果トランジスタであり、あるいは、前記第１電力増幅回路の前記第１ＭＯＳ電界効果トランジスタはＰ型ＭＯＳ電界効果トランジスタであり、かつ前記第１電力増幅回路の前記第３ＭＯＳ電界効果トランジスタはＮ型ＭＯＳ電界効果トランジスタであり、
前記第２電力増幅回路は、当該第２電力増幅回路の電力増幅ユニット及び当該第２電力増幅回路の補償ユニットを有し、
前記第２電力増幅回路の前記電力増幅ユニットは、当該第２電力増幅回路において第１ＭＯＳ電界効果トランジスタを有し、当該第２電力増幅回路の前記第１ＭＯＳ電界効果トランジスタのゲート電極は当該第２電力増幅回路の入力信号端に接続され、当該第２電力増幅回路の前記第１ＭＯＳ電界効果トランジスタのドレイン電極は当該第２電力増幅回路の出力信号端に接続され、当該第２電力増幅回路の前記第１ＭＯＳ電界効果トランジスタのソース電極は接地され、
前記第２電力増幅回路の前記補償ユニットは、当該第２電力増幅回路において第３ＭＯＳ電界効果トランジスタを有し、当該第２電力増幅回路の前記第３ＭＯＳ電界効果トランジスタのゲート電極は当該第２電力増幅回路の第１バイアス電圧端に接続され、当該第２電力増幅回路の前記第３ＭＯＳ電界効果トランジスタのソース電極は当該第２電力増幅回路の前記出力信号端に接続され、
前記第２電力増幅回路の前記第１ＭＯＳ電界効果トランジスタはＮ型ＭＯＳ電界効果トランジスタであり、かつ前記第２電力増幅回路の前記第３ＭＯＳ電界効果トランジスタはＰ型ＭＯＳ電界効果トランジスタであり、あるいは、前記第２電力増幅回路の前記第１ＭＯＳ電界効果トランジスタはＰ型ＭＯＳ電界効果トランジスタであり、かつ前記第２電力増幅回路の前記第３ＭＯＳ電界効果トランジスタはＮ型ＭＯＳ電界効果トランジスタであり、
前記電力増幅器は第３キャパシタを更に有し、前記第３キャパシタの第１端は、前記第１電力増幅回路の前記第３ＭＯＳ電界効果トランジスタのドレイン電極に接続され、前記第３キャパシタの第２端は、前記第２電力増幅回路の前記第３ＭＯＳ電界効果トランジスタのドレイン電極に接続され、
前記入力整合回路の出力信号端は、前記第１電力増幅回路の入力信号端及び前記第２電力増幅回路の入力信号端に別々に接続され、前記出力整合回路の入力信号端は、前記第１電力増幅回路の出力信号端及び前記第２電力増幅回路の出力信号端に別々に接続される、
電力増幅器。

【請求項8】

第１バイアス電圧端は接地される、
請求項７に記載の電力増幅器。

【請求項9】

前記電力増幅器は、第４キャパシタ及び第５キャパシタを更に有し、
前記第４キャパシタは、前記第１電力増幅回路の出力信号端と前記第２電力増幅回路の入力信号端との間に接続され、
前記第５キャパシタは、前記第２電力増幅回路の出力信号端と前記第１電力増幅回路の入力信号端との間に接続される、
請求項７に記載の電力増幅器。

【請求項10】

駆動段階増幅回路及び段階間整合回路を更に有し、
前記駆動段階増幅回路は、前記第１電力増幅回路及び前記第２電力増幅回路の出力ゲインを補償するよう構成され、
前記駆動段階増幅回路の入力信号端は前記入力整合回路の出力信号端に接続され、前記駆動段階増幅回路の出力信号端は前記段階間整合回路の入力信号端に接続され、
前記段階間整合回路の出力信号端は、前記第１電力増幅回路の入力信号端及び前記第２電力増幅回路の入力信号端に別々に接続される、
請求項７に記載の電力増幅器。

【請求項11】

前記駆動段階増幅回路は、第４ＭＯＳ電界効果トランジスタ、第５ＭＯＳ電界効果トランジスタ、第６ＭＯＳ電界効果トランジスタ、第７ＭＯＳ電界効果トランジスタ、第３抵抗、第４抵抗、第６キャパシタ、及び第７キャパシタを有し、
前記第４ＭＯＳ電界効果トランジスタのゲート電極は電源電圧端に接続され、前記第４ＭＯＳ電界効果トランジスタのドレイン電極は前記駆動段階増幅回路の第１出力信号端に接続され、前記第４ＭＯＳ電界効果トランジスタのソース電極は前記第５ＭＯＳ電界効果トランジスタのドレイン電極に接続され、
前記第５ＭＯＳ電界効果トランジスタのゲート電極は前記第６キャパシタの第１端に接続され、前記第５ＭＯＳ電界効果トランジスタのソース電極は接地され、前記第６キャパシタの第２端は前記駆動段階増幅回路の第１入力信号端に接続され、
前記第６ＭＯＳ電界効果トランジスタのゲート電極は前記電源電圧端に接続され、前記第６ＭＯＳ電界効果トランジスタのドレイン電極は前記駆動段階増幅回路の第２出力信号端に接続され、前記第６ＭＯＳ電界効果トランジスタのソース電極は前記第７ＭＯＳ電界効果トランジスタのドレイン電極に接続され、
前記第７ＭＯＳ電界効果トランジスタのゲート電極は前記第７キャパシタの第１端に接続され、前記第７ＭＯＳ電界効果トランジスタのソース電極は接地され、前記第７キャパシタの第２端は前記駆動段階増幅回路の第２入力信号端に接続され、
前記第３抵抗は、前記第５ＭＯＳ電界効果トランジスタのゲート電極と第５バイアス電圧端との間に接続され、前記第４抵抗は、前記第７ＭＯＳ電界効果トランジスタのゲート電極と前記第５バイアス電圧端との間に接続される、
請求項１０に記載の電力増幅器。

【請求項12】

前記駆動段階増幅回路は、第８キャパシタ及び第９キャパシタを更に有し、
前記第８キャパシタは、前記第４ＭＯＳ電界効果トランジスタのソース電極と前記第７ＭＯＳ電界効果トランジスタのゲート電極との間に接続され、
前記第９キャパシタは、前記第６ＭＯＳ電界効果トランジスタのソース電極と前記第５ＭＯＳ電界効果トランジスタのゲート電極との間に接続される、
請求項１１に記載の電力増幅器。

【請求項13】

回路ボードと、該回路ボードに電気的に接続される、請求項６に記載の電力増幅器とを有する送信器。

【手続補正2】

【補正対象書類名】明細書

【補正対象項目名】００７２

【補正方法】変更

【補正の内容】

【0072】

例えば、依然として図８を参照して、出力整合回路３は、第３変圧器Ｔ３、第１１キャパシタＣ１１、及び第６抵抗Ｒ６を含んでもよい。第６抵抗Ｒ６及び第１１キャパシタＣ１１は両方とも、第３変圧器Ｔ３の２つの出力端の間に接続され、第３変圧器Ｔ３の第１入力端及び第２入力端は夫々、出力整合回路３の第１入力信号端Ｉｎ３ａ及び第２入力信号端Ｉｎ３ｂであり、第３変圧器Ｔの第３入力端は電源電圧端ＶＤＤに接続され、第６抵抗Ｒ６の一端は出力整合回路３の出力信号端Ｏｕｔ３に接続され、第６抵抗Ｒ６の他端は接地される。

【手続補正3】

【補正対象書類名】明細書

【補正対象項目名】００７９

【補正方法】削除

【補正の内容】

【国際調査報告】