知財求人 - 知財ポータルサイト「IP Force」
▶ マコム テクノロジー ソリューションズ ホールディングス， インコーポレイテッドの特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2024-10-16
(54)【発明の名称】安定性を改善されたバイパス・ゲート・トランジスタ
(51)【国際特許分類】
H01L 21/338 20060101AFI20241008BHJP
H01L 21/768 20060101ALI20241008BHJP
H01L 29/417 20060101ALI20241008BHJP
H01L 29/41 20060101ALI20241008BHJP
H01L 21/822 20060101ALI20241008BHJP
【ＦＩ】
H01L29/80 F
H01L21/90 B
H01L29/80 H
H01L29/80 E
H01L29/50 J
H01L29/44 P
H01L27/04 P
【審査請求】未請求
【予備審査請求】未請求
(21)【出願番号】P 2024519727
(86)(22)【出願日】2022-08-26
(85)【翻訳文提出日】2024-05-15
(86)【国際出願番号】 US2022075500
(87)【国際公開番号】W WO2023056145
(87)【国際公開日】2023-04-06
(31)【優先権主張番号】17/492,032
(32)【優先日】2021-10-01
(33)【優先権主張国・地域又は機関】US
(81)【指定国・地域】
(71)【出願人】
【識別番号】518066415
【氏名又は名称】マコム テクノロジー ソリューションズ ホールディングス， インコーポレイテッド
【氏名又は名称原語表記】ＭＡＣＯＭ ＴＥＣＨＮＯＬＯＧＹ ＳＯＬＵＴＩＯＮＳ ＨＯＬＤＩＮＧＳ， ＩＮＣ．
(74)【代理人】
【識別番号】110000855
【氏名又は名称】弁理士法人浅村特許事務所
(72)【発明者】
【氏名】フィッシャー、ジェレミー
(72)【発明者】
【氏名】ファイド、カーレッド
(72)【発明者】
【氏名】ウッド、サイモン
【テーマコード（参考）】
4M104
5F033
5F038
5F102
【Ｆターム（参考）】
4M104AA04
4M104BB04
4M104BB05
4M104BB06
4M104BB07
4M104BB13
4M104BB18
4M104BB21
4M104BB28
4M104BB29
4M104CC03
4M104EE06
4M104EE12
4M104EE16
4M104EE17
4M104FF11
4M104GG12
4M104GG18
4M104HH20
5F033GG02
5F033HH08
5F033HH11
5F033JJ08
5F033JJ11
5F033KK08
5F033KK11
5F033RR04
5F033RR06
5F033TT02
5F033VV06
5F033XX05
5F038AC04
5F038AR19
5F038AR20
5F038AR21
5F038AZ04
5F102GA15
5F102GA16
5F102GA17
5F102GB01
5F102GC01
5F102GD01
5F102GJ02
5F102GJ03
5F102GJ04
5F102GJ05
5F102GJ06
5F102GL04
5F102GL07
5F102GL08
5F102GM04
5F102GQ01
5F102GS09
5F102GT01
5F102GT05
5F102GT06
5F102GV07
5F102GV08
(57)【要約】
トランジスタ・デバイスが含む複数のゲート・フィンガは、第１の方向に延在し、第２の方向において互いに間隔を空けており、ゲート・フィンガの各々が少なくとも備える第１及び第２のゲート・フィンガ・セグメントは、全体的に同一直線上にあって、間隔を空けて互いに電気的に接続されている。第１のゲート・フィンガ・セグメントは、第２の方向に延在する空隙領域によって、第２のゲート・フィンガ・セグメントから第１の方向に分離されている。この空隙領域には抵抗が配設されている。
【特許請求の範囲】
【請求項1】
半導体層構造と、前記半導体層構造の上面におけるソース・コンタクトと、
前記半導体層構造の前記上面におけるドレイン・コンタクトと、
前記半導体層構造の前記上面において前記ソース・コンタクトと前記ドレイン・コンタクトとの間に配置されたゲート・フィンガと、
前記ソース・コンタクトの上に配置された前記ゲート・フィンガの少なくとも一部に電気的に接続されたゲート・ジャンパと
を備え、
前記ソース・コンタクトは、前記ソース・コンタクトをセグメントに分割する空隙なしに、前記半導体層構造の前記上面において連続的に延在する、
トランジスタ・デバイス。
【請求項2】
前記ゲート・フィンガが不連続な複数のゲート・フィンガ・セグメントを備える、請求項１に記載のトランジスタ・デバイス。
【請求項3】
ゲート・バスをさらに備え、前記不連続なゲート・フィンガ・セグメントのうち少なくとも１つが、前記ゲート・ジャンパを通じて前記ゲート・バスに電気的に接続されている、請求項２に記載のトランジスタ・デバイス。
【請求項4】
前記ソース・コンタクトが前記半導体層構造の第１の主表面上にあり、前記トランジスタ・デバイスは、前記半導体層構造の第２の主表面上のソース・バス層と、
前記半導体層構造を通って延在して、前記ソース・コンタクトを前記ソース・バス層に電気的に接続する複数のソース・コンタクト・プラグと
をさらに備える、請求項１から３までのいずれか一項に記載のトランジスタ・デバイス。
【請求項5】
前記ソース・コンタクトが、少なくとも、第１の拡大部分と、第２の拡大部分と、前記第１の拡大部分を前記第２の拡大部分に物理的且つ電気的に接続する狭窄部分とを含む、請求項１から４までのいずれか一項に記載のトランジスタ・デバイス。
【請求項6】
前記第１及び第２の拡大部分が、前記ソース・コンタクトの縦軸に対して垂直であって前記半導体層構造の下面に対して平行な方向において、前記狭窄部分よりも広い、請求項５に記載のトランジスタ・デバイス。
【請求項7】
ゲート信号分配バーをさらに備え、前記ゲート信号分配バーが、前記半導体層構造の上で前記ゲート・ジャンパと同じ高さにあり、前記ゲート・ジャンパから前記ゲート・フィンガの方へ延在する、請求項２から６までのいずれか一項に記載のトランジスタ・デバイス。
【請求項8】
前記ゲート信号分配バーが、前記ゲート・ジャンパと前記ゲート・フィンガの少なくとも一部との間の電気経路に挿入されている、請求項７に記載のトランジスタ・デバイス。
【請求項9】
前記ゲート信号分配バーが、導電性バイアによって前記ゲート・フィンガに電気的に接続されている、請求項８に記載のトランジスタ・デバイス。
【請求項10】
前記ゲート・バスを前記ゲート信号分配バーに接続する電気経路に挿入された直列ゲート抵抗をさらに備える、請求項７から９までのいずれか一項に記載のトランジスタ・デバイス。
【請求項11】
前記ソース・コンタクトの縦軸、前記ドレイン・コンタクトの縦軸及び前記ゲート・フィンガの縦軸が、それぞれ前記第１の方向に延在する、請求項１から１０までのいずれか一項に記載のトランジスタ・デバイス。
【請求項12】
前記ゲート・ジャンパの前記縦軸が前記ソース・コンタクトの前記縦軸に対して平行である、請求項１１に記載のトランジスタ・デバイス。
【請求項13】
半導体層構造と、前記半導体層構造の上面において第１の方向に延在するソース・コンタクトと、
前記半導体層構造の前記上面において前記第１の方向に延在するドレイン・コンタクトと、
前記半導体層構造の前記上面において前記第１の方向に延在するゲート・フィンガであって、前記ソース・コンタクトと前記ドレイン・コンタクトとの間に配置されたゲート・フィンガと
を備え、
前記ソース・コンタクト及び前記ドレイン・コンタクトのうち１つが、前記半導体層構造の前記上面に第１の拡大部分及び狭窄部分を含む、
トランジスタ・デバイス。
【請求項14】
前記ソース・コンタクトが前記第１の拡大部分及び前記狭窄部分を含む、請求項１３に記載のトランジスタ・デバイス。
【請求項15】
前記ソース・コンタクトが第２の拡大部分をさらに含み、前記第１の拡大部分と前記第２の拡大部分とが、前記狭窄部分によって互いに物理的且つ電気的に接続されている、請求項１４に記載のトランジスタ・デバイス。
【請求項16】
前記第１及び第２の拡大部分が、前記ソース・コンタクトの縦軸に対して垂直であって前記半導体層構造の下面に対して平行な方向において、前記狭窄部分よりも広い、請求項１５に記載のトランジスタ・デバイス。
【請求項17】
ゲート・バスと、前記ゲート・バスに電気的に接続されたゲート・ジャンパとをさらに備え、前記ゲート・ジャンパが前記ソース・コンタクトの上に配置されており、前記ゲート・フィンガの少なくとも一部が、前記ゲート・ジャンパを通じて前記ゲート・バスに電気的に接続されている、請求項１３から１６までのいずれか一項に記載のトランジスタ・デバイス。
【請求項18】
前記ゲート・フィンガが不連続な複数のゲート・フィンガ・セグメントを備える、請求項１３から１７までのいずれか一項に記載のトランジスタ・デバイス。
【請求項19】
前記ゲート・ジャンパと同一の金属層に形成されたゲート信号分配バーをさらに備え、前記ゲート信号分配バーが前記ゲート・ジャンパから前記ゲート・フィンガの方へ延在する、請求項１７又は１８に記載のトランジスタ・デバイス。
【請求項20】
前記ゲート信号分配バーが、導電性バイアによって前記ゲート・フィンガの少なくとも一部に電気的に接続されている、請求項１９に記載のトランジスタ・デバイス。
【請求項21】
前記ゲート・ジャンパの縦軸と、前記半導体層構造の前記底面によって定義された面とに対して垂直な面が、前記ソース・コンタクトの前記狭窄部分と前記導電性バイアとの両方を通って延在する、請求項２０に記載のトランジスタ・デバイス。
【請求項22】
前記ゲート・バスを前記ゲート信号分配バーに接続する電気経路に挿入された直列ゲート抵抗をさらに備える、請求項１９に記載のトランジスタ・デバイス。
【請求項23】
ソース・バス層と、前記ソース・コンタクトを前記ソース・バス層に電気的に接続する複数のソース・コンタクト・プラグと
をさらに備える、請求項１３から２２までのいずれか一項に記載のトランジスタ・デバイス。
【請求項24】
前記不連続なゲート・フィンガ・セグメントのうち第１のゲート・フィンガ・セグメントが、直列ゲート抵抗を通じて前記ゲート・バスに電気的に接続され、前記ゲート・ジャンパを通じて前記ゲート・バスに電気的に接続されない、請求項１８に記載のトランジスタ・デバイス。
【請求項25】
半導体層構造と、前記半導体層構造の上面において第１の方向に延在するソース・コンタクトと、
前記半導体層構造の前記上面において前記第１の方向に延在するドレイン・コンタクトと、
前記半導体層構造の前記上面において前記第１の方向に延在するゲート・フィンガであって、前記ソース・コンタクトと前記ドレイン・コンタクトとの間に配置されており、複数の不連続なゲート・フィンガ・セグメントを備えるゲート・フィンガと、
ゲート・バスと、
前記ゲート・バスに電気的に接続されたゲート・ジャンパであって、前記ソース・コンタクトの上にあって前記第１の方向に延在する縦軸を有するゲート・ジャンパと、
前記ゲート・ジャンパと同一の金属層に形成されたゲート信号分配バーであって、前記ゲート・ジャンパから、前記不連続なゲート・フィンガ・セグメントのうち第１のゲート・フィンガ・セグメントの方へ延在するゲート信号分配バーと
を備えるトランジスタ・デバイス。
【請求項26】
前記ソース・コンタクトが、前記半導体層構造の前記上面に、狭窄区分によって互いに物理的且つ電気的に接続された第１の拡大区分と第２の拡大区分とを含み、前記ゲート・ジャンパが前記ソース・コンタクトの上に配置され、前記不連続なゲート・フィンガ・セグメントのうち第１のゲート・フィンガ・セグメントが、前記ゲート・ジャンパを通じて前記ゲート・バスに電気的に接続されている、請求項２５に記載のトランジスタ・デバイス。
【請求項27】
前記ゲート信号分配バーが、導電性バイアによって前記不連続なゲート・フィンガ・セグメントのうち前記第１のゲート・フィンガ・セグメントに電気的に接続されている、請求項２６に記載のトランジスタ・デバイス。
【請求項28】
前記ゲート・ジャンパの縦軸と、前記半導体層構造の前記底面によって定義された面とに対して垂直な面が、前記ソース・コンタクトの前記狭窄部分と前記導電性バイアとの両方を通って延在する、請求項２７に記載のトランジスタ・デバイス。
【請求項29】
前記ゲート・バスを前記ゲート信号分配バーに接続する電気経路に挿入された直列ゲート抵抗をさらに備える、請求項２５から２８までのいずれか一項に記載のトランジスタ・デバイス。
【請求項30】
前記直列ゲート抵抗が前記ゲート・ジャンパの一部として実装されている、請求項２９に記載のトランジスタ・デバイス。
【請求項31】
ソース・バス層と、前記ソース・コンタクトを前記ソース・バス層に電気的に接続する複数のソース・コンタクト・プラグと
をさらに備える、請求項２５から３０までのいずれか一項に記載のトランジスタ・デバイス。
【請求項32】
前記不連続なゲート・フィンガ・セグメントのうち第２のゲート・フィンガ・セグメントが、直列ゲート抵抗を通じて前記ゲート・バスに電気的に接続され、前記ゲート・ジャンパを通じて前記ゲート・バスに電気的に接続されない、請求項２６に記載のトランジスタ・デバイス。
【発明の詳細な説明】
【技術分野】
【0001】
本出願は、２０２１年１０月１日出願の米国特許出願第１７／４９２，０３２号の優先権を主張するものであり、米国特許出願第１７／４９２，０３２号は、２０２０年６月２２日出願の米国特許出願第１６／９０７，９８３号の一部継続出願であり、米国特許出願第１６／９０７，９８３は、２０１７年５月５日出願の米国特許出願第１５／５８７，８３０号の分割出願として米国特許法１２０条の下の優先権を主張する、２０１８年１１月７日出願の米国特許出願第１６／１８２，６４２号の継続出願であり、米国特許出願第１６／１８２，６４２号は、２０１６年３月１７日出願の米国特許出願第１５／０７３，２０１号の一部継続出願として米国特許法１２０条の下の優先権を主張するものであり、これら特許出願の各々の内容の全体が参照によって本明細書に組み込まれる。
【0002】
本明細書で説明される発明概念はマイクロ電子デバイスに関し、より詳細には、単位セル・ベースの構造を有する高出力の高周波トランジスタに関する。
【背景技術】
【0003】
近年、無線周波数（５００ＭＨｚ）、Ｓ帯（３ＧＨｚ）及びＸ帯（１０ＧＨｚ）などの高周波数で動作する一方で高出力処理能力必要とする電気回路が、より普及している。高出力の高周波回路が増加しているので、無線周波数やマイクロ波周波数で確実に動作することができる一方で大電力負荷を扱うことができるトランジスタに対する需要が増加している。
【0004】
高出力を供給するために、ゲート周辺が大きいトランジスタが開発されている。トランジスタの有効なゲート周辺を大きくするための技術の１つには、並列接続された複数のトランジスタ・セルを設けるものがある。たとえば、高出力トランジスタは、図１に示されるように、それぞれの細長いソース・コンタクトとドレイン・コンタクトとの間に平行に延在する複数のゲート・フィンガを含み得る。
【0005】
詳細には、図１は、半導体構造２０上にゲート・パッド１２、ソース・パッド２２及びドレイン・パッド３２を含む従来のトランジスタ構造１０の金属レイアウトを示す。図１は、デバイスの平面図（すなわちデバイスを上から見下ろした図）である。図１に示されるように、従来のトランジスタ１０では、ゲート・パッド１２は、ゲート・バス１４によって、第１の方向（たとえば図１のｙ方向）に平行に延在する複数のゲート・フィンガ１６に接続される。ソース・パッド２２は、ソース・バス２４を介して複数の平行なソース・コンタクト２６に接続されており、ドレイン・パッド３２は、ドレイン・バス３４を介して複数のドレイン・コンタクト３６に接続されている。各ゲート・フィンガ１６は、一対の隣接したソース・コンタクト２６とドレイン・コンタクト３６との間で、ｙ方向に沿って延びる。トランジスタ１０の単位セルは、ボックス４０で示され、隣接したソース・コンタクト２６とドレイン・コンタクト３６との間に延在するゲート・フィンガ１６を含む。「ゲート長さ」は、ｘ方向におけるゲートの金属化の距離を指し、「ゲート幅」は、ソース・コンタクト２６とドレイン・コンタクト３６とがｙ方向において重なる距離である。すなわち、ゲート・フィンガ１６の「幅」は、隣接したソース・コンタクト２６とドレイン・コンタクト３６に対して平行に延在するゲート・フィンガ１６の寸法（ｙ方向に沿った距離）を指す。デバイスのゲート周辺は、デバイス１０の各ゲート・フィンガ１６のゲート幅の合計を指す。
【0006】
マルチセル・トランジスタ・デバイスのゲート周辺は、単位セルの追加に加えて、ゲート・フィンガをより広く（すなわちｙ方向においてより長く）することによって増加され得る。しかしながら、デバイスのゲート・フィンガがより広くなると、デバイスの高周波性能に悪影響が及ぶ可能性がある。加えて、ゲート・フィンガをより広くすることは、一般的には、ゲート・フィンガが増加した電流密度を扱わなければならないことを意味し、ゲート・フィンガ金属化のエレクトロマイグレーションを引き起こす可能性がある。
【先行技術文献】
【特許文献】
【0007】
【特許文献1】米国特許出願公開第２００２／００６６９０８Ａ１号
【特許文献2】米国特許出願公開第２００２／０１６７０２３Ａ１号
【特許文献3】米国特許出願公開第２００４／００６１１２９号
【特許文献4】米国特許第７，９０６，７９９号
【特許文献5】米国特許第６，３１６，７９３号
【特許文献6】米国特許出願公開第２００３／０１０２４８２Ａ１号
【発明の概要】
【課題を解決するための手段】
【0008】
いくつかの実施例によるトランジスタ・デバイスは、第１の方向に延在するソース・コンタクトと、ソース・コンタクトに隣接して第１の方向に延在するゲート・フィンガと、ゲート・フィンガに隣接したドレイン・コンタクトとを含む。ゲート・フィンガは、ドレイン・コンタクトとソース・コンタクトとの間にある。ゲート・パッドは、ゲート・フィンガに沿った複数のポイントにおいて、ゲート・フィンガに電気的に接続されている。
【0009】
トランジスタ・デバイスがさらに含むゲート・ジャンパは、第１の方向に延在し、ゲート・パッドに導電接続されている。ゲート・パッドは、ゲート・ジャンパを通じて、ゲート・フィンガに沿った複数のポイントのうち少なくとも１つに導電接続されている。
【0010】
トランジスタ・デバイスは、ゲート・ジャンパ及びゲート・フィンガに接続されたゲート・バスと、ゲート・フィンガにゲート・ジャンパを接続する、ゲート・バスから第１の方向に間隔を空けたゲート信号分配バーとをさらに含み得る。
【0011】
さらなる実施例によるトランジスタ・デバイスは、ゲート・パッドと、ゲート・フィンガ上の第１の位置でゲート・パッドと導電接触し、第１の方向に延在するゲート・フィンガと、ゲート・パッドと導電接触し、第１の方向に延在するゲート・ジャンパとを含む。ゲート・ジャンパは、ゲート・フィンガ上の第１の位置から間隔を空けた第２の位置においてゲート・フィンガに導電接続され、そのためゲート・パッドにおいて受け取られたゲート信号は、第１の位置及び第２の位置においてゲート・フィンガに印加される。
【0012】
さらなる実施例によるトランジスタ・デバイスは、ゲート・バスと、ゲート・フィンガ上の第１の位置でゲート・バスと導電接触し、第１の方向に延在するゲート・フィンガと、ゲート・バスと導電接触し、第１の方向に延在するゲート・ジャンパとを含み、ゲート・ジャンパは、ゲート・バスから第１の方向に間隔を空けた、ゲート・フィンガに沿った位置でゲート・フィンガと導電接触する。
【0013】
さらなる実施例によるトランジスタ・デバイスは、基板と、基板上のゲート・バスと、基板上で第１の方向に延在する第１及び第２のソース・コンタクト・セグメントとを含む。第１のソース・コンタクト・セグメントと第２のソース・コンタクト・セグメントは、空隙によって第１の方向に互いに分離されている。トランジスタ・デバイスは、基板上にあってゲート・バスに接続されたゲート・フィンガをさらに含む。ゲート・フィンガは、ソース・コンタクト・セグメントに隣接して第１の方向に延在する。トランジスタ・デバイスは、基板上でゲート・フィンガに隣接したドレイン・コンタクトであって、ドレイン・コンタクトとソース・コンタクト・セグメントとの間にゲート・フィンガがあるドレイン・コンタクトと、ソース・コンタクト・セグメントの上に設けられてゲート・バスに接続されたゲート・ジャンパであって、第１の方向に延在するゲート・ジャンパと、基板上のゲート信号分配バーであって、第１のソース・コンタクト・セグメントと第２のソース・コンタクト・セグメントとの間の空隙からゲート・フィンガまで延在するゲート信号分配バーとをさらに含む。ゲート信号分配バーは、ゲート・バスから第１の方向に間隔を空けたゲート信号分配ポイントにおいてゲート・フィンガと接触し、ゲート・ジャンパに導電接続されている。
【0014】
さらなる実施例によるトランジスタは、第１の軸に沿って延在するドレイン・コンタクトと、第１の軸と平行な第２の軸に沿って延在するソース・コンタクトと、ソース・コンタクトとドレイン・コンタクトとの間に延在するゲート・フィンガと、ゲート・フィンガに電気的に接続され、間隔を空けた複数のゲート抵抗とを含む。ゲート抵抗のうち少なくとも第１のゲート抵抗は、トランジスタを上から見たときゲート・フィンガの第１の終端と第２の終端との間にある、第１の軸と第２の軸との間の領域の一部に配設されている。
【0015】
いくつかの実施例では、ゲート・フィンガは、互いに電気的に接続された、同一線上の不連続な複数のゲート・フィンガ・セグメントを含み得る。トランジスタは、ゲート・バスと第１のゲート・フィンガ・セグメントとの間で電気的に接続されたゲート・ジャンパをさらに含み得る。第１のゲート抵抗は、ゲート・ジャンパと第１のゲート・フィンガ・セグメントとの間の電気経路に沿って挿入され得る。トランジスタは、ゲート・ジャンパと第１のゲート・フィンガ・セグメントとの間の電気経路に沿って挿入された第１のゲート信号分配バーも含み得る。第１のゲート抵抗は、第１のゲート信号分配バーと第１のゲート・フィンガ・セグメントとの間の電気経路に沿って挿入され得る。各ゲート・フィンガ・セグメントは、それぞれのゲート・スプリットの一部でよく、トランジスタは、隣接した２つのゲート・スプリットの間に配置された奇数モード抵抗をさらに含み得る。
【0016】
いくつかの実施例では、ソース・コンタクトは同一直線上の複数の不連続なソース・コンタクト・セグメントを含み、ソース・コンタクトの上にゲート・ジャンパが延在する。隣接した２つのソース・コンタクト・セグメントの間の空隙に、第１のゲート信号分配バーが延在し得る。第１のゲート信号分配バーと、第１のゲート信号分配バーと同一線上の第２のゲート信号分配バーとの間に奇数モード抵抗が挿入され得る。なおまた、トランジスタは、同一直線上の複数の不連続なソース・コンタクト・セグメントを含む第２のソース・コンタクトを含み得、これらのソース・コンタクト・セグメントの上に延在するゲート・ジャンパはなく、この第２のソース・コンタクトの、隣接した２つのソース・コンタクト・セグメントの間に奇数モード抵抗があり得る。
【0017】
さらなる実施例によるトランジスタは、第１の方向に延在するソース・コンタクトと、第１の方向に延在するゲート・ジャンパと、互いに同一線上にあり得る不連続な複数のゲート・フィンガ・セグメントを備えるゲート・フィンガとを含む。このトランジスタは、ゲート・ジャンパに電気的に接続された、間隔を空けた複数のゲート抵抗をさらに含む。第１のゲート・フィンガ・セグメントは、第１のゲート抵抗を通じてゲート・ジャンパに接続されている。
【0018】
いくつかの実施例では、ソース・コンタクトは、不連続な複数のソース・コンタクト・セグメントを含み、隣接した２つのソース・コンタクト・セグメントの間の空隙に第１のゲート抵抗がある。ソース・コンタクト・セグメントのうち少なくともいくつかにわたってゲート・ジャンパが延在し得る。このトランジスタは、第１のゲート・フィンガに隣接して第１の方向に延在するドレイン・コンタクトであって、ソース・コンタクトとドレイン・コンタクトとの間に第１のゲート・フィンガが延在する、ドレイン・コンタクトと、第１の方向に延在する、同一直線上の不連続な複数のゲート・フィンガ・セグメントを備える第２のゲート・フィンガであって、第１のゲート・フィンガと第２のゲート・フィンガとの間にドレイン・コンタクトが延在する、第２のゲート・フィンガと、第２のゲート・フィンガに隣接して第１の方向に延在する不連続な複数のソース・コンタクト・セグメントを含む第２のソース・コンタクトとをさらに含み得る。第２のソース・コンタクトの２つの隣接したソース・コンタクト・セグメントの間の空隙に奇数モード抵抗が設けられ得る。
【0019】
ゲート・ジャンパと第１のゲート・フィンガの第１のゲート・フィンガ・セグメントとの間や、ゲート・ジャンパと第２のゲート・フィンガの第１のゲート・フィンガ・セグメントとの間に、第１のゲート信号分配バーが延在し得る。第１のゲート信号分配バーは、ソース・コンタクトの２つの隣接したソース・コンタクト・セグメントの間の空隙に配置され得る。第１のゲート信号分配バーと、複数の追加のゲート・フィンガのゲート・フィンガ・セグメントを第２のゲート・ジャンパに接続する第２のゲート信号分配バーとの間に、奇数モード抵抗が接続され得る。
【0020】
さらなる実施例によるトランジスタが含む複数のゲート・フィンガは、第１の方向に延在し、第１の方向に対して垂直な第２の方向において互いに間隔を空けている。ゲート・フィンガの各々が、全体的に同一線上で間隔を空けた第１のゲート・フィンガ・セグメントと第２のゲート・フィンガ・セグメントとを少なくとも備え、第１のゲート・フィンガ・セグメントは、第２の方向に延在する空隙領域によって、第２のゲート・フィンガ・セグメントから第１の方向に分離されている。この空隙領域には抵抗が配設されている。
【0021】
いくつかの実施例では、トランジスタは、第１の方向に延在する複数のソース・コンタクトをさらに含み、各ソース・コンタクトが、不連続な複数のソース・コンタクト・セグメントを含み、各ソース・コンタクトが、それぞれの対のゲート・フィンガのゲート・フィンガと第１の方向に延在する複数のドレイン・コンタクトとの間に延在し、各ドレイン・コンタクトが、それぞれの対のゲート・フィンガの間に延在する。ゲート・バスは、ゲート・フィンガに電気的に接続されてよく、ゲート・ジャンパは、ゲート・バスに電気的に接続されてよく、ゲート・ジャンパは、ゲート・フィンガ・セグメントのうち少なくともいくつかとゲート・バスとの間の電気経路に沿って挿入される。
【0022】
いくつかの実施例では、抵抗は、ソース・コンタクトのうち１つの、隣接した２つのソース・コンタクト・セグメントの間に配置される奇数モード抵抗でよい。他の実施例では、抵抗は、ゲート・ジャンパと、第１のゲート・フィンガの第１のゲート・フィンガ・セグメントとの間の電気経路に沿って挿入されるゲート抵抗でよい。これらの実施例では、ゲート・ジャンパと、第１のゲート・フィンガの第１のゲート・フィンガ・セグメントとの間に延在する第１のゲート信号分配バーに沿って、ゲート抵抗が挿入され得る。
【0023】
本発明のさらなる実施例に従って、半導体層構造を備えるトランジスタが提供される。半導体層構造の上面に、ソース・コンタクト、ドレイン・コンタクト、及びソース・コンタクトとドレイン・コンタクトとの間に配置されたゲート・フィンガが形成される。これらのトランジスタがさらに備えるゲート・ジャンパは、ゲート・フィンガの少なくとも一部に電気的に接続されたソース・コンタクトの上に配置されている。ソース・コンタクトは、ソース・コンタクトをセグメントに分割する空隙なしに、半導体層構造の上面において連続的に延在している。
【0024】
いくつかの実施例では、ゲート・フィンガは、不連続な複数のゲート・フィンガ・セグメントを備え得る。
【0025】
いくつかの実施例では、トランジスタはゲート・バスをさらに含み得、不連続なゲート・フィンガ・セグメントのうち少なくとも１つが、ゲート・ジャンパを通じて、このゲート・バスに電気的に接続される。
【0026】
いくつかの実施例では、半導体層構造の第１の主表面上にソース・コンタクトがあり得、このトランジスタは、半導体層構造の第２の主表面上のソース・バス層と、半導体層構造を通って延在してソース・コンタクトをソース・バス層に電気的に接続する複数のソース・コンタクト・プラグとをさらに備え得る。
【0027】
いくつかの実施例では、ソース・コンタクトは、少なくとも、第１の拡大部分と、第２の拡大部分と、第１の拡大部分を第２の拡大部分に対して物理的且つ電気的に接続する狭窄部分とを含み得る。第１及び第２の拡大部分は、ソース・コンタクトの縦軸に対して垂直であって半導体層構造の下面に対して平行な方向において、狭窄部分よりも広くてよい。
【0028】
いくつかの実施例では、トランジスタがさらに備え得るゲート信号分配バーは、半導体層構造の上でゲート・ジャンパと同じ高さにあり、ゲート・ジャンパからゲート・フィンガの方へ延在する。いくつかの実施例では、ゲート信号分配バーは、ゲート・ジャンパとゲート・フィンガの少なくとも一部との間の電気経路に挿入される。いくつかの実施例では、ゲート信号分配バーは、導電性バイアによって、ゲート・フィンガに電気的に接続され得る。
【0029】
いくつかの実施例では、トランジスタは、ゲート・バスをゲート信号分配バーに接続する電気経路に挿入された直列ゲート抵抗をさらに備え得る。
【0030】
いくつかの実施例では、ソース・コンタクトの縦軸、ドレイン・コンタクトの縦軸及びゲート・フィンガの縦軸が、それぞれ第１の方向に延在する。
【0031】
本発明のさらなる実施例に従って提供されるトランジスタは、半導体層構造と、半導体層構造の上面において第１の方向に延在するソース・コンタクトと、半導体層構造の上面において第１の方向に延在するドレイン・コンタクトと、半導体層構造の上面において第１の方向に延在するゲート・フィンガであって、ソース・コンタクトとドレイン・コンタクトとの間に配置されたゲート・フィンガとを備える。ソース・コンタクト及びドレイン・コンタクトのうち１つが、半導体層構造の上面に、狭窄部分によって互いに物理的且つ電気的に接続された第１の拡大部分と第２の拡大部分とを含む。
【0032】
いくつかの実施例では、ソース・コンタクトは、第１及び第２の拡大部分と狭窄部分とを含み得る。第１及び第２の拡大部分は、ソース・コンタクトの縦軸に対して垂直であって半導体層構造の下面に対して平行な方向において、狭窄部分よりも広くてよい。
【0033】
いくつかの実施例では、トランジスタは、ゲート・バスと、ゲート・バスに電気的に接続されたゲート・ジャンパとをさらに備え得て、ゲート・ジャンパは、ソース・コンタクトの上に配置され、ゲート・フィンガの少なくとも一部が、ゲート・ジャンパを通じてゲート・バスに電気的に接続され得る。
【0034】
いくつかの実施例では、ゲート・フィンガは、不連続な複数のゲート・フィンガ・セグメントであり得る。
【0035】
いくつかの実施例では、トランジスタがさらに備え得るゲート信号分配バーは、ゲート・ジャンパと同一の金属層に形成されており、ゲート・ジャンパからゲート・フィンガの方へ延在する。いくつかの実施例では、ゲート信号分配バーは、垂直なコンタクト・プラグによって、ゲート・フィンガの少なくとも一部に電気的に接続され得る。
【0036】
いくつかの実施例では、ゲート・ジャンパの縦軸と、半導体層構造の底面によって定義された面とに対して垂直な面が、ソース・コンタクトの狭窄部分と垂直なコンタクト・プラグとの両方を通って延在し得る。
【0037】
いくつかの実施例では、トランジスタは、ゲート・バスをゲート信号分配バーに接続する電気経路に挿入された直列ゲート抵抗をさらに備え得る。
【0038】
いくつかの実施例では、トランジスタは、ソース・バス層と、ソース・コンタクトをソース・バス層に電気的に接続する複数のソース・コンタクト・プラグとをさらに備え得る。
【0039】
いくつかの実施例では、不連続なゲート・フィンガ・セグメントのうち第１のゲート・フィンガ・セグメントは、直列ゲート抵抗を通じてゲート・バスに電気的に接続されてよく、ゲート・ジャンパを通じてゲート・バスに電気的に接続されなくてよい。
【0040】
本発明のさらなる実施例に従って提供されるトランジスタは、半導体層構造と、半導体層構造の上面において第１の方向に延在するソース・コンタクトと、半導体層構造の上面において第１の方向に延在するドレイン・コンタクトと、半導体層構造の上面において第１の方向に延在するゲート・フィンガであって、ソース・コンタクトとドレイン・コンタクトとの間に配置されたゲート・フィンガと、不連続な複数のゲート・フィンガ・セグメントと、ゲート・バスと、ゲート・バスに電気的に接続されたゲート・ジャンパとを備え、ゲート・ジャンパは、ソース・コンタクトの上にあって第１の方向に延在する縦軸と、ゲート・ジャンパと同一の金属層に形成されたゲート信号分配バーとを有し、ゲート信号分配バーは、ゲート・ジャンパから、不連続なゲート・フィンガ・セグメントのうち第１のゲート・フィンガ・セグメントの方へ延在する。
【0041】
いくつかの実施例では、ソース・コンタクトは、半導体層構造の上面に、狭窄区分によって互いに物理的且つ電気的に接続された第１の拡大区分と第２の拡大区分とを含み、ゲート・ジャンパは、ソース・コンタクトの上に配置され、不連続なゲート・フィンガ・セグメントのうち第１のゲート・フィンガ・セグメントが、ゲート・ジャンパを通じてゲート・バスに電気的に接続されている。
【0042】
いくつかの実施例では、ゲート信号分配バーは、垂直なコンタクト・プラグによって、不連続なゲート・フィンガ・セグメントのうち第１のゲート・フィンガ・セグメントに電気的に接続され得る。
【0043】
いくつかの実施例では、ゲート・ジャンパの縦軸と、半導体層構造の底面によって定義された面とに対して垂直な面が、ソース・コンタクトの狭窄部分と垂直なコンタクト・プラグとの両方を通って延在し得る。
【0044】
いくつかの実施例では、トランジスタは、ゲート・バスをゲート信号分配バーに接続する電気経路に挿入された直列ゲート抵抗をさらに備え得る。いくつかの実施例では、直列ゲート抵抗はゲート・ジャンパの一部として実装され得る。
【0045】
いくつかの実施例では、トランジスタは、ゲート・バスをゲート信号分配バーに接続する電気経路に挿入された直列ゲート抵抗をさらに備え得る。
【0046】
いくつかの実施例では、不連続なゲート・フィンガ・セグメントのうち第２のゲート・フィンガ・セグメントは、直列ゲート抵抗を通じてゲート・バスに電気的に接続されてよく、ゲート・ジャンパを通じてゲート・バスに電気的に接続されなくてよい。
【0047】
添付図面は、本発明のさらなる理解を提供するために含まれており、本出願に組み込まれてその一部を構成し、本発明の特定の実施例（複数可）を示すものである。
【図面の簡単な説明】
【0048】
【図1】従来のマルチセル・トランジスタの金属レイアウトの平面図である。
【図2】いくつかの実施例による、トランジスタの金属レイアウトの平面図である。
【図8】さらなる実施例による、トランジスタの金属レイアウトの平面図である。
【図12】さらなる実施例による、トランジスタの金属レイアウトの平面図である。
【図13】さらなる実施例による、トランジスタの金属レイアウトの平面図である。
【図14】さらなる実施例による、トランジスタの金属レイアウトの平面図である。
【図15】さらなる実施例による、トランジスタの金属レイアウトの平面図である。
【図16】本発明のさらなる実施例による、トランジスタの金属レイアウトの平面図である。
【図17】本発明のさらなる実施例による、トランジスタの金属レイアウトの平面図である。
【図18】本発明のさらなる実施例による、トランジスタの金属レイアウトの平面図である。
【図19】本発明のさらなる実施例による、トランジスタの金属レイアウトの平面図である。
【図20】本発明のさらなる実施例による、トランジスタの金属レイアウトの平面図である。
【図21】本発明のさらなる実施例による、トランジスタの金属レイアウトの平面図である。
【図22】本発明のさらなる実施例による、トランジスタの金属レイアウトの平面図である。
【発明を実施するための形態】
【0049】
本発明の実施例が示されている添付図面を参照しながら、本発明概念が、以下でより十分に説明される。しかしながら、この発明概念は、様々な形態で実施され得、本明細書で説明される実施例に限定されるものと解釈されるべきではない。むしろ、これらの実施例は、本開示が、十分な、完成されたものになるように提供され、当業者に対して発明概念の範囲を十分に伝えるはずである。全体にわたって同じ番号は同じ要素を指す。
【0050】
発明概念の実施例は、大きな有効ゲート幅を有するマルチセル・トランジスタ・デバイスを提供するものである。ゲート・フィンガの幅に沿った複数の位置においてゲート・フィンガにゲート信号を供給することにより、トランジスタの高周波利得性能が改善され得、通常は広いゲート・フィンガに関連するエレクトロマイグレーション問題が軽減され得きる。いくつかの実施例によれば、単位セルのソース領域の上に、ゲート・ジャンパとして働く金属の第２の層を追加することによって、マルチセル・トランジスタ・デバイスのより大きなゲート幅が組み込まれ得る。ゲート・フィンガに沿った様々な位置でゲート・ジャンパがゲート・フィンガに接続され、ゲート・フィンガを複数のセグメントへと効果的に分割する。ゲート・ジャンパは、ゲート・パッドをゲート・セグメントに接続するソース・コンタクトの上に延在する金属の第２の層によってもたらされ得る。いくつかの実施例では、ゲート・ジャンパは、ソース・コンタクトの上ではなく、ドレイン・コンタクト又はゲート・フィンガの上に延在することができる。
【0051】
ゲート・フィンガをセグメントへと効果的に分割し、ゲート信号を、ゲート・ジャンパによって、ゲート・フィンガ・セグメントの各々に分配することにより、トランジスタの利得性能が改善され得、またエレクトロマイグレーション問題が緩和され得る。
【0052】
したがって、発明概念の実施例は、各ゲート・フィンガについて、複数の単位セルを直列に定義するトランジスタ・レイアウトを提供するものである。単位セルの各々は、個々に、より短い有効ゲート幅を有する。しかしながら、各単位セルは、直列に接続されたとき、単一のゲート・フィンガの有効長さを増加することができる。直列接続された単位セルのゲート・フィンガは、単位セルのソース・コンタクトにわたって延びる第２の金属ブリッジによってゲート・バスに接続される。金属ブリッジは、ソース・コンタクトの間で接続バーに接続されており、接続バーは、ソース・コンタクトの間で基板の表面に沿って延びて、ゲート・フィンガに接続する。
【0053】
本明細書で説明されるようなレイアウトを有するトランジスタは、より高い周波数性能及びより大きい出力電力を有し得、同時に電流密度を低下し得て、デバイスの信頼性を改善することができる。
【0054】
本発明のさらなる実施例に従って、大きな有効ゲート幅を有するマルチセル・トランジスタが提供され、このマルチセル・トランジスタでは、デバイスの全体にわたって複数の直列ゲート抵抗（本明細書では「ゲート抵抗」とも称される）が分配されている。たとえば、このマルチセル・トランジスタはセグメント化されたゲート・フィンガを有し得、各ゲート・フィンガ・セグメント又は対のゲート・フィンガ・セグメントに直列ゲート抵抗が与えられ得る。この手法は、フィードバック・ループの損失を十分に大きくすることにより、トランジスタ構造のゲート・フィンガ及びドレインの内部の長いフィードバック・ループを分割して、高レベルの不安定性を防止する。分散型直列ゲート抵抗は、たとえばゲート・フィンガのゲート・フィンガ・セグメントの間に設けられた空隙領域に配置され得る。
【0055】
したがって、いくつかの実施例では、第１の軸に沿って延在するドレイン・コンタクトと、第１の軸に対して平行な第２の軸に沿って延在するソース・コンタクトと、ソース・コンタクトとドレイン・コンタクトとの間に延在するゲート・フィンガとを含むトランジスタが提供される。ゲート・フィンガが備え得る、同一線上の、物理的に不連続な複数のゲート・フィンガ・セグメントは、１つ又は複数の他の構造（たとえばゲート・ジャンパ）によって、互いに電気的に接続されている。このトランジスタは、間隔を空けた複数のゲート抵抗をさらに含み、それらはゲート・フィンガに電気的に接続されている。ゲート抵抗のうち少なくとも１つは、トランジスタを上から見たときゲート・フィンガの第１の終端と第２の終端との間のある、第１の軸と第２の軸との間の領域の一部に配設されている。いくつかの実施例では、ゲート・ジャンパは、ゲート・フィンガ及びゲート・バスに電気的に接続され得る。ゲート・ジャンパは、第１のゲート・フィンガ・セグメントとゲート・バスとの間の電気経路に沿って挿入され得、第１のゲート抵抗は、ゲート・ジャンパと第１のゲート・フィンガ・セグメントとの間の電気経路に沿って挿入され得る。
【0056】
他の実施例では、第１の方向に延在するソース・コンタクトと、第１の方向に延在するゲート・ジャンパと、第１の方向に延在する不連続な複数のゲート・フィンガ・セグメントを備えるゲート・フィンガとを含む、トランジスタが提供される。このトランジスタは、間隔を空けた複数のゲート抵抗をさらに含み、その各々がゲート・ジャンパに電気的に接続されている。第１のゲート・フィンガ・セグメントは、第１のゲート抵抗を通じてゲート・ジャンパに接続されている。
【0057】
本発明のさらなる実施例に従って、大きな有効なゲート幅を有するマルチセル・トランジスタが提供され、このデバイスの全体にわたって複数の奇数モード抵抗が分配されている。例示の実施例では、「ゲート・スプリット」の間に形成された空隙領域に奇数モード抵抗が設けられ得、ゲート・スプリットは、複数のゲート・フィンガ・セグメントが互いに平行に延在する領域を指す。トランジスタの安定性をさらに改善するために、これらの空隙領域の全体にわたって奇数モード抵抗が分配され得る。前述のゲート抵抗も、これらの空隙領域に配置されてよい。
【0058】
したがって、追加の実施例において提供されるトランジスタが含む複数のゲート・フィンガは、第１の方向に延在し、第１の方向に対して垂直な第２の方向に、互いに間隔を空けており、ゲート・フィンガの各々が少なくとも備える第１及び第２のゲート・フィンガ・セグメントは、全体的に同一直線上にあって、間隔を空けて互いに電気的に接続されており、第１のゲート・フィンガ・セグメントは、第２の方向に延在する空隙領域によって、第２のゲート・フィンガ・セグメントから第１の方向に分離されている。空隙領域に少なくとも１つの抵抗が配設されている。少なくとも１つの抵抗は、奇数モード抵抗及び／又は直列ゲート抵抗でよい。
【0059】
発明概念の実施例によるトランジスタは、大きな有効ゲート幅を有し得て、電力密度レベルの増加を支援し、従来のトランジスタに対して改善された周波数応答を示す。加えて、ゲート直列抵抗及び奇数モード抵抗が設けられると、トランジスタの動作周波数の範囲内又はそれに近い十分に低い周波数の不要信号を生成する可能性があるフィードバック・ループを防止するのを支援し得る。したがって、このトランジスタは安定性の向上も示し、それ故に、改善された生産収率及び／又はより優れた信頼性を有し得る。
【0060】
前述の実施例は、任意のやり方で結合され得ることが理解されよう。たとえば、分散ゲート抵抗と分散奇数モード抵抗との両方を含むトランジスタが提供され得る。同様に、セグメント化されてないゲート・フィンガを有するトランジスタは、分散ゲート抵抗及び分散奇数モード抵抗のいずれか又は両方を含み得る。
【0061】
【0062】
図２は、いくつかの実施例による、トランジスタ１００の金属レイアウトの平面図である。以下でより詳細に説明される１つ又は複数のデバイス・エピタキシャル層を含む半導体構造１２０上に、トランジスタが形成される。図２のレイアウトは、分かりやすくするために簡素化されており、ゲート・バス１１４に接続されたゲート・パッド１１２と、ドレイン・バス１３４に接続されたドレイン・パッド１３２とを含む。ソース・パッド及びソース・バスは、図示の明瞭さのために図２から省略されているが、図５及び図６に示されている。
【0063】
複数のゲート・フィンガ１１６が、ゲート・バス１１４に接続されており、ｙ方向に延在する。同様に、複数のドレイン・コンタクト１３６が、ドレイン・バス１３４に接続されており、ゲート・フィンガ１１６のそれぞれに隣接して平行に延在する。図２には、４つのゲート・フィンガ１１６及び３つのドレイン・コンタクト１３６しか示されていないが、トランジスタ１００は、さらに多くのゲート・フィンガ１１６及びドレイン・コンタクト１３６を有し得、そのため多数の単位セルを有することが認識されよう。
【0064】
ソース・コンタクト１６２も設けられ、隣接したゲート・フィンガ１１６と、ｙ方向において平行に延在する。ソース・コンタクト１６２は、ｙ方向において、それぞれのソース・コンタクト・セグメント１６２ａ、１６２ｂ及び１６２ｃへと分割される。ソース・コンタクト・セグメントは、デバイス構造を横切って横方向に（ｘ方向に）延在するソース・コンタクト・バー１２８（図６）によって接続され得る。ソース・コンタクト・セグメント１６２ａ、１６２ｂ、１６２ｃは、他の手段によって接続され得る。たとえば、各ソース・コンタクト・セグメント１６２ａ、１６２ｂ、１６２ｃを、たとえばデバイスのより低いレベルに配置された共通の導電層に電気的に接続する、ソース・コンタクト・プラグが設けられてよい。
【0065】
ソース・コンタクト・セグメント１６２ａ～１６２ｃのうち隣接したものは、空隙１６２ｇによって分離されている。図２は、各ソース・コンタクト１６２について３つのソース・コンタクト・セグメント１６２ａ～１６２ｃを示しているが、発明概念は、そのような構成に限定されず、ソース・コンタクト１６２が２つ以上のソース・コンタクト・セグメント１６２ａ～１６２ｃを含み得ることが認識されよう。
【0066】
ゲート・フィンガ１１６は、ソース・コンタクト１６２の全長にわたってソース・コンタクト１６２と平行に延在し得る。しかしながら、ソース・コンタクト１６２はソース・コンタクト・セグメント１６２ａ～１６２ｃに分割されているので、ソース・コンタクト・セグメント１６２ａ、１６２ｂ及び１６２ｃは、ゲート・フィンガ１１６の各々について複数の直列単位セル４０ａ、４０ｂ、４０ｃを定義する。すなわち、各ゲート・フィンガ１１６は、ゲート・フィンガ１１６が延在する、ゲート・フィンガ１１６の幅を定義する方向（ｙ方向）にレイアウトされた複数の単位セル４０ａ、４０ｂ、４０ｃに対するゲート・コンタクトとして働く。したがって、各ゲート・フィンガ１１６がデバイス全体のゲート周辺に寄付する全幅は、ゲート・フィンガ１１６が、隣接したソース・コンタクト・セグメント１６２ａ、１６２ｂ及び１６２ｃと、ｙ方向において重なる距離と等しい。
【0067】
トランジスタ１００がさらに含む複数のゲート・ジャンパ１７２は、ゲート・フィンガ１１６に対してｙ方向に沿って平行に延在する。ゲート・ジャンパ１７２は、ソース・コンタクト１６２の上に形成され得、たとえば誘電体層及び／又は空隙によってソース・コンタクト１６２から絶縁され得る。ゲート・ジャンパ１７２は、ゲート・バス１１４に電気的に接続され、ゲート・フィンガ１１６に沿った複数の位置において、各ゲート・フィンガ１１６をゲート・バス１１４に接続する。
【0068】
詳細には、ゲート・ジャンパ１７２をゲート・フィンガ１１６に接続するゲート信号分配バー１７４は、デバイスの幅に沿った複数の位置に設けられ、ソース・コンタクト・セグメント１６２ａ、１６２ｂ及び１６２ｃのうち隣接したものの間の空隙１６２ｇの中で横方向に（ｘ方向に）延在する。ゲート信号分配バー１７４は、それぞれのゲート信号分配ポイント１７６においてゲート・フィンガ１１６に接続する。したがって、ゲート・パッド１１２に印加された電気信号（「ゲート信号」）は、ゲート・バス１１４からゲート・ジャンパ１７２に伝えられ、ゲート・ジャンパ１７２によって、ゲート・フィンガ１１６の幅に沿った複数の位置（ゲート信号分配ポイント１７６）においてゲート・フィンガ１１６に分配される。したがって、図２の実施例では、ゲート信号は、ゲート・フィンガ１１６によってデバイスの全幅にわたって伝えられるのではなく、ゲート・ジャンパ１７２によってデバイスの幅の大部分にわたって伝えられ、次いで、デバイスの幅に沿った様々な位置においてゲート・フィンガ１１６に分配される。
【0069】
ゲート・ジャンパ１７２は、ゲート・フィンガ１１６よりも大きな断面積を有し得、したがって、エレクトロマイグレーションや高周波利得性能の低下などの通常はゲート幅の増加に関連する問題なしで、ゲート・フィンガ１１６よりも、高い電流密度をより良く扱うことができる。
【0070】
図３は、トランジスタ１００の金属レイアウトの部分等角図であり、図４は、図２のラインＡ－Ａ’に沿って得られた部分断面図である。図３及び図４に見られるように、ゲート・ジャンパ１７２が形成される金属レベルは、ソース・コンタクト・セグメント１６２ａ、１６２ｂ、１６２ｃ、ゲート・フィンガ１１６、ゲート・バス１１４及びゲート信号分配バー１７４の金属レベルよりも高い。ゲート・ジャンパ１７２は、垂直なコンタクト・プラグ１７８によって、ゲート・バス１１４及びゲート信号分配バー１７４に接続されている。
【0071】
ゲート・ジャンパ１７２、ゲート・バス１１４、垂直なコンタクト・プラグ１７８及びゲート信号分配バー１７４は、銅又はアルミニウムなどの導電材料で形成され得、非常に低抵抗である。
【0072】
図５は、トランジスタ１００の大きなバージョンの平面図であり、図６は、図５の金属レイアウトの小部分１５０（すなわち図５の破線ボックス内の部分）の詳細な平面図である。トランジスタ１００は、垂直方向に（ｙ方向に）延在する複数の単位セル４０を含む。単位セル４０の各々が、デバイスの全幅にわたって延在する１つのゲート・フィンガ１１６を含み、上記で説明されたように、垂直方向（ｙ方向）に配置された直列単位セル４０ａ、４０ｂ、４０ｃに細分されている。図５及び図６に示された実施例では、単位セル４０の各々が１１２０ミクロンの全幅を有し、直列単位セル４０ａ、４０ｂ及び４０ｃは、それぞれ３７０ミクロン、３８０ミクロン及び３７０ミクロンの幅を有するが、発明概念はこれら特定の寸法に限定されない。このように、デバイスの有効ゲート幅が増大され得る。
【0073】
図６を参照して、構造の一端にゲート・パッド１１２及びゲート・バス１１４が設けられており、構造の他端にドレイン・パッド１３２及びドレイン・バス１３４が設けられている。ソース・パッド１２２は、構造の側部に設けられ、ソース・バス１２４に接続されている。ソース・バス１２４は複数のソース・コンタクト・バー１２８に接続されており、ソース・コンタクト・バー１２８は、横方向（ｘ方向）に延在して、ソース・コンタクト・セグメント１６２ａ、１６２ｂ、１６２ｃと接触する。前述のように、ソース・コンタクト・セグメント１６２ａ、１６２ｂ、１６２ｃは、それぞれを共通の導電層に電気的に接続するソース・コンタクト・プラグの使用などの別のやり方で電気的に接続され得る。
【0074】
図６における、トランジスタ１００のデバイス・レイアウトの一部の詳細図１５０は、ゲート・フィンガ１１６、ゲート・ジャンパ１７２、ゲート・フィンガ１１６と接触するゲート信号分配バー１７４、及びゲート信号分配ポイント１７６も示す。
【0075】
図７は、図２のトランジスタ・デバイス１００の単位セル４０の、ラインＢ－Ｂ’に沿って得られた断面図である。トランジスタ構造１００が含む半導体構造１２０は、たとえば４Ｈ－ＳｉＣ又は６Ｈ－ＳｉＣを含み得る基板２００を含む。基板２００上にチャネル層２１０が形成されており、チャネル層２１０上にバリア層２２０が形成されている。チャネル層２１０及びバリア層２２０は、ＩＩＩ族窒化物ベースの材料を含み得、バリア層２２０の材料は、チャネル層２１０の材料よりもバンドギャップが大きい。たとえば、チャネル層２１０はＧａＮを含み得、バリア層２２０はＡｌＧａＮを含み得る。
【0076】
バリア層２２０とチャネル層２１０との間のバンドギャップの差、及びバリア層２２０とチャネル層２１０との間の界面での圧電効果によって、チャネル層２１０とバリア層２２０との間の接合部においてチャネル層２１０に２次元電子ガス（２ＤＥＧ）が誘起される。２ＤＥＧは高導電性層として働き、デバイスの、それぞれソース・コンタクト・セグメント１６２ｂの下にあるソース領域とドレイン・コンタクト１３６の下にあるドレイン領域との間の導通を可能にする。ソース・コンタクト・セグメント１６２ｂ及びドレイン・コンタクト１３６はバリア層２２０上に形成される。ゲート・フィンガ１１６は、バリア層２２０上のドレイン・コンタクト１３６とソース・コンタクト・セグメント１６２ｂとの間に形成される。ソース・コンタクト・セグメント１６２ｂの上に、ゲート・ジャンパ１７２が設けられ、垂直なコンタクト・プラグ１７８及びゲート信号分配バー１７４を通ってゲート・フィンガ１１６に接続されている。垂直なコンタクト・プラグ１７８及びゲート信号分配バー１７４は、ソース・コンタクト・セグメント１６２ａ～１６２ｃのうち隣接したものの間の空隙１６２ｇに設けられ、ソース・コンタクト・セグメント１６２ａ～１６２ｃと物理的に接触することはない。ソース・コンタクト・セグメント１６２ｂは、ラインＢ－Ｂ’（図２参照）に沿った切断からｙ方向にオフセットされているので、実際には図７の断面には存在しないが、上記の説明を容易にするために図７に示されていることに留意されたい。
【0077】
ドレイン・コンタクト１３６、ゲート・フィンガ１１６、ソース・コンタクト・セグメント１６２ｂ及びゲート信号分配バー１７４の上に第１の層間絶縁層２３２が形成されている。層間絶縁層２３２は、ＳｉＮ、ＳｉＯ２などの誘電材料を含み得る。垂直なコンタクト・プラグ１７８は第１の層間絶縁層２３２に入り込む。ソース・コンタクト・セグメント１６２ｂからゲート・ジャンパ１７２を絶縁する第１の層間絶縁層２３２上に、ゲート・ジャンパ１７２が形成されている。第１の層間絶縁層２３２及びゲート・ジャンパ１７２の上に第２の層間絶縁層２３４が形成され得る。第２の層間絶縁層２３４は、ＳｉＮ、ＳｉＯ２などの誘電材料を含み得る。
【0078】
ゲート・フィンガ１１６の材料は、バリア層２２０の組成に基づいて選択され得る。しかしながら、特定の実施例では、窒化物ベースの半導体材料に対してショットキー接触を作製することができる、Ｎｉ、Ｐｔ、ＮｉＳｉｘ、Ｃｕ、Ｐｄ、Ｃｒ、Ｗ及び／又はＷＳｉＮなどの従来の材料が使用され得る。ドレイン・コンタクト１３６及びソース・コンタクト・セグメント１６２は、ＧａＮに対してオーム接触を形成することができるＴｉＡｌＮなどの金属を含み得る。
【0079】
本発明の実施例による高出力トランジスタには、このデバイスのゲート・フィンガ及びドレインの内部のフィードバック・ループを安定させるために、直列ゲート抵抗及び奇数モード抵抗が含まれ得る。高出力デバイスでは、ゲートは、このデバイスのゲート周辺を増大するために長いゲート幅を有し得、長いフィードバック・ループをもたらす。これらの高出力トランジスタは大きなトランスコンダクタンス値を有するので、フィードバック・ループが不安定になりがちである。詳細には、フィードバック・ループは、トランジスタの動作周波数帯域に対する不要信号の入力又はこの周波数帯域からの不要信号の出力を生成する可能性がある。いずれの場合にも、そのような信号の生成は問題であり、トランジスタが使用不可能になる可能性がある。フィードバック・ループの不安定性は、フィードバック・ループの長さとともに増す傾向がある。
【0080】
本発明のさらなる実施例に従って提供される高出力トランジスタは、デバイスの全体にわたって、特に、長いゲート・フィンガに沿って分配された、複数の直列ゲート抵抗及び／又は奇数モード抵抗を含む。分散型の直列ゲート抵抗及び／又は奇数モード抵抗は、特に、ゲート・フィンガをセグメント化したトランジスタにおいて、そのようなデバイスは、ゲート・フィンガの幅に沿った直列ゲート抵抗及び／又は奇数モード抵抗を配置するための自然な位置である「ゲート・スプリット」間の空隙領域を含み得るので、有利であり得る。本明細書では、「ゲート・スプリット」という用語は、図２～図７を参照しながら上記で論じたように、長いゲート・フィンガが複数のゲート・フィンガ・セグメントにセグメント化されるときに生じる、ゲート・フィンガ・セグメントのより短い配列を指す。隣接したゲート・スプリットの間に存在する空隙領域は、以下でより詳細に論じられるように、分散型の直列ゲート抵抗及び奇数モード抵抗を実装するのに好都合な位置であり得る。
【0081】
ゲート・フィンガの拡張された幅に沿って直列ゲート抵抗及び／又は奇数モード抵抗を分配すると、フィードバック・ループが十分な損失を得て、潜在的な不安定性が克服され得ることが認められている。したがって、ゲート・フィンガの拡張された幅に沿って直列ゲート抵抗及び／又は奇数モード抵抗を分配することにより、現場におけるデバイス収率の向上及び／又はデバイス故障率の低下が可能になり得る。なおまた、セグメント化されたゲート・フィンガのゲート・フィンガ・セグメントの間に、これらに沿って、直列ゲート抵抗及び／又は奇数モード抵抗を分配するとき、使用される抵抗レベルは比較的小さいものでよい。たとえば、トランジスタが３つのゲート・スプリットを有するなら、使用される抵抗レベルのサイズは、ゲート・フィンガがセグメント化されていない場合に使用されるものの約１／３になり得る。なおまた、実際には抵抗値の減少がさらに大きいことが分かっている。たとえば、３つのゲート・スプリットが使用されるとき、それぞれのゲート・セグメントに沿って含まれる直列抵抗の抵抗値は、ゲート・パッドに実装される直列ゲート抵抗の抵抗値の１／４～１／５でよい。より低い抵抗値を有する抵抗を使用すると損失が低下し、したがって、より大きい利得を有する一方で安定性も向上するトランジスタをもたらす。
【0082】
図８は、上記に論じたような分散型のやり方で直列ゲート抵抗と奇数モード抵抗の両方を実装する、さらなる実施例によるトランジスタ３００の金属レイアウトの平面図（上面図）である。トランジスタ３００は、１つ又は複数のデバイス・エピタキシャル層を含む半導体構造３２０上に形成されている。半導体構造３２０は、図７を参照しながら上記で論じた半導体構造１２０と同一のものでよい。前出の図と同様に、図８のレイアウトは分かりやすくするために簡素化されており、それぞれの対のゲート・バス３１４に接続された一対のゲート・パッド３１２、並びにドレイン・バス３３４に接続されたドレイン・パッド３３２を含む。トランジスタ３００にはソース・パッド３２２及びソース・バスも含まれているが、図示の明瞭さのために図８から省略されている。ソース・パッド３２２は図１０に示されている。
【0083】
複数のゲート・フィンガ３１６が、それぞれのゲート・バス３１４に接続されており、ｙ方向に延在する。それぞれのゲート・フィンガ３１６が、３つのゲート・フィンガ・セグメント３１６ａ、３１６ｂ及び３１６ｃへと、ｙ方向に分割される。以下で説明されるように、各ゲート・フィンガ３１６のゲート・フィンガ・セグメント３１６ａ、３１６ｂ、３１６ｃは、ゲート・ジャンパ３７２、ゲート信号分配バー３７４及び垂直なコンタクト・プラグ３７８（図９Ａ）を介して互いに電気的に接続され得る。複数のドレイン・コンタクト３３６が、ドレイン・バス３３４に接続されており、ゲート・フィンガ３１６のそれぞれに隣接して平行に延在する。ゲート信号分配バー３７４は、以下で説明されるように、ドレイン・コンタクト３３６の上を通り越すことができるように、トランジスタ１００のゲート分配バー１７４とはデバイスの中で異なる垂直レベルに形成され得る。ソース・コンタクト３６２も設けられ、隣接したゲート・フィンガ３１６とｙ方向において平行に延在する。ソース・コンタクト３６２は、ｙ方向において、それぞれのソース・コンタクト・セグメント３６２ａ、３６２ｂ及び３６２ｃへと分割される。ソース・コンタクト・セグメント３６２ａ、３６２ｂ、３６２ｃは、ソース・コンタクト・プラグ３６４を介して互いに電気的に接続され得る。それぞれのソース・コンタクト・プラグ３６４が、それぞれのソース・コンタクト・セグメント３６２ａ、３６２ｂ、３６２ｃを、ソース・バスとして働く共通の導電層に電気的に接続し得る。このソース・バスは、たとえばデバイスにおけるより低いレベルに配置され得る。いくつかの実施例では、ソース・コンタクト・セグメント３６２ａ、３６２ｂ、３６２ｃごとに複数のソース・コンタクト・プラグ３６４が設けられてよい。図８では、１つのソース・コンタクト・セグメント３６２ｃの上に２つの代表的なソース・コンタクト・プラグ３６４が示されている。他のソース・コンタクト・セグメント３６２ａ、３６２ｂ、３６２ｃ用のソース・コンタクト・プラグ３６４は、図面を簡素化するために、図８（並びに図９Ａ～図９Ｂ及び図１２～図１３）から省略されている。図１０及び図１１は、たとえば、それぞれのソース・コンタクト・セグメント３６２ａ、３６２ｂ、３６２ｃ用に一対のソース・コンタクト・プラグ３６４が設けられ得る様子を示す。ソース・コンタクト・セグメント３６２ａ、３６２ｂ、３６２ｃも、たとえばソース・コンタクト・バーなどの他の手段によって電気的に接続され得る。図８には、合計１６のセグメント化ゲート・フィンガ３１６、８つのセグメント化ソース・コンタクト３６２及び８つのドレイン・コンタクト３３６が示されている。しかしながら、トランジスタ３００は、さらに多くのゲート・フィンガ３１６、ソース・コンタクト３６２及びドレイン・コンタクト３３６を有し得、そのため多数の単位セルを有することが認識されよう。他の実施例では、より少ないゲート・フィンガ３１６、ソース・コンタクト３６２、ドレイン・コンタクト３３６が設けられ得る。
【0084】
ゲート・フィンガ・セグメント３１６ａ～３１６ｃのうち隣接したものが空隙３１６ｇによって分離されており、ソース・コンタクト・セグメント３６２ａ～３６２ｃのうち隣接したものが空隙３６２ｇによって分離されている。図８は、それぞれのゲート・フィンガ３１６及びソース・コンタクト３６２について、３つのゲート・フィンガ・セグメント３１６ａ～３１６ｃ及び３つのソース・コンタクト・セグメント３６２ａ～３６２ｃを示すが、発明概念はそのような構成に限定されない。したがって、ゲート・フィンガ３１６は２つ以上のゲート・フィンガ・セグメントを含み得、ソース・コンタクト３６２は２つ以上のソース・コンタクト・セグメントを含み得ることが認識されよう。
【0085】
ゲート・フィンガ３１６は、ソース・コンタクト３６２の全長にわたってソース・コンタクト３６２と平行に延在し得る。ゲート・フィンガ３１６及びソース・コンタクト３６２がセグメント化されているので、それぞれのゲート・フィンガ３１６に沿って複数の単位セル３４０ａ、３４０ｂ、３４０ｃが定義される。すなわち、それぞれのゲート・フィンガ・セグメント３１６ａ～３１６ｃが、ゲート・フィンガ３１６が延在する方向（ｙ方向）にレイアウトされた各単位セル３４０ａ、３４０ｂ、３４０ｃ用のゲート・コンタクトとして働く。ゲート・フィンガ・セグメント３１６ａ～３１６ｃの幅の合計が、それぞれのゲート・フィンガ３１６の全幅を定義する。したがって、各ゲート・フィンガ３１６が全体のデバイスのゲート周辺に寄付する全幅は、ゲート・フィンガ・セグメント３１６ａ～３１６ｃのｙ方向の幅の合計に等しい。
【0086】
トランジスタ３００がさらに含む複数のゲート・ジャンパ３７２は、ゲート・フィンガ３１６に対してｙ方向に沿って平行に延在する。ゲート・ジャンパ３７２は、ソース・コンタクト・セグメント３６２、ゲート・フィンガ３１６及びゲート・バス３１４の金属レベルよりも高い金属レベルに形成され得る。ゲート・ジャンパ３７２は、ソース・コンタクト３６２の上に形成され得、たとえば誘電体層及び／又は空隙によってソース・コンタクト３６２から絶縁され得る。ゲート・ジャンパ３７２は、ゲート・バス３１４から最も遠いソース・コンタクト・セグメント３６２ｃを超えて延在する必要はない。ゲート・ジャンパ３７２は、ゲート・バス３１４に電気的に接続される。ゲート・ジャンパ３７２は、各ゲート・フィンガ３１６のゲート・フィンガ・セグメント３１６ａ～３１６ｃのうちいくつか又はすべてを、ゲート・バス３１４のうち１つに電気的に接続し得る。図８に表された実施例では、各ゲート・ジャンパ３７２が、ゲート・フィンガ・セグメント３１６ｂ及び３１６ｃをゲート・バス３１４に電気的に接続し、ゲート・フィンガ・セグメント３１６ａは、より直接的な接続によってゲート・バス３１４に接続されている。他の実施例では、ゲート・フィンガ・セグメント３１６ａは、ゲート・ジャンパ３７２によってゲート・バス３１４に接続され得る。いくつかの実施例では、ゲート・ジャンパ３７２は、ソース・コンタクト３６２の上ではなく、ドレイン・コンタクト３３６又はゲート・フィンガ３１６の上に配置され得る。
【0087】
図９Ａは、図８のラインＡ－Ａ’に沿って得られた部分断面図である。図９Ｂは、図８のラインＢ－Ｂ’に沿って得られた部分断面図である。図８及び図９Ａに見られるように、複数のゲート・ジャンパ３７２、ゲート信号分配バー３７４及び垂直なコンタクト・プラグ３７８が設けられている。ゲート・ジャンパ３７２は、垂直なコンタクト・プラグ３７８によって、ゲート・バス３１４及びゲート信号分配バー３７４に接続されている。ゲート・ジャンパ３７２は、ゲート信号分配バー３７４及び垂直なコンタクト・プラグ３７８が、各ゲート・フィンガ・セグメント３１６ｂ～３１６ｃをゲート・バス３１４のうち１つに接続するために使用される。ゲート信号分配バー３７４は、デバイスにおいてゲート・フィンガ３１６よりも高い所にある金属層に形成され得る。たとえば、図９Ａに示されるように、ゲート信号分配バー３７４は、デバイスのゲート・ジャンパ３７２と同一の金属層に形成され得る。垂直なコンタクト・プラグ３７８が、ゲート・ジャンパ３７２をゲート・バス３１４に接続し得る。追加の垂直なコンタクト・プラグ３７８（図９Ａの断面には見られないが、図８の平面図において各ゲート信号分配バーがゲート抵抗３８０を避けて通るポイントに配置されている）が、ゲート信号分配バー３７４を、ゲート抵抗と、それに接続されたゲート・フィンガ・セグメント３１６ａ～３１６ｃとに、物理的且つ電気的に接続し得る。前述のように、ゲート・ジャンパ３７２はソース・コンタクト３６２の上に延在し得る。すべてのソース・コンタクト１６２の上に延在するゲート・ジャンパ１７２を含む図２～図７のトランジスタ１００とは対照的に、図８に見られるように、ゲート・ジャンパ３７２は、１つおきのソース・コンタクト３６２の上に設けられている。したがって、図８～図９Ｂのトランジスタ３００では、各ゲート・ジャンパ３７２は、トランジスタ１００の場合のような２つのゲート・フィンガ１１６ではなく、４つのゲート・フィンガ３１６を与える。それぞれのゲート信号分配バー３７４は、２つのドレイン・コンタクト３３６の上を通り越して、４つのゲート・フィンガ・セグメント３１６ａ～３１６ｃのうち外側のものに接続することができるように、トランジスタ１００のゲート分配バー１７４よりもデバイスにおいて高い所にある金属層に形成される。
【0088】
ゲート・ジャンパ３７２、ゲート・バス３１４、垂直なコンタクト・プラグ３７８及びゲート信号分配バー３７４は、銅又はアルミニウムなどの導電材料で形成され得、非常に低抵抗である。
【0089】
引き続き図８及び図９Ａを参照して、ゲート信号分配バー３７４は、ソース・コンタクト・セグメント、３６２ａ、３６２ｂ及び３６２ｃのうち隣接したものの間の空隙３６２ｇにおいて、横方向（ｘ方向）に延在する。第１のゲート・フィンガ・セグメント３１６ａに結合されたゲート信号分配バー３７４は、ゲート・フィンガ・セグメント３１６ａのうち２つに結合され得る。第２のゲート・フィンガ・セグメント３１６ｂ又は第３のゲート・フィンガ・セグメント３１６ｃに結合されたゲート信号分配バー３７４の各々が、ゲート・フィンガ・セグメント３１６ｂ又は３１６ｃのうち４つに結合され得る。図８に見られるように、第１のゲート・フィンガ・セグメント３１６ａに結合された各ゲート信号分配バー３７４が、ゲート抵抗３８０によって、ゲート・バス３１４のうち１つに接続され得る。ゲート・フィンガ・セグメント３１６ａに接続するゲート信号分配バー３７４は、ドレイン・コンタクト３３６と交差する必要はないので、ゲート・フィンガ３１６又はゲート・ジャンパ３７２と同一の金属層の一部でよい。図８及び図９Ａに見られるように、第２のゲート・フィンガ・セグメント３１６ｂ又は第３のゲート・フィンガ・セグメント３１６ｃのいずれかに結合されたそれぞれのゲート信号分配バー３７４は、ゲート・ジャンパ３７２のうち１つを通じてゲート・バス３１４のうち１つに接続してよく、それぞれの垂直なコンタクト・プラグ３７８を通じてゲート・フィンガ・セグメント３１６ｂ、３１６ｃに接続してもよい。直列ゲート抵抗３８０は、それぞれのゲート・フィンガ・セグメント３１６ｂ、３１６ｃと、その関連するゲート信号分配バー３７４との間の電気経路上に設けられる。
【0090】
引き続き図８及び図９Ａを参照して、次に、図８の左側のゲート・パッド３１２から図８の左端のゲート・フィンガ・セグメント３１６ａ、３１６ｂ、３１６ｃに印加される電気信号の分配を論じる。ゲート・パッド３１２に印加されたゲート信号は、左側のゲート・バス３１４に伝えられる。ゲート信号は、左側のゲート・バス３１４から、第１のゲート信号分配バー３７４及び第１の直列ゲート抵抗３８０を通って、第１のゲート・フィンガ・セグメント３１６ａまで進む。ゲート信号は、また、左側のゲート・バス３１４から、順に、ゲート・バス３１４をゲート・ジャンパ３７２に接続する第１の垂直なコンタクト・プラグ３７８と、ゲート・ジャンパ３７２と、第２のゲート信号分配バー３７４とを通って、第２の直列ゲート抵抗３８０を通じて左端の第２のゲート・フィンガ・セグメント３１６ｂに接続する第２の垂直なコンタクト・プラグ３７８まで進む。同様に、ゲート信号は、左側のゲート・バス３１４から、順に、第１の垂直なコンタクト・プラグ３７８と、ゲート・ジャンパ３７２と、第３のゲート信号分配バー３７４とを通って、第３の直列ゲート抵抗３８０を通じて左端の第３のゲート・フィンガ・セグメント３１６ｂに接続する第３の垂直なコンタクト・プラグ３７８まで進む。
【0091】
したがって、図８及び図９Ａに示されるように、ゲート信号は、いずれかのゲート・フィンガ３１６の全体の長さを進むわけではなく、ゲート・フィンガ・セグメント（たとえばゲート・フィンガ・セグメント３１６ａ）の長さ、又はゲート・フィンガ・セグメントの長さ及びゲート・ジャンパ３７２の一部（たとえばゲート・フィンガ・セグメント３１６ｂ）、又はゲート・フィンガ・セグメントの長さ及びゲート・ジャンパ３７２の全体の長さ（たとえばゲート・フィンガ・セグメント３１６ｃ）に沿って進むのみである。ゲート・ジャンパ３７２は、ゲート・フィンガ３１６よりも大きな断面積を有し得、したがって、エレクトロマイグレーションや高周波利得性能の低下などの通常はゲート幅の増加に関連する問題なしで、ゲート・フィンガ３１６よりも、高い電流密度をより良く扱うことができる。ゲート信号は、また、ゲート信号分配バー３７４の一部及び垂直なコンタクト・プラグ３７８に沿って進む。しかしながら、図８は原寸に比例せず、ゲート信号がいずれかのゲート信号分配バー３７４に沿って進む距離は、図１０～図１１に見られるように、ｙ方向のゲート・フィンガ・セグメントの長さと比較して非常に短い（たとえば５％未満である）ことに留意されたい。垂直なコンタクト・プラグ３７８に沿って進んだ距離も非常に短い。したがって、ゲート信号が狭い導体線に沿って進む距離が短縮され得る。
【0092】
上記で論じたように、トランジスタ３００は、デバイスの全体にわたって分配される複数の直列ゲート抵抗３８０を含む。詳細には、直列ゲート抵抗３８０は、それぞれのゲート・フィンガ・セグメント３１６ａ、３１６ｂ、３１６ｃの一端に、又はその近くに設けられる。図８に示されるように、ゲート・フィンガ３１６は、３つの「ゲート・スプリット」、すなわち、ゲート・フィンガ・セグメント３１６ａを含む第１のゲート・スプリット３８２ａと、ゲート・フィンガ・セグメント３１６ｂを含む第２のゲート・スプリット３８２ｂと、ゲート・フィンガ・セグメントを３１６ｃを含む第３のゲート・スプリット３８２ｃとに分割される。第１の空隙領域３８４ａはゲート・バス３１４と第１のゲート・スプリット３８２ａとの間に設けられ、第２の空隙領域３８４ｂはゲート・スプリット３８２ａと３８２ｂとの間に設けられ、第３の空隙領域３８４ｃはゲート・スプリット３８２ｂと３８２ｃとの間に設けられている。
【0093】
図８に示されるように、直列ゲート抵抗３８０は前述の空隙領域３８４ａ～３８４ｃに形成され得る。直列ゲート抵抗３８０は、たとえば、ゲート・フィンガ３１６、ドレイン・コンタクト３３６、ソース・コンタクト３６２などを形成するために使用されている導電材料よりも抵抗率が高い導電材料を堆積することによって形成され得る。直列ゲート抵抗３８０は、トランジスタ３００の任意の適切な垂直レベルに設けられ得る。例示の実施例では、図８及び図９Ａから理解又は推測され得るように、直列ゲート抵抗３８０は、ソース・コンタクト３６２、ドレイン・コンタクト３３６及びゲート・フィンガ３１６と同一の金属化レベルに形成され得る。ゲート抵抗３８０（又は以下で論じられる奇数モード抵抗３９０）は、抵抗に対する機能的等価物として働く、たとえば直列インダクタ・キャパシタ回路などの他の損失要素で、置換され得ることも認識されよう。
【0094】
本発明の特定の実施例によるトランジスタに含まれる分散型直列ゲート抵抗３８０ではなく、図１２を参照しながら以下で論じられるように、各ゲート・パッド３１２と、その関連するゲート・バス３１４との間に、単一の直列ゲート抵抗８０が設けられてよい。直列ゲート抵抗が、各ゲート・パッド３１２と、その対応するゲート・バス３１４との間の単一の直列ゲート抵抗８０として実装されるとき、デバイスにおける不安定性を軽減又は防止するために、各直列ゲート抵抗８０は比較的高い抵抗値を有する必要があり得る。トランジスタ３００において、デバイスのゲート・スプリット３８２の間に複数の直列ゲート抵抗３８０が配置する。ゲート抵抗３８０の各々が、ゲート・パッド３１２とゲート・バス３１４との間にゲート抵抗８０のみが配置される場合に必要とされるゲート抵抗８０と比較して、はるかに低い抵抗値を有し得る。
【0095】
いくつかの実施例では、それぞれのゲート・フィンガ・セグメント３１６ａ、３１６ｂ、３１６ｃについて直列ゲート抵抗３８０が設けられ得、他の実施例では、いくつかのゲート・フィンガ・セグメントが直列ゲート抵抗３８０を共有し得る。図８に表された特定の実施例では、ゲート・フィンガ・セグメント３１６ｂ、３１６ｃのすべてが、関連付けられた独自の直列ゲート抵抗３８０を有し、一方、対のゲート・フィンガ・セグメント３１６ａは単一の直列ゲート抵抗３８０を共有する。他の実施例では、ゲート・フィンガ・セグメント３１６ａ～３１６のうちいくつかには、関連付けられたゲート抵抗３８０がなくてもよいことも認識されよう。
【0096】
ゲート・フィンガ３１６に沿った２つ以上の位置に直列ゲート抵抗を分配することにより、トランジスタのゲート・フィンガ及びドレインの内部のフィードバック・ループが十分な損失を得て、不安定性が軽減又は解消され得る。これは、現場におけるデバイス収率を改善し得、且つ／又は装置故障の発生割合を低下し得る。なおまた、上記で説明されたように、図８にも見られるように、いずれかの特定のゲート・フィンガ・セグメント３１６ａ、３１６ｂ、３１６ｃに沿った電流経路は、単一の直列ゲート抵抗３８０を通り抜けるのみでよい。直列ゲート抵抗３８０は比較的小さい抵抗値を有し得るので、電力損失が低減され、したがって、トランジスタ３００は、所与のサイズのデバイスに対するより高い利得レベルを支援し得る。
【0097】
図８に見られるように、トランジスタ３００は、第１の軸に沿ってｙ方向に延在するドレイン・コンタクト３３６と、第１の軸に対して平行な第２の軸に沿ってｙ方向に延在するソース・コンタクト３６２と、ソース・コンタクト３６２とドレイン・コンタクト３３６との間に延在するゲート・フィンガ３１６とを含む。ゲート・フィンガ３１６は、互いに電気的に接続された、同一直線上の不連続な複数のゲート・フィンガ・セグメント３１６ａ、３１６ｂ、３１６ｃを備える。トランジスタ３００は、間隔を空けた複数のゲート抵抗３８０をさらに含み、それらはゲート・フィンガ３１６に電気的に接続されている。各ゲート抵抗３８０は、ゲート・フィンガ・セグメント３１６ａ、３１６ｂ、３１６ｃのそれぞれと、それぞれのゲート信号分配バー３７４との間に結合され得る。ゲート抵抗３８０のうち少なくとも１つが、第１の軸と第２の軸との間に配設されている。ゲート・ジャンパ３７２は、ゲート・バス３１４とゲート・フィンガ３１６との間の電気経路に沿って挿入される。ゲート・ジャンパ３７２は、ゲート・フィンガ・セグメント３１６ｂ及び３１６ｃとゲート・バス３１４との間のそれぞれの電気経路に沿って挿入され、それぞれのゲート抵抗３８０は、ゲート・ジャンパ３７２とゲート・フィンガ・セグメント３１６ｂ、３１６ｃとの間のそれぞれの電気経路に沿って挿入される。
【0098】
これも図８に見られるように、トランジスタ３００は、ｙ方向に延在するソース・コンタクト３６２と、ｙ方向に延在するゲート・ジャンパ３７２と、電気的に接続された不連続な複数のゲート・フィンガ・セグメント３１６ａ、３１６ｂ、３１６ｃを備えるゲート・フィンガ３１６とを含む。トランジスタ３００は、間隔を空けた複数のゲート抵抗３８０をさらに含む。ゲート・フィンガ・セグメント３１６ｂ及び３１６ｃは、それぞれの第１及び第２のゲート抵抗３８０を通じてゲート・ジャンパ３７２に接続されている。ゲート・フィンガ・セグメント３１６ａの対は、それぞれのゲート抵抗３８０を通じてゲート・バス３１４に接続されている。
【0099】
図８にさらに示されるように、トランジスタ３００には奇数モード抵抗３９０も含まれる。奇数モード抵抗３９０は、このデバイスにおける長い奇数モードの不安定性フィードバック・ループを分割するために設けられている。詳細には、ゲート・ジャンパ３７２によって与えられるゲート・フィンガ３１６の数が増加すると、不安定性が生じる可能性がある。たとえば、トランジスタは、ゲート・ジャンパ３７２が与えるゲート・フィンガ３１６が４つなら安定し得、８つのゲート・フィンガ３１６を与えるゲート・ジャンパ３７２が使用されると不安定性が始まる可能性がある。いつ不安定になるかということは、ゲート・フィンガの幅及びデバイスの動作周波数の関数であり得る。奇数モード抵抗３９０は、隣接したゲート信号分配バー３７４の間に挿入され得る。トランジスタ３００が通常動作をするとき、各奇数モード抵抗３９０の両側の電圧が同一であって、隣接したゲート信号分配バー３７４の間に電流は流れないはずである。
【0100】
奇数モード抵抗３９０は、隣接したゲート・スプリット３８２の間の空隙領域３８４に設けられてよい。図８及び図９Ｂに示されるように、奇数モード抵抗３９０は、たとえばゲート信号分配バー３７４及びソース・コンタクト３６２と同一の金属化レベルに実装され得、隣接した２つのゲート分配バー３７４の間に直接接続され得る。奇数モード抵抗３９０は、隣接したゲート・バス３１４の間にも挿入され得る。
【0101】
したがって、トランジスタ３００が含み得る複数のゲート・フィンガ３１６は、ｙ方向に延在し、ｘ方向において互いに間隔を空けている。ゲート・フィンガ３１６の各々が含み得る、全体的に同一直線上の、間隔を空けた複数のゲート・フィンガ・セグメント３１６ａ、３１６ｂ、３１６ｃは、互いに電気的に接続されており、空隙領域３８４ｂ、３８４ｃによって分離されたそれぞれのゲート・スプリット３８２ａ、３８２ｂ、３８２ｃに配置されている。奇数モード抵抗３９０は、空隙領域３８４ｂ、３８４ｃに配設されている。例示の実施例では、奇数モード抵抗３９０は、隣接したゲート信号分配バー３７４の間に挿入され得る。
【0102】
いくつかの実施例では、ソース・コンタクト３６２をセグメント化する必要がないことも認識されよう。詳細には、ゲート抵抗３８０と奇数モード抵抗とが、どちらもゲート信号分配バー３７４やゲート・ジャンパ３７２と同一の金属層に実装され得る。そのような実装形態では、ソース・コンタクト３６２をセグメント化する必要はない。したがって、他の実施例では、抵抗３８０、３９０は、ソース・コンタクト３６２の上に直接実装されてよく、又はソース・コンタクト３６２の上と側面とに実装されてよく、また、各ソース・コンタクト３６２が、単一の連続した（すなわちセグメント化されていない）ソース・コンタクト３６２でもよいことが認識されよう。
【0103】
図８が表すトランジスタ３００は、セグメント化ゲート・フィンガ３１６及びセグメント化ソース・コンタクト３６２を含むが、本発明の実施例はそれに限定されないことが認識されよう。たとえば、他の実施例では、ドレイン・コンタクト３３６が類似のやり方でセグメント化され得、そのため、各ドレイン・コンタクトは、たとえば３つの個別のセグメントを含む。ドレイン・コンタクト３３６は、セグメント化されるとき、たとえばドレインコンタクト・プラグ及びデバイスにおける別の金属化層によって互いに電気的に接続され得る。ドレイン・コンタクトがセグメント化される実施例では、ソース・コンタクト３６２はセグメント化されてもされなくてもよい。加えて、ゲート・フィンガ３１６は、図８に示されるようにセグメント化されてよく、又は図２（並びに図１４～図１５）に示されるようにセグメント化されなくてもよい。ドレイン・コンタクトをセグメント化すると、ゲート抵抗３８０及び／又は奇数モード抵抗３９０用のゲート・スプリットの間の領域に、さらなる空間をもたらし得る。セグメント化ドレイン・コンタクト３３６を有するそのような一実施例の簡単な一例として、図８のトランジスタ３００は、それぞれ符号３３２がソース・パッドに、符号３３４がソース・バスに、符号３３６がソース・コンタクトに、変更され得、それぞれ符号３６２がドレイン・コンタクトに、符号３６２ａ／３６２ｂ／３６２ｃがドレイン・コンタクト・セグメントに、符号３６４がドレイン・コンタクト・プラグに、変更され得る。言い換えれば、図８は、単にソースの機能とドレインの機能とを逆にすることにより、セグメント化ゲート・フィンガ３１６及びセグメント化ドレイン・コンタクト３６２を有する一実施例と見ることもできる。
【0104】
【0105】
図１０及び図１１を参照して、トランジスタ３００は、垂直方向（ｙ方向）に延在する複数の単位セルを含む。単位セルの各々が、デバイスの全幅にわたって延在するゲート・フィンガ３１６を含み、上記で説明されたように、垂直方向（ｙ方向）に配置された直列単位セル３４０ａ、３４０ｂ、３４０ｃに細分されている。図１０～図１１に示された実施例では、単位セル３４０の各々が１１２０ミクロンの全幅を有し、直列単位セル３４０ａ、３４０ｂ及び３４０ｃは、それぞれ３７０ミクロン、３８０ミクロン及び３７０ミクロンの幅を有するが、発明概念はこれら特定の寸法に限定されない。
【0106】
構造の一端に複数のゲート・バス３１４が設けられており、構造の他端にはドレイン・バス３３４が設けられている。ソース・パッド３２２は構造の側部に設けられ、たとえばデバイスのより低い金属化層（図示せず）に配置されたソース・バスに接続されている。ソース・コンタクト・セグメント３６２ａ、３６２ｂ、３６２ｃは、ソース・コンタクト・プラグ３６４によってソース・バスに接続されている。
【0107】
図１１におけるトランジスタ３００のデバイス・レイアウトの一部の詳細図３０２は、ゲート・フィンガ３１６、ゲート・ジャンパ３７２、ゲート信号分配バー３７４、直列ゲート抵抗３８０及び奇数モード抵抗３９０も示す。
【0108】
発明概念の実施例によるトランジスタは、複数の層構造である半導体構造を含み得る。たとえば、図７を参照しながら上記で論じたようなトランジスタ１００の半導体構造１２０は基板２００（たとえば４Ｈ－ＳｉＣ又は６Ｈ－ＳｉＣ）を含み得、その上に、少なくともチャネル層２１０及びバリア層２２０が形成されている。本明細書で表された発明概念の実施例による他のトランジスタも同様である。したがって、図７の半導体構造１２０の議論は、本明細書で説明された他の実施例の各々の半導体構造にも同様に当てはまることが認識されるはずであるが、デバイスの金属化及び他の態様は、図に表された様々な実施例の間の相違点に基づいて変化することになる。したがって、たとえば、本明細書で説明されたトランジスタのすべてが、炭化ケイ素基板並びにＩＩＩ族窒化物ベースのチャネル及びバリア層を含み得、これらのトランジスタの半導体構造は、図７を参照しながら説明されたやり方で動作し得ることが認識されよう。
【0109】
図１２は、発明概念のさらなる実施例による、トランジスタ４００の金属レイアウトの平面図である。トランジスタ４００は、トランジスタ３００に含まれる分散型直列ゲート抵抗３８０の代わりに、各ゲート・パッド３１２とそれぞれのゲート・バス３１４との間に接続された直列ゲート抵抗８０を使用することを除けば、図８～図１１を参照しながら上記で論じたトランジスタ３００に類似である。この変更を除けば、２つのトランジスタ３００と４００とは基本的に同一であり得るので、トランジスタ４００のさらなる議論は省略される。
【0110】
図１３は、発明概念のさらなる実施例による、トランジスタ５００の金属レイアウトの平面図である。トランジスタ５００は、それぞれの対の隣接したゲート・バス３１４の間に単一の奇数モード抵抗９０を使用して、図８のトランジスタ３００の空隙領域３８４ｂ、３８４ｃに設けられた分散型奇数モード抵抗３９０は含まないことを除けば、図８～図１１を参照しながら上記で論じたトランジスタ３００に類似である。この変更を除けば、２つのトランジスタ３００と５００とは基本的に同一であり得るので、トランジスタ５００のさらなる議論は省略される。
【0111】
前述の実施例の機能は、複数の追加の実施例を作製するための任意のやり方で組み合わされ得ることが理解されよう。たとえば、図１４は、図８の直列ゲート抵抗３８０と同一であり得る直列ゲート抵抗１８０を含むように変更されていることを除けば、上記で説明されたトランジスタ１００と同一のトランジスタ１００’の金属レイアウトの平面図である。別の例として、図１５は、ゲート・フィンガ３１６がセグメント化されず、それに応じて直列ゲート抵抗３８０の位置が変更されていることを除けば、上記で説明されたトランジスタ３００に類似のトランジスタ３００’の金属レイアウトの平面図である。図１４及び図１５は、追加の実施例をもたらす種々の実施例のいくつかの可能な組合せを示すために提供されたものであることが認識されよう。
【0112】
上記で論じたように、いくつかの実施例では、ソース・コンタクト３６２は、セグメント化されることなく、それぞれが単一の連続したソース・コンタクト３６２として実装されている。図１６は、そのような構成を含む発明概念の実施例による、トランジスタ６００の金属レイアウトの平面図である。トランジスタ６００は、図８～図１１を参照しながら上記で論じたトランジスタ３００に類似であり、それ故に、以下の説明は、トランジスタ６００とトランジスタ３００との間の相違点に的を絞ることにする。
【0113】
図１６に示されるように、各ソース・コンタクト６６２は、セグメント化されることなく、単一の連続したソース・コンタクト６６２として実装されている。したがって、各ソース・コンタクト６６２のｙ方向の長さは、各ドレイン・コンタクト３３６のｙ方向の長さとほぼ同一であり得る。一方、上記で論じたように、トランジスタ３００の各ソース・コンタクト３６２を形成するセグメント化されたソース・コンタクト・セグメント３６２ａ、３６２ｂ、３６２ｃは、ソース・バイア３６４を通じて、半導体層構造３２０の下方のソース・バス層に共通して接続されており、各ソース・コンタクト・セグメント３６２ａ、３６２ｂ、３６２ｃを隣接したソース・コンタクト・セグメント３６２ａ、３６２ｂ、３６２ｃに接続する電気経路は比較的長くなる可能性があり、寄生インダクタンスが導入される。結果として、特に「コーナー」周波数の近くやそれ以上での動作において、トランジスタの挙動が歪められ、トランジスタの性能、周波数応答及び／又は安定性に悪影響を及ぼす可能性がある。寄生インダクタンスによって、トランジスタの挙動を正確にモデル化することも困難になる可能性があり、設計プロセスが複雑になる。上記で論じた望ましくない影響は、図１６に示されるように、半導体層構造３２０の上面において、セグメント化されていない連続したソース・コンタクト６６２を使用することによって軽減又は解消され得る。
【0114】
ソース・コンタクト６６２は、セグメント化されず連続しているので、ゲート・スプリットの間に回路素子を追加するための空間はより小さくなる。結果的に、図１６に示されるように、トランジスタ６００では、トランジスタ３００のソース・コンタクト・セグメント３６２ａ、３６２ｂ、３６２ｃの間の空隙３６２ｇに設けられる奇数モード抵抗３９０は省略される。同様に、図８のトランジスタ３００において第２及び第３のゲート・スプリット（すなわち、それぞれソース・コンタクト・セグメント３６２ｂ及び３６２ｃを含むゲート・スプリット）用に設けられた直列ゲート抵抗３８０が、トランジスタ６００では省略され、ゲート・バス３１４において電気経路に沿ってそれぞれのゲート・ジャンパ３７２まで形成された複数の直列ゲート抵抗３８０ａで置換されている。図１６では、ゲート・バス３１４に形成された直列ゲート抵抗３８０ａが示されているが、直列ゲート抵抗３８０ａは、ゲート信号経路に沿って、ゲート・バス３１４と第２のゲート・スプリットや後続のゲート・スプリットとの間のどこかに形成され得ることが認識されよう。たとえば、他の実施例では、ゲート抵抗は、ゲート・バス３１４をゲート信号分配バー３７４（図１７）又はゲート・ジャンパ３７２（図１８参照）の内部のそれぞれのゲート・ジャンパ３７２に接続する導電性バイアの中に形成され得る。
【0115】
加えて、トランジスタ６００では、あらゆるソース・コンタクト６６２の上にゲート・ジャンパ３７２が形成されるが、トランジスタ３００では、ゲート・ジャンパ３７２は、１つおきのソース・コンタクト３６２の上にのみ形成されている。結果として、トランジスタ６００の各ゲート・ジャンパ３７２は２つのゲート・フィンガ３１６を与えるのみであるが、トランジスタ３００のゲート・ジャンパ３７２は、それぞれが４つのゲート・フィンガ３１６を与える。各ゲート・ジャンパ３７２がゲート・フィンガ３１６を２つしか与えないことの可能な利点の１つには、ゲート信号分配バー３７４がドレイン・コンタクト３３６を横切る必要がないことがある。これは、製造を簡素化し得、ゲート－ドレイン間の寄生キャパシタンスの低減も支援し得る。なおまた、特別なゲート・ジャンパ３７２を追加することにより、各ゲート信号が、各ゲート・フィンガ３１６の遠端に到着するために通過しなければならない導電経路の長さが同一になり得、これは図８～図１１のトランジスタ３００にはなかったことである。トランジスタ６００の設計は、ゲート信号経路の長さの差に基づいて生じる位相ばらつき問題の軽減を支援し得る。そのような位相ばらつき問題は、利得の損失をもたらす可能性があり、それ故に望ましくない。
【0116】
図９Ａを参照しながら上記で論じたように、トランジスタ３００では、ゲート信号分配バー３７４はゲート・ジャンパ３７２と同一の金属層に形成されている。図９Ａの断面には見られないが、導電性バイア３７８は、図８～図１１を参照しながら上記で論じたように、それぞれのゲート信号分配バー３７４を、不連続なゲート・フィンガ３１６のそれぞれのセグメントに対して物理的且つ電気的に接続する。これらの導電性バイア３７８は図１６に示されている。図８のトランジスタ３００には不連続なソース・コンタクト３６２が使用されており、したがって、隣接したソース・コンタクト・セグメント３６２ａ、３６２ｂ、３６２ｃの間の空隙３６２ｇに導電性バイア３７８用の十分な空間が用意される。トランジスタ６００には（ソース・コンタクト６６２が連続しているので）空隙３６２ｇがなく、それ故に、導電性バイア３７８とソース・コンタクト６６２やドレイン・コンタクト３３６などの他の金属化との間の十分な許容差を保つ導電性バイア３７８用の空間はない可能性がある。結果的に、各ソース・コンタクト６６２にノッチが形成され得、ノッチでは、ソース・コンタクト６６２のその他の部分よりもソース・コンタクトの「幅」が狭くなる（すなわちｘ方向においてより小さくなる）。結果として、各ソース・コンタクト６６２が２つ以上の拡大部分６６２ａを含み得、隣接した拡大部分６６２ａは、介在する狭窄部分６６２ｂによって接続される。狭窄部分６６２ｂを設けると、さらなる空間が生じ、各ゲート分配バー３７４をそれぞれのゲート・フィンガ・セグメント３１６ａ、３１６ｂ、３１６ｃに接続する導電性バイア３７８のための空間ができる。ソース・コンタクト６６２の狭窄部分６６２ｂに隣接して、導電性バイア３７８が配置される。したがって、導電性バイア３７８の各々について、その関連するゲート・ジャンパ３７２の縦軸に対して垂直な面（すなわち、図１６のｘ方向に延在する面）であって、半導体層構造３２０の底面によって定義された面に対して垂直な面（すなわち図１６のｚ方向にも延在する面）が、導電性バイア３７８と、その関連するソース・コンタクト６６２の狭窄部分６６２ｂとの両方を通って延在する。
【0117】
他の実施例では（たとえばソース・コンタクト６６２に、ノッチのない導電性バイア３７８にとって十分な空間があるときには）ソース・コンタクト６６２の狭窄部分６６２ｂは省略され得ることが理解されよう。
【0118】
したがって、本発明のいくつかの実施例に従って、図１６に示されるように、半導体層構造３２０を含むトランジスタ６００が提供される。半導体層構造３２０の上面に、ソース・コンタクト６６２、ドレイン・コンタクト３３６、及びソース・コンタクト６６２とドレイン・コンタクト３３６との間に配置されたゲート・フィンガ３１６が形成される。トランジスタ６００がさらに備えるゲート・ジャンパ３７２は、ゲート・フィンガ３１６の少なくとも一部に電気的に接続されたソース・コンタクト６６２の上に配置されている。ソース・コンタクト６６２は、ソース・コンタクト６６２をセグメントに分割する空隙なしに、半導体層構造３２０の上面において連続的に延在している。
【0119】
いくつかの実施例では、ゲート・フィンガ３１６は、不連続な複数のゲート・フィンガ・セグメント３１６ａ、３１６ｂ、３１６ｃを備える。トランジスタ６００は、ゲート・バス３１４をさらに備えてよく、不連続なゲート・フィンガ・セグメント３１６ａ、３１６ｂ、３１６ｃのうち少なくとも１つが、ゲート・ジャンパ３７２によってゲート・バス３１４に電気的に接続されている。ソース・コンタクト６６２は、少なくとも、第１の拡大部分６６２ａ－１と、第２の拡大部分６６２ａ－２と、第１の拡大部分６６２ａ－１を第２の拡大部分６６２ａ－２に物理的且つ電気的に接続する狭窄部分６６２ｂとを含み得る。第１の拡大部分６６２ａ－１及び第２の拡大部分６６２ａ－２は、ソース・コンタクト６６２の縦軸に対して垂直であって半導体層構造３２０の下面に対して平行な方向（すなわち図１６のｘ方向）において、狭窄部分６６２ｂ－１よりも広くてよい。
【0120】
トランジスタ６００は、半導体層構造３２０の上に、ゲート・ジャンパ３７２と同じ高さにあるゲート信号分配バー３７４をさらに含み得る。ゲート信号分配バー３７４は、ゲート・ジャンパ３７２からゲート・フィンガ３１６の方へ延在し得、ゲート・ジャンパ３７２とゲート・フィンガ３１６の少なくとも一部との間の電気経路に挿入され得る。ゲート信号分配バー３７４は、導電性バイア３７８によってゲート・フィンガ３１６に電気的に接続され得る。直列ゲート抵抗３８０ａが、ゲート・バス３１４をゲート信号分配バー３７４に接続する電気経路に挿入され得る。なおまた、ソース・コンタクト６６２の縦軸と、ドレイン・コンタクト３３６の縦軸と、ゲート・フィンガ３１６の縦軸とが、それぞれ第１の方向（図１６のｙ方向）に延在し得る。
【0121】
これも図１６に示されるように、本発明のさらなる実施例に従って、半導体層構造３２０と、半導体層構造３２０の上面に形成された、ソース・コンタクト６６２、ドレイン・コンタクト３３６、及びソース・コンタクト６６２とドレイン・コンタクト３３６との間に配置されたゲート・フィンガ３１６とを含むトランジスタが提供される。ソース・コンタクト６６２は、狭窄部分６６２ｂによって互いに物理的且つ電気的に接続された第１の拡大部分６６２ａ－１と第２の拡大部分６６２ａ－２とを含む。第１の拡大部分６６２ａ－１及び第２の拡大部分６６２ａ－２は、ソース・コンタクト６６２の縦軸に対して垂直であって半導体層構造３２０の下面に対して平行な方向（すなわちｘ方向）において、狭窄部分６６２ｂよりも広くてよい。このトランジスタは、ゲート・バス３１４と、ゲート・バス３１４に電気的に接続されたゲート・ジャンパ３７２とをさらに含み得、ゲート・ジャンパ３７２はソース・コンタクト６６２の上に配置され得る。ゲート・フィンガ３１６の少なくとも一部は、ゲート・ジャンパ３７２を通じてゲート・バス３１４に電気的に接続され得る。
【0122】
図１６からも理解され得るように、本発明のさらなる実施例に従って、半導体層構造３２０と、ソース・コンタクト６６２と、ドレイン・コンタクト３３６と、複数の不連続なゲート・フィンガ・セグメント３１６ａ、３１６ｂ、３１６ｃを備えるゲート・フィンガ３１６とを含むトランジスタが提供される。ソース・コンタクト６６２、ドレイン・コンタクト３３６及びゲート・フィンガ３１６は、それぞれが半導体層構造３２０の上面において第１の方向（ｘ方向）に延在し、ゲート・フィンガ３１６は、ソース・コンタクト６６２とドレイン・コンタクト３３６との間に配置されている。このトランジスタは、ゲート・バス３１４と、ゲート・バス３１４に電気的に接続されたゲート・ジャンパ３７２とをさらに備え、ゲート・ジャンパ３７２は、ソース・コンタクト６６２の上にあって第１の方向に延在する縦軸を有する。このトランジスタは、ゲート・ジャンパ３７２と同一の金属層にゲート信号分配バー３７４も含み、ゲート信号分配バー３７４は、ゲート・ジャンパ３７２から、不連続なゲート・フィンガ・セグメント３１６ｂのうち第１のゲート・フィンガ・セグメントの方へ延在する。
【0123】
図１６が表すトランジスタ６００は、３つのゲート・スプリットを含むが、本発明の実施例はそれに限定されないことが認識されよう。たとえば、他の実施例では、トランジスタ６００は、ゲート・スプリットを２つしか含まなくてよく、４つ以上のゲート・スプリットを含んでもよい。
【0124】
図１７は、発明概念の実施例による、図１６のトランジスタ６００の変更バージョンであるトランジスタ６００’の金属レイアウトの平面図である。トランジスタ６００’は、３つのゲート・スプリットのすべてに沿って直列ゲート抵抗３８０を含み、トランジスタ６００に追加されていた直列ゲート抵抗３８０ａは省略することを除けば、トランジスタ６００と同一であり得る。図１７の実施例では、直列ゲート抵抗３８０は、図１４及び図１５に表された実施例に類似のゲート信号分配バー３７４に実装されている。他の実施例では、直列ゲート抵抗３８０は、代わりに、ゲート・フィンガ・セグメント３１６ｂ、３１６ｃの内部、又はゲート信号分配バー３７４をゲート・フィンガ・セグメント３１６ｂ、３１６ｃに接続する導電性バイア３７８の内部に実装され得る。この変更を除けば、２つのトランジスタ６００と６００’とは基本的に同一であり得るので、トランジスタ６００’のさらなる議論は省略される。
【0125】
図１８は、発明概念の実施例による、図１６のトランジスタ６００の別の変更バージョンであるトランジスタ６００”の金属レイアウトの平面図である。トランジスタ６００”は、各ゲート・ジャンパ３７２に沿って実装された直列ゲート抵抗３８０ｂを含み、トランジスタ６００に追加されていた直列ゲート抵抗３８０ａは省略することを除けば、トランジスタ６００と同一であり得る。この変更を除けば、２つのトランジスタ６００と６００”とは基本的に同一であり得るので、トランジスタ６００”のさらなる議論は省略される。
【0126】
図１９は、発明概念のさらなる実施例による、トランジスタ７００の金属レイアウトの平面図である。トランジスタ７００は、図１６のトランジスタ６００に類似であるが、いくつかの顕著な相違点を含む。第１に、トランジスタ７００が含むのは、トランジスタ６００に含まれる３つのゲート・スプリットの代わりの２つのゲート・スプリットのみである。加えて、トランジスタ７００は、トランジスタ６００における、不連続な複数のセグメント３１６ａ、３１６ｂ、３１６ｃに分割されたゲート・フィンガの代わりに、連続したゲート・フィンガ３１６を含む。最後に、トランジスタ７００では、ゲート・バス３１４と、ゲート・バス３１４と隣接するゲート・フィンガ３１６の終端との間の直接的な接続部が省略されるが、トランジスタ６００では、これらの直接的な接続部に沿って直列ゲート抵抗３８０が挿入されていた。結果として、各ゲート・フィンガ３１６は、ゲート・ジャンパ３７２のうち１つを通じて中央から与えられる。この設計は、各ゲート・フィンガ３１６の中央に印加されるゲート信号と、各ゲート・フィンガ３１６の終端に印加されるゲート信号との間の位相差をさらに低減するという点において、位相ばらつきをさらに低減するので有利であり得る。これは利得の増加をもたらし得る。
【0127】
図２０は、発明概念のさらなる実施例による、トランジスタ８００の金属レイアウトの平面図である。トランジスタ８００は、図１６のトランジスタ６００に類似であるが、トランジスタ８００のゲート分配バー３７４は、それぞれのゲート・ジャンパ３７２の縦軸に対して、前述の他の実施例で示されたような直角ではなく、約４５°の角度に配設されている。この手法は、ゲート信号経路を有利に短縮し得る。本明細書で開示された実施例のうち任意のものが、それぞれのゲート・ジャンパ３７２の縦軸に対して９０°以外の角度で配置されたゲート信号分配バー３７４を有するように変更され得る（すなわち、ゲート信号分配バー３７４は、それぞれのゲート・ジャンパ３７２の縦軸に対して斜角に配置される）。
【0128】
他の実施例では、図８～図１１におけるトランジスタ３００のソース・コンタクト３６２などのセグメント化ソース・コンタクトが使用され得、半導体層構造３２０の上面に、半導体層構造３２０の上面の不連続なソース・コンタクト・セグメント３６２ａ、３６２ｂ、３６２ｃを電気的に接続する個別の電気接続部が設けられ得ることも認識されよう。たとえば、ソース・コネクタ・セグメントは、ゲート・ジャンパ３７２と同一の金属層又は別の金属層（より高い金属層又はより低い金属層）に実装され得る。これらのソース・コネクタ・セグメントは、導電性バイアを通じて、不連続なソース・コンタクト・セグメント３６２ａ、３６２ｂ、３６２ｃに電気的に接続され得る。
【0129】
図２１は、そのようなソース・コネクタ・セグメントを含むトランジスタ９００の金属レイアウトの小部分の平面図である。図２１に示されるように、トランジスタ９００は、３つのソース・コンタクト・セグメント３６２ａ、３６２ｂ、３６２ｃを含む不連続なソース・コンタクト３６２を含む。ゲート・ジャンパ３７２を含む金属層の上にある金属層に（すなわち半導体層構造よりも高い位置に）、ソース・コネクタ・セグメント９６３も実装される。導電性バイア９６４は、各ソース・コネクタ・セグメント９６３を、下にあるソース・コンタクト・セグメント３６２ａ、３６２ｂ、３６２ｃに電気的に接続する。
【0130】
前出の図に示された実施例では、前述のように、ゲート・ジャンパ３７２は、それぞれのソース・コンタクト３６２／６６２の上に延びるように配置されているが、本発明の実施例はそれに限定されない。図２２は、発明概念のさらなる実施例によるトランジスタ１０００の金属レイアウトの平面図であり、ゲート・ジャンパ３７２がドレイン・コンタクト３３６の上に延びている。各ドレイン・コンタクト３３６は、ほぼゲート・バス３１４まで延在するが、ほとんどの各ドレイン・コンタクト３３６は、それぞれのゲート・ジャンパ３７２によって覆われているため、図２２では各ドレイン・コンタクト３３６の約１／３しか見えないことが理解されよう。表された実施例では、ドレイン・コンタクト３３６とソース・コンタクト１０６２の両方が、いかなるノッチ（狭窄部分）も形成されない連続したコンタクトとして実装されている。他の実施例では、ソース・コンタクト１０６２は、図８のソース・コンタクト３６２などの不連続なソース・コンタクト又は図１６のソース・コンタクト６６２などのノッチがある連続したソース・コンタクトで置換され得ることが理解されよう。
【0131】
発明概念の実施例は、ＩＩＩ族窒化物ベースの高電子移動度トランジスタ（ＨＥＭＴ）デバイスに関連した用途に特にうまく適合し得る。本明細書で使用される「ＩＩＩ族窒化物」という用語は、窒素と、通常はアルミニウム（Ａｌ）、ガリウム（Ｇａ）、及び／又はインジウム（Ｉｎ）である周期表のＩＩＩ族の元素との間に形成された半導体化合物を指す。この用語は、ＡｌＧａＮやＡｌＩｎＧａＮなどの第３化合物や第４化合物も指す。これらの化合物は、すべて、１モルの窒素がＩＩＩ族元素の合計１モルと結合した実験式を有する。
【0132】
本発明の実施例を利用する、ＧａＮベースのＨＥＭＴ用の適切な構造は、たとえば、同一出願人による、２００２年６月６日公開の「Ａｌｕｍｉｎｕｍ Ｇａｌｌｉｕｍ Ｎｉｔｒｉｄｅ／Ｇａｌｌｉｕｍ Ｎｉｔｒｉｄｅ Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒｓ Ｈａｖｉｎｇ Ａ Ｇａｔｅ Ｃｏｎｔａｃｔ Ｏｎ Ａ Ｇａｌｌｉｕｍ Ｎｉｔｒｉｄｅ Ｂａｓｅｄ Ｃａｐ Ｓｅｇｍｅｎｔ Ａｎｄ Ｍｅｔｈｏｄｓ Ｏｆ Ｆａｂｒｉｃａｔｉｎｇ Ｓａｍｅ」という名称の米国特許出願公開第２００２／００６６９０８Ａ１号、２００２年１１月１４日公開の「Ｇｒｏｕｐ－ＩＩＩ Ｎｉｔｒｉｄｅ Ｂａｓｅｄ Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ （ＨＥＭＴ） Ｗｉｔｈ Ｂａｒｒｉｅｒ／Ｓｐａｃｅｒ Ｌａｙｅｒ」という名称の米国特許出願公開第２００２／０１６７０２３Ａ１号、２００４年４月１日公開の「Ｎｉｔｒｉｄｅ－Ｂａｓｅｄ Ｔｒａｎｓｉｓｔｏｒｓ Ａｎｄ Ｍｅｔｈｏｄｓ Ｏｆ Ｆａｂｒｉｃａｔｉｏｎ Ｔｈｅｒｅｏｆ Ｕｓｉｎｇ Ｎｏｎ－Ｅｔｃｈｅｄ Ｃｏｎｔａｃｔ Ｒｅｃｅｓｓｅｓ」という名称の米国特許出願公開第２００４／００６１１２９号、２０１１年３月１５日発行の「Ｎｉｔｒｉｄｅ－Ｂａｓｅｄ Ｔｒａｎｓｉｓｔｏｒｓ Ｗｉｔｈ Ａ Ｐｒｏｔｅｃｔｉｖｅ Ｌａｙｅｒ Ａｎｄ Ａ Ｌｏｗ－Ｄａｍａｇｅ Ｒｅｃｅｓｓ」という名称の米国特許第７，９０６，７９９号、及び２００１年１１月１３日発行の「Ｎｉｔｒｉｄｅ Ｂａｓｅｄ Ｔｒａｎｓｉｓｔｏｒｓ Ｏｎ Ｓｅｍｉ－Ｉｎｓｕｌａｔｉｎｇ Ｓｉｌｉｃｏｎ Ｃａｒｂｉｄｅ Ｓｕｂｓｔｒａｔｅｓ」という名称の米国特許第６，３１６，７９３号に説明されており、これらの開示の全体が、参照によって、ここで本明細書に組み込まれる。
【0133】
本発明の特定の実施例では、基板２００は、たとえば炭化ケイ素の４Ｈポリタイプといった半絶縁性炭化ケイ素（ＳｉＣ）基板であり得る。他の炭化ケイ素のポリタイプの候補は、３Ｃ、６Ｈ、及び１５Ｒのポリタイプを含む。
【0134】
チャネル層２１０の下の基板２００上に、任意選択のバッファ層、核生成層及び／又は転移層（図示せず）が設けられてよい。たとえば、炭化ケイ素基板とデバイスの残りとの間の適切な結晶構造遷移をもたらすために、ＡｌＮバッファ層が含まれてよい。加えて、同一出願人による、２００３年６月５日公開の「Ｓｔｒａｉｎ Ｂａｌａｎｃｅｄ Ｎｉｔｒｉｄｅ Ｈｅｔｒｏｊｕｎｃｔｉｏｎ Ｔｒａｎｓｉｓｔｏｒｓ Ａｎｄ Ｍｅｔｈｏｄｓ Ｏｆ Ｆａｂｒｉｃａｔｉｎｇ Ｓｔｒａｉｎ Ｂａｌａｎｃｅｄ Ｎｉｔｒｉｄｅ Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ Ｔｒａｎｓｉｓｔｏｒｓ」という名称の米国特許出願公開第２００３／０１０２４８２Ａ１号で説明されているように、歪みバランス転移層（複数可）も提供され得、この開示は、本明細書で十分に説明されているかのように、参照によって本明細書に組み込まれる。なおまた、バリア層２２０上に、ＳｉＮキャッピング層などの１つ又は複数のキャッピング層が設けられてよい。
【0135】
炭化ケイ素は、ＩＩＩ族窒化物デバイス用の非常に一般的な基板材料であるサファイア（Ａｌ２Ｏ３）よりも、ＩＩＩ族窒化物に対する結晶格子の整合がはるかに近い。ＳｉＣのより近い格子整合は、サファイア上で一般に利用可能ものよりも高品質のＩＩＩ族窒化皮膜をもたらし得る。炭化ケイ素は非常に高い熱伝導率も有し、そのため、炭化ケイ素上のＩＩＩ族窒化物デバイスの総出力電力には、通常、サファイア上に形成された同一のデバイスのような、基板の熱放散による制限がない。また、半絶縁性炭化ケイ素基板の利用可能性は、デバイスの絶縁及び寄生容量の低減をもたらし得る。適切なＳｉＣ基板は、たとえば、本発明の譲受人であるノースカロライナ州ダーラムのＣｒｅｅ社によって製造されている。
【0136】
炭化ケイ素は、基板材料として使用され得るが、本発明の実施例は、サファイア、窒化アルミニウム、窒化アルミニウム・ガリウム、窒化ガリウム、シリコン、ＧａＡｓ、ＬＧＯ、ＺｎＯ、ＬＡＯ、ＩｎＰなどの任意の適切な基板を利用し得る。いくつかの実施例では、適切なバッファ層も形成され得る。
【0137】
本発明のいくつかの実施例では、チャネル層２１０は、ＡｌｘＧａ１－ｘＮ（０≦ｘ＜１）などのＩＩＩ族窒化物であるが、これは、チャネル層２１０の伝導帯端のエネルギーが、チャネル層とバリア層の界面におけるバリア層２２０の伝導帯端のエネルギーよりも小さい場合に限られる。本発明の特定の実施例では、ｘ＝０は、チャネル層２１０がＧａＮであることを示す。チャネル層２１０は、ＩｎＧａＮ、ＡｌＩｎＧａＮなどの他のＩＩＩ族窒化物でもよい。チャネル層２１０は、非ドープでよく、非意図的にドープされてもよく、約２０Åを超える厚さまで成長されてよい。チャネル層２１０は、超格子又はＧａＮ、ＡｌＧａＮの組合せなどの多層構造でもよい。
【0138】
チャネル層２１０は、バリア層２２０のバンドギャップよりも小さいバンドギャップを有し得、また、バリア層２２０の電子親和力よりも大きな電子親和力を有し得る。発明概念の特定の実施例では、バリア層２２０は、ＡｌＮ、ＡｌＩｎＮ、ＡｌＧａＮ又はＡｌＩｎＧａＮであり、約０．１ｎｍ～約１０ｎｍの厚さを有する。発明概念の特定の実施例では、バリア層２２は十分に厚く、チャネル層２１０とバリア層２２０との間の界面においてかなりのキャリア濃度を誘起するために、十分に高いＡｌの組成及びドーピングを有する。
【0139】
バリア層２２０は、ＩＩＩ族窒化物でよく、チャネル層２１０よりも大きなバンドギャップ及びチャネル層２１０よりも小さい電子親和力を有する。したがって、本発明の特定の実施例では、バリア層２２０は、ＡｌＧａＮ、ＡｌＩｎＧａＮ及び／又はＡｌＮ或いはその層の組合せを含み得る。バリア層２２０の厚さは、たとえば約０．１ｎｍ～約３０ｎｍである。本発明の特定の実施例では、バリア層２２０は、非ドープであるか、又はｎ型ドーパントで約１０１９ｃｍ－３未満の濃度までドープされる。本発明のいくつかの実施例では、バリア層２２０はＡｌｘＧａ１－ｘＮであり、０＜ｘ＜１である。特定の実施例では、アルミニウム濃度は約２５％である。しかしながら、本発明の他の実施例では、バリア層２２０は、アルミニウム濃度が約５％～約１００％のＡｌＧａＮを含む。本発明の特定の実施例では、アルミニウム濃度は約１０％よりも高い。
【0140】
本発明の実施例は、ＧａＮ高電子移動度トランジスタ（ＨＥＭＴ）構造を参照しながら説明されているが、本発明概念はそのようなデバイスに限定されない。したがって、本発明の実施例は、複数の単位セル及び制御電極を有する他のトランジスタ・デバイスを含み得る。本発明の実施例は、より広い制御電極が望ましい、デバイスの複数の単位セルが存在する任意の半導体デバイスで使用するのに適切であり得る。したがって、たとえば、本発明の実施例は、ＳｉＣ、ＧａＮ、ＧａＡｓ、シリコンなどを使用して製造される、ＭＥＳＦＥＴ、ＭＭＩＣ、ＳＩＴ、ＬＤＭＯＳ、ＢＪＴ、ｐＨＥＭＴなどの様々なタイプのデバイスで使用するのに適切であり得る。
【0141】
本明細書では、様々な要素を記述するのに第１、第２などの用語が使用されることがあるが、これらの要素は、これらの用語によって限定されるべきではないことが理解されよう。これらの用語は、単に１つの要素から別の要素を区別するために使用されるものである。たとえば、本発明の範囲から逸脱することなく、第１の要素が第２の要素とも称され得て、同様に、第２の要素が第１の要素とも称され得る。本明細書で使用される「及び／又は」という用語は、関連する列挙された品目の１つ又は複数のあらゆる組合せを含む。
【0142】
本明細書で使用される用語は、特定の実施例のみを説明するためのものであり、本発明を限定するようには意図されていない。本明細書で使用される単数形「１つの（ａ）」、「１つの（ａｎ）」及び「その（ｔｈｅ）」は、単数形であることを文脈が明瞭に示していなければ、複数形も含むように意図されている。「備える」、「備えている」、「含む」及び／又は「含んでいる」という用語は、本明細書で使用されたとき、明示された特徴、整数、ステップ、動作、要素、及び／又は構成要素の存在を明示するが、１つ又は複数の他の特徴、整数、ステップ、動作、要素、構成要素、及び／又はそのグループの存在若しくは追加を排除するものではないこともさらに理解されよう。
【0143】
本明細書で用いられる用語（技術用語及び科学用語を含む）は、別様に定義されなければ、すべて本発明が属する技術の当業者によって一般に理解されるのと同一の意味を有する。本明細書で用いられる用語の意味は、本明細書の文脈及び関連技術におけるものの意味と一致すると解釈されるべきであり、本明細書で明白に定義されなければ、理想化された意味又は過度に形式的な意味には解釈されないはずであることもさらに理解されよう。
【0144】
層、領域又は基板などの要素が、別の要素の「上に」ある、又は「上へ」延在すると称されるとき、その要素が直接他の要素上にあるか、又は直接他の要素上へ延在することができ、或いは介在要素も存在し得ることが理解されよう。それと対照的に、ある要素が別の要素に対して「の上に直接」ある、又は「の上に直接」延在する、と称されたときには、介在する要素は存在しない。ある要素が別の要素に「接続される」又は「結合される」と称されるとき、その要素は、別の要素に直接的に接続されるか若しくは結合され得、又は介在する要素があってもよいことも理解されよう。それと対照的に、ある要素が別の要素に「直接接続されている」又は「直接結合されている」と称されたときには、介在する要素は存在しない。
【0145】
本明細書では、図に示された１つの要素、層、又は領域の、別の要素、層又は領域に対する関係を説明するために、「下の」、「上の」、「上部の」、「下部の」、「水平な」、「横の」又は「垂直な」などの相対語が使用されることがある。これらの用語は、デバイスの、図に示された配向に加えて別の配向も包含するように意図するものであることが理解されよう。
【0146】
本明細書では、本発明の実施例が、本発明の理想化された実施例（及び中間構造）の概略図である断面図を参照しながら説明されている。図面における層や領域の厚さは、明瞭さのために強調されていることがある。加えて、たとえば生産技術及び／又は公差の結果として、図の形状から変化することが予期される。したがって、本発明の実施例は、本明細書で示された領域の特定の形状に限定されるものと解釈されるべきではなく、たとえば製造に由来する形状のずれを含む可能性がある。
【0147】
図面及び明細書では、本発明の典型的な実施例が開示されており、特定の用語が採用されているが、それらは包括的且つ記述的な意味でのみ用いられており、以下の特許請求の範囲で説明される本発明の範囲を限定するためのものではない。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9A】
【図9B】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【国際調査報告】