特表2024-537999 | 知財ポータル「IP Force」

知財求人 - 知財ポータルサイト「IP Force」

▶ インターナショナル・ビジネス・マシーンズ・コーポレーションの特許一覧

特表2024-537999磁気電気低電力アナログ磁気トンネル接合メモリ

書誌要約請求の範囲詳細な説明課題実施例実施するための形態図面の説明

目に優しい文字サイズ小中大 PDF Top

< >

1
2
3
4
5
6
7
8
9
10

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2024-10-18

(54)【発明の名称】磁気電気低電力アナログ磁気トンネル接合メモリ

(51)【国際特許分類】

H10B 61/00 20230101AFI20241010BHJP

H10N 52/80 20230101ALI20241010BHJP

H10N 50/10 20230101ALI20241010BHJP

【ＦＩ】

H10B61/00

H10N52/80 Z

H10N50/10 Z

【審査請求】未請求

【予備審査請求】未請求

(21)【出願番号】P 2024519943

(86)(22)【出願日】2022-10-11

(85)【翻訳文提出日】2024-04-01

(86)【国際出願番号】 EP2022078319

(87)【国際公開番号】W WO2023072589

(87)【国際公開日】2023-05-04

(31)【優先権主張番号】17/510,436

(32)【優先日】2021-10-26

(33)【優先権主張国・地域又は機関】US

(81)【指定国・地域】

(71)【出願人】

【識別番号】390009531

【氏名又は名称】インターナショナル・ビジネス・マシーンズ・コーポレーション

【氏名又は名称原語表記】ＩＮＴＥＲＮＡＴＩＯＮＡＬＢＵＳＩＮＥＳＳＭＡＣＨＩＮＥＳＣＯＲＰＯＲＡＴＩＯＮ

【住所又は居所原語表記】ＮｅｗＯｒｃｈａｒｄＲｏａｄ，Ａｒｍｏｎｋ，ＮｅｗＹｏｒｋ１０５０４，ＵｎｉｔｅｄＳｔａｔｅｓｏｆＡｍｅｒｉｃａ

(74)【代理人】

【識別番号】100112690

【弁理士】

【氏名又は名称】太佐種一

(74)【代理人】

【識別番号】100120710

【弁理士】

【氏名又は名称】片岡忠彦

(74)【復代理人】

【識別番号】110000877

【氏名又は名称】弁理士法人ＲＹＵＫＡ国際特許事務所

(72)【発明者】

【氏名】ザレ、サバ

(72)【発明者】

【氏名】フーサメディン、ディミトリ

(72)【発明者】

【氏名】ヨゲンドラ、カーシック

(72)【発明者】

【氏名】ウ、ヘン

【テーマコード（参考）】

4M119

5F092

【Ｆターム（参考）】

4M119AA01

4M119AA19

4M119BB01

4M119BB20

4M119CC05

4M119CC10

4M119DD33

4M119DD47

4M119JJ12

4M119JJ13

4M119JJ15

5F092AA04

5F092AA11

5F092AB06

5F092AC12

5F092AC26

5F092BC03

5F092CA08

5F092CA09

5F092CA20

(57)【要約】

デバイスは、磁気トンネル接合（ＭＴＪ）メモリ要素、ここで、前記ＭＴＪメモリ要素は、基準層、自由層、及び前記基準層及び前記自由層の間の磁気トンネル層を有する；及び面内一軸異方性を有する磁気電気制御層のペア、ここで磁気電気制御層の前記ペアは、前記自由層の下に配置されている、を備える。

【特許請求の範囲】

【請求項1】

磁気トンネル接合（ＭＴＪ）メモリ要素、ここで、前記ＭＴＪメモリ要素は、
基準層、
自由層、及び
前記基準層及び前記自由層の間の磁気トンネル層
を有する；及び
面内一軸異方性を有する磁気電気制御層のペア、ここで前記磁気電気制御層のペアは、前記自由層の下に配置されている、
を備える、デバイス。

【請求項2】

前記磁気電気制御層のペアの端部に配置され、複数のワード線に電気的に結合されている、複数の磁気電気制御コンタクトを更に備える、請求項１に記載のデバイス。

【請求項3】

前記複数の磁気電気制御コンタクト及び前記磁気電気制御層のペアは、基板上に配置され、前記基板は前記複数の磁気電気制御コンタクトに電気的に接続されている複数の底部接続部を備える、請求項２に記載のデバイス。

【請求項4】

前記複数の底部接続部は、前記複数のワード線を前記複数の磁気電気制御コンタクトに電気的に接続している、請求項３に記載のデバイス。

【請求項5】

前記自由層及び前記磁気電気制御層のペアの間に配置されている読み出し線を更に備える、請求項１に記載のデバイス。

【請求項6】

前記読み出し線に直接接触しているビット線コンタクトを更に備える、請求項５に記載のデバイス。

【請求項7】

前記基準層の上に配置されている頂部コンタクトを更に備える、請求項１に記載のデバイス。

【請求項8】

頂部誘電体層が前記デバイスを取り囲む、請求項１に記載のデバイス。

【請求項9】

前記自由層及び前記磁気電気制御層のペアの間に配置されている読み出し線；
前記読み出し線に直接接触しているビット線コンタクト；
前記基準層の上に配置されている頂部コンタクト；及び
前記ビット線コンタクト及び前記頂部コンタクトを分離する頂部誘電体層
を更に備える、請求項１に記載のデバイス。

【請求項10】

前記磁気電気制御層のペアは、前記自由層の磁化を切り替えるように構成されている、請求項１に記載のデバイス。

【請求項11】

前記自由層の上の前記磁気電気制御層のペアの正味磁化は、前記磁気電気制御層のペアにわたるゼロボルトにおいてゼロである、請求項１に記載のデバイス。

【請求項12】

基準層、自由層、及び前記基準層及び前記自由層の間の磁気トンネル層を有する磁気トンネル接合（ＭＴＪ）メモリ要素、及び面内一軸異方性を有する磁気電気制御層のペアを備え、前記磁気電気制御層のペアは前記自由層の下に配置されている、デバイスを操作する方法であって、前記方法は：
前記磁気電気制御層のペアにわたる電圧を印加する段階、ここで前記電圧は前記磁気電気制御層のうちの１つ目の磁化を強化し、前記磁気電気制御層のうちの２つ目における磁化を低減し、前記自由層を通って形成される磁場を制御する；及び
前記磁場によって、前記自由層の磁化の方向における変化を誘起し、これが前記ＭＴＪメモリ要素における抵抗を変化させる段階
を備える、方法。

【請求項13】

前記磁気電気制御層のペアにわたる前記電圧の前記印加は、前記自由層を通って形成される前記磁場の方向及び強度を制御する、請求項１２に記載の方法。

【請求項14】

前記自由層における可変磁化は、前記磁気電気制御層のペアにわたる前記電圧の前記印加によって制御される、請求項１２に記載の方法。

【請求項15】

前記ＭＴＪメモリ要素上の読み出し電圧によって、前記ＭＴＪメモリ要素における前記抵抗を検出する段階を更に備える、請求項１２に記載の方法。

【請求項16】

アクティブ回路への底部接続部を有するフロントエンド（ＦＥＯＬ）基板を提供する段階；
面内一軸異方性を有する磁気電気制御層のペアを形成する段階；
前記磁気電気制御層のペア及び前記底部接続部に電気的に接続されている第１の及び第２の磁気電気制御コンタクトを形成する段階；
読み出し線を前記磁気電気制御層のペアの上に形成する段階；
基準層、自由層、及び前記基準層及び前記自由層の間の磁気トンネル層を備える磁気トンネル接合（ＭＴＪ）スタックを、前記読み出し線上に形成する段階；
頂部コンタクトを前記基準層の上に形成する段階；及び
ビット線コンタクトを前記読み出し線上に形成する段階
を備える、デバイスを製造する方法。

【請求項17】

前記ＭＴＪスタックの上方に頂部誘電体を堆積する段階；及び
前記頂部誘電体をパターニングして、前記基準層の頂部を露出する第１の開口部、及び前記読み出し線の頂部を露出する第２の開口部を形成する段階
を更に備え、
前記頂部コンタクトを形成する段階及び前記ビット線コンタクトを形成する段階は、メタライゼーション及び平坦化によって同時に実行される、
請求項１６に記載の方法。

【発明の詳細な説明】

【技術分野】

【0001】

磁気ランダムアクセスメモリ（ＭＲＡＭ）は、重要なメモリ技術である。ＭＲＡＭは通常、絶縁層によって分離されている強磁性プレートを備える磁気トンネル接合（ＭＴＪ）構造を含む。従来のＭＲＡＭデバイスセルは、２進状態のみ記憶でき、コンピューティング及びＡＩ（人工知能）用途にとって好適ではない。

【0002】

スピン移行トルク（ＳＴＴ）ＭＲＡＭは、潜在的利点を有する例示的なＭＲＡＭ実装であるが、しかしながら、現在のＳＴＴ－ＭＲＡＭ技術は、書き込み動作中にＭＴＪの磁化を再配向するために高電流を使用する。

【発明の概要】

【0003】

本発明の実施形態に係り、デバイスは、磁気トンネル接合（ＭＴＪ）メモリ要素、ここで、前記ＭＴＪメモリ要素は、基準層、自由層、及び前記基準層及び前記自由層の間の磁気トンネル層を有する；及び面内一軸異方性を有する磁気電気制御層のペアを含み、ここで磁気電気制御層のペアは自由層の下に配置されている。

【0004】

本発明の実施形態に係り、基準層、自由層、及び基準層及び自由層の間の磁気トンネル層を備える磁気トンネル接合（ＭＴＪ）メモリ要素、及び面内一軸異方性を有する磁気電気制御層のペアを備え、ここで磁気電気制御層のペアは自由層の下に配置されている、デバイスを操作する方法において、方法は、磁気電気制御層のペアにわたる電圧を印加し、ここで電圧は磁気電気制御層のうちの一方の磁化を強化し、他方の磁気電気制御層における磁化を低減し、自由層を通って形成される磁場を制御する段階；及び当該磁場によって自由層の磁化の方向における変化を誘起し、これがＭＴＪメモリ要素における抵抗を変化させる段階を含む。

【0005】

本発明の実施形態に係り、デバイスを製造する方法において、方法は、アクティブ回路への底部接続部を有するフロントエンド（ＦＥＯＬ）基板を提供する段階；面内一軸異方性を有する磁気電気制御層のペアを形成する段階；磁気電気制御層のペア及び底部接続部に電気的に接続されている第１の及び第２の磁気電気制御コンタクトを形成する段階；読み出し線を磁気電気制御層のペアの上に形成する段階；基準層、自由層、及び基準層及び自由層の間の磁気トンネル層を備える磁気トンネル接合（ＭＴＪ）スタックを、読み出し線の上に形成する段階；頂部コンタクトを基準層の上に形成する段階；及びビット線コンタクトを読み出し線の上に形成する段階を含む。

【0006】

本明細書で使用される場合、アクションを「容易にする」ことには、アクションを実行すること、アクションをより簡単にすること、アクションを実行することを支援すること、又はアクションを実行させることが含まれる。したがって、限定ではなく例として、１つのプロセッサで実行される命令は、アクションの実行を引き起こす又は支援する適切なデータ又はコマンドを送信することによって、リモートプロセッサで実行中の命令によって実行されるアクションを容易にすることができる。疑念を回避するため、あるアクタがアクションを実行すること以外によってアクションを容易にする場合であっても、何らかのエンティティ又はエンティティの組み合わせによってアクションが実行される。

【0007】

本発明の１つ又は複数の実施形態又はその要素は、示される方法ステップを実行するためのコンピュータ使用可能プログラムコードを有するコンピュータ可読記憶媒体を含むコンピュータプログラム製品の形で実装することができる。更に、本発明の１つ又は複数の実施形態又はその要素は、メモリ、及びそのメモリに結合されており例示的な方法ステップを実行するよう動作可能である少なくとも１つのプロセッサを含むシステム（又は装置）の形で実装することができる。なおも更に、別の態様において、本発明の１つ又は複数の実施形態又はその要素は、本明細書で説明される方法ステップのうちの１つ又は複数を実行するための手段の形で実装され得；手段は（ｉ）ハードウェアモジュール、（ｉｉ）コンピュータ可読記憶媒体（又は複数のそのような媒体）内に記憶されハードウェアプロセッサ上で実装されるソフトウェアモジュール、又は（ｉｉｉ）（ｉ）及び（ｉｉ）の組み合わせを含み得；（ｉ）～（ｉｉｉ）のいずれもが本明細書に記載される具体的な技法を実装する。

【0008】

本発明の技法は、非常に有益な技術的効果をもたらし得る。いくつかの実施形態は、これらの潜在的利点を有しない場合があり、これらの潜在的利点は必ずしも全ての実施形態で必要とされるものではない。例えば、１つ又は複数の実施形態は、
・アナログＭＴＪベースメモリデバイス；
・ＭＴＪ接合を通る電流を全く印加せずに、ＭＴＪメモリデバイスをプログラミングする磁気電気（ＭＥ）方法；
・（例えば、ＳＴＴ－ＭＲＡＭデバイスと比較して）低電力デバイス；
・例えば、ＡＩ用途のためのアナログメモリに適用可能なマルチステートメモリを可能にすること；及び
・（例えば、ＳＴＴ－ＭＲＡＭデバイスと比較して）改善された信頼性を結果的に得る、分離されている読み出し及び書き込み経路
を提供し得る。

【0009】

本発明のこれら及び他の特徴及び利点は、添付の図面と併せて読まれる、その例示的な実施形態の下記の詳細な説明から明らかとなろう。

【図面の簡単な説明】

【0010】

添付の図面を参照して、本発明の好ましい実施形態を下記でより詳細に説明する：

【図1】本発明の１つ又は複数の実施形態に係る、磁気電気層、書き込み線、及びデカップリングされた読み出し経路を有する磁気ドメインベースデバイスを形成する方法の図である。

【図2】本発明の１つ又は複数の実施形態に係る、磁気電気層、書き込み線、及びデカップリングされた読み出し経路を有する磁気ドメインベースデバイスの図である。

【図3】本発明の１つ又は複数の実施形態に係る、製造プロセスにおける様々なステップにおけるデバイスの断面図である。

【図4】本発明の１つ又は複数の実施形態に係る、製造プロセスにおける様々なステップにおけるデバイスの断面図である。

【図5】本発明の１つ又は複数の実施形態に係る、製造プロセスにおける様々なステップにおけるデバイスの断面図である。

【図6】本発明の１つ又は複数の実施形態に係る、製造プロセスにおける様々なステップにおけるデバイスの断面図である。

【図7】本発明の１つ又は複数の実施形態に係る、製造プロセスにおける様々なステップにおけるデバイスの断面図である。

【図8】本発明の１つ又は複数の実施形態に係る、製造プロセスにおける様々なステップにおけるデバイスの断面図である。

【図9】本発明の１つ又は複数の実施形態に係る、製造プロセスにおける様々なステップにおけるデバイスの断面図である。

【図10】本発明の１つ又は複数の実施形態に係る、図１の磁気ドメインベースデバイスを操作する方法の図である。

【発明を実施するための形態】

【0011】

単相磁気電気（ＭＥ）材料は通常、磁気システム及び電気システムの間で絶縁体及び変換器として機能し得るいくつかの重金属を含む磁性酸化物から構成される。ＭＥ材料に印加される電場は、ＭＥ材料の磁化における変化を生成する。同様に、電気双極子に印加される変化する磁場は、材料における電気分極を誘起する。ＭＥ材料は絶縁体であるので、電圧を印加する場合にフィルム内に電流は誘起されない（電力消費がない）。

【0012】

磁気自由層（ＦＬ）におけるＭＥ制御磁化変化の作用原理は、ＭＥ層の制御可能要素に依拠し得る。様々な電圧（すなわち、電場）をこのＭＥ層へと印加することによって、ＭＥ層の磁化が変化し得、それによって磁気ＦＬによって感知される磁場が変化し得、磁気双極子は印加された磁場に整列する。

【0013】

別の非磁性層によって分離されているＭＥ層及びＦＬを含むデバイスにおいて、ＭＥ層の磁化は面内である。ＭＥ層へ印加される電圧が増加することによって、磁化変化がＭＥ層において誘起され得る。ＭＥ層における磁化の変化は、ＦＬ上での磁場の増量を誘起し得、したがってより多くのドメインがＦＬ上の磁場の方向に整列され、したがってＦＬにおける磁気密度が電圧によって変化（すなわち増加）する。

【0014】

本発明の実施形態に係り、及び図２を参照して、デバイス２００は、磁気トンネル層２０４によって分離されている基準層２０２（ＲＬ）及び自由層２０３を備える磁気トンネル接合（ＭＴＪ）メモリ要素２０１を含む。デバイス２００は、磁気電気（ＭＥ）制御層２０５を含む。デバイス２００は、第１のＭＥ層２０６及び第２のＭＥ層２０７を含み、これらは２つの異なる方向に面内一軸異方性を有する。

【0015】

本発明の実施形態に係り、自由層２０３上の正味磁化はゼロである。電圧（Ｖ_Ｗ）を第１のＭＥ制御コンタクト２０８及び第２のＭＥ制御コンタクト２０９にわたって各方向（ＭＥ層に対し面内）に印加することによって、電圧Ｖ_Ｗの方向に磁化を有する、第１のＭＥ層２０６及び第２のＭＥ層２０７のうちの一方において磁化が強化され、他方のＭＥ制御層における磁化が低減する。いくつかの態様に係り、第２のＭＥ層２０７の磁化の方向は、基準層２０２の磁化の方向に平行であり得る。

【0016】

いくつかの態様に係り、第１のＭＥ層２０６及び第２のＭＥ層２０７の磁化の方向は面内であり、方向は互いに反対向きである。更に、一軸異方性とは、第１のＭＥ層が好ましい方向の磁化をある方向（例えば、図２の右側に向かって）に有し、且つ第２のＭＥ層が好ましい方向の磁化を反対向きの方向（例えば、図２の左側に向かって）に有することを指すことが理解されるべきである。

【0017】

いくつかの実施形態に係り、電圧Ｖ_Ｗに基づいて、自由層２０３によって見られる磁場は、その方向及び強度の両方において変化し得る。そうして、１つ又は複数の実施形態に係り、磁場を使用して、自由層２０３のドメインにおける変化を誘起して可変磁化を実現し、基準層２０２、自由層２０３、及び磁気トンネル層２０４を有するＭＴＪメモリ要素２０１における様々な抵抗を誘起し得る。いくつかの実施形態に係り、ＭＴＪメモリ要素２０１における様々な状態（すなわち、抵抗）は、ＭＴＪメモリ要素上の読み出し電圧（Ｖ_Ｒ）によって検出され得る。

【0018】

いくつかの実施形態に係り、ＭＴＪメモリ要素２０１は読み出し線２１０の上、且つ頂部コンタクト２１１の下に配置される。

【0019】

ここで、下記の議論及び本願に添付の図面を参照することによって、本願がより詳細に説明される。本願の図面は例示の目的でのみ提供され、そのため、図面は縮尺通り描かれていないことに留意されたい。同様の要素及び対応する要素は、同様の参照番号で参照されることにも留意されたい。

【0020】

下記の説明において、本願の様々な実施形態の理解を提供するために、特定の構造、コンポーネント、材料、寸法、処理ステップ、及び技法などの、多数の具体的な詳細が記載される。しかしながら、これらの具体的な詳細なく、本願の様々な実施形態を実施することができることを当業者は理解するであろう。他の例において、本願を不明瞭にすることを避けるために、周知の構造又は処理ステップを詳細に説明していない。

【0021】

半導体デバイス製造は、デバイスパターニングプロセスの様々なステップを含む。例えば、半導体チップの製造は、例えば、ＣＡＤ（コンピュータ支援設計）により生成された複数のデバイスパターンから始まってよく、次に、これらのデバイスパターンを基板内で複製する作業が続く。複製プロセスには、様々な曝露技法、及び種々の減法的（エッチング）及び／又は加法的（堆積）な材料処理手続きの使用が関与し得る。例えば、フォトリソグラフィプロセスでは、フォトレジスト材料の層が、まず基板の上に適用され、次に、１つ又は複数の予め決められたデバイスパターンに従って選択的に曝露され得る。フォトレジストのうち、光又は他の電離放射線（例えば、紫外線、電子ビーム、Ｘ線など）に曝露される部分では、特定の溶液に対する溶解度にいくつかの変化が生じ得る。次にフォトレジストを現像液中で現像し得、それによって、レジスト層の未照射の部分（ネガティブレジストの場合）又は照射された部分（ポジティブレジストの場合）が除去されて、フォトレジストパターン又はフォトマスクが作成される。フォトレジストパターン又はフォトマスクは、その後、フォトレジストパターンの下の基板にコピー又は転写され得る。

【0022】

半導体構造体を作成する様々な段階で材料を除去するために、多数の技法が当業者によって使用されている。本明細書で使用される場合、これらのプロセスは「エッチング」と総称される。例えば、エッチングは、ウェットエッチング、ドライエッチング、化学的酸化物除去（ＣＯＲ）エッチング、及び反応性イオンエッチング（ＲＩＥ）の技法を含み、これらは全て、半導体構造体を形成するときに選択材料を除去するための公知の技法である。スタンダードクリーン１（ＳＣ１）は、強塩基、通常は水酸化アンモニウム及び過酸化水素を含む。ＳＣ２は強酸、例えば、塩酸及び過酸化水素を含む。エッチングの技法及び適用は、当業者によってよく理解されており、そのため、そのようなプロセスのより詳細な説明は本明細書では提示されない。

【0023】

全体的な製作方法及びそれにより形成された構造体は新規であるが、その方法を実装するのに必要な特定の個々の処理ステップは、従来の半導体製作技法及び従来の半導体製作工具を利用し得る。これらの技法及び工具は、本明細書における教示を与えられると当業者には既によく知られたものであろう。いくつかの個々の処理ステップが本明細書に記載されているが、これらのステップは単なる例示であり、当業者であれば、適用可能である幾つかの等しく好適な代替手段に精通している可能性があることが強調される。

【0024】

添付の図面に示されている様々な層及び／又は領域が、縮尺通りに描かれていない場合があることを理解されたい。更に、そのような集積回路デバイスにおいて一般的に使用されるタイプの１つ又は複数の半導体層は、説明を簡単にするために所与の図では明示的に示されない場合がある。これは、明示されていない半導体層が、実際の集積回路デバイスにおいて省略されることを示唆するものではない。

【0025】

いくつかの実施形態に係り、ＭＥ層のペアは、ＭＴＪメモリ要素のＦＬ上に様々な状態を書き込むために使用される。１つ又は複数の実施形態に係り、ＦＬ上のＭＥ層の正味磁化は、ゼロであり得る。少なくとも１つの実施形態に係り、複数のＭＥ層は反対向きの面内一軸異方性磁化を有し、ＭＥ層上に印加される電圧は、ＦＬ上の非ゼロ磁化を誘起し、電圧に従ってある方向にＦＬ内の磁気双極子を移動するために制御され得る。ＭＥ層上に印加される電圧は、ＦＬ上の様々な磁化、及びＭＴＪメモリ要素のための様々な抵抗を誘起するために使用され得る。ＭＴＪ抵抗は、平行及び反平行状態を有するＭＴＪ磁化の向きによって決まることが理解されるべきである。平行及び反平行状態の間を切り替えるＦＬの切り替えは、ＭＥ層によって生成される磁場を調整することによって制御され得る。

【0026】

いくつかの実施形態に係り、ＭＥ層は、ＭＴＪメモリ要素へデータを書き込む際に電力を消費しない。いくつかの態様に係り、ＭＥ層は、ＭＥ材料が誘電体であり電圧を印加することが電流を生成しないので、電力を消費しない。例えばいくつかの実施形態に係り、書き込み動作において、電圧を印加することによって、両方のＭＥ層の磁化は、ある方向又は他の方向に強化され、ある面内方向又は他の面内方向にＦＬ内のいくらかの非ゼロ正味磁化を印加する。

【0027】

比較として、従来のＳＴＴ－ＲＡＭは、状態を書き込むためにＭＴＪを通る電流の印加中に電力を消費する。いくつかの実施形態に係り、ＭＴＪメモリ要素の読み出しのために、アナログ（すなわち、マルチステート）ＭＴＪメモリ要素（例えば、読み出し線）上の抵抗の状態が検出され得る。

【0028】

図１は、本発明の１つ又は複数の実施形態に係る、磁気電気層、書き込み線、及びデカップリングされた読み出し経路を有する磁気ドメインベースデバイスを形成する方法１００を示す。本発明のいくつかの実施形態に係り、及び図１を参照すると、磁気電気層、書き込み線、及びデカップリングされた読み出し経路を有する磁気ドメインベースデバイスを形成する方法１００は、ステップ１０１において、アクティブ回路への底部接続部を有するフロントエンド（ＦＥＯＬ）基板を提供する段階を含む。いくつかの実施形態に係り、方法は、ステップ１０２において、反対向きの一軸異方性を有する２つのＭＥ層を堆積する段階を含む。いくつかの実施形態に係り、方法は、ステップ１０３において、ＭＥ層を、例えば、イオンビームエッチング（ＩＢＥ）によってパターニングし、ＭＥ層の側面に、且つ底部接続部に接触して、第１の及び第２のＭＥ制御コンタクトを形成する段階を含む。例示的な実施形態に係り、第１の導電層は、ステップ１０４において堆積及びパターニングされる。第１の導電層は、例えば、ルテニウム（Ｒｕ）から形成され得る。いくつかの実施形態に係り、第１の導電層はパターニングされて読み出し線が形成される。少なくとも１つの態様に係り、ＭＴＪスタックは、ステップ１０５において、堆積され、例えばＩＢＥによって、パターニングされる。いくつかの実施形態に係り、ＭＴＪスタックは、ＦＬ、トンネルバリア、及びＲＬを含む。少なくとも１つの実施形態に係り、頂部誘電体は、ステップ１０６において、堆積され、例えば化学的機械的研磨（ＣＭＰ）によって、平坦化される。いくつかの実施形態に係り、頂部誘電体は、ステップ１０７において、例えば反応性イオンエッチング（ＲＩＥ）によってパターニングされて、ＲＬの頂部を露出する第１の開口部、及び第１の導電層の頂部を露出する第２の開口部が形成される。１つ又は複数の実施形態に係り、第１の及び第２の開口部は、ステップ１０８において、（例えば、メタライゼーション及び例えばＣＭＰによる平坦化によって）充填されて、それぞれ頂部コンタクト及びビット線コンタクトが形成される。

【0029】

いくつかの実施形態に係り、図３～図９は、本発明の１つ又は複数の実施形態に係る、磁気電気層、書き込み線、及びデカップリングされた読み出し経路を有する磁気ドメインベースデバイスを形成する製造プロセスにおける様々なステップにおけるデバイスの断面図を示す。本発明のいくつかの実施形態に係り、及び図３を参照すると、フロントエンド（ＦＥＯＬ）基板３０１は、アクティブ回路（図示せず）への、底部接続部３０２、３０３を含む。図３中に示されるように、反対向きの一軸異方性を有する第１のＭＥ層２０６及び第２のＭＥ層２０７は、基板３０１上に堆積される。本発明のいくつかの実施形態に係り、及び図４を参照すると、第１のＭＥ層２０６及び第２のＭＥ層２０７は、例えばＩＢＥによってパターニングされ、第１のＭＥ制御コンタクト２０８及び第２のＭＥ制御コンタクト２０９は、ＭＥ層の側面に、且つ底部接続部３０２、３０３に接触して、形成される。本発明のいくつかの実施形態に係り、及び図５を参照すると、第１の導電層は、堆積及びパターニングされて読み出し線２１０が形成される。読み出し線は、例えば、ルテニウム（Ｒｕ）から形成され得る。本発明のいくつかの実施形態に係り、及び図６を参照すると、ＭＴＪスタックは堆積され、例えばＩＢＥによってパターニングされ、ＭＴＪスタックは、自由層２０３、磁気トンネル層２０４、及び基準層２０２を含む。本発明のいくつかの実施形態に係り、及び図７を参照すると、頂部誘電体７０１はデバイスの上方に堆積され、例えばＣＭＰによって、平坦化される。いくつかの実施形態に係り、頂部誘電体７０１は、例えば反応性イオンエッチング（ＲＩＥ）によってパターニングされて、基準層２０２の頂部を露出する第１の開口部８０１、及び読み出し線２１０の頂部を露出する第２の開口部８０２が形成される。本発明のいくつかの実施形態に係り、及び図９を参照すると、第１の及び第２の開口部は、例えばメタライゼーション及びＣＭＰによって充填されて、頂部コンタクト２１１及びビット線コンタクト９０１が形成される。

【0030】

いくつかの態様に係り、底部接続部３０２、３０３は、それぞれのワード線９０３、９０４に接続されている。少なくとも１つの実施形態に係り、ワード線９０３、９０４は、第１のＭＥ層２０６及び第２のＭＥ層２０７にわたる電圧を制御することによってデバイスへデータを書き込むために使用され得、ビット線コンタクト９０１は、デバイスの頂部コンタクト２１１及びビット線コンタクト９０１の間の電圧を測定することによって、自由層２０３からデータを読み出すために使用され得る。例えば、ワード線９０３、９０４は、信号をゲートに印加し得、それによって電圧を底部接続部３０２、３０３及び第１のＭＥ層２０６及び第２のＭＥ層２０７へ駆動する。いくつかの態様に係り、ワード線９０３、９０４は、第１のＭＥ層２０６及び第２のＭＥ層２０７にわたる電圧を同時に制御することによって、デバイスへデータを書き込むために使用され得る。

【0031】

いくつかの実施形態に係り、読み出し線２１０は、頂部コンタクト２１１からデカップリングされている。

【0032】

図１０は、本発明の１つ又は複数の実施形態に係る、図１の磁気ドメインベースデバイスを操作する方法１０００である。いくつかの実施形態に係り、磁気ドメインベースデバイスを操作する方法１０００は、ステップ１００１において、磁気電気制御層のペアにわたる電圧を印加する段階、電圧は磁気電気制御層のうちの一方の磁化を強化し、他方の磁気電気制御層における磁化を低減し、自由層を通って形成される磁場を制御する、及びステップ１００２において、当該磁場によって自由層の磁化の方向における変化を誘起し、これがＭＴＪメモリ要素における抵抗を変化させる段階を備える。いくつかの実施形態に係り、磁気電気制御層のペアにわたる電圧の印加は、自由層を通って形成される磁場の方向及び強度を制御する。いくつかの実施形態に係り、方法は、ステップ１００３において、ＭＴＪメモリ要素上の読み出し電圧によって、ＭＴＪメモリ要素における抵抗を検出する段階を含む。

【0033】

［概括］

【0034】

本発明の実施形態に係り、デバイスは、磁気トンネル接合（ＭＴＪ）メモリ要素、ここで、ＭＴＪメモリ要素は、基準層２０２、自由層２０３、及び基準層及び自由層の間の磁気トンネル層２０４を備える；及び面内一軸異方性を有する磁気電気制御層２０６、２０７のペアを含み、ここで磁気電気制御層のペアは自由層の下に配置されている。

【0035】

本発明の実施形態に係り、基準層、自由層、及び基準層及び自由層の間の磁気トンネル層を備える磁気トンネル接合（ＭＴＪ）メモリ要素、及び面内一軸異方性を有する磁気電気制御層のペアを備え、ここで磁気電気制御層のペアは自由層の下に配置されている、デバイスを操作する方法１０００において、方法は、ステップ１００１において、磁気電気制御層のペアにわたる電圧を印加し、ここで電圧は磁気電気制御層のうちの一方の磁化を強化し、他方の磁気電気制御層における磁化を低減し、自由層を通って形成される磁場を制御する段階；及びステップ１００２において、当該磁場によって自由層の磁化の方向における変化を誘起し、これがＭＴＪメモリ要素における抵抗を変化させる段階を含む。

【0036】

本発明の実施形態に係り、デバイスを製造する方法１００において、方法は、ステップ１０１において、アクティブ回路への底部接続部を有するフロントエンド（ＦＥＯＬ）基板を提供する段階；ステップ１０２～１０３において、面内一軸異方性を有する磁気電気制御層のペアを形成する段階；ステップ１０３において、磁気電気制御層のペア及び底部接続部に電気的に接続されている第１の及び第２の磁気電気制御コンタクトを形成する段階；ステップ１０４において、読み出し線を磁気電気制御層のペアの上に形成する段階；ステップ１０５において、基準層、自由層、及び基準層及び自由層の間の磁気トンネル層を備える磁気トンネル接合（ＭＴＪ）スタックを、読み出し線上に形成する段階；ステップ１０８において、頂部コンタクトを基準層上に形成する段階；及びステップ１０８において、ビット線コンタクトを読み出し線上に形成する段階を含む。

【0037】

本明細書で使用する用語は、特定の実施形態のみを説明することを目的としたものであり、本発明を限定することを意図するものではない。本明細書において使用される場合、単数形「１つの（ａ）」「１つの（ａｎ）」及び「その（ｔｈｅ）」は、文脈がそうでないことを明示しない限り、複数形も含むことが意図されている。用語「備える／有する／含む（ｃｏｍｐｒｉｓｅｓ）」及び／又は「備える／有する／含む（ｃｏｍｐｒｉｓｉｎｇ）」は、本明細書で使用される場合、述べられた特徴、整数、ステップ、動作、要素、及び／又はコンポーネントの存在を特定するが、１つ又は複数の他の特徴、整数、ステップ、動作、要素、コンポーネント及び／又はそのグループの、存在も追加も排除しないことが更に理解されよう。

【0038】

下記の特許請求の範囲における、全てのミーンズプラスファンクション要素又はステッププラスファンクション要素の対応する構造、材料、動作、及び均等物は、具体的に特許請求される他の特許請求された要素と組み合わせて機能を実行するための任意の構造、材料、又は動作を含むことが意図されている。本発明の様々な実施形態の説明は例示を目的として提示されており、その説明が網羅的であることも、又は開示された実施形態に限定されることも意図されてはいない。説明される実施形態の範囲及び趣旨から逸脱することなく、多くの修正及び変形が当業者には明らかであろう。本明細書で使用される用語は、実施形態の原理、実際の適用、又は市場で見られる技術を超える技術的改良を最も良く説明するため、又は他の当業者が本明細書に開示される実施形態を理解できるようにするために選択されたものである。

【図1】