(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2024-10-18
(54)【発明の名称】半導体装置
(51)【国際特許分類】
H01L 21/338 20060101AFI20241010BHJP
H01L 21/337 20060101ALI20241010BHJP
【FI】
H01L29/80 H
H01L29/80 W
H01L29/80 U
H01L29/80 L
【審査請求】有
【予備審査請求】未請求
(21)【出願番号】P 2024530053
(86)(22)【出願日】2022-12-21
(85)【翻訳文提出日】2024-05-21
(86)【国際出願番号】 CN2022140732
(87)【国際公開番号】W WO2023125202
(87)【国際公開日】2023-07-06
(31)【優先権主張番号】202111666167.8
(32)【優先日】2021-12-31
(33)【優先権主張国・地域又は機関】CN
(81)【指定国・地域】
(71)【出願人】
【識別番号】515295706
【氏名又は名称】蘇州能訊高能半導体有限公司
【氏名又は名称原語表記】DYNAX SEMICONDUCTOR,INC.
【住所又は居所原語表記】No.18 Chenfeng Road,Yushan Town,Kunshan City,Jiangsu Province 215300,China
(74)【代理人】
【識別番号】110002262
【氏名又は名称】TRY国際弁理士法人
(72)【発明者】
【氏名】張 乃千
(72)【発明者】
【氏名】裴 軼
(72)【発明者】
【氏名】孫 琳琳
(72)【発明者】
【氏名】張 新川
【テーマコード(参考)】
5F102
【Fターム(参考)】
5F102GB01
5F102GC01
5F102GC05
5F102GD01
5F102GJ02
5F102GJ03
5F102GJ04
5F102GJ05
5F102GJ06
5F102GJ10
5F102GK04
5F102GL04
5F102GM04
5F102GQ01
5F102GS09
(57)【要約】
本発明の実施例は、半導体装置を開示する。当該半導体装置は、アクティブ領域に位置する複数のソース、複数のゲートおよび複数のドレインを含む。アクティブ領域内には、ソース、ゲートおよびドレインは、第1方向に沿って交互に配列される。第1方向には、配列端部にそれぞれ最も近い2つのソースが含まれる。いずれかのゲートは、1つのソースと1つのドレインとの間に位置する。少なくとも中心に位置するソースの第1方向における長さは、両端に位置するソースの第1方向における長さよりも長い。半導体装置は、基板および多層半導体層を貫通する複列の貫通孔をさらに含む。複列の貫通孔は、第1方向に沿って配列される。ソースの基板への正投影は、貫通孔の基板への正投影と重なる。第1方向には、少なくとも中心に位置するソースに対応して設置される貫通孔の列数は、両端に位置するソースに対応して設置される貫通孔の列数の2倍である。本発明の実施例に係る技術案によれば、半導体装置の中心領域の放熱能力を向上させるとともに、半導体装置の無線周波数特性を確保できる。
【特許請求の範囲】
【請求項1】
アクティブ領域と、アクティブ領域を取り囲むパッシブ領域とを含み、
基板と、
前記基板の一側に位置する多層半導体層と、
前記多層半導体層の前記基板から離れる一側かつ前記アクティブ領域内に位置する複数のソース、複数のゲート、および複数のドレインと、をさらに含み、
前記アクティブ領域内には、前記ソース、前記ゲートおよび前記ドレインは、第1方向に沿って交互に配列され、
前記第1方向には、配列端部にそれぞれ最も近い2つのソースが含まれ、
いずれかの前記ゲートは、1つの前記ソースと1つの前記ドレインとの間に位置し、
前記第1方向は、前記基板の所在する平面と平行になる半導体装置であって、
前記第1方向には、少なくとも中心に位置するソースの前記第1方向における長さは、両端に位置するソースの前記第1方向における長さよりも長く、
前記半導体装置は、前記基板および前記多層半導体層を貫通する複列の貫通孔をさらに含み、
複列の前記貫通孔は、前記第1方向に沿って配列され、
前記ソースの前記基板への正投影は、前記貫通孔の前記基板への正投影と重なり、
前記第1方向には、両端に位置するソースにa列の前記貫通孔が対応して設置され、少なくとも中心に位置するソースにb列の貫通孔が対応して設置され、b=2*aを満たし、
aとbは、いずれも正の整数であり、
a≧1、b≧2であることを特徴とする半導体装置。
【請求項2】
前記第1方向には、配列中心に位置する電極はドレインであり、
少なくとも前記ドレインに最も近い2つのソースの前記第1方向における長さは、両端に位置するソースの前記第1方向における長さよりも長く、b列の貫通孔が対応して設置されることを特徴とする請求項1に記載の半導体装置。
【請求項3】
前記第1方向には、配列中心に位置する電極はソースであり、
少なくとも前記ソースの前記第1方向における長さは、両端に位置するソースの第1方向における長さよりも長く、b列の貫通孔が対応して設置されることを特徴とする請求項1に記載の半導体装置。
【請求項4】
各ソースに対応して設置される貫通孔の列数は、aまたはbであることを特徴とする請求項1に記載の半導体装置。
【請求項5】
任意の2つの最も隣接する前記ソースでは、配列中心に近いソースに対応する貫通孔の列数は、配列中心から離れるソースに対応する貫通孔の列数以上であることを特徴とする請求項4に記載の半導体装置。
【請求項6】
前記第1方向には、一端に位置する第1個のソースから、第m個のソースにb列の貫通孔が対応して設置され、
前記第m個のソースの前記第1方向における長さY
mは、Y
m≧3Y
h+2Y
cを満たし、
Y
hは、前記貫通孔の前記第1方向における長さであり、
Y
cは、両端に位置する前記ソースと前記貫通孔の対向するエッジの第1方向における距離であり、
mは、1よりも大きい正の整数であることを特徴とする請求項1に記載の半導体装置。
【請求項7】
同一のソースに対応する2列の前記貫通孔の前記第1方向における距離Lは、L≧Y
hを満たし、
Y
hは、前記貫通孔の前記第1方向における長さであることを特徴とする請求項1に記載の半導体装置。
【請求項8】
両端に位置する前記ソースの間の前記ソースと前記貫通孔の対向するエッジの第1方向における距離Hは、Y
c≦H≦Y
h+Y
cを満たし、
Y
hは、前記貫通孔の前記第1方向における長さであり、
Y
cは、両端に位置する前記ソースと前記貫通孔の対向するエッジの第1方向における距離であることを特徴とする請求項1に記載の半導体装置。
【請求項9】
各列の貫通孔における貫通孔の数は同じであることを特徴とする請求項1に記載の半導体装置。
【請求項10】
各列の貫通孔では、同じ桁に位置する貫通孔の幾何中心を結ぶ線は、前記第1方向と平行であることを特徴とする請求項8に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明の実施例は、マイクロエレクトロニクス技術領域に関し、特に、半導体装置に関する。
【背景技術】
【0002】
半導体材料としての窒化ガリウムは、バンドギャップが大きく、電子の飽和ドリフト速度が高く、絶縁破壊電界強度が高く、熱伝導性が優れるなどの特徴を有するため、現在の研究のホットスポットになっている。電子デバイスにおいて、窒化ガリウム材料は、シリコンおよびヒ化ガリウムよりも高温、高周波、高電圧、高出力の半導体装置の製造に適している。そのため、窒化ガリウム系の電子デバイスは、優れた応用見通しを有し、例えば、窒化ガリウム(GaN)の高電子移動度トランジスタ(High Electron Mobility Transistor:HEMT)装置の製造に用いられる。
【0003】
GaN HEMT装置は、電界効果トランジスタであり、エネルギーギャップの異なる2種の材料(例えば、AlGaN/GaN)を使用してヘテロ接合を形成し、キャリアにチャネルを与える。GaN HEMT装置は、実際の動作中に、特に電力クラスが高い場合、大量の熱が発生して装置のジャンクション温度を昇温させ、発生した熱を放出できなければ、装置のジャンクション温度が高くなり、耐えられる最大ジャンクション温度を超えると、装置が焼損することになる。
【0004】
従来技術では、GaN HEMT装置は、通常、マルチゲート構造に設計され、装置の中心領域の熱の放散速度がエッジ領域よりも遅いが、中心領域のジャンクション温度が最も高いため、熱を効率的に放熱できないと、装置が早期に焼損し、一方、中心領域の放熱域の面積を増大させると、装置の無線周波数特性に影響を及ぼす。そのため、半導体装置の中心領域の放熱能力を向上させるとともに、半導体装置の無線周波数特性を確保することは、解決されるべき問題となっている。
【発明の概要】
【発明が解決しようとする課題】
【0005】
本発明の実施例は、中心領域の放熱能力を向上させるとともに、無線周波数特性を確保する半導体装置を提供する。
【課題を解決するための手段】
【0006】
半導体装置は、アクティブ領域と、アクティブ領域を取り囲むパッシブ領域とを含む。半導体装置は、基板と、基板の一側に位置する多層半導体層と、多層半導体層の基板から離れる一側かつアクティブ領域内に位置する複数のソース、複数のゲート、および複数のドレインと、をさらに含む。アクティブ領域内には、ソース、ゲートおよびドレインは、第1方向に沿って交互に配列される。第1方向には、配列端部にそれぞれ最も近い2つのソースが含まれる。いずれかのゲートは、1つのソースと1つのドレインとの間に位置する。第1方向は、基板の所在する平面と平行になる。第1方向には、少なくとも中心に位置するソースの第1方向における長さは、両端に位置するソースの第1方向における長さよりも長い。半導体装置は、基板および多層半導体層を貫通する複列の貫通孔をさらに含む。複列の貫通孔は、第1方向に沿って配列される。ソースの基板への正投影は、貫通孔の基板への正投影と重なる。第1方向には、両端に位置するソースにa列の貫通孔が対応して設置され、少なくとも中心に位置するソースにb列の貫通孔が対応して設置され、b=2*aを満たす。aとbは、いずれも正の整数である。a≧1、b≧2である。
【0007】
選択的に、第1方向には、配列中心に位置する電極はドレインである。少なくともこのドレインに最も近い2つのソースの第1方向における長さは、両端に位置するソースの第1方向における長さよりも長く、b列の貫通孔が対応して設置される。
【0008】
選択的に、第1方向には、配列中心に位置する電極はソースである。少なくともこのソースの第1方向における長さは、両端に位置するソースの第1方向における長さよりも長く、b列の貫通孔が対応して設置される。
【0009】
選択的に、各ソースに対応して設置される貫通孔の列数は、aまたはbである。
【0010】
選択的に、任意の2つの最も隣接するソースでは、配列中心に近いソースに対応する貫通孔の列数は、配列中心から離れるソースに対応する貫通孔の列数以上である。
【0011】
選択的に、第1方向には、一端に位置する第1個のソースから、第m個のソースにb列の貫通孔が対応して設置される。第m個のソースの第1方向における長さYmは、Ym≧3Yh+2Ycを満たす。Yhは、貫通孔の第1方向における長さである。Ycは、両端に位置するソースと貫通孔の対向するエッジの第1方向における距離である。mは、1よりも大きい正の整数である。
【0012】
選択的に、同一のソースに対応する2列の貫通孔の第1方向における距離Lは、L≧Yhを満たす。Yhは、貫通孔の第1方向における長さである。
【0013】
選択的に、両端に位置するソースの間のソースと貫通孔の対向するエッジの第1方向における距離Hは、Yc≦H≦Yh+Ycを満たす。Yhは、貫通孔の前記第1方向における長さである。Ycは、両端に位置するソースと貫通孔の対向するエッジの第1方向における距離である。
【0014】
選択的に、各列の貫通孔における貫通孔の数は同じである。
【0015】
選択的に、各列の貫通孔では、同じ桁に位置する貫通孔の幾何中心を結ぶ線は、第1方向に平行である。
【0016】
本発明の実施例では、少なくとも中心に位置するソースの第1方向における長さを、両端に位置するソースの第1方向における長さよりも長くすることで、中心に位置するソースの面積が両端に位置するソースの面積よりも大きくて、半導体装置の中心領域の放熱域の面積を増大させ、半導体装置の中心領域の放熱能力を向上させる。また、少なくとも中心に位置するソースに対応して設置される貫通孔の列数を、両端に位置するソースに対応して設置される貫通孔の列数の2倍にすることで、装置の放熱を考慮するとともに、中心装置の電流流通経路をエッジ装置の電流流通経路と類似させ、電流流通経路全体の対称性を向上させ、半導体装置の無線周波数特性を確保する。
【図面の簡単な説明】
【0017】
【
図1】本発明の実施例に係る半導体装置の断面構造模式図である。
【
図2】上面から見た本発明の実施例に係る半導体装置の構造模式図である。
【
図3】上面から見た本発明の実施例に係る半導体装置の一部の構造模式図である。
【
図4】上面から見た本発明の実施例に係る他の半導体装置の一部の構造模式図である。
【発明を実施するための形態】
【0018】
以下、図面と実施例を参照しながら本発明をさらに詳細に説明する。なお、ここで説明される具体的な実施例は、本発明を解釈するためのものに過ぎず、本発明に対する限定ではないことを理解されたい。また、説明の便宜上、図面においては、本発明に関連する一部のみを示しており、全ての構造を示すものではない。さらに、図面における各部品の形状とサイズは、本発明の内容を示すためのものであり、実際の比例を表すものではない。
【0019】
本願の精神または範囲から逸脱することなく、本出願において様々な修正および変更を行うことができることは、当業者にとって明らかである。したがって、本願は、対応する請求の範囲(保護が要求される技術案)およびそれに同等する範囲に該当する修正や変更を含む。なお、本願の実施例で提供される実施形態は、矛盾がなければ互いに組み合わせることができる。
【0020】
本発明の実施例は、半導体装置を提供し、アクティブ領域と、アクティブ領域を取り囲むパッシブ領域とを含む。半導体装置は、基板、多層半導体層、複数のソース、複数のゲートおよび複数のドレインをさらに含む。多層半導体層は、基板の一側に位置する。複数のソース、複数のゲートおよび複数のドレインは、多層半導体層の基板から離れる一側かつアクティブ領域内に位置する。アクティブ領域内には、ソース、ゲートおよびドレインは、第1方向に沿って交互に配列される。第1方向には、配列端部にそれぞれ最も近い2つのソースが含まれる。いずれかのゲートは、1つのソースと1つのドレインとの間に位置する。第1方向は、基板の所在平面と平行になる。第1方向には、少なくとも中心に位置するソースの第1方向における長さは、両端に位置するソースの第1方向における長さよりも長い。半導体装置は、基板および多層半導体層を貫通する複列の貫通孔をさらに含む。複列の貫通孔は、第1方向に沿って配列される。ソースの基板への正投影は、貫通孔の基板への正投影と重なる。第1方向には、両端に位置するソースにa列の貫通孔が対応して設置され、少なくとも中心に位置するソースにb列の貫通孔が対応して設置され、b=2*aを満たす。aとbは、いずれも正の整数であり、a≧1、b≧2である。
【0021】
上記の技術案を採用することにより、装置の放熱と中心領域の放熱の向上を両立できるほか、配列端部と配列中心の貫通孔の関係の設置により、中心装置の電流流通経路をエッジ装置の電流流通経路と類似させ、電流流通経路全体の対称性を向上させ、半導体装置の無線周波数特性を確保する。
【0022】
以上は本願の要旨であり、本願の実施例に基づいて、当業者が創造的な労働を付与せずに得るその他の実施例は、すべて本願の保護の範囲に属する。以下、本願の実施例の図面を組み合わせて、本願の実施例の技術案について明確かつ完全に記述する。
【0023】
図1は、本発明の実施例に係る半導体装置の断面構造模式図である。
図2は、上面から見た本発明の実施例に係る半導体装置の構造模式図である。
図1および
図2を参照し、本発明の実施例に係る半導体装置100は、アクティブ領域aaと、アクティブ領域aaを取り囲むパッシブ領域naとを含む。半導体装置100は、基板10、多層半導体層20、複数のソース30(図における30の後の数値は番号のみを表す)、複数のゲート40(図における40の後の数値は番号のみを表す)および複数のドレイン50(図における50の後の数値は番号のみを表す)をさらに含む。多層半導体層20は、基板10の一側に位置する。複数のソース30、複数のゲート40および複数のドレイン50は、多層半導体層20の基板10から離れる一側かつアクティブ領域aa内に位置する。アクティブ領域aa内には、ソース30、ゲート40およびドレイン50は、第1方向yに沿って交互に配列される。第1方向yには、配列端部にそれぞれ最も近い2つのソースが含まれる。いずれかのゲート40は、1つのソース30と1つのドレイン50との間に位置する。第1方向yは、基板10の所在する平面と平行になる。第1方向yには、少なくとも中心に位置するソース(例えば、ソース30-2)の第1方向yにおける長さは、両端に位置するソース(例えば、ソース30-1およびソース30-3)の第1方向yにおける長さよりも長い。半導体装置100は、基板10および多層半導体層20を貫通する複列の貫通孔60をさらに含む。複列の貫通孔60は、第1方向yに沿って配列される。ソース30の基板10への正投影は、貫通孔60の基板10への正投影と重なる。第1方向yには、両端に位置するソース(例えば、ソース30-1およびソース30-3)にa列の貫通孔60が対応して設置され、少なくとも中心に位置するソース(例えば、ソース30-2)にb列の貫通孔60が対応して設置され、b=2*aを満たす。aとbは、いずれも正の整数であり、a≧1、b≧2である。
図2は、a=1、b=2を例として示す。また、容易に示すために、その後の図面にもa=1、b=2を例として示す。
【0024】
本発明の実施例に係る半導体装置は、マルチゲート構造に設計される。
図1および
図2に示すように、アクティブ領域aa内には、ソース30、ゲート40およびドレイン50は、第1方向yに沿って交互に配列される。第1方向yには、いずれかのゲート40は、1つのソース30と1つのドレイン50との間に位置し、任意の2つの隣り合うゲート40の間は、1つのソース30または1つのドレイン50を含む。例示的には、第1方向には、ソース30、ゲート40およびドレイン50の配列順序は、ソース30、ゲート40、ドレイン50、ゲート40、ソース30・・・ソース30であってもよいし、ドレイン50、ゲート40、ソース30、ゲート40、ドレイン50・・・ドレイン50であってもよい。
図1は、第1種の配列形態を例として示し、この場合、配列端部に位置する2つの電極がソース30である。第2種の配列形態では、配列端部に位置する2つの電極はドレイン50である。
【0025】
また、
図2に示すように、半導体装置100は、ゲートボンディングパッド70、ドレインボンディングパッド80および複列の貫通孔60をさらに含む。ゲートボンディングパッド70は、多層半導体層20の基板10から離れる一側のパッシブ領域na内に位置する。複数のゲート40は、いずれもゲートボンディングパッド70に電気的に接続される。ドレインボンディングパッド80は、多層半導体層20の基板10から離れる一側のパッシブ領域na内に位置する。複数のドレイン50は、いずれもドレインボンディングパッド80に電気的に接続される。貫通孔60は、基板10および多層半導体層20を貫通し、ソース30の基板10への正投影は、貫通孔60の基板10への正投影と重なる。これにより、ソース30は、貫通孔60によってアースに接続される。
図2に示すように、通常、複数のゲート40の第2方向xにおける長さは同じであり、複数のソース30の第2方向xにおける長さは同じであり、複数のドレイン50の第2方向xにおける長さは同じである。なお、第2方向xは、第1方向yと交差し、基板10の所在する平面と平行になる。
【0026】
なお、各列の貫通孔は、少なくとも1つの貫通孔60を含めればよい。本発明の実施例では、1列の貫通孔の数が限定されない。また、
図2は、ソース30の基板10への正投影がこのソース30に対応して設置される貫通孔60の基板10への正投影を覆うことを例として示すが、この構造に限定されず、ソース30がそれに対応して設置される貫通孔60の基板10への正投影と重なることを確保すればよい。例示的には、他の実施例では、第2方向xにソース30のエッジに近い貫通孔60の当該ソースへの正投影は、このソースのエッジを超えてもよい。
【0027】
通常、ゲート40は、マイナス側バイアスに接続し、ドレイン50は、プラス側バイアスに接続するが、ソース30は零電位(アースに接続する)である。
図2を参照し、半導体装置の動作中に、電流は、いずれかのドレイン50からこのドレイン50の両側のゲート40を通過してこのドレイン50の両側のソース30にそれぞれ流れ、その後、貫通孔60を介してアースに接続する。例えば、電流は、ドレイン50-1からゲート40-1を通過してソース30-1に流れるとともに、ゲート40-2を通過してソース30-2に流れる。また、電流は、ドレイン50-2からゲート40-3を通過してソース30-2に流れるとともに、ゲート40-4を通過してソース30-3に流れる。半導体装置の動作中に、ゲート40の下方の付近領域は、装置で熱が発生する主な領域である。ゲート40の第2方向xにおける長さが一定の場合、装置の放熱は、主に隣り合うゲート40の第1方向yにおけるピッチによって限られる。なお、ゲート40同士のピッチは小さいほど、放熱が遅くなる。
【0028】
本実施例では、ソース30が放熱域とされ、少なくとも中心に位置するソース(例えば、ソース30-2)の第1方向yにおける長さを、両端に位置するソース(例えば、ソース30-1とソース30-3)の第1方向yにおける長さより長くすることで、装置中心のゲート(例えば、ゲート40-2とゲート40ー3)同士のピッチを増加させ、装置中心の放熱域の面積を増大させ、装置中心領域の放熱能力を向上させる。
【0029】
本実施例では、複数のソース30、複数のゲート40および複数のドレイン50は、第1方向yに沿って配列される。なお、「中心に位置するソース」は、複数のソースのうちの、配列中心に最も近いソースと理解され、「両端に位置するソース」は、配列端部に最も近い2つのソースを表す。上述した通り、選択的に、配列端部に位置する電極はソースである。この場合、両端に位置するソースは、すなわち、配列端部に位置する2つのソースであり、以下、配列端部に位置する電極がソースであることを例として説明する。
図2を参照し、一具体的な実施形態では、選択的に、複数のソース30、複数のゲート40および複数のドレイン50がアクティブ領域aa内において第1方向yに沿って均一かつ対称に分布し、複数の電極(すなわち、ソース30、ゲート40およびドレイン50)のうちの、配列中心に位置する電極(例えば、ソース30-2)の中心点がアクティブ領域aaの中心軸線Xを通す。この場合、「中心に位置するソース」は、アクティブ領域aaの中心軸線Xに最も近いソースと理解されてもよい。なお、中心軸線Xは、第1方向yと垂直になるとともに、アクティブ領域aaの第1方向yに沿う中心点を通す。例示的には、
図2に示される半導体装置では、アクティブ領域aa内に、ソース30-1、ソース30-2およびソース30-3である3つのソースが設置される。なお、ソース30-1およびソース30-3は、アクティブ領域aaの両端に位置し、ソース30-2は、アクティブ領域aaの中心に位置し、ソース30-2の第1方向yにおける長さは、ソース30-1およびソース30-3の第1方向yにおける長さよりも長いことで、装置中心の放熱域の面積を増大させ、装置中心領域の放熱能力を向上させる。
【0030】
さらに、従来技術では、一般的に、配列中心と配列エッジ領域の貫通孔の列数は同じに設置される。中心のソースの第1方向yにおける長さが増加する場合、このソースに同じ列数の貫通孔が設置されると、電流流通経路の長さ(ドレインから貫通孔までの長さ)を増加させ、ソースの電気抵抗を増やし、半導体装置の無線周波数特性に影響を及ぼし、例えば、装置の最大発振周波数などの主要な電気的特性を低下させるほか、同一のドレインから両側のソースへの電流流通経路の長さを不等にし、電流流通経路が非対称となり、半導体装置の無線周波数特性にも大きな影響を及ぼす。
【0031】
装置中心領域の放熱問題を解決するとともに、装置の無線周波数特性への影響を低減するために、本実施例では、中心に位置するソース30の第1方向yにおける長さを増加させるとともに、中心に位置するソース30に対応して設置される貫通孔の列数bが両端に位置するソース30に対応して設置される貫通孔の列数aの2倍であるよう設計され、配列端部と配列中心の貫通孔の関係の設置により、中心装置の電流流通経路をエッジ装置の電流流通経路と類似させ、電流流通経路の長さを短くし、電流流通経路全体の対称性を向上させ、装置に優れた無線周波数特性を付与することを確保する。
【0032】
例示的には、
図2に示すように、中心に位置するソース30-2の第1方向yにおける長さが増加するとともに、ソース30-2に2列の貫通孔60が対応して設置されるが、両端に位置するソース30-1およびソース30-2に1列の貫通孔60が対応して設置される。こうすることで、ドレイン50-1からソース30-2までの電流流通経路は、ドレイン50-1から、ソース30-2における、ドレイン50-1に最も近い貫通孔60までの距離であり、電流流通経路を短縮することができるほか、ドレイン50-1からソース30-1への電流流通経路と、レイン50-1からソース30-2への電流流通経路の対称性を向上させることができる。同様に、ドレイン50-2からソース30-2への電流流通経路と、レイン50-2からソース30-3への電流流通経路も優れた対称性を有することで、半導体装置に優れた無線周波数特性を付与することを確保できる。
【0033】
なお、
図2は、アクティブ領域aa内に3つのソースが設置されることを例として示すが、ソースの数が3つよりも多くてもよい。この場合、両端に位置するソースおよび中心に位置するソース以外、残りのソースについて放熱要求に応じてこのソースの第1方向yにおける長さの増加要否を選択し、このソースの第1方向yにおける長さによってb列の貫通孔が設置されるかどうかを決定してもよいが、本発明の実施例においてその限りがない。ここでは、中心に位置するソースの第1方向yにおける長さを増加させるとともに、このソースに対応してb列の貫通孔が設置されることのみを例として説明する。他の実施例では、選択的に、中心に位置するソースの第1方向yにおける長さが最長であり、両端に近いほどのソースの第1方向yにおける長さが短い。こうすることで、装置中心領域の放熱能力を向上させるとともに、一部のアクティブ領域aaの面積を節約し、アクティブ領域aaの面積利用率を高く保持する。
【0034】
また、選択的に、各ソース30に2列以下の貫通孔60が設置される。これにより、電流流通経路を短縮し、電流流通経路の対称性を向上させ、半導体装置の無線周波数特性を確保するとともに、過剰な貫通孔の設置による装置の放熱能力への影響を避ける。
【0035】
選択的に、各列の貫通孔は、少なくとも1つの貫通孔60を含み、各列の貫通孔のうちの貫通孔の数が同じである。
図2は、各列の貫通孔が2つの貫通孔60を含むことのみを例として示す。さらに、各列の貫通孔において、同じ桁の貫通孔の幾何中心を結ぶ線が第1方向yと平行である。例示的には、
図2を参照し、第2方向xには、各列の貫通孔うちの第1個目の貫通孔の幾何中心を結ぶ線が第1方向yと平行になり、各列の貫通孔うちの第2個目の貫通孔の幾何中心を結ぶ線が第1方向yと平行である。これにより、半導体装置は、優れた対称性を有することになり、優れた無線周波数特性を有することを確保できる。選択的に、基板10は、窒化ガリウム、窒化アルミニウムガリウム、窒化インジウムガリウム、窒化アルミニウムインジウムガリウム、リン化インジウム、ガリウムヒ素、炭化ケイ素、ダイヤモンド、サファイア、ゲルマニウム、シリコンの1種または複数種の組み合わせであってもよいし、III族窒化物を成長可能な他の材料であってもよい。
【0036】
選択的に、多層半導体層20は、IIIーV族化合物に基づく半導体材料を含んでもよい。具体的には、多層半導体層20は、基板10から、核生成層、バッファ層、チャンネル層および障壁層を順次に含んでもよい。なお、チャンネル層は、上方に位置する障壁層と共にヘテロ接合構造を形成し、2次元電子ガス運動のチャンネルを供給する。核生成層は、上方ヘテロ接合材料の結晶品質や表面形態、電気的特性などのパラメータに影響を及ぼす。核生成層は、基板10の材料によって変わり、主に基板10の材料とヘテロ接合構造における半導体材料層を整合させる役割を担う。バッファ層は、そのあとに成長が必要な半導体材料層に貼り合わせる役割を担うとともに、基板10の材料を複数の金属イオンの侵入から保護することができる。バッファ層の材料としては、AlGaNやGaN、AlGaInNなどのIII族窒化物材料であってもよい。本発明では、当該バッファ層は、アルミニウム含有量を制御可能な窒化ガリウム層(Al)GaNであってもよい。
【0037】
本発明の実施例では、少なくとも中心に位置するソースの第1方向における長さを、両端に位置するソースの第1方向における長さもより長くすることで、中心に位置するソースの面積が両端に位置するソースの面積よりも大きくて、半導体装置の中心領域の放熱域の面積を増大させ、半導体装置の中心領域の放熱能力を向上させる。また、少なくとも中心に位置するソースに対応して設置される貫通孔の列数を、両端に位置するソースに対応して設置される貫通孔の列数の2倍にすることで、中心のソースの第1方向における長さが増加する場合、このソースの貫通孔と隣り合うゲートとの距離を短く保持し、これにより、電流流通経路を短く確保し、半導体装置の無線周波数特性を確保する。
【0038】
上記の実施例を基にし、アクティブ領域aa内のソース30、ゲート40およびドレイン50の数は実際の必要に応じて設置されてもよい。ソース30、ゲート40およびドレイン50の配置ルールによれば、第1方向には、配列中心に位置する電極はソース30であってもよいし、ドレイン50であってもよいことがわかる。
図2に示すように、第1方向yには、配列中心に位置する電極がソース(例えば、ソース30-2)の場合、選択的に、少なくともこのソース(30-2)の第1方向yにおける長さが両端に位置するソースの第1方向yにおける長さよりも長く、b列の貫通孔60が対応して設置される。
図3は、上面から見た本発明の実施例に係る半導体装置の一部の構造模式図であり、アクティブ領域aa内の構造のみを示す。
図3を参照し、第1方向yには、配列中心に位置する電極がドレインの場合、選択的に、少なくともこのドレインに最も近い2つのソースの第1方向yにおける長さが両端に位置するソースの第1方向yにおける長さよりも長く、b列の貫通孔60が対応して設置される。例示的には、
図3には、ソース30-2とソース30-3が配列中心のドレイン50-2に最も近く、両者の第1方向yにおける長さがソース30-1とソース30-4の第1方向yにおける長さよりも長く、b列の貫通孔60が対応して設置される。
【0039】
さらに、
図3を参照し、第1方向yには、いずれかの一端に位置する第1個のソース(例えば、ソース30-1)から、選択的に、第m個のソースにb列の貫通孔60が対応して設置される。この場合、第m個のソースの第1方向yにおける長さY
mがY
m≧3Y
h+2Y
cを満たせれば、このソースにb列の貫通孔が対応して設置され、残りのソースにa列の貫通孔が設置される。一般的に、優れる無線周波数特性を確保するために、2つの配列端部のソースから中心への方向に、中心軸線Xの両側の貫通孔の数は同じである。なお、Y
hは、貫通孔60の第1方向yにおける長さであり、Y
cは、両端に位置するソース30と貫通孔60の対向するエッジの第1方向yにおける距離であり、mは、1よりも大きい正の整数である。b列の貫通孔に対応するソースの長さ要求を設定することで、装置全体の各ソースの貫通孔と隣り合うゲートとの距離を短く保持することを確保し、さらに、全ての装置全体の電流流通経路を短くすることを確保する。
【0040】
具体的には、各ソース30の第1方向yにおける長さは、このソースの所在する領域の放熱要求に応じて適切に設計されてもよい。第m個のソースの第1方向yにおける長さYm≧3Yh+2Ycの場合、このソースにb列の貫通孔60が対応して設置され、Ym<3Yh+2Ycの場合に残りのソースにa列の貫通孔が設置される。一般的には、中心軸線Xの両側のソースが中心軸線Xに対して対称に設置され、かつ、各ソースの第1方向yにおける長さも中心軸線Xに対して対称になると、中心軸線Xの両側の貫通孔が中心軸線Xに対して対称に設置される。これにより、装置全体の各ソースの貫通孔と隣り合うゲートとの距離をできるだけ短く保持することを確保するとともに、各装置全体の電流流通経路をできるだけ類似させ、さらに、全ての装置全体の電流流通経路を短くすることを確保し、このソースの第1方向yにおけるサイズが大きい場合に半導体装置の無線周波数特性に影響を及ぼすことを避ける。
【0041】
例示的には、
図3における第2個のソース30-2および第3個のソース30-3には、2列の貫通孔60が設置され、この2つのソースの第1方向yにおける長さY
2およびY
3は、いずれも上記の要求、すなわち、Y
2≧3Y
h+2Y
c、Y
3≧3Y
h+2Y
cを満たす必要がある。一方、
図3における第1個のソース30-2および第4個のソース30-3の第1方向yにおける長さがいずれも3Y
h+2Y
cよりも小さいため、第1個のソース30-2および第4個のソース30-3に1列の貫通孔が設置される。
【0042】
なお、Y
cは、両端に位置するソース30と貫通孔60の対向するエッジの第1方向yにおける距離である。
図3を参照し、ソース30-1(またはソース30-4)およびそれの貫通孔60は、2組の対向するエッジを有する。具体的には、ソース30-1の上縁は、貫通孔60の上縁に対向し、両者の第1方向yにおける距離がY
cである。ソース30-1の下縁は、貫通孔60の下縁に対向し、両者の第1方向yにおける距離がY
cである。放熱要求の考慮が不要な場合、面積を節約するために、通常、性能と製造要求を満たす前提でソース30の第1方向yにおける長さをできるだけ短くする。両端のソース(例えば、
図3におけるソース30-1とソース30-4)については、放熱要求が最も小さいため、Y
cは、両端のソース30と貫通孔60の対向するエッジの間に許容可能な最も短い距離であってもよい。貫通孔60の第1方向yにおける長さY
hは、実際の必要に応じて設置されてもよいため、本発明の実施例において特に限定されない。
【0043】
さらに、ソース30の第1方向yにおける長さについては、対応する領域の放熱要求を考慮する必要があるほか、半導体装置の無線周波数特性と製造工程の要求を総合的に考慮する必要がある。
【0044】
図4は、上面から見た本発明の実施例に係る他の半導体装置の一部の構造模式図であり、同様に、アクティブ領域aa内の構造のみを示す。
図4を参照し、工程の要求を満たすために、選択的に、同一のソース(例えば、ソース30-3)に対応する2列の貫通孔60の第1方向yにおける距離LがL≧Y
hを満たす。なお、Y
hは、貫通孔60の第1方向yにおける長さである。すなわち、ソース30にb列の貫通孔60が対応して設置される場合、工程の要求を満たすために、2列の貫通孔60の第1方向yにおける距離が貫通孔60の第1方向yにおける距離以上であることを確保する必要がある。
【0045】
続けて
図4を参照する。選択的に、両端に位置するソース30の間のソース30と貫通孔60の対向するエッジの第1方向yにおける距離HがY
c≦H≦Y
h+Y
cを満たす。なお、Y
hは、貫通孔60の第1方向yにおける長さであり、Y
cは、両端に位置するソース30と貫通孔6の対向するエッジの第1方向yにおける距離である。
図4を参照し、ソースにb列の貫通孔60が対応して設置される場合(例えば、ソース30-3)、ソース30と貫通孔60の対向するエッジの第1方向yにおける距離は、具体的に、ソース30の1つのエッジと、このエッジに最も近い貫通孔60のエッジとの距離を指す。
【0046】
具体的には、上記の説明によれば、電流流通経路の長さは、ソース30と貫通孔60の対向するエッジの第1方向yにおける距離によって決定されることがわかる。そのため、ソース30と貫通孔60の対向するエッジの第1方向yにおける距離は、大きすぎるとよくなく、Yc≦H≦Yh+Ycである。貫通孔がソースに対応して設置されるが、任意に設置されることなく、装置全体の全てのソースと貫通孔のエッジ距離がYc≦H≦Yh+Ycを満たすことを確保し、半導体装置に優れた無線周波数特性を付与することを確保する。また、ソースにb列の貫通孔が対応して設置される場合、H=Ycが好ましく、配列中心の貫通孔から対向するソースのエッジまでの距離を、配列エッジの貫通孔から対向するソースのエッジまでの距離と同じにし、電流の流通経路を低減し、中心の電流経路をエッジの電流経路と同じにすることを確保し、装置の無線周波数特性を改善する。
【0047】
上記をまとめると、
図4に示される構造(a=1、b=2)を例として、本発明の実施例の技術案を例示的に説明する。
図4では、第1個のソース30-1は、アクティブ領域aaの一端に位置し、第1方向yにおける長さY
1が最も短い。第1方向yには、第2個のソース30-2は、第1個のソース30-1より装置の中心に近い。そのため、第2個のソース30-2の第1方向yにおける長さY
2(Y
2>Y
1)を適切に増加させ、さらに、Y
2の長さが2列の貫通孔60の設計要求(Y
2≧3Y
h+2Y
c)を満たさない場合、ソース30-2と貫通孔60の対向するエッジのピッチHが(Y
h+Y
c)以下かつY
c以上であることをできるだけ確保し、この領域の放熱能力をある程度向上させるとともに、ドレイン50-1からソース30-2までの電流流通経路の長さを過剰に増加させることを避け、装置の無線周波数特性への影響を低減する。続けて第1方向yには、第3個のソース30-3が電極の配列中心に位置することで、第3個のソース30-3の第1方向yにおける長さY
3がY
3≧3Y
h+2Y
cを満たし、ソース30-3の面積を増大させ、中心領域の放熱能力を向上させる。また、ソース30-3の第1方向yにおける長さが2列の貫通孔60の設置要求を満たすため、ソース30-3の長さが長くて1列の貫通孔60しか設置できない状況を避けることができ、電流流通経路の長さを増加させて半導体装置の無線周波数特性に影響を及ぼすことを避ける。また、ソース30-3に2列の貫通孔60が対応して設置されるため、2列の貫通孔60の間のピッチLが貫通孔60の第1方向yにおける長さY
h以上であることが好ましい。また、ソース30-3については、選択的に、ソース30-3と貫通孔60の対向するエッジの第1方向yにおける距離Hが(Y
h+Y
c)以下かつY
c(H=Y
cが好ましい)以上であり、ドレイン50-2とドレイン50-3からソース30-3までの電流流通経路の長さを過剰に増加させることを避け、装置の無線周波数特性への影響を低減する。ソース30-4は、ソース30-2と対称に設計されてもよく、ソース30-5は、ソース30-1と対称に設計されてもよいが、ここで詳細な説明を省略する。
【0048】
最後に、
図2~
図4を合わせて、本発明では、各ソースに対応して設置される貫通孔の列数はaまたはbであり、半導体装置の全ての電流通路経路の類似性と対称性を確保し、半導体装置の安定性を向上させる。さらに、任意の2つの最も隣接するソースでは、配列中心に近いソースに対応する貫通孔の列数が、配列中心から離れるソースに対応する貫通孔の列数以上である。
図4を例として、ソース30-2はソース30-1に隣接し、ソース30-2がソース30-1より配列中心に近く、ソース30-2に1列の貫通孔が対応して設置され、ソース30-1に1列の貫通孔が対応して設置され、ソース30-3がソース30-3に隣接する。なお、ソース30-3は、ソース30-2より配列中心に近く、ソース30-3に2列の貫通孔が対応して設置され、ソース30-2に1列の貫通孔が対応して設置される。
【0049】
なお、本発明の実施例は、半導体装置の構造設計の角度により、半導体装置の性能を改善する。前記半導体装置は、高圧大電流環境下で動作するハイパワーの窒化ガリウムの高電子移動度トランジスタ(High Electron Mobility Transistor:HEMT)、絶縁基板上のシリコン(Silicon-On-Insulator:SOI)構造のトランジスタ、ガリウムヒ素(GaAs)ベースのトランジスタと金属酸化層半導体電界効果トランジスタ(Metal-Oxide-Semiconductor Field-Effect Transistor:MOSFET)、金属絶縁層半導体電界効果トランジスタ(Metal-Semiconductor Field-Effect Transistor:MISFET)、ダブルヘテロ接合電界効果トランジスタ(Double Heterojunction Field-Effect Transistor:DHFET)、接合型電界効果トランジスタ(Junction Field-Effect Transistor:JFET)、金属半導体電界効果トランジスタ(Metal-Semiconductor Field-Effect Transistor:MESFET)、金属絶縁層半導体ヘテロ接合電界効果トランジスタ(Metal-Semiconductor Heterojunction Field-Effect Transistor:MISHFET)、または他の電界効果トランジスタを含んでもよいが、これらに限定されない。
【0050】
なお、上述したのは本発明の好ましい実施例および運用される技術原理に過ぎず。当業者であれば理解されるように、本発明はここで述べた特定する実施例に限定されるものではなく、当業者であれば本発明の保護範囲から逸脱することなく、様々な明らかな変化、再調整および代替を行うことができる。したがって、上記実施例によって本発明をより詳細に説明したが、本発明は上記実施例に限定されるものではなく、本発明の構想から逸脱することなく、さらに多くの他の等価実施例を含むことができ、本発明の保護範囲は添付する特許請求の範囲によって決定される。
【国際調査報告】