特表 2024-538469 水平ステルスレージングにより薄化される半導体ウェハ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2024-10-22

(54)【発明の名称】水平ステルスレージングにより薄化される半導体ウェハ

(51)【国際特許分類】

   H01L 21/304 20060101AFI20241015BHJP

【ＦＩ】

H01L21/304 611Z

【審査請求】有

【予備審査請求】未請求

(21)【出願番号】P 2024529690

(86)(22)【出願日】2023-05-06

(85)【翻訳文提出日】2024-05-17

(86)【国際出願番号】 US2023021274

(87)【国際公開番号】W WO2023244340

(87)【国際公開日】2023-12-21

(31)【優先権主張番号】17/841,357

(32)【優先日】2022-06-15

(33)【優先権主張国・地域又は機関】US

(81)【指定国・地域】

(71)【出願人】

【識別番号】504056130

【氏名又は名称】ウェスタン デジタル テクノロジーズ インコーポレーテッド

(74)【代理人】

【識別番号】100207837

【弁理士】

【氏名又は名称】小松原 寿美

(72)【発明者】

【氏名】ウー、イー

(72)【発明者】

【氏名】ヤン、ジュンロン

(72)【発明者】

【氏名】チェン、ジョンファ

(72)【発明者】

【氏名】チョウ、ケミン

(72)【発明者】

【氏名】チャン、カイレイ

【テーマコード（参考）】

5F057

【Ｆターム（参考）】

5F057AA04

5F057BA15

5F057CA14

5F057DA22

5F057DA31

(57)【要約】

方法は、水平ステルスレージングプロセスによって半導体ウェハを薄化するステップ、ならびにそれによって形成される半導体ウェハ、ダイ、およびデバイスを含む。半導体ウェハ上に集積回路層を形成した後、回転しているチャックにウェハのアクティブ面を支持させ、回転しているウェハ内の異なる半径に複数のサイクルで水平配向のレーザを集光させることで、ウェハを薄化し得る。複数のサイクルが完了した上で、ウェハ基板の一部を除去して、最終的な厚みに薄化されたウェハを残し得る。その後、垂直ステルスレージングプロセスを実行して、薄化されたウェハから個々の半導体ダイをカットし得る。
【選択図】 図１

【特許請求の範囲】

【請求項1】

半導体ダイであって、
第１の主面と、
前記ダイの前記第１の主面に形成される複数の集積回路と、
前記第１の主面に対向する第２の主面であって、レーザによって生成された複数の局所的なピンポイントホールによって画定される第２の主面と、
前記第２の主面を覆うダイアタッチフィルム（ＤＡＦ）層と、を含む半導体ダイ。

【請求項2】

前記レーザによって生成された複数の局所的なピンポイントホールは、前記第２の主面に平行なビームを放射するレーザアセンブリによって施される、請求項１に記載の半導体ダイ。

【請求項3】

前記レーザによって生成された複数の局所的なピンポイントホールは、前記第２の主面上に放射状パターンで形成される、請求項１に記載の半導体ダイ。

【請求項4】

前記レーザによって生成された複数の局所的なピンポイントホールは、前記第２の主面上に線形パターンで形成される、請求項１に記載の半導体ダイ。

【請求項5】

前記第２の主面も研磨される、請求項１に記載の半導体ダイ。

【請求項6】

前記半導体ダイは、前記第１の主面と前記第２の主面との間に縁を有し、前記縁は、前記第２の主面に直交して施されるレーザによって画定される、請求項１に記載の半導体ダイ。

【請求項7】

前記半導体ダイは、前記第１の主面と前記第２の主面との間の厚さが２５ミクロンから３６ミクロンの間である、請求項１に記載の半導体ダイ。

【請求項8】

前記半導体ダイは、フラッシュメモリ半導体ダイである、請求項１に記載の半導体ダイ。

【請求項9】

半導体ウェハであって、
第１の主面と、
前記ウェハの前記第１の主面に形成された集積回路を含む複数の半導体ダイと、
前記第１の主面に対向する第２の主面であって、レーザによって生成された複数の局所的なピンポイントホールによって画定される第２の主面と、を含む半導体ウェハ。

【請求項10】

前記第２の主面は、水平ステルスレージングプロセスによって半導体ウェハ基板の第２の部分から分断された前記半導体ウェハ基板の第１の部分を含む、請求項９に記載の半導体ウェハ。

【請求項11】

前記レーザによって生成された複数の局所的なピンポイントホールは、前記第２の主面に平行なレーザビームを放射するレーザアセンブリによって施される、請求項９に記載の半導体ウェハ。

【請求項12】

前記レーザアセンブリは、前記レーザビームが前記半導体ウェハに対して移動されるにつれて、所定の周波数でピークパワー密度になるまでオフとオンを繰り返す、請求項１１に記載の半導体ウェハ。

【請求項13】

複数の半導体ダイを含むウェハから半導体ダイを分離する方法であって、前記ウェハが、第１の主平面、第２の主平面、および前記第１の主平面と前記第２の主平面との間に延びる外縁を含み、各ダイが、前記ウェハの前記第１の主平面に形成された複数の集積回路を含み、前記方法が、
前記ウェハの前記外縁を通して１つ以上のレーザビームを施すことで前記ウェハを薄化するステップと、
薄化された前記ウェハから前記半導体ダイをダイシングするステップと、を含む、方法。

【請求項14】

前記ウェハの前記外縁を通して１つ以上のレーザビームを施すことで前記ウェハを薄化する前記ステップは、前記ウェハの前記第１の主平面に平行な平面内にピンポイントホールを生成し、クラックが前記ピンポイントホール間で進展して、前記平面において前記ウェハの一部を分離するステップを含む、請求項１３に記載の方法。

【請求項15】

前記ウェハを薄化する前記ステップのために、前記ウェハは、前記第１の主平面がチャックに面するように前記チャックに支持される、請求項１３に記載の方法。

【請求項16】

前記チャックは、前記ウェハを薄化する前記ステップ中に回転する、請求項１４に記載の方法。

【請求項17】

前記ウェハが前記チャック上で回転しているにつれて、前記レーザの焦点が前記ウェハの異なる半径位置に調整されて、前記第１の主面に平行な平面内において前記異なる半径位置にピンポイントホールを生成する、請求項１５に記載の方法。

【請求項18】

前記ウェハを薄化する前記ステップ中、前記レーザの焦点が直線的に調整されて、前記第１の主面に平行な平面内に複数の列のピンポイントホールを生成する、請求項１４に記載の方法。

【請求項19】

前記ウェハの前記外縁を通して１つ以上のレーザビームを施すことで前記ウェハを薄化する前記ステップは、前記ウェハの前記第１の主平面に平行な平面内に一対のレーザアセンブリからピンポイントホールを生成するステップを含む、請求項１３に記載の方法。

【請求項20】

薄化された前記ウェハから前記半導体ダイをダイシングする前記ステップは、前記ウェハの前記第１の主平面に直交する平面内にピンポイントホールを生成し、クラックが前記ピンポイントホール間で進展して、前記ウェハから前記ダイをダイシングするステップを含む、請求項１３に記載の方法。

【発明の詳細な説明】

【技術分野】

【0001】

（関連出願の相互参照）
本願は、２０２２年６月１５日に出願された「水平ステルスレージングにより薄化される半導体ウェハ」と題された米国非仮出願第１７／８４１，３５７号の内容全体の利益を主張し、あらゆる目的でその内容全体を参照によりここに組み込む。

【背景技術】

【0002】

ポータブル・コンシューマー・エレクトロニクスの需要の力強い伸びにより、大容量ストレージデバイスのニーズが高まっている。デジタル情報の保存と交換に対するますます高まる要求を満たすために、フラッシュメモリストレージカードなどの不揮発性半導体メモリデバイスが広く使用されている。このようなメモリデバイスは、ポータビリティ、汎用性、堅牢な設計に加え、高い信頼性と大容量を持っているため、例えばデジタルカメラ、デジタル音楽プレーヤー、ビデオゲームコンソール、コンピュータＳＳＤ、ＰＤＡおよびセルラー電話を含む多種多様な電子製品での使用に理想的となっている。

【0003】

現在、ウェハは輸送中の損傷を防ぐために通常７６０ミクロンの厚さでウェハファブから出荷され、そして、ウェハ内において個々の半導体ダイが画定されると薄化される。所与のフォームファクターのストレージデバイスのストレージ容量を最大化するために、半導体ダイおよびそれを製造するウェハは、ますます減少する厚さに製造されている。現在、ウェハは、例えば、３６ミクロン、２５ミクロン、そしてさらに薄くなってきている。

【0004】

半導体ウェハを薄化する一般的な方法には、ウェハの非アクティブな裏面を多数のグラインディングホイールを使用して薄化するとともに、ウェハのアクティブな表面を保護テープで覆い、チャックに支持させるバックグラインディングプロセスが含まれる。従来のバックグラインディングプロセスは、ウェハ表面に亘る不均一な厚さを含むいくつかの欠点がある。バックグラインディングはまた、特に現在の半導体ウェハの脆弱な厚さを考慮すると、クラックを生じさせ得る力をウェハに及ぼす可能性がある。クラックが生じたダイは廃棄する必要があるため、歩留まりが低下する。なお、クラックの検出には追加のスクリーニング／検査ステップも必要であり、製造コストと処理時間が増加する。従来のバックグラインディングプロセスでは、さらに、クラックの原因となったり、ウェハにおけるダイの製造に悪影響を及ぼしたりする可能性がある破片および異物が発生する。

【図面の簡単な説明】

【0005】

【図1】本技術の実施形態による、半導体ウェハおよび半導体ダイを形成するためのフローチャートである。

【0006】

【図2】ウェハの第１の主面を示す半導体ウェハの正面図である。

【0007】

【図3】半導体ダイ内の基板上に形成された回路層を示す拡大断面縁視図である。

【0008】

【図4】本技術の実施形態による、半導体ウェハを薄化するための水平ステルスレージングプロセスの斜視図である。

【0009】

【図5】本技術の実施形態による、水平ステルスレージングプロセスによって薄化されているウェハの断面上面図である。

【0010】

【図6-7】本技術の実施形態による、プロセス中に２つの異なる点で半導体ウェハを薄化するための水平ステルスレージングプロセスを示す断面側面図である。

【0011】

【図8】本技術の代替的な実施形態による、半導体ウェハを薄化するための水平ステルスレージングプロセスの斜視図である。

【0012】

【図9】本技術のさらなる代替的な実施形態による、半導体ウェハを薄化するための水平ステルスレージングプロセスの斜視図である。

【0013】

【図10】本技術の実施形態による、ステルスレージングプロセス後のウェハの縁視図である。

【0014】

【図11】本技術の実施形態による、薄化されたウェハ、およびウェハの基板層の除去の縁視図である。

【0015】

【図12】本技術の実施形態による、半導体ウェハから半導体ダイをダイシングするための垂直ステルスレージングプロセスの斜視図である。

【0016】

【図13】本技術の実施形態による、ステルスレージングプロセスによって薄化されたウェハからカットされたダイの斜視図である。

【0017】

【図14】本技術の実施形態による、ステルスレージングプロセスによって薄化されたウェハからカットされた半導体ダイを含む半導体デバイスの断面側面図である。

【発明を実施するための形態】

【0018】

次に、図面を参照して本技術について説明するが、これらの図面は、概して、水平ステルスレージングプロセスによって半導体ウェハを薄化する方法、ならびにそれによって形成される半導体ウェハ、ダイ、およびデバイスに関する。半導体ウェハ上に集積回路層を形成した後、回転しているチャックにウェハのアクティブ面を支持させ、回転しているウェハ内の異なる半径に複数のサイクルでウェハの外縁を通して水平配向のレーザを集光させることで、ウェハを薄化し得る。複数のサイクルが完了した上で、ウェハ基板の一部を除去して、最終的な厚みに薄化されたウェハを残し得る。その後、垂直ステルスレージングプロセスを実行して、薄化されたウェハから個々の半導体ダイをダイシングし得る。

【0019】

本発明は、多くの異なる形態で具現化することができ、本明細書に記載の実施形態に限定されるものとして解釈されるべきではないことが理解される。むしろ、これらの実施形態は、本開示が徹底的かつ完全なものとなり、当業者に本発明を十分に伝達するように提供される。実際、本発明は、添付の特許請求の範囲によって定義される本発明の範囲および精神内に含まれる、これらの実施形態の代替物、修正物、および均等物を網羅することを意図している。さらに、以下の本発明の詳細な説明では、本発明の完全な理解を提供するために、多数の具体的な詳細が記載されている。しかしながら、本発明がそのような具体的な詳細がなくても実施できることは、当業者には明らかであろう。

【0020】

本明細書で使用され得るような「頂」と「底」、「上部」と「下部」、および「垂直」と「水平」という用語は、例示および説明のみを目的とするものであり、言及されるアイテムの位置および配向が交換できるため、技術の説明を限定することを意味するものではない。また、本明細書で使用されるように、「実質的に」、「およそ」および／または「約」という用語は、指定された寸法またはパラメータが、所与の用途に対して許容可能な製造公差内で変化し得ることを意味する。一実施形態では、許容可能な製造公差は０．１５ｍｍ、または所与の寸法の±２．５％である。

【0021】

本開示の目的上、接続は、直接接続であっても、間接接続（例えば、１つまたは複数の他の部分を介した接続）であってもよい。場合によっては、第１の要素が第２の要素に接続され、固定され、取り付けられ、または結合されると言及される場合、第１の要素および第２の要素は、互いに直接的に接続され、固定され、取り付けられ、または結合されてもよく、互いに間接的に接続され、固定され、取り付けられ、または結合されてもよい。第１の要素が第２の要素に直接的に接続され、固定され、取り付けられ、または結合されると言及される場合、第１の要素と第２の要素との間には介在する要素がない（第１の要素と第２の要素を接続し、固定し、取り付け、または結合するために使用される、おそらく接着剤または溶融金属のようなものを除く）。

【0022】

次に、本技術の実施形態について、図１のフローチャート、および図２～図１４の図を参照して説明する。まず、図１のフローチャートを参照して、半導体ウェハ１００は、ステップ２００で形成され得るウェハ材料のインゴットとしてスタートし得る。一例では、ウェハ１００が形成されるインゴットは、チョクラルスキー（ＣＺ）またはフローティングゾーン（ＦＺ）プロセスのいずれかに従って成長した単結晶シリコンであってもよい。しかしながら、さらなる実施形態では、ウェハ１００は、他の材料から、また他のプロセスによって形成されてもよい。

【0023】

ステップ２０２において、半導体ウェハ１００はインゴットからカットされ、滑らかな表面を提供するために、第１の主面１０２（図２）および第１の主面１０２に対向する第２の主面１０４（図３）の両方において研磨され得る。ステップ２０４において、ウェハは、外周におけるウェハ１００の縁が垂直（ウェハの回転の中心軸に平行）であることを保証するために、外周に沿ってトリミングされ得る。これらの垂直縁は、以下で説明するように、外周縁によるレーザの屈折を防止する。

【0024】

ステップ２０６では、第１の主面１０２は、様々な処理ステップを経って、ウェハ１００をそれぞれの半導体ダイ１０６（そのうちの１つは、図１および図２に番号付けされている）に分割し、第１の主面１０２上および／または第１の主面１０２内のダイのアクティブ領域にそれぞれの半導体ダイ１０６の集積回路を形成し得る。これらの様々な処理ステップは、集積回路との間で信号を転送するための金属層、ビアおよびコンタクトを堆積させるフォトリソグラフィーステップ、エッチングステップ、およびメタライゼーションステップを含み得る。図３は、シリコン基板領域１１２に形成された集積回路層１１０を示す、ウェハ１００の例示的な半導体ダイ１０６の断面側面図である。集積回路層１１０は、一般に、メタライゼーション層１１８によって表面ダイボンドパッド１１６に電気的に結合された集積回路１１４を含み得る。集積回路１１４は、例えば、金属、金属酸化物およびシリコンの堆積、パターニングおよびドーピングを含む様々なプロセスによって形成され得る。

【0025】

集積回路１１４を形成した後、メタライゼーション層１１８は、誘電体フィルム１２８内に順次積層された金属相互接続部１２０およびビア１２４を含んで画定され得る。本技術分野で知られているように、金属相互接続部１２０、ビア１２４、および誘電体フィルム１２８は、例えば、フォトリソグラフィーおよび薄膜堆積によって一度に１層に対してダマシンプロセスを行うことで形成され得る。金属相互接続部１２０およびビア１２４は、ダイボンドパッド１１６と集積回路１１４との間で信号および電圧を転送するための導電性ノードを形成するために使用され得る。パッシベーション層１３０は、上部の誘電体フィルム層１２８の頂に形成され得る。パッシベーション層１３０は、ダイボンドパッド１１６を露出させるようにエッチングされ得る。

【0026】

実施形態では、半導体ダイ１０６は、例えば、２Ｄ ＮＡＮＤフラッシュメモリまたは３Ｄ ＢｉＣＳ（ビットコストスケーリング）、Ｖ－ＮＡＮＤまたは他の３Ｄフラッシュメモリなどのフラッシュメモリダイであってもよいが、他のタイプのダイ１０６が使用されてもよい。これらの他のタイプの半導体ダイは、ＲＡＭ、コントローラ、ＳＯＣ（システムオンチップ）、プロセッサ、または他のタイプの半導体ダイを含むが、これらに限定されない。図２においてウェハ１００上に示されるダイ１０６の数は、例示のためであり、さらなる実施形態では、ウェハ１００は、示されるよりも多くの半導体ダイ１０６を含んでもよい。同様に、各半導体ダイ１０６上のボンドパッド１１６の数は、例示のために示されており、さらなる実施形態では、各ダイ１０６は、示されるよりも多くのダイボンドパッドを含んでもよい。

【0027】

ステップ２０６で集積回路層１１０を形成した後、テープ層は、ステップ２１０でアクティブな第１の主面１０２上にラミネートされ得る。次いで、ウェハ１００は裏返され、ステップ２１２で薄化され得る。本技術の態様によれば、ウェハ１００は、次に図４～図１２を参照して説明するように、水平ステルスレージングステップを実行することで薄化され得る。図４の斜視図を参照すると、ウェハ１００は、テープ層１３６がアクティブ面１０２をチャック１３４から分離するように、チャック１３４または他の支持面に支持され得る。第２の主面１０４は、上向きに面する。実施形態では、チャック１３４は、中心軸Ａ_Ｃを中心に回転するように構成される。ウェハ１００は、チャック１３４を中心とし、その結果、ウェハも中心軸Ａ_Ｃに関して同心となる。

【0028】

レーザアセンブリ１４０は、ウェハの周方向の外縁１３８を通してウェハ１００の奥、具体的にはシリコン基板領域１１２にパルスレーザビームを放射するように提供される。レーザアセンブリ１４０は、以下に説明するように、レーザビーム１４４を発生するためのレーザ発生器１４２と、レーザビーム１４４をウェハ１００の内部における点に集光させるための光学系１４６とを含み得る。レーザ発生器は、例えば１３４２ｎｍの波長で赤外線または近赤外線レーザを発生し得る。他の波長レーザが考えられる。以下のように、レーザ発生器１４２のピークパワーおよびビーム面積は合わせてレーザビーム１４４のピークパワー密度を定義する。
ピークパワー密度Ｗ／ｍ^２＝ピークパワー（Ｗ）／ビーム面積（ｍ^２）。
一例では、レーザ発生器１４２のピークパワーは２Ｗであってもよく、ビーム直径は約２～４μｍであってもよい。これらの値は、例示のみを目的とするものであり、さらなる実施形態では変化してもよい。一例では、レーザ発生器は、レーザビーム１４４を９０ＫＨｚでパルス化してもよい。

【0029】

光学系１４６は、例えば、レーザ発生器１４２からの平行波長の光を最大エネルギーの焦点に集光させることができるコリメートレンズを含み得る。レーザアセンブリ１４０は、概略的に示されており、レーザの強度およびパルス周波数を制御するためのコントローラを含む、レーザの発生および集光のための追加の構成要素を含み得る。

【0030】

レーザアセンブリ１４０は、ウェハ１００の周方向の外縁１３８を通してｘ－ｙ平面内（中心軸Ａ_Ｃがｚ軸に沿って垂直である場合）に水平ビームを放射するように構成される。さらなる実施形態では、レーザビーム１４４が中心軸Ａ_Ｃに直交する平面に放射されるという条件で、レーザビーム１４４は水平でないことが可能である。本技術によれば、レーザアセンブリ１４０は、垂直のｚ軸に沿って位置決めされ、ウェハ１００の最終的な厚さに相当する平面におけるシリコン基板領域１１２にビーム１４４を放射する。実施形態では、この最終的な厚さは、２５μｍと３６μｍが含まれる２０μｍ～１００μｍであり得るが、レーザアセンブリ１４０は、この範囲内またはこの範囲外のウェハ１００の他の最終的な厚さを達成するように位置決めされ得ることが理解される。

【0031】

レーザアセンブリ１４０の垂直高さが設定されると、光学系１４６は、例えばウェハ１００の回転の中心軸Ａ_Ｃに隣接する、所定の第１の半径（以下に説明するように）に、レーザビーム１４４を集光させる。次いで、ウェハ１００は、レーザが所定の周波数で光のパルスを放射しながら、チャック１３４上で全サイクル（３６０°）回転される。第１のサイクルが完了した後、レーザが集光する半径は次いで新しい半径に調整され、ウェハは再び、レーザが所定の周波数で光のパルスを放射しながら、全サイクル回転される。このプロセスは、レーザがウェハ１００の外縁１３８またはその近くに集光されるまで、半径を増加して複数のサイクルで継続し得る。

【0032】

図５を参照すると、ウェハ１００の断面上面図が示されている。図示の例では、レーザアセンブリ１４０は、３つの異なる半径、即ちｒ_１、ｒ_２およびｒ_３に集光された。レーザアセンブリは、ウェハ１００がチャック１３４上で回転するにつれて、所定の周波数で各半径にパルスを放射した。レーザビームが焦点においてパルス中にピークパワー密度に当たると、ウェハがエネルギーを吸収し、レーザビームの水平平面内且つウェハの表面の下、局所的なピンポイントホール１５０が半径ｒ_１、ｒ_２、およびｒ_３において作られる。複数のピンポイントホール１５０が各半径において作られる。一例では、ピンポイントホール１５０は、５μｍ～１０μｍごとに１回、所与の半径の周りに作られてもよいが、さらなる実施形態では、ピンポイントホール１５０は、その範囲よりも互いに近くに配置されてもよく、または互いに遠く離れて配置されてもよい。図５は、説明を目的とする簡略化された例を示しており、レーザサイクルが実行される半径はより多くあり得る。例えば、３００ｍｍのウェハについて、それぞれが等間隔の半径において実行される、２５０の異なるサイクルがあり得る。

【0033】

一実施形態では、レーザ発生器１４０のパルスレートは一定である。ウェハの中心付近の半径における円周弧長が、外側の半径における円周弧長よりも短い長さと少ないピンポイントホールを有することを踏まえると、チャック１３４の角速度は、所与の半径における単位長さ当たりのピンポイントホールの数が一定に保たれるように変化し得る。一例では、回転チャックは、毎秒約７００ｍｍの一定の線速度を維持する。したがって、チャックの角速度は、次のように変化する。
ω＝ｖ／ｒ
ω＝７００ｍｍ／ｒ
そのうち、ωは角速度、ｖは線速度、ｒは半径である。さらなる実施形態では、線速度は、それよりも高くても低くてもよいことが理解される。さらなる実施形態では、回転チャックの速度は一定に保たれてもよく、レーザ発生器１４２の所定のパルス周波数は、回転の中心軸からの半径距離に応じて変化してもよい。

【0034】

図６および図７は、光学系１４６が、ウェハ１００内の所与の平面の異なる半径においてレーザアセンブリ１４０の焦点を如何に制御し得るかを示す側面図である。光学系１４６は、フィクスチャ１５２上に並進移動するために取り付けられ得る。一例として、光学系１４６は、フィクスチャ内の静止ラックに沿ってモータによって回転駆動されるピニオンギアに取り付けられ得る。さらなる実施形態では、フィクスチャ１５２内で光学系を並進移動させるために他の駆動システムが考えられる。

【0035】

光学系１４６は、光学系１４６から前方へある所定の距離にある点にレーザを集光させ得る。光学系がレーザ発生器の近くに位置決めされる場合（図６）、レーザビーム１４４は、ウェハ１００の外周に近い半径に集光する。所与の半径におけるサイクルが完了すると、光学系は、フィクスチャ１５２に沿って矢印１５４の方向へ、レーザビーム１４４が集光される新しい半径に並進移動し得、新しいサイクルが開始する。レーザ発生器１４２は、光学系１４６がレーザビーム１４４をウェハ１００の中心軸Ａ_Ｃまたはその近くに集光させるまで、異なる半径においてピンポイントホール１５０を生成し続ける。さらなる実施形態では、レーザは、中心軸Ａ_Ｃまたはその付近で開始し、光学系がフィクスチャ１５２上で矢印１５４と反対の方向へ並進移動するように外向きに動作してもよい。レーザアセンブリ１４０およびフィクスチャ１５２は、図６および図７に概略的に示されており、さらなる実施形態では、両方は組成が変化してもよい。

【0036】

本技術の態様によるウェハ１００を薄化することは、ウェハ製造時間の短縮を含むいくつかの利点を提供する。例えば、単一のウェハを薄化するのにかかる時間は、様々な半径にわたってレーザによってスパンされる円周弧長の合計を、回転チャックの線速度で割ることで計算され得る。全ての半径にわたってレーザによってスパンされる周長の合計は、次の式で求められる。
ＣＬ_ｔｏｔ＝ＣＬ_１＋ＣＬ_２＋ＣＬ_３＋…＋ＣＬ_ｎ
そのうち、ＣＬ_１は、第１の半径における円周の弧長であり、ＣＬ_２は、第２の半径における円周の弧長であり、…、ｎは、サイクルの総数（例えば、２５０）である。円周の弧長が２πｒに等しいため、
ＣＬ_ｔｏｔ＝２π（ｒ_１＋ｒ_２＋ｒ_３＋…＋ｒ_ｎ）となる。
半径が等間隔である場合、半径距離の合計は、サイクルの総数に第１の半径と最後の半径の和を掛けて２で割ったものとして合計できる。
（ｒ_１＋ｒ_２＋ｒ_３＋…＋ｒ_ｎ）＝２５０（ｒ_１＋ｒ_ｎ）／２
第１の半径が中心半径Ａ_Ｃから０．６ｍｍであり、最後の半径が中心半径から１５０ｍｍである例をとると、レーザが移動する円周弧長の距離の合計は、次のようになる。
ＣＬ_ｔｏｔ＝２π＊２５０（０．６ｍｍ＋１５０ｍｍ）／２
ＣＬ_ｔｏｔ＝１１８，２２１ｍｍ
チャック１３４の線形回転速度が７００ｍｍ／秒である場合、本技術によるウェハの薄化の総時間は、次のようになる。
Ｔ_ｔｏｔ＝ＣＬ_ｔｏｔ／Ｖ_チャック
Ｔ_ｔｏｔ＝１１８，２２１ｍｍ／７００ｍｍ／ｓ＝１６９秒
比較すると、従来のバックグラインディングによるウェハの薄化には、ウェハあたり５００～６００秒かかる。したがって、本技術は、ウェハの薄化時間を約３００％～３６０％改善する。

【0037】

本技術によるウェハ薄化動作の速度は、追加のレーザアセンブリを追加することによってさらに低減され得る。図８は、一対のレーザアセンブリ１４０によって薄化されているウェハの斜視図である。各レーザアセンブリ１４０は、構造的かつ動作的に互いに同じで、上述したようなものとし得る。２つのレーザアセンブリ１４０は、それぞれのビーム１４４を同じ水平平面（中心軸Ａ_Ｃに垂直）においてウェハ１００内に向けるように取り付けられ得る。レーザアセンブリは、互いに１８０°離間されてもよいが、さらなる実施形態ではその必要はない。

【0038】

一実施形態では、両方のレーザアセンブリ１４０の光学系１４６は、それらのレーザビーム１４４を、中心軸Ａ_Ｃから同じ距離にある半径に集光させるように制御され得る。したがって、１８０°回転した上で、ピンポイントホール１５０の完全なサイクルは所与の半径において円周全体にわたって作られ得る。その結果、ウェハを薄化する時間がさらに半分に短縮され得る。さらなる実施形態では、それぞれのレーザは、異なる半径に集光してもよく、それにより、全サイクルには３６０°が必要であるが、サイクルの数が半分に減るので、ウェハを薄化するための全体の時間が再び半分になる。ウェハ薄化処理時間をさらに短縮するために、ウェハ薄化セットアップは、３つ、４つ、またはそれ以上のレーザアセンブリ１４０を含むことが可能である。

【0039】

本明細書に記載の実施形態では、水平ステルスレージングプロセスは、ウェハ１００が回っているにつれて、異なる半径において局所的なピンポイントホール１５０を形成することによって実行される。しかしながら、図９に示されるさらなる実施形態では、局所的なピンポイントホール１５０は、ウェハが静止している（回っていない）状態で、ウェハを通る直線に沿って列に形成され得る。この実施形態では、レーザは、ｙ軸に沿って（図９のページの内外に）レーザ発生器を移動させるように構成され、且つ複数の列のピンポイントホール１５０を形成するためにｘ軸に沿って光学系１４６を移動させるように構成されるフィクスチャに取り付けられる。この実施形態では、光学系１４６は、ウェハ１００の全直径にわたって移動するように構成される（一方、図４の実施形態における光学系１４６は、ウェハ１００の半径距離にわたって移動する必要があるのみ）。さらなる例では、図９の実施形態において、（図８のように）第２のレーザアセンブリ１４０が設けられ得る。そのような実施形態では、各レーザは、ウェハの半分にわたって直線の列に沿ってピンポイントホール１５０を形成し得る。したがって、ウェハ１００の左側にあるレーザアセンブリ１４０は、ウェハの左側にピンポイントホール１５０を形成し、ウェハ１００の右側にあるレーザアセンブリ１４０は、ウェハの右側にピンポイントホール１５０を形成する。

【0040】

図１０は、ステップ２１２のステルス水平レージングプロセスの全てのサイクルが完了した後のウェハ１００の側面図である。ピンポイントホール１５０のサイクルが各半径において完了すると、クラックは、［１，１，０］結晶面内（図４のｘ，ｙ平面内）のホール間で自然に進展し、それにより、ｘ－ｙ平面１５６において第１の部分１００ａを第２の部分１００ｂから効果的に分断する。この第１の部分１００ａは、集積回路を有するアクティブ面を含むウェハの部分であり、最終的な厚さのウェハ１００である。第２の部分は、廃棄され得るシリコン基板領域１１２の一部である。一例では、本技術の水平レージング部分の前に、ウェハは、７６０μｍの総厚さを有し得る。一例では、ウェハ１００の第１の部分１００ａの最終的な厚さは３２μｍであり得る。したがって、除去するシリコン基板領域の厚さは約７２８μｍであり得る。これらの値は、例示のみを目的とするものであり、さらなる実施形態では、それぞれ変化してもよい。例えば、完成したウェハ１００の厚さは、２５μｍ以下であってもよい。完成したウェハ１００が２５μｍである場合、除去されたウェハの部分１００ｂの厚さは、約７３５μｍであり得る。

【0041】

図１１は、ステップ２１２のステルス水平レージングプロセス後の真空チャック１５８によるウェハ１００の部分１１０ｂの除去を示す縁視図である。シリコン基板領域１１２の一部は、以下に再び単にウェハ１００と呼ばれる第１の部分１００ａの一部として残る。分断された部分１００ｂは、破棄され得る。新しい第２の主（裏）面１０４は、部分１００ｂの除去によって画定された基板ウェハ１００の表面である。

【0042】

実施形態では、ステルスレージングステップ２１２の後、第２の主面１０４は、例えば、裏面に対して回転するＺ３研磨ホイールを使用する研磨ステップを受け得る。さらなる実施形態では、水平ステルスレージングステップ２１２は、さらなる研磨を必要としない裏面１０４を残してもよい。

【0043】

その後、ウェハ１００は、ステップ２１４でダイシングされ得る。ウェハのダイシングは、図１２に示されるように、垂直ステルスダイシングプロセスによって実行され得る。垂直ステルスダイシングプロセスは、レーザビーム１６４を発生するレーザ発生器１６２と、レーザビーム１６４をウェハ１００の表面の下における点に集光させるための光学系１６６とを含むレーザアセンブリ１６０を使用し得る。垂直レーザアセンブリ１６０は、ウェハ１００内の各半導体ダイ１０６の輪郭の周りに垂直平面（面１０２、１０４に直交する）において空隙の層を形成し得る。垂直レーザアセンブリ１６０は、構造的かつ動作的に水平レーザアセンブリ１４０と同一であってもよく、実際には水平配向からウェハ１００の上の垂直配向に回転された同じレーザアセンブリであってもよい。さらなる実施形態では、垂直レーザアセンブリ１６０は、水平レーザアセンブリ１４０とは構造的および／または動作的に異なっていてもよい。

【0044】

垂直レーザアセンブリ１６０の少なくとも一部は、ｘ－ｙ平面内においてウェハ１００の上で並進移動するために取り付けられる。ウェハ１００が、テーピングされた第１の主面１０２がチャックに当たるように依然としてチャック１３４または他の支持面に支持される状態で、レーザアセンブリ１６０は、光学系１６６を使用してウェハの面１０４の下の点に集光されるパルスレーザビーム１６４を放射し得る。レーザビームが焦点においてピークパワー密度に当たると、ウェハがエネルギーを吸収し、ピンポイントホール１７０がウェハの表面の下に作られる。

【0045】

垂直レーザアセンブリは、近接して位置する多数のピンポイントホール１７０がウェハの中間深さ（第１の主面１０２と第２の主面１０４との間）に形成されるように、ｘ－ｙ平面内において行（ｘ軸に沿って）および列（ｙ軸に沿って）で移動され、多数の点でアクティベートされ得る。ピンポイントホール１７０の行および列は、図１２に示されるように、ウェハ１００からダイシングする各半導体ダイ１０６の最終的な形状および輪郭を画定する。レーザアセンブリ１６０は、光学系１６６の垂直位置を調整することによって、単層のピンポイントホール１７０、または複数の深さで垂直に整列された多層のピンポイントホール１７０を形成し得る。ピンポイントホール１７０の１つまたは複数の層が作られると、クラックは、［１，０，１］および［０，１，１］結晶面内にホール１７０から第１の主面１０２および第２の主面１０４に自然に進展し、それにより、各半導体ダイ１０６をウェハ１００から効果的にダイシングする。ウェハ１００をダイシングするための垂直ステルスダイシングプロセスについて説明したが、さらなる実施形態では、ウェハ１００は、ダイシングブレードによる技術を含む他の技術によってダイシングされ得ることが理解される。

【0046】

水平ステルスレージングステップ２１２および垂直ステルスレージングステップ２１４が完了した後、ステップ２１８において、可撓性ダイシングテープに接着されたダイアタッチフィルム（ＤＡＦ）の層がウェハ１００の第２の主面１０４に施され得る。さらなる実施形態では、ＤＡＦテープおよびダイシングテープは、水平ステルスレージングステップ２１２および／または垂直ステルスレージングステップ２１４の前に面１０４に施されてもよい。ステップ２２０では、ウェハは、ＤＡＦおよびダイシングテープがチャックに面するように支持チャック上で裏返され、第１の主面１０２上にラミネートされたテープ層１３６は除去され得る。可撓性ダイシングテープは、ステップ２２４において直交軸に沿って延伸され、個々の半導体ダイ１０６を分離し得る。その後、ステップ２２６では、個々の半導体ダイ１０６は、ピックアンドプレースロボットによって取り外され得る。

【0047】

図１３は、本技術の水平ステルスレージングプロセスによって薄化されたサンプルとしての半導体ダイ１０６の斜視図を示す。ダイボンドパッド１１６が示されているが、前述のように、ダイボンドパッド１１６の数および位置は、例として示されており、さらなる実施形態では、ダイ１０６は、他の位置により多くのダイボンドパッドを含んでもよい。面１０４（ＤＡＦテープ１７６によって覆われる）は、滑らかで均一である。

【0048】

図１４は、本技術の実施形態による、水平ステルスレージングプロセスによって薄化された半導体ダイ１０６を含む完成した半導体デバイス１８０の側面図である。示される実施形態では、半導体デバイス１８０は、ウェハ１００からピックアップされ、基板１８４の頂に構築されたダイスタック１８２に投入された４つの半導体ダイ１０６を含む。しかしながら、さらなる実施形態では、ダイスタック１８２は、例えば２、８、１６、３２、６４を含む、他の数の半導体ダイ１０６を含んでもよい。ダイは、各ダイ１０６の底におけるＤＡＦ層１７６を使用して、ダイスタック１８２内且つ基板１８４上に固定される。コントローラダイ１８６は、スタック１８２内のダイ１０６との間のデータの転送を制御するために、実施形態ではＡＳＩＣであり得る基板１８４に取り付けられ得る。

【0049】

ダイ１０６は、ボンドワイヤ１８８を使用して互いにおよび基板１８４に電気的に接続され得るが、さらなる実施形態では、ダイ１０６は、例えばシリコンビア（ＴＳＶ）を介したスキームを含む他のスキームによって、互いにおよび基板１８４に電気的に接続されてもよい。スタック１８２内の各半導体ダイ１０６上のボンドパッド１１６へのボンドワイヤ１８８の接続のための空間を残すために、ダイ１０６は、互いに階段状にオフセットして積み重ねられる。図１４の実施形態では、スタック１８２内のすべてのダイは、同じ方向に階段状にオフセットされ得る。さらなる実施形態では、それらは、反対方向に階段状にグループに積み重ねられてもよい。

【0050】

ダイ１０６、１８６およびボンドワイヤ１８８は、例えばエポキシ樹脂、フェノール樹脂、溶融シリカ、結晶シリカ、カーボンブラックおよび／または金属水酸化物であり得る成形コンパウンド１９０に封入され得る。他の成形コンパウンドが考えられる。実施形態では、半導体デバイス１８０は、プリント回路板などのホストデバイスにはんだ付けされたＢＧＡ（ボールグリッドアレイ）パッケージとして使用され得る。そのような実施形態では、半導体デバイス１８０は、半導体デバイス１８０をホストデバイスに物理的および電気的に結合するために、基板１８４の底面上にはんだボール１９２をさらに含み得る。さらなる実施形態では、半導体デバイス１８０は、ホストデバイスのスロットへの挿入およびスロットからの取り外しのために構成されるＬＧＡ（ランドグリッドアレイ）パッケージとして使用されてもよい。そのような実施形態では、はんだボール１９２は、ホストデバイススロット内のピンと嵌合するための、基板１８４の底面上のコンタクトフィンガ（図示せず）に置き換えられ得る。さらなる実施形態では、半導体デバイス１８０は、他の構成を有してもよいことが理解される。

【0051】

上述したようにウェハ１００を薄化するための水平ステルスレージングは、いくつかの利点を提供する。上述したように、水平ステルスレージングは、ウェハの薄化における製造時間を大幅に短縮することができ、それにより、ウェハおよびダイの歩留まりを向上させる。なお、背景技術に記載されているように、従来のバックグラインディングプロセスでは、半導体ウェハ、特に現在薄くて壊れやすい厚さで作られる半導体ウェハにクラックが生じる可能性がある。本技術による水平ステルスダイシングは、バックグラインディングプロセスによるウェハのクラッキングを排除する。そのようなクラックの排除により、ウェハおよびダイの歩留まりが向上し、追加のスクリーニング／検査ステップが不要になる。垂直ステルスレージングプロセスによってウェハを薄化することも知られている。しかしながら、そのようなプロセスにより、第２の主面が粗くなったり不均一になったりする可能性があり、その結果、完成した半導体ダイに弱さまたはクラックが生じる可能性がある。水平ステルスレージングプロセスにより、滑らかで均一で強力な第２の主面１０４が得られる。

【0052】

加えて、従来のバックグラインディングプロセスでは、クラックの原因となったり、組み立てプロセスに悪影響を及ぼしたりする可能性がある破片および異物が発生する。バックグラインディングプロセスの排除により、この破片および異物の発生が防止され、それにより、歩留まりとダイの品質がさらに向上する。なお、従来のウェハの薄化に必要な複数のバックグラインディングホイールは、パッケージングプロセスにかなりの時間、費用、および複雑さを加える。本技術によるバックグラインディングホイールの省略により、これらのパッケージングパラメータのそれぞれが改善される。

【0053】

要約すると、本技術の例は、半導体ダイであって、第１の主面と、前記ウェハの前記第１の主面に形成される複数の集積回路と、前記第１の主面に対向する第２の主面であって、レーザによって生成された複数の局所的なピンポイントホールによって画定される第２の主面と、前記第２の主面を覆うダイアタッチフィルム（ＤＡＦ）層と、を含む半導体ダイに関する。

【0054】

別の例では、本技術は、半導体ウェハであって、第１の主面と、前記ウェハの前記第１の主面に形成された集積回路を含む複数の半導体ダイと、前記第１の主面に対向する第２の主面であって、レーザによって生成された複数の局所的なピンポイントホールによって画定される第２の主面と、を含む半導体ウェハに関する。

【0055】

さらなる例では、本技術は、複数の半導体ダイを含むウェハから半導体ダイを分離する方法であって、前記ウェハが、第１の主平面、第２の主平面、および前記第１の主平面と前記第２の主平面との間に延びる外縁を含み、前記方法が、前記第１の主平面に集積回路を形成するステップと、前記ウェハの前記外縁を通して１つ以上のレーザビームを施すことで前記ウェハを薄化するステップと、薄化された前記ウェハから前記半導体ダイをダイシングするステップと、を含む、方法に関する。

【0056】

本発明の前述の詳細な説明は、イラストレーションおよび説明の目的で提出されている。これは、網羅的となること、または本発明を開示された正確な形式に限定することを意図するものではない。上記の教示を踏まえて、多くの修正および変形が可能である。記載された実施形態は、本発明の原理およびその実際の応用を最良に説明して、他の当業者が、様々な実施形態において、そして考えられる特定の用途に適した様々な修正を加えて本発明を最良に利用できるようにするために選択される。本発明の範囲は、本明細書に添付される特許請求の範囲によって定義されることが意図されている。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【国際調査報告】