特表 2024-539100 発光画素領域を有する発光ダイオードアレイ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2024-10-28

(54)【発明の名称】発光画素領域を有する発光ダイオードアレイ

(51)【国際特許分類】

   H01L 33/08 20100101AFI20241018BHJP

   H01L 33/38 20100101ALI20241018BHJP

   H01L 33/10 20100101ALI20241018BHJP

   H01L 33/00 20100101ALI20241018BHJP

   G09F 9/33 20060101ALI20241018BHJP

【ＦＩ】

H01L33/08

H01L33/38

H01L33/10

H01L33/00 L

G09F9/33

【審査請求】有

【予備審査請求】未請求

(21)【出願番号】P 2024523454

(86)(22)【出願日】2022-10-26

(85)【翻訳文提出日】2024-04-18

(86)【国際出願番号】 US2022047849

(87)【国際公開番号】W WO2023081048

(87)【国際公開日】2023-05-11

(31)【優先権主張番号】63/275,160

(32)【優先日】2021-11-03

(33)【優先権主張国・地域又は機関】US

(31)【優先権主張番号】17/973,070

(32)【優先日】2022-10-25

(33)【優先権主張国・地域又は機関】US

(81)【指定国・地域】

(71)【出願人】

【識別番号】500507009

【氏名又は名称】ルミレッズ リミテッド ライアビリティ カンパニー

(74)【代理人】

【識別番号】100107766

【弁理士】

【氏名又は名称】伊東 忠重

(74)【代理人】

【識別番号】100229448

【弁理士】

【氏名又は名称】中槇 利明

(72)【発明者】

【氏名】ロペス，トニー

(72)【発明者】

【氏名】ヤング，エリック ウィリアム

(72)【発明者】

【氏名】パサック，ラジーヴ

【テーマコード（参考）】

5C094

5F142

5F241

【Ｆターム（参考）】

5C094AA31

5C094BA23

5C094CA19

5C094ED11

5C094ED13

5C094HA08

5F142BA32

5F142CB14

5F142CB23

5F142DB54

5F142EA34

5F142FA32

5F142GA02

5F241AA21

5F241AA43

5F241CA04

5F241CA12

5F241CA22

5F241CA40

5F241CA74

5F241CA77

5F241CA85

5F241CA86

5F241CA87

5F241CA88

5F241CA92

5F241CA93

5F241CB11

5F241CB14

5F241CB15

5F241CB22

5F241FF06

(57)【要約】

発光ダイオード（LED）アレイは、発光画素領域内に非セグメント化された画素を有し、光効率が提供され、暗状態グリッドの外観が最小限に抑制される。LEDアレイは、モノリシック本体、発光画素領域、複数のアノード、共通カソード、および1つ以上の誘電体材料を有する。発光画素領域は、モノリシック本体と一体化される。発光画素領域は、N型層の第2の部分、活性領域、およびP型層を有する半導体層を有する。モノリシック本体は、N型層の第1の部分を含み、N型層の第2の部分は、N型層の第1の部分と一体化される。各アノードは、Pコンタクト層と、1つ以上のPコンタクト材料とを含み、各Pコンタクト層は、P型層と接する。共通カソードは、N型層の第1の部分と接する1つ以上のNコンタクト材料を有する。

【特許請求の範囲】

【請求項1】

発光ダイオード（LED）アレイであって、
モノリシック本体と一体化された発光画素領域であって、N型層の第2の部分、活性領域、およびP型層を有する半導体層を有し、前記モノリシック本体は、N型層の第1の部分を有し、前記N型層の第2の部分は、前記N型層の第1の部分と一体化される、発光画素領域と、
複数のアノードであって、各アノードは、Pコンタクト層および1つ以上のPコンタクト材料を有し、各Pコンタクト層は、前記P型層と接触する、複数のアノードと、
前記N型層の前記第1の部分と接触する1つ以上のNコンタクト材料を有する共通カソードと、
前記N型層の前記第2の部分、前記活性領域、および前記P型層を前記共通カソードから絶縁し、前記複数のアノードを互いから絶縁し、前記共通カソードから前記複数のアノードを絶縁する、1つ以上の誘電体材料と、
を有する、発光ダイオード（LED）アレイ。

【請求項2】

前記アノードの各々の前記Pコンタクト層は、アノード電流拡散層および反射層を有する、請求項1に記載の発光ダイオード（LED）アレイ。

【請求項3】

前記アノードの各々は、ビア誘電体材料により画定された1つ以上のビア開口を有する、請求項1に記載の発光ダイオード（LED）アレイ。

【請求項4】

さらに、前記Nコンタクト材料のアクセス可能部分のカソード金属化バンプと、前記Pコンタクト材料のアクセス可能部分のアノード金属化バンプと、を有し、
前記カソード金属化バンプおよび前記アノード金属化バンプは、前記半導体層の同じ側にある、請求項1に記載の発光ダイオード（LED）アレイ。

【請求項5】

さらに、本体電流拡散層を有し、該本体電流拡散層は、前記N型層の前記第1の部分の前記共通カソードとは反対側の表面で、前記N型層の前記第1の部分に接触する、請求項1に記載の発光ダイオード（LED）アレイ。

【請求項6】

さらに、前記N型層の前記第1の部分とは反対の側の表面に、デバイス基板と、該デバイス基板および前記本体電流拡散層と接触する本体結合層と、を有する、請求項5に記載の発光ダイオード（LED）アレイ。

【請求項7】

前記共通カソードは、前記発光画素領域の第1の側に沿った第1の端部カソードと、前記発光画素領域の前記第1の側とは反対の側の前記発光画素領域の第2の側に沿った第2の端部カソードと、を有する、請求項1に記載の発光ダイオード（LED）アレイ。

【請求項8】

前記共通カソードは、さらに、
前記発光画素領域の第3の側に沿った第3の端部カソードと、
前記発光画素領域の前記第3の側とは反対側の前記発光画素領域の第4の側に沿った第4の端部カソードと、
を有する、請求項7に記載の発光ダイオード（LED）アレイ。

【請求項9】

使用の際、前記発光画素領域は、ピクシレーションの発生を最小限に抑制することに有効である、請求項1に記載の発光ダイオード（LED）アレイ。

【請求項10】

前記アノードは、個々にアドレス指定可能である、請求項1に記載の発光ダイオード（LED）アレイ。

【請求項11】

使用の際、前記半導体層は、単色を供給するのに有効である、請求項1に記載の発光ダイオード（LED）アレイ。

【請求項12】

ディスプレイであって、
デバイス基板に取り付けられた、請求項1に記載の複数の発光ダイオード（LED）アレイを有し、
第1の複数のアレイは、赤色を含み、第2の複数のアレイは、青色を含み、第3の複数のアレイは緑色を含む、ディスプレイ。

【請求項13】

発光ダイオード（LED）アレイを製造する方法であって、
成長基板上に、N型層、活性領域およびP型層を有する複数の半導体層を調製するステップと、
前記P型層と接触する複数のアノードを構成するステップであって、各アノードは、P型層、および1つ以上のPコンタクト材料を含み、各Pコンタクト層は、前記P型層と接する、ステップと、
前記N型層の第1の部分を露出させるステップであって、これにより、前記N型層の第2の部分、前記活性領域、および前記P型層を有する発光画素領域が形成され、前記N型層の前記第2の部分は、前記N型層の前記第1の部分と一体化される、ステップと、
前記N型層の前記第1の部分と接触する共通カソードを構成するステップと、
1つ以上の誘電体材料を成膜するステップであって、前記誘電体材料は、前記N型層の前記第2の部分、前記活性領域、および前記P型層を前記共通カソードから絶縁し、前記アノードを互いに絶縁し、前記複数のアノードを前記共通カソードから絶縁する、ステップと、
を有する、方法。

【請求項14】

前記Pコンタクト層は、アノード電流拡散層および反射層を有し、
前記複数のアノードを構成するステップは、
前記P型層上に前記アノード電流拡散層を成膜するステップと、
前記アノード電流拡散層をセグメント化して、アノード電流拡散層セグメントを形成するステップと、
第1の誘電体材料を成膜して、前記アノード電流拡散層セグメントを絶縁するステップと、
前記第1の誘電体材料内に1つ以上のビア開口をエッチングするステップと、
前記ビア開口内および前記第1の誘電体材料上に前記層を成膜するステップと、
前記反射層上に前記1つ以上のPコンタクト材料を成膜するステップと、
を有する、請求項13に記載の方法。

【請求項15】

前記N型層の前記第1の部分に前記共通カソードを構成するステップは、前記N型層の前記第1の部分と直接電気的に接触する1つ以上のNコンタクト材料を成膜するステップを有する、請求項13に記載の方法。

【請求項16】

さらに、
前記1つ以上のNコンタクト材料のアクセス可能部分にカソード金属化バンプを成膜するステップと、
前記Pコンタクト材料の各アクセス可能部分にアノード金属化バンプを成膜するステップと、
を有し、
前記カソード金属化バンプおよび前記アノード金属化バンプは、前記半導体層の同じ側にある、請求項15に記載の方法。

【請求項17】

さらに、
前記成長基板と反対側の前記デバイスの表面に一時的な結合層を成膜するステップと、
前記一時的な結合層を一時的な基板に取り付けるステップと、
前記成長基板を除去し、前記共通カソードと反対側の前記N型層の前記第1の部分の表面を露出させるステップと、
必要に応じて、前記共通カソードと反対側の前記N型層の前記第1の部分の前記表面をテクスチャ化するステップと、
前記共通カソードと反対側の前記N型層の前記第1の部分の前記表面をデバイス基板に固定するステップと、
を有する、請求項13に記載の方法。

【請求項18】

さらに、
前記共通カソードと反対側の前記N型層の前記第1の部分の前記表面を前記デバイス基板に固定するステップの前に、
前記共通カソードと反対側の前記N型層の前記第1の部分の前記表面に、本体電流拡散層を成膜するステップと、
さらに、前記N型層の前記第1の部分と反対側の前記表面に、前記本体電流拡散層と接触する本体結合層を成膜するステップと、
を有する、請求項17に記載の方法。

【請求項19】

さらに、
前記発光画素領域の第1の側に沿った第1の端部カソード、および前記発光画素領域の前記第1の側とは反対側の前記発光画素領域の第2の側に沿った第2の端部カソードとして、前記共通カソードを配置するステップと、
必要に応じて、さらに、前記発光画素領域の第3の側に沿った第3の端部カソード、および前記発光画素領域の前記第3の側とは反対側の前記発光画素領域の第4の側に沿った第4の端部カソードとして、前記共通カソードを配置するステップと、
を有する、請求項13に記載の方法。

【請求項20】

投影表面に光を投影する方法であって、
請求項12に記載のディスプレイを作動させて光を発生させるステップと、
前記投影表面に前記光を投影するステップと、
を有する、方法。

【発明の詳細な説明】

【技術分野】

【0001】

本開示の実施形態は、概して、発光ダイオード（LED）アレイおよびその製造方法に関する。より詳細には、実施形態は、モノリシック本体に一体化された発光画素領域におけるセグメント化されていない画素と、P型層と接触する複数のアノードと、共通のカソードと、を有するアレイに関する。

【背景技術】

【0002】

発光ダイオード（LED）は、電流が流れた際に光を放射する半導体光源である。LEDでは、p型半導体とn型半導体が組み合わされる。LEDは、一般にIII-V族化合物半導体を使用する。III-V族化合物半導体では、他の半導体を用いる装置に比べて高温でより安定な動作が提供される。III-V族化合物は、通常、サファイア酸化アルミニウム（Al₂O₃）、シリコン（Si）、または炭化ケイ素（SiC）で構成された基板上に形成される。例えば、GaNのような1つ以上のIII族-窒化物材料が基板またはウェハ上でエピタキシャル成長され、半導体層が調製される。

【0003】

無機発光ダイオード（In-organic light emitting diodes：i-LED）は、自動車の適応型ヘッドライト、拡張、仮想、複合現実（AR／VR／MR）ヘッドセット、スマートグラス、および携帯電話、スマートウォッチ、モニタ、およびTV用のディスプレイを有する、異なる種類のディスプレイ、LEDマトリックス、および光エンジンを形成する際に広く使用されている。これらのアーキテクチャにおける個々のLED画素は、マトリクスまたはディスプレイのサイズおよびその単位インチ当たりの画素の仕様に応じて、数平方ミリメートルから数平方マイクロメートルまでの面積を有することができる。ある一般的なアプローチは、エピタキシャル（EPI）ウェハ上にLED画素のモノリシックアレイを形成し、後にこれらのLEDアレイをバックプレーンに搬送し、想定される場合、ハイブリッド化して、個々の画素を制御することである。

【0004】

そのようなモノリシックアレイの一実施形態では、金属（例えば、Al系）のサイドコンタクトが利用される。これらのサイドコンタクトは、各画素の電気的カソードとして機能するとともに、画素同士の間に反射性側壁を提供し、横方向における光の散乱および伝播が低減される。この形状では、LEDディスプレイまたはマトリクスの画素同士の間に、金属グリッドが形成される。そのようなサイドコンタクトは、通常、半導体（エピタキシャル）層をエッチングおよび／またはセグメント化することにより形成された画素間のトレンチの底部に深く延在し、基板の表面まで達する。深いサイドコンタクトを使用することで、カソードコンタクト用の低いシート抵抗およびコンタクト抵抗が確保されるとともに、各LED画素が光学的に分離され、光学的クロストークが生じなくなり、これにより、光コントラストが最大化できる。しかしながら、金属コンタクトの制限された反射率のため、光吸収のコストが存在する。

【発明の概要】

【発明が解決しようとする課題】

【0005】

これらのアーキテクチャの一部では、基板（例えば、サファイア、シリコン）は、LEDアレイがバックプレーンコントローラに取り付けられた後に除去され、光抽出およびビームプロファイリングが改善される。サファイア基板を除去する標準的なアプローチは、レーザリフトオフプロセスによるものであり、この方法では、レーザビームを使用して、基板がエピタキシャル層（この場合、基板上に成長したLEDアレイ）から取り外される。そのような方法では、サイドコンタクトが損傷し、光出力が低下し、不安定な全電圧（Vf）が生じ、または電気的リークが生じる可能性がある。また、そのような影響は、長期的な信頼性の懸念も引き起し得る。

【0006】

トレンチが基板の表面と接触する前に停止するように、半導体（エピタキシャル）層をエッチングおよび／またはセグメント化することを制限する設計により、金属コンタクト層は、基板と接触しなくなり、レーザリフトオフレーザビームの経路から外れないように維持される。そのようなトレンチの底部に残留するEPI層には、その後の処理ステップ中またはフィールド動作中に亀裂が入りやすく、これが画素メサおよび活性領域にまで延伸すると、特性の劣化または画素の不具合につながるおそれがある。またそのような亀裂は、金属サイドコンタクトまたは絶縁体層を剥離させ、従って、リーク経路または他の信頼性の問題につながる可能性がある。

【0007】

一部のディスプレイの用途では、光学的コントラストを最大化する必要がない場合がある。光効率を最大化し、暗状態グリッドの外観を最小化したまま、LEDのアレイおよび組の改善された信頼性、機械的安定性、ならびに取り扱いを提供することが引き続き必要とされている。

【課題を解決するための手段】

【0008】

本願では、発光ダイオード（LED）アレイ、ならびにそれらを製造する方法および使用する方法が提供される。

【0009】

ある態様では、発光ダイオード（LED）アレイは、モノリシック本体、発光画素領域、複数のアノード、共通カソード、および1つ以上の誘電体材料を有する。発光画素領域は、モノリシック本体と一体化される。発光画素領域は、N型層の第2の部分、活性領域、およびP型層を有する半導体層を有する。モノリシック本体は、N型層の第1の部分を有し、N型層の第2の部分は、N型層の第1の部分と一体化される。各アノードは、Pコンタクト層および1つ以上のPコンタクト材料を有し、各Pコンタクト層は、P型層と接触する。共通カソードは、N型層の第1の部分と接触する1つ以上のNコンタクト材料を有する。1つ以上の誘電体材料は、N型層の第2の部分、活性領域、およびP型層を共通カソードから絶縁し、複数のアノードを互いに絶縁し、複数のアノードを共通カソードから絶縁する。

【0010】

追加の態様では、ディスプレイは、デバイス基板に取り付けられた、前述の任意の実施形態による複数の発光ダイオード（LED）アレイを有し、第1の複数のアレイは、赤色を含み、第2の複数のアレイは、青色を含み、第3の複数のアレイは緑色を含む。

【0011】

別の態様は、発光ダイオード（LED）アレイを製造する方法であり、当該方法は、成長基板上に、N型層、活性領域、およびP型層を有する半導体層を調製するステップを有する。複数のアノードがP型層に接触して構成され、各アノードは、Pコンタクト層および1つ以上のPコンタクト材料を有し、各Pコンタクト層は、P型層と接触する。N型層の第1の部分が露出され、これにより、N型層の第2の部分、活性領域、およびP型層を有する発光画素領域が形成され、N型層の第2の部分は、N型層の第1の部分と一体化される。共通カソードは、N型層の第1の部分と接触するように構成される。1つ以上の誘電体材料が成膜され、該誘電体材料は、N型層の第2の部分、活性領域、およびP型層を共通カソードから絶縁し、アノードを互いに絶縁し、複数のアノードを共通カソードから絶縁する。

【0012】

前述の本開示の特徴が詳細に理解され得るよう、実施形態を参照することにより、前述の簡単に要約された本開示のより具体的な説明が得られる。その一部は、添付図面に示されている。しかしながら、添付図面は、本開示の典型的な実施形態のみを例示するものであり、従って、その範囲を限定するものとみなしてはならないことに留意する必要がある。本開示は、他の同等に有効な実施形態を許容できる。本願に記載の実施形態は、一例として示され、添付図面の図に限定されるものではない。図面において、同様の参照符号は、同様の素子を表す。本願において、図面にはスケールは示されていない。

【図面の簡単な説明】

【0013】

【図1】ある実施形態による例示的な発光ダイオードLEDアレイの上面図を示した図である。

【図2】ある実施形態による例示的な発光ダイオードLEDアレイの上面図を示した図である。

【図3】1つ以上の実施形態によるアレイの発光画素領域の例示的な画素の上面図を示した図である。

【図4】1つ以上の実施形態による図3のZ-Z線に沿った断面図である。

【図5】1つ以上の実施形態によるアレイの発光画素領域の例示的な画素の断面図である。

【図6】いくつかの実施形態による共通カソードを有する断面を示す例示的な発光ダイオードLEDアレイの一部である。

【図7A】1つ以上の実施形態によるアレイをデバイス基板に設置する際の概略図を示した図である。

【図7B】1つ以上の実施形態によるアレイをデバイス基板に設置する際の概略図を示した図である。

【図7C】1つ以上の実施形態によるアレイをデバイス基板に設置する際の概略図を示した図である。

【図7D】1つ以上の実施形態によるアレイをデバイス基板に設置する際の概略図を示した図である。

【図7E】1つ以上の実施形態によるアレイをデバイス基板に設置する際の概略図を示した図である。

【図8】1つ以上の実施形態による発光ダイオード（LED）アレイの製造のプロセスフロー図である。

【図9】本願の実施形態によるLEDアレイを有する例示的な表示システムを概略的に示した図である。

【発明を実施するための形態】

【0014】

本開示のいくつかの例示的な実施形態を説明する前に、本開示は、以下の説明に記載される構造またはプロセスステップの詳細に限定されないことが理解される。本開示は、他の実施形態を有することができ、各種方法で実施されまたは実現することができる。

【0015】

1つ以上の実施形態により本願で使用される「基板」という用語は、プロセスが作用する表面または表面の一部を有する、構造、中間体、または最終物を表す。また、いくつかの実施形態における基板と言う用語は、文脈が他のことを明確に示さない限り、基板の一部のみ表す。さらに、いくつかの実施形態による基板への成膜）という表現は、裸の基板への成膜、または1つ以上の膜、特徴物、もしくは材料がその上に成膜または形成された基板への成膜を含む。

【0016】

1つ以上の実施形態において、「基板」は、任意の基板、または製造プロセス中に膜処理が行われる基板上に形成される材料表面を意味する。「成長基板」は、エピタキシャル層が調製されまたは成長される基板である。「デバイス基板」とは、製品に含まれる基板である。いくつかの実施形態では、成長基板は、除去され、追加の基板は含まれない。いくつかの実施形態では、成長基板が除去され、デバイス基板が貼り付けられる。いくつかの実施形態では、成長基板を除去するステップおよびデバイス基板を貼り付けるステップを有する、ダブルフリッププロセス中に、「一時的な基板」が使用される。ある実施形態では、成長基板は、所定の位置に残り、デバイス基板として機能する。例示的な実施形態では、処理が行われる基板表面は、シリコン、酸化ケイ素、シリコンオンインシュレータ（SOI）、歪みシリコン、アモルファスシリコン、ドープ化シリコン、炭素ドープ化酸化ケイ素、ゲルマニウム、ガリウムヒ素、ガラス、サファイア、ならびに任意の他の好適な材料、例えば、用途に応じて、金属、金属窒化物、III族-窒化物（例えば、GaN、AlN、InNおよび合金）、金属合金、および他の導電性材料などの材料を含む。基板は、これに限られるものではないが、発光ダイオード（LED）デバイスを有する。いくつかの実施形態では、基板は、所定のプロセスに暴露され、基板表面は、研磨、エッチング、還元、酸化、ヒドロキシル化、アニール、UV硬化、電子ビーム硬化、および／またはベークされる。ある実施形態では、基板自体の表面に対して直接膜処理を行うことに加えて、任意の膜処理工程は、基板上に形成された下地層に対しても実施され、「基板表面」という用語は、文脈が示すように、そのような下地層を含むことを意図する。従って、例えば、薄膜／層または部分的な薄膜／層が基板表面に成膜された場合、新たに成膜された薄膜／層の露出表面が基板表面となる。

【0017】

「ウェハ」および「基板」という用語は、本開示において相互互換的に使用される。従って、本願で使用されるウェハは、本願に記載のLEDデバイスを形成するための基板として機能する。

【0018】

LEDという用語は、電流が流れた際に光を放射する発光ダイオードを表す。1つ以上の実施形態において、本願におけるLEDは、75μm以上300μm以下の範囲内にある、1つ以上の特徴的な寸法（例えば、高さ、幅、深さ、厚さなどの寸法）を有する。1つ以上の実施形態において、高さ、幅、深さ、厚さの1つ以上の寸法は、100から300マイクロメートルの範囲の値を有する。マイクロメートルと言う用語は、±1～5%の変動を許容する。好ましい実施形態では、高さ、幅、深さ、厚さの1つ以上の寸法は、200マイクロメートル±1～5%の値を有する。ある場合には、LEDは、マイクロLED（uLEDまたはμLED）と称され、これは、数十マイクロメートルのオーダーである、1つ以上の特徴的な寸法（例えば、高さ、幅、深さ、厚さなどの寸法）を有するLEDを表す。1つ以上の実施形態において、高さ、幅、深さ、厚さの1つ以上の寸法は、1から75マイクロメートル未満の範囲、例えば、1から50マイクロメートル、または1から25マイクロメートルの値を有する。全体として、1つ以上の実施形態において、本願におけるLEDは、1マイクロメートルから300マイクロメートルの範囲の特性寸法、ならびにそれらの間の全ての値およびサブ範囲を有してもよい。

【0019】

材料、層、および薄膜を成膜する方法には、これに限られるものではないが、スパッタ成膜、原子層成膜（ALD）、化学気相成膜（CVD）、物理気相成膜（PVD）、プラズマ強化原子層成膜（PEALD）、プラズマ強化化学気相成膜（PECVD）、およびこれらの組み合わせが含まれる。

【0020】

N型層、活性領域、およびP型層を有する半導体層を形成または成長させる方法は、従来から知られる方法に従って形成される。1つ以上の実施形態では、半導体層は、エピタキシャル（EPI）成長によって形成される。1つ以上の実施形態では、半導体層は、エピタキシャル層、III族-窒化物層、またはエピタキシャルIII族-窒化物層を有する。1つ以上の実施形態では、半導体層は、III族-窒化物材料を含み、特定の実施形態では、エピタキシャルIII族-窒化物材料を有する。ある実施形態では、III族-窒化物材料は、ガリウム（Ga）、アルミニウム（Al）およびインジウム（In）の1つ以上を有する。従って、ある実施形態では、半導体層は、窒化ガリウム（GaN）、窒化アルミニウム（AlN）、窒化インジウム（InN）、窒化アルミニウムガリウム（AlGaN）、窒化インジウムガリウム（InGaN）、窒化インジウムアルミニウム（InAlN）、窒化アルミニウムインジウムガリウム（AlInGaN）等の1つ以上を有する。III族-窒化物材料は、p型またはn型のIII族-窒化物材料が必要とされるかどうかに応じて、シリコン（Si）、酸素（O）、ホウ素（B）、リン（P）、ゲルマニウム（Ge）、マンガン（Mn）、またはマグネシウム（Mg）の1つ以上でドープされてもよい。1つ以上の実施形態において、半導体層は、約2μmから約10μmの範囲の合計厚さ、ならびにそれらの間の全ての値およびサブ範囲を有する。

【0021】

有意なことに、本願におけるデバイスおよび方法では、エピタキシャル層のセグメント化を伴わずに、個別に電気的にアドレス可能な発光画素を有するLEDアレイが提供される。そのようなアレイは、厳密な光学的分離が必要でない場合、有益である。1つ以上の実施形態によるLEDアレイは、モノリシック本体に一体化された発光画素領域におけるセグメント化されていない画素と、P型層に接触する複数のアノードと、共通カソードとを有する。これらのLEDアレイは、以下の利点を提供する：最大化された光効率、暗状態グリッドがないこと、例えば、ピクシレーション効果がなく、改善された光学的外観；および画素間の完全にまたは部分的に金属充填されたトレンチに比べて改善された機械的安定性。1つ以上の実施形態において、本願におけるLEDアレイは、効率、光学特性、および電気的注入に関して、画素同士の間に部分的に金属で充填されたトレンチよりもさらに有意である。

【0022】

本願における装置の方法は、LEDのモノリシックアレイを有するデバイスおよび技術と共に使用されることに適している。1つ以上の実施形態において、本装置および技術は、プロジェクタと共に使用することに適している。1つ以上の実施形態において、設計構造は、複合ミラーを有し、これは、反射層（例えば、金属ミラー）、ビア酸化物材料（例えば、誘電体材料）により画定されたビア開口、セグメント化されたpコンタクト層（例えば、ITOのような透明導電層）、および端部nコンタクト（例えば、共通カソード）から構成される。

【0023】

図1および図2は、いくつかの実施形態による例示的な発光ダイオードLEDアレイの上面図の説明を示す。例示の目的で、7×7の画素のアレイが示されているが、アレイは、任意のサイズおよび構成であってもよいことが理解される。

【0024】

図1において、示されたアレイ10は、発光画素領域12と、4つの端部カソードの共通カソードとを有し、後者は、第1の端部カソード14、第2の端部カソード16、第3の端部カソード18、および第4の端部カソード20である。発光画素領域12は、複数の画素11を有し、本実施形態では、49個の画素11があり、一例として画素11Aから11Gは、行の1つにラベル付けされている。この実施形態では、例示的な画素11A乃至11Gは、第4の端部カソード20の隣に配置される。また、例示的な画素41Aおよび41Gは、それぞれ、第1の端部カソード14および第2の端部カソード16に隣接して配置される。

【0025】

いったんアレイに通電されると、アレイグリッド13は、使用の際に明確となる。1つ以上の実施形態では、アレイグリッド13の外観は、発光画素領域12の非セグメント化画素、例えば画素11により最小化される。

【0026】

図2において、アレイ40は、発光画素領域42と、2つの端部カソード、すなわち第1の端部カソード44および第2の端部カソード46の共通カソードとを有するように示されている。発光画素領域42は、複数の画素41を有し、本実施形態では、49個の画素41があり、画素41A乃至41Gの例は、行の1つにラベル付けされている。この実施形態では、例示的な画素41Aおよび41Gは、それぞれ、第1の端部カソード44および第2の端部カソード46の隣に配置される。

【0027】

いったんアレイが通電されると、アレイグリッド43は、使用の際に明確となる。1つ以上の実施形態では、アレイグリッド13の外観は、発光画素領域42の非セグメント化画素、例えば画素41により最小化される。

【0028】

図3には、1つ以上の実施形態によるアレイの発光画素領域の例示的な画素51の上面図の説明を示す。上面視、画素51のNコンタクト材料、カソード金属化バンプ54、およびアノード金属化バンプ56が認められる。1つ以上の実施形態では、誘電体材料が存在するが、これは透明である。アレイグリッドは、図4乃至図5において53aおよび53bで示されるような、pコンタクト層またはアノード電流拡散層が存在しない区画53a、53b、53cおよび53dを有する。1つ以上の実施形態では、画素は、アレイグリッド区画により画定された発光領域である。

【0029】

アノードグリッドは、図4乃至図5において、56aおよび56bで示すように、誘電体材料によってアノードおよび共通カソードが分離されている区画56a、56b、56c、および56dを有する。

【0030】

例示的な画素51は、共通のカソードに隣接する画素である。

【0031】

アレイは、複数の画素51を有する。アレイは、モノリシック本体、モノリシック本体に一体化された発光画素領域、複数のアノード、および共通のカソードを有する。

【0032】

図4は、1つ以上の実施形態による図3のZ-Z線の断面図である。図5は、別の画素構成の断面図である。図4の画素151を参照し、図5の画素161を参照すると、各画素151、161は、半導体層108が配置されたデバイス基板102を有する。

【0033】

半導体層108は、N型層104n-1の第1の部分およびN型層104n-2の第2の部分を有するN型層104nと、活性層106と、P型層104pとを有する。半導体層108は、いずれもセグメント化されていない。N型層104n-1の第1の部分は、モノリシック本体101を形成する。発光画素領域（例えば、図1乃至図2に示されている）は、半導体層108を有するモノリシック本体101に一体化され、半導体層108は、N型層104n-2の第2の部分、活性領域106、およびP型層104pを有し、N型層104n-2の第2の部分は、N型層104n-1の第1の部分と一体化される。

【0034】

Pコンタクト層110は、セグメント化され、P型層104pと接触している。アレイには複数のアノードがあり、各アノードは、Pコンタクト層110のセグメント、および1つ以上のPコンタクト材料114を含み、各セグメント化されたPコンタクト層110は、セグメント化されていないP型層104pと接触している。

【0035】

誘電体材料の一部分の間に、nコンタクト材料112が示されており、これは、N型層104n-2の第2の部分、活性領域106、およびP型層104pを有する発光画素領域から電気的に絶縁される。図6には、Nコンタクト材料112、およびN型層104n-1の第1の部分を有するそのコンタクトが示されている。Nコンタクト材料112は、電極金属化バンプ、特にカソード金属化バンプ154が取り付けられるNコンタクト材料112aのアクセス可能な部分を有する。

【0036】

1つ以上のPコンタクト材料114は、Pコンタクト層110と接触している。Pコンタクト材料114は、複数の層および各種構成を含んでもよい。1つ以上の実施形態では、Pコンタクト材料114は、部分的にビア開口115内に存在し、該ビア開口は、例えばビア誘電体材料のような誘電体材料152の一部によって部分的に画定される。1つ以上の実施形態では、Pコンタクト材料114は、p金属層、ガード層、反射材料、p金属プラグ、および結合材料の1つ以上を含んでもよい。Pコンタクト材料114は、電極金属化バンプ、特にアノード金属化バンプ156が取り付けられるPコンタクト材料114aのアクセス可能な部分を有する。

【0037】

誘電体材料152は、1つ以上の別個の操作において成膜されてもよく、1つ以上の好適な材料が利用されてもよい。1つ以上の誘電体材料は、必要な絶縁を提供することができ、誘電体材料は、所望の設計および用途に従って成膜され、パターン化されることが理解される。一部の実施形態では、誘電体材料は、任意の好適な誘電体材料、例えば、二酸化ケイ素（SiO₂）または酸窒化ケイ素（SiON）を有する。

【0038】

本願におけるアレイの1つ以上の誘電体材料152は、N型層の第2の部分、活性領域、およびP型層を共通のカソードから絶縁し、アノードを相互に絶縁し、複数のアノードを共通のカソードから絶縁する。

【0039】

図3に関して述べたように、アレイグリッド区画53aおよび53bは、pコンタクト層またはアノード電流拡散層が存在せず、そのような配置で発光がないかまたは最小となる場所に配置される。アノードグリッド区画56aおよび56bは、誘電体材料によってアノードおよび共通カソードが分離される場所であり、そのような場所での光放射は、他の領域に比べて低減され、または暗くなる。

【0040】

さらに図5を参照すると、非限定的な実施形態では、Pコンタクト層110は、アノード電流拡散層111および反射層120を有する。反射層120は、誘電体材料152の一部の上に存在し、一部は、ビア開口155内に存在する。

【0041】

1つ以上の実施形態では、アノード電流拡散層は、インジウムスズ酸化物（ITO）または他の好適な導電性透明材料、例えば、インジウム亜鉛酸化物（IZO）のような透明導電性酸化物（TCO）を含み、厚さは5 nmから100 nmの範囲である。

【0042】

1つ以上の実施形態では、反射層155は、例えばアルミニウム（Al）、銀（Ag）、または金（Au）のような反射性金属を有する。

【0043】

1つ以上の実施形態において、本体電流拡散層116は、N型層104n-1の第1の部分と接触する。1つ以上の実施形態において、本体結合層118は、本体電流拡散層116のN型層104n-1の第1の部分とは反対側の表面で本体電流拡散層116と接触する。1つ以上の実施形態では、本体電流拡散層は、インジウムスズ酸化物（ITO）または他の好適な導電性透明材料、例えば、インジウム亜鉛酸化物（IZO）のような透明導電性酸化物（TCO）を含み、厚さは5 nmから100 nmの範囲である。

【0044】

図6は、いくつかの実施形態による、共通カソードを含む断面を示す例示的な発光ダイオードLEDアレイの一部分である。図4乃至図5と一致するように、半導体層108は、デバイス基板102上に配置される。半導体層108は、N型層104n-1の第1の部分およびN型層104n-2の第2の部分を有するN型層104nと、活性層106と、P型層104pとを有する。半導体層108は、いずれもセグメント化されていない。N型層104n-1の第1の部分は、モノリシック本体101を形成する。共通カソードは、N型層104n-1の第1の部分の端部105n-1を露出させることにより調製される。共通カソードは、Nコンタクト領域112nでN型層104n-1の第1の部分と電気的に直接接触するNコンタクト材料112を有する。

【0045】

Nコンタクト材料112は、誘電体材料の部分の間に示され、N型層104n-2の第2の部分、活性領域106、およびP型層104pを有する発光画素領域から電気的に絶縁される。Nコンタクト材料112は、電極金属化バンプ、特にカソード金属化バンプ154が取り付けられるNコンタクト材料112aのアクセス可能な部分を有する。

【0046】

Pコンタクト層110は、P型層104bと接触し、誘電体材料152の一部の下側となるように示されている。

【0047】

1つ以上の実施形態において、本体電流拡散層116は、N型層104n-1の第1の部分の端部105n-1とは反対側の表面で、N型層104n-1の第1の部分と接触する。1つ以上の実施形態において、本体結合層118は、本体電流拡散層116のN型層104n-1の第1の部分とは反対側の表面で、本体電流拡散層116と接触する。

【0048】

図8には、1つ以上の実施形態による発光ダイオード（LED）アレイの製造のためのプロセスフロー図500を提供する。動作510では、N型層、活性領域、およびP型層を有する半導体層が、従来から知られる方法に従って準備される。1つ以上の実施形態では、半導体層は、エピタキシャル（EPI）成長によって形成される。1つ以上の実施形態において、本プロセスは、LED EPIウェハから開始され、このウェハは、LED製造または研究において使用される従来の成長技術のいずれかによって成長させることができ、これに限られるものではないが、GaN系LEDを含む異なる材料系とすることができる。

【0049】

動作515では、複数のアノードが構成される。アノードは、セグメント化されたPコンタクト層、例えばアノード電流拡散層、および1つ以上のPコンタクト材料およびアノード金属化バンプを有する。1つ以上の実施形態において、各アノードは、ビア誘電体材料によって画定された1つ以上のビア開口を有する。

【0050】

動作520では、N型層の一部が露出される。製造の間、共通カソードは、N型層の第1の部分と接触される。N型層の第1の部分は、モノリシック本体を形成する。n型層の第2の部分は、共通のカソードから電気的に絶縁される。

【0051】

動作525では、Nコンタクト材料の成膜および絶縁のために必要な各種成膜およびパターニング技術により、共通カソードが構成される。1つ以上の実施形態では、活性領域およびP型層は、共通カソードから絶縁され、アノード区画は、共通カソードから絶縁される。1つ以上の材料および層を用いて、誘電体材料が提供されてもよい。1つ以上の実施形態では、共通カソードは、1つ以上の端部カソードを有する。各端部カソードは、1つ以上のNコンタクト材料と、1つ以上のカソード金属化バンプとを有する。

【0052】

共通カソードおよびアノード用の電極材料の成膜は、同時に行ってもよく、その後、パターニングおよび誘電体の成膜が実施されてもよい。

【0053】

アノードおよび共通カソード（例えば、1つ以上の端部カソード）の両方の電極金属化バンプは、Pコンタクト材料およびNコンタクト材料のそれぞれの露出部分に設置され得る。画素サイズに応じて、各アノードは、これらの金属化バンプの1つまたは複数を有することができる。これらのセグメント化されたパッドまたはバンプは、P型層とオーム接触するTi／Auまたは他の任意の金属で構成することができる。アノードまたはカソードのバンプの数およびそれらの形状は、画素サイズ、技術的限界、または影響を受ける画素に対する欠陥の統計的分布に基づいて、選択することができる。

【0054】

あるいは、電極材料は、単一のドーズで成膜され、その後必要に応じて、さらにパターニングされ、アノードおよび共通カソードが得られてもよい。

【0055】

動作530では、絶縁および他の目的のために必要に応じて、例えば、積層、絶縁、および接触のような各種目的のため、1つ以上の他の動作と共に、1つ以上の誘電体材料が成膜される。1つ以上の実施形態では、N型層の第2の部分、活性領域、およびP型層は、共通カソードから絶縁され、複数のアノードは、互いに絶縁され、複数のアノードは、共通カソードから絶縁される。

【0056】

動作535では、例えば、積層、絶縁、および接触のような各種目的のため、必要に応じて、1つ以上の他の動作と併せて、別のパターニングおよびエッチングが実施される。1つ以上の実施形態では、Pコンタクト層は、パターニングおよび／またはエッチングによってセグメント化される。1つ以上の実施形態では、アノード電流拡散層は、パターニングおよび／またはエッチングによってセグメント化される。1つ以上の実施形態では、反射層は、パターニングおよび／またはエッチングによってセグメント化される。

【0057】

動作540では、任意の別の後処理が実行される。1つ以上の実施形態では、別の処理は、アレイの一部または全体の周囲における不動態化層の形成ステップを有する。1つ以上の実施形態では、処理された構造は、基板を保有し、さらに処理される。1つ以上の実施形態では、処理された構造は、フリップされ、支持体、例えば、テープ支持体に固定され、基板が除去される。基板の除去は、基板レーザリフトオフを含む従来から知られる方法によって実施される。図7 A乃至図7 Eに提供された技術は、以下のように実施されてもよい。

【0058】

図7A乃至図7Eには、1つ以上の実施形態による、ダブルフリップ技術を用いてデバイス基板にアレイを設置するための概略図を示す。図7A乃至図7Eの間で同様の参照符号は、同様の構造を有する。図7Aには、画素領域の例示的な部分が提供される。成長基板203上に、半導体層208（N型層、活性層、P型層を有する）が調製される。その後、材料が成膜され、必要に応じてパターニングおよび／またはエッチングされ、アレイが形成される。この実施形態では、（アノード単位でセグメント化された）アノード電流拡散層211は、（P型層に接触する）半導体層208上に示されているが、任意の好適なpコンタクト材料が使用されてもよい。図示されるように、誘電体材料252は、アノードを互いに絶縁し、各アノードは、Pコンタクト材料214およびアノード電流拡散層211を有し、Nコンタクト材料212を有する共通カソードから、複数のアノードが絶縁される。カソード金属化バンプ254は、Nコンタクト材料212と接し、アノード金属化バンプ256は、Pコンタクト材料214と接する。図7Aに示すように、第1の構造体を有するアレイを調製する際に、第1の構造の成長基板とは反対側の表面に、一時的な結合層が設置され、一時的な結合層は、一時的な基板に取り付けられる。

【0059】

図7Bには第1の構造を最初に反転した後の第2の構造を示す。この第2の構造は、一時的な結合層207および一時的な基板205を有するように処理されている。

【0060】

図7Cには、成長基板203を除去した後の第3の構造を示す。半導体層208のN型層が露出されると、1つ以上の実施形態により、別の材料層が追加される。露出されたN型層は、必要な場合、粗くされ、および／またはテクスチャ化され、別の材料層の接着が助長される。1つ以上の実施形態では、本体電流拡散層が、露出されたN型層上に成膜される。1つ以上の実施形態では、本体結合層が、本体電流拡散層上に成膜される。その後、デバイス基板が第3の構造に接着される。

【0061】

図7Dには、第3の構造を反転した後の第4の構造を示す。この第4の構造は、本体電流拡散層216、本体結合層218、およびデバイス基板202を有するように処理されている。

【0062】

図7Eには、1つ以上の実施形態による第5の最終構造を示す。一時的な結合層207および一時的な基板205は、従来から知られる方法（例えば、エッチングおよび／またはレーザリフトオフ）により除去され、構造は、第2の反転を受ける。

【0063】

別の処理は、下方変換材料、例えば、蛍光体材料の層の成膜を有し得る。

【0064】

いくつかの実施形態では、本願のLEDアレイは、されに処理され、レンズ、メタレンズ、および／またはプレコリメータのような光学素子を有するようにされる。これに加えてまたはこれとは別に、光学素子は、アパーチャ、フィルタ、フレネルレンズ、凸レンズ、凹レンズ、または発光アレイからの投射光に影響を与える任意の他の好適な光学素子を有し得る。また、光学素子の1つ以上は、UV遮断コーティングまたは抗反射コーティングを有する、1つ以上のコーティングを有することができる。いくつかの実施形態では、光学装置を使用して、ピンクッション歪み、バレル歪み、縦色収差、球面収差、色収差、像面湾曲、非点収差、または任意の他の種類の光学誤差を含む、2次元もしくは3次元の光学誤差を補正しまたは最小化することができる。いくつかの実施形態では、光学素子を使用して、画像を拡大および／または補正することができる。有意なことに、いくつかの実施形態では、表示画像の拡大により、発光アレイは、より大きなディスプレイよりも物理的に小さく、より軽く、より小消費電力にすることが可能になる。また拡大は、表示されたコンテンツの視野を高め、これにより表示の提供を、ユーザの通常の視野と等しくできる。

【0065】

（表示装置）
いくつかの表示装置は、モノリシック本体に一体化された発光画素領域内の非セグメント化画素を有するLEDアレイを有する。

【0066】

図1および図2に戻ると、これらには、7×7のグリッドに配列された複数の画素を有するLEDモノリシックアレイ10および40の上面図が示されている。1つ以上の実施形態では、アレイは、10×10画素、20×20画素、50×50画素、100×100画素のような配列を有する。一般に、アレイは、n1×n2のメサであり、ここで、n1およびn2の各々は、2から1000の範囲の数であり、n1およびn2は、等しくても、異なっていてもよい。

【0067】

1つ以上の実施形態では、マイクロLED（μLEDsまたはuLED）のアレイが使用される。マイクロLEDは、100μm×100μm未満の横方向寸法を有する高密度画素を支持することができる。いくつかの実施形態では、直径または幅が約50μm以下の寸法を有するマイクロLEDを使用することができる。そのようなマイクロLEDは、赤色、青色、および緑色の波長を有するマイクロLEDを近接して整列させることにより、カラーディスプレイの製造に使用することができる。

【0068】

いくつかの実施形態では、発光アレイは、センチメートルのスケールまたはそれ以上の基板上に配置された少数のマイクロLEDを有する。いくつかの実施形態では、発光アレイは、センチメートルのスケールの領域またはそれ以下の基板上に一緒に配置された数百、数千、または数百万の発光LEDを有する、マイクロLED画素または画素アレイを有する。いくつかの実施形態では、マイクロLEDは、30ミクロンから500ミクロンの間のサイズの発光ダイオードを有し得る。発光アレイは、単色、RGB、または他の所望の色度であり得る。いくつかの実施形態では、画素は、正方形、長方形、六角形であってもよく、または湾曲した周囲を有してもよい。画素は、同じサイズ、異なるサイズ、または同様のサイズであり、より大きな有効サイズを有するようにグループ化することができる。

【0069】

いくつかの実施形態では、発光画素および発光アレイを支持する回路は、パッケージ化され、必要な場合、半導体LEDによる光生成に給電し、これを制御するために接続されたサブマウントまたは印刷回路基板を有する。特定の実施形態では、発光アレイを支持する印刷回路基板は、電気的ビア、ヒートシンク、接地面、電気トレース、およびフリップチップまたは他のマウントシステムを有する。サブマウントまたは印刷回路基板は、セラミック、ケイ素、アルミニウム等のような任意の好適な材料で構成されてもよい。サブマウント材料が導電性である場合、基板材料の上に絶縁層が形成され、絶縁層の上方に金属電極パターンが形成される。サブマウントは、機械的支持体として作用し、発光アレイ上の電極と電源との間の電気的インターフェースを提供するとともに、ヒートシンク機能を提供することができる。

【0070】

いくつかの実施形態では、LED発光アレイは、レンズ、メタレンズ、および／またはプレコリメータのような光学素子を有する。これに加えてまたはこれとは別に、光学素子は、アパーチャ、フィルタ、フレネルレンズ、凸レンズ、凹レンズ、または発光アレイからの投射光に影響を与える他の任意の好適な光学素子を有することができるか、また、光学素子の1つ以上は、UV遮断コーティングまたは抗反射コーティングを有する1つ以上のコーティングを有することができる。いくつかの実施形態では、光学機器を使用して、ピンクッション歪み、バレル歪み、縦色収差、球面収差、色収差、像面湾曲、非点収差、または任意の他の種類の光学誤差を有する、2次元もしくは3次元の光学誤差を補正しまたは最小化することができる。いくつかの実施形態では、光学素子を使用して、画像を拡大および／または補正することができる。有意なことに、いくつかの実施形態では、ディスプレイ画像の拡大により、発光アレイを、より大きなディスプレイよりも物理的に小さく、より軽く、より少電力要求とすることができる。また、拡大により、表示されたコンテンツの視野を増加させることができ、表示の提供をユーザの通常の視野と等しくできる。

【0071】

（用途）
図9には、本願に開示されたLEDアレイを利用する例示的な表示システム900を概略的に示す。表示システム900は、LED発光アレイ902と、LEDドライバ904と電気的に連通されたディスプレイ908とを有する。また表示システム900は、マイクロプロセッサのようなシステムコントローラ906を有する。コントローラ906は、LEDドライバ904に結合される。またコントローラ906は、ディスプレイ908および任意のセンサ910に結合され、電源912により電力供給されてもよい。1つ以上の実施形態では、ユーザデータ入力は、システムコントローラ906に提供される。

【0072】

1つ以上の実施形態では、システムは、uLEDアレイを利用する投影システムである。そのような実施形態では、LED発光アレイ902は、照明アレイおよびレンズシステムであり、ディスプレイ908は、プロジェクタを有し、902の照明アレイおよびレンズシステム、ならびに908のプロジェクタは、コントローラ906により制御され、それらの視野が一致されてもよい。1つ以上の実施形態では、複数の発光ダイオード（LED）アレイは、赤色を含む第1の複数のアレイと、青色を含む第2の複数のアレイと、緑色を含む第3の複数のアレイとを有する。

【0073】

必要な場合、制御入力を有するセンサ910は、例えば、位置センサ（例えば、ジャイロスコープおよび／または加速度計）および／またはシステムの位置、速度、および方向を決定するために使用され得る他のセンサを含んでもよい。センサ910からの信号は、コントローラ906に供給され、コントローラ906の好適な動作コース（例えば、現在どのLEDが対象を照射しているか、およびどのLEDが所定の時間後に対象を照射するか）を決定するために使用されてもよい。

【0074】

動作において、902内のLEDアレイの画素またはアノードの一部または全てからの照射は、調整-非活性化、最大強度での動作、または中間強度での動作にされてもよい。前述のように、902内のLEDアレイにより放射される光のビーム焦点化またはステアリングは、画素またはアノードの1つ以上のサブセットを作動させることにより電子的に実施することができ、照明機器内の光学系を移動させたりレンズの焦点を変化させたりせずに、ビーム形状の動的調整が可能となる。

【0075】

用途に応じて、放射された光は、スペクトル的に分離され、経時的に適応可能であり、および／または環境応答性であってもよい。発光アレイは、各種強度、空間的または時間的パターンにおいて、予めプログラムされた光分布を提供してもよい。

【0076】

本願におけるLED装置の他の用途には、本願に開示されたuLEDを用いる拡張現実／仮想現実（AR／VR）システムが含まれる。1つ以上のAR／VRシステムは、拡張（AR）または仮想現実（VR）ヘッドセット、眼鏡、またはプロジェクタを有する。そのようなAR／VRシステムは、LED発光アレイ、LEDドライバ（または発光アレイコントローラ）、システムコントローラ、ARまたはVRディスプレイ、センサシステム810を有する。センサシステムに制御入力が提供され、電力およびユーザデータ入力は、システムコントローラに提供される。理解されるように、いくつかの実施形態では、AR／VRシステムに含まれるモジュールは、単一の構造にコンパクトに配置することができ、または1つ以上の素子を別々に取り付け、無線または有の線通信を介して接続することができる。例えば、発光アレイ、ARまたはVRディスプレイ、およびセンサシステムは、ヘッドセットまたは眼鏡に取り付けることができ、LEDドライバおよび／またはシステムコントローラは、別個に取り付けられる。

【0077】

一実施形態では、発光アレイを使用して、AR／VRシステムを支援できる図形または物体のパターンで光を投影することができる。いくつかの実施形態では、別個の発光アレイを使用して、表示画像を提供することができ、AR特徴物は、別個の分離されたマイクロLEDアレイによって提供される。いくつかの実施形態では、選択された画素の群を使用して、ユーザにコンテンツを表示することができる一方、トラッキング画素を使用して、視線追跡を用いてトラッキング光を提供することができる。コンテンツ表示画素は、可視帯域の少なくとも一部（約400 nmから750 nm）を有する可視光を放射するように設計される。一方、トラッキング画素は、可視帯域またはIR帯域（約750 nmから2,200 nm）、あるいはそれらの一部の組み合わせにおいて光を放射することができる。代替例として、トラッキング画素は、800から1000ナノメートルの範囲で動作することができる。いくつかの実施形態では、トラッキング画素は、コンテンツ画素がオフにされ、ユーザにコンテンツが表示されていない期間に、トラッキング光を放射することができる。

【0078】

AR／VRシステムは、LED発光アレイおよび／またはAR／VRディスプレイに広範囲の光学系を組み込むことができ、例えば、前述のように、LED発光アレイにより放射される光がAR／VRディスプレイに結合される。AR／VR用途の場合、これらの光学系は、ナノフィンを含み、透過する光を偏光するように設計されてもよい。

【0079】

一実施形態では、発光アレイコントローラを使用して、発光アレイの電力およびリアルタイム制御を提供することができる。例えば、発光アレイコントローラは、振幅およびデューティサイクルのセルもしくはグループセルのレベルのまたはアレイ制御を実施することができる。いくつかの実施形態では、発光アレイコントローラは、さらに、フレームバッファを有し、発光アレイに供給することができる生成または処理された画像が保持される。他のサポートされるモジュールは、相互集積回路（I2C）シリアルバス、シリアル周辺インターフェース（SPI）、USB-C、HDMI（登録商標）、ディスプレイポート、または必要な画像データ、制御データもしくは命令を送信するように構成された他の好適な画像もしくは制御モジュールのような、デジタル制御インターフェースを有することができる。

【0080】

動作において、画像内の画素を用いて、対応する発光アレイの応答を規定することができ、LED画素の強度および空間変調は、画像に基づく。データレートの問題を低減するため、いくつかの実施形態では、画素のグループ（例えば、5×5ブロック）が単一ブロックとして制御され得る。いくつかの実施形態では、高速で高データレートの動作がサポートされ、連続する画像からの画素値は、30Hzから100Hzの間のレート、典型的には60Hzで、画像シーケンスにおける連続するフレームとしてロードすることができる。パルス幅変調を使用して各画素を制御し、画像に少なくとも部分的に依存するパターンおよび強度で、光を放出することができる。

【0081】

いくつかの実施形態では、センサシステムは、環境を監視するカメラ、深度センサ、または音声センサのような外部センサと、AR／VRヘッドセットの位置を監視する加速度計または2軸もしくは3軸ジャイロスコープのような内部センサと、を有し得る。他のセンサは、これに限られるものではないが、空気圧、応力センサ、温度センサ、または、ローカルもしくはリモートでの環境モニタリングに必要な他の任意の好適なセンサを有し得る。いくつかの実施形態では、制御入力は、検出されたタッチもしくはタップ、ジェスチャ入力、またはヘッドセットもしくはディスプレイ位置に基づく制御を有することができる。別の例として、並進または回転の動きを測定する、1つ以上のジャイロスコープまたは位置センサからの1つ以上の測定信号に基づいて、初期位置に対するAR／VRシステムの推定位置を決定することができる。

【0082】

いくつかの実施形態では、システムコントローラは、センサシステムからのデータを使用して、加速度計から経時的に受信された測定信号を積分して、速度ベクトルを推定し、経時的な速度ベクトルを積分して、AR／VRシステムの参照点の推定位置を決定する。他の実施形態では、AR／VRシステムの位置を表すために使用される参照点は、深度センサ、カメラ配置ビュー、または光学フィールドフローに基づくことができる。

【0083】

AR／VRシステムの配置、配向、または移動の変化に基づいて、システムコントローラは、発光アレイコントローラに画像または指示を送信することができる。また、画像もしくは指示の変更または修正は、必要に応じて、ユーザデータ入力または自動データ入力により、実施し得る。ユーザデータ入力は、これに限られるものではないが、音声指示、触覚フィードバック、目もしくは瞳孔の配置、または接続されたキーボード、マウス、もしくはゲームコントローラにより提供されるものを有し得る。

【0084】

（実施形態）
以下、各種実施形態が列挙される。以下に示す実施形態は、本発明の範囲に従って、全ての態様および他の実施形態と組み合わされてもよいことが理解される。

【0085】

実施形態（a）．発光ダイオード（LED）アレイであって、
モノリシック本体と一体化された発光画素領域であって、N型層の第2の部分、活性領域、およびP型層を有する半導体層を有し、前記モノリシック本体は、N型層の第1の部分を有し、前記N型層の第2の部分は、前記N型層の第1の部分と一体化される、発光画素領域と、
複数のアノードであって、各アノードは、Pコンタクト層および1つ以上のPコンタクト材料を有し、各Pコンタクト層は、前記P型層と接触する、複数のアノードと、
前記N型層の前記第1の部分と接触する1つ以上のNコンタクト材料を有する共通カソードと、
前記N型層の前記第2の部分、前記活性領域、および前記P型層を前記共通カソードから絶縁し、前記複数のアノードを互いから絶縁し、前記共通カソードから前記複数のアノードを絶縁する、1つ以上の誘電体材料と、
を有する、発光ダイオード（LED）アレイ。

【0086】

実施形態（b）．前記アノードの各々の前記Pコンタクト層は、アノード電流拡散層および反射層を有する、実施形態（a）に記載の発光ダイオード（LED）アレイ。

【0087】

実施形態（c）．前記アノードの各々は、ビア誘電体材料により画定された1つ以上のビア開口を有する、実施形態（a）乃至（b）のいずれかに記載の発光ダイオード（LED）アレイ。

【0088】

実施形態（d）．さらに、前記Nコンタクト材料のアクセス可能部分のカソード金属化バンプと、前記Pコンタクト材料のアクセス可能部分のアノード金属化バンプと、を有し、
前記カソード金属化バンプおよび前記アノード金属化バンプは、前記半導体層の同じ側にある、実施形態（a）乃至（c）のいずれかに記載の発光ダイオード（LED）アレイ。

【0089】

実施形態（e）．さらに、前記共通カソードとは反対側の表面で、前記N型層の前記第1の部分に接触する、本体電流拡散層を有する、実施形態（a）乃至（d）のいずれかに記載の発光ダイオード（LED）アレイ。

【0090】

実施形態（f）．さらに、前記N型層の前記第1の部分とは反対の側の表面に、デバイス基板と、該デバイス基板および前記本体電流拡散層と接触する本体結合層と、を有する、実施形態（e）に記載の発光ダイオード（LED）アレイ。

【0091】

実施形態（g）．前記共通カソードは、前記発光画素領域の第1の側に沿った第1の端部カソードと、前記発光画素領域の前記第1の側とは反対の側の前記発光画素領域の第2の側に沿った第2の端部カソードと、を有する、実施形態（a）乃至（f）のいずれかに記載の発光ダイオード（LED）アレイ。

【0092】

実施形態（h）．前記共通カソードは、さらに、
前記発光画素領域の第3の側に沿った第3の端部カソードと、
前記発光画素領域の前記第3の側とは反対側の前記発光画素領域の第4の側に沿った第4の端部カソードと、
を有する、実施形態（g）に記載の発光ダイオード（LED）アレイ。

【0093】

実施形態（i）．使用の際、前記発光画素領域は、ピクシレーションの発生を最小限に抑制することに有効である、実施形態（a）乃至（h）のいずれかに記載の発光ダイオード（LED）アレイ。

【0094】

実施形態（j）．前記アノードは、個々にアドレス指定可能である、実施形態（a）乃至（i）のいずれかに記載の発光ダイオード（LED）アレイ。

【0095】

実施形態（k）．使用の際、前記半導体層は、単色を供給するのに有効である、実施形態（a）乃至（j）のいずれかに記載の発光ダイオード（LED）アレイ。

【0096】

実施形態（l）．ディスプレイであって、
デバイス基板に取り付けられた、実施形態（a）乃至（k）のいずれかに記載の複数の発光ダイオード（LED）アレイを有し、
第1の複数のアレイは、赤色を含み、第2の複数のアレイは、青色を含み、第3の複数のアレイは緑色を含む、ディスプレイ。

【0097】

実施形態（m）．発光ダイオード（LED）アレイを製造する方法であって、
成長基板上に、N型層、活性領域およびP型層を有する複数の半導体層を調製するステップと、
前記P型層と接触する複数のアノードを構成するステップであって、各アノードは、P型層、および1つ以上のPコンタクト材料を含み、各Pコンタクト層は、前記P型層と接する、ステップと、
前記N型層の第1の部分を露出させるステップであって、これにより、前記N型層の第2の部分、前記活性領域、および前記P型層を有する発光画素領域が形成され、前記N型層の前記第2の部分は、前記N型層の前記第1の部分と一体化される、ステップと、
前記N型層の前記第1の部分と接触する共通カソードを構成するステップと、
1つ以上の誘電体材料を成膜するステップであって、前記誘電体材料は、前記N型層の前記第2の部分、前記活性領域、および前記P型層を前記共通カソードから絶縁し、前記アノードを互いに絶縁し、前記複数のアノードを前記共通カソードから絶縁する、ステップと、
を有する、方法。

【0098】

実施形態（n）．前記Pコンタクト層は、アノード電流拡散層および反射層を有し、
前記複数のアノードを構成するステップは、
前記P型層上に前記アノード電流拡散層を成膜するステップと、
前記アノード電流拡散層をセグメント化して、アノード電流拡散層セグメントを形成するステップと、
第1の誘電体材料を成膜して、前記アノード電流拡散層セグメントを絶縁するステップと、
前記第1の誘電体材料内に1つ以上のビア開口をエッチングするステップと、
前記ビア開口内および前記第1の誘電体材料上に前記層を成膜するステップと、
前記反射層上に前記1つ以上のPコンタクト材料を成膜するステップと、
を有する、実施形態（m）に記載の方法。

【0099】

実施形態（o）．前記N型層の前記第1の部分に前記共通カソードを構成するステップは、前記N型層の前記第1の部分と直接電気的に接触する1つ以上のNコンタクト材料を成膜するステップを有する、実施形態（m）乃至（n）のいずれかに記載の方法。

【0100】

実施形態（p）．さらに、
前記1つ以上のNコンタクト材料のアクセス可能部分にカソード金属化バンプを成膜するステップと、
前記Pコンタクト材料の各アクセス可能部分にアノード金属化バンプを成膜するステップと、
を有し、
前記カソード金属化バンプおよび前記アノード金属化バンプは、前記半導体層の同じ側にある、実施形態（o）に記載の方法。

【0101】

実施形態（q）．さらに、
前記成長基板と反対側の前記デバイスの表面に一時的な結合層を成膜するステップと、
前記一時的な結合層を一時的な基板に取り付けるステップと、
前記成長基板を除去し、前記共通カソードと反対側の前記N型層の前記第1の部分の表面を露出させるステップと、
必要に応じて、前記共通カソードと反対側の前記N型層の前記第1の部分の前記表面をテクスチャ化するステップと、
前記共通カソードと反対側の前記N型層の前記第1の部分の前記表面をデバイス基板に固定するステップと、
を有する、実施形態（m）乃至（p）のいずれかに記載の方法。

【0102】

実施形態（r）．さらに、
前記共通カソードと反対側の前記N型層の前記第1の部分の前記表面を前記デバイス基板に固定するステップの前に、
前記共通カソードと反対側の前記N型層の前記第1の部分の前記表面に、本体電流拡散層を成膜するステップと、
さらに、前記N型層の前記第1の部分と反対側の前記表面に、前記本体電流拡散層と接触する本体結合層を成膜するステップと、
を有する、実施形態（q）に記載の方法。

【0103】

実施形態（s）．さらに、
前記発光画素領域の第1の側に沿った第1の端部カソード、および前記発光画素領域の前記第1の側とは反対側の前記発光画素領域の第2の側に沿った第2の端部カソードとして、前記共通カソードを配置するステップと、
必要に応じて、さらに、前記発光画素領域の第3の側に沿った第3の端部カソード、および前記発光画素領域の前記第3の側とは反対側の前記発光画素領域の第4の側に沿った第4の端部カソードとして、前記共通カソードを配置するステップと、
を有する、実施形態（m）乃至（r）のいずれかに記載の方法。

【0104】

実施形態（t）．投影表面に光を投影する方法であって、
実施形態（l）に記載のディスプレイを作動させて光を発生させるステップと、
前記投影表面に前記光を投影するステップと、
を有する、方法。

【0105】

本願を通じて「一実施形態」、「特定の実施形態」、「1つ以上の実施形態」または「ある実施形態」という言及は、その実施形態に関して記載された特定の特徴、構造、材料、または特性が、本開示の少なくとも1つの実施形態に含まれることを意味する。従って、本願を通じて各種箇所に認められる「1つ以上の実施形態では」、「特定の実施形態では」、「1つの実施形態では」または「ある実施形態では」のような語句は、必ずしも本開示の同じ実施形態を表すものではない。さらに、特定の特徴、構造、材料、または特性は、1つ以上の実施形態において、任意の好適な方法で組み合わされてもよい。

【0106】

前述の記載および関連する図面に提示された教示の利益を有する当業者には、本発明の多くの修正および他の実施形態が想定される。従って、本発明は、開示された特定の実施形態に限定されるものではなく、修正および実施の形態は、添付の特許請求の範囲の範囲内に含まれることが意図されることが理解される。また、本発明の他の実施形態は、本願に具体的に開示されていない素子／ステップが存在しない環境下で実施され得ることが理解される。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7A】

【図7B】

【図7C】

【図7D】

【図7E】

【図8】

【図9】

【国際調査報告】