特表 2024-539725 フラッシュメモリデバイスにおける消去電力損失インジケータ（ＥＰＬＩ）実装

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2024-10-29

(54)【発明の名称】フラッシュメモリデバイスにおける消去電力損失インジケータ（ＥＰＬＩ）実装

(51)【国際特許分類】

   G11C 16/34 20060101AFI20241022BHJP

【ＦＩ】

G11C16/34 130

【審査請求】未請求

【予備審査請求】未請求

(21)【出願番号】P 2024526754

(86)(22)【出願日】2022-11-03

(85)【翻訳文提出日】2024-06-10

(86)【国際出願番号】 US2022048786

(87)【国際公開番号】W WO2023081264

(87)【国際公開日】2023-05-11

(31)【優先権主張番号】63/275,779

(32)【優先日】2021-11-04

(33)【優先権主張国・地域又は機関】US

(31)【優先権主張番号】17/572,881

(32)【優先日】2022-01-11

(33)【優先権主張国・地域又は機関】US

(81)【指定国・地域】

(71)【出願人】

【識別番号】522029730

【氏名又は名称】インフィニオン テクノロジーズ エルエルシー

【氏名又は名称原語表記】Ｉｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ ＬＬＣ

【住所又は居所原語表記】１９８ Ｃｈａｍｐｉｏｎ Ｃｏｕｒｔ， Ｓａｎ Ｊｏｓｅ， ＣＡ ９５１３４， Ｕｎｉｔｅｄ Ｓｔａｔｅｓ ｏｆ Ａｍｅｒｉｃａ

(74)【代理人】

【識別番号】100114890

【弁理士】

【氏名又は名称】アインゼル・フェリックス＝ラインハルト

(74)【代理人】

【識別番号】100098501

【弁理士】

【氏名又は名称】森田 拓

(74)【代理人】

【識別番号】100116403

【弁理士】

【氏名又は名称】前川 純一

(74)【代理人】

【識別番号】100134315

【弁理士】

【氏名又は名称】永島 秀郎

(74)【代理人】

【識別番号】100162880

【弁理士】

【氏名又は名称】上島 類

(72)【発明者】

【氏名】アミハイ ギヴァント

(72)【発明者】

【氏名】イダン コレン

(72)【発明者】

【氏名】シヴァナンダ シェティー

(72)【発明者】

【氏名】パワン シン

(72)【発明者】

【氏名】ヨーラム ベッツァー

(72)【発明者】

【氏名】コビ ダノン

(72)【発明者】

【氏名】アミル ロッホマン

【テーマコード（参考）】

5B225

【Ｆターム（参考）】

5B225BA03

5B225BA08

5B225CA11

5B225DC08

5B225EA01

5B225EJ09

5B225EJ10

5B225EK08

5B225FA01

(57)【要約】

不揮発性メモリは、不揮発性メモリセルのアレイと、第１の参照ワード線および第２の参照ワード線と、センス増幅器と、を有する。センス増幅器は、第１の参照ワード線の補足不揮発性メモリセルと第２の参照ワード線の補足不揮発性メモリセルとの比較を使用して、第１の参照ワード線の補足不揮発性メモリセルに書き込まれたシステムデータを読み取る。アレイの不揮発性メモリセルの消去ステータスは、システムデータの読み取りに基づいて判定される。

【特許請求の範囲】

【請求項1】

書き込みおよび読み取りのために、ワード線によって選択される行、および選択される列に配列された不揮発性メモリセルのアレイと、
第１の参照ワード線および第２の参照ワード線を含む複数の参照ワード線であって、各々は、前記第１の参照ワード線から対応する補足不揮発性メモリセルを選択するとともに、前記第２の参照ワード線から参照不揮発性セルを選択する複数の参照ワード線と、
複数のセンス増幅器であって、前記第１の参照ワード線の前記補足不揮発性メモリセルと前記第２の参照ワード線の前記参照不揮発性メモリセルとの比較を使用して、消去動作後に前記第１の参照ワード線の前記補足不揮発性メモリセルに書き込まれたシステムデータを読み取るように構成された複数のセンス増幅器と、
前記第１の参照ワード線の前記補足不揮発性メモリセルに書き込まれた前記システムデータの読み取りに基づいて、前記不揮発性メモリの前記消去動作のステータスを判定する処理要素と、
を備える不揮発性メモリ。

【請求項2】

前記アレイの前記不揮発性メモリセルおよび前記複数の参照ワード線の前記補足不揮発性メモリセルは、それぞれ、スプリットゲートメモリセルを含み、
前記第１の参照ワード線は、動的参照ワード線を含み、
前記第２の参照ワード線は、静的参照ワード線を含み、
前記システムデータは、消去電力損失インジケータ（ＥＰＬＩ）コードを含む、
請求項１に記載の不揮発性メモリ。

【請求項3】

前記システムデータは、消去電力損失インジケータ（ＥＰＬＩ）コード、サイクルカウンタ、コード、カウンタ、アドレスへのポインタ、計算結果、チップ性能に関する情報およびチップ信頼性に関する情報の少なくとも１つを含む、請求項１に記載の不揮発性メモリ。

【請求項4】

前記システムデータは、より短いコードの反復インスタンスを含むより長いコードを含み、
前記より短いコードは、消去電力損失インジケータ（ＥＰＬＩ）コードを含む、
請求項１に記載の不揮発性メモリ。

【請求項5】

選択された第１の参照ワード線の前記補足不揮発性メモリセルに書き込まれた前記システムデータは、より長いコードの読み出しにおいて、より短いコードの複数の反復の各々を、前記より短いコードの所定の値と比較してチェックすることによって検証される、
請求項１に記載の不揮発性メモリ。

【請求項6】

選択された第１の参照ワード線の前記補足不揮発性メモリセルに書き込まれた前記システムデータは、より長いコード読み出しにおいて、より短いコードの複数の反復にわたって、前記より短いコードの各ビットを、前記より短いコードの所定の値と比較して多数決判定することによって検証される、
請求項１に記載の不揮発性メモリ。

【請求項7】

ＮＯＲフラッシュメモリを動作させる方法であって、前記方法は、
第１の参照ワード線の選択された補足セルにシステムデータを書き込むステップと、
前記第１の参照ワード線の前記選択された補足セルと第２の参照ワード線の選択された参照セルとを比較するセンス増幅器を介して前記システムデータを読み取るステップと、
前記第１の参照ワード線の前記選択された補足セルに書き込まれた前記システムデータの前記読み取りに基づいて、不揮発性メモリの消去状態のステータスを判定するステップと、
を含む方法。

【請求項8】

前記アレイの前記不揮発性メモリセルおよび複数の参照ワード線の前記不揮発性メモリセルは、それぞれ、スプリットゲートメモリセルを含み、
前記第１の参照ワード線は、動的参照ワード線を含み、
前記第２の参照ワード線は、静的参照ワード線を含み、
前記システムデータは、消去電力損失インジケータ（ＥＰＬＩ）コードを含む、
請求項７に記載の方法。

【請求項9】

前記システムデータは、消去電力損失インジケータ（ＥＰＬＩ）コード、サイクルカウンタ、コード、カウンタ、アドレスへのポインタ、計算結果、チップ性能に関する情報およびチップ信頼性に関する情報の少なくとも１つを含む、
請求項７に記載の方法。

【請求項10】

前記システムデータを前記書き込むステップは、消去電力損失インジケータ（ＥＰＬＩ）コードを含むより短いコードの反復インスタンスを含むより長いコードを書き込むことを含む、
請求項７に記載の方法。

【請求項11】

前記方法は、書き込まれた前記システムデータが含むより長いコード内のより短いコードの複数の反復の各々を、読み取った前記システムデータの複数の対応する部分の各々を前記より短いコードの所定の値と比較してチェックすることによって、読み取った前記システムデータを検証するステップをさらに含む、
請求項７に記載の方法。

【請求項12】

前記方法は、前記システムデータが含むより長いコード内のより短いコードの複数の反復にわたって、前記より短いコードの所定の値と比較し、前記より短いコードの各ビットを多数決判定することによって、読み取った前記システムデータを検証するステップをさらに含む、
請求項７に記載の方法。

【請求項13】

前記システムデータは、３２ビットの消去電力損失インジケータ（ＥＰＬＩ）コードを含むより短いコードの９回の反復を有するより長いコードを含み、
前記ＥＰＬＩコードの所定の値と比較した、読み取った前記システムデータの検証は、前記ＮＯＲフラッシュメモリの対応するセクタが消去中に電力損失を有さなかったと信頼され、前記対応するセクタがブランクチェックについて準備ができていることを示す、
請求項７に記載の方法。

【請求項14】

システムであって、前記システムは、
ＮＯＲフラッシュメモリとしての書き込みおよび読み取りのために、ワード線によって選択される列、および選択される行に配列された不揮発性メモリセルのアレイと、
第１の参照ワード線および第２の参照ワード線を含む複数の参照ワード線であって、各々は、対応する補足不揮発性メモリセルを選択する複数の参照ワード線と、
前記複数の参照ワード線の前記補足不揮発性メモリセルに選択的に結合され、ビット線を介して前記アレイの前記不揮発性メモリセルに選択的に結合された複数のセンス増幅器と、
コントローラと、
を備え、
前記コントローラは、
前記第１の参照ワード線の選択された補足不揮発性メモリセルにシステムデータを書き込み、
前記第１の参照ワード線の前記選択された補足不揮発性メモリセルと前記第２の参照ワード線の選択された参照不揮発性メモリセルとを比較する前記センス増幅器を介して前記システムデータを読み取り、
前記システムデータのそのような読み取りに基づいて、前記アレイの前記不揮発性メモリセルの消去のステータスを判定する、
システム。

【請求項15】

前記アレイの前記不揮発性メモリセルおよび前記複数の参照ワード線の前記補足不揮発性メモリセルは、それぞれ、スプリットゲートメモリセルを含み、
前記第１の参照ワード線は、動的参照ワード線を含み、
前記第２の参照ワード線は、静的参照ワード線を含み、
前記システムデータは、消去電力損失インジケータ（ＥＰＬＩ）コードを含む、
請求項１４に記載のシステム。

【請求項16】

前記システムデータは、消去電力損失インジケータ（ＥＰＬＩ）コード、サイクルカウンタ、コード、カウンタ、アドレスへのポインタ、計算結果、チップ性能に関する情報およびチップ信頼性に関する情報の少なくとも１つを含む、
請求項１４に記載のシステム。

【請求項17】

前記システムデータは、消去電力損失インジケータ（ＥＰＬＩ）コードを含むより短いコードの反復インスタンスを含むより長いコードを含む、
請求項１４に記載のシステム。

【請求項18】

前記コントローラは、
書き込まれた前記システムデータが含むより長いコード内のより短いコードの複数の反復の各々を、読み取った前記システムデータの複数の対応する部分の各々を前記より短いコードの所定の値と比較してチェックすることによって、読み取った前記システムデータを検証するようにさらに構成される、
請求項１４に記載のシステム。

【請求項19】

前記コントローラは、
前記システムデータが含むより長いコード内のより短いコードの複数の反復にわたって、前記より短いコードの所定の値と比較し、前記より短いコードの各ビットを多数決判定することによって、読み取った前記システムデータを検証するようにさらに構成される、
請求項１４に記載のシステム。

【請求項20】

前記システムデータは、３２ビットの消去電力損失インジケータ（ＥＰＬＩ）コードを含むより短いコードの９回の反復を有するより長いコードを含み、
前記コントローラは、さらに、前記ＥＰＬＩコードの所定の値と比較した、読み取った前記システムデータの検証を実行して、前記ＮＯＲフラッシュメモリの対応するセクタが消去中に電力損失を有さなかったと信頼されたことを示すようにされ、
前記コントローラは、さらに、読み取った前記システムデータの前記検証に応答して、前記ＮＯＲフラッシュメモリの前記対応するセクタのブランクチェックを実行するようにされる、
請求項１４に記載のシステム。

【発明の詳細な説明】

【技術分野】

【0001】

関連出願の相互参照
本出願は、２０２２年１月１１日に出願された米国非仮出願第１７／５７２，８８１号の国際出願であり、本出願は、米国特許法第１１９条（ｅ）の下、その全体が参照により本明細書に組み込まれる、２０２１年１１月４日に出願された米国特許出願第６３／２７５，７７９号明細書に対する優先権の利益を主張する。

【0002】

本開示は、一般に、不揮発性メモリ（ＮＶＭ）デバイスに関し、より詳細には、消去動作の信頼性および性能を改善するために消去電力損失インジケータ（ＥＰＬＩ）の実施形態を実装するＮＶＭデバイスまたはシステムおよびその動作方法に関する。

【背景技術】

【0003】

フラッシュメモリは、成熟した技術および開発途上の技術の両方であり、ＮＡＮＤフラッシュおよびＮＯＲフラッシュはそれぞれ、スタンドアロンメモリならびにメモリデバイスおよびシステム内の埋め込みメモリとしての利点および欠点を有する。一般に、フラッシュメモリは、指定された量のデータで書き込み可能であり、より多くの量（例えば、消去ブロック、消去領域、セクタまたは消去セクタ）で消去可能な不揮発性メモリセルのアレイとして、フラッシュメモリアレイの物理的形態で実装される。１つの公知の問題は、消去プロセスが電力損失によって中断され、消去領域内の不揮発性メモリセルが不均一で信頼性のない状態になり、メモリのその後の使用、およびそれに依存する任意のシステムを壊滅的に中断する可能性があることである。いくつかの不揮発性メモリデバイスに適用可能なこの問題に対する１つの公知の解決策は、参照により本明細書に組み込まれる米国特許第９，３７８，８２９号明細書に記載されているように、セクタ内の指定されたビットに書き込まれた（すなわち、プログラムされた）消去電力損失インジケータ（ＥＰＬＩ）を使用することである。しかし、この解決策は、すべてのタイプのフラッシュメモリまたはすべてのメモリデバイスおよびシステムに適用可能ではない場合がある。したがって、上記の不利益を克服する解決策が当技術分野において必要とされている。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】米国特許第９，３７８，８２９号明細書

【0005】

記載される実施形態およびその利点は、添付の図面と併せて以下の説明を参照することによって最もよく理解され得る。これらの図面は、記載される実施形態の精神および範囲から逸脱することなく、記載される実施形態に対して当業者によってなされ得る形態および詳細の変更を決して限定しない。

【図面の簡単な説明】

【0006】

【図1】一実施形態による、選択されたデータセルに書き込まれるデータと、選択された補足セルに書き込まれる消去電力損失インジケータ（ＥＰＬＩ）コードワードと、を有するＮＯＲフラッシュメモリを示す。

【図2】スプリットゲートアーキテクチャ（１．５Ｔ）および埋め込みチャージトラップ（ｅＣＴ（商標））技術を有し、実施形態に適した特定のタイプのＮＯＲフラッシュメモリセルを示す。

【図3】さまざまな実施形態における動的参照ワード線および静的参照ワード線、ならびにプログラム／消去サイクルおよびハイブリッド参照に対するそれらの関係を示す。

【図4】一実施形態による、ＥＰＬＩ読み出しを生成するセンス増幅器を有する、ＮＯＲフラッシュメモリの通常セクタの対を示す。

【図5】ＥＰＬＩコードワードの検証に適した、より短いコードの複数の反復で構成されたより長いコードの検証のための一実施形態を示す。

【図6】ＥＰＬＩコードワードの検証に適した、より短いコードの複数の反復で構成されたより長いコードの検証のためのさらなる実施形態を示す。

【図7】指定された利用可能なビット数を有し、さまざまな実施形態におけるＥＰＬＩコードワードの書き込みおよび読み取りに適したキャッシュ線（ＣＬ）構造を示す。

【図8】例えば図５のＥＰＬＩコードワードで示されるように、より短いコードの複数の反復で構成されたより長いコードワードの検証に合格するための正しいコード反復数を考慮したオプション＃１の評価のためのグラフである。

【図9】例えば図６のＥＰＬＩコードワードで示されるように、より短いコードの複数の反復で構成されたより長いコードワードの検証のためのコード長（ビット数）を考慮したオプション＃２の評価のためのグラフである。

【図10】本明細書に記載のＮＯＲフラッシュメモリのさまざまな実施形態およびその変形形態を使用するのに適したＮＯＲフラッシュメモリデバイスの一実施形態を示す。

【図11A】一実施形態によるＮＯＲフラッシュメモリにおけるＥＰＬＩ消去動作を動作させる方法のフロー図である。

【図11B】一実施形態によるＮＯＲフラッシュメモリにおけるブランクチェック動作を動作させる方法のフロー図である。

【発明を実施するための形態】

【0007】

以下の説明では、説明を目的として、本実施形態の完全な理解を提供するために多数の具体的な詳細が記載される。しかしながら、当業者には、本実施形態がこれらの具体的な詳細なしで実施され得ることは明らかであろう。他の例では、周知の回路、構造および技術は詳細には示されておらず、むしろこの説明の理解を不必要に不明瞭にすることを避けるためにブロック図で示されている。

【0008】

「一実施形態（ｏｎｅ ｅｍｂｏｄｉｍｅｎｔ）」または「実施形態（ａｎ ｅｍｂｏｄｉｍｅｎｔ）」への説明における言及は、その実施形態に関連して説明される特定の特徴、構造または特性が少なくとも１つの実施形態に含まれることを意味する。本明細書のさまざまな箇所に位置する「一実施形態では（ｉｎ ｏｎｅ ｅｍｂｏｄｉｍｅｎｔ）」という語句は、必ずしも同じ実施形態を指すとは限らない。

【0009】

本明細書に記載のさまざまな実施形態は、（例えば、典型的なＮＯＲフラッシュメモリと同様に）ＮＯＲフラッシュメモリアレイ内にデータを書き込みおよび読み取り、消去電力損失インジケータ（ＥＰＬＩ）または他のシステムデータ（より一般には、他のデータ）をさまざまな参照ワード線、より具体的にはさまざまな参照ワード線の補足セルに書き込みおよび読み取る。いくつかの実施形態では、他のＮＯＲフラッシュメモリの実施形態と同様に、補足セル（またはより具体的には、補足不揮発性メモリセル）は、ＮＯＲフラッシュメモリアレイの不揮発性メモリセル内のデータを読み出す際に主に使用され、本実施形態も同様である。言い換えれば、参照ワード線によって接続された補足セルは、典型的にはデータを記憶せず、これらの補足セルは、典型的にはデータを記憶するために使用されるアレイのメモリセルとは異なる。したがって、本実施形態は、参照ワード線、より具体的には参照ワード線の補足セルを利用して、ＮＯＲフラッシュメモリアレイ内の空間を消費することなく（かつそれによってデータのための利用可能な記憶空間を減少させることなく）、かつさらなるエリアペナルティを追加することなく、消去電力損失インジケータまたは他のシステムデータをどのように（およびどこに）記憶するかという技術的問題に対する実用的な応用および解決策を提示する。さらに、本実施形態は、ＮＯＲフラッシュメモリセルアレイ自体の外部であるがＮＯＲフラッシュメモリまたはＮＯＲフラッシュメモリデバイス内である通常と異なる場所に記憶され、通常の読み取り信頼性技術から利益を得ることができない場合がある、消去電力損失インジケータまたは他のシステムデータをどのように確実に検証するかという技術的問題に対する実用的な解決策を提示する。

【0010】

電力損失による消去プロセスの中断の技術的問題に対する以前の技術的解決策は、消去プロセスを受ける不揮発性メモリの同じ消去領域における消去電力損失インジケータの書き込みおよび読み取りを含む。そのような実施形態では、消去電力損失インジケータ（ＥＰＬＩ）は、そのＥセクタ上で行われた最後の消去コマンドが正常に完了したか否かを示し、したがってそのＥセクタ内のデータ（より具体的には、セルの消去状態）が信頼できることを示すために使用されるサイクル消去セクタ（Ｅセクタ）内に位置する不揮発性メモリ（ＮＶＭ）コードである。ＥＰＬＩの重要な用途の１つは、そのような実施形態において消去フローの一部として使用されるブランクチェック特徴を可能にすることである。本実施形態は、さらなる態様の中でも、埋め込みチャージトラップ型（ｅＣＴ（商標））製品においてＥＰＬＩ概念を実装する方法、より広範には、参照ワード線を有するＮＯＲフラッシュメモリにおいてＥＰＬＩ概念またはシステムデータの他の特殊な記憶を実装する方法を開示する。

【0011】

記憶空間を減少させることなく、またはエリアペナルティを被ることなく、ＥＰＬＩ概念またはシステムデータの他の特殊な記憶をどのように実装するかという技術的問題に対する解決策を提供するために、１つの手法は、記憶空間が不揮発性メモリセルアレイ内で消費されず、追加の不揮発性メモリセルを追加する必要がないように、ＥＰＬＩまたは他のシステムデータを補足不揮発性メモリセルに書き込むことである。一実施形態では、埋め込みチャージトラップ型不揮発性メモリセルを有するＮＯＲフラッシュメモリアーキテクチャにおいて、エリアペナルティなしでＥＰＬＩコードを実装するために、１つの利用可能な場所は、動的参照（Ｄｙｎａｍｉｃ－Ｒｅｆｅｒｅｎｃｅ，ＤＲＥＦ）ワード線（ＷＬ）内、より具体的には、動的参照ワード線内の利用可能な補足不揮発性メモリセル内にそのようなコードを配置することである。しかしながら、これは別の技術的問題をもたらす。そのような実装における１つの問題は、動的参照ワード線の補足セルに書き込まれたＥＰＬＩコードが、静的参照ワード線の参照セルと比較することによって読み取ることができ、その結果、通常のデータ信頼性（例えば、ＮＶＭセルアレイの不揮発性メモリセルが、動的参照ワード線および静的参照ワード線の両方の補足セルで構成されるハイブリッド参照と比較される場合の信頼性）よりも著しく信頼性が低いＥＰＬＩコードが生じることである。

【0012】

本実施形態は、第１の技術的解決策として、ＥＰＬＩコードがＤＲＥＦ ＷＬ内に配置される独自のＥＰＬＩコード実装手法を開示し、通常のデータ信頼性よりも良好な信頼性を保証する独自のＥＰＬＩコード化およびＥＰＬＩコードワード読み取りならびに検証の実装手法も開示する。そのような実装形態では、エリアペナルティがなく、ＥＰＬＩコードに対する信頼性ペナルティもない。

【0013】

本実施形態は、追加のエリアコストなしに、埋め込みチャージトラップ型ＮＯＲフラッシュメモリおよびさらなるＮＯＲフラッシュメモリアーキテクチャにおいて消去セクタごとに信頼性の高いＥＰＬＩコードを実装する独自の手法である。

【0014】

さまざまな実施形態では、ＥＰＬＩコードは、ハイブリッド参照によって感知することができない（したがって、データ記憶に使用されない）利用可能なメモリセルに書き込まれる。次いで、そのコードの信頼性を回復するために、いくつかの実施形態では、独自のデータ乗算および多数決読み取り手法が適用され、通常のデータ信頼性を超えるコード信頼性が得られる。さらなる実施形態では、これらの技術的解決策は、必ずしもスプリットゲートまたはｅＣＴ（商標）セルを有さないＮＯＲフラッシュメモリ実施形態およびＮＡＮＤフラッシュメモリ実施形態を含み得る、動的参照ワード線および静的参照ワード線を有する他のフラッシュメモリのさまざまな組み合わせで想定される。

【0015】

この手法を使用して、さまざまなタイプのシステムデータを記憶することができる。さらに、この手法は、タイムスタンプ、ファームウェア改訂識別子、コード、カウンタ、アドレスへのポインタ、計算結果、チップ性能に関する情報、チップ信頼性に関する情報などの他のシステムデータのための消去セクタおよび記憶ごとの信頼性の高いプログラム／消去サイクルカウンタを実装するためにも使用され、エリアペナルティもない。さまざまなさらなる実施形態では、システムデータは、ＥＰＬＩまたはサイクルカウンタに限定されない。

【0016】

図１は、一実施形態による、選択されたデータセル１０２に書き込まれるデータ１２４と、選択された補足セル１０４に書き込まれる消去電力損失インジケータ（ＥＰＬＩ）コードワード１２６と、を有するＮＯＲフラッシュメモリを示す。データセル１０２は、列１０６および行１０８のアレイに配列され、ＮＯＲ配列でビット線１１４に接続され、従来のＮＯＲフラッシュメモリと同様にワード線１１０およびビット線選択１２２によって選択可能にアドレス指定される。補足セル１０４は、データセル１０２のアレイとは別個に配列され、参照ワード線１１２およびビット線選択１２２によって（例えば、メモリアドレスに従って）選択可能にアドレス指定される。ビット線セレクタ１１６、例えばスイッチまたはより具体的にはトランジスタは、ビット線選択１２２に従って、選択されたビット線１１４をセンス増幅器１１８に結合し、センス増幅器１１８は読み出しデータ１２０を生成する。電圧源、スイッチング回路、選択ロジック、書き込みおよび消去回路、ならびにさらなるサポート回路は、やはり従来のＮＯＲフラッシュメモリと同様に、または特定のタイプのデータセル１０２および補足セル１０４に適するように、特定の実装形態のために容易に展開される。

【0017】

いくつかの実施形態では、特定の参照ワード線１１２によって選択されるような選択された補足セル１０４内のＥＰＬＩコードワード１２６の記憶は、またはさらなる実施形態では他のシステムデータもしくは他のデータの記憶は、データセル１０２アレイ内の記憶空間を消費せず、ＮＯＲフラッシュメモリにエリアペナルティを追加しない。さまざまな実施形態では、補足セル１０４は、データセル１０２と類似もしくは同一であるか、または異なるサイズもしくは幾何学的形状であってもよく、データセル１０２および補足セル１０４の両方は、あるタイプのＮＶＭセル、より具体的にはフラッシュメモリセル、いくつかの実施形態では、埋め込みチャージトラップセルである。いくつかの実施形態では、データセル１０２はデータを書き込むために使用され、補足セル１０４は、データセル１０２からデータを読み取るときに参照、例えば参照セルとして使用される。本実施形態では、補足セル１０４のいくつかは、データセル１０２に書き込まれ読み取られるデータとは異なる、ＥＰＬＩコードワード１２６を含む特殊なデータを書き込むためにさらに使用される。例えば、メモリデバイス、メモリコントローラなどは、ＥＰＬＩコードワードまたは他の特殊なデータを書き込むことができる。

【0018】

より具体的には、一補足実施形態では、動的参照ワード線に接続された補足セル１０４は、補足セル１０４に書き込まれたＥＰＬＩコードワード１２６を有し、図３および図４を参照して以下でさらに説明するように、静的参照ワード線に接続された静的参照セル１０４との比較によって戻って読み出される。次いで、本システムは、ＥＰＬＩコードワード１２６の読み取りに基づいて、アレイ内のデータセル１０２の消去のステータスを判定することができる。

【0019】

図２は、スプリットゲートアーキテクチャ（１．５Ｔ）または埋め込みチャージトラップ（ｅＣＴ（商標））技術を有し、実施形態に適した特定のタイプのＮＯＲフラッシュメモリセルを示す。各メモリセルにおいて、一方のトランジスタは不揮発性データを記憶するメモリゲート（ＭＧ）２０６であり、他方のトランジスタは選択ゲート（ＳＧ）２０４である。メモリゲート２０６の閾値電圧（Ｖｔ）は、酸化物－窒化物－酸化物（ＯＮＯ）ゲート誘電体の窒化物層２０８から電荷を追加または除去することによって変化する。メモリゲート２０６は、チャネルホットエレクトロン注入（ＣＨＥＩ）によってプログラムされ、窒化物層２０８に負電荷２１２を注入することによって閾値電圧が上昇する。消去動作は、バンド間トンネリング（ＢＴＢＴ）ホットホール注入を利用し、窒化物層２０８に正電荷２１６を注入することによって閾値電圧が低下する。ＮＯＲフラッシュメモリアレイにおける動作では、メモリセルの選択ゲート２０４およびメモリゲート２０６は、選択されたワード線（例えば、プログラミング、読み取りおよび消去のために選択可能な電圧でメモリゲート２０６に接続された１つのワード線、ならびにそのメモリセルを選択するために選択ゲート２０４に接続された１つのワード線）によって動作される。拡散領域２１０、２１４は、スプリットゲートトランジスタのソースおよびドレインを提供する。

【0020】

図３は、さまざまな実施形態における動的参照ワード線３０６および静的参照ワード線３０８、ならびにプログラム／消去サイクル３０４およびハイブリッド参照３１０に対するそれらの関係を示す。図１に戻って参照すると、アレイ内の選択されたデータセル１０２からデータ１２４を読み取るために、センス増幅器１１８は、さまざまな実施形態において、指定されたビット数（例えば、読み出しデータ１２０内のビット数）にわたって、選択されたデータセル１０２の電流（またはさらなる実施形態では電圧）と、選択された参照セル１０４または参照セル１０４の組み合わせの電流と、を比較する。図３に示す実施形態では、静的参照ワード線３０８に接続されてそれによって制御される参照セル１０４（図１参照）は、プログラム／消去サイクルを受けない、もしくはほとんど受けないか、またはいくつかの実施形態では、動的参照ワード線３０６に接続されてそれによって制御される参照セル１０４が受けるプログラム／消去サイクルの数と比較して、プログラム／消去サイクルを受ける頻度が低い。次に、動的参照ワード線３０６の経年劣化特性（すなわち、動的参照ワード線３０６に接続されてそれによって制御される参照セル１０４の経年劣化特性）がデータセル１０２の経年劣化特性を追跡し一致するように、ＮＶＭセクタ３０２に関連付けられた各動的参照ワード線３０６は、その動的参照ワード線３０６の参照セル１０４に対してその対応するＮＶＭセクタ３０２と同じ数のプログラム／消去サイクル３０４を受ける。ハイブリッド参照は、動的参照ワード線３０６と静的参照ワード線３０８との組み合わせから展開され、例えば、動的参照ワード線３０６に繋がれた参照セル１０４の電流と静的参照ワード線３０８に繋がれた参照セル１０４の電流との中間にある電流を生成する。ハイブリッド参照３１０を生成することができる複数の方法、例えば、データセル１０２と比較して参照セル１０４のサイズを変えること、データセル１０２がプログラムされる閾値電圧と比較して参照セル１０４がプログラムされる閾値電圧を変えること、動的参照ワード線３０６の１つまたは複数の参照セル１０４および静的参照ワード線３０８の１つまたは複数の参照セル１０４の電流または電圧を組み合わせるかもしくは平均化すること、またはそれらの組み合わせがある。動的参照ワード線、静的参照ワード線、ハイブリッド参照およびセンス増幅器との相互作用は、参照により本明細書に組み込まれる米国特許第９，９０１，００１号明細書でさらに説明されている。

【0021】

図４は、一実施形態による、ＥＰＬＩ読み出し４１２、４１４を生成するセンス増幅器４１０、４１６を有する、ＮＯＲフラッシュメモリ４０６の通常セクタ４０２の対４０４を示す。この例では、各通常物理セクタ４０２は、Ｅセクタ４０８とも呼ばれる４つの消去セクタを含み、対４０４は、動的参照ワード線（ＤＲＥＦ ＷＬ）、静的参照ワード線（静的ＲＥＦ ＷＬ）およびセンス増幅器（ＳＡ）を挟む２つの通常セクタ４０２を含む。動的参照ワード線の場所は、フリーキャッシュ線（ＣＬ）を含み、ＥＰＬＩコードは、さまざまな実施形態において、それらのフリーＣＬの１つに複数回記憶され、多数決手法を使用して（例えば、図５～図７を参照して以下でさらに説明するように）読み取られる。本明細書では、「キャッシュ線」という用語は、読み取り／書き込みデータのための基本メモリ部分を意味するものとして使用される。そのような多数決読み取りによる予測される信頼性は、ハイブリッド参照および／またはＥＣＣ保護（図８および図９を参照して以下でさらに説明されるように）を使用しない場合でも、目標要件を大幅に超える。

【0022】

一実施形態では、ＥＰＬＩコードワードは、Ｅセクタの消去動作中にＥセクタに割り当てられる。各消去動作および各ＥセクタのＥＰＬＩコードは、さまざまな実施形態において同じであってもよく、または異なっていてもよい。ＥＰＬＩコードワードは、消去動作が完了したかどうか、または電力損失によってインタラプトされていないかどうかを検証するために後で読み出される。一実施形態では、一例として、物理セクタの対４０４は、８個のＥセクタを含み得る。図４の左図に示すように、Ｅセクタ０～３は、Ｅセクタ４～７にミラーリングされている。ＳＡの上方または一方の側に位置するデータの感知は、ＳＡの下方または他方の側に位置するハイブリッド参照方式（図３参照）に対して、またはそれと比較して行われる（逆もまた同様である）。これは、センス増幅器４１０が、Ｅセクタ４～７の動的参照ワード線の補足セル（または未使用の参照セル）１０４に書き込まれたＥセクタ４～７のＥＰＬＩコードを、Ｅセクタ０～３の静的参照ワード線からの静的参照セル１０４を参照して比較し、センス増幅器４１６が、Ｅセクタ０～３の動的参照ワード線の補足セル１０４に書き込まれたＥセクタ０～３のＥＰＬＩコードを、Ｅセクタ４～７の静的参照ワード線からの参照セル１０４を参照して比較することによって実施される。ＥセクタごとにＥＰＬＩコードがあり、ＥセクタのＤＲＥＦ ＷＬに配置され、ミラーリングされたセクタの静的参照に対して感知される。実施形態では、各ＥセクタのＥＰＬＩコードは、同じであってもよく、または異なっていてもよい。他の実施形態では、通常セクタ４０２および４０６などのセクタは、本開示の教示から逸脱することなく任意の数のＥセクタを含み得ることが理解されよう。

【0023】

ここで、動的ワード参照線の補足セル１０４からのＥＰＬＩコードワード１２６の読み出しは、静的参照ワード線の参照セル１０４に対する比較のみを使用するので、この読み出しは、ＮＶＭデータセル１０２アレイ内のデータセル１０２からのデータ１２４の読み出しのように、ハイブリッド参照３１０（図３参照）の使用からの読み取り信頼性の利益を有さない。したがって、動的参照ワード線に（例えば、動的参照ワード線３０６の補足セル１０４に）書き込まれるデータの読み取り信頼性を改善するために、解決すべき問題がある。この技術的問題に対するさまざまな解決策が以下に与えられる。

【0024】

図５は、ＥＰＬＩコードワード１２６（図１参照）の検証に適した、より短いコード５０４の複数の反復で構成されたより長いコード５０２の検証のための一実施形態を示す。ここで、より長いコード５０２は、例えばＥＰＬＩコード５０６「Ｎ」であるより短いコード５０４の指定された反復数で構成される。さらなる実施形態では、より短いコード５０４は、システムデータまたは他の特殊なデータであり得る。より長いコード５０２は、消去動作中に動的参照ワード線３０６に書き込まれ（すなわち、動的参照ワード線３０６の補足セル１０４に書き込まれる）、後で同じ動的参照ワード線３０６から読み出され、その時点で、より長いコード５０２の読み出しは完全であってもよく、または破損もしくはエラーを有してもよい。承認する（またはしない）ために、すなわち、より長いコード５０２の読み出しをチェックするために、より短いコード５０４の各反復は、より短いコード５０４の所定の値と比較される。例えば、ＥＰＬＩコードワード１２６の読み出しを承認するために、読み出しデータ１２０内のＥＰＬＩコード５０６の各反復は、所定の値、例えば、ＥＰＬＩコード５０６の元の正しい値「Ｎ」と比較される。より長いコード５０４の読み出し内のより短いコード５０２の正しい一致数の比較カウント５１０は、閾値５１２、例えば最小カウント数と比較される５１４。例えば、図５では、ＥＰＬＩコード５０６の値「Ｎ」の２つのインスタンスがより長いコード５０２の読み出しに示され、異なるエラー５０８の値「Ｍ」の１つのインスタンスがより長いコード５０２の読み出しに示されているので、比較カウント５１０は合計２以上になる。比較カウント５１０が閾値５１２を満たす場合、ＥＰＬＩコードワード１２６の読み出しは、正しいＥＰＬＩコード５０６を有するものとして検証または承認される。次に、この検証は、ＮＶＭメモリの対応するセクタが、電力損失の中断または他の中断なしに消去プロセスを完了したと信頼されることを示す（なぜならこのような完了に際してのみ、ＥＰＬＩコード５０６およびより長いコード５０２またはＥＰＬＩコードワード１２６は、そのＮＶＭセクタ３０２に対応する動的参照ワード線３０６に書き込まれるからである）。

【0025】

図６は、ＥＰＬＩコードワード１２６の検証に適した、より短いコード５０４の複数の反復で構成されたより長いコード５０２の検証のためのさらなる実施形態を示す。図５の描写と同様に、より長いコード５０２が構築され、動的参照ワード線３０６内の利用可能な補足不揮発性メモリセルに書き込まれ、後で読み出されて検証またはチェックされる。承認する（またはしない）ために、すなわち、ＥＰＬＩコードワード１２６をチェックするために、より短いコード５０４の各反復の特定のビット、すなわち、ＥＰＬＩコード５０６の各推定反復の１つのビットは、ビットの多数決判定６０６を受け、続いて、次のビットの多数決判定６０８などを受け、より長いコード５０２内のより短いコード５０４の反復のビットすべてにわたって（さまざまな実施形態において直列または並列に）進む。各ビットの多数決判定から、より短いコード５０４の読み出し値６１２、この例では値「Ｘ」が決定され、この値は、より短いコード５０４の所定の値、この例ではＥＰＬＩコード５０６の値「Ｎ」との比較６１４を受ける。この例では、２つは等しくないことが分かり、承認は失敗し、ＮＶＭメモリの対応するセクタが電力損失の中断なしに消去プロセスを完了したと信頼されるべきではないことを示す。

【0026】

図７は、指定された利用可能なビット７０４の数または補足セルまたは未使用の参照セル（例えば、動的参照ワード線内のＣＬの１つにおける２８８個の利用可能なビット）を有し、さまざまな実施形態においてＥＰＬＩコードワード１２６を書き込むおよび読み取るのに適したＣＬ構造７０２を示す。一実施形態では、ＣＬ構造７０２は、ＥＰＬＩコードなどのシステムデータを記憶するために利用可能な動的参照ワード線の補足ＮＶＭセルまたは未使用の参照セルの一部であってもよい。ＣＬ構造７０２はまた、追加のビット７０６、例えば、１０ビットの内部エラー訂正コード（ＥＣＣ）、４ビットの冗長性および２ビットの予備としての１６ビットの追加のビットを有する。通常、アレイ内のデータセル１０２にデータを書き込むために、ＣＬ構造７０２は、１ビット訂正のためにユーザによって外部保護されている４×６４ｂ ＥＣＣユニットに使用される。一実施形態では、ＥＰＬＩコードワード１２６を書き込むために、ＣＬ構造は、各々がＥＣＣのための８ビットを有する６４ビットデータの４つのグループとして使用される必要がなく、代わりに他の形態のコードに利用可能な合計２８８ビット（＝４×（６４＋８））を提供する。次に、別の形態のコードを最適化する方法についてのさまざまな考慮事項が考慮される。上記に示した２８８個の利用可能なビット７０４は一例であり、ＣＬ構造７０２の利用可能なビット数は異なる実施形態では異なり得ることが理解されよう。

【0027】

図８は、例えば図５のＥＰＬＩコードワードで示されるように、より短いコードの複数の反復で構成されたより長いコードワードの検証に合格するための正しいコード反復数を考慮したオプション＃１の評価のためのグラフ８００である。ここで、考慮事項は、いくつの正しいコード反復、すなわち、より長いコード５０２の読み出しにおけるより短いコード５０４のエラーのない反復が、偽陽性および偽陰性のリスク間で最適にバランスをとることになるかである。ビットエラーレート（ＢＥＲ）８０８がグラフ８００の縦軸に、パラメータＸ ８１０（合格する正しいコード反復の＃）が横軸に示される。グラフは、パラメータＸに対する各ワード（オプション＃１）の偽陽性および偽陰性リスクの評価を示し、偽陰性リスク８０２（リテンションによるＥＰＬＩ失敗リスク）、偽陽性リスク８０４（読み取りレベル付近の電力損失による誤ったＥＰＬＩ成功）、および１Ｅ－６の単一ビットエラー確率に対する偽陰性リスク８０６（リテンションによるＥＰＬＩ失敗リスク）を示す。この特定の例では、曲線の交点は、２つの異なる単一ビットエラー確率点８１２、８１４におけるパラメータＸの最適値「２」を示す。この評価から、このような検証のために、最小の正しいコード反復数は２であると判定される。さまざまな実施形態では、他の正しいコード反復数が可能である。

【0028】

１つの適切な分析は以下の通りである。メモリコントローラまたはメモリデバイスは、ＥＰＬＩコードワードを取り出し、読み出されたＥＰＬＩコードワード内の３２ビットＥＰＬＩコードの９回のバージョンまたは反復の各々を評価することができる。メモリコントローラまたはメモリデバイスは、９回の３２ビットワード読み出しの各々をチェックして、それらが所定のＥＰＬＩコードと一致するかどうかを確認することができる。３２ビットＥＰＬＩコードの９回のバージョンまたは反復のｘ（または＞ｘ）が正しい場合、ＥＰＬＩは検証に合格する（例えば、８回一致し、１回が不一致の３２ビットはＯＫである）。ＥＰＬＩコードワード読み出しにおける３２ビットＥＰＬＩコードのいくつの反復が所定のＥＰＬＩコードと一致すべきかの閾値について、「ｘ」の値は、さまざまな方法で、例えば経験的試験もしくは理論的最適化、または工場、ユーザもしくは管理者の設定によって決定することができる。

【0029】

メモリコントローラまたはメモリデバイスは、ＥＰＬＩコードワード内で反復されるように、３２ビットＥＰＬＩコードの各ビット箇所の多数決判定を実行することができる。メモリコントローラは、ＥＰＬＩコードワード読み出しにおける９回の反復の各々にわたって３２ビットの各々をチェックし、多数決に基づいてビットの０または１を決定することができる（すなわち、９は奇数であるため、同数の可能性はない）。次いで、各ビットが多数決判定されたＥＰＬＩコードが所定のＥＰＬＩコードと一致する場合、ＥＰＬＩは検証に合格する。多数決タイプ１判定を実行することができるメモリコントローラまたはメモリデバイス（第１の多数決実施形態）の最適化を考慮すると、グラフ８００は、多数決タイプ１によるパラメータｘ（横軸上）に対するＥＰＬＩコード偽陰性および偽陽性確率（縦軸上）を示す。パラメータｘは、図５を参照して上述したように、多数決タイプ１判定を使用した、検証に合格するための正しいコード反復数である。

【0030】

１つの最適な結果は、ｘ＝２の反復について達成される（すなわち、９回のコード反復のうちの少なくとも２回が所定のＥＰＬＩコードと一致する場合、ＥＰＬＩテストは合格である）。テストエラー確率は、１Ｅ－７の単一ビット失敗確率（静的参照に対する読み取りのｅＣＴ４０ ＷＣ評価）を仮定して約１Ｅ－４０である。

【0031】

図９は、例えば図６のＥＰＬＩコードワードで示されるように、より短いコードの複数の反復で構成されたより長いコードワードの検証のためのコード長（ビット数）を考慮したオプション＃２の評価のためのグラフ９００である。ここで、考慮事項は、どのコード長が偽陽性および偽陰性のリスク間で最適にバランスをとることになるか、すなわち、より短いコード５０４内にいくつのビットがあるべきかである。ビットエラーレート（ＢＥＲ）９０８がグラフの縦軸に、パラメータコード長９１０（ビットの＃）が横軸に示される。グラフ９００は、偽陰性リスク９０２（リテンションによるＥＰＬＩ失敗リスク）、偽陽性リスク９０４（読み取りレベル付近の電力損失による誤ったＥＰＬＩ成功）、および１Ｅ－６の単一ビットエラー確率に対する偽陰性リスク９０６（リテンションによるＥＰＬＩ失敗リスク）の評価を示す。曲線の交点は、ある確率点９１２における３２ビットコード長の最適値を示す。この特定の例のこの評価から、より短いコード５０４、例えば、ＥＰＬＩコード５０６の最適なビット数は３２ビットであることが決定される。さまざまな実施形態では、より短いコード５０４またはＥＰＬＩコード５０６の他のビット数が可能である。

【0032】

１つの適切な分析は以下の通りである。多数決タイプ２判定を実行することができるメモリコントローラまたはメモリデバイス（第２の多数決実施形態）の最適化を考慮すると、グラフ９００は、多数決タイプ２による、２８８ビットサイズＣＬ（図７参照）のコード長および対応する奇数コード反復のいくつかのオプション（横軸上）に対するＥＰＬＩコードの偽陰性および偽陽性確率（縦軸上）を示す。

【0033】

図５、図６、図７、図８および図９を参照すると、一実施形態では、２８８ビットサイズＣＬに適合する３２ビットのＥＰＬＩコード長および９回の反復に対して、確率点９１２において１つの最適な結果が達成される。テストエラー確率は、１Ｅ－７の単一ビット失敗確率を仮定して約１Ｅ－２３である。テストエラー確率は、最大１Ｅ－６の単一ビットエラー確率について約１Ｅ－２３のままである。

【0034】

付記および結論：多数決手法１の信頼性がより良好であるが、両方の多数決が目標を大幅に上回るＥＰＬＩ信頼性を提供する。多数決手法２の重要な利点は、所定のコードの値に関係なく常に読み出しを提供することであり、したがって、この実装手法はまた、カウンタなどの追加のアプリケーションにより良好に適合する。したがって、一実施形態は、多数決手法２（すなわち、ビットごとの多数決判定）を使用する。

【0035】

さまざまな実施形態では、ＥＰＬＩコード以外のシステムデータは、図４～図９に示すのと同様のアルゴリズムおよび方法で記憶、読み取りおよび検証することができる。他の実施形態では、システムデータの記憶、読み取りおよび検証は、消去動作に関連してもよく、またはしなくてもよい。

【0036】

図１０は、本明細書に記載の不揮発性メモリの実施形態を使用するのに適したシステム１０００の実施形態を示す。システム１０００は、例えば、１つまたは複数の集積回路として実装することができる。外部プロセッサ１０５２は、Ｉ／Ｏ １０１０を介してシステム１０００内のコントローラ１００６に接続する。システム１０００の内部では、メモリセルアレイ１０５０は複数の消去セクタ１００４を有する。消去セクタ１００４は、ＥＰＬＩビット１０１２を有する。一実施形態では、メモリセルアレイ１０５０は、アーキテクチャを採用し、図４およびその対応する説明に示すように、ＮＯＲフラッシュメモリ４０６と同様に配列されてもよい。コントローラ１００６は、直接、またアレイアクセス回路１００８を介してメモリセルアレイ１０５０に接続し、ＥＰＬＩ比較器１０１４を有する。一実施形態では、ＥＰＬＩ比較器１０１４は、消去動作中に特定のＥセクタにプログラムされたＥＰＬＩコードワードを予め決定されたまたは予め記憶されたＥＰＬＩコードと比較して、消去動作の完了を検証することを任されてもよい。一実施形態では、予め決定されたまたは予め記憶されたＥＰＬＩコードは、コントローラ１００６内で生成または記憶することができる。

【0037】

図１１Ａおよび図１１Ｂは、一実施形態によるＮＯＲフラッシュメモリを動作させる方法のフロー図である。本方法は、機能説明において、アクションを実行するシステムと呼ばれる、本実施形態およびその変形形態を使用して、またはそれらによって実施することができる。いくつかの実施形態では、本方法は、ハードウェア（例えば、デジタルおよびアナログ回路）、ファームウェア、プロセッサ上で実行されるソフトウェア、およびそれらの組み合わせによって実施することができるか、または非一時的で有形のコンピュータ可読媒体で実現することができる。本方法は、ｅＣＴ（商標）メモリおよびｅＣＴ（商標）メモリを有するデバイスを含む、動的参照ワード線および静的参照ワード線を有するＮＯＲフラッシュメモリを使用した実施に適している。

【0038】

一実施形態では、本システムは、ＮＯＲフラッシュメモリアレイにデータを書き込む。例えば、本システムは、選択されたデータセル、例えばアレイの不揮発性メモリセルとも呼ばれるＮＯＲフラッシュメモリアレイの図１のデータセル１０２にデータを書き込む。

【0039】

一実施形態では、本システムは、図３およびその対応する説明に示すように、センス増幅器、ならびに動的参照ワード線および静的参照ワード線のハイブリッド参照を使用して、ＮＯＲフラッシュメモリアレイからデータを読み取る。選択可能な動的参照ワード線および選択可能な静的参照ワード線に接続され、それらによって制御される参照セルに基づく、ハイブリッド参照のためのさまざまな機構が、アクション１１０４を実行するのに適したものとして本明細書に記載されている。

【0040】

次に、本開示の一実施形態による、図１０のメモリセルアレイ１０５０などの不揮発性メモリで使用されるＥＰＬＩ消去動作１１００の例示的なフローチャートである図１１Ａを参照する。アクション１１０２において、図４のセクタ４０６などのセクタが消去動作のために選択される。

【0041】

アクション１１０４において、対応する動的参照ワード線の補足ＮＶＭセルにすでに記憶されているＥＰＬＩコードが上書きまたは破壊される。一実施形態では、ＥＰＬＩコードを記憶するすべての補足ＮＶＭセルが、プログラムされた状態（例えば「０」）に書き込まれる。アクション１１０４は、アクション１１０６において選択されたセクタを消去している間に電力損失が発生し、（以前の消去動作からの）正しいＥＰＬＩコードが信頼できないセクタに残される（消去がインタラプトされる）可能性があるため、必要である。したがって、ＥＰＬＩコード破壊は、セクタを消去する直前に行われなければならない。

【0042】

アクション１１０６において、本システムは、ＮＯＲフラッシュメモリアレイの選択されたセクタを消去する。消去プロセスは、ＮＯＲフラッシュメモリアレイ内のＮＶＭメモリセルのタイプに固有であり、また、システムおよび実装に固有であってもよい。一実施形態では、消去プロセスはまた、選択されたセクタ内のすべてのビットの事前プログラム、消去動作、過消去ビットを訂正するためのソフトプログラム、および非データプログラムの１つ、またはそれらの組み合わせを含むことができる。

【0043】

アクション１１０８において、本システムは、消去電力損失インジケータ（ＥＰＬＩ）を対応する動的参照ワード線の補足ＮＶＭセルに書き込む。例えば、ＮＯＲフラッシュメモリアレイの各セクタは、対応する動的参照ワード線を有し、この動的参照ワード線は、そのセクタのデータを読み取る際に使用され、ここで、例えばＥＰＬＩコードワードの形態でＥＰＬＩを記憶するためにも使用される。一実施形態では、ＥＰＬＩコードワードは、図７の利用可能なＣＬ構造７０２に記憶されてもよく、ＥＰＬＩコードワードは、図５、図６およびそれらの対応する説明で説明したように重複して記憶されてもよい。一実施形態では、ＥＰＬＩコードワードが対応する動的参照ワード線の補足ＮＶＭセルにプログラムされた後、ＥＰＬＩ消去動作１１００は完了したとみなされ得る。一実施形態では、ＥＰＬＩ消去動作１１００が電力損失のためにインタラプトされた場合、ＥＰＬＩコードワードは書き込まれず、アクション１１０４の結果としてすべてのＥＰＬＩビットが「１にプログラムされた」ままであり得る。

【0044】

次に、本開示の一実施形態による、図１０のメモリセルアレイ１０５０などの不揮発性メモリで使用されるブランクチェックを組み込んだ消去動作１１１０の例示的なフローチャートである図１１Ｂを参照する。

【0045】

特定のセクタの消去コマンドに応答して、アクション１１１２において、本システムは、静的参照ワード線のセンス増幅器および静的参照ＮＶＭセルを使用して、対応する動的参照ワード線の補足ＮＶＭセルから消去電力損失インジケータの値を読み取る。例えば、センス増幅器は、対応する動的参照ワード線に接続された選択された補足ＮＶＭセルの電流と、静的参照ワード線に接続された選択された静的参照ＮＶＭセルの電流と、を比較して、動的参照ワード線の選択された補足ＮＶＭセルに書き込まれているデータから読み出しデータを決定する。一実施形態では、アクション１１１２における読み取り／感知動作は、図４およびその対応する説明に示す実施形態と同様であり得る。

【0046】

アクション１１１４において、本システムは、アクション１１１２において読み出された消去電力損失インジケータの値を、予め記憶されたまたは予め決定されたＥＰＬＩコードと比較することによって検証する。消去電力損失インジケータコードワードおよびＥＰＬＩコードの検証のための複数の機構が、図５、図６、図７、図８および図９で上述されており、１つが採用されてもよく、さらにはこの機能のために最適化されてもよい。読み出されたＥＰＬＩコードが正しい（ＹＥＳ）として検証された場合、セクタは、最後の消去動作がインタラプトされなかったことを意味して信頼されたとみなすことができ、次のアクション１１１６に進む。しかしながら、読み出されたＥＰＬＩコードが正しくない（ＮＯ）と検証された場合、セクタは信頼されず、プロセスフローはアクション１１１８に戻り、図１１Ａで説明したようなＥＰＬＩ消去動作１１００が実行される。

【0047】

アクション１１１６において、本システムは、ＮＯＲフラッシュメモリアレイの選択されたセクタのブランクチェックを実行する。ブランクチェックは、セクタが消去されたかどうかを判定するために不揮発性メモリデバイスにおいて頻繁に使用される。例えば、ブランクチェック中に、セクタ内のすべてのビットが読み取られてもよく、すべてが消去状態または「１」に設定されている場合、セクタは消去されたとみなされ得る。ブランクチェックは、すでに消去されたセクタを「再消去」することを省くことができ、「ブランクチェックされた」セクタが消去プロセス中にスキップされることを可能にし、したがって時間を節約するので、特に有用であり得る。さらに、メモリデバイスの信頼性の向上に寄与し得る追加の消去サイクルの実行を省くことができる。ＥＰＬＩはアクション１１１４において検証され、これは、特定の動的参照ワード線に対応するＮＶＭセクタが最後の消去プロセス中に電力損失を有さなかったと信頼されたことを示すので、ブランクチェックの結果は信頼性が高いはずである。あるいは、ＥＰＬＩのために読み出された値がアクション１１１２において検証に失敗した場合、本システムは、是正措置、例えば消去プロセスに続いてＥＰＬＩコードの書き込みを実行することができる。次いで、本システムは、ブランクチェックの結果を承認する。結果が承認された場合、消去が完了したとみなされるアクション１１２０に進むことができる。ブランクチェック結果が承認されない場合、プロセスフローは、図１１Ａで説明したようなＥＰＬＩ消去動作１１００が実行されるアクション１１１８に戻る。

【0048】

上記の説明では、多数の詳細が記載されている。しかしながら、本開示の利益を有する当業者には、本開示の実施形態がこれらの具体的な詳細なしに実施され得ることは明らかであろう。いくつかの例では、説明を不明瞭にすることを避けるために、周知の構造およびデバイスは、詳細ではなくブロック図形式で示されている。

【0049】

詳細な説明のいくつかの部分は、コンピュータメモリ内のデータビットに対する演算のアルゴリズムおよび記号表現の観点から提示される。これらのアルゴリズムの説明および表現は、データ処理技術の当業者が作業の内容を他の当業者に最も効果的に伝えるために使用する手段である。アルゴリズムは、本明細書では一般に、所望の結果をもたらす自己矛盾のない一連のステップであると考えられる。このステップは、物理量の物理的操作を必要とするステップである。通常、物理量は、必ずしもそうではないが、記憶、転送、結合、比較およびその他の操作が可能な電気信号または磁気信号の形態をとる。これらの信号をビット、値、要素、記号、文字、用語、数字などとして参照することは、主に一般的な使用上の理由から、時には便利であることが証明されている。

【0050】

しかしながら、これらの用語および類似の用語はすべて、適切な物理量と関連付けられるべきであり、これらの物理量に適用される便利なラベルにすぎないことを念頭に置く必要がある。上記の説明から明らかなように特に明記しない限り、説明全体を通して、「判定する」、「書き込む」、「読み取る」、「消去する」、「決定する」、「検証する」などの用語を利用した説明は、コンピューティングシステムのレジスタおよびメモリ内の物理（例えば、電子）量として表されるデータを操作し、コンピューティングシステムのメモリもしくはレジスタまたは他のそのような情報記憶デバイス、伝送デバイスもしくは表示デバイス内の物理量として同様に表される他のデータに変換するコンピューティングシステムまたは同様の電子コンピューティングデバイスのアクションおよびプロセスを指すことが理解される。

【0051】

本明細書では、「例」または「例示的」という語は、例、実例または例示として役立つことを意味するために使用される。「例」または「例示的」として本明細書に記載された態様または設計は、必ずしも他の態様または設計よりも好ましいまたは有利であると解釈されるべきではない。むしろ、「例」または「例示的」という語の使用は、概念を具体的に提示することを意図している。本出願で使用される場合、「または」という用語は、排他的な「または」ではなく包括的な「または」を意味することを意図している。すなわち、特に指定しない限り、または文脈から明らかでない限り、「ＸはＡまたはＢを含む」は、自然の包括的順列（ｎａｔｕｒａｌ ｉｎｃｌｕｓｉｖｅ ｐｅｒｍｕｔａｔｉｏｎ）のいずれかを意味することを意図している。すなわち、ＸがＡを含む場合、ＸがＢを含む場合、またはＸがＡおよびＢの両方を含む場合、前述の例のいずれの場合にも、「ＸはＡまたはＢを含む」は満たされる。さらに、本出願および添付の特許請求の範囲で使用される冠詞「１つの（ａ）」および「１つの（ａｎ）」は、特に指定しない限り、または文脈から単数形を対象とすることが明らかでない限り、一般に「１つまたは複数」を意味すると解釈されるべきである。さらに、全体を通して「実施形態（ａｎ ｅｍｂｏｄｉｍｅｎｔ）」または「一実施形態（ｏｎｅ ｅｍｂｏｄｉｍｅｎｔ）」または「実装形態（ａｎ ｉｍｐｌｅｍｅｎｔａｔｉｏｎ）」または「一実装形態（ｏｎｅ ｉｍｐｌｅｍｅｎｔａｔｉｏｎ）」という用語の使用は、そのように記載しない限り、同じ実施形態または実装形態を意味することを意図しない。

【0052】

本明細書に記載の実施形態は、本明細書の動作を実行するための装置にも関連し得る。この装置は、必要な目的のために特別に構成されてもよく、またはコンピュータに記憶されたコンピュータプログラムによって選択的に起動または再構成される汎用コンピュータを備えてもよい。そのようなコンピュータプログラムは、限定されないが、フロッピーディスク、光ディスク、ＣＤ－ＲＯＭおよび光磁気ディスクを含む任意のタイプのディスク、読み取り専用メモリ（ＲＯＭ）、ランダムアクセスメモリ（ＲＡＭ）、ＥＰＲＯＭ、ＥＥＰＲＯＭ、磁気または光カード、フラッシュメモリ、または電子命令を記憶するのに適した任意のタイプの媒体などの非一時的コンピュータ可読記憶媒体に記憶することができる。「コンピュータ可読記憶媒体」という用語は、１つまたは複数の命令セットを記憶する単一の媒体または複数の媒体（例えば、集中型もしくは分散型データベースならびに／または関連するキャッシュおよびサーバ）を含むと解釈されるべきである。「コンピュータ可読媒体」という用語はまた、機械によって実行するための命令セットを記憶、コード化または搬送することができ、機械に本実施形態の方法論の任意の１つまたは複数を実行させる任意の媒体を含むと解釈されるものとする。したがって、「コンピュータ可読記憶媒体」という用語は、ソリッドステートメモリ、光学媒体、電磁媒体、機械による実行のための命令セットを記憶することができ、機械に本実施形態の方法論の任意の１つまたは複数を実行させる任意の媒体を含むが、これらに限定されないと解釈されるものとする。

【0053】

本明細書に提示されるアルゴリズムおよびディスプレイは、いかなる特定のコンピュータまたは他の装置にも本質的に関連しない。さまざまな汎用システムが、本明細書の教示に従ってプログラムと共に使用されてもよく、または必要な方法ステップを実行するためのより特殊化された装置を構築することが好都合であることが判明し得る。さまざまなこれらのシステムに必要な構造は、以下の説明から明らかになるであろう。さらに、本実施形態は、いかなる特定のプログラミング言語を参照しても説明されない。本明細書に記載の実施形態の教示を実施するために、さまざまなプログラミング言語が使用され得ることが理解されよう。

【0054】

上記の説明では、本開示のいくつかの実施形態の理解を深めるために、特定のシステム、構成要素、方法などの例など、多数の具体的な詳細が記載されている。しかしながら、当業者には、本開示の少なくともいくつかの実施形態がこれらの具体的な詳細なしで実施され得ることは明らかであろう。他の例では、本実施形態を不必要に不明瞭にすることを避けるために、周知の構成要素または方法は詳細に説明されないか、または単純なブロック図形式で提示されている。したがって、上記の具体的な詳細は単なる例示である。特定の実装形態は、これらの例示的な詳細とは異なっていてもよく、依然として本実施形態の範囲内にあることが企図される。

【0055】

上記の説明は例示を意図しており、限定を意図していないことを理解されたい。多くの他の実施形態が、上記の説明を読み理解すれば、当業者には明らかであろう。したがって、本実施形態の範囲は、添付の特許請求の範囲を参照し、本特許請求の範囲が権利を有する均等物の全範囲と共に決定されるべきである。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11A】

【図11B】

【国際調査報告】