知財求人 - 知財ポータルサイト「IP Force」
▶ ザ ボード オブ トラスティーズ オブ ザ レランド スタンフォード ジュニア ユニバーシティーの特許一覧
特表2024-540065温度フィールドプレートにおけるダイヤモンド成長を伴う素子及び方法
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2024-10-31
(54)【発明の名称】温度フィールドプレートにおけるダイヤモンド成長を伴う素子及び方法
(51)【国際特許分類】
H01L 21/336 20060101AFI20241024BHJP
【ＦＩ】
H01L29/78 301N
【審査請求】未請求
【予備審査請求】未請求
(21)【出願番号】P 2024525263
(86)(22)【出願日】2022-10-28
(85)【翻訳文提出日】2024-06-26
(86)【国際出願番号】 US2022048218
(87)【国際公開番号】W WO2023076594
(87)【国際公開日】2023-05-04
(31)【優先権主張番号】63/273,067
(32)【優先日】2021-10-28
(33)【優先権主張国・地域又は機関】US
(81)【指定国・地域】
(71)【出願人】
【識別番号】503115205
【氏名又は名称】ザ ボード オブ トラスティーズ オブ ザ レランド スタンフォード ジュニア ユニバーシティー
(74)【代理人】
【識別番号】100081961
【弁理士】
【氏名又は名称】木内 光春
(74)【代理人】
【識別番号】100112564
【弁理士】
【氏名又は名称】大熊 考一
(74)【代理人】
【識別番号】100163500
【弁理士】
【氏名又は名称】片桐 貞典
(74)【代理人】
【識別番号】230115598
【弁護士】
【氏名又は名称】木内 加奈子
(72)【発明者】
【氏名】チョードゥリー，スラバンティ
(72)【発明者】
【氏名】マラコウティアン，モハマダリ
【テーマコード（参考）】
5F140
【Ｆターム（参考）】
5F140AA34
5F140BA01
5F140BA02
5F140BA06
5F140BA09
5F140BB06
5F140BB18
5F140BD07
5F140BE10
5F140BF43
5F140CC02
5F140CC12
(57)【要約】
【課題】
【解決手段】特定の実施例において、方法及び半導体構造は、活性領域（例えば、トランジスタのチャネル領域）を含む回路を有し、多結晶ダイヤモンドベースのサーマルフィールドプレート（「ＴＦＰ」）を有する半導体素子を対象とする。ＴＦＰ又はその第１の部分は、活性領域の上又は下に配向される。さらに、第１の部分は、活性領域から熱を逃がすために活性領域の近傍に配置され、平均粒幅寸法及び平均厚さ寸法を備える多結晶ダイヤモンド結晶粒の層を含み、平均粒幅寸法及び平均厚さ寸法は、多結晶ダイヤモンド結晶粒を柱状よりも等方性に特徴付ける。第１の部分又はＴＦＰ全体がチャネル領域の近傍にあると、回路の動作中に、ＴＦＰは、チャネル領域から熱を逃がし、回路を比較的低温に保つ。
【選択図】図２Ｂ
【解決手段】特定の実施例において、方法及び半導体構造は、活性領域（例えば、トランジスタのチャネル領域）を含む回路を有し、多結晶ダイヤモンドベースのサーマルフィールドプレート（「ＴＦＰ」）を有する半導体素子を対象とする。ＴＦＰ又はその第１の部分は、活性領域の上又は下に配向される。さらに、第１の部分は、活性領域から熱を逃がすために活性領域の近傍に配置され、平均粒幅寸法及び平均厚さ寸法を備える多結晶ダイヤモンド結晶粒の層を含み、平均粒幅寸法及び平均厚さ寸法は、多結晶ダイヤモンド結晶粒を柱状よりも等方性に特徴付ける。第１の部分又はＴＦＰ全体がチャネル領域の近傍にあると、回路の動作中に、ＴＦＰは、チャネル領域から熱を逃がし、回路を比較的低温に保つ。
【選択図】図２Ｂ
【特許請求の範囲】
【請求項1】
活性領域を含む回路と、前記活性領域の上又は下に配向される第１の部分を有するサーマルフィールドプレート（ＴＦＰ）と、
を備え、
前記第１の部分は、
前記活性領域から熱を逃がすために前記活性領域の近傍に配置され、
平均粒幅寸法及び平均厚さ寸法を有する多結晶ダイヤモンド結晶粒の層を含み、
前記平均粒幅寸法及び前記平均厚さ寸法は、前記多結晶ダイヤモンド結晶粒が柱状よりも等方性であることを特徴付ける、
半導体素子。
【請求項2】
前記活性領域と前記ＴＦＰの前記第１の部分との間に配置される中間層をさらに備え、前記中間層は、誘電材料を含み、
前記平均粒幅寸法は、前記平均厚さ寸法の２倍よりも平均厚さ寸法に近い、
請求項１の半導体素子。
【請求項3】
前記平均粒幅寸法は、前記ＴＦＰの前記第１の部分及び前記活性領域の層が共に配向される第１の平面に平行な方向であり、前記平均厚さ寸法は、前記第１の平面に直交する方向であり、
前記平均粒幅寸法及び前記平均厚さ寸法は、前記多結晶ダイヤモンド結晶粒の層が理想的な異方性比に近づいていることを特徴付ける、
請求項１の半導体素子。
【請求項4】
前記平均粒幅寸法及び前記平均厚さ寸法は、前記多結晶ダイヤモンド結晶粒の異方性比が単一性の約１２パーセント以内の異方性比であることを特徴付ける、請求項１の半導体素子。
【請求項5】
前記活性領域と前記ＴＦＰの前記第１の部分との間に配置される中間層をさらに備え、前記中間層は、前記活性領域を保護する、
請求項１の半導体素子。
【請求項6】
前記活性領域と前記ＴＦＰの前記第１の部分との間に配置される中間層をさらに備え、前記中間層は、前記多結晶ダイヤモンド結晶粒の層の接着を強化する、
請求項１の半導体素子。
【請求項7】
前記活性領域と前記ＴＦＰの前記第１の部分との間に配置される中間層をさらに備え、前記中間層は、前記活性領域を保護し、
前記多結晶ダイヤモンド結晶粒の層が形成され、前記中間層は、前記多結晶ダイヤモンド結晶粒の層の接着を強化する、
請求項１の半導体素子。
【請求項8】
前記ＴＦＰの前記第１の部分は、前記活性領域から２～５０ｎｍ以内に配置される、請求項１の半導体素子。
【請求項9】
前記活性領域と前記ＴＦＰの前記第１の部分との間に配置される中間層と、前記活性領域の前記中間層とは反対側の側面に沿って前記活性領域に隣接する基板と、
をさらに備える、
請求項１の半導体素子。
【請求項10】
前記活性領域の前記ＴＦＰの前記第１の部分とは反対側の側面に沿って前記活性領域に隣接する基板をさらに備え、前記基板は、珪素、又はＧａＮ、又はＧａ２Ｏ３、及びＩｎＰの１つ以上の組み合わせを含む、
請求項１の半導体素子。
【請求項11】
前記多結晶ダイヤモンド結晶粒の層は、トランジスタの動作中に、柱状よりも等方性である前記多結晶ダイヤモンド結晶粒に依存する熱伝導率又は熱境界抵抗を設定するように形成される、請求項１の半導体素子。
【請求項12】
前記活性領域に隣接するゲートを有し、前記ゲートに印加されたエネルギーに応答して動作するソース及びドレイン領域を有するトランジスタをさらに備える、請求項１の半導体素子。
【請求項13】
前記活性領域と前記ＴＦＰの前記第１の部分との間に配置される中間層を備え、ソース及びドレイン領域を有し、前記ＴＦＰの前記第１の部分を通って延伸し、前記中間層のビアを通って前記活性領域に向かって又は前記活性領域内へと延伸するゲートを有するトランジスタを備える、
請求項１の半導体素子。
【請求項14】
前記活性領域と前記ＴＦＰの前記第１の部分との間に配置される中間層であって、前記中間層が配置される平面に直交する方向に熱を逃がすことにより前記活性領域から熱を逃がす、中間層を備える、請求項１の半導体素子。
【請求項15】
前記多結晶ダイヤモンド結晶粒の層の接着を強化する中間層部を備え、前記活性領域の少なくとも一部を形成する１つ又は複数の半導体層をさらに備え、
前記中間層部及び前記１つ又は複数の半導体層は、積層構造を有する、
請求項１の半導体素子。
【請求項16】
第１の中間層部を備え、前記活性領域の一部として１つ又は複数の半導体層を備え、
前記第１の中間層部及び前記１つ又は複数の半導体層は、積層構造を有し、
前記１つ又は複数の半導体層の少なくとも１つの側面に沿って配向された第２の側壁中間層部をさらに備え、
前記第１の中間層部及び前記第２の側壁中間層部は、前記多結晶ダイヤモンド結晶粒の層の接着を強化する、
請求項１の半導体素子。
【請求項17】
前記第１の部分及び前記活性領域は、それぞれ、Ｘ－Ｙ平面により特徴付けられる方向に沿って配向され、前記第１の部分の前記多結晶ダイヤモンド結晶粒は、柱状よりも等方性であり、前記多結晶ダイヤモンド結晶粒の間の結晶粒境界を最小化する、
請求項１の半導体素子。
【請求項18】
前記ＴＦＰは、第１の平面により特徴付けられる方向に沿って配向される第１のＴＦＰ部と、第２の部分を有する第２のＴＦＰ部とを備え、第１の部分は、第１のＴＦＰ部の一部であり、
前記第２のＴＦＰ部は、前記第１の平面とは異なる第２の平面により特徴付けられる方向に沿って配向され、
前記第１の部分及び前記第２の部分は、柱状よりも等方性であり、前記多結晶ダイヤモンド結晶粒の間の結晶粒境界を最小化する、
請求項１の半導体素子。
【請求項19】
前記第１の部分は、Ｘ－Ｙ平面により特徴付けられる方向に沿って配向され、前記回路の動作中に、面内熱伝導率を最大化する、請求項１の半導体素子。
【請求項20】
前記回路は、ソース及びドレイン領域と、エッチングされたＴＦＰ側壁により画定されるビアを通って、前記活性領域に向かって又は前記活性領域内へと延伸するゲートとを備えるトランジスタを備える、請求項１の半導体素子。
【請求項21】
前記回路は、ソース及びドレイン領域と、ビアを通って、前記活性領域に向かって又は前記活性領域内へと延伸するゲートとを備えるトランジスタを備え、前記ビアは、前記多結晶ダイヤモンド結晶粒の層のうち、前記ゲートの周囲に形成される多結晶ダイヤモンド結晶粒により画定される、
請求項１の半導体素子。
【請求項22】
１つ又は複数の半導体層を有する活性領域を備え、前記活性領域に向かって又は前記活性領域内へと延伸するゲートを備え、前記活性領域の両側にソース及びドレイン領域をさらに備える、回路と、積層配置され、各層が共通する第１の平面に沿って配向される１つ又は複数の半導体層が配向される、前記活性領域上の上部中間層部と、
前記１つ又は複数の半導体層の少なくとも１つの側部に沿ってそれぞれ配置され、前記共通する第１の平面と交差する別の平面に沿って配向される、少なくとも１つの側壁中間層部と、
前記上部中間層部に接着される上部ＴＦＰ部と、少なくとも１つの側壁中間層部にそれぞれ接着される少なくとも１つの側部ＴＦＰ部とを有するサーマルフィールドプレート（ＴＦＰ）と、
を備え、
前記上部ＴＦＰ部及び前記少なくとも１つの側部ＴＦＰ部は、
それぞれ、前記活性領域から熱を逃すために前記活性領域の近傍に配置され、
平均粒幅寸法及び平均厚さ寸法を有する多結晶ダイヤモンド結晶粒の層を含み、当該寸法は、回路の動作中に、前記共通する第１の平面に沿った前記上部中間層部及び前記別の平面に沿った前記側壁中間層部により面内熱伝導率を最大化するように多結晶ダイヤモンド結晶粒を特徴付ける、
半導体素子。
【請求項23】
前記上部中間層部及び前記側壁中間層部は、前記多結晶ダイヤモンド結晶粒の接着を強化する、請求項２２の半導体素子。
【請求項24】
上に前記回路が配置される基板をさらに備え、前記少なくとも１つの側壁中間層部は、多結晶ダイヤモンド結晶粒の接着を強化し、前記活性領域から前記基板に向かって熱を逃がす、
請求項２２の半導体素子。
【請求項25】
前記回路の動作中に、前記ＴＦＰは、チャネルの周囲からの発熱に関する高い熱流束みつどを制御する、請求項２２の半導体素子。
【請求項26】
前記回路は、電力増幅器を備える、請求項２２の半導体素子。
【請求項27】
前記回路は、高周波大出力（ＨＦＨＰ）トランジスタを備え、前記活性領域は、前記ＨＦＨＰトランジスタの一部である、
請求項２２の半導体素子。
【請求項28】
前記上部中間層部及び前記側壁中間層部の少なくとも１つの前記ＴＦＰの前記ダイヤモンド結晶粒のうちのダイヤモンド結晶粒は、前記活性領域の２～５０ｎｍ内に配置される、請求項２２の半導体素子。
【請求項29】
活性領域に対する第１の平面に沿って配向される第１の部分を有するサーマルフィールドプレート（ＴＦＰ）を使用することにより、回路の前記活性領域から熱を逃がすことと、を備え、前記第１の部分は、
前記活性領域から熱を逃がすために前記活性領域の近傍に配置され、
前記第１の平面に平行な方向の平均粒幅寸法と、前記第１の平面に直交する方向の平均厚さ寸法とを備える多結晶ダイヤモンド結晶粒の層を備え、
前記平均粒幅寸法及び平均厚さ寸法は、前記多結晶ダイヤモンド結晶粒を柱状より等方性に特徴付ける、
方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、米国海軍研究局から授与された契約Ｎ０００１４－１９－１－２６１１の下、政府の支援を受けて行われた。政府は本発明に一定の権利を有する。
【背景技術】
【0002】
様々な実施形態の様態は、ダイヤモンドを含む半導体材料及び素子を対象とする。
【0003】
例示的な文脈において、本開示の様態は、トランジスタチャネル等の回路の自己発熱部分を備える半導体素子、及び自己発熱部分から熱を効果的に除去する方法として、半導体素子の一部にダイヤモンドを実装することを対象とする。このような半導体の製造中に高熱が発生すると、（特に高出力・高周波用途について）素子の性能や寿命が低下する可能性があるため、多くの用途において、半導体材料及び回路の許容範囲内の温度でダイヤモンドを成長させることが重要である。また、このような半導体の使用中に高熱が発生すると、半導体が損なわれる可能性がある。例えば、高出力では、半導体素子のチャネルに過剰な熱がしばしば発生し、この熱は、キャリア散乱を増大させ、その結果、移動度を低下させる傾向にある。また、光半導体素子の動作中、その素子において発生した熱は、当該素子により処理される光の波長のシフトを引き起こし得る。
【0004】
さらに、高周波で動作するように設計された半導体素子では、スケーリングに起因して、半導体チャネルからの放熱がより困難になる。しばしば、半導体デバイスを高周波で動作させると、１つ以上の高温ピークが発生する。様々な種類の応用例の１つとして、このような熱除去技術は、電力増幅器で使用されるような高周波高出力ＧａＮ型トランジスタ上に成長したダイヤモンドで使用されることがある。高周波大出力（ＨＦＨＰ）トランジスタベースの増幅器としてしばしば使用されることがあるＧａＮパワーアンプ（ＰＡ）を考える。この種類のＰＡは、５Ｇセルラー通信の基地局、及び航空機や艦船のＲＡＤＡＲアプリケーションに適した解決策となっている。これらのアプリケーションは、高出力（Ｐｏｕｔ）／エレメントによる地上波ハブ通信及び地上波バックホール通信と共に、アーキテクチャや設計に重大な課題もたらす深刻な熱を発生させる可能性がある。
【0005】
これら及びその他の事項は、様々な用途に使用される半導体素子の効率的動作に課題を与えている。
【発明の概要】
【0006】
本開示に提示される様々な実施例／実施形態は、上記及び／又は以下の開示から明らかとなり得るその他の課題を対象とする。例えば、これらの開示される様態のいくつかは、トランジスタチャネル及びその関連回路等の高温箇所の近傍の成長ダイヤモンドを使用することにより動作中の半導体素子を低温に維持することに使用される／影響を与える方法及び半導体素子を対象とする。
【0007】
特定の実施形態の例において、本開示の様態の例は、半導体素子の使用及び／若しくは作成を含む方法（製造工程におけるその全体又は一部）、半導体素子を製造する方法を実行するためのシステム、半導体素子を放熱させつつ動作させる使用方法、並びに／又は半導体素子自体を対象とする。
【0008】
特定の実施例において、本開示は、チャネル領域を備えるトランジスタを含む回路と、多結晶成長ダイヤモンドベースのサーマルフィールドプレート（ＴＦＰ）とを有する半導体素子を特徴とする。ＴＦＰは、柱状よりも等方性である成長ダイヤモンドを有すること及び／若しくはチャネル領域から５０ｎｍ以内に配置される第１の部分を有すること、並びに／又はトランジスタの動作中に、（例えば、等方性ダイヤモンド結晶粒及び／又は柱状よりも等方性であるダイヤモンド結晶粒の近傍に）少なくとも１つのダイヤモンド成長発現に依存する熱伝導率若しくは熱境界抵抗を発現することを特徴とする。
【0009】
別の特定の実施例において、ダイヤモンドは、少なくとも１つのダイヤモンド成長発現を設定するように成長してよい。第１の部分が回路の動作中にチャネル領域の近傍にあると、ＴＦＰは、チャネル領域から容易に熱を逃がす。
【0010】
上記及び／又は別の実施形態の例において、半導体素子及び当該素子を含む方法は、活性領域を含む回路と、活性領域の上又は下に配向される第１の部分を有するサーマルフィールドプレート（ＴＦＰ）とを備える素子を対象とする又は含む。第１の部分は、活性領域から熱を逃がすために活性領域の近傍に配置されてよく、素子は、平均粒幅寸法及び平均厚さ寸法を有する多結晶ダイヤモンド結晶粒の層を含んでよく、平均粒幅寸法及び平均厚さ寸法は、多結晶ダイヤモンド結晶粒が柱状よりも等方性であることを特徴付ける。
【0011】
上記及び／又はさらなる特定の実験的な実施形態において、平均粒幅寸法は、平均厚さ寸法の２倍よりも平均厚さ寸法に近く、平均粒幅寸法及び平均厚さ寸法は、多結晶ダイヤモンド結晶粒の層が理想的な異方性比（例えば、単一性の約１２パーセント以内の異方性比）に近づいていることを特徴付ける。
【0012】
上記及び／又は別の実験的な実施形態において、（例えば、上記の種類の内の）半導体素子は、活性領域とＴＦＰの第１の部分との間に配置される中間層を備えてよく、中間層は、多結晶ダイヤモンド結晶粒が形成されつつ活性領域を保護し、多結晶ダイヤモンド結晶粒の層の接着を強化する。
【0013】
また、上記及び／又は別の実験的な実施形態と一致するさらなる実施例において、そのような半導体素子は、（活性領域からの熱を中間層が配置される平面に垂直な方向に逃がす）活性領域とＴＦＰの第１の部分との間の中間層と、活性領域の中間層とは反対側の面において活性領域に隣接する基板とを備える、及び／又は活性領域のＴＦＰの第１の部分とは反対側において活性領域に隣接する基板とを備えてよく、基板は、珪素、又はＧａＮ、又はＧａ２Ｏ３、及びＩｎＰの１つ以上の組み合わせを含んでよく、及び／又は多結晶ダイヤモンド結晶粒の層は、トランジスタの動作中に、柱状よりも等方性である多結晶ダイヤモンド結晶粒に依存する熱伝導率又は熱境界抵抗を設定するように形成されてよい。
【0014】
上記の実施例の１つ以上の様態に基づく及び／又は一致し、３Ｄ熱緩和を含む別の特定の実施例において、本開示は、１つ以上の半導体層を有する活性領域を含み、活性領域に向かって又は活性領域内に延伸するゲートを含み、活性領域の両側にソース及びドレイン領域をさらに含む回路と、積層配置され、各層が共通する第１の平面に沿って配向される１つ又は複数の半導体層が配向される、活性領域上の上部中間層部と、１つ又は複数の半導体層の少なくとも１つの側面に沿ってそれぞれ配置され、共通する第１の平面と交差する別の平面に沿って配向される少なくとも１つの側壁中間層部と、上部中間層部に接着される上部ＴＦＰ部及び少なくとも１つの側壁中間層部にそれぞれ接着される少なくとも１つの側面ＴＦＰ部を有するサーマルフィールドプレート（ＴＦＰ）とを備える半導体素子を対象とする。上部ＴＦＰ部及び少なくとも１つの側面ＴＦＰ部は、それぞれ、活性領域から熱を逃すために活性領域の近傍に配置されてよく、平均粒幅寸法及び平均厚さ寸法を有する多結晶ダイヤモンド結晶粒の層を含んでよく、当該寸法は、回路の動作中に、共通する第１の平面に沿った上部中間層部及び別の平面に沿った側壁中間層部により面内熱伝導率を最大化するように多結晶ダイヤモンド結晶粒を特徴付ける。
【0015】
上記の実施例の１つ以上の様態に基づく及び／又は一致するさらなる別の特定の実施例において、本開示は、その上に回路が配置される基板をさらに備える半導体素子を対象とし、少なくとも１つの側壁中間層部は、多結晶ダイヤモンド結晶粒の接着を強化し、活性領域から基板に向かって熱を逃す。
【0016】
上記の様態及び装置の例に一致して、本開示の他の様態の例は、そのような半導体素子の特定の特徴を対象とし、当該特徴は、以下の：トランジスタの動作中に面内熱伝導率を提供する、ＴＦＰを含む層の一部として形成されるチャネルに隣接するゲート；及び／又は平面に配向される第１のＴＦＰ部（又はＴＦＰの１つ以上の部分）の１つ以上を備える。
【0017】
上記の説明は、本開示の各様態、実施形態、又は全ての実装例を説明することを意図しない。また、以下の図面及び具体的な説明は、様々な実施形態を例示する。
【0018】
実験的な実施例を含鵜様々な実施形態の例は、本開示に係る添付の各図面に関連する以下の詳細な説明を考慮して完全に理解され得る。
【図面の簡単な説明】
【0019】
【0020】
【0021】
【0022】
【0023】
【0024】
【0025】
【0026】
【0027】
【0028】
【0029】
【0030】
【0031】
本明細書において説明される様々な実施形態は、変形及び変更が可能であり、その態様が図面に例として示され詳細に説明される。しかしながら、本開示を説明される特定の実施形態に限定する意図はないことが理解される。逆に、その意図は、特許請求の範囲に画定される態様を含む、本開示の範囲内の全ての変更例、同等例、及び代替例を網羅することである。加えて、本出願全体を通して使用される「実施例」という用語は、例示のためのものであり、限定的ではない。
【発明を実施するための形態】
【0032】
本開示の様態は、本開示の様態が当該素子に対して有益であると容易に認識されるレベルで高速で動作し得る及び／又は熱を発生させ得る、半導体素子におけるダイヤモンドの成長及び使用を含む様々な異なる種類の装置、システム、及び方法に適用可能である。以下の説明はそのような素子のダイヤモンド層にＰＣダイヤモンドを使用する特定の実施例を提示するが、そのような説明は様態の説明を補助し、本開示の理解を深める例示的な文脈を提供する。従って、本開示は必ずしもそのように限定されない。
【0033】
以下の説明において、様々な特定の詳細は、本明細書に提示される特定の実施例を説明するために提供される。しかしながら、これらの実施例の１つ以上の別の実施例及び／又は変形例を以下に与えられる全ての特定の詳細無しに実行可能であることが当業者にとって明らかである、別の例において、本明細書の実施例の説明を妨げないように、既知の特徴については詳細に説明されない。図示を容易にするため、同一の要素又は同一の要素の追加例を参照するために同一の含意及び／又は参照番号が異なる図面で使用されてよい。また、いくつかの場合において様態及び特徴が個別の図で説明され得るが、１つの図面又は実施形態からの特徴は、組み合わせとして明示又は説明されていなくとも別の図面又は実施形態の特徴と組み合わせることができることが理解される。
【0034】
本開示の例示的な様態は、そのような半導体素子を製造する方法に関する。１つの方法は、チャネル領域を備えるトランジスタを含む回路を形成することと、ＰＣ成長ダイヤモンドベースのサーマルフィールドプレート（ＴＦＰ）を形成することと、ＴＦＰのためにダイヤモンドを成長させて少なくとも１つのダイヤモンド成長発現（例えば、結晶粒径）を設定することとを含み、ＴＦＰは、チャネル領域から５０ｎｍ以内に配置される第１の部分を有すること、及びトランジスタの動作中に、少なくとも１つのダイヤモンド成長発現に依存する熱伝導率若しくは熱境界抵抗を発現することを特徴とする。従って、回路の動作中に、熱伝導率又は熱伝導率又は抵抗がそのように依存している及び／又は平均粒幅寸法及び平均厚さ寸法を有するダイヤモンド結晶粒が多結晶ダイヤモンド結晶粒を柱状よりも等方性に特徴付けていることにより、ＴＦＰは、チャネルからの熱を少なくとも第１の部分に逃す。
【0035】
上記の素子に一致して、本開示の別の様態の例は、そのような半導体素子の特定の特徴を対象とし、そのような特徴は、以下の：ＴＦＰを含む層の一部として形成されるチャネルに隣接するゲート；第１の部分における平均結晶粒径を含む又は指すダイヤモンド成長発現；チャネル領域が走る少なくとも１つの方向と共通する方向に走る平面に配向され、チャネルに対して、トランジスタの動作中に実践的に理想的な面内熱伝導率を提供するように配置される第１のＴＦＰ部、の少なくとも１つ以上を提供する。
【0036】
本開示に係るそのような半導体素子の別の様態は、以下の：略等方性のダイヤモンド結晶粒を含み、それに沿ってＴＦＰが配向される平面（又は、ＴＨＰが板状でない場合、ＴＦＰの一部）に対して横方向の結晶粒境界を低減させる第１の部分；第２の部分を含むＴＦＰ、の少なくとも１つを対象とし、第１の部分及び第２の部分は、それぞれ、低減された結晶粒境界を有するダイヤモンド結晶粒を含み、第１の部分及び第２の部分は、３次元において、トランジスタの動作中に最適化された面内熱伝導率を提供する。
【0037】
上記の素子に一致して、本開示の別の様態は、そのような半導体素子の特定の特徴を対象とし、当該特徴は、以下の：ＴＦＰを含む層の一部として形成されるチャネルに隣接するゲート；第１の部分における平均結晶粒径及び／又は単一に近い異方性比を含む又は指すダイヤモンド成長発現；チャネル領域が配置される平面上に又は好ましくは平面に沿って配置され、チャネルに対して、トランジスタの動作中に面内熱伝導率を提供するように配置される第１のＴＦＰ部、の１つ以上を含む。
【0038】
本開示に係るそのような半導体素子の別の様態は、以下の：略等方性のダイヤモンド結晶粒を含み、それに沿ってＴＦＰが配向される平面に対して横方向の結晶粒境界を低減させるＴＦＰの部分の第１のＴＦＰ部；第２の部分を含むＴＦＰ、の少なくとも１つを対象とし、第１の部分及び第２の部分は、それぞれ、互いの間の結晶粒境界を低減するために配向されるダイヤモンド結晶粒を含み、第１の部分及び第２の部分は、３次元において、トランジスタの動作中に最適化された面内熱伝導率を提供する。
【0039】
さらなる別のより具体的な実施例において、本開示の様態は、成長ダイヤモンドとその上に１つ以上の回路が形成される基板とを一体化する材料一体化界面層（又は「中間層」）を使用することによる半導体素子及びその回路用の熱除去技術を対象とし、ダイヤモンドは、回路発熱領域（例えば、ホットスポット）の近傍に配置されてよい。
【0040】
様々な種類の特定用途の実施例として、そのような熱除去技術は、パワーアンプに使用されるような高周波高出力ＧａＮ型トランジスタのダイヤモンド成長に使用され得る。ＰＣダイヤモンドが界面一体化層として使用される特定の実験的な素子に関して、ダイヤモンドとＧａＮ材料との間に、発熱が集中するトランジスタのチャネルの近傍におけるダイヤモンドの形成のための高い等方性（例えば、２．０未満）を有する低い熱境界抵抗（例えば、５～１０ｍ２Ｋ／ＧＷ未満の「ＴＢＲ」）が実現できる。
【0041】
動作中の特定の実験的な半導体素子に関して、ホットスポット（例えば、トランジスタのチャネル領域）からの熱は、半導体素子から垂直方向及び両横方向（すなわち、３Ｄ熱抽出）に除去されてよい。ＧａＮ型トランジスタを含むより具体的な実験的な実施例の半導体素子において、ダイヤモンドとＧａＮ型トランジスタとの間の熱境界抵抗（ＴＢＲ）が最小の３．１ｍ２Ｋ／ＧＷであり、最大の等方性を有し、チャネルからの（ダイヤモンドの）厚さが１μｍであるダイヤモンドが、そのようなホットスポットの近くに配置されるサーマルフィールドプレートを形成するように成長し、それにより、ＧａＮ型トランジスタからの３Ｄ熱抽出が実現される。装置は、装置の上部及び側壁上にダイヤモンドが形成されてよく、それにより、３次元の全てから熱を除去することができる。本開示の実施例の取り組みにおいて、そのような最大化された等方性は、約１．１２以上の異方性比に対応することが実験的に実証され、異方性比は、平均厚さ寸法を平均粒幅寸法で除算したものと定義される（平均粒幅寸法は、活性領域の層又はそれに沿ってＴＦＰ若しくはＴＦＰの第１の部分が層として形成される第１の平面の上又は第１の平面に概して平行な方向であり、平均厚さ寸法は、中間層又は第１の平面に対して直交する方向に延伸する方向であってよい）。
【0042】
さらなる別の実施例において、（例えば層としての）ダイヤモンドは、素子に使用されて、ダイヤモンドに関連する平均結晶粒径に依存する熱伝導率を提供する。ダイヤモンド層の熱伝導率は、１００～２０００Ｗ／ｍＫの範囲にある。例えば、２以上の次元において素子の周囲にダイヤモンドを配置することにより、チャネルの熱抵抗が低減され、これにより、チャネルの高い温度ピークが徐々に低くなり、１つ以上の当該半導体素子の少なくとも１つに関連する温度プロファイルが平坦になる。
【0043】
（例えば、上記の半導体素子の１つに関連する）半導体素子を製造又は処理する方法において、ダイヤモンド又はダイヤモンド層は、半導体素子の残りの部分が処理された（例えば、試験が可能になった）後に追加される。これは、例えば、ＰＣダイヤモンドの化学気相成長により及び／又は単一の工程（ダイヤモンドの追加）により実現されてよい。
【0044】
別の実施例において、（例えば、上記の半導体素子の１つに関連する）半導体素子は、速いスイッチング速度で動作するように特徴付けられ、そのような速度は、半導体素子に使用される技術（例えば、ＧａＮ、Ｇａ２Ｏ３、ＩｎＰ）に少なくとも部分的に起因し、半導体素子に発熱するホットスポットを発生させる。さらに、特定のより具体的な実施例において、１つ以上の半導体素子は、ダイヤモンドを使用することによる半導体素子のホットスポットからの放熱に起因する以下の特徴の少なくとも１つを有することが特徴付けられ、当該特徴は：１．１２の異方性比（単一性の約１２パーセント）；極小の熱境界抵抗又は「ＴＢＲ」（例えば、上記の３．１ｍ２ｋ／ＧＷのＴＢＲ）；約６３７Ｗ／ｋの特大の熱伝導率又は「ＴＣ」（例えば、このレベルの１０～１５％、及びいくつかの例においてこのレベルに達するかほぼこのレベルである）である。
【0045】
上記の様態に一致して、そのように製造された素子又はそのような製造をする方法は、付録Ａ及びＢと共に２０２１年１０月２８日に出願され、その優先権が請求される米国仮出願番号６３/２７３０６７（ＳＴＦＤ．４３６Ｐ１ Ｓ２１－３３１）に提示及び請求される様態を含んでよい。許可される範囲において、そのような主題は、一般的に並びにさらなる様態及び実施例（例えば、実験的な及び／又はより具体的な実施形態）が補足及び／又は明示に有用であり得る範囲において、その全体が参照として組み込まれる。
【0046】
以下においてその位置が説明される様々な実験的（概念実証）な実施例は、上記の特徴的な態様、構造、及び方法論を１つ以上の半導体素子に使用して、そのような実験的な実施例で使用される特定の種類の材料層、用途、及び形状を含むがこれらに限定されない半導体回路及び素子を形成できることを実証している。
【0047】
図１Ａ及び１Ｂは、本開示の様態の例に係る、各半導体素子の実験的な実施形態の例を示す一般断面図である。図１Ａは、実験的な２Ｄ熱拡散半導体素子の断面図であり、図１Ｂは、実験的な３Ｄ半導体素子の断面図である。図１Ａ及び１Ｂにおいて使用される参照記号は、同様の様態に互いに対応し、また、これらの参照記号は、図２Ａ、２Ｂ、３Ａ及び３Ｂにおいて同様の様態に対応するように選択される（例えば、１１０Ａは、１１０Ｂ、２１０Ａ、３１０Ａ、及び３１０Ｂに対応し、１２５Ａは、１２５Ｂ、２２５Ａ、３２５Ａ、及び３２５Ｂに対応する等）。
【0048】
図１Ａ及び１Ｂは、それぞれ、上部熱拡散ダイヤモンド成長層１１０Ａ又は１１０Ｂ、中間層１３０Ａ又は１３０Ｂ、素子の活性領域（又は素子活性領域）１２０Ａ又は１２０Ｂ、及び半絶縁基板１２５Ａ及び１２５Ｂを示す。中間層１３０Ａ及び１３０Ｂは、ダイヤモンド層１１０Ａ及び１１０Ｂの成長中等の対応する素子の１つ以上の製造工程中に素子の活性領域（又は素子活性領域）１２０Ａ及び１２０Ｂを保護する材料（例えば）、ＳｉＮで形成されてよい。示されるように、各素子活性領域１２０Ａ及び１２０Ｂは、１つの層又は互いの上に形成される複数の層により実装されてよい。
【0049】
中間層１３０Ａ及び１３０Ｂは、素子活性領域１２０Ａ及び１２０Ｂ上の上部（水平配向）層として示される。しかしながら、中間層１３０Ａ及び１３０Ｂは、素子活性領域１２０Ａ及び１２０Ｂの（垂直配向）側面１３２Ａ及び１３２Ｂを囲むことにより、そのような保護を提供するように実装されてもよい。図１Ａ及び１Ｂの各素子活性領域は、それぞれ、図１Ａ及び図１ＢにおいてＧ、Ｓ、及びＤとして図示されるゲート（Ｇ）、ソース（Ｓ）、及びドレイン（Ｄ）を含むトランジスタの一部である。これらの文脈及び一般的なトランジスタ構造の説明において、「ソース」及び「ドレイン」の用語は、ソース及び／又はドレインがドレイン及び／又はソースを指すように相互互換可能であることが理解される。ゲート（Ｇ）の下及び周囲にあるソースとドレインとの間の領域は、発熱が最も集中し得るトランジスタのチャネル領域を形成する。特定の実験的な実施例において、ソース（Ｓ）及びドレイン（Ｄ）が形成される前にコンタクト１３３Ａ及び１３３Ｂが形成され、パッド１３４Ａ及び１３４Ｂが、半導体素子の他の回路がそこにアクセスできるように、ゲート及びソースに隣接して形成されてよい。
【0050】
図１Ａ及び１Ｂの主な違いは、図１Ａが２次元（例えば、中間層１３０Ａ又は基板１２５Ａの上面に沿った平面に実質的に平行なＸ－Ｙ平面）に成長するダイヤモンド層１１０Ａを示し、図１Ｂがそのような２次元のダイヤモンド層１１０Ａ、１１０Ｂに加えて素子活性領域１２０Ａ及び１２０Ｂの（垂直方向）側面の一部、ほぼ全部、又は全部を囲む熱拡散ダイヤモンド層１４０を示すことである。トランジスタの動作中、素子活性領域１２０Ａ及び１２０Ｂは、しばしば素子の最も顕著に発熱する領域を示し、従って、この方法で素子活性領域１２０Ａ及び１２０Ｂを囲むように、かつ少なくとも部分的に素子活性領域１２０Ａ及び１２０Ｂの近傍（例えば、ホットスポットの上又は最も近い位置に水平配向部分、又はチャネル領域の２～５０ｎｍ以内に位置するチャネル）において使用することにより熱拡散ダイヤモンド層１４０の使用を最適化することは、活性領域１２０Ａ及び１２０Ｂから発生した熱を逃がすことに極めて効果的であると示された。
【0051】
本開示の１つの特定の様態によれば、図１Ａ及び１Ｂに示されるような半導体素子は、トランジスタベースの回路を形成し、次にチャネル領域から５０ｎｍ以内に配置される第１の部分を有し、トランジスタの動作中に少なくとも１つのダイヤモンド成長発現に依存する熱伝導率若しくは熱境界抵抗を発現することを特徴とするＰＣダイヤモンドベースのサーマルフィールドプレート（「ＴＦＰ」）を形成する又は成長させることにより作成されてよい。図１Ａ及び１Ｂに示されるように、ＴＦＰは、図１Ａの１１０Ａ、図１Ｂの１１０Ｂ及び／又は１４０に対応してよい。図１Ａの中間層１３０Ａ又は図１Ｂの中間層１３０Ｂは、ＴＦＰの前に、活性領域（及びチャネル領域）を保護するために形成されてよい。
【0052】
本開示に関して、ＴＦＰのためにダイヤモンドを成長させ、回路のダイヤモンド結晶粒について１つ以上のダイヤモンド成長発現を設定することにより（各層１１０Ａ、１１０Ｂ、及び１４０を形成することとしてまとめて図示される）、回路の動作中に、ＴＦＰは最も効果的にチャネル領域から熱を逃がすことが発見された。１つのより具体的な実施形態の例において、ＴＦＰのためのダイヤモンドは、ダイヤモンド結晶粒及び／又は略等方性のダイヤモンド結晶粒について、ＴＦＰの第１の部分が成長及び形成される平面に対して横方向の結晶粒境界を低減するように第１のＴＦＰ部分（例えば、チャネルの中央に最も近い）において平均結晶粒径を（１つ以上のダイヤモンド成長発現として）設定するように成長する。図１Ａ及び１Ｂのそれぞれにおいて、図示される結晶粒は、実用的な大きさ（ただし、原寸ではない）で、層１１０Ａ及び１１０Ｂのダイヤモンド結晶粒が高い横方向成長率により成長し、ＴＦＰの第１の部分が成長及び形成される平面に対して（横方向に）より広い結晶粒となるように、示される。
【0053】
同様に、図１Ｂの３Ｄ実装例において、成長ダイヤモンド１４０を形成する図示される結晶粒は、（例えば、平均結晶粒径により測定される）実用的な大きさで、ＴＦＰ１１０Ａ及び１１０Ｂのダイヤモンド結晶粒が、ＴＦＰが形成される平面に対して比較的広い構成を有するように、示される。これにより、上記のように、横方向の結晶粒境界が低減され、チャネル領域から熱を逃がす効果が向上する。
【0054】
実質的に図１Ａ及び１Ｂに対応する図２Ａ、２Ｂ、３Ａ、及び３Ｂは、２Ｄ型及び３Ｄ型熱拡散半導体素子の実施形態の例のブロック様又はモデル化図である。図２Ａ及び２Ｂは、それぞれ、そのような２Ｄ型又は３Ｄ型の素子を示す（図１Ａ及び１Ｂのゲート、ソース、ドレイン端子が隠され図示されていない）。図２Ａは、上部のみのヒートスプレッダ又はＴＦＰ２１０Ａと、中間層２１５Ａと、素子活性領域２２０Ａと、基板２２５Ａとを含む２Ｄ型素子を示す。図２Ｂの３Ｄ型素子は、これらの各構造をそれぞれ２１０Ｂ、２１５Ｂ、２２０Ｂ、２２５Ｂとして示す。図２Ａの素子と図２Ｂの素子との相違点として、（上記の図１Ａと図１Ｂとの相違点と同様に）図２Ａの素子は、基板２２５Ａの上の又は実質的に平行な水平上部（上）面２１０Ｂに沿った部分にのみ成長ダイヤモンドを有するのに対し、図２Ｂの素子は、活性領域の上面２１０Ｂ及び両方の側面（又は全周）に成長ダイヤモンドを有する。これらの２Ｄ型及び３Ｄ型素子において、ダイヤモンドの少なくとも１部は素子活性領域の近傍に配置され、素子から熱を逃がす機能を向上させる。さらに、平均結晶粒径がより大きいと、この機能はさらに向上する。
【0055】
図３Ａ及び３Ｂのモデル化された素子は、図２Ａ及び２Ｂに対応するが、図１Ａ及び１Ｂの素子のゲート、ソース、及びドレインも示す。上記のように、これらの上記の図面における参照記号は、説明を簡略化するために互いに追跡する。例えば、図３Ａの素子は、（図２Ａの２Ｄダイヤモンド層又はＴＦＰ２１０Ａを介する２Ｄ熱拡散素子と同様に）２Ｄダイヤモンド層又はＴＦＰ３１０Ａを備える２Ｄ熱拡散素子をモデル化し、図３Ｂの素子は、（図２Ｂの上部及び側部にダイヤモンド部を介する３Ｄ熱拡散素子と同様に）ダイヤモンド部３１０Ｂ及び３４０を介する３Ｄ熱拡散素子をモデル化する。
【0056】
図４Ａ及び４Ｂは、それぞれ、基板４２５上に形成された３Ｄ熱拡散半導体素子の上面ＳＥＭ図である。上面図から、１つの半導体素子の素子活性領域４１２は、上部（水平配向）ダイヤモンド）層の下方に配置される。図４Ｂに示されるように、寸法は五十（５０）ミクロンのスケールバーにより示される。
【0057】
図４Ｃは、素子４０８Ａ又は４０８Ｂのような３Ｄ熱拡散半導体素子用のダイヤモンドの側面断面図を示す実験的な半導体素子の拡大走査型ＳＥＭの画像である。再び側面から（例えば、図３Ｂの基板３２５Ｂに平行な平面から断面を見ると）、４１４はダイヤモンド層の上又は上部（平行配向）部を示し、４１６はダイヤモンド成長材料の中間部を示し、４１８はダイヤモンド成長材料の下部を示す。ダイヤモンド成長材料の中間部４１６は、図３Ｂの中間層３３０Ｂ等の中間層に最も近い。２Ｄ及び３Ｄ熱拡散素子のそれぞれにおいて、本開示に係る実験例は、上部側のダイヤモンドとの一体化は、チャネル（又はホットスポット）の近傍（例えば、ナノメートル範囲内）に配置された時、（ウエハの底部のヒートシンクと共に）チャネルの温度ピークを低減するだけではなく、（下記において図７Ｃ、７Ｄに関して説明される）シミュレーションに示されるように平均チャネル温度を低減することも補助することに有益であると実証された。
【0058】
図４Ａ、４Ｂ及び４ＣのＳＥＭ画像から分かるように、ダイヤモンドは、上部だけでなく側壁上にも様々な角度でコンフォーマルに形成されており、これにより、熱を効率的に除去するための活性領域から基板への連続した熱経路が形成される。
【0059】
また、本開示によれば、図５Ａ乃至５Ｄは、絶縁中間層用の多くの材料の例の１つとしてＳｉＮ（例えば、Ｓｉ３Ｎ４）を用いるＧａＮ型トランジスタ素子の特定の実験例の様態を示す。図５Ａは、ダイヤモンドベースのＧａＮトランジスタ対基板の厚さの熱境界抵抗（ＴＢＲ）を示すグラフである。図５Ａにおいて、ダイヤモンドとＳｉ３Ｎ４中間層を含むＧａＮとの間の熱境界抵抗（一括ＴＢＲ）が、時間領域サーモリフレクタンス（ＴＤＴＲ）及び過渡サーモリフレクタンス（ＴＴＲ）を使用して測定された。この図５Ａのグラフに示されるように、オングストロームレンジの分解能でエッチング速度を制御することにより、）一（１）ｎｍ未満の中間層（文献に記載された最小ＴＢＲ３．１ｍ２Ｋ／ＧＷに対応：図５Ａの（赤い）星形のデータポイントを参照）が得られ、これは、拡散ミスマッチモデルを使用して予測された理論値にかなり近い。
【0060】
図５Ｂは、最小ＴＢＲのサンプルの断面図の高分解能透過型電子顕微鏡（ＨＲＴＥＭ）を示す。図５Ｂは、（例えば、以下の図５Ｄに説明される成長の第１段階を介する）中間層のエッチングを含む成長率制御法を使用するダイヤモンド成長に関する（Ｓｉ３Ｎ４）中間層の顕著な薄層化を伴う製造処理に対応する。ＨＲＴＥＭ画像は、ダイヤモンド成長の後にどの程度のＳｉ３Ｎ４中間層が残るかを示す。図５Ｂの左側は、ＥＥＬＳ（電子エネルギー損失分光法）の結果を示し、３つの並んだ画像５３０、５４０、５５０は、どのように炭素がＳｉ３Ｎ４内を拡散（５７０及び５８０においてより一般的に図示される）して、界面をＳｉＣ超薄膜（界面）層５７５に変化させるか及びダイヤモンドがチャネルの近傍に配置されるかの進行を（左から右へ）示す。関連する実験努力において、Ｓｉ３Ｎ４への炭素の拡散は界面をＳｉＣへと変化させ、Ｓｉ３Ｎ４よりも大幅に高い熱伝導率（ＴＣ）を示すことが分かった。ＳｉＣは、Ｓｉ３Ｎ４と比較してより高いＴＣを有するため、界面の熱抵抗を低減させ、ＴＢＲをより低減させる。上記に示されるように、この進行及び結果は、エッチング速度及び成長率を注意深く制御することにより実現される。
【0061】
図５Ｃは、図５Ａ及び５Ｂを参照し、素子の断面温度プロファイルを示す。より具体的には、図５Ｃは、特定の実験例について、エッチング－成長率を制御して核形成層及び中間層誘電体の厚さを低減することにより、界面における温度の不連続性、そして最終的にはダイヤモンドと素子のチャネルとの間のＴＢＲを減少させることが有益であることを示す。基本的に、核形成層及び中間層（本実施例においては中間層誘電体）は、その下の半導体材料の保護及び強固な接着のために必要である（また、これらの層は、異物上でのダイヤモンド成長を開始させることにも役立つ）。
【0062】
図５Ｄは、本開示に係る異なる実験的な実施例に関するダイヤモンド成長サーマルフィールドプレート用の異方性比（ダイヤモンドの厚さとその結晶粒径との比）対厚さを示すグラフである。特定の実験的な様態によれば、本開示の進歩は、活性領域の近傍に配置されたより等方性の高い（より単一に近い）ダイヤモンドを使用することにある。ダイヤモンドは横方向及び縦方向のＴＣ（熱伝導率）パラメータにおいて異方性を有するため、柱状であるよりも等方性であるそのようなダイヤモンド層を有することにより、面内ＴＣがより高くなることで実効ＴＣが向上する。この実効ＴＣは、より柱状の構造を有する従来の結晶粒（図５Ｄの右上）と比較して、より等方性の結晶粒（図５Ｄの右下）のより高い横方向の成長率に関連する。１つの実施例において、そのような示される（図示される）より等方性の結晶粒は、ＴＦＰの第１の部分を示し、活性領域は、平面方向に配向される中間層上に配向される。そのような第１の部分における多結晶ダイヤモンド結晶粒が柱状よりも等方性であると、結晶粒の間の横方向に沿った多結晶ダイヤモンド結晶粒の間の結晶粒境界は、より柱状である結晶粒における結晶粒境界に比べて低減（又は最小化）される。
【0063】
より具体的には、本開示に至る様々な実験に関して、図５Ｄは、（成長の種類及び／又は段階に応じて）１～３つの工程に関連付けされる１～３の成長段階にカテゴリ化された、異なる４つの種類のダイヤモンド成長をプロットする。図５Ｄの下の（星形）プロットは、最も高い等方性の結晶粒（より低い異方性比）となる高い横方向の成長に対応し、他の３つの種類の成長は、低い等方性の結晶粒（より高い異方性比）に関する丸形、三角形、正方形のプロットに対応する。３つの段階は、（図５Ｄに示されるように）再核形成のためにＣＨ４の割合が増加した／高い段階を含む初期核形成段階、成長が終了する最終段階、及び初期段階と最終段階との間の成長である中間段階にカテゴリ化されてよい。
【0064】
そのような成長に対応する工程は、典型的なダイヤモンド成長パラメータ（例えば、成長温度、プラズマ出力、ガス圧力、及び各種半導体に使用される化学物質）の関数として定義されてよい、第１の工程は、中間層の役割の観点から、そのような成長パラメータのレビューに関連し、そこから最も良く理解される。適切に選択された半導体材料のイオン注入を介して実現され得る中間層は、ダイヤモンド結晶粒の成長中の活性領域（の層）の保護、及びダイヤモンド結晶粒の半導体材料への接着の強化に有用である。初期ダイヤモンド成長段階に発生する第１の工程は、高温水素プラズマ用のパラメータの調整を含む。中間層のエッチングを正確に制御することで、第１の工程は、中間層の厚さを低減し、誘電材料の薄い中間層（例えば、ダイヤモンドを活性領域に可能な限り近くなるように形成するために十分に薄いが、ダイヤモンドをその下の半導体材料に接着するための中間層を完全にエッチングする程に薄くはない）を達成する高温水素プラズマを含む。この第１の工程において、図５Ｄから分かるように、ダイヤモンドを早く成長及び一体化し、残る中間層及びその下の半導体材料の保護を補助するために、より多くの再核形成（高ＣＨ４）が使用されてよい。
【0065】
第１段階の後、後続する工程は、所望のレベルのダイヤモンド成長に使用される半導体の種類の成長パラメータの移行及び／又は設定である。ダイヤモンド成長チャンバの制御は、これらのパラメータの好ましい組み合わせに影響を与え、特定の仕様（例えば、異方性比の関数としての設計のための最小熱伝導率）を満たすように十分に高い横方向の成長率を引き起こすために、（ダイヤモンドが成長する半導体ウエハの種類について）掃引されてよい。従って、図５Ｄに示されるように、少なくとも第２及び／又は第３の工程は、（ダイヤモンドが成長する）チャンバの制御を、従来の柱状構造のダイヤモンド結晶粒よりも等方性であるダイヤモンド結晶粒をもたらすように横方向の成長を開始及び／又は促進するように設定することを含む。例えば、第１の工程が高温水素プラズマ用に使用された温度よりも顕著に低い温度を維持する（数百℃から千度の広い範囲の温度まで低減）一方で、第２及び第３の工程は、これら２つの後半成長段階における所望の高い横方向の成長率（及び／又は異方性比）を実現するような好ましい高出力及び／又は圧力を学習するために、プラズマ出力及びガス圧力用の制御を掃引する（そして結果を比較する）ために見いだされてよい。図５Ｄの下（星形）のプロットに関する特定の実験的な実施例に関して、中間及び最終段階中の第２及び第３の工程における高い出力及び／又は圧力により、横方向の成長率が向上する。
【0066】
図５Ｅは、柱状構造を有する従来のダイヤモンド結晶粒と等方性構造を有するダイヤモンド結晶粒とを比較する画像であり、右図は本開示の実験的な半導体素子である。図５Ｅの右図に示されるより等方性のダイヤモンド結晶粒は、ＴＦＰ（又は図１Ｂの１１０Ｂのような第１の平面に沿った方向に配向される第１のＴＦＰ部等のＴＦＰの少なくとも一部又は部分）にわたるダイヤモンドを示し、また、ＴＦＰの他の部分（又は図１Ｂの１２０Ｂのような第１の平面に垂直又はそれと交差する平面に沿った方向に配向される活性領域の１つ又は全ての側部に沿った第２のＴＦＰ部等のＴＦＰの少なくとも一部又は部分）にわたるダイヤモンドも示す。第１の部分及び第２の部分について、多結晶ダイヤモンド結晶粒は柱状であるよりも等方性であり、多結晶ダイヤモンド結晶粒の間の結晶粒境界を最小化又は低減する、若しくは回路の動作中に面内熱伝導率を最大化する。
【0067】
これらの中間層の役割の重要性を実証すると、図６は、界面又は各中間層領域における比較のための（各ダイヤモンドサンプルの上からの）一対のＳＥＭ画像を示し、第１の画像は界面における高い残留熱応力に起因する剥離を示し、第２の画像はダイヤモンドとその下の半導体材料との間の界面における剥離を回避するための残留応力の緩和を示す。ダイヤモンド層における高い残留応力は、成長後に、ダイヤモンドと基板との間の熱膨張係数の不一致に起因してサンプルが６００℃～７００℃から室温まで冷却された際に起こり得る。核形成技術を調整し、中間層の材料及び厚さ（例えば、図５Ｄに関して上記で説明される）を変更することにより、残留応力が緩和され、ダイヤモンドの剥離が防止される。
【0068】
下地の半導体材料の例としてＧａＮを含む特定の実施形態の例によれば、中間層は、ダイヤモンドの一体化、分解、剥離等の損傷からの下地のＧａＮ材料（例えば、トランジスタ又は素子活性領域の（ＧａＮ）チャネル）の保護、及びＳｉＮの形成によるダイヤモンドの接着の強化の役割を担う。
【0069】
図５Ｄの右上及び右下にそれぞれ示される図を追跡して、図５Ｅは、柱状結晶粒のセット（左図の従来例）及び本開示の実施例に係る等方性結晶粒のセット（右図）の斜視透視図を示す各ＳＥＭ画像を提供する。柱状結晶粒のセットを示す画像についての情報として、左図の引用元であるＪ．Ａｐｐｌ．Ｐｈｙｓ．１１９，１７５１０３（２０１６）が参照される。特定のＴＣを達成するため、そのような柱状構造のＴＦＰは、本開示の実施例に対応するものよりも著しく厚い層を必要とする。
【0070】
（図５Ｄの右上の図に対応する）図５Ｅの左図は、比較的低い面内熱伝導率を示す十（１０）超の異方性比を有する柱状構造の断面を示す。一方で、（図５Ｄの右下の図に対応する）図５Ｅの右図は、本開示の実験的な半導体素子に関して開発された等方性ダイヤモンド結晶粒の断面を示す。図５Ｅの各画像（及び図５Ｄの図）において、「結晶粒径」は、当該結晶粒の上部に沿って示される水平方向の寸法であり、結晶粒厚さは、結晶粒の底表面と上表面との間の縦方向又は垂直方向の寸法である。図５Ｅの左ＳＥＭ画像の縮尺は、２ミクロンに対応する長さのスケールバーにより右下の隅に示され（結晶粒径～５００ｎｍ、厚さ＞５ミクロン）、図５Ｅの右ＳＥＭ画像の縮尺は、１ミクロンに対応する長さのスケールバーにより右下の隅に示される。
【0071】
本開示に係る特定の上記の実施例について、ダイヤモンド成長技術は、～１．１２の異方性比を実現し、これは、この結晶粒径における最大ＴＣについて理想的な単一性に限りなく近い。さらに、本開示によれば、特定のＴＣ値に到達するためにとても厚い層を成長させる必要はない。
【0072】
本開示に係るそのようなアプローチにより、より高い横方向の成長率は、より等方性に近い結晶粒をもたらし、これは、エネルギー（フォノン）が散乱サイト（結晶粒界）の少ない横方向に移動することができ、ひいては冷却能力が向上する。
【0073】
図７Ａ乃至７Ｄは、本開示に係る、実験室試験による実験的な素子の温度に関する性能を示す。図７Ｂ、７Ｃ、及び７Ｄは、３つの４ｎｍＬｇのＨＥＭＰＴ素子が１７Ｗ／ｍｍで動作している間のチャネル温度を予測する（Ｓｉｌｖａｃｏ－ＴＣＡＤにより生成される）ＴＣＡＤ電子熱シミュレーションである。図７Ａは、従来のダイヤモンド無し及び本開示の実施例に係るダイヤモンド有りの同様に構築された回路部分を備える３つの素子（不図示）の温度対距離プロットを示すグラフである。ＰＣダイヤモンドが熱を底部ヒートシンクに伝える導路を形成するそのような素子において、これらのプロットは、ピーク温度、及びウエハの底部のヒートシンクによる平均チャネル温度の低下を示す。
【0074】
図７Ａ乃至７Ｄに示されるように、（サーマルフィールドプレーティング効果とも称される）平均チャネル温度の低下は、ピークの低下と同様に顕著であり、本開示の実施例に係るダイヤモンド一体化アプローチの結果として理解されるべきである。図７Ａは、上のプロットで、図７Ｂに示されるシミュレーションに対応するダイヤモンド無しの回路部分についての温度対距離のプロットを示す。図７Ａは、真ん中のプロットで、図７Ｃに示されるシミュレーションに対応する２Ｄダイヤモンド構成（活性領域の上部のダイヤモンド）用の１ミクロンのダイヤモンド成長を備える回路部分についての温度対距離のプロットを示す。図７Ａは、下のプロットで、図７Ｄに示されるシミュレーションに対応する３Ｄダイヤモンド構成（活性領域の全周にダイヤモンド）用の１ミクロンのダイヤモンド成長を備える回路部分についての温度対距離のプロットを示す。２Ｄ温度マッピングプロファイルは、より良いパフォーマンスのために、ダイヤモンドがどのようにチャネルから離れて広がり、温度を下げるかを確認する。
【0075】
図８Ａ及び８Ｂは、それぞれ、本開示に係る、３Ｄヒートシンク構造を製造する特定の実験的な実施例の製造工程を示すフロー図である。図８Ａは、デバイスファースト（ダイヤモンドラスト）の工程の例であり、図８Ｂは、デバイスラスト（ダイヤモンドファースト）の工程の例である。（トランジスタ及び／又は活性領域の特定の種類に応じて）様々な材料が使用されてよいが、図８Ａ及び８Ｂの各素子活性領域用の材料層（及び寸法）の例として、特定の実験的な実施例は、基板層から上に向かって順番に、以下の：ＳｉＣ基板；１５００ｎｍのＧａＮ；Ｆｅバッファ；１５０ｎｍのＵＩＤＧａＮ；２０ｎｍのＡｌＧａＮ；Ｓｉ ｘ：５～３８％；１０ｎｍのＡｌＧａＮ；０．７ｎｍのＡｌＮ；１２ｎｍのＧａＮチャネル；６ｎｍのＡＡｌＧａＮキャップ；４７．５ｎｍのＧａＮキャップ；及び最上層として５～７ｎｍのＳｉＮ、の層を含む。
【0076】
これらの図８Ａ及び８Ｂ工程の例を使用して製造された素子は、図１及び１Ｂに関して示され、上記で説明された素子に類似する。オーミックｎ＋領域は、コンタクト（例えば、図１Ａの１３３Ａと同様）及びゲート絶縁体用のＭＯＣＶＤ ＳｉＮ（例えば、図１Ａ及び１Ｂのゲート「Ｇ」の下に示される）のために再成長される。Ｅビームゲートリソグラフィ工程と併せてイオン注入を使用する場合、Ｅビームゲートリソグラフィ工程が顕著な表面トポグラフィを有するウエハ上に実行されないことを保証するために、各素子は分離されていてよい。３Ｄ素子の製造では、上部及び側壁をエッチング除去し、素子の周囲に深いトレンチを設けてＰＣダイヤモンドを上部及び側壁に成長させ、ヒートシンクが配置され得るＳＩＣに接続してよい。図１Ａ等の素子の２Ｄアプローチについて、深いトレンチエッチングは必要ない。
【0077】
従って、図８Ａのステップ１は、上記の回路が、素子が構築される前及び／又はダイヤモンドが素子の上又は周囲に成長する前に構築されることを想定した半導体素子の製造のためのデバイスファースト（つまり、ゲートファースト）工程の例を示し、図８Ａのステップ１のすぐ隣で、図８Ｂのステップ２は、上記の回路が構築される及び／又はダイヤモンドが素子の上又は周囲に成長されることを再度想定した半導体素子の製造のためのデバイスラスト（つまり、ゲートラスト）工程の例を示す。図８Ａのデバイスファースト工程及び図８Ｂのデバイスラスト工程に関連付けされる工程の各セットは、縦の破線により分けられる。
【0078】
図８Ａのステップ１から始めると、非合金のコンタクトがｎ＋再成長コンタクト層上に蒸着され、ステップ３に示されるように、その上にソース（Ｓ）及びドレイン（Ｄ）が形成される。側壁は、必要に応じて、ソース及びドレイン領域にアクセスする導電経路のため、及び／又はダイヤモンド結晶粒の形成中に、接着を促進し、活性領域を保護する中間層部分のために、例えばイオン注入を介して形成されてよい。１つ以上の中間層部分を注入する場合、そのような中間層構造は、図１Ａの１３０Ａと同様であってよく、また、図１Ａの１３２Ａと同様の側壁であってよい。次に、ステップ４に示されるように、（ＧａＮチャネルへの）ゲートの形成のためにマスクベースのエッチングが行われてよく、必要に応じて、ウエハのいずれかの側部にイオン注入が行われる。ステップ５、ウエハの上部及び側部に成長したＰＣダイヤモンド（結晶粒）を示す。ステップ６は、事前に形成されたゲートのアクセスのためにエッチングされたダイヤモンド、及びソース及びドレインにアクセスするためのパッドの形成を示す。
【0079】
図８Ｂにおいて、ステップ２は、図８Ａのステップ３と同じ構造を示すが、ソース（Ｓ）及びドレイン（Ｄ）が形成されていない。ステップ３は、ウエハの上部及び側部に成長したＰＣダイヤモンド（粒）を示す。図８Ｂのステップ４は、その上にソース及びドレインが蒸着及び形成されるｎ＋ＧａＮコンタクトを露出させるためにエッチングされたダイヤモンドを示す。図８Ｂのステップ５は、ダイヤモンドがエッチングされ、ゲートがＥビームゲート蒸着により形成された後の同じ構造を示す。また、図８Ｂのステップ５の構造は、ソース及びドレインのアクセスのために事前にエッチングされた領域を通って形成されたパッドを示す。
【0080】
従って、図８Ａ及び８Ｂの製造プロセスの両方は、熱抽出用の一体型３Ｄ熱サーマルヒートシンクを有するトランジスタ（例えば、この実験的な実施例において、ＧａＮ ＨＥＭＰＴ型）を実現し、熱は、（半絶縁）ＳｉＣ基板へと伝えられる。３Ｄサーマルヒートシンクの影響は、活性領域の周囲にラップアラウンドにより一体化されることでチャネルの近傍に蒸着され、Ｓｉ基板に接続されるダイヤモンドにより提供される追加の熱抽出経路；及びダイヤモンドの高等方性導電率により実現される効果的な「サーマルフィールドプレート」により提供される独自の利点を含む。本開示に関する実験は、図５Ｄのプロットに関して上述されるように、横方向パワーデバイスのホットスポットで発生する高い熱流束密度が、チャネルのホットスポットの近傍（２ｎｍから５０ｎｍの範囲内）にある等方性ダイヤモンド層の熱拡散特性により顕著に低減できることを検証する。
【0081】
図８Ａ及び８Ｂの図から理解されるように、半導体素子は、活性領域の一部として、第１の中間層部分と１つ以上の半導体層とを備えてよく、第１の中間層部分及び１つ以上の半導体層は積層構造を有し、素子は、１つ以上の半導体層の少なくとも１つの側部に沿って配向される第２の中間層側壁部分を備えてもよく、第１の中間層部分及び第２の中間層側壁部分は、多結晶ダイヤモンド結晶粒の層の接着を強化する。さらに、示されるように、ゲートは、エッチングされたＴＦＰ側壁（エッチング工程中に現れるエッチングされたダイヤモンド側壁）により画定されるビアを通って活性領域に向かって又は活性領域内に延伸してよい。
【0082】
図９Ａ及び９Ｂは、図８Ａ及び８Ｂに図示される特定の実験的な工程の例から容易に明らかとなるより一般化されたフロー図である。図９Ａは、図８Ａの特定の実験的な工程の例に対応するより一般化されたフロー（デバイスファースト工程）を効果的に示し、図９Ｂは、２Ｄ熱拡散素子としての図８Ｂの特定の実験的な工程の例に対応するより一般化されたフロー（デバイスラスト工程）を効果的に示す。
【0083】
より具体的には、図９Ａの一般化されたフロー図は、ステップ９１０、ステップ９２０、ステップ９３０の３つのステップの３Ｄ熱拡散デバイスファースト工程を示す。ステップ９１０では、ＰＣ成長ダイヤモンドベースのサーマルフィールドプレートを除く全ての様態を含む完全製造の素子を示す。ステップ９２０では、今度はＰＣ成長ダイヤモンドベースのサーマルフィールドプレートを含む同じ完全製造の素子を示す。最後に、ステップ９３０では、ダイヤモンドのエッチングにより素子のゲートにアクセスできる完全製造の素子を示す。ソース及びドレイン領域へのアクセスは、上からのダイヤモンドのエッチングにより、又は図８Ａのようにステップ９２０の前に形成された導電経路９１０Ａ及び９１０Ｂにより、提供されてもよい。
【0084】
図９Ｂのフロー図は、複数のステップの２Ｄ熱拡散素子のための一般化されたダイヤモンドファースト（又はデバイスラスト）工程を示す。ステップ９４０から始まり、上部（又は保護中間層の上方）に沿った２Ｄ構成におけるＰＣ成長ダイヤモンドベースのサーマルフィールドプレートを備える、（ゲート及びＳ／Ｄ端子を除く）全ての様態を含む部分製造の素子を示す。ステップ９５０は、今度はエッチングマスキング工程等の上部ダイヤモンド（メサ）層のエッチングの準備中である同じ素子を図示し、上部ダイヤモンド層は、ＰＣ成長ダイヤモンドベースのサーマルフィールドプレートに対応する。ステップ９６０は、ゲート及びパッドのための開口を備える、ダイヤモンドをエッチングした後の素子を示す。ステップ９７０は、エッチングにより露出した開口を通したオーミック／ゲート金属蒸着の従来の工程の後の素子を示す。最後のステップ９８０では、ソース及びドレインにアクセスするための差奥壁に沿ったゲート及び導電経路を形成する金属蒸着の後のそしを示す。
【0085】
図１０は、本開示に係る、２Ｄ熱拡散素子及び３Ｄ熱拡散素子の両方の製造フローの例を示す別のフロー図である、フローはステップ１０１０から始まり、上記に例示される底部層としてのＳｉＣ基板からＧａＮチャネルまで等の複数の特定材料の層と、ＧａＮチャネル上の２つのキャップ層と、上のキャップ層の上に示される中間層（例えば、５～７ｎｍのＳｉＮ）とを含む素子が示される。ステップ１０１５は、オーミック再成長を使用して、中間層の各端部にｎ＋ＧａＮコンタクト層を形成した素子を示す。ステップ１０２０は、必要に応じて、素子の側壁に沿ってイオン注入を行うことにより、中間層を超えて分離した状態を示す。ステップ１０２５は、オーミック／金属蒸着によりソース及びドレインを形成した後の素子を示す。ステップ１０３０は、ゲートのためのエッチング及び金属蒸着を行った後の素子（及びダイヤモンドのエッチング中に素子を保護するためのＳｉＯ２及びＳｉＮ）を示す。
【0086】
フローは、ステップ１０３０から、２Ｄ熱拡散素子を完成させるためにはステップ１０４０に進み、３Ｄ熱拡散素子を完成させるためにはステップ１０５０に進む。ステップ１０４０では、２Ｄシーディング及び後続するＰＣ ＣＶＤダイヤモンド成長の後の素子を示す。３Ｄ熱拡散素子を完成させるために、フローはステップ１０３０からステップ１０５０に進み、素子の上部に対するＳｉＯ２エッチングマスキング蒸着工程の後、側壁のメサがＳｉＣ基板に向かって又はＳｉＣ基板対して分離されている素子を示す。ステップ１０６０では、３Ｄシーディング及び後続するＰＣ ＣＶＤダイヤモンド成長の後の素子を示す。
【0087】
本明細書において説明される特定の実験的な実施例より示されるように、本開示は、１）熱源とヒートスプレッダとの間の低ＴＢＲ；２）ヒートシンクへの低熱抵抗経路；及び３）常に低温度で維持されるヒートシンクの位置により、効果的な熱除去を実証した。これらの実験に関して、これらの性質の１つ目が実現する一方で、他の２つの性質が相互に関連していることが観察され、適切なパッケージング方式を特徴付けることなく素子レベルの測定において上部のダイヤモンドの一体化の有効性を確立することが困難である。本開示の実施例に係る１つのパッケージング方式において、上部の一体化はフリップチップパッケージング方式の恩恵を受けるようである。しかしながら、そのようなアプローチでは、フリップチップパッケージそれ自体に関連する固有の熱抵抗に起因して、最終的な効果が微妙である。
【0088】
本開示に関して見られたもう１つの観察は、面内熱伝導率の重要性である。ダイヤモンド結晶粒の等方性は、横方向の結晶粒境界の数を減らし、シンクへ広がることにより効率的な熱交換が可能となる。本明細書に記載されるように、本開示の実施例に関して、ダイヤモンド結晶粒は、図１Ａ、１Ｂ、８Ａ及び８Ｂに一般に図示されるように、ダイヤモンド結晶粒を成長及び形成してフォノン散乱サイト（又は結晶粒境界）を減少させることにより、結晶粒境界の数の減少を実現させる程度の等方性により成長及び形成されてよいことが発見された。この方法で結晶粒境界を減らすことにより、比較的低い横方向の成長率で典型的に形成されるより典型的な結晶粒の等方性と比較して、対応するより高い面内熱伝導率が実現可能である。
【0089】
従って、本開示の例示的な態様及び実施例に係る半導体素子の熱を拡散させるためにダイヤモンドを成長及び使用することは、そのホットスポット又はチャネル領域及びその周辺の温度を顕著に低下させることにより、多くの用途及び種類の半導体素子に有益であると考えられ、そのような用途及び種類の半導体素子は、現在の素子製造プラットフォーム及び／又は本明細書に記載される実験例に実装されるものに限定されない。これらの実験的な実施例のうち、要素当たりの出力（Ｐｏｕｔ）が高く、結果として発熱が深刻から中程度になるという観点から、ＧａＮ型トランジスタ素子やＨＥＭＰＴに焦点を当てたものがある。これら及び他の種類の活性素子において、動作周波数が増加するにつれ、関連するゲインが重要な要素となる。そのため、電力付加効率（ＰＡＥ）を維持するためのあらゆる熱除去が重要になる。素子内で発生する熱がＰｏｕｔ及び素子効率を制限し、悪循環を引き起こすからである。放熱によりチャネルの移動度が低下し、その結果、素子のニー電圧が上昇（ドレイン効率が低下）し、ゲインも低下（ＰＡＥが低下）する。ＰＡＥが低下すると、同量のＰｏｕｔを維持するために、ドレイン電圧が上昇し得る。しかしながら、最適な電力伝送に必要なインピーダンスを維持しながらこれを行うことができる範囲において、ニーウォークアウトの原因となり、効率を再び低下させ得る分散を誘発させる可能性がある。このループを断ち切るには、特に高周波で動作する素子の場合、熱を除去することが重要であると考えられる。
【0090】
特定の実施例として、上記の特徴的な図及び説明は、そのような構造及び装置を製造において使用され得る特定の態様（例えば、利点）を説明するために役立つものであることが認識及び理解される。これらの構造及び装置は、各図に関連して記載された例示的な構造および装置、並びに他の装置を含み、そのような記載された各実施形態は、本明細書において上述されるように、そのような他の装置及び実施例により変更及び／又はそれらと組み合わせることができる１つ以上の関連する態様を有するため、上記の仮出願の付録にも記載されている
【0091】
当業者は、本開示において使用される様々な文脈及び用語を認識する。例として、本明細書は、半導体素子の製造段階、シーディング及び核形成から始まるダイヤモンド成長処理に関する態様および用語、並びに層、ブロック、モジュール、装置、システム、ユニット、コントローラ、及び／又は他の回路関連又は材料タイプの描写を含む様々な用語等として又はそれらの用語を使用して図示され得る様々な半導体材料／回路により、実施例を実装するために有用な様態を説明及び／又は図示してよい。そのような半導体及び／又は（半導体構造の一部を含む）半導体材料及び回路要素、及び／又は関連する回路は、特定の実施例がどのような形態又は構造、工程、機能、動作、及び活動等により実行され得るかを例示するために、他の要素と共に主要されてよい。上／下、右／左、上部／底部、上方／下方、上に／下に等の向きを例示する用語が図面に示される要素の相対的な位置を参照するために使用され得ることが理解される。用語は、表記上の便宜のためにのみ使用され、実際の使用において、開示される構造は、図面に示される向きとは異なる向きで配置され得ることが理解されるべきである。従って、用語は限定的に解釈されるべきではない。
【0092】
上記の説明及び図示に基づいて、本明細書に図示及び記載された例示的な実施形態及び用途に厳密に従うことなく、様々な実施形態に対して様々な変形及び変更を加えることができる点、当業者にとって容易に認識される。例えば、図面に例示されるような方法は、本明細書の実施形態の１つ以上の態様を保持したまま様々な順番で実施されるステップを含んでよい、又はより少ない若しくはより多くのステップを含んでよい。そのような変形は、特許請求の範囲に規定される態様を含む、本開示の様々な態様の真の精神及び範囲から逸脱するものではない。
【図1A】
【図1B】
【図2A】
【図2B】
【図3A】
【図3B】
【図4】
【図5A】
【図5B】
【図5C】
【図5D】
【図5E】
【図6】
【図7A】
【図7B】
【図7C】
【図7D】
【図8A】
【図8B】
【図9A】
【図9B】
【図10】
【国際調査報告】