特表 2024-540486 積層ダイのサーマルバイパス

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2024-10-31

(54)【発明の名称】積層ダイのサーマルバイパス

(51)【国際特許分類】

   H01L 23/36 20060101AFI20241024BHJP

   H05K 7/20 20060101ALI20241024BHJP

【ＦＩ】

H01L23/36 D

H05K7/20 F

【審査請求】未請求

【予備審査請求】未請求

(21)【出願番号】P 2024529347

(86)(22)【出願日】2022-11-15

(85)【翻訳文提出日】2024-07-16

(86)【国際出願番号】 US2022049992

(87)【国際公開番号】W WO2023091430

(87)【国際公開日】2023-05-25

(31)【優先権主張番号】63/264,214

(32)【優先日】2021-11-17

(33)【優先権主張国・地域又は機関】US

(81)【指定国・地域】

(71)【出願人】

【識別番号】518065991

【氏名又は名称】アデイア セミコンダクター ボンディング テクノロジーズ インコーポレイテッド

(74)【代理人】

【識別番号】100103610

【弁理士】

【氏名又は名称】▲吉▼田 和彦

(74)【代理人】

【識別番号】100109070

【弁理士】

【氏名又は名称】須田 洋之

(74)【代理人】

【識別番号】100119013

【弁理士】

【氏名又は名称】山崎 一夫

(74)【代理人】

【識別番号】100130937

【弁理士】

【氏名又は名称】山本 泰史

(74)【代理人】

【識別番号】100144451

【弁理士】

【氏名又は名称】鈴木 博子

(72)【発明者】

【氏名】ハーバ ベルガセム

(72)【発明者】

【氏名】オーブション クリストファー

【テーマコード（参考）】

5E322

5F136

【Ｆターム（参考）】

5E322AB02

5E322AB06

5E322AB09

5E322AB11

5E322DB10

5E322FA04

5F136BA30

5F136BC06

5F136EA01

5F136FA23

5F136FA24

5F136FA25

5F136FA82

5F136FA83

(57)【要約】

開示する技術は、熱を効率的に放散させることができるマイクロ電子デバイスに関する。幾つかの観点では、かかるマイクロ電子デバイスは、第１の半導体素子及び第１の半導体素子上に設けられた少なくとも１つの第２の半導体素子を有する。かかるマイクロ電子デバイスは、少なくとも１つの第２の半導体素子に隣接して第１の半導体素子上に設けられたサーマルブロックをさらに有するのがよい。サーマルブロックは、熱を第１の半導体素子からサーマルブロック上に設けられたヒートシンクに伝達するための伝熱経路を有するのがよい。幾つかの実施形態では、サーマルブロックの熱伝導率（ＣＴＥ）は、１０μｍ／ｍ℃未満である。幾つかの実施形態では、サーマルブロックの熱伝導率は、室温において、１５０Ｗｍ^-1Ｋ^-1よりも高い。

【特許請求の範囲】

【請求項1】

マイクロ電子デバイスであって、
第１の半導体素子と、
前記第１の半導体素子上に設けられた少なくとも１つの第２の半導体素子と、
前記少なくとも１つの第２の半導体素子に隣接して前記第１の半導体素子上に設けられたサーマルブロックと、を有し、前記サーマルブロックは、熱を前記第１の半導体素子から前記サーマルブロック上に設けられたヒートシンクに伝達するための伝熱経路を有し、
前記サーマルブロックの熱膨張率（ＣＴＥ）は、１０μｍ／ｍ℃未満であり、
前記サーマルブロックの熱伝導率は、室温において、１５０Ｗｍ^-1Ｋ^-1よりも高い、マイクロ電子デバイス。

【請求項2】

前記サーマルブロックは、前記少なくとも１つの第２の半導体素子を通る熱流量を減少させるよう構成されている、請求項１記載のマイクロ電子デバイス。

【請求項3】

前記少なくとも１つの第２の半導体素子は、シリコンからなり、おおよそデバイス動作温度での前記サーマルブロックの熱伝導率は、シリコンの熱伝導率よりも高い、請求項２記載のマイクロ電子デバイス。

【請求項4】

前記サーマルブロックを通る熱流束は、前記マイクロ電子デバイスの動作中、前記少なくとも１つの第２の半導体素子を通る熱流束よりも大きい、請求項２記載のマイクロ電子デバイス。

【請求項5】

前記サーマルブロックの熱膨張率（ＣＴＥ）は、前記第１の半導体素子のＣＴＥと実質的に同じである、請求項１記載のマイクロ電子デバイス。

【請求項6】

前記第１の半導体素子は、シリコンからなり、前記サーマルブロックの熱膨張率（ＣＴＥ）は、シリコンのＣＴＥと実質的に同じである、請求項１記載のマイクロ電子デバイス。

【請求項7】

前記サーマルブロックの熱膨張率（ＣＴＥ）は、銅の熱伝導率よりも低い、請求項１記載のマイクロ電子デバイス。

【請求項8】

前記サーマルブロックの熱膨張率（ＣＴＥ）は、７μｍ／ｍ℃よりも低い、請求項１記載のマイクロ電子デバイス。

【請求項9】

前記サーマルブロックの熱伝導率は、前記少なくとも１つの第２の半導体素子の熱伝導率よりも高い、請求項１記載のマイクロ電子デバイス。

【請求項10】

前記サーマルブロックの熱伝導率は、シリコンの熱伝導率よりも高い、請求項１記載のマイクロ電子デバイス。

【請求項11】

前記サーマルブロックの熱伝導率は、室温において、２００Ｗｍ^-1Ｋ^-1よりも高い、請求項１記載のマイクロ電子デバイス。

【請求項12】

前記サーマルブロックの熱伝導率は、銅の熱伝導率の１0 ％の範囲内にある、請求項１記載のマイクロ電子デバイス。

【請求項13】

前記サーマルブロックの熱伝導率は、銅の熱伝導率の少なくとも３倍である、請求項１記載のマイクロ電子デバイス。

【請求項14】

前記サーマルブロックは、ダイヤモンド、ナノファイバ、ナノ多孔質金属、黒鉛、又はＧｅＳｅからなる、請求項１記載のマイクロ電子デバイス。

【請求項15】

前記サーマルブロックは、電気的不導体又は半導体で作られている、請求項１記載のマイクロ電子デバイス。

【請求項16】

前記サーマルブロックは、介在する接着剤なしで前記第１の半導体素子にダイレクトボンディングされている、請求項１記載のマイクロ電子デバイス。

【請求項17】

前記サーマルブロックと前記第１の半導体素子との間のインターフェースは、誘電体‐誘電体ダイレクトボンドからなる、請求項１記載のマイクロ電子デバイス。

【請求項18】

前記サーマルブロックは、はんだボンディングにより前記第１の半導体素子にボンディングされている、請求項１記載のマイクロ電子デバイス。

【請求項19】

前記サーマルブロックは、接着剤ボンディングにより前記第１の半導体素子にボンディングされている、請求項１記載のマイクロ電子デバイス。

【請求項20】

前記サーマルブロックは、熱伝導材料（ＴＩＭ）によって前記第１の半導体素子にボンディングされている、請求項１記載のマイクロ電子デバイス。

【請求項21】

前記少なくとも１つの第２の半導体素子は、介在する接着剤なしで前記第１の半導体素子にダイレクトハイブリッドボンディングされている、請求項１記載のマイクロ電子デバイス。

【請求項22】

前記少なくとも１つの第２の半導体素子と前記第１の半導体素子との間のインターフェースは、導体‐導体ダイレクトボンド及び誘電体‐誘電体ダイレクトボンドからなる、請求項２１記載のマイクロ電子デバイス。

【請求項23】

前記ヒートシンクは、前記少なくとも１つの第２の半導体素子と接触状態にある、請求項１記載のマイクロ電子デバイス。

【請求項24】

前記ヒートシンクは、介在する接着剤なしで前記少なくとも１つの第２の半導体素子にダイレクトボンディングされている、請求項１記載のマイクロ電子デバイス。

【請求項25】

前記ヒートシンクは、介在する接着剤なしで前記サーマルブロックにダイレクトボンディングされている、請求項１記載のマイクロ電子デバイス。

【請求項26】

前記第１の半導体素子は、集積化デバイスダイからなる、請求項１記載のマイクロ電子デバイス。

【請求項27】

前記少なくとも１つの第２の半導体素子は、集積化デバイスダイからなる、請求項１記載のマイクロ電子デバイス。

【請求項28】

マイクロ電子デバイスを作製する方法であって、前記方法は、
第１の半導体素子を提供するステップと、
第２の半導体素子及びサーマルブロックを前記第１の半導体素子にボンディングするステップと、
ヒートシンクを前記サーマルブロックに被着させるステップと、を含み、前記サーマルブロックは、前記第１の半導体素子と前記ヒートシンクとの間の熱経路となり、
前記サーマルブロックの熱膨張率（ＣＴＥ）は、１０μｍ／ｍ℃未満であり、
前記サーマルブロックの熱伝導率は、室温において、１５０Ｗｍ^-1Ｋ^-1よりも高い、方法。

【請求項29】

前記第２の半導体素子は、介在する接着剤なしで前記第１の半導体素子にダイレクトボンディングされている、請求項２８記載の方法。

【請求項30】

前記サーマルブロックは、介在する接着剤なしで前記第１の半導体素子にダイレクトボンディングされている、請求項２８記載の方法。

【請求項31】

前記サーマルブロックには、アクティブ回路がない、請求項１記載のマイクロ電子デバイス。

【請求項32】

前記サーマルブロックには、さらに、パッシブ回路がない、請求項１記載のマイクロ電子デバイス。

【請求項33】

マイクロ電子デバイスであって、
第１の集積化デバイスダイと、
前記第１の半導体素子上に設けられた第２の集積化デバイスダイと、
接着剤なしで前記第１の集積化デバイスダイにダイレクトボンディングされたヒートブロックと、
少なくとも前記ヒートブロックに被着されたヒートシンクと、を有する、マイクロ電子デバイス。

【請求項34】

前記ヒートブロックは、熱を前記第１の集積化デバイスダイから前記ヒートシンクに伝達するための伝熱経路を有する、請求項３３記載のマイクロ電子デバイス。

【請求項35】

前記ヒートブロックは、前記第２の集積化デバイスダイを通る熱流量を減少させるよう構成されている、請求項３３記載のマイクロ電子デバイス。

【請求項36】

前記第２の集積化デバイスダイは、シリコンからなり、前記ヒートブロックの熱伝導率は、シリコンの熱伝導率よりも高い、請求項３３記載のマイクロ電子デバイス。

【請求項37】

前記ヒートブロックの熱膨張率（ＣＴＥ）は、１０μｍ／ｍ℃よりも低い、請求項３３記載のマイクロ電子デバイス。

【請求項38】

前記ヒートブロックを通る熱流束は、前記マイクロ電子デバイスの動作中、前記第２の集積化デバイスダイを通る熱流束よりも大きい、請求項３３記載のマイクロ電子デバイス。

【請求項39】

前記第２の集積化デバイスダイは、接着剤なしで前記第１の集積化デバイスダイにダイレクトボンディングされている、請求項３３記載のマイクロ電子デバイス。

【請求項40】

マイクロ電子デバイスであって、
第１の集積化デバイスダイと、
前記第１の集積化デバイスダイ上に設けられた第２の集積化デバイスダイと、
前記第１の集積化デバイスダイ上に設けられたヒートブロックと、
少なくとも前記ヒートブロックに被着されたヒートシンクと、を有し、
前記ヒートブロックを通る熱流束は、前記マイクロ電子デバイスの動作中、前記第２の集積化デバイスダイを通る熱流束よりも大きい、マイクロ電子デバイス。

【請求項41】

前記ヒートブロックの熱膨張率（ＣＴＥ）は、１０μｍ／ｍ℃よりも低く、前記ヒートブロックの熱伝導率は、シリコンの熱伝導率よりも高い、請求項４０記載のマイクロ電子デバイス。

【請求項42】

前記第２の集積化デバイスダイは、接着剤なしで前記第１の集積化デバイスダイにダイレクトボンディングされている、請求項４０記載のマイクロ電子デバイス。

【請求項43】

前記ヒートブロックは、接着剤なしで前記第１の集積化デバイスダイにダイレクトボンディングされている、請求項４０記載のマイクロ電子デバイス。

【請求項44】

第１の集積化デバイスダイ及び前記第１の集積化デバイスダイ上に設けられた第２の集積化デバイスダイを有するマイクロ電子デバイスを動作させる方法であって、前記方法は、
前記第１の集積化デバイスダイ上に設けられたヒートブロックを通る第１の熱流束及び前記第２の集積化デバイスダイを通る第２の熱流束を方向づけるステップを含み、
前記ヒートブロックを通る前記第１の熱流束は、前記第２の集積化デバイスダイを通る前記第２の熱流束よりも大きい、方法。

【請求項45】

前記ヒートブロックの熱膨張率（ＣＴＥ）は、１０μｍ／ｍ℃よりも低く、前記ヒートブロックの熱伝導率は、シリコンの熱伝導率よりも高い、請求項４４記載の方法。

【請求項46】

ヒートシンクが少なくとも前記ヒートブロックに被着されている、請求項４４記載の方法。

【発明の詳細な説明】

【技術分野】

【0001】

本技術分野は、マイクロ電子デバイス内、特にダイレクトボンデッド素子で作られたマイクロ電子デバイス内の熱の放散に関する。

【0002】

〔関連出願の引照〕
本願は、２０２１年１１月１７日に出願された米国特許仮出願第６３／２６４，２１４号（発明の名称：THERMAL BYPASS FOR STACKED DIES）の優先権主張出願であり、この米国特許仮出願を参照により引用し、その記載内容全体を本明細書の一部とする。

【背景技術】

【0003】

電子部品の超小型化及び高密度集積化によりマイクロエレクトロニクス内の熱流束密度が増大している。マイクロエレクトロニクスの動作中に生じる熱が放散されない場合、マイクロエレクトロニクスは、動作停止となり、又は焼け切れる場合がある。特に、放熱は、高電力（ハイパワー）デバイス及び／又は積層デバイスにおいて深刻な課題である。

【発明の概要】

【0004】

本発明の一観点によれば、マイクロ電子デバイスであって、
第１の半導体素子と、
第１の半導体素子上に設けられた少なくとも１つの第２の半導体素子と、
少なくとも１つの第２の半導体素子に隣接して第１の半導体素子上に設けられたサーマルブロックと、を有し、サーマルブロックは、熱を第１の半導体素子からサーマルブロック上に設けられたヒートシンクに伝達するための伝熱経路を有し、
サーマルブロックの熱膨張率（ＣＴＥ）は、１０μｍ／ｍ℃未満であり、
サーマルブロックの熱伝導率は、室温において、１５０Ｗｍ^-1Ｋ^-1よりも高いことを特徴とするマイクロ電子デバイスが適される。

【0005】

本発明の別の観点によれば、マイクロ電子デバイスを作製する方法であって、方法は、
第１の半導体素子を提供するステップと、
第２の半導体素子及びサーマルブロックを第１の半導体素子にボンディングするステップと、
ヒートシンクをサーマルブロックに被着させるステップと、を含み、サーマルブロックは、第１の半導体素子とヒートシンクとの間の熱経路となり、
サーマルブロックの熱膨張率（ＣＴＥ）は、１０μｍ／ｍ℃未満であり、
サーマルブロックの熱伝導率は、室温において、１５０Ｗｍ^-1Ｋ^-1よりも高いことを特徴とする方法が適される。

【0006】

本発明の別の観点によれば、マイクロ電子デバイスであって、
第１の集積化デバイスダイと、
第１の半導体素子上に設けられた第２の集積化デバイスダイと、
接着剤なしで第１の集積化デバイスダイにダイレクトボンディングされたヒートブロックと、
少なくともヒートブロックに被着されたヒートシンクと、を有することを特徴とするマイクロ電子デバイスが適される。

【0007】

本発明のさらに別の観点によれば、マイクロ電子デバイスであって、
第１の集積化デバイスダイと、
第１の集積化デバイスダイ上に設けられた第２の集積化デバイスダイと、
第１の集積化デバイスダイ上に設けられたヒートブロックと、
少なくともヒートブロックに被着されたヒートシンクと、を有し、
ヒートブロックを通る熱流束は、マイクロ電子デバイスの動作中、第２の集積化デバイスダイを通る熱流束よりも大きいことを特徴とするマイクロ電子デバイスが適される。

【0008】

本発明のさらに別の観点によれば、第１の集積化デバイスダイ及び第１の集積化デバイスダイ上に設けられた第２の集積化デバイスダイを有するマイクロ電子デバイスを動作させる方法であって、
第１の集積化デバイスダイ上に設けられたヒートブロックを通る第１の熱流束及び第２の集積化デバイスダイを通る第２の熱流束を方向づけるステップを含み、
ヒートブロックを通る第１の熱流束は、第２の集積化デバイスダイを通る第２の熱流束よりも大きいことを特徴とする方法が適される。

【0009】

次に、以下の図面を参照して特定の実施形態について説明するが、以下の図面は、本発明を限定するものではなく、例示として提供されている。

【図面の簡単な説明】

【0010】

【図1】開示する技術の幾つかの実施形態としての例示のマイクロ電子システムの概略断面図である。

【図2】図１に示す例示のマイクロ電子システムの概略平面図である。

【図3】開示する技術の幾つかの実施形態としてのもう１つの例示のマイクロ電子システムの概略断面図である。

【発明を実施するための形態】

【0011】

マイクロ電子素子（例えば、ダイ／チップ）を積層して互いにボンディングすると、デバイスを形成することができる。チップ積層化が行われたデバイス内の熱を放散させることは困難であり、チップが薄くなるにつれて特にそうである。チップ接合技術、例えば接着剤ボンディングの使用により、デバイス内の熱放散の効率が低くなる場合があり、と言うのは、接着剤は、熱伝達量を減少させ又は断熱する場合があるからである。さらに、デバイスの所望の部分における温度を特別に低くすることが困難である。例えば、ダイのスタックをパッケージ化する際、熱放散は、典型的には、スタックの頂部のところに設けられたヒートシンクによって助けられるが、下側ダイから熱を引き出すことは、難題である。特に高電力チップでは、熱放散は、深刻な問題となる場合がある。したがって、マイクロ電子デバイス内における熱を放散させる改良技術が要望され続けている。

【0012】

スタックの下側ダイから上側の熱放散構造体、例えばヒートシンクへの熱経路の向きを変えるための方法及び構造が提供される。例えば、マイクロ電子デバイス１００は、サーマルブロック／ヒートブロック１３７を有するのがよく、サーマルブロック／ヒートブロック１３７は、デバイス内における熱の流れの向きを変えることができ、かくして、デバイス内のある１つのチップ（例えば、１０１及び１０２）又はデバイス内の一チップの特定の領域を通る熱の流れを減少させることができる。幾つかの実施形態では、マイクロ電子デバイス１００は、１つのサーマルブロックを有するのがよい。他の実施形態では、マイクロ電子デバイス１００は、互いに間隔を置いて設けられた多数のサーマルブロックを有するのがよい。例えば、サーマルブロック１３７は、熱を底部半導体素子１０００からサーマルブロック１３７の頂部上に設けられたヒートシンク１３１に伝達する伝熱経路を有するのがよい。かかるサーマルブロック１３７（又はサーマルバイパス）は、デバイス内の僅かなフットプリントしか占有しない。幾つかの実施形態では、サーマルブロック１３７にはアクティブ回路がない（例えば、トランジスタがない）のがよい。他の実施形態では、サーマルブロックにはパッシブ回路もないのがよい。

【0013】

幾つかの実施形態では、サーマルブロック１３７は、デバイス１００中のもう１つの素子（例えば、下側ダイ１０００）にダイレクトボンディングされ、かくして、熱伝達量を減少させる場合のある接着剤の使用が回避される。サーマルブロック１３７の熱膨張率（ＣＴＥ）は、温度がデバイス１００の動作中に上昇したときにボンデッド構造体に破損又はクラックが生じるのを回避するためにその素子のＣＴＥと実質的に一致するよう選択されるのがよい。例えば、サーマルブロック１３７がダイレクトボンディングされた素子（例えば、下側ダイ１０００）は、シリコンで作られるのがよく、サーマルブロック材料は、シリコンのＣＴＥとおおよそ同じＣＴＥを有するのがよい。

【0014】

幾つかの実施形態では、サーマルブロック１３７は、高熱伝導率材料（例えば、少なくとも、おおよそデバイス動作温度、例えば約０～４０℃でシリコン又は銅の熱伝導率よりも高い熱伝導率を持つ材料）で作られている。サーマルブロック１３７の熱伝導率は、隣のチップ（例えば、１０１及び１０２）の熱伝導率よりも高いのがよく、かくして、デバイス１００中の熱流の向きが変えられるとともに当該隣のチップ（例えば、１０１及び１０２）を通る熱流量が減少する。例えば、サーマルブロック１３７は、単結晶ダイヤモンドブロック、ナノファイバブロック、又はナノ多孔質金属（例えば、タングステン（Ｗ））充填ブロックからなるのがよい。

【0015】

一実施例では、積層化システム１００は、ダイレクトボンディング（例えば、非導電ダイレクトボンディング）又は非導電性領域が互いにダイレクトボンディングされ、導電特徴部が互いにハイブリッドボンディングにより底部素子１０００（これは、動作中、高い温度を有する場合がある）にダイレクトに取り付けられた（例えば、接着剤なしでダイレクトボンディングされた）熱経路ユニット１３７を含むのがよい。熱経路ユニット１３７は、少なくとも１つのチップ、例えば第１のダイ１０１に隣接して位置するのがよい。熱経路ユニット１３７は、頂部熱シンク１３１に連結されるのがよい。熱経路ユニット１３７は、１０μｍ／ｍ℃未満の（又はＳｉのＣＴＥに近い）ＣＴＥ及び銅の熱伝導率よりも高い熱伝導率（例えば、銅の何倍にもなる熱伝導率）を有するのがよい。かくして、積層化システム１００中の熱流束の向きを変えることができ、その結果、サーマルユニット１３７を通る熱流束は、第１のダイ１０１を通る熱流束よりも大きい。したがって、開示する技術の非限定的な利点は、熱の大部分が動作するダイ、例えば第１のダイ１０１及び／又は第２のダイ１０２をバイパスし、これらの動作に悪影響を及ぼさないということにある。

【0016】

図１及び図２は、それぞれ、例示のマイクロ電子システム１００の断面図及び平面図であり、マイクロ電子システム１００は、積層半導体素子（例えば、ダイ／チップ）及びスタックの頂部のところでヒートシンク１３１（例えば、金属ヒートシンク又は流体冷却剤入りのヒートパイプ）につながるサーマルブロック１３７（又はサーマルバイパス）を含む。動作中に半導体素子によって生じた熱を矢印で示すようにヒートシンクに伝達してシステムから放散させるのがよい。例えば、サーマルブロック１３７は、熱を底部半導体素子／ベース素子１０００からサーマルブロック１３７の頂部上に設けられたヒートシンク１３１に伝達する伝熱経路を有するのがよい。サーマルブロック１３７及び１つ又は複数のチップ（例えば、「第１のダイ」１０１、「第２のダイ」１０２及び「第３のダイ」１０３）は、ベース素子１０００に取り付けるのがよく、ベース素子は、ダイ、ウエハなどであるのがよい。サーマルブロック１３７は、少なくとも１つのチップ（例えば、少なくとも「第１のダイ」１０１）に隣接して位置するのがよく、かくして、少なくとも１つのチップを通る熱流量が減少する。他の実施形態では、サーマルブロック１３７もまた、ベース素子１０００上に設けられた追加のチップに隣接して位置してもよい。例えば、サーマルブロック１３７はまた、第２のダイ１０２及び／又は第３のダイ１０３に隣接して位置してもよい。使用にあたり、マイクロ電子システム１００を動作させる方法は、ベース素子１０００上に設けられたサーマルブロック１３７を通る熱流束及び第１のダイ１０１（又は第２のダイ１０２）を通る熱流束を方向づけてサーマルブロック１３７を通る熱流束が第１のダイ１０１（又は第２のダイ１０２）を通る熱流束よりも大きいようにするステップを含むのがよい。

【0017】

幾つかの実施形態では、サーマルブロック１３７は、ベース素子１０００のＣＴＥに極めて近いＣＴＥを有する。例えば、サーマルブロック１３７は、シリコン（Ｓｉ）のＣＴＥに近いＣＴＥを有するのがよい。一実施例では、サーマルブロック１３７は、少なくとも、おおよそデバイス動作温度で銅のＣＴＥよりも低いＣＴＥ、又は１０μｍ／ｍ℃以下（例えば、未満）、９μｍ／ｍ℃以下、８μｍ／ｍ℃以下、又はより好ましくは７μｍ／ｍ℃以下のＣＴＥを有するのがよい。

【0018】

幾つかの実施形態では、サーマルブロック１３７は、隣のチップ（例えば、「第１のダイ」）の熱伝導率よりも高い熱伝導率を有し、かくしてその隣接のチップを通る熱流量が減少する。例えば、隣接のチップ（例えば、「第１のダイ」）は、シリコンを含むのがよく、サーマルブロック１３７は、シリコンの熱伝導率よりも高い熱伝導率を有するのがよい。幾つかの実施形態では、サーマルブロック１３７は、銅の熱伝導率とおおよそ同じ又はこれよりも高い（例えば、銅の熱伝導率の約３倍、又は銅の熱伝導率の約５倍）を有する。幾つかの実施形態では、サーマルブロック１３７は、室温において約１０００～２０００Ｗｍ^-1Ｋ^-1の熱伝導率を有する。

【0019】

幾つかの実施形態では、サーマルブロック１３７は、ダイヤモンドブロック（例えば、単結晶ダイヤモンド）又は同類材料、ナノファイバブロック、ナノ多孔質金属（例えば、Ｗ）充填ブロック、黒鉛、又はＧｅＳｅを含むのがよい。幾つかの実施形態では、サーマルブロック１３７は、電気的不導体又は半導体（例えば、非金属）で作られるのがよい。種々の実施形態では、サーマルブロック１３７は、室温において低ＣＴＥ（例えば１０μｍ／ｍ℃よりも低い、例えば８μｍ／ｍ℃よりも低い又は７μｍ／ｍ℃よりも低い）と少なくとも、おおよそデバイス動作温度ではＳｉの熱伝導率よりも高い熱伝導率の両方を有する材料で作られている（例えば、サーマルブロックは、１００Ｗｍ^-1Ｋ^-1よりも高い、例えば１１０Ｗｍ^-1Ｋ^-1よりも高い熱伝導率を有するのがよい）。

【0020】

幾つかの実施形態では、サーマルブロック１３７は、介在する接着剤なしでダイレクトボンディングにより、例えば非導電ダイレクトボンディング技術又はハイブリッドダイレクトボンディング技術によりベース素子１０００に取り付けられるのがよい。例えば、サーマルブロック１３７は、室温大気圧ダイレクトボンディング向きに構成されたＺＩＢＯＮＤ（登録商標）及び／又はＤＢＩ（登録商標）プロセス又は低温ハイブリッドボンディング向きに構成されたＤＢＩ（登録商標）ウルトラプロセスを用いて取り付けられるのがよく、これらのプロセスは、カリフォルニア州サンノゼ所在のアデイア（Adeia）社から商業的に入手できる。幾つかの実施形態では、サーマルブロック１３７は、はんだボンディング又は接着剤ボンディングにより底部チップに取り付けられてもよい。幾つかの実施形態では、サーマルブロックは、熱伝導材料（ＴＩＭ）により底部チップに取り付けられてもよい。

【0021】

幾つかの実施形態では、積層半導体素子は、介在する接着剤なしで互いにダイレクトボンディングされるのがよい。例えば、「第１のダイ」１０１、「第２のダイ」１０２及び／又は「第３のダイ」１０３は、ベース素子１０００にダイレクトボンディングされる（例えば、ダイレクトハイブリッドボンディングされる）のがよい。幾つかの実施形態では、超ヒートシンクは、半導体素子（例えば、「第１のダイ」１０１、「第２のダイ」１０２及び／又は「第３のダイ」１０３）及び／又はサーマルブロック１３７にダイレクトボンディングされるのがよく、あるいは、ＴＩＭを介して半導体素子及び／又はサーマルブロックに取り付けられるのがよい。例えば、ダイレクトボンディングプロセスとしては、室温大気圧ダイレクトボンディング向きに構成されたＺＩＢＯＮＤ（登録商標）やＤＢＩ（登録商標）プロセス又は低温ハイブリッドボンディング向きに構成されたＤＢＩ（登録商標）ウルトラプロセスが挙げられ、これらのプロセスは、カリフォルニア州サンノゼ所在のアデイア社から商業的に入手できる。ダイレクトボンドは、ボンデッド素子の誘電体相互間に位置するのがよく、幾つかの実施形態では、ダイレクトボンドは、ダイレクトハイブリッドボンディング用のボンドインターフェースのところ又はその近くに導電材料をさらに含むのがよい。ボンディングインターフェースのところの導電材料は、ダイに被着された再配線層（ＲＤＬ）内又はこの上に形成されたボンディングパッド及び／又はパッシブ電子部品であるのがよい。

【0022】

例えば、マイクロ電子デバイスは、第１の半導体素子、第１の半導体素子上に設けられた少なくとも１つの第２の半導体素子、及び少なくとも１つの第２の半導体素子に隣接して第１の半導体素子上に設けられたサーマルブロックを有するのがよく、サーマルブロックは、熱を第１の半導体素子からサーマルブロック上に設けられたヒートシンクに伝達する伝熱経路を有し、サーマルブロックの熱伝導率（ＣＴＥ）は、１０μｍ／ｍ℃未満であり、サーマルブロックの熱伝導率は、室温において、１５０Ｗｍ^-1Ｋ^-1よりも高い。サーマルブロックは、少なくとも１つの第２の半導体素子を通る熱流量を減少させるよう構成されている。少なくとも１つの第２の半導体素子は、シリコンからなるのがよく、おおよそデバイス動作温度でのサーマルブロックの熱伝導率は、シリコンの熱伝導率よりも高く、その結果、サーマルブロックを通る熱流束は、マイクロ電子デバイスの動作中、少なくとも１つの第２の半導体素子を通る熱流束よりも大きい。

【0023】

１つの実施形態では、サーマルブロックの熱伝導率（ＣＴＥ）は、第１の半導体素子のＣＴＥと実質的に同じである。１つの実施形態では、第１の半導体素子は、シリコンからなり、サーマルブロックの熱伝導率（ＣＴＥ）は、シリコンのＣＴＥと実質的に同じである。１つの実施形態では、サーマルブロックの熱伝導率（ＣＴＥ）は、銅の熱伝導率よりも低い。１つの実施形態では、サーマルブロックの熱伝導率（ＣＴＥ）は、７μｍ／ｍ℃よりも低い。１つの実施形態では、サーマルブロックの熱伝導率は、少なくとも１つの第２の半導体素子の熱伝導率よりも高い。１つの実施形態では、サーマルブロックの熱伝導率は、シリコンの熱伝導率よりも高い。１つの実施形態では、サーマルブロックの熱伝導率は、室温において２００Ｗｍ^-1Ｋ^-1よりも高い。１つの実施形態では、サーマルブロックの熱伝導率は、銅の熱伝導率の１０％の範囲内にある。１つの実施形態では、サーマルブロックの熱伝導率は、銅の熱伝導率の少なくとも３倍である。１つの実施形態では、サーマルブロックは、ダイヤモンド、ナノファイバ、ナノ多孔質金属、黒鉛、又はＧｅＳｅからなる。１つの実施形態では、サーマルブロックは、電気的不導体又は半導体で作られている。

【0024】

１つの実施形態では、サーマルブロックは、介在する接着剤なしで第１の半導体素子にダイレクトボンディングされる。１つの実施形態では、サーマルブロックと第１の半導体素子との間のインターフェースは、誘電体‐誘電体（誘電体間）ダイレクトボンドからなる。１つの実施形態では、サーマルブロックは、はんだボンディングにより第１の半導体素子にボンディングされる。１つの実施形態では、サーマルブロックは、接着剤ボンディングにより第１の半導体素子にボンディングされる。１つの実施形態では、サーマルブロックは、熱伝導材料（ＴＩＭ）によって第１の半導体素子にボンディングされる。１つの実施形態では、少なくとも１つの第２の半導体素子は、介在する接着剤なしで第１の半導体素子にダイレクトボンディングされる。１つの実施形態では、少なくとも１つの第２の半導体素子と第１の半導体素子との間のインターフェースは、導体‐導体（導体間）及び誘電体‐誘電体ダイレクトボンドからなる。

【0025】

１つの実施形態では、ヒートシンクは、少なくとも１つの第２の半導体素子と接触状態にある。１つの実施形態では、ヒートシンクは、介在する接着剤なしで少なくとも１つの第２の半導体素子にダイレクトボンディングされる。１つの実施形態では、ヒートシンクは、介在する接着剤なしでサーマルブロックにダイレクトボンディングされる。１つの実施形態では、第１の半導体素子は、集積化デバイスダイからなる。１つの実施形態では、少なくとも１つの第２の半導体素子は、集積化デバイスダイからなる。１つの実施形態では、サーマルブロックにはアクティブ回路がない。１つの実施形態では、サーマルブロックにはさらにパッシブ回路がない。

【0026】

図３は、もう１つの例示のマイクロ電子システム３００の概略断面図であり、マイクロ電子システム３００は、積層半導体素子３０１（例えば、ダイ／チップ）、幾つかのサーマルブロック３３７、及びスタックの頂部のところに位置するヒートシンク３３１（例えば、金属ヒートシンク又は流体冷却剤入りのヒートパイプ）を含む。サーマルブロック３３７は、種々の仕方で配置できる。幾つかの実施形態では、サーマルブロック３３７は、底部素子３０００からヒートシンク３３１に連結された上側ダイまで延びるのがよい。他の実施形態では、サーマルブロック３３７は、底部素子３０００からヒートシンク３３１まで直接延びるのがよい。別の実施形態では、サーマルブロック３３７は、下側ダイ（これは、底部素子３０００に取り付けられている）からヒートシンク３３１まで延びるのがよい。サーマルブロック３３７は、矢印で示すようにシステム中に熱流の向きを変えることができ、かくして、これらの隣の／近くのチップを通る熱流量が減少する。

【0027】

例えば、マイクロ電子デバイスは、第１の集積化デバイスダイ、第１の集積化デバイスダイ上に設けられた第２の集積化デバイスダイ、接着剤なしで第１の集積化デバイスダイにダイレクトボンディングされたヒートブロック、及び少なくともヒートブロックに被着されたヒートシンクを有するのがよい。１つの実施形態では、ヒートブロックは、熱を第１の集積化デバイスダイからヒートシンクに伝達する伝熱経路を有する。１つの実施形態では、ヒートブロックは、第２の集積化デバイスダイを通る熱流量を減少させるよう構成されている。１つの実施形態では、第２の集積化デバイスダイは、シリコンからなり、ヒートブロックの熱伝導率は、シリコンの熱伝導率よりも高い。１つの実施形態では、ヒートブロックの熱膨張率（ＣＴＥ）は、１０μｍ／ｍ℃よりも低い。１つの実施形態では、ヒートブロックを通る熱流束は、マイクロ電子デバイスの動作中、第２の集積化デバイスダイを通る熱流束よりも大きい。１つの実施形態では、第２の集積化デバイスダイは、接着剤なしで第１の集積化デバイスダイにダイレクトボンディングされる。

【0028】

もう１つの実施例では、マイクロ電子デバイスは、第１の集積化デバイスダイ、第１の集積化デバイスダイ上に設けられた第２の集積化デバイスダイ、第１の集積化デバイスダイ上に設けられたヒートブロック、及び少なくともヒートブロックに被着されたヒートシンクを有するのがよく、ヒートブロックを通る熱流束は、マイクロ電子デバイスの動作中、第２の集積化デバイスダイを通る熱流束よりも大きい。１つの実施形態では、ヒートブロックの熱膨張率（ＣＴＥ）は、１０μｍ／ｍ℃よりも低く、ヒートブロックの熱伝導率は、シリコンの熱伝導率よりも高い。１つの実施形態では、第２の集積化デバイスダイは、接着剤なしで第１の集積化デバイスダイにダイレクトボンディングされる。１つの実施形態では、ヒートブロックは、接着剤なしで第１の集積化デバイスダイにダイレクトボンディングされる。

【0029】

本明細書において開示するマイクロ電子デバイスの作製方法は、第１の半導体素子を用意するステップ、第２の半導体素子及びサーマルブロックを第１の半導体素子にボンディングするステップ、及びヒートシンクをサーマルブロック上に用意するステップと、を含み、サーマルブロックは、第１の半導体素子とヒートシンクとの間の熱経路を提供し、サーマルブロックの熱膨張率（ＣＴＥ）は、１０μｍ／ｍ℃未満であり、サーマルブロックの熱伝導率は、室温において１５０Ｗｍ^-1Ｋ^-1よりも高い。１つの実施形態では、第２の半導体素子は、介在する接着剤なしで第１の半導体素子にダイレクトボンディングされる。１つの実施形態では、サーマルブロックは、介在する接着剤なしで第１の半導体素子にダイレクトボンディングされる。

【0030】

第１の集積化デバイスダイ及び第１の集積化デバイスダイ上に設けられた第２の集積化デバイスダイを有するマイクロ電子デバイスを動作させる方法は、第１の集積化デバイスダイ上に設けられたヒートブロックを通る第１の熱流束及び第２の集積化デバイスダイを通る第２の熱流束を方向づけるステップを含み、ヒートブロックを通る第１の熱流束は、第２の集積化デバイスダイを通る第２の熱流束よりも大きい。１つの実施形態では、ヒートブロックの熱膨張率（ＣＴＥ）は、１０μｍ／ｍ℃よりも低く、ヒートブロックの熱伝導率は、シリコンの熱伝導率よりも高い。１つの実施形態では、ヒートシンクは、少なくともヒートブロックに被着される。

【0031】

電子素子
ダイは、任意適当な形式の集積化デバイスダイを指すと言える。例えば、集積化デバイスダイは、電子部品、例えば集積回路（例えば、プロセッサダイ、コントローラダイ、又はメモリダイ）、微小電子機械システム（ＭＥＭＳ）ダイ、光学デバイス、又は任意他の適当な形式のデバイスダイを含むことができる。幾つかの実施形態では、電子部品としては、パッシブデバイス、例えばキャパシタ、インダクタ、又は他の表面実装デバイスが挙げられる。回路（例えば、トランジスタのようなアクティブ部品）が種々の実施形態では、アクティブ面のところ又はその近くのところにパターン化されるのがよい。アクティブ面は、ダイのうら面と反対側のダイの面（おもて面）上に位置するのがよい。うら面は、任意のアクティブ回路又はパッシブ回路を有してもよく、有さなくてもよい。

【0032】

集積化デバイスダイは、ボンディング表面及びボンディング表面と反対側のうら面を有するのがよい。ボンディング表面は、一導電ボンドパッドを含む複数の導電ボンドパッド、及び導電ボンドパッドの近くに位置する非導電材料を有するのがよい。幾つかの実施形態では、集積化デバイスダイの導電ボンドパッドは、介在する接着剤なしで基板又はウエハの対応の導電パッドにダイレクトボンディングされるのがよく、集積化デバイスダイの非導電材料は、介在する接着剤なしで基板又はウエハの対応の非導電材料の一部分にダイレクトボンディングされるのがよい。接着剤なしのダイレクトボンディングは、米国特許第７，１２６，２１２号明細書、同第８，１５３，５０５号明細書、同第７，６２２，３２４号明細書、同第７，６０２，０７０号明細書、同第８，１６３，３７３号明細書、同第８，３８９，３７８号明細書、同第７，４８５，９６８号明細書、同第８，７３５，２１９号明細書、同第９，３８５，０２４号明細書、同第９，３９１，１４３号明細書、同第９，４３１，３６８号明細書、同第９，９５３，９４１号明細書、同第９，７１６，０３３号明細書、同第９，８５２，９８８号明細書、同第１０，０３２，０６８号明細書、同第１０，２０４，８９３号明細書、同第１０，４３４，７４９号明細書、及び同第１０，４４６，５３２号明細書全体に記載されており、これら米国特許の各々を参照により引用し、その記載内容全体を全ての目的に関して本明細書の一部とする。

【0033】

ダイレクトボンディング方法及びダイレクトボンデッド構造体の実施例
本明細書において開示する種々の実施形態は、２つの素子を介在する接着剤なしでダイレクトボンディングすることができるダイレクトボンデッド構造体に関する。２つ以上の電子素子は、半導体素子（例えば、集積化デバイスダイ、ウエハなど）であるのがよく、かかる２つ以上の電子素子を互いに積層し又はボンディングすると、ボンデッド構造体を形成することができる。１つの素子の導電接触パッドをもう１つの素子の対応の導電接触パッドに電気的に接続することができる。任意適当な数の素子を積層してボンデッド構造体とすることができる。接触パッドは、非導電ボンディング領域に形成された金属パッドからなるのがよく、これら接触パッドを下に位置するメタライゼーション、例えば再配線層（ＲＤＬ）に接続するのがよい。

【0034】

幾つかの実施形態では、素子は、接着剤なしで互いにダイレクトボンディングされる。種々の実施形態では、第１の素子の非導電材料又は誘電体は、接着剤なしで第２の素子の対応の非導電又は誘電フィールド領域ダイレクトボンディングされるのがよい。非導電材料を第１の素子の非導電ボンディング領域又はボンディング層という場合がある。幾つかの実施形態では、第１の素子の非導電材料は、誘電体‐誘電体（誘電体間）ボンディング技術を用いて第２の素子の対応の非導電材料にダイレクトボンディングされるのがよい。例えば、誘電体‐誘電体ボンドは、少なくとも米国特許第９，５６４，４１４号明細書、同第９，３９１，１４３明細書、及び同第１０，４３４，７４９号明細書に開示されているダイレクトボンディング技術を用いて接着剤なしで形成でき、これら米国特許を参照により引用し、全ての目的に関しこれらの各々の記載内容全体を本明細書の一部とする。ダイレクトボンディングに適した誘電体としては、無機誘電体、例えば酸化シリコン、窒化シリコン、オキシ窒化シリコンが挙げられるが、これには限定されず、あるいは、炭素、例えば炭化シリコン、オキシ炭窒化シリコン、炭窒化シリコン若しくはダイヤモンド状炭素が挙げられる。幾つかの実施形態では、誘電体は、ポリマー材料、例えばエポキシ、樹脂又は成形材料を含まない。

【0035】

幾つかの実施形態では、ダイレクトハイブリッドボンドは、介在する接着剤なしで形成できる。例えば、誘電ボンディング表面を高い平滑度に研磨することができる。ボンディング表面を清浄化してプラズマ及び／又はエッチング剤に当てると、これら表面を活性化することができる。幾つかの実施形態では、これら表面は、活性化後又は活性化中（例えば、プラズマ及び／又はエッチングプロセス中）、化学種で末端基化することができる。理論に束縛されるものではないが、幾つかの実施形態では、活性化プロセスは、ボンディング表面のところの化学結合を壊すために実施されるのがよく、末端基化プロセスは、ダイレクトボンディング中におけるボンディングエネルギーを向上させる追加の化学種をボンディング表面のところに提供することができる。幾つかの実施形態では、活性化及び末端基化は、同一のステップで提供され、例えば、プラズマ又はウェットエッチング剤用いて表面を活性化して末端基化することができる。他の実施形態では、ボンディング表面を別個の処理で末端基化して追加の化学種を提供することができ、それによりダイレクトボンディングを行うことができる。種々の実施形態では、末端基化化学種は、窒素を含むのがよい。例えば、幾つかの実施形態では、ボンディング表面をフッ素にさらすのがよい。例えば、層及び／又はボンディングインターフェースの近くに１つ又は多数のフッ素ピークが現れる場合がある。かくして、ダイレクトボンデッド構造体では、２つの誘電体相互間のボンディングインターフェースは、ボンディングインターフェースのところに高い窒素含有量及び／又はフッ素ピークを有する極めて滑らかなインターフェースを構成することができる。活性化及び／又は末端基化処理の追加の例が米国特許第９，５６４，４１４号明細書、同第９，３９１，１４３号明細書、及び同第１０，４３４，７４９号明細書全体にわたって見受けられ、これら米国特許の各々を参照により引用し、全ての目的に関してその記載内容全体を本明細書の一部とする。

【0036】

種々の実施形態では、第１の素子の接触パッドもまた、第２の素子の対応の導電接触パッドにダイレクトボンディングされるのがよい。例えば、ハイブリッドダイレクトボンディング技術を用いると、上述したように前処理された共有直接結合状態の誘電体間表面を含むボンドインターフェースに沿って導体‐導体ダイレクトボンドを提供することができる。種々の実施形態では、導体‐導体（例えば、接触パッド‐接触パッド）ダイレクトボンド及び誘電体‐誘電体ハイブリッドボンドは、少なくとも米国特許第９，７１６，０３３号明細書及び同第９，８５２，９８８号明細書に開示されたダイレクトボンディング技術を用いて形成でき、これら米国特許の各々を参照により引用し、全ての目的についてその記載内容全体を本明細書の一部とする。

【0037】

例えば、誘電ボンディング表面を前処理して、上述したように介在接着剤なしで互いにダイレクトボンディングすることができる。導電接触パッド（これらは、非導電性の誘電フィールド領域によって包囲されるのがよい）もまた、介在接着剤なしで互いにダイレクトボンディングすることができる。幾つかの実施形態では、接触パッドをそれぞれ、誘電フィールド領域又は非導電ボンディング層の外面（例えば、上面）の下に凹ませるのがよく、例えば３０ｎｍ未満、２０ｎｍ未満、１５ｎｍ未満、又は１０ｎｍ未満だけ凹ませるのがよく、例えば、２ｎｍから２０ｎｍまでの範囲又は４ｎｍ～１０ｎｍの範囲で凹ませるのがよい。非導電ボンディング層を幾つかの実施形態では本明細書において説明したボンディングツールで室温において接着剤なしで互いにダイレクトボンディングするのがよく、その後、ボンデッド構造体をアニールするのがよい。アニールは、別個の装置で実施されるのがよい。アニール時、接触パッドは、膨張して互いに接触し、それにより金属‐金属（金属間）ダイレクトボンドを形成することができる。有益には、ハイブリッドボンディング技術、例えばカリフォルニア州サンノゼ所在のエクスペリ（Xperi）社から商業的に入手できるダイレクトボンドインターコネクト（Direct Bond Interconnect）、すなわち、ＤＢＩ（登録商標）技術の使用により、ダイレクトボンドインターフェースを横切って接続された高密度のパッドを実現できる（例えば、規則的なアレイについては僅かな又は細かいピッチで）。幾つかの実施形態では、ボンディングパッド、又はボンデッド素子のうちの１つのボンディング表面内に埋め込まれた導電トレースのピッチは、４０ミクロン未満又は１０ミクロン未満であるのがよく、それどころか２ミクロン未満であってもよい。幾つかの用途に関し、ボンディングパッドのピッチとボンディングパッドの諸元のうちの１つの比は、５未満又は３未満であり、場合によっては望ましくは２未満である。他の用途では、ボンデッド素子のうちの１つのボンディング表面内に埋め込まれた導電トレースの幅は、０．３ミクロンから５ミクロンまでの範囲にあるのがよい。種々の実施形態では、接触パッド及び／又はトレースは、銅からなるのがよいが、他の金属が適している場合がある。

【0038】

かくして、ダイレクトボンディングプロセスでは、第１の素子を介在接着剤なしで第２の素子にダイレクトボンディングすることができる。幾つかの構成例では、第１の素子は、単体化された素子、例えば単体化集積化デバイスダイからなるのがよい。他の構成例では、第１の素子は、単体化されたときに複数の集積化デバイスダイを形成する複数（例えば、数十個、数百個、又はそれ以上）のデバイス領域を含むキャリヤ又は基板（例えば、ウエハ）からなるのがよい。本明細書において説明した実施形態では、ダイであれ基板であれ、いずれにせよ、第１の素子は、ホスト基板と見なされる場合があり、これは、第２の素子をピックアンドプレース（pick-and-place）又はロボットエンドエフェクタを受け取るためにボンディングツールのサポートに取り付けられる。図示の実施形態の第２の素子は、ダイからなる。他の構成例では、第２の素子は、キャリヤ又はフラットパネル、若しくは基板（例えば、ウエハ）からなるのがよい。

【0039】

本明細書において説明するように、第１の素子と第２の素子を接着剤なしで互いにダイレクトボンディングすることができ、これは、蒸着プロセスとは異なっている。１つの用途では、ボンデッド構造体中の第１の素子の幅は、第２の素子の幅とほぼ同じであるのがよい。幾つかの他の実施形態では、ボンデッド構造体中の第１の素子の幅は、第２の素子の幅とは異なるのがよい。ボンデッド構造体中の大きい方の素子の幅又は面積は、小さい方の素子の幅又は面積よりも少なくとも１０％大きいのがよい。したがって、第１及び第２の素子は、非蒸着素子からなるのがよい。さらに、ダイレクトボンデッド構造体は、蒸着層とは異なり、ボンドインターフェースに沿って、ナノボイドが存在する欠陥領域を含む場合がある。ナノボイドは、ボンディング表面の活性化（例えば、プラズマへの曝露）に起因して形成される場合がある。上述したように、ボンドインターフェースは、活性化及び／又は最終化学処理プロセスから生じる物質の濃縮を呈する場合がある。例えば、活性化のために窒素プラズマを利用する実施形態では、窒素ピークがボンドインターフェースのところに形成される場合がある。活性化のために酸素プラズマを利用する実施形態では、酸素ピークがボンドインターフェースのところに形成される場合がある。幾つかの実施形態では、ボンドインターフェースは、オキシ窒化シリコン、オキシ炭窒化シリコン、又は炭窒化シリコンからなるのがよい。本明細書において説明したように、ダイレクトボンドは、共有結合を含むのがよく、この共有結合は、ファンデルワールス結合よりも強固である。ボンディング層は、高い平滑度まで平坦化された研磨表面をさらに有するのがよい。例えば、ボンディング層は、１ミクロン当り２ｎｍ二乗平均（ＲＭＳ）又は１ミクロン当り１ｎｍＲＭＳの表面粗さを有するのがよい。

【0040】

種々の実施形態では、ダイレクトハイブリッドボンデッド構造体中の接触パッド相互間の金属‐金属ボンドは、導電特徴部上の導電特徴部粒、例えば銅結晶粒がボンドインターフェースを横切って互いの中に成長するよう接合されるのがよい。幾つかの実施形態では、銅は、ボンドインターフェースを横切る銅の拡散を向上させるために、１１１結晶面に沿って配向した結晶粒を有するのがよい。ボンドインターフェースは、ボンデッド接触パッドの少なくとも一部分まで実質的に完全に延びるのがよく、その結果、ボンデッド接触パッドのところ又はその近くには非導電ボンディング領域相互間には隙間が実質的に生じないようになっている。幾つかの実施形態では、バリヤ層を接触パッド（例えば、これは、銅を含むのがよい）の下に設けるのがよい。しかしながら、他の実施形態では、例えば、米国特許出願公開第２０１９／００９６７４１号明細書に記載されているように、接触パッドの下にバリヤ層が存在しなくてもよく、この米国特許を参照により引用し、その記載内容全体を全ての目的に関して本明細書の一部とする。

【0041】

１つの観点では、開示した技術は、マイクロ電子デバイスであって、第１の半導体素子と、第１の半導体素子上に設けられた少なくとも１つの第２の半導体素子と、少なくとも１つの第２の半導体素子に隣接して第１の半導体素子上に設けられたサーマルブロックとを有し、サーマルブロックは、熱を第１の半導体素子からサーマルブロック上に設けられたヒートシンクに伝達するための伝熱経路を有し、サーマルブロックの熱膨張率（ＣＴＥ）は、１０μｍ／ｍ℃未満であり、サーマルブロックの熱伝導率は、室温において、１５０Ｗｍ^-1Ｋ^-1よりも高いことを特徴とするマイクロ電子デバイスに関する。

【0042】

１つの実施形態では、サーマルブロックは、少なくとも１つの第２の半導体素子を通る熱流量を減少させるよう構成されている。

【0043】

１つの実施形態では、少なくとも１つの第２の半導体素子は、シリコンからなり、おおよそデバイス動作温度でのサーマルブロックの熱伝導率は、シリコンの熱伝導率よりも高い。

【0044】

１つの実施形態では、サーマルブロックを通る熱流束は、マイクロ電子デバイスの動作中、少なくとも１つの第２の半導体素子を通る熱流束よりも大きい。

【0045】

１つの実施形態では、サーマルブロックの熱膨張率（ＣＴＥ）は、第１の半導体素子のＣＴＥと実質的に同じである。

【0046】

１つの実施形態では、第１の半導体素子は、シリコンからなり、サーマルブロックの熱膨張率（ＣＴＥ）は、シリコンのＣＴＥと実質的に同じである。

【0047】

１つの実施形態では、サーマルブロックの熱膨張率（ＣＴＥ）は、銅の熱伝導率よりも低い。

【0048】

１つの実施形態では、サーマルブロックの熱膨張率（ＣＴＥ）は、７μｍ／ｍ℃よりも低い。

【0049】

１つの実施形態では、サーマルブロックの熱伝導率は、少なくとも１つの第２の半導体素子の熱伝導率よりも高い。

【0050】

１つの実施形態では、サーマルブロックの熱伝導率は、シリコンの熱伝導率よりも高い。

【0051】

１つの実施形態では、サーマルブロックの熱伝導率は、室温において、２００Ｗｍ^-1Ｋ^-1よりも高い。

【0052】

１つの実施形態では、サーマルブロックの熱伝導率は、銅の熱伝導率の１0 ％の範囲内にある。

【0053】

１つの実施形態では、サーマルブロックの熱伝導率は、銅の熱伝導率の少なくとも３倍である。

【0054】

１つの実施形態では、サーマルブロックは、ダイヤモンド、ナノファイバ、ナノ多孔質金属、黒鉛、又はＧｅＳｅからなる。

【0055】

１つの実施形態では、サーマルブロックは、電気的不導体又は半導体で作られている。

【0056】

１つの実施形態では、サーマルブロックは、介在する接着剤なしで第１の半導体素子にダイレクトボンディングされている。

【0057】

１つの実施形態では、サーマルブロックと第１の半導体素子との間のインターフェースは、誘電体‐誘電体ダイレクトボンドからなる。

【0058】

１つの実施形態では、サーマルブロックは、はんだボンディングにより第１の半導体素子にボンディングされている。

【0059】

１つの実施形態では、サーマルブロックは、接着剤ボンディングにより第１の半導体素子にボンディングされている。

【0060】

１つの実施形態では、サーマルブロックは、熱伝導材料（ＴＩＭ）によって第１の半導体素子にボンディングされている。

【0061】

１つの実施形態では、少なくとも１つの第２の半導体素子は、介在する接着剤なしで第１の半導体素子にダイレクトハイブリッドボンディングされている。

【0062】

１つの実施形態では、少なくとも１つの第２の半導体素子と第１の半導体素子との間のインターフェースは、導体‐導体ダイレクトボンド及び誘電体‐誘電体ダイレクトボンドからなる。

【0063】

１つの実施形態では、ヒートシンクは、少なくとも１つの第２の半導体素子と接触状態にある。

【0064】

１つの実施形態では、ヒートシンクは、介在する接着剤なしで少なくとも１つの第２の半導体素子にダイレクトボンディングされている。

【0065】

１つの実施形態では、ヒートシンクは、介在する接着剤なしでサーマルブロックにダイレクトボンディングされている。

【0066】

１つの実施形態では、第１の半導体素子は、集積化デバイスダイからなる。

【0067】

１つの実施形態では、少なくとも１つの第２の半導体素子は、集積化デバイスダイからなる。

【0068】

もう１つの観点では、開示した技術は、マイクロ電子デバイスを作製する方法であって、第１の半導体素子を提供するステップと、第２の半導体素子及びサーマルブロックを第１の半導体素子にボンディングするステップと、ヒートシンクをサーマルブロックに被着させるステップとを含み、サーマルブロックは、第１の半導体素子とヒートシンクとの間の熱経路となり、サーマルブロックの熱膨張率（ＣＴＥ）は、１０μｍ／ｍ℃未満であり、サーマルブロックの熱伝導率は、室温において、１５０Ｗｍ^-1Ｋ^-1よりも高いことを特徴とする方法に関する。

【0069】

１つの実施形態では、第２の半導体素子は、介在する接着剤なしで第１の半導体素子にダイレクトボンディングされている。

【0070】

１つの実施形態では、サーマルブロックは、介在する接着剤なしで第１の半導体素子にダイレクトボンディングされている。

【0071】

もう１つの観点では、開示した技術は、マイクロ電子デバイスであって、第１の集積化デバイスダイと、第１の半導体素子上に設けられた第２の集積化デバイスダイと、接着剤なしで第１の集積化デバイスダイにダイレクトボンディングされたヒートブロックと、少なくともヒートブロックに被着されたヒートシンクとを有することを特徴とするマイクロ電子デバイスに関する。１つの実施形態では、ヒートブロックは、熱を第１の集積化デバイスダイからヒートシンクに伝達するための伝熱経路を有する、請求項３３記載のマイクロ電子デバイス。

【0072】

１つの実施形態では、ヒートブロックは、第２の集積化デバイスダイを通る熱流量を減少させるよう構成されている。

【0073】

１つの実施形態では、第２の集積化デバイスダイは、シリコンからなり、ヒートブロックの熱伝導率は、シリコンの熱伝導率よりも高い。

【0074】

１つの実施形態では、ヒートブロックの熱膨張率（ＣＴＥ）は、１０μｍ／ｍ℃よりも低い。

【0075】

１つの実施形態では、ヒートブロックを通る熱流束は、マイクロ電子デバイスの動作中、第２の集積化デバイスダイを通る熱流束よりも大きい。

【0076】

１つの実施形態では、第２の集積化デバイスダイは、接着剤なしで第１の集積化デバイスダイにダイレクトボンディングされている。

【0077】

もう１つの観点では、開示した技術は、マイクロ電子デバイスであって、第１の集積化デバイスダイと、第１の集積化デバイスダイ上に設けられた第２の集積化デバイスダイと、第１の集積化デバイスダイ上に設けられたヒートブロックと、少なくともヒートブロックに被着されたヒートシンクとを有し、ヒートブロックを通る熱流束は、マイクロ電子デバイスの動作中、第２の集積化デバイスダイを通る熱流束よりも大きいことを特徴とするマイクロ電子デバイスに関する。

【0078】

１つの実施形態では、ヒートブロックの熱膨張率（ＣＴＥ）は、１０μｍ／ｍ℃よりも低く、ヒートブロックの熱伝導率は、シリコンの熱伝導率よりも高い。

【0079】

１つの実施形態では、第２の集積化デバイスダイは、接着剤なしで第１の集積化デバイスダイにダイレクトボンディングされている。

【0080】

１つの実施形態では、ヒートブロックは、接着剤なしで第１の集積化デバイスダイにダイレクトボンディングされている。

【0081】

もう１つの観点では、開示した技術は、第１の集積化デバイスダイ及び第１の集積化デバイスダイ上に設けられた第２の集積化デバイスダイを有するマイクロ電子デバイスを動作させる方法であって、第１の集積化デバイスダイ上に設けられたヒートブロックを通る第１の熱流束及び第２の集積化デバイスダイを通る第２の熱流束を方向づけるステップを含み、ヒートブロックを通る第１の熱流束は、第２の集積化デバイスダイを通る第２の熱流束よりも大きいことを特徴とする方法に関する。

【0082】

１つの実施形態では、ヒートブロックの熱膨張率（ＣＴＥ）は、１０μｍ／ｍ℃よりも低く、ヒートブロックの熱伝導率は、シリコンの熱伝導率よりも高い。

【0083】

１つの実施形態では、ヒートシンクが少なくともヒートブロックに被着されている。

【0084】

文脈上別段の明示の必要がなければ、原文明細書及び原文特許請求の範囲全体を通じて、“comprise”（訳文では「～を有する」としている場合が多い）、“comprising”、“include”（「～を含む」）、“including”などの用語は、排他的又は網羅的な意味とは異なり、包括的な意味に、すなわち“including, but not limited to”（「～を含むが、これには限定されない」）の意味に解されるべきである。本明細書に一般的に用いられている「結合され」という用語は、互いに直接的に( ダイレクトに) 連結されるか、１つ以上の中間要素により互いに連結される２つ以上の要素を意味している。同様に、本明細書において一般的に用いられている「連結され」という用語は、互いに直接的に連結されるか、１つ以上の中間要素により互いに連結される２つ以上の要素を意味している。加うるに、原語出願において用いられている“herein”（訳文では「本明細書において」としている場合が多い）、“above”（「上述の」の意）、“below”（「後述の」の意）、及び同様な趣旨の用語は、本願を全体として意味しており、本願の何らかの特定の部分を意味しているわけではない。さらに、本明細書で用いられているように、第１の素子が第２の素子の「上（on）」又は「覆って（over）」位置すると説明されている場合、第１の素子は、第１の素子と第２の素子は、互いに直接的に接触するよう、第２の素子上に又はこれを覆って直接位置する場合があり、あるいは第１の素子は、１つ以上の素子が第１の素子と第２の素子の間に介在するよう、第２の素子上又はこれを覆って間接的に位置する場合がある。文脈上許容される場合には、単数形又は複数形を用いた上記の詳細な説明中の用語は、それぞれ複数又は単数を含む場合がある。２つ以上のアイテムのリストに関して「又は」という用語は、この用語についての以下の解釈、すなわち、リスト中のアイテムのうちの任意のもの、リスト中のアイテムの全て、及びリスト中のアイテムの任意の組み合わせの全てを含む。

【0085】

さらに、原文明細書で用いられている条件語、とりわけ“can”（「～のがよい」、「～でもよい」又は「～することができる」）、“could”、“might”、“may”、“e.g.”、“for example”、“such as”などは、別段の明示の指定がなければ、又は用いられている文脈内で違ったやり方で理解されない場合、一般に、ある特定の実施形態がある特定の特徴、要素、及び／又は状態を含み、他の実施形態がある特定の特徴、要素、及び／又は状態を含まないということを意味するようになっている。かくして、かかる条件語は、一般的には、特徴、要素、及び／又は状態が、１つ以上の実施形態について必要な何らかの仕方で存在することを意味するようにはなってはいない。

【0086】

ある特定の実施形態を説明したが、これら実施形態は、例示としてのみ提供されており、本発明の範囲を限定するものではない。確かに、本明細書において説明した新規な装置、方法、及びシステムは、種々の他の形態で具体化でき、さらに、本明細書において説明した方法及びシステムの形態における種々の省略、置換、及び変更は、本発明の範囲から逸脱することなく実施できる。例えば、ブロックが所与の配置で示されているが、変形実施形態は、異なるコンポーネント及び／又は回路トポロジでほぼ同じ機能を実行することができ、幾つかのブロックを削除し、動かし、追加し、分割し、組み合わせ、かつ／あるいは改造することができる。これらブロックの各々は、多種多様な仕方で具体化できる。上述の種々の実施形態の要素及び作用の任意適当な組み合わせは、別の実施形態を提供するよう組み合わせ可能である。添付の特許請求の範囲に記載された本発明の範囲及びその均等範囲は、本発明の範囲及び精神に含まれるかかる形態又は改造を含むものである。

【図1】

【図2】

【図3】

【国際調査報告】