特表2024-540564 | 知財ポータル「IP Force」

知財求人 - 知財ポータルサイト「IP Force」

青山学院大学 (神奈川県相模原市中央区淵野辺)

▶ 華為技術有限公司の特許一覧

特表2024-540564信号処理装置および通信デバイス

書誌要約請求の範囲詳細な説明課題実施例実施するための形態図面の説明

目に優しい文字サイズ小中大 PDF Top

< >

1
2
3a
3b
3c
3d
4
5
6
7
8
9

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2024-10-31

(54)【発明の名称】信号処理装置および通信デバイス

(51)【国際特許分類】

H04B 1/04 20060101AFI20241024BHJP

H03F 1/32 20060101ALI20241024BHJP

【ＦＩ】

H04B1/04 R

H03F1/32 123

【審査請求】有

【予備審査請求】未請求

(21)【出願番号】P 2024529675

(86)(22)【出願日】2021-11-18

(85)【翻訳文提出日】2024-06-28

(86)【国際出願番号】 CN2021131414

(87)【国際公開番号】W WO2023087200

(87)【国際公開日】2023-05-25

(81)【指定国・地域】

(71)【出願人】

【識別番号】503433420

【氏名又は名称】華為技術有限公司

【氏名又は名称原語表記】ＨＵＡＷＥＩＴＥＣＨＮＯＬＯＧＩＥＳＣＯ．，ＬＴＤ．

【住所又は居所原語表記】ＨｕａｗｅｉＡｄｍｉｎｉｓｔｒａｔｉｏｎＢｕｉｌｄｉｎｇ，Ｂａｎｔｉａｎ，ＬｏｎｇｇａｎｇＤｉｓｔｒｉｃｔ，Ｓｈｅｎｚｈｅｎ，Ｇｕａｎｇｄｏｎｇ５１８１２９，Ｐ．Ｒ．Ｃｈｉｎａ

(74)【代理人】

【識別番号】100110364

【弁理士】

【氏名又は名称】実広信哉

(74)【代理人】

【識別番号】100133569

【弁理士】

【氏名又は名称】野村進

(72)【発明者】

【氏名】▲羅▼ 宇平

(72)【発明者】

【氏名】魏宏▲亮▼

(72)【発明者】

【氏名】李晶

(72)【発明者】

【氏名】唐 ▲海▼正

(72)【発明者】

【氏名】肖宇翔

(72)【発明者】

【氏名】▲魯▼ 哨廷

(72)【発明者】

【氏名】王光▲偉▼

【テーマコード（参考）】

5J500

5K060

【Ｆターム（参考）】

5J500AA01

5J500AA41

5J500AC21

5J500AF07

5J500AF08

5J500AH29

5J500AH38

5J500AK15

5J500AK19

5J500AK20

5J500AK34

5J500AK41

5J500AK45

5J500AM05

5J500AM14

5J500AS14

5J500AT01

5J500NG07

5J500NH10

5J500NH16

5K060BB08

5K060HH06

5K060KK03

5K060KK04

5K060KK06

(57)【要約】

本出願は、非線形歪み信号のキャンセル精度を改善するために、信号処理装置および通信デバイスを提供し、通信技術の分野に関する。本装置は、第1のスプリッタモジュールと、第1のコンバイナモジュールと、遅延器と、フィルタ回路とを含む。第1のスプリッタモジュールは、信号処理装置の信号源に結合され、第1のスプリッタモジュールの出力端は、遅延器の入力端とフィルタ回路の入力端とに別々に結合される。遅延器の出力端は、第1のコンバイナモジュールの第1の入力端に結合される。フィルタ回路の出力端は、第1のコンバイナモジュールの第2の入力端に結合される。フィルタ回路は、複数のフィルタサブ回路および蓄積回路を含み、複数のフィルタサブ回路の出力端は、蓄積回路の入力端に結合される。

【特許請求の範囲】

【請求項1】

第1のスプリッタモジュールと、第1のコンバイナモジュールと、遅延器と、フィルタ回路とを備える信号処理装置であって、
前記第1のスプリッタモジュールは、前記信号処理装置の信号源に結合され、前記第1のスプリッタモジュールの出力端は、前記遅延器の入力端と前記フィルタ回路の入力端とに別々に結合され、
前記遅延器の出力端は、前記第1のコンバイナモジュールの第1の入力端に結合され、
前記フィルタ回路の出力端は、前記第1のコンバイナモジュールの第2の入力端に結合され、前記フィルタ回路は、複数のフィルタサブ回路および蓄積回路を備え、前記複数のフィルタサブ回路の出力端は、前記蓄積回路の入力端に結合される、
信号処理装置。

【請求項2】

前記複数のフィルタサブ回路の各々は、
サンプルホールド回路および振幅調整回路であって、前記サンプルホールド回路の出力端は、前記振幅調整回路の第1の入力端に結合される、サンプルホールド回路および振幅調整回路を備える、請求項1に記載の装置。

【請求項3】

前記サンプルホールド回路は、スイッチ、キャパシタ、およびバッファを備え、前記振幅調整回路は、乗算器を備え、
前記スイッチの第1の端部は前記フィルタサブ回路の入力端であり、前記スイッチの第2の端部、前記キャパシタの第1の端部、および前記バッファの第1の端部は結合され、前記キャパシタの第2の端部は接地され、前記バッファの第2の端部は前記乗算器の第1の入力端に結合される、
請求項2に記載の装置。

【請求項4】

前記振幅調整回路は、前記乗算器の出力端に結合された相互コンダクタンス増幅器をさらに備える、請求項3に記載の装置。

【請求項5】

前記フィルタ回路は、前記蓄積回路の出力端に結合された可変利得増幅器をさらに備える、請求項1から4のいずれか一項に記載の装置。

【請求項6】

前記装置は、フィルタリング係数計算回路をさらに備え、
前記フィルタリング係数計算回路の出力端は、前記振幅調整回路の第2の入力端に結合される、
請求項2から5のいずれか一項に記載の装置。

【請求項7】

前記フィルタリング係数計算回路は、第2のスプリッタモジュールおよび計算回路を備え、
前記第2のスプリッタモジュールの入力端は、前記第1のコンバイナモジュールの前記出力端に結合され、前記第2のスプリッタモジュールの第1の出力端は、前記計算回路の第1の入力端に結合され、前記計算回路の第2の入力端は、第2のコンバイナモジュールの出力端に結合される、
請求項6に記載の装置。

【請求項8】

前記装置は、前記フィルタ回路に結合されたパラメータ較正回路をさらに備える、請求項1から7のいずれか一項に記載の装置。

【請求項9】

前記装置は、第2のコンバイナモジュールをさらに備え、前記第2のコンバイナモジュールの第1の入力端は、前記第1のスプリッタモジュールの前記出力端に結合され、前記第2のコンバイナモジュールの第2の入力端は、前記信号源に結合され、前記第2のコンバイナモジュールの出力端は、前記フィルタ回路の前記入力端に結合される、請求項1から8のいずれか一項に記載の装置。

【請求項10】

前記装置は、減衰器をさらに備え、前記減衰器は、前記第1のスプリッタモジュールと前記第2のコンバイナモジュールとの間に結合される、請求項9に記載の装置。

【請求項11】

前記装置は、第2のコンバイナモジュールをさらに備え、前記第2のコンバイナモジュールの第1の入力端は、前記フィルタ回路の前記出力端に結合され、前記第2のコンバイナモジュールの第2の入力端は、前記信号源に結合され、前記第2のコンバイナモジュールの出力端は、前記第1のコンバイナモジュールの前記第2の入力端に結合される、請求項1から8のいずれか一項に記載の装置。

【請求項12】

前記装置は、前記第2のコンバイナモジュールの前記第2の入力端に結合された増幅器をさらに備える、請求項11に記載の装置。

【請求項13】

前記装置は、ポストディストーション回路をさらに備え、前記ポストディストーション回路は、前記信号源と前記第2のコンバイナモジュールとの間に結合される、請求項9から12のいずれか一項に記載の装置。

【請求項14】

前記ポストディストーション回路はデジタル適応フィルタを備える、請求項13に記載の装置。

【請求項15】

前記第2のコンバイナモジュールは等化器に置き換えられる、請求項9から12のいずれか一項に記載の装置。

【請求項16】

前記フィルタ回路はチップに集積される、請求項1から15のいずれか一項に記載の装置。

【請求項17】

前記フィルタ回路は、以下のうちの少なくとも1つ、すなわち、前記フィルタリング係数計算回路、前記パラメータ較正回路、または前記ポストディストーション回路のうちの少なくとも1つと共に前記チップに集積される、請求項16に記載の装置。

【請求項18】

前記装置は、前記第1のスプリッタモジュールの入力端と前記信号源との間に結合された電力増幅器と、前記第1のコンバイナモジュールの前記出力端に結合されたデュプレクサとをさらに備える、請求項1から17のいずれか一項に記載の装置。

【請求項19】

通信デバイスであって、前記通信デバイスは、ベースバンド回路と、請求項1から18のいずれか一項に記載の信号処理装置とを備える、通信デバイス。

【発明の詳細な説明】

【技術分野】

【0001】

本出願は、通信技術の分野に関し、特に、信号処理装置および通信デバイスに関する。

【背景技術】

【0002】

所望信号（すなわち、サービス信号）が非線形システムを通過するとき、非線形歪みが発生する。例えば、所望信号の電力が電力増幅器（power amplify、PA）によって増幅された後、出力信号は、所望信号および非線形歪み信号を含む。

【0003】

現在、フィードフォワードキャンセル技術が、通常、非線形システムの出力信号の非線形歪み成分をキャンセルするために使用されている。しかしながら、既存のフィードフォワードキャンセル技術の処理精度は低く、その結果、非線形歪み成分に対するキャンセル効果が低く、さらに、通信システムの不十分な性能がもたらされている。

【発明の概要】

【0004】

本出願は、非線形歪み信号のキャンセル精度を改善するために、信号処理装置および通信デバイスを提供する。

【課題を解決するための手段】

【0005】

前述の目的を達成するために、本出願の実施形態では以下の技術的解決策が使用される。

【0006】

第1の態様によれば、信号処理装置が提供され、第1のスプリッタモジュールと、遅延器と、第1のコンバイナモジュールと、フィルタ回路とを含む。第1のスプリッタモジュールは、結合器またはスプリッタなどの構成要素であってもよく、以下では説明のために、第1の結合器が、第1のスプリッタモジュールの例として使用される。第1のコンバイナモジュールは、結合器またはコンバイナなどの構成要素であってもよく、以下では説明のために、第2の結合器が、第1のコンバイナモジュールの例として使用される。言い換えれば、信号処理装置は、第1の結合器と、第2の結合器と、遅延器と、フィルタ回路とを含む。第1の結合器は、信号処理装置の信号源に結合され、第1の結合器の出力端は、遅延器の入力端とフィルタ回路の入力端とに別々に結合される。遅延器の出力端は、第2の結合器の第1の入力端に結合される。フィルタ回路の出力端は、第2の結合器の第2の入力端に結合される。フィルタ回路は、複数のフィルタサブ回路および蓄積回路を含み、複数のフィルタサブ回路の出力端は、蓄積回路の入力端に結合される。

【0007】

第1の結合器は、第1の結合器の入力信号に基づいて第1のサブ信号および第2のサブ信号を出力するように構成され、第1のサブ信号の電力は第2のサブ信号の電力より大きくてもよい。遅延器は、遅延信号を出力するために第1のサブ信号を遅延させるように構成される。フィルタ回路は、複数のフィルタサブ回路および蓄積回路を含む。複数のフィルタサブ回路は、サンプリングおよびフィルタリングされた信号を出力するために、異なるサンプリング時点で第2のサブ信号をサンプリングし、サンプリングによって得られたサンプリングされた信号に対してフィルタリング処理を実行するように別々に構成される。言い換えれば、複数のフィルタサブ回路は、異なる位相で第2のサブ信号の振幅を調整するように別々に構成され得る。蓄積回路は、相互変調キャンセル信号を得るために、複数のフィルタサブ回路によって出力されたサンプリングおよびフィルタリングされた信号を蓄積するように構成される。第2の結合器は、相互変調キャンセル信号および遅延信号に基づいて目標信号を出力するように構成され、例えば、遅延信号から相互変調キャンセル信号を減算して、遅延信号内の相互変調信号をキャンセルする。

【0008】

前述の技術的解決策では、本装置は、フィルタ回路を使用して第2のサブ信号に対して等化処理を実施する。フィルタ回路は、複数のフィルタサブ回路および蓄積回路を含む。複数のフィルタサブ回路および蓄積回路は、アナログ信号領域において異なる位相の第2のサブ信号に対して高精度の振幅調整を実行することができ、これにより、遅延器が非常に小さい遅延を提供するとき、相互変調信号に対する等化処理が実施されることができ、その結果、処理遅延を低減し、処理精度を改善する。

【0009】

第1の態様の可能な実施態様では、本装置は、第2のコンバイナモジュールをさらに含む。以下では説明のために、第3の結合器が、第2のコンバイナモジュールの例として使用される。第3の結合器の第1の入力端は第1の結合器の出力端に結合され、第3の結合器の第2の入力端は信号源に結合され、第3の結合器の出力端はフィルタ回路の入力端に結合される。第3の結合器は、結合によって第2のサブ信号から第1の相互変調信号を得るように構成される。第3の結合器は、等化器に置き換えられ、第1の相互変調信号を出力してもよい。この場合、複数のフィルタサブ回路は、サンプリングおよびフィルタリングされた信号を出力するために、異なるサンプリング時点で第2のサブ信号内の第1の相互変調信号をサンプリングし、サンプリングによって得られたサンプリングされた信号に対してフィルタリング処理を実行するように別々に構成される。言い換えれば、複数のフィルタサブ回路は、異なる位相で第1の相互変調信号の振幅を調整するように別々に構成され得る。第3の結合器（第2のコンバイナモジュール）または等化器の導入によって、第2のサブ信号内の第1の相互変調信号が抽出され得、これにより、フィルタ回路は、第1の相互変調信号に対して目標通りに高精度の振幅位相調整を実行することができ、フィルタ回路によって出力される相互変調キャンセル信号内のサービス信号の成分が低減されることができる。したがって、相互変調キャンセル信号によって遅延信号内の所望信号成分に及ぼされる悪影響が低減されることができ、相互変調信号のキャンセル性能がさらに改善されることができる。

【0010】

本装置がコンバイナモジュールを含まないとき、フィルタ回路およびフィルタサブ回路によって処理される第1の相互変調信号は第2のサブ信号に置き換えられることが理解され得る。

【0011】

第1の態様の可能な実施態様では、複数のフィルタサブ回路の各々は、サンプルホールド回路および振幅調整回路を含む。サンプルホールド回路の出力端は、振幅調整回路の第1の入力端に結合される。サンプルホールド回路は、サンプリングされた信号を出力するために、サンプリング時点で第1の相互変調信号をサンプリングして保持するように構成される。振幅調整回路は、サンプリングおよびフィルタリングされた信号を出力するために、サンプリングされた信号に対してフィルタリング処理を実行するように構成される。前述の可能な実施態様では、複数のフィルタサブ回路は、相互変調信号に対する等化処理が比較的高い処理精度を有することを保証するために、異なる位相で第1の相互変調信号の振幅を別々に調整することができる。

【0012】

第1の態様の可能な実施態様では、サンプルホールド回路は、スイッチ、キャパシタ、およびバッファを含み、振幅調整回路は、乗算器を含む。スイッチの第1の端部はフィルタサブ回路の入力端であり、スイッチの第2の端部、キャパシタの第1の端部、およびバッファの第1の端部は結合される。キャパシタの第2の端部は接地される。バッファの第2の端部は、乗算器の第1の入力端に結合される。乗算器の第2の入力端は、フィルタリング係数を受信するように構成され、乗算器の出力端は、サンプリングおよびフィルタリングされた信号を出力するように構成される。前述の可能な実施態様では、提供されるサンプルホールド回路および提供される振幅調整回路は単純かつ効果的であり、コストは低い。加えて、サンプルホールド回路および振幅調整回路が、第1の相互変調信号をサンプリングして保持し、これに対してフィルタリング処理を実行するとき、相互変調信号内の第1の相互変調信号の高精度の振幅位相調整が、非常に小さい遅延で実施されることができ、その結果、処理遅延を低減し、処理精度を改善する。

【0013】

第1の態様の可能な実施態様では、振幅調整回路は、乗算器の出力端に結合された相互コンダクタンス増幅器をさらに含み、相互コンダクタンス増幅器は、サンプリングおよびフィルタリングされた信号を増幅するように構成され、および／またはフィルタ回路は、蓄積回路の出力端に結合された可変利得増幅器をさらに含む。前述の可能な実施態様では、相互変調キャンセル信号の振幅が遅延信号内の相互変調信号の振幅と一致することが保証されることができ、その結果、遅延信号内の相互変調信号に対するキャンセル効果を改善する。

【0014】

第1の態様の可能な実施態様では、本装置は減衰器をさらに含む。減衰器は、第1の結合器と第3の結合器との間に結合され、減衰器は、第2のサブ信号の振幅が第3の結合器に入力されるサービス信号の振幅と一致するように、第2のサブ信号を減衰させるように構成される。

【0015】

第1の態様の可能な実施態様では、第3の結合器の第1の入力端はフィルタ回路の出力端に結合され、第3の結合器の第2の入力端は信号源に結合され、第3の結合器の出力端は第2の結合器に結合される。任意選択で、本装置は、信号源と第3の結合器との間に結合された増幅器をさらに含む。

【0016】

第1の態様の可能な実施態様では、本装置は、第3の結合器および信号源に結合されたポストディストーション回路（post-distortion circuit）をさらに含む。ポストディストーション回路は、第2のサービス信号を得るために、信号源によって出力された信号（第1のサービス信号として理解され得る）に第2の相互変調信号を注入するように構成される。第2のサービス信号および第2のサブ信号は、結合によって第1の相互変調信号を得るために使用され、第2の相互変調信号の周波数は、第1の相互変調信号の周波数とは異なる。任意選択で、第2の相互変調信号の周波数と第1のサービス信号の周波数との差は、事前設定閾値よりも大きい。前述の可能な実施態様では、ポストディストーション回路は、第2のサービス信号を得るために第2の相互変調信号を第1のサービス信号に注入し、これにより、第3の結合器は、第2のサービス信号を使用して結合によって第2のサブ信号から第1の相互変調信号を得、その結果、結合によって得られた第1の相互変調信号が特定の周波数帯域範囲内の相互変調信号であることを保証し、フィルタ回路によって第1の相互変調信号を処理する複雑さを低減し、コストを低減する。

【0017】

第1の態様の可能な実施態様では、本装置は、第3の相互変調信号を第1のサービス信号に注入するように構成されたプレディストーション回路（pre-distortion circuit）をさらに含む。第3の相互変調信号の周波数と第1のサービス信号の周波数との差は、第1の閾値未満である。第3の相互変調信号は近端相互変調信号と呼ばれ得、第3の相互変調信号は、第1の結合器の入力信号内の第1の相互変調信号を低減するために使用される。前述の可能な実施態様では、第3の相互変調信号が第1のサービス信号に注入され、第1の結合器の入力信号内の第1の相互変調信号は、第3の相互変調信号を使用して低減され、これにより、フィルタ回路によって第1の相互変調信号を処理する処理困難度が低減されることができ、コストが低減されることができる。

【0018】

第1の態様の可能な実施態様では、本装置は、フィルタリング係数計算回路をさらに含む。フィルタリング係数計算回路の出力端は、振幅調整回路の第2の入力端に結合される。フィルタリング係数計算回路は、第1の相互変調信号および目標信号に基づいて複数のフィルタリング係数を出力するように構成され、複数のフィルタリング係数は、複数のフィルタサブ回路のフィルタリング係数である。任意選択で、フィルタリング係数計算回路は、第2のスプリッタモジュールおよび計算回路を含む。例えば、第2のスプリッタモジュールは第4の結合器である。フィルタリング計算回路は、第4の結合器および計算回路を含む。第4の結合器の入力端は、第2の結合器の出力端に結合され、第4の結合器の第1の出力端は、計算回路の第1の入力端に結合され、計算回路の第2の入力端は、第1の相互変調信号を受信するように構成される。前述の可能な実施態様では、フィルタリング係数計算回路は、第1の相互変調信号および目標信号に基づいて複数のフィルタサブ回路の複数のフィルタリング係数を出力するように構成され、これにより、複数のフィルタリング係数に基づいて第1の相互変調信号に対してフィルタリング処理が実行されるとき、フィルタ回路の処理精度が改善されることができる。

【0019】

第1の態様の可能な実施態様では、フィルタリング係数計算回路は、第4の結合器と計算回路との間に結合された第1のスイッチ回路および第2のスイッチ回路をさらに含み、第1のスイッチ回路および第2のスイッチ回路は、第4の結合器と計算回路とを切断または接続するように構成される。前述の可能な実施態様では、第1のスイッチ回路と第2のスイッチ回路との間のハードウェアリンクは、時分割多重化を実施し得、具体的には、複数の第4の結合器は、ハードウェアリンクの利用を改善し、コストを低減するために、第1のスイッチ回路と第2のスイッチ回路とを切断および接続することによって1つの計算回路を共用する。

【0020】

第1の態様の可能な実施態様では、本装置は、フィルタ回路に結合されたパラメータ較正回路をさらに含む。パラメータ較正回路は、第1の相互変調信号および相互変調キャンセル信号に基づいてフィルタ回路のミスマッチパラメータを決定するように構成され、ミスマッチパラメータは、フィルタ回路を較正するために使用される。任意選択で、ミスマッチパラメータは、以下のうちの少なくとも1つ、すなわち、サンプリング時点ミスマッチ値、利得ミスマッチ値、または直流電流ミスマッチ値のうちの少なくとも1つを含む。前述の可能な実施態様では、パラメータ較正回路は、第1の相互変調信号および相互変調キャンセル信号に基づいて出力されるミスマッチパラメータに基づいてフィルタ回路を較正するために使用され、これにより、構成要素間の製造差に起因してフィルタ回路内の複数のフィルタサブ回路間に生じるフィルタリング効率差が回避されることができ、その結果、フィルタ回路の処理精度を改善する。

【0021】

第1の態様の可能な実施態様では、フィルタ回路は、以下のうちの少なくとも1つ、すなわち、フィルタリング係数計算回路、パラメータ較正回路、またはポストディストーション回路のうちの少なくとも1つと共に1つのチップに集積される。前述の可能な実施態様では、前述の回路はチップに集積され、これにより、システムのサイズおよびコストが低減されることができる。

【0022】

第1の態様の可能な実施態様では、本装置は、第1の結合器の入力端と信号源との間に結合された電力増幅器と、第2の結合器の出力端に結合されたデュプレクサとをさらに含む。電力増幅器は、第1の結合器の入力信号を出力するように構成され、デュプレクサは、目標信号を受信し、目標信号に対して送信フィルタリング処理を実行するように構成される。前述の可能な実施態様では、目標信号がデュプレクサを通過するときに目標信号によって複信の受信信号に及ぼされる影響が回避されることができる。

【0023】

第2の態様によれば、チップが提供される。チップは、フィルタ回路を含む。フィルタ回路は、複数のフィルタサブ回路および蓄積回路を含む。複数のフィルタサブ回路は、サンプリングおよびフィルタリングされた信号を出力するために、異なるサンプリング時点で第1の相互変調信号をサンプリングし、サンプリングによって得られたサンプリングされた信号に対してフィルタリング処理を実行するように別々に構成される。蓄積回路は、相互変調キャンセル信号を得るために、複数のフィルタサブ回路によって出力されたサンプリングおよびフィルタリングされた信号を蓄積するように構成される。

【0024】

第2の態様の可能な実施態様では、複数のフィルタサブ回路の各々は、サンプリングされた信号を出力するために、サンプリング時点で第1の相互変調信号をサンプリングして保持するように構成されたサンプルホールド回路と、サンプリングおよびフィルタリングされた信号を出力するために、サンプリングされた信号に対してフィルタリング処理を実行するように構成された振幅調整回路とを含む。

【0025】

第2の態様の可能な実施態様では、サンプルホールド回路は、スイッチ、キャパシタ、およびバッファを含み、振幅調整回路は、乗算器を含む。スイッチの第1の端部はフィルタサブ回路の入力端であり、スイッチの第2の端部、キャパシタの第1の端部、およびバッファの第1の端部は結合される。キャパシタの第2の端部は接地される。バッファの第2の端部は、乗算器の第1の入力端に結合される。乗算器の第2の入力端は、フィルタリング係数を受信するように構成され、乗算器の出力端は、サンプリングおよびフィルタリングされた信号を出力するように構成される。

【0026】

第2の態様の可能な実施態様では、振幅調整回路は、乗算器の出力端に結合された相互コンダクタンス増幅器をさらに含み、相互コンダクタンス増幅器は、サンプリングおよびフィルタリングされた信号を増幅するように構成される。

【0027】

第2の態様の可能な実施態様では、フィルタ回路は、蓄積回路の出力端に結合された利得増幅器をさらに含む。

【0028】

第2の態様の可能な実施態様では、チップは、ポストディストーション回路をさらに含む。ポストディストーション回路は、第2のサービス信号を得るために第2の相互変調信号を第1のサービス信号に注入するように構成され、第2のサービス信号および第2の送信サブ信号は、第1の相互変調信号を出力するために使用され、第2の相互変調信号の周波数は、第1の相互変調信号の周波数とは異なる。

【0029】

第2の態様の可能な実施態様では、第2の相互変調信号の周波数と第1のサービス信号の周波数との差は、事前設定閾値よりも大きい。

【0030】

第2の態様の可能な実施態様では、チップは、フィルタリング係数計算回路をさらに含む。フィルタリング係数計算回路は、第1の相互変調信号および目標信号に基づいて複数のフィルタリング係数を出力するように構成され、複数のフィルタリング係数は、複数のフィルタサブ回路のフィルタリング係数である。

【0031】

第2の態様の可能な実施態様では、チップは、フィルタ回路に結合されたパラメータ較正回路をさらに含む。パラメータ較正回路は、第1の相互変調信号および相互変調キャンセル信号に基づいてフィルタ回路のミスマッチパラメータを決定するように構成され、ミスマッチパラメータは、フィルタ回路を較正するために使用される。

【0032】

第2の態様の可能な実施態様では、ミスマッチパラメータは、以下のうちの少なくとも1つ、すなわち、サンプリング時点ミスマッチ値、利得ミスマッチ値、または直流電流ミスマッチ値のうちの少なくとも1つを含む。

【0033】

第3の態様によれば、フィルタリング係数計算回路が提供され、第1の態様で提供される信号処理装置に適用される。フィルタリング係数計算回路の第1の入力端は、第2の結合器の出力端に結合され、フィルタリング係数計算回路の第2の入力端は、第1の相互変調信号を受信するように構成される。第1の相互変調信号は、フィルタ回路の入力信号である。フィルタリング係数計算回路の出力端は、フィルタ回路のフィルタリング係数を出力するように構成される。

【0034】

第3の態様の可能な実施態様では、フィルタリング係数計算回路は、第3の結合器および計算回路を含む。第3の結合器の入力端は、第2の結合器の出力端に結合され、第3の結合器の第1の出力端は、計算回路の第1の入力端に結合される。計算回路の第2の入力端は、第1の相互変調信号を受信するように構成され、計算回路の出力端は、フィルタ回路のフィルタリング係数を出力するように構成される。

【0035】

第3の態様の可能な実施態様では、フィルタリング係数計算回路は、第3の結合器と計算回路との間に結合された第1のスイッチ回路および第2のスイッチ回路をさらに含み、第1のスイッチ回路および第2のスイッチ回路は、第3の結合器と計算回路とを切断または接続するように構成される。前述の可能な実施態様では、第1のスイッチ回路と第2のスイッチ回路との間のハードウェアリンクは、時分割多重化を実施し得、具体的には、ハードウェアリンクは、ハードウェアリンクの利用を改善し、コストを低減するために、第1のスイッチ回路と第2のスイッチ回路とを切断および接続することによって切り替えられる。

【0036】

第4の態様によれば、通信デバイスが提供される。通信デバイスは、ベースバンド回路と、第1の態様または第1の態様のいずれかの可能な実施態様で提供される信号処理装置を含む。

【0037】

上記で提供されるチップ、フィルタリング係数計算回路、および通信デバイスのいずれの1つも、上記で提供される信号処理装置の内容の少なくとも一部を含むことが理解され得る。したがって、チップ、フィルタリング係数計算回路、および通信デバイスのいずれか1つによって達成されることができる有益な効果については、上記で提供される信号処理装置の有益な効果を参照されたい。ここでは詳細は再び説明されない。

【図面の簡単な説明】

【0038】

【図1】本出願の一実施形態によるワイヤレス通信デバイスの構造の概略図である。

【図2】本出願の一実施形態によるフィードフォワードキャンセルシステムの構造の概略図である。

【図3a】本出願の一実施形態による信号処理装置の構造の概略図である。

【図3b】本出願の一実施形態による信号処理装置の構造の概略図である。

【図3c】本出願の一実施形態による信号処理装置の構造の概略図である。

【図3d】本出願の一実施形態による信号処理装置の構造の概略図である。

【図4】本出願の一実施形態によるフィルタ回路の構造の概略図である。

【図5】本出願の一実施形態による別のフィルタ回路の構造の概略図である。

【図6】本出願の一実施形態によるフィルタ回路の動作時系列の図である。

【図7】本出願の一実施形態による別の信号処理装置の構造の概略図である。

【図8】本出願の一実施形態によるさらに別の信号処理装置の構造の概略図である。

【図9】本出願の一実施形態による別の信号処理装置の構造の概略図である。

【発明を実施するための形態】

【0039】

以下では、本出願の実施形態における添付の図面を参照して、本出願の実施形態における技術的解決策が説明される。

【0040】

本出願では、「少なくとも1つ」は1つ以上を意味し、「複数の」は2つ以上を意味し、「および／または」は、関連付けられた対象間の関連付け関係を記述し、3つの関係が存在し得ることを表す。例えば、Aおよび／またはBは、以下の場合、すなわち、Aのみが存在する、AとBとの両方が存在する、およびBのみが存在する、を表し得、AおよびBは単数であっても複数であってもよい。記号「／」は一般に、関連付けられた対象間の「または」関係を示す。「以下のうちの少なくとも1つのもの（要素）」またはその同様の表現は、単数のもの（要素）、または複数のもの（要素）の任意の組合せを含む、これらのものの任意の組合せを意味する。例えば、a、b、またはcのうちの少なくとも1つのもの（要素）は、a、b、c、aおよびb、aおよびc、bおよびc、またはa、b、およびcを表し得、a、b、およびcは単数であっても複数であってもよい。

【0041】

本出願の実施形態では、「第1の」および「第2の」などの語は、数および順序を限定しない。「結合」という用語は、電線もしくは接続端を介した直接接続または別の構成要素を介した間接接続を含む電気的接続を表すために使用される。したがって、「結合」は、一般化された電子通信接続と考えられるべきである。

【0042】

本出願では、「例」または「例えば」などの用語は、例、例示、または説明を与えることを表すために使用されることに留意されたい。本出願において「例」または「例えば」として説明されているどんな実施形態または設計スキームも、別の実施形態または設計スキームに比べてより好ましいものとして、またはより多くの利点を有するものとして説明されていない。正確には、「例」または「例えば」などの語の使用は、具体的な方法で相対的な概念を提示することを意図されている。

【0043】

図1は、本出願の一実施形態によるワイヤレス通信デバイスの構造の概略図である。ワイヤレス通信デバイスは、屋内、屋外、ハンドヘルド、またはビークル搭載を含む陸上に配備され得る。あるいは、ワイヤレス通信デバイスは、水面（例えば、船舶）に配備されてもよい。あるいは、ワイヤレス通信デバイスは、空中（例えば、飛行機、気球、または衛星）に配備されてもよい。例えば、ワイヤレス通信デバイスは、端末または基地局であってもよい。例えば、端末は、携帯電話（mobile phone）、タブレットコンピュータ、ノートブックコンピュータ、パームトップコンピュータ、モバイルインターネットデバイス（mobile internet device、MID）、ウェアラブルデバイス（スマートウォッチ、スマートバンド、または歩数計など）、ビークル搭載デバイス（自動車、自転車、電気自動車、飛行機、船舶、列車、または高速列車など）、仮想現実（virtual reality、VR）デバイス、拡張現実（augmented reality、AR）デバイス、産業制御（industrial control）のワイヤレス端末、スマートホームデバイス（冷蔵庫、テレビ、エアコン、または電力量計など）、インテリジェントロボット、ワークショップデバイス、自動運転（self－driving）のワイヤレス端末、遠隔医療手術（remote medical surgery）のワイヤレス端末、スマートグリッド（smart grid）のワイヤレス端末、輸送安全性（transportation safety）のワイヤレス端末、スマートシティ（smart city）のワイヤレス端末、スマートホーム（smart home）のワイヤレス端末、および飛行デバイス（インテリジェントロボット、熱気球、無人航空機、または飛行機など）などを含むが、これらに限定されない。以下では、図1を参照して、ワイヤレス通信デバイスの構造が詳細に説明される。

【0044】

図1に示されているワイヤレス通信デバイスは、順番に結合されたベースバンド回路、無線周波数（radio frequency、RF）回路、およびアンテナ（antenna）を含む。

【0045】

ベースバンド回路は、ベースバンド処理機能を有し、ベースバンド信号を処理するように構成され得る。無線周波数回路は、電力増幅またはフィルタリングなどの機能を提供するように構成され得る。例えば、無線周波数回路は、ベースバンド信号を無線周波数信号に変換するために、ベースバンド信号に対して電力増幅またはフィルタリングを実行するように構成され得る。アンテナは、無線周波数信号を受信するまたは送る、すなわち、無線周波数信号と電磁波との間でエネルギーを変換するように構成され得る。

【0046】

無線周波数回路は、1つ以上の送信（transmit、Tx）チャネルおよび1つ以上の受信（receive、Rx）チャネルを含み得る。各送信チャネルは電力増幅器（power amplifier、PA）を含む。送信チャネルは送信フィルタ（Tx filter）をさらに含み得、送信フィルタはアイソレータであり得る。各受信チャネルは、低雑音増幅器（low noise amplifier、LNA）を含む。受信チャネルは、受信フィルタ（Rx filter）をさらに含み得、受信機は、弾性表面波フィルタ（surface acoustic wave filter、SAW filter）であり得る。

【0047】

さらに、無線周波数回路は、ベースバンド信号と無線周波数信号との間の変調または復調を実施するように構成され得る。例えば、無線周波数回路は、送信チャネルに対応する変調回路および受信チャネルに対応する復調回路をさらに含み得る。送信チャネルに対応する変調回路は、デジタルアナログ変換器（digital to analog converter、DAC）、ローパスフィルタ（low pass filter、LPF）、アップコンバータ（up converter）、および駆動増幅器（driver amplifier、DA）を含み得る。受信チャネルに対応する復調回路は、アナログデジタル変換器（analog to digital converter、ADC）、ローパスフィルタ（low pass filter、LPF）、およびダウンコンバータ（down converter）などを含み得る。

【0048】

図1に示されている通信デバイスが、送信信号と受信信号とを分離し、受信と送信とが同時に機能することができることを保証するために、周波数分割複信（frequency division duplexing、FDD）をサポートするとき、通信デバイスは、デュプレクサをさらに含む。図1に示されているように、デュプレクサは、無線周波数回路とアンテナとの間に配されてもよい。デュプレクサは、特殊な双方向3エンドフィルタであり、送信信号と受信信号とを分離し、受信と送信とが同時に機能することができることを保証するために、送信信号および受信信号に対してそれぞれフィルタリング除去を実行し得る送信フィルタおよび受信フィルタを含む。無線周波数回路内の複数の送信チャネルおよび複数の受信チャネルは、1つのデュプレクサを共用し得る。

【0049】

デュプレクサの送信フィルタは、以下の2つの要件を有し、1つは、送信フィルタによって除去された、受信周波数帯域内にある干渉信号が受信端の受信感度に影響を及ぼさないことを保証することである。もう1つは、送信フィルタによって除去された、受信周波数帯域外にある干渉信号が、規定されたスプリアス送信インデックスを満たすことを保証することである。前述の要件は、デュプレクサの送信フィルタの除去度を改善することによって実施され得る。しかしながら、これはまた、送信フィルタのより大きなサイズおよびより高いコストの原因となる。

【0050】

デュプレクサの送信フィルタの除去度を低減するために、フィードフォワードキャンセルシステムが、非線形歪み信号によって受信感度およびスプリアス送信インデックスに及ぼされる影響を低減するように、デュプレクサに入力される送信信号内の非線形歪み信号をキャンセルするために使用され得る。非線形歪み信号は、送信チャネル上の構成要素の非線形動作に起因して生成され、送信チャネル上のPAの非線形動作に起因して主に生成される。非線形歪み信号は、主に相互変調信号を含み、相互変調信号は、干渉信号または雑音信号と所望信号（サービス信号とも呼ばれ得る）との間の相互変調によって生成される信号である。非線形歪み信号は、高調波信号をさらに含み得る。説明を容易にするために、以下では、非線形歪み信号を表すために相互変調信号が使用される。

【0051】

以下では、フィードフォワードキャンセルシステムが詳細に説明される。

【0052】

図2は、本出願の一実施形態によるフィードフォワードキャンセルシステムの構造の概略図である。本システムは、送信チャネル上のPAとデュプレクサとの間に配され得る。図2に示されているように、フィードフォワードキャンセルシステムは、第1の結合器と、遅延器と、等化器と、増幅器と、第2の結合器とを含む。第1の結合器の入力端はPAに結合され、第2の結合器の出力端はデュプレクサの送信フィルタに結合される。具体的には、第1の結合器は、PAによって出力された送信信号に基づいて2つの送信サブ信号を出力するように構成され、等化器は、キャンセル信号を出力するために送信サブ信号のうちの一方内の相互変調信号の振幅および位相を調整するように構成され、増幅器は、他方の送信サブ信号内の相互変調信号の電力に一致するようにキャンセル信号を増幅するよう構成され、遅延器は、送信遅延信号を出力するために他方の送信サブ信号を遅延させ、遅延は、等化器の処理遅延および増幅器の処理遅延に一致させるために使用される、ように構成され、第2の結合器は、増幅されたキャンセル信号に基づいて送信遅延信号内の相互変調信号をキャンセルするように構成される。等化器は、順番に結合されたリミッタ、バンドストップフィルタ、および移相器を使用して実施され得る。リミッタは、入力信号の振幅を調整するように構成され得、バンドストップフィルタは、相互変調信号を抽出するように構成され得、移相器は、相互変調信号の位相を調整するように構成される。等化器は、あるいは、順番に結合されたADC、デジタルフィルタ、デジタル等化器、およびDACを使用して実施されてもよい。デジタルフィルタは、相互変調信号を抽出するように構成され、デジタルフィルタは、相互変調信号に対して振幅位相等化処理を実行するように構成される。あるいは、等化器は、別の方法で具体的に実施されてもよい。しかしながら、既存のフィードフォワードキャンセル技術の処理精度は低く、その結果、非線形歪み成分に対するキャンセル効果が低く、さらに、通信システムの不十分な性能がもたらされている。

【0053】

これに基づいて、本出願の一実施形態は、図3aから図3dに示されている信号処理装置を提供する（信号処理装置は、フィードフォワードキャンセルシステムとも呼ばれ得る）。複数のフィルタサブ回路は、異なるサンプリング時点で相互変調信号に対してサンプリングおよびフィルタリング処理を別々に実行するために使用され、蓄積回路は、相互変調キャンセル信号を得るために、複数のフィルタサブ回路によって出力されたサンプリングおよびフィルタリングされた信号を蓄積する。したがって、相互変調信号の高精度の振幅位相調整がアナログ信号領域で実施され、その結果、処理遅延を低減し、処理精度を改善する。

【0054】

信号処理装置は、非線形歪み信号によって通信デバイスに及ぼされる影響を低減するために、FDDをサポートする前述の通信デバイスに適用されてもよく、また、別の複信通信をサポートする通信デバイスにも適用されてもよいし、または複信通信をサポートもしくは使用しない通信デバイスに適用されてもよい。別の複信通信は、時分割複信（time division duplexing、TDD）通信シナリオと、FDD＋TDD通信シナリオとを含み得る。

【0055】

信号処理装置は、送信チャネル上のPAとデュプレクサの送信フィルタとの間に配置されてもよいし、または送信チャネル上のPAと送信チャネル上の送信フィルタとの間に配置されてもよいことが理解され得る。さらに、通信デバイス内の非線形歪みを伴う構成要素は、信号処理装置を使用して、構成要素によって導入される非線形歪みをキャンセルするために、信号処理装置の入力端に直接的または間接的に接続されてもよい。

【0056】

以下では、信号処理装置が説明される。

【0057】

図3aから図3dは、本出願の一実施形態による信号処理装置の構造の概略図である。信号処理装置は、スプリッタモジュール＃11と、遅延器20と、コンバイナモジュール＃21と、フィルタ回路30とを含む。スプリッタモジュール＃11は、結合器またはスプリッタなどの構成要素であってもよく、第1の結合器10がスプリッタモジュール＃1である例が、以下では説明のために使用される。コンバイナモジュール＃21は、結合器またはコンバイナなどの構成要素であってもよく、第2の結合器40がコンバイナモジュール＃21である例が、以下では説明のために使用される。スプリッタモジュール＃11およびコンバイナモジュール＃21は、あるいは、別の方法で実施されてもよいことが理解され得る。これは本出願では限定されない。

【0058】

前述の説明に基づいて、図3aに示されている信号処理装置は、第1の結合器10と、遅延器20と、第2の結合器40と、フィルタ回路30とを含む。

【0059】

第1の結合器10の入力端は、信号処理装置の信号源に結合され、第1の結合器10の出力端は、遅延器20の入力端とフィルタ回路30の入力端とに別々に結合され、遅延器20の出力端は、第2の結合器40の第1の入力端に結合され、フィルタ回路30の出力端は、第2の結合器40の第2の入力端に結合される。フィルタ回路30は、複数のフィルタサブ回路31と蓄積回路32とを含み、複数のフィルタサブ回路31の出力端は、蓄積回路32の入力端に結合される。信号源はベースバンド回路であってもよく、信号源はベースバンド信号を出力してもよい。

【0060】

第1の結合器10は、入力信号に基づいて第1のサブ信号および第2のサブ信号を出力するように構成される。第1のサブ信号は遅延器20に出力され、第2のサブ信号はフィルタ回路30に出力される。第1の結合器10は、入力信号を第1のサブ信号と第2のサブ信号とに分割するように構成され得る。入力信号は、アナログ信号である。入力信号は、具体的には、信号源によって出力された信号に非線形歪みが導入された後に得られる信号であり、例えば、非線形歪みが導入された、構成要素によって直接出力された信号であってもよいし、または直接出力された信号が別の構成要素を通過した後に得られる信号であってもよい。例えば、入力信号は、送信チャネル上のPAの出力信号である。入力信号は、所望信号（以下ではサービス信号と呼ばれる）および相互変調信号を含む。第1のサブ信号と第2のサブ信号との両方は、相互変調信号およびサービス信号を含む。信号処理装置は、サービス信号を得るために相互変調信号をフィルタ除去するように構成される。第1のサブ信号の電力は、第2のサブ信号の電力と異なり得る。例えば、第1のサブ信号の電力は第2のサブ信号の電力よりも大きい。

【0061】

遅延器20は、遅延信号を第2の結合器40に出力するために第1のサブ信号を遅延させるように構成される。遅延器20の遅延量は事前設定され得、その遅延量は、フィルタ回路30の処理遅延に一致させるために使用され得る。

【0062】

フィルタ回路30は、複数のフィルタサブ回路31と蓄積回路32とを含む。複数のフィルタサブ回路31は、サンプリングおよびフィルタリングされた信号を出力するために、異なるサンプリング時点で第2のサブ信号をサンプリングし、サンプリングによって得られたサンプリングされた信号に対してフィルタリング処理を実行するように別々に構成される。蓄積回路32は、相互変調キャンセル信号を得るために、複数のフィルタサブ回路31によって出力されたサンプリングおよびフィルタリングされた信号を蓄積するように構成される。言い換えれば、複数のフィルタサブ回路31は、第2のサブ信号に対して振幅位相調整を実行するように別々に構成され得、蓄積回路32は、第2のサブ信号が調整された後に得られる相互変調キャンセル信号を得るように構成される。

【0063】

第2の結合器40は、相互変調キャンセル信号に基づいて遅延信号に対してキャンセルを実行し、目標信号を出力するように構成される。第2の結合器40は、目標信号を得るために、遅延信号から相互変調キャンセル信号を減算して、遅延信号内の相互変調信号をキャンセルし得る。

【0064】

さらに、信号処理装置は、増幅器50aをさらに含んでもよく、増幅器50aは、フィルタ回路30と第2の結合器40との間に結合される。増幅器50aは、相互変調キャンセル信号の振幅が遅延信号内の相互変調信号の振幅と一致することができるように、フィルタ回路30によって出力された相互変調キャンセル信号を増幅するように構成される。

【0065】

任意選択で、信号処理装置は、コンバイナモジュール＃22をさらに含む。以下の説明のための例として、コンバイナモジュール＃22は、第3の結合器60である。図3bに示されているように、第3の結合器60の第1の入力端は、第2のサブ信号を得るために、第1の結合器10の出力端に結合され、第3の結合器60の第2の入力端は、信号源に結合され、第3の結合器60の出力端は、フィルタ回路30の入力端に結合される。

【0066】

第3の結合器60は、第2のサブ信号から第1の相互変調信号を抽出するように構成される。任意選択で、信号源によって出力される信号および第2のサブ信号は、第3の結合器60に別々に入力され、第3の結合器60は、キャンセル後に第1の相互変調信号を出力する。言い換えれば、第3の結合器60に入力される信号に関して、一方は第2のサブ信号であり、他方は、第2のサブ信号と同じ供給源を有する信号である。信号は、第1の相互変調信号を抽出するために使用される。

【0067】

任意選択で、第3の結合器60は前述の等化器に置き換えられてもよい。この場合、等化器によって出力される信号が第1の相互変調信号となる。言い換えれば、コンバイナモジュール＃2は前述の等化器に置き換えられてもよい。

【0068】

第3の結合器60は、あるいは、フィルタ回路30と第2の結合器40との間に結合されてもよいことが理解され得る。あるいは、図3cに示されているように、第3の結合器60は、フィルタ回路30と増幅器50aとの間に結合されてもよい。あるいは、図3dに示されているように、第3の結合器60は、増幅器50aと第2の結合器40との間に結合されてもよい。言い換えれば、第3の結合器60の第1の入力端は、あるいは、フィルタ回路30の出力端または増幅器50aの出力端に結合されてもよく、第3の結合器60の出力端は、あるいは、第2の結合器40の入力端または増幅器50aの入力端に結合されてもよい。図3dでは、第3の結合器60の第2の入力端は、あるいは、増幅器50bに結合されてもよく、増幅器50bの入力端は信号源に結合されることが理解され得る。増幅器50bの導入が導入されることによって、第3の結合器60に入力される信号源の信号は、第2のサブ信号または第2のサブ信号内のサービス信号の電力と一致することができる。

【0069】

第3の結合器60の導入によって、サービス信号が、信号が第2の結合器40に入る前にある程度低減され得、これにより、相互変調キャンセル信号が遅延信号内の相互変調信号をキャンセルするために使用されるときに、遅延信号内のサービス信号成分への悪影響が低減されることができる。

【0070】

以下の説明のための例として、本装置は第3の結合器60を含み、第3の結合器60は、第1の結合器10とフィルタ回路30との間に、すなわち、図3bに示されているように結合される。フィルタ回路30が第1の結合器10に直接結合されるとき、以下の説明におけるフィルタ回路30内の第1の相互変調信号は第2のサブ信号に置き換えられることが理解され得る。

【0071】

任意選択で、信号処理装置は減衰器をさらに含んでもよい。減衰器は、第1の結合器10と第3の結合器60との間に結合される。減衰器は、第2のサブ信号の振幅が第3の結合器60に入力されるサービス信号の振幅と一致するように、第2のサブ信号を減衰させるように構成される。

【0072】

さらに、図4に示されているように、複数のフィルタサブ回路31の各々は、サンプルホールド回路311および振幅調整回路312を含む。サンプルホールド回路311は、サンプリングされた信号を出力するために、フィルタサブ回路31に対応するサンプリング時点で第1の相互変調信号をサンプリングして保持するように構成される。振幅調整回路312は、サンプリングされた信号の振幅および位相を調整するために、サンプリングされた信号に対してフィルタリング処理を実行し、サンプリングおよびフィルタリングされた信号を出力するように構成される。サンプリングおよび保持は、サンプリング時点でサンプリング値が得られた後、その後の手順のための期間の間、サンプリング値を保持し、加えて、次のサンプリング時点で新しいサンプリング値が得られた後、その後の手順のための次の期間の間、新しいサンプリング値を保持することとして理解され得る。保持は、持続、維持、または保存としても理解され得る。

【0073】

可能な実施形態では、フィルタ回路30はスイッチトキャパシタアナログフィルタであってもよく、スイッチトキャパシタアナログフィルタは複数の位相の形態であってもよく、複数の位相の各位相は1つのフィルタサブ回路31に対応してもよい。図5に示されているように、各フィルタサブ回路31に関して、サンプルホールド回路311は、スイッチSW、キャパシタC、およびバッファBFを含み得、振幅調整回路312は、乗算器MULを含む。任意選択で、振幅調整回路312は、相互コンダクタンス増幅器GMをさらに含んでもよい。スイッチSWの第1の端部は、フィルタサブ回路31の入力端であり、スイッチSWの第2の端部、キャパシタCの第1の端部、およびバッファBFの第1の端部は結合され、キャパシタCの第2の端部は接地され、バッファBFの第2の端部は乗算器MULの第1の入力端部に結合され、乗算器MULの第2の入力端は、フィルタリング係数cを受信するように構成され、乗算器MULの出力端は相互コンダクタンス増幅器GMの入力端に結合され、相互コンダクタンス増幅器GMの出力端は、フィルタサブ回路31の出力端である。

【0074】

図5は、複数のフィルタサブ回路31が9つのフィルタサブ回路31を含む例を使用して説明され、9つのフィルタサブ回路31のうちの第iのフィルタサブ回路31内のスイッチ、キャパシタ、バッファ、乗算器、および相互コンダクタンス増幅器、ならびに乗算器に対応するフィルタリング係数は、それぞれSWi、Ci、BFi、MULi、GMi、およびciとして表され、iの値の範囲は0～8であることに留意されたい。

【0075】

具体的には、第iのフィルタサブ回路31において、スイッチSWiおよびキャパシタCiは、フィルタサブ回路31に対応するサンプリング時点で第1の相互変調信号をサンプリングするように構成され得、バッファBFiは、サンプリングされた信号を保持するように構成され得、乗算器MULiは、フィルタリング係数ciに基づいて、サンプリングされた信号の振幅を調整するように構成され得、相互コンダクタンス増幅器GMiは、調整されたサンプリングされた信号の電力を増幅するように構成され得る。異なるフィルタサブ回路31内の乗算器MULに対応するフィルタリング係数cは異なってもよい。異なるフィルタサブ回路31内の相互コンダクタンス増幅器GMの増幅倍数も異なってもよい。異なるフィルタサブ回路31内のバッファBFは、サンプリングされた信号を同じ時間長にわたって保持する。

【0076】

任意選択で、スイッチSWの開閉は、コントローラによって制御されてもよい。異なるフィルタサブ回路31内の乗算器MULのフィルタリング係数cは、コントローラによって設定されてもよい。異なるフィルタサブ回路31内の相互コンダクタンス増幅器GMの増幅倍数は、コントローラによって設定されてもよい。コントローラは、信号処理装置が適用されるデバイスのコントローラであってもよい。例えば、コントローラは、プロセッサまたはシステムオンチップ（system of chip、SoC）であってもよい。

【0077】

例えば、信号処理装置において、第1の相互変調信号はXと表され、フィルタ回路30によって出力される相互変調キャンセル信号はYと表され、遅延器によって出力される信号はY’と表され、相互変調キャンセル信号Yを増幅した後に増幅器50によって出力される信号はGain×Yと表され、第2の結合器40によって出力される目標信号はErrorであり、複数のフィルタリング係数を含む系列はCnと表されると仮定される。この場合、Errorは、以下の式（1）を満たす必要があり、ただし、式中の

【数1】

は畳み込み演算を表す。

【数2】

【0078】

図6は、図5に対応するフィルタ回路30の動作時系列の図である。以下では、図6を参照して、フィルタ回路30の動作原理が詳細に説明される。図6において、Xは第1の相互変調信号を表し、x1～x17は、異なる時点における第1の相互変調信号Xのデータストリームを表し、p0～p8は、それぞれ9つのフィルタサブ回路31内のサンプルホールド回路311の駆動信号を表す。サンプルホールド回路311は、対応する駆動信号の立ち上がりエッジに対して一時的にサンプリングおよび保持を実行し、駆動信号の次の立ち上がりエッジが到来するまで再び一時的にサンプリングおよび保持を実行する。例えば、p0の最初の立ち上がりエッジが到来したとき、SW0、C0、およびBF0は、サンプリングによってこの時点のXの値を得て、この値をx0として記録し、p0の次の立ち上がりエッジが到来するまでこの値を保持する。サンプリング値x0が得られ、p0の次の立ち上がりエッジが到来し、新しいサンプリング値x9が得られる前の期間において、BF0からMUL0に出力される値は常にx0であることが理解され得る。p0～p8の立ち上がりエッジはサンプリングをトリガするために使用され、立ち下がりエッジはフィルタサブ回路において機能を有しなくてもよいことが理解され得る。具体的な実施プロセスでは、駆動信号の立ち上がりエッジは瞬間的なジャンプとして現れなくてもよいことが理解され得る。この場合、駆動信号の立ち上がりエッジに対して一時的にサンプリングおよび保持を実行することは、駆動信号の変化が規定の閾値に達した時点でサンプリングおよび保持を実行することであってもよい。

【0079】

9つのフィルタサブ回路31が前述のプロセスに基づいてサンプリングおよび保持を実行した後に得られるサンプリング信号は、それぞれd0～d8と表され、言い換えれば、d0～d8は、それぞれ、9つのフィルタサブ回路31内のサンプルホールド回路311によって出力されるサンプリング信号である。x8に対応する時点がフィルタ回路30の出力時点であると仮定され、p0～p8に対応するフィルタリング係数がそれぞれc0～c8である場合、異なる時点でフィルタ回路30によって対応して出力される信号は、以下の式（2）を満たす。
y（8）＝c0×x0＋c1×x1＋c2×x2＋c3×x3＋c4×x4＋c5×x5＋c6×x6＋c7×x7＋c8×x8
y（9）＝c0×x9＋c1×x1＋c2×x2＋c3×x3＋c4×x4＋c5×x5＋c6×x6＋c7×x7＋c8×x8
y（10）＝c0×x9＋c1×x10＋c2×x2＋c3×x3＋c4×x4＋c5×x5＋c6×x6＋c7×x7＋c8×x8
y（11）＝c0×x9＋c1×x10＋c2×x11＋c3×x3＋c4×x4＋c5×x5＋c6×x6＋c7×x7＋c8×x8
y（12）＝c0×x9＋c1×x10＋c2×x11＋c3×x12＋c4×x4＋c5×x5＋c6×x6＋c7×x7＋c8×x8
……（2）

【0080】

前述のコントローラが、各フィルタサブ回路31に対応するフィルタリング係数もしくは入力を直接構成もしくは入力してもよいし、または計算回路82が、計算によって各フィルタサブ回路31に対応するフィルタリング係数を得て、フィルタリング係数を各フィルタサブ回路に入力してもよい。フィルタサブ回路31に対応するフィルタリング係数は、異なる時点で異なる値を有し得る。フィルタリング係数の値およびフィルタリング係数の変更は、前述のコントローラによって制御され得る。例えば、x8に対応する時点において、第1のフィルタサブ回路に対応するフィルタリング係数はc0であり、第2のフィルタサブ回路に対応するフィルタリング係数はc1であり、x9に対応する時点において、第1のフィルタサブ回路に対応するフィルタリング係数はc0’に変更されてもよく、第2のフィルタサブ回路に対応するフィルタリング係数はc1’に変更されてもよい。

【0081】

任意選択で、図5に示されているように、フィルタ回路30は、蓄積回路32の出力端に結合された可変利得増幅器（variable－gain amplifier、VGA）33をさらに含んでもよい。VGA33は、相互変調キャンセル信号の利得が送信遅延信号内の相互変調信号の利得と一致することができるように、フィルタ回路30によって出力された相互変調キャンセル信号の利得を増幅するように構成されてもよい。

【0082】

可能な実施形態では、図7に示されているように、本装置は、第3の結合器60に結合されたポストディストーション回路70aをさらに含む。ポストディストーション回路70aの入力端は、第1のサービス信号を受信するように構成され、第1のサービス信号は、信号処理装置の信号源によって出力される信号である。第1のサービス信号は、非線形歪み構成要素に入力されるために使用される信号であってもよい。例えば、第1のサービス信号は、ベースバンド回路によって生成されたベースバンド信号であってもよく、第1のサービス信号の電力が増幅された後に得られる信号は、信号処理装置の前述の入力信号である。任意選択で、ポストディストーション回路70aは、第1のサービス信号を提供するように構成された一次キャリアキャンセル回路を含む。一次キャリアキャンセル回路は、ハードウェアリンクの振幅位相平面を補償するために、デジタル適応フィルタを使用して実施され得る。任意選択で、ポストディストーション回路70aは、非線形ポストディストーション回路および加算回路をさらに含む。非線形ポストディストーション回路は、第2の相互変調信号を第1のサービス信号に注入するように構成される。加算回路は、第2のサービス信号を得るために第1のサービス信号と第2の相互変調信号とを加算し、第2のサービス信号を第3の結合器60に出力するように構成される。第2のサービス信号を受信した後、第3の結合器60は、第1の相互変調信号を得るために、第2のサブ信号から第2のサービス信号を減算し得る。第2の相互変調信号の周波数と第1のサービス信号の周波数との差は第1の閾値以上であり、第2の相互変調信号は遠端相互変調信号と呼ばれ得る。第1の相互変調信号の周波数と第1のサービス信号の周波数との差は第1の閾値未満であり、第1の相互変調信号は近端相互変調信号と呼ばれ得る。言い換えれば、非線形ポストディストーション回路および加算回路がさらに導入され、これにより、第3の結合器60は、第1のサブ信号から、受信周波数帯域内にない相互変調信号をさらにフィルタ除去することができ、したがって、フィルタ回路30の処理は、受信周波数帯域内の相互変調信号に焦点を合わせており、その結果、受信周波数帯域内の相互変調信号のキャンセル効果を改善するのに役立つ。受信周波数帯域内にない相互変調信号は、通信デバイスのその後のステップでフィルタによってフィルタ除去され得る。第3の結合器60は、図3cまたは図3dに示されている位置にさらに結合されてもよいことが理解され得る。この場合、ポストディストーション回路70aも第3の結合器60に結合されてもよい。第3の結合器60が図3dに示されている位置に結合されるとき、増幅器50bは、ポストディストーション回路70aと第3の結合器60との間に結合されてもよい。

【0083】

別の可能な実施形態では、図7に示されているように、本装置はプレディストーション回路70bをさらに含む。プレディストーション回路70bは、非線形歪み構成要素の前に配される。例えば、プレディストーション回路はPAの入力端に結合される。プレディストーション回路70bは、非線形プレディストーション回路とも呼ばれ得、プレディストーション信号（pre-distortion signal）を得るために第3の相互変調信号を第1のサービス信号に注入するように構成される。プレディストーションが非線形歪み構成要素を通過した後、非線形構成要素によってもたらされる歪みがある程度キャンセルされ得、その結果、非線形構成要素の出力信号内の相互変調信号を低減する。第3の相互変調信号は、近端相互変調信号である。プレディストーション回路70bは、デジタル適応フィルタを使用して実施され得る。

【0084】

さらに、図7に示されているように、本装置は、フィルタリング係数計算回路80をさらに含む。フィルタリング係数計算回路80は、2つの入力端を有し、2つの入力端は、それぞれ第1の相互変調信号および目標信号を受信するために使用される。フィルタリング係数計算回路80は、第1の相互変調信号および目標信号に基づいて複数のフィルタリング係数を出力するように構成され、複数のフィルタリング係数は、複数のフィルタサブ回路31のフィルタリング係数である。任意選択で、フィルタリング係数計算回路80は、複数のフィルタリング係数をコントローラに出力してもよく、コントローラは、複数のフィルタリング係数を複数のフィルタサブ回路31の異なるフィルタサブ回路31に割り当てる。

【0085】

可能な実施形態では、フィルタリング係数計算回路80は、スプリッタモジュール＃12および計算回路82を含む。上記で説明されたように、スプリッタモジュールは、結合器またはスプリッタなどの構成要素であってもよい。以下では説明のために、第4の結合器81が、スプリッタモジュール＃12の例として使用される。第4の結合器81の入力端は、第2の結合器40の出力端に結合され、第4の結合器81の第1の出力端は、計算回路82の第1の入力端に結合され、計算回路82の第2の入力端は、第1の相互変調信号を受信するように構成される。第4の結合器81は、結合によって目標信号から目標サブ信号を得るように構成される。例えば、第4の結合器81はスプリッタであってもよく、分割によって目標信号から目標サブ信号を得るように構成される。目標サブ信号の電力は、目標信号の電力よりも小さくてもよい。計算回路82は、第1の相互変調信号および目標サブ信号に基づいて複数のフィルタリング係数を出力するように構成される。目標送信サブ信号がErrorと表され、第1の相互変調信号がXと表され、複数のフィルタリング係数がC（n）（nは反復回数を表す）と表される場合、複数のフィルタリング係数の求解式は、以下の式（3）と表され得る。式中、muは各反復の反復ステップを表し、conjは共役演算を表す。

【数3】

【0086】

さらに、図7に示されているように、本装置は、フィルタ回路30に結合されたパラメータ較正回路90をさらに含む。パラメータ較正回路90は、2つの入力端を有し、2つの入力端は、それぞれ第1の相互変調信号および相互変調キャンセル信号を受信するように構成される。パラメータ較正回路90は、第1の相互変調信号および相互変調キャンセル信号に基づいてフィルタ回路30のミスマッチパラメータを決定するように構成される。ミスマッチパラメータは、フィルタサブ回路の性能が調節されるように、フィルタ回路30を較正するために使用される。任意選択で、ミスマッチパラメータは、以下のうちの少なくとも1つ、すなわち、サンプリング時点ミスマッチ値、利得ミスマッチ値、または直流電流ミスマッチ値のうちの少なくとも1つを含む。

【0087】

フィルタ回路30は、本質的に多相アーキテクチャのフィルタである。フィルタ回路30はアナログ回路によって実施されるため、サンプリング時点ミスマッチ値、利得ミスマッチ値、または直流電流ミスマッチ値などのパラメータミスマッチが、実際の適用プロセスにおいて複数の相の間に存在し得る。フィルタ回路30がM個のフィルタサブ回路31（すなわち、M個の相）を含むと仮定すると、パラメータ適応は、フィルタ回路30の出力信号のスペクトルにf_s／M±f_inのスプリアスを発生させる。f_inは、第1の相互変調信号の周波数を表す。パラメータミスマッチによって発生するスプリアスエネルギーは、以下の式（4）を満たし、ただし、Xは第1の相互変調信号を表し、Yは相互変調キャンセル信号を表し、Cはフィルタリング係数を表し、

【数4】

は畳み込み演算を表す。

【数5】

【0088】

前述のミスマッチパラメータはSと表されると仮定される。ミスマッチパラメータの値は、既知のディザ信号をXに注入することによって決定され得る。既知のディザ信号がΔと表される場合、既知のディザ信号（Δ1およびΔ2）が注入された後、2つの対応するスプリアスエネルギーP_Δ1およびP_Δ2が得られ得、ミスマッチパラメータのミスマッチ値（または補正値と呼ばれる）は、以下の式（5）を満たす。式中、muは各反復補正のステップである。

【数6】

【0089】

前述のパラメータミスマッチは、パラメータ較正回路90を使用して補正され、これにより、スプリアスエネルギーは低減されることができ、キャンセル性能が改善されることができる。任意選択で、パラメータ較正回路90は、決定されたミスマッチパラメータをコントローラにさらに送ってもよく、これにより、コントローラは、対応するミスマッチパラメータに基づいてフィルタ回路30を補正し、その結果、本装置のキャンセル性能がスプリアスエネルギーの影響を受けないことを保証する。

【0090】

さらに、図7に示されているように、本装置は、電力増幅器PAおよびデュプレクサDUXをさらに含む。電力増幅器PAが第1の結合器10の入力端に結合される前に、電力増幅器PAは、プレディストーション回路70bの出力信号を増幅するように構成されるか、または第1のサービス信号を増幅して信号を第1の結合器10に出力するように構成される。デュプレクサDUXは、第4の結合器81の第2の出力端または第2の結合器40の出力端とアンテナとの間に結合される。デュプレクサDUXは、目標信号を受信し、目標信号に対して送信フィルタリング処理を実行し、処理された信号をアンテナを介して送信するように構成される。

【0091】

信号処理装置は、あるいは、電力増幅器PAまたはデュプレクサDUXを含まなくてもよいことに留意されたい。例えば、電力増幅器PAおよびデュプレクサDUXは、本装置とは独立して配置されてもよい。信号処理装置は、フィードフォワードキャンセルシステムとも呼ばれ得る。これは、本出願のこの実施形態では具体的に限定されない。

【0092】

本出願のこの実施形態で提供される信号処理装置は、マルチアンテナシナリオに適用され得る。この場合、信号処理装置の数は、電力増幅器PAの数と同じであってもよい。信号処理装置の数とアンテナの数との間に拘束関係はなくてもよく、すなわち、1つ以上のアンテナが1つの信号処理装置に対応してもよい。

【0093】

任意選択で、フィルタ回路30は、ポストディストーション回路70a、フィルタリング係数計算回路80、またはパラメータ較正回路90のうちの1つ以上と共に1つのチップにさらに集積されてもよい。

【0094】

一例では、図8に示されているように、フィルタ回路30は、フィルタリング係数計算回路80内の計算回路81およびパラメータ較正回路90と共に1つのチップに集積される。別の例では、図9に示されているように、フィルタ回路30は、ポストディストーション回路70a、フィルタリング係数計算回路80内の計算回路81、およびパラメータ較正回路90と共に1つのチップに集積される。

【0095】

任意選択で、計算回路81およびフィルタ回路30が1つのチップに集積されるとき、フィルタリング係数計算回路80は、第4の結合器82と計算回路81との間に結合される第1のスイッチ回路83および第2のスイッチ回路84をさらに含んでもよい。第1のスイッチ回路83はチップ外に配置されてもよく、第2のスイッチ回路84はチップ内に集積されてもよい。このようにして、第1のスイッチ回路83と第2のスイッチ回路84との間のハードウェアリンクは、時分割多重化をさらに実施し得、言い換えれば、第1のスイッチ回路83および第2のスイッチ回路84の開閉によって、複数の第4の結合器81が、ハードウェアリンクの利用を改善し、本装置のコストを低減するために、1つの計算回路82を共用することができる。

【0096】

本出願のこの実施形態では、第1の結合器10は、入力信号に基づいて第1のサブ信号および第2のサブ信号を出力するように構成され、遅延器20は、遅延信号を出力するために第1のサブ信号を遅延させるように構成され、第3の結合器60は、第2のサブ信号内の第1の相互変調信号を抽出するように構成され、フィルタ回路30は、複数のフィルタサブ回路31および蓄積回路32を含み、複数のフィルタサブ回路31は、それぞれ、異なるサンプリング時点で第1の相互変調信号に対してアナログ領域サンプリングおよびフィルタリング処理を実行するように構成され、蓄積回路32は、相互変調キャンセル信号を得るために、複数のフィルタサブ回路31によって出力されたサンプリングされフィルタリングされた信号を蓄積するように構成され、第2の結合器40は、相互変調キャンセル信号および遅延信号に基づいて目標信号を出力するように構成される。言い換えれば、フィルタ回路30に含まれる複数のフィルタサブ回路31および蓄積回路32は、多相サンプルホールド回路および振幅位相調整を使用して、アナログ信号領域における第1の相互変調信号の高精度のアナログ領域サンプリングおよび振幅位相調整を実施することができる。多相におけるより多数の相、すなわち、より多数のフィルタサブ回路31は、ある時点における第1の相互変調信号のより多くのサンプリングデータおよび振幅位相調整のより高い精度を示すことが理解され得る。加えて、フィルタ回路30がアナログ領域の処理を実行するため、追加のアナログデジタル変換が不要であり、効果的に遅延が低減されることができる。したがって、遅延器20が非常に小さい遅延を提供するとき、相互変調信号の等化処理が実施されることができ、その結果、処理遅延を低減しつつ処理精度を改善する。加えて、プレディストーション回路70bおよびポストディストーション回路70aによって、受信周波数帯域内の相互変調信号に対するキャンセル効果がさらに改善されることができ、システムコストが低減されることができる。フィルタリング係数計算回路80およびパラメータ較正回路90を使用して、フィルタ回路30の高い性能がさらに保証されることができる。

【0097】

これに基づいて、本出願の一実施形態はチップをさらに提供する。チップは、フィルタ回路30を含む。フィルタ回路の具体的な説明については、フィルタ回路30の前述の説明を参照されたい。本出願のこの実施形態において、ここでは詳細は再び説明されない。

【0098】

別の態様では、本出願の一実施形態は通信デバイスをさらに提供する。通信デバイスは、基地局または端末であってもよい。通信デバイスは、ベースバンド回路と、図3aから図9のいずれか1つで提供される信号処理装置とを含む。信号処理装置の具体的な説明については、前述の説明を参照されたい。本出願のこの実施形態において、ここでは詳細は再び説明されない。

【0099】

本出願で提供されるいくつかの実施形態では、開示されている異なる装置は他の方法で実施され得ることを理解されたい。例えば、説明されている装置実施形態は例にすぎない。例えば、モジュール、またはユニットへの分割は、論理的な機能の分割にすぎず、実際の実施では他の分割であってもよい。例えば、複数のユニットまたは構成要素は、別の装置に組み合わされてもよく、もしくは統合されてもよく、または一部の特徴は無視されてもよい、もしくは実行されなくてもよい。

【0100】

別個の部分として説明されたユニットは、物理的に別個であってもなくてもよく、ユニットとして表示された部分は、1つ以上の物理ユニットであってもよいし、1つの場所に配されてもよいし、または異なる場所に分散されてもよい。実施形態の解決策の目的を達成するために、実際の要件に基づいて、ユニットの一部または全部が選択されてもよい。

【0101】

加えて、本出願の実施形態における機能ユニットは、1つの処理ユニットに統合されてもよいし、ユニットの各々は物理的に単独で存在してもよいし、または2つ以上のユニットが1つのユニットに統合される。統合ユニットは、ハードウェアの形態で実施されてもよいし、またはソフトウェア機能ユニットの形態で実施されてもよい。

【0102】

結論として、前述の説明は、本出願の特定の実施態様にすぎず、本出願の保護範囲を限定することを意図されていない。本出願に開示されている技術的範囲内のいかなる変形または置換も、本出願の保護範囲内にあるものとする。したがって、本出願の保護範囲は、特許請求の範囲の保護範囲に従うものとする。

【符号の説明】

【0103】

10 第1の結合器
20 遅延器
30 フィルタ回路
31 フィルタサブ回路
32 蓄積回路
33 可変利得増幅器
40 第2の結合器
50a 増幅器
50b 増幅器
60 第3の結合器
70a ポストディストーション回路
70b プレディストーション回路
80 フィルタリング係数計算回路
81 第4の結合器
82 計算回路
83 第1のスイッチ回路
84 第1のスイッチ回路
90 パラメータ較正回路
311 サンプルホールド回路
312 振幅調整回路

【図1】