特表 2024-540677 回路基板

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2024-10-31

(54)【発明の名称】回路基板

(51)【国際特許分類】

   H05K 1/02 20060101AFI20241024BHJP

【ＦＩ】

H05K1/02 C

H05K1/02 J

【審査請求】未請求

【予備審査請求】未請求

(21)【出願番号】P 2024532280

(86)(22)【出願日】2022-11-29

(85)【翻訳文提出日】2024-05-29

(86)【国際出願番号】 KR2022019069

(87)【国際公開番号】W WO2023096458

(87)【国際公開日】2023-06-01

(31)【優先権主張番号】10-2021-0167672

(32)【優先日】2021-11-29

(33)【優先権主張国・地域又は機関】KR

(81)【指定国・地域】

(71)【出願人】

【識別番号】517099982

【氏名又は名称】エルジー イノテック カンパニー リミテッド

(74)【代理人】

【識別番号】100114188

【弁理士】

【氏名又は名称】小野 誠

(74)【代理人】

【識別番号】100119253

【弁理士】

【氏名又は名称】金山 賢教

(74)【代理人】

【識別番号】100129713

【弁理士】

【氏名又は名称】重森 一輝

(74)【代理人】

【識別番号】100137213

【弁理士】

【氏名又は名称】安藤 健司

(74)【代理人】

【識別番号】100183519

【弁理士】

【氏名又は名称】櫻田 芳恵

(74)【代理人】

【識別番号】100196483

【弁理士】

【氏名又は名称】川嵜 洋祐

(74)【代理人】

【識別番号】100160255

【弁理士】

【氏名又は名称】市川 祐輔

(74)【代理人】

【識別番号】100219265

【弁理士】

【氏名又は名称】鈴木 崇大

(74)【代理人】

【識別番号】100203208

【弁理士】

【氏名又は名称】小笠原 洋平

(74)【代理人】

【識別番号】100216839

【弁理士】

【氏名又は名称】大石 敏幸

(74)【代理人】

【識別番号】100228980

【弁理士】

【氏名又は名称】副島 由加里

(74)【代理人】

【識別番号】100151448

【弁理士】

【氏名又は名称】青木 孝博

(74)【代理人】

【識別番号】100146318

【弁理士】

【氏名又は名称】岩瀬 吉和

(72)【発明者】

【氏名】イ，ドンコン

(72)【発明者】

【氏名】ユウ，ソクジョン

【テーマコード（参考）】

5E338

【Ｆターム（参考）】

5E338AA03

5E338BB12

5E338BB19

5E338BB63

5E338BB75

5E338CD12

5E338CD33

5E338EE22

(57)【要約】

実施例に係る回路基板は、第１絶縁層と、前記第１絶縁層上に配置された第１回路パターン層と、前記第１絶縁層及び前記第１回路パターン層上に配置され、第１キャビティを備えた第２絶縁層と、を含み、前記第１回路パターン層は、前記第１キャビティの内側に配置された第１部分及び前記第１部分から前記第１キャビティの外側に延びる第２部分を含む連結パターン部を含む。

【特許請求の範囲】

【請求項1】

第１絶縁層と、
前記第１絶縁層上に配置された第１回路パターン層と、
前記第１回路パターン層上に配置され、第１キャビティを備えた第２絶縁層と、を含み、
前記第１回路パターン層は、
前記第１キャビティと垂直に重なる第１パッド部と、
前記第１キャビティと垂直に重ならない第２パッド部と、
前記第１パッド部と第２パッド部との間に配置された連結パターン部と、を含み、
前記連結パターン部は、前記第１キャビティの内側に配置され、前記第１パッド部に連結された第１部分と、前記第１キャビティの外側に配置され、前記第２パッド部に連結された第２部分と、を含む、回路基板。

【請求項2】

前記連結パターン部の前記第１部分の上面は、前記第１キャビティと垂直に重なり、前記第２絶縁層と接触せず、
前記連結パターン部の前記第２部分の上面は、前記第１キャビティと垂直に重ならずに前記第２絶縁層と接触する、請求項１に記載の回路基板。

【請求項3】

前記連結パターン部、前記第１パッド部、及び前記第２パッド部のそれぞれは、水平方向に相互に重なる、請求項１に記載の回路基板。

【請求項4】

前記連結パターン部の幅は、
前記第１及び第２パッド部それぞれの幅よりも小さい、請求項３に記載の回路基板。

【請求項5】

前記連結パターン部は、第１平面形状を有し、
前記第１パッド部及び前記第２パッド部それぞれは、前記第１平面形状とは異なる第２平面形状を有する、請求項３に記載の回路基板。

【請求項6】

前記第２絶縁層は、
前記第１絶縁層に向かうほど幅が減少する前記第１キャビティの第１傾斜面を含み、
前記第１傾斜面は、
前記第１キャビティの一側で、前記第２絶縁層の上面に隣接して位置する第１端部と、
前記第１キャビティの前記一側で、前記第２絶縁層の下面に隣接する第２端部と、を含み、
前記第１端部と前記第２端部との間の水平距離は、０．１μｍ～２５μｍの範囲を満たす、請求項１に記載の回路基板。

【請求項7】

前記第２絶縁層上に配置され、前記第１キャビティと垂直に重なる貫通孔を含む保護層を含む、請求項６に記載の回路基板。

【請求項8】

前記保護層の貫通孔の幅は、
前記第１キャビティの全領域のうち前記第２絶縁層の上面に隣接する領域における幅よりも大きい、請求項７に記載の回路基板。

【請求項9】

前記第２絶縁層は、
前記第１傾斜面の前記第１端部に隣接し、前記保護層の貫通孔と垂直に重なる第１上面を含み、
前記第１上面の幅は、前記第１端部と前記第１端部に隣接する前記保護層の貫通孔の内壁との間の水平距離であり、５０μｍ～８０μｍの範囲を満たす、請求項８に記載の回路基板。

【請求項10】

前記第２絶縁層上に配置された第２回路パターン層を含み、
前記第２回路パターン層のうち前記第１端部に最も隣接して配置されたパターンは、
前記保護層の貫通孔の内壁から５５μｍ～９５μｍの範囲の間隔だけ離隔する、請求項６に記載の回路基板。

【発明の詳細な説明】

【技術分野】

【0001】

実施例は、回路基板及びこれを含むパッケージ基板に関する。

【背景技術】

【0002】

電気／電子製品の高性能化が進むにつれて、限られたサイズの基板により多くのパッケージを取り付けるための技術が提案及び研究されている。但し、一般的なパッケージは１つの半導体チップが搭載されることを基本とするため、所望の性能を得るには限界がある。

【0003】

一般的な半導体パッケージは、プロセッサチップが配置されたプロセッサパッケージと、メモリチップが取り付けられたメモリパッケージとが１つで連結された形態を有する。このような半導体パッケージは、プロセッサチップとメモリチップとが１つのパッケージに統合された構造を有することができ、これによりチップの実装面積を減らし、短いパスを通じて高速信号伝送が可能な長所がある。

【0004】

このような長所により、上記のような半導体パッケージは、モバイル機器などに多く適用されている。

【0005】

一方、近年、モバイル機器のような電子機器の高仕様化、ＨＢＭ（Ｈｉｇｈ Ｂａｎｄｗｉｄｔｈ Ｍｅｍｏｒｙ）採用などで、パッケージのサイズが大きくなっており、これによるインターポーザを含む半導体パッケージが主に使用されている。このとき、前記インターポーザは、シリコン基板からなる。

【0006】

しかし、シリコン基板のようなインターポーザの場合、インターポーザを製造するための材料的なコストが高いだけでなく、ＴＳＶ（Ｔｈｒｏｕｇｈ Ｓｉｌｉｃｏｎ Ｖｉａ）形成が複雑でコストも高いという問題点がある。

【0007】

また、従来は半導体パッケージとしてシリコン系インターコネクトブリッジを含む基板が使用されている。但し、シリコン系インターコネクトブリッジの場合、ブリッジのシリコン材料と基板のオルガニック材料との間のＣＴＥ（Ｃｏｅｆｆｉｃｉｅｎｔ ｏｆ Ｔｈｅｒｍａｌ Ｅｘｐａｎｓｉｏｎ）ミスマッチによる信頼性の問題が存在し、パワーインテグリティ（Ｐｏｗｅｒ Ｉｎｔｅｇｒｉｔｙ）特性が低下するという問題がある。

【発明の概要】

【発明が解決しようとする課題】

【0008】

実施例では、新しい構造の回路基板及びこれを含む半導体パッケージを提供できるようにする。

【0009】

また、実施例では、スリム化された構造を有する回路基板及びこれを含む半導体パッケージを提供できるようにする。

【0010】

また、実施例では、最適な物理的信頼性及び電気的信頼性を有するキャビティを含む回路基板及びこれを含む半導体パッケージを提供できるようにする。

【0011】

また、実施例では、素子と連結される信号連結ラインの長さを最小化できる回路基板及びこれを含む半導体パッケージを提供できるようにする。

【0012】

提案される実施例において、解決しようとする技術的課題は、以上で言及した技術的課題に制限されず、言及していないまた他の技術的課題は、下記の記載から提案される実施例が属する技術分野における通常の知識を有した者にとって明確に理解できるであろう。

【課題を解決するための手段】

【0013】

実施例に係る回路基板は、第１絶縁層と、前記第１絶縁層上に配置された第１回路パターン層と、前記第１回路パターン層上に配置され、第１キャビティを備えた第２絶縁層と、を含み、前記第１回路パターン層は、前記第１キャビティと垂直に重なる第１パッド部と、前記第１キャビティと垂直に重ならない第２パッド部と、前記第１パッド部と第２パッド部との間に配置された連結パターン部と、を含み、前記連結パターン部は、前記第１キャビティの内側に配置され、前記第１パッド部に連結された第１部分と、前記第１キャビティの外側に配置され、前記第２パッド部に連結された第２部分と、を含む。

【0014】

また、前記連結パターン部の前記第１部分の上面は、前記第１キャビティと垂直に重なり、前記第２絶縁層と接触せず、前記連結パターン部の前記第２部分の上面は、前記第１キャビティと垂直に重ならずに前記第２絶縁層と接触する。

【0015】

また、前記連結パターン部、前記第１パッド部、及び前記第２パッド部のそれぞれは、水平方向に相互に重なる。

【0016】

また、前記連結パターン部の幅は、前記第１及び第２パッド部それぞれの幅よりも小さい。

【0017】

また、前記連結パターン部は、第１平面形状を有し、前記第１パッド部及び前記第２パッド部それぞれは、前記第１平面形状とは異なる第２平面形状を有する。

【0018】

また、前記第２絶縁層は、前記第１絶縁層に向かうほど幅が減少する前記第１キャビティの第１傾斜面を含み、前記第１傾斜面は、前記第１キャビティの一側で、前記第２絶縁層の上面に隣接して位置する第１端部と、前記第１キャビティの前記一側で、前記第２絶縁層の下面に隣接する第２端部とを含み、前記第１端部と前記第２端部との間の水平距離は、０．１μｍ～２５μｍの範囲を満たす。

【0019】

また、前記回路基板は、前記第２絶縁層上に配置され、前記第１キャビティと垂直に重なる貫通孔を含む保護層を含む。

【0020】

また、前記保護層の貫通孔の幅は、前記第１キャビティの全領域のうち前記第２絶縁層の上面に隣接する領域における幅よりも大きい。

【0021】

また、前記第２絶縁層は、前記第１傾斜面の前記第１端部に隣接し、前記保護層の貫通孔と垂直に重なる第１上面を含み、前記第１上面の幅は、前記第１端部と前記第１端部に隣接する前記保護層の貫通孔の内壁との間の水平距離であり、５０μｍ～８０μｍの範囲を満たす。

【0022】

また、前記回路基板は、前記第２絶縁層上に配置された第２回路パターン層を含み、前記第２回路パターン層のうち前記第１端部に最も隣接して配置されたパターンは、前記保護層の貫通孔の内壁から５５μｍから９５μｍの範囲の間隔だけ離隔する。

【0023】

また、前記第２絶縁層は、前記第１キャビティと水平方向に離隔し、前記第１絶縁層に向かうほど幅が減少する第２傾斜面の第２キャビティを含み、前記第２傾斜面は、前記第２絶縁層の上面及び前記第１傾斜面の前記第１端部に隣接する第３端部を含み、前記第１端部と前記第３端部との間隔は、１００μｍ～１５０μｍの範囲を満たす。

【0024】

また、前記第１絶縁層は、プリプレグを含み、前記第２絶縁層は、ＰＩＤ（Ｐｈｏｔｏｉｍａｇｅａｂｌｅ ｄｉｅｌｅｃｔｉｃｓ）を含む。

【0025】

また、前記第１絶縁層は、プリプレグを含み、前記第２絶縁層は、ＡＢＦ（Ａｊｉｎｏｍｏｔｏ ｂｕｉｌｄ－ｕｐ ｆｉｌｍ）またはＲＣＣ（Ｒｅｓｉｎ Ｃｏａｔｅｄ Ｃｏｐｐｅｒ）を含む。

【0026】

また、前記連結パターン部の前記第２部分の少なくとも一部は、前記第１キャビティの前記第１傾斜面と垂直に重なる。

【0027】

また、前記第１絶縁層及び前記第２絶縁層は、同一の第１絶縁物質を含み、前記第１絶縁物質は、ＰＩＤ（Ｐｈｏｔｏｉｍａｇｅａｂｌｅ ｄｉｅｌｅｃｔｉｃｓ）を含み、前記第１キャビティの底面は、前記第１回路パターン層の下面よりも高く位置し、前記第１回路パターン層の上面よりも低く位置する。

【0028】

また、前記回路基板は、前記第２絶縁層の下に配置された第３絶縁層を含み、前記第３絶縁層は、前記第１及び第２絶縁層とは異なる第２絶縁物質を含み、前記第２絶縁物質は、プリプレグを含む。

【0029】

一方、実施例に係る半導体パッケージは、第１キャビティを含む第１回路基板と、前記第１キャビティと垂直に重なる第２キャビティを含み、前記第１回路基板上に結合される第２回路基板と、を含み、前記第１回路基板は、第１絶縁層と、前記第１絶縁層上に配置された第１回路パターン層と、前記第１絶縁層及び前記第１回路パターン層上に配置され、第１キャビティを含む第２絶縁層と、前記第２絶縁層上に配置された第２回路パターン層と、前記第１回路パターン層のうち前記第１キャビティと垂直に重なる第１回路パターン層上に配置される第１導電性結合部と、前記第１導電性結合部上に配置されたプロセッサチップと、前記第２回路パターン層上に配置され、前記第２回路基板と結合される第２導電性結合部と、を含み、前記第２絶縁層は、前記第１絶縁層に向かうほど幅が減少する前記第１キャビティの第１傾斜面を含み、前記第１傾斜面は、前記第１キャビティの一側で前記第２絶縁層の上面に隣接する第１端部と、前記第１キャビティの前記一側で前記第２絶縁層の下面に隣接する第２端部と、を含み、前記第１端部と前記第２端部との間の水平距離は、０．１μｍ～２５μｍの範囲を満たす。

【0030】

また、前記第１回路基板は、前記第２絶縁層上に配置され、前記第１キャビティと垂直に重なる貫通孔を含む保護層を含み、前記保護層の貫通孔の幅は、前記第１キャビティの全領域のうち前記第２絶縁層の上面に隣接する領域における幅よりも大きく、前記第２絶縁層は、前記第１傾斜面の前記第１端部に隣接し、前記保護層の貫通孔と垂直に重なる第１上面を含み、前記第１上面の幅は、前記第１端部と前記第１端部に隣接する前記保護層の貫通孔の内壁との間の水平距離であり、５０μｍ～８０μｍの範囲を満たす。

【0031】

また、前記第２回路パターン層のうち前記第１端部に最も隣接して配置されたパターンは、前記第１端部から５５μｍ～９５μｍの範囲の間隔だけ離隔する。

【0032】

また、前記プロセッサチップの少なくとも一部は、前記第２キャビティ内に配置され、前記プロセッサチップの最上端は、前記第２導電性結合部の最上端よりも高く位置する。

【0033】

また、前記半導体パッケージは、前記第２回路基板上に配置される第３回路基板を含み、前記第３回路基板は、メモリチップを含み、前記第２回路基板は、前記第１回路基板と前記第３回路基板との間を連結するインターポーザ基板である。

【0034】

また、前記半導体パッケージは、前記第２回路基板に実装されたメモリチップを含み、前記第２回路基板は、前記第１回路基板と連結されるメモリ基板である。

【0035】

また、前記第１キャビティは、長手方向または幅方向に離隔する第１－１キャビティ及び第１－２キャビティを含み、前記プロセッサチップは、前記第１－１キャビティ内に配置される第１プロセッサチップと、前記第１－２キャビティ内に配置される第２プロセッサチップと、を含み、前記第１－１キャビティ及び前記第１－２キャビティは、１００μｍ～１５０μｍの範囲の間隔だけ離隔する。

【発明の効果】

【0036】

さらに、実施例では、第１絶縁層及び第２絶縁層を含む。このとき、前記第２絶縁層は、キャビティを含む。このとき、前記キャビティを含む前記第２絶縁層の傾斜面の第１端部と第２端部との間の幅を管理する。また、実施例では、前記第２絶縁層上に配置される前記キャビティと垂直に重なる貫通孔を含む保護層を含む。そして、実施例では、前記保護層の貫通孔と垂直に重なる前記第２絶縁層の上面領域の幅を管理する。また、実施例では、前記第２絶縁層上に配置される第２回路パターン層のうち前記貫通孔に最も隣接して配置された隣接パターンと前記保護層の側面との間隔を管理する。これを通じて、実施例では、回路基板の物理的信頼性及び電気的信頼性を向上させながら、回路集積度を向上させることができ、これを通じて回路基板のサイズをスリム化することができる。

【0037】

一方、前記第２絶縁層は、感光性物質を含む。これにより、前記キャビティは、前記第２絶縁層にフォトリソグラフィ工程を行うことによって形成することができる。この場合、実施例では、ストップレイヤーがなくても前記第１絶縁層に損傷を与えない範囲内で、前記第２絶縁層にのみ選択的にキャビティを形成することができる。このとき、前記第１絶縁層と第２絶縁層との間には、第１回路パターン層が配置される。前記第１回路パターン層は、前記キャビティと垂直に重なる第１パッド部と、前記キャビティと垂直に重ならない第２パッド部とを含む。そして、前記第１回路パターン層は、前記第１パッド部と第２パッド部との間を直接連結する連結パターン部を含む。前記連結パターン部は、前記第１回路パターン層のトレースを意味することができる。前記連結パターン部の一端は、前記第１パッド部と直接連結され得る。また、前記連結パターン部の他端は、前記第２パッド部と直接連結され得る。

【0038】

これを通じて、実施例は、前記第１パッド部と第２パッド部とが前記連結パターン部を介して相互に直接連結される構造を有することができ、これによる信号伝達特性や動作信頼性を向上させることができる。

【0039】

例えば、比較例では、キャビティを形成するためにストップレイヤーが必要であり、これにより、実施例のような連結パターン部を形成することができなかった。これにより、比較例では、前記第１パッド部と第２パッド部との間を連結するために少なくとも２つの貫通電極が必要であった。例えば、比較例では、前記第１パッド部と垂直に重なる第１貫通電極と、前記第２パッド部と垂直に重なる第２貫通電極とを用いて前記第１パッド部と第２パッド部との間が互いに連結された。これにより、比較例では、実施例に比べて、前記第１パッド部と第２パッド部との間を連結するために、前記第１貫通電極と第２貫通電極とを含む信号経路がさらに存在しなければならず、これにより、前記第１パッド部と第２パッド部との間の信号ラインが増加するという問題がある。

【0040】

これに対して、実施例では、前記連結パターン部を用いて前記第１パッド部１３１と第２パッド部との間を直接連結することができる。これにより、実施例では、前記第１パッド部と第２パッド部との間の信号伝達距離を最小化することができる。これにより、実施例では、前記第１パッド部と第２パッド部との間を連結するための別の貫通電極が不要であり、これにより前記貫通電極に対応する空間に追加の回路パターン層の配置が可能であり、これにより回路集積度を向上させることができる。

【0041】

また、実施例では、前記第１パッド部と第２パッド部との間の信号伝達距離が前記連結パターン部の距離に対応する。これにより、実施例では、比較例に比べて、前記信号伝達距離において少なくとも２つの貫通電極を含む経路に対応する距離を減らすことができ、これにより、前記第１パッド部と第２パッド部との間の信号伝達距離を最小化することができる。さらに、実施例では、前記第１パッド部と第２パッド部との間の信号伝達距離を減らすことにより、前記信号伝達距離に比例して増加するノイズの影響を最小限に抑えることができる。これにより、実施例では、前記第１パッド部と第２パッド部との間の信号伝達特性を向上させることができ、さらに、前記回路基板の動作信頼性を向上させることができる。

【図面の簡単な説明】

【0042】

【図1】第１実施例に係る回路基板を示す断面図である。

【図2a】図１の回路基板から一部の構成が除去された平面図である。

【図2b】図２ａにおいて第２絶縁層が配置された状態における第１回路パターン層を示す平面図である。

【図3】図１の回路基板のキャビティ領域を拡大した拡大図である。

【図4a】第１比較例のキャビティを含む回路基板の断面図である。

【図4b】図４ａの回路基板の平面図である。

【図4c】第２比較例のキャビティを含む回路基板の断面図である。

【図5】第２実施例に係る回路基板を示す図である。

【図6】第３実施例に係る回路基板を示す図である。

【図7】第３実施例の回路基板に対する図２ｂのＡ－Ａ‘方向の断面図である。

【図8】第４実施例に係る回路基板を示す図である。

【図9】第５実施例に係る回路基板を示す図である。

【図10】図９の回路基板から一部の層が除去された平面図である。

【図11】実施例に係る第１半導体パッケージを示す図である。

【図12】実施例に係る第２半導体パッケージを示す図である。

【図13】実施例に係る第３半導体パッケージを示す図である。

【図14】実施例に係る第４半導体パッケージを示す図である。

【図15a】図２に示す回路基板の製造方法を工程順に示す図である。

【図15b】図２に示す回路基板の製造方法を工程順に示す図である。

【図15c】図２に示す回路基板の製造方法を工程順に示す図である。

【図15d】図２に示す回路基板の製造方法を工程順に示す図である。

【図15e】図２に示す回路基板の製造方法を工程順に示す図である。

【図15f】図２に示す回路基板の製造方法を工程順に示す図である。

【図15g】図２に示す回路基板の製造方法を工程順に示す図である。

【図15h】図２に示す回路基板の製造方法を工程順に示す図である。

【図15i】図２に示す回路基板の製造方法を工程順に示す図である。

【図15j】図２に示す回路基板の製造方法を工程順に示す図である。

【発明を実施するための形態】

【0043】

以下、添付された図面を参照して、本明細書の望ましい実施例を詳しく説明する。

【0044】

但し、本発明の技術思想は、説明される一部実施例に限定されず、互いに異なる多様な形態で実現され得、本発明の技術思想の範囲内であれば、実施例間にその構成要素のうち一つ以上を選択的に結合、置換して使用することができる。

【0045】

また、本発明の実施例で使用される用語（技術および科学的用語を含む）は、明らかに特に定義されて記述されない限り、本発明が属する技術分野で通常の知識を有した者にとって一般的に理解され得る意味と解釈され得、辞書に定義された用語のように一般的に使用される用語は、関連技術の文脈上の意味を考慮して、その意味を解釈することができるであろう。また、本発明の実施例で使用される用語は、実施例を説明するためのものであり、本発明を制限しようとするものではない。

【0046】

本明細書において、単数形は、文句で特に言及しない限り、複数形も含むことができ、「Ａおよび（と）Ｂ、Ｃのうち少なくとも一つ（または一つ以上）」と記載される場合、Ａ、Ｂ、Ｃで組み合わせできるすべての組み合わせのうち一つ以上を含むことができる。また、本発明の実施例の構成要素を説明するにあたって、第１、第２、Ａ、Ｂ、（ａ）、（ｂ）等の用語を使用することができる。

【0047】

このような用語は、その構成要素を他の構成要素と区別するためのものに過ぎず、その用語によって当該構成要素の本質や順番または手順などが確定されない。そして、ある構成要素が他の構成要素に「連結」、「結合」または「接続」されると記載された場合、その構成要素は、その他の構成要素に直接的に連結、結合または連結される場合のみならず、その構成要素とその他の構成要素との間にあるまた他の構成要素によって「連結」、「結合」または「接続」される場合も含むことができる。

【0048】

また、各構成要素の「上（うえ）または、下（した）」に形成または配置されるものと記載される場合、上（うえ）または下（した）は、二つの構成要素が互いに直接接触する場合のみならず、一つ以上のまた他の構成要素が二つの構成要素の間に形成または配置される場合も含む。また、「上（うえ）または下（した）」と表現される場合、一つの構成要素を基準に上側方向のみならず、下側方向の意味も含むことができる。

【0049】

－電子デバイス－

【0050】

実施例の説明に先立ち、実施例のパッケージ基板を含む電子デバイスについて簡単に説明する。電子デバイスは、メインボード（図示せず）を含む。前記メインボードは、多様な部品と物理的及び／または電気的に連結され得る。例えば、メインボードは、実施例のパッケージ基板と電気的に連結され得る。前記パッケージ基板には、多様なチップが実装され得る。主に、前記パッケージ基板には、揮発性メモリ（例えば、ＤＲＡＭ）、不揮発性メモリ（例えば、ＲＯＭ）、フラッシュメモリなどのメモリチップと、セントラルプロセッサ（例えば、ＣＰＵ）、グラフィックプロセッサ（例えば、ＧＰＵ）、アンテナチップ、デジタル信号プロセッサ、暗号化プロセッサ、マイクロプロセッサ、マイクロコントローラなどのアプリケーション前記プロセッサチップと、アナログ－デジタルコンバータ、ＡＳＩＣ（ａｐｐｌｉｃａｔｉｏｎ－ｓｐｅｃｉｆｉｃ ＩＣ）などのロジックチップなどが実装され得る。

【0051】

そして、実施例では、前記電子デバイスのメインボードと連結される半導体パッケージの厚さを減少しながら、１つの基板に互いに異なる種類の少なくとも２つのチップを実装できる半導体パッケージを提供する。

【0052】

このとき、前記電子デバイスは、スマートフォン（ｓｍａｒｔ ｐｈｏｎｅ）、個人用情報端末（ｐｅｒｓｏｎａｌ ｄｉｇｉｔａｌ ａｓｓｉｓｔａｎｔ）、デジタルビデオカメラ（ｄｉｇｉｔａｌ ｖｉｄｅｏ ｃａｍｅｒａ）、デジタルスチルカメラ（ｄｉｇｉｔａｌ ｓｔｉｌｌ ｃａｍｅｒａ）、ネットワークシステム（ｎｅｔｗｏｒｋ ｓｙｓｔｅｍ）、コンピュータ（ｃｏｍｐｕｔｅｒ）、モニター（ｍｏｎｉｔｏｒ）、タブレット（ｔａｂｌｅｔ）、ラップトップ（ｌａｐｔｏｐ）、ネットブック（ｎｅｔｂｏｏｋ）、テレビ（ｔｅｌｅｖｉｓｉｏｎ）、ビデオゲーム（ｖｉｄｅｏ ｇａｍｅ）、スマートウォッチ（ｓｍａｒｔ ｗａｔｃｈ）、オートモーティブ（Ａｕｔｏｍｏｔｉｖｅ）などであり得る。但し、これに限定されず、これらに加えてデータを処理する任意の他の電子機器であり得ることは言うまでもない。

【0053】

実施例
以下では、実施例に係る回路基板及び前記回路基板を含む半導体パッケージについて具体的に説明する。

【0054】

図１は、第１実施例に係る回路基板を示す断面図であり、図２ａは、図１の回路基板から一部の構成が除去された平面図であり、図２ｂは、図２ａにおいて第２絶縁層が配置された状態における第１回路パターン層を示す平面図であり、図３は、図１の回路基板のキャビティ領域を拡大した拡大図である。また、図４ａは、第１比較例のキャビティを含む回路基板の断面図であり、図４ｂは、図４ａの回路基板の平面図であり、図４ｃは、第２比較例のキャビティを含む回路基板の断面図である。

【0055】

以下では、図１～図４ｃを参照して実施例に係るキャビティを含む回路基板について具体的に説明する。

【0056】

実施例の回路基板は、複数の絶縁層を含む。ここで、複数の絶縁層のそれぞれは、単層構造を有することができ、これとは異なる複数の層で構成され得る。

【0057】

具体的には、回路基板は、第１絶縁層１１０及び第２絶縁層１２０を含む。

【0058】

前記第１絶縁層１１０は、図２に示すように単層構造を有することができ、これとは異なる複数の層構造を有することができる。

【0059】

また、第２絶縁層１２０は、前記第１絶縁層１１０上に配置される。前記第２絶縁層１２０は、単層構造を有することができ、これとは異なる複数の層構造を有することができる。

【0060】

第１実施例では、前記第１絶縁層１１０と第２絶縁層１２０は、互いに異なる絶縁物質を含むことができる。

【0061】

例えば、第１絶縁層１１０は、第１絶縁物質を含み、第２絶縁層１２０は。前記第１絶縁層１１０とは異なる第２絶縁物質を含むことができる。

【0062】

例えば、前記第１絶縁層１１０を構成する第１絶縁物質は、プリプレグＰＰＧ（ｐｒｅｐｒｅｇ）を含むことができる。前記プリプレグは、ガラス繊維糸（ｇｌａｓｓ ｙａｒｎ）で織られたガラスファブリック（ｇｌａｓｓ ｆａｂｒｉｃ）のような織物シート（ｆａｂｒｉｃ ｓｈｅｅｔ）形態の繊維層にエポキシ樹脂などを含浸した後、熱圧着を行うことによって形成され得る。但し、実施例はこれに限定されず、前記第１絶縁層１１０を構成するプリプレグは、炭素繊維糸に織られた織物シートの形態の繊維層を含むことができる。

【0063】

前記第１絶縁層１１０は、樹脂および前記樹脂内に配置される強化繊維を含むことができる。前記樹脂は、エポキシ樹脂であり得るが、これに限定されない。前記樹脂は、エポキシ樹脂に特に限定されず、例えば、分子内にエポキシ基を１個以上含むことができ、これと異なり、エポキシ基を２個以上含むことができ、これと異なり、エポキシ基を４個以上含むことができる。また、前記第１絶縁層１１０の樹脂は、ナフタレン（ｎａｐｈｔｈａｌｅｎｅ）基を含むことができ、例えば、芳香族アミン型であり得るが、これに限定されない。例えば、前記樹脂は、ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、ビスフェノールＳ型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、アルキルフェノールノボラック型エポキシ樹脂、ビフェニル型エポキシ樹脂、アルアルキル型エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂、ナフタレン型エポキシ樹脂、ナフトール型エポキシ樹脂、フェノール類とフェノール性ヒドロキシル基を有する芳香族アルデヒドとの縮合物のエポキシ樹脂、ビフェニルアラルキル型エポキシ樹脂、フルオレン型エポキシ樹脂、キサンテン型エポキシ樹脂、トリグリシジルイソシアヌレート、ゴム変性型エポキシ樹脂、およびリン（ｐｈｏｓｐｈｏｒｏｕｓ）系エポキシ樹脂などを挙げることができ、ナフタレン系エポキシ樹脂、ビスフェノールＡ型エポキシ樹脂、フェノールノボラックエポキシ樹脂、クレゾールノボラックエポキシ樹脂、ゴム変性型エポキシ樹脂、およびリン（ｐｈｏｓｐｈｏｒｏｕｓ）系エポキシ樹脂を含むことができる。また、前記強化繊維は、ガラス繊維、炭素繊維、アラミド繊維（例えば、アラミド系の有機材料）、ナイロン（ｎｙｌｏｎ）、シリカ（ｓｉｌｉｃａ）系の無機材料、またはチタニア（ｔｉｔａｎｉａ）系の無機材料が使用され得る。前記強化繊維は、樹脂内で平面方向に互いに交差する形態で配置され得る。

【0064】

一方、前記ガラス繊維、炭素繊維、アラミド繊維（例えば、アラミド系の有機材料）、ナイロン（ｎｙｌｏｎ）、シリカ（ｓｉｌｉｃａ）系の無機材料、またはチタニア（ｔｉｔａｎｉａ）系の無機材料が使用され得る。

【0065】

前記第２絶縁層１２０を構成する第２絶縁物質は、前記第１絶縁物質とは異なる。例えば、前記第２絶縁層１２０は、感光性物質を含むことができる。一例として、前記第２絶縁層１２０を構成する前記第２絶縁物質は、ＰＩＤ（Ｐｈｏｔｏ Ｉｍａｇａｂｌｅ Ｄｉｅｌｅｃｔｒｉｃ）を含むことができる。但し、実施例はこれに限定されず、前記第２絶縁層１２０を構成する第２絶縁物質は、フォトリソグラフィ（Ｐｈｏｔｏｌｉｔｈｏｇｒａｐｈｙ）工程を通じて貫通電極の形状のための貫通孔（図示せず）や、素子実装のためのキャビティを形成することができる感光性物質であれば、すべてこれに含まれ得る。

【0066】

前記第１絶縁層１１０及び第２絶縁層１２０は、それぞれ１０μｍ～６０μｍの範囲の厚さを有することができる。例えば、前記第１絶縁層１１０及び第２絶縁層１２０は、それぞれ１５μｍ～５５μｍの範囲の厚さを有することができる。例えば、前記第１絶縁層１１０及び第２絶縁層１２０は、それぞれ２０μｍ～５０μｍの範囲の厚さを有することができる。前記第１絶縁層１１０及び第２絶縁層１２０の厚さが１０μｍ未満であると、回路基板に含まれた回路パターン層が安定して保護されないことがある。前記第１絶縁層１１０及び第２絶縁層１２０のそれぞれの厚さが６０μｍを超えると、回路基板の全体的な厚さが増加することがある。また、前記第１絶縁層１１０及び第２絶縁層１２０のそれぞれの厚さが６０μｍを超えると、これに対応して回路パターン層や貫通電極の厚さも増加し、これによる回路パターンを通じて伝達される信号の損失が増加することがある。

【0067】

このとき、前記第１絶縁層１１０及び第２絶縁層１２０の厚さは、互いに異なる層に配置された回路パターン層間の厚さ方向の距離に対応することができる。

【0068】

例えば、第１絶縁層１１０の厚さは、第１回路パターン層１３０の下面と第３回路パターン層１５０の上面との間の垂直距離を意味することができる。例えば、第２絶縁層１２０の厚さは、第１回路パターン層１３０の上面と第２回路パターン層１４０の下面との間の厚さ方向の垂直直線距離を意味することができる。

【0069】

前記第１絶縁層１１０は、回路基板において、最上側に隣接して配置された最上側絶縁層を意味することができる。なお、第２絶縁層１２０は、回路基板において、最下側に隣接して配置された最下側絶縁層を意味することができる。

【0070】

第１絶縁層１１０及び第２絶縁層１２０の表面には、回路パターン層が配置される。

【0071】

例えば、第１絶縁層１１０の上面と第２絶縁層１２０の下面との間には、第１回路パターン層１３０が配置され得る。例えば、第２絶縁層１２０の上面には、第２回路パターン層１４０が配置され得る。例えば、第１絶縁層１１０の下面には、第３回路パターン層１５０が配置され得る。

【0072】

第１回路パターン層１３０は、前記第１絶縁層１１０内に配置され得る。例えば、前記第１回路パターン層１３０の少なくとも一部は、前記第１絶縁層１１０内に配置され得る。例えば、前記第１回路パターン層１３０の側面の少なくとも一部は、前記第１絶縁層１１０で覆われ得る。

【0073】

前記第２回路パターン層１４０は、前記第２絶縁層１２０の上面の上に突出し得る。前記第２回路パターン層１４０は、回路基板の最上側に配置された最上側回路パターン層を意味することができる。

【0074】

第３回路パターン層１５０は、前記第１絶縁層１１０の下面の下に突出し得る。前記第３回路パターン層１５０は、回路基板の最下側に配置された最下側回路パターン層を意味することができる。

【0075】

前記第１回路パターン層１３０、第２回路パターン層１４０、及び第３回路パターン層１５０は、それぞれ機能に応じてパッド及びトレースを含むことができる。前記パッドは、素子やチップが実装される実装パッドや外部基板と連結される端子パッドであり得る。前記トレースは、複数のパッド間を連結する長い信号配線ラインであり得る。前記トレースは、前記パッドよりも小さい幅を有する微細パターンである。例えば、実施例における複数のトレース間の間隔は、２μｍ～１５μｍの範囲を有し、それぞれのトレースの線幅は、２μｍ～１５μｍの範囲を有することができる。そして、第１回路パターン層１３０のパッドは、後述する第１パターン部及び第２パターン部に対応することができる。また、前記第１回路パターン層１３０のトレースは、以下で説明される連結パターン部を意味することができる。これについては、以下でより詳細に説明する。

【0076】

上記のような回路パターン層は、金（Ａｕ）、銀（Ａｇ）、白金（Ｐｔ）、チタン（Ｔｉ）、錫（Ｓｎ）、銅（Ｃｕ）及び亜鉛（Ｚｎ）のうちから選択される少なくとも１つの金属物質で形成され得る。また、前記回路パターンは、ボンディング力に優れる金（Ａｕ）、銀（Ａｇ）、白金（Ｐｔ）、チタン（Ｔｉ）、錫（Ｓｎ）、銅（Ｃｕ）、および亜鉛（Ｚｎ）のうちから選択される少なくとも１つの金属物質を含むペーストまたはソルダーペーストで形成され得る。好ましくは、前記第１回路パターン層１３０、第２回路パターン層１４０、及び第３回路パターン層１５０は、電気導電性が高く、かつ価格が比較的安価な銅（Ｃｕ）で形成され得る。

【0077】

前記第１回路パターン層１３０、第２回路パターン層１４０、及び第３回路パターン層１５０は、それぞれ５μｍ～２０μｍの範囲の厚さを有することができる。例えば、前記第１回路パターン層１３０、第２回路パターン層１４０、及び第３回路パターン層１５０は、それぞれ６μｍ～１７μｍの範囲の厚さを有することができる。前記第１回路パターン層１３０、第２回路パターン層１４０、及び第３回路パターン層１５０は、それぞれ７μｍ～１６μｍの範囲の厚さを有することができる。

【0078】

前記第１回路パターン層１３０、第２回路パターン層１４０、及び第３回路パターン層１５０のそれぞれの厚さが５μｍ未満の場合、回路パターンの抵抗が増加し、これによる信号伝送効率が減少することがある。例えば、前記第１回路パターン層１３０、第２回路パターン層１４０、及び第３回路パターン層１５０のそれぞれの厚さが５μｍ未満の場合、信号伝送損失が増加することがある。例えば、前記第１回路パターン層１３０、第２回路パターン層１４０、及び第３回路パターン層１５０のそれぞれの厚さが２０μｍを超える場合、前記回路パターンの線幅が増加し、これによる回路基板の全体的な体積が増加することがある。

【0079】

前記第１回路パターン層１３０、前記第２回路パターン層１４０、及び第３回路パターン層１５０は、通常の回路基板の製造工程であるアディティブ工法（Ａｄｄｉｔｉｖｅ ｐｒｏｃｅｓｓ）、サブトラクティブ工法（Ｓｕｂｔｒａｃｔｉｖｅ Ｐｒｏｃｅｓｓ）、ＭＳＡＰ（Ｍｏｄｉｆｉｅｄ Ｓｅｍｉ Ａｄｄｉｔｉｖｅ Ｐｒｏｃｅｓｓ）、およびＳＡＰ（Ｓｅｍｉ Ａｄｄｉｔｉｖｅ Ｐｒｏｃｅｓｓ）工法などで可能であり、ここでは、詳細な説明は省略する。

【0080】

実施例の回路基板は、貫通電極を含む。前記貫通電極は、互いに異なる層に配置された回路パターン層を互いに電気的に連結する機能を果たすことができる。前記貫通電極は、「ビア」とも称することができる。

【0081】

前記貫通電極は、前記回路基板に含まれた第１絶縁層１１０及び第２絶縁層１２０を貫通し、これによって互いに異なる層に配置された回路パターン間を電気的に連結することができる。このとき、前記貫通電極は、１つの絶縁層のみを貫通して形成され得、これとは異なり、少なくとも２つ以上の絶縁層を共通に貫通して形成され得る。

【0082】

例えば、回路基板は、第１貫通電極Ｖ１を含む。前記第１貫通電極Ｖ１は、前記第１絶縁層１１０を貫通して形成され得る。前記第１貫通電極Ｖ１は、前記第１回路パターン層１３０と第３回路パターン層１５０との間を電気的に連結することができる。例えば、前記第１貫通電極Ｖ１の上面は、前記第１回路パターン層１３０の下面に直接連結され得る。例えば、前記第１貫通電極Ｖ１の下面は第３回路パターン層１５０と直接連結され得る。

【0083】

これにより、前記第１回路パターン層１３０及び第３回路パターン層１５０は、前記第１貫通電極Ｖ１を介して互いに電気的に連結されて信号を伝達することができる。

【0084】

例えば、回路基板は、第２貫通電極Ｖ２を含む。前記第２貫通電極Ｖ２は、第２絶縁層１２０を貫通して形成され得る。前記第２貫通電極Ｖ２は、前記第１回路パターン層１３０と第２回路パターン層１４０との間を電気的に連結することができる。例えば、前記第２貫通電極Ｖ２の下面は、前記第１回路パターン層１３０と直接連結され得る。例えば、前記第２貫通電極Ｖ２の上面は、記第２回路パターン層１４０と直接連結され得る。これにより、前記第１回路パターン層１３０と第２回路パターン層１４０とは、前記第２貫通電極Ｖ２を介して相互に直接電気的に連結されて信号を伝達することができる。

【0085】

前記第１貫通電極Ｖ１及び第２貫通電極Ｖ２は、前記第１絶縁層１１０及び第２絶縁層１２０を貫通する貫通孔を形成し、前記形成された貫通孔の内部を導電性物質で充填することによって形成され得る。

【0086】

前記貫通孔は、機械、レーザー、および化学加工のうちいずれか１つの加工方式によって形成され得る。前記貫通孔が機械加工によって形成される場合には、ミーリング（Ｍｉｌｌｉｎｇ）、ドリル（Ｄｒｉｌｌ）、およびルーティング（Ｒｏｕｔｉｎｇ）などの方式を使用することができ、レーザー加工によって形成される場合には、ＵＶやＣＯ_２レーザー方式を使用することができ、化学加工によって形成される場合には、アミノシラン、ケトン類などを含む薬品を用いて絶縁層１１０を開放することができる。

【0087】

一方、前記レーザーによる加工は、光学エネルギーを表面に集中させて材料の一部を溶かし蒸発させて、所望の形態をとる切断方法である。これは、コンピュータプログラムによる複雑な形成も容易に加工することができ、他の方法では切断しにくい複合材料も加工することができる。

【0088】

また、前記レーザーによる加工は、切断直径が最小０．００５ｍｍまで可能であり、加工可能な厚さ範囲が広いという長所がある。

【0089】

前記レーザー加工ドリルとして、ＹＡＧ（Ｙｔｔｒｉｕｍ Ａｌｕｍｉｕｍ Ｇａｒｎｅｔ）レーザーやＣＯ_２レーザーや紫外線（ＵＶ）レーザーを用いることが望ましい。ＹＡＧレーザーは、銅箔層および絶縁層の両方を加工できるレーザーであり、ＣＯ_２レーザーは、絶縁層のみを加工できるレーザーである。

【0090】

前記貫通孔が形成されると、前記貫通孔の内部を導電性物質で充填して前記第１貫通電極Ｖ１及び第２貫通電極Ｖ２を形成することができる。前記第１貫通電極Ｖ１及び第２貫通電極Ｖ２を形成する金属物質は、銅（Ｃｕ）、銀（Ａｇ）、錫（Ｓｎ）、金（Ａｕ）、ニッケル（Ｎｉ）、およびパラジウム（Ｐｄ）のうちから選択されるいずれか一つの物質であり得、前記導電性物質の充填は、無電解めっき、電解めっき、スクリーン印刷（Ｓｃｒｅｅｎ Ｐｒｉｎｔｉｎｇ）、スパッタリング（Ｓｐｕｔｔｅｒｉｎｇ）、蒸発法（Ｅｖａｐｏｒａｔｉｏｎ）、インクジェットティング、およびディスフェンシングのうちいずれか一つまたはこれらの組み合わせた方式を用いることができる。

【0091】

一方、実施例の回路基板は、第１保護層１６０及び第２保護層１７０を含むことができる。第１保護層１６０及び第２保護層１７０は、回路基板の最外側に配置され得る。

【0092】

例えば、第１保護層１６０は、回路基板の第１最外郭または最下側に配置され得る。例えば、前記第１保護層１６０は、第１絶縁層１１０の下面に配置され得る。

【0093】

例えば、第２保護層１７０は、回路基板の第２最外郭または最上側に配置され得る。例えば、第２保護層１７０は、第２絶縁層１２０の上面に配置され得る。

【0094】

前記第１保護層１６０は、少なくとも１つの開口部（図示せず）を含むことができる。例えば、前記第１保護層１６０は、第３回路パターン層１５０のうち少なくとも１つと垂直に重なる開口部を含むことができる。例えば、前記第１保護層１６０は、外部基板と連結するための導電性結合部が配置される第３回路パターン層１５０の端子パッド（図示せず）と垂直に重なる開口部を含むことができる。

【0095】

前記第２保護層１７０は、少なくとも１つの開口部（図示せず）を含むことができる。例えば、第２保護層１７０は、第２回路パターン層１４０の少なくとも１つと垂直に重なる開口部を含むことができる。例えば、第２保護層１７０は、メモリ基板またはインターポーザ基板との連結のための導電性結合部が配置される第２回路パターン層１４０の端子パッド（図示せず）と垂直に重なる開口部を含むことができる。また、前記第２保護層１７０は、前記第２絶縁層１２０のキャビティ１２１と垂直に重なる貫通孔１７１を含むことができる。

【0096】

前記第１保護層１６０及び第２保護層１７０は、絶縁性物質を含むことができる。前記第１保護層１６０及び第２保護層１７０は、絶縁層の表面及び回路パターン層の表面を保護するために塗布された後に加熱して硬化できる多様な物質を含むことができる。前記第１保護層１６０及び第２保護層１７０は、レジスト（ｒｅｓｉｓｔ）層であり得る。例えば、第１保護層１６０及び第２保護層１７０は、有機高分子物質を含むソルダーレジスト層であり得る。一例として、前記第１保護層１６０及び第２保護層１７０は、エポキシアクリレート系の樹脂を含むことができる。詳細には、第１保護層１６０及び第２保護層１７０は、樹脂、硬化剤、光開始剤、顔料、溶媒、フィラー、添加剤、アクリル系のモノマーなどを含むことができる。但し、実施例はこれに限定されず、前記第１保護層１６０及び第２保護層１７０は、フォトソルダーレジスト層、カバーレイ（ｃｏｖｅｒ－ｌａｙ）、及び高分子物質のうちいずれか一つであり得ることは言うまでもない。

【0097】

前記第１保護層１６０及び第２保護層１７０の厚さは、１μｍ～２０μｍであり得る。前記第１保護層１６０及び第２保護層１７０の厚さは、１μｍ～１５μｍであり得る。例えば、前記第１保護層１６０及び第２保護層１７０の厚さは、５μｍ～２０μｍであり得る。前記第１保護層１６０及び第２保護層１７０の厚さが２０μｍを超える場合、回路基板の厚さが増加することがある。前記第１保護層１６０及び第２保護層１７０の厚さが１μｍ未満の場合、回路基板に含まれた回路パターン層が安定して保護されないことによる電気的信頼性または物理的信頼性が低下することがある。

【0098】

このとき、図面上には図示しなかったが、前記第１保護層１６０及び第２保護層１７０の開口部のうち第２回路パターン層１４０及び第３回路パターン層１５０と垂直に重なる開口部の内部には、表面処理層（図示せず）が配置され得る。前記表面処理層は、前記第１保護層１６０の開口部と垂直に重なる第３回路パターン層１５０及び前記第２保護層１７０の開口部と垂直に重なる第２回路パターン層１４０の表面の腐食及び酸化を防止しながらソルダリング特性を向上させるために形成され得る。

【0099】

前記表面処理層は、ＯＳＰ（Ｏｒｇａｎｉｃ Ｓｏｌｄｅｒａｂｉｌｉｔｙ Ｐｒｅｓｅｒｖａｔｉｖｅ）層であり得る。例えば、前記表面処理層は、ベンジミダゾール（Ｂｅｎｚｉｍｉｄａｚｏｌｅ）などの有機物で形成された有機層であり得る。

【0100】

但し、実施例はこれに限定されない。例えば、前記表面処理層は、めっき層であり得る。例えば、前記表面処理層は、ニッケル（Ｎｉ）めっき層、パラジウム（Ｐｄ）めっき層、金（Ａｕ）めっき層のうち少なくとも１つを含むことができる。

【0101】

一方、実施例では、前記第２絶縁層１２０は、キャビティ１２１を含むことができる。前記キャビティ１２１は、前記第２絶縁層１２０の上面及び下面を貫通することができる。前記キャビティ１２１は、前記第１絶縁層１１０の上面に配置された第１回路パターン層１３０と垂直に重なり得る。

【0102】

第１実施例における前記キャビティ１２１は、フォトリソグラフィ工程によって形成され得る。例えば、キャビティ１２１は、前記第２絶縁層１２０の露光及び現像工程を通じて形成され得る。

【0103】

これにより、実施例では、キャビティ１２１の形成に必要なストップレイヤーを除去することができる。例えば、比較例では、レーザー工程を通じてキャビティを形成しており、これにより、上記キャビティ形成のためのストップレイヤーが必要である。

【0104】

例えば、比較例について先に説明すると、図４ａのように、第１比較例に係る回路基板は、キャビティＣを含む。第１比較例に係る回路基板は、複数の絶縁層のうち少なくとも１つの絶縁層を貫通する構造を有し、キャビティＣが形成される。

【0105】

具体的には、第１比較例の回路基板は、第１絶縁層１０ａ及び前記第１絶縁層１０ａ上に配置された前記第２絶縁層２０ａを含む。そして、前記キャビティＣは、前記第２絶縁層２０ａを貫通して形成される。また、回路基板は、絶縁層の表面に配置された回路パターン層を含む。例えば、回路基板は、第１絶縁層１０ａの上面に配置された第１回路パターン層３０ａを含む。また、回路基板は、第１絶縁層１０ａの下面に配置された第２回路パターン層４０ａを含む。また、回路基板は、第２絶縁層２０ａの上面に配置された第３回路パターン層５０ａを含む。また、回路基板は、前記第１絶縁層１０ａを貫通する貫通電極６０ａを含む。前記貫通電極６０ａは、前記第１絶縁層１０ａの上面に配置された第１回路パターン層３０ａと下面に配置された第２回路パターン層４０ａとの間を電気的に連結する。

【0106】

前記第１絶縁層１０ａの上面は、前記キャビティＣと垂直に重なる第１領域Ｒ１及び前記第１領域を除いた第２領域Ｒ２を含む。そして、前記第１回路パターン層３０ａは、前記第１絶縁層１０の第１領域及び第２領域にそれぞれ配置され得る。

【0107】

このとき、第１比較例では、ストップレイヤー（図示せず）を用いて前記第２絶縁層２０ａを貫通するキャビティＣを形成することができる。

【0108】

これにより、前記第１回路パターン層３０ａは、前記第１絶縁層１０ａの上面の第１領域に配置されたパッド部３２ａと、前記第１絶縁層１０ａの上面の第２領域に配置されるストップパターン３４ａを含む。前記ストップパターン３４ａは、前記第１絶縁層１０の上面の第１領域と第２領域との境界領域に配置され得る。例えば、前記ストップパターン３４ａは、前記第１絶縁層１０ａの上面の第２領域に配置され、側面が前記キャビティＣの内壁の一部を構成することができる。例えば、第１比較例のキャビティＣは、第２絶縁層２０ａを含む第１内壁と、前記ストップパターン３４ａを含む第２内壁とを含むことができる。

【0109】

このとき、図４ｂのように、第１比較例では、前記ストップパターン３４ａが前記第１絶縁層１０ａの上面で前記第１領域と第２領域との境界領域を囲んで配置される。これにより、第１比較例では、前記キャビティＣを形成するためにストップレイヤーを形成する工程と、前記ストップレイヤーを除去して前記ストップパターン３４ａを形成する工程とを含み、これによる製造工程が複雑になるという問題がある。また、第１比較例では、前記ストップレイヤーを除去するエッチング工程において、前記第１回路パターン層３０ａのパッド部３２ａの一部も共にエッチングされるという問題があり、これによる前記パッド部３２ａの変形が発生するという問題がある。また、第１比較例では、前記パッド部３２ａの変形時に、前記パッド部３２ａにソルダーボールなどの接続部が安定して安着しないという信頼性の問題が発生することがある。

【0110】

また、第１比較例において、前記第１絶縁層１０ａの上面の第１領域には、パッド部３２ａが前記第１絶縁層１０ａの上面の第２領域に配置された他のパターン部３６ａと直接連結できないという問題がある。例えば、第１比較例では、前記キャビティＣに対応する境界領域にストップパターン３４ａが配置される。これにより、パッド部３２ａと前記パターン部３６との間を連結するトレースＴなどの連結パターン部が存在する場合、前記トレースＴは、前記ストップパターン３４ａと電気的に接触し、これによる電気的信頼性の問題が発生することがある。例えば、第１比較例では、前記トレースＴが少なくとも２つ以上存在する場合、前記トレースＴが前記ストップパターン３４ａによって互いに電気的に連結されるという問題が発生することがある。これにより、互いに電気的に分離されなければならないパッド部が前記ストップパターン３４ａによって互いに電気的に連結されることによるショート問題が発生することがある。

【0111】

これにより、第１比較例において、前記パッド部３２ａと前記パターン部３６ａとは、トレースを介して相互に直接連結される構造ではなく、貫通電極６０ａを介して連結される構造を有する。したがって、第１比較例では、前記パッド部３２ａと前記パターン部３６ａとが前記第１絶縁層１０ａの上面で相互に直接連結された構造を有していないため、これらの間の信号伝送ラインの長さが長くなるという問題があり、前記信号伝送ラインの長さが長くなることによって、ノイズに弱くなって信号伝送損失が増加するという問題がある。

【0112】

また、図４ｃのように、第２比較例では、前記ストップレイヤーと前記キャビティＣの幅を互いに等しくして、前記回路基板にストップパターン３４ａが残らないようにしている。しかし、レーザー工程における工程誤差により、実質的に前記ストップレイヤーの幅に対応して前記キャビティＣを形成することは容易ではなく、前記ストップレイヤーの幅が前記キャビティＣの幅よりも大きい場合、図４ａのようなストップパターン３４ａの一部が残るという問題がある。また、第２比較例では、前記ストップレイヤーの幅が前記キャビティＣの幅よりも小さい場合、前記キャビティＣは、前記ストップレイヤーが配置されていない領域にも形成され、これによって前記第１絶縁層１０ａの上面に凹部１０ｒが形成されるという問題がある。そして、前記凹部１０ｒは、前記第１絶縁層１０ａの下面に配置された第２回路パターン層４０ａにダメージが発生するという問題があり、これにより電気的信頼性または物理的信頼性の問題が発生することがある。

【0113】

これに対して、実施例では、上記のように第２絶縁層１２０を感光性物質で構成し、これによりレーザー工程ではなくフォトリソグラフィ工程を通じて前記第２絶縁層１２０を貫通するキャビティ１２１を形成する。

【0114】

これにより、本実施例では、前記第１回路パターン層１３０において、前記キャビティ１２１と垂直に重なるパターン部と、前記キャビティ１２１と垂直に重ならないパターン部との間は互い、相互に直接連結され得る。

【0115】

例えば、図２ａを参照すると、実施例における第１絶縁層１１０の上面は、前記キャビティ１２１と垂直に重なる第１領域Ｒ１及び第１領域Ｒ１を除いた第２領域Ｒ２を含むことができる。

【0116】

前記第１領域Ｒ１は、前記キャビティ１２１と垂直に重なり、これにより、実施例の回路基板上に実装される素子が配置される素子配置領域を意味することができる。

【0117】

前記第２領域Ｒ２は、前記キャビティ１２１と垂直に重ならない。これにより、前記第１絶縁層１１０の第２領域Ｒ２及び第２領域Ｒ２上に配置される前記第１回路パターン層１３０は、前記第２絶縁層１２０で覆われ得る。

【0118】

このとき、実施例における第１回路パターン層１３０は、前記第１絶縁層１１０の第１領域Ｒ１及び第２領域Ｒ２上にそれぞれ配置され得る。

【0119】

例えば、前記第１回路パターン層１３０は、前記第１絶縁層１１０の第１領域Ｒ１に配置される第１パッド部１３１を含むことができる。例えば、前記第１パッド部１３１は、前記第１回路パターン層１３０のうち素子が実装される実装パッドを意味することができる。例えば、前記第１パッド部１３１は、前記キャビティ１２１と垂直に重なり、これにより前記キャビティ１２１内に配置され得る。

【0120】

実施例の第１回路パターン層１３０は、第１絶縁層１１０の第２領域Ｒ２に配置される第２パッド部１３３を含むことができる。前記第２パッド部１３３は、前記第１絶縁層１１０の第２領域Ｒ２に配置され、それにより上面が前記第２絶縁層１２０で覆われ得る。

【0121】

前記第２パッド部１３３は、ビアパッドを意味することができる。例えば、前記第２パッド部１３３は、前記キャビティ１２１と垂直に重ならない。

【0122】

このとき、第１及び第２比較例では、前記第１パッド部１３１及び第２パッド部１３３が相互に直接連結される構造を有していなかった。例えば、第１及び第２比較例では、前記第１パッド部１３１及び第２パッド部１３３が前記第１回路パターン層１３０のトレースを介して相互に直接連結される構造を有していなかった。これは、図４ａ～図４ｃで説明したように、レーザーを用いてキャビティを形成する場合、前記キャビティの傾斜面と垂直に重なる領域には、ストップパターンが配置されるためである。例えば、比較例では、前記キャビティの傾斜面と垂直に重なる全ての領域にストップパターンが配置される。これにより、比較例では、前記ストップパターンによって前記第１パッド部と第２パッド部との間を相互に直接連結するトレースを配置できない構造である。

【0123】

これに対して、実施例では、感光性物質からなる第２絶縁層１２０にフォトリソグラフィ工程を用いてキャビティ１２１を形成する。これにより、実施例では、前記第２絶縁層１２０にキャビティ１２１を形成するために必要なストップレイヤーを除去することができる。これにより、実施例では、前記第１パッド部１３１と第２パッド部１３３との間を直接連結する連結パターン部１３２を含むことができる。

【0124】

前記連結パターン部１３２は、前記第１回路パターン層１３０のトレースを意味することができる。

【0125】

これにより、前記連結パターン部１３２は、前記第１パッド部１３１の幅や前記第２パッド部１３３の幅よりも小さい幅を有することができる。

【0126】

前記連結パターン部１３２の一端は、前記第１パッド部１３１と直接連結され得る。また、前記連結パターン部１３２の他端は、前記第２パッド部１３３と直接連結され得る。

【0127】

これを通じて、実施例は、前記第１パッド部１３１と前記第２パッド部１３３とが前記連結パターン部１３２を介して相互に直接連結される構造を有することができる。

【0128】

例えば、比較例では、前記第１パッド部と第２パッド部との間を連結するために少なくとも２つの貫通電極が必要であった。例えば、比較例では、前記第１パッド部と垂直に重なる第１貫通電極と、前記第２パッド部と垂直に重なる第２貫通電極とを用いて前記第１パッド部と第２パッド部との間が互いに連結された。これにより、比較例では、実施例に比べて、前記第１パッド部と第２パッド部との間を連結するために、前記第１貫通電極及び第２貫通電極を含む信号経路がさらに存在しなければならず、これにより、前記第１パッド部と第２パッド部との間の信号ラインが増加するという問題がある。

【0129】

これに対して、実施例では、前記連結パターン部１３２を用いて前記第１パッド部１３１と第２パッド部１３３との間を直接連結することができる。これを通じて、実施例では、前記第１パッド部１３１と第２パッド部１３３との間の信号伝達距離を最小化することができる。これにより、実施例では、前記第１パッド部１３１と第２パッド部１３３との間を連結するための別の貫通電極が不要であり、これにより、前記貫通電極に対応する空間に追加の回路パターン層の配置が可能であり、これにより回路集積度を向上させることができる。

【0130】

また、実施例では、前記第１パッド部１３１と第２パッド部１３３との間の信号伝達距離が前記連結パターン部１３２の距離に対応する。これを通じて、実施例では、比較例に比べて、前記信号伝達距離において少なくとも２つの貫通電極を含む経路に対応する距離を減らすことができ、これにより、前記第１パッド部１３１と第２パッド部１３３との間の信号伝達距離を最小化することができる。さらに、実施例では、前記第１パッド部１３１と前記第２パッド部１３３との間の信号伝達距離を減らすことにより、前記信号伝達距離に比例して増加するノイズの影響を最小限に抑えることができる。これにより、実施例では、前記第１パッド部１３１と第２パッド部１３３との間の信号伝達特性を向上させることができ、さらに、前記回路基板の動作信頼性を向上させることができる。

【0131】

一方、前記連結パターン部１３２は、複数の部分に区分され得る。このとき、前記連結パターン部１３２が複数の部分に区分されるということは、配置領域による区分 であるだけで、１つの連結パターン部が互いに分離された複数の部分に区分されることを意味しない。

【0132】

例えば、前記連結パターン部１３２は、前記第１パッド部１３１に隣接して配置された第１部分１３２－１を含むことができる。

【0133】

前記連結パターン部１３２の第１部分１３２－１の一端は、前記第１パッド部１３１と直接連結され得る。前記連結パターン部１３２の第１部分１３２－１は、前記キャビティ１２１と垂直に重なり得る。

【0134】

また、前記連結パターン部１３２は、前記第２パッド部１３３に隣接して配置された第２部分１３２－２を含むことができる。

【0135】

前記連結パターン部１３２の第２部分１３２－２は、前記第１部分１３２－１の他端に連結され、一端が前記第２パッド部１３３と直接連結され得る。前記連結パターン部１３２の第２部分１３２－２は、前記第２絶縁層１２０で覆われ得る。

【0136】

前記連結パターン部１３２の少なくとも一部は、前記キャビティ１２１を含む第２絶縁層１２０の傾斜面１２１Ｓと垂直に重なり得る。例えば、前記連結パターン部１３２の第１部分１３２－１と第２部分１３２－２との境界部は、前記キャビティ１２１を含む第２絶縁層１２０のキャビティ１２１の傾斜面１２１Ｓと垂直に重なり得る。

【0137】

即ち、前記キャビティ１２１は、前記第１絶縁層１１０の上面に向かって幅が徐々に減少する傾斜面１２１Ｓを含むことができる。そして、前記キャビティ１２１を含む第２絶縁層１２０の傾斜面１２１Ｓは、前記連結パターン部１３２の少なくとも一部と垂直に重なり得る。

【0138】

このとき、比較例においても、前記キャビティの傾斜面と垂直に重なるパターン層が存在するが、比較例におけるパターン層は、第１パッド部や第２パッド部と電気的に分離（または絶縁）されたダミーパターン（例えば、ストップパターン）である。これに対して、実施例におけるキャビティと垂直に重なる連結パターン部１３２は、ダミーパターンではなく、前記第１パッド部１３１と第２パッド部１３３との間を直接連結する配線層である。

【0139】

さらに、比較例では、前記パターン層は、前記キャビティの傾斜面の全体と垂直に重なる。具体的には、比較例では、前記傾斜面と垂直に重なる全ての領域に前記パターン層が配置される。

【0140】

これに対して、実施例における連結パターン部１３２は、前記傾斜面１２１Ｓと垂直に重なる領域のうち一部の領域にのみ配置され得る。

【0141】

例えば、図２ａ及び図２ｂのように、前記第１パッド部１３１は、複数の第１パッドを含む。そして、前記第２パッド部１３３は、複数の第２パッドを含む。また、前記連結パターン部１３２は、複数の第１パッドと複数の第２パッドとをそれぞれ連結する複数の連結パターンを含む。そして、前記複数の連結パターンは、互いに一定間隔で離隔し得る。これにより、実施例における前記キャビティ１２１を含む第２絶縁層１２０の傾斜面１２１Ｓの一部は、前記第１回路パターン層１３０の前記連結パターン部１３２と垂直に重なり、残りの少なくとも一部は、前記第１回路パターン層１３０と垂直に重ならないことがある。

【0142】

一方、実施例において上記のような連結パターン部１３２を構成できる理由は、上記のように第２絶縁層１２０を感光性物質で構成し、これによりフォトリソグラフィ工程を通じて前記第２絶縁層１２０にキャビティ１２１を形成するためである。このとき、前記第１絶縁層１１０は、前記第２絶縁層１２０とは異なる絶縁物質を含む。これにより、前記第２絶縁層１２０にキャビティ１２１を形成するためのフォトリソグラフィ工程では、前記第１絶縁層１１０は除去されない。これにより、実施例では、前記第２絶縁層１２０のみを貫通するキャビティ１２１を形成することができる。

【0143】

実施例では、第１絶縁層及び第２絶縁層を含む。このとき、前記第２絶縁層は、キャビティを含む。そして、前記第２絶縁層は、感光性物質を含む。これにより、前記キャビティは、前記第２絶縁層にフォトリソグラフィ工程を行うことによって形成することができる。この場合、実施例では、ストップレイヤーがなくても前記第１絶縁層に損傷を与えない範囲内で、前記第２絶縁層にのみ選択的にキャビティを形成することができる。このとき、前記第１絶縁層と第２絶縁層との間に第１回路パターン層が配置される。前記第１回路パターン層は、前記キャビティと垂直に重なる第１パッド部と、前記キャビティと垂直に重ならない第２パッド部とを含む。そして、前記第１回路パターン層は、前記第１パッド部と第２パッド部との間を直接連結する連結パターン部を含む。前記連結パターン部は、前記第１回路パターン層のトレースを意味することができる。前記連結パターン部の一端は、前記第１パッド部と直接連結され得る。また、前記連結パターン部の他端は、前記第２パッド部と直接連結され得る。

【0144】

これを通じて、実施例では、前記第１パッド部と第２パッド部とが前記連結パターン部を介して相互に直接連結される構造を有することができ、これによる信号伝達特性や動作信頼性を向上させることができる。

【0145】

例えば、比較例では、キャビティを形成するためにストップレイヤーが必要であり、これにより、実施例では、前記連結パターン部を形成することができなかった。したがって、比較例では、前記第１パッド部と第２パッド部との間を連結するために少なくとも２つの貫通電極が必要であった。例えば、比較例では、前記第１パッド部と垂直に重なる第１貫通電極と、前記第２パッド部と垂直に重なる第２貫通電極とを用いて前記第１パッド部と第２パッド部との間が互いに連結された。これにより、比較例では、実施例に比べて、前記第１パッド部と第２パッド部との間を連結するために、前記第１貫通電極及び第２貫通電極を含む信号経路がさらに存在しなければならず、これにより前記第１パッド部と第２パッド部との間の信号ラインが増加するという問題がある。

【0146】

これに対して、実施例では、前記連結パターン部を用いて前記第１パッド部１３１と前記第２パッド部との間を直接連結することができる。これを通じて、実施例では、前記第１パッド部と第２パッド部との間の信号伝達距離を最小化することができる。これにより、実施例では、前記第１パッド部と第２パッド部との間を連結するための別の貫通電極が不要であり、これにより前記貫通電極に対応する空間に追加の回路パターン層の配置が可能であり、これにより回路集積度を向上させることができる。

【0147】

また、実施例では、前記第１パッド部と第２パッド部との間の信号伝達距離が前記連結パターン部の距離に対応する。これを通じて、実施例では、比較例に比べて、前記信号伝達距離において少なくとも２つの貫通電極を含む経路に対応する距離を減らすことができ、これにより、前記第１パッド部と第２パッド部との間の信号伝達距離を最小化することができる。さらに、実施例では、前記第１パッド部と第２パッド部との間の信号伝達距離を減らすことにより、前記信号伝達距離に比例して増加するノイズの影響を最小限に抑えることができる。これにより、実施例では、前記第１パッド部と第２パッド部との間の信号伝達特性を向上させることができ、さらに前記回路基板の動作信頼性を向上させることができる。

【0148】

一方、実施例では、前記第２絶縁層１２０の傾斜面１２１Ｓの傾きと、前記第２保護層１７０の配置構造とを管理するようにする。

【0149】

実施例では、前記第２絶縁層１２０の傾斜面１２１Ｓが実質的に９０度に近づくようにして、前記傾斜面１２１Ｓが９０度よりも大きくなるにつれて回路基板の水平方向のサイズが大きくなるという問題を解決できるようにする。実施例では、前記第２絶縁層１２０が感光性物質を含み、これにより前記傾斜面１２１Ｓが実質的に９０度に近づくようにすることができる。但し、前記傾斜面１２１Ｓが正確に９０度を有するようにすることは困難であり得る。また、前記傾斜面１２１Ｓを９０度に合わせるためのキャビティ１２１を形成するための工程条件を設定したとしても、工程偏差などにより前記傾斜面１２１Ｓは、９０度よりも大きい値を有することができる。また、前記工程偏差により、前記傾斜面１２１Ｓが９０度よりも小さい値を有する場合、前記キャビティ１２１内にチップなどの素子が傾いた状態で配置されるなどの信頼性問題が発生することがある。

【0150】

したがって、実施例では、前記キャビティ１２１を含む第２絶縁層１２０が前記第２絶縁層１２０の下面から上面に向かうほど幅が徐々に減少する傾斜面１２１Ｓを有するようにする。

【0151】

このとき、傾斜面１２１Ｓは、前記第２絶縁層１２０の上面に隣接する第１端部１２１Ｓ１と、前記第２絶縁層１２０の下面に隣接する前記第２端部１２１Ｓ２とを含む。このとき、実施例では、前記第２絶縁層１２０の傾斜面１２１Ｓの第１端部１２１Ｓ１と第２端部１２１Ｓ２との間の幅を管理する。例えば、実施例では、前記第２絶縁層１２０の傾斜面１２１Ｓの傾斜が実質的に９０度に近づくように管理する。このとき、前記第１端部１２１Ｓ１と前記第２端部１２１Ｓ２とは、実施例の回路基板の垂直断面を基準に形成され、互いに連結される傾斜面の上端部及び下端部を意味することができる。例えば、前記第１端部１２１Ｓ１は、前記キャビティ１２１の一側における前記第２絶縁層１２０の上面に隣接する端部を意味することができる。そして、前記第２端部１２１Ｓ２は、前記キャビティ１２１の前記一側における前記第２絶縁層１２０の下面に隣接する端部であり得る。そして、垂直断面を基準に前記第１端部１２１Ｓ１と第２端部１２１Ｓ２とは、互いに連結され得る。

【0152】

実施例における前記第２絶縁層１２０の傾斜面１２１Ｓの第１端部１２１Ｓ１と第２端部１２１Ｓ２との間の幅Ｗ１は、０．１μｍ～２５μｍの範囲を満たすようにする。例えば、実施例における前記第２絶縁層１２０の傾斜面１２１Ｓの第１端部１２１Ｓ１と第２端部１２１Ｓ２との間の幅Ｗ１は、０．２μｍ～２３μｍの範囲を満たすようにする。例えば、実施例における前記第２絶縁層１２０の傾斜面１２１Ｓの第１端部１２１Ｓ１と第２端部１２１Ｓ２との間の幅Ｗ１は、０．５μｍ～２０μｍの範囲を満たすようにする。

【0153】

前記第１端部１２１Ｓ１と第２端部１２１Ｓ２との間の幅Ｗ１は、前記第１端部１２１Ｓ１と前記第２端部１２１Ｓ２との間を連結する仮想の水平線に対する水平距離を意味することができる。

【0154】

このとき、前記第１端部１２１Ｓ１と前記第２端部１２１Ｓ２との間の幅Ｗ１が０．１μｍよりも小さいと、前記キャビティ１２１を形成する工程における偏差により、前記第２節の斜面１２１Ｓが下面から上面に向かうほど幅が減少する傾斜を有することができる。そして、前記傾斜面１２１Ｓが下面から上面に向かうほど幅が減少する傾斜を有する場合、前記キャビティ１２１内にチップを実装する過程で、前記チップの位置ずれが発生することがある。また、前記第１端部１２１Ｓ１と前記第２端部１２１Ｓ２との間の幅Ｗ１が２５μｍよりも大きいと、前記キャビティ１２１内に配置されるチップのサイズに比べて前記キャビティ１２１のサイズが大きくなるという問題があり、これにより回路集積度が減少するか、回路基板の水平方向のサイズが大きくなるという問題がある。これにより、実施例では、前記キャビティ１２１を含む前記第２絶縁層１２０の第１端部１２１Ｓ１と第２端部１２１Ｓ２との間の幅Ｗ１が０．１μｍ～２５μｍの範囲を有するようにする。

【0155】

一方、上述したように、前記第２保護層１７０は、前記キャビティ１２１と垂直に重なる貫通孔１７１を含む。このとき、前記貫通孔１７１は、前記キャビティ１２１の幅よりも大きい幅を有することができる。好ましくは、前記貫通孔１７１は、前記キャビティ１２１の全領域のうち前記第２絶縁層１２０の上面に隣接する領域の幅よりも大きくてもよい。

【0156】

これにより、前記第２絶縁層１２０の上面のうち少なくとも一部は、前記第２保護層１７０で覆われないことがある。例えば、前記第２絶縁層１２０の上面のうち前記キャビティ１２１の傾斜面１２１Ｓの第１端部１２１Ｓ１に隣接する領域は、前記第２保護層１７０の貫通孔１７１と垂直に重なり得る。

【0157】

例えば、前記第２絶縁層１２０は、前記傾斜面１２１Ｓの第１端部１２１Ｓ１に隣接しながら、前記第２保護層１７０の貫通孔１７１と垂直に重なる上面領域１２０Ｔ１を含むことができる。

【0158】

このとき、実施例では、前記第２絶縁層１２０の前記上面領域１２０Ｔ１の幅を管理するようにする。このとき、前記上面領域１２０Ｔ１の幅が基準範囲よりも小さいと、前記第２保護層１７０の少なくとも一部が前記キャビティ１２１を充填するという問題が発生することがある。また、前記上面領域１２０Ｔ１の幅が基準範囲よりも大きいと、前記第２保護層１７０によって覆われない前記第２絶縁層１２０の露出領域の面積が増加し、これにより、多様な要因これにより、第２絶縁層１２０の上面が損傷するという問題が発生することがある。また、前記上面領域１２０Ｔ１は、前記回路基板のデッド領域（回路パターン層が配置されない領域）として機能することができる。このとき、前記上面領域１２０Ｔ１の幅が増加する場合、これによる前記デッド領域の幅が増加することを意味し、これにより回路集積度が減少するか、回路基板のサイズが増加するという問題がある。

【0159】

これにより、実施例における前記第２絶縁層１２０の上面領域１２０Ｔ１の幅Ｗ２が５０μｍ～８０μｍの範囲を満たすようにする。例えば、実施例における前記第２絶縁層１２０の上面領域１２０Ｔ１の幅Ｗ２は、５５μｍ～７５μｍの範囲を満たすことができる。例えば、実施例における前記第２絶縁層１２０の上面領域１２０Ｔ１の幅Ｗ２は、６０μｍ～７０μｍの範囲を満たすことができる。

【0160】

一方、前記第２絶縁層１２０の上面領域１２０Ｔ１の幅Ｗ２は、前記第２保護層１７０の側面１７０Ｓと前記傾斜面１２１Ｓの第１端部１２１Ｓ１との間の水平距離を意味することができる。例えば、前記第２保護層１７０は、前記貫通孔１７１によって形成され、前記第２絶縁層１２０の前記第１端部１２１Ｓ１に隣接して配置された側面１７０Ｓを含む。これにより、前記側面１７０Ｓは、前記貫通孔１７１を通じて形成される前記第２保護層１７０の傾斜面を意味することができる。例えば、前記側面１７０Ｓは、前記第２保護層１７０の前記貫通孔１７１の内壁を意味することができる。そして、前記第２絶縁層１２０の上面領域１２０Ｔ１の幅Ｗ２は、前記第２保護層１７０の前記側面１７０と前記第２絶縁層１２０との傾斜面１２１Ｓ記第１端部１２１Ｓ１との間の水平距離を意味することができる。

【0161】

一方、前記第２絶縁層１２０の上面領域１２０Ｔ１の幅Ｗ２が５０μｍよりも小さいと、前記第２保護層１７０に貫通孔１７１を形成するＳＲＯ（Ｓｏｌｄｅｒ ｒｅｓｉｓｔ ｏｐｅｎｉｎｇ）工程における工程偏差により、前記第２保護層１７０の少なくとも一部が前記第２キャビティ１２１と垂直に重なるという問題が発生することがある。例えば、前記第２絶縁層１２０の上面領域１２０Ｔ１の幅Ｗ２が５０μｍよりも小さいと、前記キャビティ１２１の少なくとも一部が前記第２保護層１７０で覆われるという問題が発生することがあり、これによりチップ実装工程における信頼性が低下することがある。また、前記第２絶縁層１２０の上面領域１２０Ｔ１の幅Ｗ２が８０μｍよりも大きいと、前記上面領域１２０Ｔ１によるデッド領域の幅が増加し、これにより回路集積度が減少するか、回路基板のサイズが大きくなるという問題が発生することがある。

【0162】

一方、前記第２絶縁層１２０上には、第２回路パターン層１４０が配置され、前記第２回路パターン層１４０は、前記第２絶縁層１２０の傾斜面１２１Ｓの第１端部１２１Ｓ１から離隔しながら、前記第２絶縁層１２０の上面領域１２０Ｔ１と垂直に重ならない。

【0163】

例えば、前記第２回路パターン層１４０のうち前記傾斜面１２１Ｓの第１端部１２１Ｓ１に最も隣接して配置された隣接パターンを含む。そして、前記隣接パターンは、前記第２絶縁層１２０の前記傾斜面１２１Ｓの前記第１端部１２１Ｓ１から一定間隔で離隔し得る。

【0164】

例えば、前記第２回路パターン層１４０のうち前記第２保護層１７０の側面１７０Ｓに最も隣接して配置されたパターンは、前記第２保護層１７０の側面１７０Ｓと第１間隔Ｗ３だけ離隔し得る。前記第１間隔Ｗ３は、前記第２保護層１７０の側面１７０Ｓとこれと最も近い隣接パターンの側面との間の水平距離を意味することができる。

【0165】

前記隣接パターンと前記第２保護層１７０の側面１７０Ｓとの間の第１間隔Ｗ３は、５５μｍ～９５μｍの範囲を満たすことができる。例えば、前記隣接パターンと前記第２保護層１７０の側面１７０Ｓとの間の第１間隔Ｗ３は、６０μｍ～９０μｍの範囲を満たすことができる。例えば、前記隣接パターンと前記第２保護層１７０の側面１７０Ｓとの間の第１間隔Ｗ３は、６５μｍ～８５μｍの範囲を満たすことができる。

【0166】

このとき、前記隣接パターンと前記第２保護層１７０の側面１７０Ｓとの間の第１間隔Ｗ３が５５μｍよりも小さいと、前記隣接パターンが前記第２保護層１７０の貫通孔１７１と垂直に重なるという問題が発生することがあり、これにより、前記隣接パターンの上面が前記第２保護層１７０で覆われないという問題が発生することがある。そして、前記隣接パターンの上面が前記第２保護層１７０で覆われない場合、多様な要因から前記隣接パターンの上面が損傷するという問題が発生することがある。そして、前記隣接パターンの上面が損傷すると、前記隣接パターンの表面粗さが増加することがあり、これによりスキンエフェクトによる信号伝送損失が増加することがある。また、前記隣接パターンの上面が損傷すると、前記隣接パターンが信号配線への機能を正常に遂行できないという問題が発生することがあり、これにより電気的信頼性の問題が発生することがある。

【0167】

一方、前記隣接パターンと前記第２保護層１７０の側面１７０Ｓとの間の第１間隔Ｗ３が９５μｍよりも大きいと、回路集積度が減少し、これによる回路基板のサイズが大きくなるという問題が発生することがある。即ち、前記第１間隔Ｗ３は、第２回路パターン層１４０が配置されないデッド領域の間隔に対応することができる。そして、前記第１間隔Ｗ３が増加するほど前記デッド領域の面積が増加し、これにより回路集積度が減少するか、前記回路基板のサイズが増加するという問題が発生することがある。

【0168】

上記のように、実施例では、前記キャビティ１２１を含む前記第２絶縁層１２０の傾斜面１２１Ｓの第１端部１２１Ｓ１と第２端部１２１Ｓ２との間の幅Ｗ１を管理する。また、実施例では、前記第２保護層１７０の貫通孔１７１と垂直に重なる前記第２絶縁層１２０の上面領域１２０Ｔ１の幅Ｗ２を管理する。また、実施例では、前記第２回路パターン層１４０のうち前記第２保護層１７０の側面１７０Ｓと最も隣接して配置された隣接パターンと前記側面１７０Ｓとの間隔を管理する。これを通じて、実施例では、回路基板の物理的信頼性及び電気的信頼性を向上させつつ、回路集積度を向上させることができ、これにより回路基板のサイズをスリム化することができる。

【0169】

また、実施例では、第１絶縁層と第２絶縁層とを含む。このとき、前記第２絶縁層は、キャビティを含む。そして、前記第２絶縁層は、感光性物質を含む。これにより、前記キャビティは、前記第２絶縁層にフォトリソグラフィ工程を行うことによって形成することができる。この場合、実施例では、ストップレイヤーがなくても前記第１絶縁層に損傷を与えない範囲内で、前記第２絶縁層にのみ選択的にキャビティを形成することができる。このとき、前記第１絶縁層と第２絶縁層との間に第１回路パターン層が配置される。前記第１回路パターン層は、前記キャビティと垂直に重なる第１パッド部と、前記キャビティと垂直に重ならない第２パッド部とを含む。そして、前記第１回路パターン層は、前記第１パッド部と第２パッド部との間を直接連結する連結パターン部を含む。前記連結パターン部は、前記第１回路パターン層のトレースを意味することができる。前記連結パターン部の一端は、前記第１パッド部と直接連結され得る。また、前記連結パターン部の他端は、前記第２パッド部と直接連結され得る。

【0170】

これを通じて、実施例では、前記第１パッド部と第２パッド部とが前記連結パターン部を介して相互に直接連結される構造を有することができ、これによる信号伝達特性や動作信頼性を向上させることができる。

【0171】

例えば、比較例では、キャビティを形成するためにストップレイヤーが必要であり、これにより実施例のような連結パターン部を形成することができなかった。したがって、比較例では、前記第１パッド部と前記第２パッド部とを連結するために少なくとも２つの貫通電極が必要であった。例えば、比較例では、前記第１パッド部と垂直に重なる第１貫通電極と、前記第２パッド部と垂直に重なる第２貫通電極を用いて前記第１パッド部と前記第２パッド部との間が互いに連結された。これにより、比較例では、実施例に比べて、前記第１パッド部と第２パッド部との間を連結するために、前記第１貫通電極及び第２貫通電極を含む信号経路がさらに存在しなければならず、これにより前記第１パッド部と第２パッド部との間の信号ラインが増加するという問題がある。

【0172】

これに対して、実施例では、前記連結パターン部を用いて前記第１パッド部１３１と第２パッド部との間を直接連結することができる。これを通じて、実施例では、前記第１パッド部と第２パッド部との間の信号伝達距離を最小化することができる。これにより、実施例では、前記第１パッド部と第２パッド部との間を連結するための別の貫通電極が不要であり、これにより前記貫通電極に対応する空間に追加の回路パターン層の配置が可能であり、これにより回路集積度を向上させることができる。

【0173】

また、実施例では、前記第１パッド部と第２パッド部との間の信号伝達距離が前記連結パターン部の距離に対応する。これを通じて、実施例では、比較例に比べて、前記信号伝達距離において少なくとも２つの貫通電極を含む経路に対応する距離を減らすことができ、これにより、前記第１パッド部と第２パッド部との間の信号伝達距離を最小化することができる。さらに、実施例では、前記第１パッド部と第２パッド部との間の信号伝達距離を減らすことにより、前記信号伝達距離に比例して増加するノイズの影響を最小限に抑えることができる。これにより、実施例では、前記第１パッド部と第２パッド部との間の信号伝達特性を向上させることができ、さらに前記回路基板の動作信頼性を向上させることができる。

【0174】

図５は、第２実施例に係る回路基板を示す図である。

【0175】

図５を参照すると、回路基板は、図１の回路基板において、第２絶縁層１２０に複数のキャビティが形成され得る。

【0176】

例えば、前記第２絶縁層１２０には、第１キャビティ１２１と、第１キャビティ１２１と水平方向に離隔する第２キャビティ１２２とを含むことができる。

【0177】

このとき、前記第１キャビティ１２１と前記第２キャビティ１２２とは、第２間隔Ｗ４だけ離隔し得る。

【0178】

例えば、前記第２絶縁層１２０は、前記第２絶縁層１２０の上面に隣接する前記第１キャビティ１２１の第１傾斜面１２１Ｓの第１端部１２１Ｓ１を含む。また、前記第２絶縁層１２０の上面に隣接しながら、前記第１キャビティ１２１の前記第１端部１２１Ｓ１に隣接する前記第２キャビティ１２２の第２傾斜面の第３端部１２２Ｓ１を含む。そして、前記第２間隔Ｗ４は、前記第１端部１２１Ｓ１と前記第３端部１２２Ｓ１との間の水平距離を意味することができる。

【0179】

前記第２間隔Ｗ４は、１００μｍ～１５０μｍの範囲を満たすことができる。例えば、前記第２間隔Ｗ４は、１０５μｍ～１４５μｍの範囲を満たすことができる。例えば、前記第２間隔Ｗ４は、１１０μｍ～１５０μｍの範囲を満たすことができる。

【0180】

前記第２間隔Ｗ４が１００μｍよりも小さいと、前記第２絶縁層１２０の上面のうち前記第１キャビティ１２１と前記第２キャビティ１２２との間の領域の上面に第２回路パターン層１４０を配置するス空間が設けられず、これにより回路集積度が減少するという問題が発生することがある。また、前記第２間隔Ｗ４が１００μｍよりも小さいと、前記第１キャビティ１２１と前記第２キャビティ１２２とが互いに連結されるキャビティ加工性の問題が発生することがある。また、前記第２間隔Ｗ４が１００μｍよりも小さいと、前記第１キャビティ１２１内に配置される第１チップと、前記第２キャビティ１２２内に配置される第２チップとの距離が減少し、これにより相互間の信号干渉による動作特性が低下することがある。

【0181】

一方、前記第２間隔Ｗ４が１５０μｍよりも大きいと、前記第１チップと前記第２チップとの間の距離が増加し、これにより前記第１チップと第２チップとを連結する信号ラインの長さが増加することがある。そして、前記信号ラインの長さが増加する場合、信号伝送損失が増加し、これによる信号特性が低下することがある。

【0182】

図６は、第３実施例に係る回路基板を示す図であり、図７は、第３実施例に係る回路基板に対する図２ｂのＡ－Ａ‘方向の断面図である。

【0183】

図６及び図７を参照すると、第３実施例に係る回路基板は、図１の第１実施例に係る回路基板の構造と類似した構造を有し、単に第１絶縁層を構成する絶縁物質と、第１回路パターン層の位置が異なり得る。

【0184】

具体的には、第２実施例に係る回路基板は、第１絶縁層２１０、第２絶縁層２２０、第１回路パターン層２３０、第２回路パターン層２４０、第３回路パターン層２５０、第１貫通電極Ｖ１、第２貫通電極Ｖ２、第１保護層２６０、及び第２保護層２７０を含むことができる。

【0185】

第２実施例では、第１絶縁層２１０は、前記第２絶縁層２２０と同じ絶縁物質を含むことができる。

【0186】

例えば、前記第１絶縁層２１０は、前記第２絶縁層２２０と同じ絶縁物質である感光性物質を含むことができる。

【0187】

そして、実施例では、複数の層からなる感光性物質の絶縁層のうち一部の絶縁層を加工してキャビティ２２１を形成するようにする。

【0188】

このとき、前記第１絶縁層２１０及び前記第２絶縁層２２０が同じ物質を含む場合、前記回路基板はＥＴＳ（Ｅｍｂｅｄｄｅｄ Ｔｒａｃｅ Ｓｕｂｓｔｒａｔｅ）工法により製造することができる。

【0189】

これにより、前記第１回路パターン層２３０を前記第１絶縁層２１０の上面の上に突出し得る。

【0190】

このとき、実施例では、前記第１絶縁層２１０と第２絶縁層２２０が同じ感光性物質を含み、ここで前記第２絶縁層２２０のみを選択的に加工してキャビティ２２１を形成する。

【0191】

ここで、実施例では、薄化（ｔｈｉｎｎｉｎｇ）工法を通じて、前記第１絶縁層２１０及び第２絶縁層２２０のうち前記第２絶縁層２２０のみを選択的に加工するようにする。前記薄化工法は、加工される領域を未露光及び未硬化し、それによって前記未露光及び未硬化された領域の厚さを減らす工法を意味することができる。

【0192】

このとき、実施例では、薄化工法を用いて、前記第１絶縁層２１０及び第２絶縁層２２０のうち、前記第２絶縁層２２０のみを選択的に加工することは困難である。これにより、実施例では、前記第２絶縁層２２０にキャビティ２２１を形成する工程において、前記第２絶縁層２２０全体を貫通する加工工程を行わず、その一部のみを加工するように工程条件及び工程時間を調節する。

【0193】

これにより、実施例における前記第２絶縁層２２０のキャビティ２２１の底面は、前記第１回路パターン層２３０の下面よりも高く位置することができる。

【0194】

例えば、実施例では、前記キャビティ２２１と垂直に重なる領域における第２絶縁層２２０のキャビティ２２１の底面は、前記第１回路パターン層２３０の下面よりも高く、前記第１回路パターン層２３０の上面よりも低く位置する。

【0195】

例えば、実施例における前記第２絶縁層２２０は、前記キャビティ２２１と垂直に重なり、支持絶縁部２２０Ｂを含むことができる。そして、前記支持絶縁部２２０Ｂの上面は、前記第２絶縁層２２０のキャビティ２２１の底面に対応することができる。

【0196】

前記支持絶縁部２２０Ｂは、前記キャビティ２２１と垂直に重なる領域において、前記第１回路パターン層２３０間に配置され得る。

【0197】

即ち、第３実施例では、第１回路パターン層２３０が第１絶縁層２１０の上面の上に突出した構造を有する。そして、第２絶縁層２２０のキャビティ２２１は、前記第２絶縁層２２１を非貫通する構造で形成され得る。

【0198】

例えば、前記第１回路パターン層２３０は、前記キャビティ２２１と垂直に重なる第１パッド部２３１及び連結パターン部２３２を含む。

【0199】

このとき、前記第１パッド部２３１及び連結パターン部２３２は、それぞれ複数構成され得る。

【0200】

そして、図６及び図７に示すように、前記支持絶縁部２２０Ｂは、複数の第１パッド部間、複数の連結パターン部間、及び少なくとも１つの第１パッド部と少なくとも１つの連結パターン部との間に配置され得る。

【0201】

このとき、前記支持絶縁部２２０Ｂは、前記キャビティ２２１加工工程において、第１絶縁層２１０を保護する機能を果たすことができる。

【0202】

また、前記連結パターン部２３２は、前記第１パッド部２３１と第２パッド部２３３との間を連結する微細パターンであるトレースに対応する。このとき、前記連結パターン部２３２が前記第１絶縁層２１０の上面の上に突出した構造において、前記キャビティ２２１と垂直に重なる場合、多様な要因により前記連結パターン部２３２が崩壊する物理的信頼性の問題が発生することがある。このとき、実施例では、前記キャビティ２２１と垂直に重なる領域に前記第２絶縁層２２０の一部である支持絶縁部２２０Ｂが形成されるようにする。そして、前記支持絶縁部２２０Ｂは、前記第１絶縁層２１０の上面を保護する機能に加えて、前記キャビティ２２１と垂直に重なる第１パッド部２３１及び連結パターン部２３２を保護する機能を果たすことができる。例えば、前記連結パターン部２３２は、前記キャビティ２２１と垂直に重なる領域で前記支持絶縁部２２０Ｂによって支持され得、これにより崩壊などの物理的信頼性の問題を解決することができる。

【0203】

一方、前記支持絶縁部２２０Ｂの厚さは、前記第１回路パターン層２３０の厚さの２０％～９５％の範囲を有することができる。例えば、支持絶縁部２２０Ｂの厚さは、前記第１回路パターン層２３０の厚さの２５％～９０％の範囲を有することができる。例えば、支持絶縁部２２０Ｂの厚さは、前記第１回路パターン層２３０の厚さの３０％～８５％の厚さを有することができる。

【0204】

前記支持絶縁部２２０Ｂの厚さが前記第１回路パターン層２３０の厚さの２０％未満であると、前記キャビティ２２１を形成する工程における偏差により、前記第１絶縁層２１０にも前記キャビティ２２１が形成されるという問題が発生することがある。前記支持絶縁部２２０Ｂの厚さが前記第１回路パターン層２３０の厚さの２０％未満であると、前記キャビティ２２１と垂直に重なる領域において、前記連結パターン部２３２が安定して支持されない問題が発生することがあり、これにより、多様な要因から前記連結パターン部が崩れるなどの物理的信頼性の問題が発生することがある。

【0205】

前記支持絶縁部２２０Ｂの厚さが前記第１回路パターン層２３０の厚さの９５％を超えると、前記キャビティ２２１を形成する工程における偏差により、前記支持絶縁部２２０Ｂの少なくとも一部が前記第１パッド部２３１の上面を覆うという問題が発生することがあり、これにより前記第１パッド部２３１上に実装された素子との電気的連結が正常に行われないという電気的信頼性の問題が発生することがある。

【0206】

図８は、第４実施例に係る回路基板を示す図である。

【0207】

図８を参照すると、第４実施例に係る回路基板は、図６及び図７の第３実施例に係る回路基板の構造と類似した構造を有しており、単に第３絶縁層のみをさらに含むことに違いがある。

【0208】

具体的には、第３実施例に係る回路基板は、第１絶縁層３１０、第２絶縁層３２０、第３絶縁層３８０、第１回路パターン層３３０、第２回路パターン層３４０、第３回路パターン層３５０、第４回路パターン層３９０、第１貫通電極Ｖ１、第２貫通電極Ｖ２、第３貫通電極Ｖ３、第１保護層３６０、及び第２保護層３７０を含むことができる。

【0209】

第３実施例では、第１絶縁層３１０は、前記第２絶縁層３２０と同じ絶縁物質を含むことができる。例えば、前記第１絶縁層３１０は、前記第２絶縁層３２０と同じ絶縁物質である感光性物質を含むことができる。

【0210】

一方、第３絶縁層３８０は、第１絶縁層３１０の下面に配置される。

【0211】

前記第３絶縁層３８０は、第１絶縁層３１０とは異なる絶縁物質を含むことができる。例えば、第３絶縁層３８０は、プリプレグを含むことができる。具体的には、回路基板において、絶縁層が感光性物質のみで構成される場合、前記回路基板の剛性に問題が発生することがあり、さらに反り特性が低下することがある。これは、前記感光性物質を含む絶縁層内には、ガラス繊維などの構成が存在しないためである。

【0212】

これにより、実施例では、前記第１絶縁層３１０の下に第３絶縁層３８０をさらに配置して、回路基板の剛性を向上させながら反り特性を改善できるようにする。

【0213】

図９は、第５実施例に係る回路基板を示す図であり、図１０は、図９の回路基板から一部の層が除去された平面図である。

【0214】

図９及び図１０を参照すると、図１の第１実施例に係る回路基板の構造と類似した構造を有し、単に第２絶縁層を構成する物質において違いがある。

【0215】

具体的には、第５実施例に係る回路基板は、第１絶縁層４１０、第２絶縁層４２０、第１回路パターン層４３０ 、第２回路パターン層４４０、第３回路パターン層４５０、第１貫通電極Ｖ１、第２貫通電極Ｖ２、第３貫通電極Ｖ３、第１保護層４６０、及び第２保護層４７０を含むことができる。

【0216】

第５実施例では、第２絶縁層４２０は、ガラス繊維を含まない絶縁物質で構成され得る。例えば、前記第２絶縁層４２０は、ＡＢＦ（Ａｊｉｎｏｍｏｔｏ ｂｕｉｌｄ－ｕｐ ｆｉｌｍ）またはＲＣＣ（Ｒｅｓｉｎ Ｃｏａｔｅｄ Ｃｏｐｐｅｒ）を含むことができる。これにより、前記第２絶縁層４２０に形成されるキャビティ４２１は、レーザー工程を通じて形成され得る。但し、第５実施例では、前記第２絶縁層４２０に形成されるキャビティ４２１について、図３で説明された第１幅Ｗ１、第２幅Ｗ２、及び第１間隔Ｗ３を満足するようにする。

【0217】

一方、前記第１回路パターン層４３０は、第１実施例の第１回路パターン層と異なる構造を有することができる。例えば、第１実施例の第１回路パターン層１３０は、第１パッド部１３１、第２パッド部１３３、及び連結パターン部１３２を含んだ。

【0218】

これとは異なり、第５実施例におけるキャビティ４２１は、レーザー工程を通じて形成され、これにより、前記連結パターン部を含まないことがある。例えば、前記第１回路パターン層４３０は、第１パッド部４３１及び第２パッド部４３３を含む。また、前記第１回路パターン層４３０は、前記第１パッド部と第２パッド部との間の第３パッド部４３２を含む。前記第３パッド部４３２は、前記第２絶縁層４２０のキャビティ４２１の傾斜面と垂直に重なり得る。前記第３パッド部４３２は、キャビティ４２１を形成するレーザー工程におけるレーザーストッパ （ｓｔｏｐｐｅｒ）であり得る。これにより、図１０に示すように、前記第３パッド部４３２は、前記第１領域Ｒ１と第２領域Ｒ２との境界領域に配置され得る。具体的には、前記第３パッド部４３２は、前記境界領域を囲んで形成され得る。

【0219】

以下では、実施例に係る半導体パッケージについて説明する。

【0220】

図１１は、実施例に係る第１半導体パッケージを示す図である。

【0221】

図１１を参照すると、第１半導体パッケージは、第１回路基板を含む。

【0222】

第１回路基板は、図１、図５～図９に示す回路基板のうちいずれか１つの回路基板を意味することができる。以下では、前記第１回路基板が図１に示す回路基板であると仮定して説明する。但し、実施例はこれに限定されず、前記第１回路基板は、図５～図９の回路基板のうちいずれか1つの回路基板で構成され得る。

【0223】

第１半導体パッケージは、前記第１回路基板の第１パッド部１３１上に配置される第１導電性結合部５１０を含む。

【0224】

前記第１導電性結合部５１０は、前記第１回路基板の複数の第１パッド部１３１上にそれぞれ配置され得る。

【0225】

前記第１導電性結合部５１０は、球形状を含むことができる。例えば、第１導電性結合部５１０の断面は、円形状または半円形状を含むことができる。例えば、前記第１導電性結合部５１０の断面は、部分的または全体的にラウンドした形状を含むことができる。例えば、第１導電性結合部５１０の断面形状は、一側面で平面であり、他方の側面で曲面を有することができる。前記第１導電性結合部５１０は、ソルダーボールであり得るが、これに限定されない。

【0226】

実施例では、前記第１導電性結合部５１０上に配置されるチップ５２０または素子５２０を含むことができる。

【0227】

前記チップ５２０は、プロセッサチップであり得る。例えば、前記チップ５２０は、セントラルプロセッサ（例えば、ＣＰＵ）、グラフィックプロセッサ（例えば、ＧＰＵ）、デジタル信号プロセッサ、暗号化プロセッサ、マイクロプロセッサ、マイクロコントローラのうちいずれか1つのアプリケーションプロセッサ（ＡＰ）チップであり得る。

【0228】

このとき、前記チップ５２０の下面には、端子５２５が含まれ得、前記端子５２５は、前記第１導電性結合部５１０を介して前記第１回路基板の前記第１パッド部１３１と電気的に連結され得る。

【0229】

一方、実施例の半導体パッケージは、１つの前記回路基板上に互いに一定間隔で離隔して複数のチップが配置されるようにすることができる。例えば、前記チップ５２０は、互いに離隔する第１チップ及び第２チップを含むことができる。

【0230】

例えば、第１回路基板は、図５に示すように、幅方向または長手方向に離隔される複数のキャビティを含むことができる。そして、前記複数のキャビティ内に前記第１チップ及び第２チップがそれぞれ配置され得る。このとき、前記第１チップの端子の少なくとも１つは、第２チップの端子の少なくとも１つと直接連結されなければならない。このとき、実施例では、前記キャビティ内に配置される第１パッド部と直接連結される連結パターン部を含む。そして、前記連結パターン部を介して前記第１チップの端子と第２チップの端子との間を直接連結することができる。例えば、前記連結パターン部は、前記第１チップが配置される第１キャビティと垂直に重なる第１部分と、前記第２チップが配置される第２キャビティと垂直に重なる第２部分と、前記第１部分と第２部分との間を連結し、前記第１及び第２キャビティと垂直に重ならない第３部分を含むことができる。そして、実施例では、前記連結パターン部の構造を用いて、複数のチップ間を貫通電極なしに直接連結することができる。

【0231】

そして、第１チップ及び第２チップは、互いに異なる種類のアプリケーションプロセッサ（ＡＰ）チップであり得る。

【0232】

一方、第１半導体パッケージは、第１保護層１７０の開口部内に配置される第２導電性結合部４３０を含む。

【0233】

このとき、前記第２導電性結合部４３０は、ソルダーボールであり得るが、これに限定されない。

【0234】

実施例では、前記第２導電性結合部４３０の最上端は、前記チップ４２０の最上端よりも低く位置することができる。

【0235】

例えば、比較例では、前記第１回路基板上に第２回路基板を結合するために、前記第２導電性結合部を使用し、このときの第２導電性結合部は、前記チップよりも高く位置する。これは、前記第２回路基板の結合時に、前記第２回路基板によって前記チップ４２０が損傷することを防止するためである。

【0236】

これに対して、実施例における第２導電性結合部４３０は、前記チップ４２０の最上端よりも低く位置する。そして、実施例では、前記第２導電性結合部４３０が前記チップ４２０よりも低く位置しても、前記第２導電性結合部４３０上に第２回路基板を結合する過程で、前記チップ４２０が損傷することを防止することができる。

【0237】

一方、実施例では、前記第１保護層１６０の開口部内に配置された第３導電性結合部４４０を含む。前記第３導電性結合部４４０は、前記第１半導体パッケージと外部装置のマザーボード（またはマザーボード）とを結合するためのものであり得る。

【0238】

図１２は、実施例に係る第２半導体パッケージを示す図である。

【0239】

図１２を参照すると、実施例に係る第２半導体パッケージは、図１１の第１半導体パッケージに結合される第２回路基板６００をさらに含む。

【0240】

前記第２回路基板６００は、インターポーザ基板であり得る。

【0241】

前記第２回路基板６００は、複数の絶縁層を含む。例えば、第２回路基板６００は、第１絶縁層６１０及び第２絶縁層６２０を含むことができる。

【0242】

また、前記第２回路基板６００は、第１絶縁層６１０及び第２絶縁層６２０の表面に配置される回路パターン層６３０、６４０、６５０を含むことができる。前記第２回路基板６００の回路パターン層６３０、６４０、６５０は、前記第１回路基板とメモリ基板（図示せず）との間の端子規格に合わせて形成され得る。例えば、前記第１回路基板の第２回路パターン層のパッドの幅またはピッチは、前記メモリ基板のパッドの幅またはピッチと異なり得る。そして、前記第２回路基板６００は、上記のような差を有する第１回路基板とメモリ基板との間に配置され、これらの間を電気的に連結することができる。

【0243】

一方、前記第２回路基板６００は、第２キャビティ６１１を含むことができる。このとき、前記第２回路基板６００の第２キャビティ６１１は、前記第１回路基板のキャビティ１２１と垂直に重なり得る。例えば、前記第２キャビティ６１１は、前記第１回路基板と対向する第２回路基板６００の第１絶縁層６１０を貫通して形成され得る。

【0244】

このとき、実施例における第１回路基板に実装されたチップ５２０の少なくとも一部は、前記第２回路基板６００の第２キャビティ６１１内に配置され得る。これにより、実施例では、前記第２キャビティ６１１に対応する深さだけ、前記第２導電性結合部６３０が有するべき高さを減らすことができ、これにより第２半導体パッケージの全体的な厚さを減らすことができる。

【0245】

一方、前記第２回路基板６００の第１絶縁層６１０は、プリプレグを含むことができ、これとは異なり、感光性物質のＰＩＤを含むことができる。そして、前記第２回路基板６００の第１絶縁層６１０がプリプレグを含む場合、前記第２キャビティ６１１は、レーザー工程を通じて形成され得る。また、前記第２回路基板６００の第１絶縁層６１０がＰＩＤを含む場合、前記第２キャビティ６１１は、フォトリソグラフィ工程を通じて形成され得る。

【0246】

これにより、実施例では、互いに異なる基板が互いに連結される半導体パッケージの構造において、それぞれの基板に垂直に重なるキャビティが形成されるようにする。そして、前記半導体パッケージに実装されるチップは、前記互いに異なる基板にそれぞれ形成されたキャビティ内にそれぞれ配置され得る。例えば、前記チップの一部は、第１回路基板に形成された第１キャビティ内に配置され得、残りの一部は、第２回路基板に形成された第２キャビティ内に配置され得る。これを通じて、実施例では、半導体パッケージの全体的な厚さを減らすことができる。

【0247】

図１３は、実施例に係る第３半導体パッケージを示す図である。

【0248】

図１３を参照すると、第３半導体パッケージは、第２半導体パッケージにおいて、メモリ基板がさらに結合された構造を有する。

【0249】

例えば、メモリ基板は、絶縁層７１０、回路パターン層７２０、７３０を含む。

【0250】

そして、メモリ基板の絶縁層７１０上には、メモリチップ７４０が付着することができる。このとき、前記絶縁層７１０と前記メモリチップ７４０との間には、接着層（図示せず）がさらに配置され得る。

【0251】

一方、メモリ基板は、回路パターン層７２０、７３０とメモリチップ７４０の端子７４５とを電気的に連結する連結部材７５０を含むことができる。前記連結部材７５０は、ワイヤであり得るが、これに限定されない。

【0252】

図１４は、実施例に係る第４半導体パッケージを示す図である。

【0253】

図１４を参照すると、第４半導体パッケージは、図１１の第１半導体パッケージ上にメモリ基板が直接結合された構造を有することができる。例えば、実施例では、メモリ基板のパッド規格を前記第１回路基板のパッド規格に対応するようにし、これにより前記第１回路基板上に第２回路基板であるメモリ基板を直接結合できるようにする。

【0254】

このために、前記メモリ基板は、複数の絶縁層を含むことができる。前記メモリ基板は、第１絶縁層８１０及び第２絶縁層８２０を含むことができる。

【0255】

また、前記メモリ基板は、第１絶縁層８１０及び第２絶縁層８２０の表面に配置される回路パターン層８３０、８４０、８５０を含むことができる。前記メモリ基板の回路パターン層８３０、８４０、８５０は、前記第１回路基板に実装されたチップ５２０と前記メモリ基板に実装されたメモリチップとの間を連結することができる。

【0256】

一方、前記メモリ基板は、第２キャビティを含むことができる。このとき、前記メモリ基板のキャビティは、前記第１回路基板のキャビティ１２１と垂直に重なり得る。例えば、前記メモリ基板の第２キャビティは、前記第１回路基板と対向する第１絶縁層８１０を貫通して形成され得る。

【0257】

このとき、実施例における第１回路基板に実装されたチップ５２０の少なくとも一部は、前記メモリ基板の第２キャビティ内に配置され得る。これにより、実施例では、前記第２キャビティに対応する深さだけ、前記第２導電性結合部５３０が有するべき高さを減らすことができ、これにより第４半導体パッケージの全体的な厚さを減らすことができる。

【0258】

一方、前記メモリ基板の第１絶縁層８１０は、プリプレグを含むことができ、これとは異なり感光性物質のＰＩＤを含むことができる。そして、前記メモリ基板の第１絶縁層８１０がプリプレグを含む場合、前記第２キャビティは、レーザー工程を通じて形成され得る。また、前記メモリ基板の第１絶縁層８１０がＰＩＤを含む場合、前記第２キャビティは、 フォトリソグラフィ工程を通じて形成され得る。

【0259】

図１５ａ～図１５ｊは、図２に示す回路基板の製造方法を工程順に示す図である。

【0260】

以下では、図１の回路基板の製造方法についてのみ説明する。但し、このような方法を用いて、図５～図９の回路基板を製造することができる。

【0261】

図１５ａを参照すると、実施例では、回路基板を製造するための基礎資材を準備することができる。例えば、実施例では、キャリアボードを準備することができる。

【0262】

前記キャリアボードは、キャリア絶縁層ＣＢ１と、前記キャリア絶縁層ＣＢ１の少なくとも一面に配置されたキャリア金属層ＣＢ２とを含むことができる。前記キャリア金属層ＣＢ２は、前記キャリア絶縁層ＣＢ１の表面上に無電解めっきを施して形成することができる。

【0263】

これとは異なり、前記キャリアボードは、ＣＣＬ（Ｃｏｐｐｅｒ Ｃｌａｄ Ｌａｍｉｎａｔｅ）であり得る。

【0264】

次に、図１５ｂのように、実施例では、前記キャリア金属層ＣＢ２の下面にドライフィルムＤＦ１を塗布する工程を行うことができる。そして、実施例では、前記ドライフィルムＤＦ１に少なくとも１つの開口部を形成する工程を行うことができる。例えば、実施例では、前記ドライフィルムＤＦ１上に、前記キャリア金属層ＣＢ２の下面のうち第１回路パターン層１３０が形成される領域と垂直に重なる開口部を形成する工程を行うことができる。

【0265】

その後、実施例では、前記ドライフィルムＤＦ１の開口部内に第１回路パターン層１３０を形成する工程を行うことができる。例えば、実施例では、前記キャリア金属層ＣＢ２をシード層として電解めっきを行い、前記ドライフィルムＤＦ１の開口部を充填する第１回路パターン層１３０を形成することができる。

【0266】

次に、図１５ｃに示すように、実施例では、前記キャリア金属層ＣＢ２の下面及び前記第１回路パターン層１３０の下面に第１絶縁層１１０を形成する工程を行うことができる。このとき、一実施例では、前記第１絶縁層１１０は、プリプレグであり得る。次に、実施例では、前記第１絶縁層１１０に貫通孔ＶＨ１を形成する工程を行うことができる。例えば、実施例では、前記第１絶縁層１１０をレーザー加工して、第１貫通電極Ｖ１が配置される領域と垂直に重なる第１貫通孔ＶＨ１を形成する工程を行うことができる。

【0267】

次に、実施例では、図１５ｄに示すように、実施例では、前記第１貫通孔ＶＨ１の内部を導電性物質で充填して第１貫通電極Ｖ１を形成し、前記第１絶縁層１１０の下面に第３回路パターン層１５０を形成する工程を行うことができる。

【0268】

次に、実施例では、図１５ｅに示すように、前記キャリアボードを除去する工程を行うことができる。このために、実施例では、前記キャリアボードにおいて、前記キャリア絶縁層ＣＢ１をキャリア金属層ＣＢ２から分離する工程を行うことができる。

【0269】

次に、実施例では、前記キャリア金属層ＣＢ２をエッチングする工程を行うことができる。

【0270】

次に、実施例では、図１５ｆに示すように、前記第１絶縁層１１０の上面及び第１回路パターン層１３０の上面に第２絶縁層１２０を積層する工程を行うことができる。前記第２絶縁層１２０は、感光性物質を含むことができる。

【0271】

次に、実施例では、図１５ｇに示すように、前記第２絶縁層１２０を露光及び硬化する工程を行うことができる。

【0272】

具体的には、実施例では、前記第２絶縁層１２０のうち第２貫通電極Ｖ２が配置される領域ＮＥ１と、キャビティ１２１が形成される領域ＮＥ２を除いた残りの領域を露光し、それにより、前記露光された領域を硬化する工程を行うことができる。

【0273】

次に、実施例では、図１５ｈに示すように、前記露光及び硬化が行われていない領域ＮＥ１、ＮＥ２を現像して第２貫通孔ＶＨ２及びキャビティ１２１を形成する工程を行うことができる。前記現像工程は、前記露光されていない領域に対して、テトラメチルアンモニウムヒドロキシド（ＴＭＡＨ）またはトリメチル－２－ヒドロキシエチルアンモニウムヒドロキシド（コリン）などが含まれた有機アルカリ性化合物を用いて除去する工程であり得る。

【0274】

これにより、実施例では、前記第２絶縁層１２０に前記第２貫通孔ＶＨ２及びキャビティ１２１を形成することができる。

【0275】

次に、実施例では、図１５ｉに示すように、前記第２貫通孔ＶＨ２の内部を導電性物質で充填して第２貫通電極Ｖ２を形成し、前記第２絶縁層１２０の上面に第２回路パターン層１４０を形成する工程を行うことができる。

【0276】

次に、実施例では、図１５ｊに示すように、前記第１絶縁層１１０の下面に第１保護層１６０を形成し、前記第２絶縁層１２０の上面に第２保護層１７０を形成する工程を行うことができる。

【0277】

一方、上述した発明の特徴を有する回路基板がスマートフォン、サーバ用コンピュータ、ＴＶなどのＩＴ装置や家電製品に用いられる場合、信号伝送または電力供給などの機能を安定的に果たすことができる。例えば、本発明の特徴を有する回路基板が半導体パッケージ機能を果たす場合、半導体チップを外部の湿気や汚染物質から安全に保護する機能を果たすことができ、漏れ電流あるいは端子間の電気的な短絡問題や、あるいは半導体チップに供給する端子の電気的な開放の問題を解決することができる。また、信号伝送の機能を担う場合、ノイズ問題を解決することができる。これを通じて、上述した発明の特徴を有する回路基板は、ＩＴ装置や家電製品の安定した機能を維持できるようにすることにより、全体製品と本発明が適用された回路基板とは、互いに機能的一体性または技術的連動性を成すことができる。

【0278】

上述した発明の特徴を有する回路基板を車両などの輸送装置に用いられる場合、輸送装置に伝送される信号の歪みの問題を解決することができ、または輸送装置を制御する半導体チップを外部から安全に保護し、漏洩電流あるいは端子間の電気的な短絡の問題や、または半導体チップに供給する端子の電気的な開放の問題を解決して、輸送装置の安定性をさらに改善することができる。したがって、輸送装置と本発明が適用された回路基板とは、互いに機能的一体性または技術的連動性を成すことができる。

【0279】

以上、実施例に説明された特徴、構造、効果などは、少なくとも一つの実施例に含まれ、必ず一つの実施例にのみ限定されるものではない。さらに、各実施例に例示された特徴、構造、効果などは、実施例が属する分野で通常の知識を有する者によって、他の実施例に対しても組合せまたは変形して実施可能である。したがって、このような組合せと変形に関連した内容は、実施例の範囲に含まれると解釈されるべきである。

【0280】

以上、実施例を中心に説明したが、これは単なる例示に過ぎず、実施例を限定するものではなく、実施例が属する分野で通常の知識を有した者であれば、本実施例の本質的な特性を逸脱しない範囲内で、以上で例示されていない様々な変形と応用が可能であることが理解できるであろう。例えば、実施例に具体的に示された各構成要素は、変形して実施することができるものである。そして、このような変形と応用に関連した差異点は、添付された請求範囲で設定する実施例の範囲に含まれると解釈されるべきである。

【図1】

【図2a】

【図2b】

【図3】

【図4a】

【図4b】

【図4c】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15a】

【図15b】

【図15c】

【図15d】

【図15e】

【図15f】

【図15g】

【図15h】

【図15i】

【図15j】

【手続補正書】

【提出日】2024-05-30

【手続補正1】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項1】

第１絶縁層と、
前記第１絶縁層上に配置され、第１キャビティを含む第２絶縁層と、
前記第１絶縁層と前記第２絶縁層との間に配置された第１回路パターン層と、を含み、
前記第１回路パターン層は、
垂直方向に沿って前記第１キャビティと重なる第１パッド部と、
前記垂直方向に沿って前記第１キャビティと重ならない第２パッド部と、
前記第１パッド部と第２パッド部との間に配置された連結パターン部と、を含み、
前記連結パターン部は、前記第１キャビティの内側に配置され、前記第１パッド部に連結された第１部分と、前記第１キャビティの外側に配置され、前記第２パッド部に連結された第２部分と、を含み、
前記連結パターン部は、前記第１キャビティの内側から前記第１キャビティの外側に向かう方向に沿って延び、相互に水平方向に沿って離隔した複数の連結パターンを含む、回路基板。

【請求項2】

前記連結パターン部の前記第１部分の上面は、前記垂直方向に前記第１キャビティと重なり、前記第２絶縁層と接触せず、
前記連結パターン部の前記第２部分の上面は、前記垂直方向に前記第１キャビティと重ならずに前記第２絶縁層と接触する、請求項１に記載の回路基板。

【請求項3】

前記連結パターン部、前記第１パッド部、及び前記第２パッド部のそれぞれは、前記水平方向に相互に重なる、請求項１に記載の回路基板。

【請求項4】

前記連結パターン部の幅は、
前記第１及び第２パッド部それぞれの幅よりも小さい、請求項３に記載の回路基板。

【請求項5】

前記連結パターン部は、第１平面形状を有し、
前記第１パッド部及び前記第２パッド部それぞれは、前記第１平面形状とは異なる第２平面形状を有する、請求項３に記載の回路基板。

【請求項6】

前記第２絶縁層は、
前記第１絶縁層に向かうほど幅が減少する前記第１キャビティの第１傾斜面を含み、
前記第１傾斜面は、
前記第１キャビティの一側で、前記第２絶縁層の上面に隣接して位置する第１端部と、
前記第１キャビティの前記一側で、前記第２絶縁層の下面に隣接する第２端部と、を含み、
前記第１端部と前記第２端部との間の水平距離は、０．１μｍ～２５μｍの範囲を満たす、請求項１に記載の回路基板。

【請求項7】

前記第２絶縁層上に配置され、前記垂直方向に前記第１キャビティと重なる貫通孔を含む保護層を含む、請求項６に記載の回路基板。

【請求項8】

前記保護層の貫通孔の幅は、
前記第１キャビティの全領域のうち前記第２絶縁層の上面に隣接する領域における幅よりも大きい、請求項７に記載の回路基板。

【請求項9】

前記第２絶縁層は、
前記第１傾斜面の前記第１端部に隣接し、前記保護層の貫通孔と垂直に重なる第１上面を含み、
前記第１上面の幅は、前記第１端部と前記第１端部に隣接する前記保護層の貫通孔の内壁との間の水平距離であり、５０μｍ～８０μｍの範囲を満たす、請求項８に記載の回路基板。

【請求項10】

前記第２絶縁層上に配置された第２回路パターン層を含み、
前記第２回路パターン層のうち前記第１端部に最も隣接して配置されたパターンは、
前記保護層の貫通孔の内壁から５５μｍ～９５μｍの範囲の間隔だけ離隔する、請求項６に記載の回路基板。

【請求項11】

前記第２絶縁層内に配置された第１貫通電極をさらに含み、
前記第１貫通電極は、前記第１貫通電極の上面から前記第１貫通電極の下面に向かう方向に沿って幅が徐々に狭くなる傾斜面を含み、
前記第１貫通電極の前記傾斜は、水平方向に沿って前記第１キャビティと重なる、請求項１に記載の回路基板。

【請求項12】

前記第２絶縁層内に配置された第２貫通電極をさらに含み、
前記第２貫通電極は、前記第１貫通電極の傾斜面とは異なる傾斜を有する傾斜面を備える、請求項１１に記載の回路基板。

【請求項13】

前記第２貫通電極は、前記第２貫通電極の上面から前記第２貫通電極の下面に向かう方向に沿って幅が徐々に狭くなる傾斜面を含む、請求項１２に記載の回路基板。

【請求項14】

前記第１貫通電極の傾斜面と前記第２貫通電極の傾斜面とは、互いに反対方向に傾斜する、請求項１２に記載の回路基板。

【請求項15】

前記第１回路パターン層は、前記第１絶縁層の上面に埋め込まれる、請求項１に記載の回路基板。

【請求項16】

前記第２絶縁層は、前記第１キャビティと水平方向に離隔し、前記第１絶縁層に向かうほど幅が減少する第２傾斜面を有する第２キャビティを含み、
前記第２傾斜面は、前記第２絶縁層の上面及び前記第１傾斜面の前記第１端部に隣接する第３端部を含み、
前記第１端部と前記第３端部との間隔は、１００μｍ～１５０μｍの範囲を満たす、請求項１に記載の回路基板。

【請求項17】

前記第１キャビティ内に配置された電子素子をさらに含む、請求項１に記載の回路基板。

【請求項18】

前記第１キャビティ内に配置され、前記電子素子を埋め込む埋め込み絶縁層をさらに含む、請求項１７に記載の回路基板。

【国際調査報告】