IP Force 特許公報掲載プロジェクト 2022.1.31 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ インターナショナル・ビジネス・マシーンズ・コーポレーションの特許一覧

特表2024-540802ピッチラインをパターニングするための構造および方法
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2024-11-06
(54)【発明の名称】ピッチラインをパターニングするための構造および方法
(51)【国際特許分類】
   H01L 21/3065 20060101AFI20241029BHJP
【FI】
H01L21/302 105A
【審査請求】未請求
【予備審査請求】未請求
(21)【出願番号】P 2024516587
(86)(22)【出願日】2022-10-11
(85)【翻訳文提出日】2024-03-14
(86)【国際出願番号】 EP2022078303
(87)【国際公開番号】W WO2023072588
(87)【国際公開日】2023-05-04
(31)【優先権主張番号】17/453,010
(32)【優先日】2021-11-01
(33)【優先権主張国・地域又は機関】US
(81)【指定国・地域】
(71)【出願人】
【識別番号】390009531
【氏名又は名称】インターナショナル・ビジネス・マシーンズ・コーポレーション
【氏名又は名称原語表記】INTERNATIONAL BUSINESS MACHINES CORPORATION
【住所又は居所原語表記】New Orchard Road, Armonk, New York 10504, United States of America
(74)【代理人】
【識別番号】100112690
【弁理士】
【氏名又は名称】太佐 種一
(74)【代理人】
【識別番号】100120710
【弁理士】
【氏名又は名称】片岡 忠彦
(74)【復代理人】
【識別番号】110000877
【氏名又は名称】弁理士法人RYUKA国際特許事務所
(72)【発明者】
【氏名】パク、チャンロ
(72)【発明者】
【氏名】リウ、チ-チュン
(72)【発明者】
【氏名】ジーグ、スチュワート
(72)【発明者】
【氏名】ミニョット、ヤン
(72)【発明者】
【氏名】本山 幸一
(72)【発明者】
【氏名】チェン、シュエ-チュン
【テーマコード(参考)】
5F004
【Fターム(参考)】
5F004AA09
5F004DB08
5F004EA03
5F004EA05
5F004EA27
5F004EB02
(57)【要約】
ピッチラインをパターニングするための構造および方法
半導体製造の方法が以下の段階を備える。多層ハードマスクの最上層として複数の第1のマンドレルを形成する段階、および複数の第1のマンドレルのそれぞれを囲むように第1のスペーサを形成する段階。複数の第1のマンドレルを除去する段階、および第1のスペーサをカットして複数の第2のマンドレルを形成する段階。複数の第2のマンドレルのそれぞれを囲むように第2のスペーサを形成する段階、および複数の第3のマンドレルを含む第1の自己整合パターンを形成する段階。複数の第2のマンドレルおよび第2のスペーサを除去する段階、および多層ハードマスクをエッチングして第1の自己整合パターンを多層ハードマスクの下層に転写する段階。第2の自己整合パターンを形成する段階、ここで第2の自己整合パターンが第1の自己整合パターンと混在している、および第1の自己整合パターンおよび第2の自己整合パターンを導電性金属層にエッチングする段階。
【特許請求の範囲】
【請求項1】
複数の導電性金属マンドレル、ここで前記複数の導電性金属マンドレルが15nm未満のピッチを有し、前記複数の導電性金属マンドレルには一定幅を有する複数のマンドレルおよび変動幅を有する複数のマンドレルが含まれる
を備える半導体デバイス。
【請求項2】
変動幅を有する前記複数のマンドレルの各マンドレルが、第1の幅を有する第1の部分、および第2の幅を有する第2の部分を有しており、前記第1の幅および前記第2の幅が異なり、前記第1の部分を前記第2の部分に隣接して横方向または縦方向に配置することが可能である、請求項1に記載の半導体デバイス。
【請求項3】
前記第2の幅が前記第1の幅の2倍の大きさである、請求項2に記載の半導体デバイス。
【請求項4】
前記第2の幅が前記第1の幅の2倍~5倍の大きさの範囲内にある、請求項2に記載の半導体デバイス。
【請求項5】
複数の導電性金属マンドレルを形成する段階、ここで前記複数の導電性金属マンドレルが15nm未満のピッチを有し、前記複数の導電性金属マンドレルには一定幅を有する複数のマンドレルおよび変動幅を有する複数のマンドレルが含まれる
を備える方法。
【請求項6】
変動幅を有する前記複数のマンドレルの各マンドレルが、第1の幅を有する第1の部分、および第2の幅を有する第2の部分を有し、前記第1の幅および前記第2の幅が異なり、前記第1の部分を前記第2の部分に隣接して横方向または縦方向に配置することが可能である、請求項5に記載の方法。
【請求項7】
前記第2の幅が前記第1の幅の2倍の大きさである、請求項6に記載の方法。
【請求項8】
前記第2の幅が前記第1の幅の2倍~5倍の大きさの範囲内にある、請求項6に記載の方法。
【請求項9】
導電性金属層の上に多層ハードマスクを形成する段階;
前記多層ハードマスクの最上層として複数の第1のマンドレルを形成する段階;
前記複数の第1のマンドレルのそれぞれを囲むように第1のスペーサを形成する段階;
前記複数の第1のマンドレルを除去する段階;
前記複数の第1のマンドレルのそれぞれを囲むように配置された前記第1のスペーサをカットして、複数の第2のマンドレルを形成する段階;
前記複数の第2のマンドレルのそれぞれを囲むように第2のスペーサを形成する段階;
複数の第3のマンドレルを含む第1の自己整合パターンを形成する段階、ここで前記第1の自己整合パターンには一定幅を有する複数の第3のマンドレルおよび変動幅を有する複数の第3のマンドレルが含まれる;
前記複数の第2のマンドレルおよび前記第2のスペーサを除去する段階;
前記多層ハードマスクをエッチングして前記第1の自己整合パターンを前記多層ハードマスクの下層に転写する段階;
第2の自己整合パターンを形成する段階、ここで前記第2の自己整合パターンが前記第1の自己整合パターンと混在している;および
前記第1の自己整合パターンおよび前記第2の自己整合パターンを前記導電性金属層にエッチングする段階
を備える、請求項5に記載の方法。
【請求項10】
変動幅を有する前記複数の第3のマンドレルの各第3のマンドレルが、第1の幅を有する第1の部分、および第2の幅を有する第2の部分を有し、前記第1の幅および前記第2の幅が異なり、前記第1の部分を前記第2の部分に隣接して横方向または縦方向に配置することが可能である、請求項9に記載の方法。
【請求項11】
前記第2の幅が前記第1の幅の2倍の大きさである、請求項10に記載の方法。
【請求項12】
前記第2の幅が前記第1の幅の2倍~5倍の大きさの範囲内にある、請求項11に記載の方法。
【請求項13】
前記多層ハードマスクをエッチングして前記第1の自己整合パターンを前記多層ハードマスクの下層に転写する前記段階により、前記第1の自己整合パターンのパターンで前記下層に形成されるべき複数の第4のマンドレルの形成が引き起こされる、請求項9に記載の方法。
【請求項14】
前記複数の第4のマンドレルを囲むように第3のスペーサを形成する段階
をさらに備える、請求項13に記載の方法。
【請求項15】
前記第2の自己整合パターンを形成する前記段階が、
前記第3のスペーサに隣接して複数の第5のマンドレルを形成する段階、ここで前記複数の第5のマンドレルが前記複数の第4のマンドレルと混在しており、前記複数の第5のマンドレルには一定幅を有する複数の第5のマンドレルおよび変動幅を有する複数の第5のマンドレルが含まれる
を有する、請求項14に記載の方法。
【請求項16】
変動幅を有する前記複数の第5のマンドレルの各第5のマンドレルが、第1の幅を有する第1の部分、および第2の幅を有する第2の部分を有し、前記第1の幅および前記第2の幅が異なる、請求項15に記載の方法。
【請求項17】
前記第2の幅が前記第1の幅の2倍の大きさである、請求項16に記載の方法。
【請求項18】
前記第2の幅が前記第1の幅の2倍~5倍の大きさの範囲内にある、請求項17に記載の方法。
【請求項19】
前記第3のスペーサを除去する段階
をさらに備える、請求項16に記載の方法。
【請求項20】
前記第1の自己整合パターンおよび前記第2の自己整合パターンを前記導電性金属層にエッチングすることにより、複数の導電性マンドレルの形成が生じ、前記複数の導電性マンドレルが15nm未満のピッチを有する、請求項19に記載の方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は概してピッチラインの分野に関するものであり、より詳細には30nmに等しいまたはこれより狭いピッチを有するピッチラインの形成に関するものである。
【背景技術】
【0002】
サブ15nmピッチの配線形成工程(BEOL)における自己整合リソ・エッチ・リソ・エッチ(SALELE)では、まだ利用できないサブ30nmピッチの確実なマンドレルパターニングプロセスが必要である。BEOLピッチが13nm未満になると、SALELEが非常に難しくなる。縮尺が小さくなるとマンドレルに発生する欠陥の数が増える、したがって30nmに等しいまたはこれより狭いピッチのマンドレルを確実に提供することは、まだ実現されていない。
【発明の概要】
【0003】
さらなる態様および/または利点が、一部は以下の説明に記載され、一部はその説明から明らかになり、または本発明を実施することで分かる可能性がある。
【0004】
半導体デバイスが複数の導電性金属マンドレルを備え、これらのマンドレルが15nm未満のピッチを有し、この複数の導電性マンドレルには一定幅を有する複数のマンドレルおよび変動幅を有する複数のマンドレルが含まれる。
【0005】
方法が複数の導電性金属マンドレルを形成する段階を備え、これらのマンドレルが15nm未満のピッチを有し、この複数の導電性マンドレルには一定幅を有する複数のマンドレルおよび変動幅を有する複数のマンドレルが含まれる。
【0006】
半導体製造の方法が以下の段階を備える。導電性金属層の上に多層ハードマスクを形成する段階。多層ハードマスクの最上層として複数の第1のマンドレルを形成する段階、および複数の第1のマンドレルのそれぞれを囲むように第1のスペーサを形成する段階。複数の第1のマンドレルを除去する段階、および複数の第1のマンドレルのそれぞれを囲むように配置された第1のスペーサをカットして、複数の第2のマンドレルを形成する段階。複数の第2のマンドレルのそれぞれを囲むように第2のスペーサを形成する段階、および複数の第3のマンドレルを含む第1の自己整合パターンを形成する段階、ここで第1の自己整合パターンには一定幅を有する複数の第3のマンドレルおよび変動幅を有する複数の第3のマンドレルが含まれる。複数の第2のマンドレルおよび第2のスペーサを除去する段階、および多層ハードマスクをエッチングして第1の自己整合パターンを多層ハードマスクの下層に転写する段階。第2の自己整合パターンを形成する段階、ここで第2の自己整合パターンが第1の自己整合パターンと混在している、および第1の自己整合パターンおよび第2の自己整合パターンを導電性金属層にエッチングする段階。
【図面の簡単な説明】
【0007】
本発明の特定の例示的な実施形態の上記および他の態様、特徴、および利点は、添付図面と併せて以下の説明からより明らかになるであろう。
【0008】
図1】本発明の一実施形態による、多層デバイスの上面図を示した図である。
【0009】
図2】本発明の本実施形態による、多層デバイスの断面Aを示した図である。
【0010】
図3】本発明の一実施形態による、第1のマンドレルを囲むようにスペーサを形成した後の多層デバイスの上面図を示した図である。
【0011】
図4】本発明の本実施形態による、第1のマンドレルを囲むようにスペーサを形成した後の多層デバイスの断面Aを示した図である。
【0012】
図5】本発明の一実施形態による、第1のマンドレルを除去した後の多層デバイスの上面図を示した図である。
【0013】
図6】本発明の本実施形態による、第1のマンドレルを除去した後の多層デバイスの断面Aを示した図である。
【0014】
図7】本発明の一実施形態による、スペーサの一部を除去した後の多層デバイスの上面図を示した図である。
【0015】
図8】本発明の本実施形態による、スペーサの一部を除去した後の多層デバイスの断面Aを示した図である。
【0016】
図9】本発明の一実施形態による、第2のスペーサを形成した後の多層デバイスの上面図を示した図である。
【0017】
図10】本発明の本実施形態による、スペーサを形成した後の多層デバイスの断面Aを示した図である。
【0018】
図11】本発明の一実施形態による、第1のパターンを形成した後の多層デバイスの上面図を示した図である。
【0019】
図12】本発明の本実施形態による、第1のパターンを形成した後の多層デバイスの断面Aを示した図である。
【0020】
図13】本発明の一実施形態による、第2のマンドレルおよび第2のスペーサを除去した後の多層デバイスの上面図を示した図である。
【0021】
図14】本発明の本実施形態による、第2のマンドレルおよび第2のスペーサを除去した後の多層デバイスの断面Aを示した図である。
【0022】
図15】本発明の一実施形態による、第1のパターンを第4の層に転写した後の多層デバイスの上面図を示した図である。
【0023】
図16】本発明の本実施形態による、第1のパターンを第4の層に転写した後の多層デバイスの断面Aを示した図である。
【0024】
図17】本発明の一実施形態による、第3のスペーサを形成した後の多層デバイスの上面図を示した図である。
【0025】
図18】本発明の本実施形態による、第3のスペーサを形成した後の多層デバイスの断面Aを示した図である。
【0026】
図19】本発明の一実施形態による、第2のパターンを形成した後の多層デバイスの上面図を示した図である。
【0027】
図20】本発明の本実施形態による、第2のパターンを形成した後の多層デバイスの断面Aを示した図である。
【0028】
図21】本発明の一実施形態による、第3のスペーサを除去した後の多層デバイスの上面図を示した図である。
【0029】
図22】本発明の本実施形態による、第3のスペーサを除去した後の多層デバイスの断面Aを示した図である。
【0030】
図23】本発明の一実施形態による、パターンを第1の層に転写した後の多層デバイスの上面図を示した図である。
【0031】
図24】本発明の本実施形態による、パターンを第1の層に転写した後の多層デバイスの断面Aを示した図である。
【発明を実施するための形態】
【0032】
添付図面を参照した以下の説明は、特許請求の範囲およびそれらの均等物によって定められる本発明の例示的な実施形態の包括的な理解に役立つように提供されている。その理解に役立つ様々な具体的な詳細が説明に含まれているが、これらは単なる例示と見なされるべきである。したがって、当業者は、本明細書に記載された実施形態の様々な改良および変更が本発明の範囲から逸脱することなく行われ得ると認識するであろう。さらに、明確かつ簡潔にするために、よく知られている機能および構成物の説明は省略されることがある。
【0033】
以下の説明および特許請求の範囲に用いられている用語および表現は、文献的な意味に限定されるものではなく、単に本発明の明確かつ矛盾のない理解を可能にするために用いられているに過ぎない。したがって、本発明の例示的な実施形態についての以下の説明は例示を目的として提供されているに過ぎず、添付した特許請求の範囲およびそれらの均等物によって定められる本発明の限定を目的としているわけではないことが当業者には明らかなはずである。
【0034】
単数形「a」、「an」、および「the」は、文脈からそうでないことが明らかでない限り、複数の指示物を含むものと理解されている。したがって、例えば「ある構成要素表面」への言及には、文脈からそうでないことが明らかでない限り、複数のそのような表面のうちの1つまたは複数への言及が含まれている。
【0035】
特許請求された構造および方法の詳細な実施形態が本明細書に開示されている。しかしながら、開示された実施形態は、様々な形態で具現化が可能な特許請求された構造および方法の単なる例示に過ぎないことが分かる。しかしながら、本発明は、多くの異なる形式で具現化されてよく、本明細書に記載された例示的な実施形態に限定されると解釈されるべきではない。むしろ、これらの例示的な実施形態は、本開示が詳細かつ完全になり、本開示によって本発明の範囲が当業者に十分に伝わるように提供されている。本説明では、本実施形態を不必要に曖昧にすることを回避するために、よく知られている特徴および技法の詳細を省略することがある。
【0036】
本明細書における「1つの実施形態(one embodiment)」、「一実施形態(an embodiment)」、「例示的な実施形態(an example embodiment)」などへの言及が示しているのは、記載された実施形態に特定の特徴、構造、または特性が含まれる場合があるが、全ての実施形態にその特定の特徴、構造、または特性が含まれていなくてもよいということである。さらに、そのような語句は、必ずしも同じ実施形態を指しているとは限らない。さらに、特定の特徴、構造、または特性が一実施形態に関連して記載されている場合、明示的に記載されているかどうかに関係なく、他の実施形態に関連してそのような特徴、構造、または特性に影響を及ぼすことは当業者の知識の範囲内であると考えられる。
【0037】
説明を目的として以下では、「上部(upper)」、「下部(lower)」、「右側(right)」、「左側(left)」、「縦方向(vertical)」、「横方向(horizontal)」、「最上部(top)」、「最下部(bottom)」という用語およびその派生語が、描かれている図に方向付けられている通り、開示された構造および方法に関するものとする。「上を覆う(overlying)」、「上に(atop)」、「上に(on top)」、「上に配置(positioned on)」、または「上に配置(positioned atop)」という用語は、第1の構造体などの第1の要素が、第2の構造体などの第2の要素上に存在していることを意味しており、境界構造体などの介在要素が第1の要素および第2の要素の間に存在してもよい。「直接的接触」という用語は、第1の構造体などの第1の要素および第2の構造体などの第2の要素が、2つの要素の境界面にいかなる中間的な導電層、絶縁層、または半導体層もなく接続されていることを意味している。
【0038】
本発明の実施形態の説明を曖昧にしないために、以下の詳細な説明では、当技術分野で知られているいくつかの処理段階またはオペレーションは、説明および例示を目的として一緒に組み合わされていることがあり、場合によっては詳細に説明されていないことがある。他の例では、当技術分野で知られているいくつかの処理段階またはオペレーションが、全く説明されていないことがある。以下の説明では、むしろ、本発明の様々な実施形態の独特の特徴または要素に重点を置いていることを理解されたい。
【0039】
本発明の様々な実施形態が、関連する図面を参照して本明細書に記載されている。本発明の範囲から逸脱することなく、代替実施形態の考案が可能である。以下の説明および図面では、様々な接続および位置関係(例えば、上に、下に、隣接してなど)が要素間に記載されていることに留意されたい。これらの接続および/または位置関係は、特に明記しない限り直接的でも間接的でもよく、本発明はこれに関して限定しようという意図はない。したがって、エンティティの結合は直接的結合または間接的結合のいずれかを指すことができ、エンティティ間の位置関係は直接的位置関係または間接的位置関係とすることができる。間接的位置関係の一例として、層「A」を層「B」の上に形成することへの本明細書での言及には、層「A」および層「B」の該当する特性および機能が中間的な層によって実質的に変更されない限り、1つまたは複数の中間的な層(例えば、層「C」)が層「A」および層「B」の間にある状況が含まれている。
【0040】
以下の定義および略語は、特許請求の範囲および本明細書の解釈に用いられることになる。本明細書で用いられる場合、「備える(comprises)」、「備える(comprising)」、「含む(includes)」、「含む(including)」、「有する(has)」、「有する(having)」、「含む(contains)」、または「含む(containing)」という用語またはそのあらゆる他の変化形は、非排他的包含に適用されることが意図されている。例えば、要素リストを含む構成物、混合物、プロセス、方法、物品、または装置が、必ずしもそれらの要素のみに限定されることはなく、明確に列挙されているわけでも、そのような構成物、混合物、プロセス、方法、物品、または装置に固有でもない他の要素を含むことができる。
【0041】
さらに、「例示的(exemplary)」という用語は、本明細書において「例、実例、または例証としての役目を果たすこと」を意味するのに用いられている。本明細書で「例示的(exemplary)」と説明された実施形態または設計例はいずれも、必ずしも他の実施形態または設計例よりも好ましいまたは有利であると解釈されるべきではない。「少なくとも1つ(at least one)」および「1つまたは複数(one or more)」という用語は、1より大きいまたは1に等しい任意の整数、すなわち1、2、3、4などを含むと理解することが可能である。「複数(a plurality)」という用語は、2より大きいまたは2に等しい任意の整数、すなわち2、3、4、5などを含むと理解することが可能である。「接続(connection)」という用語には、間接的「接続」および直接的「接続」が両方とも含まれてよい。
【0042】
本明細書で用いられる場合、本発明で利用される材料、構成要素、または反応物の量を調節する「約(about)」という用語は、例えば、濃度または溶液を作るのに用いられる典型的な測定手順および液体処理手順によって生じ得る数量の変動を指す。さらに、測定手順の不注意な誤り、構成物を作るためにまたは方法を実行するために利用される材料の製造、原料、または純度の違いなどからも変動が生じ得る。「約(about)」または「実質的(substantially)」という用語は、本願出願時に利用可能な装置に基づいて、特定の量の測定に関連する誤差の程度を含むことが意図されている。例えば、約には、所与の値の±8%または5%または2%の範囲を含むことがある。別の態様では、「約(about)」という用語は、報告された数値の5%以内を意味する。別の態様では、「約(about)」という用語は、報告された数値の10%、9%、8%、7%、6%、5%、4%、3%、2%、または1%以内を意味する。
【0043】
集積回路(IC)にパッケージ化されるマイクロチップを形成するのに用いられる様々なプロセスは、4つの一般的な種類、すなわち、膜堆積、除去/エッチング、半導体ドーピング、およびパターニング/リソグラフィに分類される。堆積とは、ウェーハ上に材料を成長させる、コーティングする、またはその他の方法で転写する任意のプロセスである。利用可能な技術としては、とりわけ、物理気相堆積法(PVD)、化学気相堆積法(CVD)、電気化学堆積法(ECD)、分子線エピタキシ法(MBE)、および最近では原子層堆積法(ALD)が挙げられる。除去/エッチングとは、ウェーハから材料を除去する任意のプロセスである。例としては、エッチングプロセス(湿式または乾式)、反応性イオンエッチング(RIE)、および化学機械平坦化(CMP)などが挙げられる。半導体ドーピングとは、一般には拡散および/またはイオン注入により、例えば、トランジスタのソースおよびドレインをドーピングすることによる電気特性の調節である。これらのドーピングプロセスに続いて、炉アニーリングまたは急速熱アニーリング(RTA)が行われる。アニーリングは、注入ドーパントの活性化に役立つ。導体(例えば、アルミニウム、銅など)および絶縁体(例えば、様々な形態の二酸化シリコン、窒化シリコンなど)の両方の膜が、電気コンポーネントの接続および分離に用いられる。半導体基板の様々な領域を選択的にドーピングすると、電圧の印加によって基板の導電率を変化させることが可能になる。
【0044】
次に、本発明の実施形態について詳細に言及する。その例が添付図面に示されており、ここでは、一貫して同様の参照番号が同様の要素を指している。自己整合ダブルパターニング(SADP)とは、ダブルパターニングの一形態である。これは、ピッチ分割ダブルパターニング、スペーサまたは側壁を利用したダブルパターニングと呼ばれることがある。SADPプロセスは、1回のリソグラフィ工程、および、追加の堆積およびエッチングの工程を用いて、スペーサ状のフィーチャを画定する。SADPプロセスでは、最初の工程で基板上にマンドレルを形成し、次いでそのパターンを堆積層で覆う。次いで堆積層をエッチングすると、今度はスペーサが形成される。SADPでは、金属フィーチャの代わりにスペーサを用いて金属間誘電体を直接的にパターニングする場合、密集したパッチにおいてカット/ブロックのマスクの数を減らすか、または削除することもできる。その理由は、コア/マンドレルフィーチャのカット/ブロックの位置がすでに最初のマスクにパターニングされているからである。さらなるパターニング後には、スペーサ間の間隙から現れる副次的なフィーチャがある。副次的なフィーチャおよびスペーサの間のエッジは、隣接したコアフィーチャと自己整合される。
【0045】
BEOLピッチが13nm未満になると、自己整合リソ・エッチ・リソ・エッチ(SALELE)が非常に難しくなる。縮尺が小さくなるとマンドレルに発生する欠陥の数が増え、したがって30nmに等しいまたはこれより狭いピッチのマンドレルを確実に提供することは、まだ実現されていない。
【0046】
本発明では、SADP-SALEでマンドレルを形成することにより、サブ15nmピッチBEOLのSALELEをもたらす方法を提供する。本発明は、サブ30nmピッチのマンドレルパターニングを必要とすることなく、SALELEでサブ8nmラインをパターニングする構造および方法を提供する。本発明では、サブ15nmのSALELE向けの中間的なプロセスとしてSADP工程を利用する。中間的なSADPパターンは、SALELEの実行を可能にする第1のリソ・エッチ(LE)後に除去される。本発明では、SADPプロセスの厳格な限界寸法(CD)制御およびSALELEの設計柔軟性を利用している。本発明では、複数のカット工程を必要とするSAQPに比べて、必要なEUV工程が少なくなる。
【0047】
自己整合リソ・エッチ(SALE)プロセスを行う方法が、犠牲的なSADPパターンに沿って自己整合方式で第1のライン一式を形成する段階、および前記第1のライン一式に沿って自己整合方式で第2のライン一式を形成する段階を備える。別の実施形態では、SADPで第1のライン一式を形成し、前記第1のライン一式に沿って自己整合方式で第2のライン一式を形成する。
【0048】
図1は、本発明の一実施形態による、多層デバイス100の上面図を示している。図2は、本発明の本実施形態による、多層デバイス100の断面Aを示している。多層デバイス100は、第1の層105およびハードマスク107を含む。第1の層105は、例えば、Ru、Cu、または別の導電性金属で構成されてよい。ハードマスク107は、ハードマスク107が第2の層110、第3の層115、第4の層120、第5の層125、複数の第1のマンドレル130を含むように複数の層で構成されている。第2の層110は、例えば、TiNで構成されてよい。第3の層115は、例えば、非晶質Siで構成されてよい。第4の層120は、例えば、SiNで構成されてよい。第5の層125は、例えば、非晶質Siで構成されてよい。複数の第1のマンドレル130は、例えば、SiNで構成されてよい。複数の第1のマンドレル130は、4×Pのピッチ(すなわち、ある第1のマンドレルの左側から、その隣接した第1のマンドレルの左側までの距離)を有する。ここで、Pはこのデバイスの最終設計に対する所望のピッチである。複数の第1のマンドレル130のそれぞれは、1.5×Pの幅を有する。多層ハードマスク107を利用することで、この設計を第1の層105に転写する前にハードマスク107に徐々に形成することが可能になる。
【0049】
図3は、本発明の一実施形態による、第1のマンドレル130を囲むように第1のスペーサ135を形成した後の多層デバイス100の上面図を示している。図4は、本発明の本実施形態による、第1のマンドレル130を囲むように第1のスペーサ135を形成した後の多層デバイス100の断面Aを示している。第5の層125の最上面および第1のマンドレル130の露出面に、第1のスペーサ135が形成される。第1のスペーサ135は、第1のスペーサ135が複数の第1のマンドレル130の側壁に配置されるようにエッチバックされる。第1のスペーサ135は、例えば、TiNで構成されてよい。
【0050】
図5は、本発明の一実施形態による、第1のマンドレル130を除去した後の多層デバイス100の上面図を示している。図6は、本発明の本実施形態による、第1のマンドレル130を除去した後の多層デバイス100の断面Aを示している。第1のマンドレル130は、第1のスペーサ135を除去することなく除去される。複数の第1のマンドレル130を除去することで生じたトレンチが、複数の第1のマンドレル130の位置に形成される。
【0051】
図7は、本発明の一実施形態による、第1のスペーサ135の一部を除去した後の多層デバイス100の上面図を示している。図8は、本発明の本実施形態による、第1のスペーサ135の一部を除去した後の多層デバイス100の断面Aを示している。第1のスペーサ135は、複数の第1のマンドレル130のそれぞれを囲むように、1つの連続した要素として形成される。第1のスペーサ135のそれぞれがただ1つの要素ではなくなるように、第1のスペーサ135のそれぞれの一部が除去されてよい。図5に示すように、第1のスペーサ135の各端部が、破線ボックス136で示すように除去されて、複数の第2のマンドレル140の形成が生じる。複数の第2のマンドレル140の数は、複数の第1のマンドレル130の数の2倍になる。
【0052】
図9は、本発明の一実施形態による、第2のスペーサ145を形成した後の多層デバイス100の上面図を示している。図10は、本発明の本実施形態による、スペーサ145を形成した後の多層デバイス100の断面Aを示している。第5の層125の最上面および複数の第2のマンドレル140のそれぞれの露出面に、第2のスペーサ145が形成される。第2のスペーサ145は、第2のスペーサ145が複数の第2のマンドレル140のそれぞれの側壁のみに配置されるようにエッチバックされる。第2のスペーサ145は、例えば、TiOで構成されてよい。第1のスペーサ/第2のマンドレル135、140に用いる材料は、第2のスペーサ145に用いる材料と異なる必要がある。
【0053】
図11は、本発明の一実施形態による、第1のパターンを形成した後の多層デバイス100の上面図を示している。図12は、本発明の本実施形態による、第1のパターンを形成した後の多層デバイス100の断面Aを示している。ある材料を堆積し、その材料を所望のパターンになるまでエッチバックすることで、第5の層125の上に第3のマンドレル150の第1のパターンが形成されて、第2のスペーサ145を囲むように配置される。第3のマンドレル150は、例えば、SOGで構成されてよい。第3のマンドレル150は、設計柔軟性を可能にする様々な設計構成を有してよい。例えば、第3のマンドレル150は(破線ボックス150Aで示すように)一定幅の直線状マンドレルとすることができ、第3のマンドレル150は(破線ボックス150Bで示すように)第3のマンドレルの別々の部分で幅が変化するマンドレルとすることもできる。変動幅を有する第3のマンドレル150は、第1の幅Wを有する第1の部分、および幅Wを有する第2の部分を有してよく、ここでWはWより大きい。例えば、WはWの2倍の大きさとしてよい。Wは、Wの約2倍~約5倍の大きさの範囲内とすることができる。
【0054】
図13は、本発明の一実施形態による、第2のマンドレル140および第2のスペーサ145を除去した後の多層デバイス100の上面図を示している。図14は、本発明の本実施形態による、第2のマンドレル140および第2のスペーサ145を除去した後の多層デバイス100の断面Aを示している。第2のマンドレル140および第2のスペーサ145は除去され、第3のマンドレル150は第5の層125の上に位置したままである。
【0055】
図15は、本発明の一実施形態による、第1のパターンを第4の層120に転写した後の多層デバイス100の上面図を示している。図16は、本発明の本実施形態による、第1のパターンを第4の層120に転写した後の多層デバイス100の断面Aを示している。第3のマンドレル150のパターンが、そのパターンを転写するために第5の層125および第4の層120をそれぞれエッチングすることで、第4の層120に転写される。第4の層120におけるパターンが第4のマンドレル155を形成する。ここで、第4のマンドレル155のパターンは第3のマンドレル150のパターンと合致する。
【0056】
図17は、本発明の一実施形態による、第3のスペーサ160を形成した後の多層デバイス100の上面図を示している。図18は、本発明の本実施形態による、第3のスペーサ160を形成した後の多層デバイス100の断面Aを示している。第3の層115の最上面および第4のマンドレル155の露出面に、第3のスペーサ160が形成される。第3のスペーサ160は、第3のスペーサ160が第4のマンドレル155の側壁に配置されるようにエッチバックされる。第3のスペーサ160は、例えば、TiNで構成されてよい。
【0057】
図19は、本発明の一実施形態による、第2のパターンを形成した後の多層デバイス100の上面図を示している。図20は、本発明の本実施形態による、第2のパターンを形成した後の多層デバイス100の断面Aを示している。ある材料を堆積し、その材料を所望のパターンになるまでエッチバックすることで、第3の層115の上に第5のマンドレル165の第2のパターンが形成されて、第3のスペーサ160を囲むように配置される。第5のマンドレル165の第2のパターンは、第4のマンドレル155のパターンに隣接して、またはこれと混在して形成されてよい。第5のマンドレル165は、例えば、SOGで構成されてよい。第5のマンドレル165は、設計柔軟性を可能にする様々な設計構成を有してよい。例えば、第5のマンドレル165は一定幅の直線状マンドレル(不図示)とすることができ、第5のマンドレル165は(破線ボックス165Aで示すように)第5のマンドレルの別々の部分で幅が変化するマンドレルとすることができる。変動幅を有する第5のマンドレル165は、第1の幅Wを有する第1の部分、および幅Wを有する第2の部分を有してよく、ここでWはWより大きい。例えば、WはWの2倍の大きさとしてよい。Wは、Wの約2倍~約5倍の大きさの範囲内とすることができる。第5のマンドレル165および第4のマンドレル155の組み合わせパターンが、第1の層105に転写される最終設計の最終設計パターンになる。
【0058】
図21は、本発明の一実施形態による、第3のスペーサ160を除去した後の多層デバイス100の上面図を示している。図22は、本発明の本実施形態による、第3のスペーサ160を除去した後の多層デバイス100の断面Aを示している。第3のスペーサ160は除去され、第4のマンドレル155および第5のマンドレル165は残っている。第3のスペーサ160を除去することで、第5のマンドレル165および第4のマンドレル155の間に間隔を形成することが可能になる。
【0059】
図23は、本発明の一実施形態による、パターンを第1の層105に転写した後の多層デバイス100の上面図を示している。図24は、本発明の本実施形態による、パターンを第1の層105に転写した後の多層デバイス100の断面Aを示している。第4のマンドレル155のパターンおよび第5のマンドレル165のパターンが、そのパターンを転写するために第3の層115、第2の層110、および第1の層105をそれぞれエッチングすることで、第1の層105に転写される。第1の層105におけるパターンが第6のマンドレル170を形成する。ここで、第6のマンドレル170のパターンは第4のマンドレル155および第5のマンドレル165と合致する。例えば、第6のマンドレル170は(破線ボックス170Aで示すように)一定幅の直線状マンドレルとすることができ、第6のマンドレル170は(破線ボックス170Bおよび170Cで示すように)第6のマンドレル170の別々の部分で幅が変化するマンドレルとすることもできる。破線ボックス170Bに位置する第6のマンドレル170は、第3のマンドレル150の設計に対応する。破線ボックス170Cに位置する第6のマンドレル170は、第5のマンドレル165の設計に対応する。第6のマンドレル170の全体としてのパターンは、第3のマンドレル150および第5のマンドレル165の組み合わせパターンである。提案する本発明により、15nm未満のピッチを有する第6のマンドレル170の形成が可能になる。
【0060】
本発明がその特定の例示的な実施形態を参照して示され且つ説明されてきたが、添付した特許請求の範囲およびその均等物により定められた本発明の範囲から逸脱することなく、形態と細部の様々な改良が行われ得ることが当業者によって理解されるであろう。
【0061】
本発明の様々な実施形態の説明は、例示を目的として提示されているが、この説明は網羅的であることも、または開示された実施形態に限定されることも意図してはいない。当業者には、説明された実施形態の範囲から逸脱していない多くの変更および変形が明らかとなるであろう。本明細書で用いる用語は、1つまたは複数の実施形態の原理、実際の適用、または市場で見られる技術に勝る技術的改善を最適に説明するために、または他の当業者が本明細書に開示された実施形態を理解できるようにするために選択されたものである。
図1
図2
図3
図4
図5
図6
図7
図8
図9
図10
図11
図12
図13
図14
図15
図16
図17
図18
図19
図20
図21
図22
図23
図24
【手続補正書】
【提出日】2024-05-14
【手続補正1】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項1】
複数の導電性金属マンドレル、ここで前記複数の導電性金属マンドレルが15nm未満のピッチを有し、前記複数の導電性金属マンドレルには一定幅を有する複数のマンドレルおよび変動幅を有する複数のマンドレルが含まれる
を備える半導体デバイス。
【請求項2】
変動幅を有する前記複数のマンドレルの各マンドレルが、第1の幅を有する第1の部分、および第2の幅を有する第2の部分を有しており、前記第1の幅および前記第2の幅が異なり、前記第1の部分を前記第2の部分に隣接して横方向または縦方向に配置することが可能である、請求項1に記載の半導体デバイス。
【請求項3】
前記第2の幅が前記第1の幅の2倍の大きさである、請求項2に記載の半導体デバイス。
【請求項4】
前記第2の幅が前記第1の幅の2倍~5倍の大きさの範囲内にある、請求項2に記載の半導体デバイス。
【請求項5】
複数の導電性金属マンドレルを形成する段階、ここで前記複数の導電性金属マンドレルが15nm未満のピッチを有し、前記複数の導電性金属マンドレルには一定幅を有する複数のマンドレルおよび変動幅を有する複数のマンドレルが含まれる
を備える方法。
【請求項6】
変動幅を有する前記複数のマンドレルの各マンドレルが、第1の幅を有する第1の部分、および第2の幅を有する第2の部分を有し、前記第1の幅および前記第2の幅が異なり、前記第1の部分を前記第2の部分に隣接して横方向または縦方向に配置することが可能である、請求項5に記載の方法。
【請求項7】
前記第2の幅が前記第1の幅の2倍の大きさである、請求項6に記載の方法。
【請求項8】
前記第2の幅が前記第1の幅の2倍~5倍の大きさの範囲内にある、請求項6に記載の方法。
【請求項9】
導電性金属層の上に多層ハードマスクを形成する段階;
前記多層ハードマスクの最上層として複数の第1のマンドレルを形成する段階;
前記複数の第1のマンドレルのそれぞれを囲むように第1のスペーサを形成する段階;
前記複数の第1のマンドレルを除去する段階;
前記複数の第1のマンドレルのそれぞれを囲むように配置された前記第1のスペーサをカットして、複数の第2のマンドレルを形成する段階;
前記複数の第2のマンドレルのそれぞれを囲むように第2のスペーサを形成する段階;
複数の第3のマンドレルを含む第1の自己整合パターンを形成する段階、ここで前記第1の自己整合パターンには一定幅を有する複数の第3のマンドレルおよび変動幅を有する複数の第3のマンドレルが含まれる;
前記複数の第2のマンドレルおよび前記第2のスペーサを除去する段階;
前記多層ハードマスクをエッチングして前記第1の自己整合パターンを前記多層ハードマスクの下層に転写する段階;
第2の自己整合パターンを形成する段階、ここで前記第2の自己整合パターンが前記第1の自己整合パターンと混在している;および
前記第1の自己整合パターンおよび前記第2の自己整合パターンを前記導電性金属層にエッチングする段階
を備える、請求項5から8の何れか一項に記載の方法。
【請求項10】
変動幅を有する前記複数の第3のマンドレルの各第3のマンドレルが、第1の幅を有する第1の部分、および第2の幅を有する第2の部分を有し、前記第1の幅および前記第2の幅が異なり、前記第1の部分を前記第2の部分に隣接して横方向または縦方向に配置することが可能である、請求項9に記載の方法。
【請求項11】
前記第2の幅が前記第1の幅の2倍の大きさである、請求項10に記載の方法。
【請求項12】
前記第2の幅が前記第1の幅の2倍~5倍の大きさの範囲内にある、請求項11に記載の方法。
【請求項13】
前記多層ハードマスクをエッチングして前記第1の自己整合パターンを前記多層ハードマスクの下層に転写する前記段階により、前記第1の自己整合パターンのパターンで前記下層に形成されるべき複数の第4のマンドレルの形成が引き起こされる、請求項9に記載の方法。
【請求項14】
前記複数の第4のマンドレルを囲むように第3のスペーサを形成する段階
をさらに備える、請求項13に記載の方法。
【請求項15】
前記第2の自己整合パターンを形成する前記段階が、
前記第3のスペーサに隣接して複数の第5のマンドレルを形成する段階、ここで前記複数の第5のマンドレルが前記複数の第4のマンドレルと混在しており、前記複数の第5のマンドレルには一定幅を有する複数の第5のマンドレルおよび変動幅を有する複数の第5のマンドレルが含まれる
を有する、請求項14に記載の方法。
【請求項16】
変動幅を有する前記複数の第5のマンドレルの各第5のマンドレルが、第1の幅を有する第1の部分、および第2の幅を有する第2の部分を有し、前記第1の幅および前記第2の幅が異なる、請求項15に記載の方法。
【請求項17】
前記第2の幅が前記第1の幅の2倍の大きさである、請求項16に記載の方法。
【請求項18】
前記第2の幅が前記第1の幅の2倍~5倍の大きさの範囲内にある、請求項17に記載の方法。
【請求項19】
前記第3のスペーサを除去する段階
をさらに備える、請求項16に記載の方法。
【請求項20】
前記第1の自己整合パターンおよび前記第2の自己整合パターンを前記導電性金属層にエッチングすることにより、複数の導電性マンドレルの形成が生じ、前記複数の導電性マンドレルが15nm未満のピッチを有する、請求項19に記載の方法。
【国際調査報告】