知財求人 - 知財ポータルサイト「IP Force」
▶ ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニアの特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2024-11-06
(54)【発明の名称】垂直共振器型面発光レーザを製作する方法
(51)【国際特許分類】
H01S 5/183 20060101AFI20241029BHJP
H01S 5/343 20060101ALI20241029BHJP
【ＦＩ】
H01S5/183
H01S5/343 610
【審査請求】有
【予備審査請求】未請求
(21)【出願番号】P 2024523163
(86)(22)【出願日】2022-10-24
(85)【翻訳文提出日】2024-05-16
(86)【国際出願番号】 US2022047534
(87)【国際公開番号】W WO2023069771
(87)【国際公開日】2023-04-27
(31)【優先権主張番号】63/270,618
(32)【優先日】2021-10-22
(33)【優先権主張国・地域又は機関】US
(81)【指定国・地域】
(71)【出願人】
【識別番号】506115514
【氏名又は名称】ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア
【氏名又は名称原語表記】Ｔｈｅ Ｒｅｇｅｎｔｓ ｏｆ ｔｈｅ Ｕｎｉｖｅｒｓｉｔｙ ｏｆ Ｃａｌｉｆｏｒｎｉａ
(74)【代理人】
【識別番号】100078282
【弁理士】
【氏名又は名称】山本 秀策
(74)【代理人】
【識別番号】100113413
【弁理士】
【氏名又は名称】森下 夏樹
(74)【代理人】
【識別番号】100181674
【弁理士】
【氏名又は名称】飯田 貴敏
(74)【代理人】
【識別番号】100181641
【弁理士】
【氏名又は名称】石川 大輔
(74)【代理人】
【識別番号】230113332
【弁護士】
【氏名又は名称】山本 健策
(72)【発明者】
【氏名】ガンドロトゥーラ， スリニヴァス
(72)【発明者】
【氏名】ナカムラ， シュウジ
(72)【発明者】
【氏名】デンバース， スティーブン ピー．
【テーマコード（参考）】
5F173
【Ｆターム（参考）】
5F173AC04
5F173AC14
5F173AG20
5F173AH22
5F173AP05
5F173AP13
5F173AP19
5F173AP33
(57)【要約】
エピタキシャル側方過成長（ＥＬＯ）を使用して、垂直共振器型面発光レーザ（ＶＣＳＥＬ）を製作する方法。ＥＬＯ層は、成長制限マスクを使用して、基板上に成長させられる島状ＩＩＩ族窒化物半導体層を備え、島状ＩＩＩ族窒化物半導体層は、発光共振空洞を備えている。共振空洞のための開口は、ＥＬＯ層のウィングの底部および上部領域上に形成される、分布ブラッグ反射器（ＤＢＲ）鏡を用いて、ＥＬＯ層のウィング上に製作される。一実施形態において、ＥＬＯ ＩＩＩ族窒化物層の界面は、ＤＢＲ鏡のためのパターン化された表面を有する。
【特許請求の範囲】
【請求項1】
方法であって、前記方法は、ホスト基板を提供することと、
前記ホスト基板上に成長制限マスクを堆積させることと、
前記成長制限マスク上に１つ以上のエピタキシャル側方過成長（ＥＬＯ）ＩＩＩ族窒化物層を形成することと、
前記ＥＬＯ ＩＩＩ族窒化物層上に少なくとも１つの垂直共振器型面発光レーザ（ＶＣＳＥＬ）を形成することであって、前記ＶＣＳＥＬは、ｎ型ＩＩＩ族窒化物層とｐ型ＩＩＩ族窒化物層との間の少なくともＩＩＩ族窒化物活性領域を含むＩＩＩ族窒化物素子層から成る、ことと、
前記ＥＬＯ ＩＩＩ族窒化物層および前記ＶＣＳＥＬを前記ホスト基板から除去し、前記ＥＬＯ ＩＩＩ族窒化物層の界面を露出させることと、
前記ＶＣＳＥＬの共振空洞を画定する少なくとも１つの分布ブラッグ反射器（ＤＢＲ）鏡を前記ＥＬＯ ＩＩＩ族窒化物層の前記界面上に設置することと
を含む、方法。
【請求項2】
選択的成長補助部分が、前記ホスト基板上に形成される、請求項１に記載の方法。
【請求項3】
前記ホスト基板の非成長補助部分が、前記成長制限マスクの底部表面と直接接触している、請求項１に記載の方法。
【請求項4】
前記ＤＢＲ鏡は、前記ＥＬＯ ＩＩＩ族窒化物層のウィング上に設置される、請求項１に記載の方法。
【請求項5】
前記ＥＬＯ ＩＩＩ族窒化物層の前記界面は、前記ＤＢＲ鏡のためのパターン化された表面を有する、請求項１に記載の方法。
【請求項6】
前記パターン化された表面は、前記ＤＢＲ鏡のための曲率形状を備えている、請求項５に記載の方法。
【請求項7】
前記成長制限マスクは、前記ＥＬＯ ＩＩＩ族窒化物層の前記界面に転写される前記パターン化された表面を有するように製作される、請求項５に記載の方法。
【請求項8】
前記ホスト基板は、前記ＥＬＯ ＩＩＩ族窒化物層の前記界面に転写される前記パターン化された表面を有するように製作される、請求項５に記載の方法。
【請求項9】
前記ＶＣＳＥＬは、前記ｐ型ＩＩＩ族窒化物層上の１つ以上のトンネルジャンクション層をさらに備え、前記ＤＢＲ鏡は、前記ＥＬＯ ＩＩＩ族窒化物層が前記ＤＢＲ鏡と前記トンネルジャンクション層との間にあるように、前記トンネルジャンクション層の下方に形成される、請求項１に記載の方法。
【請求項10】
前記ＤＢＲ鏡は、前記ｐ型ＩＩＩ族窒化物層が、前記ＩＩＩ族窒化物活性領域と前記ＤＢＲ鏡との間にあるように、前記ｐ型ＩＩＩ族窒化物層上またはその上方に形成される、請求項９に記載の方法。
【請求項11】
前記ＶＣＳＥＬは、前記ｐ型ＩＩＩ族窒化物層上の１つ以上のトンネルジャンクション層をさらに備え、前記ＤＢＲ鏡は、前記トンネルジャンクション層が前記ＤＢＲ鏡と前記ｐ型ＩＩＩ族窒化物層との間にあるように、前記トンネルジャンクション層上またはその上方に形成される、請求項１に記載の方法。
【請求項12】
前記ＶＣＳＥＬは、前記トンネルジャンクション層上またはその上方の追加のｎ型ＩＩＩ族窒化物層をさらに備え、前記追加のｎ型ＩＩＩ族窒化物層は、前記ＤＢＲ鏡を形成する曲率形状を有する、請求項１１に記載の方法。
【請求項13】
前記少なくとも１つのＤＢＲ鏡は、第１および第２のＤＢＲ鏡を備え、前記第１のＤＢＲ鏡は、平坦ＤＢＲ鏡を備え、
前記第２のＤＢＲ鏡は、平坦ＤＢＲ鏡または曲面ＤＢＲ鏡を備え、
前記ＩＩＩ族窒化物活性領域は、前記第１のＤＢＲ鏡と第２のＤＢＲ鏡との間に位置付けられる、請求項１に記載の方法。
【請求項14】
前記ＥＬＯ ＩＩＩ族窒化物層は、前記共振空洞の５０％を上回るものを備え、前記ＥＬＯ ＩＩＩ族窒化物層は、ＧａＮ、非意図的にドープされたＧａＮ、またはｎ型ＧａＮを備えている、請求項１に記載の方法。
【請求項15】
前記共振空洞の総空洞長が、８μｍを上回る、請求項１に記載の方法。
【請求項16】
前記ＥＬＯ ＩＩＩ族窒化物層の前記界面は、前記共振空洞の総空洞長を８μｍ未満まで減らすために、薄くされる、請求項１に記載の方法。
【請求項17】
前記ホスト基板は、前記共振空洞の全空洞長を８μｍ未満まで減らすために、薄くされる、請求項１に記載の方法。
【請求項18】
前記ＥＬＯ ＩＩＩ族窒化物層の前記界面は、前記ＶＣＳＥＬのｎ側にある、請求項１に記載の方法。
【請求項19】
前記ＶＣＳＥＬの前記共振空洞を画定する前記ＤＢＲ鏡は、前記ＩＩＩ族窒化物素子層のｐ側に設置される、請求項１８に記載の方法。
【請求項20】
前記ＤＢＲを伴う前記ＩＩＩ族窒化物素子層の前記ｐ側は、サブ搭載部に取り付けられ、次いで、レーザまたは化学的エッチングが、前記ＩＩＩ族窒化物素子層を前記ホスト基板からリフトオフするために使用される、請求項１９に記載の方法。
【請求項21】
前記レーザは、前記ＥＬＯ ＩＩＩ族窒化物層上に成長させられた前記ＩＩＩ族窒化物素子層が損傷されないように前記ＩＩＩ族窒化物素子層を前記ホスト基板からリフトオフするために、前記ＥＬＯ ＩＩＩ族窒化物層のウィングの開放窓領域において使用される、請求項２０に記載の方法。
【請求項22】
前記ＶＣＳＥＬの前記素子層は、前記ＥＬＯ ＩＩＩ族窒化物層のウィング上に製作される、請求項１に記載の方法。
【請求項23】
前記ＶＣＳＥＬの光放出開口が、前記ＥＬＯ ＩＩＩ族窒化物層の前記ウィング上に作製される、請求項２２に記載の方法。
【請求項24】
前記少なくとも１つのＶＣＳＥＬは、第１および第２のＶＣＳＥＬを備え、前記第１のＶＣＳＥＬと前記第２のＶＣＳＥＬとの前記ＩＩＩ族窒化物素子層は、前記ＥＬＯ ＩＩＩ族窒化物層の隣接したウィング上に製作される、請求項１に記載の方法。
【請求項25】
請求項１に記載の方法によって製作された垂直共振器型面発光レーザ（ＶＣＳＥＬ）。
【請求項26】
素子であって、前記素子は、ホスト基板と、
前記ホスト基板上に堆積させられた成長制限マスクと、
前記成長制限マスク上に形成された１つ以上のエピタキシャル側方過成長（ＥＬＯ）ＩＩＩ族窒化物層と、
前記ＥＬＯ ＩＩＩ族窒化物層上に形成された少なくとも１つの垂直共振器型面発光レーザ（ＶＣＳＥＬ）と
を備え、
前記ＶＣＳＥＬは、ｎ型ＩＩＩ族窒化物層とｐ型ＩＩＩ族窒化物層との間の少なくともＩＩＩ族窒化物活性領域を含むＩＩＩ族窒化物素子層から成り、
前記ＥＬＯ ＩＩＩ族窒化物層および前記ＶＣＳＥＬは、前記ＥＬＯ ＩＩＩ族窒化物層の界面を露出させるために、前記ホスト基板から除去され、、
前記ＶＣＳＥＬの共振空洞を画定する少なくとも１つの分布ブラッグ反射器（ＤＢＲ）鏡が、前記ＥＬＯ ＩＩＩ族窒化物層の前記界面上に設置される、素子。
【発明の詳細な説明】
【技術分野】
【0001】
（関連出願の相互参照）
本願は、その出願が、参照することによって本明細書に組み込まれる以下の同時係属中かつ本発明の譲受人に譲渡された出願の３５ Ｕ．Ｓ．Ｃ．Ｓｅｃｔｉｏｎ １１９（ｅ）（米国特許法第１１９条（ｅ））下の利益を主張する：Ｓｒｉｎｉｖａｓ Ｇａｎｄｒｏｔｈｕｌａ、Ｓｈｕｊｉ Ｎａｋａｍｕｒａ、およびＳｔｅｖｅｎ Ｐ．ＤｅｎＢａａｒｓによって、２０２１年１０月２２日に出願され、「ＶＥＲＴＩＣＡＬ ＣＡＶＩＴＹ ＳＵＲＦＡＣＥ ＥＭＩＴＴＩＮＧ ＬＡＳＥＲ ＦＡＢＲＩＣＡＴＩＯＮ ＭＥＴＨＯＤ」と題された米国仮出願整理番号第６３／２７０，６１８号（弁理士整理番号第Ｇ＆Ｃ３０７９４．０８１０ＵＳＰ１（ＵＣ２０２２－７６８－１）号）。
本願は、その出願が、参照することによって本明細書に組み込まれる以下の同時係属中かつ本発明の譲受人に譲渡された出願の３５ Ｕ．Ｓ．Ｃ．Ｓｅｃｔｉｏｎ １１９（ｅ）（米国特許法第１１９条（ｅ））下の利益を主張する：Ｓｒｉｎｉｖａｓ Ｇａｎｄｒｏｔｈｕｌａ、Ｓｈｕｊｉ Ｎａｋａｍｕｒａ、およびＳｔｅｖｅｎ Ｐ．ＤｅｎＢａａｒｓによって、２０２１年１０月２２日に出願され、「ＶＥＲＴＩＣＡＬ ＣＡＶＩＴＹ ＳＵＲＦＡＣＥ ＥＭＩＴＴＩＮＧ ＬＡＳＥＲ ＦＡＢＲＩＣＡＴＩＯＮ ＭＥＴＨＯＤ」と題された米国仮出願整理番号第６３／２７０，６１８号（弁理士整理番号第Ｇ＆Ｃ３０７９４．０８１０ＵＳＰ１（ＵＣ２０２２－７６８－１）号）。
【0002】
本願は、以下の同時係属中かつ本発明の譲受人に譲渡された出願に関する：
Ｓｒｉｎｉｖａｓ Ｇａｎｄｒｏｔｈｕｌａ、Ｔａｋｅｓｈｉ Ｋａｍｉｋａｗａ、およびＭａｓａｈｉｒｏ Ａｒａｋｉによって、２０２２年４月６日に出願され、「ＭＥＴＨＯＤ ＯＦ ＦＡＢＲＩＣＡＴＩＮＧ Ａ ＲＥＳＯＮＡＮＴ ＣＡＶＩＴＹ ＡＮＤ ＤＩＳＴＲＩＢＵＴＥＤ ＢＲＡＧＧ ＲＥＦＬＥＣＴＯＲ ＭＩＲＲＯＲＳ ＦＯＲ Ａ ＶＥＲＴＩＣＡＬ ＣＡＶＩＴＹ ＳＵＲＦＡＣＥ ＥＭＩＴＴＩＮＧ ＬＡＳＥＲ ＯＮ Ａ ＷＩＮＧ ＯＦ ＡＮ ＥＰＩＴＡＸＩＡＬ ＬＡＴＥＲＡＬ ＯＶＥＲＧＲＯＷＴＨ ＲＥＧＩＯＮ」と題された米国実用特許出願第１７／７６６，９６０号（弁理士整理番号第３０７９４．０６７４５ＵＳＷＯ（ＵＣ２０２０－０７１－２）号）であり、その出願は、３５Ｕ．Ｓ．Ｃ．Ｓｅｃｔｉｏｎ３６５（ｃ）（米国特許法第３６５条（ｃ））下、Ｓｒｉｎｉｖａｓ Ｇａｎｄｒｏｔｈｕｌａ、Ｔａｋｅｓｈｉ Ｋａｍｉｋａｗａ、およびＭａｓａｈｉｒｏ Ａｒａｋｉによって、２０２０年１０月２３日に出願され、「ＭＥＴＨＯＤ ＯＦ ＦＡＢＲＩＣＡＴＩＮＧ Ａ ＲＥＳＯＮＡＮＴ ＣＡＶＩＴＹ ＡＮＤ ＤＩＳＴＲＩＢＵＴＥＤ ＢＲＡＧＧ ＲＥＦＬＥＣＴＯＲ ＭＩＲＲＯＲＳ ＦＯＲ Ａ ＶＥＲＴＩＣＡＬ ＣＡＶＩＴＹ ＳＵＲＦＡＣＥ ＥＭＩＴＴＩＮＧ ＬＡＳＥＲ ＯＮ Ａ ＷＩＮＧ ＯＦ ＡＮ ＥＰＩＴＡＸＩＡＬ ＬＡＴＥＲＡＬ ＯＶＥＲＧＲＯＷＴＨ ＲＥＧＩＯＮ」と題された同時係属中かつ本発明の譲受人に譲渡されたＰＣＴ国際特許出願第ＰＣＴ／ＵＳ２０／５７０２６号（弁理士整理番号第３０７９４．０７４５ＷＯＵ１（ＵＣ２０２０－０７１－２）号）の利益を主張するものであり、その出願は、３５ Ｕ．Ｓ．Ｃ．Ｓｅｃｔｉｏｎ １１９（ｅ）（米国特許法第１１９条（ｅ））下、Ｓｒｉｎｉｖａｓ Ｇａｎｄｒｏｔｈｕｌａ、Ｔａｋｅｓｈｉ Ｋａｍｉｋａｗａ、およびＭａｓａｈｉｒｏ Ａｒａｋｉによって、２０１９年１０月２３日に出願され、「ＭＥＴＨＯＤ ＯＦ ＦＡＢＲＩＣＡＴＩＮＧ Ａ ＲＥＳＯＮＡＮＴ ＣＡＶＩＴＹ ＡＮＤ ＤＩＳＴＲＩＢＵＴＥＤ ＢＲＡＧＧ ＲＥＦＬＥＣＴＯＲ ＭＩＲＲＯＲＳ ＦＯＲ Ａ ＶＥＲＴＩＣＡＬ ＣＡＶＩＴＹ ＳＵＲＦＡＣＥ ＥＭＩＴＴＩＮＧ ＬＡＳＥＲ ＯＮ Ａ ＷＩＮＧ ＯＦ ＡＮ ＥＰＩＴＡＸＩＡＬ ＬＡＴＥＲＡＬ ＯＶＥＲＧＲＯＷＴＨ ＲＥＧＩＯＮ」と題された同時係属中かつ本発明の譲受人に譲渡された米国仮特許出願整理番号第６２／９２４，７５６号（弁理士整理番号第Ｇ＆Ｃ３０７９４．０７４５ＵＳＰ１（ＵＣ２０２０－０７１－１）号）の利益を主張するものである；それらの出願の全ては、参照することによって本明細書に組み込まれる。
Ｓｒｉｎｉｖａｓ Ｇａｎｄｒｏｔｈｕｌａ、Ｔａｋｅｓｈｉ Ｋａｍｉｋａｗａ、およびＭａｓａｈｉｒｏ Ａｒａｋｉによって、２０２２年４月６日に出願され、「ＭＥＴＨＯＤ ＯＦ ＦＡＢＲＩＣＡＴＩＮＧ Ａ ＲＥＳＯＮＡＮＴ ＣＡＶＩＴＹ ＡＮＤ ＤＩＳＴＲＩＢＵＴＥＤ ＢＲＡＧＧ ＲＥＦＬＥＣＴＯＲ ＭＩＲＲＯＲＳ ＦＯＲ Ａ ＶＥＲＴＩＣＡＬ ＣＡＶＩＴＹ ＳＵＲＦＡＣＥ ＥＭＩＴＴＩＮＧ ＬＡＳＥＲ ＯＮ Ａ ＷＩＮＧ ＯＦ ＡＮ ＥＰＩＴＡＸＩＡＬ ＬＡＴＥＲＡＬ ＯＶＥＲＧＲＯＷＴＨ ＲＥＧＩＯＮ」と題された米国実用特許出願第１７／７６６，９６０号（弁理士整理番号第３０７９４．０６７４５ＵＳＷＯ（ＵＣ２０２０－０７１－２）号）であり、その出願は、３５Ｕ．Ｓ．Ｃ．Ｓｅｃｔｉｏｎ３６５（ｃ）（米国特許法第３６５条（ｃ））下、Ｓｒｉｎｉｖａｓ Ｇａｎｄｒｏｔｈｕｌａ、Ｔａｋｅｓｈｉ Ｋａｍｉｋａｗａ、およびＭａｓａｈｉｒｏ Ａｒａｋｉによって、２０２０年１０月２３日に出願され、「ＭＥＴＨＯＤ ＯＦ ＦＡＢＲＩＣＡＴＩＮＧ Ａ ＲＥＳＯＮＡＮＴ ＣＡＶＩＴＹ ＡＮＤ ＤＩＳＴＲＩＢＵＴＥＤ ＢＲＡＧＧ ＲＥＦＬＥＣＴＯＲ ＭＩＲＲＯＲＳ ＦＯＲ Ａ ＶＥＲＴＩＣＡＬ ＣＡＶＩＴＹ ＳＵＲＦＡＣＥ ＥＭＩＴＴＩＮＧ ＬＡＳＥＲ ＯＮ Ａ ＷＩＮＧ ＯＦ ＡＮ ＥＰＩＴＡＸＩＡＬ ＬＡＴＥＲＡＬ ＯＶＥＲＧＲＯＷＴＨ ＲＥＧＩＯＮ」と題された同時係属中かつ本発明の譲受人に譲渡されたＰＣＴ国際特許出願第ＰＣＴ／ＵＳ２０／５７０２６号（弁理士整理番号第３０７９４．０７４５ＷＯＵ１（ＵＣ２０２０－０７１－２）号）の利益を主張するものであり、その出願は、３５ Ｕ．Ｓ．Ｃ．Ｓｅｃｔｉｏｎ １１９（ｅ）（米国特許法第１１９条（ｅ））下、Ｓｒｉｎｉｖａｓ Ｇａｎｄｒｏｔｈｕｌａ、Ｔａｋｅｓｈｉ Ｋａｍｉｋａｗａ、およびＭａｓａｈｉｒｏ Ａｒａｋｉによって、２０１９年１０月２３日に出願され、「ＭＥＴＨＯＤ ＯＦ ＦＡＢＲＩＣＡＴＩＮＧ Ａ ＲＥＳＯＮＡＮＴ ＣＡＶＩＴＹ ＡＮＤ ＤＩＳＴＲＩＢＵＴＥＤ ＢＲＡＧＧ ＲＥＦＬＥＣＴＯＲ ＭＩＲＲＯＲＳ ＦＯＲ Ａ ＶＥＲＴＩＣＡＬ ＣＡＶＩＴＹ ＳＵＲＦＡＣＥ ＥＭＩＴＴＩＮＧ ＬＡＳＥＲ ＯＮ Ａ ＷＩＮＧ ＯＦ ＡＮ ＥＰＩＴＡＸＩＡＬ ＬＡＴＥＲＡＬ ＯＶＥＲＧＲＯＷＴＨ ＲＥＧＩＯＮ」と題された同時係属中かつ本発明の譲受人に譲渡された米国仮特許出願整理番号第６２／９２４，７５６号（弁理士整理番号第Ｇ＆Ｃ３０７９４．０７４５ＵＳＰ１（ＵＣ２０２０－０７１－１）号）の利益を主張するものである；それらの出願の全ては、参照することによって本明細書に組み込まれる。
【0003】
（発明の分野）
本発明は、異質基板上でエピタキシャル側方過成長（ＥＬＯ）技法を使用する垂直共振器型面発光レーザ（ＶＣＳＥＬ）の製作に関する。
本発明は、異質基板上でエピタキシャル側方過成長（ＥＬＯ）技法を使用する垂直共振器型面発光レーザ（ＶＣＳＥＬ）の製作に関する。
【背景技術】
【0004】
２００８年における（Ａｌ、Ｉｎ、Ｇａ）Ｎ系青色ＶＣＳＥＬの最初の実証以来、最大出力電力および閾値電流密度は、１０年の技術進歩の後、かなり改良されている。ＩＩＩ族窒化物ＶＣＳＥＬの大量生産の実現のための重要な課題は、共振空洞のための分布ブラッグ反射器（ＤＢＲ）を製作することにおける難しさである。ＡｌＮとＧａＮとの間のかなりの引張歪みは、２つのエピタキシャルＤＢＲを用いた直感的な空洞設計をヒ素系ＶＣＳＥＬから妨げた。したがって、多くの代替空洞構造および加工法術が、開発された：例えば、種々の過成長またはフィルム転写加工方略を介した、空間格子整合ＡｌＩｎＮ／ＧａＮ ＤＢＲ、ナノ多孔質ＤＢＲ、または二重誘電ＤＢＲがあった。文献において報告されるＶＣＳＥＬは、収率または複雑な製造手順のいずれかの点から、欠点を有する。
【0005】
したがって、当技術分野において、ＶＣＳＥＬを製作するための改良された方法の必要性が存在する。本発明は、この必要性を満足させる。
【発明の概要】
【課題を解決するための手段】
【0006】
本発明は、ヘテロエピタキシおよび基板除去を使用して、上で述べられる問題を解決する。シリコン上ＧａＮまたはサファイア上ＧａＮテンプレートは、選択的にマスクし、Ｇａ（Ａｌ）Ｎテンプレート層によって含まれる高い瑕疵のほとんどを露出させないことによって、減少した貫通転位のＩＩＩ族窒化物エピタキシャル層を成長させるために使用されることができる。結果として生じる高結晶品質層は、マスクされた部分上に成長させられることができる。次いで、従来のＶＣＳＥＬ素子製作が、高結晶品質層上で採用されることができる。問題となるｎ側ＤＢＲは、ホスト基板を除去し、マスクされた部分の上で成長させられた層のみを利用することによって解決されることができる。
【0007】
シリコン上ＧａＮの場合、エピタキシャルまたは誘電ＤＢＲを伴う素子層のｐ側は、サブ搭載部に取り付けられ、次いで、化学的エッチングが、素子層をホストＳｉ基板からリフトオフするために使用され得る。ＥＬＯマスクとも称される成長制限マスクのウィング上のＥＬＯ ＩＩＩ族窒化物層の界面粗度は、サブナノメートルレベルまで制御されることができ、したがって、エピタキシャルまたは誘電体のいずれかの外部ＤＢＲが、取り付けられ、最終素子を完成させることができる。代替として、リフトオフ層上に曲面表面が形成され、曲面ＤＢＲ鏡が形成され、電磁場損失が最小化され、場を素子のゲイン領域の中に戻るように再集中させることができる。
【0008】
同様に、サファイア上ＧａＮの場合、レーザリフトオフ（ＬＬＯ）が、ホストサファイア基板から素子層を除去するために使用されることができる。この特定のアプローチでは、ＬＬＯが、ＥＬＯ ＩＩＩ族窒化物層のウィングの開放窓領域において使用され、したがって、ＥＬＯ ＩＩＩ族窒化物層上に成長させられる後続のＩＩＩ族窒化物素子層は、損傷されないであろう。代替として、素子全体は、素子の後部部分が成長制限マスクによってレーザの照射から保護されるので、素子を損傷することなくレーザにさらされ得る。しかしながら、開放窓領域のみをレーザにさらすことが、好ましい。
【0009】
本発明の重要な側面は、以下を含む。
・ 素子の光放出開口が、ＥＬＯ ＩＩＩ族窒化物層のウィング領域上に作製され、したがって、素子開口は、瑕疵および積層欠陥の点から、ホスト基板上に直接作製される素子開口より良好な結晶品質を有することが意図される。
・ 空洞のＤＢＲ鏡のうちの少なくとも１つは、ＥＬＯ ＩＩＩ族窒化物層のウィング上に設置され、ＤＢＲ鏡は、ＥＬＯ ＩＩＩ族窒化物層をホスト基板から分離した後、ＥＬＯ ＩＩＩ族窒化物層の背面に設置され得る。
・ 基板は、シリコン上ＧａＮの場合、化学的エッチングによって、サファイア上ＧａＮテンプレートに関して、ＬＬＯを使用して、または、極低温処理を使用してはがすことによって除去されることができる。
・ この方法は、基板の結晶配向から独立する。
・ 本発明では、共振空洞ＶＣＳＥＬのためのＤＢＲ鏡のための表面の調製は、ＥＬＯマスクのみを使用する。
・ 本発明は、ＶＣＳＥＬのための長共振空洞が所望されるとき、曲面鏡を作製するために適用されることができる。
・ 本発明は、ＥＬＯ ＩＩＩ族窒化物層の応力弛緩を実現する方法を含み、それは、ＥＬＯ ＩＩＩ族窒化物層をホスト基板から除去した後、ＤＢＲ鏡のうちの１つを設置することによって、亀裂がなく、寿命が長い素子をもたらす。
・ 本発明では、ＧａＮ ＥＬＯの別々の層は、亀裂を回避するために、および成長制限マスクを除去するための容易な方法を提供するためにも好ましい。
・ 素子の光放出開口が、ＥＬＯ ＩＩＩ族窒化物層のウィング領域上に作製され、したがって、素子開口は、瑕疵および積層欠陥の点から、ホスト基板上に直接作製される素子開口より良好な結晶品質を有することが意図される。
・ 空洞のＤＢＲ鏡のうちの少なくとも１つは、ＥＬＯ ＩＩＩ族窒化物層のウィング上に設置され、ＤＢＲ鏡は、ＥＬＯ ＩＩＩ族窒化物層をホスト基板から分離した後、ＥＬＯ ＩＩＩ族窒化物層の背面に設置され得る。
・ 基板は、シリコン上ＧａＮの場合、化学的エッチングによって、サファイア上ＧａＮテンプレートに関して、ＬＬＯを使用して、または、極低温処理を使用してはがすことによって除去されることができる。
・ この方法は、基板の結晶配向から独立する。
・ 本発明では、共振空洞ＶＣＳＥＬのためのＤＢＲ鏡のための表面の調製は、ＥＬＯマスクのみを使用する。
・ 本発明は、ＶＣＳＥＬのための長共振空洞が所望されるとき、曲面鏡を作製するために適用されることができる。
・ 本発明は、ＥＬＯ ＩＩＩ族窒化物層の応力弛緩を実現する方法を含み、それは、ＥＬＯ ＩＩＩ族窒化物層をホスト基板から除去した後、ＤＢＲ鏡のうちの１つを設置することによって、亀裂がなく、寿命が長い素子をもたらす。
・ 本発明では、ＧａＮ ＥＬＯの別々の層は、亀裂を回避するために、および成長制限マスクを除去するための容易な方法を提供するためにも好ましい。
【0010】
この方法を使用するいくつかの可能な設計が、以下の説明において例証される。本発明は、半導体素子を上で記述される半導体基板から除去することに関する相互参照された発明と組み合わせられるとき、従来の製造可能素子要素と比較して、多くの利益を有する。
【0011】
さらに、上で説明される従来技術における限定を克服するために、かつ本明細書を熟読および理解することに応じて明白な状態になるであろう他の限定を克服するために、本発明は、ＶＣＳＥＬ等、素子がエピタキシャルに製作されている基板に対して垂直な光を発光する素子のための良質な開口を製作する方法を開示する。
【0012】
具体的に、本発明は、以下のステップを実施する：島状ＩＩＩ族窒化物半導体層が、成長制限マスクおよびＥＬＯ方法を使用して、基板上に成長させられ、成長制限マスクは、単一素子の少なくとも５０％以上占有する。ＥＬＯ領域は、ＥＬＯ ＩＩＩ族窒化物層のウィングによって覆われない領域と比較して、減少した転位密度を伴うＥＬＯ ＩＩＩ族窒化物層のウィングであることが意味される。ＶＣＳＥＬの電流限定開口は、ＥＬＯ領域に限定され、したがって、良好な結晶品質が、保証される。ＶＣＳＥＬ素子の共振空洞とＤＢＲ鏡とは、それぞれ、ＥＬＯ領域上と、ＥＬＯ領域の上部および底部上とに作製される。
【0013】
成長制限マスク表面とＥＬＯ領域との間の界面は、光反射ＤＢＲ鏡のうちの１つを製作するために十分に滑らかである。ＥＬＯ ＩＩＩ族窒化物層およびＥＬＯ ＩＩＩ族窒化物層上に成長させられる後続のＩＩＩ族窒化物素子層は、一緒に、基板から除去される島状ＩＩＩ族窒化物半導体層を備え、ＤＢＲ鏡が、成長制限マスクとＥＬＯ ＩＩＩ族窒化物層との間の界面であるＥＬＯ ＩＩＩ族窒化物層の背面に設置され、この特定の用途における基板除去は、（Ａｌ）シリコン上ＧａＮまたは（Ａｌ）サファイア上ＧａＮ等の異質基板が使用されるので、単純である。
【0014】
島状ＩＩＩ族窒化物半導体層を形成するためのＥＬＯ方法は、厚さ、したがって、ＶＣＳＥＬ素子の空洞長を正確に制御するために、有機金属化学蒸着（ＭＯＣＶＤ）、ハイドライド気相成長（ＨＶＰＥ）等による成長を含み得る。ＩＩＩ族窒化物半導体層は、島状ＩＩＩ族窒化物半導体層のうちの１つ以上を生成するように寸法決定される。代替として、ＥＬＯ ＩＩＩ族窒化物層は、最初、合体するように作製されることができ、それによって、それらは、後に、個々の素子に分割され得る。
【0015】
ＥＬＯウィング上で作製されるあらゆる素子は、適切な製作プロセスを設計することによって、別個に、または他の素子と一緒に扱われることができる。例えば、対の素子のための共通カソードまたはアノードが、ＥＬＯ ＩＩＩ族窒化物層内の開放窓領域の周囲に作製され得る。そのようなプロセスは、モノリシック統合または個々の素子を扱うことを簡略化する。その結果、高収率が、取得されることができる。代替としてウィングのうちの１つが、開口の設置および電気パッドの設置のために、使用され得る。
【0016】
さらに、本発明は、ヘテロ基板を使用して、棒体を形成する島状ＩＩＩ族窒化物半導体層を成長させることができる。例えば、サファイア、Ｓｉ、ＳｉＣ、ＳｉＮ、ＧａＡｓ、Ｇａ２Ｏ３、ＬｉＡｌＯ２等のヘテロ基板上に成長させられるＧａＮテンプレートが、本発明において使用されることができる。
【0017】
さらに、ＥＬＯ方法は、ヘテロ基板を使用するときの重要な問題点である非Ｂａｓｅｌ ＧａＮ結晶面が使用されるときの転位密度および積層欠陥密度を著しく減らすことができる。
【0018】
したがって、本発明は、ヘテロ基板の使用に伴う多くの種類の問題を同時に解決することができる。例えば、レーザ素子では、成長制限マスクとＥＬＯ ＩＩＩ族窒化物層との間の界面は、共振器のためのファセットとして使用されることができる。
【図面の簡単な説明】
【0019】
ここで、同様の参照番号が、全体を通して対応する部分を表す図面を参照する。
【0020】
【0021】
【0022】
【0023】
【0024】
【0025】
【0026】
【0027】
【0028】
【0029】
【0030】
【0031】
【0032】
【0033】
【0034】
【0035】
【0036】
【0037】
【図9A】図９（ａ）、９（ｂ）、９（ｃ）、９（ｄ）、および９（ｅ）は、ＥＬＯ層上で曲面表面を取得する実験的実証のグラフおよび画像であり、図９（ａ）は、ホスト基板上の樹脂のプロファイルであり、図９（ｂ）は、成長制限マスクが堆積させられた後のプロファイルであり、図９（ｃ）は、成長制限マスク内で覆われた局面表面を伴う調製されたホスト基板、およびＥＬＯ成長を補助するための開放窓であり、図９（ｄ）は、取り付けられた曲面特徴を伴う除去されたＥＬＯ基部層であり、図９（ｅ）は、ＥＬＯ界面上で正常に転写された曲面特徴のレーザ顕微鏡画像である。
【図9B】図９（ａ）、９（ｂ）、９（ｃ）、９（ｄ）、および９（ｅ）は、ＥＬＯ層上で曲面表面を取得する実験的実証のグラフおよび画像であり、図９（ａ）は、ホスト基板上の樹脂のプロファイルであり、図９（ｂ）は、成長制限マスクが堆積させられた後のプロファイルであり、図９（ｃ）は、成長制限マスク内で覆われた局面表面を伴う調製されたホスト基板、およびＥＬＯ成長を補助するための開放窓であり、図９（ｄ）は、取り付けられた曲面特徴を伴う除去されたＥＬＯ基部層であり、図９（ｅ）は、ＥＬＯ界面上で正常に転写された曲面特徴のレーザ顕微鏡画像である。
【図9C】図９（ａ）、９（ｂ）、９（ｃ）、９（ｄ）、および９（ｅ）は、ＥＬＯ層上で曲面表面を取得する実験的実証のグラフおよび画像であり、図９（ａ）は、ホスト基板上の樹脂のプロファイルであり、図９（ｂ）は、成長制限マスクが堆積させられた後のプロファイルであり、図９（ｃ）は、成長制限マスク内で覆われた局面表面を伴う調製されたホスト基板、およびＥＬＯ成長を補助するための開放窓であり、図９（ｄ）は、取り付けられた曲面特徴を伴う除去されたＥＬＯ基部層であり、図９（ｅ）は、ＥＬＯ界面上で正常に転写された曲面特徴のレーザ顕微鏡画像である。
【0038】
【発明を実施するための形態】
【0039】
以下の好ましい実施形態の説明では、本発明が実践され得る具体的実施形態が、参照される。他の実施形態も、利用され得、構造的変更が、本発明の範囲から逸脱することなく成され得ることを理解されたい。
【0040】
（概要）
本発明は、成長制限マスクを状況に応じて適切に設計することによって、平凹ＶＣＳＥＬ等の半導体素子を製作する方法を説明する。ＥＬＯが本発明では依拠されるので、この方法は、異質基板（サファイア、Ｓｉ、ＳｉＣ、ＳｉＮ、ＧａＡｓ、Ｇａ２Ｏ３、ＬｉＡｌＯ２等）、または半導体層のテンプレート、またはＥＬＯエンジニアリング層テンプレートを含むホスト基板に容易に適用可能である。ＥＬＯエンジニアリング層テンプレートは、サファイア上ＧａＮ基板と使用すること、およびシリコン上ＧａＮ基板と使用することが可能である。
本発明は、成長制限マスクを状況に応じて適切に設計することによって、平凹ＶＣＳＥＬ等の半導体素子を製作する方法を説明する。ＥＬＯが本発明では依拠されるので、この方法は、異質基板（サファイア、Ｓｉ、ＳｉＣ、ＳｉＮ、ＧａＡｓ、Ｇａ２Ｏ３、ＬｉＡｌＯ２等）、または半導体層のテンプレート、またはＥＬＯエンジニアリング層テンプレートを含むホスト基板に容易に適用可能である。ＥＬＯエンジニアリング層テンプレートは、サファイア上ＧａＮ基板と使用すること、およびシリコン上ＧａＮ基板と使用することが可能である。
【0041】
図１（ａ）、１（ｂ）、１（ｃ）、および１（ｄ）は、方法を図示する概略図であり、方法は、ＩＩＩ族窒化物系基板１０１（シリコン上ＧａＮ、サファイア上ＧａＮ、またはバルクＧａＮ基板等）を提供することを含む。異質基板の場合、ＩＩＩ族窒化物テンプレート１０２が、基板１０１上に堆積させられることができ、テンプレート１０２の設計は、ホスト異質基板１０１の上を覆う均一層であることができるか、または、テンプレート１０２は、開口部エリアストライプ１０３としてのみ設計されることができる。そのような場合、開口部エリアストライプ１０３に隣接したホスト基板１０１のエリアは、凹面形状または任意のユーザ設計された形状を加工するために使用されることができる。例えば、ＳｉおよびＧａＡｓ等の異質基板は、ＩＩＩ族窒化物層と比較して、より容易に、化学的エッチングを使用して修正されることができる。ストライプ１０３Ａおよび１０３Ｂ等のホスト基板１０１を含むＩＩＩ族窒化物ストライプ１０３が、それぞれ、図１（ｃ）および１（ｄ）の概略図において示される。開口部エリアストライプ１０３は、図１（ｃ）におけるストライプ１０３Ａによって示されるように、それらの長さを短縮することによって、単一素子に限定されるように修正されることもでき、または、開口部エリアストライプ１０３は、図１（ｄ）におけるストライプ１０３Ｂによって示されるように、それらの長さを増加させることによって、複数の素子に限定されるように修正されることもできる。
【0042】
図２（ａ）、２（ｂ）、２（ｃ）、および２（ｄ）の概略図に示されるように、成長制限マスク１０４が、ＧａＮ系基板１０１上またはその上方に形成される。具体的に、成長制限マスク１０４は、開口部エリアストライプ１０３（より短いストライプ１０３Ａまたはより長いストライプ１０３Ｂを備え得る）を残しながら、基板１０１と直接接触して配置されるか、または、間接的にテンプレート層１０２を通して配置され、テンプレート層１０２は、ＭＯＣＶＤ等によって成長させられ、基板１０１上に堆積させられるＩＩＩ族窒化物系半導体から作製される。
【0043】
成長制限マスク１０４は、例えば、プラズマ化学蒸着（ＣＶＤ）、スパッタリング、イオンビーム堆積（ＩＢＤ）等によって基板１０１の上に堆積させられる絶縁体フィルム（例えば、ＳｉＯ２フィルム）から形成されることができ、次いで、ＳｉＯ２フィルムは、所定のフォトマスクおよびエッチングを使用して、フォトリソグラフィによって開口部エリア１０５を含むようにパターン化される。
【0044】
図３（ａ）、３（ｂ）、３（ｃ）、および３（ｄ）の概略図に示されるように、ＧａＮ系層等のエピタキシャルＩＩＩ族窒化物層３０１が、ＥＬＯによって、ＧａＮ基板１０１および成長制限マスク１０４上に成長させられる。ＥＬＯ ＩＩＩ族窒化物層３０１の成長は、最初に、開口部エリア１０５内で、ＧａＮ系基板１０１上に、次いで、開口部エリア１０５から側方に、成長制限マスク１０４の上を覆って生じる。ＥＬＯ ＩＩＩ族窒化物層３０１の成長は、隣接した開口部エリア１０５からのＥＬＯ ＩＩＩ族窒化物層３０１が、成長制限マスク１０４の上部で合体し得る前、停止または中断される。代替として、ＥＬＯ ＩＩＩ族窒化物層３０１の成長は、継続され、近隣ＥＬＯ ＩＩＩ族窒化物層３０１と合体し得る。ＥＬＯ ＩＩＩ族窒化物層３０１のウィング３０２は、開口部エリア１０５の両側の減少した瑕疵密度のエリアである。ＥＬＯ ＩＩＩ族窒化物層３０１の組成に応じて、追加のＩＩＩ族素子層３０３が、ＥＬＯ ＩＩＩ族窒化物層３０１上またはその上方に堆積させられ、それらは、活性領域、ｐ型層、電子遮断層（ＥＢＬ）、およびクラッディング層のみならず、他の層も含み得る。次いで、素子３０４の製作が、実施され、それは、開口を画定するためのイオン注入層（電流遮断層）を含み得、ＤＢＲ鏡とｐ型およびｎ型接点堆積を用いて素子３０４の製作を仕上げる前、ｎ＋＋／ｐ＋＋層を含むトンネルジャンクションが、再成長させられるか、または、透過性ＩＴＯ電流拡散層が、素子層３０３の上を覆って配置される。
【0045】
図４（ａ）は、二重ＶＣＳＥＬ３０４を図示する概略図であり、それらのうちの各々が、ＩＩＩ族素子層３０３を使用して、ＥＬＯ ＩＩＩ族窒化物層３０１のウィング３０２上に製作される。ＶＣＳＥＬ３０４の各々は、ＵＩＤ ＧａＮ層４０１と、ｎ－ＧａＮ層４０２と、活性領域４０３と、ｐ－ＧａＮ層４０４とを含み、メサが、エッチングされ、次いで、電流遮断層４０５が、堆積させられた後、トンネルジャンクションまたは透過性伝導層４０６、およびＤＢＲ４０７が続く。
【0046】
ここで説明される設計は、基部設計Ｉと称され、ｐ接点およびｎ接点を伴わない。しかしながら、この特定の設計では、素子３０４の片側に接触パッドを設置することによる水平電流注入、または、ＥＬＯウィング３０２の界面の一部または２つのＥＬＯウィング３０２間の開放窓領域を利用すること（２つのＶＣＳＥＬ３０４が単一ユニットとして梱包される場合）による垂直電流注入を選定する自由がある。
【0047】
本文脈では、基部設計Ｉは、以下のいずれかを取得するためにＬＬＯまたは化学的エッチングを使用する：ｎ側にリフロー曲面長空洞ＶＣＳＥＬ３０４を伴う水平電流注入構成（設計Ｉ－Ａと称される）；または研磨短空洞ＶＣＳＥＬ３０４を伴う垂直電流注入構成（設計Ｉ－Ｂと称される）；または研磨かつ再成長ＶＣＳＥＬ３０４（設計Ｉ－Ｃと称される）；またはＥＬＯマスク１０４またはホスト基板１０１のいずれかの上に転写される凹面形状を伴うＶＣＳＥＬ３０４（設計Ｉ－Ｄと称される）；またはｐ側のリフロー曲面長空洞ＶＣＳＥＬ３０４（設計Ｉ－Ｅと称される）。
【0048】
図４（ｂ）は、二重ＶＣＳＥＬ３０４を図示する概略図であり、それらのうちの各々が、ＩＩＩ族素子層３０３を使用して、ＥＬＯ ＩＩＩ族窒化物層３０１のウィング３０２上に製作される。ＶＣＳＥＬ３０４は、ＵＩＤ ＧａＮ層４０１と、ｎ－ＧａＮ層４０２と、活性領域４０３と、ｐ－ＧａＮ層４０４とを含み、メサが、エッチングされ、次いで、電流遮断層４０５が堆積させられた後、トンネルジャンクションまたは透過性伝導層４０６およびＤＢＲ４０７が続く。最後に、ｎ接点４０８およびｐ接点４０９が、堆積させられる。
【0049】
（異質基板を除去する方法）
提案されるＶＣＳＥＬ素子３０４は、シリコン上ＧａＮまたはサファイア上ＧａＮ等の異質基板１０１からＥＬＯ ＩＩＩ族窒化物層３０１のウィング３０２上に製作される。基部設計Ｉ構造から、電流注入の２つのバージョン、すなわち、水平電流注入構造および垂直電流注入構造が、提案され、それらは、設計Ｉ－Ａ、Ｉ－Ｂ、Ｉ－Ｃ、Ｉ－Ｄ、およびＩ－Ｅと併せて説明される。
提案されるＶＣＳＥＬ素子３０４は、シリコン上ＧａＮまたはサファイア上ＧａＮ等の異質基板１０１からＥＬＯ ＩＩＩ族窒化物層３０１のウィング３０２上に製作される。基部設計Ｉ構造から、電流注入の２つのバージョン、すなわち、水平電流注入構造および垂直電流注入構造が、提案され、それらは、設計Ｉ－Ａ、Ｉ－Ｂ、Ｉ－Ｃ、Ｉ－Ｄ、およびＩ－Ｅと併せて説明される。
【0050】
そのような設計の１つ、例えば、水平注入の場合の除去可能性は、図５（ａ）、５（ｂ）、５（ｃ）、および５（ｄ）において図示される。ガラス等のキャリア基板５０１が、図５（ａ）に示されるように、はんだ５０２等を使用して、事前に加工されたＶＣＳＥＬ３０４に取り付けられた後、図５（ｂ）に示されるように、基板１０１のＬＬＯが続く。キャリア基板５０１の取り付けは、例えば、図５（ｃ）に示されるように、ＳＵ－８等のフォトレジスト５０３を使用して平坦にした後に行われ得る。例えば、孤立させられたＶＣＳＥＬ３０４は、数ミクロンのフォトレジスト５０３によって不動態化され、結果として生じる構造は、次いで、キャリア基板５０１の上の熱解放テープ５０４によって、捕捉されることができる。
【0051】
ＬＬＯは、サファイア基板から薄いＧａＮ層スタックを除去し、次いで、それをキャリア基板の上に移すための高速かつ非化学的方法であることが証明された方法である。サファイア基板からの最初のＬＬＯベースのＧａＮフィルムの分離は、３５５ｎｍの波長を伴う第３の高調波ＱスイッチドＮｄ：ＹＡＧレーザを使用して実証された。この波長を伴うレーザパルスは、ＧａＮ／サファイア界面上にサファイア基板を通して伝送され、ＧａＮ界面領域において吸収された。光子吸収は、ＧａＮの金属ＧａおよびガスＮ２への分解を誘発した。
【0052】
従来、ＬＬＯは、エキシマレーザ（例えば、１９３ｎｍのＡｒＦ、２４８ｎｍのＫｒＦ、および３０８ｎｍのＸｅＣｌレーザ）、およびＱスイッチドレーザ（例えば、周波数３倍（３５５ｎｍ）または周波数４倍（２６６ｎｍ）のナノ秒レーザ）を含む様々な短パルスレーザを使用して実施されることができる。光電子工学産業では、２４８ｎｍの発光波長を伴うＫｒＦエキシマレーザが、多くの場合、ラスタ走査方法を使用するＬＬＯ手順のために適用される。この従来のＬＬＯアプローチは、半導体における直接的な吸収を要求する。
【0053】
図５（ａ）および５（ｃ）に示されるように、ＥＬＯウィング３０２上でＶＣＳＥＬ３０４を加工した後、キャリア基板５０１は、取り付けられ、次いで、レーザ５０５が、ホスト基板１０１（サファイア上ＧａＮ）の後部から開放窓領域５０６に集中させられる。本発明では、レーザ５０５の照射は、開放窓領域５０６においてのみ選択的である。レーザ５０５は、開放窓領域５０６において、非常に狭く集中させられることができ、ＶＣＳＥＬ３０４全体にわたる照射の必要性がなく、結果として、この方法は、ＶＣＳＥＬ３０４の素子層への著しい損傷なしで製作されたＶＣＳＥＬ３０４をリフトオフするために非常に有利である。さらに、基板１０１とのＥＬＯウィング３０２の界面５０７は、照射中、ＥＬＯマスク１０４で完全に覆われ、ＥＬＯマスク１０４は、図５（ｂ）および５（ｄ）に示されるように、さらなる損傷から保護し、界面５０７においてのみＧａ融解を残すであろう。ＫＯＨと同様の化学物質を使用することを除き、類似するプロセスが、ＬＬＯの代わりに、シリコン上ＧａＮテンプレート１０２のリフトオフのために遂行されるであろう。
【0054】
ＳｉＯ２ＥＬＯマスク１０４が使用されているとき、ＥＬＯマスク１０４は、次いで、化学溶液、例えば、ＢＨＦを使用して溶解させられる。結果として生じるＶＣＳＥＬ素子ユニット３０４は、図５（ｅ）および５（ｆ）に示されるように、開放界面５０７を伴ってキャリア基板５０１の上に設置される。界面５０７はさらに、下で説明されるように、共振空洞ＤＢＲ鏡を製作するプロセスのために、かつ垂直注入のための金属接点を配置するために修正される。
【0055】
（ＶＣＳＥＬ設計Ｉ－Ａ）
設計Ｉ－Ａでは、所望の直径を伴う樹脂ディスクが、ＥＬＯウィング３０２の界面５０７上にフォトリソグラフィ処理される。代替として、均一なスピンコーティングがＥＬＯ層３０１の離散性に起因して課題を生じさせるとき、プリンタが、レジストディスクを設置するために使用され得る。試料を加熱することによって、ディスクは、液滴に融解する。ＲＩＥが、それらを犠牲マスクとして除去することによって、樹脂液滴の表面形状を界面５０７の上に移すために使用され得、それは、レンズ形状の表面を界面５０７上に残すであろう。ｎ側ＤＢＲ（例えば、Ｔａ２Ｏ５／ＳｉＯ２二重層）が、図５（ｇ）に示されるように、曲面鏡５０８を形成するために堆積させられる。
設計Ｉ－Ａでは、所望の直径を伴う樹脂ディスクが、ＥＬＯウィング３０２の界面５０７上にフォトリソグラフィ処理される。代替として、均一なスピンコーティングがＥＬＯ層３０１の離散性に起因して課題を生じさせるとき、プリンタが、レジストディスクを設置するために使用され得る。試料を加熱することによって、ディスクは、液滴に融解する。ＲＩＥが、それらを犠牲マスクとして除去することによって、樹脂液滴の表面形状を界面５０７の上に移すために使用され得、それは、レンズ形状の表面を界面５０７上に残すであろう。ｎ側ＤＢＲ（例えば、Ｔａ２Ｏ５／ＳｉＯ２二重層）が、図５（ｇ）に示されるように、曲面鏡５０８を形成するために堆積させられる。
【0056】
図５（ｈ）は、完成されたＶＣＳＥＬ３０４を示し、それは、ＵＩＤ ＧａＮ層４０１と、ｎ－ＧａＮ層４０２と、活性領域４０３と、ｐ－ＧａＮ層４０４と、電流遮断層４０５と、トンネルジャンクションまたは透過性伝導層４０６と、ＤＢＲ４０７と、ｎ接点４０８と、ｐ接点４０９とを含む。
【0057】
この設計は、中でも、長空洞ＶＣＳＥＬ３０４専用であって、概して、共振空洞長が、２０μｍを上回る。
【0058】
（ＶＣＳＥＬ設計Ｉ－Ｂ）
設計Ｉ－Ｂは、短空洞ＶＣＳＥＬ３０４を設計することにおいて使用されることができ、共振空洞厚は、約数波長、例えば、ｘλ＝７λ、１３λ、２３λ等であり、λは、素子の発光波長である。短空洞長は、大きいモード間隔に起因して、単一の縦方向モード発光を取得するために使用されることができる。この設計では、ホスト基板１０１を除去した後、線５０９まで薄くすることが、図５（ｉ）に示されるように、望ましい空洞長を取得するために界面５０７上で実施されることができ、次いで、第２のＤＢＲ鏡４０７が、図５（ｊ）に示されるように、界面５０７において配置され、ＶＣＳＥＬ３０４の製作を完了させることができる。
設計Ｉ－Ｂは、短空洞ＶＣＳＥＬ３０４を設計することにおいて使用されることができ、共振空洞厚は、約数波長、例えば、ｘλ＝７λ、１３λ、２３λ等であり、λは、素子の発光波長である。短空洞長は、大きいモード間隔に起因して、単一の縦方向モード発光を取得するために使用されることができる。この設計では、ホスト基板１０１を除去した後、線５０９まで薄くすることが、図５（ｉ）に示されるように、望ましい空洞長を取得するために界面５０７上で実施されることができ、次いで、第２のＤＢＲ鏡４０７が、図５（ｊ）に示されるように、界面５０７において配置され、ＶＣＳＥＬ３０４の製作を完了させることができる。
【0059】
（ＶＣＳＥＬ設計Ｉ－Ｃ）
設計Ｉ－Ｃは、設計Ｉ－Ｂにおけるような短空洞ＶＣＳＥＬであるが、ＥＬＯ基部層３０１の上に、活性領域およびｐ－ＧａＮ層を導入する前、上部表面から研磨することによって達成するための代替アプローチである。図６（ａ）に示されるように、所望のＥＬＯウィング３０２幅に到達した後、ＥＬＯ ＩＩＩ族窒化物層３０１は、図６（ｂ）に示されるように、点６０１（所望の事前に計算された値）に到達するように上部表面から研磨され、次いで、再成長が、活性領域とｐ－ＧａＮ層とを含むＩＩＩ族窒化物半導体素子層３０３を成長させるために実施される。次いで、電流遮断層と、電流拡散層と、ＤＢＲ鏡と、１つ以上の金属接点とを含むＶＣＳＥＬ３０４の構造を製作するためのプロセスが、実施される。基板除去において説明される方法の１つを使用して、ホスト基板１０１は、除去され、ＥＬＯウィング３０２の界面５０７は、第２のＤＢＲ鏡を堆積させるために使用される。
設計Ｉ－Ｃは、設計Ｉ－Ｂにおけるような短空洞ＶＣＳＥＬであるが、ＥＬＯ基部層３０１の上に、活性領域およびｐ－ＧａＮ層を導入する前、上部表面から研磨することによって達成するための代替アプローチである。図６（ａ）に示されるように、所望のＥＬＯウィング３０２幅に到達した後、ＥＬＯ ＩＩＩ族窒化物層３０１は、図６（ｂ）に示されるように、点６０１（所望の事前に計算された値）に到達するように上部表面から研磨され、次いで、再成長が、活性領域とｐ－ＧａＮ層とを含むＩＩＩ族窒化物半導体素子層３０３を成長させるために実施される。次いで、電流遮断層と、電流拡散層と、ＤＢＲ鏡と、１つ以上の金属接点とを含むＶＣＳＥＬ３０４の構造を製作するためのプロセスが、実施される。基板除去において説明される方法の１つを使用して、ホスト基板１０１は、除去され、ＥＬＯウィング３０２の界面５０７は、第２のＤＢＲ鏡を堆積させるために使用される。
【0060】
図６（ｃ）は、ＥＬＯ ＩＩＩ族窒化物層３０１を伴うサファイア上ＧａＮ基板１０１を示すＳＥＭ画像である。図６（ｄ）は、ＥＬＯ ＩＩＩ族窒化物層３０１を伴うシリコン上ＧａＮ基板１０１を示すＳＥＭ画像である。
【0061】
リフトオフの前の結果として生じるＶＣＳＥＬ３０４は、図６（ｅ）に示され、ＵＩＤ ＧａＮ層４０１と、ｎ－ＧａＮ層４０２と、活性領域４０３と、ｐ－ＧａＮ層４０４とを含み、メサが、エッチングされ、次いで、電流遮断層４０５が、堆積させられた後、トンネルジャンクション４０６、ＤＢＲ４０７、およびイオン注入開口６０２が続く。リフトオフの後、ＶＣＳＥＬ３０４の製作を完了させるために、界面５０７において配置される第２のＤＢＲ鏡４０７が、図６（ｆ）に示される。
【0062】
（ＶＣＳＥＬ設計Ｉ－Ｄ）
設計Ｉ－Ｄは、設計Ｉ－Ａの長空洞ＶＣＳＥＬを複製するが、しかしながら、界面５０７上のレジストリフローは、曲面鏡５０８を達成するために必要とされない。レジストリフローは、ＥＬＯマスク１０４を調製するときの第１の段階において使用される。例えば、図７（ａ）に示されるように、凹面形状７０１は、ホスト基板１０１の上、またはＥＬＯマスク１０４材料の上において転写される。転写プロセスは、ナノインプリントまたはレジストディスクの熱リフロー機構を伴い得る。次いで、以前の設計と同様に、開口部エリア１０５が、図７（ｂ）に示されるように、基部ＥＬＯ層３０１を成長させるためにシリコン上ＧａＮまたはサファイア上ＧａＮテンプレート１０２上で開放され、その後、ＵＩＤ ＧａＮ層４０１と、ｎ－ＧａＮ層４０２と、活性領域４０３と、ｐ－ＧａＮ層４０４とを含むＶＣＳＥＬ素子層３０３が続く。
設計Ｉ－Ｄは、設計Ｉ－Ａの長空洞ＶＣＳＥＬを複製するが、しかしながら、界面５０７上のレジストリフローは、曲面鏡５０８を達成するために必要とされない。レジストリフローは、ＥＬＯマスク１０４を調製するときの第１の段階において使用される。例えば、図７（ａ）に示されるように、凹面形状７０１は、ホスト基板１０１の上、またはＥＬＯマスク１０４材料の上において転写される。転写プロセスは、ナノインプリントまたはレジストディスクの熱リフロー機構を伴い得る。次いで、以前の設計と同様に、開口部エリア１０５が、図７（ｂ）に示されるように、基部ＥＬＯ層３０１を成長させるためにシリコン上ＧａＮまたはサファイア上ＧａＮテンプレート１０２上で開放され、その後、ＵＩＤ ＧａＮ層４０１と、ｎ－ＧａＮ層４０２と、活性領域４０３と、ｐ－ＧａＮ層４０４とを含むＶＣＳＥＬ素子層３０３が続く。
【0063】
具体的に、図７（ａ）および７（ｂ）は、ＥＬＯ基部層３０１において曲面表面形状７０１を達成させるためのプロセスステップを図示する概略図であり、図７（ａ）は、ホスト基板１０１が、成長制限マスク１０４で覆われたパターン化された曲面領域７０１を有することを示し、図７（ｂ）は、ＥＬＯ ＩＩＩ族窒化物層３０１と、ＶＣＳＥＬ３０４の素子層４０１、４０２、４０３、４０４とを示す。次いで、フロントエンドプロセスが、図７（ｃ）に示されるように、電流遮断層、電流拡散層、ＤＢＲ鏡、金属接点等を加工するために、遂行される。次に、ホスト基板１０１は、図７（ｄ）に示されるように、サファイア上ＧａＮの場合のＬＬＯまたはシリコン上ＧａＮの場合の化学的エッチングのいずれかを使用して除去され、リフトオフの後、第２のＤＢＲ鏡４０７が、界面５０７において配置され、ＶＣＳＥＬ３０４の製作を完了させ、それは、ＵＩＤ ＧａＮ層４０１と、ｎ－ＧａＮ層４０２と、活性領域４０３と、ｐ－ＧａＮ層４０４と、トンネルジャンクション４０６と、ＤＢＲ４０７と、ｎ接点４０８と、イオン注入開口６０２とを含む。
【0064】
（ＶＣＳＥＬ設計Ｉ－Ｅ）
設計Ｉ－Ｅは、長空洞ＶＣＳＥＬ設計Ｉ－Ａを複製するが、しかしながら、界面５０７上のレジストリフローは、曲面鏡５０８を達成するために必要とされなかった。レジストリフロープロセスは、素子３０４のｐ側で実施される。
設計Ｉ－Ｅは、長空洞ＶＣＳＥＬ設計Ｉ－Ａを複製するが、しかしながら、界面５０７上のレジストリフローは、曲面鏡５０８を達成するために必要とされなかった。レジストリフロープロセスは、素子３０４のｐ側で実施される。
【0065】
図６（ｇ）に示されるように、長空洞ＶＣＳＥＬ３０４が、ヘテロ基板１０１のＥＬＯウィング３０２上に製作され、長空洞ＶＣＳＥＬ３０４は、ＵＩＤ ＧａＮ層４０１と、ｎ－ＧａＮ層４０２と、活性領域４０３と、ｐ－ＧａＮ層４０４と、トンネルジャンクション４０６と、ｎ接点４０８と、イオン注入開口６０２と、ＶＣＳＥＬ３０４のｐ側における第１の曲面鏡５０８とを含む。図６（ｈ）に示されるように、素子３０４は、キャリア基板５０１を使用して、リフトオフされる。次いで、ＥＬＯウィング界面５０７は、ｎ接点４０８とともに、ＶＣＳＥＬ３０４のｎ側の第２の平坦ＤＢＲ鏡４０７のために使用される。本実施形態では、ＥＬＯ ＩＩＩ族窒化物層３０１は、設計Ｉ－Ｃにおいて説明されるように、基板１０１が除去された後、かつ第２の平坦ＤＢＲ鏡４０７がＥＬＯウィング界面５０７上に配置される前、研磨され得る。
【0066】
図８は、ＥＬＯ界面５０７上に堆積させられる金属８０１を使用する垂直電流注入構成を伴う例示的長空洞ＶＣＳＥＬ３０４の概略図であり、金属８０１は、ｎ接点として、ＶＣＳＥＬ３０４を別のキャリア８０２に接合する。長空洞ＶＣＳＥＬ３０４は、別様に、ＵＩＤ ＧａＮ層４０１と、ｎ－ＧａＮ層４０２と、活性領域４０３と、ｐ－ＧａＮ層４０４と、トンネルジャンクション４０６と、ＤＢＲ４０７と、ｎ接点４０８と、イオン注入開口６０２とを含む。
【0067】
（製作ステップ）
本発明のための典型的製作ステップは、下でさらに詳細に説明される。
ステップ１：成長制限マスク１０４を形成することから始まり、それは、以下によって達成されることができる。成長制限マスク１０４をホスト基板１０１上に設置する。成長制限マスク１０４は、ナノインプリントリソグラフィを使用してパターン化されるか、または、所望の形状が、フォトリソグラフィ＋ウェットエッチングまたはフォトリソグラフィ＋ドライエッチングを使用して、成長制限マスク１０４の上に転写されることができる。代替として、平面マスク１０４が、使用され得る。
ステップ２：複数のストライプ状開口部エリア１０５が、基板１０１上に開放され、基板１０１は、ＩＩＩ族窒化物系半導体であるか、または、基板は、サファイア、Ｓｉ、ＳｉＣ、ＳｉＮ、ＧａＡｓ、Ｇａ２Ｏ３、ＬｉＡｌＯ２等のヘテロ基板１０１であるか、または、基板１０１は、テンプレート１０２を含む。
ステップ３：複数のＥＬＯ ＩＩＩ族窒化物層３０１が、成長制限マスク１０４を使用して基板１０１上に成長させられ、成長は、成長制限マスク１０４のストライプ状開口部エリア１０５と平行方向に延び、ＥＬＯ ＩＩＩ族窒化物層３０１は、成長制限マスク１０４上に設計される形状をとり、設計されたパターンは、ＥＬＯ ＩＩＩ族窒化物層３０１と成長制限マスク１０４との間の表面である界面５０７の上に転写される。平面マスク１０４の場合、界面５０７は、平面表面である。
ステップ４：従来の方法によって、ＥＬＯ ＩＩＩ族窒化物層３０１のウィング３０２上（大抵の場合、平坦表面領域上）にＶＣＳＥＬ３０４を製作する。
ステップ５：素子３０４ユニットを分割し、ホスト基板１０１上の素子３０４ユニットを孤立させる。
ステップ６：サブ搭載部またはキャリア５０１を取り付ける。
ステップ７：ホスト基板１０１をリフトオフするために、照射または化学的にエッチングする。
ステップ８：素子３０４ユニットをホスト基板１０１から分離する。
ステップ９：緩衝フッ化水素酸（ＢＨＦ）またはフッ化水素酸（ＨＦ）等の化学的エッチングを使用して、成長制限マスク１０４を溶解させる。
ステップ１０：第２のＤＢＲ４０７をＥＬＯウィング界面５０７上に設置するか、または、レジストリフローを使用して曲面鏡表面７０１を調製し、第２のＤＢＲ４０７を設置する。
本発明のための典型的製作ステップは、下でさらに詳細に説明される。
ステップ１：成長制限マスク１０４を形成することから始まり、それは、以下によって達成されることができる。成長制限マスク１０４をホスト基板１０１上に設置する。成長制限マスク１０４は、ナノインプリントリソグラフィを使用してパターン化されるか、または、所望の形状が、フォトリソグラフィ＋ウェットエッチングまたはフォトリソグラフィ＋ドライエッチングを使用して、成長制限マスク１０４の上に転写されることができる。代替として、平面マスク１０４が、使用され得る。
ステップ２：複数のストライプ状開口部エリア１０５が、基板１０１上に開放され、基板１０１は、ＩＩＩ族窒化物系半導体であるか、または、基板は、サファイア、Ｓｉ、ＳｉＣ、ＳｉＮ、ＧａＡｓ、Ｇａ２Ｏ３、ＬｉＡｌＯ２等のヘテロ基板１０１であるか、または、基板１０１は、テンプレート１０２を含む。
ステップ３：複数のＥＬＯ ＩＩＩ族窒化物層３０１が、成長制限マスク１０４を使用して基板１０１上に成長させられ、成長は、成長制限マスク１０４のストライプ状開口部エリア１０５と平行方向に延び、ＥＬＯ ＩＩＩ族窒化物層３０１は、成長制限マスク１０４上に設計される形状をとり、設計されたパターンは、ＥＬＯ ＩＩＩ族窒化物層３０１と成長制限マスク１０４との間の表面である界面５０７の上に転写される。平面マスク１０４の場合、界面５０７は、平面表面である。
ステップ４：従来の方法によって、ＥＬＯ ＩＩＩ族窒化物層３０１のウィング３０２上（大抵の場合、平坦表面領域上）にＶＣＳＥＬ３０４を製作する。
ステップ５：素子３０４ユニットを分割し、ホスト基板１０１上の素子３０４ユニットを孤立させる。
ステップ６：サブ搭載部またはキャリア５０１を取り付ける。
ステップ７：ホスト基板１０１をリフトオフするために、照射または化学的にエッチングする。
ステップ８：素子３０４ユニットをホスト基板１０１から分離する。
ステップ９：緩衝フッ化水素酸（ＢＨＦ）またはフッ化水素酸（ＨＦ）等の化学的エッチングを使用して、成長制限マスク１０４を溶解させる。
ステップ１０：第２のＤＢＲ４０７をＥＬＯウィング界面５０７上に設置するか、または、レジストリフローを使用して曲面鏡表面７０１を調製し、第２のＤＢＲ４０７を設置する。
【0068】
（成長制限マスクを形成する）
一実施形態では、ＧａＮ系層３０１は、ＥＬＯによって、ＳｉＯ２を備えている成長制限マスク１０４上に成長させられ、ＧａＮ系層３０１は、成長制限マスク１０４の上部で合体することも、しないこともある。
一実施形態では、ＧａＮ系層３０１は、ＥＬＯによって、ＳｉＯ２を備えている成長制限マスク１０４上に成長させられ、ＧａＮ系層３０１は、成長制限マスク１０４の上部で合体することも、しないこともある。
【0069】
成長制限マスク１０４は、開口部エリアストライプ１０３から成り、開口部エリア１０５間のストライプ１０３は、１μｍ～２０μｍの幅と、１０μｍ～１００μｍの間隔とを有する。非極性基板１０１が使用される場合、開口部エリア１０５は、＜０００１＞軸に沿って配向される。半極性（２０－２１）または（２０－２－１）基板１０１が使用される場合、開口部エリア１０５は、それぞれ、［－１０１４］または［１０－１４］と平行方向に配向される。開口部エリア１０５が他の方向に配向される基板１０１の他の面も、同様に使用され得る。
【0070】
本発明は、成長制限マスク１０４を使用して、高品質なＩＩＩ族窒化物半導体層３０１を取得することができる。結果として、本発明はまた、転位および積層欠陥等の減少した瑕疵密度を伴う素子を容易に取得することもできる。これらの技法は、基板１０１が、成長制限マスク１０４を通して、ＥＬＯ ＧａＮ系層３０１の成長を可能にする限り、サファイア、Ｓｉ、ＳｉＣ、ＳｉＮ、ＧａＡｓ、Ｇａ２Ｏ３、ＬｉＡｌＯ２等のヘテロ基板１０１とともに使用されることができる。
【0071】
（成長制限マスクをパターン化する）
開口部エリア１０５を成長制限マスク１０４上に生成する前、事前加工が、成長制限マスク１０４に実施される。本願は、ＶＣＳＥＬを調製することに焦点を当てる。開口部エリアストライプ１０３は、各ウィング上にＶＣＳＥＬを収容するために、図２（ａ）、２（ｂ）、２（ｃ）、および２（ｄ）に示されるもの等の限定された長さ１０３Ａであることができるか、または、各ウィング３０２上にいくつかのＶＣＳＥＬ素子を収容するために、長い長さ１０３Ｂのストライプ１０３であることができる。ある場合、例えば、設計Ｉ－Ｄでは、凹面形状が、ＥＬＯマスク１０４またはホスト基板１０１上に転写され、次いで、ＥＬＯ成長のための開口部エリア１０５が、転写される。開口部エリア１０５は、成長パラメータが、層３０１の厚さに対するウィング３０２のより大きい比を最適化するように選定される。
開口部エリア１０５を成長制限マスク１０４上に生成する前、事前加工が、成長制限マスク１０４に実施される。本願は、ＶＣＳＥＬを調製することに焦点を当てる。開口部エリアストライプ１０３は、各ウィング上にＶＣＳＥＬを収容するために、図２（ａ）、２（ｂ）、２（ｃ）、および２（ｄ）に示されるもの等の限定された長さ１０３Ａであることができるか、または、各ウィング３０２上にいくつかのＶＣＳＥＬ素子を収容するために、長い長さ１０３Ｂのストライプ１０３であることができる。ある場合、例えば、設計Ｉ－Ｄでは、凹面形状が、ＥＬＯマスク１０４またはホスト基板１０１上に転写され、次いで、ＥＬＯ成長のための開口部エリア１０５が、転写される。開口部エリア１０５は、成長パラメータが、層３０１の厚さに対するウィング３０２のより大きい比を最適化するように選定される。
【0072】
（成長制限マスクを使用して、複数のエピタキシャル層を基板上に成長させる）
ＩＩＩ族素子層３０３は、従来の方法によって、ＥＬＯ ＧａＮ系層３０１上に成長させられる。一実施形態では、ＭＯＣＶＤが、ＥＬＯ ＧａＮ系層３０１およびＩＩＩ族素子層３０３の両方を含む島状ＩＩＩ族窒化物半導体層のエピタキシャル成長のために使用される。島状ＩＩＩ族窒化物半導体層３０１、３０３は、ＭＯＣＶＤ成長が、ＥＬＯ ＧａＮ系層３０１が合体する前、停止されるので、互いから分離されている。
ＩＩＩ族素子層３０３は、従来の方法によって、ＥＬＯ ＧａＮ系層３０１上に成長させられる。一実施形態では、ＭＯＣＶＤが、ＥＬＯ ＧａＮ系層３０１およびＩＩＩ族素子層３０３の両方を含む島状ＩＩＩ族窒化物半導体層のエピタキシャル成長のために使用される。島状ＩＩＩ族窒化物半導体層３０１、３０３は、ＭＯＣＶＤ成長が、ＥＬＯ ＧａＮ系層３０１が合体する前、停止されるので、互いから分離されている。
【0073】
トリメチルガリウム（ＴＭＧａ）、トリメチルインジウム（ＴＭＩｎ）、およびトリエチルアルミニウム（ＴＭＡｌ）が、ＩＩＩ元素源として使用される。アンモニア（ＮＨ３）が、窒素を供給するための生ガスとして使用される。水素（Ｈ２）および窒素（Ｎ２）が、ＩＩＩ元素源のキャリアガスとして使用される。水素をキャリアガス中に含むことが、滑らかな表面エピ層を取得するために重要である。
【0074】
塩類およびビス（シクロペンタジエニル）マグネシウム（Ｃｐ２Ｍｇ）が、ｎ型およびｐ型ドーパントとして使用される。圧力設定は、典型的に、５０～７６０Ｔｏｒｒである。ＩＩＩ族窒化物系半導体層は、概して、７００～１，２５０℃の温度範囲において成長させられる。
【0075】
例えば、成長パラメータは、以下を含む。すなわち、ＴＭＧは、１２ｓｃｃｍであり、ＮＨ３は、８ｓｌｍであり、キャリアガスは、３ｓｌｍであり、ＳｉＨ４は、１．０ｓｃｃｍであり、Ｖ／ＩＩＩ比は、約７，７００である。
【0076】
（限定エリアエピタキシ（ＬＡＥ）ＩＩＩ族窒化物層のＥＬＯ）
従来技術では、いくつかの角錐形の小丘が、成長に続いて、ｍ面ＩＩＩ族窒化物フィルムの表面上に観察されている（例えば、米国特許出願公開第２０１７／００９２８１０号を参照されたい）。さらに、波状表面および陥没した部分が、成長表面上に現れており、それらは、表面粗度を悪化させる。これは、非常に深刻な問題である。例えば、いくつかの論文によると、滑らかな表面は、基板の成長表面のオフ角（ｏｆｆ－ａｎｇｌｅ）（＞１度）を制御することと、Ｎ２キャリアガス条件を使用することとによって、取得されることができる。しかしながら、これらは、高生産コストにより、大量生産のために非常に限定された条件である。さらに、ＧａＮ基板は、それらの製作方法から、原点に対してオフ角の大きい変動を有する。例えば、基板がオフ角の大きい面内分布を有する場合、基板は、ウエハ内のこれらの点において異なる表面形態形状を有する。この場合、収率は、オフ角の大きい面内分布によって減らされる。したがって、技法がオフ角面内分布に依存しないことが必要である。
従来技術では、いくつかの角錐形の小丘が、成長に続いて、ｍ面ＩＩＩ族窒化物フィルムの表面上に観察されている（例えば、米国特許出願公開第２０１７／００９２８１０号を参照されたい）。さらに、波状表面および陥没した部分が、成長表面上に現れており、それらは、表面粗度を悪化させる。これは、非常に深刻な問題である。例えば、いくつかの論文によると、滑らかな表面は、基板の成長表面のオフ角（ｏｆｆ－ａｎｇｌｅ）（＞１度）を制御することと、Ｎ２キャリアガス条件を使用することとによって、取得されることができる。しかしながら、これらは、高生産コストにより、大量生産のために非常に限定された条件である。さらに、ＧａＮ基板は、それらの製作方法から、原点に対してオフ角の大きい変動を有する。例えば、基板がオフ角の大きい面内分布を有する場合、基板は、ウエハ内のこれらの点において異なる表面形態形状を有する。この場合、収率は、オフ角の大きい面内分布によって減らされる。したがって、技法がオフ角面内分布に依存しないことが必要である。
【0077】
本発明は、下で記述されるように、これらの問題を解決する：
１．成長エリアは、基板１０１の縁からの成長制限マスク１０４のエリアによって限定される。
２．基板１０１は、ｍ面からｃ面およびＣ面に向かって－１６度～＋３０度に及ぶ、オフ角配向を有する非極性または半極性ＩＩＩ族窒化物基板１０１である。代替として、堆積させられたＩＩＩ族窒化物系半導体層１０２を伴うヘテロ基板１０１が、使用され得、層１０２は、ｍ面からｃ面に向かって＋１６度～－３０度に及ぶ、オフ角配向を有する。
３．島状ＩＩＩ族窒化物半導体層３０１、３０３は、ＩＩＩ族窒化物系半導体結晶のａ軸と垂直である長側を有する。
４．ＭＯＣＶＤ成長中、水素雰囲気が、使用されることができる。
１．成長エリアは、基板１０１の縁からの成長制限マスク１０４のエリアによって限定される。
２．基板１０１は、ｍ面からｃ面およびＣ面に向かって－１６度～＋３０度に及ぶ、オフ角配向を有する非極性または半極性ＩＩＩ族窒化物基板１０１である。代替として、堆積させられたＩＩＩ族窒化物系半導体層１０２を伴うヘテロ基板１０１が、使用され得、層１０２は、ｍ面からｃ面に向かって＋１６度～－３０度に及ぶ、オフ角配向を有する。
３．島状ＩＩＩ族窒化物半導体層３０１、３０３は、ＩＩＩ族窒化物系半導体結晶のａ軸と垂直である長側を有する。
４．ＭＯＣＶＤ成長中、水素雰囲気が、使用されることができる。
【0078】
本発明では、非極性および半極性成長中、水素雰囲気が、使用されることができる。
【0079】
一実施形態では、成長圧力は、６０～７６０Ｔｏｒｒに及ぶが、成長圧力は、好ましくは、島状ＩＩＩ族窒化物半導体層３０１、３０３のための広い幅を取得するために、１００～３００Ｔｏｒｒに及び、成長温度は、９００～１，２００℃に及び、Ｖ／ＩＩＩ比は、１０～３０，０００に及び、ＴＭＧは、２～２０ｓｃｃｍであり、ＮＨ３は、０．１～１０ｓｌｍに及び、キャリアガスは、水素ガスのみ、または、水素および窒素ガスの両方である。滑らかな表面を取得するために、各面の成長条件は、従来の方法によって最適化される必要がある。
【0080】
約２～８時間にわたる成長後、ＥＬＯ ＧａＮ系層３０１は、約１～５０μｍの厚さ、および約５０～１５０μｍの棒体幅を有するであろう。
【0081】
（素子を製作する）
素子３０４は、従来の方法によって、ＥＬＯウィング３０２の平坦表面領域において製作され、種々の素子３０４設計が、可能である。例えば、ＶＣＳＥＬ、電流遮断領域、およびトンネルジャンクションの再成長、ＩＴＯと同様の透過性伝導層の設置、および金属接点、およびＤＢＲ鏡が、必要とされ得る。これらは、ホスト基板１０１を除去する前、ＶＣＳＥＬ３０４のｐ側で製作されることができる。
素子３０４は、従来の方法によって、ＥＬＯウィング３０２の平坦表面領域において製作され、種々の素子３０４設計が、可能である。例えば、ＶＣＳＥＬ、電流遮断領域、およびトンネルジャンクションの再成長、ＩＴＯと同様の透過性伝導層の設置、および金属接点、およびＤＢＲ鏡が、必要とされ得る。これらは、ホスト基板１０１を除去する前、ＶＣＳＥＬ３０４のｐ側で製作されることができる。
【0082】
（素子ユニットを分離するための構造を形成する）
このステップの目的は、ＥＬＯ ＩＩＩ族窒化物素子層３０１を使用して、素子３０４ユニットをホスト基板１０１から孤立させることである。少なくとも２つの方法が、素子３０４ユニットをキャリア基板５０１の上に移すために使用されることができる。
このステップの目的は、ＥＬＯ ＩＩＩ族窒化物素子層３０１を使用して、素子３０４ユニットをホスト基板１０１から孤立させることである。少なくとも２つの方法が、素子３０４ユニットをキャリア基板５０１の上に移すために使用されることができる。
【0083】
一方法では、選択的エッチングマスクを使用して、ＩＩＩ族窒化物素子層３０３は、エッチングによって、ホスト基板１０１上で分離され、少なくとも成長制限マスク１０４を露出させる。
【0084】
別の方法では、ダイヤモンド先端付きスクライバまたはレーザスクライバによってけがきが、実施されることができる、またはＲＩＥ（反応性イオンエッチング）またはＩＣＰ（誘導結合プラズマ）エッチング等の他の方法が、素子３０４ユニットを孤立させるために使用され得る。
【0085】
次いで、孤立させられたＶＣＳＥＬ素子３０４ユニットは、ＳＵ－８等のフォトレジスト５０３で充填され、熱解放フィルム５０４を介して、キャリア基板５０１に取り付けられる、または単に、はんだ５０２を使用して、キャリアウエハ５０１に接合され、次いで、除去するステップが、実施される。
【0086】
（曲面構造をＥＬＯマスク上に形成する）
設計Ｉ－Ｄに説明される素子３０４に関して、成長制限マスク１０４またはホスト基板１０１は、ＥＬＯ層３０１の界面５０７の上への転写のために、曲面特徴７０１を生成するために事前に加工されなければならない。
設計Ｉ－Ｄに説明される素子３０４に関して、成長制限マスク１０４またはホスト基板１０１は、ＥＬＯ層３０１の界面５０７の上への転写のために、曲面特徴７０１を生成するために事前に加工されなければならない。
【0087】
凹面形状パターン７０１をＥＬＯ層３０１の界面５０７の上に移すために、マスク１０４は、同じパターンを含まなければならない。非常に有望なパターン化技法は、ナノインプリント技術である。最初に、逆パターンを伴うスタンプ、いわゆる、マスタが、製作される。圧力または毛細管力によって、パターンは、ホスト基板１０１またはマスク１０４材料の上に堆積させられるレジストの中に印刷される。加熱および／またはＵＶ硬化後、スタンプは、除去され、レジストは、エッチングマスクとしての機能を果たすことができる。このパターン化プロセスは、ウエハスケールで行われることができ、したがって、高いスループットをもたらす。マスタパターンは、最初に、従来のフォトリソグラフィ技法によって製作される必要がある。
【0088】
実証として、要求されるナノインプリント技術の非可用性に起因して、発明者は、図９（ａ）、９（ｂ）、９（ｃ）、９（ｄ）、および９（ｅ）に示されるように、レジストリフロー方法を使用して、成長制限マスク１０４の上に凸面形状を加工しており、ＥＬＯ層３０１の界面５０７の上に、同じ形状を正常に移した。
【0089】
図９（ａ）のグラフは、リフローが適用された後のレジストパターンの形状であり、図９（ｂ）の画像は、マスク１０４を堆積させた後の凸面形状であり、図９（ｃ）の画像は、マスク１０４からの凸面パターンをＥＬＯ成長のための開放窓領域５０６とともに組み合わせたものである。ＭＯＣＶＤを使用して、ｎ－ＧａＮ ＥＬＯ基部層３０１は、開放窓領域５０６から成長させられ、層３０１は、［Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｅｘｐｒｅｓｓ １３，０４１００３ （２０２０年）］に説明される方法を使用して、除去された。除去後のＥＬＯ層３０１の界面５０７は、図９（ｄ）の画像において示され、レーザ走査が、転写された構造を図９（ｅ）の画像において示すために、実施された。
【0090】
（用語の定義）
ＩＩＩ族窒化物系基板
ＩＩＩ族窒化物系基板１０１は、ＩＩＩ族窒化物系基板１０１が成長制限マスク１０４を通したＩＩＩ族窒化物系半導体層３０１、３０３の成長を可能にする限り、任意のタイプのＩＩＩ族窒化物系基板を備え得る：バルクＧａＮから｛０００１｝、｛１１－２２｝、｛１－１００｝、｛２０－２１｝、｛２０－２－１｝、｛１０－１１｝、｛１０－１－１｝面等、または他の面上でスライスされる任意のＧａＮ基板１０１；およびＡｌＮ結晶基板。
ＩＩＩ族窒化物系基板
ＩＩＩ族窒化物系基板１０１は、ＩＩＩ族窒化物系基板１０１が成長制限マスク１０４を通したＩＩＩ族窒化物系半導体層３０１、３０３の成長を可能にする限り、任意のタイプのＩＩＩ族窒化物系基板を備え得る：バルクＧａＮから｛０００１｝、｛１１－２２｝、｛１－１００｝、｛２０－２１｝、｛２０－２－１｝、｛１０－１１｝、｛１０－１－１｝面等、または他の面上でスライスされる任意のＧａＮ基板１０１；およびＡｌＮ結晶基板。
【0091】
異質またはヘテロ基板
本発明は、主に、異質またはヘテロ基板１０１とともに使用される。例えば、ＧａＮテンプレート１０２または他のＩＩＩ族窒化物系半導体層１０２が、成長制限マスク１０４に先立って、サファイア、Ｓｉ、ＳｉＣ、ＳｉＮ、ＧａＡｓ、Ｇａ２Ｏ３、ＬｉＡｌＯ２等のヘテロ基板１０１上に成長させられ得る。ＧａＮテンプレート１０２または他のＩＩＩ族窒化物系半導体層１０２は、典型的に、約２～６μｍの厚さにヘテロ基板１０１上に成長させられ、次いで、成長制限マスク１０４が、ＧａＮテンプレート１０２または別のＩＩＩ族窒化物系半導体層１０２上に配置される。
本発明は、主に、異質またはヘテロ基板１０１とともに使用される。例えば、ＧａＮテンプレート１０２または他のＩＩＩ族窒化物系半導体層１０２が、成長制限マスク１０４に先立って、サファイア、Ｓｉ、ＳｉＣ、ＳｉＮ、ＧａＡｓ、Ｇａ２Ｏ３、ＬｉＡｌＯ２等のヘテロ基板１０１上に成長させられ得る。ＧａＮテンプレート１０２または他のＩＩＩ族窒化物系半導体層１０２は、典型的に、約２～６μｍの厚さにヘテロ基板１０１上に成長させられ、次いで、成長制限マスク１０４が、ＧａＮテンプレート１０２または別のＩＩＩ族窒化物系半導体層１０２上に配置される。
【0092】
成長制限マスク
成長制限マスク１０４は、ＳｉＯ２、ＳｉＮ、ＳｉＯＮ、Ａｌ２Ｏ３、ＡｌＮ、ＡｌＯＮ、ＭｇＦ、ＺｒＯ２、ＴｉＮ等の誘電体層、またはＷ、Ｍｏ、Ｔａ、Ｎｂ、Ｒｈ、Ｉｒ、Ｒｕ、Ｏｓ、Ｐｔ等の耐熱金属または貴金属を備えている。成長制限マスク１０４は、上記の材料から選択される積層構造であり得る。それは、上記の材料から選定される、多重スタッキング層構造でもあり得る。
成長制限マスク１０４は、ＳｉＯ２、ＳｉＮ、ＳｉＯＮ、Ａｌ２Ｏ３、ＡｌＮ、ＡｌＯＮ、ＭｇＦ、ＺｒＯ２、ＴｉＮ等の誘電体層、またはＷ、Ｍｏ、Ｔａ、Ｎｂ、Ｒｈ、Ｉｒ、Ｒｕ、Ｏｓ、Ｐｔ等の耐熱金属または貴金属を備えている。成長制限マスク１０４は、上記の材料から選択される積層構造であり得る。それは、上記の材料から選定される、多重スタッキング層構造でもあり得る。
【0093】
一実施形態では、成長制限マスク１０４の厚さは、約０．０５～３μｍである。マスク１０４の幅は、好ましくは、２０μｍより大きく、より好ましくは、幅は、４０μｍより大きい。成長制限マスク１０４は、スパッタリング、電子ビーム蒸着、プラズマ強化化学蒸着（ＰＥＣＶＤ）、イオンビーム蒸着（ＩＢＤ）等によって堆積させられるが、それらの方法に限定されない。
【0094】
ｍ面自立ＧａＮ基板１０１上で、成長制限マスク１０４は、複数の開口部エリア１０５を備え、複数の開口部エリア１０５は、基板１０１の１１－２０方向と平行な第１の方向と、基板１０１の０００１方向と平行な第２の方向とに配置され、複数の開口部エリア１０５は、第２の方向に延びる間隔で周期的に配置される。開口部エリア１０５の長さは、例えば、１００～３５，０００μｍであり、幅は、例えば、２～１８０μｍであり、開口部エリア１０５の間隔は、例えば、２０～１８０μｍである。開口部エリア１０５の幅は、典型的に、第２の方向において一定であるが、必要に応じて、第２の方向において変更され得る。
【0095】
ｃ面自立ＧａＮ基板１０１上で、開口部エリア１０５は、基板１０１の１１－２０方向と平行な第１の方向と、基板１０１の１－１００方向と平行な第２の方向とに配置される。
【0096】
半極性（２０－２１）または（２０－２－１）ＧａＮ基板１０１上で、開口部エリア１０５は、それぞれ、［－１０１４］および［１０－１４］と平行な方向に配置される。
【0097】
代替として、ヘテロ基板１０１が、使用されることができる。ｃ面ＧａＮテンプレート１０２が、ｃ面サファイア基板１０１上に成長させられるとき、開口部エリア１０５は、ｃ面自立ＧａＮ基板１０１と同じ方向にあり、ｍ面ＧａＮテンプレート１０２が、ｍ面サファイア基板１０１上に成長させられるとき、開口部エリア１０５は、ｍ面自立ＧａＮ基板１０１と同じ方向にある。そうすることによって、ｍ面劈開面が、ｃ面ＧａＮテンプレートを伴う素子の棒体を分割するために使用されることができ、ｃ面劈開面が、ｍ面ＧａＮテンプレート１０２を伴う素子の棒体を分割するために使用されることができ、それは、非常に好ましい。
【0098】
ＩＩＩ族窒化物系半導体層
ＥＬＯ ＩＩＩ族窒化物層３０１およびＩＩＩ族素子層３０３は、Ｉｎ、Ａｌ、および／またはＢのみならず、Ｍｇ、Ｓｉ、Ｚｎ、Ｏ、Ｃ、Ｈ等の他の不純物も含むことができる。
ＥＬＯ ＩＩＩ族窒化物層３０１およびＩＩＩ族素子層３０３は、Ｉｎ、Ａｌ、および／またはＢのみならず、Ｍｇ、Ｓｉ、Ｚｎ、Ｏ、Ｃ、Ｈ等の他の不純物も含むことができる。
【0099】
ＩＩＩ族窒化物系半導体素子層３０３は、概して、３つ以上の層を備え、ｎ型層、ドープされていない層、およびｐ型層のうちの少なくとも１つの層を含む。ＩＩＩ族窒化物系半導体素子層３０３は、具体的に、ＧａＮ層、ＡｌＧａＮ層、ＡｌＧａＩｎＮ層、ＩｎＧａＮ層等のうちの１つ以上を備えている。素子３０４が複数のＩＩＩ族窒化物系半導体層３０３を有する場合、互いに隣接した島状ＩＩＩ族窒化物半導体層３０１、３０３の間の距離は、概して、３０μｍ以下、好ましくは、１０μｍ以下であるが、これらの数字に限定されない。半導体素子３０４では、いくつかの電極が、半導体素子３０４のタイプに従って、所定の位置に配置される。
【0100】
半導体素子
半導体素子３０４は、例えば、ショットキーダイオード、発光ダイオード、半導体レーザ、光ダイオード、トランジスタ等であるが、これらの素子３０４に限定されない。本発明は、特に、ＶＣＳＥＬ３０４のために有用である。本発明は、特に、空洞形成のための滑らかな領域を要求する半導体レーザ３０４のために有用である。
半導体素子３０４は、例えば、ショットキーダイオード、発光ダイオード、半導体レーザ、光ダイオード、トランジスタ等であるが、これらの素子３０４に限定されない。本発明は、特に、ＶＣＳＥＬ３０４のために有用である。本発明は、特に、空洞形成のための滑らかな領域を要求する半導体レーザ３０４のために有用である。
【0101】
（代替実施形態）
本発明および以下の実施形態は、素子３０４のｎ側またはｐ側のいずれかにおいて、曲面鏡５０８を組み込むＩＩＩ族窒化物ＶＣＳＥＬ３０４を開示する。曲面鏡５０８の使用は、以下を可能にする。
１．過剰な回折損失に困ることのない長空洞の使用。空洞を画定する２つの平面鏡を用いる場合、回折に起因する損失は、空洞長とともに増加する［Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｅｘｐｒｅｓｓ １２，０４４００４ （２００９年），Ｓｃｉ．Ｒｅｐ．，８，１０３５０ （２０１８年）］。曲面鏡５０８を使用するとき、反射された光は、回折損失を最小化する開口の中に戻るように集中させられることができる。
２．より良好な熱管理、増加する寿命、出力電力、素子３０４の効率および信頼性。高効率のＶＣＳＥＬ３０４動作は、ゲインスペクトルが空洞モードに十分に整列させられることを必要とする。空洞長が増加するにつれて、モード間隔は、減少する。したがって、ゲインスペクトルとの良好なモード重複を確保するための効率的な空洞モードの数が存在する。加えて、緊密な空洞モード間隔は、空洞長および活性領域の場所のより優れた許容誤差を可能にする。長空洞設計を有することは、素子３０４の成長および製作中の収率を増加させることができる。
３．曲面鏡が基板の後部に採用されたＩＩＩ族窒化物長空洞ＶＣＳＥＬの多くの利点が、存在することが、実験的に示されている［Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｅｘｐｒｅｓｓ １２，０４４００４ （２００９年）］。しかしながら、本明細書に説明される設計は、従来の方法を使用して基板１０１を除去する；設計は、共振空洞のための高結晶品質ＥＬＯウィング３０２も使用し、それは、素子３０４の寿命を増加させる。本発明は、いくつかの設計において、表面調製を回避し、それは、実際に、加工ステップを省略し、１回使用のバルクＧａＮ基板１０１であっても、基板１０１の結晶化度によって影響を受けない。本発明は、異質基板１０１上ＧａＮテンプレート１０２を使用することによって、大規模製造に焦点を当てる。
本発明および以下の実施形態は、素子３０４のｎ側またはｐ側のいずれかにおいて、曲面鏡５０８を組み込むＩＩＩ族窒化物ＶＣＳＥＬ３０４を開示する。曲面鏡５０８の使用は、以下を可能にする。
１．過剰な回折損失に困ることのない長空洞の使用。空洞を画定する２つの平面鏡を用いる場合、回折に起因する損失は、空洞長とともに増加する［Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｅｘｐｒｅｓｓ １２，０４４００４ （２００９年），Ｓｃｉ．Ｒｅｐ．，８，１０３５０ （２０１８年）］。曲面鏡５０８を使用するとき、反射された光は、回折損失を最小化する開口の中に戻るように集中させられることができる。
２．より良好な熱管理、増加する寿命、出力電力、素子３０４の効率および信頼性。高効率のＶＣＳＥＬ３０４動作は、ゲインスペクトルが空洞モードに十分に整列させられることを必要とする。空洞長が増加するにつれて、モード間隔は、減少する。したがって、ゲインスペクトルとの良好なモード重複を確保するための効率的な空洞モードの数が存在する。加えて、緊密な空洞モード間隔は、空洞長および活性領域の場所のより優れた許容誤差を可能にする。長空洞設計を有することは、素子３０４の成長および製作中の収率を増加させることができる。
３．曲面鏡が基板の後部に採用されたＩＩＩ族窒化物長空洞ＶＣＳＥＬの多くの利点が、存在することが、実験的に示されている［Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｅｘｐｒｅｓｓ １２，０４４００４ （２００９年）］。しかしながら、本明細書に説明される設計は、従来の方法を使用して基板１０１を除去する；設計は、共振空洞のための高結晶品質ＥＬＯウィング３０２も使用し、それは、素子３０４の寿命を増加させる。本発明は、いくつかの設計において、表面調製を回避し、それは、実際に、加工ステップを省略し、１回使用のバルクＧａＮ基板１０１であっても、基板１０１の結晶化度によって影響を受けない。本発明は、異質基板１０１上ＧａＮテンプレート１０２を使用することによって、大規模製造に焦点を当てる。
【0102】
本発明では、曲面鏡５０８を上部または底部上に形成する利点は、基板１０１を薄くすること排除する。可視波長ＶＣＳＥＬ３０４に関して、長空洞長は、空洞モードおよび間隔の数を考慮すると、８～３０μｍであるべきである。厚さを精密に制御するために基板１０１を薄くすることは、困難である。本発明では、ＥＬＯを使用することは、良好なウィング３０２の幅および厚さを達成することにおいて、利点を提供し、それは、貫通転位を追加することなく空洞厚を増加させることにおいて利点を有する。
【0103】
基板１０１を薄くする必要がないことは、プロセスの複雑性およびコストも減らす。薄くされた基板は、取り扱いプロセスにおける破壊の影響を受けるが、しかしながら、本発明のキャリア基板５０１は、そのような問題を回避する。
【0104】
（第１の実施形態）
第１の実施形態では、長空洞ＶＣＳＥＬ３０４が、ヘテロ基板１０１のＥＬＯウィング３０２上に製作され、素子３０４は、リフトオフされ、次いで、曲面ＤＢＲ鏡４０７が、界面５０７において製作される。
第１の実施形態では、長空洞ＶＣＳＥＬ３０４が、ヘテロ基板１０１のＥＬＯウィング３０２上に製作され、素子３０４は、リフトオフされ、次いで、曲面ＤＢＲ鏡４０７が、界面５０７において製作される。
【0105】
ＩＩＩ族窒化物テンプレート１０２を伴う基板１０１が、提供され、成長制限マスク１０４またはＥＬＯマスク１０４が、ホスト基板１０１上に設置される。ＩＩＩ族窒化物層は、図１（ａ）、１（ｂ）、１（ｃ）、および１（ｄ）、および２（ａ）、２（ｂ）、２（ｃ）、および２（ｄ）に説明されるようなストライプであることができる。次いで、ｎ－ＧａＮ ＥＬＯ層３０１が、開口部エリア１０５から成長させられた。長空洞ＶＣＳＥＬのために適切な幅を伴うＥＬＯ層３０１のウィング３０２が、達成され、活性領域を含むＩｎＧａＮ、ｐ－ＧａＮ層等の素子層３０３が、成長させられる。
【0106】
素子層３０３は、次いで、ＥＬＯ層３０１が近隣ＥＬＯ層３０１と合体させられないように、活性化される。ｐ－ＧａＮ層４０４の活性化は、非合体領域における側壁が、水素拡散のためのより良好な通路を提供するので、これらの素子３０４においてより良好である。次いで、硬質マスク、例えば、Ｔｉ／Ａｕが、電流遮断領域４０５を生成するためのイオン注入中に開口エリアを保護するために、堆積させられた。注入後、硬質マスクは、加熱された王水を用いて除去され、サンプルは、トンネルジャンクション４０６の再成長に先立って、直接清浄された。代替として、電流拡散層４０６として、ＩＴＯも選ばれ得る。高度にドープされたｎ＋＋ＧａＮトンネリング層、それに続くｎ－ＧａＮ電流拡散層４０６およびｎ＋＋ＧａＮ接触層４０２が、ＭＯＣＶＤによって成長させられた。その後、ｐ－ＧａＮ４０４が、側壁を通して、再度、再活性化された。
【0107】
ｐ－ＤＢＲ鏡４０７のＳｉＯ２／Ｔａ２Ｏ５層の交互対が、堆積させられ、ＤＢＲ鏡４０７の周囲のｐ接点金属４０９が、リソグラフィによって画定された。透過性キャリア基板５０１が、素子３０４のｐ側に接合される。次いで、レーザまたは化学的リフトオフが、ホスト基板１０１を除去するために使用される。
【0108】
界面５０７上のＥＬＯマスク１０４は、化学的エッチングにおいて溶解させられ、所望の直径を伴う樹脂ディスクが、ＥＬＯウィング３０２の界面５０７上にフォトリソグラフィ処理される。試料を加熱することによって、ディスクは、液滴に融解させられる。ＲＩＥが、それらを犠牲マスクとして除去することによって、樹脂液滴の表面形状をＥＬＯ界面５０７の上に移すために使用されることができ、それは、ＥＬＯ界面５０７上にレンズ形状の表面を残すであろう。ｎ側ＤＢＲ４０７、例えば、Ｔａ２Ｏ５／ＳｉＯ２二重層が、堆積させられ、図５（ｇ）および５（ｈ）に示されるように、曲面鏡５０８を形成した。この設計は、特に、長空洞ＶＣＳＥＬ３０４専用であり、共振空洞長は、２０μｍを上回る。次いで、ｎ金属パッド４０８が、垂直電流注入のために、ＥＬＯ界面５０７上に画定された。代替として、側方注入のために、上部側の金属接点４０８も、使用され得る。
【0109】
例示的プロセスは、以下のステップを含む：
１．概して、２０μｍを上回って、ヘテロ基板１０１のＧａＮテンプレート１０２上にＥＬＯ ＩＩＩ族窒化物層３０１を成長させること。ＥＬＯ ＩＩＩ族窒化物層３０１は、ＵＩＤ ＧａＮ層４０１を備えている。
２．以下の素子層３０３をＥＬＯ ＩＩＩ族窒化物層３０１上に順に成長させること：クラッディングおよびｎ接触のためのｎ－ＧａＮ層４０２（１，０００ｎｍ厚）；活性領域４０３としてのＩｎＧａＮ多重量子井戸およびＧａＮ障壁；ＡｌＧａＮ電子遮断層４０５（５０ｎｍ）；ｐ－ＧａＮ（３００ｎｍ厚）；およびｐ＋＋ＧａＮ（１０ｎｍ厚）層４０４。
３．イオン注入を実施し、開口を画定すること。
４．表面清浄後、ｎ＋＋ＧａＮ層（１０ｎｍ厚）を再成長させ、トンネルジャンクション４０６を完成させること。
５．抑えおよび電流拡散のためのｎ－ＧａＮ層４０２（１０～１００ｎｍ厚）を堆積させること。
６．メサをドライエッチングし、素子３０４を画定すること。
７．誘電ＤＢＲ鏡４０７を堆積させること。
８．接点４０８、４０９を堆積させること、および透過性キャリア５０１にフリップチップ接合／取り付けを行うこと。
９．ＬＬＯまたは化学的エッチングを通して、基盤１０１を除去すること。
１０．ＥＬＯマスク１０４をＥＬＯウィング界面５０７上で溶解させること。
１１．樹脂の熱リフローを使用し、ＲＩＥを用いて、曲面表面７０１を有する曲面鏡形状５０８をＵＩＤ－ＧａＮ３０１においてエッチングすること。
１２．誘電ＤＢＲ鏡４０７を曲面表面７０１の上を覆って堆積させること。
１３．界面５０７の選択的部分をドライエッチングし、曲面鏡５０８の外側のｎ－ＧａＮ層４０２を露出させ、金属接点４０８、４０９を堆積させること（垂直注入の場合）。
１４．結果として生じる素子３０４の構造は、図５（ｇ）および５（ｈ）（側方注入の場合）に示されており、これらのステップに従うことによって、垂直注入設計が、取得されることができる。
１．概して、２０μｍを上回って、ヘテロ基板１０１のＧａＮテンプレート１０２上にＥＬＯ ＩＩＩ族窒化物層３０１を成長させること。ＥＬＯ ＩＩＩ族窒化物層３０１は、ＵＩＤ ＧａＮ層４０１を備えている。
２．以下の素子層３０３をＥＬＯ ＩＩＩ族窒化物層３０１上に順に成長させること：クラッディングおよびｎ接触のためのｎ－ＧａＮ層４０２（１，０００ｎｍ厚）；活性領域４０３としてのＩｎＧａＮ多重量子井戸およびＧａＮ障壁；ＡｌＧａＮ電子遮断層４０５（５０ｎｍ）；ｐ－ＧａＮ（３００ｎｍ厚）；およびｐ＋＋ＧａＮ（１０ｎｍ厚）層４０４。
３．イオン注入を実施し、開口を画定すること。
４．表面清浄後、ｎ＋＋ＧａＮ層（１０ｎｍ厚）を再成長させ、トンネルジャンクション４０６を完成させること。
５．抑えおよび電流拡散のためのｎ－ＧａＮ層４０２（１０～１００ｎｍ厚）を堆積させること。
６．メサをドライエッチングし、素子３０４を画定すること。
７．誘電ＤＢＲ鏡４０７を堆積させること。
８．接点４０８、４０９を堆積させること、および透過性キャリア５０１にフリップチップ接合／取り付けを行うこと。
９．ＬＬＯまたは化学的エッチングを通して、基盤１０１を除去すること。
１０．ＥＬＯマスク１０４をＥＬＯウィング界面５０７上で溶解させること。
１１．樹脂の熱リフローを使用し、ＲＩＥを用いて、曲面表面７０１を有する曲面鏡形状５０８をＵＩＤ－ＧａＮ３０１においてエッチングすること。
１２．誘電ＤＢＲ鏡４０７を曲面表面７０１の上を覆って堆積させること。
１３．界面５０７の選択的部分をドライエッチングし、曲面鏡５０８の外側のｎ－ＧａＮ層４０２を露出させ、金属接点４０８、４０９を堆積させること（垂直注入の場合）。
１４．結果として生じる素子３０４の構造は、図５（ｇ）および５（ｈ）（側方注入の場合）に示されており、これらのステップに従うことによって、垂直注入設計が、取得されることができる。
【0110】
重要な利点は、以下を含む：
・異質基板１０１が、使用されることができ、したがって、スケーリングは、問題ではないであろう。
・ＥＬＯ ＩＩＩ族窒化物層３０１上の高結晶品質素子層３０３は、より少ない漏出、より長い寿命、およびより高い出力電力をもたらす。
・ＤＢＲ鏡４０７は、曲面表面７０１が成長制限マスク１０４上のＥＬＯウィング３０２の界面５０７である曲面鏡５０８であり、表面を滑らかにするための特別な調製が、必要とされない。
・レーザまたは化学的リフトオフは、ＶＣＳＥＬ３０４を損傷しないであろう。
・ＥＬＯウィング界面５０７は、除去プロセス中、ＥＬＯマスク１０４で覆われる。
・代替として、本発明は、いかなる補償効果も回避するために、素子層３０３の成長前、成長制限マスク１０４を部分的または全体的に最初に除去することによって、実践されることもでき、この場合、開放窓領域５０６をホスト基板１０１からのレーザ５０５にさらすことは、素子３０４へのどんな損傷も引き起こさないであろう。
・異質基板１０１が、使用されることができ、したがって、スケーリングは、問題ではないであろう。
・ＥＬＯ ＩＩＩ族窒化物層３０１上の高結晶品質素子層３０３は、より少ない漏出、より長い寿命、およびより高い出力電力をもたらす。
・ＤＢＲ鏡４０７は、曲面表面７０１が成長制限マスク１０４上のＥＬＯウィング３０２の界面５０７である曲面鏡５０８であり、表面を滑らかにするための特別な調製が、必要とされない。
・レーザまたは化学的リフトオフは、ＶＣＳＥＬ３０４を損傷しないであろう。
・ＥＬＯウィング界面５０７は、除去プロセス中、ＥＬＯマスク１０４で覆われる。
・代替として、本発明は、いかなる補償効果も回避するために、素子層３０３の成長前、成長制限マスク１０４を部分的または全体的に最初に除去することによって、実践されることもでき、この場合、開放窓領域５０６をホスト基板１０１からのレーザ５０５にさらすことは、素子３０４へのどんな損傷も引き起こさないであろう。
【0111】
（第２の実施形態）
第２の実施形態も、ヘテロ基板１０１のＥＬＯウィング３０２上に製作される長空洞ＶＣＳＥＬ３０４であり、素子３０４は、基板１０１の除去後、界面５０７からリフトオフされる。唯一の差異は、曲面鏡５０８が、ホスト基板１０１上またはＥＬＯマスク１０４上のいずれかにおいて事前に加工されることである。開口部エリア１０５からのＥＬＯ ＩＩＩ族窒化物層３０１は、曲面鏡５０８の形状を有し、それは、さらなる樹脂リフロー製作ステップを排除し、プロセスを簡略化する。
第２の実施形態も、ヘテロ基板１０１のＥＬＯウィング３０２上に製作される長空洞ＶＣＳＥＬ３０４であり、素子３０４は、基板１０１の除去後、界面５０７からリフトオフされる。唯一の差異は、曲面鏡５０８が、ホスト基板１０１上またはＥＬＯマスク１０４上のいずれかにおいて事前に加工されることである。開口部エリア１０５からのＥＬＯ ＩＩＩ族窒化物層３０１は、曲面鏡５０８の形状を有し、それは、さらなる樹脂リフロー製作ステップを排除し、プロセスを簡略化する。
【0112】
ＩＩＩ族窒化物テンプレート１０２を伴うホスト基板１０１が、提供され、成長制限マスク１０４またはＥＬＯマスク１０４が、ホスト基板１０１の事前に加工された曲面表面７０１上に設置される。ＥＬＯ ＩＩＩ族窒化物層３０１は、図１（ａ）、１（ｂ）、１（ｃ）、および１（ｄ）、および図２（ａ）、２（ｂ）、２（ｃ）、および２（ｄ）に説明されるようなストライプであることができる。基部ｎ－ＧａＮ ＥＬＯ層３０１は、開口部エリア１０５から成長させられる。長空洞ＶＣＳＥＬ３０４のために適切な幅を伴うＥＬＯウィング３０２が、達成され、次いで、ｎ－ＧａＮ層４０２、活性領域４０３を含むＩｎＧａＮ、ｐ－ＧａＮ層４０４等の素子層３０３が、成長させられる。
【0113】
素子層３０３は、次いで、活性化される。ＥＬＯ ＩＩＩ族窒化物層３０１は、近隣ＥＬＯ ＩＩＩ族窒化物層３０１と合体せず、したがって、非合体領域における側壁が、水素拡散のためのより良好な通路を提供するので、ｐ－ＧａＮ層４０４の活性化が、完遂される。次いで、硬質マスク、例えば、Ｔｉ／Ａｕが、電流遮断領域４０５のためのイオン注入中に開口エリアを保護するために、堆積させられる。注入後、硬質マスクは、加熱された王水を用いて除去され、サンプルは、トンネルジャンクション４０６の再成長に先立って、直接清浄された。代替として、電流拡散層４０６として、ＩＴＯも選ばれ得る。高度にドープされたｎ＋＋ＧａＮトンネリング層から成るトンネルジャンクション４０６、それに続くｎ－ＧａＮ電流拡散層４０２およびｎ＋＋ＧａＮ接触層４０２が、ＭＯＣＶＤによって成長させられた。その後、ｐ－ＧａＮ層４０４は、側壁を通して、再度、再活性化される。
【0114】
ＳｉＯ２／Ｔａ２Ｏ５二重層の交互対から成るｐ側ＤＢＲ鏡４０７が、堆積させられ、ＤＢＲ鏡４０７の周囲のｐ接点金属４０９が、リソグラフィによって画定される。透過性キャリア基板５０１が、素子３０４のｐ側に接合される。次いで、レーザまたは化学的リフトオフが、ホスト基板１０１を除去するために使用される。
【0115】
ＥＬＯウィング界面５０７上のＥＬＯマスク１０４は、化学的エッチングにおいて溶解させられ、次いで、図７（ｃ）および７（ｄ）に示されるように、Ｔａ２Ｏ５／ＳｉＯ２二重層から成るｎ側ＤＢＲ４０７が、ＥＬＯ界面５０７の曲面形状７０１上に堆積させられる。具体的に、図７（ｃ）は、サブ搭載部５０１の取り付け前の上部側が仕上げられた長空洞ＶＣＳＥＬ３０４を示し、図７（ｄ）は、ＥＬＯ界面５０７の曲面表面７０１を使用する最終ＶＣＳＥＬ素子３０４を示す。この設計は、特に長空洞ＶＣＳＥＬ３０４専用であり、共振空洞長は、２０μｍを上回る。次いで、ｎ金属パッド４０８が、垂直電流注入のために、ＥＬＯ界面５０７上に画定される。代替として、側方注入のために、上部側の金属接点４０８も、使用され得る。
【0116】
例示的プロセスは、以下のステップを含む。
１．曲面表面７０１をホスト基板１０１またはＥＬＯマスク１０４上に調製すること。
２．概して、２０μｍを上回って、ヘテロ基板１０１上ＧａＮテンプレート１０２上に、基部ＥＬＯ ＩＩＩ族窒化物層３０１を成長させること。ＥＬＯ ＩＩＩ族窒化物層３０１は、曲面表面７０１の形状をとる。この事例では、ＥＬＯ ＩＩＩ族窒化物層３０１は、ＵＩＤ ＧａＮ層４０１である。
３．以下の素子層３０３を基部ＥＬＯ ＩＩＩ族窒化物層３０１上に順に成長させること：クラッディングおよびｎ接触のためのｎ－ＧａＮ層４０２（１，０００ｎｍ厚）；活性領域４０３としてのＩｎＧａＮ多重量子井戸およびＧａＮ障壁；ＡｌＧａＮ電子遮断層４０５（５０ｎｍ）；ｐ－ＧａＮ（３００ｎｍ厚）；およびｐ＋＋ＧａＮ（１０ｎｍ厚）層４０４。
４．イオン注入を実施し、開口を画定すること。
５．表面清浄後、ｎ＋＋ＧａＮ（１０ｎｍ厚）を再成長させ、トンネルジャンクション４０６を完成させること。
６．抑えおよび電流拡散のためのｎ－ＧａＮ層４０２（１０～１００ｎｍ厚）を堆積させること。
７．メサをドライエッチングし、素子３０４を画定すること。
８．平面誘電ＤＢＲ鏡４０７を堆積させること。
９．接点４０８、４０９を堆積させること、および透過性キャリア５０１にフリップチップ接合／取り付けを行うこと。
１１．ＬＬＯまたは化学的エッチングを通して、基板１０１を除去すること。
１２．ＥＬＯマスク１０４をＥＬＯウィング界面５０７上で溶解させること。
１３．誘電ＤＢＲ鏡４０７をＥＬＯウィング界面５０７の曲面表面７０１の上を覆って堆積させること。
１４．界面５０７の選択的部分をドライエッチングし、曲面鏡４０７の外側のｎ－ＧａＮ層４０２を露出させ、接点４０８、４０９を堆積させること。
１５．結果として生じる素子３０４の構造は、図７（ｃ）および７（ｄ）（側方注入の場合）に示されており、これらのステップに従うことによって、垂直注入設計が、取得されることができる。
１．曲面表面７０１をホスト基板１０１またはＥＬＯマスク１０４上に調製すること。
２．概して、２０μｍを上回って、ヘテロ基板１０１上ＧａＮテンプレート１０２上に、基部ＥＬＯ ＩＩＩ族窒化物層３０１を成長させること。ＥＬＯ ＩＩＩ族窒化物層３０１は、曲面表面７０１の形状をとる。この事例では、ＥＬＯ ＩＩＩ族窒化物層３０１は、ＵＩＤ ＧａＮ層４０１である。
３．以下の素子層３０３を基部ＥＬＯ ＩＩＩ族窒化物層３０１上に順に成長させること：クラッディングおよびｎ接触のためのｎ－ＧａＮ層４０２（１，０００ｎｍ厚）；活性領域４０３としてのＩｎＧａＮ多重量子井戸およびＧａＮ障壁；ＡｌＧａＮ電子遮断層４０５（５０ｎｍ）；ｐ－ＧａＮ（３００ｎｍ厚）；およびｐ＋＋ＧａＮ（１０ｎｍ厚）層４０４。
４．イオン注入を実施し、開口を画定すること。
５．表面清浄後、ｎ＋＋ＧａＮ（１０ｎｍ厚）を再成長させ、トンネルジャンクション４０６を完成させること。
６．抑えおよび電流拡散のためのｎ－ＧａＮ層４０２（１０～１００ｎｍ厚）を堆積させること。
７．メサをドライエッチングし、素子３０４を画定すること。
８．平面誘電ＤＢＲ鏡４０７を堆積させること。
９．接点４０８、４０９を堆積させること、および透過性キャリア５０１にフリップチップ接合／取り付けを行うこと。
１１．ＬＬＯまたは化学的エッチングを通して、基板１０１を除去すること。
１２．ＥＬＯマスク１０４をＥＬＯウィング界面５０７上で溶解させること。
１３．誘電ＤＢＲ鏡４０７をＥＬＯウィング界面５０７の曲面表面７０１の上を覆って堆積させること。
１４．界面５０７の選択的部分をドライエッチングし、曲面鏡４０７の外側のｎ－ＧａＮ層４０２を露出させ、接点４０８、４０９を堆積させること。
１５．結果として生じる素子３０４の構造は、図７（ｃ）および７（ｄ）（側方注入の場合）に示されており、これらのステップに従うことによって、垂直注入設計が、取得されることができる。
【0117】
重要な利点は、以下を含む。
・異質基板１０１が、使用されることができ、スケーリングは、問題ではないであろう。
・ＥＬＯ ＩＩＩ族窒化物層３０１に起因する高結晶品質素子層３０３が、より少ない漏出、より長い寿命、およびより高い出力電力をもたらす。
・ＤＢＲ鏡４０７の曲面表面７０１は、成長制限マスク１０４上のＥＬＯウィング３０２の界面５０７であって、したがって、表面を滑らかにするための特別な調製が、必要とされない。
・曲面表面７０１は、ホスト基板１０１またはＥＬＯマスク１０４上に製作され、したがって、界面５０７は、曲率形成のためのさらなる加工を受けない。
・レーザまたは化学的リフトオフは、ＶＣＳＥＬ３０４を損傷しない。
・ＥＬＯウィング界面５０７は、除去プロセス中、ＥＬＯマスク１０４で覆われている。
・異質基板１０１が、使用されることができ、スケーリングは、問題ではないであろう。
・ＥＬＯ ＩＩＩ族窒化物層３０１に起因する高結晶品質素子層３０３が、より少ない漏出、より長い寿命、およびより高い出力電力をもたらす。
・ＤＢＲ鏡４０７の曲面表面７０１は、成長制限マスク１０４上のＥＬＯウィング３０２の界面５０７であって、したがって、表面を滑らかにするための特別な調製が、必要とされない。
・曲面表面７０１は、ホスト基板１０１またはＥＬＯマスク１０４上に製作され、したがって、界面５０７は、曲率形成のためのさらなる加工を受けない。
・レーザまたは化学的リフトオフは、ＶＣＳＥＬ３０４を損傷しない。
・ＥＬＯウィング界面５０７は、除去プロセス中、ＥＬＯマスク１０４で覆われている。
【0118】
（第３の実施形態）
第３の実施形態も、ヘテロ基板１０１のＥＬＯウィング３０２上に製作される長空洞ＶＣＳＥＬ３０４であり、リフトオフされる素子３０４は、第２のＤＢＲ鏡４０７のためにＥＬＯウィング界面５０７を使用する。差異は、曲面鏡５０８が、ＶＣＳＥＬ３０４のｐ側に加工されることである。そうする前、基部ＥＬＯ ＩＩＩ族窒化物層３０１は、設計Ｉ－Ｃにおけるように研磨されるが、しかしながら、より長い空洞のための層３０１、３０３は、素子３０４のｐ側に成長させられ、ホスト基板１０１を除去した後、第２のＤＢＲ４０７として、ＥＬＯウィング界面５０７を使用する。
第３の実施形態も、ヘテロ基板１０１のＥＬＯウィング３０２上に製作される長空洞ＶＣＳＥＬ３０４であり、リフトオフされる素子３０４は、第２のＤＢＲ鏡４０７のためにＥＬＯウィング界面５０７を使用する。差異は、曲面鏡５０８が、ＶＣＳＥＬ３０４のｐ側に加工されることである。そうする前、基部ＥＬＯ ＩＩＩ族窒化物層３０１は、設計Ｉ－Ｃにおけるように研磨されるが、しかしながら、より長い空洞のための層３０１、３０３は、素子３０４のｐ側に成長させられ、ホスト基板１０１を除去した後、第２のＤＢＲ４０７として、ＥＬＯウィング界面５０７を使用する。
【0119】
空洞を備えているＩＩＩ族窒化物層３０１、３０３は、８μｍより大きい総厚を有するように、ＭＯＣＶＤによって成長させられ得る。高度にドープされたｐ＋＋／ｎ＋＋ジャンクションである、トンネルジャンクション４０６が、素子３０４のｐ側に成長させられ、１～２μｍのｎ－ＧａＮ４０２またはＵＩＤ ＧａＮ４０１が続く。上部ｎ－ＧａＮ４０２またはＵＩＤ－ＧａＮ４０１は、イオン注入を伴う電流遮断領域４０５として画定される開口の上方に、曲面表面を有するように加工される。ＧａＮ４０１、４０２の中にレンズ形状をエッチングするために、エッチングされる層４０１、４０２は、レンズの厚さと同程度に厚く、またはそれより厚くなければならず、多くの場合、数ミクロン厚である。オーム接点４０８は、トンネルジャンクション４０６のｎ－ＧａＮ４０２またはｎ＋＋ＧａＮ上に存在するべきである。損失の多いｎ－ＧａＮ４０２の代わりに、ＵＩＤ ＧａＮ４０１上の接点４０８は、ＶＣＳＥＬ３０４の空洞内の吸収損失を最小化する。
【0120】
例示的プロセスは、以下のステップを含む。
１．概して、１０μｍを上回って、ヘテロ基板１０１のＧａＮテンプレート１０２上に、基部ＥＬＯ ＩＩＩ族窒化物層３０１を成長させること。ＥＬＯ ＩＩＩ族窒化物層３０１は、ＵＩＤ ＧａＮ層４０１を備えている。
２．研磨することは、空洞厚を制御するために使用されることも、使用されないこともある。
３．以下の素子層３０３が、基部ＥＬＯ ＩＩＩ族窒化物層３０１上に順に成長させられること：クラッディングおよびｎ接触のためのｎ－ＧａＮ層４０２（１，０００ｎｍ厚）；活性領域４０３としてのＩｎＧａＮ多重量子井戸およびＧａＮ障壁；ＡｌＧａＮ電子遮断層４０５（５０ｎｍ）；ｐ－ＧａＮ（３００ｎｍ厚）；およびｐ＋＋ＧａＮ（１０ｎｍ厚）層４０４。
４．イオン注入を実施し、開口を画定すること。
５．表面清浄後、ｎ＋＋ＧａＮ（１０ｎｍ厚）を再成長させ、トンネルジャンクション４０６を完成させること。
６．抑えおよび電流拡散のためのｎ－ＧａＮ層４０２（１，０００ｎｍ厚）およびレンズ加工のためのＵＩＤ ＧａＮ層４０１（３μｍ）を堆積させること。
７．メサをドライエッチングし、素子３０４を画定すること。
８．樹脂の熱リフローを使用し、ＲＩＥを用いて、ＵＩＤ－ＧａＮ層４０１内に曲面表面７０１を有するレンズ形状をｎ－ＧａＮ層４０２まで下方にエッチングすること。
９．誘電ＤＢＲ鏡４０７を曲面表面の上を覆って堆積させること。
１０．接点４０８、４０９を堆積させること、およびキャリア５０１にフリップチップ接合すること。
１１．ＬＬＯまたは化学的エッチングを通して、基板１０１を除去すること。
１２．ＥＬＯマスク１０４をＥＬＯウィング界面５０７上で溶解させること。
１３．界面５０７をドライエッチングし、開口の外側のｎ－ＧａＮ層４０２を露出させること、および接点４０８、４０９を堆積させること。
１４．平面誘電ＤＢＲ４０７を手付かずのＥＬＯウィング界面５０７上に堆積させること。空洞は、かなり厚く作られる。
１５．結果として生じる素子３０４の構造は、図６（ｇ）および６（ｈ）（側方注入の場合）に示されており、これらのステップに従うことによって、垂直注入設計が、取得されることができる。
１．概して、１０μｍを上回って、ヘテロ基板１０１のＧａＮテンプレート１０２上に、基部ＥＬＯ ＩＩＩ族窒化物層３０１を成長させること。ＥＬＯ ＩＩＩ族窒化物層３０１は、ＵＩＤ ＧａＮ層４０１を備えている。
２．研磨することは、空洞厚を制御するために使用されることも、使用されないこともある。
３．以下の素子層３０３が、基部ＥＬＯ ＩＩＩ族窒化物層３０１上に順に成長させられること：クラッディングおよびｎ接触のためのｎ－ＧａＮ層４０２（１，０００ｎｍ厚）；活性領域４０３としてのＩｎＧａＮ多重量子井戸およびＧａＮ障壁；ＡｌＧａＮ電子遮断層４０５（５０ｎｍ）；ｐ－ＧａＮ（３００ｎｍ厚）；およびｐ＋＋ＧａＮ（１０ｎｍ厚）層４０４。
４．イオン注入を実施し、開口を画定すること。
５．表面清浄後、ｎ＋＋ＧａＮ（１０ｎｍ厚）を再成長させ、トンネルジャンクション４０６を完成させること。
６．抑えおよび電流拡散のためのｎ－ＧａＮ層４０２（１，０００ｎｍ厚）およびレンズ加工のためのＵＩＤ ＧａＮ層４０１（３μｍ）を堆積させること。
７．メサをドライエッチングし、素子３０４を画定すること。
８．樹脂の熱リフローを使用し、ＲＩＥを用いて、ＵＩＤ－ＧａＮ層４０１内に曲面表面７０１を有するレンズ形状をｎ－ＧａＮ層４０２まで下方にエッチングすること。
９．誘電ＤＢＲ鏡４０７を曲面表面の上を覆って堆積させること。
１０．接点４０８、４０９を堆積させること、およびキャリア５０１にフリップチップ接合すること。
１１．ＬＬＯまたは化学的エッチングを通して、基板１０１を除去すること。
１２．ＥＬＯマスク１０４をＥＬＯウィング界面５０７上で溶解させること。
１３．界面５０７をドライエッチングし、開口の外側のｎ－ＧａＮ層４０２を露出させること、および接点４０８、４０９を堆積させること。
１４．平面誘電ＤＢＲ４０７を手付かずのＥＬＯウィング界面５０７上に堆積させること。空洞は、かなり厚く作られる。
１５．結果として生じる素子３０４の構造は、図６（ｇ）および６（ｈ）（側方注入の場合）に示されており、これらのステップに従うことによって、垂直注入設計が、取得されることができる。
【0121】
重要な利点は、以下を含む。
・異質基板１０１が、使用されることができ、スケーリングは、問題ではないであろう。
・ＥＬＯ ＩＩＩ族窒化物層３０１上の高結晶品質素子層３０３が、より少ない漏出、より長い寿命、およびより高い出力電力をもたらす。
・ＤＢＲ鏡４０７の曲面表面は、ｐ側表面上に存在し、したがって、滑らかさが、エピタキシャルに制御されることができる。
・平坦ＤＢＲ鏡４０７は、ＥＬＯウィング界面５０７上に製作され、したがって、両方の鏡４０７のための両方の表面調製が、単純である。
・レーザまたは化学的リフトオフは、ＶＣＳＥＬ３０４を損傷しないであろう。
・ＥＬＯウィング界面５０７は、除去プロセス中、ＥＬＯマスク１０４で覆われる。
・異質基板１０１が、使用されることができ、スケーリングは、問題ではないであろう。
・ＥＬＯ ＩＩＩ族窒化物層３０１上の高結晶品質素子層３０３が、より少ない漏出、より長い寿命、およびより高い出力電力をもたらす。
・ＤＢＲ鏡４０７の曲面表面は、ｐ側表面上に存在し、したがって、滑らかさが、エピタキシャルに制御されることができる。
・平坦ＤＢＲ鏡４０７は、ＥＬＯウィング界面５０７上に製作され、したがって、両方の鏡４０７のための両方の表面調製が、単純である。
・レーザまたは化学的リフトオフは、ＶＣＳＥＬ３０４を損傷しないであろう。
・ＥＬＯウィング界面５０７は、除去プロセス中、ＥＬＯマスク１０４で覆われる。
【0122】
（第４の実施形態）
第４の実施形態では、短空洞ＶＣＳＥＬ３０４が、ヘテロ基板１０１のＥＬＯウィング３０２上に製作され、素子３０４は、リフトオフされ、次いで、曲面鏡５０８は、ＥＬＯウィング界面５０７上に製作される。
第４の実施形態では、短空洞ＶＣＳＥＬ３０４が、ヘテロ基板１０１のＥＬＯウィング３０２上に製作され、素子３０４は、リフトオフされ、次いで、曲面鏡５０８は、ＥＬＯウィング界面５０７上に製作される。
【0123】
ＩＩＩ族窒化物テンプレート１０２を伴う基板１０１が、提供され、成長制限マスク１０４またはＥＬＯマスク１０４が、ホスト基板１０１上に設置される。ＩＩＩ族窒化物テンプレート１０２は、図１（ａ）、１（ｂ）、１（ｃ）、および１（ｄ）、および、図２（ａ）、２（ｂ）、２（ｃ）、および２（ｄ）に説明されるようなストライプであることができる。基部ＥＬＯ ＩＩＩ族窒化物層３０１は、開口部エリア１０５から成長させられ、ｎ－ＧａＮ層４０１を備えている。長空洞ＶＣＳＥＬ３０４のために適切な幅を伴うＥＬＯウィング３０２が、達成され、次いで、活性領域４０３を含むＩｎＧａＮ、ｐ－ＧａＮ層４０４等の残りの素子層３０３が、成長させられる。
【0124】
ｐ－ＧａＮ層４０４が、次いで、活性化される。ＥＬＯ層３０１が、近隣ＥＬＯ層３０１と合体させられていないので、ｐ－ＧａＮ層４０４の活性化は、非合体領域における側壁を使用して、達成され、非合体領域は、水素拡散のためのより良好な通路を提供する。次いで、硬質マスク、例えば、Ｔｉ／Ａｕが、電流遮断領域４０５を生成するためのイオン注入中に開口エリアを保護するために、堆積させられる。注入後、硬質マスクは、加熱された王水を用いて除去され、サンプルは、トンネルジャンクション４０６の再成長に先立って、直接清浄される。代替として、電流拡散器４０６として、ＩＴＯも、選ばれ得る。トンネルジャンクション４０６は、高度にドープされたｎ＋＋ＧａＮトンネリング層を備え、ＭＯＣＶＤによって成長させられるｎ－ＧａＮ電流拡散層４０２およびｎ＋＋ＧａＮ接触層４０２が、続く。その後、ｐ－ＧａＮ層４０５は、側壁を通して、再度、再活性化される。
【0125】
ＳｉＯ２／Ｔａ２Ｏ５二重層の交互対から成るＤＢＲ鏡４０７が、堆積させられ、ＤＢＲ鏡４０７の周囲のｐ接点４０９が、リソグラフィによって画定される。透過性キャリア基板５０１が、素子３０４のｐ側に接合される。次いで、レーザまたは化学的リフトオフが、ホスト基板１０１を除去するために使用される。
【0126】
ＥＬＯウィング界面５０７上のＥＬＯマスク１０４は、化学的エッチングにおいて溶解させられ、次いで、ＥＬＯ ＩＩＩ族窒化物層３０１は、短空洞設計を達成するために、所望の共振空洞長まで薄くされる。Ｔａ２Ｏ５／ＳｉＯ２二重層から成るｎ側ＤＢＲ４０７が、図５（ｉ）および５（ｊ）に示されるように、堆積させられる。この設計は、特に、短空洞ＶＣＳＥＬ３０４のために有用である。次いで、ｎ接点４０８が、垂直電流注入のために、ＥＬＯウィング界面５０７上に画定される。代替として、側方注入のために、上部側の接点４０８も、使用され得る。
【0127】
例示的プロセスは、以下のステップを含む。
１．平面表面を伴うＥＬＯマスク１０４をホスト基板１０１上に調製すること。
２．概して、２０μｍを上回って、ホスト基板１０１上ＧａＮテンプレート１０２上に、基部ＥＬＯ ＩＩＩ族窒化物層３０１を成長させること。ＥＬＯ ＩＩＩ族窒化物層３０１は、ＵＩＤ ＧａＮ層４０１を備えている。
３．以下の素子層３０３をＥＬＯ ＩＩＩ族窒化物層３０１上に順に成長させること：クラッディングおよびｎ接触のためのｎ－ＧａＮ層４０２（１，０００ｎｍ厚）；活性領域４０３としてのＩｎＧａＮ多重量子井戸およびＧａＮ障壁；ＡｌＧａＮ電子遮断層４０５（５０ｎｍ）；ｐ－ＧａＮ（３００ｎｍ厚）；およびｐ＋＋ＧａＮ（１０ｎｍ厚）層４０４。
４．イオン注入を実施し、開口を画定すること。
５．表面清浄後、ｎ＋＋ＧａＮ（１０ｎｍ厚）を再成長させ、トンネルジャンクション４０６を完成させること。
６．抑えおよび電流拡散のためのｎ－ＧａＮ層４０２（１０～１００ｎｍ厚）を堆積させること。
７．メサをドライエッチングし、素子３０４を画定すること。
８．平面誘電ＤＢＲ鏡４０７を堆積させること。
９．接点４０８、４０９を堆積させること、および透過性キャリア５０１にフリップチップ接合／取り付けすること。
１１．ＬＬＯまたは化学的エッチングを通して、基板１０１を除去すること。
１２．ＥＬＯマスク１０４をＥＬＯウィング界面５０７上で溶解させること。
１３．ＥＬＯウィング界面５０７を薄くし、設計された短空洞厚に到達させること。
１４．誘電ＤＢＲ鏡４０７をＥＬＯウィング３０２上の薄くされた表面の上を覆って堆積させること。
１５．界面５０７の選択的部分をドライエッチングし、開口の外側のｎ－ＧａＮ層４０２を露出させ、接点４０８、４０９を堆積させること。
１６．結果として生じる素子３０４の構造は、図５（ｉ）および５（ｊ）（側方注入の場合）に示されており、これらのステップに従うことによって、側方注入設計が、取得されることができる。
１．平面表面を伴うＥＬＯマスク１０４をホスト基板１０１上に調製すること。
２．概して、２０μｍを上回って、ホスト基板１０１上ＧａＮテンプレート１０２上に、基部ＥＬＯ ＩＩＩ族窒化物層３０１を成長させること。ＥＬＯ ＩＩＩ族窒化物層３０１は、ＵＩＤ ＧａＮ層４０１を備えている。
３．以下の素子層３０３をＥＬＯ ＩＩＩ族窒化物層３０１上に順に成長させること：クラッディングおよびｎ接触のためのｎ－ＧａＮ層４０２（１，０００ｎｍ厚）；活性領域４０３としてのＩｎＧａＮ多重量子井戸およびＧａＮ障壁；ＡｌＧａＮ電子遮断層４０５（５０ｎｍ）；ｐ－ＧａＮ（３００ｎｍ厚）；およびｐ＋＋ＧａＮ（１０ｎｍ厚）層４０４。
４．イオン注入を実施し、開口を画定すること。
５．表面清浄後、ｎ＋＋ＧａＮ（１０ｎｍ厚）を再成長させ、トンネルジャンクション４０６を完成させること。
６．抑えおよび電流拡散のためのｎ－ＧａＮ層４０２（１０～１００ｎｍ厚）を堆積させること。
７．メサをドライエッチングし、素子３０４を画定すること。
８．平面誘電ＤＢＲ鏡４０７を堆積させること。
９．接点４０８、４０９を堆積させること、および透過性キャリア５０１にフリップチップ接合／取り付けすること。
１１．ＬＬＯまたは化学的エッチングを通して、基板１０１を除去すること。
１２．ＥＬＯマスク１０４をＥＬＯウィング界面５０７上で溶解させること。
１３．ＥＬＯウィング界面５０７を薄くし、設計された短空洞厚に到達させること。
１４．誘電ＤＢＲ鏡４０７をＥＬＯウィング３０２上の薄くされた表面の上を覆って堆積させること。
１５．界面５０７の選択的部分をドライエッチングし、開口の外側のｎ－ＧａＮ層４０２を露出させ、接点４０８、４０９を堆積させること。
１６．結果として生じる素子３０４の構造は、図５（ｉ）および５（ｊ）（側方注入の場合）に示されており、これらのステップに従うことによって、側方注入設計が、取得されることができる。
【0128】
重要な利点は、以下を含む。
・異質基板１０１が、使用されることができ、スケーリングは、問題ではないであろう。
・ＥＬＯ ＩＩＩ族窒化物層３０１に起因する高結晶品質素子層３０３は、より少ない ・漏出、より長い寿命、およびより高い出力電力をもたらす。
・ＶＣＳＥＬ素子３０４をキャリア５０１に接合することによって、ＥＬＯウィング界面５０７を薄くすること。
・レーザまたは化学的リフトオフは、ＶＣＳＥＬ３０４を損傷しない。
・ＥＬＯウィング界面５０７は、除去プロセス中、ＥＬＯマスク１０４で覆われている。
・異質基板１０１が、使用されることができ、スケーリングは、問題ではないであろう。
・ＥＬＯ ＩＩＩ族窒化物層３０１に起因する高結晶品質素子層３０３は、より少ない ・漏出、より長い寿命、およびより高い出力電力をもたらす。
・ＶＣＳＥＬ素子３０４をキャリア５０１に接合することによって、ＥＬＯウィング界面５０７を薄くすること。
・レーザまたは化学的リフトオフは、ＶＣＳＥＬ３０４を損傷しない。
・ＥＬＯウィング界面５０７は、除去プロセス中、ＥＬＯマスク１０４で覆われている。
【0129】
（第５の実施形態）
第５の実施形態では、短空洞ＶＣＳＥＬ３０４が、ヘテロ基板１０１のＥＬＯウィング３０２上に製作され、素子３０４は、リフトオフされ、次いで、ＤＢＲ鏡４０７が、ＥＬＯウィング界面５０７上に設置される。
第５の実施形態では、短空洞ＶＣＳＥＬ３０４が、ヘテロ基板１０１のＥＬＯウィング３０２上に製作され、素子３０４は、リフトオフされ、次いで、ＤＢＲ鏡４０７が、ＥＬＯウィング界面５０７上に設置される。
【0130】
ＩＩＩ族窒化物テンプレート１０２を伴う基板１０１が、提供され、成長制限マスク１０４またはＥＬＯマスク１０４が、ホスト基板１０１上に設置される。ＩＩＩ族窒化物テンプレート１０２は、図１（ａ）、１（ｂ）、１（ｃ）、および１（ｄ）、および、図２（ａ）、２（ｂ）、２（ｃ）、および２（ｄ）に説明されるようなストライプであることができる。基部ＥＬＯ ＩＩＩ族窒化物層３０１は、開口部エリア１０５から成長させられ、ｎ－ＧａＮ層４０２を備えている。長空洞ＶＣＳＥＬ３０４のために適切な幅を伴うＥＬＯウィング３０２が、達成され、活性領域４０３を含むＩｎＧａＮ、ｐ－ＧａＮ層４０４等の素子層３０３が、図６（ａ）および６（ｂ）に示されるように、成長させられる。
【0131】
素子層３０３は、活性化される。ＥＬＯ ＩＩＩ族窒化物層層３０１が近隣ＥＬＯ ＩＩＩ族窒化物層３０１と合体させられていないので、非合体領域における側壁が水素拡散のためのより良好な通路を提供するので、ｐ－ＧａＮ層４０４の活性化は、より容易である。次いで、硬質マスク、例えば、Ｔｉ／Ａｕが、電流遮断領域４０５を生成するためのイオン注入中に開口エリアを保護するために、堆積させられる。注入後、硬質マスクは、加熱された王水を用いて除去され、サンプルは、トンネルジャンクション４０６の再成長に先立って、直接清浄される。代替として、また、電流拡散層４０６として、ＩＴＯも、選ばれ得る。トンネルジャンクション４０６は、高度にドープされたｎ＋＋ＧａＮトンネリング層を備え、ＭＯＣＶＤによって成長させられるｎ－ＧａＮ電流拡散層４０２およびｎ＋＋ＧａＮ接触層４０２が、続く。その後、ｐ－ＧａＮ層４０４は、側壁を通して、再度、再活性化される。
【0132】
ＳｉＯ２／Ｔａ２Ｏ５二重層の交互対から成るＤＢＲ鏡４０７が、堆積させられ、ＤＢＲ鏡４０７の周囲のｐ接点４０９が、リソグラフィによって画定される。透過性キャリア基板５０１が、素子３０４のｐ側に接合される。次いで、レーザまたは化学的リフトオフが、ホスト基板１０１を除去するために使用される。
【0133】
ＥＬＯウィング界面５０７上のＥＬＯマスク１０４は、化学的エッチングにおいて溶解させられ、次いで、Ｔａ２Ｏ５／ＳｉＯ２二重層から成るｎ側ＤＢＲ４０７が、図６（ｅ）および６（ｆ）に示されるように、堆積させられ、ＶＣＳＥＬ３０４の第２のＤＢＲ鏡４０７を形成する。この設計は、特に、短空洞ＶＣＳＥＬ３０４専用である。次いで、ｎ接点４０８が、垂直電流注入のために、ＥＬＯウィング界面５０７上に画定される。代替として、側方注入のために、上部側のｎ接点４０８も、使用され得る。
【0134】
例示的プロセスは、以下のステップを含む。
１．平面表面を伴うＥＬＯマスク１０４をホスト基板１０１上に調製すること。
２．概して、２０μｍを上回って、基板１０１のＧａＮテンプレート１０２上に、ＥＬＯ ＩＩＩ族窒化物層３０１を成長させること。ＥＬＯ ＩＩＩ族窒化物層３０１は、ＵＩＤ ＧａＮ層４０１を備えている。
３．ＥＬＯＩＩＩ族窒化物層３０１を表面の上部から薄くすること（この設計では、薄くすることは、ホスト基板１０１が依然として取り付けられている状態で実施される）。
４．以下の素子層３０３をＥＬＯ ＩＩＩ族窒化物層３０１上に順に成長させること：クラッディングおよびｎ接触のためのｎ－ＧａＮ層４０２（１，０００ｎｍ厚）；活性領域４０３としてのＩｎＧａＮ多重量子井戸およびＧａＮ障壁；ＡｌＧａＮ電子遮断層４０５（５０ｎｍ）；ｐ－ＧａＮ（３００ｎｍ厚）；およびｐ＋＋ＧａＮ（１０ｎｍ厚）層４０４。
５．イオン注入を実施し、開口を画定すること。
６．表面清浄後、ｎ＋＋ＧａＮ（１０ｎｍ厚）を再成長させ、トンネルジャンクション４０６を完成させること。
７．抑えおよび電流拡散のためのｎ－ＧａＮ層４０２（１０～１００ｎｍ厚）を堆積させること。
８．メサをドライエッチングし、素子３０４を画定すること。
９．平面誘電ＤＢＲ鏡４０７を堆積させること。
１０．接点４０８、４０９を堆積させること、およびキャリア５０１にフリップチップ接合／取り付けを行うこと。
１１．ＬＬＯまたは化学的エッチングを通して、基板１０１を除去すること。
１２．ＥＬＯマスク１０４をＥＬＯウィング界面５０７上で溶解させること。
１３．誘電ＤＢＲ鏡４０７をＥＬＯウィング界面５０７の上を覆って堆積させること。
１４．界面５０７をドライエッチングし、開口の外側のｎ－ＧａＮ層４０２を露出させ、接点４０８、４０９を堆積させること。
１５．結果として生じる素子３０４の構造は、図６（ｅ）および６（ｆ）（側方注入の場合）に示されており、これらのステップに従うことによって、側方注入設計が、取得されることができる。
１．平面表面を伴うＥＬＯマスク１０４をホスト基板１０１上に調製すること。
２．概して、２０μｍを上回って、基板１０１のＧａＮテンプレート１０２上に、ＥＬＯ ＩＩＩ族窒化物層３０１を成長させること。ＥＬＯ ＩＩＩ族窒化物層３０１は、ＵＩＤ ＧａＮ層４０１を備えている。
３．ＥＬＯＩＩＩ族窒化物層３０１を表面の上部から薄くすること（この設計では、薄くすることは、ホスト基板１０１が依然として取り付けられている状態で実施される）。
４．以下の素子層３０３をＥＬＯ ＩＩＩ族窒化物層３０１上に順に成長させること：クラッディングおよびｎ接触のためのｎ－ＧａＮ層４０２（１，０００ｎｍ厚）；活性領域４０３としてのＩｎＧａＮ多重量子井戸およびＧａＮ障壁；ＡｌＧａＮ電子遮断層４０５（５０ｎｍ）；ｐ－ＧａＮ（３００ｎｍ厚）；およびｐ＋＋ＧａＮ（１０ｎｍ厚）層４０４。
５．イオン注入を実施し、開口を画定すること。
６．表面清浄後、ｎ＋＋ＧａＮ（１０ｎｍ厚）を再成長させ、トンネルジャンクション４０６を完成させること。
７．抑えおよび電流拡散のためのｎ－ＧａＮ層４０２（１０～１００ｎｍ厚）を堆積させること。
８．メサをドライエッチングし、素子３０４を画定すること。
９．平面誘電ＤＢＲ鏡４０７を堆積させること。
１０．接点４０８、４０９を堆積させること、およびキャリア５０１にフリップチップ接合／取り付けを行うこと。
１１．ＬＬＯまたは化学的エッチングを通して、基板１０１を除去すること。
１２．ＥＬＯマスク１０４をＥＬＯウィング界面５０７上で溶解させること。
１３．誘電ＤＢＲ鏡４０７をＥＬＯウィング界面５０７の上を覆って堆積させること。
１４．界面５０７をドライエッチングし、開口の外側のｎ－ＧａＮ層４０２を露出させ、接点４０８、４０９を堆積させること。
１５．結果として生じる素子３０４の構造は、図６（ｅ）および６（ｆ）（側方注入の場合）に示されており、これらのステップに従うことによって、側方注入設計が、取得されることができる。
【0135】
重要な利点は、以下を含む：
・異質基板１０１が、使用されることができ、スケーリングは、問題ではないであろう。
・ＥＬＯ ＩＩＩ族窒化物層３０１に起因する高結晶品質素子層３０３が、より少ない漏出、より長い寿命、およびより高い出力電力をもたらす。
・薄くすることが、ホスト基板１０１が依然として取り付けられている状態で、ＥＬＯ層３０１上で実施される。
・レーザまたは化学的リフトオフは、素子３０４を損傷しない。
・ＥＬＯウィング界面５０７は、除去プロセス中、ＥＬＯマスク１０４で覆われている。
・異質基板１０１が、使用されることができ、スケーリングは、問題ではないであろう。
・ＥＬＯ ＩＩＩ族窒化物層３０１に起因する高結晶品質素子層３０３が、より少ない漏出、より長い寿命、およびより高い出力電力をもたらす。
・薄くすることが、ホスト基板１０１が依然として取り付けられている状態で、ＥＬＯ層３０１上で実施される。
・レーザまたは化学的リフトオフは、素子３０４を損傷しない。
・ＥＬＯウィング界面５０７は、除去プロセス中、ＥＬＯマスク１０４で覆われている。
【0136】
【0137】
ブロック１００１は、ホスト基板１０１を提供するステップを表す。このステップでは、ホスト基板１０１は、ＩＩＩ族窒化物基板１０１またはその上に堆積させられるＩＩＩ族窒化物テンプレート１０２を伴う異質基板１０１を備えている。ＩＩＩ族窒化物テンプレート１０２は、ホスト基板上に形成される、１つ以上の選択的成長補助部分から成る。
【0138】
ブロック１００２は、ホスト基板１０１上またはその上方に、成長制限マスク１０４を堆積させるステップを表し、成長制限マスク１０４は、パターン化され得る。具体的に、成長制限マスク１０４は、基板１０１上に直接堆積させられるか、または、成長制限マスク１０４は、基板１０１上に堆積させられたＩＩＩ族窒化物テンプレート１０２上に直接堆積させられる。ＩＩＩ族窒化物テンプレート１０２の使用は、ホスト基板１０１の１つ以上の非成長補助部分が、成長制限マスク１０４の底部表面と直接接触しているという結果をもたらし得る。
【0139】
成長制限マスク１０４は、典型的に、例えば、ＳｉＯ２、ＳｉＮ、ＳｉＯＮ、ＴｉＮ等の絶縁フィルムであり、例えば、プラズマ化学蒸着（ＣＶＤ）、スパッタリング、イオンビーム蒸着（ＩＢＤ）等によって堆積させられる。
【0140】
成長制限マスク１０４は、ＥＬＯ ＩＩＩ族窒化物層３０１の界面５０７に転写されるパターン化された表面を有するように製作される。代替として、ホスト基板１０１は、成長制限マスク１０４に、次いで、ＥＬＯ ＩＩＩ族窒化物層３０１の界面５０７に転写されるパターン化された表面を有するように製作される。
【0141】
ブロック１００３は、最初に、成長制限マスク１０４内の開口部エリア１０５から、次いで、成長制限マスク１０４の上を覆って側方に、成長制限マスク１０４上に１つ以上のＥＬＯ ＩＩＩ族窒化物層３０１を形成するステップを表し、ＥＬＯ ＩＩＩ族窒化物層３０１は、隣接した（または、近隣の）ＥＬＯ ＩＩＩ族窒化物層３０１と合体することも合体しないこともある。ＥＬＯ ＩＩＩ族窒化物層３０１は、ＵＩＤ ＧａＮ層４０１および／またはｎ型ＧａＮ層４０２を備え得る。
【0142】
ブロック１００４は、ＥＬＯ ＩＩＩ族窒化物層３０１上に少なくとも１つのＶＣＳＥＬ３０４を形成するステップを表し、ＶＣＳＥＬ３０４は、ＩＩＩ族素子層３０３から成り、ＩＩＩ族素子層３０３は、ＥＬＯ ＩＩＩ族窒化物層３０１上またはその上方に成長させられたｎ型ＩＩＩ族窒化物層４０２とｐ型ＩＩＩ族窒化物層４０４との間の少なくともＩＩＩ族窒化物活性領域４０３を含み、ＥＬＯ ＩＩＩ族窒化物層３０１とＩＩＩ族素子層３０３とは、一緒に、島状ＩＩＩ族窒化物半導体層３０１、３０３を備えている。
【0143】
一実施形態では、ＩＩＩ族素子層３０３は、ＵＩＤ ＧａＮ層４０１、クラッディングおよびｎ接触のためのｎ－ＧａＮ層４０２、活性領域４０３としてのＩｎＧａＮ多重量子井戸およびＧａＮ障壁、ｐ－ＧａＮおよびｐ＋＋ＧａＮ層４０４、電子遮断層４０５、トンネルジャンクション４０６、または透過性伝導層４０６を含み得る。
【0144】
好ましくは、ＩＩＩ族素子層３０３は、ＥＬＯ ＩＩＩ族窒化物層３０１のウィング３０２上に成長させられる。さらに、ＶＣＳＥＬ３０４の光放出開口が、ＥＬＯ ＩＩＩ族窒化物層３０１のウィング３０２上に作製される。複数のＶＣＳＥＬ３０４が製作され得る状況では、第１および第２のＶＣＳＥＬ３０４のＩＩＩ族窒化物素子層３０３は、ＥＬＯ ＩＩＩ族窒化物層３０１の隣接したウィング３０２上に製作される。
【0145】
ブロック１００５は、従来のリソグラフィ方法によって、大抵は平坦表面領域によって覆われたＥＬＯ ＩＩＩ族窒化物層３０１のウィング３０２上にＶＣＳＥＬ３０４等の発光素子３０４を製作するステップを表す。このステップは、イオン注入を実施し、開口を画定すること、メサをエッチングし、素子３０４を画定すること等を含み得る。
【0146】
ブロック１００６は、ＩＩＩ族窒化物素子層３０３上またはその上方にＶＣＳＥＬ３０４の共振空洞を画定する少なくとも１つの第１のＤＢＲ鏡４０７を設置するステップを表す。具体的に、ＶＣＳＥＬ３０４の共振空洞を画定するＤＢＲ鏡４０７は、ＩＩＩ族窒化物素子層３０３のｐ側に設置される。
【0147】
ＤＢＲ鏡４０７は、ｐ型ＩＩＩ型窒化物層４０４上またはその上方に形成され得、それによって、ｐ型ＩＩＩ族窒化物層４０４は、ＩＩＩ型窒化物活性領域４０３とＤＢＲ鏡４０７との間にある。
【0148】
ＶＣＳＥＬ３０４は、ｐ型ＩＩＩ族窒化物層４０４上の１つ以上のトンネルジャンクション４０６層をさらに備え得、ＤＢＲ鏡４０７は、トンネルジャンクション４０６層の下方に形成され、それによって、ＥＬＯ ＩＩＩ族窒化物層３０１は、ＤＢＲ鏡４０７とトンネルジャンクション４０６層との間にある。
【0149】
ＶＣＳＥＬ３０４は、ｐ型ＩＩＩ族窒化物層４０４上の１つ以上のトンネルジャンクション４０６層をさらに備え得、ＤＢＲ鏡４０７は、トンネルジャンクション４０６層上またはその上方に形成され、それによって、トンネルジャンクション４０６層は、ＤＢＲ鏡４０７とｐ型ＩＩＩ族窒化物層４０４との間にある。
【0150】
このステップは、表面清浄後、ｎ＋＋ＧａＮ層を再成長させ、トンネルジャンクション４０６を完成させること、電流拡散のために、トンネルジャンクション４０６上またはその上方に追加のｎ型ＧａＮ層４０２を堆積させること等を含み得る。追加のｎ型ＩＩＩ族窒化物層４０２は、ＤＢＲ鏡４０７のための曲率形状を有する。
【0151】
ブロック１００７は、素子３０４の構造をキャリア５０１に取り付け、次いで、ＥＬＯ ＩＩＩ族窒化物層３０１およびＶＣＳＥＬ３０４をホスト基板１０１から除去し、ＥＬＯ ＩＩＩ族窒化物層３０１の界面５０７を露出させるステップを表す。
【0152】
具体的に、ＤＢＲ４０７を伴うＩＩＩ族窒化物素子層３０３のｐ側は、キャリア５０１またはサブ搭載部に取り付けられ、次いで、ＬＬＯまたは化学的エッチングが、ＥＬＯ ＩＩＩ族窒化物層３０１およびＩＩＩ族窒化物素子層３０３をホスト基板１０１からリフトオフするために使用される。レーザ５０５が、ＥＬＯ ＩＩＩ族窒化物層３０１のウィング３０２の開放窓領域５０６において、ＥＬＯ ＩＩＩ族窒化物層３０１およびＩＩＩ族窒化物素子層３０３をホスト基板１０１からリフトオフするために使用され、それによって、ＥＬＯ ＩＩＩ族窒化物層３０１上に成長させられたＩＩＩ族窒化物素子層３０３は、損傷されない。
【0153】
このステップは、ＥＬＯウィング界面５０７上の成長制限マスク１０４を溶解させることと、樹脂の熱リフローを使用し、ＲＩＥを使用してＵＩＤ－ＧａＮ層４０１内に曲面表面７０１を有する曲面鏡５０８形状をエッチングすることとを含む。
【0154】
ブロック１００８は、ＶＣＳＥＬ３０４の共振空洞を画定する少なくとも１つの第２のＤＢＲ鏡４０７をＥＬＯ ＩＩＩ族窒化物層３０１の界面５０７上に設置するステップを表す。一実施形態では、ＤＢＲ鏡４０７は、ＥＬＯ ＩＩＩ族窒化物層のウィング３０２上に設置される。
【0155】
ＥＬＯ ＩＩＩ族窒化物層３０１の界面５０７は、ＤＢＲ鏡４０７のためのパターン化された表面を有し得、パターン化された表面は、ＤＢＲ鏡４０７のための曲率形状７０１を備えている。
【0156】
ＶＣＳＥＬ３０４が第１および第２のＤＢＲ鏡４０７から成る実施形態では、第１のＤＢＲ４０７鏡は、平坦ＤＢＲ鏡４０７を備え得、第２のＤＢＲ鏡４０７は、平坦ＤＢＲ鏡４０７または曲面ＤＢＲ鏡４０７を備え得、ＩＩＩ族窒化物活性領域４０３は、第１のＤＢＲ鏡と第２のＤＢＲ鏡４０７との間に位置付けられている。
【0157】
ＥＬＯ ＩＩＩ族窒化物層３０１は、第１のＤＢＲ鏡と第２のＤＢＲ鏡４０７との間、共振空洞の５０％を上回るものを備え得、ＥＬＯ ＩＩＩ族窒化物層３０１は、ＵＩＤ ＧａＮ層４０１またはｎ型ＧａＮ層４０２を備えている。ＥＬＯ ＩＩＩ族窒化物層３０１の界面５０７は、ＶＣＳＥＬ３０４のｎ側にある。
【0158】
一実施形態では、共振空洞の総空洞長は、８μｍを上回り、代替として、ホスト基板１０１またはＥＬＯ ＩＩＩ族窒化物層１０７の界面５０７は、薄くされ、共振空洞の総空洞長を８μｍ未満まで減らす。
【0159】
ブロック１００９は、ＶＣＳＥＬ３０４のための接点４０８、４０９を堆積させるステップを表す。ＶＣＳＥＬ３０４がトンネルジャンクション４０６を含む一実施形態では、接点は、ｎ接点４０８を備え得、他の実施形態では、接点は、ｎ接点４０８およびｐ接点４０９の両方を備え得る。
【0160】
このステップは、金属ｎ接点４０８の堆積のために、ｎ－ＧａＮ層４０２を露出させるための界面５０７の選択的部分のエッチングを含み得る。
【0161】
このステップは、電流を素子３０４の中に注入するための側方注入構成または垂直注入構成を形成することも含み得、素子３０４上にｎ接点４０８およびｐ接点４０９を堆積させることも含む。これらの構成は、素子３０４の棒体の各素子３０４が、別個に扱われる、または他の素子３０４とともに扱われることを可能にする。
【0162】
ブロック１０１０は、素子３０４をサブ搭載部または他の外部キャリアに移すステップを表す。一実施形態では、このステップは、透過性サブ搭載部または他の外部キャリアへの島状ＩＩＩ族窒化物半導体層３０１、３０３を含む素子３０４のフリップチップ接合を含む。
【0163】
ブロック１０１１は、ＶＣＳＥＬ３０４の製作を完了させるステップを表す。このステップは、ＶＣＳＥＬ３０４を梱包すること等を含み得る。
【0164】
ブロック１０１２は、この方法の最終結果、すなわち、完成された素子３０４、および完成された素子３０４を含む任意の適用を表す。
【0165】
（参照文献）
以下の参照文献は、参照することによって本明細書に組み込まれる。
１．Ｒａｒｉｎｇ ｅｔ ａｌ．によって２０１４年６月１１日に出願され、２０１７年３月３０日に公開され、「Ｓｕｒｆａｃｅ ｍｏｒｐｈｏｌｏｇｙ ｏｆ ｎｏｎ－ｐｏｌａｒ ｇａｌｌｉｕｍ ｎｉｔｒｉｄｅ ｃｏｎｔａｉｎｉｎｇ ｓｕｂｓｔｒａｔｅｓ」と題された米国特許出願公開第２０１７／００９２８１０号
２．Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｅｘｐｒｅｓｓ １３，０４１００３ （２０２０年）
３．Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｅｘｐｒｅｓｓ １２，０４４００４ （２００９年）
４．Ｓｃｉ．Ｒｅｐ．，８，１０３５０ （２０１８年）
以下の参照文献は、参照することによって本明細書に組み込まれる。
１．Ｒａｒｉｎｇ ｅｔ ａｌ．によって２０１４年６月１１日に出願され、２０１７年３月３０日に公開され、「Ｓｕｒｆａｃｅ ｍｏｒｐｈｏｌｏｇｙ ｏｆ ｎｏｎ－ｐｏｌａｒ ｇａｌｌｉｕｍ ｎｉｔｒｉｄｅ ｃｏｎｔａｉｎｉｎｇ ｓｕｂｓｔｒａｔｅｓ」と題された米国特許出願公開第２０１７／００９２８１０号
２．Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｅｘｐｒｅｓｓ １３，０４１００３ （２０２０年）
３．Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｅｘｐｒｅｓｓ １２，０４４００４ （２００９年）
４．Ｓｃｉ．Ｒｅｐ．，８，１０３５０ （２０１８年）
【0166】
（結論）
ここで、本発明の好ましい実施形態の説明を結論付ける。本発明の１つ以上の実施形態の前述の説明は、例証および説明の目的のために提示されている。包括的であること、または本発明を開示される精密な形態に限定することは、意図されていない。多くの修正および変形例が、上記の教示に照らして可能である。本発明の範囲は、本詳細な説明によってではなく、むしろ、本明細書に添付される請求項によって限定されることが意図される。
ここで、本発明の好ましい実施形態の説明を結論付ける。本発明の１つ以上の実施形態の前述の説明は、例証および説明の目的のために提示されている。包括的であること、または本発明を開示される精密な形態に限定することは、意図されていない。多くの修正および変形例が、上記の教示に照らして可能である。本発明の範囲は、本詳細な説明によってではなく、むしろ、本明細書に添付される請求項によって限定されることが意図される。
【図1(a)】
【図1(b)】
【図1(c)】
【図1(d)】
【図2(a)】
【図2(b)】
【図2(c)】
【図2(d)】
【図3(a)】
【図3(b)】
【図3(c)】
【図3(d)】
【図4(a)】
【図4(b)】
【図5(a)】
【図5(b)】
【図5(c)】
【図5(d)】
【図5(e)】
【図5(f)】
【図5(g)】
【図5(h)】
【図5(i)】
【図5(j)】
【図6A】
【図6B】
【図6C】
【図6D】
【図6E】
【図6F】
【図6G】
【図6H】
【図7(a)】
【図7(b)】
【図7(c)】
【図7(d)】
【図8】
【図9A】
【図9B】
【図9C】
【図9D】
【図9E】
【図10】
【国際調査報告】