知財求人 - 知財ポータルサイト「IP Force」
▶ インターナショナル・ビジネス・マシーンズ・コーポレーションの特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2024-11-08
(54)【発明の名称】スルー・ビアを有するブリッジ・チップ
(51)【国際特許分類】
H01L 25/04 20230101AFI20241031BHJP
H01L 23/12 20060101ALI20241031BHJP
【ＦＩ】
H01L25/04 Z
H01L23/12 F
【審査請求】未請求
【予備審査請求】未請求
(21)【出願番号】P 2024524413
(86)(22)【出願日】2022-11-14
(85)【翻訳文提出日】2024-04-23
(86)【国際出願番号】 EP2022081847
(87)【国際公開番号】W WO2023088849
(87)【国際公開日】2023-05-25
(31)【優先権主張番号】17/528,910
(32)【優先日】2021-11-17
(33)【優先権主張国・地域又は機関】US
(81)【指定国・地域】
(71)【出願人】
【識別番号】390009531
【氏名又は名称】インターナショナル・ビジネス・マシーンズ・コーポレーション
【氏名又は名称原語表記】ＩＮＴＥＲＮＡＴＩＯＮＡＬ ＢＵＳＩＮＥＳＳ ＭＡＣＨＩＮＥＳ ＣＯＲＰＯＲＡＴＩＯＮ
【住所又は居所原語表記】Ｎｅｗ Ｏｒｃｈａｒｄ Ｒｏａｄ， Ａｒｍｏｎｋ， Ｎｅｗ Ｙｏｒｋ １０５０４， Ｕｎｉｔｅｄ Ｓｔａｔｅｓ ｏｆ Ａｍｅｒｉｃａ
(74)【代理人】
【識別番号】100112690
【弁理士】
【氏名又は名称】太佐 種一
(74)【代理人】
【識別番号】100120710
【弁理士】
【氏名又は名称】片岡 忠彦
(72)【発明者】
【氏名】ファルーク、ムクタ
(72)【発明者】
【氏名】ケリー、ジェームス
(57)【要約】
スルー・ビアを有するブリッジ・チップを使用してチップ同士を相互接続するための技術が提供される。１つの態様では、構造体は、少なくとも第１のチップおよび第２のチップに取り付けられたブリッジ・チップを含み、ブリッジ・チップが第１のチップと第２のチップとのうちの一方にブリッジ・チップを接続する少なくとも１つの導電性スルー・ビアを有する。ブリッジ・チップは、第１のキャッピング層と第２のキャッピング層との間に存在する複数のメタル・ラインを有する配線層を含むことができ、少なくとも１つの導電性スルー・ビアは、複数のメタル・ラインのうちの少なくとも１つの少なくとも側壁に直に接触できる。本ブリッジ・チップを使用してチップを集積する方法もまた提供される。
【選択図】図１２
【選択図】図１２
【特許請求の範囲】
【請求項1】
少なくとも第１のチップおよび第２のチップに取り付けられたブリッジ・チップであり、前記ブリッジ・チップが前記第１のチップと前記第２のチップとのうちの一方に前記ブリッジ・チップを接続する少なくとも１つの導電性スルー・ビアを備える、前記ブリッジ・チップを具備する、構造体。
【請求項2】
前記少なくとも１つの導電性スルー・ビアの上部部分に沿った側壁が、前記少なくとも１つの導電性スルー・ビアの底部部分に沿った側壁に段差により接合される、請求項１に記載の構造体。
【請求項3】
前記少なくとも１つの導電性スルー・ビアの前記上部部分が、幅Ｗ１ＣＯＮＤＵＣＴＩＶＥ ＶＩＡを有し、前記少なくとも１つの導電性スルー・ビアの前記底部部分が、幅Ｗ２ＣＯＮＤＵＣＴＩＶＥ ＶＩＡを有し、Ｗ１ＣＯＮＤＵＣＴＩＶＥ ＶＩＡ＞Ｗ２ＣＯＮＤＵＣＴＩＶＥ ＶＩＡである、請求項１に記載の構造体。
【請求項4】
前記ブリッジ・チップが、第１のキャッピング層と第２のキャッピング層との間に存在する複数のメタル・ラインを有する配線層
をさらに備える、請求項１に記載の構造体。
【請求項5】
前記少なくとも１つの導電性スルー・ビアが、前記複数のメタル・ラインのうちの少なくとも１つの上面および側壁と直に接触する、請求項４に記載の構造体。
【請求項6】
前記少なくとも１つの導電性スルー・ビアが、前記複数のメタル・ラインのうちの少なくとも１つの側壁にだけ直に接触する、請求項４に記載の構造体。
【請求項7】
前記第１のチップおよび前記第２のチップが、金属パッドを備え、前記少なくとも１つの導電性スルー・ビアが、前記複数の金属パッドのうちの少なくとも１つと直に接触する、請求項１に記載の構造体。
【請求項8】
前記第１のチップおよび前記第２のチップが、互いに異なる高さを有する、請求項１に記載の構造体。
【請求項9】
前記第１のチップおよび前記第２のチップが、メモリ・チップ、ロジック・チップ、およびその組み合わせから成る群から選択される、請求項１に記載の構造体。
【請求項10】
前記ブリッジ・チップ、前記第１のチップおよび前記第２のチップを覆って配置された封止材をさらに備える、請求項１に記載の構造体。
【請求項11】
ラミネート・パッケージと、前記第１のチップおよび前記第２のチップを前記ラミネート・パッケージに接続し、前記封止材内に存在する導電性スルー・モールド・ビアと
をさらに備える、請求項１０に記載の構造体。
【請求項12】
前記ブリッジ・チップに取り付けられ、前記第１のチップおよび前記第２のチップとは反対の前記少なくとも１つの導電性スルー・ビアの端部と接触している少なくとも１つの第３のチップをさらに備える、請求項１に記載の構造体。
【請求項13】
前記少なくとも１つの第３のチップが、メモリ・チップまたはロジック・チップである、請求項１２に記載の構造体。
【請求項14】
少なくとも第１のチップおよび第２のチップに取り付けられたブリッジ・チップであって、前記ブリッジ・チップが前記第１のチップと前記第２のチップとのうちの一方に前記ブリッジ・チップを接続する少なくとも１つの導電性スルー・ビアと、第１のキャッピング層と第２のキャッピング層との間に存在する複数のメタル・ラインを有する配線層とを備え、前記少なくとも１つの導電性スルー・ビアが、前記複数のメタル・ラインのうちの少なくとも１つの少なくとも側壁に直に接触する、前記ブリッジ・チップを具備する、構造体。
【請求項15】
前記少なくとも１つの導電性スルー・ビアが、前記複数のメタル・ラインのうちの少なくとも１つの上面および側壁に直に接触する、請求項１４に記載の構造体。
【請求項16】
前記少なくとも１つの導電性スルー・ビアが、前記複数のメタル・ラインのうちの少なくとも１つの側壁にだけ直に接触する、請求項１４に記載の構造体。
【請求項17】
前記ブリッジ・チップ、前記第１のチップおよび前記第２のチップを覆って配置された封止材と、ラミネート・パッケージと、
前記第１のチップおよび前記第２のチップを前記ラミネート・パッケージに接続し、前記封止材内に存在する導電性スルー・モールド・ビアと
をさらに備える、請求項１４に記載の構造体。
【請求項18】
前記第１のチップおよび前記第２のチップとは反対の前記ブリッジ・チップの側に取り付けられた少なくとも１つの第３のチップであって、前記少なくとも１つの導電性スルー・ビアが前記少なくとも１つの第３のチップと接触している、前記少なくとも１つの第３のチップをさらに備える、請求項１４に記載の構造体。
【請求項19】
チップを集積する方法であって、基板内に存在する少なくとも１つのビアと、前記基板上に配置された第１のキャッピング層と、前記第１のキャッピング層上に配置された複数のメタル・ラインを有する配線層と、前記配線層上に配置された第２のキャッピング層とを備えるブリッジ・チップを形成することであり、前記少なくとも１つのビアが犠牲材料で埋められる、前記ブリッジ・チップを前記形成することと、
少なくとも第１のチップおよび第２のチップを覆って前記ブリッジ・チップを設置することと、
前記少なくとも１つのビアから前記犠牲材料を除去することと、
前記第１のチップおよび前記第２のチップに至るまで前記第１のキャッピング層、前記配線層および前記第２のキャッピング層を貫通して前記少なくとも１つのビアを延伸させることと、
少なくとも１つの導電性スルー・ビアを形成するために少なくとも１つの金属で前記少なくとも１つのビアを埋めることであり、前記少なくとも１つの導電性スルー・ビアが前記複数のメタル・ラインのうちの少なくとも１つの少なくとも側壁に直に接触し、前記少なくとも１つの導電性スルー・ビアが前記第１のチップおよび前記第２のチップのうちの一方に前記ブリッジ・チップを接続する、前記少なくとも１つのビアを前記埋めることと
を含む、方法。
【請求項20】
前記第１のチップおよび前記第２のチップとは反対の前記ブリッジ・チップの側に少なくとも１つの第３のチップを取り付けることであって、前記少なくとも１つの導電性スルー・ビアが前記少なくとも１つの第３のチップと接触している、前記少なくとも１つの第３のチップを前記取り付けることをさらに含む、請求項１９に記載の方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、チップ相互接続技術に関し、特に、チップ同士の間の外部接続部を削除するスルー・ビアを有するブリッジ・チップを使用してチップ同士を相互接続するための技術に関する。
【背景技術】
【0002】
人工知能ワークロードに関するヘテロジニアス・インテグレーションの際に、チップ間通信にとって広帯域幅で生じることが重要である。いくつかの構成では、このチップ間通信は、チップがラミネート・パッケージに接続されている間に生じなければならない。
【0003】
チップがラミネート・パッケージに取り付けられながら比較的低パワー損失で相互に通信することを可能にするために、ブリッジ・チップが、チップ同士を接続するために使用されることがある。はんだまたは（接着剤などの）他の好適なタイプの相互接続材料が、ブリッジ・チップをラミネート・パッケージに取り付けるためにそのときには採用されてもよい。
【0004】
しかしながら、チップ・レイアウト・デザインへのブリッジ・チップの集積にともなういくつかの顕著な難題がある。例えば、いくつかのデザインは、ラミネート・パッケージにはめ込まれたブリッジ・チップを有する。そのケースでは、専用リセス含有ラミネートが必要とされる。これは、ラミネートのある一定の領域内に厳密に制御された深さのリセス（またはおそらく複数のリセス）を精密に配置することの必要性のために良い生産歩留まりで製造することが困難であり費用が掛かることがあるカスタマイズされたラミネートを必然的にともなう。
【0005】
さらに、チップ・レイアウト・デザインへとブリッジ・チップを集積するための従来の手法は、雑多なピッチを有する外部はんだ接続部を必要とすることがあり、したがって小さなチップ寸法に縮小することが困難である。従来のはんだ接合法よりも銅（Ｃｕ）－ｔｏ－Ｃｕチップ接続の実装は、よりタイトなピッチに対する可能性を提供できる。しかしながら、Ｃｕ－ｔｏ－Ｃｕチップ接続は、Ｃｕ／誘電体平坦性必要条件およびボンディング用の汚染のないＣｕ－ｔｏ－Ｃｕ界面を得ることに付随する難題のために実際に実装することが困難である。
【0006】
それゆえに、チップ・レイアウト・デザインへのブリッジ・チップの集積のための技術の改善が望まれるはずである。
【発明の概要】
【0007】
本発明は、チップ同士の間の外部接続部を削除するスルー・ビアを有するブリッジ・チップを使用してチップ同士を相互接続するための技術を提供する。発明の１つの態様では、構造体が提供される。この構造体は、少なくとも第１のチップおよび第２のチップに取り付けられたブリッジ・チップを含み、ブリッジ・チップが第１のチップと第２のチップとのうちの一方にブリッジ・チップを接続する少なくとも１つの導電性スルー・ビアを有する。例えば、少なくとも１つの導電性スルー・ビアの上部部分に沿った側壁は、少なくとも１つの導電性スルー・ビアの底部部分に沿った側壁に段差により接合されてもよく、そのため、少なくとも１つの導電性スルー・ビアの上部部分が幅Ｗ１ＣＯＮＤＵＣＴＩＶＥ ＶＩＡを有し、少なくとも１つの導電性スルー・ビアの底部部分が幅Ｗ２ＣＯＮＤＵＣＴＩＶＥ ＶＩＡを有し、Ｗ１ＣＯＮＤＵＣＴＩＶＥ ＶＩＡ＞Ｗ２ＣＯＮＤＵＣＴＩＶＥ ＶＩＡである。
【0008】
発明のもう１つの態様では、もう１つの構造体が提供される。この構造体は、少なくとも第１のチップおよび第２のチップに取り付けられたブリッジ・チップを含み、ブリッジ・チップが、第１のチップと第２のチップとのうちの一方にブリッジ・チップを接続する少なくとも１つの導電性スルー・ビアと、第１のキャッピング層と第２のキャッピング層との間に存在するメタル・ラインを有する配線層とを有し、少なくとも１つの導電性スルー・ビアが、複数のメタル・ラインのうちの少なくとも１つの少なくとも側壁に直に接触する。例えば、少なくとも１つの導電性スルー・ビアは、複数のメタル・ラインのうちの少なくとも１つの上面および側壁に直に接触できる。あるいは、少なくとも１つの導電性スルー・ビアは、複数のメタル・ラインのうちの少なくとも１つの側壁にだけ直に接触できる。
【0009】
発明のさらにもう１つの態様では、チップを集積する方法が提供される。この方法は、基板内に存在する少なくとも１つのビアと、基板上に配置された第１のキャッピング層と、第１のキャッピング層上に配置されたメタル・ラインを有する配線層と、配線層上に配置された第２のキャッピング層とを有するブリッジ・チップを形成することであって、少なくとも１つのビアが犠牲材料で埋められる、ブリッジ・チップを形成することと；少なくとも第１のチップおよび第２のチップを覆ってブリッジ・チップを設置することと；少なくとも１つのビアから犠牲材料を除去することと；第１のチップおよび第２のチップに至るまで第１のキャッピング層、配線層および第２のキャッピング層を貫通して少なくとも１つのビアを延伸することと；少なくとも１つの導電性スルー・ビアを形成するために少なくとも１つの金属で少なくとも１つのビアを埋めることであって、少なくとも１つの導電性スルー・ビアが複数のメタル・ラインのうちの少なくとも１つの少なくとも側壁に直に接触し、少なくとも１つの導電性スルー・ビアが第１のチップと第２のチップとのうちの一方にブリッジ・チップを接続する、少なくとも１つのビアを埋めることとを含む。
【0010】
本発明のより完全な理解、ならびに本発明のさらなる特徴および利点は、下記の詳細な説明および図面への参照により得られるだろう。
【図面の簡単な説明】
【0011】
【図1】本発明の実施形態にしたがって基板にパターニングされているビアを図説する断面図である。
【図2】本発明の実施形態にしたがって犠牲材料で埋められているビアを図説する断面図である。
【図3】本発明の実施形態による、ビア／犠牲材料を覆って基板上に形成されている（第１の）キャッピング層、第１のキャッピング層上に形成されているメタル・ラインを有する配線層、およびメタル・ラインを覆う配線層上に形成されている（第２の）キャッピング層を図説する断面図である。
【図4】本発明の実施形態による、配線層とは反対の第２のキャッピング層の側に取り付けられているハンドル・ウェハ、およびブリッジ・チップを形成するために基板の他方の側に開口されているビアを図説する断面図である。
【図5】本発明の実施形態による、ひっくり返されているブリッジ・チップ、およびビアの開口部をマーキングし基板上に形成されているブロック・マスクを図説する断面図である。
【図6】本発明の実施形態による、フィクスチャ（ｆｉｘｔｕｒｅ）上に存在する金属パッドを有する（第１／第２の）チップ、および第１／第２のチップを覆いそしてまたがって設置されているブリッジ・チップを図説する断面図である。
【図7】本発明の実施形態にしたがって、金属パッドがビアの直下にどのように設置されるかを図説する拡大図である。
【図8】本発明の実施形態にしたがって、ブリッジ・チップおよび第１／第２のチップを覆ってフィクスチャ上へと堆積され、埋め込んでいる封止材を図説する断面図である。
【図9】本発明の実施形態にしたがって、平坦化され、ビアを覆うブロック・マスクから取り除かれている堆積されたままの封止材を図説する断面図である。
【図10】本発明の実施形態にしたがって、犠牲材料が選択的に除去され、それによりビアを再び開口することを図説する断面図である。
【図11】本発明の実施形態にしたがって、金属パッドに至るまで第１／第２のキャッピング層および配線層を貫通してビアを延伸するように実行されているエッチ（ｅｔｃｈ）を図説する断面図である。
【図12】本発明の実施形態にしたがって、第１／第２のチップの金属パッド、ならびにメタル・ラインの上面および側壁（すなわち、肩）と直に接触する導電性スルー・ビアを形成するためにある金属または複数の金属の組み合わせで埋められているビアを図説する断面図である。
【図13A】本発明の実施形態にしたがって導電性スルー・ビアが互いに隣接して整列されるメタル・ラインに対する導電性スルー・ビアの例示的な配置を図説するトップ・ダウン図である。
【図13B】本発明の実施形態にしたがって導電性スルー・ビアが相互にオフセットされるメタル・ラインに対する導電性スルー・ビアの、代替実施形態による、配置を図説するトップ・ダウン図である。
【図14】本発明の実施形態にしたがって第１／第２のチップを覆う封止材にパターニングされているスルー・モールド・ビアを図説する断面図である。
【図15】本発明の実施形態による、ブリッジ・チップの両側に第１／第２のチップと直に接触する導電性モールド・ビアを形成するために金属で埋められているスルー・モールド・ビアと、ひっくり返されているアセンブリと、導電性スルー・ビア／導電性モールド・ビアとラミネート・パッケージとの間に形成されているはんだボンド部と、フィクスチャが除去されていることとを図説する断面図である。
【図16】本発明の実施形態による最終アセンブリを図説するトップ・ダウン図である。
【図17】本発明の実施形態にしたがってブロック・マスクを覆うブリッジ・チップに取り付けられており金属パッドとは反対の導電性スルー・ビアの端部に直に接触している（第３の）チップを、もう１つの代替実施形態にしたがって図説する図１２から続く断面図である。
【図18】本発明の実施形態にしたがって第１／第２のチップを覆う封止材にパターニングされているスルー・モールド・ビアを図説する断面図である。
【図19】本発明の実施形態による、第１／第２のチップをブリッジ・チップ／第３のチップの両側と直に接触する導電性モールド・ビアを形成するために金属で埋められているスルー・モールド・ビアと、ひっくり返されているアセンブリと、導電性モールド・ビアとラミネート・パッケージとの間に形成されているはんだボンド部と、フィクスチャが除去されていることとを図説する断面図である。
【図20】本発明の実施形態による最終アセンブリを図説するトップ・ダウン図である。
【図21】さらにもう１つの代替の実施形態にしたがって、本発明の実施形態による第１／第２のチップの金属パッド、ならびにメタル・ラインの側壁だけに直に接触する（すなわち、スキム・バイ（ｓｋｉｍ－ｂｙ）接続）導電性スルー・ビアを図説する断面図である。
【図22】さらにまたもう１つの代替実施形態にしたがって、本発明の実施形態による様々な高さのチップを収容するためのリセスを含み、採用されてきている修正したフィクスチャを図説する断面図である。
【図23】本発明の実施形態にしたがって、様々な高さのチップと接触して形成されている導電性スルー・ビアを図説する断面図である。
【発明を実施するための形態】
【0012】
上に述べたように、従来のチップ集積技術は、チップ同士の間のはんだまたは銅（Ｃｕ）－ｔｏ－Ｃｕインターフェース接続部を一般に採用する。しかしながら、これらの手法の各々に関係する顕著な欠点がある。例えば、はんだ接続部は、基本的に悪い寄生性、厳しいピッチ制限があり、熱ストレスのために故障することがある。適正なＣｕ－ｔｏ－Ｃｕボンディングは、酸化物のないＣｕ－ｔｏ－Ｃｕインターフェースを必要とし、したがって減圧雰囲気中でボンディングを実行するという制約を追加する。
【0013】
本明細書において提供するものは、形成されたスルー・ビアを有するブリッジ・チップを使用して複数のチップを相互接続するための技術である。有利なことに、ブリッジ・チップ内にスルー・ビアを設置することは、チップ同士の間のはんだまたはＣｕ－ｔｏ－Ｃｕインターフェース接続部などの外部接続部に対する必要性を削除する。スケーラビリティに関して、よりタイトなピッチが、はんだ接続部またはそれどころかＣｕ－ｔｏ－Ｃｕインターフェース接続部と比較して本技術を用いて実現され得る。また、本ブリッジ・チップ・デザインによりサポートされるスルー・ビア伝送は、非常に大きな帯域幅でのチップ同士の間のバック・エンド・オブ・ライン（ＢＥＯＬ）タイプの高品質接続性を提供する。
【0014】
スルー・ビアを有する本ブリッジ・チップを形成するための例示的な方法が、図１～図５への参照を通してここで説明される。図１に示したように、ブリッジ・チップを形成するためのプロセスは、基板１０２への少なくとも２つのビア１０４のパターニングで始まる。例示的な実施形態によれば、基板１０２は、バルク・シリコン（Ｓｉ）、バルク・ゲルマニウム（Ｇｅ）、バルク・シリコン・ゲルマニウム（ＳｉＧｅ）またはバルクＩＩＩ－Ｖ族半導体ウェハあるいはその組み合わせなどのバルク半導体ウェハである。あるいは、基板１０２は、セミコンダクタ・オン・インシュレータ（ＳＯＩ）ウェハであってもよい。ＳＯＩウェハは、下にある基板から埋め込み絶縁体により分離されたＳＯＩ層を含む。埋め込み絶縁体が酸化物であるときに、本明細書では埋め込み酸化物またはＢＯＸとも呼ばれる。ＳＯＩ層は、Ｓｉ、Ｇｅ、ＳｉＧｅまたはＩＩＩ－Ｖ族半導体あるいはその組み合わせなどのいずれかの好適な半導体材料を含むことができる。さらに、基板１０２は、トランジスタ、ダイオード、キャパシタ、レジスタ、インターコネクト、配線、等などの予め造られた構造体（図示せず）を既に有することがある。
【0015】
標準リソグラフィおよびエッチング技術が、基板１０２にビア１０４をパターニングするために採用されてもよい。標準リソグラフィおよびエッチング技術を用いて、リソグラフィ積層体（図示せず）、例えば、フォトレジスト／反射防止コーティング（ＡＲＣ）／有機平坦化層（ＯＰＬ）、が、パターニングしようとするフィーチャ（このケースではビア１０４）のフットプリントおよび場所を有するハードマスク（図示せず）をパターニングするために使用される。あるいは、ハードマスクは、限定されないが、側壁イメージ転写（ＳＩＴ）、自己整合ダブル・パターニング（ＳＡＤＰ）、自己整合クァドルプル・パターニング（ＳＡＱＰ）、および他の自己整合多重パターニング（ＳＡＭＰ）を含め、他の好適な技術により形成されてもよい。エッチが次いで、ハードマスクから下にある基板１０２へパターンを転写するために使用されて、ビア１０４を形成する。反応性イオン・エッチング（ＲＩＥ）などの指向性（異方性）エッチング・プロセスが、ビア・エッチのために採用されてもよい。好適なハードマスク材料は、シリコン窒化物（ＳｉＮ）、シリコン酸窒化物（ＳｉＯＮ）および／もしくはシリコン炭窒化物（ＳｉＣＮ）などの窒化物ハードマスク材料、またはＳｉＯｘなどの酸化物ハードマスク材料あるいはその組み合わせを含むが、これらに限定されない。
【0016】
図１に示したように、パターニングされたままのビア１０４は、基板１０２の途中までしか延伸しない。プロセスの後になって、ビア１０４は、基板１０２の他方の側で開口されて、スルー・ビア（すなわち、一方の側から他方まで基板１０２を貫通して延伸するビア）を形成するだろう。例示的な実施形態によれば、ビア１０４の各々は、約１マイクロメートル（μｍ）から約１０μｍまでおよびこの間の範囲の直径、ならびに約５から約１０までおよびこの間の範囲のアスペクト比（高さ対直径）を有する。図における２つのビア１０４の描写は、本技術を図説するために使用される例に過ぎないことが注目に値する。実施形態は、示したものよりも数多くの（または数少ない）ビア１０４が基板１０２に形成される場合を本明細書では想定している。ビア１０４のパターニングに続いて、約０．１マイクロメートル（μｍ）から約１μｍまでおよびこの間の範囲の公称厚さの酸化物ライナ（図示せず）が、ビア１０４から電気的に基板１０２を絶縁するために、減圧化学気相堆積（ＳＡＣＶＤ）、プラズマ化学気相堆積（ＰＥＣＶＤ）／化学気相堆積（ＣＶＤ）または原子層堆積（ＡＬＤ）プロセスを使用してビア１０４の中へと堆積されそしてライニングされてもよい。この酸化物ライナは、その品質ならびにウェットおよびドライ・エッチングに対する耐性を向上させるために（例えば、スチーム・アニールまたは良い品質の酸化物にとって好ましい何らかの他の環境を使用して約８００度摂氏（℃）から約１１００℃までおよびこの間の範囲の温度で）アニールされてもよい。
【0017】
ビア１０４は、次いで犠牲材料２０２で埋められる。図２参照。本明細書において使用されるように「犠牲」という用語は、製造プロセス中に全部がまたは一部が除去される構造体を呼ぶ。好適な犠牲材料は、シリコン酸化物（ＳｉＯｘ）またはシリコン窒化物（ＳｉＮ）あるいはその両方などの誘電体材料を含むが、これらに限定されず、これらの誘電体材料は、ＣＶＤ、ＡＬＤ、物理気相堆積（ＰＶＤ）などのプロセスまたはスピン・コーティングもしくはスプレイ・キャスティングなどのキャスティング・プロセスを使用して堆積されてもよい。堆積に続いて、任意選択の品質安定アニールが実行されてもよい。犠牲材料２０２は次いで、化学機械研磨（ＣＭＰ）などのプロセスを使用して基板１０２の表面に至るまでポリッシングされる。点線は、ビア１０４（ここでは犠牲材料２０２で埋められる）の輪郭を描写するためにここでは使用される。
【0018】
キャッピング層３０２が次いで、ビア１０４／犠牲材料２０２を覆って基板１０２上に形成される。図３参照。キャッピング層３０２用の好適な材料は、ＳｉＮ、シリコン酸窒化物（ＳｉＯＮ）、またはシリコン酸炭窒化物（ＳｉＯＣＮ）あるいはその組み合わせなどの窒化物材料を含むが、これらに限定されず、これらの窒化物材料は、ＣＶＤ、ＡＬＤまたはＰＶＤなどのプロセスを使用して堆積されてもよい。例示的な実施形態によれば、キャッピング層３０２は、約２ナノメートル（ｎｍ）から約５００ｎｍまでおよびこの間の範囲の厚さを有する。
【0019】
バック・エンド・オブ・ライン（ＢＥＯＬ）配線層３０４が次いで、キャッピング層３０２上に形成される。例示的な実施形態によれば、配線層３０４は、キャッピング層３０２上へと層間誘電体（ＩＬＤ）３０６を最初に堆積することによって形成される。好適なＩＬＤ３０６材料は、ＳｉＯｘおよび／もしくは有機ケイ酸塩ガラス（ＳｉＣＯＨ）などの酸化物材料、または、例えば、２．７未満の誘電率κを有する超ｌｏｗ－κ層間誘電体（ＵＬＫ－ＩＬＤ）材料、あるいはその組み合わせを含むが、これらに限定されない。好適な超ｌｏｗ－κ誘電体材料は、多孔質有機ケイ酸塩ガラス（ｐＳｉＣＯＨ）を含むが、これに限定されない。ＣＶＤ、ＡＬＤ、またはＰＶＤなどのプロセスが、ＩＬＤ３０６を堆積するために使用されてもよい。堆積に続いて、ＩＬＤ３０６は、ＣＭＰなどのプロセスを使用してポリッシュされてもよい。
【0020】
標準リソグラフィおよびエッチング技術（上記参照）が次いで、ＩＬＤ３０６にビアまたはトレンチあるいはその両方などのフィーチャをパターニングするために採用され、これらのフィーチャは次いで、金属（または複数の金属の組み合わせ）で埋められて、ＩＬＤ３０６内にメタル・ライン３０８を形成する。好適な金属は、銅（Ｃｕ）、タングステン（Ｗ）、ルテニウム（Ｒｕ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）または白金（Ｐｔ）あるいはその組み合わせを含むが、これらに限定されず、これらの金属は、蒸着、スパッタリング、または電気化学メッキなどのプロセスを使用してフィーチャへと堆積されてもよい。堆積に続いて、金属オーバーバードンが、ＣＭＰなどのプロセスを使用して除去されてもよい。フィーチャへと金属を堆積することの前に、コンフォーマル・バリア層（図示せず）がフィーチャへと堆積されそしてライニングされてもよい。このようなバリア層の使用は、周囲の誘電体への金属の拡散を防止するために役立つ。好適なバリア層材料は、ルテニウム（Ｒｕ）、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、チタン（Ｔｉ）、または窒化チタン（ＴｉＮ）あるいはその組み合わせを含むが、これらに限定されない。加えて、シード層（図示せず）が、金属堆積に先立ってフィーチャへと堆積されそしてライニングされてもよい。シード層は、フィーチャへの金属のメッキを容易にする。
【0021】
次に、キャッピング層３１０が、メタル・ライン３０８を覆って配線層３０４上に形成される。明確にするために、「第１の」および「第２の」という用語はまた、本明細書ではそれぞれ、キャッピング層３０２およびキャッピング層３１０に言及するときにも使用されてもよい。キャッピング層３１０用の好適な材料は、ＳｉＮ、ＳｉＯＮまたはＳｉＯＣＮあるいはその組み合わせなどの窒化物材料を含むが、これらに限定されず、これらの窒化物材料はＣＶＤ、ＡＬＤまたはＰＶＤなどのプロセスを使用して堆積されてもよい。例示的な実施形態によれば、キャッピング層３１０は、約２ｎｍから約５００ｎｍまでおよびこの間の範囲の厚さを有する。
【0022】
上に与えられたように、パターニングされたままのビア１０４は、基板１０２の一部だけに延伸する。しかしながら、ハンドル・ウェハ４０２が次に、配線層３０４とは反対のキャッピング層３１０の側に取り付けられ、ビア１０４は、基板１０２の他方の側に開口されてスルー・ビアを形成する。図４参照。単に例として、ハンドル・ウェハ４０２は、接着剤、誘電体ボンディングまたはこの分野で知られているいずれかの他の標準的なウェハ・ボンディング技術あるいはその組み合わせを使用してキャッピング層３１０に取り付けられてもよい。例示的な実施形態によれば、一時的な接着剤がハンドル・ウェハ４０２をキャッピング層３１０に取り付けるために使用される。そのように、ハンドル・ウェハは、ブリッジ・チップ構造体の完成の後に容易に取り除かれ得る（下記参照）。単に例として、好適な一時的な接着剤は、ミズーリ州、ローラ市のブリューワーサイエンス社（Ｂｒｅｗｅｒ Ｓｃｉｅｎｃｅ， Ｉｎｃ．）からおよびミネソタ州、セント・ポール市の３Ｍ社から市販されている。任意選択で、使用した接着剤は、紫外線（ＵＶ）テープなどの光剥離性接着剤である。好適な光剥離性接着剤は、例えば、日本、東京の古河電気工業株式会社から市販されている。
【0023】
構造体をしっかりと固定するためにハンドル・ウェハ４０２が所定の場所にある状態で、基板１０２の裏側シンニング（ｂａｃｋｓｉｄｅ ｔｈｉｎｎｉｎｇ）が、実行されて、基板１０２の裏側（すなわち、ハンドル・ウェハ４０２とは反対の基板１０２の側）のところにビア１０４／犠牲材料２０２を露出させる。ＣＭＰまたはグラインディングなどのプロセスが、基板１０２を薄くするために使用されてもよい。
【0024】
ブリッジ・チップ５０１（すなわち、（スルー）ビア１０４／キャッピング層３０２／配線層３０４／キャッピング層３１０を有する基板１０２）がここで形成される。ブリッジ・チップ５０１がハンドル・ウェハ４０２に依然としてマウントされている間に、ブリッジ・チップが次いでひっくり返され、そしてブロック・マスク５０２が基板１０２上に形成されて、（スルー）ビア１０４の開口部をマーキングする。図５参照。「ひっくり返す」によって、ブリッジ・チップ構造体の底部の構成部品が、今では最上部にあり、逆もまた同様であることを意味する。
【0025】
下記に詳細に説明されるように、ブリッジ・チップが、少なくとも２つのチップを相互接続するために使用されるだろう。そのプロセス中に、犠牲材料２０２が除去されるだろう、そして金属で置き換えられて、ブリッジ・チップ内に導電性スルー・ビアを形成する。ブロック・マスク５０２は、犠牲材料２０２の選択的除去および（スルー・）ビア１０４の中への金属の堆積を容易にするだろう。ブロック・マスク５０２用の好適な材料は、ＳｉＮ、ＳｉＯＮまたはＳｉＣＮあるいはその組み合わせなどの窒化物材料を含むが、これらに限定されず、これらの窒化物材料はＣＶＤ、ＡＬＤまたはＰＶＤなどのプロセスを使用して堆積されてもよい。例示的な実施形態によれば、ブロック・マスク５０２は、約２ｎｍから約５００ｎｍまでおよびこの間の範囲の厚さを有する。標準リソグラフィおよびエッチング技術（上記参照）が、ブロック・マスク５０２をパターニングするために採用されてもよい。ブロック・マスク５０２の堆積およびパターニングに続いて、ブリッジ・チップは、ハンドル・ウェハ４０２から剥離されてもよい。
【0026】
本例が所与のブリッジ・チップの形成に焦点を当てているが、上に説明したプロセスが、共通基板上の複数のブリッジ・チップの製造において説明した同じ方式で実施されてもよいことが当業者には明らかであろう。ブロック・マスク５０２の堆積およびパターニングに続いて、標準ウェハ・ダイシング処置が、使用のためおよび必要な場合に配置のために個別のブリッジ・チップへと基板を分割するためにそのときには採用されてもよい。
【0027】
ブリッジ・チップは、少なくとも２つの別のチップを相互接続するためにそのときには使用される。本ブリッジ・チップ・デザインを使用するチップ集積のための例示的な方法が、図６～図１６を参照してここで説明される。図６に示したように、チップ６０４と６０６が、フィクスチャ６０２上に存在し、そしてブリッジ・チップ５０１が、チップ６０４と６０６を覆いそしてまたがって設置される。具体的に、ブリッジ・チップ５０１は、フィクスチャ６０２とは反対のチップ６０４と６０６との側にボンディングされる。より具体的に、ブリッジ・チップ５０１のキャッピング層３１０が、チップ６０４と６０６の各々の上面の少なくとも一部分にボンディングされる。単に例として、ブリッジ・チップ５０１は、接着剤、誘電体ボンディングまたはボンディング層を使用してチップ６０４と６０６にボンディングされてもよい。これらのウェハ・ボンディング技術は、当業者に知られおり、したがって本明細書ではさらには説明されない。
【0028】
フィクスチャ６０２は一般に、チップ６０４と６０６が上に配置され得る任意のタイプの基板を表す。例えば、例示的な実施形態によれば、フィクスチャ６０２は、一旦、チップ６０４と６０６がブリッジ・チップに取り付けられてしまうとフィクスチャ６０２の剥離を可能にする一時的な接着剤（上記参照）を使用してチップ６０４と６０６に取り付けられるガラス板またはシリコン・ウェハである。有利なことに、ガラス板またはシリコン・ウェハは、光に透明である。そのケースでは、光剥離性接着剤が、（透明）フィクスチャ６０２を通して照射されるレーザ放射光、紫外線（ＵＶ）放射光、光放射光または赤外線（ＩＲ）放射光あるいはその組み合わせを使用して容易に剥離するためにフィクスチャ６０２にチップ６０４と６０６を取り付けるために採用されてもよい。例示的な実施形態によれば、チップ６０４と６０６は、ロジック・チップまたはメモリ・チップあるいはその両方である。チップ６０４と６０６とが、類似の寸法を有するとこの例では示されるが、実施形態は、フィクスチャが様々な高さのチップを収容するように構成される場合が本明細書では想定される。
【0029】
図６に示したように、チップ６０４と６０６は各々、その上面にそれぞれ金属パッド６０８と６１０を有する。標準メタライゼーション技術が、チップ６０４と６０６に金属パッド６０８と６１０を形成するために採用されてもよい。とりわけ、これらの金属パッド６０８と６１０との少なくとも一部分が、複数のビア１０４のうちの１つの直下に設置される。さらに、メタル・ライン３０８の一部分または「肩」が、金属パッド６０８／６１０とそれぞれのビア１０４との間の経路内に設置される。この概念の図解を助けるために、領域６１２の拡大図が図７に提供される。図７に示したように、金属パッド６１０が、複数のビア１０４のうちの１つの直下に設置される。したがって、犠牲材料２０２が後に除去され、そしてエッチがキャッピング層３０２／ＩＬＤ３０６／キャッピング層３１０を貫通してビア１０４を延伸させるために使用されるときに、エッチは、金属パッド６１０上に十分に到達するだろう。拡大図では見えないが、同じ配置が金属パッド６０８にあてはまる。さらに、矢印７０２が、金属パッド６１０とそれぞれのビア１０４との間の経路を示すために図７では使用されている。この構成を用いて、複数のメタル・ライン３０８のうちの１つの一部分が、金属パッド６１０とビア１０４との間の経路内に存在する。この特定のケースでは、メタル・ライン３０８の上面／底面および側壁（まとめて「肩」と本明細書では呼ぶ）の一部分が、金属パッド６１０とビア１０４との間の経路内に存在する。再び、同じ配置が、金属パッド６０８にあてはまる。このように、ビア１０４と金属パッド６１０との間にプロセス中に後に形成される導電性スルー・ビアもまた、メタル・ライン３０８の「肩」と接触するだろう。他の構成もまた本明細書では想定されることが注目される。例えば、下記に詳細に説明する代替の実施形態では、接触がメタル・ライン３０８の（「肩」全体というよりはむしろ）側壁にだけ行われる「スキム・バイ（ｓｋｉｍ－ｂｙ）」構成が、代わりに採用される。
【0030】
封止材８０２が次いで、ブリッジ・チップ５０１／チップ６０４と６０６を覆ってフィクスチャ６０２上へと堆積され、そして上記チップを埋め込む。図８参照。好適な封止材材料は、シアン酸エステル類を含むが、これに限定されない。堆積されたままの封止材８０２は次いで、ＣＭＰなどのプロセスを使用して平坦化される。図９参照。ブロック・マスク５０２は、この平坦化プロセスに関するエッチ・ストップとして働く。図９に示したように、封止材８０２が、ビア１０４の上方のブロック・マスク５０２から取り除かれる。平坦化後に残っている封止材８０２の量は、最小であり、ブリッジ・チップ５０１の左右の封止材８０２のバルクに、あったとしてもほとんど影響せずに好適なウェットまたはドライ・エッチング・プロセスを使用して容易に除去され得る。
【0031】
上に説明したように、ブロック・マスク５０２は、露出したビア１０４の内部に犠牲材料２０２を残す。犠牲材料２０２は次いで、選択的に除去されてビア１０４を再開口する。図１０参照。例示的な実施形態によれば、犠牲材料２０２は、ウェット化学エッチまたは気相エッチなどの無指向性（すなわち、等方性）エッチング・プロセスを使用して選択的に除去される。
【0032】
エッチが次いで、金属パッド６０８と６１０に至るまで、キャッピング層３０２、ＩＬＤ３０６およびキャッピング層３１０を貫通してビア１０４を延伸させるために実行される。図１１参照。この特定の例では、メタル・ライン３０８の「肩」は、ビア１０４と金属パッド６０８および６１０との間の経路内に存在する。メタル・ライン３０８のこの「肩」の周りにビア１０４を延伸させることは、「肩」を覆う階段状の側壁を有しそして異なる上部幅と底部幅とを有するビア１０４をもたらす。すなわち、図１１に示したように、ビア１０４の一方の側壁（すなわち、「肩」とは反対の側壁）は連続的であり直線的であり、一方で、ビア１０４の上部部分に沿った（すなわち、メタル・ライン３０８より上の）対向する側壁は、ビア１０４の底部部分に沿った（すなわち、メタル・ライン３０８より下の）側壁に段差により接合される。この構成に基づいて、ビア１０４の上部部分は、幅Ｗ１ＶＩＡを有し、ビア１０４の底部部分は、幅Ｗ２ＶＩＡを有し、ここでは、Ｗ１ＶＩＡがＷ２ＶＩＡよりも大きい、すなわち、Ｗ１ＶＩＡ＞Ｗ２ＶＩＡである。ビア延伸エッチに続いて、追加で堆積される酸化物ライナ（図示せず）が、ビア１０４内に付けられて、ビア延伸エッチ中に露わにされている周囲のＢＥＯＬ構造体からそれらを絶縁する。ＳＡＣＶＤ、ＰＥＣＶＤ／ＣＶＤまたはＡＬＤなどのプロセスが、約０．１μｍから約１μｍまでおよびこの間の範囲の厚さにこの追加の酸化物ライナを堆積するために使用されてもよい。
【0033】
ビア１０４は次いで、ある金属または複数の金属の組み合わせで埋められて、導電性スルー・ビア１２０２を形成する。図１２参照。しかしながら、金属でビア１０４を埋めることの前に、コリメーティッド・ドライ・エッチが、ブリッジ・チップ５０１のＢＥＯＬ層の金属構造体の最上部ならびにブリッジ・チップ５０１により接続されるべきチップ６０４と６０６の最上部からすべての酸化物を除去するために実行される。例えばアルゴン（Ａｒ）イオンを使用する反応イオン・エッチが使用されてもよい。このエッチは、すべての酸化物がなくそして引き続くメタライゼーション・プロセス中に接続される用意ができた金属構造体の上面を残す。導電性スルー・ビア１２０２にとって好適な金属は、銅（Ｃｕ）、タングステン（Ｗ）、ルテニウム（Ｒｕ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、または白金（Ｐｔ）あるいはその組み合わせを含むが、これらに限定されず、これらの金属は、蒸着、スパッタリング、または電気化学メッキなどのプロセスを使用してビア１０４へと堆積されてもよい。堆積に続いて、金属オーバーバードンが、ＣＭＰなどのプロセスを使用して除去されてもよい。コリメーティッド・ドライ・エッチが実行された後であるが、ビア１０４の中へと金属を堆積することの前に、コンフォーマル・バリア層（図示せず）がビア１０４へと堆積されそしてライニングされてもよい。そのようなバリア層の使用は、周囲の誘電体への金属の拡散を防止するために役立つ。好適なバリア層材料は、ルテニウム（Ｒｕ）、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、チタン（Ｔｉ）、または窒化チタン（ＴｉＮ）あるいはその組み合わせを含むが、これらに限定されない。加えて、シード層（図示せず）が、金属堆積に先立ってビア１０４へと堆積されそしてライニングされてもよい。シード層は、ビア１０４の中への金属のメッキを容易にする。
【0034】
図１２に示したように、導電性スルー・ビア１２０２は、チップ６０４／６０６内の金属パッド６０８／６１０、ならびにメタル・ライン３０８の上面および側壁（本明細書では「肩」とも呼ばれる）に直に接触する。この構成の結果として、導電性スルー・ビア１２０２は、「肩」を覆う階段状の側壁ならびに異なる上部幅および底部幅を有する。すなわち、導電性スルー・ビア１２０２の一方の側壁（すなわち、「肩」とは反対の側壁）は、連続的で真っ直ぐであり、一方で、導電性スルー・ビア１２０２の上部部分（すなわち、メタル・ライン３０８より上）に沿った対向する側壁は、導電性スルー・ビア１２０２の底部部分（すなわち、メタル・ライン３０８より下）に沿った側壁に段差により接合される。この構成に基づいて、導電性スルー・ビア１２０２の上部部分は、幅Ｗ１ＣＯＮＤＵＣＴＩＶＥ ＶＩＡを有し、導電性スルー・ビア１２０２の底部部分は、幅Ｗ２ＣＯＮＤＵＣＴＩＶＥ ＶＩＡを有し、ここでは、Ｗ１ＣＯＮＤＵＣＴＩＶＥ ＶＩＡがＷ２ＣＯＮＤＵＣＴＩＶＥ ＶＩＡよりも大きい、すなわち、Ｗ１ＣＯＮＤＵＣＴＩＶＥ ＶＩＡ＞Ｗ２ＣＯＮＤＵＣＴＩＶＥ ＶＩＡである。
【0035】
さらに図１２に示したように、導電性スルー・ビア１２０２の各々は、ブリッジ・チップ５０１をチップ６０４と６０６とのうちの一方に接続する。例えば、図１２の左に示した導電性スルー・ビア１２０２は、メタル・ライン３０８および金属パッド６０８の両方に接触し、これによりブリッジ・チップ５０１をチップ６０４に接続する。同様に、図１２の右に示した導電性スルー・ビア１２０２は、メタル・ライン３０８および金属パッド６１０の両方に接触し、これによりブリッジ・チップ５０１をチップ６０６に接続する。本例が１対の導電性スルー・ビア１２０２を採用するとは言え、これは単に例示的で非限定的な例に過ぎず、示したものよりもより数多くの（またはより数少ない）導電性スルー・ビア１２０２が採用されてもよいことが理解されるべきであることが注目される。例えば、実施形態は、本明細書では、ブリッジ・チップ５０１が単一の導電性スルー・ビア１２０２だけを採用する場合が想定される。
【0036】
図１３Ａは、メタル・ライン３０８に対する導電性スルー・ビア１２０２の例示的な配置の（例えば、視点Ａからの－図１２参照）トップ・ダウン図である。例えば、図１２（および先行する図）は、線Ａ－Ａ’に沿ってトップ・ダウン図を切り通した断面を図示する。描写の容易さおよび明確さのために、メタル・ライン３０８を覆って存在する層は、トップ・ダウン図から省略されている。示されたメタル・ライン３０８の正確なルーティングは任意であることが注目される。重要なのは、導電性スルー・ビア１２０２がメタル・ライン３０８へ、それぞれチップ６０４と６０６の金属パッド６０８と６１０を相互接続するように働くことである。導電性スルー・ビア１２０２の配置もまた変えられてもよいことがさらに注目される。例えば、（図１３Ａのように）互いに隣接して整列させるよりはむしろ、導電性スルー・ビア１２０２は、代わりに互いにオフセットされてもよく、メタル・ライン３０８の配置がそれに応じて調節される。例えば、（やはりトップ・ダウン図である）図１３Ｂに図解して示された代替の実施形態を参照のこと。
【0037】
任意選択で、標準リソグラフィおよびエッチング技術（上記参照）が次いで、チップ６０４と６０６を覆う封止材８０２にスルー・モールド・ビア１４０２をパターニングするために使用される。図１４参照。図１４に示したように、スルー・モールド・ビア１４０２は、ブリッジ・チップ５０１の右および左に設置され、チップ６０４と６０６に至るまで封止材８０２を貫通して延伸する。下記に詳細に説明されるように、スルー・モールド・ビア１４０２は、チップ６０４／６０６とラミネート・パッケージとの間の接続部を形成するために使用されるだろう。
【0038】
スルー・モールド・ビア１４０２は次いで、金属で埋められて、ブリッジ・チップ５０１の両側にチップ６０４／６０６を直に接触させる導電性モールド・ビア１５０２を形成する。図１５参照。好適な金属は、Ｃｕ、Ｗ、Ｒｕ、Ｃｏ、ＮｉまたはＰｔあるいはその組み合わせを含むが、これらに限定されず、これらの金属は、蒸着、スパッタリング、または電気化学メッキなどのプロセスを使用してスルー・モールド・ビア１４０２の中へと堆積されてもよい。堆積に続いて、金属オーバーバードンが、ＣＭＰなどのプロセスを使用して除去されてもよい。スルー・モールド・ビア１４０２の中へと金属を堆積することの前に、コンフォーマル・バリア層（図示せず）がスルー・モールド・ビア１４０２の中へと堆積されそしてライニングされてもよい。上に提供されたように、このようなバリア層の使用は、周囲の誘電体への金属の拡散を防止するために役立つ。好適なバリア層材料は、Ｒｕ、Ｔａ、ＴａＮ、Ｔｉ、またはＴｉＮあるいはその組み合わせを含むが、これらに限定されない。加えて、シード層（図示せず）が、金属堆積に先立ってスルー・モールド・ビア１４０２の中へと堆積されそしてライニングされてもよい。シード層は、スルー・モールド・ビア１４０２への金属のメッキを容易にする。
【0039】
図１５に示したように、導電性モールド・ビア１５０２が次いで、ラミネート・パッケージ１５０６にブリッジ・チップ５０１／チップ６０４／６０６アセンブリをマウントするために使用されてもよい。すなわち、ブリッジ・チップ５０１／チップ６０４／６０６アセンブリは、チップ６０４／６０６が最上部でありそしてブリッジ・チップ５０１が底部であるようにひっくり返されてもよい。はんだボンド部１５０４が次いで、導電性スルー・ビア１２０２／導電性モールド・ビア１５０２とラミネート・パッケージ１５０６との間に形成される。例示的な実施形態によれば、はんだボンド部は、スズ（Ｓｎ）、銀（Ａｇ）、Ｃｕ、またはスズ・銀（ＳｎＡｇ）はんだおよび／もしくはスズ・銀・銅（ＳｎＡｇＣｕ）はんだなどのこれらの合金あるいはその組み合わせを含む。
【0040】
フィクスチャ６０２が次いで除去されてもよい。例えば、上に述べたように、フィクスチャは、光剥離性接着剤などの一時的な接着剤を使用してチップ６０４と６０６に取り付けられてもよい。そのケースでは、光に透明であるフィクスチャ６０２が採用されてもよく、その光は、（透明）フィクスチャ６０２を通して照射されるレーザ放射光、紫外線（ＵＶ）放射光、光放射光または赤外線（ＩＲ）放射光あるいはその組み合わせを使用してチップ６０４と６０６からのフィクスチャ６０２の剥離を可能にするだろう。図１６は、最終アセンブリの（例えば、視点Ｂからの－図１５参照）トップ・ダウン図である。描写の容易さおよび明確さのために、封止材８０２が、トップ・ダウン図から省略されている。
【0041】
実施形態はまた、本明細書では少なくとも１つの追加の（例えば、ロジックまたはメモリあるいはその両方の）チップ１７０２がアセンブリへと集積される場合も想定される。図１７参照。明確にするために、「第１の」、「第２の」および「第３の」という用語はまた、それぞれ、チップ６０４、６０６および１７０２を呼ぶときに、本明細書では使用されることがある。この例示的な実施形態では、インテグレーション・プロセス・フローは、上記の図１～図５の記載とともに説明したように製造されたブリッジ・チップ５０１と上記と同じ方式で進み、ブリッジ・チップは次いで、（フィクスチャ６０２にマウントされた）チップ６０４と６０６ならびに、上記の図６～図１２の記載とともに説明したようにチップ６０４と６０６およびメタル・ライン３０８の少なくとも側壁に直に接触して形成される導電性スルー・ビア１２０２を覆って／またいで設置される。したがって、図１７に描かれたものは、図１２に示されたアセンブリから続く。類似の構造体は、図では同様に番号を付けられる。ここでは、しかしながら、チップ１７０２は次に、ブロック・マスク５０２を覆ってブリッジ・チップ５０１に取り付けられ、金属パッド６０８／６１０とは反対の導電性スルー・ビア１２０２の端部に直に接触する。図１７参照。単に例として、チップ１７０２は、接着剤、誘電体ボンディングまたはこの分野で知られているいずれかの他の標準的なウェハ・ボンディング技術あるいはその組み合わせを使用してブリッジ・チップ５０１に取り付けられてもよい。
【0042】
上に説明したような同じ方式で、標準リソグラフィおよびエッチング技術が次いで、チップ６０４と６０６とを覆う封止材８０２にスルー・モールド・ビア１８０２をパターニングするために使用される。図１８参照。図１８に示したように、チップ１７０２は、ブリッジ・チップ５０１を直に覆い、スルー・モールド・ビア１８０２が、ブリッジ・チップ５０１／チップ１７０２の右および左に設置される。スルー・モールド・ビア１８０２は、チップ６０４と６０６とに至るまで封止材８０２を貫通して延伸する。下記に詳細に説明されるように、スルー・モールド・ビア１４０２が、チップ６０４／６０６とラミネート・パッケージとの間の接続部を形成するために使用されるだろう。
【0043】
スルー・モールド・ビア１８０２は次いで、金属で埋められて、ブリッジ・チップ５０１／チップ１７０２の両側にチップ６０４／６０６と直に接触する導電性モールド・ビア１９０２を形成する。図１９参照。好適な金属は、Ｃｕ、Ｗ、Ｒｕ、Ｃｏ、ＮｉまたはＰｔあるいはその組み合わせを含むが、これらに限定されず、これらの金属は、蒸着、スパッタリング、または電気化学メッキなどのプロセスを使用してスルー・モールド・ビア１８０２の中へと堆積されてもよい。堆積に続いて、金属オーバーバードンが、ＣＭＰなどのプロセスを使用して除去されてもよい。スルー・モールド・ビア１８０２の中へと金属を堆積することの前に、コンフォーマル・バリア層（図示せず）がスルー・モールド・ビア１９０２の中へと堆積されそしてライニングされてもよい。上に提供されたように、このようなバリア層の使用は、周囲の誘電体への金属の拡散を防止するために役立つ。好適なバリア層材料は、Ｒｕ、Ｔａ、ＴａＮ、Ｔｉ、またはＴｉＮあるいはその組み合わせを含むが、これらに限定されない。加えて、シード層（図示せず）が、金属堆積に先立ってスルー・モールド・ビア１８０２の中へと堆積されそしてライニングされてもよい。シード層は、スルー・モールド・ビア１８０２の中への金属のメッキを容易にする。
【0044】
図１９に示したように、導電性モールド・ビア１９０２は次いで、ラミネート・パッケージ１９０６にブリッジ・チップ５０１／チップ６０４／６０６／１７０２アセンブリをマウントするために使用されてもよい。すなわち、ブリッジ・チップ５０１／チップ６０４／６０６／１７０２アセンブリは、チップ６０４／６０６が最上部でありそしてブリッジ・チップ５０１／１７０２が底部であるようにひっくり返されてもよい。はんだボンド部１９０４が次いで、導電性モールド・ビア１９０２とラミネート・パッケージ１９０６との間に形成される。例示的な実施形態によれば、はんだボンド部は、Ｓｎ、Ａｇ、Ｃｕ、またはＳｎＡｇはんだおよび／もしくはＳｎＡｇＣｕはんだなどのこれらの合金あるいはその組み合わせを含む。
【0045】
フィクスチャ６０２は次いで除去され得る。例えば、上に説明したように、フィクスチャ６０２は、光剥離性接着剤などの一時的な接着剤を使用してチップ６０４と６０６に取り付けられてもよい。そのケースでは、光に透明であるフィクスチャ６０２が採用されてもよく、その光は、（透明）フィクスチャ６０２を通して照射されるレーザ放射光、ＵＶ放射光、光放射光またはＩＲ放射光あるいはその組み合わせを使用してチップ６０４と６０６からのフィクスチャ６０２の剥離を可能にするだろう。図２０は、最終アセンブリの（例えば、視点Ｃからの－図１９参照）トップ・ダウン図である。描写の容易さおよび明確さのために、封止材８０２が、トップ・ダウン図から省略されている。破線は、チップ１７０２の場所を描くために使用される。
【0046】
上の例では、導電性スルー・ビア１２０２は、メタル・ライン３０８の「肩」（すなわち、上面および側壁）と接触する。しかしながら、適正な接続は、導電性スルー・ビア１２０２がメタル・ライン３０８の少なくとも側壁と接触する限り行われ得る。例えば、代替の実施形態によれば、メタル・ラインは、導電性スルー・ビアがメタル・ラインの側壁だけに接触するように設置される。図２１参照。この構成はまた、導電性スルー・ビアがメタル・ラインの側壁表面のすれすれを通るので、「スキム・バイ」接続とも本明細書では呼ばれる。明確化のために、この代替の実施形態でのメタル・ラインおよび導電性スルー・ビアは、参照番号３０８’および１２０２’を与えられる。上に記したように、類似の構造体は、図では同様の番号を付けられる。このケースでは、上に説明したような選択的酸化物ライナ堆積プロセスが、ブリッジ・チップ５０１内のメタル・ライン３０８’と導電性スルー・ビア１２０２’との間の電気的接続を可能にするようにブリッジ・チップ５０１のＢＥＯＬ層に追加の酸化物材料（図示せず）を付けるために使用される。
【0047】
図２１に示したように、導電性スルー・ビア１２０２’は、チップ６０４／６０６内の金属パッド６０８／６１０に直に接触する。しかしながら、メタル・ライン３０８’は、導電性スルー・ビア１２０２’がメタル・ライン３０８’の側壁だけと接触するように設置される。有利には、「スキム・バイ」接続を用いて、導電性スルー・ビア１２０２’の幅は、メタル・ライン３０８’より下では減少されない。すなわち、図２１に示したように、導電性スルー・ビア１２０２’は、一様な幅Ｗ’ＣＯＮＤＵＣＴＩＶＥ ＶＩＡおよび真っ直ぐで垂直な側壁を有する。比較すると、先の例では（例えば、図１２参照）、ビア１０４と金属パッド６０８／６１０との間の経路内のメタル・ライン３０８の「肩」の存在は、メタル・ライン３０８より下の導電性スルー・ビア１２０２の幅（すなわち、Ｗ２ＣＯＮＤＵＣＴＩＶＥ ＶＩＡ）の減少を引き起こした、そして側壁に沿った段差を生成する。メタル・ライン３０８’との導電性スルー・ビア１２０２’の接触面積が「スキム・バイ」接続では減少する一方で、導電性スルー・ビア１２０２’の一様な幅は、相互接続部の総合的な抵抗を減少させる。
【0048】
先の例では、チップ６０４と６０６とは、類似の寸法を有するように示されている。しかしながら、実施形態は、本アセンブリが多様な高さなどの異なる寸法のチップを収容するように構成されることが本明細書では想定される。図２２参照。上に記したように、類似の構造体は、図では同様に番号を付けられる。図２２に示したように、チップ６０４’は第１の高さＨ１を有し、チップ６０６’は第２の高さＨ２を有し、ここではＨ２がＨ１よりも大きい、すなわち、Ｈ２＞Ｈ１である。チップ６０４’と６０６’との間のこの高さの違いに関して対応するために、高い方のチップ６０６’が位置するリセス２２０２（点線で示される）を含む修正したフィクスチャ６０２’が採用され、これによりブリッジ・チップ５０１が取り付けられるチップ６０４’と６０６’との表面を一定の高さにする。プロセスの残りは、その時には上に記載したものと同じである。完全にするために、導電性スルー・ビア１２０２の形成に続く多様な高さのチップ６０４’と６０６’とを有するアセンブリの描写が、図２３に示される。
【0049】
本発明の例示の実施形態が本明細書では説明されてきているとはいえ、発明がこれらの精細な実施形態に限定されないことおよび様々な他の変更および修正が発明の範囲から乖離せずに当業者により行われてもよいことを理解されたい。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13A】
【図13B】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【国際調査報告】