特表 2024-541317 進行波電極を有するＩＩＩ－Ｖ／ＳｉハイブリッドＭＯＳ光変調器

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2024-11-08

(54)【発明の名称】進行波電極を有するＩＩＩ－Ｖ／ＳｉハイブリッドＭＯＳ光変調器

(51)【国際特許分類】

   G02F 1/025 20060101AFI20241031BHJP

【ＦＩ】

G02F1/025

【審査請求】有

【予備審査請求】有

(21)【出願番号】P 2024527347

(86)(22)【出願日】2021-11-11

(85)【翻訳文提出日】2024-06-28

(86)【国際出願番号】 SG2021050692

(87)【国際公開番号】W WO2023086009

(87)【国際公開日】2023-05-19

(81)【指定国・地域】

(71)【出願人】

【識別番号】521305136

【氏名又は名称】アドバンスド マイクロ ファウンドリー ピーティーイー．リミテッド

【氏名又は名称原語表記】ＡＤＶＡＮＣＥＤ ＭＩＣＲＯ ＦＯＵＮＤＲＹ ＰＴＥ．ＬＴＤ．

(74)【代理人】

【識別番号】100103894

【弁理士】

【氏名又は名称】家入 健

(72)【発明者】

【氏名】リー チャン

(72)【発明者】

【氏名】ルオ シエンシュー

【テーマコード（参考）】

2K102

【Ｆターム（参考）】

2K102AA21

2K102BA02

2K102BB04

2K102BC04

2K102CA00

2K102CA05

2K102CA06

2K102CA28

2K102DA05

2K102DD03

2K102EA03

2K102EA08

2K102EA12

2K102EA21

(57)【要約】

進行波電極を有するＩＩＩ－Ｖ／ＳｉハイブリッドＭＯＳ光変調器。高効率及び高帯域幅光変調のための進行波電極を有するＩＩＩ－Ｖ／ＳｉハイブリッドＭＯＳ光変調器が開示される。進行波電極を備えたＩＩＩ－Ｖ／ＳｉハイブリッドＭＯＳ光変調器は進行波変調器となる。進行波変調器は、ＩＩＩ－Ｖ化合物半導体層と、シリコン層と、ＩＩＩ－Ｖ化合物半導体層とシリコン層との間の酸化物層とを含む。進行波変調器は、少なくとも１つの第１の金属層と、少なくとも１つの第２の金属層と、半導体層とを含む。インピーダンスと速度の整合を達成するために、各第２の金属層の電極トレース幅及び隣接する第２の金属層の間の間隔を調整する。進行波電極は、順方向及び逆方向バイアス下でＩＩＩ－Ｖ／ＳｉハイブリッドＭＯＳ光変調器と集積するように設計される。

【選択図】図１

【特許請求の範囲】

【請求項1】

進行波電極を有するＩＩＩ－Ｖ／ＳｉハイブリッドＭＯＳ光変調器であって、
前記進行波電極として機能する第１及び第２の金属層と、
ＩＩＩ－Ｖ族化合物半導体層及びシリコン層と、
前記ＩＩＩ－Ｖ族化合物半導体層と前記シリコン層との間の酸化物層と、を備え、
前記酸化物層の厚さは、前記変調器のインピーダンスと速度の整合を可能にするように設計される、変調器。

【請求項2】

少なくとも１つの第１のコネクタ及び少なくとも１つの第２のコネクタをさらに備える、請求項１に記載の変調器。

【請求項3】

前記進行波電極は、シリーズ－プッシュ－プル（ＳＰＰ）駆動方式によって駆動される、請求項１に記載の変調器。

【請求項4】

前記第１の金属層は、互いに離れた３つの第１の金属部分を備える、請求項１に記載の変調器。

【請求項5】

前記第２の金属層は、互いに離れた２つの第２の金属部分を備える、請求項１に記載の変調器。

【請求項6】

前記第２の金属部分の各々は、隣接する第２の金属部分間の間隔が約５μｍ～約６０μｍである、請求項５に記載の変調器。

【請求項7】

前記酸化物層の厚さは、約５ｎｍ～約５０ｎｍである、請求項１に記載の変調器。

【請求項8】

前記ＩＩＩ－Ｖ族化合物半導体層は、ＩｎＧａＡｓＰ、ＩｎＰ、または強い光電気効果を有する他のＩＩＩ－Ｖ族化合物材料を含む、請求項１に記載の変調器。

【請求項9】

進行波電極を有するＩＩＩ－Ｖ／ＳｉハイブリッドＭＯＳ光変調器の製造方法であって、
ＩＩＩ－Ｖ族化合物半導体層とシリコン層とを製造する工程であって、酸化物層が前記ＩＩＩ－Ｖ族化合物半導体層と前記シリコン層との間にある工程と、
前記半導体層に接続された少なくとも１つの第１のコネクタを製造する工程と、
少なくとも１つの前記第１のコネクタに接続された第１の金属層を製造する工程と、
前記第１の金属層に接続された少なくとも１つの第２のコネクタを製造する工程と、
少なくとも１つの前記第２のコネクタに接続された第２の金属層を製造する工程と、を備え、
前記酸化物層の厚さは、前記変調器のインピーダンスと速度の整合を可能にするように設計される、方法。

【請求項10】

前記進行波電極は、シリーズ－プッシュ－プル（ＳＰＰ）駆動方式によって駆動される、請求項９に記載の方法。

【請求項11】

前記第１の金属層は、互いに分離した３つの第１の金属部分を備える、請求項９に記載の方法。

【請求項12】

前記第２の金属層は、互いに離れた２つの第２の金属部分を備える、請求項９に記載の方法。

【請求項13】

前記第２の金属部分の各々は、約５μｍから約６０μｍの隣接する第２の金属部分間の間隔を有する、請求項１２に記載の方法。

【請求項14】

前記酸化物層の厚さは、約５ｎｍから約５０ｎｍである、請求項９に記載の方法。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、概して、進行波電極を有するＩＩＩ－Ｖ族化合物半導体及びシリコン（Ｓｉ）ハイブリッド金属－酸化物－半導体（Metal-Oxide-Semiconductor）(ＭＯＳ）)光変調器に関する。進行波変調器は、高速変調のための大きな容量の影響を緩和するために、シリーズ－プッシュ－プル（ＳＰＰ）駆動方式を使用する。

【背景技術】

【0002】

ＩＩＩ－Ｖ族化合物半導体は、周期表のＩＩＩ族及びＶ族の元素を含む合金である。ＩＩＩ－Ｖ族半導体の中には窒化物半導体の部分集合がある。ＩＩＩ－Ｖ／Ｓｉハイブリッド金属－酸化物－半導体（ＭＯＳ）光変調器は、高効率、低エネルギー、高速光変調に有望である。しかし、ＭＯＳ光変調器は酸化物容量が大きく、インピーダンスと速度の整合が困難であるため、進行波電極を用いたＩＩＩ－Ｖ／ＳｉハイブリッドＭＯＳ光変調器の実証は行われていない。

【0003】

変調効率と変調帯域幅の間にはトレードオフの関係がある。現在、ＭＯＳ型光変調器は集中電極を備えたものが主流である。特に順方向バイアス下では、大きな酸化物容量によって変調帯域幅が制限される。変調帯域幅が３０ＧＨｚに達すると、金属パッド及び基板からの寄生効果が顕著になり、実現可能な変調帯域幅がさらに制限される。また、大きな酸化物容量は、過大な負荷容量では速度とインピーダンスの整合を実現することが困難であるため、進行波電極の設計においても課題となっている。

【0004】

現在の技術分野及び公表文献では、以下の変調器が開示されている。
・金属酸化物半導体容量を用いた高速シリコン光変調器。この従来技術では、変調器はＰｏｌｙ－Ｓｉ／Ｓｉ ＭＯＳ構造、電極は集中型、帯域幅は約１ＧＨｚ、移相器長は２．５ｍｍである。
・多結晶シリコンの固相結晶化を用いた高速・高効率ＭＯＳ接合Ｓｉ光変調器と、光配線用の高性能ＭＯＳ容量型Ｓｉ光変調器及び面照射型Ｇｅ光検出器。変調器はＰｏｌｙ－Ｓｉ／Ｓｉ ＭＯＳ構造、電極は集中型、帯域幅は約４ＧＨｚから７ＧＨｚ、移相器長は２００μｍである。
・高帯域容量効率シリコンＭＯＳ変調器、変調器はＰｏｌｙ－Ｓｉ／Ｓｉ ＭＯＳ構造、電極は集中型、帯域幅は３５ＧＨｚ以上、移相器長は２００μｍである。
・低消費電力の３００ｍｍシリコンフォトニクスプラットフォームにＳｉＧｅ強化Ｓｉ容量変調器を集積したものである。変調器はＰｏｌｙ－Ｓｉ／ＳｉＧｅ ＭＯＳ構造を有し、電極は集中型であり、帯域幅は約４ＧＨｚ、移相器長は７００μｍである。
・３０ＧＨｚの異種集積容量ＩｎＰ－ｏｎ－Ｓｉマッハツェンダ変調器である。この従来技術では、変調器はＩｎＰ／Ｓｉ ＭＯＳ構造を有し、電極は集中型であり、帯域幅は約１１（３０）ＧＨｚ、移相器長は５００（２００）μｍである。
・異種集積ＩＩＩ－Ｖ／Ｓｉ ＭＯＳ容量マッハツェンダ変調器である。この従来技術では、変調器はＩｎＧａＡｓＰ ＭＯＳ構造を有し、電極は集中型であり、帯域幅は約２．２ＧＨｚ、移相器長は２５０μｍである。

【発明の概要】

【発明が解決しようとする課題】

【0005】

このため、従来の酸化物容量の大きなＭＯＳ光変調器では、変調帯域幅が制限される。変調周波数が３０ＧＨｚを超えると、金属パッド及び基板の寄生効果が大きくなり、変調帯域幅がさらに制限される。

【0006】

そこで、高い変調効率と大きな変調帯域幅を同時に実現できる進行波電極を用いたＩＩＩ－Ｖ／ＳｉハイブリッドＭＯＳ光変調器が求められている。

【課題を解決するための手段】

【0007】

以下の要約は、開示された実施形態に特有の革新的な特徴のいくつかの理解を容易にするために提供され、完全な説明を意図するものではない。本明細書に開示された実施形態の様々な態様の完全な理解は、全体として、明細書、特許請求の範囲、図面及び要約を考慮することによって得ることができる。

【0008】

本開示の第１の態様では、ＩＩＩ－Ｖ／ＳｉハイブリッドＭＯＳ光変調器は、進行波電極として機能する第１及び第２の金属層を含む進行波電極と、ＩＩＩ－Ｖ化合物半導体層、シリコン層、及びＩＩＩ－Ｖ化合物半導体層とシリコン層との間の酸化物層と、を備え、酸化物層の厚さは、変調器のインピーダンスと速度の整合を可能にするように設計される。

【0009】

本開示の第１の態様によれば、少なくとも１つの第１のコネクタ及び少なくとも１つの第２のコネクタをさらに含む。

【0010】

本開示の第１の態様によれば、進行波電極は、シリーズ－プッシュ－プル（ＳＰＰ）駆動方式によって駆動される。

【0011】

本開示の第１の態様によれば、第１の金属層は、互いに離れた３つの金属部分を含む。

【0012】

本開示の第１の態様によれば、第２の金属層は、互いに離れた２つの金属部分を含む。

【0013】

本開示の第１の態様によれば、各第２の金属部分は、隣接する第２の金属部分間の間隔が約５μｍ～約６０μｍ程度である。

【0014】

本開示の第１の態様によれば、酸化物層の厚さは、約５ｎｍ～約５０ｎｍ程度である。

【0015】

本開示の第１の態様によれば、ＩＩＩ－Ｖ族化合物半導体層は、ＩｎＧａＡｓＰ、ＩｎＰ、または強い光電気効果を有する他のＩＩＩ－Ｖ族化合物材料からなる。

【0016】

本開示の第２の態様では、進行波電極を有するＩＩＩ－Ｖ／ＳｉハイブリッドＭＯＳ光変調器を製造するための設計パラメータを得る方法は、ＩＩＩ－Ｖ化合物半導体層及びシリコン層を製造する工程であって、酸化物層がＩＩＩ－Ｖ化合物半導体層とシリコン層との間にある工程と、半導体層に接続する第１のコネクタを製造する工程と、第１のコネクタに接続する第１の金属層を製造する工程と、第１の金属層に接続する第２のコネクタを製造する工程と、第２のコネクタに接続する第２の金属層を製造する工程と、を備え、酸化物層の厚さは、変調器のインピーダンスと速度の整合を可能にするように設計される。酸化物層の厚さは、得られる変調効率及び帯域幅に影響を及ぼす。すなわち、酸化物層が薄すぎたり厚すぎたりすると、インピーダンスと速度の整合を達成できなくなる。

【0017】

本開示の第２の態様によれば、進行波電極は、シリーズ－プッシュ－プル（ＳＰＰ）駆動方式によって駆動される。

【0018】

本開示の第２の態様によれば、第１の金属層は、互いに離れた３つの第１の金属部分を含む。

【0019】

本開示の第２の態様によれば、第２の金属層は、互いに離れた２つの第２の金属部分を含む。

【0020】

本開示の第２の態様によれば、各第２の金属部分は、隣接する第２の金属部分間の間隔が約５μｍから約６０μｍである。

【0021】

本開示の第２の態様によれば、酸化物層の厚さは、約５ｎｍから約５０ｎｍである。

【図面の簡単な説明】

【0022】

【図1】進行波電極とＳＰＰ駆動方式を有するＩＩＩ－Ｖ／ＳｉハイブリッドＭＯＳ光変調器の概略図である。

【0023】

【図2】ＩＩＩ－Ｖ／ＳｉハイブリッドＭＯＳ光変調器の進行波電極の設計パラメータを得るためのシミュレーションに含まれる種々の要素及びプロセスを示すブロック図である。

【0024】

【図3】順方向バイアス下で動作するＩＩＩ－Ｖ／ＳｉハイブリッドＭＯＳ光変調器の概略図である。

【0025】

【図4】逆方向バイアス下で動作するＩＩＩ－Ｖ／ＳｉハイブリッドＭＯＳ光変調器の概略図である。

【0026】

【図5A】順方向バイアス下でのキャリア収容中に、Ｘ軸に沿って電極間隔をとり、Ｙ軸に沿って電極トレース幅をとって描画した特性インピーダンスグラフである。

【0027】

【図5B】順方向バイアス下でのキャリア収容中に、Ｘ軸に沿って電極間隔をとり、Ｙ軸に沿って電極トレース幅をとって描画したマイクロ波屈折率グラフである。

【0028】

【図6A】逆方向バイアス下でのキャリア空乏中に、Ｘ軸に沿って電極間隔をとり、Ｙ軸に沿って電極トレース幅をとって描画した特性インピーダンスグラフである。

【0029】

【図6B】逆方向バイアス下でのキャリア空乏中に、Ｘ軸に沿って電極間隔をとり、Ｙ軸に沿って電極トレース幅をとって描画したマイクロ波屈折率グラフである。

【0030】

【図7A】順方向バイアス下でのキャリア収容中に、Ｘ軸に沿って周波数をとり、Ｙ軸に沿ってＳ－２１応答をとって描画したシミュレート変調帯域幅グラフである。

【0031】

【図7B】順方向バイアス下でのキャリア収容中に、Ｘ軸に沿って周波数をとり、Ｙ軸に沿ってＳ－２１応答をとって描画した別のシミュレート変調帯域幅グラフである。

【0032】

【図7C】逆バイアスでのキャリア空乏化中にＸ軸に沿って音響レベルをとり、Ｙ軸に沿って周波数をとって描画したシミュレーション変調帯域幅グラフを示す。

【0033】

【図7D】逆バイアスでの空乏化中にＸ軸に沿って周波数をとり、Ｙ軸に沿ってＳ－２１応答をとって描画した別のシミュレーション変調帯域幅グラフを示す。

【0034】

【図8】ＩＩＩ－Ｖ／ＳｉハイブリッドＭＯＳ光変調器で使用される進行波電極を製造するための設計パラメータを得る例示的なプロセスのフローチャートを示す。

【0035】

【図9】進行波変調器のインピーダンスと速度の整合を実現するための電極幅及び間隔設計を達成する例示的なプロセスのフローチャートを示す。

【発明を実施するための形態】

【0036】

上記の要約、ならびに例示的な実施形態の以下の詳細な説明は、添付の図面と併せて読むとよりよく理解される。本開示を説明する目的で、開示の例示的な構成を図面に示す。しかしながら、本開示は、本明細書に開示される特定の方法及び手段に限定されない。さらに、当業者は、図面が正確な縮尺ではないことを理解するであろう。可能な限り、同様の要素は同一の番号で示されている。

【0037】

以下の説明で議論される特定の構成は、変更可能な非限定的な例であり、少なくとも１つの実施形態を説明するためだけに引用され、その範囲を限定することを意図していない。

【0038】

図１は、シリーズ－プッシュ－プル（ＳＰＰ）方式によって駆動される進行波電極を有するＩＩＩ－Ｖ／ＳｉハイブリッドＭＯＳ光変調器の概略図を示す。断面図１００は、所望の特性及び特性を有するＩＩＩ－Ｖ／ＳｉハイブリッドＭＯＳ光変調器に使用される進行波電極を提供する際の、様々な層及び互いに対するコンポーネントの配向の例示的な設計パラメータを示す。本明細書に開示される提供される変調器は、進行波変調器と呼ぶこともできる。

【0039】

一実施形態では、本明細書に開示される変調器は、図１に示すように所定の態様で配置された少なくとも１つの半導体層１１２、少なくとも１つの第１の金属層１０８及び少なくとも１つの第２の金属層１０２を含むことができる。少なくとも１つの第１のコネクタ１１０は、第１の金属層１０８及び半導体層１１２を接続することができる。少なくとも１つの第２のコネクタ１０４は、第１の金属層１０８及び第２の金属層１０２を接続することができる。

【0040】

半導体層１１２は、シリコン層１０３、酸化物層１２６及びＩＩＩ－Ｖ化合物半導体層１０１を含むことができ、酸化物容量を形成する。第１の金属層１０８、第２の金属層１０２及び半導体層１１２は、進行波変調器のインピーダンスと速度の整合が同時に達成されるように配置及び構成することができる。

【0041】

一実施形態では、酸化物層１２６は、ＩＩＩ－Ｖ半導体層１０１及びシリコン層１０３を分離し、それによって、本明細書に開示された変調器は、ＩＩＩ－Ｖ半導体層１０１とシリコン層１０３との間の空間またはギャップを埋めるために酸化物で充填され、酸化物層１２６を提供することができる。

【0042】

一実施形態では、第１の金属層１０８は、互いに離れた３つの第１の金属部分１０８ａ、１０８ｂ、１０８ｃを含むことができる。２つの遠位の金属部分１０８ａ、１０８ｃは、半導体層１１２の両端に、重なり合う部分を設けて配置され、それに接続することができる。残りの金属部分１０８ｂは、半導体層１１２に対して近位及び中央に配置されることができる。この実施形態では、３つのコネクタ１１０を使用して、第１の金属層１０８の３つの金属部分を半導体層１１２に接続することができる。

【0043】

一実施形態では、第２の金属層１０２は、互いに離れた２つの第２の金属部分１０２ａ、１０２ｂを含むことができる。２つの金属部分１０２ａ、１０２ｂの各々は、遠位金属部分１０８ａ、１０８ｃの１つと重なり合うように配置され、それらに接続することができる。この実施形態では、２つのコネクタ１０４を使用して、第２の金属層１０２の２つの金属部分を第１の金属層１０８の２つの遠位金属部分に接続することができる。

【0044】

一実施形態では、第２の金属部分１０２ａ、１０２ｂは、トレース幅１２０、１２４及び隣接する第２の金属部分間の間隔１２２を有することができる。

【0045】

ＭＯＳ進行波光変調器のインピーダンスと速度の整合を達成するために、ＩＩＩ－Ｖ半導体層１０１とシリコン層１０３との間の幅１２０、１２４、間隔１２２及び酸化物層（すなわちギャップ）１２６の厚さは、考慮すべき重要な要素である。測定値１２０、１２２及び１２４は、それぞれ、酸化物層１２６の厚さによって決定される酸化物容量に応じて、２０μｍから１３０μｍまで変化させることができる。一実施形態では、間隔１２２は、５μｍから６０μｍの範囲とすることができる。一実施形態では、間隔１２２は、約２０μｍ、３０μｍ、４０μｍまたは５０μｍから選択することができる。酸化物層の厚さが４５ｎｍのキャリア蓄積モードの場合、間隔１２２が２０μｍから５０μｍに増加すると、幅１２０及び１２４は、４６．７μｍから１２６．７μｍに直線的に変化する。酸化物層の厚さが１０ｎｍのキャリア空乏モードの場合、間隔１２２が２０μｍから５０μｍに増加すると、幅１２０及び１２４は、２７．１μｍから１１９．５μｍに線形に変化する。

【0046】

酸化物層の厚さは、インピーダンスと速度の整合を可能にするのに十分な厚さとすることができる。酸化物層１２６の厚さ（すなわち１０１から１０３の間のギャップ）は、５ｎｍから１００ｎｍまで、好ましくは５ｎｍから５０ｎｍまで変化させることができる。逆バイアスを用いるキャリア空乏モードの一実施形態では、酸化物層の厚さは、約１０ｎｍである。順バイアスを用いるキャリア蓄積モードの一実施形態では、酸化物層の厚さは、約４５ｎｍである。

【0047】

シリーズ－プッシュ－プル（ＳＰＰ）駆動方式１００を用いて、各第２の金属部分（１０２ａ及び１０２ｂ）のトレース幅１２０及び／または１２４、及び隣接する第２の金属部分間の間隔１２２は、第１のコネクタ１１０及び第２のコネクタ１０４の位置を変更することによって調整することができる。中央の第１の金属部分１０８ｂは、１０８ｂの左側及び右側のＩＩＩ－Ｖ／ＳｉハイブリッドＭＯＳ光移相器に電気バイアスを与えるために使用することができる。第２の金属部分１０２ａ、１０２ｂにマイクロ波変調信号を印加することにより、２つのＩＩＩ－Ｖ／ＳｉハイブリッドＭＯＳ光移相器に変調信号を均等に分配することができる。２つのＩＩＩ－Ｖ／ＳｉハイブリッドＭＯＳ光移相器を直列に接続することにより、総等価容量を半分にすることができる。所定の構造により、進行波変調器のインピーダンスと速度の整合が可能となる。本発明の一実施形態では、進行波変調器のインピーダンスと速度の整合を可能にするＳＰＰ駆動を用いることにより、大きな酸化物容量を半分にする。インピーダンスと速度の整合により、小さなバイアス電圧で６０ＧＨｚを超える変調帯域幅が得られる。したがって、進行波電極の間隔とトレース幅は重要な設計パラメータである。

【0048】

本明細書に開示されているＩＩＩ－Ｖ／ＳｉハイブリッドＭＯＳ光変調器は、コネクタと金属層の間の距離、ドーピング領域１１１ａ及び１１１ｂの幅、同じ第２の金属層内の隣接する第２の金属部分の間隔１２２を考慮して設計することができる。この点に関して、ドーピング領域は１０３のシリコン領域内にあり、それによってドーピング領域１１１ａ及び１１１ｂの幅は３μｍから６μｍにすることができる。コネクタと金属層の間の距離及び隣接する金属部分の間隔は、製造に使用されるリソグラフィによって制限され、１から９０μｍの範囲であり得る。第２の金属層内の間隔及びトレース幅、ならびに酸化物層の厚さは、インピーダンスと速度の整合を達成するように設計することができる。ＳＰＰ駆動方式により静電容量が半分に減少し、インピーダンスと速度の整合が可能となった。

【0049】

図２は、ＩＩＩ－Ｖ／ＳｉハイブリッドＭＯＳ光変調器の進行波電極の設計パラメータを得るためのシミュレーションに含まれる様々な要素及びプロセスを示すブロック図２００を示す。ＨＦＳＳシミュレーションプロセスは、ステップ２０２で開始し、ＨＦＳＳを用いて、異なる間隔及び幅を有する様々な電極設計をシミュレーションする。ステップ２０６で、減衰、屈折率、Ｚ_０及びＳパラメータが得られる。次に、ステップ２０６からのデータを用いて、ステップ２１４でＲＬＧＣモデルを構築する。ステップ２０８におけるように、Ｓｉｌｖａｃｏシミュレーションを実行して、ステップ２１８におけるように、ＩＩＩ－Ｖ／ＳｉハイブリッドＭＯＳ光移相器のＲＣモデルを得る。このステップは、ステップ２１２におけるように、数値計算によって実行することもできる。無負荷のＲＬＧＣモデルに、ＩＩＩ－Ｖ／ＳｉハイブリッドＭＯＳ移相器のＲＣモデルを負荷する。ステップ２２０と２２２におけるように、負荷されたＲＬＧＣモデルは、Ｚ_０とｎを一致させるための電極設計を生成する。ステップ２２４と２２６におけるように、ＩＩＩ－Ｖ／ＳｉハイブリッドＭＯＳ光変調器のフルスタックＨＦＳＳシミュレーションを実行し、対応する３－ｄＢ変調帯域幅を得る。このシミュレーションフローは、電極幅と間隔を変えることによって、異なる特性インピーダンスＺ_０と屈折率ｎを与える。インピーダンスと速度の整合条件は、Ｚ_０が５０Ωに近く、ｎが光学群屈折率である３．７に近いときに達成される。インピーダンスと速度の整合条件では、３－ｄＢの変調帯域幅が大きいことが期待される。このシミュレーションフローを用いて、変調器のインピーダンスと速度の整合を可能にする電極幅と間隔の関係が得られる。

【0050】

図３は、順方向バイアス下で動作する図１の変調器と一致するＩＩＩ－Ｖ／ＳｉハイブリッドＭＯＳ光変調器３００の概略図を示す。図３及び図４には、ｎ－ＩＩＩ－Ｖ材料３０２、ｐ－Ｓｉ材料３０４及び酸化物層３０３が示されている。図３は、順方向バイアス下（電界Ｅ３０８）の変調器を示す。３０６及び３１０は、それぞれｎ－ＩＩＩ－Ｖ材料及びｐ－Ｓｉ材料における電子及び正孔である。順方向バイアス下のＩＩＩ－Ｖ／ＳｉハイブリッドＭＯＳ光変調器は、ＩＩＩ－Ｖ材料における効率的な自由キャリア分散効果により、高い変調効率（酸化物厚に依存してＶ_πＬ＜０．１Ｖｃｍ）を示した。

【0051】

図４に示すように、変調器３００は逆方向バイアス下で駆動される。なお、本発明は、光変調にキャリア空乏化及びＦ－Ｋ効果を利用した逆方向バイアス（電界Ｅ３０８）だけでなく、キャリア蓄積を利用した順方向バイアス下でも動作可能である。本発明は、高速変調のための大容量の影響を緩和するＳＰＰ駆動方式の進行波電極の設計を提供する。図３及び図４は、自由キャリアによる変調メカニズムを説明するものであり、進行波電極の設計に直接関係しないことに留意されたい。

【0052】

図５Ａは、キャリア収容時のＸ軸に沿った電極間隔をとり、Ｙ軸に沿った電極トレース幅をとって描いた順方向バイアス下のＩＩＩ－Ｖ／ＳｉハイブリッドＭＯＳ光変調器の特性インピーダンスグラフ４０２を示す。図５Ａは、Ｓｉ導波路幅＝５００ｎｍ及び酸化物層厚ｔ_ｏｘ＝４５ｎｍのＩＩＩ－Ｖ／ＳｉハイブリッドＭＯＳ光変調器のシミュレーション結果を示す。図５Ｂは、順方向バイアス下のキャリア収容時のＸ軸に沿った電極間隔をとり、Ｙ軸に沿った電極トレース幅をとって描いた順方向バイアス下のＩＩＩ－Ｖ／ＳｉハイブリッドＭＯＳ光変調器のマイクロ波インデックスグラフ４０４を示す。インピーダンスと速度の整合を可能にする電極間隔（Ｓ）と幅（Ｗ）との関係は、Ｗ＝２．６６７×Ｓ－６．６７である。領域４０１及び４０３は、インピーダンスと速度の整合が同時に達成される位置を示す。

【0053】

図６Ａは、キャリア空乏時のＸ軸に沿った電極間隔をとり、Ｙ軸に沿った電極トレース幅をとって描いた逆方向バイアス下のＩＩＩ－Ｖ／ＳｉハイブリッドＭＯＳ光変調器の特性インピーダンスグラフ５０２を示す。図６Ａは、Ｓｉ導波路幅＝５００ｎｍ及び酸化物層厚ｔ_ｏｘ＝１０ｎｍを有するＩＩＩ－Ｖ／ＳｉハイブリッドＭＯＳ光変調器のシミュレーション結果を示す。図６Ｂは、キャリア空乏時のＸ軸に沿った電極間隔をとり、Ｙ軸に沿った電極トレース幅をとって描いた逆方向バイアス下のＩＩＩ－Ｖ／ＳｉハイブリッドＭＯＳ光変調器のマイクロ波インデックスグラフ５０４を示す。インピーダンスと速度の整合を可能にする電極間隔（Ｓ）と幅（Ｗ）の関係は、Ｗ＝３．０８×Ｓ－３４．４７である。領域５０１及び５０３は、インピーダンスと速度の整合が同時に達成される位置を表す。

【0054】

図７Ａは、酸化物層厚４５ｎｍ、Ｖ_πＬ＝０．６Ｖｃｍの順方向バイアスにおけるキャリア収容時に、Ｘ軸に沿って周波数をとり、Ｙ軸に沿ってＳ－２１応答を取って描画された変調帯域幅のシミュレーショングラフ６０２を示す。このグラフは、移相器長＝０．５ｍｍ、Ｖ_π＝１２Ｖ、Ｖ_ｐｐ＝４．８Ｖで、３－ｄＢ変調帯域幅が５７ＧＨｚであることを示す。Ｖ_πはπ位相シフトに必要な電圧であり、Ｖ_ｐｐは変調信号の電圧スイングである。グラフ６０３、６０４、６０５及び６０６は、Ｇａｐ２０、Ｇａｐ３０、Ｇａｐ４０、及びＧａｐ５０で描画される。Ｇａｐ２０、Ｇａｐ３０、Ｇａｐ４０、及びＧａｐ５０は、それぞれ電極間隔２０μｍ、３０μｍ、４０μｍ、及び５０μｍに対応する。

【0055】

図７Ｂは、酸化物層厚４５ｎｍ、Ｖ_πＬ＝０．６Ｖｃｍの順方向バイアスでのキャリア収容中に、Ｘ軸に沿って周波数をとり、Ｙ軸に沿ってＳ－２１応答をとって描画された別のシミュレートされた変調帯域幅グラフ６１２を示す。グラフは、３－ｄＢ変調帯域幅が移相器長＝１ｍｍ、Ｖ_π＝６Ｖ、及びＶ_ｐｐ＝２．４Ｖで３１ＧＨｚであることを示す。グラフ６１３、６１４、６１５及び６１６は、Ｇａｐ２０、Ｇａｐ３０、Ｇａｐ４０、及びＧａｐ５０で描画される。

【0056】

図７Ｃは、酸化物層厚１０ｎｍ、及びＶ_πＬ＝０．１５Ｖｃｍの逆方向バイアスでのキャリア空乏化中に、Ｘ軸に沿って周波数をとり、Ｙ軸に沿ってＳ－２１応答をとって描画されたシミュレートされた変調帯域幅グラフ６２２を示す。グラフは、３－ｄＢ変調帯域幅が移相器長＝０．５ｍｍ、Ｖ_π＝３Ｖ、及びＶ_ｐｐ＝１．２Ｖで６３ＧＨｚであることを示す。グラフ６２３、６２４、６２５及び６０６は、Ｇａｐ２０、Ｇａｐ３０、Ｇａｐ４０、及びＧａｐ５０で描画される。

【0057】

図７Ｄは、酸化物層厚４５ｎｍ、Ｖ_πＬ＝０．６Ｖｃｍの逆バイアスでの空乏化中に、Ｘ軸に沿って周波数をとり、Ｙ軸に沿ってＳ－２１応答をとって描いた別のシミュレーション変調帯域幅グラフ６３２を示している。グラフは、移相器長＝１ｍｍ、Ｖ_π＝１．５Ｖ、Ｖ_ｐｐ＝０．６Ｖでの３－ｄＢ変調帯域幅が３５ＧＨｚであることを示している。グラフ６３３、６３４、６３５及び６３６は、Ｇａｐ２０、Ｇａｐ３０、Ｇａｐ４０、及びＧａｐ５０で描かれている。

【0058】

図８は、ＩＩＩ－Ｖ／ＳｉハイブリッドＭＯＳ光変調器に使用される進行波電極を製造するための構造を達成するための例示的なプロセス８００のフローチャートを示している。ステップ８０２におけるように、まず半導体層を製造する。このステップでは、ＩＩＩ－Ｖ層とＳｉ層との間の酸化物層の厚さを制御して、設計された容量を得る。ステップ８０４におけるように、半導体層に接続された第１のコネクタを製造する。次に、ステップ８０６におけるように、第１のコネクタに接続された第１の金属層を製造する。次に、ステップ８０８におけるように、第１の金属層に接続された第２のコネクタを製造する。ステップ８１０におけるように、第２のコネクタに接続された第２の金属層を製造する。第２の層における第２の金属部分の幅及び第２の層における隣接する第２の金属部分間の間隔は、シミュレーションによって決定される。シリーズ－プッシュ－プル（ＳＰＰ）駆動方式は、インピーダンスと速度の整合を可能にする大きな酸化物容量を半分にする。

【0059】

図９は、進行波変調器のインピーダンスと速度の整合を達成するための電極設計を得るための例示的なプロセス８５０のフローチャートを示す。ステップ８５２におけるように、少なくとも一つの電極設計が、無負荷の抵抗、インダクタンス、コンダクタンス及び容量（ＲＬＧＣ）モデルに入力される。次に、ステップ８５４におけるように、ＲＬＧＣモデルが、ＩＩＩ－Ｖ／ＳｉハイブリッドＭＯＳ移相器の抵抗－キャパシタンス（ＲＣ）モデルで負荷される。次に、ステップ８５６におけるように、進行波電極を製造するための少なくとも一つの設計パラメータが得られる。ステップ８５８におけるように、設計パラメータを用いて、高周波構造シミュレータでフルスタック構造がシミュレーションされる。ステップ８６０におけるように、変調器の３－ｄＢ変調帯域幅が得られる。

【0060】

ＩＩＩ－Ｖ／Ｓｉハイブリッド金属－酸化物－半導体（ＭＯＳ）光変調器は、高効率、低エネルギー、高速光変調用として有望である。しかしながら、この種の変調器では、インピーダンスと速度の整合を困難にする大きな酸化物容量のために進行波電極が実証されていない。本発明は、ＩＩＩ－Ｖ／ＳｉハイブリッドＭＯＳ光変調器のための進行波電極の設計を開示する。シリーズ－プッシュ－プル（ＳＰＰ）構成と異なるバイアス方式を用いることにより、インピーダンスと速度の整合を達成し、小さなバイアス電圧で６０ＧＨｚ以上の変調帯域幅を実現した。

【0061】

ＩＩＩ－Ｖ／ＳｉハイブリッドＭＯＳ光変調器の高い変調効率は、低い駆動電圧で短い光移相器長を可能にする。短い移相器長は、低いＲＦ損失と高い変調帯域幅をもたらす。ＳＰＰ駆動方式は、素子容量を半分に減らし、インピーダンスと速度の整合を可能にする。

【0062】

特に、進行波電極は、順方向（キャリア蓄積）及び逆方向（キャリア空乏）バイアス条件下でＩＩＩ－Ｖ／ＳｉハイブリッドＭＯＳ光変調器と一体化するように設計された。次の表１は、順方向及び逆方向バイアス条件下での進行波電極の各種パラメータを示す。以下の表１において、ＥＯＴは酸化膜厚、Ｌは移相器長、Ｖ_πはπ移相器に必要な電圧、Ｖ_πＬはＶ_πとＬの積、Ｖ_ｐｐは駆動ピークツーピーク電圧、ｆ_３ｄＢは３－ｄＢ変調帯域幅である。電極配線幅と金属電極間隔を所定の値に調整し、他のパラメータ及びバイアス方式とともに、進行波変調器のインピーダンスと速度を整合させる構造を実現した。

【表1】

表１

【0063】

本発明は、ＩＩＩ－Ｖ／ＳｉハイブリッドＭＯＳ光変調器の進行波電極の設計について説明する。提案された技術は、ＳｉＧｅ／ＳｉまたはポリＳｉ／Ｓｉなどの金属－酸化物－半導体（ＭＯＳ）または半導体－絶縁体－半導体（ＳＩＳ）キャパシタに基づく他の光変調器にも適用可能である。本発明のＩＩＩ－Ｖ材料は、強い光－電気効果を有するＩｎＧａＡｓＰ、ＩｎＰまたは他のＩＩＩ－Ｖ化合物材料に限定されない。ＩＩＩ－Ｖ／ＳｉハイブリッドＭＯＳ光変調器用に設計された進行波電極は、より大きな変調帯域幅を可能にし、集中電極によってもたらされるＲＣ制限を克服する。５００ｍｍの短い移相器により、６０ＧＨｚを超える帯域幅が予測される。

【0064】

上記開示の変形及び他の特徴及び機能、またはそれらの代替物は、望ましくは、他の多くの異なるシステムまたは用途に組み合わせることができることが理解されよう。また、現在予期されていないまたは予期されていない様々な代替物、修正、変形または改良が、その後、当業者によって行われる可能性があり、それらはまた、以下の請求項によって包含されることを意図している。

【0065】

本開示の実施形態は、可能な態様をカバーするためにかなり詳細に包括的に説明されているが、当業者は、本開示の他のバージョンも可能であることを認識するであろう。

【図1】

【図2】

【図3】

【図4】

【図5A】

【図5B】

【図6A】

【図6B】

【図7A】

【図7B】

【図7C】

【図7D】

【図8】

【図9】

【手続補正書】

【提出日】2022-05-10

【手続補正1】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項1】

進行波電極を有するＩＩＩ－Ｖ／ＳｉハイブリッドＭＯＳ光変調器であって、
進行波電極として機能する第１および第２の金属層と、
ＩＩＩ－Ｖ化合物半導体層およびシリコン層と、
ＩＩＩ－Ｖ化合物半導体層とシリコン層との間の酸化物層と、を備え、
前記酸化物層の厚さは、前記変調器のインピーダンスと速度の整合を可能にするように設計される、変調器。

【請求項2】

少なくとも１つの第１のコネクタおよび少なくとも１つの第２のコネクタをさらに備える、請求項１に記載の変調器。

【請求項3】

前記進行波電極は、シリーズ－プッシュ－プル（ＳＰＰ）駆動方式によって駆動される、請求項１に記載の変調器。

【請求項4】

前記第１の金属層は、互いに分離した３つの第１の金属部分を備える、請求項１に記載の変調器。

【請求項5】

前記第２の金属層は、互いに離れた２つの第２の金属部分を含む、請求項１に記載の変調器。

【請求項6】

前記第２の金属部分は、隣接する第２の金属部分間の間隔が約５μｍ～６０μｍである、請求項５に記載の変調器。

【請求項7】

前記酸化物層の厚さは、約５ｎｍ～５０ｎｍである、請求項１に記載の変調器。

【請求項8】

前記ＩＩＩ－Ｖ化合物半導体層は、ＩｎＧａＡｓＰ、ＩｎＰ、または光電気効果を有する他のＩＩＩ－Ｖ化合物材料を含む、請求項１に記載の変調器。

【請求項9】

進行波電極を有するＩＩＩ－Ｖ／ＳｉハイブリッドＭＯＳ光変調器の製造方法であって、
酸化物層がＩＩＩ－Ｖ化合物半導体層とシリコン層との間にある前記ＩＩＩ－Ｖ化合物半導体層と前記シリコン層とを製造する工程と、
前記ＩＩＩ－Ｖ化合物半導体層に接続する少なくとも１つの第１コネクタを製造する工程と、
少なくとも１つの前記第１コネクタに接続する第１の金属層の金属部分を製造する工程であって、前記第１の金属層は複数の金属部分を含む工程と、
前記第１の金属層の複数の金属部分からの別の金属部分に接続する少なくとも１つの第２コネクタを製造する工程と、
少なくとも１つの前記第２コネクタに接続する第２の金属層を製造する工程と、を備え、
前記酸化物層の厚さは、前記変調器のインピーダンスと速度の整合を可能にするように設計される、方法。

【請求項10】

前記進行波電極は、シリーズ－プッシュ－プル（ＳＰＰ）駆動方式によって駆動される、請求項９に記載の方法。

【請求項11】

前記第１の金属層は、互いに離れた３つの第１の金属部分を含む、請求項９に記載の方法。

【請求項12】

前記第２の金属層は、互いに離れた２つの第２の金属部分を含む、請求項９に記載の方法。

【請求項13】

各第２の金属部分は、約５μｍから６０μｍの隣接する第２の金属部分間の間隔を有する、請求項１２に記載の方法。

【請求項14】

前記酸化物層の厚さは、約５ｎｍから５０ｎｍである、請求項９に記載の方法。

【国際調査報告】