ホーム > 特許ランキング > モナッシュ ユニバーシティ
知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2024-11-08
(54)【発明の名称】負性容量トポロジカル量子電界効果トランジスタ
(51)【国際特許分類】
H01L 29/80 20060101AFI20241031BHJP
H01L 21/337 20060101ALI20241031BHJP
【ＦＩ】
H01L29/80 Z
H01L29/80 W
【審査請求】未請求
【予備審査請求】未請求
(21)【出願番号】P 2024527657
(86)(22)【出願日】2022-11-10
(85)【翻訳文提出日】2024-07-05
(86)【国際出願番号】 AU2022051338
(87)【国際公開番号】W WO2023081966
(87)【国際公開日】2023-05-19
(31)【優先権主張番号】2021903614
(32)【優先日】2021-11-11
(33)【優先権主張国・地域又は機関】AU
(81)【指定国・地域】
(71)【出願人】
【識別番号】501249191
【氏名又は名称】モナッシュ ユニバーシティ
(74)【代理人】
【識別番号】110002952
【氏名又は名称】弁理士法人鷲田国際特許事務所
(72)【発明者】
【氏名】フューラー マイケル シアーズ
【テーマコード（参考）】
5F102
【Ｆターム（参考）】
5F102GC05
5F102GD10
5F102GL10
(57)【要約】
本明細書で開示されているのは、トップゲート電極およびボトムゲート電極と、電界によって変調可能なバンドギャップを有するチャネル材料から形成されるチャネル層と、を備える構造であって、チャネル層は、トップゲート電極およびボトムゲート電極から電気的に絶縁され、負性容量材料の少なくとも１つの層に隣接して配置される、構造である。
【選択図】図１
【選択図】図１
【特許請求の範囲】
【請求項1】
構造であって、トップゲート電極およびボトムゲート電極と、電界によって変調可能なバンドギャップを有するチャネル材料から形成されたチャネル層と、を備え、前記チャネル層は、前記トップゲート電極および前記ボトムゲート電極から電気的に絶縁され、負性容量材料の少なくとも１つの層に隣接して配置される、構造。
【請求項2】
構造であって、トップゲート電極とボトムゲート電極と、
前記トップゲート電極と前記ボトムゲート電極の間に位置するプレーナチャネル層であって、
第１の絶縁層によって前記トップゲート電極から分離され、第２の絶縁層によって前記ボトムゲート電極から分離されるプレーナチャネル層と、
を備え、
前記プレーナチャネル層は、電界によってバンドギャップが変調可能なチャネル材料から形成され、
前記第１の絶縁層および前記第２の絶縁層の少なくとも一方が、負性容量材料から形成されている、
構造。
【請求項3】
前記第１の絶縁層と前記第２の絶縁層の両方が強誘電体材料から形成されている、請求項２に記載の構造。
【請求項4】
前記負性容量材料が負の容量を示し、前記チャネル材料が正の容量を示し、前記チャネル層、前記第１の絶縁層、および前記第２の絶縁層の合成容量が０より大きい、請求項２または３に記載の構造。
【請求項5】
前記第１の絶縁層および前記第２の絶縁層がそれぞれプレーナチャネル層と物理的に接触しており、前記第１の絶縁層が前記プレーナチャネル層の第１の側に配置され、前記第２の絶縁層が前記プレーナチャネル層の第２の側に配置されている、請求項２から４のいずれか一項に記載の構造。
【請求項6】
前記トップゲートと前記ボトムゲートが互いに独立して作動可能である、請求項１から５のいずれか一項に記載の構造。
【請求項7】
前記チャネル層と電気的に接触するソース電極と、前記ソース電極から間隔をあけて配置され、前記チャネル層と電気的に接触するドレイン電極とをさらに備える、請求項１から６のいずれか一項に記載の構造。
【請求項8】
前記ソース電極が、ドープされた半導体材料を介して前記チャネル層と電気的に接触している、および／または、前記ドレイン電極が、ドープされた半導体材料を介して前記チャネル層と電気的に接触している、請求項７に記載の構造。
【請求項9】
前記ソース電極がドープされた半導体材料から形成される、および／またはドレイン電極がドープされた半導体材料から形成される、請求項７に記載の構造。
【請求項10】
前記トップゲート電極および前記ボトムゲート電極が、前記チャネル層の平面に垂直な方向に前記チャネル層を横切って電界を印加するように構成されている、請求項１から９のいずれか一項に記載の構造。
【請求項11】
前記チャネル材料が、数層グラフェン、二次元半導体、またはトポロジカル材料からなる群から選択される、請求項１から１０のいずれか一項に記載の構造。
【請求項12】
前記チャネル材料がトポロジカル材料である、請求項１１に記載の構造。
【請求項13】
前記トポロジカル材料が、２単位セル以下の厚さの薄膜の形態である、請求項１２に記載の構造。
【請求項14】
前記トポロジカル材料が、臨界電界強度でトリビアル状態と非トリビアル状態との間のトポロジカル相転移を示す、請求項１２または１３に記載の構造。
【請求項15】
前記トポロジカル材料がスタッガードハニカム格子構造を有する、請求項１２から１４のいずれか一項に記載の構造。
【請求項16】
前記トポロジカル材料がトポロジカルディラック半金属またはトポロジカル絶縁体である、請求項１２から１４のいずれか一項に記載の構造。
【請求項17】
前記プレーナチャネル層が、１０ｎｍ未満の厚さを有する薄膜の形態である、請求項１から１６のいずれか一項に記載の構造。
【請求項18】
前記構造が電界効果トランジスタまたはその構成要素である請求項１から１７のいずれか一項に記載の構造。
【請求項19】
請求項１から１８のいずれか一項に記載の構造を動作させる方法であって、前記トップゲート電極および／または前記ボトムゲート電極にゲート電圧を印加またはそれを変調して、前記チャネル層の平面に垂直な方向に前記 チャネル層を横切る電界を発生またはそれを変化させ、前記チャネル層内の前記チャネル材料のバンドギャップを変化させる、方法。
【請求項20】
前記チャネル層の前記バンドギャップを変更することが、トリビアル状態と非トリビアル状態またはトポロジカル状態との間で前記チャネル材料を切り替えることをさらに含む、請求項１９に記載の方法。
【請求項21】
請求項１から１８のいずれか一項に記載の構造の、電気装置における使用。
【請求項22】
請求項１から１８のいずれか一項に記載の構造を備える電気装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、負性容量材料（強誘電体材料など）の少なくとも１つの層に隣接するトポロジカル絶縁体層からなる電子構造に関する。これらの構造は、特に低電圧電界効果トランジスタとして応用される。
【背景技術】
【0002】
トランジスタでは、電力損失の大部分は、導通をオン・オフするためのゲートコンデンサの不可逆的な充放電に起因する。その効率はサブスレッショルドスイングによって特徴付けられ、サブスレッショルドスイングが小さいトランジスタはオン（高電流）状態とオフ（低電流）状態の間を急速に遷移する。サブスレッショルドスイングは、スイッチなどの低消費電力アプリケーションにおいて、トランジスタの動作を決定する基本的な重要パラメータである。
【0003】
従来の電界効果トランジスタでは、ゲートに印加される電圧Vgがチャネル内のエネルギー障壁Egを上昇させ、伝導を妨げることでスイッチが実現する。実効的なサブスレッショルドスイングＳ＊は、Ｓ＊＝ｅ［ｄＥｇ／ｄＶｇ］－１で与えられ、チャネル内のキャリアの熱活性化によってＳ＊≧１になることはよく知られており、しばしば「ボルツマンの暴虐」と呼ばれる。トポロジカル量子電界効果トランジスタでは、２つのゲート間に電圧差Ｖｇが生じると電界が発生し、サブ格子電位差λｖが誘起されてギャップＥｇが開き、これが伝導の障壁として働く。トポロジカルトランジスタの実効サブスレッショルドスイングＳ＊は、Ｓ＊＝ｅ［ｄＥｇ／ｄλｖ］－１で与えられ、λｖ≦Ｖｇのとき、Ｓ＊＝１はボルツマン限界に対応する。最も単純なモデルでは、ギャップはゲートλｖによって確立される電位差に等しく、Ｓ＊≧１が予期される。しかし、ラシュバスピン軌道相互作用は、トポロジカル量子電界効果トランジスタにおいてＳ＊＜１をもたらし、このデバイスを低電圧アプリケーションに有望なものにしている。しかし、潜在的な欠点としては、トポロジカルチャネル材料のスクリーニングにより、λｖがＶｇより大幅に小さくなる可能性があることと、ラシュバスピン軌道相互作用の強さが制限されることである。
【0004】
したがって、トポロジカルトランジスタデバイスのサブスレッショルドスイングをさらに小さくして、電力損失を低減し、効率を向上させることが望まれる。
【0005】
本発明の目的は、従来技術の１つまたは複数の欠点に対処し、および／または有用な代替手段を提供することである。
【0006】
本明細書において先行技術に言及することは、この先行技術がいかなる法域においても一般的な一般知識の一部を形成していること、またはこの先行技術が当業者によって理解され、関連性があるとみなされ、および／または他の先行技術と組み合わされることが合理的に期待されることを認めるものでも示唆するものでもない。
【発明の概要】
【課題を解決するための手段】
【0007】
本発明の第１の態様では、トップゲート電極およびボトムゲート電極と、電界によって変調可能なバンドギャップを有するチャネル材料から形成されたチャネル層と、を備え、チャネル層は、トップゲート電極およびボトムゲート電極から電気的に絶縁され、負性容量材料の少なくとも１つの層に隣接して配置される、構造が提供される。
【0008】
一実施形態では、トップゲート電極とボトムゲート電極の間の合成容量は０より大きい。負性容量材料の負の容量とチャンネル材料の正の容量のバランスをとる目的は、正味の正の容量を得ることである。正味の正の容量は、特にトランジスタでは望ましくない負性容量材料の自発的なヒステリシス分極がないことを保証する。
【0009】
本発明の第２の態様では、
トップゲート電極とボトムゲート電極と、
トップゲート電極とボトムゲート電極の間に位置するプレーナチャネル層であって、第１の絶縁層によってトップゲート電極から分離され、第２の絶縁層によってボトムゲート電極から分離されるプレーナチャネル層とを備え、
前記プレーナチャネル層は、電界によってバンドギャップが変調可能なチャネル材料から形成され、
第１の絶縁層および第２の絶縁層の少なくとも一方が、負性容量材料から形成されている、
構造が提供される。
トップゲート電極とボトムゲート電極と、
トップゲート電極とボトムゲート電極の間に位置するプレーナチャネル層であって、第１の絶縁層によってトップゲート電極から分離され、第２の絶縁層によってボトムゲート電極から分離されるプレーナチャネル層とを備え、
前記プレーナチャネル層は、電界によってバンドギャップが変調可能なチャネル材料から形成され、
第１の絶縁層および第２の絶縁層の少なくとも一方が、負性容量材料から形成されている、
構造が提供される。
【0010】
第１または第２の態様の実施形態において、トップゲート電極およびボトムゲート電極は、チャネル層を横切って電界を印加するように動作可能である。
【0011】
第１または第２の態様の実施形態では、トップゲート電極とボトムゲート電極は互いに独立して動作可能である。
【0012】
一実施形態において、この構造は、以下の順次の層状配置、すなわち第１の絶縁層、プレーナチャネル層、および第２の絶縁層を含む、またはこれらからなる層状構造であり、トップゲート電極は第１の絶縁層と電気的に接触し、ボトムゲート電極は第２の絶縁層と電気的に接触する。
【0013】
一実施形態では、第１の絶縁層と第２の絶縁層の両方が強誘電体材料から形成される。第１および第２の絶縁層は、同じ強誘電体材料から形成してもよいし、異なる強誘電体材料から形成してもよい。しかし、第１および第２の絶縁層は、同じ強誘電体材料から形成されることが好ましい。
【0014】
第１および第２の態様の実施形態では、負性容量材料は強誘電体材料である。好ましくは、強誘電体材料は、以下からなる群から選択される：Ｈｆ０．５Ｚｒ０．５Ｏ２、ＬａドープＨｆＯ２、ＢｉＦｅＯ３、ＢａＴｉＯ３、ＰｂＴｉＯ３、Ｐｂ［ＺｒｘＴｉ１－ｘ］Ｏ３、Ｉｎ２Ｓｅ３。
【0015】
一実施形態では、負性容量材料は負の容量を示し、チャネル材料は正の容量を示し、チャネル層、第１絶縁層、第２絶縁層の合成容量は０より大きい。上述したように、正味の正の容量は、特にトランジスタにおいて望ましくない強誘電体の自発分極やヒステリシス分極がないことを保証する。より詳細には、強誘電体層の電界－分極Ｅ－Ｐ関係は、Ｅ＝２αＦＥＰ＋４βＦＥＰ３＋Ｏ（Ｐ５）と表すことができ、ここで、αＦＥおよびβＦＥはパラメータであり、Ｏ（Ｐ５）は、５以上のＰの累乗における追加の項を示す。条件αＦＥ＜０は、その層が負の容量を持つことを示している。次に、強誘電体層の合計厚さｔＦＥは、可能な限り小さいが、（２｜αＦＥ｜ＣＴＩ）－１より大きくなるように選択する必要がある。ここで、ＣＴＩはチャネル層の面積あたりの容量である。
【0016】
一実施形態では、第１の絶縁層はチャネル層に隣接している。好ましくは、第１絶縁層は、チャネル層に隣接する第１のプレーナ側と、トップゲート電極に隣接する反対向きの第２プレーナ側とを有する。
【0017】
一実施形態では、第２の絶縁層はチャネル層に隣接している。好ましくは、第２絶縁層は、チャネル層に隣接する第１のプレーナ側と、トップゲート電極に隣接する反対向きの第２プレーナ側とを有する。
【0018】
一実施形態では、第１の絶縁層および第２の絶縁層はそれぞれ、プレーナチャネル層と物理的に接触しており、第１の絶縁層はプレーナチャネル層の第１の側に配置され、第２の絶縁層はプレーナチャネル層の第２の側に配置される。
【0019】
第１および第２の態様の実施形態において、構造は、プレーナチャネル層と電気的に接触するソース電極と、ソース電極から間隔をあけて配置され、プレーナチャネル層と電気的に接触するドレイン電極とをさらに備える。
【0020】
上記実施形態の一形態では、ソース電極は、ドープされた半導体材料を介してプレーナチャネル層と電気的に接触している、および／または、ドレイン電極は、ドープされた半導体材料を介してプレーナチャネル層と電気的に接触している。
【0021】
上記実施形態の一形態では、ソース電極はドープされた半導体材料から形成される、および／または、ドレイン電極はドープされた半導体材料から形成される。
【0022】
第１および第２の態様の実施形態において、トップゲート電極および／またはボトムゲート電極は金属から形成される。
【0023】
第１および第２の態様の実施形態において、トップゲート電極およびボトムゲート電極は、チャネル層の平面に垂直な方向にチャネル層を横切って電界を印加するように構成される。
【0024】
第１および第２の態様の一実施形態では、チャネル材料は、数層グラフェン（好ましくは、二層またはＡＢＣ積層三層グラフェン）、二次元半導体（好ましくは、単層または二層の青色ホスホレンまたは黒色ホスホレン）、トポロジカル材料（二次元トポロジカル材料など、ここで「二次元トポロジカル材料」とは、トポロジカル材料が電子的に二次元であることを指す）からなる群から選択される。
【0025】
チャネル材料がトポロジカル材料である上記実施形態の一形態では、トポロジカル材料は、２単位セル以下の厚さの薄膜の形態である。
【0026】
チャネル材料がトポロジカル材料である上記実施形態の一形態では、トポロジカル材料は、臨界電界強度でトリビアル状態と非トリビアル状態との間のトポロジカル相転移を示す。
【0027】
チャネル材料がトポロジカル材料である上記実施形態の一形態では、トポロジカル材料はスタッガードハニカム格子構造を有する。好ましくは、スタッガードハニカム格子構造の格子原子は、Ａｓ、Ｓｂ、Ｂｉからなる群から選択される１つまたは複数の原子を含む。好ましくは、スタッガードハニカム格子は、Ｘ、ＸＹ、またはＸＹＺの形態であり、ここで、Ｘは、Ａｓ、Ｓｂ、Ｂｉからなる群から選択され、ＹおよびＺは、それぞれ独立して、Ｈ、Ｃｌ、Ｂｒ、またはＦからなる群から選択される。
【0028】
チャネル材料がトポロジカル材料である上記実施形態の一態様では、トポロジカル材料はトポロジカルディラック半金属である。好ましくは、トポロジカルディラッ ク半金属は、Ａ３Ｂｉ（Ａはアルカリ金属）、Ｃｄ３Ａｓ２からなる群から選択される。
【0029】
チャネル材料がトポロジカル材料である上記実施形態の一形態では、トポロジカル材料はトポロジカル絶縁体である。好ましくは、トポロジカル絶縁体は、Ａ３Ｂｉ（Ａはアルカリ金属）、ＨｇＴｅ、Ｂｉ２Ｓｅ３からなる群から選択される。
【0030】
第１および第２の態様の実施形態では、チャネル層は１０ｎｍ未満の厚さを有する薄膜の形態である。
【0031】
第１および第２の態様の実施形態では、構造は電界効果トランジスタまたはその構成要素である。
【0032】
本発明の第３の態様では、本発明の第１の態様、本発明の第２の態様、および／またはその実施形態、および／またはその形態による構造を操作する方法が提供され、該方法は、
トップゲート電極および／またはボトムゲート電極にゲート電圧を印加またはそれを変調して、チャネル層の平面に垂直な方向にチャネル層全体に電界を発生またはそれを変化させ、チャネル層内のチャネル材料のバンドギャップを変化させること、
を含む。
トップゲート電極および／またはボトムゲート電極にゲート電圧を印加またはそれを変調して、チャネル層の平面に垂直な方向にチャネル層全体に電界を発生またはそれを変化させ、チャネル層内のチャネル材料のバンドギャップを変化させること、
を含む。
【0033】
一実施形態では、チャネル層のバンドギャップを変化させることは、チャネル材料をトリビアル状態と非トリビアル状態またはトポロジカル状態との間で切り替えることをさらに含む。
【0034】
本発明の第４の態様では、本発明の第１の態様、本発明の第２の態様、および／またはそれらの実施形態、および／またはその形態による構造の、電気装置における使用が提供される。
【0035】
本発明の第５の態様では、本発明の第１の態様、本発明の第２の態様、および／またはそれらの実施形態、および／またはその形態による構造を備える電気装置が提供される。
【0036】
本明細書で使用される場合、文脈上別様でなければならない場合を除き、「ｃｏｍｐｒｉｓｅ（含む／備える）」という用語、および「ｃｏｍｐｒｉｓｉｎｇ（含むこと／備えること）」、「ｃｏｍｐｒｉｓｅｓ（含む／備える）」、「ｃｏｍｐｒｉｓｅｄ（含んだ／備えた）」などの、その用語の変形は、さらなる添加剤、成分、要素またはステップを除外することを意図するものではない。
【0037】
先の段落に記載された本発明のさらなる態様および態様のさらなる実施形態は、例として挙げ、添付の図面を参照して与えられる以下の説明から明らかになるであろう。
【図面の簡単な説明】
【0038】
【図1】負性容量トポロジカル量子電界効果トランジスタの回路図である。（ａ）デバイスの構造。（ｂ）「オン」（Ｖｂ＝Ｖｔ＝０）および「オフ」（Ｖｂ＞０，Ｖｔ＜０）状態における、デバイスを横切る距離の関数としての静電ポテンシャルエネルギー。
【図2】「オン」（トポロジカル絶縁体、上図）と「オフ」（従来型絶縁体、下図）の状態におけるバンド図である。トポロジカル絶縁体の導電性ヘリカルエッジ状態を上図に示す。
【図3】単一のゲートＶｇに印加されるゲート電圧の関数としての単極性ＮＣ－ＴＱＦＥＴの概略バンド図である。
【図4】二層グラフェン（ＢＬＧ）－強誘電体トランジスタ（Ｓ＊＝１）と、強いスピン軌道相互作用を持つビスムテンをモデル化した同様の特性を持つＮＣ－ＴＱＦＥＴ（Ｓ＊＝０．５６８）のゲート電圧の関数としてのバンドギャップである。また、実験的に測定した光分光と電子輸送からＢＬＧの電界依存バンドギャップ値をと仮定したモデリング結果も、強結合近似計算とともに示す。残留分極Ｐｒ＝２７．５μＣ／ｃｍ２はＬａドープＨｆＯ２に対応し、Ｐｒ＝１３０μＣ／ｃｍ２は正方晶系ＢｉＦｅＯ３に対応する。
【発明を実施するための形態】
【0039】
本発明は、広く、トップゲート電極およびボトムゲート電極と、電界によってバンドギャップが変調可能なチャネル材料（トポロジカル材料など）から形成されたチャネル層と、を備え、チャネル層は、トップゲート電極およびボトムゲート電極から電気的に絶縁され、負性容量材料の少なくとも１つの層に隣接して配置される構造に関する。
【0040】
本発明者らは、この構造を用いて、負性容量材料を用いない同様のトランジスタと比較してサブスレッショルドスイングが低減したトポロジカル量子電界効果トランジスタ（ＴＱＦＥＴ）を形成できることを発見した。
【0041】
とりわけ、ＴＱＦＥＴは電界効果トランジスタであり、従来の金属－酸化膜－半導体電界効果トランジスタ（ＭＯＳＦＥＴ）のようにチャネル内の既存の電位障壁を上昇させるのではなく、電界によって伝導の障壁を作り出す。このように、ＴＱＦＥＴは負性容量による電界増幅をフルに利用することができるが、従来のＭＯＳＦＥＴでは、サブスレッショルド領域ではチャネル内の電界がゼロであるため、これは不可能であった。
【0042】
より詳細には、従来のＭＯＳＦＥＴは、チャネルとゲート間の容量が、チャネルに対する他の寄生容量に比べて大きい。サブスレッショルド領域では、チャネルとゲート間の容量はチャネルの量子容量に比べて大きい。これらの条件下で、ゲート電圧を印加すると、つまりゲートとチャネル間に電気化学的な電位差があると、チャネルの静電ポテンシャルはほとんど変化しないが、チャネルの化学ポテンシャルは同じだけ上昇する（電気化学的な電位差はこれら２つの和である）。したがって、ゲートとチャネル間の静電ポテンシャル差は最小であり、ゲート電圧によって誘起される電界はほとんどない。このように、従来のＭＯＳＦＥＴでは、サブスレッショルド領域で電界がゼロに近いため、正の容量と直列に負性容量を使用することによる電界増幅の恩恵を受けることができない。
【0043】
これに対してＴＱＦＥＴでは、電界を利用してチャネル材料のバンドギャップを変更する。サブスレッショルド領域では、バンドギャップの増大が電子の流れに対する活性化障壁の増大として作用する。これはＭＯＳＦＥＴとは全く異なる。固定バンドギャップを持つ半導体に化学ポテンシャルの変化を利用して障壁を作るのではなく、電界が固定化学ポテンシャルを持つチャネルのバンドギャップを変化させるのである。
【0044】
本発明者らは、ＴＱＦＥＴデバイスが、正の容量と直列に負性容量を使用することにより、電界の増幅から利益を得ることができることを発見した。これは、チャネル自体の正容量と強誘電体の負容量をほぼバランスさせ、正味の正容量を生成することで達成できる（正味の正の容量は、負性容量材料の自発分極やヒステリシス分極がないことを保証することに留意されたい）。このバランスが完璧に近い場合、電界増幅は非常に大きくなる。有利なことに、この電界の増幅は、ゲート電圧の変化に対するバンドギャップの変化が大きくなることを意味し、サブスレッショルドスイングがより小さくなる。
【0045】
以下、本発明を、負性容量トロポロジカル量子電界効果トランジスタ（ＮＣ－ＴＱＦＥＴ）の形態の好ましい実施形態に関連して一般的に説明する。
【0046】
図１ａは、本発明の一実施形態によるＮＣ－ＴＱＦＥＴの説明図である。ＮＣ－ＴＱＦＥＴ１００は、独立したトップゲート１０２とボトムゲート１０４、強誘電体層１０８と１１０に挟まれたトポロジカル絶縁体（ＴＩ）１０６の２Ｄの層から形成されたチャネル、およびチャネル１０６と電気的に接触するソース電極１１２とドレイン電極１１４を含む。
【0047】
本発明者らは、強誘電体（負の容量）と２ＤのＴＩ（正の容量）を組み合わせた構造が、図１ｂに示すように、２ＤのＴＩ層の電界を増幅することを発見した。図１ｂは、ボトムゲート１０４およびトップゲート１０２に印加される電圧がゼロである「オン」状態（例えば、Ｖｂ＝Ｖｔ＝０）と、ボトムゲート１０４に印加される電圧がゼロより大きく、トップゲート１０２に印加される電圧がゼロより小さい「オフ」状態（例えば、Ｖｂ＞０、Ｖｔ＜０）とにおける、デバイスを横切る距離の関数としての静電ポテンシャルエネルギーを示す。
【0048】
図２は、「オン」状態（トポロジカル絶縁体、上図）と「オフ」状態（従来の絶縁体、下図）におけるＴＩのバンド図である。図２を参照すると、ＮＣ－ＴＱＦＥＴは、２つのトップゲート電圧Ｖｂ＝Ｖｔ＝０のとき「オン」状態にあり、強誘電体／２ＤのＴＩ／強誘電体構造を横切る電位は一定で、２ＤのＴＩの電界はゼロであり、２ＤのＴＩはトポロジカル状態にある。ゲート電圧Ｖｂ＞０，Ｖｔ＜０を印加すると、ＮＣ－ＴＱＦＥＴは「オフ」状態になり、２ＤのＴＩ内の電界が増幅され、従来のバンドギャップが開いて、図２の下側の図に「オフ」状態で示されるポテンシャル・プロファイルが生成される。
【0049】
上記のＮＣ－ＴＱＦＥＴは両極性で、Ｖｂ＞０、Ｖｔ＜０、またはＶｂ＜０、Ｖｔ＞０のいずれかでオフになる。ＦＥＴデバイスは、単極性トランジスタとして単一ゲートで動作するのが理想的である。この状況は、一方のゲートを接地し、もう一方のゲートにゲート電圧を印加することで実現する。さらに、ＮＣ－ＴＯＦＥＴチャネルが半導体ソース／ドレインリードに接続されている場合、単極性伝導が生じる。図３は、単一ゲートＶｇに印加されるゲート電圧の関数として、単極性ＮＣ－ＴＱＦＥＴの概略バンド図を示している。Ｖｇ＝０では電界はゼロで、デバイスは「オン」である。Ｖｇ＜０では電界はゼロではなく、バンドギャップが開き、２つのゲートの正味の効果は、全体の電位をＶｇ／２だけシフトさせることである。これにより、ゲート電圧ＶでバンドギャップｅＶ／Ｓ＊を開くことができる。
【0050】
図１ａに示したデバイスの電界増幅を推定するために、強誘電体層の電界－分極Ｅ－Ｐ関係は、Ｅ＝２αＦＥＰ＋４βＦＥＰ３ （αＦＥ＜０およびβＦＥ＞０は強誘電体を特徴付けるパラメータである）として近似できる。負の値のαは、双安定なＰ（Ｅ）の関係、すなわち強誘電性を示す。ＴＩ層はＥ＝２αＴＩＰで、αＴＩ＝＋１／（２ε）は線形誘電体に相当する。ＦＥ／ＴＩ／ＦＥスタック全体に印加されるゲート電圧Ｖｇと、ＴＩ全体の表面電位差ψｓの関係は、以下の通りである：
Ｖｇ＝（１＋ａ１）ψｓ＋ａ２ψｓ. ３
ここで、ａ１＝αＦＥ／αＴＩ、ａ２＝（４βＦＥ／αＴＩ ３）ｔＦＥ ２であり、ｔＦＥは強誘電体の全厚み（上層と下層の厚みの２倍）である。電界増幅が最大になるのは、αＦＥ／αＴＩ＝－１、またはｔＦＥ＝（２｜αＦＥ｜ＣＴＩ）－１のときである。Ｖｇ＝（（２βＦＥＣＴＩ ２）／（｜αＦＥ｜））＊ψｓ ３＝（（ＣＴＩ ２）／（Ｐｒ２））＊ψｓ ３であり、ここで、Ｐｒ＝ｓｑｒｔ（－α／（２β））は残留分極である。
Ｖｇ＝（１＋ａ１）ψｓ＋ａ２ψｓ. ３
ここで、ａ１＝αＦＥ／αＴＩ、ａ２＝（４βＦＥ／αＴＩ ３）ｔＦＥ ２であり、ｔＦＥは強誘電体の全厚み（上層と下層の厚みの２倍）である。電界増幅が最大になるのは、αＦＥ／αＴＩ＝－１、またはｔＦＥ＝（２｜αＦＥ｜ＣＴＩ）－１のときである。Ｖｇ＝（（２βＦＥＣＴＩ ２）／（｜αＦＥ｜））＊ψｓ ３＝（（ＣＴＩ ２）／（Ｐｒ２））＊ψｓ ３であり、ここで、Ｐｒ＝ｓｑｒｔ（－α／（２β））は残留分極である。
【0051】
二層グラフェン（ＢＬＧ）をチャネル材料としてモデリングを行った。それは、ＢＬＧが実験的に特徴づけられた電界依存性のバンドギャップを持っているためである。しかし、当業者であれば、このモデリングの結果を、さまざまなトポロジカル絶縁体材料に適用できることを理解できよう。強誘電体負性容量材料には、ＬａドープＨｆＯ２を選択し、Ｐｒ＝２７．５μＣ／ｃｍ２を想定した。上記のように、当業者であれば、他の様々な強誘電体材料、特にＨｆＯ２／ＺｒＯ２をベースとする材料が使用できることを理解されよう。
【0052】
二層グラフェンのようにスピン軌道相互作用が無視できる物質では、Ｓ＊＝１である。電界は、ＢＬＧ層の誘電遮蔽によって誘電率κだけ減少する。さらに、副格子内の原子の分離ｔｖは、層のファンデルワールス厚さｔＴＩよりも小さく、副格子電位差をｔｖ／ｔＴＩの量だけさらに減少させ、λｖ＝（ｔｖ／ｔＴＩκ）ψｓ、ｄＥｇ／ｄψｓとなる。ＢＬＧの場合、ｔｖ／ｔＴＩ＝０．５、κ＝３．６、Ｓ＊＝１は、ｄＥｇ／ｄψｓ＝０．１３９を予測し、これは光分光と電子輸送から得られた実験値に非常に近い。ＢＬＧ容量Ｃｓ＝０．０４８Ｆ／ｍ２（κ＝３．６、ｔＴＩ＝６．６８Ａと仮定）により、強誘電体／ＢＬＧ／強誘電体構造についてＥｇ（Ｖｇ）を計算することができる（図４の下側の実線の曲線を参照）。
【0053】
重原子のハニカムＸｅｎｅ格子のようなある種の物質では、ゲート電場によって強いラシュバスピン軌道相互作用が発生する。その結果、Ｓ＊は１より小さくなり得る。本発明者らは、既存の材料でＳ＊＜０．７５を見いだし、官能基化ＢｉではＳ＊が０．５７と低いと推定している（下記表１参照）。
【表1】
【0054】
同様のスクリーニング特性を持つが、ビスムテンのスピン軌道パラメータに相当するＳ＊＝０．５７である、ＢＬＧの強スピン軌道結合バージョンであるＮＣ－ＴＱＦＥＴのモデリング結果では、図４の実線上の曲線で与えられるＥｇ（Ｖｇ）が得られた。
【0055】
図４はまた、モデル化されたＮＣ－ＴＱＦＥＴと、２０１８ノード（メタル－１ハーフピッチＦ＝１５ｎｍ）のゲート全周電界効果トランジスタ（ＧＡＡＦＥＴ）に相当する仮想の低電圧相補型金属－酸化膜－半導体デバイス（ＣＭＯＳ ＬＶ）との比較も可能にする。ＣＭＯＳ ＬＶ特性は、Ｖｇ＝０．３Ｖ、オン電流Ｉｏｎ＝３．２μＡ、オン・オフ比Ｉｏｎ／Ｉｏｆｆ＝１．３×１０４、デバイス固有のスイッチングエネルギーＥｉｎｔ＝３．６２ａＪ、固有遅延時間τ＝３．８ｐｓである。比較のため、本発明者らは、オフ電流がＩｏｆｆ＝Ｉｏｎｅｘｐ（－Ｅｇ／ｋＴ）であると仮定した。ここで、ＩｏｎはＥｇ＝０における電流であり、ｋＴ＝２６ｍｅＶは室温における熱エネルギーであり、Ｅｇ＝２４５ｍｅＶに対応する。図４から、ＢＬＧはＶｇ＝０．２１３ＶでＥｇ＝２４５ｍｅＶであり、ＣＭＯＳ ＬＶよりわずかな改善しかしないことがわかる。しかし、モデル化されたビスムテンＮＣ－ＴＱＦＥＴは、Ｖｇ＝０．０３０ＶでＥｇ＝２４５ｍｅＶである。これは、ＣＭＯＳ ＬＶに対して一桁の改善を表す。
【0056】
モデリングの目的で、本発明者らはさらに、ＮＣ－ＴＱＦＥＴの幅Ｆおよびゲート長Ｆ＝１５ｎｍを仮定した。オン状態はゼロバンドギャップで起こり、ＢＬＧは伝導率約４ｅ２／ｈ、コンダクタンス１５５μＳの大質量ディラック半金属である。ドレイン電圧Ｖｄ＝Ｖｇ＝０．０３０ＶでＩｏｎ＝４．６μＡとなり、ＣＭＯＳ ＬＶと同様である。ゲート電荷Ｑは６．０ｘ１０－１７Ｃ＝３７４ｅ（ｅは元素電荷である）、および固有スイッチングエネルギーＥｉｎｔ＝（１／４）ＱＶｇ＝０．４５ａＪである。チャネル抵抗Ｒ＝６．４５ｋΩであり、ゲート容量Ｃ＝Ｑ／Ｖｇ＝２０００ａＦであって、スイッチング時間τ＝（ＲＣ）＝１３ｐｓとなる。０．４５ａＪの固有スイッチングエネルギーは、ＣＭＯＳ ＬＶよりほぼ１桁低い。
【0057】
図４に示すように、ＢｉＦｅＯ３（Ｐｒ＝１３０μＣ／ｃｍ２）のような残留分極率のより高い強誘電体を用いれば、より小さなゲート電圧でより大きなバンドギャップが得られる可能性がある（点線）。
【0058】
ＮＣ－ＴＱＦＥＴは、新しいタイプの低電圧トランジスタを実現する一般的な戦略を示している。このようなトランジスタの動作パラメータは、２ＤのＴＩ層と強誘電体層の材料パラメータによって決まり、このようなデバイスのサブスレッショルドスイングに基本的な下限はないように思われる。
【0059】
本明細書において開示され、定義される本発明は、本文または図面から言及され、または明らかな２つ以上の個々の特徴のすべての代替的な組み合わせに及ぶことが理解されるであろう。これらの異なる組み合わせはすべて、本発明の様々な代替態様を構成する。
【図1】
【図2】
【図3】
【図4】
【国際調査報告】