知財求人 - 知財ポータルサイト「IP Force」
▶ インヴェンサス リミテッド ライアビリティ カンパニーの特許一覧
特表2024-541365電磁干渉（「ＥＭＩ」）シールド及び／又はアンテナを備えた３Ｄ相互接続
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2024-11-08
(54)【発明の名称】電磁干渉（「ＥＭＩ」）シールド及び／又はアンテナを備えた３Ｄ相互接続
(51)【国際特許分類】
H01L 23/00 20060101AFI20241031BHJP
H01L 25/00 20060101ALI20241031BHJP
【ＦＩ】
H01L23/00 C
H01L25/00 B
【審査請求】未請求
【予備審査請求】未請求
(21)【出願番号】P 2024528472
(86)(22)【出願日】2022-11-10
(85)【翻訳文提出日】2024-07-16
(86)【国際出願番号】 US2022049497
(87)【国際公開番号】W WO2023086443
(87)【国際公開日】2023-05-19
(31)【優先権主張番号】17/525,559
(32)【優先日】2021-11-12
(33)【優先権主張国・地域又は機関】US
(81)【指定国・地域】
(71)【出願人】
【識別番号】524179400
【氏名又は名称】インヴェンサス リミテッド ライアビリティ カンパニー
(74)【代理人】
【識別番号】100103610
【弁理士】
【氏名又は名称】▲吉▼田 和彦
(74)【代理人】
【識別番号】100109070
【弁理士】
【氏名又は名称】須田 洋之
(74)【代理人】
【識別番号】100119013
【弁理士】
【氏名又は名称】山崎 一夫
(74)【代理人】
【識別番号】100067013
【弁理士】
【氏名又は名称】大塚 文昭
(74)【代理人】
【識別番号】100120525
【弁理士】
【氏名又は名称】近藤 直樹
(74)【代理人】
【識別番号】100139712
【弁理士】
【氏名又は名称】那須 威夫
(74)【代理人】
【識別番号】100141553
【弁理士】
【氏名又は名称】鈴木 信彦
(74)【代理人】
【識別番号】100151987
【弁理士】
【氏名又は名称】谷口 信行
(72)【発明者】
【氏名】ヴァリオ パトリック
(72)【発明者】
【氏名】シェン ホン
(57)【要約】
一体形成された電磁干渉（「ＥＭＩ」）シールド及び／アンテナを備えたマイクロ電子パッケージを製造する方法が開示される。本方法は、ベース（４８０）と複数の相互接続要素（１１４）とマイクロ電子要素（１２０）を受けるようなサイズにされたダイアタッチエリアとを含むよう導電性構造（４７２）をパターン形成するステップと、複数の相互接続要素（４１４、１１４）の終端部をキャリア（４７０）に接合するステップと、複数の相互接続要素とマイクロ電子要素を封入材料でカプセル化するステップ（１３４）と、キャリアを取り除いて、複数の相互接続要素の自由端部を露出させるステップと、ＥＭＩシールド構造（１０２）の一部分及び／又はアンテナ（２１８）を形成するようにマイクロ電子要素を覆う導電性構造の露出された外側面をパターン形成するステップと、を含む。ＥＭＩシールド構造及び／又はアンテナの一部分は、複数の相互接続要素の１又は２以上から連続的に延びるようにパターン形成することができる。
【選択図】図１
【選択図】図１
【特許請求の範囲】
【請求項1】
一体形成された電磁干渉（「ＥＭＩ」）シールド構造を備えたマイクロ電子パッケージを製造する方法であって、ベースと、前記ベースから離れて連続的に延びる複数の相互接続要素と、マイクロ電子要素を受けるサイズにされたダイアタッチエリアとを含むよう導電性構造をパターン形成するステップであって、前記複数の相互接続要素の一部は、前記ダイアタッチエリアの周囲の周りに延びるＥＭＩシールド相互接続要素である、ステップと、
前記キャリア上に配置されたマイクロ電子要素が、前記ダイアタッチエリア内に位置付けられ、前記ＥＭＩシールド相互接続要素が、前記マイクロ電子要素の側方に隣接して前記マイクロ電子要素の周りに延びるように、前記複数の相互接続要素及び前記ＥＭＩシールド相互接続要素の終端部をキャリアに接合するステップであって、前記パターン形成ステップが更に、前記ＥＭＩシールド相互接続要素が、前記ＥＭＩシールド構造の第１部分を形成するために前記マイクロ電子要素の周りに離間して配置されるように、前記複数のＥＭＩシールド相互接続要素をパターン形成するステップを含む、ステップと、
前記導電性構造の外側面を露出させておくように、前記複数の相互接続要素、前記ＥＭＩシールド相互接続要素、及び前記マイクロ電子要素を封入材料でカプセル化するステップと、
前記キャリアを取り除いて、前記複数の相互接続要素及び前記ＥＭＩシールド相互接続要素の自由端部を露出させるステップと、
前記ＥＭＩシールド構造の第２部分が、前記ＥＭＩシールド構造の第１部分から離れて連続して延び、前記ＥＭＩシールド構造の第１部分に一体形成されるように、前記ＥＭＩシールド構造の第２部分を形成するように前記マイクロ電子要素を覆う前記導電性構造の露出された外側面をパターン形成するステップと、
を含む、方法。
【請求項2】
前記ＥＭＩシールドの第２部分を形成するように前記導電性構造の露出された外側面をパターン形成するステップが、前記カプセル化ステップの後に起こる、請求項１に記載の方法。
【請求項3】
前記ＥＭＩシールド構造の第２部分が前記封入材料の表面に沿って延びて覆うことを更に含む、請求項１に記載の方法。
【請求項4】
前記第２部分を形成するように前記露出された外側面をパターン形成するステップは、前記ＥＭＩシールド相互接続要素から連続的に延びるＥＭＩルーティング配線をパターン形成するステップを更に含む、請求項２に記載の方法。
【請求項5】
前記露出された外側面をパターン形成するステップは更に、互いに並行に延びるようＥＭＩシールドルーティング配線の第１セットをパターン形成するステップと、グリッドパターンを形成するように前記第１セットに垂直の方向に延びるようＥＭＩシールドルーティング配線の第２セットをパターン形成するステップとを含む、請求項４に記載の方法。
【請求項6】
複数の相互接続を形成するよう前記モノリシック導電性材料をエッチングするステップを含む、前記導電性構造を形成するようにモノリシック導電性材料をエッチングするステップを更に含む、請求項１に記載の方法。
【請求項7】
前記パターン形成ステップが、前記マイクロ電子要素を覆い且つ前記ＥＭＩシールド相互接続要素から連続的に延びる連続平面を定めるように前記露出された外側面をパターン形成するステップを含む、請求項１に記載の方法。
【請求項8】
前記封入材料の表面にわたって延び且つ前記複数の相互接続要素の１つに接続されるアンテナパターンを形成するように前記導電性構造の前記露出された外側面をパターン形成するステップを更に含む、請求項１に記載の方法。
【請求項9】
前記アンテナパターンを形成するように前記導電性構造の外側面をパターン形成するステップは、前記ＥＭＩシールド相互接続要素から離間して配置される前記導電性構造の外側面の一部分をパターン形成するステップを更に含む、請求項８に記載の方法。
【請求項10】
前記複数のＥＭＩシールド相互接続が、複数の陥凹部を間に形成するように互いから離間して配置され、前記カプセル化するステップは、前記封入材料で前記複数の陥凹部を充填するステップを更に含み、前記パターン形成ステップは、前記封入材料の表面を露出させる、請求項１に記載の方法。
【請求項11】
マイクロ電子組立体であって、活性前面と、対向する背面と、前記前面と前記背面の間に延びる対向する縁面とを有するマイクロ電子要素と、
複数のバックサイド導電性構成要素であって、前記複数のバックサイド導電性構成要素の少なくとも一部は、ＥＭＩシールドバックサイド導電性構成要素であり、前記ＥＭＩシールドバックサイド導電性構成要素は更に、ＥＭＩシールド相互接続要素及び少なくとも１つのＥＭＩシールドバックサイドルーティング配線を含み、前記ＥＭＩシールドバックサイド導電性構成要素は、前記マイクロ電子要素の前記縁面及び前記背面の少なくとも１つに隣接してＥＭＩシールド構造を形成する、複数のバックサイド導電性構成要素と、
前記マイクロ電子要素及び前記ＥＭＩシールド相互接続要素の対向する縁面を少なくとも囲む封入材料と、
を備え、
前記ＥＭＩシールド相互接続要素は、前記ＥＭＩシールド構造の第１部分を形成するよう構成され、前記少なくとも１つのＥＭＩシールドバックサイドルーティング配線は、前記マイクロ電子要素の背面を覆い且つ前記ＥＭＩシールド構造の第２部分を形成し、前記少なくとも１つのバックサイドルーティング配線は、前記ＥＭＩシールド相互接続要素の少なくとも１つから前記封入材料の表面に沿って連続的に延びる、マイクロ電子組立体。
【請求項12】
前記少なくとも１つのＥＭＩシールドバックサイドルーティング配線は、前記マイクロ電子要素の背面を覆い且つ前記ＥＭＩシールド相互接続要素のうちの対応する１つから離れて延びる単一のルーティング配線である、請求項１１に記載のマイクロ電子組立体。
【発明の詳細な説明】
【技術分野】
【0001】
本出願の主題は、マイクロ電子組立体及び製造方法に関し、より詳細には、電磁干渉（「ＥＭＩ」）構造及び／又はアンテナを含む低プロファイルマイクロ電子パッケージ組立体における導電性構成要素の構造及び製造方法に関する。
【背景技術】
【0002】
半導体チップは、一般的には、個々のプレパッケージユニットとして提供される。標準的なチップは、チップの内部回路に接続されたコンタクトを有する大きな前面を備えた平面の長方形の本体を有する。各個々のチップは、一般的にはパッケージに取り付けられ、パッケージが、プリント回路基板などの回路パネル上に取り付けられ、プリント回路基板がチップのコンタクトを回路パネルの導線に接続する。
【0003】
各チップパッケージは、パッケージ内の端子とチップの間で信号、電力及び接地を伝達するために多くの電気接続を有する。電気接続は、チップのコンタクト担持面に対して水平方向に延びる、例えばトレース、ビーム、リードなどの水平方向導線、チップの表面に対して垂直方向に延びるバイアなどの垂直方向導線、及びチップの表面に対して水平及び垂直方向の両方に延びるワイヤボンドなど、様々な種類の導体を含むことができる。
【0004】
アンテナ及びＥＭＩシールドを含む、追加の構成要素を、パッケージ内に設けることができる。ＥＭＩシールドは、空気中に伝送することができる電磁干渉のシールドを支援するために実装することができる。アンテナは、信号を受信又は送信するのに使用することができる。このようなＥＭＩシールド及びアンテナは、一般的にはマイクロ電子組立体の表面上にめっきされる。
【0005】
多くの従来の設計では、チップパッケージは、チップ自体の面積よりかなり大きな回路パネルの面積を占める。「フリップチップ」設計と呼ばれる一部の設計では、チップの前面がパッケージ基板の面に向き合い、チップ上のコンタクトが、ソルダボール又は他の接続素子によってパッケージ基板のコンタクトに直接接合される。この結果、パッケージ基板は、チップの前面を覆う端子を介して回路パネルに接合することができる。
【発明の概要】
【発明が解決しようとする課題】
【0006】
上記の観点から、マイクロ電子パッケージ及びマイクロ電子パッケージを含む組立体の構造に一定の改良を行うことができる。これに関して、信頼性があり、薄型で、試験可能且つ製造コストが低い改良されたパッケージに対する必要性が依然としてある。
【課題を解決するための手段】
【0007】
本開示の第１の態様によれば、一体形成された電磁干渉（「ＥＭＩ」）シールド構造を備えたマイクロ電子パッケージを製造する方法が開示される。本方法は、ベースと、ベースから離れて連続的に延びる複数の相互接続要素と、マイクロ電子要素を受けるサイズにされた陥凹又はダイアタッチエリアとを含むよう導電性構造をパターン形成するステップであって、複数の相互接続要素の一部が、陥凹又はダイアタッチエリアの周囲の周りに延びるＥＭＩシールド相互接続要素である、ステップと、キャリア上に配置されたマイクロ電子要素が陥凹又はダイアタッチエリア内に位置付けられ、ＥＭＩシールド相互接続要素がマイクロ電子要素の側方に隣接してマイクロ電子要素の周りに延びるように、複数の相互接続要素及びＥＭＩシールド相互接続要素の終端部をキャリアに接合するステップであって、パターン形成ステップが更に、ＥＭＩシールド相互接続要素が、マイクロ電子要素の周りに離間して配置されＥＭＩシールド構造の第１部分を形成するように、複数のＥＭＩシールド相互接続要素をパターン形成するステップを含む、ステップと、導電性構造の外側面を露出させておくように、複数の相互接続要素、ＥＭＩシールド相互接続要素、及びマイクロ電子要素を、封入材料でカプセル化するステップと、キャリアを取り除いて、複数の相互接続要素及びＥＭＩシールド相互接続要素の自由端部を露出させるステップと、ＥＭＩシールド構造の第２部分が、ＥＭＩシールド構造の第１部分から離れて連続して延び、ＥＭＩシールド構造の第１部分に一体形成されるように、ＥＭＩシールド構造の第２部分を形成するようにマイクロ電子要素を覆う導電性構造の露出された外側面をパターン形成するステップと、を含む。
【0008】
本開示の第２の態様によれば、マイクロ電子組立体は、マイクロ電子要素と、複数のバックサイド導電性構成要素と、封入材料とを備える。マイクロ電子要素は、活性前面と、対向する背面と、前面と背面の間に延びる対向する縁面とを有することができる。複数のバックサイド導電性構成要素の少なくとも一部は、ＥＭＩシールドバックサイド導電性構成要素であり、更に、ＥＭＩシールド相互接続要素及び少なくとも１つのＥＭＩシールドバックサイドルーティング配線を含む。ＥＭＩシールドバックサイド導電性構成要素は、マイクロ電子要素の周りにＥＭＩシールド構造を形成する。封入材料は、少なくともマイクロ電子要素とＥＭＩシールド相互接続要素の対向する縁面を囲む。ＥＭＩシールド相互接続要素は、ＥＭＩシールド構造の第１部分を形成するよう構成され、少なくとも１つのＥＭＩシールドバックサイドルーティング配線は、マイクロ電子要素の背面を覆い、ＥＭＩシールド構造の第２部分を形成する。少なくとも１つのバックサイドルーティング配線は、ＥＭＩシールド相互接続要素から連続して封入材料の表面に沿って延びる。
【0009】
本開示の第３の態様によれば、システムは、第２の態様による組立体を含み、１又は２以上の他の電子構成要素は、組立体に電気的に接続される。
【0010】
本開示の第４の態様によれば、一体形成されたアンテナを備えたマイクロ電子パッケージを製造する方法は、ベース、ベースから離れて連続的に延びる複数の相互接続要素、及びマイクロ電子要素を受けるサイズにされた陥凹又はダイアタッチエリアを形成するよう導電性構造をパターン形成するステップと、キャリア上に配置されたマイクロ電子要素が陥凹又はダイアタッチエリア内に位置付けられるように複数の相互接続要素の終端部をキャリアに接合するステップと、導電性構造の外側面が露出されたままになるように複数の相互接続要素及びマイクロ電子要素を封入材料でカプセル化するステップと、キャリアを取り除いて複数の相互接続要素の自由端部を露出させるステップと、封入材料の表面を露出させて、複数の相互接続要素から連続して延長し且つ複数の相互接続要素に一体形成される複数の導電性バックサイドルーティング配線を含み、複数の導電性バックサイドルーティング配線が、封入材料の表面にわたって延びるように、導電性構造の露出された外側面をパターン形成するステップとを含む。複数の導電性バックサイドルーティング配線の第１バックサイド導電性ルーティング配線は、アンテナを形成するようにアンテナルーティング配線にパターン形成される。複数の導電性バックサイドルーティング配線の第２バックサイド導電性ルーティング配線は、信号、接地、又は電力の１つを伝達することができるトレースにパターン形成される。
【0011】
本開示の第５の態様は、マイクロ電子要素、複数のバックサイド導電性構成要素、及び封入材料を備えたマイクロ電子組立体に向けられる。マイクロ電子要素は、活性前面、対向する背面、及び前面と背面の間に延びる対向する縁面を含む。複数のバックサイド導電性構成要素の各々は、相互接続要素及び相互接続要素と一体形成され相互接続要素に接続されたバックサイドルーティング配線を含む。封入材料は、マイクロ電子要素と複数のバックサイド導電性構成要素の端部とを囲む。第１バックサイド導電性構成要素の第１バックサイドルーティング配線は、アンテナパターンを含む。第２バックサイド導電性構成要素の第２バックサイドルーティング配線は、電力、接地、又は信号の１つの導電性接続を供給するトレースを含む。
【0012】
添付図面は、例示的な組立体及び方法の１又は２以上の態様による例示的な実施形態を示す。しかしながら、これらの図面は、請求項の範囲を制限するものと見なすべきではなく、単に解説及び理解のための実施例を提供する。
【図面の簡単な説明】
【0013】
【図1】本開示の態様による例示的なマイクロ電子組立体を示す概略断面図である。
【図3】本開示の別に態様による例示的なマイクロ電子組立体を示す概略断面図である。
【図3A】本開示の別の態様による例示的なマイクロ電子組立体を示す概略断面図である。
【図4】本開示の別の態様による例示的なマイクロ電子組立体を示す概略断面図である。
【図5】本開示の別の態様による別の例示的なマイクロ電子組立体を示す概略断面図である。
【図7】本開示の別の態様による例示的なマイクロ電子組立体を示す概略断面図である。
【図9】本開示の別の態様による例示的なマイクロ電子組立体を示す概略断面図である。
【図12】本開示の態様によるＥＭＩシールド構造をパターン形成する例示的な方法の上面図である。
【図13】本開示の態様によるＥＭＩシールド構造をパターン形成する別の代替の方法の上面図である。
【図15】本開示の態様によるマイクロ電子組立体を製造する例示的な方法を示す図である。
【図16】本開示の態様によるマイクロ電子組立体を製造する例示的な方法を示す図である。
【図17】本開示の１つの実施形態によるシステムを示す概略図である。
【発明を実施するための形態】
【0014】
本開示に態様によれば、マイクロ電子組立体は、複数のバックサイド導電性構成要素を含むことができ、複数のバックサイド導電性構成要素の一部は、電磁干渉（「ＥＭＩ」）シールド構造の少なくとも一部分を形成するよう配列される。ＥＭＩシールド構造は、アクティブ又はパッシブ半導体デバイスなどのマイクロ電子要素の１又は２以上の表面の周りに又は隣接して延びることができる。ＥＭＩシールド構造は、ＥＭＩシールド構造内のマイクロ電子要素によって生成される電磁波を包含して、電磁波から組立体内の他の構成要素をシールドすることができる。これはまた、組立体内の他の構成要素によって生成される電磁波からＥＭＩシールド構造内のマイクロ電子要素をシールドする。ＥＭＩシールドを形成するバックサイド導電性構成要素は更に、マイクロ電子要素を覆い且つ少なくとも１つの相互接続要素に完全に接続されたバックサイドルーティング層を含むことができる。本開示の態様による一体化形成されたＥＭＩバックサイド導電性構成要素を有するＥＭＩシールド構造の形成は、製造処理を単純化することができ、同時にパッケージの反り、小型の形状因子、及び様々な他の改良点を向上させることができ、この全てが、組立体の全体的なコスト低減を助ける。
【0015】
バックサイド導電性構成要素は、付加的に又は代替として、１又は２以上のアンテナを形成するためにマイクロ電子組立体上に配列させることができる。例えば、バックサイドルーティング層は、封入材料の背面全体に延びるようパターン形成してアンテナを形成することができる。一部の実施例では、マイクロ電子要素の少なくとも一部分を覆うようにアンテナをパターン形成することができる。
【0016】
図１－２は、複数のバックサイド導電性構成要素を有する１つの例示的なマイクロ電子組立体１００を示しており、バックサイド導電性構成要素の一部が、ＥＭＩシールド構造の少なくとも一部を形成するよう配列される。図１は、図２で識別される「図１」線の両端で切り取られた部分を含む断面図である。図２は、図１で識別されるマイクロ電子組立体のエリア内のマイクロ電子組立体の一部分の略斜視図である。図２は、マイクロ電子要素１２０を包含する例示的なＥＭＩシールド構造１０２の斜視断面図を詳細に示している。図２に示すように、例示的なバックサイド導電性構成要素の第１セット１１０Ａ、１１０Ｂは、マイクロ電子要素を覆い且つＥＭＩシールド構造１０２の少なくとも一部を形成するように配列される。例示的なバックサイド導電性構成要素１１０の別のセットが図１に示されており、ＥＭＩシールド構造の外側又はこれに隣接するように位置付けられている。複数のバックサイド導電性構成要素１１０、１１０Ａ、１１０Ｂを本明細書で更に詳しく説明する。
【0017】
マイクロ電子組立体１００は更に、活性前面１２４及び対向する背面１２８を有するカプセル化されたマイクロ電子要素１２０、並びに前面１４６と前面１４６とは反対にある背面１５０を有する任意選択的な再配線構造１４０を含むことができる。マイクロ電子組立体１００のバックサイド導電性構成要素１１０、１１０Ａ、１１０Ｂの各々は、組立体１００内へのカプセル化の前に少なくとも部分的に事前処理される一体型又は連続単一構造（図１１Ａ－１１Ｃ）から同時に形成することができる。
【0018】
まずＥＭＩシールド構造の一部を形成しないバックサイド導電性構成要素１１０を参照すると、バックサイド導電性構成要素１１０は、少なくとも１つのバックサイドルーティング層又は配線と一体化形成される少なくとも１つの相互接続要素から形成することができる。例えば、バックサイド導電性構成要素１１０の各々は、相互接続要素１１４とマイクロ電子要素１２０の前面１２４及び背面１２８に平行の軸に沿って延びるバックサイドルーティング配線１１２を含むよう示されている。相互接続要素１１４は、バックサイドルーティング層１１２から離れて更にバックサイドルーティング層１１２に垂直の方向に延びることができる。
【0019】
バックサイド導電性構成要素１１０Ａ、１１０Ｂは、ＥＭＩシールド構造を形成するように組み立てて配列することができる。バックサイド導電性構成要素の例示的な配列が図２に示されており、まとめてＥＭＩシールド構造１０２を生成する。ＥＭＩシールド構造は、ＥＭＩシールド又はファラデーケージに類似とすることができるが、マイクロ電子要素又はデバイスを完全に囲まないものを含む他のタイプのＥＭＩシールド構造も本開示の範囲内であると考えられる。説明を容易にするために、ＥＭＩシールド構造１０２を形成するバックサイド導電性構成要素も、ＥＭＩシールドバックサイド導電性構成要素１１０Ａ、１１０Ｂと呼ぶことにする。ＥＭＩシールドバックサイド導電性構成要素１１０Ａ、１１０Ｂは、一体形成されるＥＭＩシールドバックサイドルーティング層１０４（更にルーティング配線を含む）及びマイクロ電子要素１２０の周りに延びるよう配列された１又は２以上の相互接続要素１１４から同様に形成され、マイクロ電子要素１２０によって生成される電磁波を包含し、同時にＥＭＩシールド構造の外側に生成される電磁波からマイクロ電子要素１２０を保護する。
【0020】
図１－２の両方に関して、ＥＭＩシールドバックサイド導電性構成要素１１０Ａは、例えば、一方の終端部で第１相互接続要素１１４ａ１に反対側の終端部で第２相互接続要素１１４ａ２に接続された１つのバックサイドルーティング配線１０４ａを含むことができる。図２に関して、ＥＭＩシールドバックサイド導電性構成要素１１０Ｂは、一方の終端部で第１相互接続要素１１４ｂ1に反対側の終端部で第２相互接続要素１１４ｂ2に完全に接続された１つのバックサイドルーティング配線１０４ｂを同様に含むことができる。他の実施例では、ＥＭＩシールドバックサイドルーティング配線１０４ａ、１０４ｂの１又は２以上は、１つの相互接続要素に接合するだけでよい。説明するように、ＥＭＩシールドバックサイド導電性構成要素１１０Ａ、１１０Ｂの互いに対する配列が、ＥＭＩシールド構造を形成することができる。
【0021】
バックサイド導電性構成要素１１０及びＥＭＩシールドバックサイド導電性構成要素１１０Ａ、１１０Ｂを含むバックサイド導電性構成要素は、図１１Ａ－１１Ｃで更に説明する通りに同時に且つ同じ導電性構造から共に形成することができる。ＥＭＩシールド構造を形成するＥＭＩシールドバックサイド導電性構成要素１１０Ａ、１１０Ｂ（図２）及びＥＭＩシールド構造を形成しない残りのバックサイド導電性構成要素１１０は、これ以外は類似である。バックサイド導電性構成要素１１０、１１０Ａ、１１０Ｂは更に、マイクロ電子要素１２０と組立体１００内又は組立体１００の外部の他の構成要素との間の相互接続を供給することができる。
【0022】
バックサイド導電性構成要素１１０、１１０Ａ、１１０Ｂが同時に形成される場合、バックサイド導電性構成要素１１０、１１０Ａ、１１０Ｂは、導電性である材料から形成することができ、接地シールドを伝達することができる。一部の実施例において、鉄、コバルト、及び／又はニッケルなどの強磁性体及び／又は強磁性合金を使用することができる。他の実施例では、銅、アルミニウム、ソルダ、タングステン、コバルト、パラジウム、金、銀、及び／又はこれらのそれぞれの合金を含む他の材料を使用することができる。
【0023】
ＥＭＩシールド構造は、マイクロ電子要素１２０の少なくとも１つの表面に隣接して位置付けることができる。この実施例では、ＥＭＩシールド構造１０２は、マイクロ電子要素１２０の周囲の周りに延びる。図示のように、ＥＭＩシールド構造１０２は、複数のＥＭＩシールドバックサイド導電性構成要素１１０Ａ、１１０Ｂから形成することができ、ＥＭＩシールドバックサイド導電性構成要素１１０Ａは、ＥＭＩシールドバックサイド導電性構成要素１１０Ｂに垂直に位置付けられる。一実施例において、ＥＭＩシールド構造１０２は、マイクロ電子要素１２０の背面１２８に平行の平面に沿って延びて且つ背面１２８を覆うことができる。ＥＭＩシールド構造１０２は更に、対向する側方縁面１２６ａ、１２６ｂの第１セットと、マイクロ電子要素１２０の背面１２３と対向する前面１２４の間に延びる反対側の側方縁面１２６ｃ、１２６ｄの第２セットの周りに延びることができる。
【0024】
複数のＥＭＩシールド相互接続要素１１４ａは、ＥＭＩシールド構造１０２の第１部分を形成し、マイクロ電子要素１２０の側方縁面１２６ａ、１２６ｂ、１２６ｃ、１２６ｄの周りに延びることができる。複数の相互接続要素の垂直高Ｈｖ（図２）は、少なくともマイクロ電子要素１２０の前面１２４から背面１２８に延びることができる。ＥＭＩシールド相互接続要素１１４ａのこの配列は、側方縁面１２６ａ、１２６ｂ、１２６ｃ、１２６ｄの周りにＥＭＩシールディングを供給する。一実施例によると、相互接続要素１１４は、２つの隣接する相互接続要素１１４ａ1及び／又は１１４ａ2の間に側方に延びる導電性接続がないように垂直方向にだけ延びる。他の実施例では、追加の側方相互接続を、２つの隣接する相互接続要素１１４ａ1及び／又は１１４ａ2の間に存在させることができる。
【0025】
ＥＭＩシールド相互接続要素１１４ａ1は、事前に決められた幅又はピッチだけ側方に互いから離して配置することができ、マイクロ電子要素１２０の周りにＥＭＩシールディング、特にマイクロ電子要素１２０の周縁部１２６ａ、１２６ｂ、１２６ｃ、１２６ｄの周りに側方ＥＭＩシールディングを生成することができる。要求されるシールディングのレベルに応じて、ＥＭＩシールド相互接続要素１１４ａ1は、互いに近付けて又は更に離して配置することができる。例えば、図２に示すように、アレイにおける２つの直接隣接するＥＭＩシールド相互接続要素１１４ａ1の間の中心対中心ピッチＰは、１００μｍから１ｍｍの範囲とすることができる。しかしながら、他の実施例では、ピッチを１００μｍ未満又は１ｍｍより大きくすることができる。一実施例では、ピッチを３００μｍにすることができる。更に他の実施例では、ピッチを少なくとも３００μｍとすることができる。２つの隣接するＥＭＩシールド相互接続要素１１４ａ1の間のピッチは、一部の又は全部のＥＭＩシールド相互接続要素１１４ａ1で同じとすることができるか、又は完全に異なるものにできる。相互接続要素１１４ａ2、１１４ｂ1、１１４ｂ2は、同様のピッチを有することができる。
【0026】
ＥＭＩシールドバックサイドルーティング層１０４は、ＥＭＩシールド構造１０２の第２部分を形成することができる。ＥＭＩシールドバックサイドルーティング層１０４は、マイクロ電子要素１２０の背面１２８を覆って、マイクロ電子要素１２０の前面及び背面に平行の軸に沿って延びることができる。一実施例において、ＥＭＩシールドバックサイドルーティング層１０４は、封入材料１３４の上部表面１３６、並びにマイクロ電子要素１２０の背面１２８を覆う。図示のように、バックサイドルーティング層１０４は、ＥＭＩシールドバックサイドルーティング層１０４が互いに平行及び垂直の方向に延びるルーティング配線を含むように、グリッド又はメッシュ状のパターンに形成することができる。図示のように、水平方向バックサイドルーティング配線１０４ａは、側縁部１２６ａに隣接する第１ＥＭＩシールド相互接続要素１１４ａ1から、マイクロ電子要素１２０の背面１２８全体に、側縁部１２６ｂに隣接する第２相互接続要素１１４ａ2に連続的に延びる。この実施例では、水平方向バックサイドルーティング配線１０４ａは、マイクロ電子要素１２０の側縁部１２６ａ、１２６ｂを超えて延びる。垂直方向バックサイドルーティング配線１０４ｂは、バックサイドルーティング配線１０４ｂが水平方向バックサイドルーティング配線１０４ａに交差するように、水平方向バックサイドルーティング配線１０４ａに垂直の方向に延びる。図示のように、垂直バックサイドルーティング配線１０４ｂは、側縁部１２６ｃに隣接するＥＭＩシールド相互接続要素１１４ｂ1から、マイクロ電子要素１２０の背面１２８全体に、側縁部１２６ｄに隣接するＥＭＩシールド相互接続要素１１４ｂ2に連続的に延びる。この実施例では、垂直バックサイドルーティング配線１０４ｂもまた、マイクロ電子要素１２０の側縁部１２６ｃ、１２６ｄを超えて延びる。
【0027】
導電性バイアスなどをめっきすることによって形成されるのとは対照的に、事前処理単一構造から同時に一体形成されるＥＭＩシールドバックサイド導電性構成要素１１０Ａ、１１０Ｂを含むバックサイド導電性構成要素１１０を組み入れる製造処理は、組立体の全体的なコストの低減、単純化された製造、パッケージの反りの改良、小型形状因子、及び様々な他の改良を含む既知の組立体を超えた改良を可能にする。
【0028】
マイクロ電子要素１２０は、前面１２４に複数の接合パッド１２２を有する半導体チップとすることができる。各マイクロ電子要素１２０はまた、前面１２４から反対側に背面１２８を含む。マイクロ電子要素の縁面１２６ａ、１２６ｂ、１２６ｃ、１２６ｄは、マイクロ電子要素１２０の前面１２４から離れて更に前面１２４と背面１２８の間に延びることができる。
【0029】
一実施例において、マイクロ電子要素１２０は、不揮発性メモリなどの特定のメモリタイプを含むことができる１又は２以上のメモリストレージアレイを有する半導体チップとすることができる。不揮発性メモリは、例えば、フラッシュメモリ、及び磁気特性に基づいて作動するメモリセルを含むその他などのフローティングゲートを組み入れるメモリセルを一部が含む多種多様な技術で実施することができる。フラッシュメモリチップは、現在のところ、コンピューティング及びモバイルデバイスの磁気固定ディスクドライブの代替として固体ストレージとして広範囲に使用されている。フラッシュメモリチップはまた、一般的には、ユニバーサルシリアルバス（ＵＳＢ）メモリドライブ、及びセキュアデジタル又はＳＤカード、マイクロＳＤカード（ＳＤ－３Ｃの商標又は登録商標）、コンパクトフラッシュ(登録商標)又はＣＦカードなどのメモリカードなどの携帯式且つ容易に交換可能なメモリドライブ及びカードで一般的に使用される。フラッシュメモリチップは、一般的にはＮＡＮＤ又はＮＯＲフラッシュタイプデバイスを有し、ＮＡＮＤタイプデバイスは、より一般的である。半導体チップの他の実施例は、１又は２以上のＤＲＡＭ、ＮＯＲ、マイクロプロセッサ、コントローラダイなど、又はこれらの組合せである。各半導体チップは、シリコン、ゲルマニウム、及びガリウムヒ素又は１又は２以上の他のＩＩＩ－Ｖ族半導体化合物又はＩＩ－ＶＩ族半導体化合物などの様々な半導体材料の１つで実施することができる。
【0030】
この実施例のＥＭＩシールド構造１０２は、マイクロ電子要素１２０の前面１２４を除いて、マイクロ電子要素１２０の全ての表面の周りに且つ隣接して延びるよう示されている。他の実施例において、ＥＭＩシールド構造１０２は、１つの表面だけに隣接して延びることができるか、又は２、３、４、５、又は６つの表面などの１より多い表面に隣接して延びることができる。例えば、ＥＭＩシールド構造は、マイクロ電子要素１２０の背面１２８と前面１２４の間に延びるマイクロ電子要素１２０の縁面１２６ａ、１２６ｂ、１２６ｃ、１２６ｄの１つだけに隣接して延びることができる。このような実施例では、相互接続要素１１４ａ１、１１４ａ２などの相互接続構成要素だけが、マイクロ電子要素１２０の縁面の１つに直接隣接して延び、バックサイドルーティング層は、マイクロ電子要素を覆うようにパターン形成されない。別の実施例では、ＥＭＩシールド構造１０２は代わりに、マイクロ電子要素１２０の背面１２８だけを覆うことができ、これによってバックサイドルーティング層だけが、マイクロ電子要素１２０の背面１２８の少なくとも一部分を覆い、相互接続要素１１４ａ１、１１４ａ２は、マイクロ電子要素１２０の縁面１２６ａ、１２６ｂ、１２６ｃ、１２６ｄに直接隣接しては位置付けられない。
【0031】
１つのマイクロ電子要素１２０のみがこの構成に示されているが、他の実施例では、１又は２以上のマイクロ電子要素１２０を、ＥＭＩシールド構造１０２内に包含することができる。更に他の実施例では、１又は２以上のパッシブ構成要素を、付加的に又は代替としてＥＭＩシールド構造１０２内に供給することができる。例えば、マイクロ電子要素１２０は、パッシブデバイスとすることができるか、又は別の実施例では、マイクロ電子要素１２０を、アクティブデバイスとすることができ、追加のパッシブデバイスをＥＭＩシールド構造１０２内に位置付けることができる。複数のＥＭＩシールド構造１０２もまた、全体のマイクロ電子組立体１００内に位置付けることができ、この一部又は全部が、ＥＭＩシールド構造１０２内に１又は２以上の複数のマイクロ電子要素１２０を包含する。
【0032】
マイクロ電子要素１２０及びバックサイド導電性構成要素１１０、１１０Ａ、１１０Ｂの相互接続要素１１４の各々は、封入材料１３４の中にカプセル化することができる。ＥＭＩシールド構造１０２の部分を形成しないバックサイド導電性構成要素１１０のバックサイドルーティング層１１２、並びにＥＭＩシールドバックサイドルーティング層１０４は、封入材料１３４の上部表面１３６を覆うことができる。この実施例では、ＥＭＩシールドバックサイド導電性構成要素１１０Ａ、１１０ＢのＥＭＩシールドバックサイドルーティング層１０４、及び他のバックサイド導電性構成要素１１０の他のバックサイドルーティング層１１２は更に、封入材料１３４の上部表面１３６に沿って延びることができる。相互接続要素１１４の終端部１１６は、封入材料１３４の底面１３８に隣接して位置付けることができる。
【0033】
特定の実施形態において、封入材料１３４を形成する材料は、充填材、オーバーモールド、又は注入化合物を有するエポキシベースのポリマーシステムとすることができる。このような化合物は、全体の組立体１００に組立体１００と組立体１００内の他の構成要素との間の内部差異熱膨張に耐える硬度を与えることができる。化合物は、場合によっては、短絡及び湿気からの保護及び／又は耐水性を与えることができる。このような材料は更に、全体的な組立体１００の平面性を支援する比較的硬いカプセル化の供給を助けることができる。封入材料１３４の材料は、一般的には再配線構造１４０の誘電体層の組成とは異なる組成を含むことができる。
【0034】
図１に示すように、マイクロ電子組立体１００は更に、任意選択的な再配線構造１４０を含むことができ、任意選択的な再配線構造１４０はまた、引用により本明細書に開示が組み入れられる米国仮出願６２／１５９，１３６号に一般的に記述されるように、複数の誘電体層及び導電性特徴から作られる「回路構造」と呼ぶこともできる。導電性特徴は、回路構造の第１表面に複数のバンプ及び／又はパッドと、第１表面に対向する第２表面に複数の回路構造コンタクトとを含むことができる。回路構造は更に、複数のトレースを含むことができ、バンプ及び／又はパッドと回路構造コンタクトは、トレースによって電気的に結合される。
【0035】
一実施例において、再配線構造１４０は、互いに積み重ねられた複数の薄膜誘電体層１４２、前面１４６の前面コンタクト１４４、背面１５０の背面コンタクト又は端子１４８、及び前面コンタクト１４４を組立体１００の端子又は背面コンタクト１４８に電気的に結合する導電性トレース１５２を含むか、又はこれらから作ることができる。一実施例において、再配線構造１４０は、再配線構造１４０の前面１４６に垂直の方向の１０ミクロン未満の最大厚みＴ１を有することができる。特定の実施例において、再配線構造１４０は、再配線構造１４０の前面１４６に垂直の方向に３０ミクロン未満の最大厚みＴ１を有することができるが、他の実施例では、厚みＴ１は、３０ミクロンより大きくすることができる。
【0036】
絶縁体層１４２の絶縁材料は、５ミクロン未満、２ミクロン未満、１ミクロン未満、又は少なくとも０．２ミクロン程度のピッチで金属化を支援する構造を形成するよう堆積及びパターン形成できる材料とすることができる。１つの実施形態において、絶縁体層１４２の各々は、次の絶縁体層を堆積する前に平坦化することができる。特定の実施例において、絶縁材料は、化学気相成長（「ＣＶＤ」）、スプレーコーティング、スピンコーティング、ローラーコーティング、ディッピングなどによって堆積させることができる。
【0037】
絶縁体層１４２は、例えば、ポリマーベース又はポリイミドなどの様々な絶縁材料から作ることができる。他の実施例では、絶縁体層は、二酸化ケイ素及び窒化ケイ素などの代替の絶縁材料から作ることができる。特定の実施例において、絶縁材料は、感光性ポリマー、例えば、ベンゾシクロブテン（「ＢＣＢ」）ベースの材料、又は他の感光性材料とすることができる。特定の実施例では、絶縁材料は、化学気相成長（「ＣＶＤ」）、スプレーコーティング、スピンコーティング、ローラーコーティング、スロットダイコーティング、ディッピングなどによって堆積させることができる。特定の実施例において、絶縁体層の１又は２以上を形成するために自己平坦化絶縁材料を堆積させることができ、このような材料は、上部表面の元になる特徴に存在することがあるトポグラフィーと比較して平坦化又は平面上部表面を形成する傾向を有する。
【0038】
再配線構造１４０の導電性特徴は、マイクロ電子要素１２０と組立体１００の外側の構成要素の間の電気相互接続を供給することができる。再配線構造１４０の導電性特徴はまた、組立体１００に存在することがある他のマイクロ電子要素（図示せず）間のチップ対チップ電気相互接続性を供給することもできる。再配線構造１４０の前面コンタクト１４４は、マイクロ電子要素１２０の前面１２４の複数の接合パッド１２２とのフリップフロップ又は再配線層接続用に構成し、再配線構造１４０の前面１４６のエリアの異なる部分を覆うことができる。別の言い方をすると、前面コンタクト１４４は、対応する接合パッド１２２に結合するよう構成することができ、再配線構造の前面コンタクト１４４は、マイクロ電子要素１２０の対応する接合パッド１２２に並列する、すなわち対向する。
【0039】
バンプ１６２、パッド１６３、前面コンタクト１４４、背面コンタクト１４８、及び導電性トレース１５２を含む導電特徴は、導電性材料、例えば、銅、アルミニウム、ニッケル、金などの金属から作ることができる。一実施例では、バンプ１６２は、ソルダ、スズ、インジウム、銅、金、共晶組成又はこの組合せなどの導電性接合材料、導電性ペースト又は導電性粘着材などの別の結合材料、及び／又は金属粒子又は薄片及びポリマー成分などの金属成分を含む導電性組成を含むことができる。このようなバンプは、前面コンタクト又はパッド１６３に堆積させることができる。
【0040】
特定の実施形態において、バンプ１６２の導電性接合材料は、引用により本明細書に開示が組み入れられる米国特許出願連番第１３／１５５，７１９号及び１３／１５８，７９７号に記述されるような導電性マトリクス材料を含むことができる。特定の実施形態において、バンプ１６２の導電性接合材料は、本明細書に記述するものに類似の構造を有するか、又は本明細書に記述する方法で形成することができる。一部の実施例において、バンプ１６２の導電性接合材料に適切な材料は、例えば、金属充填エポキシ、金属充填熱硬化性ポリマー、金属充填熱可塑性ポリマー、又は導電性インクを含む、金属充填ポリマーなどの粒子形態の導電材料を充填されたポリマーを含むことができる。
【0041】
他の実施例において、バンプ１６２は、押し出しワイヤから各々が形成される相互接続を経由して、ポスト又はピン、スタッドバンプ又はボンドを含むことができ、このようなバンプは、組立体１００の第２側部１０８からバンプの高さまで突き出し、回路パネル又は基板などのマイクロ電子組立体１００の外側の構成要素に結合することができる。代替として、パッド１６３は、ソケット（図示せず）からピン（図示せず）を受け入れるよう構成することができる。
【0042】
更に追加の相互接続要素をマイクロ電子組立体１００の後ろ側に供給することができる。一実施例では、封入材料１３４の上部表面１３６を覆う組立体１００の対向する部分にバンプ１４６を供給することもでき、マイクロ電子組立体１００の後ろ側の外部の構成要素に電気相互接続を供給することができる。図示のように、絶縁体層、例えば、ソルダマスク１６６が、バックサイド導電性構成要素１１０の第１側部１０７を覆うことができる。ソルダマスク１６６の開口部１６８が、導電性コンタクトを供給するために配線層１１２の外側面１１３の少なくとも一部分を露出させる。バンプ１６４は、バックサイドルーティング層１１２の外側面１１３の導電性コンタクトの露出部分に堆積させて、外部接続を供給することができる。バンプ１６４はまた、バックサイドルーティング層１１２及び相互接続要素１１４、並びに再配線構造１４０を含むバックサイド導電性構成要素１１０を介して、マイクロ電子組立体１００の第２側部１０８でバンプ１６２に電気的に接続することができる。
【0043】
組立体１００の第１側部１０７及び第２側部１０８は、組立体１００の外側の構成要素に結合することができ、電気的に相互接続することができる。例えば、回路パネル又は基板などの外部デバイス１６０の主面１５６で組立体１００の第２側部１０８に対向する導電性接合材料１６２によってパネルコンタクト１５４に電気的に結合された組立体００の背面コンタクト１４８が示されているが、背面コンタクト１４８は、他のチップパッケージなどの他の構成要素に接続することができる。組立体１００の第１及び第２側部１０７、１０８はまた、バックサイド導電性構成要素１１０を介して互いに相互接続することができる。付加的に、再配線構造１４０は、マイクロ電子組立体に供給することができる。
【0044】
複数のチップ及び／又は他の電子構成要素をＥＭＩ構造内に位置付けることができる。図３は、１より多いマイクロ電子要素がＥＭＩシールド構造１０２－１内に配置される以外は、マイクロ電子組立体１００に同一であり且つ同じ又は類似の構成要素を含むことができる代替のマイクロ電子組立体１００－１を示している。本明細書に記述するこの及び他の実施形態では、類似の要素を識別するために類似の参照数字を用いることにする。この実施例に示すように、２つのマイクロ電子要素、第１マイクロ電子要素１２０1及び第２マイクロ電子要素１２０2は、ＥＭＩシールド構造１０２－１の中心部分Ｃ内に位置付けられる。この実施例では、ＥＭＩシールド構造１０２－１は、少なくとも２つのマイクロ電子要素１２０1、１２０2、並びに封入材料１３０－１を覆うことができる。
【0045】
パッケージ間シールディングは、本開示の態様に従って達成することができる。図３Ａに示すように、マイクロ電子組立体１００－１Ａは、図１－２のマイクロ電子組立体１００にその他は類似であり、ＥＭＩシールド構造１０２－１Ａ内に位置付けられた第１マイクロ電子要素１２０1A、封入材料１３０－１Ａ、及び他の類似の構成要素を含むことができる。この実施形態における唯一の違いは、第２マイクロ電子要素１２０2AをＥＭＩシールド構造１０２－１Ａの外側に位置付けることができ、一部の実施例では、ＥＭＩシールド構造１０２－１Ａに直接隣接して位置付けることができる。この配列では、ＥＭＩシールド構造１０２－１Ａは、第２マイクロ電子要素１２０2Aの電磁波から第１マイクロ電子要素１２０1Aをシールドし逆もまた同様である。第１マイクロ電子要素１２０1Aによって生成される電磁波は、ＥＭＩシールド構造１０２－１Ａによって包含され、更に第１マイクロ電子要素１２０1Aによって生成された何れの電磁波からも第２マイクロ電子要素１２０2Aをシールドする。別の実施例では、第２ＥＭＩシールド構造（図示せず）を、第２マイクロ電子要素１２０2Aの少なくとも１つの表面に隣接して位置付けることができ、これによって複数のＥＭＩシールド構造が組立体１００－１Ａ内に存在できるようになる。
【0046】
図１－２のマイクロ電子組立体１００は、任意選択的にマイクロ電子要素から熱を伝導することのできる材料を含むことができる。一実施例では、図４に示すように、更に熱放散材料を含むことを除いて、マイクロ電子組立体１００－２は、マイクロ電子組立体１００（図１）に同一である。一実施例では、材料は、マイクロ電子要素１２０－２の背面１２８－２を覆う熱伝導材料（「ＴＩＭ」）１３０－２であり、ＥＭＩシールド構造１０２－２とマイクロ電子要素１２０－２の間に位置付けられる。一部の実施例では、熱伝導材料１３０－２はまた、ＥＭＩシールド構造１０２－１の底部表面１１１－２をマイクロ電子要素１２０－２に接合するために使用することもできる。例示的なＴＩＭは、予想される作動温度の範囲（例えば、一部の組立体では摂氏０度から摂氏２００度）を通して又は少なくとも温度がダイ冷却に特に要求される温度（一部の組立体で摂氏２０度から摂氏２００度）である時に、半固体、ゲル状（グリース状）で存在するものである。熱伝導材料１３０－２は、マイクロ電子要素１２０－２とＥＭＩシールド構造１０２－１２のＥＭＩシールドバックサイドルーティング層１０４－２の間の自由空間を充填することができる。例示的なＴＩＭ材料は、アークティックシルバー社（米国カリフォルニア州にオフィスを有する）から市販されている熱グリースであり、グリースの熱伝導性は、１Ｗ／ｍＫの範囲とすることができるが、可変熱伝導性を有する他のグリース及び／又は材料も利用することができる。更に他の実施例では、熱伝導材料１３０－２の代わりに、熱シンクなどの熱を放散するよう構成された構造を利用して、マイクロ電子要素１２０－２の１又は２以上の表面の周りに延長させることができる。
【0047】
別の例示的なマイクロ電子組立体１００－３を図５－６に示している。図５は、図６で識別される「図５」の線の両端で切り取った部分を含むマイクロ電子組立体１００－３の断面図である。図６は、図５で識別されるマイクロ電子組立体のエリアによって囲まれるマイクロ電子組立体の一部分の概略斜視断面図を示している。詳細には、例示的なＥＭＩシールド構造の平坦上部表面を斜視した図が示されている。
【0048】
マイクロ電子組立体１００－３の構造は、図１－４のマイクロ電子組立体に類似であるが、設計上異なる上部又は主面１１１－３を備えた例示的なＥＭＩシールド構造１０２－３を含む。前述の実施形態の通りに、マイクロ電子組立体１００－３は、複数のバックサイド導電性構成要素を含むことができ、この実施例では、ＥＭＩシールドバックサイド導電性構成要素１１０Ａ－３及びＥＭＩシールド構造１０２－３の外側又はこれに隣接する少なくとも１つのバックサイド導電性構成要素１１０を含む。前の実施例の通りに、ＥＭＩシールド構造１０２－３の外側に延びるバックサイド導電性構成要素１１０－３は、一体形成された連続バックサイドルーティング配線１１２－３及び相互接続要素１１４－３を含むことができる。この実施例では、ＥＭＩシールドバックサイド導電性構成要素１１０Ａ－３は各々が、以下に説明するように、単一ＥＭＩシールドバックサイド経路層配線１０４－３であるＥＭＩシールドバックサイドルーティング層又は配線１０４－３に一体化して結合された複数の相互接続要素１１４ａ－３を含むことができる。
【0049】
ＥＭＩシールドバックサイド導電性構成要素１１０Ａ－３は、ＥＭＩシールド構造を供給するように多数の構成で配列することができる。一実施例において、図６に示すように、バックサイド導電性構成要素１１０Ａ－３は、ＥＭＩシールド構造１０２－３などの連続平面主面を持つＥＭＩシールド構造を形成するように組み立て配列することができる。図示のように、ＥＭＩシールドバックサイド導電性構成要素１１０Ａ－３は、マイクロ電子要素１２０－３の全周囲の周りに延びるよう配列することができる。ＥＭＩシールドバックサイド導電性構成要素１１０Ａ－３のＥＭＩシールド相互接続要素１１４ａ－３は、マイクロ電子要素１２０－３の周囲縁面１２６ａ－３、１２６ｂ－３、１２６ｃ－３、１２６ｄ－３の周りに延びることができる。ＥＭＩシールド相互接続要素１１４ａ－３の各々から連続的に延びるＥＭＩシールドバックサイドルーティング層１０４－３は、マイクロ電子要素１２０－３の表面の少なくとも一部分を覆い、この実施例ではマイクロ電子要素１２０－３の背面１２８－３の全体を覆う。図示のように、バックサイドルーティング層１０４－３は、ＥＭＩシールド構造１０２－３を共に形成するＥＭＩシールド相互接続要素１１４ａ－３の全てから延びることができる。
【0050】
ＥＭＩシールドバックサイドルーティング層１０４－３は、ＥＭＩシールド構造１０２－３の全幅Ｗ及び長さＬに延びるモノリシック及び単一バックサイドルーティング層から構成することができる。図示のように、ＥＭＩシールド構造１０２－３の主面１１１－３は、連続した平面とすることができる。ＥＭＩシールド構造１０２－２の主面１１１－３が、ＥＭＩシールド構造１０２－２を形成するＥＭＩシールド相互接続要素１１４ａ－３の各々に結合されるので、各個々の導電性構成要素１１０Ａ－３のＥＭＩシールドバックサイドルーティング配線１０４－３（図５）は、ＥＭＩシールド構造１０２－２の全幅Ｗ又は長さＬ全体に延びるモノリシック及び単一バックサイドルーティング層又は配線の一部である。この実施例では、ＥＭＩシールド構造１０２－３を形成するＥＭＩシールド相互接続要素１１４ａ－３の何れか１つから延びる独立したバックサイドルーティング配線又はトレースが存在しない。
【0051】
図のように、封入材料１３４－３は、マイクロ電子要素１２０－３、相互接続要素１１４－３、及びＥＭＩシールド構造１０２－３のＥＭＩシールド相互接続要素１１４Ａ－３をカプセル化する。相互接続要素１１４－３、１１４Ａａ－３の露出された終端部１１６－３は、任意選択的な再配線構造１４０－３に電気的に接続することができ、特に再配線構造１４０－３の表面の前面コンタクト１４４－３に電気的に接続することができる。ＥＭＩシールドバックサイド導電性構成要素１１０Ａ－３の一部分は、封入材料１３４－３を覆い、詳細には連続バックサイドルーティング層１０４－３が、封入材料１３４－３とマイクロ電子要素１２０－３の何れか又は両方を一度に覆うことができる。
【0052】
図７－８は、バックサイド導電性構成要素の１つから形成されたアンテナを含む別の例示的なマイクロ電子組立体２００を示している。図７は、図８で識別される線「図７」の両端で切り取られた組立体の一部分を含む概略断面図である。図８は、アンテナ２１８を示すマイクロ電子組立体２００の一部分の概略斜視断面図であり、詳細には図７で識別されるマイクロ電子組立体２００の一部分を示している。
【0053】
マイクロ電子組立体２００は、バックサイド導電性構成要素２１０Ａ、２１０Ｂ、２１０Ｃ、２１０Ｄ、２１０Ｅ、２１０Ｆ（図８）（総称してバックサイド導電性構成要素２１０）を含む複数のバックサイド導電性構成要素を含む。バックサイド導電性構成要素２１０は、組立体２００内にカプセル化する前に少なくとも部分的に事前処理される同じ一体型又は連続単一構造（例えば、図１４Ａ－１４Ｃ）から形成することができる。複数のバックサイド導電性構成要素の１つ２１０Ｆ（図８）は、アンテナ２１８などのアンテナを形成するためにパターン形成することができる。マイクロ電子組立体は更に、前面２２４及び対向する背面２２８を有するマイクロ電子要素２２０、並びにマイクロ電子要素２２０の前面２２４を向く前面２４６とマイクロ電子要素２２０の逆を向く反対向きの背面２５０を有する任意選択的な再配線構造２４０を含むことができる。
【0054】
アンテナ２１８は、共通に利用可能な無線インタフェースを通じた通信信号の送信を許可することができる。パッケージ組立体がＲＦ半導体チップ（送受信機）を含む一実施例では、アンテナ２１８は、無線通信及び検出を供給することができる。１つのアンテナ２１８しか示されていないが、１より多いアンテナ又はアンテナのアレイを組立体２００内に供給できることを評価されたい。
【0055】
バックサイド導電性構成要素２１０Ｆ（図８）は、少なくとも１つの一体型形成されるアンテナルーティング配線（アンテナ２１８を形成する）及び少なくとも１つの相互接続要素を含むことができる。この実施例では、アンテナ２１８は、単一相互接続要素２１４ａから連続して延長し単一相互接続要素２１４ａに一体的に形成される１つのアンテナルーティング配線２０５から構成される。図示のように、相互接続要素２１４ａは、マイクロ電子要素２２０の縁面２２６ｃに平行である縦又は直立方向に延びることができる。アンテナルーティング配線２０５は、相互接続要素２１４ａが延びる方向に垂直の向きに延びることができる。更に、一実施例では、アンテナルーティング配線２０５は、５つの短いルーティング配線２０５ａ、２０５ｂ、２０５ｃ、２０５ｄ、２０５ｅから構成され、この各々は、この実施例では、前の短いルーティング配線から方向を変えて、前の短いルーティング配線に垂直に延びる。他の実施例では、より少ない短ルーティング配線、より多い短ルーティング配線、及びルーティング配線の何れの形状も供給することができる。例えば、アンテナルーティング配線は円形にすることができ、更に方向を変えることなく代わりにらせん状に同じ方向に連続的に延びる単一のルーティング配線だけを含むことができる。
【0056】
アンテナルーティング配線２０５は、マイクロ電子要素２２０の主面を覆い、この実施例ではマイクロ電子要素２２０の背面２２８を覆う。アンテナルーティング配線２０５は更に、マイクロ電子要素の少なくとも１つの側方縁面を超えて延びることができ、この実施例ではマイクロ電子要素２２０の２つの対向する側方縁面２２６ａ、２２６ｂを超えて延びる。しかしながら、他の実施例では、アンテナルーティング配線２０５は、付加的に又は代替として、側方縁面２２６ａ、２２６ｂの１つだけを超えて延びることができるか、又は付加的に又は代替としてマイクロ電子要素２２０の他の２つの対向する表面２２６ｃ、２２６ｄの一方又は両方を超えて延びることができる。
【0057】
前の実施例の通りに、封入材料２３４は、少なくともマイクロ電子要素２２０及びマイクロ電子組立体の相互接続要素２１４、２１４ａの各々をカプセル化するために使用することができる。図示のように、封入材料は、マイクロ電子要素２２０のアンテナ２１８と背面２２８の間に位置付けることができる。このような実施例では、アンテナ２１８（アンテナルーティング配線２０５を含む）は、マイクロ電子要素２２０及び封入材料２３４の両方を直接覆う。他の実施例では、アンテナ２１８は、マイクロ電子要素２２０の背面２２８を直接覆うことができるか、又はアンテナ２１８とマイクロ電子要素の背面２２８の間に位置付けることができる本明細書に記述するＴＩＭ（図示せず）又は他の何れかの材料などの中間材料又は構造を覆うことができる。
【0058】
アンテナルーティング配線２０５は、高周波電磁波を放射するようパターン形成することができる。様々な幾何アンテナパターンをバックサイドルーティング層２０５から生成して、アンテナに要求される周波数を達成することができる。本開示に従って製造されるアンテナは、何れの要求される周波数も保有することができる。例えば、マイクロ電子組立体又はチップパッケージングのアンテナは、共通して３００ＭＨｚから２５００ＭＨｚの間の周波数に向けて製造される。他の実施例では、電波周波数を３００ＧＨｚとすることができる。
【0059】
残りのバックサイド導電性接続の１又は２以上は更に、電力、接地、又は信号を伝達するために使用することができる。バックサイド導電性構成要素２１０Ａ、２１０Ｂ、２１０Ｃ、２１０Ｄ、２１０Ｅは、本明細書で開示する以前のバックサイド導電性構成要素に同一とすることができ、バックサイドルーティング層２１２に一体形成される相互接続要素２１４を含むことができる。例えば、バックサイド導電性構成要素２１０Ａは、バックサイドルーティング配線２１２に一体形成された相互接続要素２１４ａを含むことができる。バックサイドルーティング配線２１２は、例えば、マイクロ電子組立体の中又は外側の別の構成要素（図示せず）との間で信号を伝達することができるトレースを含むことができる。図示のように、バックサイドルーティング配線２１２は、封入材料２３４の上部表面２３６全体に延び、一部の実施例では、更にマイクロ電子要素２２０を覆うことができる。更に他の実施例では、バックサイド導電性構成要素２１０Ｃは、接地面との導電性接続を供給することができるが、バックサイド導電性構成要素２１０Ｄ（図７）は、電力を伝達することができる。必要に応じて、より多いか又は少ない数のバックサイド導電性構成要素をマイクロ電子組立体内に供給することができる。
【0060】
図９－１０は、ＥＭＩシールド構造及びアンテナの両方を含む例示的なマイクロ電子組立体３００を示している。図９は、図１０で線「図９」の両端で切り取られた組立体の一部分を含む概略断面図である。図１０は、例示的なＥＭＩシールド構造３０２及び例示的なアンテナ３１８を示すマイクロ電子組立体３００の一部分の概略斜視断面図である。図示のように、図１０は、図９で識別されるマイクロ電子組立体３００の部分を示している。
【0061】
まず図９を参照すると、カプセル化されたマイクロ電子要素３２０と、バックサイド導電性構成要素３１０Ａ、３１０Ｂ、３１０Ｃ、３１０Ｄ、３１０Ｅ（図１０）（総称してバックサイド導電性構成要素３１０）を含む複数のバックサイド導電性構成要素を、マイクロ電子組立体３００の中に供給することができる。図１－３などの前の実施例の通りに、バックサイド導電性構成要素３１０Ａ及び３１０Ｂなどのバックサイド導電性構成要素３１０の一部を、ＥＭＩシールド構造３０２などのＥＭＩシールドを形成するために互いに配列することができる。少なくとも１つの他のバックサイド導電性素子３１０Ｅを、アンテナ３１８などのアンテナを形成するよう構成することができる。
【0062】
ＥＭＩシールド構造３０２及びアンテナ３１８は、組立体３００内へのカプセル化の前に少なくとも部分的に事前処理される一体型又は連続単一構造（図１１Ａ－１１Ｃ及び図１４Ａ－１４Ｃ）から同時に形成することができる。ＥＭＩシールド構造３０２は、図１－３に関して記述したＥＭＩシールド構造１０２と同一とすることができ、ここでは再現することなく図１－３の詳細な説明を参照されたい。アンテナ３１８は、マイクロ電子要素３２０に隣接して側方に位置付けることができる。更に、この実施例では、アンテナ３１８を、ＥＭＩシールド構造３０２の外側に且つ側方に隣接して位置付けることができる。
【0063】
アンテナ３１８は、相互接続要素３１４Ｃなどの少なくとも１つの相互接続要素から連続的に延びることができ、少なくとも１つの相互接続要素に一体化させて形成することができる。図示のように、相互接続要素３１４ｃは、封入材料３３４の縁面３３７にぴったり重ねて、マイクロ電子要素３２０の縁面３２６ｃに平行である垂直又は直立方向に延びることができる。他の実施例では、相互接続要素３１４ｃは、封入材料３３４の縁面３３７を覆うことができるか、又は封入材料３３４によって完全にカプセル化することができる。アンテナ３１８は、相互接続要素３１４ｃが延びる方向に垂直の向きに延びることができる。図示のように、アンテナ３１８は、封入材料３３４の相互接続又は上部表面３３６全体に延びることができる。アンテナ３１８は、何れの幾何形状も取ることができるが、この実施例では、アンテナルーティング配線３０５は、互いに垂直である方向に延びる４つの小さなルーティング配線３０５ａ、３０５ｂ、３０５ｃ、３０５ｄを含む。
【0064】
本開示の態様による図１のマイクロ電子組立体１００に類似のマイクロ電子組立体を製造する方法を、ここでは図１１Ａ－１１Ｊに関して説明し、図では類似の参照数字を類似の特徴を識別するために使用するものとする。まず図１１Ａを見ると、マイクロ電子要素４２０は、キャリア４７０上に直接又は、剥離できるか又は他の犠牲的層とすることができる介在層（図示せず）を介して支持することができる。キャリア４７０は、ガラス、金属、シリコン、又は次の処理によって取り除くことができる他の材料を含むことができるか、又はこれから作ることができる。
【0065】
マイクロ電子要素の高さＨ２は、応用に応じて変えることができる。一部の実施例では、マイクロ電子要素４２０の高さＨ２は、５０－１００ミクロンの間で変えることができる。高さＨ１は、１００ミクロンより上か又は５０ミクロン未満とすることができる。マイクロ電子要素の高さＨ２が約１００ミクロンである実施例では、導電性構造４７２は、０．２ｍｍから２ｍｍの範囲の厚みＴを有することができる。一部の実施例では、厚みは、０．２ｍｍより大きいか、又は０．２ｍｍ未満、又は２ｍｍより大きくすることができる。
【0066】
導電性構造４７２は、バックサイドルーティング配線及び相互接続要素を供給するために使用することができる。パターン形成される前の例示的な導電性構造４７２を図１１Ｂに示している。一実施例では、導電性構造４７２を、導電性材料の層から形成することができる。導電性材料は、平坦第１表面４７４及び対向する平坦第２表面４７６を含むことができる。選択される導電性材料は、何れの導電性材料又は材料の組合せにもすることができる。一部の実施例では、導電性材料は、銅、ニッケル、タングステン、コバルト、パラジウム、金、銀、合金４２、及び／又はこれらのそれぞれの合金の少なくとも１つを含むことができる。
【0067】
導電性構造４７２は、複数の相互接続要素を含むように、エッチング又は他の既知の手段などによって続いてパターン形成される単一及び／又はモノリシック構造とすることができる。一部の実施例では、単一構造は、同じ又は異なる材料の複数の層によって形成することができる。例示的な相互接続要素は、相互接続要素４１４、４１４ａ1、４１４ａ2、４１４ｂ1（図１１Ｄ）、４１４ｂ2（図１１Ｄ）（総称して「相互接続要素」）を含む。前述の説明の通りに、説明を容易にする必要がある場合は、ＥＭＩシールド構造４０２を形成する相互接続要素を、ＥＭＩシールド相互接続要素４１４、４１４ａ1、４１４ａ2、４１４ｂ1、４１４ｂ2と呼ぶこともある。相互接続要素４１４、４１４、４１４ａ1、４１４ａ2、４１４ｂ1、４１４ｂ2は、導電性構造４７２の一部分を、エッチングの前の全体的な導電性構造の厚みより小さい高さＨ１に部分的エッチング又はエッチングすることによって形成することができる。高さＨ１は、一部の実施例において、エッチングの前の導電性材料の厚みＴの１／２又は３／４とすることができる（図１１Ｂ）。しかしながら、他の実施例では、高さＨ１を、これらの量より大きく、小さく、又はこれらの量の間にすることができる。
【0068】
相互接続要素４１４、４１４ａ1、４１４ａ2、４１４ｂ1、４１４ｂ2は、導電性構造４７２のベースから外向きに且つ離れて延びることができる。例示的なベース４８０は、平面的である（導電性材料４７２の第１表面４７４と同じ表面である）第１外側面４７９、第１外側面４７４に平行である対向する第２表面４８１、及び第１表面４７９と第２表面４８１の間に延びる縁面４８７を含むことができる。相互接続要素４１４、４１４ａ1、４１４ａ2、４１４ｂ1、４１４ｂ2の各々の第１部分４８３は、導電性構造４７２のベース４８０の第２表面４８１に配置され、第２表面４８１から連続的に延びる。相互接続要素４１４、４１４ａ1、４１４ａ2、４１４ｂ1、４１４ｂ2は、ベース４８０の第２表面４８１から、それぞれの相互接続要素４１４、４１４ａ1、４１４ａ2、４１４ｂ1、４１４ｂ2の対向する外側終端部４８６に延びる縁面４８５を含むことができる。図示のように、相互接続要素４１４、４１４ａ1、４１４ａ2、４１４ｂ1、４１４ｂ2の外側終端部４８６は、露出されている。相互接続要素４１４、４１４ａ1、４１４ａ2、４１４ｂ1、４１４ｂ2のスペーシング及び数は、所望の接続の数に基づいて変えることができる。一実施例では、ＥＭＩシールド構造４２０の一部ではない相互接続要素４１４の行は、単一の行に６つの相互接続要素４１４を含む。しかしながら、これより多いか又は少ない数の相互接続要素も利用することができる。
【0069】
複数の陥凹部４７８Ａ－４７８Ｇを、相互接続要素４１４、４１４ａ1、４１４ａ2、４１４ｂ1、４１４ｂ2の各々の間に形成することができ、幅を変えることができる。陥凹部４７８Ｄは、少なくともマイクロ電子要素の幅を受け入れるのに十分大きい幅Ｗ１を含む中心陥凹部又はダイアタッチエリアである。ダイアタッチエリア４７８Ｄの何れかの側に配置される相互接続要素４１４は、互いに等しい空間を開けて配置することができる。しかしながら、何れの所望のピッチも達成することができる。この実施例では、陥凹部４７８Ｂ－Ｃ及び４７８Ｅ－Ｆは、陥凹部４７８Ａ及び４７８Ｇの幅Ｗ３に等しい幅Ｗ２を有することができる。他の実施例では、幅Ｗ２及びＷ３を異なるものにできる。例えば、幅Ｗ２は、幅Ｗ３より小さくすることができ、逆もまた同様である。
【0070】
陥凹部の境界又は縁部は、相互接続要素４１４、４１４ａ1、４１４ａ2、４１４ｂ1、４１４ｂ2の１つの側壁縁部によって定めることができる。例えば、２つの隣接する相互接続要素４１４、４１４ａ1、４１４ａ2、４１４ｂ1、４１４ｂ2の縁部４８５とベース４８０の第２表面４８１によって定められる床面４７７とが、陥凹部４７８Ｂなどの陥凹部の境界を形成する。周囲陥凹部４７８Ａ及び４７８Ｇは、たった１つの陥凹壁表面が存在するように陥凹部に直接隣接する単一の相互接続要素４１４、４１４ａ1、４１４ａ2、４１４ｂ1、４１４ｂ2しか持たないことになる。中心陥凹部４７８Ｄは、陥凹部の最大のものとすることができ、１又は２以上のマイクロ電子要素をそこに受け入れるサイズにすることができる。
【0071】
導電性構造４７２は、相互接続要素４１４、４１４ａ1、４１４ａ2、４１４ｂ1、４１４ｂ2を形成する時に１／２エッチングによってマイクロ電子要素の高さＨ２（図１１Ａ）を収容するようパターン形成することができる。一部の実施例では、相互接続要素４１４、４１４ａ1、４１４ａ2、４１４ｂ1、４１４ｂ2は、５０μｍから４００μｍの範囲の高さＨ１を有することができるが、一般的には、組立体に入る可能性があるマイクロ電子要素４２０及び／又は他の電子デバイスの高さを収容できるようにする必要がある。一部の実施例では、高さＨ１は、５０μｍ未満、５０μｍより大きく、又は４００μｍより大きくすることができる。
【0072】
相互接続要素４１４、４１４ａ1、４１４ａ2、４１４ｂ1、４１４ｂ2の何れの数も、何れかの所望のパターン又は形状で導電性構造４７２からパターン形成することができる。図１１Ｄの上面図は、ベース４８０の上部表面４７９を示す。エッチングされた導電性構造４７２及び相互接続要素４１４、４１４ａ1、４１４ａ2、４１４ｂ1、４１４ｂ2の例示的な配列は、破線で示されている（ポストが上面図からは見えないので）。相互接続要素４１４、４１４ａ1、４１４ａ2、４１４ｂ1、４１４ｂ2のアレイは、導電性構造４７２のベース４８０の底面４８1全体に延びることができる。この実施例における相互接続要素４１４、４１４、４１４ａ1、４１４ａ2、４１４ｂ1、４１４ｂ2の各々は、円又は丸い断面を有する。この実施例では、相互接続要素４１４、４１４ａ1、４１４ａ2、４１４ｂ1、４１４ｂ2は、長さＨ１に沿って一定である断面を有することができるが、他の実施例では、断面が変わることがある。同様に、他の実施例では、相互接続要素４１４、４１４ａ1、４１４ａ2、４１４ｂ1、４１４ｂ2は、正方形、長方形、又は他の形状などの異なる形状の断面を有することができる。更に、他の実施例では、相互接続要素の断面は、長さＨ１に沿って均一とすることができる。更に他の実施例では、相互接続要素４１４、４１４ａ1、４１４ａ2、４１４ｂ1、４１４ｂ2は、互いに異なる形状及びサイズを有することができる。
【0073】
本明細書で詳しく説明するように、ＥＭＩシールド構造の第１部を形成するために幾つかの相互接続要素を共に配列することができる。例えば、相互接続要素の一部を、陥凹部４７８Ｄに隣接して位置付けられるＥＭＩシールド相互接続要素とすることができ、１又は２以上のマイクロ電子要素を受け入れるよう構成された陥凹部４７８Ｄの周りのエリアにＥＭＩシールディングを形成することができる。一実施例では、ＥＭＩシールド相互接続要素４１４ａ1、４１４ａ2、４１４ｂ1、４１４ｂ2は更に、マイクロ電子要素４２０の周囲又は側方縁面４２６ａ、４２６ｂ、４２６ｃ、４２６ｄの全部又は一部の周りに延びることができる。解説の目的で、ＥＭＩシールド相互接続要素４１４ａ1、４１４ａ2、４１４ｂ1、４１４ｂ2は、それ以外は組立体の残りの相互接続要素に類似であり、相互接続要素４１４に関する説明は、ＥＭＩシールド相互接続要素４１４ａ1、４１４ａ2、４１４ｂ1、４１４ｂ2を含むＥＭＩシールド構造を形成するために用いられる相互接続要素に同様に適用可能であることを理解されたい。
【0074】
前述のように、ＥＭＩシールド相互接続要素４１４ａ1、４１４ａ2、４１４ｂ1、４１４ｂ2が、必要なＥＭＩシールディングを提供できる事前に決められた中心対中心ピッチＰを有するように、ＥＭＩシールド相互接続要素４１４ａ1、４１４ａ2、４１４ｂ1、４１４ｂ2を導電性構成要素４７２からパターン形成することができる。陥凹部４７８Ｄの周りのＥＭＩシールド相互接続要素４１４ａ1、４１４ａ2、４１４ｂ1、４１４ｂ2の形成は、最終的に中心陥凹部４７８Ｄ内に構成要素のＥＭＩシールディングを供給するＥＭＩシールド構造の第１部を形成する。
【0075】
何れか１つの行の全体的な相互接続要素４１４、４１４ａ1、４１４ａ2、４１４ｂ1、４１４ｂ2の数は、同じか又は別の行とは変えることができる。例えば、中心ダイアタッチエリア４７８Ｄのために、側方方向に延びる（マイクロ電子要素４２０の側方表面４２６ａ、４２６ｂの間に延びる軸に平行である）相互接続要素のアレイは、行毎に変えることができる。一実施例では、ダイアタッチエリア４７８Ｄを通って延びる第１行４９３Ａの相互接続要素４１４、４１４ａ1、４１４ａ2の数は、第２行４９３Ｂで延長し且つ陥凹又はダイアタッチエリア４７８Ｄを通って延長しない相互接続要素の数より小さくすることができる。しかしながら、第２行４９３Ｂの相互接続要素４１４、４１４ｂ1、４１４ｂ2の数は、第３行４９３Ｃの相互接続要素４１４と同じにすることができる。
【0076】
パターン形成された導電性構造４７２は、例えば図１１Ｅに示すように、キャリア４７０及びマイクロ電子要素４２０と共に結合することができる。パターン形成された導電性構造４７２は、粘着材（図示せず）又は他のアタッチメントの手段によってキャリアに取り外し可能に取り付けるか又は接合することができる。陥凹部４７８Ｄ内に完全に位置付けられたマイクロ電子要素４２０が図示されている。この実施例では、相互接続要素４１４及び陥凹部４７８Ａ－Ｇの高さＨ１は、マイクロ電子要素の高さＨ２より大きい。
【0077】
図１１Ｆに見られるように、マイクロ電子要素４２０と、相互接続要素４１４及びＥＭＩシールド相互接続要素４１４ａ1、４１４ａ2、４１４ｂ1、４１４ｂ2（図１１Ｄ）を含む相互接続要素の各々をカプセル化するために絶縁封入材料を供給することができる。一実施例では、封入材料４３４は、相互接続要素４１４、４１４ａ1、４１４ａ2、４１４ｂ1、４１４ｂ2の各々の間のスペースを専有して充填する。図示のように、封入材料４３４は、相互接続要素４１４、４１４ａ1、４１４ａ2、４１４ｂ1、４１４ｂ2の縁部４８５の各々に隣接している。封入材料４３４は、導電性構造４７２のベース４８０の外側縁部４８２と同じ平面Ｐに一列に並び且つこれに沿って延びる外側縁部４９１を有することができる。封入材料４３４の上縁４３６は、ベース４８０の第２表面４８１と同一平面上にありこれに直接隣接して位置付けることができる。封入材料４３４の底部表面４３８は、相互接続要素４１４、４１４ａ1、４１４ａ2、４１４ｂ1、４１４ｂ2の外側終端部４８６と同一平面上にあり且つこれに直接隣接して位置付けることができる。封入材料はまた、マイクロ電子要素４２０の背面４２８とベース４８０の内側表面４８１の間に位置付けることもできる。
【0078】
一実施例では、成形カプセル化を形成するために、図１１Ｅに示した素子上のモールドに封入材料を流入させることによって絶縁カプセル化を形成することができる。カプセル化の時に、相互接続要素４１４、４１４ａ1、４１４ａ2、４１４ｂ1、４１４ｂ2の終端部は、露出されることなく、キャリア４７０によって保護されたままになる。このようなカプセル化４３４は、場合によっては、カプセル化、マイクロ電子要素、キャリア４７０、及びこれに取り付けて電気的に接続することのできる再配線構造４４０（図１１Ｈ）の間の熱膨張の係数間の不一致のために最終的な組立体においてひずみ耐性を持たせることができる。
【0079】
従って、図１１Ｇに見られるように、キャリア４７０を取り除いて、相互接続要素４１４の外側終端部４８６でもある相互接続表面４８８を露出させるカプセル化インプロセス組立体４８９を形成することができる。相互接続要素４１４、４１４ａ1、４１４ａ2、４１４ｂ1、４１４ｂ2の露出された終端部外側４８６、マイクロ電子要素４２０の接合パッド４２２、及び封入材料４３４の底部表面４３８は、実質的に平面の線に沿って延びて、相互接続表面４８８を形成する。
【0080】
ＥＭＩシールド構造４０２の第１部（図１１Ｉ）は、マイクロ電子要素４２０の周りのＥＭＩシールド相互接続要素４１４ａ1、４１４ａ2、４１４ｂ1、４１４ｂ2の配列によって形成することができる。一実施例において、ＥＭＩシールド構造４０２は、マイクロ電子要素４２０の１又は２以上の周囲縁面４２６ａ、４２６ｂ、４２６ｃ、４２６ｄの周りのＥＭＩシールド相互接続要素４１４ａ1、４１４ａ2、４１４ｂ1、４１４ｂ2の配列によって形成することができる。マイクロ電子要素４２０の周りに間隔を開けて密に配置されたＥＭＩシールド相互接続要素４１４、４１４ａ1、４１４ａ2、４１４ｂ1、４１４ｂ2が、ＥＭＩシールディングを供給することができる。一部の実施例では、ＥＭＩシールド相互接続要素４１４ａ1、４１４ａ2、４１４ｂ1、４１４ｂ2は、互いに間隔を開けて配置することができるか、又は１００μｍから１ｍｍの範囲にわたることがある中心対中心ピッチを有することができる。しかしながら、他の実施例では、ピッチを、１００μｍより小さく、１００μｍより大きく、又は１ｍｍより大きくすることができる。一実施例では、ピッチを３００μｍにすることができる。更に他の実施例では、ピッチを少なくとも３００μｍにすることができる。２つの隣接するＥＭＩシールド相互接続要素１１４ａ1、１１４ａ2、１１４ｂ1、１１４ｂ2の間のピッチを、一部の又は全部のＥＭＩシールド相互接続要素１１４ａ1、１１４ａ2、１１４ｂ1、１１４ｂ2に対して同じにすることができるか、又は全く異なるものにできる。要求されないとしても、再配線構造を相互接続表面に供給することができる。例えば、図１１Ｈに示す再配線構造４４０などの再配線構造を、マイクロ電子要素４２０の相互接続要素４１４、４１４ａ1、４１４ａ2、４１４ｂ1、４１４ｂ2及び接合パッド４２２との電気的接続の前に事前に製造することができる。再配線構造４４０は、前面４４６、背面４５０、及び縁面４５１を有することができる。一実施例において、事前製造の再配線構造はまず、一時的キャリア（図示せず）に製造して、後で再配線構造４４０の相互接続表面４８８に結合することができる。代替として、再配線構造４４０は、標準的なウェーハレベルパッケージング処理によって直接製造することができる。更に他の実施例では、再配線構造は、組立体から完全に省くことができる。
【0081】
再配線構造を直接形成する実施例では、複数の誘電体層４４２及び図１に関して上述したような導電性特徴を形成するために処理を実行することができる。例えば、形成される誘電体層４４２は、再配線構造４４０の前面４４６に前面コンタクト４４４を含むことができる。形成される誘電体層４４２の少なくとも１つは、再配線構造４４０の背面４５０に背面導電性素子４４８を含むことができる。背面導電性素子４４８は、導電性トレース４５２によって前面コンタクト４４４に電気的に結合することができる。再配線構造が供給された後に導電性構造４７２がパターン形成される実施例では、再配線構造４７２が、パッケージの反り及びねじれの阻止を助けることができる。
【0082】
導電性構造４７２及び一部の実施例ではベース４８０は、複数のバックサイド導電性構成要素を形成するために更に処理及びパターン形成することができる。図示のように、例えば図１１Ｉにおいて、複数のバックサイド導電性構成要素４１０、４１０Ａ、４１０Ｂを形成するために、導電性構造４７２をエッチングによって薄膜化してパターン形成することができる（１１Ｊ）。
【0083】
バックサイド導電性構成要素の少なくとも一部は更に、相互接続要素の１つから連続して延長し更にこれに一体形成され、且つ電気相互接続の何れの数も生成するよう構成することができるバックサイドルーティング層を含むことができる。例えば、一部のバックサイド導電性構成要素は、ＥＭＩシールド構造を形成するよう構成しパターン形成することができ、他のバックサイド導電性構成要素は、アンテナ、トレースなどの他の導電性構成要素を形成するようパターン形成することができる。一部の実施例において、ＥＭＩシールド構造４０２の一部を形成しないバックサイド導電性構成要素４１０は、バックサイドルーティング配線４１２から一体形成される相互接続要素４１４を含むようパターン形成することができる。このようなバックサイドルーティング配線４１２は、アンテナ、トレースとすることができる、及び／又は電力、接地、又は信号を伝達することができる。ＥＭＩシールド構造４０２の一部を形成するＥＭＩシールドバックサイド導電性構成要素４１０Ａ、４１０Ｂは、以下に詳しく説明するように、ＥＭＩシールドバックサイドルーティング配線４０４ａ、４０４ｂなどの少なくとも１つのＥＭＩシールドバックサイドルーティング配線に一体形成され且つこれを含むようにパターン形成されるＥＭＩシールド相互接続要素４１４ａ1、４１４ａ2、４１４ｂ1、４１４ｂ2を含むことができる。
【0084】
図１１Ｊは、図１１Ｉの製造過程のユニットを上から見た図であり、導電性構成要素４７２からのバックサイドルーティング配線のパターン形成を示す。図示のように、バックサイド導電性構成要素の一部は、ＥＭＩシールドバックサイド導電性構成要素４１０Ａ、４１０Ｂとすることができる。ＥＭＩシールド構造４０２の第２部分はまた、導電性構成要素４７２のパターン形成によって形成することもできる。一実施例では、導電性構成要素４７２のベース４８０の外側面４７９を、グリッド状のパターン及びＥＭＩシールド構造４０２の主面４１１を形成するようパターン形成することができる。ベース４８０は、ＥＭＩ水平方向バックサイドルーティング配線４０４ａによってパターン形成することができる。図示のように、水平方向バックサイドルーティング配線４０４ａは、マイクロ電子要素の対向する側方表面４２５ａ、４２６ｂの間に延びる方向に平行の向きに延びるようエッチングされる。この実施例では、水平方向バックサイドルーティング配線１０４ａは、磁気シールド４０２の幅を定める全長Ｌ１を有する。水平方向バックサイドルーティング配線４０４ａの一部は、マイクロ電子要素４２０の背面４２８を覆うことになる。
【0085】
垂直方向バックサイドルーティング配線４０４ｂは、水平方向バックサイドルーティング配線４０４ａに垂直に延長し且つこれに交差することができる。垂直方向バックサイドルーティング配線４０４ｂは更に、マイクロ電子要素４２０の対向する表面４２５ｃ、４２５ｄの間に延びる方向に平行の向きに延びる。垂直バックサイドルーティング配線４０４ｂの一部は、マイクロ電子要素４２０の背面４２８を覆う。この実施例では、垂直方向ルーティング配線１０４ｂは、ＥＭＩシールド構造４０２の長さを定める全長Ｌ２を有する。水平方向バックサイドルーティング配線４０４ａ及び垂直方向バックサイドルーティング配線４０４ｂは、総称して「ＥＭＩシールドバックサイドルーティング配線」又は「バックサイドルーティング配線」と呼ぶことができる。
【0086】
ＥＭＩシールドバックサイド水平方向及び垂直方向バックサイドルーティング配線４０４ａ、４０４ｂの各々の少なくとも１つの終端部は、ＥＭＩシールド相互接続要素４１４ａ1、４１４ａ2、４１４ｂ1、４１４ｂ2の１つなどの相互接続要素から連続的に延びることができる。この実施例に示すように、水平方向バックサイドルーティング配線４０４ａは、マイクロ電子要素４０２の対向する縁部４２６ａ、４２６ｂに隣接して位置付けられる２つの相互接続要素４１４ａ1、４１４ａ2から及びこの間に連続的に延びることができる。バックサイド導電性構成要素４１０Ａは、一部の実施例において、２つの相互接続要素４１４ａ1、４１４ａ2を含むことができ、一体形成されるバックサイドＥＭＩシールド配線層４０４ａは、２つの相互接続要素４１４ａ1と４１４ａ2の間に位置付けることができる。バックサイド導電性構成要素４１０Ａは、一部の実施例では、２つの相互接続要素４１４ａ1，４１４ａ2と、一体形成されるバックサイドＥＭＩ配線層４０４ａを含むことができる。同様に、バックサイド導電性構成要素４１０Ｂは、水平方向バックサイドルーティング配線４０４ｂに垂直に延びるようパターン形成された垂直方向バックサイドルーティング配線４０４ｂを含む。一部の実施例では、ＥＭＩシールドバックサイド導電性構成要素４１０Ｂは、マイクロ電子要素４０２の対向する縁部４２６ｃ、４２６ｄに隣接して且つ水平方向ＥＭＩシールドバックサイドルーティング配線４０４ｂによって結合される２つの相互接続要素４１４ｂ1、４１４ｂ2を含むことになる。
【0087】
マイクロ電子要素４２０の周りのＥＭＩシールドバックサイド導電性構成要素４１０Ａ（ＥＭＩシールド相互接続要素４１４、４１４ａ1、４１４ａ2、４１４ｂ1、４１４ｂ2及びバックサイドルーティング配線４０４ａ、４０４ｂを含む）の配列は、本開示の態様によるＥＭＩシールド構造４０２を形成する。ＥＭＩシールド構造４０２の第１部分は、マイクロ電子要素４２０の周囲縁面４２６ａ、４２６ｂ、４２６ｃ、４２６ｄの周りにＥＭＩシールド相互接続要素４１４ａ1、４１４ａ2、４１４ｂ1、４１４ｂ2を形成するように導電性構成要素４７２のエッチングによって形成することができる。ＥＭＩシールド構造４０２の第２部分は、ＥＭＩシールドバックサイドルーティング配線４０４ａ、４０４ｂのパターン形成によって形成することができる。この実施例では、バックサイド導電性構成要素は、ＥＭＩシールド構造が単一構造であり、一部の実施例ではモノリシック構造であるように、導電性構成要素４７２から一体形成される。更に、この実施例では、ＥＭＩシールド構造の第１部分は、カプセル化の前に形成することができるが、ＥＭＩシールド構造の第２部分は、ＥＭＩシールドバックサイド導電性構成要素及び対応するバックサイドルーティング配線が、カプセル化表面にわたって延長できるようにカプセル化の後に形成することができる。
【0088】
図のように、ＥＭＩシールド構造４０２を形成するために配列されない他のバックサイド導電性構成要素４１０はまた、マイクロ電子組立体４００の中に供給することができる。バックサイド導電性構成要素４１０は、ＥＭＩシールド層と同時に一体化して形成することができる。バックサイド導電性構成要素の一部は更に、信号、電力及び／又は接地の接続を供給することができる。
【0089】
図１１Ｉを参照すると、バックサイドルーティング配線は何れの所望の厚みにもパターン形成することができる。この実施例では、ＥＭＩシールドバックサイドルーティング層４０４ａ、４０４ｂの厚み又は高さＴ１（図１１Ｊ）及びＥＭＩシールド４１０Ａに隣接するバックサイドルーティング層１１０の厚み又は高さＴ２は、２μｍから５００μｍの範囲にすることができるが、他の実施例では、シールド構造は、２μｍ未満か又は５００μｍより大きい厚みＴ１／Ｔ２を有することができる。更に他の実施例では、厚みＴ１／Ｔ２は、１００μｍより大きくすることができる。更に他の実施例では、ＥＭＩシールドバックサイドルーティング層を形成するバックサイドルーティング層の厚み及びＥＭＩシールド構造４０２の一部を形成しないバックサイドルーティング層１１０の厚みは、同じにすることができる。しかしながら、他の実施例では、厚みを異なるものにできる。
【0090】
ソルダマスク４９０などの誘電体層を、図１１Ｋに示すようにバックサイド導電性構成要素４１０、４１０Ａ、４１０Ｂのバックサイドルーティング層４１２及びＥＭＩシールドバックサイドルーティング層４０４ａ、４０４ｂの上に供給することができる。従って、誘電体層の開口部は、ソルダマス４６４などの導電性マスをバックサイドルーティング層４１２に電気的に接続できるように形成することができる。導電性マス４６２はまた、再配線構造４４０の背面導電性素子４４８上に供給することもできる。結果の構造は、図１１Ｋに示すマイクロ電子組立体４００である（図１のマイクロ電子組立体１００に類似）。
【0091】
再配線構造キャリアが事前形成される代替の実施例では、再配線構造の前面４４６が封入材料４３０に接合される。１つの実施形態では、粘着材を、エポキシ、エラストマー、ポリイミド又は他のポリマー材料の１又は２以上の層とすることができるか、又はこれを含むことができる。場合によっては、マイクロ電子要素の１又は２以上の上のコンフォーマル絶縁コーティングとして使用される材料はまた、粘着材として機能することもできる。１つの実施形態では、このようなコンフォーマル絶縁コーティングを、一般的に「パリレン」と呼ばれるようなポリキシリレン材料とすることができる。パリレンを、隣接するマイクロ電子要素間のダイアタッチ粘着材として使用することもできる。
【0092】
複数のマイクロ電子組立体を一度に準備することができ、次に製造処理の何れの所望の部分の間もシンギュレーションできることを理解されたい。例えば、図１１Ａを参照すると、代替の実施例（図示せず）において、キャリア上の単一マイクロ電子要素の代わりに、複数のマイクロ電子要素をキャリア上に供給することができ、導電性材料４７２を、複数の導電性構成要素４７２の特徴を含むような大きさにしてパターン形成することができる。従って、図１１Ｇから１１Ｋの何れの準備中などの製造処理の別の部分の間又は後に、個々のマイクロ電子組立体をシンギュレーションすることができる。一実施例において、誘電体層４９０が、図１１Ｋに示される組立体の形成中又は形成後などにバックサイド導電性構成要素の上に加えられた後に、個々のマイクロ電子組立体をシンギュレーションすることができる。
【0093】
一部の実施例において、図４Ｂに示すように導電性構造４７２の取り付けの前に、マイクロ電子要素４２０の背面４２８の上に熱伝導材料（図示せず）を供給することもできる。熱伝導材料層は、代替としてキャリア４７０上に堆積される前にマイクロ電子要素４２０の背面４２８上に供給することができる。熱伝導材料層をマイクロ電子組立体に組み入れる一実施例の方法が、２０１９年１月１５日に発行された開示の全体が引用により本明細書に組み入れられる３Ｄ相互接続という名称の米国特許第１０，１８１，４４７号で開示されている。
【0094】
ＥＭＩシールド構造４０２の設計に多数の修正を行うことができる。例えば、マイクロ電子要素の側縁に隣接して側方ＥＭＩシールディングを供給するよう構成及び配列される相互接続要素の数、形状、及びサイズを大幅に変えることができる。更に、ＥＭＩシールド構造の主面を形成するための導電性構成要素４７２のパターン形成を大幅に変えることができる。
【0095】
一部の実施例において、バックサイドルーティング配線の数を増やし且つＥＭＩシールド構造４０２のシールディング特性を上げるために追加の水平方向及び／又はバックサイドルーティング配線を更に含むことによって、ＥＭＩシールド構造の主面の設計を修正することを要求できる。一部の実施例では、バックサイド導電性構成要素４１０が形成されるのと同時に、追加のバックサイドルーティング配線を同じ導電性構成要素４７２（図１１Ｂ）から生成及び形成することができる。追加のバックサイドルーティング配線は、相互接続要素４１４Ａに直接取り付けられないＥＭＩシールドバックサイドルーティング配線とすることができ、他の導電性コネクタを介してＥＭＩシールド相互接続要素４１４Ａの１つに間接的にしか接続されない。例えば、別のバックサイドルーティング配線を、導電層からエッチングすることができ、トレース又は他のルーティング配線を経由して相互接続要素４１４に間接的に接続することができる。
【0096】
図１２は、相互接続要素に間接的に接続される追加のバックサイドルーティング配線をパターン形成する例示的な方法を示す。前に実施例の通りに、ＥＭＩシールド構造４０２－１の主面４１１－１は、前の実施例の図１１Ｊに図示され製造されるように、それぞれの相互接続要素４１４－１、４１４ａ1－１、４１４ａ2－１、４１４ｂ1－１、４１４ｂ2－１から連続的に延びる幾つかの水平方向及び垂直方向バックサイドルーティング配線４０４ａ－１、４０４ｂ－１を含むことができる。しかしながら、この実施例では、導電性構造のベースのパターン形成中（前述の図１１Ｈ－１１Ｉを参照）、追加の水平方向バックサイドルーティング配線４０５－１を、２つの直接隣接する水平方向バックサイドルーティング配線４１４ａ1－１（すなわち、相互接続要素４１４ａ1－１から直接且つ連続的に延びる少なくとも１つの終端部を有するバックサイドルーティング配線４０４ａ）の間に供給又はパターン形成することができる。これらの追加のバックサイドルーティング配線４０５－１は、組立体の１つ又は２以上の相互接続要素４１４－１から直接及び連続的に延びることはないが、代替として少なくとも１つの隣接するルーティング配線から延びることになる。例えば、図のように、各ルーティング配線４０５－１は、少なくとも１つの垂直方向ルーティング配線４０４ｂ１－１から延びることができる。追加の垂直方向バックサイドルーティング配線（図示せず）は、付加的に又は代替として、２つの直接隣接する垂直方向バックサイドルーティング配線４０４ｂ－１の間に供給することができる。
【0097】
図５－６に示したマイクロ電子要素組立体１００－３を形成する例示的な方法であるＥＭＩシールド構造形成の別の例示的な方法を図１３に示している。構成要素は、図１１Ａ－１１Ｃの同じ構成要素を含むが、バックサイドルーティング層の製造において異なる。ＥＭＩシールド構造４０２－２が示されており、ＥＭＩシールド構造４０２－２の主面４１１－２は、図５－６に関して記述したような連続平面である。この実施例では、ＥＭＩシールド構造４０２－２の主面４１１－２は、ＥＭＩシールド相互接続要素４１４ａ1－２、４１４ａ2－２、４１４ｂ1－２、４１４ｂ2－２の間に連続的に延びる。この形成方法では、個々のルーティング配線は、前の実施例のようにパターン形成されないが、代わりにＥＭＩシールド構造４０２－２の周縁部だけが、ＥＭＩシールド構造４０２－２の主面４１１－２の形状を定めるようにパターン形成される。この実施例では、ＥＭＩシールド構造４０２－２の周囲Ｐは、鋭角の縁部を有する正方形の形状を形成するが、他の実施例では、何れの他の形状又はパターンも形成することができる、及び／又は、丸型、波型などの縁部も利用することができる。
【0098】
この実施例は更に、マイクロ電子組立体の他の相互接続要素４１４（すなわち、ＥＭＩシールド構造の一部を形成しない相互接続要素４１４－２）の代替の配列を示す。図示のように、相互接続要素４１４－２は、マイクロ電子組立体４００－２の角に位置付けられ、２つの相互接続要素４１４－２の間に延びるバックサイドルーティング配線４１２－２が示されている。
【0099】
導電性バイアスなどをめっきすることによって形成されるのとは対照的に、事前処理の単一構造から同時に一体形成されるバックサイド導電性構成要素４１０及びＥＭＩシールドバックサイド導電性構成要素４１０Ａ、４１０Ｂなどのバックサイド導電性構成要素を組み入れる製造処理は、組立体の全体のコストの低減、単純化された製造、パッケージの反りにおける改良、小型形状因子、及び様々な他の改良を含む既知の組立体に対する改良を可能にする。
【0100】
図１４Ａ－１４Ｊを参照すると、図７－８で説明したマイクロ電子組立体２００などのアンテナを含むマイクロ電子組立体を組み立てる例示的な方法が開示されている。組立体を製造する方法は、バックサイド導電性構成要素からＥＭＩシールド構造を形成するために導電性構成要素をパターン形成する代わりに、アンテナが付加的に又は代替としてパターン形成又は形成されることを除いて、前述の実施形態（図１１Ａ－１１Ｋ）に類似である。図１４Ａに示すように、マイクロ電子要素５２０は、キャリア５７０上に供給される。導電性構成要素５７２（図１４Ｂ）は、ベース５８０から離れて延び、相互接続要素５１４の間の陥凹部５７８Ａ、５７８Ｂ、５７８Ｃ、５７８Ｄ、５７８Ｅ、５７８Ｆ、５７８Ｇによって互いから離間して配置される相互接続要素５１４を形成するために図１１Ｂ－１１Ｃに前述したのと類似の方法で処理することができる（図１４Ｃ）。図１４Ｄは、パターン形成された導電性構造５７２の上面図を示す。ポストが上面図から見えないので、エッチングされた導電性構造５７２と相互接続要素５１４及び少なくとも１つのアンテナ相互接続要素５１４ａ（「相互接続要素」とも呼ばれる）を含む相互接続要素の例示的な配列が破線で示されている。パターン形成された導電性構造５７２は、マイクロ電子要素５２０を支持するキャリア５７０に結合することができ（図１４Ｅ）、これによって導電性構成要素５７２は、マイクロ電子要素５２０の背面５２８を覆う。マイクロ電子要素５２０の背面５２８は、距離Ｈ４によって導電性構造５７２の第２表面５７６から離間して配置することができる。距離Ｈ４は、何れの要求される距離にもすることができる。距離Ｈ４は、組立体の他の特徴又はデバイスを収容するためにマイクロ電子要素と導電性構成要素５７２の間の距離を大きくするよう要求できる状況ではより大きくすることができる。組立体の全体の高さを最小にすることが要求される他の実施例では、導電性構造５７２は、マイクロ電子要素５２０の背面５２８に沿って延びることができる。更に、他の実施例では、ＴＩＭ（図示せず）などの別の材料を、マイクロ電子要素５２０の背面５２８上に供給することができる。
【0101】
マイクロ電子要素５２０及び導電性構成要素５７２は、図１４Ｆに示すようにカプセル化することができる。封入材料５３４は、導電性構成要素５７２の底部表面５７６、マイクロ電子要素の背面５２８、マイクロ電子要素５２０の縁面５２６ａ、５２６ｂ、５２６ｃ、５２６ｄ（図１４Ｊ）、及び導電性相互接続要素５１４、５１４ａ（図１４Ｄ）の各々の縁面５８５との間のスペースを充填することができる。この実施例では、相互接続要素５１４、５１４ａの全てがカプセル化される。カプセル化された状態で、キャリア５７０を取り除いて、相互接続表面５８８を露出させることができる。図１４Ｇに示すように、相互接続表面５８８は、相互接続要素５１４、５１４ａの終端部５８６、接合パッド５２２、及び封入材料５３４の底部表面５３８を含む。任意選択的な再配線構造５４０は、本明細書で前記に開示した通りに製造することができ、相互接続表面５８８に結合及び電気的に接続することができる（図１４Ｈ）。再配線構造５４０の前面コンタクト５４４は、相互接続要素５１４、５１４ａの終端部５８６とマイクロ電子要素５２０の接合パッド５２２に並列させることができる。
【0102】
導電性構成要素５７２は、バックサイド導電性構成要素５１０ａ、５１０ｂ、５１０ｃ、５１０ｄ、５１０ｅ、５１０ｆを含む複数のバックサイド導電性構成要素を形成するためにエッチングすることができる。前述の実施例の通りに、導電性構成要素５１０ａ、５１０ｂ、５１０ｄ、５１０ｅ、５１０ｆは、図１４Ｉに示されるように相互接続要素５１４に一体形成されるそれぞれのバックサイドルーティング配線５１２を含むことができる。前述の実施例の通りに、バックサイドルーティング配線５１２は、封入材料５３４の上部表面５３６に沿って延びることができる。
【0103】
バックサイド導電性構成要素５１０ｃなどのバックサイド導電性構成要素の少なくとも１つは、アンテナ５１８を形成するようにパターン形成することができる。図１４Ｊは、図１４Ｉのインプロセスユニットの上から見た図であり、導電性構成要素５７２からのバックサイドルーティング配線のパターン形成を示す。バックサイド導電性構成要素５１０ｃは、相互接続要素５１４ａとアンテナ５１８を形成するようにパターン形成された連続バックサイドルーティング配線５０５とを含む。アンテナ５１８は、封入材料５３４及びマイクロ電子要素５２０を覆う。この実施例に示すように、アンテナルーティング配線５０５は、封入材料５３６の上部表面５３６全体に延びる。アンテナルーティング配線５０５は更に、マイクロ電子要素５２０の背面５２８を覆い、この全体に延び、この実施例では、アンテナルーティング配線５０５の少なくとも一部分が、封入材料５３４の上部表面５３６及びマイクロ電子要素５２０を覆うことができる。アンテナルーティング配線５０５は、複数の短いルーティング配線から構成することができる。例えば、短いルーティング配線５０５ａ、５０５ｂ、５０５ｃ、５０５ｄ、５０５ｅが一体となって、アンテナバックサイドルーティング配線５０５及びアンテナ５１８を形成する。短いルーティング配線５０５ａ、５０５ｂ、５０５ｃ、５０５ｄ、５０５ｅの各々は、直接隣接するルーティング配線によって終端部対終端部で結合することができる。この実施例では、短いルーティング配線の各々が、前の短いルーティング配線から方向を変えて、前の短いルーティング配線に垂直に延びる。他の実施例では、より少ない短い経路回線、より多い数の短いルーティング配線、及びルーティング配線の何れの形状も供給することができる。例えば、アンテナルーティング配線は、円にすることができ、方向を変えない単一のルーティング配線だけを含むことができ、代わりにらせん状に同じ方向に連続的に延びる。
【0104】
前述の実施例の通りに、一部の他のバックサイド導電性構成要素のバックサイドルーティング配線は、トレースとしてパターン形成することができる。図１４Ｊに示すように、バックサイド導電性構成要素５１０ａ、５１０ｂ、５１０ｄ、５１０ｅ、５１０ｆなどのバックサイド導電性構成要素のバックサイドルーティング配線５１２は、トレースである。バックサイド導電性構成要素５１０ａ、５１０ｂ、５１０ｄ、５１０ｅ、５１０ｆの１又は２以上、又はマイクロ電子組立体の他のバックサイド導電性構成要素は更に、信号、電力及び／又は接地を伝達することができる接続を供給することができる。図１４Ｊのバックサイドルーティング配線は例示的なであり、バックサイドルーティング層のパターン形成に多数の他の修正を行うことができることを理解されたい。
【0105】
導電性構成要素５７２のベース５８０のパターン形成が完了した状態で、図１４Ｋに示すような誘電体層５９０を、バックサイドルーティング配線５１２及びアンテナバックサイドルーティング配線５０５（バックサイドルーティング配線５０５ａ、５０５ｂ及び５０５ｃなど（図１４Ｊ）、及び５０５ｄの上に供給することができる。開口部（図１４Ｋ）は、組立体５００の第１側部５０６に導電性バンプ５６４を供給できるようにするために本明細書に提示することができる（図１４Ｋ及び１４Ｌ）。導電性接合バンプ５６２はまた、組立体５００の第２側部５０８の再配線構造５４０の背面コンタクト５４８に結合することもできる。
【0106】
この実施例では、再配線層５４０が供給された後に導電性構成要素５７２のパターン形成が起こったことを理解されたい。他の実施例では、バックサイド導電性構成要素５７２は、再配線層５４０の取り付け前にパターン形成することができる。例えば、パターン形成は、カプセル化ステップの後に起こすことができる（図１４Ｆ）。このような実施例では、パターン形成は更に、キャリア層５７０の除去の前に起こすことができる（図１４Ｇ）。任意選択的には、キャリア層５７０の除去後に、別のキャリア層を供給できるか、又はインプロセスユニットを、回路基板又は他の外部構成要素に直接取り付けることができる。
【0107】
事前処理単一構造から同時に一体形成されるアンテナ５１８を含むバックサイド導電性構成要素５１０などのバックサイド導電性構成要素を組み入れる製造処理は、アンテナパターンなどをめっきすることによって形成されるのとは対照的に、組立体の全体的コストの低減、単純化された製造、パッケージの反りの改良、小型形状因子、及び様々な他の改良を含む既知の組立体に対する改良を可能にする。
【0108】
ここで図１５を参照すると、電磁シールド構造を備えたマイクロ電子組立体を製造する方法が示されている。ボックス６１０で、導電性構造は、ベースと、ベースから離れて連続的に延びる複数の相互接続要素と、マイクロ電子要素を受けるサイズにされたダイアタッチエリアとを含むようパターン形成することができる。複数の相互接続要素の一部は、陥凹部の周囲の周りに延びるＥＭＩシールド相互接続要素とすることができる。
【0109】
ボックス６２０で、複数の相互接続要素及びＥＭＩシールド相互接続要素の終端部は、キャリア上に堆積されたマイクロ電子要素がダイアタッチエリア内に位置付けられるように、更にＥＭＩシールド相互接続要素がマイクロ電子要素の側方に隣接してマイクロ電子要素の周りに延びるように、キャリアに接合することができる。導電性構造のパターン形成は更に、ＥＭＩシールド相互接続要素がマイクロ電子要素の周りに離間して配置されＥＭＩシールド構造の第１部分を形成するように複数のＥＭＩシールド相互接続要素をパターン形成するステップを含むことができる。
【0110】
ボックス６３０で、複数の相互接続要素、ＥＭＩシールド相互接続要素、及びマイクロ電子要素をカプセル化することができる。
【0111】
ボックス６４０で、キャリアを取り除いて、複数の相互接続要素及びＥＭＩシールド相互接続要素の自由端部を露出させることができる。
【0112】
ボックス６５０で、ＥＭＩシールド構造の第２部分がＥＭＩシールド構造の第１部分から離れて連続して延長して且つ第１部分と一体形成されるように、ＥＭＩシールド構造の第２部分を形成するようにマイクロ電子要素を覆う導電性構造の露出された上部表面をパターン形成することができる。
【0113】
図１６は、アンテナを含むマイクロ電子組立体を製造する方法を示している。ブロック７１０で、ベース、ベースから離れて連続的に延びる複数の相互接続要素、及びマイクロ電子要素を受けるサイズにされたダイアタッチエリアを形成するように導電性構造をパターン形成することができる。複数の相互接続要素の終端部は、キャリア上に配置されたマイクロ電子要素がブロック７２０でダイアタッチエリア内に位置付けられるように、キャリアに接合することができる。
【0114】
複数の相互接続要素及びマイクロ電子要素は、ブロック７３０で導電性構造の外側面を露出させておくように封入材料でカプセル化することができる。ブロック７４０で、キャリアを取り除いて複数の相互接続要素の自由端部を露出させることができる。
【0115】
ブロック７５０で、封入材料の表面を露出させて、複数の相互接続要素から連続して延長しこれと一体化させて形成される複数の導電性バックサイドルーティング配線を含むように、導電性構造の露出された外側面をパターン形成することができる。複数の導電性バックサイドルーティング配線は、封入材料の表面にわたって延びることができる。複数の導電性バックサイドルーティング配線の第１バックサイド導電性ルーティング配線は、アンテナルーティング配線にパターン形成してアンテナを形成することができる。複数の導電性バックサイドルーティング配線の第２バックサイド導電性ルーティング配線は，信号、接地、又は電力の少なくとも１つを伝達することができるトレースにパターン形成される。
【0116】
上記の図１－１６に関して上述した組立体及び方法は、図１７に示すシステム１０００などのダイバース電子システムの構成に利用することができる。例えば、本発明の更なる実施形態によるシステム１０００は、他の電子構成要素１０１０及び１０１１に関して上述した組立体などの１又は２以上のモジュール又は構成要素１００６を含む。
【0117】
図示した例示的なシステム１０００では、システムは、回路パネル、マザーボード、又は融通性のあるプリント回路基板などのライザーパネル１００２を含むことができ、回路パネルは、多数の導線１００４を含むことができ、図１６にはこの１つが、モジュール又は構成要素１００６、１０１０、及び１０１１を互いに相互接続するよう示されている。このような回路パネル１００２は、システム１０００に含まれるマイクロ電子パッケージ及び／又はマイクロ電子組立体の各々の間で信号をトランスポートすることができる。しかしながら、これは単に例示的なものであり、モジュール又は構成要素１００６間の電気接続を行う何れの適切な構造も使用することができる。
【0118】
特定の実施形態において、システム１０００はまた、半導体チップ１００８などのプロセッサを含むこともでき、これによってクロックサイクルでデータビットの数Ｎを並行して転送するよう各モジュール又は構成要素１００６を構成することができ、クロックサイクルでデータビットの数Ｍを並行して転送するようプロセッサを構成することができ、Ｍは、Ｎより大きいか又は等しい。付加的に、チップパッケージ１００８’などの他のチップパッケージをシステム内に同様に供給することができる。
【0119】
図１７に示した実施例において、構成要素１００８は、半導体チップであり、構成要素１０１０は、ディスプレイ画面であるが、何れの他の構成要素もシステム１０００に使用することができる。当然ながら、分かり易いように２つの追加の構成要素１０１０及び１０１１だけが図８に示されているが、システム１０００は、このような構成要素の何れの数も含むことができる。
【0120】
モジュール又は構成要素１００６及び構成要素１００８、１０１０及び１０１１は、破線で略式に示されている共通ハウジング１００１に取り付けることができ、所望の回路を形成するために必要な場合に互いに電気的に相互接続することができる。ハウジング１００１は、例えば、セルラー電話又は携帯情報端末に使用可能なタイプの携帯式ハウジングとして示されており、画面１０１０は、ハウジングの表面に露出させることができる。構造１００６が画像化チップなどの感光性素子を含む実施形態では、レンズ１０１１又は他の光学デバイスも、構造に光をルーティングするために供給することができる。また、図１７に示した単純化システムは単に例示的なであり、デスクトップコンピュータ、ルータなどの固定構造として一般的に捉えられるシステムを含む他のシステムを、上述の構造を使用して作ることができる。
【0121】
本明細書の開示に従って製造されるバックサイド導電性構成要素のマイクロ電子組立体への組み入れは、当技術を超えた改良を提供することができる。このような組立体は、必要とされる材料及び小型形状因子のために低コストの構成を可能にする。加えて、再配線構造を含む組立体では、バックサイドルーティング層は、再配線構造によって起こる反りを相殺することができる。特定の実施例が本明細書に開示されるが、バックサイドルーティング層を他の３次元接続及び熱放散のために更に設計できることを理解すべきである。
【0122】
本開示の態様によれば、一体形成されたＥＭＩシールド構造を備えた超小型パッケージを製造する方法は、ベースと、ベースから離れて連続的に延びる複数の相互接続要素と、マイクロ電子要素を受けるサイズにされたダイアタッチエリアとを含むよう導電性構造をパターン形成するステップであって、複数の相互接続要素の一部は、ダイアタッチエリアの周囲の周りに延びるＥＭＩシールド相互接続要素である、ステップと、複数の相互接続要素及びＥＭＩシールド相互接続要素の終端部をキャリアに接合して、キャリア上に配置されたマイクロ電子要素がダイアタッチエリア内に位置付けられるようにし、ＥＭＩシールド相互接続要素がマイクロ電子要素の側方に隣接して、マイクロ電子要素の周りに延びるようにするステップであって、パターン形成は更に、ＥＭＩシールド相互接続要素がマイクロ電子要素の周りに離間して配置されＥＭＩシールド構造の第１部分を形成するように複数のＥＭＩシールド相互接続要素をパターン形成するステップを含む、ステップと、導電性構造の外側面を露出させておくように、複数の相互接続要素、ＥＭＩシールド相互接続要素、及びマイクロ電子要素を封入材料でカプセル化するステップと、キャリアを取り除いて、複数の相互接続要素及びＥＭＩシールド相互接続要素の自由端部を露出させるステップと、ＥＭＩシールド構造の第２部分が、ＥＭＩシールド構造の第１部分から離れて連続的に延び、ＥＭＩシールド構造の第１部分と一体形成されるように、ＥＭＩシールド構造の第２部分を形成するようマイクロ電子要素を覆う導電性構造の露出された外側面をパターン形成するステップとを含む、及び／又は
ＥＭＩシールドの第２部分を形成するように導電性構造の露出された外側面をパターン形成するステップは、カプセル化ステップの後に起こる、及び／又は
ＥＭＩシールド構造の第２部分は、封入材料の表面に沿って延びて、封入材料の表面を覆う、及び／又は
第２部分を形成するよう露出された外側面をパターン形成するステップは更に、ＥＭＩシールド相互接続要素から連続的に延びるＥＭＩルーティング配線をパターン形成するステップを含む、及び／又は
露出された外側面をパターン形成するステップは更に、互いに並行に延びるようＥＭＩシールドルーティング配線の第１セットをパターン形成するステップと、グリッドパターンを形成するように第１セットに垂直の方向に延びるようＥＭＩシールドルーティング配線の第２セットをパターン形成するステップを含む、及び／又は、
導電性構造を形成するようにモノリシック導電性材料をエッチングするステップは、複数の相互接続を形成するようにモノリシック導電性材料をエッチングするステップを含む、及び／又は
パターン形成するステップは、マイクロ電子要素を覆い且つＥＭＩシールド相互接続要素から連続的に延びる途切れない平面を定めるように露出された外側面をパターン形成するステップを含む、及び／又は
封入材料の表面にわたって延び更に複数の相互接続要素の１つに接続されるアンテナパターンを形成するように導電性構造の露出された外側面をパターン形成する、及び／又は
アンテナパターンを形成するように導電性構造の外側面をパターン形成するステップは更に、ＥＭＩシールド相互接続要素から離間して配置される導電性構造の外側面の一部分をパターン形成するステップを含む、及び／又は
複数のＥＭＩシールド相互接続は、複数の陥凹部を間に形成するために互いから離間して配置され、カプセル化ステップは更に、封入材料で複数の陥凹部を充填するステップを含み、パターン形成ステップは、封入材料の表面を露出させる。
ＥＭＩシールドの第２部分を形成するように導電性構造の露出された外側面をパターン形成するステップは、カプセル化ステップの後に起こる、及び／又は
ＥＭＩシールド構造の第２部分は、封入材料の表面に沿って延びて、封入材料の表面を覆う、及び／又は
第２部分を形成するよう露出された外側面をパターン形成するステップは更に、ＥＭＩシールド相互接続要素から連続的に延びるＥＭＩルーティング配線をパターン形成するステップを含む、及び／又は
露出された外側面をパターン形成するステップは更に、互いに並行に延びるようＥＭＩシールドルーティング配線の第１セットをパターン形成するステップと、グリッドパターンを形成するように第１セットに垂直の方向に延びるようＥＭＩシールドルーティング配線の第２セットをパターン形成するステップを含む、及び／又は、
導電性構造を形成するようにモノリシック導電性材料をエッチングするステップは、複数の相互接続を形成するようにモノリシック導電性材料をエッチングするステップを含む、及び／又は
パターン形成するステップは、マイクロ電子要素を覆い且つＥＭＩシールド相互接続要素から連続的に延びる途切れない平面を定めるように露出された外側面をパターン形成するステップを含む、及び／又は
封入材料の表面にわたって延び更に複数の相互接続要素の１つに接続されるアンテナパターンを形成するように導電性構造の露出された外側面をパターン形成する、及び／又は
アンテナパターンを形成するように導電性構造の外側面をパターン形成するステップは更に、ＥＭＩシールド相互接続要素から離間して配置される導電性構造の外側面の一部分をパターン形成するステップを含む、及び／又は
複数のＥＭＩシールド相互接続は、複数の陥凹部を間に形成するために互いから離間して配置され、カプセル化ステップは更に、封入材料で複数の陥凹部を充填するステップを含み、パターン形成ステップは、封入材料の表面を露出させる。
【0123】
本開示の別の態様によれば、マイクロ電子組立体は、マイクロ電子要素、複数のバックサイド導電性構成要素、及び封入材料を含む。マイクロ電子要素は、活性前面と、対向する背面と、前面と背面の間に延びる対向する縁面とを有することができる。複数のバックサイド導電性構成要素の少なくとも一部は、ＥＭＩシールドバックサイド導電性構成要素である。ＥＭＩシールドバックサイド導電性構成要素は更に、ＥＭＩシールド相互接続要素及び少なくとも１つのＥＭＩシールドバックサイドルーティング配線を含むことができ、ＥＭＩシールドバックサイド導電性構成要素は、マイクロ電子要素の縁面と背面の少なくとも１つに隣接してＥＭＩシールド構造を形成し、封入材料は、少なくともマイクロ電子要素及びＥＭＩシールド相互接続要素の対向する縁面を囲む。ＥＭＩシールド相互接続要素は、ＥＭＩシールド構造の第１部分を形成するよう構成され、少なくとも１つのＥＭＩシールドバックサイドルーティング配線は、マイクロ電子要素の背面を覆い、ＥＭＩシールド構造の第２部分を形成し、少なくとも１つのバックサイドルーティング配線は、ＥＭＩシールド相互接続要素の少なくとも１つから封入材料の表面に沿って連続的に延びる、及び／又は
少なくとも１つのＥＭＩシールドバックサイドルーティング配線は、マイクロ電子要素の平面を覆い且つＥＭＩシールド相互接続要素のうちの対応する１つから離れて延びる単一のルーティング配線である、及び／又は
少なくとも１つのＥＭＩシールドバックサイドルーティング配線は、ＥＭＩシールド構造の主面を形成するＥＭＩシールドバックサイドルーティング配線を含み、主面は、ＥＭＩシールド相互接続要素の各々から延びて且つ結合される連続平面である、及び／又は
少なくとも１つのＥＭＩシールドバックサイドルーティング配線は、複数のＥＭＩシールドバックサイドルーティング配線であり、複数のＥＭＩシールドバックサイドルーティング配線の各々は、ＥＭＩシールド相互接続要素の対応する要素から連続的に延びる、及び／又は
複数のＥＭＩシールドバックサイドルーティング配線は、グリッドパターンに配列される、及び／又は
複数のＥＭＩシールドバックサイドルーティング配線の一部は、水平方向に延び、複数のＥＭＩシールドバックサイドルーティング配線の他の部分は、複数のＥＭＩシールドバックサイドルーティング配線の一部に垂直の方向に延びる、及び／又は
複数のバックサイド導電性構成要素の他の構成要素は各々、相互接続要素と、相互接続要素から離れて且つ封入材料の表面にわたって連続的に延びるトレースを含む、及び／又は
複数のバックサイド導電性構成要素の少なくとも１つの他の構成要素は、相互接続要素と、アンテナを形成するようにパターン形成されたバックサイドルーティング配線とを含む、及び／又は
マイクロ電子要素は、第１マイクロ電子要素であり、組立体は更に、第２マイクロ電子要素を含み、第１マイクロ電子要素は、ＥＭＩシールド構造内に位置付けられ、第２マイクロ電子要素は、ＥＭＩシールド構造の外側に位置付けられる。
少なくとも１つのＥＭＩシールドバックサイドルーティング配線は、マイクロ電子要素の平面を覆い且つＥＭＩシールド相互接続要素のうちの対応する１つから離れて延びる単一のルーティング配線である、及び／又は
少なくとも１つのＥＭＩシールドバックサイドルーティング配線は、ＥＭＩシールド構造の主面を形成するＥＭＩシールドバックサイドルーティング配線を含み、主面は、ＥＭＩシールド相互接続要素の各々から延びて且つ結合される連続平面である、及び／又は
少なくとも１つのＥＭＩシールドバックサイドルーティング配線は、複数のＥＭＩシールドバックサイドルーティング配線であり、複数のＥＭＩシールドバックサイドルーティング配線の各々は、ＥＭＩシールド相互接続要素の対応する要素から連続的に延びる、及び／又は
複数のＥＭＩシールドバックサイドルーティング配線は、グリッドパターンに配列される、及び／又は
複数のＥＭＩシールドバックサイドルーティング配線の一部は、水平方向に延び、複数のＥＭＩシールドバックサイドルーティング配線の他の部分は、複数のＥＭＩシールドバックサイドルーティング配線の一部に垂直の方向に延びる、及び／又は
複数のバックサイド導電性構成要素の他の構成要素は各々、相互接続要素と、相互接続要素から離れて且つ封入材料の表面にわたって連続的に延びるトレースを含む、及び／又は
複数のバックサイド導電性構成要素の少なくとも１つの他の構成要素は、相互接続要素と、アンテナを形成するようにパターン形成されたバックサイドルーティング配線とを含む、及び／又は
マイクロ電子要素は、第１マイクロ電子要素であり、組立体は更に、第２マイクロ電子要素を含み、第１マイクロ電子要素は、ＥＭＩシールド構造内に位置付けられ、第２マイクロ電子要素は、ＥＭＩシールド構造の外側に位置付けられる。
【0124】
別の態様によれば、システムは更に、前述のマイクロ電子組立体と、組立体に電気的に接続された１又は２以上の他の電子構成要素とを含む、及び／又は
システムは更に、ハウジング、組立体、及びハウジングに取り付けられる他の電子構成要素を含む。
システムは更に、ハウジング、組立体、及びハウジングに取り付けられる他の電子構成要素を含む。
【0125】
本開示の別の態様によれば、一体形成されたアンテナを備えたマイクロ電子パッケージを製造する方法は、導電性構造をパターン形成して、ベース、ベースから離れて連続的に延びる複数の相互接続要素、及びマイクロ電子要素を受けるサイズにされたダイアタッチエリアを形成するステップ、キャリア上に配置されたマイクロ電子要素がダイアタッチエリア内に位置付けられるように、複数の相互接続要素の終端部をキャリアに接合するステップ、導電性構造の外側面が露出されたままになるように複数の相互接続要素とマイクロ電子要素を封入材料でカプセル化するステップ、キャリアを取り除いて複数の相互接続要素の自由端部を露出させるステップ、及び封入材料の表面を露出させて、複数の相互接続要素から連続して延長しこれに一体形成される複数の導電性バックサイドルーティング配線を含むように導電性構造の露出された外側面をパターン形成するステップを含み、複数の導電性バックサイドルーティング配線は、封入材料の表面にわたって延び、複数の導電性バックサイドルーティング配線の第１導電性バックサイドルーティング配線は、アンテナを形成するためにアンテナ経路経線にパターン形成され、複数の導電性バックサイドルーティング配線の第２導電性バックサイドルーティング配線は、信号、接地、又は電力の少なくとも１つを伝達することができるトレースにパターン形成される、及び／又は
アンテナルーティング配線をパターン形成するステップは、封入材料の表面にわたって１又は２以上の方向に延びるようアンテナルーティング配線をパターン形成するステップを含む、及び／又は
トレースは接地を伝達し、露出された外側面をパターン形成するステップは更に、信号、又は電力の１つを伝達するために複数の導電性バックサイドルーティング配線の第３バックサイド導電性ルーティング配線をパターン形成するステップを含む、及び／又は
露出された外側面をパターン形成するステップは更に、複数の導電性バックサイドルーティング配線の一部を、マイクロ電子要素を覆う電磁干渉シールド構造にパターン形成するステップを含む。
アンテナルーティング配線をパターン形成するステップは、封入材料の表面にわたって１又は２以上の方向に延びるようアンテナルーティング配線をパターン形成するステップを含む、及び／又は
トレースは接地を伝達し、露出された外側面をパターン形成するステップは更に、信号、又は電力の１つを伝達するために複数の導電性バックサイドルーティング配線の第３バックサイド導電性ルーティング配線をパターン形成するステップを含む、及び／又は
露出された外側面をパターン形成するステップは更に、複数の導電性バックサイドルーティング配線の一部を、マイクロ電子要素を覆う電磁干渉シールド構造にパターン形成するステップを含む。
【0126】
本開示の別の態様によれば、組立体は、活性前面と、対向する背面と、前面と背面の間に延びる対向する縁面とを有するマイクロ電子要素、複数のバックサイド導電性構成要素であって、複数の各々が、相互接続要素と相互接続要素に一体形成され且つこれに接続されたバックサイドルーティング配線を含むことを特徴とする複数のバックサイド導電性構成要素、及びマイクロ電子要素と複数のバックサイド導電性構成要素の縁部を包む封入材料とを含み、第１バックサイド導電性構成要素の第１バックサイドルーティング配線は、アンテナパターンを含み、第２バックサイド導電性構成要素の第２バックサイドルーティング配線は、電力、接地、又は信号の１つの導電接続を供給するトレースを含む、及び／又は
複数の導電性バックサイドルーティング配線の一部は、マイクロ電子要素を覆う電磁干渉シールド構造を形成する。
複数の導電性バックサイドルーティング配線の一部は、マイクロ電子要素を覆う電磁干渉シールド構造を形成する。
【0127】
本開示で使用される「上側」、「下側」、「上部」、「底部」、「上方」、「下方」、及び方向を示す類似の用語は、重力の座標系ではなく、構成要素自体の座標系を指す。各部品は、図に示された方向における重力の座標系に向けられ、図面の上部は、重力の座標系において上方であり、図面の底面が下方であり、マイクロ電子要素の上面は、実際に、重力座標系におけるマイクロ電子要素の底面の上方にある。しかしながら、部分が反転して、図面の上部が重力座標系において下に面した状態では、マイクロ電子要素の上面は、重力座標系においてマイクロ電子要素の底面の下方にある。
【0128】
構成要素の誘電領域又は誘電構造、例えば、本開示で使用される回路構造、インターポーザー、マイクロ電子要素、キャパシタ、電圧レギュレータ、回路パネル、基板などに関して、電気的導電素子が、キャリア、誘電領域、又は他の構成要素の表面に「ある」という記述は、表面が他の何れかの要素によって覆われていないか又はこれと組み立てられていない時に、電気的導電性素子は、誘電領域又は構成要素の外側から誘電領域の表面に垂直の方向に移動する理論的ポイントに接することができることを示す。従って、誘電領域の表面にある端子又は他の導電性素子は、このような表面から突出することができ、このような表面と同一平面にすることができ、又は誘電領域の孔又は窪みにこのような表面に対して陥凹にすることができる。
【0129】
本開示全体を通して、マイクロ電子要素又は再配線構造の前面及び背面に平行の方向は、本明細書では「水平」又は「側方」方向と呼ばれ、マイクロ電子要素の前面及び背面に垂直であるか又はマイクロ電子要素の縁面に平行である方向は、本明細書では上向き又は下向き方向と呼ばれ、また本明細書では「垂直」方向と呼ばれることもある。本明細書で示される方向は、本開示で示される構造の座標系である。従って、これらの方向は、標準的又は重力の座標系に対する何れの方位にも位置することができる。
【0130】
他に指示されない限り、前述の代替の実施例は、相互に排他的なものではないが、固有の利点を達成するために様々な組み合わせで実施することができる。とりわけ、１つの実施形態における特徴の説明は、別の実施形態にも適用可能であることを理解されたい。例えば、１つの実施形態における、類似の構成要素又は特徴の様々な高さ、厚み、及び一般的な説明の記述は、要求されないとしても他の実施形態で同じとすることができる。上述の特徴のこれらの及び他の変種及び組み合わせを、請求項によって定義される主題から逸脱することなく利用することができるので、実施形態の前述の説明は、請求項によって定義される主題の制限ではなく例証として捉えるべきである。加えて、本明細書に記述する実施例の提示、並びに「など」、「含む」などのように表現される節は、特定の実施例に請求項の主題を制限するものと解釈すべきではなく、逆に実施例は、多くの可能性のある実施形態の１つを例証するに過ぎないものとする。更に、異なる図面における同じ又は類似の参照数字は、同じ又は類似の要素を識別することができる。
【0131】
本明細書は、限定ではないが、以下を含む実施形態を開示する。
１．一体形成された電磁干渉（「ＥＭＩ」）シールド構造を備えたマイクロ電子パッケージを製造する方法であって、
ベースと、ベースから離れて連続的に延びる複数の相互接続要素と、マイクロ電子要素を受けるサイズにされたダイアタッチエリアとを含むよう導電性構造をパターン形成するステップであって、複数の相互接続要素の一部は、ダイアタッチエリアの周囲の周りに延びるＥＭＩシールド相互接続要素である、ステップと、
キャリア上に配置されたマイクロ電子要素が、ダイアタッチエリア内に位置付けられ、ＥＭＩシールド相互接続要素が、マイクロ電子要素の側方に隣接して前記マイクロ電子要素の周りに延びるように、複数の相互接続要素及びＥＭＩシールド相互接続要素の終端部をキャリアに接合するステップであって、パターン形成ステップは更に、ＥＭＩシールド相互接続要素が、ＥＭＩシールド構造の第１部分を形成するためにマイクロ電子要素の周りに離間して配置されるように、複数のＥＭＩシールド相互接続要素をパターン形成するステップを更に含む、ステップと、
導電性構造の外側面を露出させておくように、複数の相互接続要素、ＥＭＩシールド相互接続要素、及びマイクロ電子要素を封入材料でカプセル化するステップと、
キャリアを取り除いて、複数の相互接続要素及び前記ＥＭＩシールド相互接続要素の自由端部を露出させるステップと、
ＥＭＩシールド構造の第２部分が、ＥＭＩシールド構造の第１部分から離れて連続して延び、ＥＭＩシールド構造の第１部分に一体形成されるように、ＥＭＩシールド構造の第２部分を形成するようにマイクロ電子要素を覆っている導電性構造の露出された外側面をパターン形成するステップと、
を含む、方法。
２．ＥＭＩシールドの第２部分を形成するように導電性構造の露出された外側面をパターン形成するステップは、カプセル化ステップの後に起こる、条項１の方法。
３．ＥＭＩシールド構造の第２部分が封入材料の表面に沿って延びて覆うことを更に含む、条項１の方法。
４．第２部分を形成するように露出された外側面をパターン形成するステップは、ＥＭＩシールド相互接続要素から連続的に延びるＥＭＩルーティング配線をパターン形成するステップを更に含む、条項２の方法。
５．露出された外側面をパターン形成するステップは、互いに並行に延びるようＥＭＩシールドルーティング配線の第１セットをパターン形成するステップと、グリッドパターンを形成するように第１セットに垂直の方向に延びるようＥＭＩシールドルーティング配線の第２セットをパターン形成するステップとを含む、条項４の方法。
６．複数の相互接続を形成するようモノリシック導電性材料をエッチングするステップを含む、導電性構造を形成するようにモノリシック導電性材料をエッチングするステップを更に含む、条項１の方法。
７．パターン形成ステップは、マイクロ電子要素を覆い且つＥＭＩシールド相互接続要素から連続的に延びる連続平面を定めるように露出された外側面をパターン形成するステップを含む、条項１の方法。
８．封入材料の表面にわたって延び且つ複数の相互接続要素の１つに接続されるアンテナパターンを形成するように導電性構造の露出された外側面をパターン形成するステップを更に含む、条項１の方法。
９．アンテナパターンを形成するように導電性構造の外側面をパターン形成するステップは、ＥＭＩシールド相互接続要素から離間して配置される導電性構造の外側面の一部分をパターン形成するステップを更に含む、条項８の方法。
１０．複数のＥＭＩシールド相互接続は、複数の陥凹部を間に形成するように互いから離間して配置され、カプセル化するステップは、封入材料で複数の陥凹部を充填するステップを更に含み、パターン形成ステップは、封入材料の表面を露出させる、条項１の方法。
１１．マイクロ電子組立体であって、
活性前面と、対向する背面と、前面と背面の間に延びる対向する縁面とを有するマイクロ電子要素と、
複数のバックサイド導電性構成要素であって、複数のバックサイド導電性構成要素の少なくとも一部は、ＥＭＩシールドバックサイド導電性構成要素であり、ＥＭＩシールドバックサイド導電性構成要素は更に、ＥＭＩシールド相互接続要素及び少なくとも１つのＥＭＩシールドバックサイドルーティング配線を含み、ＥＭＩシールドバックサイド導電性構成要素は、マイクロ電子要素の縁面と背面の少なくとも１つに隣接してＥＭＩシールド構造を形成することを特徴とする複数のバックサイド導電性構成要素と、
少なくともマイクロ電子要素とＥＭＩシールド相互接続要素の対向する縁面を囲む封入材料と、
を備え、
ＥＭＩシールド相互接続要素は、ＥＭＩシールド構造の第１部分を形成するよう構成され、少なくとも１つのＥＭＩシールドバックサイドルーティング配線は、マイクロ電子要素の背面を覆い且つＥＭＩシールド構造の第２部分を形成し、少なくとも１つのバックサイドルーティング配線は、ＥＭＩシールド相互接続要素の少なくとも１つから及び封入材料の表面に沿って連続的に延びる、マイクロ電子組立体。
１２．少なくとも１つのＥＭＩシールドバックサイドルーティング配線は、マイクロ電子要素の背面を覆い且つＥＭＩシールド相互接続要素のうちの対応する１つから離れて延びる単一のルーティング配線である、条項１１のマイクロ電子組立体。
１３．少なくとも１つのＥＭＩシールドバックサイドルーティング配線は、ＥＭＩシールド構造の主面を形成するＥＭＩシールドバックサイドルーティング配線を含み、主面は、ＥＭＩシールド相互接続要素の各々から延び且つＥＭＩシールド相互接続要素の各々に結合される連続平面である、条項１２のマイクロ電子組立体。
１４．少なくとも１つのＥＭＩシールドバックサイドルーティング配線は、複数のＥＭＩシールドバックサイドルーティング配線であり、複数のＥＭＩシールドバックサイドルーティング配線の各々は、ＥＭＩシールド相互接続要素の対応する要素から連続的に延びる、条項１１のマイクロ電子組立体。
１５．複数のＥＭＩシールドバックサイドルーティング配線は、グリッドパターンで配列される、条項１４のマイクロ電子組立体。
１６．複数のＥＭＩシールドバックサイドルーティング配線の一部の配線は、水平方向に延び、複数のＥＭＩバックサイドルーティング配線のその他の配線は、複数のＥＭＩシールドバックサイドルーティング配線の一部に垂直方向に延びる、条項１５のマイクロ電子要素。
１７．複数のバックサイド導電性構成要素のその他の構成要素は各々、相互接続要素と、相互接続要素から離れて連続して且つ封入材料の表面にわたって延びるトレースを含む、条項１１のマイクロ電子組立体。
１８．複数のバックサイド導電性構成要素の少なくとも１つの他の構成要素は、相互接続要素と、アンテナを形成するようパターン形成されたバックサイドルーティング配線とを含む、条項１１のマイクロ電子組立体。
１９．マイクロ電子要素は、第１マイクロ電子要素であり、マイクロ電子組立体は更に、第２マイクロ電子要素を含み、第１マイクロ電子要素は、ＥＭＩシールド構造内に位置付けられ、第２マイクロ電子要素は、ＥＭＩシールド構造の外側に位置付けられる、条項１１のマイクロ電子組立体。
２０．
条項１１に記載の組立体と、
組立体に電気的に接続される１又は２以上の他の電子構成要素と、
を備えるシステム。
２１．ハウジング、ハウジングに取り付けられる組立体及び他の電子構成要素を更に含む、条項２０で請求されるシステム。
２２．一体形成されたアンテナを備えたマイクロ電子パッケージを製造する方法であって、
ベースと、ベースから離れて連続的に延びる複数の相互接続要素と、マイクロ電子要素を受けるサイズにされたダイアタッチエリアとを形成するように導電性構造をパターン形成するステップと、
前記キャリア上に配置されたマイクロ電子要素がダイアタッチエリア内に位置付けられるように、複数の相互接続要素の終端部をキャリアに接合するステップと、
導電性構造の外側面を露出させておくように複数の相互接続要素と前記マイクロ電子要素を封入材料でカプセル化するステップと、
キャリアを取り除いて、複数の相互接続要素の自由端部を露出させるステップと、
封入材料の表面を露出させ、且つ複数の相互接続要素から連続して延長しこれに一体形成される複数の導電性バックサイドルーティング配線を含むように導電性構造の露出された外側面をパターン形成するステップであって、複数の導電性バックサイドルーティング配線が、封入材料の表面にわたって延びる、ステップと、
を含む方法であって、
複数の導電性バックサイドルーティング配線の第１導電性バックサイドルーティング配線は、アンテナを形成するようにアンテナルーティング配線にパターン形成され、
複数の導電性バックサイドルーティング配線の第２導電性バックサイドルーティング配線は、信号、接地、又は電力の少なくとも１つを伝達することができるトレースにパターン形成される、方法。
２３．アンテナルーティング配線をパターン形成するステップは、封入材料の表面にわたって２又は３以上の方向に延びるようアンテナルーティング配線をパターン形成するステップを含む、条項２２の方法。
２４．トレースは、接地を伝達し、露出された外側面をパターン形成するステップは更に、信号又は電力の１つを伝達するために複数の導電性バックサイドルーティング配線の第３バックサイド導電性ルーティング配線をパターン形成するステップを含む、条項２２の方法。
２５．露出された外側面をパターン形成するステップは、マイクロ電子要素を覆う電磁干渉シールド構造に複数の導電性バックサイドルーティング配線の一部をパターン形成するステップを更に含む、条項２２の方法。
２６．マイクロ電子組立体であって、
活性前面と、対向する背面と、前面と背面の間に延びる対向する縁面とを有するマイクロ電子要素と、
各々が、相互接続要素と、相互接続要素に一体形成され且つこれに接続されたバックサイドルーティング配線を含む、複数のバックサイド導電性構成要素と、
マイクロ電子要素と複数のバックサイド導電性構成要素の端部を囲む封入材料と、
を備え、
第１バックサイド導電性構成要素の第１バックサイドルーティング配線は、アンテナパターンを含み、
第２バックサイド導電性構成要素の第２バックサイドルーティング配線は、電力、接地、又は信号の１つの導電接続を供給するトレースを含む、マイクロ電子組立体。
２７．複数の導電性バックサイドルーティング配線の一部は、マイクロ電子要素を覆う電磁干渉シールド構造を形成する、条項２６のマイクロ電子組立体。
１．一体形成された電磁干渉（「ＥＭＩ」）シールド構造を備えたマイクロ電子パッケージを製造する方法であって、
ベースと、ベースから離れて連続的に延びる複数の相互接続要素と、マイクロ電子要素を受けるサイズにされたダイアタッチエリアとを含むよう導電性構造をパターン形成するステップであって、複数の相互接続要素の一部は、ダイアタッチエリアの周囲の周りに延びるＥＭＩシールド相互接続要素である、ステップと、
キャリア上に配置されたマイクロ電子要素が、ダイアタッチエリア内に位置付けられ、ＥＭＩシールド相互接続要素が、マイクロ電子要素の側方に隣接して前記マイクロ電子要素の周りに延びるように、複数の相互接続要素及びＥＭＩシールド相互接続要素の終端部をキャリアに接合するステップであって、パターン形成ステップは更に、ＥＭＩシールド相互接続要素が、ＥＭＩシールド構造の第１部分を形成するためにマイクロ電子要素の周りに離間して配置されるように、複数のＥＭＩシールド相互接続要素をパターン形成するステップを更に含む、ステップと、
導電性構造の外側面を露出させておくように、複数の相互接続要素、ＥＭＩシールド相互接続要素、及びマイクロ電子要素を封入材料でカプセル化するステップと、
キャリアを取り除いて、複数の相互接続要素及び前記ＥＭＩシールド相互接続要素の自由端部を露出させるステップと、
ＥＭＩシールド構造の第２部分が、ＥＭＩシールド構造の第１部分から離れて連続して延び、ＥＭＩシールド構造の第１部分に一体形成されるように、ＥＭＩシールド構造の第２部分を形成するようにマイクロ電子要素を覆っている導電性構造の露出された外側面をパターン形成するステップと、
を含む、方法。
２．ＥＭＩシールドの第２部分を形成するように導電性構造の露出された外側面をパターン形成するステップは、カプセル化ステップの後に起こる、条項１の方法。
３．ＥＭＩシールド構造の第２部分が封入材料の表面に沿って延びて覆うことを更に含む、条項１の方法。
４．第２部分を形成するように露出された外側面をパターン形成するステップは、ＥＭＩシールド相互接続要素から連続的に延びるＥＭＩルーティング配線をパターン形成するステップを更に含む、条項２の方法。
５．露出された外側面をパターン形成するステップは、互いに並行に延びるようＥＭＩシールドルーティング配線の第１セットをパターン形成するステップと、グリッドパターンを形成するように第１セットに垂直の方向に延びるようＥＭＩシールドルーティング配線の第２セットをパターン形成するステップとを含む、条項４の方法。
６．複数の相互接続を形成するようモノリシック導電性材料をエッチングするステップを含む、導電性構造を形成するようにモノリシック導電性材料をエッチングするステップを更に含む、条項１の方法。
７．パターン形成ステップは、マイクロ電子要素を覆い且つＥＭＩシールド相互接続要素から連続的に延びる連続平面を定めるように露出された外側面をパターン形成するステップを含む、条項１の方法。
８．封入材料の表面にわたって延び且つ複数の相互接続要素の１つに接続されるアンテナパターンを形成するように導電性構造の露出された外側面をパターン形成するステップを更に含む、条項１の方法。
９．アンテナパターンを形成するように導電性構造の外側面をパターン形成するステップは、ＥＭＩシールド相互接続要素から離間して配置される導電性構造の外側面の一部分をパターン形成するステップを更に含む、条項８の方法。
１０．複数のＥＭＩシールド相互接続は、複数の陥凹部を間に形成するように互いから離間して配置され、カプセル化するステップは、封入材料で複数の陥凹部を充填するステップを更に含み、パターン形成ステップは、封入材料の表面を露出させる、条項１の方法。
１１．マイクロ電子組立体であって、
活性前面と、対向する背面と、前面と背面の間に延びる対向する縁面とを有するマイクロ電子要素と、
複数のバックサイド導電性構成要素であって、複数のバックサイド導電性構成要素の少なくとも一部は、ＥＭＩシールドバックサイド導電性構成要素であり、ＥＭＩシールドバックサイド導電性構成要素は更に、ＥＭＩシールド相互接続要素及び少なくとも１つのＥＭＩシールドバックサイドルーティング配線を含み、ＥＭＩシールドバックサイド導電性構成要素は、マイクロ電子要素の縁面と背面の少なくとも１つに隣接してＥＭＩシールド構造を形成することを特徴とする複数のバックサイド導電性構成要素と、
少なくともマイクロ電子要素とＥＭＩシールド相互接続要素の対向する縁面を囲む封入材料と、
を備え、
ＥＭＩシールド相互接続要素は、ＥＭＩシールド構造の第１部分を形成するよう構成され、少なくとも１つのＥＭＩシールドバックサイドルーティング配線は、マイクロ電子要素の背面を覆い且つＥＭＩシールド構造の第２部分を形成し、少なくとも１つのバックサイドルーティング配線は、ＥＭＩシールド相互接続要素の少なくとも１つから及び封入材料の表面に沿って連続的に延びる、マイクロ電子組立体。
１２．少なくとも１つのＥＭＩシールドバックサイドルーティング配線は、マイクロ電子要素の背面を覆い且つＥＭＩシールド相互接続要素のうちの対応する１つから離れて延びる単一のルーティング配線である、条項１１のマイクロ電子組立体。
１３．少なくとも１つのＥＭＩシールドバックサイドルーティング配線は、ＥＭＩシールド構造の主面を形成するＥＭＩシールドバックサイドルーティング配線を含み、主面は、ＥＭＩシールド相互接続要素の各々から延び且つＥＭＩシールド相互接続要素の各々に結合される連続平面である、条項１２のマイクロ電子組立体。
１４．少なくとも１つのＥＭＩシールドバックサイドルーティング配線は、複数のＥＭＩシールドバックサイドルーティング配線であり、複数のＥＭＩシールドバックサイドルーティング配線の各々は、ＥＭＩシールド相互接続要素の対応する要素から連続的に延びる、条項１１のマイクロ電子組立体。
１５．複数のＥＭＩシールドバックサイドルーティング配線は、グリッドパターンで配列される、条項１４のマイクロ電子組立体。
１６．複数のＥＭＩシールドバックサイドルーティング配線の一部の配線は、水平方向に延び、複数のＥＭＩバックサイドルーティング配線のその他の配線は、複数のＥＭＩシールドバックサイドルーティング配線の一部に垂直方向に延びる、条項１５のマイクロ電子要素。
１７．複数のバックサイド導電性構成要素のその他の構成要素は各々、相互接続要素と、相互接続要素から離れて連続して且つ封入材料の表面にわたって延びるトレースを含む、条項１１のマイクロ電子組立体。
１８．複数のバックサイド導電性構成要素の少なくとも１つの他の構成要素は、相互接続要素と、アンテナを形成するようパターン形成されたバックサイドルーティング配線とを含む、条項１１のマイクロ電子組立体。
１９．マイクロ電子要素は、第１マイクロ電子要素であり、マイクロ電子組立体は更に、第２マイクロ電子要素を含み、第１マイクロ電子要素は、ＥＭＩシールド構造内に位置付けられ、第２マイクロ電子要素は、ＥＭＩシールド構造の外側に位置付けられる、条項１１のマイクロ電子組立体。
２０．
条項１１に記載の組立体と、
組立体に電気的に接続される１又は２以上の他の電子構成要素と、
を備えるシステム。
２１．ハウジング、ハウジングに取り付けられる組立体及び他の電子構成要素を更に含む、条項２０で請求されるシステム。
２２．一体形成されたアンテナを備えたマイクロ電子パッケージを製造する方法であって、
ベースと、ベースから離れて連続的に延びる複数の相互接続要素と、マイクロ電子要素を受けるサイズにされたダイアタッチエリアとを形成するように導電性構造をパターン形成するステップと、
前記キャリア上に配置されたマイクロ電子要素がダイアタッチエリア内に位置付けられるように、複数の相互接続要素の終端部をキャリアに接合するステップと、
導電性構造の外側面を露出させておくように複数の相互接続要素と前記マイクロ電子要素を封入材料でカプセル化するステップと、
キャリアを取り除いて、複数の相互接続要素の自由端部を露出させるステップと、
封入材料の表面を露出させ、且つ複数の相互接続要素から連続して延長しこれに一体形成される複数の導電性バックサイドルーティング配線を含むように導電性構造の露出された外側面をパターン形成するステップであって、複数の導電性バックサイドルーティング配線が、封入材料の表面にわたって延びる、ステップと、
を含む方法であって、
複数の導電性バックサイドルーティング配線の第１導電性バックサイドルーティング配線は、アンテナを形成するようにアンテナルーティング配線にパターン形成され、
複数の導電性バックサイドルーティング配線の第２導電性バックサイドルーティング配線は、信号、接地、又は電力の少なくとも１つを伝達することができるトレースにパターン形成される、方法。
２３．アンテナルーティング配線をパターン形成するステップは、封入材料の表面にわたって２又は３以上の方向に延びるようアンテナルーティング配線をパターン形成するステップを含む、条項２２の方法。
２４．トレースは、接地を伝達し、露出された外側面をパターン形成するステップは更に、信号又は電力の１つを伝達するために複数の導電性バックサイドルーティング配線の第３バックサイド導電性ルーティング配線をパターン形成するステップを含む、条項２２の方法。
２５．露出された外側面をパターン形成するステップは、マイクロ電子要素を覆う電磁干渉シールド構造に複数の導電性バックサイドルーティング配線の一部をパターン形成するステップを更に含む、条項２２の方法。
２６．マイクロ電子組立体であって、
活性前面と、対向する背面と、前面と背面の間に延びる対向する縁面とを有するマイクロ電子要素と、
各々が、相互接続要素と、相互接続要素に一体形成され且つこれに接続されたバックサイドルーティング配線を含む、複数のバックサイド導電性構成要素と、
マイクロ電子要素と複数のバックサイド導電性構成要素の端部を囲む封入材料と、
を備え、
第１バックサイド導電性構成要素の第１バックサイドルーティング配線は、アンテナパターンを含み、
第２バックサイド導電性構成要素の第２バックサイドルーティング配線は、電力、接地、又は信号の１つの導電接続を供給するトレースを含む、マイクロ電子組立体。
２７．複数の導電性バックサイドルーティング配線の一部は、マイクロ電子要素を覆う電磁干渉シールド構造を形成する、条項２６のマイクロ電子組立体。
【符号の説明】
【0132】
１００ 例示的なマイクロ電子組立体
１０２ 例示的なＥＭＩシールド構造
１０４ ＥＭＩシールドバックサイドルーティング層
１０７ 第１側部
１０８ 第２側部
１１０、１１０Ａ バックサイド導電性構成要素
１１１ 主面
１１２ バックサイドルーティング配線
１１３ 外側面
１１４ １１４ａ1 １１４ａ2 相互接続要素
１１６ 終端部
１２０ マイクロ電子要素
１２２ 接合パッド
１２４ 活性前面
１２６ 側縁面
１２８ 背面
１３０ 封入材料
１３４ 封入材料
１３６ 上部表面
１３８ 底部表面
１４０ 任意選択的な再配線構造
１４２ 薄膜誘電体層
１４４ 前面コンタクト
１４６ 前面
１４８ 背面コンタクト
１５０ 背面
１５２ 導電性トレース
１５４ パネルコンタクト
１５６ 主面
１６０ 外部デバイス
１６２ バンプ
１６３ パッド
１６４ バンプ
１６６ ソルダマスク
１６８ 開口部
１０２ 例示的なＥＭＩシールド構造
１０４ ＥＭＩシールドバックサイドルーティング層
１０７ 第１側部
１０８ 第２側部
１１０、１１０Ａ バックサイド導電性構成要素
１１１ 主面
１１２ バックサイドルーティング配線
１１３ 外側面
１１４ １１４ａ1 １１４ａ2 相互接続要素
１１６ 終端部
１２０ マイクロ電子要素
１２２ 接合パッド
１２４ 活性前面
１２６ 側縁面
１２８ 背面
１３０ 封入材料
１３４ 封入材料
１３６ 上部表面
１３８ 底部表面
１４０ 任意選択的な再配線構造
１４２ 薄膜誘電体層
１４４ 前面コンタクト
１４６ 前面
１４８ 背面コンタクト
１５０ 背面
１５２ 導電性トレース
１５４ パネルコンタクト
１５６ 主面
１６０ 外部デバイス
１６２ バンプ
１６３ パッド
１６４ バンプ
１６６ ソルダマスク
１６８ 開口部
【図1】
【図2】
【図3】
【図3A】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11A】
【図11B】
【図11C】
【図11D】
【図11E】
【図11F】
【図11G】
【図11H】
【図11I】
【図11J】
【図11K】
【図12】
【図13】
【図14A】
【図14B】
【図14C】
【図14D】
【図14E】
【図14F】
【図14G】
【図14H】
【図14I】
【図14J】
【図14K】
【図14L】
【図15】
【図16】
【図17】
【国際調査報告】