▶ テキサス インスツルメンツ インコーポレイテッドの特許一覧
特表2024-541585電圧レギュレータにおけるドロップアウト状態後のオーバーシュートを制限するための技法
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2024-11-08
(54)【発明の名称】電圧レギュレータにおけるドロップアウト状態後のオーバーシュートを制限するための技法
(51)【国際特許分類】
G05F 1/56 20060101AFI20241031BHJP
【ＦＩ】
G05F1/56 310C
【審査請求】未請求
【予備審査請求】未請求
(21)【出願番号】P 2024532178
(86)(22)【出願日】2022-11-29
(85)【翻訳文提出日】2024-07-12
(86)【国際出願番号】 US2022051127
(87)【国際公開番号】W WO2023097094
(87)【国際公開日】2023-06-01
(31)【優先権主張番号】63/283,579
(32)【優先日】2021-11-29
(33)【優先権主張国・地域又は機関】US
(31)【優先権主張番号】17/828,089
(32)【優先日】2022-05-31
(33)【優先権主張国・地域又は機関】US
(81)【指定国・地域】
(71)【出願人】
【識別番号】507107291
【氏名又は名称】テキサス インスツルメンツ インコーポレイテッド
(74)【代理人】
【識別番号】230129078
【弁護士】
【氏名又は名称】佐藤 仁
(72)【発明者】
【氏名】チジム オクパラ
【テーマコード（参考）】
5H430
【Ｆターム（参考）】
5H430BB01
5H430BB09
5H430BB11
5H430EE04
5H430FF02
5H430FF13
5H430GG08
5H430HH03
5H430JJ03
5H430JJ04
5H430LA02
5H430LA04
5H430LB03
(57)【要約】
電圧レギュレータ（１００）が第１の増幅器入力（１０８）と第２の増幅器入力（１０９）と増幅器出力（１１０）と増幅器供給端子（１１１）とを有する増幅器（１０７）を含む。制御可能な電流源（１１２）が、増幅器出力（１１０）に結合される制御端子を有し、フィードバック経路（１１６）を介して第２の増幅器入力（１０９）に結合される電流出力を有する。電圧ドロップアウト検出器（１２０）が電圧ドロップアウト検出器入力（１１９）と電圧ドロップアウト検出器出力（１２１）とを含む。電圧ドロップアウト検出器入力（１１９）は電流出力に結合される。電流バイアスブースト回路（１２４）が電流バイアスブースト入力（１２３）と電流バイアスブースト出力（１２５）とを含む。電流バイアスブースト入力（１２３）は電圧ドロップアウト検出器出力（１２１）に結合されており、電流バイアスブースト出力（１２５）は増幅器供給端子（１１１）に結合される。
【特許請求の範囲】
【請求項1】
電圧レギュレータであって、増幅器と、
制御可能な電流源と、
電圧ドロップアウト検出器と、
電流バイアスブースト回路と、
を含み、
前記増幅器が、第１の増幅器入力と、第２の増幅器入力と、増幅器出力と、増幅器供給端子とを有し、
前記制御可能な電流源が、前記増幅器出力に結合されている制御端子を有し、フィードバック経路を介して前記第２の増幅器入力に結合されている電流出力を有し、
前記電圧ドロップアウト検出器が、電圧ドロップアウト検出器入力と電圧ドロップアウト検出器出力とを含み、前記電圧ドロップアウト検出器入力が、前記電流出力に結合されており、
前記電流バイアスブースト回路が、電流バイアスブースト入力と電流バイアスブースト出力とを含み、前記電流バイアスブースト入力が前記電圧ドロップアウト検出器出力に結合されており、前記電流バイアスブースト出力が前記増幅器供給端子に結合されている、
電圧レギュレータ。
【請求項2】
請求項１に記載の電圧レギュレータであって、前記電圧レギュレータが、前記第１の増幅器入力上で基準電圧信号を受信するように構成されており、前記電圧レギュレータの入力上で供給電圧を受け取るように構成されており、前記電圧レギュレータの出力上で出力電圧を提供するように構成されており、
前記出力電圧が、前記供給電圧とは異なり、前記供給電圧の変化にわたって実質的に一定である、
電圧レギュレータ。
【請求項3】
請求項１に記載の電圧レギュレータであって、前記電圧ドロップアウト検出器が、第１の比較器入力と第２の比較器入力と比較器出力とを有する、比較器回路を含み、
前記第１の比較器入力が、前記第１の増幅器入力に結合され、前記第２の比較器入力が、前記第２の増幅器入力に結合され、前記比較器出力が、前記電流バイアスブースト入力に結合されている、
電圧レギュレータ。
【請求項4】
請求項３に記載の電圧レギュレータであって、前記電流バイアスブースト回路が、トリガ回路と、
電流注入回路と、
電流引き込み回路と、
を含み、
前記トリガ回路が、前記比較器出力に結合されているトリガ入力と、トリガ回路出力とを有し、
前記電流注入回路が、前記トリガ回路出力と前記増幅器供給端子との間に結合されており、前記電流注入回路が、前記トリガ回路からの電流注入信号に基づいて、前記増幅器供給端子に第１の量の電流を選択的に注入するように構成されており、
前記電流引き込み回路が、前記トリガ回路出力と前記増幅器との間に結合されており、前記電流引き込み回路が、前記電流注入回路が前記増幅器供給端子に前記第１の量の電流を注入している間に、前記増幅器から第２の量の電流を選択的に引き込むように構成されている、
電圧レギュレータ。
【請求項5】
請求項４に記載の電圧レギュレータであって、前記電流バイアスブースト回路が、前記電流出力と前記電流注入回路及び前記電流引き込み回路の各々との間に結合されているプリローディングバイアスブースト回路を含み、前記プリローディングバイアスブースト回路が、前記電流出力を継続的に監視し、前記第１の量の電流と前記第２の量の電流とを誘起する電流ブーストバイアスレベルを設定するように構成されている、
電圧レギュレータ。
【請求項6】
請求項４に記載の電圧レギュレータであって、前記電流バイアスブースト回路が、電圧ドロップアウト状態を示す電圧ドロップアウト信号を受信するように構成されているドロップアウト後維持回路を含み、
前記ドロップアウト後維持回路が更に、前記電圧ドロップアウト状態が終了した後の特定の遅延にわたって、ブーストされた電流バイアスレベルを維持するように構成されている、電圧レギュレータ。
【請求項7】
請求項４に記載の電圧レギュレータであって、更に、前記電圧レギュレータが初期的に電源オンされる後まで、前記トリガ回路をディセーブルするように構成されている、パワーオンリセットドロップアウトディセーブル回路を含む、電圧レギュレータ。
【請求項8】
請求項１に記載の電圧レギュレータであって、前記増幅器が入力段を含み、前記入力段が、第１の入力段トランジスタと、
第２の入力段トランジスタと、
を含み、
前記第１の入力段トランジスタの第１の制御端子が、前記第１の増幅器入力に対応しており、
前記第２の入力段トランジスタの第２の制御端子が、前記第２の増幅器入力に対応しており、
前記第１の入力段トランジスタ及び前記第２の入力段トランジスタのソース端子が、共通ノードにおいて互いに結合されており、前記共通ノードが、前記増幅器供給端子に対応している、電圧レギュレータ。
【請求項9】
請求項８に記載の電圧レギュレータであって、前記増幅器が出力段を含み、前記出力段が、第１の分岐点と、
第２の分岐点と、
バッファと、
を含み、
前記第１の分岐点から、第１の分岐及び第２の分岐が前記第１の入力段トランジスタの第１のドレイン端子から分岐しており、
前記第２の分岐点から、第３の分岐及び第４の分岐が前記第２の入力段トランジスタの第２のドレイン端子から分岐しており、
前記バッファが、前記第１の分岐点に結合されているバッファ入力と、前記増幅器出力に結合されており、前記制御可能な電流源の前記制御端子に結合されているバッファ出力とを含む、
電圧レギュレータ。
【請求項10】
請求項９に記載の電圧レギュレータであって、前記電圧ドロップアウト検出器が比較器回路を含み、
前記比較器回路が、第１の比較器入力と、第２の比較器入力と、比較器出力とを有し、前記第１の比較器入力が前記第１の増幅器入力に結合されており、前記第２の比較器入力が前記第２の増幅器入力に結合されている、電圧レギュレータ。
【請求項11】
請求項１０に記載の電圧レギュレータであって、前記電流バイアスブースト回路が、トリガ回路と、
電流注入回路と、
電流引き込み回路と、
を含み、
前記トリガ回路が、前記比較器出力に結合されているトリガ回路入力と、トリガ回路出力とを有し、
前記電流注入回路が、前記トリガ回路出力に結合されている電流注入回路入力と、前記共通ノードに結合されている電流注入回路出力とを含み、
前記電流引き込み回路が、前記トリガ回路出力に及び前記第１の分岐又は前記第２の分岐のいずれかに結合されている、第１の電流引き込みトランジスタと、前記トリガ回路出力に及び前記第３の分岐又は前記第４の分岐のいずれかに結合されている、第２の電流引き込みトランジスタとを含む、
電圧レギュレータ。
【請求項12】
請求項１に記載の電圧レギュレータであって、前記電流バイアスブースト回路が、前記電圧ドロップアウト検出器が電圧ドロップアウト状態を検出することに応答して第１の電流レベルで電流バイアスブーストパルスを提供するように構成されており、前記電流バイアスブースト回路が、前記電圧ドロップアウト状態の終了が生じるときに、前記第１の電流レベルよりも大きい第２の電流レベルで前記電流バイアスブーストパルスを提供するように構成されている、電圧レギュレータ。
【請求項13】
請求項１２に記載の電圧レギュレータであって、前記電流バイアスブースト回路が、前記電圧ドロップアウト状態の前記終了後の特定の時間にわたって、前記電流バイアスブーストパルスを印加する、電圧レギュレータ。
【請求項14】
請求項１に記載の電圧レギュレータであって、前記電流バイアスブースト回路が、電圧ドロップアウト状態の終了が生じるときにのみ、増大した電流レベルを有する電流バイアスブーストパルスを提供し、前記電圧ドロップアウト状態が初期的に存在しているときには提供しないように構成されている、電圧レギュレータ。
【請求項15】
電子システムであって、電源と、
負荷回路と、
電圧レギュレータと、
を含み、
前記電源が、電源電圧を提供するように構成されており、
前記負荷回路が、前記電源電圧とは異なる負荷電圧で動作するように構成されており、
前記電圧レギュレータが、前記電源と前記負荷回路との間に配されており、前記電圧レギュレータが、入力電圧を受け取り、出力電圧を提供するように構成され、前記電圧レギュレータが、
増幅器と、
制御可能な電流源トランジスタと、
電圧ドロップアウト検出器と、
電流バイアスブースト回路と、
を含み、
前記増幅器が、第１の増幅器入力と、第２の増幅器入力と、増幅器出力と、増幅器供給端子とを有し、前記増幅器供給端子が前記電源に結合されており、
前記制御可能な電流源トランジスタが、前記増幅器出力に結合されている制御端子を有し、フィードバック経路を介して前記第２の増幅器入力に結合されているトランジスタ出力を有し、前記トランジスタ出力が前記負荷回路に結合されており、
前記電圧ドロップアウト検出器が、電圧ドロップアウト検出器入力と電圧ドロップアウト検出器出力とを含み、前記電圧ドロップアウト検出器入力が前記トランジスタ出力に結合されており、
前記電流バイアスブースト回路が、電流バイアスブースト入力と電流バイアスブースト出力とを含み、前記電流バイアスブースト入力が、前記電圧ドロップアウト検出器出力に結合されており、前記電流バイアスブースト出力が、前記増幅器供給端子に結合されている、
電子システム。
【請求項16】
請求項１５に記載の電子システムであって、前記電源がバッテリであり、前記負荷回路が集積回路である、電子システム。
【請求項17】
方法であって、増幅器において、或る入力電圧レベルを有する入力供給電圧を受け取ることと、
前記入力供給電圧に基づいて、前記増幅器から前記入力電圧レベルとは異なる出力電圧レベルを有する出力電圧を提供することと、
前記出力電圧レベルが第１の特定の電圧閾値で降下するか否か、又は前記出力電圧レベルが、第２の特定の電圧閾値よりも大きい電圧オーバーシュートを有するか否かを判定することによって、電圧ドロップアウト状態が存在するか否かを検出することと、
前記電圧ドロップアウト状態が存在するか否かに基づいて、電流バイアスブースト信号を前記増幅器に選択的に提供することと、
を含む、方法。
【請求項18】
請求項１７に記載の方法であって、前記電流バイアスブースト信号が、前記電圧ドロップアウト状態が存在するときに、第１の電流レベルまで増大し、前記電圧ドロップアウト状態が終了するときに、前記第１の電流レベルよりも大きい第２の電流レベルまで増大する、方法。
【請求項19】
請求項１８に記載の方法であって、前記電圧ドロップアウト状態が終了した後の特定の時間にわたって前記第２の電流レベルが印加される、方法。
【請求項20】
請求項１７に記載の方法であって、前記電流バイアスブースト信号が、前記電圧ドロップアウト状態が存在している間はベース電流レベルのままであり、前記電圧ドロップアウト状態が終了するときに前記ベース電流レベルよりも大きい第２の電流レベルまで増大する、方法。
【発明の詳細な説明】
【背景技術】
【0001】
電圧レギュレータは、入力電圧を受け取り、入力電圧に基づいて実質的に一定の出力電圧を送出するために入力電圧を変換するように設計されている電気回路である。電圧レギュレータは、コンピュータ電源などのデバイスにおいて見られるものであり、プロセッサ及びその他の要素によって用いられるＤＣ電圧を安定化させる。電圧レギュレータはまた、自動車用電子機器、産業用電子機器、又はその他の用途においても見られ得、一般に、定電圧を利用する集積回路又はその他の構成要素に給電するために用いられる、安定した電圧を提供する。
【発明の概要】
【0002】
電圧レギュレータが、第１の増幅器入力と第２の増幅器入力と増幅器出力と増幅器供給端子とを有する増幅器を含む。制御可能な電流源が、増幅器出力に結合されている制御端子を有し、フィードバック経路を介して第２の増幅器入力に結合されている電流出力を有する。電圧ドロップアウト検出器が、電圧ドロップアウト検出器入力と電圧ドロップアウト検出器出力とを含む。電圧ドロップアウト検出器入力は、電流出力に結合されている。電流バイアスブースト回路が、電流バイアスブースト入力と電流バイアスブースト出力とを含む。電流バイアスブースト入力は、電圧ドロップアウト検出器出力に結合されており、電流バイアスブースト出力は、増幅器供給端子に結合されている。
【0003】
電子システムが、電源電圧を提供するように構成されている電源と、負荷電圧で動作するように構成されている負荷回路と、電源と負荷回路との間に配されている電圧レギュレータとを含む。負荷電圧は、電源電圧とは異なる。電圧レギュレータは、入力電圧を受け取るように構成され、出力電圧を出力するように構成されている。電圧レギュレータは、第１の増幅器入力と第２の増幅器入力と増幅器出力と増幅器供給端子とを有する増幅器を含む。増幅器供給端子は、電源に結合されている。制御可能な電流源トランジスタが、増幅器出力に結合されている制御端子を有し、フィードバック経路を介して第２の増幅器入力に結合されているトランジスタ出力を有する。トランジスタ出力はまた、負荷回路にも結合されている。電圧ドロップアウト検出器が、電圧ドロップアウト検出器入力と電圧ドロップアウト検出器出力とを含み、電圧ドロップアウト検出器入力は、トランジスタ出力に結合されている。電流バイアスブースト回路が、電流バイアスブースト入力と電流バイアスブースト出力とを含む。電流バイアスブースト入力は、電圧ドロップアウト検出器出力に結合されており、電流バイアスブースト出力は、増幅器供給端子に結合されている。
【0004】
方法もまた提供される。本方法において、或る入力電圧レベルを有する入力供給電圧が、増幅器において受け取られる。入力供給電圧に基づいて、入力電圧レベルとは異なる出力電圧レベルを有する出力電圧が、増幅器から出力される。本方法は、出力電圧レベルが、第１の特定の電圧閾値まで降下するか否か、又は、出力電圧レベルが、第２の特定の電圧閾値よりも大きい電圧オーバーシュートを有するか否かを判定することによって、電圧ドロップアウト状態が存在するか否かを検出する。電圧ドロップアウト状態が存在するか否かに基づいて、電流バイアスブースト信号が増幅器に選択的に提供される。
【図面の簡単な説明】
【0005】
【図1】いくつかの例における、電圧レギュレータを含む電子システムのブロック図である。
【0006】
【0007】
【図3】いくつかの例における、電圧レギュレータを含む電子システムのブロック図である。
【0008】
【図4】いくつかの例における、電圧レギュレータの回路図である。
【0009】
【図5】いくつかの例における、別の電圧レギュレータの回路図である。
【0010】
【図6】本記載のいくつかの方法に従ったフローチャートである。
【0011】
【図7】本記載のいくつかの方法に従ったフローチャートである。
【発明を実施するための形態】
【0012】
図面は、正確な縮尺ではない。
【0013】
図１は、いくつかの例における電子システム１００を示す。電子システム１００は、電源１０２及び負荷回路１０４を含む。電源１０２と負荷回路１０４との間に電圧レギュレータ１０６が配されている。電圧レギュレータ１０６は、電源１０２の出力に結合されている入力１０３と、負荷回路１０４に結合されている出力１０５とを有する。
【0014】
電圧レギュレータ１０６は、入力１０３上で入力電圧Ｖｉｎを受け取り、入力電圧を、出力１０５上に提供される出力電圧Ｖｏｕｔに変換するように構成されている。例えば、いくつかの例において、電源１０２は、およそ１４ボルトの入力電圧を送出するバッテリとすることができ、負荷回路１０４は、およそ５ボルトで動作する集積回路とすることができ、それゆえ、電圧レギュレータ１０６は、１４ボルトの入力電圧を、集積回路に給電するために５ボルトの出力電圧に変換する。むろん、１４ボルトの入力と５ボルトの出力を用いるこの例は単なる一例であり、入力電圧及び出力電圧は、実装に応じて他の種々の値を有することが可能である。
【0015】
理想的な場合において、入力電圧Ｖｉｎに緩やかに変動する変化又は急激に変動する変化があるときでも、出力電圧Ｖｏｕｔは時間的に一定のままである。しかしながら、入力電圧が変動する実際のケースでは、対応する変動が出力電圧に依然として存在することがよくある。例えば、入力電圧は、電源自体における変化に起因して変動し得（例えば、電源がバッテリである場合、負荷回路が電力を消費するにつれてバッテリ電圧が減少し得）、及び／又は、とりわけ、入力電圧は、負荷回路１０４の電力需要の変化に起因して変動する場合があり（例えば、負荷回路が、電力引き出しの突然の著しい増大を有する場合、入力電圧は、そうした需要を満たそうとして暫時「低下」又は「降下」し得）、こうした入力電圧変動は、いくつかの点に関して、減衰された方式で出力電圧へと伝わる。
【0016】
入力電圧の変化にわたって比較的一定の出力電圧を維持することを助けるために、電圧レギュレータ１０６は、増幅器１０７と、制御可能な電流源１１２と、フィードバック経路１１６とを含む。増幅器１０７は、第１の増幅器入力１０８と、第２の増幅器入力１０９と、増幅器出力１１０と、増幅器供給端子１１１とを有する。増幅器供給端子１１１は、電圧レギュレータ１０６の入力１０３に対応している。制御可能な電流源１１２は、増幅器供給端子Ｖｄｄと接地端子Ｖｓｓとの間に延在する電流経路上に配され、増幅器出力１１０に結合されている制御端子を有する。この電流経路上に第１の抵抗器１１３及び第２の抵抗器１１４が配されており、それゆえ、第１の点（これは、制御可能な電流源１１２の電流出力に対応する）が、電圧レギュレータ１０６の出力１０５に対応し、電流経路上の第２の点が、フィードバック経路１１６を介して第２の増幅器入力１０９に結合されている。
【0017】
増幅器１０７は、第１の増幅器入力１０８上の基準電圧（Ｖｒｅｆ）を、第２の増幅器入力１０９上のフィードバック電圧（Ｖｆｂ）と比較し、この比較に基づいて、増幅器出力１１０上に制御信号を提供するように構成されている。制御信号は、制御可能な電流源１１２を通過する電流の量を増大又は減少させ、それにより、出力１０５上の出力電圧Ｖｏｕｔを、通常はある程度の電圧オフセットを伴って、基準電圧Ｖｒｅｆに対応するように「調整」する。例えば、初期に基準電圧Ｖｒｅｆが５ボルトに設定されている例では、出力電圧Ｖｏｕｔは７ボルトであり、フィードバック電圧Ｖｆｂは６ボルトである（第１の抵抗器１１３を介した、ある程度の電圧降下に起因するものであり、こうした電圧降下は、第１の抵抗器１１３と第２の抵抗器１１４との比によって決定される）。この場合、フィードバック電圧Ｖｆｂは、基準電圧Ｖｒｅｆよりも大きく、それゆえ、増幅器１０７は、制御可能な電流源１１２を介する電流を減少させるように制御信号の電圧レベルを「調整」することができ、それにより、出力電圧Ｖｏｕｔが低減する。出力電圧が過度に低くなる（フィードバック電圧Ｖｆｂを、基準電圧Ｖｒｅｆ未満に降下させる）場合、増幅器１０７は制御信号の電圧レベルを再び「調整」して、制御可能な電流源１１２を介する電流を増大させ、それに対応して出力電圧Ｖｏｕｔを増大させる。それゆえ、出力電圧Ｖｏｕｔは、理想的には、Ｖｒｅｆに追従する出力電圧を提供するように、フィードバック経路１１６を介して継続的に制御される。
【0018】
本記載のいくつかの態様は、このフィードバックを利用する電子システムであっても、何らかの条件下では、例えば、負荷回路１０４が突然の著しい電力の増大を引き出す場合など、入力電圧Ｖｉｎは暫時の修正不能な「降下」を依然として呈し得るという認識にある。この状態は、いくつかの文脈において「電圧ドロップアウト状態」と称される。図２は、入力電圧（Ｖｉｎ）が、時間２０１の間、初期電圧レベルを有し、次いで、時間２０２において、第２の電圧レベルまで暫時「降下」し、時間２０３の間、低いままである例を示す。図示されるように、この例はステップダウン電圧レギュレータを表現しているので出力電圧が入力電圧よりも低いにもかかわらず、出力電圧Ｖｏｕｔは、時間２０２及び時間２０３の間、この「降下」にいくぶん追従する。電圧ドロップアウト状態の間、負荷回路１０４は、予期されるよりも低い電圧を受け取るので、電圧ドロップアウト自体がいくぶん問題となり得る。しかしながら、更に大きな問題となり得るのは、時間２０４（電圧ドロップアウト状態の直後）において、入力電圧が初期電圧レベルまで上昇するときに、出力電圧が、大きな過渡的な電圧オーバーシュート２０６を有することである。この電圧オーバーシュート２０６が充分な大きさを有する場合、この電圧オーバーシュートは、負荷回路１０４上のデバイスに損傷を与える恐れがあり、デバイス欠陥又は長期信頼性の懸念につながる。
【0019】
そのようなオーバーシュートを制限するために、図１の電圧レギュレータは、電圧ドロップアウト検出器１２０と、電流バイアスブースト回路１２４とを含む。電圧ドロップアウト検出器１２０は、電圧ドロップアウト検出器入力１１９と、電圧ドロップアウト検出器出力１２１とを含む。電圧ドロップアウト検出器入力１１９は、制御可能な電流源１１２の出力に結合されている。電流バイアスブースト回路１２４は、電流バイアスブースト入力１２３と、電流バイアスブースト出力１２５とを含む。電流バイアスブースト入力１２３は、電圧ドロップアウト検出器出力１２１に結合されており、電流バイアスブースト出力１２５は、増幅器供給端子１１１に結合されている。
【0020】
電流バイアスブースト回路１２４は、電圧ドロップアウト検出器１２０が電圧ドロップアウト状態を検出することに応答して、暫時の電流バイアスブーストパルスｉｂｂを提供する。電圧ドロップアウト状態は、出力電圧Ｖｏｕｔが特定の閾値未満に降下するときに検出される。この電流バイアスブーストパルスｉｂｂは、増幅器供給端子１１１に提供され、電圧ドロップアウト状態の直後の、電圧レギュレータ１０６の出力１０５における電圧オーバーシュートを軽減する。図２は、例示の曲線Ｖｏｕｔ及び曲線Ｖｏｕｔ’を示しており、Ｖｏｕｔ’は、電流バイアスブースト回路１２４によって提供される電流バイアスブーストパルスがない場合に生じる、電圧オーバーシュートの一例であり、Ｖｏｕｔは、電流バイアスブースト回路１２４が電流バイアスブーストパルスを提供するときの、軽減された出力電圧オーバーシュートを示す。
【0021】
図２は、種々の電流バイアスブースト回路によって提供することが可能な、電流バイアスブーストパルスの２つの例（ｉｂｂ－１及びｉｂｂ－２）を提供している。
【0022】
第１の電流バイアスブーストパルスｉｂｂ－１では、時間２０２における電圧ドロップアウト状態の開始時、及び時間２０３の間、電流の増大が提供される。次いで２０４において電圧ドロップアウト状態が終了した後、電流は、特定の時間２０５にわたって特定の電流パルスを提供するように増大する。
【0023】
対照的に、第２の電流バイアスブーストパルスｉｂｂ－２では、電流は、時間２０３の間、ベースレベルとして不変のままであり、その間に、必要とされる修正バイアスレベルが、能動的に監視され、バイアスブースト回路内にプリロードされるが、増幅器には印加されない。次いで、時間２０４において電圧ドロップアウト状態が終了した後、充分に正の供給の過渡状態の間に、特定の閾値を超える出力オーバーシュートが検出され、そのため、可変時間２０７の間に出力が特定の閾値を超えている限り、プリロードされたバイアスブーストが印加される。それゆえ、電圧ドロップアウト状態を検出することによって、及び、検出された電圧ドロップアウト状態又は特定の閾値を超える出力オーバーシュートに応答して増幅器供給端子に電流バイアスブーストパルスを提供することによって、本記載に従った電圧レギュレータは、電圧オーバーシュートを制限することができ、それにより、他の手法よりも信頼性が高くなる。
【0024】
図３は、いくつかの例に従った、電源３０２と負荷回路３０４との間に配されている電圧レギュレータ３０６を含む、電子システム３００のより詳細な例を示す。それゆえ、図１に関して上述された特徴は、図３の電子システム３００のいくつかの例と一貫し得る（逆もまた同様）。例えば、電圧レギュレータ３０６は、電圧レギュレータ１０６の一例とすることができ、増幅器３０７は、増幅器１０７の一例とすることができ、制御可能な電流源トランジスタ３１２は、制御可能な電流源１１２の一例とすることができ、電圧ドロップアウト検出器３２０は、電圧ドロップアウト検出器１２０の一例とすることができ、電流バイアスブースト回路３２４は、電流バイアスブースト回路１２４の一例とすることができる。図３では、電圧ドロップアウト検出器３２０は、比較器回路３３０及び電圧オフセット回路３３２を含む。電流バイアスブースト回路３２４は、トリガ回路３３４、電流注入回路３３６、及び電流引き込み回路３３８を含み、これらは、図示されるように動作可能に結合されている。
【0025】
制御可能な電流源トランジスタ３１２は、ｎチャネル電界効果トランジスタ（ＮＦＥＴ）、ｐチャネル電界効果トランジスタ（ＰＦＥＴ）、バイポーラ接合トランジスタ（ＢＪＴ、例えば、ＮＰＮ又はＰＮＰ）、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）、及び／又は、接合電界効果トランジスタ（ＪＦＥＴ）とすることができる。制御可能な電流源トランジスタ３１２は、空乏モードデバイス、ドレイン拡張デバイス、エンハンスメントモードデバイス、ナチュラルトランジスタ、又はその他のタイプのデバイス構造トランジスタとし得る。また、制御可能な電流源トランジスタ３１２（並びに、電圧レギュレータ３０６の任意の部分及び／又は全ての部分）は、とりわけ、単結晶シリコン基板、シリコンオンインシュレータ（ＳＯＩ）基板、炭化ケイ素基板（ＳｉＣ）、窒化ガリウム基板（ＧａＮ）、又はガリウムヒ素基板（ＧａＡｓ）の中又はその上に実装され得る。
【0026】
電圧ドロップアウト検出器３２０内で、比較器回路３３０は、第１の比較器入力３４０、第２の比較器入力３４２、及び、電圧ドロップアウト検出器出力３４４に対応する比較器出力を含む。第１の比較器入力３４０は、第１の増幅器入力３０８に結合されており、第２の比較器入力３４２は、第２の増幅器入力３０９に結合されている。図示の例では、電圧オフセット回路３３２は、第１の増幅器入力３０８と第１の比較器入力３４０との間に配置されているが、電圧オフセット回路３３２は、代替的に、第２の増幅器入力３０９と第２の比較器入力３４２との間に配置することもできる。電圧オフセット回路３３２は、抵抗器、ダイオード、トランジスタ、又は、増幅器３０７の入力と比較器回路３３０の対応する入力との間に特定の電圧オフセットを誘起する、任意の他の構成要素を含み得る。
【0027】
電流バイアスブースト回路３２４内で、トリガ回路３３４は、電圧ドロップアウト検出器出力３４４に結合されているトリガ入力を有し、トリガ出力を有する。電流注入回路３３６は、トリガ回路出力と増幅器供給端子３１１との間に結合されている。電流引き込み回路３３８は、トリガ回路出力と増幅器３０７との間に結合されている。
【0028】
電流注入回路３３６は、トリガ回路３３４からの電流注入信号に基づいて、第１の量の電流を増幅器供給端子３１１に選択的に注入するように構成されている。電流引き込み回路３３８は、電流注入回路３３６が増幅器供給端子３１１に第１の量の電流を注入する一方で、増幅器３０７から、第２の量の電流を選択的に引き込むように構成されている。第１の量の電流と第２の量の電流とは、用いられる厳密な増幅器トポロジに応じて、互いに等しい場合もあれば、又は互いに異なる場合もある。増幅器供給端子３１１に電流を注入し、同時に、増幅器から電流を引き込むことによって、図３の電圧レギュレータ３０６は、電圧ドロップアウト状態に続く潜在的に有害な電圧オーバーシュートを制限する、バランスの取れた手法を提供する。
【0029】
図３の電圧ドロップアウト検出器３２０は、いくつかの異なる方式で実装することができる。場合によっては、図４に関して後述されるような（及び、図２の電流パルスｉｂｂ－１に関して上述されたように）ものなど、電流の増大が、電圧ドロップアウト状態の検出の開始時に提供され、電圧ドロップアウト状態が終了した後の特定の時間にわたって何らかの方式で継続する。それゆえ、こうした場合、電圧ドロップアウト検出器３２０は、電圧出力が何らかの特定の量「低下」するときに検出することが可能な、電圧ドロップアウト状態の開始／入口を検出し、開始／入口において電流バイアスブーストをトリガするので、「電圧ドロップアウト入口検出器」と称され得る。図５に関して後述されるような（及び、図２の電流パルスｉｂｂ－２に関して上述されたような）ものなど他の場合において、ドロップアウト状態が開始している間、修正バイアスレベルは、能動的に監視され、バイアスブースト回路にプリロードされるが、付加的な電流バイアスブーストは初期には増幅器に印加されない。次いで、電圧ドロップアウト状態が終了した後、充分に正の供給の過渡状態の間、特定の閾値を超える出力オーバーシュートが検出されると、出力が特定の閾値を超えている限り、電流バイアスブースト回路に、プリロードされたバイアスブーストを印加させる。それゆえ、こうした他の場合、電圧ドロップアウト検出器３２０は、電圧ドロップアウト状態の終了／出口を検出し、終了／出口において電流バイアスブーストをトリガするので、「電圧ドロップアウト出口出力オーバーシュート検出器」と称され得る。
【0030】
図４は、本記載のいくつかの例に従った、電圧レギュレータ４０６のより詳細な回路図を示す。同様の数字は同様の特徴を指しており、それゆえ、増幅器４０７は増幅器３０７の一例であり、比較器４３０は比較器回路３３０の一例であり、電圧ドロップアウト入口検出器４２０は、電圧ドロップアウト検出器３２０の一例であり、電流バイアスブースト回路４２４は電流バイアスブースト回路３２４の一例であり、以下同様である。電流バイアスブースト回路４２４内で、トリガ回路４３４はトリガ回路３３４の一例であり、電流注入回路４３６は電流注入回路３３６の一例であり、電流引き込み回路４３８は電流引き込み回路３３８の一例である。図３の特徴に加えて、図４の電流バイアスブースト回路４２４はプリローディングバイアスブースト回路４３３も含む。また、図３の特徴に加えて、図４のトリガ回路４３４はまた、パワーオンリセット（ＰＯＲ）ドロップアウトディセーブル回路４３５、及びドロップアウト後維持回路４８８を含む。
【0031】
増幅器４０７は、トランジスタ４５０、４５２、４５４、４５６、４５８、４６０を含み、これらは、入力段４４６と出力段４４８とに編成されている。それゆえ、入力段４４６は、第１の入力段トランジスタ４５０及び第２の入力段トランジスタ４５２を含む。第１の入力段トランジスタ４５０の第１の制御端子が、第１の増幅器入力４０８に対応しており、第２の入力段トランジスタ４５２の第２の制御端子が、第２の増幅器入力４０９に対応している。第１の入力段トランジスタ４５０及び第２の入力段トランジスタ４５２のソース端子は、共通ノードにおいて互いに結合されており、共通ノードは、増幅器供給端子４１１に対応している。出力段４４８は、第１の出力段トランジスタ４５４及び第２の出力段トランジスタ４５６を含む第１の電流経路４６２と、第３の出力段トランジスタ４５８及び第４の出力段トランジスタ４６０を含む第２の電流経路４６４とを含む。出力段４４８はまた、第１の分岐点４６１及び第２の分岐点４６３を含む。第１の電流分岐４６７及び第２の電流分岐４６９が、第１の分岐点４６１から分岐している。第１の分岐点４６１は、第１の入力段トランジスタ４５０のドレイン端子に対応している。第３の電流分岐４７１及び第４の電流分岐４７３が、第２の分岐点４６３から分岐している。第２の分岐点４６３は、第２の入力段トランジスタ４５２のドレイン端子に対応している。バッファ４６５が、第１の電流経路４６２に結合されているバッファ入力と、増幅器出力４１０に対応しているバッファ出力とを含む。バイアス抵抗器もまた、バッファ入力に結合されている。
【0032】
制御可能な電流源トランジスタ４１２は、増幅器出力４１０に結合されている制御端子（例えば、ゲート端子）を有する。フィードバック経路４１６が、制御可能な電流源トランジスタ４１２のドレインを、第２の増幅器入力４０９に結合している。第１の抵抗器４１３及び第２の抵抗器４１４が、制御可能な電流源トランジスタ４１２を備える電流経路上に配されており、出力４０５及びフィードバック経路４１６のバイアス印加を可能にする。
【0033】
電圧ドロップアウト入口検出器４２０は、電圧オフセット回路４３２、及び比較器４３０を含む。電圧オフセット回路４３２は、直列に配されている第３の抵抗器と第４の抵抗器とを備える分圧器を含む。第３の抵抗器と第４の抵抗器との比は、所望の電圧オフセットを提供するように設定され、電圧オフセットは、通常の非ドロップアウト増幅器動作の間、ドロップアウト動作をトリガすることを防止するように選択され、その値は、増幅器の統計的入力オフセットに依存する。例えば、ｘ％が５０％であることが所望される場合、第３の抵抗器の抵抗と第４の抵抗器の抵抗とは等しい。例示のｘ％値は４％であり、このオフセットを達成するための、第３の抵抗器の第４の抵抗器に対する比は、例えば、１：２４の上下抵抗器比である。
【0034】
比較器４３０は、トランジスタ４６６、４６８、４７０、４７２、４７４、４７８、４８０、及び４８２と、シュミットトリガ４７６と、電圧ドロップアウト検出器出力４４４を駆動するインバータ４８４とを含む。第１の電流レグ上の第１の比較器トランジスタ４６６が、第１の比較器入力４４０に対応するゲートを有し、第２の電流レグ上の第２の比較器トランジスタ４７０が、第２の比較器入力４４２に対応するゲートを有する。電圧ドロップアウト検出器出力４４４は、トリガ回路４３４の入力に結合されている。
【0035】
電圧オフセット回路４３２は、トランジスタ４６６、４７０、４７８、及び４８０と共同して、ＶｒｅｆとＶｆｂとの間にビルトイン電圧オフセットを提供する。このビルトイン電圧オフセットは、電圧ドロップアウト状態を検出し、選択的な電流注入及び電流引き込みを増幅器４０７に対して提供するために用いられるものであり、以下に更に詳細に記載する。
【0036】
通常動作の間（例えば、電圧ドロップアウト状態が存在しない場合）、Ｖｒｅｆ－ｘ％及びＶｆｂは、トランジスタ４６６、４７８、及び４８０を備える第１の電流レグが「オン」となるように、互いに或る特定の範囲内にあり、（４６６、４６８、４７８、及び４８０を含む）そのような左電流レグは、（４７０及び４７２を含む）右電流レグよりも低い抵抗を有する。それゆえ、ノード４５９は高であり、このことは、トランジスタ４７２をより「オン」にして、４７４のゲートを低に引き込む。４７４はＮＦＥＴであるため、このことは、トランジスタ４７４をよりオフにし、シュミットトリガ４７６の入力上に高電圧を確立する。その結果、このことは、シュミットトリガ４７６の出力を低電圧に駆動し、このことがトランジスタ４８０をオンのままにして、このバイアス状態を平衡に保つ。その結果、インバータ４８４により、電圧ドロップアウト検出器出力４４４は高となり、ＮＯＲゲート４８６は、低の出力を維持回路４８８に送出する。この条件下では、第１のトリガ出力信号４９３は高であり、そのため、（ここではＰＦＥＴ４９２を含む）電流注入回路４３６はオフとなる。第２のトリガ出力信号４９５は低であり、そのため、（ここではＮＦＥＴ４９４、４９６を含む）電流引き込み回路４３８もまたオフとなる。それゆえ、通常動作の間、第１の入力段トランジスタ４５０及び第２の入力段トランジスタ４５２は、電流源４９９によって給電され、電流注入回路４３６からのいかなる付加的な電流注入も、電流引き込み回路４３８からのいかなる付加的な電流引き込みも行われない。
【0037】
電圧ドロップアウト状態が生じると、Ｖｆｂは、現在オンであるＰＦＥＴ４７８によって導入されるＶｒｅｆ－ｘ％－ヒステリシス電圧未満まで降下する可能性があり（またそれゆえ、Ｖｆｂは、通常動作に関する特定の範囲外となり）、トランジスタ４７０を含む第２の電流レグは、トランジスタ４６６及び４６８を含む第１の電流レグよりも強く「オン」になり、さほどトランジスタ４７２を「オン」にせず、４７４のゲートを高に引き込む（それゆえ、ＮＦＥＴである４７４は、より「オン」になる）。このことはまた、シュミットトリガ４７６の入力も低に引き込み、シュミットトリガ４７６の出力を高に駆動する（例えば、信号「ｄｒｏｐｏｕｔ」も高である）。このことはまた、トランジスタ４８０もオフにし、そのため、４６６及び４６８が、この時点で４７０及び４７２と等しい抵抗を有し、それにより、電圧ドロップアウト状態と通常動作との間のビルトイン電圧オフセットを完了させる。このことは、Ｖｆｂが再びＶｒｅｆ－ｘ％閾値を超えて上昇するときにドロップアウト状態から抜け出すように、比較器をセットアップする。その結果、電圧ドロップアウト状態の間、電圧ドロップアウト検出器出力４４４は低となり、ＮＯＲゲート４８６は、維持回路４８８に高出力を潜在的に送出する。パワーオンリセット（ＰＯＲ）ドロップアウトディセーブル回路４９０は、パワーオンリセット状態の間にのみ論理１を出力し、他の時間には論理０を出力するので、ＮＯＲゲート４８６は、パワーオンリセットの間に生じ得る電圧ドロップアウト状態以外の、電圧ドロップアウト状態の間、高出力を送出する。回路４９０は、最初の出力電源オン後までトリガ回路をディセーブルし、最初の出力電源オン後の時点で回路４９０の出力は、継続的に論理０になる。それゆえ、そのような電圧ドロップアウト状態下では、第１のトリガ出力信号４９３は低であり、そのため、電流注入回路（ここではＰＦＥＴ４９２）がオンとなる。第２のトリガ出力信号４９５は高であり、そのため、電流引き込み回路（ここでは、ＮＦＥＴ４９４、４９６）もまたオンとなる。維持回路４８８は、電圧ドロップアウト入口検出器４２０が電圧ドロップアウト状態の検出の終了をシグナリングした後の特定の時間にわたって、こうした電圧を有する第１のトリガ出力信号及び第２のトリガ出力信号を保持し、それにより、増幅器供給端子４１１への電流注入を提供し、同時に、第２の電流分岐４６９及び第４の電流分岐４７３からの電流引き込みを提供する。このようにして、電圧ドロップアウト入口検出器４２０及び電流バイアスブースト回路４２４は、電圧ドロップアウト状態の直後に生じる電圧オーバーシュートを軽減する。
【0038】
図５は、本記載のいくつかの例に従った、電圧レギュレータ５０６のより詳細な回路図である。この場合もまた、同様の数字は同様の特徴を指しており、それゆえ、増幅器４０７は、増幅器３０７の一例であり、電圧ドロップアウト出口出力オーバーシュート検出器５２０は、電圧ドロップアウト検出器３２０の一例であり、電流バイアスブースト回路５２４は、電流バイアスブースト回路３２４の一例であり、以下同様である。電流バイアスブースト回路５２４内で、トリガ回路５３４は、トリガ回路３３４の一例であり、電流注入回路４３６は、電流注入回路３３６の一例であり、電流引き込み回路４３８は、電流引き込み回路３３８の一例である。
【0039】
増幅器４０７は、トランジスタ４５０、４５２、４５４、４５６、４５８、４６０を含み、これらは、入力段４４６及び出力段４４８へと編成されており、図４に関して上述されたものと同じである。制御可能な電流源トランジスタ４１２及びフィードバック経路４１６もまた、図４で上述されたものと同じである。
【0040】
電圧ドロップアウト出口出力オーバーシュート検出器５２０は、第１の比較器入力５４０と第２の比較器入力５４２との間にビルトイン電圧オフセットを有する、比較器を含む。例えば、電圧ドロップアウト出口出力オーバーシュート検出器５２０は、トランジスタ５５０、５５２、５５４、５５６、５５８、５６０、及び５６２と、シュミットトリガ５６４とを含む。トリガ回路５３４は、インバータ５６６を含み、電流注入回路４３６に第１のトリガ出力信号５６８を提供し、電流引き込み回路４３８に第２のトリガ出力信号５７０を提供する。
【0041】
図５では、ＶｒｅｆとＶｆｂとの間のビルトイン電圧オフセットは、第１の電流レグ上の５５０を介した第１の電圧降下と、第２の電流レグ上の５５４及び５５６を介した第２の電圧降下とが存在しているという事実に起因して生じる。例えば、トランジスタ５５０は、単一のトランジスタのみであり、５５４及び５５６は、互いに直列の２つのトランジスタであるため、５５４及び５５６は、５５０よりも高い抵抗を表しており、より大きい電圧降下が、５５４及び５５６を介して生じることにより、ビルトイン電圧オフセットを可能にする。
【0042】
通常動作の間（例えば、電圧ドロップアウト状態が存在しない場合）、ＶｒｅｆとＶｆｂとは、トランジスタ５５０が「オン」となるように、互いに或る特定の範囲内にあり、それゆえ、５５８のゲートは高であり、このことは、トランジスタ５５８をより「オン」にして、５６０のゲートを低に引き込む。５６０はＮＦＥＴであるため、このことは、トランジスタ５６０をよりオフにし、シュミットトリガ５６４の入力上に高電圧を確立する。その結果、このことは、シュミットトリガ５６４の出力を低電圧へと駆動する。それゆえ、この条件下では、第１のトリガ出力信号５６８は高であり、そのため、（ここではＰＦＥＴ４９２を含む）電流注入回路４３６がオフとなる。第２のトリガ出力信号５７０は低であり、そのため、（ここではＮＦＥＴ４９４、４９６を含む）電流引き込み回路４３８もまたオフとなる。それゆえ、通常動作の間、第１の入力段トランジスタ４５０及び第２の入力段トランジスタ４５２は、電流源４９９によって給電され、電流注入回路４３６からのいかなる付加的な電流注入も、電流引き込み回路４３８からのいかなる付加的な電流引き込みも行われない。
【0043】
電圧ドロップアウト状態が生じ、ドロップアウト状態から抜け出す間に供給電圧が上昇を開始した後、供給電圧は通常、電圧レギュレータ出力においてオーバーシュートを引き起こすのに充分なほど急速に上昇する。電圧ドロップアウト出口出力オーバーシュート検出器５２０における、設計されたオフセットは、ＦＢ入力５４２が、特定の比較器オフセットだけＶＲＥＦ入力５４０を超えて上昇するときにトリガするようにセットアップされている。レギュレータ出力電圧が、特定の閾値を超えてオーバーシュートすると、ＦＢ入力５４２は、ＶＲＥＦに特定の比較器オフセットを加えたものよりも大きくなり、トランジスタ５５４、５５６を含む第２の比較器電流レグは、トランジスタ５５０、５５２を含む第１の比較器電流レグよりも「オン」にされる。トランジスタ５５２がオフにされ、このことが、トランジスタ５５８をオフにする（それゆえ、ＮＦＥＴである５６０は、より「オン」となる）。このことはまた、シュミットトリガ５６４の入力も低に引き込み、シュミットトリガ５６４の出力を高に駆動する。それゆえ、そのような電圧ドロップアウト状態下では、第１のトリガ出力信号５６８は低であり、そのため、電流注入回路（ここではＰＦＥＴ４９２）がオンとなり、第２のトリガ出力信号５７０は高であり、そのため、電流引き込み回路（ここではＮＦＥＴ４９４、４９６）もまたオンとなる。それゆえ、電圧ドロップアウト出口出力オーバーシュート検出器５２０及びトリガ回路５３４は、電圧ドロップアウト状態の間、増幅器供給端子４１１への電流注入を提供し、同時に、第２の電流分岐４６９及び第４の電流分岐４７３からの電流引き込みを提供するように、第１のトリガ出力信号５６８及び第２のトリガ出力信号５７０にバイアス印加する。こうしたトリガ回路は、必要とされるときにバイアスブーストを迅速に印加するために、オーバーシュート状態が生じる前にドロップアウト出口の変化量を監視していたプリロードされたバイアスを活性化するように、トランジスタ４９４、４９６及び４９２をオンにする。このようにして、電圧ドロップアウト出口出力オーバーシュート検出器５２０及び電流バイアスブースト回路５２４は、電圧ドロップアウト状態の直後に生じる電圧オーバーシュートを軽減する。
【0044】
図６は、いくつかの例における方法を示すフローチャートである。
【0045】
動作６０２において、増幅器において入力供給電圧が受け取られる。入力供給電圧は或る入力電圧レベルを有する。
【0046】
動作６０４において、出力電圧が、入力供給電圧に基づいて増幅器から提供される。出力電圧は、入力電圧レベルとは異なる出力電圧レベルを有する。
【0047】
動作６０６において、本方法は、入力供給電圧が特定の電圧閾値だけ降下するか否かを検出する。場合によっては、このことは、電圧ドロップアウト検出器回路内に含まれているビルトイン電圧オフセットを用いることによって検出することができる。
【0048】
動作６０８において、入力供給電圧が降下していたか否かに基づいて、電流バイアスブースト信号が増幅器に選択的に提供される。
【0049】
図７は、いくつかの例における別の方法を示すフローチャートである。
【0050】
動作７０２において、増幅器において入力供給電圧が受け取られる。入力供給電圧は或る入力電圧レベルを有する。
【0051】
動作７０４において、出力電圧が、入力供給電圧に基づいて、増幅器から供給される。出力電圧は、入力電圧レベルとは異なる出力電圧レベルを有する。
【0052】
動作７０６において、本方法は、出力供給電圧が、電圧ドロップアウト状態から抜け出す間に、特定の閾値を超える電圧オーバーシュート状態を呈するか否かを検出する。
【0053】
動作７０８において、電圧オーバーシュート状態が検出されるか否かに基づいて、電流バイアスブースト信号が増幅器に選択的に提供される。
【0054】
こうした方法は、一連の動作又は事象として図示され、上述されているが、そのような動作又は事象の、図示されている順序付けは、限定的なものではない。例えば、いくつかの動作又は事象は、本明細書で図示及び／又は記載されているものとは別に、異なる順序で、及び／又はその他の動作若しくは事象と同時に生じる場合もある。また、いくつかの図示されている動作又は事象は、本記載の一つ又は複数の態様又は例を実装するための、任意選択的なものである。また、本明細書で示されている動作又は事象のうちの一つ又は複数が、一つ又は複数の別個の動作及び／又は段階において実施されてもよい。いくつかの例において、上述の方法は、メモリに記憶されている命令を用いて、コンピュータ可読媒体において実装され得る。
【0055】
本記載において、「結合する」という用語は、本記載と一貫する機能的関係を可能にする、接続、通信、又は信号経路を包含し得る。例えば、デバイスＡが、或るアクションを実施するようにデバイスＢを制御するための信号を生成する場合、（ａ）第１の例において、デバイスＡは、デバイスＢに直接結合されており、又は、（ｂ）第２の例において、介在構成要素Ｃが、デバイスＡとデバイスＢとの機能的関係を実質的に変更せず、それゆえ、デバイスＢが、デバイスＡによって生成される制御信号を介してデバイスＡによって制御される場合、デバイスＡは、介在構成要素Ｃを介してデバイスＢに結合されている。
【0056】
或るタスク又は機能を実施する「ように構成」されているデバイスが、そうした機能を実施するように製造業者によって製造時に構成（例えば、プログラム及び／又はハードワイヤード）されている場合があり、並びに／あるいは、そうした機能及び／又はその他の付加的若しくは代替的な機能を実施するように製造後にユーザによって構成可能（又は、再構成可能）な場合もある。こういった構成は、デバイスのファームウェア及び／又はソフトウェアプログラミングを介したもの、デバイスのハードウェア構成要素及び相互接続の、構築及び／又はレイアウトを介したもの、あるいは、それらの組み合わせであり得る。
【0057】
本明細書で用いられる場合、「端子」、「ノード」、「相互接続」、「ピン」、及び「リード」という用語は、互換的に用いられる。特に反対の記載がない限り、こうした用語は、概して、デバイス要素、回路要素、集積回路、デバイス、又はその他の電子機器若しくは半導体構成要素の間の相互接続、あるいは、それらの終端を意味するために用いられる。
【0058】
或る構成要素を含むものとして本明細書に記載されている回路又はデバイスが、代わりに、記載されている回路要素又はデバイスを形成するために、そうした構成要素に結合されるように適合されていてもよい。例えば、一つ若しくは複数の半導体要素（トランジスタなど）、一つ若しくは複数の受動要素（抵抗器、キャパシタ、及び／又はインダクタなど）、及び／又は一つ若しくは複数の供給源（電圧源及び／又は電流源など）を含むものとして記載されている構造が、代わりに、単一の物理デバイス（例えば、半導体ダイ及び／又は集積回路（ＩＣ）パッケージ）内の半導体要素のみを含む場合もあれば、製造時又は製造後のいずれかにおいて、例えば、エンドユーザ及び／又は第三者によって、記載されている構造を形成するために、そうした受動要素及び／又は供給源のうちの少なくともいくつかに結合されるように適合されていてもよい。
【0059】
特定のトランジスタの使用が本明細書に記載されているが、他のトランジスタ（又は、同等のデバイス）が、残りの回路要素に対する変更を殆ど又は全く伴わずに、代わりに用いられてもよい。例えば、電界効果トランジスタ、バイポーラ接合トランジスタ（ＢＪＴ、例えば、ＮＰＮ又はＰＮＰ）、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）、及び／又は接合電界効果トランジスタ（ＪＦＥＴ）が、本明細書に記載されているデバイスの代わりに、又は、そうしたデバイスと併せて、用いられてもよい。トランジスタは、空乏モードデバイス、ドレイン拡張デバイス、エンハンスメントモードデバイス、ナチュラルトランジスタ、又はその他のタイプのデバイス構造トランジスタであり得る。また、デバイスは、シリコン基板（Ｓｉ）、炭化ケイ素基板（ＳｉＣ）、窒化ガリウム基板（ＧａＮ）、又はガリウムヒ素基板（ＧａＡｓ）の中／上に実装され得る。
【0060】
記載されている例の特定の要素は集積回路内に含まれており、他の要素は集積回路の外部にあるが、他の例において、付加的な特徴又はより少ない特徴が、集積回路内に組み込まれてもよい。また、集積回路の外部にあるものとして示される特徴のうちの一部又は全てが、集積回路内に含まれる場合もあり、及び／又は、集積回路の内部にあるものとして示されるいくつかの特徴が、集積回路の外部に組み込まれる場合もある。本明細書で用いられる場合、「集積回路」という用語は、（ｉ）半導体基板の中／上に組み込まれている、（ｉｉ）単一の半導体パッケージ内に組み込まれている、（ｉｉｉ）同じモジュール内に組み込まれている、及び／又は（ｉｖ）同じプリント回路基板の中／上に組み込まれている、一つ又は複数の回路を意味する。
【0061】
前述の記載における「接地」という語句の使用には、シャーシ接地、アース接地、浮動接地、仮想接地、デジタル接地、共通接地、及び／又は、本記載の教示に適用可能であるか若しくは好適な、任意の他の形態の接地接続が含まれる。別段の記載がない限り、或る値に先行する「約」、「およそ」、又は「実質的に」は、そのパラメータの＋／－１０パーセントを意味する。特許請求の範囲内で、記載された例における改変が可能であり、その他の実装が可能である。
【図1】
【図2】
【図3】
【図4A】
【図4B】
【図5A】
【図5B】
【図6】
【図7】
【国際調査報告】