(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2024-11-08
(54)【発明の名称】チップ製造方法、システム、及びチップ
(51)【国際特許分類】
H10N 60/01 20230101AFI20241031BHJP
【ＦＩ】
H10N60/01 J ZAA
【審査請求】有
【予備審査請求】未請求
(21)【出願番号】P 2024532929
(86)(22)【出願日】2023-06-13
(85)【翻訳文提出日】2024-05-31
(86)【国際出願番号】 CN2023099811
(87)【国際公開番号】W WO2024082657
(87)【国際公開日】2024-04-25
(31)【優先権主張番号】202211295833.6
(32)【優先日】2022-10-21
(33)【優先権主張国・地域又は機関】CN
(81)【指定国・地域】
(71)【出願人】
【識別番号】517392436
【氏名又は名称】▲騰▼▲訊▼科技（深▲セン▼）有限公司
【氏名又は名称原語表記】ＴＥＮＣＥＮＴ ＴＥＣＨＮＯＬＯＧＹ （ＳＨＥＮＺＨＥＮ） ＣＯＭＰＡＮＹ ＬＩＭＩＴＥＤ
【住所又は居所原語表記】３５／Ｆ，Ｔｅｎｃｅｎｔ Ｂｕｉｌｄｉｎｇ，Ｋｅｊｉｚｈｏｎｇｙｉ Ｒｏａｄ，Ｍｉｄｗｅｓｔ Ｄｉｓｔｒｉｃｔ ｏｆ Ｈｉ－ｔｅｃｈ Ｐａｒｋ，Ｎａｎｓｈａｎ Ｄｉｓｔｒｉｃｔ， Ｓｈｅｎｚｈｅｎ，Ｇｕａｎｇｄｏｎｇ ５１８０５７，ＣＨＩＮＡ
(74)【代理人】
【識別番号】100110364
【弁理士】
【氏名又は名称】実広 信哉
(74)【代理人】
【識別番号】100150197
【弁理士】
【氏名又は名称】松尾 直樹
(72)【発明者】
【氏名】胡 晶晶
(72)【発明者】
【氏名】戴 茂春
(72)【発明者】
【氏名】安 ▲碩▼明
(72)【発明者】
【氏名】▲張▼ 文▲龍▼
(72)【発明者】
【氏名】李 登峰
(72)【発明者】
【氏名】▲張▼ ▲勝▼誉
【テーマコード（参考）】
4M113
【Ｆターム（参考）】
4M113AA05
4M113AA15
4M113AA26
4M113AC44
4M113BA04
4M113BB08
4M113BC03
4M113CA12
(57)【要約】
チップ製造方法、システム、及びチップであって、マイクロナノ加工の技術分野に関する。該方法は、レーザー直接描画の露光方式によりインピーダンスジョセフソンパラメトリック増幅器の第１底層回路、及びテストに用いられる第２底層回路を製造し、第１チップ製品を獲得するステップ（２０１）と、レーザー直接描画の露光方式により、第１チップ製品上にジョセフソン接合を製造することに用いられるフォトレジスト構造を生成するステップ（２０２）と、第１チップ製品上から第２底層回路がある第２チップ製品、及び第１底層回路がある第３チップ製品を切断するステップ（２０３）と、第２底層回路と対応するフォトレジスト構造に基づいてジョセフソン接合サンプルを試作し、酸化条件を獲得するステップ（２０４）と、酸化条件に応じて、第１底層回路と対応するフォトレジスト構造に基づいてジョセフソン接合を製造し、第４チップ製品を獲得するステップ（２０５）と、第４チップ製品に基づいて目標チップ製品を取得するステップ（２０６）と、を含む。
【特許請求の範囲】
【請求項1】
チップ製造方法であって、前記方法は、レーザー直接描画の露光方式により、基板上にインピーダンスジョセフソンパラメトリック増幅器の第１底層回路を製造し、かつ前記基板上にテストに用いられるジョセフソン接合の第２底層回路を製造し、第１チップ製品を獲得するステップと、
レーザー直接描画の露光方式により、前記第１チップ製品上に前記ジョセフソン接合を製造することに用いられるフォトレジスト構造を生成するステップと、
前記第１チップ製品の前記第１底層回路と前記第２底層回路とを分割し、分割後に前記第２底層回路を含む第２チップ製品、及び分割後に前記第１底層回路を含む第３チップ製品を得るステップと、
前記第２底層回路を被覆する前記フォトレジスト構造に基づいて、前記第２チップ製品上にジョセフソン接合サンプルを試作することで、ジョセフソン接合における酸化層を製造することに用いられる酸化条件を決定するステップと、
前記酸化条件に応じて、前記第１底層回路を被覆する前記フォトレジスト構造に基づいて、前記第３チップ製品上に前記ジョセフソン接合を製造し、前記第３チップ製品を第４チップ製品として製造するステップと、
前記第４チップ製品に基づいて前記インピーダンスジョセフソンパラメトリック増幅器を含む目標チップ製品を取得するステップと、を含む、チップ製造方法。
【請求項2】
前記第１底層回路は、前記インピーダンスジョセフソンパラメトリック増幅器の非線形インダクタキャパシタＬＣ共振器のキャパシタ部分を含み、前記キャパシタ部分は、コプレーナ導波路構造の平面スタブである、請求項１に記載の方法。
【請求項3】
前記第４チップ製品に基づいて前記インピーダンスジョセフソンパラメトリック増幅器を含む目標チップ製品を取得する前記ステップは、前記第４チップ製品の前記平面スタブの根元部にエアブリッジを製造し、前記第４チップ製品を前記目標チップ製品として製造するステップを含む、請求項２に記載の方法。
【請求項4】
前記第４チップ製品の前記平面スタブの根元部にエアブリッジを製造し、前記第４チップ製品を前記目標チップ製品として製造する前記ステップは、前記第４チップ製品上に第１フォトレジスト層を塗布するステップと、
前記第１フォトレジスト層において前記平面スタブの根元部位置に対応させて露光して現像し、前記エアブリッジの橋脚領域にするステップと、
前記第１フォトレジスト層に対してリフロー処理を行い、アーチ状を呈する第１フォトレジスト層を得るステップと、
アーチ状を呈する前記第１フォトレジスト層上に前記エアブリッジのブリッジ本体材料を堆積するステップと、
前記ブリッジ本体材料上に第２フォトレジスト層を塗布するステップと、
前記第２フォトレジスト層において露光して現像し、前記エアブリッジのブリッジ本体以外の領域にするステップと、
エッチング方式により前記エアブリッジのブリッジ本体以外のブリッジ本体材料を除去するステップと、
前記第４チップ製品のフォトレジストを洗浄し、前記目標チップ製品を得るステップと、を含む、請求項３に記載の方法。
【請求項5】
前記酸化条件において、前記ジョセフソン接合サンプルの抵抗値は、前記ジョセフソン接合の設計抵抗値よりも小さく、前記ジョセフソン接合サンプルの抵抗値と前記ジョセフソン接合の設計抵抗値との間の抵抗値差値は、前記エアブリッジの前記ジョセフソン接合に対する抵抗値増分とマッチする、請求項３に記載の方法。
【請求項6】
レーザー直接描画の露光方式により、基板上にインピーダンスジョセフソンパラメトリック増幅器の第１底層回路を製造し、かつ前記基板上にテストに用いられるジョセフソン接合の第２底層回路を製造し、第１チップ製品を獲得する前記ステップは、前記基板上に底層回路材料を堆積するステップと、
前記底層回路材料上に第３フォトレジスト層を塗布するステップと、
レーザー直接描画の露光方式により、前記第３フォトレジスト層において露光して現像し、前記第１底層回路、及び前記第２底層回路に対応するエッチング領域にするステップと、
前記第３フォトレジスト層に対してエッチング処理を行い、前記エッチング領域における前記底層回路材料を除去するステップと、
前記基板上のフォトレジストを洗浄し、前記第１チップ製品を獲得するステップと、を含む、請求項１～５のいずれか１項に記載の方法。
【請求項7】
レーザー直接描画の露光方式により、前記第３フォトレジスト層において露光して現像し、前記第１底層回路、及び前記第２底層回路に対応するエッチング領域にする前記ステップは、レーザー直接描画の方式により、第３フォトレジスト層において前記第１底層回路、及び前記第２底層回路の回路パターンを定義するステップと、
前記基板を現像液中に置いて現像し、現像して前記第１底層回路、及び前記第２底層回路に対応するエッチング領域にするステップと、を含む、請求項６に記載の方法。
【請求項8】
前記第１底層回路は、前記インピーダンスジョセフソンパラメトリック増幅器のインピーダンス変換器を含み、前記インピーダンス変換器のレイアウトにおける線幅と前記インピーダンス変換器の設計線幅との間に補償偏差が存在し、前記補償偏差は、前記第３フォトレジスト層に対してエッチング処理を行うエッチング偏差に基づいて決定される、請求項７に記載の方法。
【請求項9】
前記第２底層回路上にはジョセフソン接合サンプルアレイが含まれ、前記ジョセフソン接合サンプルアレイは、少なくとも２つのジョセフソン接合サンプルのポート回路を含み、個々の前記ポート回路は１組の前記フォトレジスト構造に対応し、前記第２底層回路を被覆する前記フォトレジスト構造に基づいて、前記第２チップ製品上にジョセフソン接合サンプルを試作することで、ジョセフソン接合における酸化層を製造することに用いられる酸化条件を決定する前記ステップは、
第１酸化条件において、第１ポート回路を被覆する前記フォトレジスト構造に基づいて、前記第１ポート回路と対応する前記ジョセフソン接合サンプルを製造するステップであって、前記第１ポート回路は、少なくとも２つのジョセフソン接合サンプルのポート回路のうちの、前記ジョセフソン接合サンプルが製造されていない１つのポート回路である、ステップと、
第１抵抗値が設計要求を満たす状況において、前記第１酸化条件を前記ジョセフソン接合における酸化層を製造する酸化条件として決定するステップであって、前記第１抵抗値は、前記第１ポート回路に基づいて、前記第１ポート回路と対応する前記ジョセフソン接合サンプルを測定して得られるものである、ステップと、を含む、請求項１～８のいずれか１項に記載の方法。
【請求項10】
前記方法は、前記第１抵抗値が前記設計要求を満たさない状況において、前記第１酸化条件、及び前記第１ポート回路を更新してテストを行うステップをさらに含む、請求項９に記載の方法。
【請求項11】
前記フォトレジスト構造は、ドーランブリッジ構造であり、第１酸化条件において、第１ポート回路を被覆する前記フォトレジスト構造に基づいて、前記第１ポート回路と対応する前記ジョセフソン接合サンプルを製造する前記ステップは、
前記第１ポート回路を被覆する前記フォトレジスト構造に基づいて、前記第１ポート回路に対応する前記ジョセフソン接合サンプルの第１超伝導層を斜め蒸着するステップと、
前記第１酸化条件に応じて前記第１超伝導層に対して酸化処理を行い、前記第１超伝導層の表面の酸化絶縁層を獲得するステップと、
前記第１ポート回路を被覆する前記フォトレジスト構造に基づいて前記第１ポート回路に対応する前記ジョセフソン接合サンプルの第２超伝導層を垂直蒸着し、前記第１ポート回路に対応する前記ジョセフソン接合サンプルを獲得するステップと、を含む、請求項９に記載の方法。
【請求項12】
前記第１酸化条件は、酸素ガスのガス流量、気圧、及び酸化時間、の情報のうちの少なくとも１つを含む、請求項１１に記載の方法。
【請求項13】
チップ製造システムであって、前記システムは、コーティング機と、フォトリソグラフィ機と、蒸着機と、エッチング機と、酸化チャンバと、洗浄機と、切断機と、を含み、前記コーティング機、前記フォトリソグラフィ機、前記蒸着機、前記エッチング機、及び前記洗浄機は、基板上にインピーダンスジョセフソンパラメトリック増幅器の第１底層回路を製造し、かつ前記基板上にテストに用いられるジョセフソン接合の第２底層回路を製造し、第１チップ製品を獲得することに用いられ、
前記コーティング機、及び前記フォトリソグラフィ機は、前記第１チップ製品上に前記ジョセフソン接合を製造することに用いられるフォトレジスト構造を生成することに用いられ、
前記切断機は、前記第１チップ製品の前記第１底層回路と前記第２底層回路とを分割し、分割後に前記第２底層回路を含む第２チップ製品、及び分割後に前記第１底層回路を含む第３チップ製品を得ることに用いられ、
前記蒸着機、及び前記酸化チャンバは、前記第２底層回路を被覆する前記フォトレジスト構造に基づいて、前記第２チップ製品上にジョセフソン接合サンプルを試作することで、ジョセフソン接合における酸化層を製造することに用いられる酸化条件を決定することに用いられ、
前記蒸着機、及び前記酸化チャンバは、さらに、前記酸化条件に応じて、前記第１底層回路を被覆する前記フォトレジスト構造に基づいて、前記第３チップ製品上に前記ジョセフソン接合を製造し、前記第３チップ製品を第４チップ製品として製造することに用いられ、
前記コーティング機、前記フォトリソグラフィ機、前記蒸着機、前記エッチング機、及び前記洗浄機は、さらに、前記第４チップ製品に基づいて前記インピーダンスジョセフソンパラメトリック増幅器を含む目標チップ製品を取得することに用いられる、チップ製造システム。
【請求項14】
チップであって、前記チップは、基板と、基板上に位置するインピーダンスジョセフソンパラメトリック増幅器と、を含み、
前記インピーダンスジョセフソンパラメトリック増幅器の非線形インダクタキャパシタＬＣ共振器のキャパシタ部分は、コプレーナ導波路構造の平面スタブである、チップ。
【請求項15】
前記平面スタブの根元部にはエアブリッジが含まれる、請求項１４に記載のチップ。
【発明の詳細な説明】
【技術分野】
【0001】
本願は、マイクロナノ加工の技術分野に関し、特にチップ製造方法、システム、及びチップに関する。
【0002】
本願は、２０２２年１０月２１日に提出された、出願番号が第２０２２１１２９５８３３．６号であり、発明の名称が「チップ製造方法、システム、及びチップ」である中国特許出願の優先権を主張し、その全部の内容は、引用により本願に組み込まれている。
【背景技術】
【0003】
インピーダンス整合型ジョセフソンパラメトリック増幅器は、超伝導量子計算測定回線の重要な組成部品であり、それは、マルチビット測定のタスクを満たすことができる。
【0004】
関連技術において、インピーダンス整合型ジョセフソンパラメトリック増幅器は、部品、特にジョセフソン接合に対する加工精度要求が比較的高いため、通常、電子ビーム露光の加工プロセスを採用してインピーダンス整合型ジョセフソンパラメトリック増幅器を製造する。
【0005】
しかしながら、電子ビーム露光の加工プロセスは、付加的な金属層を電子ビームオーバーレイマークとして製造する必要があり、それにより付加的な露光－コーティング－剥離過程が導入されることとなり、インピーダンス整合型ジョセフソンパラメトリック増幅器の製造プロセスを比較的複雑にし、製造効率に影響を与えている。
【発明の概要】
【発明が解決しようとする課題】
【0006】
本願の実施例は、チップ製造方法、システム、及びチップを提供し、チップ製品の性能を向上させることができる。該技術的解決手段は、以下のとおりである。
【0007】
一態様では、チップ製造方法を提供し、前記方法は、
レーザー直接描画の露光方式により、基板上にインピーダンスジョセフソンパラメトリック増幅器の第１底層回路を製造し、かつ前記基板上にテストに用いられるジョセフソン接合の第２底層回路を製造し、第１チップ製品を獲得するステップと、
レーザー直接描画の露光方式により、前記第１チップ製品上に前記ジョセフソン接合を製造することに用いられるフォトレジスト構造を生成するステップと、
前記第１チップ製品の前記第１底層回路と前記第２底層回路とを分割し、分割後に前記第２底層回路を含む第２チップ製品、及び分割後に前記第１底層回路を含む第３チップ製品を得るステップと、
前記第２底層回路を被覆する前記フォトレジスト構造に基づいて、前記第２チップ製品上にジョセフソン接合サンプルを試作することで、ジョセフソン接合における酸化層を製造することに用いられる酸化条件を決定するステップと、
前記酸化条件に応じて、前記第１底層回路を被覆する前記フォトレジスト構造に基づいて、前記第３チップ製品上に前記ジョセフソン接合を製造し、前記第３チップ製品を第４チップ製品として製造するステップと、
前記第４チップ製品に基づいて前記インピーダンスジョセフソンパラメトリック増幅器を含む目標チップ製品を取得するステップと、を含む。
レーザー直接描画の露光方式により、基板上にインピーダンスジョセフソンパラメトリック増幅器の第１底層回路を製造し、かつ前記基板上にテストに用いられるジョセフソン接合の第２底層回路を製造し、第１チップ製品を獲得するステップと、
レーザー直接描画の露光方式により、前記第１チップ製品上に前記ジョセフソン接合を製造することに用いられるフォトレジスト構造を生成するステップと、
前記第１チップ製品の前記第１底層回路と前記第２底層回路とを分割し、分割後に前記第２底層回路を含む第２チップ製品、及び分割後に前記第１底層回路を含む第３チップ製品を得るステップと、
前記第２底層回路を被覆する前記フォトレジスト構造に基づいて、前記第２チップ製品上にジョセフソン接合サンプルを試作することで、ジョセフソン接合における酸化層を製造することに用いられる酸化条件を決定するステップと、
前記酸化条件に応じて、前記第１底層回路を被覆する前記フォトレジスト構造に基づいて、前記第３チップ製品上に前記ジョセフソン接合を製造し、前記第３チップ製品を第４チップ製品として製造するステップと、
前記第４チップ製品に基づいて前記インピーダンスジョセフソンパラメトリック増幅器を含む目標チップ製品を取得するステップと、を含む。
【0008】
別の態様では、チップ製造システムを提供し、前記システムは、コーティング機と、フォトリソグラフィ機と、蒸着機と、エッチング機と、酸化チャンバと、洗浄機と、切断機と、を含み、
前記コーティング機、前記フォトリソグラフィ機、前記蒸着機、前記エッチング機、及び前記洗浄機は、基板上にインピーダンスジョセフソンパラメトリック増幅器の第１底層回路を製造し、かつ前記基板上にテストに用いられるジョセフソン接合の第２底層回路を製造し、第１チップ製品を獲得することに用いられ、
前記コーティング機、及び前記フォトリソグラフィ機は、前記第１チップ製品上に前記ジョセフソン接合を製造することに用いられるフォトレジスト構造を生成することに用いられ、
前記切断機は、前記第１チップ製品の前記第１底層回路と前記第２底層回路とを分割し、分割後に前記第２底層回路を含む第２チップ製品、及び分割後に前記第１底層回路を含む第３チップ製品を得ることに用いられ、
前記蒸着機、及び前記酸化チャンバは、前記第２底層回路を被覆する前記フォトレジスト構造に基づいて、前記第２チップ製品上にジョセフソン接合サンプルを試作することで、ジョセフソン接合における酸化層を製造することに用いられる酸化条件を決定することに用いられ、
前記蒸着機、及び前記酸化チャンバは、さらに、前記酸化条件に応じて、前記第１底層回路を被覆する前記フォトレジスト構造に基づいて、前記第３チップ製品上に前記ジョセフソン接合を製造し、前記第３チップ製品を第４チップ製品として製造することに用いられ、
前記コーティング機、前記フォトリソグラフィ機、前記蒸着機、前記エッチング機、及び前記洗浄機は、さらに、前記第４チップ製品に基づいて前記インピーダンスジョセフソンパラメトリック増幅器を含む目標チップ製品を取得することに用いられる。
前記コーティング機、前記フォトリソグラフィ機、前記蒸着機、前記エッチング機、及び前記洗浄機は、基板上にインピーダンスジョセフソンパラメトリック増幅器の第１底層回路を製造し、かつ前記基板上にテストに用いられるジョセフソン接合の第２底層回路を製造し、第１チップ製品を獲得することに用いられ、
前記コーティング機、及び前記フォトリソグラフィ機は、前記第１チップ製品上に前記ジョセフソン接合を製造することに用いられるフォトレジスト構造を生成することに用いられ、
前記切断機は、前記第１チップ製品の前記第１底層回路と前記第２底層回路とを分割し、分割後に前記第２底層回路を含む第２チップ製品、及び分割後に前記第１底層回路を含む第３チップ製品を得ることに用いられ、
前記蒸着機、及び前記酸化チャンバは、前記第２底層回路を被覆する前記フォトレジスト構造に基づいて、前記第２チップ製品上にジョセフソン接合サンプルを試作することで、ジョセフソン接合における酸化層を製造することに用いられる酸化条件を決定することに用いられ、
前記蒸着機、及び前記酸化チャンバは、さらに、前記酸化条件に応じて、前記第１底層回路を被覆する前記フォトレジスト構造に基づいて、前記第３チップ製品上に前記ジョセフソン接合を製造し、前記第３チップ製品を第４チップ製品として製造することに用いられ、
前記コーティング機、前記フォトリソグラフィ機、前記蒸着機、前記エッチング機、及び前記洗浄機は、さらに、前記第４チップ製品に基づいて前記インピーダンスジョセフソンパラメトリック増幅器を含む目標チップ製品を取得することに用いられる。
【0009】
一種の可能な実現形態において、前記第１底層回路は、前記インピーダンスジョセフソンパラメトリック増幅器の非線形インダクタキャパシタ（ＬＣ）共振器のキャパシタ部分を含み、
前記キャパシタ部分は、コプレーナ導波路構造の平面スタブである。
前記キャパシタ部分は、コプレーナ導波路構造の平面スタブである。
【0010】
一種の可能な実現形態において、前記コーティング機、前記フォトリソグラフィ機、前記蒸着機、前記エッチング機、及び前記洗浄機は、前記第４チップ製品の前記平面スタブの根元部にエアブリッジを製造し、前記第４チップ製品を前記目標チップ製品として製造することに用いられる。
【0011】
一種の可能な実現形態において、前記第４チップ製品の前記平面スタブの根元部にエアブリッジを製造し、前記目標チップ製品を獲得する前記過程は、
前記コーティング機が前記第４チップ製品上に第１フォトレジスト層を塗布することに用いられるステップと、
前記フォトリソグラフィ機が前記第１フォトレジスト層において前記平面スタブの根元部位置に対応させて露光して現像し、エアブリッジの橋脚領域にすることに用いられるステップと、
前記第１フォトレジスト層に対してリフロー処理を行い、アーチ状を呈する第１フォトレジスト層を得るステップと、
前記蒸着機がアーチ状を呈する前記第１フォトレジスト層上にエアブリッジのブリッジ本体材料を堆積することに用いられるステップと、
前記コーティング機が前記ブリッジ本体材料上に第２フォトレジスト層を塗布することに用いられるステップと、
前記フォトリソグラフィ機が前記第２フォトレジスト層において露光して現像し、エアブリッジのブリッジ本体以外の領域にすることに用いられるステップと、
前記エッチング機がエッチング方式によりエアブリッジのブリッジ本体以外のブリッジ本体材料を除去することに用いられるステップと、
前記洗浄機が前記第４チップ製品のフォトレジストを洗浄し、前記目標チップ製品を得ることに用いられるステップと、を含む。
前記コーティング機が前記第４チップ製品上に第１フォトレジスト層を塗布することに用いられるステップと、
前記フォトリソグラフィ機が前記第１フォトレジスト層において前記平面スタブの根元部位置に対応させて露光して現像し、エアブリッジの橋脚領域にすることに用いられるステップと、
前記第１フォトレジスト層に対してリフロー処理を行い、アーチ状を呈する第１フォトレジスト層を得るステップと、
前記蒸着機がアーチ状を呈する前記第１フォトレジスト層上にエアブリッジのブリッジ本体材料を堆積することに用いられるステップと、
前記コーティング機が前記ブリッジ本体材料上に第２フォトレジスト層を塗布することに用いられるステップと、
前記フォトリソグラフィ機が前記第２フォトレジスト層において露光して現像し、エアブリッジのブリッジ本体以外の領域にすることに用いられるステップと、
前記エッチング機がエッチング方式によりエアブリッジのブリッジ本体以外のブリッジ本体材料を除去することに用いられるステップと、
前記洗浄機が前記第４チップ製品のフォトレジストを洗浄し、前記目標チップ製品を得ることに用いられるステップと、を含む。
【0012】
一種の可能な実現形態において、前記酸化条件において、前記ジョセフソン接合サンプルの抵抗値は、前記ジョセフソン接合の設計抵抗値よりも小さく、前記ジョセフソン接合サンプルの抵抗値と前記ジョセフソン接合の設計抵抗値との間の抵抗値差値は、前記エアブリッジの前記ジョセフソン接合に対する抵抗値増分とマッチする。
【0013】
一種の可能な実現形態において、前記蒸着機は、前記基板上に底層回路材料を堆積することに用いられ、
前記コーティング機は、前記底層回路材料上に第３フォトレジスト層を塗布することに用いられ、
前記フォトリソグラフィ機は、レーザー直接描画の露光方式により、前記第３フォトレジスト層において露光して現像し、前記第１底層回路、及び前記第２底層回路に対応するエッチング領域にすることに用いられ、
前記エッチング機は、前記第３フォトレジスト層に対してエッチング処理を行い、前記エッチング領域における前記底層回路材料を除去することに用いられ、
前記洗浄機は、前記基板上のフォトレジストを洗浄し、前記第１チップ製品を獲得することに用いられる。
前記コーティング機は、前記底層回路材料上に第３フォトレジスト層を塗布することに用いられ、
前記フォトリソグラフィ機は、レーザー直接描画の露光方式により、前記第３フォトレジスト層において露光して現像し、前記第１底層回路、及び前記第２底層回路に対応するエッチング領域にすることに用いられ、
前記エッチング機は、前記第３フォトレジスト層に対してエッチング処理を行い、前記エッチング領域における前記底層回路材料を除去することに用いられ、
前記洗浄機は、前記基板上のフォトレジストを洗浄し、前記第１チップ製品を獲得することに用いられる。
【0014】
一種の可能な実現形態において、前記フォトリソグラフィ機は、レーザー直接描画の方式により、第３フォトレジスト層において前記第１底層回路、及び前記第２底層回路の回路パターンを定義することと、前記基板を現像液中に置いて現像することで、前記第１底層回路、及び前記第２底層回路に対応するエッチング領域を現像することと、に用いられる。
【0015】
一種の可能な実現形態において、前記第１底層回路は、前記インピーダンスジョセフソンパラメトリック増幅器のインピーダンス変換器を含み、
前記インピーダンス変換器のレイアウトにおける線幅と前記インピーダンス変換器の設計線幅との間に補償偏差が存在し、前記補償偏差は、前記第３フォトレジスト層に対してエッチング処理を行うエッチング偏差に基づいて決定される。
前記インピーダンス変換器のレイアウトにおける線幅と前記インピーダンス変換器の設計線幅との間に補償偏差が存在し、前記補償偏差は、前記第３フォトレジスト層に対してエッチング処理を行うエッチング偏差に基づいて決定される。
【0016】
一種の可能な実現形態において、前記第２底層回路上にはジョセフソン接合サンプルアレイが含まれ、前記ジョセフソン接合サンプルアレイは、少なくとも２つのジョセフソン接合サンプルのポート回路を含み、個々の前記ポート回路は１組の前記フォトレジスト構造に対応し、
前記蒸着機、及び前記酸化チャンバは、第１酸化条件において、第１ポート回路を被覆する前記フォトレジスト構造に基づいて、前記第１ポート回路と対応する前記ジョセフソン接合サンプルを製造することであって、前記第１ポート回路は、少なくとも２つのジョセフソン接合サンプルのポート回路のうちの、前記ジョセフソン接合サンプルが製造されていない１つのポート回路である、ことと、
第１抵抗値が設計要求を満たす状況において、前記第１酸化条件をジョセフソン接合における酸化層を製造する酸化条件として決定することであって、前記第１抵抗値は、前記第１ポート回路に基づいて、前記第１ポート回路と対応する前記ジョセフソン接合サンプルを測定して得られるものである、ことと、に用いられる。
前記蒸着機、及び前記酸化チャンバは、第１酸化条件において、第１ポート回路を被覆する前記フォトレジスト構造に基づいて、前記第１ポート回路と対応する前記ジョセフソン接合サンプルを製造することであって、前記第１ポート回路は、少なくとも２つのジョセフソン接合サンプルのポート回路のうちの、前記ジョセフソン接合サンプルが製造されていない１つのポート回路である、ことと、
第１抵抗値が設計要求を満たす状況において、前記第１酸化条件をジョセフソン接合における酸化層を製造する酸化条件として決定することであって、前記第１抵抗値は、前記第１ポート回路に基づいて、前記第１ポート回路と対応する前記ジョセフソン接合サンプルを測定して得られるものである、ことと、に用いられる。
【0017】
一種の可能な実現形態において、前記酸化チャンバは、さらに、
前記第１抵抗値が前記設計要求を満たさない状況において、前記第２酸化条件、及び前記第１ポート回路を更新してテストを行うことに用いられる。
前記第１抵抗値が前記設計要求を満たさない状況において、前記第２酸化条件、及び前記第１ポート回路を更新してテストを行うことに用いられる。
【0018】
一種の可能な実現形態において、前記フォトレジスト構造は、ドーランブリッジ構造であり、
前記蒸着機は、前記第１ポート回路を被覆する前記フォトレジスト構造に基づいて前記第１ポート回路に対応する前記ジョセフソン接合サンプルの第１超伝導層を斜め蒸着することに用いられ、
前記酸化チャンバは、前記第１酸化条件に応じて前記第１超伝導層に対して酸化処理を行い、前記第１超伝導層の表面の酸化絶縁層を獲得することに用いられ、
前記蒸着機は、前記第１ポート回路を被覆する前記フォトレジスト構造に基づいて前記第１ポート回路に対応する前記ジョセフソン接合サンプルの第２超伝導層を垂直蒸着し、前記第１ポート回路に対応する前記ジョセフソン接合サンプルを獲得することに用いられる。
前記蒸着機は、前記第１ポート回路を被覆する前記フォトレジスト構造に基づいて前記第１ポート回路に対応する前記ジョセフソン接合サンプルの第１超伝導層を斜め蒸着することに用いられ、
前記酸化チャンバは、前記第１酸化条件に応じて前記第１超伝導層に対して酸化処理を行い、前記第１超伝導層の表面の酸化絶縁層を獲得することに用いられ、
前記蒸着機は、前記第１ポート回路を被覆する前記フォトレジスト構造に基づいて前記第１ポート回路に対応する前記ジョセフソン接合サンプルの第２超伝導層を垂直蒸着し、前記第１ポート回路に対応する前記ジョセフソン接合サンプルを獲得することに用いられる。
【0019】
一種の可能な実現形態において、前記第１酸化条件は、
酸素ガスのガス流量、気圧、及び酸化時間、の情報のうちの少なくとも１つを含む。
酸素ガスのガス流量、気圧、及び酸化時間、の情報のうちの少なくとも１つを含む。
【0020】
別の態様では、チップを提供し、前記チップは、
基板と、基板上に位置するインピーダンスジョセフソンパラメトリック増幅器と、を含み、
ここで、前記インピーダンスジョセフソンパラメトリック増幅器の非線形インダクタキャパシタＬＣ共振器のキャパシタ部分は、コプレーナ導波路構造の平面スタブである。
基板と、基板上に位置するインピーダンスジョセフソンパラメトリック増幅器と、を含み、
ここで、前記インピーダンスジョセフソンパラメトリック増幅器の非線形インダクタキャパシタＬＣ共振器のキャパシタ部分は、コプレーナ導波路構造の平面スタブである。
【発明の効果】
【0021】
本願の実施例が提供する技術的解決手段による有益な効果は、少なくとも以下を含む。
【0022】
インピーダンスジョセフソンパラメトリック増幅器を製造する過程において、レーザー直接描画の方式によりジョセフソン接合と他の底層回路とを製造し、同時にジョセフソン接合の製造精度を保証するために、ジョセフソン接合サンプルの試作過程を導入することで、ジョセフソン接合を正式に製造する酸化条件を取得する。それによりインピーダンスジョセフソンパラメトリック増幅器の製造精度を保証すると同時に、インピーダンスジョセフソンパラメトリック増幅器の製造プロセスを低下させ、インピーダンスジョセフソンパラメトリック増幅器の製造効率を向上させる。
【図面の簡単な説明】
【0023】
【図1】本願に係るインピーダンス整合型ジョセフソンパラメトリック増幅器の構造模式図である。
【図2】本願の１つの例示的な実施例に示されているチップ製造方法の方法フローチャートである。
【図3】本願の１つの例示的な実施例に示されているチップ製造方法の方法フローチャートである。
【図6】本願に係るレイアウト設計の模式図である。
【図7】本願に係るインピーダンス変換ジョセフソンパラメトリック増幅器を製造するフロー模式図である。
【図8】本願の実施例に係るインピーダンス変換ジョセフソンパラメトリック増幅器を製造するフローにおける製品形態変化の模式図である。
【図9】本願の１つの例示的な実施例が提供するチップの構造模式図である。
【図10】本願の１つの例示的な実施例に示されているチップ製造システムの模式図である。
【図11】本願の１つの実施例が提供する解決手段の応用シーンの模式図である。
【発明を実施するための形態】
【0024】
剥離：ベースのフォトレジストの塗布、露光、及び現像を経た後に、一定の図形を有する感光性レジスト膜をマスクとして、レジストを付け、蒸発等の方式により必要な材料、例えば金属等を堆積する。次に感光性レジストを除去すると同時に、レジスト膜上の不必要な材料を一緒にきれいに剥離して、最後にベース上に図形を刻んだ元の材料構造のみを残す。
【0025】
アンダーカット（ｕｎｄｅｒｃｕｔ）：二層レジストプロセスにおいて、上層レジストのフォトレジストを露光して現像した後にウィンドウを開け、底層レジストを現像液中において継続して腐食させて、横方向への拡大を引き起こすことを利用して形成された、上が狭くて下が広い構造である。
【0026】
レジスト除去液：サンプルの露光現像後に光と反応せずに残留したフォトレジストを除去することができる有機溶剤である。
【0027】
プレベーク：フォトリソグラフィプロセスの基本ステップの１つであり、ソフトベークとも呼ばれる。すなわち、一定の温度下で、フォトレジスト膜内の溶剤をゆっくりと、かつ十分に逃がし、フォトレジスト膜を乾燥させる。
【0028】
橋脚：底層回路構造上に残された、エアブリッジと底層回路とを接触させることに用いられる領域である。
【0029】
露光＆現像：一種のマイクロナノ加工技術であり、主に紫外線フォトリソグラフィに関するものである。すなわち、基板のサンプルの表面にフォトレジストを塗布し、次に紫外光をマスク版から透過して基板の表面に照射し、光化学反応を利用してフォトレジストの光に照射された部分の性質に変更を加える。次に光と反応する該領域を特定の溶液中において溶解させ、基板に特定の図形を表現し、作り出すという目的を達成する。
【0030】
エッチング：一種のマイクロ加工プロセスであり、乾式（その他）、及び湿式（液体）を利用して金属、又はその他の材料を腐食させ、必要な構造を形成する。
【0031】
ジョセフソンパラメトリック増幅器は、超伝導量子計算測定回線の重要な組成部品であり、主な作用は、量子ビットの測定過程において読取信号の強度を強化し、同時に読取ノイズを効果的に抑制し、ｍＫ温度下で数個の光子レベルの信号増幅を実現することができる点にある。ジョセフソンパラメトリック増幅器は、従来の狭帯域パラメトリック増幅器とインピーダンス整合型ジョセフソンパラメトリック増幅器とに分けられる。インピーダンス変換パラメトリック増幅器は、狭帯域パラメトリック増幅器に比べて、入力端子にインピーダンス変換器を増設させ、利得ピークを犠牲にしてより大きな利得帯域幅を取り換え、マルチビット測定のタスクを満たすことができる。
【0032】
図１に参照されるように、本願に係るインピーダンス整合型ジョセフソンパラメトリック増幅器の構造模式図を示している。図１に示すように、インピーダンス整合型ジョセフソンパラメトリック増幅器の主な構造は、インピーダンス変換器１１０と、パラメトリック増幅器１２０と、を含む。ここで、パラメトリック増幅器１２０は、非線形ＬＣ共振器（平面キャパシタと非線形インダクタジョセフソン接合とを含む）、及びポンプ駆動を含む。
【0033】
ジョセフソン接合は、超伝導体－絶縁体－超伝導体で組成される一種の構造である。ここで、超伝導電子は、トンネル効果により一方側から絶縁体薄膜を通過して他方側に到達することができる。関連技術では、通常、電子ビーム露光機を使用して接合エリアの形状を露光し、二層メタクリル酸メチル（Ｍｅｔｈｙｌ Ｍｅｔｈａｃｒｙｌａｔｅ、ＭＭＡ）、及びポリメタクリル酸メチル（Ｐｏｌｙ Ｍｅｔｈｙｌ Ｍｅｔｈａｃｒｙｌａｔｅ、ＰＭＭＡ）電子ビームフォトレジストを用いる必要がある。ＭＭＡは、底層レジストであり、厚さが約４００ｎｍ～８００ｎｍであり、ＰＭＭＡは、上層レジストであり、厚さが約３００ｎｍ～５００ｎｍである。関連技術における超伝導インピーダンス変換パラメトリック増幅器のインピーダンス変換器は、いずれも１つの４分の１、及び１つの２分の１波長導波路を直列に接続した構造を使用する。このような構造は、加工パラメータに対して敏感であり、コプレーナ導波路（Ｃｏｐｌａｎａｒ Ｗａｖｅｇｕｉｄｅ、ＣＰＷ）の線幅に対して一定の要求を有する。関連技術における量子パラメトリック増幅器のキャパシタ構造の大部分は、平行板誘電体キャパシタを使用する。すなわち、２つの超伝導平板の間に１つの絶縁層を挟んで構成されており、このような構造のキャパシタの密度は、比較的高く、比較的小さい面積内で必要なキャパシタを作成することができる。
【0034】
関連技術において、ジョセフソン接合の製造には以下の欠陥が存在している。
【0035】
第一に、露光して特定の図形層を形成した後に、金属層を堆積するときに、図形層の側壁上に残留が形成されやすく、かつ基板上の金属図形と粘着を形成し、剥離することが困難になり、最後に得られた接合エリアの形状において欠点となる。
【0036】
第二に、電子ビーム露光のほとんどは、付加的な金属層を電子ビームオーバーレイマークとして製造する必要がある。電子ビーム露光の原理に従って、上記オーバーレイマークを走査電子顕微鏡において識別して区別することができるためには、該金属層材料と基板上の金属層との原子番号の差が比較的大きくなければならない。この要求により、さらなるステップの露光－コーティング－剥離過程を導入せざるを得ず、プロセスの複雑さを増すことになる。
【0037】
これに対して、本願の以下の実施例は、インピーダンス整合型ジョセフソンパラメトリック増幅器に用いられるチップ製造方法を提供し、ジョセフソン接合の製造精度を保証すると同時に、プロセスの複雑さを低下させ、インピーダンス整合型ジョセフソンパラメトリック増幅器の製造効率を向上させることができる。
【0038】
【0039】
ステップ２０１：レーザー直接描画の露光方式により、基板上にインピーダンスジョセフソンパラメトリック増幅器の第１底層回路を製造し、かつ基板上にテストに用いられるジョセフソン接合の第２底層回路を製造し、第１チップ製品を獲得する。
【0040】
本願の実施例において、まず、レーザー直接描画の方式により、同一の基板上にインピーダンスジョセフソンパラメトリック増幅器における第１底層回路と第２底層回路とを同時に製造することができる。ここで、第１底層回路は、ジョセフソン接合を含まない底層回路であり、及び第２底層回路は、テストに用いられるジョセフソン接合の底層回路である。選択可能に、第２底層回路上にはテストに用いられるジョセフソン接合が含まれず、例えば、第２底層回路上にはテストに用いられるジョセフソン接合のポート回路が含まれる。
【0041】
選択可能に、テストに用いられるジョセフソン接合の第２底層回路とは、第２底層回路に対してテストを行うことにより、正式回路の製造条件を決定することを指す。すなわち、第２底層回路は、テストされる回路であり、第２底層回路の製造過程において、テストを行い回路製造の条件を決定することにより、正式な回路の製造においてはテストを行って決定された条件を使用して製造する。
【0042】
ステップ２０２：レーザー直接描画の露光方式により、第１チップ製品上にジョセフソン接合を製造することに用いられるフォトレジスト構造を生成する。
【0043】
本願の実施例において、上記第１底層回路と第２底層回路とを製造した後に、基板上において、ジョセフソン接合を製造する必要がある位置に対応させて、ジョセフソン接合を製造することに用いられるフォトレジスト構造、例えば、ジョセフソン接合を製造することに用いられるドーランブリッジ構造を生成する。
【0044】
ここで、本願の実施例に示される解決手段は、同一の基板上に正式な製品のテスト用の回路を同時に製造することにより、正式なジョセフソン接合の製品とテストに用いられるジョセフソン接合サンプルとの製造環境を一致させることを保つことができる。そして、これらには限定されないが、正式なジョセフソン接合の製品とテストに用いられるジョセフソン接合サンプルとの製造時のフォトレジストの厚さ、露光強度、現像時間、接合エリアのサイズ設計、及びコーティング条件等の条件がいずれも一致することを保つことを含むことにより、正式なジョセフソン接合製品の酸化条件を正確に試験により導き出すことができる。
【0045】
ステップ２０３：第１チップ製品の第１底層回路と第２底層回路とを分割し、分割後に第２底層回路を含む第２チップ製品、及び分割後に第１底層回路を含む第３チップ製品を得る。
【0046】
第１底層回路と第２底層回路とを分離することを目標として、第１チップ製品を切り分け、切り分けた後に相互に分離する第１底層回路と第２底層回路とを得る。ここで、切り分けた後の第２底層回路があるチップ部分を第２チップ製品とし、切り分けた後の第１底層回路があるチップ部分を第３チップ製品とする。
【0047】
選択可能に、第１チップ製品の第１底層回路と第２底層回路とを分割し、分割後に第２底層回路を含む第２チップ製品、及び分割後に第１底層回路を含む第３チップ製品を得る。
【0048】
本願の実施例において、ジョセフソン接合を製造することに用いられる上記フォトレジスト構造を生成した後に、第２底層回路を基板から切断し、正式な製品に対応する第３チップ製品、及びテスト用の第２チップ製品を得ることができる。ここで、第２底層回路を基板から切断することとは、第１チップ製品を切断し、第１底層回路と第２底層回路とを異なる切断部分に分割することを基準として、第１チップ製品を第２チップ製品、及び第３チップ製品に切断することを指す。ここで、第１底層回路は、第３チップ製品にあり、第２底層回路は、第２チップ製品にある。すなわち、第１チップ製品の第１底層回路がＡ領域にあり、第２底層回路がＢ領域にあるとすれば、Ａ領域とＢ領域とを分割する必要があるとして第１チップ製品を分割し、第１底層回路を含む第３チップ製品と、第２底層回路を含む第２チップ製品とを得る。
【0049】
ステップ２０４：第２底層回路を被覆するフォトレジスト構造に基づいて、第２チップ製品上にジョセフソン接合サンプルを試作することで、ジョセフソン接合における酸化層を製造することに用いられる酸化条件を決定する。
【0050】
第２チップ製品が第３チップ製品と同一の基板上に同時に製造されるため、両者は、フォトレジストの厚さ、露光強度、現像時間、接合エリアのサイズ設計、及びコーティング条件等の条件において一致する。ここで、第２チップ製品上にジョセフソン接合サンプルを試作するときに、もし試作されたジョセフソン接合サンプルがインピーダンスジョセフソンパラメトリック増幅器におけるジョセフソン接合に対する設計要求を満たすのであれば、このときの酸化条件は、正式な製品の製造に用いられ、設計要求を満たす酸化層を得ることもできる。つまり、試作された設計要求を満たすジョセフソン接合サンプルに対応する酸化条件を、その後に製造する正式な製品におけるジョセフソン接合の酸化条件とすることにより、その後の正式な製品におけるジョセフソン接合の製造精度を保証する。
【0051】
ステップ２０５：酸化条件に応じて、第１底層回路を被覆するフォトレジスト構造に基づいて、第３チップ製品上にジョセフソン接合を製造し、第３チップ製品を第４チップ製品として製造する。
【0052】
ここで、第１底層回路と対応するフォトレジスト構造に基づいて、第３チップ製品上にジョセフソン接合を製造する方式は、ジョセフソン接合サンプルを試作する方式と類似している。すなわち、試作された設計要求を満たすジョセフソン接合サンプルに対応する酸化条件を採用して、正式な製品におけるジョセフソン接合の酸化層を製造する。酸化条件を決定した後に、酸化条件に従って第３チップ製品上にジョセフソン接合を製造し、元々ジョセフソン接合が含まれない第３チップ製品を、ジョセフソン接合が含まれる第４チップ製品として製造する。
【0053】
ステップ２０６：第４チップ製品に基づいてインピーダンスジョセフソンパラメトリック増幅器を含む目標チップ製品を取得する。
【0054】
以上のように、本願の実施例に示される解決手段は、インピーダンスジョセフソンパラメトリック増幅器を製造する過程において、レーザー直接描画の方式によりジョセフソン接合と他の底層回路とを製造し、同時にジョセフソン接合の製造精度を保証するために、ジョセフソン接合サンプルの試作過程を導入することで、ジョセフソン接合を正式に製造する酸化条件を取得する。それによりインピーダンスジョセフソンパラメトリック増幅器の製造精度を保証すると同時に、インピーダンスジョセフソンパラメトリック増幅器の製造プロセスを削減し、インピーダンスジョセフソンパラメトリック増幅器の製造効率を向上させる。
【0055】
上記図２に示される実施例に基づいて、図３に参照されるように、本願の１つの例示的な実施例に示されているチップ製造方法の方法フローチャートを示している。図３に示すように、該チップ製造方法は、以下のステップ３０１～ステップ３０６を含んでもよい。
【0056】
ステップ３０１：レーザー直接描画の露光方式により、基板上にインピーダンスジョセフソンパラメトリック増幅器の第１底層回路を製造し、かつ基板上にテストに用いられるジョセフソン接合の第２底層回路を製造し、第１チップ製品を獲得する。第１底層回路は、インピーダンスジョセフソンパラメトリック増幅器の非線形インダクタキャパシタＬＣ共振器のキャパシタ部分を含み、キャパシタ部分は、コプレーナ導波路構造の平面スタブである。
【0057】
選択的に、第１底層回路、及び第２底層回路においてジョセフソン接合は含まれない。
【0058】
本願の実施例に示される解決手段は、コプレーナ導波路構造の平面スタブを非線形インダクタキャパシタＬＣ共振器のキャパシタ部分として使用し、誘電体層の製造というプロセスのステップを省いており、挿入損失を減少させ、プロセスの複雑さと製造難易度を簡素化することができる。
【0059】
誘電体サブストレートの１つの面に中心導体ストリップを製作し、かつ中心導体ストリップに隣接する両側に導体平面を製作する。このようにコプレーナ導波路を構成し、これはコプレーナマイクロストリップ伝送線路とも呼ばれる。中心導体が導体平板と同一の平面内に位置するため、コプレーナ導波路上に部品を並列に接続して取り付けることは、非常に簡単であり、伝送線路、及び素子がいずれも同一側にあるモノリシックマイクロ波集積回路を作製することができる。
【0060】
一種の可能な実現形態において、第１底層回路は、インピーダンスジョセフソンパラメトリック増幅器のインピーダンス変換器をさらに含み、
インピーダンス変換器のレイアウトにおける線幅とインピーダンス変換器の設計線幅との間に補償偏差が存在し、補償偏差は、第３フォトレジスト層に対してエッチング処理を行うエッチング偏差に基づいて決定される。第３フォトレジスト層は、基板上に底層回路材料を堆積した後に、底層回路材料上に塗布されたフォトレジスト層である。
インピーダンス変換器のレイアウトにおける線幅とインピーダンス変換器の設計線幅との間に補償偏差が存在し、補償偏差は、第３フォトレジスト層に対してエッチング処理を行うエッチング偏差に基づいて決定される。第３フォトレジスト層は、基板上に底層回路材料を堆積した後に、底層回路材料上に塗布されたフォトレジスト層である。
【0061】
インピーダンス変換器の線幅に対する要求が厳しいという課題について、本願の実施例においては、レーザー直接描画の露光方式によりインピーダンスジョセフソンパラメトリック増幅器のインピーダンス変換器部分を製造するときに、「エッチング補償」の方式を採用することができる。つまり、レイアウトにおいて実際に加工するときのエッチング偏差を予め残すことにより、加工された実際の線幅が設計要求により近いことを保証することができ、成功率がより高くなる。
【0062】
例えば、本願の実施例において、インピーダンス変換器部分の線幅は、レイアウトを設計するときに実際の偏差を予め残すことができる。例えばエッチング溝の目標値が２μｍであるとすると、レイアウトを描画するときに１．７μｍを描き（すなわちエッチング補償が０．３μｍ）、実際にエッチングするときに、エッチング時間を適当に延長させて、エッチング溝をきれいに完全にエッチングすることを保証するだけでなく、線幅への要求を達成することができる。
【0063】
一種の可能な実現形態において、レーザー直接描画の露光方式により、基板上にインピーダンスジョセフソンパラメトリック増幅器の第１底層回路、及びテストに用いられるジョセフソン接合の第２底層回路を製造する。第１チップ製品を獲得する上記過程は、以下のステップＳ３０１ａ～ステップＳ３０１ｅを含んでもよい。
【0064】
Ｓ３０１ａ：基板上に底層回路材料を堆積する。
【0065】
Ｓ３０１ｂ：底層回路材料上に第３フォトレジスト層を塗布する。
【0066】
Ｓ３０１ｃ：レーザー直接描画の露光方式により、第３フォトレジスト層において露光して現像し、第１底層回路、及び第２底層回路に対応するエッチング領域にする。
【0067】
本願の実施例において、レーザー直接描画の露光方式により、第３フォトレジスト層において露光して現像し、第１底層回路、及び第２底層回路に対応するエッチング領域にする過程は、
レーザー直接描画の方式により、第３フォトレジスト層において第１底層回路、及び第２底層回路の回路パターンを定義するステップと、
基板を現像液中に置いて現像することで、第１底層回路、及び第２底層回路に対応するエッチング領域を現像するステップと、を含んでもよい。
レーザー直接描画の方式により、第３フォトレジスト層において第１底層回路、及び第２底層回路の回路パターンを定義するステップと、
基板を現像液中に置いて現像することで、第１底層回路、及び第２底層回路に対応するエッチング領域を現像するステップと、を含んでもよい。
【0068】
ここで、基板、及び基板上に堆積された材料を現像液中に置いて現像し、第１底層回路、及び第２底層回路に対応するエッチング領域を得る。
【0069】
Ｓ３０１ｄ：第３フォトレジスト層に対してエッチング処理を行い、エッチング領域における底層回路材料を除去する。
【0070】
Ｓ３０１ｅ：基板上のフォトレジストを洗浄し、第１チップ製品を獲得する。
【0071】
本願の実施例において、上記プロセスフローにより、基板上に底層金属層、一般的にはアルミニウム膜を堆積する。次に、底層金属層に対する１回露光－現像－エッチングのプロセスによりインピーダンス変換器とスタブキャパシタとのコプレーナ導波路構造、ポンプ駆動構造、及びテスト接合アレイのポート回路を製造することができる。
【0072】
ステップ３０２：レーザー直接描画の露光方式により、第１チップ製品上にジョセフソン接合を製造することに用いられるフォトレジスト構造を生成する。
【0073】
一種の可能な実現形態において、二層レジストプロセスによりジョセフソン接合を製造することに用いられるフォトレジスト構造を露光することができる。
【0074】
選択的に、上記フォトレジスト構造は、ドーランブリッジ構造であってもよい。例えば、底層レジストは、剥離用レジスト（Ｌｉｆｔ Ｏｆｆ Ｒｅｓｉｓｔ、ＬＯＲ）シリーズのフォトレジストを選んで用いることができ、上層レジストは、Ｓ１８１３／Ｓ１８０５／ＳＰＲ９５５等の型番のフォトレジストを選択することができ、レーザー直接描画機器を利用してテスト用のジョセフソン接合サンプルアレイ、及び正式なジョセフソン接合の接合エリアパターンを露光する。次に、露出したジョセフソン接合の接合エリアパターンを現像し、底層フォトレジストと最上層フォトレジストとの現像液における溶解速度が異なるために、現像後に上が狭くて下が広いアンダーカット構造を形成する。図４に参照されるように、本願の実施例に係るフォトレジスト構造の模式図を示している。図４に示すように、ジョセフソン接合の設計構造において、２つの近接する露光領域の下方を連通させて宙吊りを形成するフォトレジストは、ドーラン（ｄｏｌａｎ）ブリッジ４００と呼ばれる。
【0075】
ステップ３０３：第１チップ製品の第１底層回路と第２底層回路とを分割し、分割後に第２底層回路を含む第２チップ製品、及び分割後に第１底層回路を含む第３チップ製品を得る。
【0076】
選択可能に、第１底層回路と第２底層回路とを分離することを目標として、第１チップ製品を切り分け、切り分けた後に相互に分離する第１底層回路と第２底層回路とを得る。ここで、切り分けた後の第２底層回路があるチップ部分を第２チップ製品とし、切り分けた後の第１底層回路があるチップ部分を第３チップ製品とする。
【0077】
第１チップ製品を、第２チップ製品と、第３チップ製品とに切断する。ここで、第２チップ製品は、第２底層回路を第１チップ製品から切断して得られるチップ製品であり、第３チップ製品は、第１底層回路を第１チップ製品から切断して得られるチップ製品である。
【0078】
ステップ３０４：第２底層回路と対応するフォトレジスト構造に基づいて、第２チップ製品上にジョセフソン接合サンプルを試作することで、ジョセフソン接合における酸化層を製造することに用いられる酸化条件を決定する。
【0079】
一種の可能な実現形態において、第２底層回路上にジョセフソン接合サンプルアレイが含まれる。ジョセフソン接合サンプルアレイは、少なくとも２つのジョセフソン接合サンプルのポート回路を含み、個々のポート回路は１組のフォトレジスト構造に対応し、
第２底層回路と対応するフォトレジスト構造に基づいて、第２チップ製品上にジョセフソン接合サンプルを試作し、ジョセフソン接合における酸化層を製造することに用いられる酸化条件を獲得するステップは、
第１酸化条件において、第１ポート回路を被覆するフォトレジスト構造に基づいて、第１ポート回路と対応するジョセフソン接合サンプルを製造するステップであって、第１ポート回路は、少なくとも２つのジョセフソン接合サンプルのポート回路のうちの、ジョセフソン接合サンプルが製造されていない１つのポート回路である、ステップと、
第１抵抗値が設計要求を満たす状況において、第１酸化条件をジョセフソン接合における酸化層を製造する酸化条件として取得するステップであって、第１抵抗値は、第１ポート回路に基づいて、第１ポート回路と対応するジョセフソン接合サンプルを測定して得られるものである、ステップと、を含む。
第２底層回路と対応するフォトレジスト構造に基づいて、第２チップ製品上にジョセフソン接合サンプルを試作し、ジョセフソン接合における酸化層を製造することに用いられる酸化条件を獲得するステップは、
第１酸化条件において、第１ポート回路を被覆するフォトレジスト構造に基づいて、第１ポート回路と対応するジョセフソン接合サンプルを製造するステップであって、第１ポート回路は、少なくとも２つのジョセフソン接合サンプルのポート回路のうちの、ジョセフソン接合サンプルが製造されていない１つのポート回路である、ステップと、
第１抵抗値が設計要求を満たす状況において、第１酸化条件をジョセフソン接合における酸化層を製造する酸化条件として取得するステップであって、第１抵抗値は、第１ポート回路に基づいて、第１ポート回路と対応するジョセフソン接合サンプルを測定して得られるものである、ステップと、を含む。
【0080】
選択的に、第１抵抗値が設計要求を満たさない状況において、第１抵抗値が設計要求を満たすようになる酸化条件が試験により導き出されるまで、第１酸化条件、及び第１ポート回路を更新してテストを継続的に行う。
【0081】
一種の可能な実現形態において、フォトレジスト構造は、ドーランブリッジ構造であり、第１酸化条件において、第１ポート回路を被覆するフォトレジスト構造に基づいて、第１ポート回路と対応するジョセフソン接合サンプルを製造するステップは、
第１ポート回路を被覆するフォトレジスト構造に基づいて第１ポート回路に対応するジョセフソン接合サンプルの第１超伝導層を斜め蒸着するステップと、
第１酸化条件に応じて第１超伝導層に対して酸化処理を行い、第１超伝導層の表面の酸化絶縁層を獲得するステップと、
第１ポート回路を被覆するフォトレジスト構造に基づいて第１ポート回路に対応するジョセフソン接合サンプルの第２超伝導層を垂直蒸着し、第１ポート回路に対応するジョセフソン接合サンプルを獲得するステップと、を含む。
第１ポート回路を被覆するフォトレジスト構造に基づいて第１ポート回路に対応するジョセフソン接合サンプルの第１超伝導層を斜め蒸着するステップと、
第１酸化条件に応じて第１超伝導層に対して酸化処理を行い、第１超伝導層の表面の酸化絶縁層を獲得するステップと、
第１ポート回路を被覆するフォトレジスト構造に基づいて第１ポート回路に対応するジョセフソン接合サンプルの第２超伝導層を垂直蒸着し、第１ポート回路に対応するジョセフソン接合サンプルを獲得するステップと、を含む。
【0082】
例えば、図５に参照されるように、本願の実施例に係るドーランブリッジによりジョセフソン接合を製造する模式図を示している。図５における（ａ）部分に示すように、ドーランブリッジ構造に基づいて、まず、斜め蒸着の方式により、超伝導材料をドーランブリッジ上の開孔５０１を通過させてドーランブリッジ下方の基板上に堆積させ、ジョセフソン接合サンプルの第１超伝導層５０２を得る。次に、酸化チャンバにおいて第１超伝導層５０２に対して酸化処理を行い、第１超伝導層５０２の表面の酸化絶縁層５０３を得る。その後、垂直蒸着の方式により、超伝導材料をドーランブリッジ上の開孔５０４を通過させてドーランブリッジ下方の基板酸化絶縁層、及び基板上に堆積させ、ジョセフソン接合サンプルの第２超伝導層５０５を得る。上記第１超伝導層５０２、酸化絶縁層５０３、及び第２超伝導層５０５は、すなわちジョセフソン接合／ジョセフソン接合サンプルを構成する。また、開孔５０１が存在するため、垂直蒸着するときに、超伝導材料は、開孔５０１を通過して酸化絶縁層、及び基板上に堆積することも可能であり、超伝導層５０６を得ることができる。図５において、説明の便宜上、超伝導層５０６を部分的に宙に浮いたように描画されているが、実際の応用においては、超伝導層５０６における宙に浮いたような部分は、基板上に沈下し得る。上記解決手段により製造されたジョセフソン接合／ジョセフソン接合サンプルは、図５における（ｂ）部分に示すことができる。
【0083】
一種の可能な実現形態において、上記第１酸化条件は、
酸素ガスのガス流量、気圧、及び酸化時間、の情報のうちの少なくとも１つを含む。
酸素ガスのガス流量、気圧、及び酸化時間、の情報のうちの少なくとも１つを含む。
【0084】
ここで、本願の上記実施例に示される解決手段により、第２底層回路がある第２チップ製品上に各種の異なる酸化条件を採用してジョセフソン接合サンプルを試作し、かつジョセフソン接合サンプルの抵抗値を測定する方式により、要求を満たす酸化条件を試験により導き出す。これは、酸素ガスのガス流量、気圧、及び酸化時間等の条件を含み、選択的に、その他の酸化条件、例えば気流角度、及び酸化温度等をさらに含んでもよい。本願の実施例は、上記酸化条件を限定しない。
【0085】
選択的に、酸化条件に加えて、第２底層回路と対応するフォトレジスト構造によりジョセフソン接合サンプルを試作するときに、ジョセフソン接合を製造する他の条件をさらに得ることができる。例えばジョセフソン接合の超伝導材料の蒸着時間、超伝導材料の蒸着流量、蒸着角度、温度、及び圧力等がある。
【0086】
ステップ３０５：酸化条件に応じて、第１底層回路を被覆するフォトレジスト構造に基づいて、第３チップ製品上にジョセフソン接合を製造し、第３チップ製品を第４チップ製品として製造する。
【0087】
本願の実施例において、上記フォトレジストアーキテクチャがドーランブリッジ構造であるときに、ダブルチルト電子ビーム蒸発の方式によりジョセフソン接合／ジョセフソン接合サンプルを製造することができる。
【0088】
例えば、まず、比較的大きな傾斜角でジョセフソン接合／ジョセフソン接合サンプルの第１層の超伝導アルミニウム膜を蒸着する。傾斜角度は、レジストの厚さに関連し、第１層のアルミニウム膜がドーランブリッジを通過できることを保証する必要がある。高真空環境において一定の流量の酸素ガスを供給し、第１層のアルミニウム膜の上面を酸化し、ジョセフソン接合／ジョセフソン接合サンプルの絶縁層を形成する。次に、垂直角度でジョセフソン接合／ジョセフソン接合サンプルの第２層のアルミニウム膜を正面から蒸着し、蒸着が完了した後に、サンプルをレジスト除去液中に置いてフォトレジストを除去し、余分な金属を剥離し、完全なジョセフソン接合／ジョセフソン接合サンプルを得る。
【0089】
本願の実施例に示される解決手段は、レーザー直接描画方式を使用してジョセフソン接合を露光し、従来の電子ビーム露光と比べて、オーバーレイマーク層の製造を省き、且つレーザー直接描画を利用して製造されたジョセフソン接合のサイズが比較的大きく、超伝導パラメトリック増幅器デバイスに応用されるときに破壊しにくいという利点を有し、性能がより安定している。同時に、ジョセフソン接合の接合抵抗パラメータに対する敏感性のため、本願の実施例は、さらに、レイアウトにおいてテスト接合アレイの設計を追加し、テスト接合と正式なサンプルとを同時に露光して現像してそれぞれ接合を作り、正式なジョセフソン接合の接合抵抗が設計値に合致することを保証する。
【0090】
ステップ３０６：第４チップ製品の平面スタブの根元部にエアブリッジを製造し、第４チップ製品を目標チップ製品として製造する。
【0091】
一種の可能な実現形態において、第４チップ製品の平面スタブの根元部にエアブリッジを製造し、目標チップ製品を獲得するステップは、
第４チップ製品上に第１フォトレジスト層を塗布するステップと、
第１フォトレジスト層において平面スタブの根元部位置に対応させて露光して現像し、エアブリッジの橋脚領域にするステップと、
第１フォトレジスト層に対してリフロー処理を行い、第１フォトレジスト層における残りのフォトレジストがアーチ状を呈するようにするステップと、
第１フォトレジスト層上にエアブリッジのブリッジ本体材料を堆積するステップと、
ブリッジ本体材料上に第２フォトレジスト層を塗布するステップと、
第２フォトレジスト層において露光して現像し、エアブリッジのブリッジ本体以外の領域にするステップと、
エッチング方式によりエアブリッジのブリッジ本体以外のブリッジ本体材料を除去するステップと、
第４チップ製品のフォトレジストを洗浄し、目標チップ製品を獲得するステップと、を含む。
第４チップ製品上に第１フォトレジスト層を塗布するステップと、
第１フォトレジスト層において平面スタブの根元部位置に対応させて露光して現像し、エアブリッジの橋脚領域にするステップと、
第１フォトレジスト層に対してリフロー処理を行い、第１フォトレジスト層における残りのフォトレジストがアーチ状を呈するようにするステップと、
第１フォトレジスト層上にエアブリッジのブリッジ本体材料を堆積するステップと、
ブリッジ本体材料上に第２フォトレジスト層を塗布するステップと、
第２フォトレジスト層において露光して現像し、エアブリッジのブリッジ本体以外の領域にするステップと、
エッチング方式によりエアブリッジのブリッジ本体以外のブリッジ本体材料を除去するステップと、
第４チップ製品のフォトレジストを洗浄し、目標チップ製品を獲得するステップと、を含む。
【0092】
一種の可能な実現形態において、酸化条件において、ジョセフソン接合サンプルの抵抗値は、ジョセフソン接合の設計抵抗値よりも小さく、ジョセフソン接合サンプルの抵抗値とジョセフソン接合の設計抵抗値との間の抵抗値差値は、エアブリッジのジョセフソン接合に対する抵抗値増分とマッチする。
【0093】
本願の実施例に示される解決手段において、平面スタブのキャパシタ構造による寄生モードを低減させるために、スタブの根元部にエアブリッジを添加することができる。また、酸化条件を選ぶときに、ジョセフソン接合サンプルの抵抗値とジョセフソン接合の設計抵抗値との間の大小関係、及び差異を参照することにより、エアブリッジプロセスがジョセフソン接合の抵抗に対して変動を与えるという課題を解決することができる。
【0094】
本願の実施例において、厚いレジストによりエアブリッジを製造することができる。例えば、第１ステップでは、底層アルミニウム膜上にフォトレジストＳＰＲを均一に塗布し、エアブリッジの橋脚パターンを露光し、かつ現像する。現像液は、アルミニウム膜を腐食することがない現像溶液、例えばＡＺｄｅｖｅｌｏｐｅｒ溶液を使用することができる。第２ステップでは、サンプルをベーキングテーブル上において加熱してリフロー（Ｒｅｆｌｏｗ）処理を行い、フォトレジストをアーチ状にして、ブリッジ本体形状を形成する。第３ステップでは、フォトレジスト上に１層の百ナノレベルのアルミニウム膜をブリッジ本体として蒸着する。第３ステップでは、上記アルミニウム膜上にフォトレジストＳＰＲを再度均一に塗布し、エアブリッジのブリッジ本体パターンを露光し、かつ現像する。第４ステップでは、酸性エッチング液を用いてブリッジ本体構造をエッチングし、最後にサンプルをレジスト除去液中に置いてフォトレジストを除去し、余分な金属を剥離する。
【0095】
本願の実施例に示される解決手段は、ジョセフソンインピーダンス変換接合パラメトリック増幅器を製造する方法を提供する。該設計は、パラメータに対して敏感であり、チップ加工に対して一定の要求を有する。該方法は、以下の特徴を有する。
【0096】
１）インピーダンス値に対して敏感であるため、導波路のエッチング溝の線幅が正確であることが要求される。本願の実施例に示される解決手段は、「エッチング補償」の方式を提案しており、すなわち、レイアウトを描画するときに実際に加工するエッチング偏差を予め残し、適切にオーバーエッチングすることにより、エッチングが完全であり、かつ線幅の要求に合致することを保証する。
【0097】
２）本願の実施例は、レーザー直接描画によってジョセフソン接合を露出する方式を採用する。その基本思想は、レーザー直接描画露光の方法を採用し、二層レジストプロセスにおける上下２層のフォトレジストの現像液に対する溶解性の差異を利用し、特定の図形層を形成し、さらにコーティング機器を利用して図形層をマスクとして金属層を堆積し、剥離した後にジョセフソン接合構造を得ることにある。
【0098】
同時にジョセフソン接合の接合抵抗パラメータに対して敏感であるため、本願の実施例は、レイアウトにおいてテスト接合アレイの設計を追加し、テスト接合により酸化パラメータを模索し、理想的な接合抵抗を得た後に、正式なサンプルに対して接合エリアの製造を行う。
【0099】
３）キャパシタによる寄生モードを抑制するためにエアブリッジ構造を導入する。エアブリッジプロセスは、製造が完了したジョセフソン接合の接合抵抗値に対して一定の変動をもたらすことがあり、本願の実施例に示される解決手段は、酸化条件を選ぶことにより目標接合抵抗を獲得することができる。
【0100】
以上のように、本願の実施例に示される解決手段は、インピーダンスジョセフソンパラメトリック増幅器を製造する過程において、レーザー直接描画の方式によりジョセフソン接合と他の底層回路とを製造し、同時にジョセフソン接合の製造精度を保証するために、ジョセフソン接合サンプルの試作過程を導入することで、ジョセフソン接合を正式に製造する酸化条件を取得する。これによりインピーダンスジョセフソンパラメトリック増幅器の製造精度を保証すると同時に、インピーダンスジョセフソンパラメトリック増幅器の製造プロセスを削減し、インピーダンスジョセフソンパラメトリック増幅器の製造効率を向上させる。
【0101】
本実施例が提供する方法は、コプレーナ導波路構造の平面スタブを非線形インダクタキャパシタＬＣ共振器のキャパシタ部分として使用し、誘電体層の製造というプロセスのステップを省き、挿入損失を減少させ、プロセスの複雑さと製造難易度を簡素化する。
【0102】
本実施例が提供する方法は、平面スタブのキャパシタ構造による寄生モードを低減させるために、スタブの根元部にエアブリッジを添加することができる。また、酸化条件を選ぶときに、ジョセフソン接合サンプルの抵抗値とジョセフソン接合の設計抵抗値との間の大小関係、及び差異を参照することにより、エアブリッジプロセスがジョセフソン接合の抵抗に対して変動を与えるという課題を解決する。
【0103】
本願の上記実施例に係るインピーダンス変換ジョセフソンパラメトリック増幅器の完全な構造は、入出力ポートと、インピーダンス変換器と、非線形ＬＣ共振器（平面キャパシタと非線形インダクタジョセフソン接合とを含む）と、ポンプ駆動と、テスト接合アレイと、エアブリッジ構造とを含む。ここで、入出力ポート、インピーダンス変換器、非線形ＬＣ共振器の平面キャパシタ、ポンプ駆動線、及びテスト接合アレイのポートは、レーザー直接描画フォトリソグラフィプロセスの１回露光、及び１回エッチングを採用して図形を製造することができる。非線形ＬＣ共振器の超伝導ジョセフソン接合は、レーザー直接描画の二層レジストプロセスの露光、及びダブルチルト電子ビーム蒸発プロセスを採用して製造され、エアブリッジ構造は、最後のステップのプロセスとして、レーザー直接描画の２回露光、及び１回蒸発コーティングを採用して製造される。
【0104】
フロー全体のコアとなる加工指標は、第一に、インピーダンス変換器の線幅が正確であり、第二に、ジョセフソン接合の接合抵抗が正確であることである。第１の指標を満たすために、本願の上記実施例に示される解決手段は、安定した実験室のエッチングプロセスを採用し、毎回のエッチング後の実際の線幅と設計値との偏差が１つの比較的安定した値であることを保証する。またこの偏差をレイアウトの設計に補償し、第２の指標を満たすために、テスト接合アレイを導入し、テスト接合アレイと正式な製品とを同一の基板において設計する方式を採用する。図６に参照されるように、本願に係るレイアウト設計の模式図を示している。図６に示すように、テスト接合アレイと正式な製品は、接合エリアを同時に露光し、同時に現像した後にテスト接合アレイを分裂させ、テスト接合アレイを利用して、ダブルチルト電子ビーム蒸発によってジョセフソン接合を製造する酸化条件を模索して、適切な酸化データを得た後に正式なサンプルに対してジョセフソン接合の製造を行う。留意する必要があるように、最適な酸化条件に対応する接合抵抗は、抵抗設計値よりもわずかに小さくなるべきであり、その理由としては、最後のステップのエアブリッジプロセスは、製造が完了したジョセフソン接合の接合抵抗を増大し得るからである。実験環境が安定している状況においては、この増大量も通常は比較的安定している。
【0105】
【0106】
Ｓ７１：基板上に底層金属層を堆積する。
【0107】
選択可能に、該金属層は、アルミニウム膜として実現される。いくつかの実施例において、該金属層は、その他の金属として実現されてもよく、本実施例は、これを限定しない。
【0108】
Ｓ７２：底層アルミニウム膜上に紫外線フォトレジストをスピンコートし、かつインピーダンス変換器とスタブキャパシタとのコプレーナ導波路構造、ポンプ駆動構造、及びテスト接合アレイの底層回路構造を露光する。
【0109】
選択可能に、該紫外線フォトレジストは、Ｓ１８０５フォトレジストとして実現される。
【0110】
Ｓ７３：露光を経て劣化したフォトレジストを現像して除去し、上記定義パターンの底層金属を露出する。
【0111】
Ｓ７４：酸性エッチング液を用いてフォトレジスト上の上記パターンを底層金属に転写し、次にサンプルをレジスト除去液中に置いて残留したフォトレジストを除去する。
【0112】
Ｓ７５：底層アルミニウム膜上に二層フォトレジストをスピンコートし、かつテスト接合アレイ、及び正式なジョセフソン接合の接合エリアパターンを露光する。
【0113】
ここで、底層レジストは、一般的にＬＯＲシリーズであり、上層レジストは、通常Ｓ１８１３／Ｓ１８０５／ＳＰＲ９５５等である。
【0114】
Ｓ７６：現像してジョセフソン接合の接合エリアパターンを露出する。
【0115】
Ｓ７７：テスト接合アレイを完全な基板上から分裂させ、ジョセフソン接合の酸化条件の模索に用いる。
【0116】
Ｓ７８：テスト接合アレイの小片をコーティング機におき、比較的大きな傾斜角でジョセフソン接合の第１層の超伝導アルミニウム膜を蒸着する。
【0117】
すなわち、ジョセフソン接合を蒸着する。
【0118】
Ｓ７９：高真空環境においてテスト接合アレイに対して一定の流量の酸素ガスを供給し、第１層のアルミニウム膜の上面を酸化し、ジョセフソン接合の絶縁層を形成する。
【0119】
Ｓ７１０：垂直角度でジョセフソン接合の第２層のアルミニウム膜を正面から蒸着する。
【0120】
Ｓ７１１：コーティング機器の中から接合エリアを蒸着したテスト接合アレイを取り出し、レジスト除去液中に置いてフォトレジストを除去し、余分な金属を剥離し、完全なジョセフソン接合を得る。
【0121】
Ｓ７１２：プローブテーブル等のツールによってテスト接合アレイ上のジョセフソン接合の接合抵抗を測定し、設計抵抗に合致した後に正式な製品に対して接合エリアの蒸着を行う。
【0122】
選択可能に、テスト接合アレイ上のジョセフソン接合の接合抵抗を測定するときに、その後のエアブリッジプロセスによるジョセフソン接合の抵抗に対する変動を考慮する必要があり、実験環境が安定している状況においては、エアブリッジプロセスに起因する接合抵抗の変化率も、比較的安定している。もしこのときのテスト接合アレイの接合抵抗がエアブリッジの影響を除去した後の設計値に合致するなら、次のステップのエアブリッジ製造プロセスに進み、もし合致しないなら、次のテスト接合アレイを選んでステップＳ７８～ステップＳ７１２を繰り返し、設計抵抗に合致した後に正式な製品に対してステップＳ７８～ステップＳ７１２の接合エリアの蒸着を行う。
【0123】
Ｓ７１３：底層アルミニウム膜上に紫外線フォトレジストＳＰＲをスピンコートし、かつエアブリッジの橋脚構造を露光する。
【0124】
Ｓ７１４：リフロー処理（Ｒｅｆｌｏｗ）。基板をレジストベーキングテーブル上に置いて高温ベーキングし、レジスト面をアーチ状にする。
【0125】
Ｓ７１５：基板に対して１層の比較的厚い金属アルミニウム層をブリッジ本体として堆積し、次に１層のフォトレジストＳＰＲを均一化してブリッジ本体パターンを露光する。
【0126】
Ｓ７１６：酸性エッチング液を用いてフォトレジスト上のブリッジ本体パターンを金属アルミニウム層上に転写し、完全な空気ブリッジを形成する。次にサンプルをレジスト除去液中に置いて、残留したフォトレジスト、及び余分なアルミニウム膜を除去する。
【0127】
図８に参照されるように、それは、本願の実施例に係るインピーダンス変換ジョセフソンパラメトリック増幅器を製造するフローにおける製品形態変化の模式図を示している。図８に示すように、まず、基板８１０上に底層金属層、すなわち金属アルミニウム膜８２０を堆積し、底層アルミニウム膜８２０上に紫外線フォトレジストをスピンコートし、かつインピーダンス変換器とスタブキャパシタとのコプレーナ導波路構造、ポンプ駆動構造、及びテスト接合アレイの底層回路構造８３０を露光する。酸性エッチング液を用いてフォトレジスト上の上記パターンを底層金属に転写し、次にサンプルをレジスト除去液中に置いて残留したフォトレジストを除去する。底層アルミニウム膜上に二層フォトレジストをスピンコートし、かつテスト接合アレイ、及び正式なジョセフソン接合の接合エリアパターンを露光する。現像してジョセフソン接合の接合エリアパターンを露出し、それによりジョセフソン接合８４０を蒸着し、かつ空気ブリッジ８５０を製造して得る。
【0128】
本願の実施例が提案するインピーダンス変換ジョセフソンパラメトリック増幅器を製造する方法は、「エッチング補償」、及びテスト接合アレイによる酸化条件の模索方式により、パラメトリック増幅器によるインピーダンス変化器の線幅、及び接合抵抗に対する要求が厳しいという課題を解決し、デバイスの性能を高めることができる。同時に、レーザー直接描画によってジョセフソン接合を製造する方式は、従来の電子ビーム露光と比べて、オーバーレイマーク層の製造を省き、且つ剥離しやすく、製造された大型のジョセフソン接合が超伝導パラメトリック増幅器デバイスに応用されるときに破壊しにくいという利点を有し、性能がより安定している。
【0129】
図９に参照されるように、本願の１つの例示的な実施例が提供するチップの構造模式図を示している。図９に示すように、該チップは、
基板９１と、基板上に位置するインピーダンスジョセフソンパラメトリック増幅器９２と、を含み、ここで、インピーダンスジョセフソンパラメトリック増幅器９２は、信号入出力ポート９２ａ、インピーダンス変換器９２ｂ、非線形インダクタキャパシタＬＣ共振器９２ｃ、ジョセフソン接合、及びポンプ構造９２ｄを含み、ここで、非線形ＬＣ共振器９２ｃのキャパシタ部分９２ｃ１は、コプレーナ導波路構造の平面スタブである。
基板９１と、基板上に位置するインピーダンスジョセフソンパラメトリック増幅器９２と、を含み、ここで、インピーダンスジョセフソンパラメトリック増幅器９２は、信号入出力ポート９２ａ、インピーダンス変換器９２ｂ、非線形インダクタキャパシタＬＣ共振器９２ｃ、ジョセフソン接合、及びポンプ構造９２ｄを含み、ここで、非線形ＬＣ共振器９２ｃのキャパシタ部分９２ｃ１は、コプレーナ導波路構造の平面スタブである。
【0130】
一種の可能な実現形態において、図９に示すように、上記平面スタブの根元部にはエアブリッジ９２ｅが含まれる。
【0131】
【0132】
図１０は、本願の１つの例示的な実施例に示されているチップ製造システムの模式図を示しており、該チップ製造システムは、生産ライン機器として実現されてもよい。図１０に示すように、該チップ製造システムは、コーティング機１００１と、フォトリソグラフィ機１００２と、エッチング機１００３と、蒸着機１００４と、洗浄機１００５と、酸化チャンバ１００６と、切断機１００７と、を含み、
上記コーティング機１００１、上記フォトリソグラフィ機１００２、上記蒸着機１００４、上記エッチング機１００３、及び上記洗浄機１００５は、レーザー直接描画の露光方式により、基板上にインピーダンスジョセフソンパラメトリック増幅器の第１底層回路、及びテストに用いられるジョセフソン接合の第２底層回路を製造し、第１チップ製品を獲得することに用いられ、
上記コーティング機１００１、及び上記フォトリソグラフィ機１００２は、レーザー直接描画の露光方式により、上記第１チップ製品上にジョセフソン接合を製造することに用いられるフォトレジスト構造を生成することに用いられ、
上記切断機１００７は、上記第１チップ製品の上記第１底層回路と上記第２底層回路とを分割し、分割後に上記第２底層回路を含む第２チップ製品、及び分割後に上記第１底層回路を含む第３チップ製品を得ることに用いられ、
上記蒸着機１００４、及び上記酸化チャンバ１００６は、上記第２底層回路を被覆する上記フォトレジスト構造に基づいて、上記第２チップ製品上にジョセフソン接合サンプルを試作することで、ジョセフソン接合における酸化層を製造することに用いられる酸化条件を決定することに用いられ、
上記蒸着機１００４、及び上記酸化チャンバ１００６は、さらに、上記酸化条件に応じて、上記第１底層回路を被覆する上記フォトレジスト構造に基づいて、上記第３チップ製品上にジョセフソン接合を製造し、上記第３チップ製品を第４チップ製品として製造することに用いられ、
上記コーティング機１００１、上記フォトリソグラフィ機１００２、上記蒸着機１００４、上記エッチング機１００３、及び上記洗浄機１００５は、さらに、上記第４チップ製品に基づいて上記インピーダンスジョセフソンパラメトリック増幅器を含む目標チップ製品を取得することに用いられる。
上記コーティング機１００１、上記フォトリソグラフィ機１００２、上記蒸着機１００４、上記エッチング機１００３、及び上記洗浄機１００５は、レーザー直接描画の露光方式により、基板上にインピーダンスジョセフソンパラメトリック増幅器の第１底層回路、及びテストに用いられるジョセフソン接合の第２底層回路を製造し、第１チップ製品を獲得することに用いられ、
上記コーティング機１００１、及び上記フォトリソグラフィ機１００２は、レーザー直接描画の露光方式により、上記第１チップ製品上にジョセフソン接合を製造することに用いられるフォトレジスト構造を生成することに用いられ、
上記切断機１００７は、上記第１チップ製品の上記第１底層回路と上記第２底層回路とを分割し、分割後に上記第２底層回路を含む第２チップ製品、及び分割後に上記第１底層回路を含む第３チップ製品を得ることに用いられ、
上記蒸着機１００４、及び上記酸化チャンバ１００６は、上記第２底層回路を被覆する上記フォトレジスト構造に基づいて、上記第２チップ製品上にジョセフソン接合サンプルを試作することで、ジョセフソン接合における酸化層を製造することに用いられる酸化条件を決定することに用いられ、
上記蒸着機１００４、及び上記酸化チャンバ１００６は、さらに、上記酸化条件に応じて、上記第１底層回路を被覆する上記フォトレジスト構造に基づいて、上記第３チップ製品上にジョセフソン接合を製造し、上記第３チップ製品を第４チップ製品として製造することに用いられ、
上記コーティング機１００１、上記フォトリソグラフィ機１００２、上記蒸着機１００４、上記エッチング機１００３、及び上記洗浄機１００５は、さらに、上記第４チップ製品に基づいて上記インピーダンスジョセフソンパラメトリック増幅器を含む目標チップ製品を取得することに用いられる。
【0133】
一種の可能な実現形態において、上記第１底層回路は、上記インピーダンスジョセフソンパラメトリック増幅器の非線形インダクタキャパシタＬＣ共振器のキャパシタ部分を含み、
上記キャパシタ部分は、コプレーナ導波路構造の平面スタブである。
上記キャパシタ部分は、コプレーナ導波路構造の平面スタブである。
【0134】
一種の可能な実現形態において、上記コーティング機１００１、上記フォトリソグラフィ機１００２、上記蒸着機１００４、上記エッチング機１００３、及び上記洗浄機１００５は、上記第４チップ製品の上記平面スタブの根元部にエアブリッジを製造し、上記第４チップ製品を上記目標チップ製品として製造することに用いられる。
【0135】
一種の可能な実現形態において、上記第４チップ製品の上記平面スタブの根元部にエアブリッジを製造し、上記目標チップ製品を獲得する上記過程は、
上記コーティング機１００１が上記第４チップ製品上に第１フォトレジスト層を塗布することに用いられるステップと、
上記フォトリソグラフィ機１００２が上記第１フォトレジスト層において上記平面スタブの根元部位置に対応させて露光して現像し、エアブリッジの橋脚領域にすることに用いられるステップと、
上記第１フォトレジスト層に対してリフロー処理を行い、アーチ状を呈する第１フォトレジスト層を得るステップと、
上記蒸着機１００４がアーチ状を呈する第１フォトレジスト層上にエアブリッジのブリッジ本体材料を堆積することに用いられるステップと、
上記コーティング機１００１が上記ブリッジ本体材料上に第２フォトレジスト層を塗布することに用いられるステップと、
上記フォトリソグラフィ機１００２が上記第２フォトレジスト層において露光して現像し、エアブリッジのブリッジ本体以外の領域にすることに用いられるステップと、
上記エッチング機１００３がエッチング方式によりエアブリッジのブリッジ本体以外のブリッジ本体材料を除去することに用いられるステップと、
上記洗浄機１００５が上記第４チップ製品のフォトレジストを洗浄し、上記目標チップ製品を獲得することに用いられるステップと、を含む。
上記コーティング機１００１が上記第４チップ製品上に第１フォトレジスト層を塗布することに用いられるステップと、
上記フォトリソグラフィ機１００２が上記第１フォトレジスト層において上記平面スタブの根元部位置に対応させて露光して現像し、エアブリッジの橋脚領域にすることに用いられるステップと、
上記第１フォトレジスト層に対してリフロー処理を行い、アーチ状を呈する第１フォトレジスト層を得るステップと、
上記蒸着機１００４がアーチ状を呈する第１フォトレジスト層上にエアブリッジのブリッジ本体材料を堆積することに用いられるステップと、
上記コーティング機１００１が上記ブリッジ本体材料上に第２フォトレジスト層を塗布することに用いられるステップと、
上記フォトリソグラフィ機１００２が上記第２フォトレジスト層において露光して現像し、エアブリッジのブリッジ本体以外の領域にすることに用いられるステップと、
上記エッチング機１００３がエッチング方式によりエアブリッジのブリッジ本体以外のブリッジ本体材料を除去することに用いられるステップと、
上記洗浄機１００５が上記第４チップ製品のフォトレジストを洗浄し、上記目標チップ製品を獲得することに用いられるステップと、を含む。
【0136】
一種の可能な実現形態において、上記酸化条件において、上記ジョセフソン接合サンプルの抵抗値は、上記ジョセフソン接合の設計抵抗値よりも小さく、上記ジョセフソン接合サンプルの抵抗値と上記ジョセフソン接合の設計抵抗値との間の抵抗値差値は、上記エアブリッジの上記ジョセフソン接合に対する抵抗値増分とマッチする。
【0137】
一種の可能な実現形態において、上記蒸着機１００４は、上記基板上に底層回路材料を堆積することに用いられ、
上記コーティング機１００１は、上記底層回路材料上に第３フォトレジスト層を塗布することに用いられ、
上記フォトリソグラフィ機１００２は、レーザー直接描画の露光方式により、上記第３フォトレジスト層において露光して現像し、上記第１底層回路、及び上記第２底層回路に対応するエッチング領域にすることに用いられ、
上記エッチング機１００３は、上記第３フォトレジスト層に対してエッチング処理を行い、上記エッチング領域における上記底層回路材料を除去することに用いられ、
上記洗浄機１００５は、上記基板上のフォトレジストを洗浄し、上記第１チップ製品を獲得することに用いられる。
上記コーティング機１００１は、上記底層回路材料上に第３フォトレジスト層を塗布することに用いられ、
上記フォトリソグラフィ機１００２は、レーザー直接描画の露光方式により、上記第３フォトレジスト層において露光して現像し、上記第１底層回路、及び上記第２底層回路に対応するエッチング領域にすることに用いられ、
上記エッチング機１００３は、上記第３フォトレジスト層に対してエッチング処理を行い、上記エッチング領域における上記底層回路材料を除去することに用いられ、
上記洗浄機１００５は、上記基板上のフォトレジストを洗浄し、上記第１チップ製品を獲得することに用いられる。
【0138】
一種の可能な実現形態において、上記フォトリソグラフィ機１００２は、レーザー直接描画の方式により、第３フォトレジスト層において上記第１底層回路、及び上記第２底層回路の回路パターンを定義することと、上記基板を現像液中に置いて現像することで、上記第１底層回路、及び上記第２底層回路に対応するエッチング領域を現像することと、に用いられる。
【0139】
一種の可能な実現形態において、上記第１底層回路は、上記インピーダンスジョセフソンパラメトリック増幅器のインピーダンス変換器を含み、
上記インピーダンス変換器のレイアウトにおける線幅と上記インピーダンス変換器の設計線幅との間に補償偏差が存在し、上記補償偏差は、上記第３フォトレジスト層に対してエッチング処理を行うエッチング偏差に基づいて決定される。
上記インピーダンス変換器のレイアウトにおける線幅と上記インピーダンス変換器の設計線幅との間に補償偏差が存在し、上記補償偏差は、上記第３フォトレジスト層に対してエッチング処理を行うエッチング偏差に基づいて決定される。
【0140】
一種の可能な実現形態において、上記第２底層回路上にはジョセフソン接合サンプルアレイが含まれ、上記ジョセフソン接合サンプルアレイは、少なくとも２つのジョセフソン接合サンプルのポート回路を含み、個々の上記ポート回路は１組の上記フォトレジスト構造に対応し、
上記蒸着機１００４、及び上記酸化チャンバ１００６は、第１酸化条件において、第１ポート回路を被覆する上記フォトレジスト構造に基づいて、上記第１ポート回路と対応する上記ジョセフソン接合サンプルを製造することであって、上記第１ポート回路は、少なくとも２つのジョセフソン接合サンプルのポート回路のうちの、上記ジョセフソン接合サンプルが製造されていない１つの上記ポート回路である、ことと、
第１抵抗値が設計要求を満たす状況において、上記第１酸化条件をジョセフソン接合における酸化層を製造する酸化条件として決定することであって、上記第１抵抗値は、上記第１ポート回路に基づいて、上記第１ポート回路と対応する上記ジョセフソン接合サンプルを測定して得られるものである、ことと、に用いられる。
上記蒸着機１００４、及び上記酸化チャンバ１００６は、第１酸化条件において、第１ポート回路を被覆する上記フォトレジスト構造に基づいて、上記第１ポート回路と対応する上記ジョセフソン接合サンプルを製造することであって、上記第１ポート回路は、少なくとも２つのジョセフソン接合サンプルのポート回路のうちの、上記ジョセフソン接合サンプルが製造されていない１つの上記ポート回路である、ことと、
第１抵抗値が設計要求を満たす状況において、上記第１酸化条件をジョセフソン接合における酸化層を製造する酸化条件として決定することであって、上記第１抵抗値は、上記第１ポート回路に基づいて、上記第１ポート回路と対応する上記ジョセフソン接合サンプルを測定して得られるものである、ことと、に用いられる。
【0141】
一種の可能な実現形態において、上記酸化チャンバ１００６は、さらに、
上記第１抵抗値が上記設計要求を満たさない状況において、上記第１酸化条件、及び上記第１ポート回路を更新してテストを行うことに用いられる。
上記第１抵抗値が上記設計要求を満たさない状況において、上記第１酸化条件、及び上記第１ポート回路を更新してテストを行うことに用いられる。
【0142】
一種の可能な実現形態において、上記フォトレジスト構造は、ドーランブリッジ構造であり、
上記蒸着機１００４は、上記第１ポート回路を被覆する上記フォトレジスト構造に基づいて上記第１ポート回路に対応する上記ジョセフソン接合サンプルの第１超伝導層を斜め蒸着することに用いられ、
上記酸化チャンバ１００６は、上記第１酸化条件に応じて上記第１超伝導層に対して酸化処理を行い、上記第１超伝導層の表面の酸化絶縁層を獲得することに用いられ、
上記蒸着機１００４は、上記第１ポート回路を被覆する上記フォトレジスト構造に基づいて上記第１ポート回路に対応する上記ジョセフソン接合サンプルの第２超伝導層を垂直蒸着し、上記第１ポート回路に対応する上記ジョセフソン接合サンプルを獲得することに用いられる。
上記蒸着機１００４は、上記第１ポート回路を被覆する上記フォトレジスト構造に基づいて上記第１ポート回路に対応する上記ジョセフソン接合サンプルの第１超伝導層を斜め蒸着することに用いられ、
上記酸化チャンバ１００６は、上記第１酸化条件に応じて上記第１超伝導層に対して酸化処理を行い、上記第１超伝導層の表面の酸化絶縁層を獲得することに用いられ、
上記蒸着機１００４は、上記第１ポート回路を被覆する上記フォトレジスト構造に基づいて上記第１ポート回路に対応する上記ジョセフソン接合サンプルの第２超伝導層を垂直蒸着し、上記第１ポート回路に対応する上記ジョセフソン接合サンプルを獲得することに用いられる。
【0143】
一種の可能な実現形態において、上記第１酸化条件は、
酸素ガスのガス流量、気圧、及び酸化時間、の情報のうちの少なくとも１つを含む。
酸素ガスのガス流量、気圧、及び酸化時間、の情報のうちの少なくとも１つを含む。
【0144】
図１１に参照されるように、それは、本願の１つの実施例が提供する解決手段の応用シーンの模式図を示している。図１１に示すように、該応用シーンは、超伝導量子計算プラットフォームであってもよく、該応用シーンは、量子計算デバイス１１０１と、希釈冷凍機１１０２と、制御機器１１０３と、コンピュータ１１０４と、を含む。
【0145】
量子計算デバイス１１０１は、物理量子ビットにおいて作用する回路であり、量子計算デバイス１１０１は、量子チップ、例えば絶対零度付近の超伝導量子チップとして実現されてもよい。該量子チップは、本願の上記実施例に示される解決手段により製造して獲得することができる。希釈冷凍機１１０２は、超伝導量子チップに絶対零度の環境を提供することに用いられる。
【0146】
制御機器１１０３は、量子計算デバイス１１０１を制御することに用いられ、コンピュータ１１０４は、制御機器１１０３を制御することに用いられる。たとえば、プログラミングされた量子プログラムを、コンピュータ１１０４におけるソフトウェアによって命令にコンパイルして制御機器１１０３（例えば電子／マイクロ波制御システム）に送信し、制御機器１１０３は、上記命令を電子／マイクロ波制御信号に変換して希釈冷凍機１１０２に入力し、１０ｍＫよりも小さい温度にある超伝導量子ビットを制御する。読取過程は、それと逆であり、読取波形は、量子計算デバイス１１０１に伝送される。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【手続補正書】
【提出日】2024-05-31
【手続補正1】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項1】
チップ製造方法であって、前記方法は、レーザー直接描画の露光方式により、基板上にインピーダンスジョセフソンパラメトリック増幅器の第１底層回路を製造し、かつ前記基板上にテストに用いられるジョセフソン接合の第２底層回路を製造し、第１チップ製品を獲得するステップと、
レーザー直接描画の露光方式により、前記第１チップ製品上に前記ジョセフソン接合を製造することに用いられるフォトレジスト構造を生成するステップと、
前記第１チップ製品の前記第１底層回路と前記第２底層回路とを分割し、分割後に前記第２底層回路を含む第２チップ製品、及び分割後に前記第１底層回路を含む第３チップ製品を得るステップと、
前記第２底層回路を被覆する前記フォトレジスト構造に基づいて、前記第２チップ製品上にジョセフソン接合サンプルを試作することで、ジョセフソン接合における酸化層を製造することに用いられる酸化条件を決定するステップと、
前記酸化条件に応じて、前記第１底層回路を被覆する前記フォトレジスト構造に基づいて、前記第３チップ製品上に前記ジョセフソン接合を製造し、前記第３チップ製品を第４チップ製品として製造するステップと、
前記第４チップ製品に基づいて前記インピーダンスジョセフソンパラメトリック増幅器を含む目標チップ製品を取得するステップと、を含む、チップ製造方法。
【請求項2】
前記第１底層回路は、前記インピーダンスジョセフソンパラメトリック増幅器の非線形インダクタキャパシタＬＣ共振器のキャパシタ部分を含み、前記キャパシタ部分は、コプレーナ導波路構造の平面スタブである、請求項１に記載の方法。
【請求項3】
前記第４チップ製品に基づいて前記インピーダンスジョセフソンパラメトリック増幅器を含む目標チップ製品を取得する前記ステップは、前記第４チップ製品の前記平面スタブの根元部にエアブリッジを製造し、前記第４チップ製品を前記目標チップ製品として製造するステップを含む、請求項２に記載の方法。
【請求項4】
前記第４チップ製品の前記平面スタブの根元部にエアブリッジを製造し、前記第４チップ製品を前記目標チップ製品として製造する前記ステップは、前記第４チップ製品上に第１フォトレジスト層を塗布するステップと、
前記第１フォトレジスト層において前記平面スタブの根元部位置に対応させて露光して現像し、前記エアブリッジの橋脚領域にするステップと、
前記第１フォトレジスト層に対してリフロー処理を行い、アーチ状を呈する第１フォトレジスト層を得るステップと、
アーチ状を呈する前記第１フォトレジスト層上に前記エアブリッジのブリッジ本体材料を堆積するステップと、
前記ブリッジ本体材料上に第２フォトレジスト層を塗布するステップと、
前記第２フォトレジスト層において露光して現像し、前記エアブリッジのブリッジ本体以外の領域にするステップと、
エッチング方式により前記エアブリッジのブリッジ本体以外のブリッジ本体材料を除去するステップと、
前記第４チップ製品のフォトレジストを洗浄し、前記目標チップ製品を得るステップと、を含む、請求項３に記載の方法。
【請求項5】
前記酸化条件において、前記ジョセフソン接合サンプルの抵抗値は、前記ジョセフソン接合の設計抵抗値よりも小さく、前記ジョセフソン接合サンプルの抵抗値と前記ジョセフソン接合の設計抵抗値との間の抵抗値差値は、前記エアブリッジの前記ジョセフソン接合に対する抵抗値増分とマッチする、請求項３に記載の方法。
【請求項6】
レーザー直接描画の露光方式により、基板上にインピーダンスジョセフソンパラメトリック増幅器の第１底層回路を製造し、かつ前記基板上にテストに用いられるジョセフソン接合の第２底層回路を製造し、第１チップ製品を獲得する前記ステップは、前記基板上に底層回路材料を堆積するステップと、
前記底層回路材料上に第３フォトレジスト層を塗布するステップと、
レーザー直接描画の露光方式により、前記第３フォトレジスト層において露光して現像し、前記第１底層回路、及び前記第２底層回路に対応するエッチング領域にするステップと、
前記第３フォトレジスト層に対してエッチング処理を行い、前記エッチング領域における前記底層回路材料を除去するステップと、
前記基板上のフォトレジストを洗浄し、前記第１チップ製品を獲得するステップと、を含む、請求項１に記載の方法。
【請求項7】
レーザー直接描画の露光方式により、前記第３フォトレジスト層において露光して現像し、前記第１底層回路、及び前記第２底層回路に対応するエッチング領域にする前記ステップは、レーザー直接描画の方式により、第３フォトレジスト層において前記第１底層回路、及び前記第２底層回路の回路パターンを定義するステップと、
前記基板を現像液中に置いて現像し、現像して前記第１底層回路、及び前記第２底層回路に対応するエッチング領域にするステップと、を含む、請求項６に記載の方法。
【請求項8】
前記第１底層回路は、前記インピーダンスジョセフソンパラメトリック増幅器のインピーダンス変換器を含み、前記インピーダンス変換器のレイアウトにおける線幅と前記インピーダンス変換器の設計線幅との間に補償偏差が存在し、前記補償偏差は、前記第３フォトレジスト層に対してエッチング処理を行うエッチング偏差に基づいて決定される、請求項７に記載の方法。
【請求項9】
前記第２底層回路上にはジョセフソン接合サンプルアレイが含まれ、前記ジョセフソン接合サンプルアレイは、少なくとも２つのジョセフソン接合サンプルのポート回路を含み、個々の前記ポート回路は１組の前記フォトレジスト構造に対応し、前記第２底層回路を被覆する前記フォトレジスト構造に基づいて、前記第２チップ製品上にジョセフソン接合サンプルを試作することで、ジョセフソン接合における酸化層を製造することに用いられる酸化条件を決定する前記ステップは、
第１酸化条件において、第１ポート回路を被覆する前記フォトレジスト構造に基づいて、前記第１ポート回路と対応する前記ジョセフソン接合サンプルを製造するステップであって、前記第１ポート回路は、少なくとも２つのジョセフソン接合サンプルのポート回路のうちの、前記ジョセフソン接合サンプルが製造されていない１つのポート回路である、ステップと、
第１抵抗値が設計要求を満たす状況において、前記第１酸化条件を前記ジョセフソン接合における酸化層を製造する酸化条件として決定するステップであって、前記第１抵抗値は、前記第１ポート回路に基づいて、前記第１ポート回路と対応する前記ジョセフソン接合サンプルを測定して得られるものである、ステップと、を含む、請求項１～８のいずれか１項に記載の方法。
【請求項10】
前記方法は、前記第１抵抗値が前記設計要求を満たさない状況において、前記第１酸化条件、及び前記第１ポート回路を更新してテストを行うステップをさらに含む、請求項９に記載の方法。
【請求項11】
前記フォトレジスト構造は、ドーランブリッジ構造であり、第１酸化条件において、第１ポート回路を被覆する前記フォトレジスト構造に基づいて、前記第１ポート回路と対応する前記ジョセフソン接合サンプルを製造する前記ステップは、
前記第１ポート回路を被覆する前記フォトレジスト構造に基づいて、前記第１ポート回路に対応する前記ジョセフソン接合サンプルの第１超伝導層を斜め蒸着するステップと、
前記第１酸化条件に応じて前記第１超伝導層に対して酸化処理を行い、前記第１超伝導層の表面の酸化絶縁層を獲得するステップと、
前記第１ポート回路を被覆する前記フォトレジスト構造に基づいて前記第１ポート回路に対応する前記ジョセフソン接合サンプルの第２超伝導層を垂直蒸着し、前記第１ポート回路に対応する前記ジョセフソン接合サンプルを獲得するステップと、を含む、請求項９に記載の方法。
【請求項12】
前記第１酸化条件は、酸素ガスのガス流量、気圧、及び酸化時間、の情報のうちの少なくとも１つを含む、請求項１１に記載の方法。
【請求項13】
チップ製造システムであって、前記システムは、コーティング機と、フォトリソグラフィ機と、蒸着機と、エッチング機と、酸化チャンバと、洗浄機と、切断機と、を含み、前記コーティング機、前記フォトリソグラフィ機、前記蒸着機、前記エッチング機、及び前記洗浄機は、基板上にインピーダンスジョセフソンパラメトリック増幅器の第１底層回路を製造し、かつ前記基板上にテストに用いられるジョセフソン接合の第２底層回路を製造し、第１チップ製品を獲得することに用いられ、
前記コーティング機、及び前記フォトリソグラフィ機は、前記第１チップ製品上に前記ジョセフソン接合を製造することに用いられるフォトレジスト構造を生成することに用いられ、
前記切断機は、前記第１チップ製品の前記第１底層回路と前記第２底層回路とを分割し、分割後に前記第２底層回路を含む第２チップ製品、及び分割後に前記第１底層回路を含む第３チップ製品を得ることに用いられ、
前記蒸着機、及び前記酸化チャンバは、前記第２底層回路を被覆する前記フォトレジスト構造に基づいて、前記第２チップ製品上にジョセフソン接合サンプルを試作することで、ジョセフソン接合における酸化層を製造することに用いられる酸化条件を決定することに用いられ、
前記蒸着機、及び前記酸化チャンバは、さらに、前記酸化条件に応じて、前記第１底層回路を被覆する前記フォトレジスト構造に基づいて、前記第３チップ製品上に前記ジョセフソン接合を製造し、前記第３チップ製品を第４チップ製品として製造することに用いられ、
前記コーティング機、前記フォトリソグラフィ機、前記蒸着機、前記エッチング機、及び前記洗浄機は、さらに、前記第４チップ製品に基づいて前記インピーダンスジョセフソンパラメトリック増幅器を含む目標チップ製品を取得することに用いられる、チップ製造システム。
【請求項14】
チップであって、前記チップは、基板と、基板上に位置するインピーダンスジョセフソンパラメトリック増幅器と、を含み、
前記インピーダンスジョセフソンパラメトリック増幅器の非線形インダクタキャパシタＬＣ共振器のキャパシタ部分は、コプレーナ導波路構造の平面スタブである、チップ。
【請求項15】
前記平面スタブの根元部にはエアブリッジが含まれる、請求項１４に記載のチップ。
【国際調査報告】