(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2024-11-08
(54)【発明の名称】スイッチトキャパシタ回路のためのリップルキャンセル
(51)【国際特許分類】
H02M 3/07 20060101AFI20241031BHJP
【ＦＩ】
H02M3/07
【審査請求】未請求
【予備審査請求】未請求
(21)【出願番号】P 2024533072
(86)(22)【出願日】2022-11-18
(85)【翻訳文提出日】2024-06-03
(86)【国際出願番号】 US2022050367
(87)【国際公開番号】W WO2023107262
(87)【国際公開日】2023-06-15
(31)【優先権主張番号】17/457,840
(32)【優先日】2021-12-06
(33)【優先権主張国・地域又は機関】US
(81)【指定国・地域】
(71)【出願人】
【識別番号】507364838
【氏名又は名称】クアルコム，インコーポレイテッド
(74)【代理人】
【識別番号】100108453
【弁理士】
【氏名又は名称】村山 靖彦
(74)【代理人】
【識別番号】100163522
【弁理士】
【氏名又は名称】黒田 晋平
(72)【発明者】
【氏名】シンイー・フア
【テーマコード（参考）】
5H730
【Ｆターム（参考）】
5H730AA02
5H730AS05
5H730BB03
5H730BB05
5H730DD04
5H730FF01
5H730FG01
(57)【要約】
システム（１０５）は、電圧線（１１５）と、電圧線に結合されたスイッチトキャパシタ回路（１１０）と、リップルキャンセル回路（３１０）とを含む。リップルキャンセル回路は、第１の分岐（４２２、４３０、４２４）及び第２の分岐（４２６、４３５、２２８）を有する電流ミラー（４２０）であって、電流ミラーの第２の分岐が、電圧線（３１４、４２８）に結合されている、電流ミラーと、第１の端子（４１４）、第２の端子（４１６）、及び第３の端子（４１８）を有するスイッチング回路（４１４）であって、スイッチング回路の第１の端子（４１４）が、電流ミラーの第１の分岐（４２４）に結合され、第３の端子（４１８）が、接地又は基準電圧に結合されている、スイッチング回路と、スイッチング回路の第２の端子（４１６）に結合された第１のキャパシタ（４４０）とを含む。
【特許請求の範囲】
【請求項1】
システムであって、電圧線と、
前記電圧線に結合されたスイッチトキャパシタ回路と、
リップルキャンセル回路であって、
第１の分岐及び第２の分岐を有する電流ミラーであって、前記電流ミラーの前記第２の分岐が、前記電圧線に結合されている、電流ミラーと、
第１の端子、第２の端子、及び第３の端子を有するスイッチング回路であって、前記スイッチング回路の前記第１の端子が、前記電流ミラーの前記第１の分岐に結合され、前記第３の端子が、接地又は基準電圧に結合されている、スイッチング回路と、
前記スイッチング回路の前記第２の端子に結合された第１のキャパシタと、
を備えるリップルキャンセル回路と、
備える、システム。
【請求項2】
前記スイッチトキャパシタ回路内の１つ又は複数のスイッチが、スイッチング信号によって駆動され、前記スイッチング回路が、前記スイッチング信号を受信するように構成された制御入力を有する、
請求項１に記載のシステム。
【請求項3】
前記スイッチング回路が、前記スイッチング信号が第１の論理状態を有するとき、前記スイッチング回路の前記第２の端子を前記スイッチング回路の前記第３の端子に結合し、
前記スイッチング信号が第２の論理状態を有するとき、前記スイッチング回路の前記第２の端子を前記スイッチング回路の前記第１の端子に結合する、
ように構成されている、
請求項２に記載のシステム。
【請求項4】
前記スイッチング回路が、前記スイッチング回路の前記第２の端子と前記スイッチング回路の前記第１の端子との間に結合された第１のスイッチであって、前記スイッチング回路の前記制御入力に結合された制御入力を有する、第１のスイッチと、
前記スイッチング回路の前記第２の端子と前記スイッチング回路の前記第３の端子との間に結合された第２のスイッチであって、前記スイッチング回路の前記制御入力に結合された制御入力を有する、第２のスイッチと、
を備える、
請求項２に記載のシステム。
【請求項5】
前記第１のスイッチが、ｐ型電界効果トランジスタ（ＰＦＥＴ）を含み、前記第２のスイッチが、ｎ型電界効果トランジスタ（ＮＦＥＴ）を含む、請求項４に記載のシステム。
【請求項6】
前記第１のキャパシタが、第１の端子及び第２の端子を有し、前記第１のキャパシタの前記第１の端子が、前記スイッチング回路の前記第２の端子に結合され、前記第１のキャパシタの前記第２の端子が、前記接地又は前記基準電圧に結合されている、請求項１に記載のシステム。
【請求項7】
前記リップルキャンセル回路が、前記電流ミラーと供給レールとの間に結合された抵抗器を更に備える、請求項１に記載のシステム。
【請求項8】
前記リップルキャンセル回路が、第１の端子及び第２の端子を有する第２のキャパシタを更に備え、前記第２のキャパシタの前記第１の端子が、前記電流ミラーと前記抵抗器との間に結合され、前記第２のキャパシタの前記第２の端子が、前記接地に結合されている、請求項７に記載のシステム。
【請求項9】
前記電流ミラーが、ソース、ドレイン、及びゲートを有する第１のトランジスタであって、前記第１のトランジスタの前記ソースが、前記抵抗器に結合され、前記第１のトランジスタの前記ゲートが、前記第１のトランジスタの前記ドレインに結合され、前記第１のトランジスタの前記ドレインが、前記スイッチング回路の前記第１の端子に結合されている、第１のトランジスタと、
ソース、ドレイン、及びゲートを有する第２のトランジスタであって、前記第２のトランジスタの前記ソースが、前記抵抗器に結合され、前記第２のトランジスタの前記ゲートが、前記第１のトランジスタの前記ゲートに結合され、前記第２のトランジスタの前記ドレインが、前記電圧線に結合されている、第２のトランジスタと、
を備える、
請求項７に記載のシステム。
【請求項10】
供給レールに結合された入力と、前記電圧線に結合された出力とを有する電圧レギュレータを更に備える、請求項１に記載のシステム。
【請求項11】
前記電圧レギュレータが、低ドロップアウト（ＬＤＯ）レギュレータを含む、請求項１０に記載のシステム。
【請求項12】
前記スイッチトキャパシタ回路が、チャージポンプを備える、請求項１に記載のシステム。
【請求項13】
前記スイッチトキャパシタ回路が、スイッチトキャパシタフィルタ、デジタル－アナログ変換器（ＤＡＣ）、アナログ－デジタル変換器（ＡＤＣ）、位相ロックループ（ＰＬＬ）、離散時間信号プロセッサ、サンプルホールド回路、又は電圧変換器のうちの少なくとも１つを備える、請求項１に記載のシステム。
【請求項14】
スイッチトキャパシタ回路に結合された電圧線上のリップルを低減する方法であって、前記スイッチトキャパシタ回路内の１つ又は複数のスイッチを駆動するスイッチング信号を受信することと、
前記スイッチング信号のエッジに応じて電流パルスを生成することと、
前記電流パルスを前記電圧線に注入することと、
を含む、方法。
【請求項15】
前記電流パルスを生成することが、キャパシタを充電することを含む、請求項１４に記載の方法。
【請求項16】
前記電流パルスを前記電圧線に注入することが、前記電流パルスを電流ミラーであって、前記電流パルスを前記電流ミラーの第２の分岐にミラーリングするように構成されている、電流ミラーの第１の分岐を通過させることと、
前記電流ミラーの前記第２の分岐から前記電圧線に前記電流パルスを注入することと、
を含む、
請求項１４に記載の方法。
【請求項17】
前記電流ミラーが、Ｎのスケーリング係数によって前記電流パルスをスケーリングするように構成され、Ｎが、１よりも大きい、請求項１６に記載の方法。
【請求項18】
前記電流パルスを生成することが、前記スイッチング信号が第１の論理状態を有するとき、前記電流ミラーの前記第１の分岐とキャパシタとの間に結合されている、第１のスイッチを開くことと、
前記スイッチング信号が第２の論理状態を有するとき、前記第１のスイッチを閉じることと、
を含み、前記エッジが、前記第１の論理状態から前記第２の論理状態への遷移を含む、
請求項１６に記載の方法。
【請求項19】
前記スイッチング信号が前記第１の論理状態を有するとき、第２のスイッチであって、前記キャパシタと接地との間に結合されている、又は前記キャパシタと基準電圧との間に結合されている、第２のスイッチを閉じることと、前記スイッチング信号が前記第２の論理状態を有するとき、前記第２のスイッチを開くことと、
を更に含む、請求項１８に記載の方法。
【請求項20】
前記スイッチング信号の前記エッジが、立ち上がりエッジである、請求項１４に記載の方法。
【請求項21】
前記スイッチング信号の前記エッジが、立ち下がりエッジである、請求項１４に記載の方法。
【請求項22】
前記スイッチトキャパシタ回路が、チャージポンプを備える、請求項１４に記載の方法。
【請求項23】
前記スイッチトキャパシタ回路が、スイッチトキャパシタフィルタ、デジタル－アナログ変換器（ＤＡＣ）、アナログ－デジタル変換器（ＡＤＣ）、位相ロックループ（ＰＬＬ）、離散時間信号プロセッサ、サンプルホールド回路、又は電圧変換器のうちの少なくとも１つを備える、請求項１４に記載の方法。
【発明の詳細な説明】
【技術分野】
【0001】
関連出願の相互参照
本出願は、２０２１年１２月６日に米国特許商標庁に出願された非仮特許出願第１７／４５７，８４０号の優先権及び利益を主張し、その内容全体が、以下にその全文が完全に記載されるかのように、及び全ての適用可能な目的のために、本明細書に組み込まれる。
本出願は、２０２１年１２月６日に米国特許商標庁に出願された非仮特許出願第１７／４５７，８４０号の優先権及び利益を主張し、その内容全体が、以下にその全文が完全に記載されるかのように、及び全ての適用可能な目的のために、本明細書に組み込まれる。
【背景技術】
【0002】
分野
本開示の態様は、概して、スイッチトキャパシタ回路に関し、より具体的には、スイッチトキャパシタ回路のためのリップルキャンセルに関する。
本開示の態様は、概して、スイッチトキャパシタ回路に関し、より具体的には、スイッチトキャパシタ回路のためのリップルキャンセルに関する。
【0003】
背景
チャージポンプ、フィルタ、デジタル－アナログ変換器（digital-to-analog converters、ＤＡＣｓ）、アナログ－デジタル変換器（analog-to-digital converters、ＡＤＣｓ）、離散時間信号プロセッサなどを含むスイッチトキャパシタ回路を使用して、様々なタイプの回路を実装することができる。スイッチトキャパシタ回路は、１つ又は複数のキャパシタと、１つ又は複数のキャパシタへ及び１つ又は複数のキャパシタから電荷を転送するように構成されたスイッチとを含む。スイッチは、１つ又は複数のスイッチング信号（例えば、クロック信号）によって駆動することができる。
チャージポンプ、フィルタ、デジタル－アナログ変換器（digital-to-analog converters、ＤＡＣｓ）、アナログ－デジタル変換器（analog-to-digital converters、ＡＤＣｓ）、離散時間信号プロセッサなどを含むスイッチトキャパシタ回路を使用して、様々なタイプの回路を実装することができる。スイッチトキャパシタ回路は、１つ又は複数のキャパシタと、１つ又は複数のキャパシタへ及び１つ又は複数のキャパシタから電荷を転送するように構成されたスイッチとを含む。スイッチは、１つ又は複数のスイッチング信号（例えば、クロック信号）によって駆動することができる。
【発明の概要】
【0004】
以下では、１つ又は複数の実装形態の簡略化された概要が、そのような実装形態の基本的理解をもたらすために提示される。この「発明の概要」は、想到されている全ての実装形態の広範囲にわたる概観ではなく、全ての実装形態の主要な要素又は重要な要素を特定することも、いずれか又は全ての実装形態の範囲を明示することも意図するものではない。その唯一の目的は、後に提示される「発明を実施するための形態」に対する導入部として、１つ又は複数の実装形態のいくつかの構想を簡略化された形式で提示することである。
【0005】
第１の態様はシステムに関する。システムは、電圧線と、電圧線に結合されたスイッチトキャパシタ回路と、リップルキャンセル回路とを含む。リップルキャンセル回路は、第１の分岐及び第２の分岐を有する電流ミラーであって、電流ミラーの第２の分岐が、電圧線に結合されている、電流ミラーと、第１の端子、第２の端子、及び第３の端子を有するスイッチング回路であって、スイッチング回路の第１の端子が、電流ミラーの第１の分岐に結合され、第３の端子が、接地又は基準電圧に結合されている、スイッチング回路と、スイッチング回路の第２の端子に結合された第１のキャパシタとを含む。
【0006】
第２の態様は、スイッチトキャパシタ回路に結合された電圧線上のリップルを低減する方法に関する。この方法は、スイッチトキャパシタ回路内の１つ又は複数のスイッチを駆動するスイッチング信号を受信することと、スイッチング信号のエッジに応じて電流パルスを生成することと、電流パルスを電圧線に注入することとを含む。
【図面の簡単な説明】
【0007】
【図1】本開示のいくつかの態様による、スイッチトキャパシタ回路を含むシステムの一実施例を示す。
【図2】本開示のいくつかの態様による、低ドロップアウトレギュレータの一実施例を示す。
【図3】本開示のいくつかの態様による、リップルキャンセル回路を含むシステムの一実施例を示す。
【図4】本開示のいくつかの態様による、リップルキャンセル回路の例示的な実装形態を示す。
【図5】本開示のいくつかの態様による、リップルキャンセルの一実施例を示すタイミング図である。
【図6】本開示のいくつかの態様による、スイッチング回路の例示的な実装形態を示す。
【図7】本開示のいくつかの態様による、スイッチング回路内のスイッチの例示的な実装形態を示す。
【図8】本開示のいくつかの態様による、スイッチング回路に結合されたインバータの一実施例を示す。
【図9】本開示のいくつかの態様による、電流ミラーの例示的な実装形態を示す。
【図10】本開示のいくつかの態様による、チャージポンプを含むシステムの一実施例を示す。
【図11】本開示のいくつかの態様による、チャージポンプの例示的な実装形態を示す。
【図12】本開示のいくつかの態様による、チャージポンプのためのフィードバック回路の一実施例を示す。
【図13】本開示のいくつかの態様による、リップルを低減する方法を示すフローチャートである。
【発明を実施するための形態】
【0008】
添付図面に関連して、以下に記載される「発明を実施するための形態」は、様々な構成の説明として意図されているものであり、本明細書で説明される構想を実践することができる、唯一の構成を表すことを意図するものではない。「発明を実施するための形態」は、様々な構想の完全な理解をもたらすことを目的とする、具体的な詳細を含む。しかしながら、当業者には、これらの具体的な詳細を伴わずとも、これらの構想を実践することができる点が明らかとなるであろう。場合によっては、そのような構想を不明瞭にすることを回避するために、周知の構造及び構成要素は、ブロック図の形式で示されている。
【0009】
図１は、スイッチトキャパシタ回路１１０と電圧レギュレータ１２０とを含むシステム１０５の一実施例を示す。スイッチトキャパシタ回路１１０は、チャージポンプ、スイッチトキャパシタフィルタ、デジタル－アナログ変換器（ＤＡＣ）（例えば、容量性ＤＡＣ）、アナログ－デジタル変換器（ＡＤＣ）、位相ロックループ（phase-locked loop、ＰＬＬ）、離散時間信号プロセッサ、サンプルホールド回路、電圧変換器などを含む様々な回路のうちのいずれか１つを実装することができる。
【0010】
スイッチトキャパシタ回路１１０は、１つ又は複数のキャパシタ（図示せず）と、１つ又は複数のキャパシタへ及び１つ又は複数のキャパシタから電荷を転送するように構成されたスイッチ（図示せず）とを含む。スイッチは、第１のスイッチング信号（「ｓｗ１」とラベル付けされる）及び第２のスイッチング信号（「ｓｗ２」とラベル付けされる）を含む１つ又は複数のスイッチング信号によって駆動することができる。第１のスイッチング信号ｓｗ１は、スイッチトキャパシタ回路１１０内のスイッチのうちの１つ又は複数を駆動することができ、第２のスイッチング信号ｓｗ２は、スイッチトキャパシタ回路１１０内のスイッチのうちの他の１つ又は複数を駆動することができる。追加のスイッチング信号を使用してもよいことを理解されたい。
【0011】
いくつかの態様では、スイッチング信号ｓｗ１及びｓｗ２の各々は、発振周波数においてハイ（すなわち、論理１）とロー（論理０）との間で発振する発振信号（例えば、クロック信号）を含むことができる。これらの態様では、スイッチング信号ｓｗ１及びｓｗ２は、（例えば、スイッチトキャパシタ回路１１０内のスイッチのための所望のスイッチングシーケンスに基づいて）互いに位相がずれていてもよい。例えば、スイッチング信号ｓｗ１及びｓｗ２は、互いに約１８０°位相がずれていてもよい。しかしながら、本開示はこの例に限定されるものではないことが認識されるべきである。スイッチング信号ｓｗ１及びｓｗ２は、同じデューティサイクル又は異なるデューティサイクルを有することができる。
【0012】
電圧レギュレータ１２０は、入力１２２及び出力１２４を有する。入力１２２は、供給電圧ＶＤＤを供給する供給レール１２５に結合されている。出力１２４は、電圧線１１５を介してスイッチトキャパシタ回路１１０に結合されている（すなわち、電圧線１１５は、出力１２４とスイッチトキャパシタ回路１１０との間に結合されている）。電圧レギュレータ１２０は、供給電圧ＶＤＤから調整電圧ＶＲｅｇを生成し、出力１２４において調整電圧ＶＲｅｇを出力するように構成されている。電圧線１１５は、調整電圧ＶＲｅｇをスイッチトキャパシタ回路１１０に提供する。電圧レギュレータ１２０は、低ドロップアウト（low-dropout、ＬＤＯ）レギュレータ又は別のタイプの電圧レギュレータを用いて実装することができる。ＬＤＯレギュレータの一実施例については、図２に関して以下で説明する。本明細書で使用されるとき、「電圧線」は、電圧線に結合された１つ又は複数の回路に電圧を供給するために使用される線（例えば、金属線）であり、電圧レール、電圧経路、電圧供給レール、又は別の用語で呼ばれることもある。
【0013】
スイッチトキャパシタ回路１１０の課題は、スイッチトキャパシタ回路１１０が電圧線１１５から電流パルスを引き込み、それにより、電圧線１１５上にリップルを引き起こすことである。リップルは、（例えば、電圧レギュレータ１２０の限られた帯域幅に起因して）電圧レギュレータ１２０を介して供給レール１２５に結合することができ、供給レール１２５に結合された他の回路（例えば、アナログ及び無線周波数回路）の性能を劣化させることがある。
【0014】
電流パルス（図１において電流パルス１５０によって表される）は、スイッチトキャパシタ回路１１０におけるスイッチングによってトリガされる、電圧線１１５からスイッチトキャパシタ回路１１０内の１つ又は複数のキャパシタへの電荷移動によって引き起こされる。例えば、電流パルスは、電圧線１１５とスイッチトキャパシタ回路１１０内のキャパシタとの間のスイッチがオンに切り替えられたときにトリガされることがあり、電荷が電圧線１１５からキャパシタにスイッチを通して流れることを可能にする。スイッチトキャパシタ回路１１０内のスイッチは、スイッチング信号ｓｗ１及びｓｗ２によってオン及びオフに切り替えられるので、各電流パルスは、スイッチング信号ｓｗ１及びｓｗ２のうちの１つのエッジでトリガされる。
【0015】
電流パルスによって引き起こされる電圧線１１５上のリップルを低減するための１つの手法は、電圧線１１５に結合された大きな負荷キャパシタを使用する。この手法の一実施例は、電圧レギュレータ１２０の例示的な実装形態を示す図２に示されている。この実施例では、電圧レギュレータ１２０は、パストランジスタ２３０と、誤差増幅器２４０と、分圧器２１０とを含むＬＤＯレギュレータを用いて実装される。パストランジスタ２３０は、入力１２２と出力１２４との間に結合され、分圧器２１０は、出力１２４と接地との間に結合されている。図２の実施例では、パストランジスタ２３０は、ｐ型電界効果トランジスタ（p-type field effect transistor、ＰＦＥＴ）を用いて実装される。しかしながら、パストランジスタ２３０は、ｎ型電界効果トランジスタ（n-type field effect transistor、ＮＦＥＴ）を用いても実装することができることを理解されたい。
【0016】
図２の実施例では、分圧器２１０は、出力１２４と接地との間に直列に結合された第１の抵抗器２２０及び第２の抵抗器２２５を含む。分圧器２１０は、第１の抵抗器２２０と第２の抵抗器２２５との間のノード２２２においてフィードバック電圧Ｖｆｂを生成する。フィードバック電圧Ｖｆｂは、次式で与えられる電圧を有する。
【0017】
【数1】
【0018】
誤差増幅器２４０は、第１の入力２４２、第２の入力２４４、及び出力２４６を有する。第１の入力２４２は、基準電圧ＶＲｅｆを受信するように構成されている。第２の入力２４４は、フィードバック電圧Ｖｆｂを受信するためにノード２２２に結合され、出力２４６は、パストランジスタ２３０のゲートに結合されている。
【0019】
動作において、誤差増幅器２４０は、基準電圧ＶＲｅｆとフィードバック電圧Ｖｆｂとの差を低減する方向にパストランジスタ２３０のゲート電圧を調整する。これにより、フィードバック電圧Ｖｆｂを基準電圧ＶＲｅｆにほぼ等しくさせ、その結果、調整電圧ＶＲｅｇは、次式にほぼ等しくなる。
【0020】
【数2】
【0021】
図２の実施例では、電圧レギュレータ１２０はまた、出力１２４とパストランジスタ２３０のゲートとの間に結合された補償キャパシタＣＣと、出力１２４（したがって電圧線１１５）に結合された負荷キャパシタＣＬとを含む。この実施例では、スイッチトキャパシタ回路１１０の電流パルスによって引き起こされる電圧線１１５上のリップルは、負荷キャパシタＣＬのキャパシタンスを増加させることによって低減することができる。しかしながら、負荷キャパシタンスＣＬのキャパシタンスを増加させることにより、電圧レギュレータ１２０の第２の極をより低い周波数に押しやり、これは、電圧レギュレータ１２０の安定性に悪影響を及ぼす。この場合、電圧レギュレータ１２０を安定させるために、電圧レギュレータ１２０の静止電流を増加させることによって、出力１２４におけるパストランジスタ２３０のインピーダンスを低減することができる。低減されたインピーダンスは、第２の極をより高い周波数に押し戻す。しかしながら、電圧レギュレータ１２０の静止電流を増加させることにより、電力消費を増加させる。
【0022】
これに対処するために、本開示の態様は、以下で更に説明するように、電圧線１１５に電流パルスを注入して、スイッチトキャパシタ回路１１０の電流パルスをキャンセルし、それによって電圧線１１５上のリップルを低減するように構成されたリップルキャンセル回路を提供する。
【0023】
図３は、本開示のいくつかの態様による、リップルキャンセル回路３１０を含むシステム３０５の一実施例を示す。システム３０５はまた、図１を参照して上述したスイッチトキャパシタ回路１１０及び電圧レギュレータ１２０を含む。
【0024】
リップルキャンセル回路３１０は、制御入力３１２、供給入力３１６、及び出力３１４を有する。供給入力３１６は、図３の実施例に示されるように、供給レール１２５に結合することができる。制御入力３１２は、スイッチング信号ｓｗ１及びｓｗ２の一方又はスイッチング信号ｓｗ１及びｓｗ２の両方を受信するように構成されている。出力３１４は、電圧線１１５に結合されている。
【0025】
いくつかの態様では、リップルキャンセル回路３１０は、電流パルスを生成し、生成された電流パルス（図３において電流パルス３２０によって表される）を出力３１４を介して電圧線１１５に注入して、スイッチトキャパシタ回路１１０の電流パルス（図３において電流パルス１５０によって表される）をキャンセルするように構成されている。リップルキャンセル回路３１０の電流パルスは、電圧線１１５上のリップルを低減するために、スイッチトキャパシタ回路１１０の電流パルスの全部又は一部分をキャンセルすることができる。
【0026】
上述したように、スイッチング信号ｓｗ１及びｓｗ２は、スイッチトキャパシタ回路１１０内のスイッチを制御するので、スイッチトキャパシタ回路１１０の電流パルスは、スイッチング信号ｓｗ１及びｓｗ２のうちの１つ又は複数のエッジでトリガされる。いくつかの態様では、リップルキャンセル回路３１０は、スイッチング信号ｓｗ１及びｓｗ２のうちの１つ又は複数のエッジ上で、電圧線１１５への電流パルスの注入をタイミング調整するように構成されている。これは、リップルキャンセル回路３１０の電流パルスが、スイッチトキャパシタ回路１１０の電流パルスとほぼ時間整合（すなわち、同期）されて、スイッチトキャパシタ回路１１０の電流パルスをキャンセルすることを確実にするのに役立つ。
【0027】
図４は、いくつかの態様による、リップルキャンセル回路３１０の例示的な実装形態を示す。この実施例では、リップルキャンセル回路３１０は、第１のキャパシタ４４０と、スイッチング回路４１０と、電流ミラー４２０と、第２のキャパシタ４５０と、抵抗器４５５とを含む。
【0028】
電流ミラー４２０は、第１の分岐４３０及び第２の分岐４３５を有する。第１の分岐４３０は、電流ミラー４２０の第１の端子４２２と第２の端子４２４との間にある。第２の分岐４３５は、電流ミラー４２０の第３の端子４２６と第４の端子４２８との間にある。電流ミラー４２０は、第１の分岐４３０を通って流れる電流を第２の分岐４３５にミラーリングするように構成されている。いくつかの態様では、電流ミラー４２０はまた、以下で更に説明するように、Ｎのスケーリング係数によって第１の分岐を通って流れる電流をスケーリングすることができる。
【0029】
第２のキャパシタ４５０は、抵抗器４５５を介して供給レール１２５に結合された第１の端子４５２と、接地に結合された第２の端子４５４とを有する。第２のキャパシタ４５０は、抵抗器４５５を介して供給レール１２５から電荷を受け取り、その電荷を蓄積することができる。蓄積された電荷は、以下で更に説明するように、リップルキャンセル回路３１０によって生成される電流パルスのための電荷を提供するために使用することができる。抵抗器４５５は、リップルを減衰させるために使用することができる。図４の実施例では、電流ミラー４２０の第１の端子４２２及び第３の端子４２６は、第２のキャパシタ４５０の第１の端子４５２に結合され、電流ミラー４２０の第４の端子４２８は、リップルキャンセル回路３１０の出力３１４に結合されている。
【0030】
スイッチング回路４１０は、リップルキャンセル回路３１０の制御入力３１２に結合された制御入力４１２を有する。スイッチング回路４１０はまた、第１の端子４１４、第２の端子４１６、及び第３の端子４１８を有する。第１の端子４１４は、電流ミラー４２０の第２の端子４２４に結合され、第３の端子４１８は、接地に結合されている。第１のキャパシタ４４０は、第２の端子４１６と接地との間に結合することができる。より具体的には、第１のキャパシタ４４０は、スイッチング回路４１０の第２の端子４１６に結合された第１の端子４４２と、接地に結合された第２の端子４４４とを有する。しかしながら、いくつかの実装形態では、第１のキャパシタ４４０の第２の端子４４４及びスイッチング回路４１０の第３の端子４１８は、ＤＣ基準電圧に結合することができることを理解されたい。
【0031】
いくつかの態様では、スイッチング回路４１０は、制御入力４１２を介してスイッチング信号（例えば、スイッチング信号ｓｗ１及びｓｗ２のうちの１つ）を受信するように構成されている。スイッチング回路４１０は、スイッチング信号が第１の論理状態を有するとき、第２の端子４１６を第３の端子４１８に結合し、スイッチング信号が第２の論理状態を有するとき、第２の端子４１６を第１の端子４１４に結合するように構成されている。第１の論理状態は、１であってもよく、第２の論理状態は、０であってもよく、又はその逆でもよい。いくつかの態様では、１の論理状態は、ほぼＶＤＤの電圧又は別の電圧に対応することができ、０の論理状態は、ほぼ接地に対応することができる。
【0032】
この実施例では、スイッチング回路４１０は、スイッチング信号が第１の論理状態を有するとき、第１のキャパシタ４４０の第１の端子４４２を接地に結合する。結果として、スイッチング回路４１０を介して第１のキャパシタ４４０が放電される。
【0033】
スイッチング信号がスイッチング信号のエッジ上で第１の論理状態から第２の論理状態に遷移するとき、スイッチング回路４１０は、第１のキャパシタ４４０の第１の端子４４２をスイッチング回路４１０の第１の端子４１４に結合する。これにより、電流ミラー４２０及びスイッチング回路４１０を介して第２のキャパシタ４５０から第１のキャパシタ４４０に電荷が流れて、第１のキャパシタ４４０を充電することを可能にする。したがって、スイッチング回路４１０は、スイッチング信号のエッジで第１のキャパシタ４４０の充電をトリガする。エッジは、第１の論理状態が１であり第２の論理状態が０である実施例については、立ち下がりエッジであってもよく、第１の論理状態が０であり第２の論理状態が１である実施例については、立ち上がりエッジであってもよい。
【0034】
第１のキャパシタ４４０の充電は、スイッチング信号の同じエッジに対応するスイッチトキャパシタ回路１１０の電流パルスと同様の形状（すなわち、プロファイル）を有する電流パルスを生成する。これは、スイッチトキャパシタ回路１１０の電流パルスもキャパシタの充電によって生成されるためである。
【0035】
第１のキャパシタ４４０の充電に起因する電流パルスは、電流ミラー４２０の第１の分岐４３０を通って流れ、電流ミラー４２０は、電流パルスを電流ミラー４２０の第２の分岐４３５にミラーリングする（すなわち、コピーする）。電流ミラー４２０はまた、スケーリング係数Ｎによって電流パルスをスケーリングすることができる（すなわち、第２の分岐４３５における電流パルスは、第１の分岐４３０における電流パルスのＮ倍であってもよい）。スケーリング係数は、１よりも大きくてもよい。
【0036】
電流ミラー４２０の第２の分岐４３５における電流パルスは、出力３１４を介して電圧線１１５（図４には図示せず）に注入され、スイッチトキャパシタ回路１１０の対応する電流パルスをキャンセルする。両方の電流パルスがスイッチ信号の同じエッジによってトリガされるので、リップルキャンセル回路３１０からの電流パルスは、スイッチトキャパシタ回路１１０の電流パルスとほぼ時間整合される（すなわち、同期される）。
【0037】
図５は、スイッチトキャパシタ回路１１０からの電流パルス５１０及びリップルキャンセル回路３１０からの電流パルス５２０の一例を示す図である。電流パルス５１０及び５２０は、スイッチトキャパシタ回路１１０が電圧線１１５から電流パルス５１０を引き込み、リップルキャンセル回路３１０が電流パルス５２０を電圧線１１５に注入するので、図５において反対の極性を有する。また、電流パルス５１０及び５２０は、スイッチング信号の同じエッジによってトリガされるので、電流パルス５１０及び５２０は、ほぼ時間整合される。
【0038】
図５はまた、電圧線１１５における正味電流パルス５３０を示す。図５の実施例では、リップルキャンセル回路３１０からの電流パルス５２０は、スイッチトキャパシタ回路１１０からの電流パルス５１０の大部分をキャンセルし、電圧線１１５における正味電流パルス５３０を、スイッチトキャパシタ回路１１０からの電流パルス５１０よりも実質的に小さくさせる。その結果、電圧線１１５上のリップルは、実質的に低減される。
【0039】
いくつかの態様では、リップルキャンセル回路３１０に入力されるスイッチング信号（例えば、スイッチング信号ｓｗ１及びｓｗ２のうちの１つ）は、クロック信号である。本明細書で使用されるとき、クロック信号は、クロック周波数でハイ（すなわち、論理１）とロー（論理０）との間で発振する信号である。一実施例では、リップルキャンセル回路３１０は、クロック信号の各サイクル（すなわち、周期）中に電流パルスを生成して、電流パルスを電圧線１１５に注入することができる。
【0040】
いくつかの態様では、システム３０５は、電圧線１１５に結合されたリップルキャンセル回路３１０の複数のインスタンスを含むことができる。一実施例では、異なるスイッチング信号（例えば、スイッチング信号ｓｗ１及びｓｗ２のうちの異なる１つ）を、リップルキャンセル回路３１０の各インスタンスに入力することができる。この実施例では、リップルキャンセル回路３１０の各インスタンスは、それぞれのスイッチング信号のエッジによってトリガされるスイッチトキャパシタ回路１１０の電流パルスをキャンセルするために使用することができる。
【0041】
図６は、本開示のいくつかの態様による、スイッチング回路４１０の例示的な実装形態を示す。この実施例では、スイッチング回路４１０は、第１のスイッチ６１０及び第２のスイッチ６２０を含む。第１のスイッチ６１０は、第１の端子４１４と第２の端子４１６との間に結合され、第２のスイッチ６２０は、第２の端子４１６と第３の端子４１８との間に結合されている。
【0042】
第１のスイッチ６１０は、スイッチング回路４１０の制御入力４１２に結合された制御入力６１５を有し、第２のスイッチ６２０は、スイッチング回路４１０の制御入力４１２に結合された制御入力６２５を有する。本明細書で使用されるとき、スイッチの「制御入力」は、制御入力における信号（例えば、電圧又は論理状態）に基づいてスイッチのオン／オフ状態を制御する。
【0043】
いくつかの態様では、第２のスイッチ６２０は、制御入力６２５におけるスイッチング信号が第１の論理状態を有するときにオンになり、制御入力６２５におけるスイッチング信号が第２の論理状態を有するときにオフになるように構成されている。上述したように、第１の論理状態は、１であってもよく、第２の論理状態は、０であってもよく、又はその逆でもよい。したがって、この実施例では、第２のスイッチ６２０は、スイッチング信号が第１の論理状態を有するとき、第１のキャパシタ４４０を放電するために、第１のキャパシタ４４０の第１の端子４４２を接地に結合する。
【0044】
第１のスイッチ６１０は、制御入力６１５におけるスイッチング信号が第２の論理状態を有するときにオンになり、制御入力６１５におけるスイッチング信号が第１の論理状態を有するときにオフになるように構成されている。したがって、この実施例では、第１のスイッチ６１０は、スイッチング信号が第２の論理状態を有するとき、第１のキャパシタ４４０の第１の端子４４２をスイッチング回路４１０の第１の端子４１４に結合する。
【0045】
スイッチング信号がスイッチング信号のエッジ上で第１の論理状態から第２の論理状態に遷移するとき、第１のスイッチ６１０は、オンに切り替わる。これにより、電流ミラー４２０及び第１のスイッチ６１０を介して第２のキャパシタ４５０から第１のキャパシタ４４０に電荷が流れて、第１のキャパシタ４４０を充電することを可能にする。第１のキャパシタ４４０の充電は、電流パルスを生成し、この電流パルスは、電流ミラー４２０の第１の分岐４３０を通って流れる。電流ミラー４２０は、電流パルスを第２の分岐４３５にミラーリング（すなわち、コピー）し、第２の分岐４３５は、出力３１４において電流パルスを出力する。
【0046】
したがって、この実施例では、リップルキャンセル回路３１０の電流パルスは、スイッチング信号（例えば、スイッチング信号ｓｗ１及びｓｗ２のうちの１つ）のエッジで第１のスイッチ６１０のスイッチングによってトリガされる。スイッチング信号のエッジは、第１の論理状態が１であり第２の論理状態が０である実施例については、立ち下がりエッジであってもよく、第１の論理状態が０であり第２の論理状態が１である実施例については、立ち上がりエッジであってもよい。
【0047】
図７は、いくつかの態様による、第１のスイッチ６１０及び第２のスイッチ６２０の例示的な実装形態を示す。この実施例では、第１のスイッチ６１０は、第１の端子４１４と第２の端子４１６との間に結合されたｐ型電界効果トランジスタ（ＰＦＥＴ）７１０を含む。第１のスイッチ６１０の制御入力６１５は、ＰＦＥＴ７１０のゲートに位置する。第２のスイッチ６２０は、第２の端子４１６と第３の端子４１８との間に結合されたｎ型電界効果トランジスタ（ＮＦＥＴ）７２０を含む。第２のスイッチ６２０の制御入力６２５は、ＮＦＥＴ７２０のゲートに位置する。
【0048】
この実施例では、第２のスイッチ６２０は、制御入力６２５におけるスイッチング信号が１（例えば、ほぼＶＤＤ）であるときにオンになり、制御入力６２５におけるスイッチング信号が０であるときにオフになるように構成されている。第１のスイッチ６１０は、制御入力６１５におけるスイッチング信号が０であるときにオンになり、制御入力６１５におけるスイッチング信号が１（例えば、ほぼＶＤＤ）であるときにオフになるように構成されている。
【0049】
したがって、この実施例では、第１のスイッチ６１０は、スイッチング信号（例えば、スイッチング信号ｓｗ１及びｓｗ２のうちの１つ）の立ち下がりエッジ上でスイッチング信号が１から０に遷移するときにオンに切り替えられる。これにより、電流ミラー４２０及び第１のスイッチ６１０を介して第２のキャパシタ４５０から第１のキャパシタ４４０に電荷が流れて、第１のキャパシタ４４０を充電することを可能にする。第１のキャパシタ４４０の充電は、電流パルスを生成し、この電流パルスは、電流ミラー４２０の第１の分岐４３０を通って流れる。電流ミラー４２０は、電流パルスを第２の分岐４３５にミラーリング（すなわち、コピー）し、第２の分岐４３５は、出力３１４において電流パルスを出力する。
【0050】
したがって、この実施例では、リップルキャンセル回路３１０の電流パルスは、スイッチング信号（例えば、スイッチング信号ｓｗ１及びｓｗ２のうちの１つ）の立ち下がりエッジで第１のスイッチ６１０のスイッチングによってトリガされる。スイッチング信号の立ち上がりエッジで電流パルスをトリガするために、リップルキャンセル回路３１０の制御入力３１２とスイッチング回路４１０の制御入力４１２との間にインバータ８１０を結合することができ、その一実施例が図８に示されている。この実施例では、インバータの入力８１２は、リップルキャンセル回路３１０の制御入力３１２に結合され、インバータ８１０の出力８１４は、スイッチング回路４１０の制御入力４１２に結合されている。インバータ８１０は、スイッチング信号を反転し、反転されたスイッチング信号をスイッチング回路４１０の制御入力４１２に出力するように構成されている。これにより、図８に示す実施例における第１のスイッチ６１０をオンに切り替えさせ、スイッチング信号の立ち上がりエッジで電流パルスをトリガさせる。
【0051】
図９は、いくつかの態様による、電流ミラー４２０の例示的な実装形態を示す。この実施例では、電流ミラー４２０は、第１のトランジスタ９１０及び第２のトランジスタ９１５を含む。第１のトランジスタ９１０のソースは、第１の端子４２２に結合され、第１のトランジスタ９１０のドレインは、第２の端子４２４に結合され、第１のトランジスタ９１０のゲートは、第１のトランジスタ９１０のドレインに結合されている。第１の分岐４３０の電流は、第１のトランジスタ９１０のチャネルを通って流れる。第２のトランジスタ９１５のソースは、第３の端子４２６に結合され、第２のトランジスタ９１５のドレインは、第４の端子４２８に結合され、第２のトランジスタ９１５のゲートは、第１のトランジスタ９１０のゲートに結合されている。第２の分岐４３５の電流は、第２のトランジスタ９１５のチャネルを通って流れる。図９における実施例では、第１のトランジスタ９１０及び第２のトランジスタ９１５の各々は、それぞれのＰＦＥＴを用いて実装される。しかしながら、他のタイプのトランジスタが使用されてもよいことを理解されたい。
【0052】
この実施例では、第２のトランジスタ９１５のゲートは、第１のトランジスタ９１０のゲートに結合されているので、第２のトランジスタ９１５のソース－ゲート電圧は、第１のトランジスタ９１０のソース－ゲート電圧にほぼ等しい。これにより、第２のトランジスタ９１５に、第１のトランジスタ９１０を通って流れる電流をミラーリングさせる。
【0053】
いくつかの態様では、電流ミラー４２０は、スケーリング係数Ｎを有し、第１のトランジスタ９１０を通って流れる電流は、スケーリング係数Ｎによってスケーリングされる（すなわち、第２のトランジスタ９１５を通って流れる電流は、第１のトランジスタ９１０を通って流れる電流のＮ倍である）。これらの態様では、第２のトランジスタ９１５は、スケーリング係数Ｎを達成するように第１のトランジスタ９１０に対してサイズ決定することができる。
【0054】
この実施例では、リップルキャンセル回路３１０が１つの電流パルスの間に電圧線１１５に注入する電荷の量は、およそ次式によって与えられる。
【0055】
【数3】
【0056】
図１０は、いくつかの態様による、スイッチトキャパシタ回路１１０がチャージポンプ１０１０を含む一実施例を示す。チャージポンプ１０１０は、電圧線１１５に結合された入力１０１２と、出力１０１４とを有する。チャージポンプ１０１０は、入力１０１２における電圧（例えば、ＶＲｅｇ）を、出力１０１４におけるより低い又はより高い電圧Ｖｏｕｔに変換するように構成することができる。例えば、チャージポンプ１０１０は、入力１０１２における電圧を２倍又は３倍にすることができる。言い換えれば、出力電圧Ｖｏｕｔは、入力１０１２における電圧の２倍又は３倍であってもよい。別の実施例では、チャージポンプ１０１０は、入力１０１２における電圧を反転させることができる。言い換えれば、出力電圧Ｖｏｕｔは、入力１０１２における電圧の負であってもよい。別の実施例では、チャージポンプ１０１０は、入力１０１２における電圧を２倍又は３倍にすることと、入力１０１２における電圧を反転させることとの両方を行うことができる（例えば、Ｖｏｕｔ＝－２ＶＲｅｇ又はＶｏｕｔ＝－３ＶＲｅｇ）。チャージポンプ１０１０は、上記の実施例に限定されないことを理解されたい。
【0057】
図１１は、本開示のいくつかの態様による、チャージポンプ１０１０の例示的な実装形態を示す。この実施例では、チャージポンプ１０１０は、入力１０１２における電圧を反転させるように構成されている。
【0058】
チャージポンプ１０１０は、第１のスイッチ１１１０、第２のスイッチ１１１５、第３のスイッチ１１２０、第４のスイッチ１１２５、第１のキャパシタ１１５０、及び第２のキャパシタ１１６０を含む。第１のスイッチ１１１０は、入力１０１２と第１のキャパシタ１１５０の第１の端子１１５２との間に結合されている。第２のスイッチ１１１５は、接地と第１のキャパシタ１１５０の第２の端子１１５４との間に結合されている。
【0059】
第３のスイッチ１１２０は、第１のキャパシタ１１５０の第１の端子１１５２と接地との間に結合されている。第４のスイッチ１１２５は、第１のキャパシタ１１５０の第２の端子１１５４と出力１０１４との間に結合されている。第２のキャパシタ１１６０の第１の端子１１６２は、出力１０１４に結合され、第２のキャパシタ１１６０の第２の端子１１６４は、接地に結合されている。
【0060】
第１のスイッチ１１１０の制御入力１１１２及び第２のスイッチ１１１５の制御入力１１１８は、第１のスイッチング信号ｓｗ１によって駆動されてもよく、第３のスイッチ１１２０の制御入力１１２２及び第４のスイッチ１１２５の制御入力１１２７は、第２のスイッチング信号ｓｗ２によって駆動されてもよい。この実施例では、スイッチング信号ｓｗ１及びｓｗ２は、チャージポンプ１０１０の第１の位相中に、第１のスイッチ１１１０及び第２のスイッチ１１１５をオンにし、第３のスイッチ１１２０及び第４のスイッチ１１２５をオフにすることができる。スイッチング信号ｓｗ１及びｓｗ２は、チャージポンプ１０１０の第２の位相中に、第１のスイッチ１１１０及び第２のスイッチ１１１５をオフにし、第３のスイッチ１１２０及び第４のスイッチ１１２５をオンにすることができる。
【0061】
第１の位相の間、第１のスイッチ１１１０は、第１のキャパシタ１１５０の第１の端子１１５２を入力１０１２に結合し、第２のスイッチ１１１５は、第１のキャパシタ１１５０の第２の端子１１５４を接地に結合する。これにより、第１のキャパシタ１１５０を、入力１０１２における電圧（例えば、ＶＲｅｇ）に等しい電圧まで充電させる。
【0062】
第２の位相の間、第３のスイッチ１１２０は、第１のキャパシタ１１５０の第１の端子１１５２を接地に結合し、第４のスイッチ１１２５は、第１のキャパシタ１１５０の第２の端子１１５４を出力１０１４に結合する。これにより、出力１０１４における第１のキャパシタ１１５０の電圧を反転させる。第１のキャパシタ１１５０は、第１の位相中に入力電圧（例えば、ＶＲｅｇ）に充電されたので、第２の位相中に第１のキャパシタ１１５０の電圧を反転させることにより、入力電圧の負にほぼ等しい電圧（例えば、－ＶＲｅｇ）を出力１０１４において生成する。第２のキャパシタ１１６０は、出力１０１４において負電圧を保持するのを助ける。
【0063】
この実施例では、スイッチング信号ｓｗ１及びｓｗ２は、チャージポンプ１０１０に第１及び第２の位相を繰り返させる周期的信号であってもよい。
【0064】
この実施例では、チャージポンプ１０１０は、第１のスイッチ１１１０がオンに切り替わると、電圧線１１５から電流パルスを引き出す。これは、第１のスイッチ１１１０をオンに切り替えることにより、電荷が電圧線１１５から第１のキャパシタ１１５０に移動して第１のキャパシタ１１５０を充電することが可能になるためである。この実施例では、第１のスイッチ１１１０は、第１のスイッチング信号ｓｗ１によって制御されるので、電流パルスは、第１のスイッチング信号ｓｗ１のエッジでトリガされる。この実施例では、第１のスイッチング信号ｓｗ１は、リップルキャンセル回路３１０の制御入力３１２に入力することができ、リップルキャンセル回路３１０は、チャージポンプ１０１０の電流パルスをキャンセルするために、第１のスイッチング信号ｓｗ１のエッジ上で電圧線１１５に電流パルスを注入するように構成することができる。第１のスイッチ信号ｓｗ１のエッジは、（例えば、第１のスイッチ信号ｓｗ１がＮＦＥＴ又はＰＦＥＴで実装されるかに応じて）立ち上がりエッジ又は立ち下がりエッジであってもよい。
【0065】
チャージポンプ１０１０は、図１１に示す例示的な実装形態に限定されないことを理解されたい。一実施例では、チャージポンプ１０１０は、図１１に示す実装形態に１つ又は複数の追加の段を追加することによって、出力１０１４における負電圧を２倍又は３倍にするように構成することができ、各段は、スイッチ及びキャパシタを含む。例えば、チャージポンプ１０１０は、－２ＶＲｅｇにほぼ等しい出力電圧Ｖｏｕｔ又はＶｏｕｔ＝－３ＶＲｅｇを生成するように構成することができる。
【0066】
いくつかの態様では、チャージポンプ１０１０の出力電圧Ｖｏｕｔは、フィードバック回路を使用して調整することができる。この関連で、図１２は、いくつかの態様による、第１の抵抗器Ｒ１、第２の抵抗器Ｒ２、増幅器１２２０、及び発振器１２１０を含むフィードバック回路１２０８の一実施例を示す。第１の抵抗器Ｒ１は、ノード１２３０と基準電圧Ｒｅｆ＿ｃｐとの間に結合され、第２の抵抗器Ｒ２は、ノード１２３０とチャージポンプ１０１０の出力１０１４との間に結合されている。増幅器１２２０は、接地に結合された第１の入力１２２２、ノード１２３０に結合された第２の入力１２２４、及び出力１２２６を有する。
【0067】
発振器１２１０は、増幅器１２２０の出力１２２６に結合された制御入力１２１２と、第１の出力１２１４と、第２の出力１２１６とを有する。発振器１２１０は、第１のスイッチング信号ｓｗ１及び第２のスイッチング信号ｓｗ２を生成し、第１の出力１２１４において第１のスイッチング信号ｓｗ１を出力し、第２の出力１２１６において第２のスイッチング信号を出力するように構成されている。第１の出力１２１４及び第２の出力１２１６は、チャージポンプ１０１０に結合されて、チャージポンプ１０１０にスイッチング信号ｓｗ１及びｓｗ２を提供する。第１の出力１２１４及び／又は第２の出力１２１６はまた、リップルキャンセル回路３１０の制御入力３１２に結合されて、リップルキャンセル回路３１０にスイッチング信号ｓｗ１及びｓｗ２の一方又は両方を提供することができる。発振器１２１０はまた、増幅器１２２０の出力１２２６における信号に基づいて、第１のスイッチング信号ｓｗ１及び第２のスイッチング信号ｓｗ２の周波数を調整するように構成されている。
【0068】
動作において、増幅器１２２０は、第２の入力１２２４を介してノード１２３０における電圧を受信し、ノード１２３０における電圧と接地との間の差を低減する方向に第１のスイッチング信号ｓｗ１及び第２のスイッチング信号ｓｗ２の周波数を調整する。換言すれば、フィードバック回路１２０８のフィードバックループは、ノード１２３０における電圧を０ボルトにほぼ等しくさせる。このフィードバックは、出力電圧Ｖｏｕｔを次式にほぼ等しくさせる。
【0069】
【数4】
【0070】
図１３は、いくつかの態様による、スイッチトキャパシタ回路（例えば、スイッチトキャパシタ回路１１０）に結合された電圧線（例えば、電圧線１１５）上のリップルを低減する方法１３００の一実施例を示す。
【0071】
ブロック１３１０において、スイッチング信号が受信され、スイッチング信号は、スイッチトキャパシタ回路内の１つ又は複数のスイッチを駆動する。スイッチング信号は、スイッチング信号ｓｗ１及びｓｗ２のうちの１つに対応することができる。スイッチング信号は、リップルキャンセル回路３１０において受信することができる。
【0072】
ブロック１３２０において、スイッチング信号のエッジに応じて電流パルスが生成される。例えば、電流パルスは、第１のキャパシタ４４０を充電することによって生成することができる。スイッチング回路４１０は、スイッチング信号のエッジ上でスイッチング回路４１０の第２の端子４１６をスイッチング回路４１０の第１の端子４１４に結合することによって、スイッチング信号のエッジに応じて第１のキャパシタ４４０を充電することができる。エッジは、立ち下がりエッジ又は立ち上がりエッジであってもよい。
【0073】
ブロック１３３０において、電流パルスが電圧線に注入される。例えば、電流ミラー４２０は、電流パルスを電圧線に注入することができる。
【0074】
いくつかの態様では、電流パルスを電圧線に注入することは、電流パルスを電流ミラー（例えば、電流ミラー４２０）であって、電流パルスを電流ミラーの第２の分岐にミラーリングするように構成されている、電流ミラーの第１の分岐（例えば、第１の分岐４３０）を通過させることと、電流パルスを電流ミラーの第２の分岐（例えば、第２の分岐４３５）から電圧線に注入することと、を含むことができる。いくつかの態様では、電流ミラーは、Ｎのスケーリング係数によって電流パルスをスケーリングするように構成され、Ｎは、１よりも大きい。
【0075】
いくつかの態様では、電流パルスを生成することは、スイッチング信号が第１の論理状態を有するとき、第１のスイッチ（例えば、第１のスイッチ６１０）であって、電流ミラーの第１の分岐とキャパシタ（例えば、第１のキャパシタ４４０）との間に結合されている、第１のスイッチを開くことと、スイッチング信号が第２の論理状態を有するとき、第１のスイッチを閉じることと、を含み、エッジは、第１の論理状態から第２の論理状態への遷移を含む。第１の論理状態が１であり、第２の論理状態が０である実施例では、エッジは、立ち下がりエッジである。第１の論理状態が０であり、第２の論理状態が１である実施例では、エッジは、立ち上がりエッジである。
【0076】
いくつかの態様では、方法１３００はまた、スイッチング信号が第１の論理状態を有するとき、第２のスイッチ（例えば、第２のスイッチ６２０）であって、キャパシタと接地との間に結合されている、又はキャパシタと基準電圧との間に結合されている、第２のスイッチを閉じることと、スイッチング信号が第２の論理状態を有するとき、第２のスイッチを開くことと、を含むことができる。
【0077】
以下の番号付きの条項において、実装例について説明する。
１．システムであって、
電圧線と、
電圧線に結合されたスイッチトキャパシタ回路と、
リップルキャンセル回路であって、
第１の分岐及び第２の分岐を有する電流ミラーであって、電流ミラーの第２の分岐が、電圧線に結合されている、電流ミラーと、
第１の端子、第２の端子、及び第３の端子を有するスイッチング回路であって、スイッチング回路の第１の端子が、電流ミラーの第１の分岐に結合され、第３の端子が、接地又は基準電圧に結合されている、スイッチング回路と、
スイッチング回路の第２の端子に結合された第１のキャパシタと、
を備えるリップルキャンセル回路と、
備える、システム。
２．
スイッチトキャパシタ回路内の１つ又は複数のスイッチが、スイッチング信号によって駆動され、
スイッチング回路が、スイッチング信号を受信するように構成された制御入力を有する、
条項１に記載のシステム。
３．スイッチング回路が、
スイッチング信号が第１の論理状態を有するとき、スイッチング回路の第２の端子をスイッチング回路の第３の端子に結合し、
スイッチング信号が第２の論理状態を有するとき、スイッチング回路の第２の端子をスイッチング回路の第１の端子に結合する、
ように構成されている、
条項２に記載のシステム。
４．スイッチング回路が、
スイッチング回路の第２の端子とスイッチング回路の第１の端子との間に結合された第１のスイッチであって、スイッチング回路の制御入力に結合された制御入力を有する、第１のスイッチと、
スイッチング回路の第２の端子とスイッチング回路の第３の端子との間に結合された第２のスイッチであって、スイッチング回路の制御入力に結合された制御入力を有する、第２のスイッチと、
を備える、
条項２又は３に記載のシステム。
５．第１のスイッチが、ｐ型電界効果トランジスタ（ＰＦＥＴ）を含み、第２のスイッチが、ｎ型電界効果トランジスタ（ＮＦＥＴ）を含む、条項４に記載のシステム。
６．第１のキャパシタが、第１の端子及び第２の端子を有し、第１のキャパシタの第１の端子が、スイッチング回路の第２の端子に結合され、第１のキャパシタの第２の端子が、接地又は基準電圧に結合されている、条項１から５のいずれか一項に記載のシステム。
７．リップルキャンセル回路が、電流ミラーと供給レールとの間に結合された抵抗器を更に備える、条項１から６のいずれか一項に記載のシステム。
８．リップルキャンセル回路が、第１の端子及び第２の端子を有する第２のキャパシタを更に備え、第２のキャパシタの第１の端子が、電流ミラーと抵抗器との間に結合され、第２のキャパシタの第２の端子が、接地に結合されている、条項７に記載のシステム。
９．電流ミラーが、
ソース、ドレイン、及びゲートを有する第１のトランジスタであって、第１のトランジスタのソースが、抵抗器に結合され、第１のトランジスタのゲートが、第１のトランジスタのドレインに結合され、第１のトランジスタのドレインが、スイッチング回路の第１の端子に結合されている、第１のトランジスタと、
ソース、ドレイン、及びゲートを有する第２のトランジスタであって、第２のトランジスタのソースが、抵抗器に結合され、第２のトランジスタのゲートが、第１のトランジスタのゲートに結合され、第２のトランジスタのドレインが、電圧線に結合されている、第２のトランジスタと、
を備える、
条項７又は８に記載のシステム。
１０．供給レールに結合された入力と、電圧線に結合された出力とを有する電圧レギュレータを更に備える、条項１から９のいずれか一項に記載のシステム。
１１．電圧レギュレータが、低ドロップアウト（ＬＤＯ）レギュレータを含む、条項１０に記載のシステム。
１２．スイッチトキャパシタ回路が、チャージポンプを備える、条項１から１１のいずれか一項に記載のシステム。
１３．スイッチトキャパシタ回路が、スイッチトキャパシタフィルタ、デジタル－アナログ変換器（ＤＡＣ）、アナログ－デジタル変換器（ＡＤＣ）、位相ロックループ（ＰＬＬ）、離散時間信号プロセッサ、サンプルホールド回路、又は電圧変換器のうちの少なくとも１つを備える、条項１から１１のいずれか一項に記載のシステム。
１４．スイッチトキャパシタ回路に結合された電圧線上のリップルを低減する方法であって、
スイッチトキャパシタ回路内の１つ又は複数のスイッチを駆動するスイッチング信号を受信することと、
スイッチング信号のエッジに応じて電流パルスを生成することと、
電流パルスを電圧線に注入することと、
を含む、方法。
１５．電流パルスを生成することが、キャパシタを充電することを含む、条項１４に記載の方法。
１６．電流パルスを電圧線に注入することが、
電流パルスを電流ミラーであって、電流パルスを電流ミラーの第２の分岐にミラーリングするように構成されている、電流ミラーの第１の分岐を通過させることと、
電流ミラーの第２の分岐から電圧線に電流パルスを注入することと、
を含む、
条項１４又は１５に記載の方法。
１７．電流ミラーが、Ｎのスケーリング係数によって電流パルスをスケーリングするように構成され、Ｎが、１よりも大きい、条項１６に記載の方法。
１８．電流パルスを生成することが、
スイッチング信号が第１の論理状態を有するとき、電流ミラーの第１の分岐とキャパシタとの間に結合されている、第１のスイッチを開くことと、
スイッチング信号が第２の論理状態を有するとき、第１のスイッチを閉じることと、
を含み、エッジが、第１の論理状態から第２の論理状態への遷移を含む、
条項１６又は１７に記載の方法。
１９．
スイッチング信号が第１の論理状態を有するとき、第２のスイッチであって、キャパシタと接地との間に結合されている、又はキャパシタと基準電圧との間に結合されている、第２のスイッチを閉じることと、
スイッチング信号が第２の論理状態を有するとき、第２のスイッチを開くことと、
を更に含む、条項１８に記載の方法。
２０．スイッチング信号のエッジが、立ち上がりエッジである、条項１４から１９のいずれか一項に記載の方法。
２１．スイッチング信号のエッジが、立ち下がりエッジである、条項１４から１９のいずれか一項に記載の方法。
２２．スイッチトキャパシタ回路が、チャージポンプを備える、条項１４から２１のいずれか一項に記載の方法。
２３．スイッチトキャパシタ回路が、スイッチトキャパシタフィルタ、デジタル－アナログ変換器（ＤＡＣ）、アナログ－デジタル変換器（ＡＤＣ）、位相ロックループ（ＰＬＬ）、離散時間信号プロセッサ、サンプルホールド回路、又は電圧変換器のうちの少なくとも１つを備える、条項１４から２１のいずれか一項に記載の方法。
１．システムであって、
電圧線と、
電圧線に結合されたスイッチトキャパシタ回路と、
リップルキャンセル回路であって、
第１の分岐及び第２の分岐を有する電流ミラーであって、電流ミラーの第２の分岐が、電圧線に結合されている、電流ミラーと、
第１の端子、第２の端子、及び第３の端子を有するスイッチング回路であって、スイッチング回路の第１の端子が、電流ミラーの第１の分岐に結合され、第３の端子が、接地又は基準電圧に結合されている、スイッチング回路と、
スイッチング回路の第２の端子に結合された第１のキャパシタと、
を備えるリップルキャンセル回路と、
備える、システム。
２．
スイッチトキャパシタ回路内の１つ又は複数のスイッチが、スイッチング信号によって駆動され、
スイッチング回路が、スイッチング信号を受信するように構成された制御入力を有する、
条項１に記載のシステム。
３．スイッチング回路が、
スイッチング信号が第１の論理状態を有するとき、スイッチング回路の第２の端子をスイッチング回路の第３の端子に結合し、
スイッチング信号が第２の論理状態を有するとき、スイッチング回路の第２の端子をスイッチング回路の第１の端子に結合する、
ように構成されている、
条項２に記載のシステム。
４．スイッチング回路が、
スイッチング回路の第２の端子とスイッチング回路の第１の端子との間に結合された第１のスイッチであって、スイッチング回路の制御入力に結合された制御入力を有する、第１のスイッチと、
スイッチング回路の第２の端子とスイッチング回路の第３の端子との間に結合された第２のスイッチであって、スイッチング回路の制御入力に結合された制御入力を有する、第２のスイッチと、
を備える、
条項２又は３に記載のシステム。
５．第１のスイッチが、ｐ型電界効果トランジスタ（ＰＦＥＴ）を含み、第２のスイッチが、ｎ型電界効果トランジスタ（ＮＦＥＴ）を含む、条項４に記載のシステム。
６．第１のキャパシタが、第１の端子及び第２の端子を有し、第１のキャパシタの第１の端子が、スイッチング回路の第２の端子に結合され、第１のキャパシタの第２の端子が、接地又は基準電圧に結合されている、条項１から５のいずれか一項に記載のシステム。
７．リップルキャンセル回路が、電流ミラーと供給レールとの間に結合された抵抗器を更に備える、条項１から６のいずれか一項に記載のシステム。
８．リップルキャンセル回路が、第１の端子及び第２の端子を有する第２のキャパシタを更に備え、第２のキャパシタの第１の端子が、電流ミラーと抵抗器との間に結合され、第２のキャパシタの第２の端子が、接地に結合されている、条項７に記載のシステム。
９．電流ミラーが、
ソース、ドレイン、及びゲートを有する第１のトランジスタであって、第１のトランジスタのソースが、抵抗器に結合され、第１のトランジスタのゲートが、第１のトランジスタのドレインに結合され、第１のトランジスタのドレインが、スイッチング回路の第１の端子に結合されている、第１のトランジスタと、
ソース、ドレイン、及びゲートを有する第２のトランジスタであって、第２のトランジスタのソースが、抵抗器に結合され、第２のトランジスタのゲートが、第１のトランジスタのゲートに結合され、第２のトランジスタのドレインが、電圧線に結合されている、第２のトランジスタと、
を備える、
条項７又は８に記載のシステム。
１０．供給レールに結合された入力と、電圧線に結合された出力とを有する電圧レギュレータを更に備える、条項１から９のいずれか一項に記載のシステム。
１１．電圧レギュレータが、低ドロップアウト（ＬＤＯ）レギュレータを含む、条項１０に記載のシステム。
１２．スイッチトキャパシタ回路が、チャージポンプを備える、条項１から１１のいずれか一項に記載のシステム。
１３．スイッチトキャパシタ回路が、スイッチトキャパシタフィルタ、デジタル－アナログ変換器（ＤＡＣ）、アナログ－デジタル変換器（ＡＤＣ）、位相ロックループ（ＰＬＬ）、離散時間信号プロセッサ、サンプルホールド回路、又は電圧変換器のうちの少なくとも１つを備える、条項１から１１のいずれか一項に記載のシステム。
１４．スイッチトキャパシタ回路に結合された電圧線上のリップルを低減する方法であって、
スイッチトキャパシタ回路内の１つ又は複数のスイッチを駆動するスイッチング信号を受信することと、
スイッチング信号のエッジに応じて電流パルスを生成することと、
電流パルスを電圧線に注入することと、
を含む、方法。
１５．電流パルスを生成することが、キャパシタを充電することを含む、条項１４に記載の方法。
１６．電流パルスを電圧線に注入することが、
電流パルスを電流ミラーであって、電流パルスを電流ミラーの第２の分岐にミラーリングするように構成されている、電流ミラーの第１の分岐を通過させることと、
電流ミラーの第２の分岐から電圧線に電流パルスを注入することと、
を含む、
条項１４又は１５に記載の方法。
１７．電流ミラーが、Ｎのスケーリング係数によって電流パルスをスケーリングするように構成され、Ｎが、１よりも大きい、条項１６に記載の方法。
１８．電流パルスを生成することが、
スイッチング信号が第１の論理状態を有するとき、電流ミラーの第１の分岐とキャパシタとの間に結合されている、第１のスイッチを開くことと、
スイッチング信号が第２の論理状態を有するとき、第１のスイッチを閉じることと、
を含み、エッジが、第１の論理状態から第２の論理状態への遷移を含む、
条項１６又は１７に記載の方法。
１９．
スイッチング信号が第１の論理状態を有するとき、第２のスイッチであって、キャパシタと接地との間に結合されている、又はキャパシタと基準電圧との間に結合されている、第２のスイッチを閉じることと、
スイッチング信号が第２の論理状態を有するとき、第２のスイッチを開くことと、
を更に含む、条項１８に記載の方法。
２０．スイッチング信号のエッジが、立ち上がりエッジである、条項１４から１９のいずれか一項に記載の方法。
２１．スイッチング信号のエッジが、立ち下がりエッジである、条項１４から１９のいずれか一項に記載の方法。
２２．スイッチトキャパシタ回路が、チャージポンプを備える、条項１４から２１のいずれか一項に記載の方法。
２３．スイッチトキャパシタ回路が、スイッチトキャパシタフィルタ、デジタル－アナログ変換器（ＤＡＣ）、アナログ－デジタル変換器（ＡＤＣ）、位相ロックループ（ＰＬＬ）、離散時間信号プロセッサ、サンプルホールド回路、又は電圧変換器のうちの少なくとも１つを備える、条項１４から２１のいずれか一項に記載の方法。
【0078】
本明細書で説明するトランジスタは、並列に結合された複数のトランジスタを有するチップ上に物理的に実装することができることを理解されたい。
【0079】
本明細書において「第１の」、「第２の」などの呼称を使用した要素へのいかなる言及も、一般にそれらの要素の数量又は順序を限定しない。むしろ、これらの呼称は、２つ以上の要素、又は要素の例を区別する便利な方法として本明細書で使用されている。したがって、第１及び第２の要素への言及は、２つの要素のみが採用され得ること、又は第１の要素が第２の要素に先行しなければならないことを意味しない。
【0080】
本開示の範囲内で、「例示的」という語は、「実施例、実例、又は例示としての役割を果たすこと」を意味するために使用されている。「例示的」として本明細書で説明されている、いずれの実装形態又は態様も、必ずしも本開示の他の態様よりも好ましいか又は有利であるとして解釈されるべきではない。同様に、「態様」という用語は、本開示の全ての態様が、説明した特徴、利点、又は動作モードを含むことを必要とするとは限らない。述べられた値又は特性に関して本明細書で使用されるとき、「ほぼ」という用語は、述べられた値又は特性の１０％以内（すなわち、述べられた値又は特性の９０％～１１０％以内）であることを示すものとする。
【0081】
本開示の前述の説明は、あらゆる当業者が本開示を作成又は使用することが可能となるように提供される。本開示に対する様々な修正が、当業者には容易に明らかとなり、本明細書で定義されている一般的原理は、本開示の趣旨又は範囲から逸脱することなく、他の変形例に適用することができる。それゆえ、本開示は、本明細書で説明されている実施例に限定されることを意図するものではなく、本明細書で開示されている原理及び新規の特徴と一致する、最も広い範囲が与えられるべきである。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【国際調査報告】