知財求人 - 知財ポータルサイト「IP Force」
▶ インターナショナル・ビジネス・マシーンズ・コーポレーションの特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2024-11-11
(54)【発明の名称】相変化メモリの間隙
(51)【国際特許分類】
H10B 63/10 20230101AFI20241101BHJP
【ＦＩ】
H10B63/10
【審査請求】未請求
【予備審査請求】未請求
(21)【出願番号】P 2024529430
(86)(22)【出願日】2022-10-28
(85)【翻訳文提出日】2024-05-16
(86)【国際出願番号】 EP2022080260
(87)【国際公開番号】W WO2023088663
(87)【国際公開日】2023-05-25
(31)【優先権主張番号】17/528,197
(32)【優先日】2021-11-17
(33)【優先権主張国・地域又は機関】US
(81)【指定国・地域】
(71)【出願人】
【識別番号】390009531
【氏名又は名称】インターナショナル・ビジネス・マシーンズ・コーポレーション
【氏名又は名称原語表記】ＩＮＴＥＲＮＡＴＩＯＮＡＬ ＢＵＳＩＮＥＳＳ ＭＡＣＨＩＮＥＳ ＣＯＲＰＯＲＡＴＩＯＮ
【住所又は居所原語表記】Ｎｅｗ Ｏｒｃｈａｒｄ Ｒｏａｄ， Ａｒｍｏｎｋ， Ｎｅｗ Ｙｏｒｋ １０５０４， Ｕｎｉｔｅｄ Ｓｔａｔｅｓ ｏｆ Ａｍｅｒｉｃａ
(74)【代理人】
【識別番号】100112690
【弁理士】
【氏名又は名称】太佐 種一
(74)【代理人】
【識別番号】100120710
【弁理士】
【氏名又は名称】片岡 忠彦
(74)【復代理人】
【識別番号】110000420
【氏名又は名称】弁理士法人ＭＩＰ
(72)【発明者】
【氏名】オク、インジョ
(72)【発明者】
【氏名】セオ、スン－チェオン
(72)【発明者】
【氏名】レズニチェク、アレクサンダー
(72)【発明者】
【氏名】グルシェンコフ、オレグ
【テーマコード（参考）】
5F083
【Ｆターム（参考）】
5F083FZ10
5F083JA36
5F083JA37
5F083JA39
5F083JA40
5F083JA56
5F083JA60
5F083MA06
5F083MA16
5F083PR03
5F083PR05
5F083PR21
5F083PR22
5F083PR40
(57)【要約】
ＰＣＭセルは、第１の電極と、第１の電極に電気的に接続されたヒーター／ＰＣＭ部分であって、ＰＣＭ材料を含んでいる、ヒーター／ＰＣＭ部分と、ＰＣＭ材料に電気的に接続された第２の電極と、突起ライナーを取り囲む電気絶縁体スタックとを含む。このスタックは、第１の材料から構成される、突起ライナーの方を向いている複数の第１の内側面を有する複数の第１の層、および複数の第１の層と互い違いになっている複数の第２の層を含み、複数の第２の層が、第１の材料と異なる第２の材料から成り、複数の第２の層が、突起ライナーの方を向いている複数の第２の内側面を有する。複数の第１の内側面からオフセットされた複数の第２の内側面が、複数の間隙を形成する。
【特許請求の範囲】
【請求項1】
相変化メモリ（ＰＣＭ）セルであって、第１の電極と、
第１の電極に電気的に接続されたヒーター／ＰＣＭ部分であって、ＰＣＭ材料を含んでいる、前記ヒーター／ＰＣＭ部分と、
前記ＰＣＭ材料に電気的に接続された第２の電極と、
前記ヒーター／ＰＣＭ部分の少なくとも一部を取り囲む電気絶縁体スタックと
を備え、前記スタックが、
第１の材料から構成され、前記ヒーター／ＰＣＭ部分の方を向いている複数の第１の内側面を有する複数の第１の層、および
前記複数の第１の層と互い違いになっている複数の第２の層を備え、前記複数の第２の層が、前記第１の材料と異なる第２の材料から構成され、前記複数の第２の層が、前記ヒーター／ＰＣＭ部分の方を向いている複数の第２の内側面を有し、
前記複数の第１の内側面からオフセットされた前記複数の第２の内側面が、複数の間隙を形成する、ＰＣＭセル。
【請求項2】
前記第１の電極、前記第２の電極、および前記ＰＣＭ材料と直接接触している突起ライナーをさらに備える、請求項１に記載のＰＣＭセル。
【請求項3】
前記突起ライナーおよび前記スタックと直接接触している壁をさらに備える、請求項２に記載のＰＣＭセル。
【請求項4】
前記複数の間隙の各々が、前記複数の第１の層のうちの２つ、前記複数の第２の層のうちの１つ、および前記壁によって囲まれる、請求項３に記載のＰＣＭセル。
【請求項5】
前記複数の第１の層が前記壁と直接接触し、前記複数の第２の層が前記壁から離れて間隔を空けられる、請求項３に記載のＰＣＭセル。
【請求項6】
各間隙が前記壁によってさらに囲まれる、請求項３に記載のＰＣＭセル。
【請求項7】
前記第１の材料が材料除去プロセスに耐性があり、前記第２の材料が前記材料除去プロセスの影響を受けやすい、請求項１に記載のＰＣＭセル。
【請求項8】
前記ヒーター／ＰＣＭ部分が、前記ＰＣＭ材料から分離している、高電気抵抗材料から構成されるヒーターをさらに備える、請求項１に記載のＰＣＭセル。
【請求項9】
相変化メモリ（ＰＣＭ）セルを製造する方法であって、第１の電極を形成することと、
電気絶縁体スタックを前記第１の電極の上に形成することであって、前記スタックが、
第１の材料から構成される複数の第１の層、および
前記複数の第１の層と互い違いになっている複数の第２の層を備え、前記複数の第２の層が、前記第１の材料と異なる第２の材料から構成される、前記形成することと、
前記スタック内にビアを形成することと、
前記複数の第１の層をそのまま残しながら、前記複数の第２の層の一部を前記ビアから除去することと、
前記ビア内の前記複数の第１の層に壁を形成し、複数の間隙を作成することと、
前記壁の内側にヒーター／ＰＣＭ部分を形成することと、
前記ヒーター／ＰＣＭ部分の上に第２の電極を形成することと
を含む、方法。
【請求項10】
前記複数の間隙の各々が、前記複数の第１の層のうちの２つ、前記複数の第２の層のうちの１つ、および前記壁によって囲まれる、請求項９に記載の方法。
【請求項11】
前記ヒーター／ＰＣＭ部分を形成する前に、突起ライナーを前記第１の電極および前記壁の上に形成し、前記突起ライナーが前記壁と前記ヒーター／ＰＣＭ部分の間に位置するようにすることをさらに含む、請求項９に記載の方法。
【請求項12】
前記ヒーター／ＰＣＭ部分を前記壁の内側に形成することが、ＰＣＭ材料を前記壁の内側および前記スタックの上に成膜することを含む、請求項９に記載の方法。
【請求項13】
前記ヒーター／ＰＣＭ部分を前記壁の内側に形成することが、高電気抵抗材料を前記壁の内側および前記スタックの上に成膜してヒーターを形成することと、
ＰＣＭ材料を前記ヒーターの上および前記スタックの上に成膜することと
を含む、請求項９に記載の方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明はコンピュータ・メモリに関連しており、より詳細には、空隙を含む相変化材料メモリ・デバイスに関連している。
【背景技術】
【0002】
相変化メモリ（ＰＣＭ：Ｐｈａｓｅ ｃｈａｎｇｅ ｍｅｍｏｒｙ）は、人工知能に関してアナログ計算におけるトレーニングおよび推論の両方に利用され得る。ＰＣＭ構造体は、エネルギー消費量を最小限に抑えるための高い保持力と共に、調整可能な導電率および全体的に高いデバイス抵抗を有する、相変化メモリスタ・デバイスを含むことができる。この調整は、ＰＣＭ材料の結晶相およびアモルファス相の比率が変化する異なる構造状態を形成することによって実現され得る。これらの相の形成は、制御された方法で、さまざまな量でＰＣＭ材料を加熱することによって、発生することができる。
【発明の概要】
【0003】
本発明の実施形態によれば、ＰＣＭセルは、第１の電極と、第１の電極に電気的に接続されたヒーター／ＰＣＭ部分であって、ＰＣＭ材料を含んでいる、ヒーター／ＰＣＭ部分と、ＰＣＭ材料に電気的に接続された第２の電極と、突起ライナーを取り囲む電気絶縁体スタックとを含む。このスタックは、第１の材料から構成される、突起ライナーの方を向いている複数の第１の内側面を有する複数の第１の層、および複数の第１の層と互い違いになっている複数の第２の層を含み、複数の第２の層が、第１の材料と異なる第２の材料から成り、複数の第２の層が、突起ライナーの方を向いている複数の第２の内側面を有する。複数の第１の内側面からオフセットされた複数の第２の内側面が、複数の間隙を形成する。
【0004】
本発明の実施形態によれば、ＰＣＭセルを製造する方法は、第１の電極を形成すること、および第１の電極の上に電気絶縁体スタックを形成することを含む。このスタックは、第１の材料から構成される複数の第１の層、および複数の第１の層と互い違いになっている複数の第２の層を含み、複数の第２の層が、第１の材料と異なる第２の材料から構成される。この方法は、スタック内にビアを形成することと、複数の第１の層をそのまま残しながら、複数の第２の層の一部をビアから除去することと、ビア内の複数の第１の層に壁を形成し、複数の間隙を作成することと、壁の内側にヒーター／ＰＣＭ部分を形成することと、ヒーター／ＰＣＭ部分の上に第２の電極を形成することとも含む。
【0005】
本発明の実施形態によれば、ＰＣＭセルは、第１の電極と、第１の電極に電気的に接続されたヒーター／ＰＣＭ部分であって、ＰＣＭ材料を含んでいる、ヒーター／ＰＣＭ部分と、ＰＣＭ材料に電気的に接続された第２の電極と、突起ライナーを取り囲む電気絶縁体スタックとを含み、このスタックが、複数の間隙を定める。間隙の各々は、トロイダル形状を有し、１つまたは複数の他の間隙から互いに離れて軸方向に間隔を空けられ、ＰＣＭ材料の一部を取り囲む。
【図面の簡単な説明】
【0006】
【発明を実施するための形態】
【0007】
本明細書では、関連する図面を参照して、本発明のさまざまな実施形態が説明される。本発明の範囲から逸脱することなく、代替の実施形態が考案され得る。以下の説明および図面において、要素間のさまざまな接続および位置関係（例えば、上、下、隣接など）が示されるということに注意する。それらの接続または位置関係あるいはその両方は、特に規定されない限り、直接的または間接的であることができ、本開示はこの点において限定するよう意図されていない。したがって、実体の結合は、直接的結合または間接的結合を指すことができ、実体間の位置関係は、直接的位置関係または間接的位置関係であることができる。間接的位置関係の一例として、本説明において、層「Ｂ」の上に層「Ａ」を形成することへの言及は、層「Ａ」および層「Ｂ」の関連する特性および機能が中間層によって大幅に変更されない限り、１つまたは複数の中間層（例えば、層「Ｃ」および層「Ｄ」）が層「Ａ」と層「Ｂ」の間にある状況を含んでいる。
【0008】
以下の定義および略称が、特許請求の範囲および本明細書の解釈に使用される。本明細書において使用されるとき、「備える」、「備えている」、「含む」、「含んでいる」、「有する」、「有している」、「含有する」、「含有している」という用語、またはこれらの任意の他の変形は、非排他的包含をカバーするよう意図されている。例えば、要素のリストを含んでいる組成、混合、プロセス、方法、物品、または装置は、それらの要素のみに必ずしも限定されず、明示されていないか、またはそのような組成、混合、プロセス、方法、物品、または装置に固有の、他の要素を含むことができる。加えて、本明細書に含まれる任意の数値範囲は、特に明示的に述べられない限り、それらの数値範囲の境界を含む。
【0009】
以下では、説明の目的で、「上側」、「下側」、「右」、「左」、「垂直」、「水平」、「上部」、「下部」という用語、およびこれらの派生語は、作図において方向付けられたとおりに、説明された構造体および方法に関連するものとする。「覆っている」、「上に（ａｔｏｐ）」、「上に（ｏｎ ｔｏｐ）」、「上に位置する（ｐｏｓｉｔｉｏｎｅｄ ｏｎ）」、または「上に位置する（ｐｏｓｉｔｉｏｎｅｄ ａｔｏｐ）」という用語は、第１の構造体などの第１の要素が、第２の構造体などの第２の要素の上に存在しており、界面構造体などの介在する要素が、第１の要素と第２の要素の間に存在し得るということを意味している。「直接的接触」という用語は、第１の構造体などの第１の要素および第２の構造体などの第２の要素が、これらの２つの要素の界面に中間の導電層、絶縁層、または半導体層がいずれも存在せずに、接続されているということを意味している。例えば「第２の要素に対して選択的な第１の要素」などの、「～に対して選択的」という用語は、第１の要素をエッチングすることができ、第２の要素がエッチング停止として機能できるということを意味しているということに注意するべきである。
【0010】
簡潔にするために、半導体デバイスおよび集積回路（ＩＣ：ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ）の製造に関連する従来技術は、本明細書において詳細に説明されることもあれば、説明されないこともある。さらに、本明細書に記載されたさまざまな作業およびプロセス・ステップは、本明細書に詳細に記載されない追加のステップまたは機能を含んでいるさらに包括的な手順またはプロセスに組み込まれ得る。具体的には、半導体デバイスおよび半導体ベースのＩＣの製造におけるさまざまなステップはよく知られているため、簡潔にするために、多くの従来のステップは、本明細書では、周知のプロセスの詳細を提供することなく、簡潔にのみ述べられるか、または全体的に省略される。
【0011】
一般に、ＩＣにパッケージ化されるマイクロチップを形成するために使用されるさまざまなプロセスは、４つの一般的なカテゴリ、すなわち、成膜、除去／エッチング、半導体ドーピング、およびパターン形成／リソグラフィに分類される。
【0012】
成膜は、材料をウェハー上で成長させるか、材料でウェハーを覆うか、または他の方法で材料をウェハーに移す、任意のプロセスであることができる。使用可能な技術は、特に、物理蒸着（ＰＶＤ：ｐｈｙｓｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）、化学蒸着（ＣＶＤ：ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）、電気化学堆積（ＥＣＤ：ｅｌｅｃｔｒｏｃｈｅｍｉｃａｌ ｄｅｐｏｓｉｔｉｏｎ）、分子線エピタキシ（ＭＢＥ：ｍｏｌｅｃｕｌａｒ ｂｅａｍ ｅｐｉｔａｘｙ）、および最近の原子層堆積（ＡＬＤ：ａｔｏｍｉｃ ｌａｙｅｒ ｄｅｐｏｓｉｔｉｏｎ）を含む。別の成膜技術は、プラズマ内のエネルギーを使用してウェハー表面で反応を引き起こすプロセスである、プラズマ化学気相堆積（ＰＥＣＶＤ：ｐｌａｓｍａ ｅｎｈａｎｃｅｄ ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）であり、この反応は、他の方法では、従来のＣＶＤに関連するより高い温度を必要とする。ＰＥＣＶＤ成膜中のエネルギー的イオン衝撃は、膜の電気的特性および機械的特性を改善することもできる。
【0013】
除去／エッチングは、材料をウェハーから除去する任意のプロセスであることができる。例としては、エッチング・プロセス（ウェットまたはドライのいずれか）、化学機械平坦化（ＣＭＰ：ｃｈｅｍｉｃａｌ－ｍｅｃｈａｎｉｃａｌ ｐｌａｎａｒｉｚａｔｉｏｎ）などが挙げられる。除去プロセスの１つの例は、イオン・ビーム・エッチング（ＩＢＥ：ｉｏｎ ｂｅａｍ ｅｔｃｈｉｎｇ）である。一般に、ＩＢＥ（またはミリング）は、リモートの広いビーム・イオン／プラズマ源を利用して、物理的不活性気体または化学反応気体あるいはその両方の手段によって基板材料を除去するドライ・プラズマ・エッチング方法のことを指す。他のドライ・プラズマ・エッチング技術のように、ＩＢＥは、エッチング速度、異方性、選択性、均一性、アスペクト比、および基板の損傷の最小化などの利点を有する。ドライ除去プロセスの別の例は、反応性イオン・エッチング（ＲＩＥ：ｒｅａｃｔｉｖｅ ｉｏｎ ｅｔｃｈｉｎｇ）である。一般に、ＲＩＥは、化学反応性プラズマを使用して、ウェハーに成膜された材料を除去する。ＲＩＥでは、電磁場によって低圧（真空）下でプラズマが生成される。ＲＩＥプラズマからの高エネルギー・イオンが、ウェハー表面を攻撃してウェハー表面と反応し、材料を除去する。
【0014】
半導体ドーピングは、一般に、拡散によって、またはイオン注入によって、あるいはその両方によって、例えば、トランジスタのソースおよびドレインをドープすることによる、電気特性の変更であることができる。これらのドーピング・プロセスの後に、炉アニーリングまたは急速熱アニーリング（ＲＴＡ：ｒａｐｉｄ ｔｈｅｒｍａｌ ａｎｎｅａｌｉｎｇ）が続く。アニーリングは、埋め込まれたドーパントを活性化するのに役立つ。導体（例えば、ポリシリコン、アルミニウム、銅など）および絶縁体（例えば、さまざまな形態の二酸化ケイ素、窒化ケイ素など）の両方の膜が、トランジスタおよびそれらの構成要素を接続するため、および分離するために使用される。半導体基板のさまざまな領域の選択的ドーピングは、電圧の印加によって基板の導電率が変更されることを可能にする。これらのさまざまな構成要素の構造体を作成することによって、数百万個のトランジスタが構築されて一緒に配線され、最新のマイクロ電子デバイスの複雑な回路を形成することができる。
【0015】
半導体リソグラフィは、基板へのその後のパターンの転写のための、半導体基板上への３次元レリーフ画像またはパターンの形成であることができる。半導体リソグラフィでは、パターンは、フォトレジストと呼ばれる感光性ポリマーによって形成される。回路のトランジスタおよび数百万個のトランジスタを接続する多くのワイヤを構成する複雑な構造を構築するために、リソグラフィおよびエッチング・パターン転写のステップが複数回繰り返される。ウェハー上に印刷される各パターンが、すでに形成されているパターンに揃えられ、導体、絶縁体、および選択的にドープされた領域が徐々に構築されて、最終的なデバイスを形成する。
【0016】
図１Ａおよび図１Ｂは、例えば、集積回路（図示されていない）において使用するための、ＰＣＭセル１００の断面図である。示されている実施形態では、ＰＣＭセル１００は、下部ワイヤ１０２、絶縁体１０４、下部電極１０６、絶縁体１０８、壁１１０、突起ライナー１１２、ＰＣＭ材料１１４、スタック１１６、間隙１１８、絶縁体１２０、上部電極１２２、および上部ワイヤ１２４を備える。
【0017】
示されている実施形態では、下部電極１０６の下部は、下部ワイヤ１０２の上部と直接接触し、電気的に接続されており、下部ワイヤ１０２は、集積回路の他の構成要素（図示されていない）から電気信号を受信することができる。突起ライナー１１２の下部は、下部電極１０６の上部と直接接触し、電気的に接続されている。ＰＣＭ材料１１４の下部および側面は、突起ライナー１１２の内面と直接接触し、電気的および熱的に接続されている。上部電極１２２の下部は、ＰＣＭ材料１１４の上部と直接接触し、電気的に接続されている。上部ワイヤ１２４の下部は、上部電極１２２の上部と直接接触し、電気的に接続されており、上部ワイヤ１２４は、ＰＣＭセル１００から集積回路の他の構成要素（図示されていない）に電気信号を配信することができる。
【0018】
示されている実施形態では、壁１１０は、突起ライナー１１２の外側と直接接触し、横方向に取り囲んでいる。そのため、壁１１０は、少なくとも１つの方向での、すべての平行な側面（例えば、図１Ａに示されているように、垂直方向に伸びる側面）で、突起ライナー１１２を取り囲む。スタック１１６は、概して、壁１１０の外側を横方向に取り囲み、それと選択的に直接接触している。より詳細には、スタック１１６は、交互に重なったＡ層１２８およびＢ層１３０を含む２層構成を有する電気絶縁体である。Ａ層１２８の内側面１２９は、壁１１０と直接接触し、それに対応する軸方向断面を横方向に取り囲んでいるが、Ｂ層１３０の内側面１３１は、壁１１０から離れて横方向に間隔を空けられている。これによって、壁１１０、突起ライナー１１２、およびＰＣＭ材料１１４の一部をそれぞれ取り囲む、一連の軸方向に間隔を空けられたトロイダル間隙１１８を形成し、各間隙１１８は、２つのＡ層１２８、Ｂ層、および壁１１０によって囲まれる。間隙１１８はスタック１１６内の空洞であるため、間隙１１８で壁１１０の外側と固体材料が接触することはない。絶縁体１０８、下部電極１０６、絶縁体１２０、および上部電極１２２とそれぞれ直接接触する２つのＡ層１２８によって、スタック１１６の下部および上部が形成される。上部電極１２２も、絶縁体１２０と直接接触し、外側で横方向にかつ上面の一部で軸方向に絶縁体１２０に囲まれており、上部ワイヤ１２４の外側が、絶縁体１２０と直接接触し、絶縁体１２０に横方向に囲まれている。
【0019】
図１Ａには９つの層（すなわち、５つのＡ層１２８および４つのＢ層１３０）が示されているが、より少ない（例えば、３つの）層またはより多い（例えば、２１個の）層が存在してよい。加えて、Ａ層１２８およびＢ層１３０は、例えば、２ナノメートル（ｎｍ）～２０ｎｍの厚さであてよい。さらに、Ａ層１２８の厚さは、Ｂ層１３０の厚さと同じであってもよいし、または異なってもよい。
【0020】
示されている実施形態では、Ａ層１２８およびＢ層１３０は、例えば、ＮＢＬｏＫ、窒化ケイ素（ＳｉＮ）、酸化アルミニウム（Ａｌ２Ｏ３）、窒化アルミニウム（ＡｌＮ）、酸化ケイ素（ＳｉＯ２）、またはオキシ炭化ケイ素（ＳｉＯＸＣＹ）などの、誘電体（電気絶縁）材料から構成される。大幅にＡ層１２８を除去することなくＢ層１３０の一部が選択的に除去され得る（それによって、間隙１１８を形成する）ように、Ａ層１２８およびＢ層１３０は、異なる材料から構成される。例えば、Ａ層１２８がＳｉＮから構成されても良くＢ層１３０がＡＩＮから構成されてもよい。Ａ層１２８およびＢ層１３０の材料の違いは、ＰＣＭセル１００の製造中に利用され得る。例えば、何らかの反応物質またはプロセスあるいはその両方によるＡＩＮの除去およびＳｉＮの除去に関する、例えば、５：１、１０：１、またはさらに大きいエッチング速度の比率（例えば、ＡＩＮ：ＳｉＮまたはＳｉＮ：ＡＩＮ）を伴う、有意な選択性が存在する。より詳細には、ＳｉＮは、ＲＩＥプロセスを使用して除去されやすく、一方、ＡＩＮは、ＲＩＥプロセスに耐性があり、このため、ＡＩＮを大幅に除去することなくＳｉＮが除去され得る。他方では、ＡＩＮは、特定のウェット・エッチング・プロセスおよび科学物質を使用して除去されやすく、一方、ＳｉＮは、そのようなプロセスに耐性があるため、ＳｉＮを大幅に除去することなくＡＩＮが除去され得る。別の例では、Ａ層１２８がＳｉＯ２から構成されてもよく、Ｂ層１３０がＡｌ２Ｏ３から構成されてもよい。Ａｌ２Ｏ３は、塩素ガス（Ｃｌ２）、アルゴン（Ａｒ）、およびアルゴン－ホウ素－塩素（Ａｒ／Ｂ／Ｃｌ２）混合物に、より高い選択性を有する。さらに、ＳｉＯ２およびＳｉＮのエッチング速度は、四フッ化炭素（ＣＦ４）および酸素（Ｏ２）に関連しており、一方、Ａｌ２Ｏ３のエッチング速度は、塩化アルミニウム（ＡｌＣｌ３）または塩素－三塩化ホウ素（Ｃｌ２／ＢＣｌ３）混合物に関連している。したがって、フッ素（Ｆ）、ＣＬ２、六フッ化硫黄（ＳＦ６）、フッ化炭素（ＣｘＦｙ）、Ａｒ、水素（Ｈ２）などの気体は、Ａｌ２Ｏ３とＳｉＮまたはＳｉＯ２との間のＲＩＥの選択性をもたらすことができる。
【0021】
示されている実施形態では、絶縁体１０４、１０８、１２０、およびスタック１１６は、ＰＣＭセル１００の他の構成要素を構造的に支持し、選択的に、電気的に絶縁し、必要に応じてそれらの間の空間を満たす。したがって、下部ワイヤ１０２の外側が、絶縁体１０４と直接接触し、絶縁体１０４に横方向に囲まれ、下部電極１０６の外側が、絶縁体１０８と直接接触し、絶縁体１０８に横方向に囲まれる。さらに、スタック１１６の上面、上部電極１２２の外側および上面の一部、ならびに上部ワイヤ１２４の外側が、絶縁体１２０と直接接触する。
【0022】
示されている実施形態では、さまざまな構成要素またはＰＣＭセル１００全体あるいはその両方の（図１のページ内への）断面は、円形であることができるが、他の実施形態では、長方形、正方形、楕円形、または任意の他の適切な形状であることができる。加えて、ＰＣＭ材料１１４の幅は、下部電極１０６および上部電極１２２の幅より小さく、一方、ＰＣＭ材料１１４の軸方向の長さは、その幅より大幅に長い。それによって、ＰＣＭセル１００は、閉じ込めセル構成（confined cell configuration）を有すると言うことができ、この構成では、電気信号（すなわち、電流）が、突起ライナー１１２およびＰＣＭ材料１１４を通って下部電極１０６から上部電極１２２に流れることができる。一部の実施形態では、ＰＣＭ材料１１４は、幅が２０ｎｍ～５０ｎｍ、厚さ（すなわち、高さ）が３０ｎｍ～１００ｎｍであってもよい。
【0023】
示されている実施形態では、下部電極１０６および上部電極１２２は、金属または金属化合物、例えば、窒化チタン（ＴｉＮ）またはタングステン（Ｗ）などの、非常に導電性の高い材料から構成される。壁１１０は、誘電体（例えば、ＳｉＮ）、または例えば窒化タンタル（ＴａＮ）などの、より高抵抗の金属から構成される高電気抵抗の構成要素を含む。壁１１０は、例えば、５ｎｍ～５０ｎｍの範囲内の厚さを有することができる。加えて、突起ライナー１１２は、例えばＴａＮなどの、より高抵抗の金属から構成される。突起ライナー１１２は、例えば、２ｎｍ～１０ｎｍの範囲内の厚さを有することができる。
【0024】
示されている実施形態では、絶縁体１０４、１０８、１２０は、例えば、ＳｉＮ、ＳｉＯ２、窒化炭化ケイ素（ＳｉＮＣ）、またはオルトケイ酸テトラエチル（ＴＥＯＳ）などの、誘電体（電気絶縁）材料から構成される。一部の実施形態では、絶縁体１０４、１０８、１２０のすべては同じ材料であり、他の実施形態では、絶縁体１０４、１０８、１２０の一部またはすべてに異なる材料が使用される。一部の実施形態では、絶縁体１０８（および下部電極１０６）は、１０ｎｍ～１００ｎｍの範囲内の厚さを有する。
【0025】
示されている実施形態では、ＰＣＭ材料１１４は、基本的に、ゲルマニウム－アンチモン－テルル（ＧＳＴ）材料、ガリウム－アンチモン－テルル（ＧａＳＴ）材料、または銀－イリジウム－アンチモン－テルル化物（ＡＩＳＴ）材料などの相変化材料から構成されるが、必要に応じて他の材料が使用され得る。他のＰＣＭ材料の例としては、ゲルマニウム－テルル複合材料（ＧｅＴｅ）、シリコン－アンチモン－テルル（Ｓｉ－Ｓｂ－Ｔｅ）合金、ガリウム－アンチモン－テルル（Ｇａ－Ｓｂ－Ｔｅ）合金、ゲルマニウム－ビスマス－テルル（Ｇｅ－Ｂｉ－Ｔｅ）合金、インジウム－テルル（Ｉｎ－Ｓｅ）合金、ヒ素－アンチモン－テルル（Ａｓ－Ｓｂ－Ｔｅ）合金、銀－インジウム－アンチモン－テルル（Ａｇ－Ｉｎ－Ｓｂ－Ｔｅ）合金、Ｇｅ－Ｉｎ－Ｓｂ－Ｔｅ合金、Ｇｅ－Ｓｂ合金、Ｓｂ－Ｔｅ合金、Ｓｉ－Ｓｂ合金、Ｇｅ－Ｔｅ合金、およびこれらの組み合わせが挙げられ得るが、これらに限定されない。ＰＣＭ材料１１４は、ドープされないか、またはドープされてよい（例えば、酸素（Ｏ）、窒素（Ｎ）、シリコン（Ｓｉ）、またはチタン（Ｔｉ）のうちの１つまたは複数を使用してドープされてよい）。「基本的に、～から構成される（ｃｏｍｐｏｓｅｄ ｅｓｓｅｎｔｉａｌｌｙ）」および「基本的に、～から成る（ｃｏｎｓｉｓｔ ｅｓｓｅｎｔｉａｌｌｙ）」という用語は、さまざまな層の材料に関して本明細書において使用されるとき、他の材料が存在する場合に、他の材料が列挙された材料の基本特性を実質的に変更しないということを示す。例えば、基本的にＧＳＴ材料から成るＰＣＭ材料１１４は、ＧＳＴ材料の基本特性を実質的に変更する他の材料を含まない。
【0026】
示されている実施形態では、ＰＣＭセル１００は、下部電極１０６から上部電極１２２に電流パルスを通してＰＣＭセル１００をプログラムすることによって、メモリ・セルとして操作され得る。この操作は、ＰＣＭセル１００の値を読み取るか、または書き込むために、さまざまな電圧で、またはさまざまな持続時間の間、あるいはその両方で実行され得る。例えば、書き込むために、短い持続時間の間、高電圧（例えば、１ボルト（Ｖ）～４Ｖ）が使用されることが可能であり、これが、ＰＣＭ材料１１４が融点を越えて（抵抗加熱によって）それ自身を加熱することを引き起こすことができる。それによって、ＰＣＭ材料１１４は、ヒーターおよびメモリの機能を果たす。電流の流れが停止した後に、ＰＣＭ材料１１４は急速に冷えることができ、これによって、「再設定（resetting）」と呼ばれるプロセスでアモルファス・ゾーン１２６を形成する。アモルファス・ゾーン１２６は、アモルファス構成を有するＰＣＭ材料１１４のドーム形の領域であるが、ＰＣＭ材料１１４の残りの部分は、依然として多結晶構成である。概して、このアモルファス構成は、明確な構造を有さない。しかし、局所的なまとまりのない結晶性の核（すなわち、相変化材料１１４の小さい結晶化した領域）が、アモルファス・ゾーン１２６に存在する可能性がある。アモルファス・ゾーン１２６の生成は、ＰＣＭセル１００全体の電気抵抗を、（図１ＡのＰＣＭセル１００のような）多結晶だけの構成と比較して増大させ得る。ＰＣＭセル１００のこれらの抵抗値は、例えば、低電圧（例えば、０．２Ｖ）で電流パルスを下部電極１０６から上部電極１２２に送信することによって、（アモルファス・ゾーン１２６の状態を含む）ＰＣＭ材料１１４の状態もＰＣＭセル１００の抵抗値も変更せずに、読み取られ得る。
【0027】
加えて、ＰＣＭ材料１１４は、ＰＣＭセル１００を「設定する（setting）」ことによって、再び書き込まれ、多結晶だけの構成に戻され得る。ＰＣＭ材料１１４を設定するための１つの方法は、短期間（例えば、１０ナノ秒（ｎｓ））の間、高電圧（例えば、１Ｖ～４Ｖ）の電気パルスを使用し、これによって、ＰＣＭ材料１１４が結晶点を越えて熱くなるが、融点に達しないようにし得る。結晶化温度が融解温度より低いため、電流の流れが停止した後に、ＰＣＭ材料１１４はアニールして結晶を形成することができる。ＰＣＭ材料１１４を設定するための別の方法は、ＰＣＭ材料１１４をその融点を越えて加熱するのに十分なほど強い、（数ナノ秒オーダーの相対的に短い立下りエッジ（trailing edge）を含む方形パルスとは対照的に）相対的に長い（例えば、１マイクロ秒の）立下りエッジを含む電気パルスを使用し、その後、ＰＣＭ材料１１４がゆっくりと冷却され、結晶が形成できるようにする。これらのプロセスのうちのどちらかが、（図１ＢのＰＣＭセル１００のような）アモルファス・ゾーン１２６を含むＰＣＭセル１００と比較して、多結晶だけのＰＣＭセル１００全体の電気抵抗が減少することを引き起こす。その後、低電圧（例えば、０．２Ｖ）で電流を使用して、ＰＣＭ材料１１４の状態もＰＣＭセル１００の抵抗値も変更せずに、この新しい抵抗値が読み取られ得る。
【0028】
一部の実施形態では、ＰＣＭ材料１１４の融解温度は約６００℃である。一部の実施形態では、ＰＣＭ材料１１４の結晶化温度は約１８０℃である。加えて、ＰＣＭセル１００の設定および再設定のプロセスは、繰り返し発生することができ、一部の実施形態では、（例えば、異なるサイズのアモルファス・ゾーン１２６またはアモルファス・ゾーン１２６内の異なる量の結晶化核あるいはその両方を含むことに起因して）異なる抵抗を有する異なるアモルファス・ゾーン１２６がＰＣＭ材料１１４内に生成され得る。これによって、ＰＣＭセル１００が、再設定パラメータを変えることによって生成され得る、さまざまな異なる抵抗を有することを可能にする。それによって、ＰＣＭセル１００が情報デジットを表すと見なされる場合、これらのデジットは、（従来のビットとは対照的に）非二進数である場合がある。しかし、一部の実施形態では、ＰＣＭセル１００は、均一なアモルファス・ゾーン１２６をＰＣＭ材料１１４に含むか、または含まないことによって、ビットとして使用され得る。そのような実施形態では、ＰＣＭセル１００は、高抵抗（低電圧出力または「０」としても知られている）または低抵抗（高電圧出力または「１」としても知られている）を有することができる。
【0029】
ＰＣＭセル１００の構成要素および構成は、間隙１１８がＰＣＭ材料１１４から離れて熱伝導を減らすことを可能にする。これは、間隙１１８が、Ｂ層１３０が有するよりも低い熱伝導率を有するためである。これによって、ＰＣＭ材料１１４内に生成された熱をより多くＰＣＭ材料１１４内に留めることを可能にし、これにより、ＰＣＭセル１００の速度および効率を向上させ、ＰＣＭセル１００を調整／プログラムするために必要とされるエネルギー量を減らす。さらに、ＰＣＭセル１００の性能の劣化も軽減され、下部ワイヤ１０２および上部ワイヤ１２４は、間隙１１８がない場合よりも少なく加熱される。加えて、突起ライナー１１２が、下部電極１０６をＰＣＭ材料１１４から熱的に絶縁し、ＰＣＭセル１００の効率をさらに向上させる。
【0030】
図２は、ＰＣＭセル１００を製造する方法２００のフローチャートである。図３Ａ～図３Ｉは、ＰＣＭセル１００を製造する方法２００の一連の図である。ここで、図２および図３Ａ～図３Ｉが互いに併用して説明され、方法２００の各動作が、図３Ａ～図３Ｉのうちの１つによって例示される。加えて、この説明の間に、図１Ａまたは１Ｂあるいはその両方に示されたＰＣＭセル１００の特徴への参照が行われることがある。
【0031】
示されている実施形態では、方法２００は、動作２０２で開始し、２層誘電体ブロック３３２が、下部電極１０６および絶縁体１０８の上に形成される。動作２０４で、マスク３３４が、ブロック３３２の上に形成される。マスク３３４は、有機平坦化層（ＯＰＬ：ｏｒｇａｎｉｃ ｐｌａｎａｒｉｚａｔｉｏｎ ｌａｙｅｒ）３３６、反射防止膜付きシリコン（ＳｉＡＲＣ：ｓｉｌｉｃｏｎ ｗｉｔｈ ａｎｔｉ－ｒｅｆｌｅｃｔｉｖｅ ｃｏａｔｉｎｇ）３３８、およびフォトレジスト層３４０から構成される。フォトレジスト層３４０は、動作２０６の間のビア３４４の形成のための間隙３４２を含む。より詳細には、ビア３４４は、下部電極１０６の幅より小さい、例えば２０ｎｍの幅を有する。ブロック３３２の各層を同じようにエッチングすることによってビア３４４が形成され、その後、マスク３３４が除去される。
【0032】
動作２０８で、例えば、ウェット・プロセスまたはＲＩＥプロセスを使用して、ブロック３３２が選択的にエッチングされて、ビア３４４内の２層誘電体材料の一方の種類の一部を、２層誘電体材料の他方の種類のものをそのまま残しながら、除去する。それによって、動作２０８で、（Ａ層１２８およびＢ層１３０を含んでいる）スタック１１６のように、細孔３４６が形成され、Ｂ層１３０の内側面１３１が、Ａ層１２８の内側面１２９からオフセットされる。動作２１０で、ＣＶＤプロセスまたはＰＶＤプロセスを使用して、ＴａＮ層３４８がスタック１１６の上に形成される。それによって、ＴａＮ層３４８は、Ａ層１２８の内側エッジに従い、Ｂ層１３０との接触を回避し、細孔３４６を空洞３５０および間隙１１８内に分離する。間隙１１８の形成は、その間に真空が存在する、ＣＶＤプロセスまたはＰＶＤプロセスの条件下で発生する。この真空は、例えば１０ミリトル（ｍＴｏｒｒ）以下の圧力であってもよく、これは、一部の流体（例えば、空気）を間隙１１８内に密封されたままにする。一部の実施形態では、ＣＶＤまたはＰＶＤの代わりに、動作２１０でＡＬＤプロセスが使用される。しかし、ＡＬＤが使用される場合、結果として得られたＴａＮ層３４８が、細孔３４６内にさらに侵入してＢ層１３０に向かい、間隙１１８をより小さくすることがある。空気が誘電体材料より低い熱伝導率を有するため、これが、スタック１１６の断熱性を低下させる可能性がある。
【0033】
動作２１２で、例えば、ＲＩＥプロセスを使用してＴａＮ層３４８がエッチングされて、その水平部を除去し、それによって、下部電極１０６およびスタック１１６を露出することに加えて、壁１１０を形成する。動作２１４で、突起層３５２およびＰＣＭ層３５４が壁１１０の内側に成膜される。より詳細には、突起層３５２が、スタック１１６、壁１１０、および下部電極１０６の上に形成され、ＰＣＭ層３５４が、突起層３５２の上に形成される。動作２１６で、化学機械研磨（ＣＭＰ：ｃｈｅｍｉｃａｌ ｍｅｃｈａｎｉｃａｌ ｐｏｌｉｓｈｉｎｇ）が実行されて、突起層３５２およびＰＣＭ層３５４から余分な材料を除去して、スタック１１６と隣接する突起ライナー１１２およびＰＣＭ材料１１４をそれぞれ形成する。動作２１８では、絶縁体１２０、上部電極１２２、および上部ワイヤ１２４が、それぞれ、スタック１１６、壁１１０、突起ライナー１１２、およびＰＣＭ材料１１４の上に形成される。
【0034】
ＰＣＭセル１００および方法２００の構成要素、構成、および動作は、ＰＣＭ材料１１４の周囲に間隙１１８が形成されることを可能にする。これは、Ｂ層１３０が少なくとも１つの材料除去プロセスの影響を受けやすく、Ａ層１２８がこの材料除去プロセスに耐性があるため、発生することができる。
【0035】
図４は、ＰＣＭセル５００を製造する方法４００のフローチャートである。図５Ａ～図５Ｇは、ＰＣＭセル５００を製造する方法４００の一連の断面図である。ここで、図４および図５Ａ～図５Ｇが互いに併用して説明され、方法４００の各動作が、図５Ａ～５Ｇのうちの１つによって例示される。この説明の間に、（図１に示された）ＰＣＭセル１００および（図５Ｇに示された）ＰＣＭセル５００の特徴への参照が行われることがある。ＰＣＭセル１００と同じＰＣＭセル５００における特徴は、同じ参照番号を有する可能性があり、ＰＣＭセル１００の特徴に類似するＰＣＭセル５００における特徴は、４００大きい参照番号を有する可能性がある。
【0036】
一部の実施形態では、方法４００は、（図３Ｅに示された）方法２００の動作２１０で開始し、他の実施形態では、方法４００は、（図３Ｆに示された）方法２００の動作２１２の後に開始する。図５Ａ～図５Ｉは、後者の実施形態を示す。動作４１４で、ＴｉＮ層５５６および高電気抵抗層５５８が壁１１０の内側に成膜される。より詳細には、ＴｉＮ層５５６が、スタック１１６、壁１１０、および下部電極１０６の上に形成され、高電気抵抗層５５８が、ＴｉＮ層５５６の上に形成され、例えば、ＳｉＮまたは高抵抗のＴａＮから構成されてもよい。動作４１６で、化学機械研磨（ＣＭＰ）が実行されて、ＴｉＮ層５５６および高電気抵抗層５５８から余分な材料を除去して、スタック１１６と隣接するヒーター５６０を形成する。動作４１８で、ＰＣＭ層５６２、ＴｉＮ層５６４、およびＳｉＮ層５６６が、スタック１１６およびヒーター５６０の上に形成される。一部の実施形態では、ＰＣＭ層５６２の厚さは約８０ｎｍであり、ＴｉＮ層５６４の厚さは約７５ｎｍであり、ＳｉＮ層５６６の厚さは約２２０ｎｍである。一部の実施形態では、動作４１８の前に、突起ライナー５６８（方法４００のその後のステップに含まれないため、透視で示されている）が、スタック１１６およびヒーター５６０の上に形成される。
【0037】
動作４２０で、ＰＣＭ材料５１４、上部電極５２２、およびハード・マスク５７０を形成するために、マスキングおよびエッチングが実行され、これらはスタック１１６を露出する。示されている実施形態では、ＰＣＭ材料５１４および上部電極５２２の横方向の幅は同じであり、一方、ヒーター５６０の幅は、比較的に大幅に（例えば、１／３～１／７または約１／５に）減らされる。それによって、ＰＣＭセル５００は、マッシュルーム形の構成を有すると言うことができ、ここでは、電気信号（すなわち、電流）が、ヒーター５６０およびＰＣＭ材料１１４を通って下部電極１０４から上部電極５２２に流れ得る。ＰＣＭセル１００とは対照的に、ＰＣＭセル５００は、ヒーター５６０および分離したＰＣＭ材料１１４で構成され２つの部分から構成されるヒーター／ＰＣＭ部分を含む。しかし、ＰＣＭ材料５１４自体を加熱するためにＰＣＭ材料５１４に依存する代わりに、ヒーター５６０を使用してＰＣＭ材料５１４をプログラムするが、ＰＣＭセル１００と同じ方法でメモリ機能が操作され得る。
【0038】
動作４２２で、封止層（encapsulation layer）５７２が、スタック１１６、ＰＣＭ材料５１４、上部電極５２２、およびハード・マスク５７０の上に形成される。封止層５７２は、例えば、ＳｉＮまたは炭窒化ケイ素（ＳｉＣＮ）から構成され得る。動作４２４で、封止材（encapsulator）５７４およびキャップ５７６を形成するために、エッチングが実行され、絶縁体１０８を露出する。動作４２６で、絶縁体５２０および上部ワイヤ５２４が、絶縁体１０８、スタック１１６、上部電極５２２、封止材５７４、およびキャップ５７６の上にそれぞれ形成され、ＰＣＭセル５００を完成させる。
【0039】
ＰＣＭセル５００および方法４００の構成要素、構成、および動作は、ヒーター５６０の周囲に間隙１１８が形成されることを可能にする。これは、Ｂ層１３０が少なくとも１つの材料除去プロセスの影響を受けやすく、Ａ層１２８がこの材料除去プロセスに耐性があるため、発生することができる。
【0040】
本発明のさまざまな実施形態の説明は、例示の目的で提示されているが、網羅的であることは意図されておらず、開示された実施形態に制限されない。説明された実施形態の範囲から逸脱することなく、多くの変更および変形が、当業者にとって明らかになるであろう。本明細書で使用された用語は、実施形態の原理、実際の適用、または市場で見られる技術を超える技術的改良を最も適切に説明するため、あるいは他の当業者が本明細書で開示された実施形態を理解できるようにするために選択されている。
【0041】
本明細書に記載された本発明の好ましい実施形態では、第１の電極と、第１の電極に電気的に接続されたヒーター／ＰＣＭ部分であって、ＰＣＭ材料を含んでいる、ヒーター／ＰＣＭ部分と、ＰＣＭ材料に電気的に接続された第２の電極と、突起ライナーを取り囲む電気絶縁体スタックとを備える相変化メモリ（ＰＣＭ）セルが提供されており、このスタックが、複数の間隙を定め、間隙の各々が、トロイダル形状を有し、１つまたは複数の他の間隙から互いに離れて軸方向に間隔を空けられ、ヒーター／ＰＣＭ部分の一部を取り囲む。このスタックは、複数の第１の層、および複数の第１の層と互い違いになっている複数の第２の層を含むのが好ましく、各間隙が、複数の第１の層のうちの２つおよび複数の第２の層のうちの１つによって囲まれる。ＰＣＭセルは、第１の電極、第２の電極、およびＰＣＭ材料と直接接触している突起ライナーをさらに備えてよい。ＰＣＭセルは、突起ライナーおよびスタックと直接接触している壁をさらに備えてよい。各間隙は、壁によってさらに囲まれてよい。各間隙は、壁の一部を取り囲んでよい。ヒーター／ＰＣＭ部分は、ＰＣＭ材料から分離している、高電気抵抗材料から構成されるヒーターをさらに備えてよい。
【図1A】
【図1B】
【図2】
【図3A】
【図3B】
【図3C】
【図3D】
【図3E】
【図3F】
【図3G】
【図3H】
【図3I】
【図4】
【図5A】
【図5B】
【図5C】
【図5D】
【図5E】
【図5F】
【図5G】
【国際調査報告】