特表 2024-542146 マルチレベル電力変換器における電荷平衡及び過渡電流の制御

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2024-11-13

(54)【発明の名称】マルチレベル電力変換器における電荷平衡及び過渡電流の制御

(51)【国際特許分類】

   H02M 3/18 20060101AFI20241106BHJP

   H02M 3/155 20060101ALI20241106BHJP

【ＦＩ】

H02M3/18

H02M3/155 P

【審査請求】未請求

【予備審査請求】未請求

(21)【出願番号】P 2024526930

(86)(22)【出願日】2022-10-28

(85)【翻訳文提出日】2024-07-05

(86)【国際出願番号】 US2022078918

(87)【国際公開番号】W WO2023081609

(87)【国際公開日】2023-05-11

(31)【優先権主張番号】63/276,923

(32)【優先日】2021-11-08

(33)【優先権主張国・地域又は機関】US

(31)【優先権主張番号】17/560,767

(32)【優先日】2021-12-23

(33)【優先権主張国・地域又は機関】US

(81)【指定国・地域】

【公序良俗違反の表示】

（特許庁注：以下のものは登録商標）

１．ＺＩＧＢＥＥ

２．ＷＣＤＭＡ

(71)【出願人】

【識別番号】000006231

【氏名又は名称】株式会社村田製作所

(74)【代理人】

【識別番号】100107766

【弁理士】

【氏名又は名称】伊東 忠重

(74)【代理人】

【識別番号】100229448

【弁理士】

【氏名又は名称】中槇 利明

(72)【発明者】

【氏名】シュチェシンスキー，グレゴリー

【テーマコード（参考）】

5H730

【Ｆターム（参考）】

5H730AS05

5H730BB03

5H730DD02

5H730FD21

5H730FG05

(57)【要約】

過去にどのようなスイッチ状態が使用されているかにかかわらず、出力ノードにおける電圧レベルを選択するたびごとに、本質的に最適なパターン又はスイッチ状態のセットを選択する制御方法を確立することによって、マルチレベル変換器回路の電荷平衡問題をより効果的に且つより効率的に解決する回路及び方法を提供し、それらの本質的に最適なパターン又はスイッチ状態のセットは、電荷平衡状態となるようにフライキャパシタを動作させるか、又は、現在の充電状態を維持する。したがって、本発明のマルチレベル変換器回路の実施形態は、前のスイッチ状態又はスイッチ状態のシーケンスを追跡する必要なく、スイッチングサイクル毎に異なるスイッチ状態又は出力電圧レベルを自由に選択することが可能である。追加的な利点は、新規な電荷平衡方法によって可能になる改善されている過渡現象性能を含む。

【特許請求の範囲】

【請求項1】

マルチレベル変換器回路のスイッチングサイクルの際に出力レベルを設定し、フライキャパシタに対して電荷平衡を実行する方法であって、前記マルチレベル変換器回路は、（１） 第１の電圧と第２の電圧との間に直列に結合されるように構成されるスイッチのセットと、（２） 特定のそれぞれのスイッチと直列に結合されているとともに、前記それぞれのスイッチの間のスイッチと並列に結合されている少なくとも１つのフライキャパシタと、を含み、当該方法は、
（ａ） 以前に選択されていない１つのフライキャパシタを選択するステップであって、前記フライキャパシタは、スイッチの前記セットのうちの一対のローサイドスイッチの間で、且つ、スイッチの前記セットのうちの一対のハイサイドスイッチの間に結合されている、ステップと、
（ｂ） 前記選択されているフライキャパシタでの電圧が、関連するターゲット電圧を上回り、且つ、閉じられて前記選択されているフライキャパシタのための放電経路を有効化することを可能とする残りのローサイドスイッチ又はハイサイドスイッチが存在する場合に、（１） 前記選択されているフライキャパシタのための前記放電経路を有効化する前記スイッチを閉じられている状態に設定し、それ以外の場合に、（２） 前記選択されているフライキャパシタのための充電経路を有効化する前記スイッチを閉じられている状態に設定するステップと、
（ｃ） フライキャパシタのすべてが選択されるまで、ステップ（ａ）にループするステップと、
（ｄ） 残されているスイッチの残りの対について、スイッチの計数規則のセットに基づいて、関連するハイサイドスイッチ又は関連するローサイドスイッチを閉じられている状態に設定するステップと、
を含む、
方法。

【請求項2】

前記選択されているフライキャパシタのための前記放電経路を有効化する前記スイッチを設定するときに、閉じられているローサイドスイッチの数及び閉じられているハイサイドスイッチの数を減少させるステップをさらに含む、請求項１に記載の方法。

【請求項3】

前記マルチレベル変換器回路のレベルｍの場合のスイッチの計数規則の前記セットは、
（ａ） Ｍ－ｍ個のローサイドスイッチを閉じる必要があるということ、
（ｂ） ｍ－１個のハイサイドスイッチを閉じる必要があるということ、及び、
（ｃ） 閉じる必要のないローサイドスイッチ及びハイサイドスイッチを開いている必要があるということ、
を含む、請求項１に記載の方法。

【請求項4】

前記マルチレベル変換器回路は、出力インダクタをさらに含み、当該方法は、前記出力インダクタの両端の間の望ましい最小電圧降下を満たすか又は超えるように、前記関連するターゲットレベルを選択するステップをさらに含む、請求項１に記載の方法。

【請求項5】

当該方法は、前記マルチレベル変換器回路の検出されている負荷過渡現象の関数として、前記関連するターゲットレベルを設定するステップをさらに含む、請求項１に記載の方法。

【請求項6】

当該方法は、望ましいターゲット値からの前記マルチレベル変換器回路の出力電圧又は電流の偏差の関数として、前記関連するターゲットレベルを設定するステップをさらに含む、請求項１に記載の方法。

【請求項7】

当該方法は、印加されている入力信号によって、前記関連するターゲットレベルを設定するステップをさらに含む、請求項１に記載の方法。

【請求項8】

マルチレベル電力変換器であって、当該マルチレベル電力変換器は、
（ａ） （ｉ） 第１の電圧と第２の電圧との間に直列に結合されるように構成されるスイッチのセットと、（ｉｉ） 特定のそれぞれのスイッチの間に結合されている少なくとも１つのフライキャパシタと、を含むマルチレベル変換器回路であって、各々のフライキャパシタは、スイッチの前記セットのうちの１対のローサイドスイッチの間で、且つ、スイッチの前記セットのうちの１対のハイサイドスイッチの間に結合され、前記マルチレベル変換器回路は、入力において入力電圧を受信し、出力において出力電圧を生成するように構成され、前記出力は、インダクタの第１の端子に結合されるように構成される、マルチレベル変換器回路と、
（ｂ） 前記インダクタの第２の端子に結合されるとともに、前記インダクタの前記第２の端子における前記電圧を示す信号を生成するように構成されるフィードバックコントローラと、
（ｃ） 前記フィードバックコントローラ及び前記マルチレベル変換器回路に結合されるとともに、少なくとも、前記フィードバックコントローラからの前記信号及び前記少なくとも１つのフライキャパシタに対応する前記マルチレベル変換器回路からのそれぞれの電圧状態信号を受信するように構成されるマルチレベルコントローラと、を含み、前記マルチレベルコントローラは、
（１） 以前に選択されていない１つのフライキャパシタを選択し、
（２） 前記選択されているフライキャパシタでの電圧が、関連するターゲット電圧を上回り、且つ、閉じられて、前記選択されているフライキャパシタのための放電経路を有効化することを可能とする残りのローサイドスイッチ又はハイサイドスイッチが存在する場合に、（１） 前記選択されているフライキャパシタのための前記放電経路を有効化する前記スイッチを閉じられている状態に設定し、及び、それ以外の場合に、（２） 前記選択されているフライキャパシタのための充電経路を有効化する前記スイッチを閉じられている状態に設定し、
（３） フライキャパシタのすべてが選択されるまで、要素（ｃ）のステップ（１）にループし、
（４） 残されているスイッチの残りの対について、スイッチの計数規則のセットに基づいて、関連するハイサイドスイッチ又は関連するローサイドスイッチを閉じられている状態に設定する、
ことによって、前記受信した信号に応答して、前記マルチレベル変換器回路のスイッチングサイクルの際に、前記少なくとも１つのフライキャパシタに対して電荷平衡を行うように構成される、
マルチレベル電力変換器。

【請求項9】

前記マルチレベルコントローラは、さらに、前記選択されているフライキャパシタのための前記放電経路を有効化する前記スイッチを設定するときに、閉じられているローサイドスイッチの数及び閉じられているハイサイドスイッチの数を減少させるように構成される、請求項８に記載のマルチレベル電力変換器。

【請求項10】

前記マルチレベル変換器回路のレベルｍの場合のスイッチの計数規則の前記セットは、
（ａ） Ｍ－ｍ個のローサイドスイッチを閉じる必要があるということ、
（ｂ） ｍ－１個のハイサイドスイッチを閉じる必要があるということ、及び、
（ｃ） 閉じる必要のないローサイドスイッチ及びハイサイドスイッチを開いている必要があるということ、
を含む、請求項８に記載のマルチレベル電力変換器。

【請求項11】

前記マルチレベル変換器回路は、出力インダクタをさらに含み、前記マルチレベルコントローラは、さらに、前記出力インダクタの両端の間の望ましい最小電圧降下を満たすか又は超えるように、前記関連するターゲットレベルを選択するように構成される、請求項８に記載のマルチレベル電力変換器。

【請求項12】

前記マルチレベル変換器回路の検出されている負荷過渡現象の関数として、前記関連するターゲットレベルを設定することをさらに含む、請求項８に記載のマルチレベル電力変換器。

【請求項13】

前記マルチレベルコントローラは、さらに、望ましいターゲット値からの前記マルチレベル変換器回路の出力電圧又は電流の偏差の関数として、前記関連するターゲットレベルを設定するように構成される、請求項８に記載のマルチレベル電力変換器。

【請求項14】

前記マルチレベルコントローラは、さらに、印加されている入力信号によって、前記関連するターゲットレベルを設定するように構成される、請求項８に記載のマルチレベル電力変換器。

【請求項15】

マルチレベルスイッチ状態セレクタであって、当該マルチレベルスイッチ状態セレクタは、マルチレベル変換器回路に結合されて、前記マルチレベル変換器回路を制御するように構成され、前記マルチレベル変換器回路は、（１） 第１の電圧と第２の電圧との間に直列に結合されるように構成されるスイッチのセットと、（２） それぞれのスイッチの間に結合されている少なくとも１つのフライキャパシタと、を含み、当該マルチレベルスイッチ状態セレクタは、さらに、スイッチの前記セットについてスイッチ状態のセットを生成するように構成され、スイッチの前記セットは、過去のスイッチ状態にかかわらず、前記マルチレベル変換器回路のための出力電圧レベルを選択するときに、電荷平衡状態となるように前記少なくとも１つのフライキャパシタを動作させるか、又は、前記少なくとも１つのフライキャパシタの現在の充電状態を維持する、
マルチレベルスイッチ状態セレクタ。

【請求項16】

当該マルチレベルスイッチ状態セレクタは、電圧レベルセレクタをさらに含み、前記電圧レベルセレクタは、当該マルチレベルスイッチ状態セレクタに結合されて、パルス幅変調（ＰＷＭ）信号及び随意的に１つ又は複数の制御信号に結合されるように構成され、前記電圧レベルセレクタは、当該マルチレベルスイッチ状態セレクタへの電圧ターゲットレベル出力へと、前記受信した信号を変換するように構成される、請求項１５に記載のマルチレベルスイッチ状態セレクタ。

【請求項17】

当該マルチレベルスイッチ状態セレクタは、フィードバックコントローラをさらに含み、前記フィードバックコントローラは、前記電圧レベルセレクタ及び前記マルチレベル変換器回路に結合され、前記フィードバックコントローラは、前記マルチレベル変換器回路の出力電圧を示す信号を前記電圧レベルセレクタに提供するように構成される、請求項１６に記載のマルチレベルスイッチ状態セレクタ。

【請求項18】

前記フィードバックコントローラは、前記ＰＷＭ信号を生成するように構成されるＰＷＭ生成器を含む、請求項１７に記載のマルチレベルスイッチ状態セレクタ。

【請求項19】

前記フィードバックコントローラは、該フィードバックコントローラの閉ループ応答を安定化させるように構成される補償回路を含む、請求項１７に記載のマルチレベルスイッチ状態セレクタ。

【請求項20】

前記フィードバックコントローラは、フィードバック回路を含み、前記フィードバック回路は、望ましいターゲット電圧を表す基準電圧と前記マルチレベル変換器回路の前記出力電圧とを比較し、前記マルチレベル変換器回路の前記出力電圧が、前記基準電圧が表す前記ターゲット電圧を上回るか又は前記ターゲット電圧を下回るかを示す制御信号を出力する、ように構成される、請求項１７に記載のマルチレベルスイッチ状態セレクタ。

【発明の詳細な説明】

【技術分野】

【0001】

［関連出願への相互参照］
この出願は、２０２１年１１月８日付で出願された“マルチレベル電力変換器における電荷平衡及び過渡電流の制御”と題する米国仮出願第６３／２７６，９２３号、及び、２０２１年１２月２３日付で出願された“マルチレベル電力変換器における電荷平衡及び過渡電流の制御”と題する米国特許出願第１７／５６０，７６７号に基づく優先権を主張し、それらの出願の内容は、それらの全体が参照により本明細書に組み込まれる。

【0002】

［技術分野］
本発明は、電子回路に関し、より詳細には、ＤＣ－ＤＣ電力変換器回路（ＤＣ－ＤＣ ｐｏｗｅｒ ｃｏｎｖｅｒｔｅｒ ｃｉｒｃｕｉｔｓ）を含む電力変換器回路（ｐｏｗｅｒ ｃｏｎｖｅｒｔｅｒ ｃｉｒｃｕｉｔｓ）に関する。

【背景技術】

【0003】

多くの電子製品、特に、（例えば、ノートブックコンピュータ、ウルトラブックコンピュータ、タブレットデバイス、ＬＣＤディスプレイ及びＬＥＤディスプレイ等の）モバイルコンピューティング製品及び／又は通信製品及び構成要素は、複数の電圧レベルを必要とする。例えば、無線周波数（ＲＦ）送信機電力増幅器は、（例えば、１２［Ｖ］又はそれ以上の）比較的高い電圧を必要とする場合があり、一方で、論理回路は、（例えば、１乃至３［Ｖ］等の）低い電圧レベルを必要とする場合がある。さらに、他の回路は、（例えば、５乃至１０［Ｖ］等の）中間電圧レベルを必要とする場合がある。

【0004】

直流電力変換器（ｄｉｒｅｃｔ ｃｕｒｒｅｎｔ ｐｏｗｅｒ ｃｏｎｖｅｒｔｅｒｓ）は、バッテリ、太陽電池（ｓｏｌａｒ ｃｅｌｌｓ）、整流されたＡＣ電源（ｒｅｃｔｉｆｉｅｄ ＡＣ ｓｏｕｒｃｅｓ）等の共通の電源からより低い電圧又はより高い電圧を生成するのに使用されることが多い。より高い入力電圧電源からより低い出力電圧レベルを生成する電力変換器は、出力電圧Ｖ_ＯＵＴが入力電圧Ｖ_ＩＮよりもより低く、その変換器が入力電圧を“降圧変換（ｂｕｃｋｉｎｇ）”するので、一般的に、降圧変換器（ｂｕｃｋ ｃｏｎｖｅｒｔｅｒｓ）として知られている。より低い入力電圧電源からより高い出力電圧レベルを生成する電力変換器は、Ｖ_ＯＵＴがＶ_ＩＮよりも大きいので、一般的に、昇圧変換器（ｂｏｏｓｔ ｃｏｎｖｅｒｔｅｒｓ）として知られている。電力変換器のうちのいくつかは、いずれの端子が入力及び出力のために使用されるかに依存して、降圧変換器又は昇圧変換器のいずれかとなることができる。電力変換器のうちのいくつかは、反転出力（ｉｎｖｅｒｔｅｄ ｏｕｔｐｕｔ）を提供する場合がある。

【0005】

マルチレベル電力変換器（ｍｕｌｔｉ－ｌｅｖｅｌ ｐｏｗｅｒ ｃｏｎｖｅｒｔｅｒ）として知られている１つのタイプの直流電力変換器（ｄｉｒｅｃｔ ｃｕｒｒｅｎｔ ｐｏｗｅｒ ｃｏｎｖｅｒｔｅｒ）は、エネルギー蓄積素子（ｅｎｅｒｇｙ ｓｔｏｒａｇｅ ｅｌｅｍｅｎｔｓ）としての電荷転送キャパシタ（ｃｈａｒｇｅ ｔｒａｎｓｆｅｒ ｃａｐａｃｉｔｏｒｓ）を含み、その電荷転送キャパシタは、Ｖ_ＩＮからＶ_ＯＵＴへと電荷を転送するように制御されるスイッチによって結合される。そのような電荷転送キャパシタは、一般的に、“フライキャパシタ（ｆｌｙ ｃａｐａｃｉｔｏｒｓ）”又は“ポンプキャパシタ（ｐｕｍｐ ｃａｐａｃｉｔｏｒｓ）”として知られている。フライキャパシタが使用される（すなわち、バイパスされない（ｎｏｔ ｂｙｐａｓｓｅｄ））たびごとに、そのフライキャパシタを流れる電気エネルギーは、一般的に、そのフライキャパシタを充電する（ｃｈａｒｇｅ）か、又は、そのフライキャパシタを放電させる（ｄｉｓｃｈａｒｇｅ）であろう。このことは、制御の問題、すなわち、それらのフライキャパシタの平均電圧を維持しながら、どのような構成で及びどのような順序でそれらのフライキャパシタをスイッチングすることが可能であるかという問題を生じさせる。このことは、マルチレベル変換器回路が、それらのフライキャパシタの平均電圧を維持するために、それらのフライキャパシタでの電荷を平衡させることを導入する電荷平衡の問題（ｃｈａｒｇｅ－ｂａｌａｎｃｅ ｐｒｏｂｌｅｍ）となる。

【0006】

適切な電荷平衡方法の決定は、マルチレベル変換器回路の複雑さが増すにつれて、極めて困難になる可能性がある。ほとんどの従来の制御方法は、一連のリンクされている状態変化を確立することに依拠して、電荷平衡を達成しようと試みる。複数のスイッチ状態の長いシーケンスに基づく制御システムは、一般的に、入力電圧及び出力電流等のシステム変数のすべてが、そのシーケンスの際に一定であるということを仮定する。このことは、システム変数のすべてが動的になる傾向がある実世界の環境では非現実的である。

【0007】

したがって、マルチレベル変換器回路のための電荷平衡の問題をより効果的に且つより効率的に解決するための回路及び方法の必要性が存在する。本発明は、この必要性及び他の必要性に対処する。

【発明の概要】

【0008】

本発明は、マルチレベル変換器回路の電荷平衡の問題をより効果的に且つより効率的に解決する回路及び方法を包含し、その電荷平衡の問題は、複数のスイッチ状態の本質的に最適なパターン又はセットを選択する制御方法を確立することによって解決され、その制御方法は、過去にどのようなスイッチ状態が使用されているかにかかわらず、Ｌ_Ｘノードにおける電圧レベルを選択するたびごとに、電荷平衡状態となるように複数のフライキャパシタの状態を変えさせる（ｍｏｖｅｓ ｔｈｅ ｆｌｙ ｃａｐａｃｉｔｏｒｓ ｔｏｗａｒｄｓ ａ ｃｈａｒｇｅ－ｂａｌａｎｃｅ ｓｔａｔｅ）か、又は、現在の充電状態（ｃｕｒｒｅｎｔ ｃｈａｒｇｅ ｓｔａｔｅ）を維持する。したがって、本発明のマルチレベル変換器回路の複数の実施形態は、任意の以前のスイッチ状態又はスイッチ状態のシーケンスの追跡を維持する必要なく、スイッチングサイクル毎に（ｅｖｅｒｙ ｓｗｉｔｃｈｉｎｇ ｃｙｃｌｅ）、異なるスイッチ状態又はＬ_Ｘ電圧レベルを自由に選択することが可能である。追加的な利点は、新規な電荷平衡方法によって可能となる改善されている過渡電流性能（ｉｍｐｒｏｖｅｄ ｔｒａｎｓｉｅｎｔ ｐｅｒｆｏｒｍａｎｃｅ）を含む。

【0009】

ある１つの実施形態において、Ｍレベルのマルチレベル電力変換器（Ｍ－ｌｅｖｅｌ ｍｕｌｔｉ－ｌｅｖｅｌ ｐｏｗｅｒ ｃｏｎｖｅｒｔｅｒ）は、（１） Ｍレベルの変換器回路（Ｍ－ｌｅｖｅｌ ｃｏｎｖｅｒｔｅｒ ｃｉｒｃｕｉｔ）であって、前記Ｍレベルの変換器回路は、（ｉ） 第１の電圧と第２の電圧との間に直列に結合されている（ｓｅｒｉｅｓ－ｃｏｕｐｌｅｄ）スイッチのセットと、（ｉｉ） 特定のそれぞれのスイッチと直列に結合されている（ｃｏｕｐｌｅｄ ｉｎ ｓｅｒｉｅｓ ｗｉｔｈ）とともに、前記それぞれのスイッチの間にあるスイッチと並列に結合されている（ｃｏｕｐｌｅｄ ｉｎ ｐａｒａｌｌｅｌ ｗｉｔｈ ｓｗｉｔｃｈｅｓ ｉｎ ｂｅｔｗｅｅｎ ｔｈｅ ｒｅｓｐｅｃｔｉｖｅ ｓｗｉｔｃｈｅｓ）少なくとも１つのフライキャパシタ（ｆｌｙ ｃａｐａｃｉｔｏｒ）と、を含み、各々のフライキャパシタは、スイッチの前記セットのうちの１対のローサイドスイッチ（ａ ｐａｉｒ ｏｆ ｌｏｗ－ｓｉｄｅ ｓｗｉｔｃｈｅｓ）の間で、且つ、スイッチの前記セットのうちの１対のハイサイドスイッチ（ａ ｐａｉｒ ｏｆ ｈｉｇｈ－ｓｉｄｅ ｓｗｉｔｃｈｅｓ）の間に結合され、前記変換器回路は、入力において入力電圧を受信し、出力において出力電圧を生成するように構成され、前記出力電圧は、前記入力電圧とは異なり、前記出力は、インダクタの第１の端子に結合されるように構成される、Ｍレベルの変換器回路と、（２） 前記インダクタの第２の端子に結合されるとともに、前記インダクタの前記第２の端子における前記電圧を示す信号を生成する（ｐｒｏｄｕｃｅ）ように構成されるフィードバックコントローラ（ｆｅｅｄｂａｃｋ ｃｏｎｔｒｏｌｌｅｒ）と、（３） 前記フィードバックコントローラ及び前記Ｍレベルの変換器回路に結合されるとともに、少なくとも、前記フィードバックコントローラからの前記信号及び前記少なくとも１つのフライキャパシタに対応する前記Ｍレベルの変換器回路からのそれぞれの電圧状態信号（ｒｅｓｐｅｃｔｉｖｅ ｖｏｌｔａｇｅ ｓｔａｔｕｓ ｓｉｇｎａｌｓ）を受信するように構成されるマルチレベルコントローラ（ｍｕｌｔｉ－ｌｅｖｅｌ ｃｏｎｔｒｏｌｌｅｒ）と、を含む。

【0010】

マルチレベルコントローラは、（１） 以前に選択されていないフライキャパシタを選択し、（２） 前記選択されているフライキャパシタでの電圧が、関連するターゲット電圧を上回り、且つ、前記選択されているフライキャパシタのための放電経路を有効化する（ｅｎａｂｌｅ ａ ｄｉｓｃｈａｒｇｅ ｐａｔｈ）ように閉じることが可能である残りのローサイドスイッチ又はハイサイドスイッチが存在する場合に、（ａ） 前記選択されているフライキャパシタのための前記放電経路を有効化する前記スイッチを閉じられている状態に設定し、及び、前記選択されているフライキャパシタでの電圧が、関連するターゲット電圧以下であるか、或いは、前記選択されているフライキャパシタのための放電経路を有効化するように閉じることが可能である残りのローサイドスイッチ又はハイサイドスイッチが存在しない場合に、（ｂ） 前記選択されているフライキャパシタのための充電経路を有効化する前記スイッチを閉じられている状態に設定する、ことによって、前記受信した信号に応答して、前記Ｍレベルのマルチレベル変換器回路のスイッチングサイクルの際に、前記Ｍレベルのマルチレベル変換器回路のための出力レベルを設定し、前記少なくとも１つのフライキャパシタに対して電荷平衡を実行する（ｃｈａｒｇｅ－ｂａｌａｎｃｅ ｔｈｅ ａｔ ｌｅａｓｔ ｏｎｅ ｆｌｙ ｃａｐａｃｉｔｏｒ）ように構成される。その後に、プロセスは、フライキャパシタのすべてが選択されるまで、ステップ（１）にループする。残されているスイッチの残りの対（ａ ｒｅｍａｉｎｉｎｇ ｐａｉｒ ｏｆ ｌｅｆｔ－ｏｖｅｒ ｓｗｉｔｃｈｅｓ）について、プロセスは、スイッチの計数規則のセットに基づいて（ｂａｓｅｄ ｏｎ ａ ｓｅｔ ｏｆ ｓｗｉｔｃｈ ｃｏｕｎｔ ｒｕｌｅｓ）、関連するハイサイドスイッチ（ａｓｓｏｃｉａｔｅｄ ｈｉｇｈ－ｓｉｄｅ ｓｗｉｔｃｈ）又は関連するローサイドスイッチ（ａｓｓｏｃｉａｔｅｄ ｌｏｗ－ｓｉｄｅ ｓｗｉｔｃｈ）を閉じられている状態に設定するステップを含む。

【0011】

本発明は、Ｍレベルのマルチレベル変換器回路（Ｍ－ｌｅｖｅｌ ｍｕｌｔｉ－ｌｅｖｅｌ ｃｏｎｖｅｒｔｅｒ ｃｉｒｃｕｉｔ）のスイッチングサイクルの際に、出力レベルを設定するとともに、複数のフライキャパシタに対して電荷平衡を実行する（ｃｈａｒｇｅ－ｂａｌａｎｃｉｎｇ ｆｌｙ ｃａｐａｃｉｔｏｒｓ）ための装置及び方法をさらに包含し、前記Ｍレベルのマルチレベル変換器回路は、（１） 第１の電圧と第２の電圧との間に直列に結合されている（ｓｅｒｉｅｓ－ｃｏｕｐｌｅｄ）スイッチのセットと、（２） 特定のそれぞれのスイッチと直列に結合されている（ｃｏｕｐｌｅｄ ｉｎ ｓｅｒｉｅｓ ｗｉｔｈ）とともに、前記それぞれのスイッチの間にあるスイッチと並列に結合されている（ｃｏｕｐｌｅｄ ｉｎ ｐａｒａｌｌｅｌ ｗｉｔｈ ｓｗｉｔｃｈｅｓ ｉｎ ｂｅｔｗｅｅｎ ｔｈｅ ｒｅｓｐｅｃｔｉｖｅ ｓｗｉｔｃｈｅｓ）少なくとも１つのフライキャパシタ（ａｔ ｌｅａｓｔ ｏｎｅ ｆｌｙ ｃａｐａｃｉｔｏｒ）と、を含み、当該装置及び当該方法は、スイッチの前記セットについてスイッチ状態のセットを生成し、当該装置及び当該方法は、過去のスイッチ状態にかかわらず、前記Ｍレベルのマルチレベル変換器回路のための出力電圧レベルを選択するときに、電荷平衡状態となるように前記少なくとも１つのフライキャパシタの状態を変えさせる（ｍｏｖｅｓ ｔｈｅ ａｔ ｌｅａｓｔ ｏｎｅ ｆｌｙ ｃａｐａｃｉｔｏｒ ｔｏｗａｒｄｓ ａ ｃｈａｒｇｅ－ｂａｌａｎｃｅ ｓｔａｔｅ）か、又は、前記少なくとも１つのフライキャパシタの現在の充電状態（ｃｕｒｒｅｎｔ ｃｈａｒｇｅ ｓｔａｔｅ）を維持する。

【0012】

本発明の１つ又は複数の実施形態の詳細は、複数の添付の図面及び以下の発明の詳細な説明に記載されている。本発明の他の特徴、目的、及び利点は、発明の詳細な説明及び図面、及び、特許請求の範囲から明らかになるであろう。

【図面の簡単な説明】

【0013】

【図1】従来技術の電力変換器を含む回路のブロック図である。

【図2A】図１の変換器回路として使用されてもよい従来技術の２レベルのＤＣ－ＤＣ降圧変換器回路（２－ｌｅｖｅｌ ＤＣ－ｔｏ－ＤＣ ｂｕｃｋ ｃｏｎｖｅｒｔｅｒ ｃｉｒｃｕｉｔ）の概略的な図である。

【図2B】図２Ａの回路について、Ｌ_Ｘにおける電圧レベルを時間の関数として示すグラフである。

【図3A】図１の変換器回路として使用されてもよい従来技術の３レベルのＤＣ－ＤＣ降圧変換器回路（３－ｌｅｖｅｌ ＤＣ－ｔｏ－ＤＣ ｂｕｃｋ ｃｏｎｖｅｒｔｅｒ ｃｉｒｃｕｉｔ）の概略的な図である。

【図3B】Ｌ_Ｘノードにおけるレベル１の電圧レベルを定義する第１のスイッチ状態となっている変換器回路の概略的な図である。

【図3C】Ｌ_Ｘノードにおけるレベル３の電圧レベルを定義する第２のスイッチ状態となっている変換器回路の概略的な図である。

【図3D】Ｌ_Ｘノードにおけるレベル２の電圧レベルを定義する第３のスイッチ状態となっている変換器回路の概略的な図である。

【図3E】Ｌ_Ｘノードにおけるレベル２の電圧レベルを定義する第４のスイッチ状態となっている変換器回路の概略的な図である。

【図3F】図３Ａの回路について、Ｌ_Ｘにおける電圧レベルを時間の関数として示すグラフである。

【図4A】図１の変換器回路として使用されてもよい一般化されているＭレベルのマルチレベル変換器セルの概略的な図である。

【図4B】対応する“制御されている”スイッチセットを示す図４Ａからの１つのフライキャパシタＣｘの概略的な図である。

【図4C】フライキャパシタＣｘと関連する外側ハイサイドスイッチ及び内側ローサイドスイッチが閉じられ、且つ、他の関連するスイッチのすべてが開かれている図４Ｂのバージョンである。

【図4D】フライキャパシタＣｘと関連する内側ハイサイドスイッチ及び外側ローサイドスイッチが閉じられ、且つ、他の関連するスイッチのすべてが開かれている図４Ｂのバージョンである。

【図4E】フライキャパシタＣｘと関連する内側ローサイドスイッチ及び外側ローサイドスイッチが閉じられ、他の関連するスイッチのすべてが開かれている図４Ｂのバージョンである。

【図4F】フライキャパシタＣｘと関連する外側ハイサイドスイッチ及び内側ハイサイドスイッチが閉じられ、他の関連するスイッチのすべてが開かれている図４Ｂのバージョンである。

【図5】図４Ａに示されている一般化されているバージョン等のＭレベルの変換器セルのための高度化されている制御回路のある１つの実施形態のブロック図である。

【図6A】ある１つの例示的な６レベルの変換器についてのターゲットレベル遷移（Ｔａｒｇｅｔ Ｌｅｖｅｌ ｔｒａｎｓｉｔｉｏｎｓ）及びフライキャパシタの充電イベント又は放電イベント（ｆｌｙ ｃａｐａｃｉｔｏｒ ｃｈａｒｇｅ ｏｒ ｄｉｓｃｈａｒｇｅ ｅｖｅｎｔｓ）の第１の例の図である。

【図6B】図６Ａに示されているプロセスが生成するスイッチ状態のパターンを示す表である。

【図7A】ある１つの例示的な６レベルの変換器についてのターゲットレベル遷移及びフライキャパシタの充電イベント又は放電イベントの第２の例の図である。

【図7B】ある１つの例示的な６レベルの変換器についてのターゲットレベル遷移及びフライキャパシタの充電イベント又は放電イベントの第３の例の図である。

【図8】外から内への外側スイッチ方法（Ｏｕｔｗａｒｄ－Ｉｎ ｏｕｔｅｒ－ｓｗｉｔｃｈ ｍｅｔｈｏｄ）のより詳細なフローチャートである。

【図9】外から内への内側スイッチ方法（Ｏｕｔｗａｒｄ－Ｉｎ ｉｎｎｅｒ－ｓｗｉｔｃｈ ｍｅｔｈｏｄ）のより詳細なフローチャートである。

【図10】内から外への内側スイッチ方法（Ｉｎｗａｒｄ－Ｏｕｔ ｉｎｎｅｒ－ｓｗｉｔｃｈ ｍｅｔｈｏｄ）のより詳細なフローチャートである。

【図11】内から外への外側スイッチ方法（Ｉｎｗａｒｄ－Ｏｕｔ ｏｕｔｅｒ－ｓｗｉｔｃｈ ｍｅｔｈｏｄ）のより詳細なフローチャートである。

【図12】インダクタ電圧降下（ｉｎｄｕｃｔｏｒ ｖｏｌｔａｇｅ ｄｒｏｐ）に基づいて、より高いレベルにジャンプする時点を決定する（ｄｅｔｅｒｍｉｎｉｎｇ ｗｈｅｎ ｔｏ ｊｕｍｐ ｔｏ ａ ｈｉｇｈｅｒ ｌｅｖｅｌ）方法を示すフローチャートである。

【図13】インダクタ電圧降下に基づいて、より低いレベルにジャンプする時点を決定する方法を示すフローチャートである。

【図14】負荷過渡現象（ｌｏａｄ ｔｒａｎｓｉｅｎｔｓ）に基づいて、より高いレベルにジャンプする時点を決定する方法を示すフローチャートである。

【図15】負荷過渡現象に基づいて、より低いレベルにジャンプする時点を決定する方法を示すフローチャートである。

【図16】出力偏差（ｏｕｔｐｕｔ ｄｅｖｉａｔｉｏｎｓ）に基づいて、より高いレベルにジャンプする時点を決定する方法を示すフローチャートである。

【図17】出力偏差に基づいて、より低いレベルにジャンプする時点を決定する方法を示すフローチャートである。

【0014】

さまざまな図面における同様の参照番号及び名称は、同様の要素を示す。

【発明を実施するための形態】

【0015】

本発明は、マルチレベル変換器回路の電荷平衡の問題（ｃｈａｒｇｅ－ｂａｌａｎｃｅ ｐｒｏｂｌｅｍ）をより効果的に且つより効率的に解決する回路及び方法を包含し、その電荷平衡の問題は、複数のスイッチ状態の本質的に最適なパターン又はセットを選択する制御方法を確立することによって解決され、その制御方法は、過去にどのようなスイッチ状態が使用されているかにかかわらず、Ｌ_Ｘノードにおける電圧レベルを選択するたびごとに、電荷平衡状態となるように複数のフライキャパシタの状態を変えさせる（ｍｏｖｅｓ ｔｈｅ ｆｌｙ ｃａｐａｃｉｔｏｒｓ ｔｏｗａｒｄｓ ａ ｃｈａｒｇｅ－ｂａｌａｎｃｅ ｓｔａｔｅ）か、又は、現在の充電状態（ｃｕｒｒｅｎｔ ｃｈａｒｇｅ ｓｔａｔｅ）を維持する。したがって、本発明のマルチレベル変換器回路の複数の実施形態は、任意の以前のスイッチ状態又はスイッチ状態のシーケンスの追跡を維持する必要なく、スイッチングサイクル毎に（ｅｖｅｒｙ ｓｗｉｔｃｈｉｎｇ ｃｙｃｌｅ）、異なるスイッチ状態又はＬ_Ｘ電圧レベルを自由に選択することが可能である。追加的な利点は、新規な電荷平衡方法によって可能となる改善されている過渡電流性能（ｉｍｐｒｏｖｅｄ ｔｒａｎｓｉｅｎｔ ｐｅｒｆｏｒｍａｎｃｅ）を含む。

【0016】

マルチ状態電力変換器（Ｍｕｌｔｉ－Ｓｔａｔｅ Ｐｏｗｅｒ Ｃｏｎｖｅｒｔｅｒｓ）

【0017】

図１は、従来技術の電力変換器１００を含む回路のブロック図である。図示されている例では、電力変換器１００（ｐｏｗｅｒ ｃｏｎｖｅｒｔｅｒ １００）は、変換器回路１０２（ｃｏｎｖｅｒｔｅｒ ｃｉｒｃｕｉｔ １０２）及びコントローラ１０４（ｃｏｎｔｒｏｌｌｅｒ １０４）を含む。変換器回路１０２は、端子Ｖ１＋及び端子Ｖ１－の両端の間で（例えば、バッテリ等の）電圧源１０６（ｖｏｌｔａｇｅ ｓｏｕｒｃｅ １０６）から入力電圧Ｖ_ＩＮを受信し、端子Ｖ２＋及び端子Ｖ２－の両端の間で入力電圧Ｖ_ＩＮを出力電圧Ｖ_ＯＵＴへと変換する（ｔｒａｎｓｆｏｒｍ ｔｈｅ ｉｎｐｕｔ ｖｏｌｔａｇｅ Ｖ_ＩＮ ｉｎｔｏ ａｎ ｏｕｔｐｕｔ ｖｏｌｔａｇｅ Ｖ_ＯＵＴ ａｃｒｏｓｓ ｔｅｒｍｉｎａｌｓ Ｖ２＋， Ｖ２－）ように構成される。出力電圧Ｖ_ＯＵＴは、一般的に、出力キャパシタＣ_ＯＵＴの両端に結合され（ｃｏｕｐｌｅｄ ａｃｒｏｓｓ ａｎ ｏｕｔｐｕｔ ｃａｐａｃｉｔｏｒ Ｃ_ＯＵＴ）、（また、等価抵抗として表和されてもよい）負荷１０８は、出力キャパシタＣ_ＯＵＴの両端に接続されてもよい。電力変換器１００の複数の実施形態のうちのいくつかにおいて、また、バイアス電圧生成器（ｂｉａｓ ｖｏｌｔａｇｅ ｇｅｎｅｒａｔｏｒ（ｓ））、クロック生成器（ｃｌｏｃｋ ｇｅｎｅｒａｔｏｒ）、電圧制御回路（ｖｏｌｔａｇｅ ｃｏｎｔｒｏｌ ｃｉｒｃｕｉｔ）等の（示されていない）補助回路（ａｕｘｉｌｉａｒｙ ｃｉｒｃｕｉｔｒｙ）が存在してもよく、変換器回路１０２及びコントローラ１０４に結合されてもよい。

【0018】

コントローラ１０４は、入力信号のセットを受信し、出力信号のセットを生成する（ｐｒｏｄｕｃｅｓ）。これらの入力信号の一部は、変換器回路１０２に接続される信号経路１１０に沿って到着する。これらの入力信号は、変換器回路１０２の動作状態を示す情報を搬送する。コントローラ１０４は、また、（同期変換器回路１０２（ｓｙｎｃｈｒｏｎｏｕｓ ｃｏｎｖｅｒｔｅｒ ｃｉｒｃｕｉｔｓ １０２）のための）クロック信号ＣＬＫ、及び、１つ又は複数の外部入力／出力信号Ｉ／Ｏ（ｅｘｔｅｒｎａｌ ｉｎｐｕｔ／ｏｕｔｐｕｔ ｓｉｇｎａｌｓ Ｉ／Ｏ）を受信してもよく、それらの１つ又は複数の外部入力／出力信号Ｉ／Ｏは、アナログ、ディジタル（符号化されている信号線又は直接信号線）、或いは、それらの双方の組み合わせであってもよい。受信した入力信号に基づいて、コントローラ１０４は、信号経路１１０に、変換器回路１０２に戻る制御信号のセットを生成し（ｐｒｏｄｕｃｅｓ）、それらの制御信号のセットは、変換器回路１０２の（例えば、低電圧ＦＥＴ、特に、ＭＯＳＦＥＴ等の内部スイッチ等の）内部構成要素（ｉｎｔｅｒｎａｌ ｃｏｍｐｏｎｅｎｔｓ）を制御して、変換器回路１０２に入力電圧Ｖ_ＩＮから出力電圧Ｖ_ＯＵＴへと昇圧させ（ｂｏｏｓｔ）又は降圧させる（ｂｕｃｋ）。複数の実施形態のうちのいくつかにおいて、（示されていない）補助回路は、コントローラ１０４に（及び、随意的に、変換器回路１０２に直接的に）、クロック信号ＣＬＫ、入力／出力信号Ｉ／Ｏ、及び、一般的な電源電圧Ｖ_ＤＤ（ｇｅｎｅｒａｌ ｓｕｐｐｌｙ ｖｏｌｔａｇｅ Ｖ_ＤＤ）及びトランジスタバイアス電圧Ｖ_ＢＩＡＳ（ｔｒａｎｓｉｓｔｏｒ ｂｉａｓ ｖｏｌｔａｇｅ Ｖ_ＢＩＡＳ）等のさまざまな電圧等のさまざまな信号を提供してもよい。

【0019】

複数の電力変換器設計のうちのいくつかでは、変換器回路１０２は、エネルギー蓄積素子（ｅｎｅｒｇｙ ｓｔｏｒａｇｅ ｅｌｅｍｅｎｔ）としてインダクタを使用する。例えば、図２Ａは、従来技術の２レベルのＤＣ－ＤＣ降圧変換器回路２００（２－ｌｅｖｅｌ ＤＣ－ｔｏ－ＤＣ ｂｕｃｋ ｃｏｎｖｅｒｔｅｒ ｃｉｒｃｕｉｔ ２００）の概略的な図であり、その２レベルのＤＣ－ＤＣ降圧変換器回路２００は、図１の変換器回路１０２として使用されてもよい。２つのスイッチのセット、すなわち、Ｓ１及びＳ２は、Ｖ_ＩＮと（Ｖ_ＩＮに対して０［Ｖ］となっている）回路接地との間に直列に結合される（ｓｅｒｉｅｓ－ｃｏｕｐｌｅｄ）。随意的なインダクタＬは、出力キャパシタＣ_ＯＵＴに結合されるとともに、スイッチＳ１とスイッチＳ２との間のノードＬ_Ｘに結合される。出力キャパシタＣ_ＯＵＴの両端の電圧は、Ｖ_ＯＵＴとなる。

【0020】

インダクタＬ及びフィルタキャパシタＣ_ＯＵＴ（ｆｉｌｔｅｒ ｃａｐａｃｉｔｏｒ Ｃ_ＯＵＴ）の機能の１つは、エネルギーの転送及び蓄積（ｅｎｅｒｇｙ ｔｒａｎｓｆｅｒ ａｎｄ ｓｔｏｒａｇｅ）である。コントローラ回路の一部である変換器回路１０２は、一般的に、（示されていない）パルス幅変調（ｐｕｌｓｅ－ｗｉｄｔｈ ｍｏｄｕｌａｔｉｏｎ （ＰＷＭ））デューティサイクルコントローラ（ｄｕｔｙ ｃｙｃｌｅ ｃｏｎｔｒｏｌｌｅｒ）を含み、そのパルス幅変調（ＰＷＭ）デューティサイクルコントローラは、（例えば、ＭＯＳＦＥＴのゲート等の）スイッチＳ１及びスイッチＳ２の制御入力に結合されて、スイッチＳ１及びスイッチＳ２を交互に有効化し（ｅｎａｂｌｅ）（閉じるか、又は、“オン”にし）及び無効化し（ｄｉｓａｂｌｅ）（開くか、又は、“オフ”にし）、その結果、負荷からのエネルギーの流れ及び負荷へのエネルギーの流れを制御する。ＰＷＭデューティサイクルコントローラは、フィードバック電圧及びクロック信号としてＶ_ＯＵＴを受信する。フィードバック電圧は、ＰＷＭデューティサイクルコントローラが、スイッチＳ１及びスイッチＳ２へのＰＷＭ制御信号のデューティサイクルを変動させて（ｖａｒｙ）、負荷の変化をオフセットし（ｏｆｆｓｅｔ ｃｈａｎｇｅｓ ｉｎ ｔｈｅ ｌｏａｄ）、それにより、Ｖ_ＯＵＴを調整する（ｒｅｇｕｌａｔｉｎｇ）ことを可能にする。ＰＷＭデューティサイクルコントローラは、一般的に、図１のコントローラ１０４の一部となっているが、独立型回路（ｓｔａｎｄ－ａｌｏｎｅ ｃｉｒｃｕｉｔ）であってもよい。

【0021】

図示されている例では、変換器回路２００は、２つのスイッチ状態、すなわち、スイッチＳ１が閉じられ且つスイッチＳ２が開かれている状態（Ｌ_Ｘ＝Ｖ_ＩＮでの電圧レベル）、又は、スイッチＳ１が開かれ且つスイッチＳ２が閉じられている状態（Ｌ_Ｘ＝ＧＮＤでの電圧レベル）の間で切り替わる。図２Ｂは、図２Ａの回路について、Ｌ_Ｘにおける電圧レベルを時間の関数として示すグラフである。グラフ線２０２は、スイッチＳ１及びスイッチＳ２が２つの利用可能なスイッチ状態の間で切り替わる（ｔｏｇｇｌｅ ｂｅｔｗｅｅｎ ｔｈｅ ｔｗｏ ａｖａｉｌａｂｌｅ ｓｗｉｔｃｈ ｓｔａｔｅｓ）ときのＬ_Ｘにおける平均電圧レベルである。ＰＷＭデューティサイクルコントローラは、Ｖ_ＯＵＴにおける電圧に基づいて各々のスイッチ状態となっている時間を設定し、その時間は、Ｌ_Ｘにおける平均電圧の振幅を決定する（平均のＬ_Ｘ電圧は、理論的には、Ｖ_ＯＵＴ平均電圧に等しいが、寄生性に起因して、Ｌ_Ｘ平均電圧は、Ｖ_ＯＵＴ平均よりも（負の電流に対して）より高く及び／又はより低いということに留意するべきである）。図２Ｂを考慮することによって理解することができるように、インダクタＬは、Ｌ_Ｘにおける電圧レベルにおいて、ＧＮＤからＶ_ＩＮへの大きなジャンプ及びＧＮＤへ戻る大きなジャンプを観測する（ｓｅｅｓ ｌａｒｇｅ ｊｕｍｐｓ ｉｎ ｔｈｅ ｖｏｌｔａｇｅ ｌｅｖｅｌ ａｔ Ｌ_Ｘ， ｆｒｏｍ ＧＮＤ ｔｏ Ｖ_ＩＮ ａｎｄ ｂａｃｋ ｔｏ ＧＮＤ）。インダクタＬの両端に結果として生じる電圧リップルは、Ｖ_ＯＵＴを平滑化するために有意な量のフィルタリングを必要とする。

【0022】

インダクタＬの両端の電圧リップル（ｔｈｅ ｖｏｌｔａｇｅ ｒｉｐｐｌｅ ａｃｒｏｓｓ ｔｈｅ ｉｎｄｕｃｔｏｒ Ｌ）を減少させる代替的な手法は、より多くの直列スイッチを追加するのみならず、エネルギー蓄積素子（ｅｎｅｒｇｙ ｓｔｏｒａｇｅ ｅｌｅｍｅｎｔｓ）として電荷転送キャパシタ（ｃｈａｒｇｅ ｔｒａｎｓｆｅｒ ｃａｐａｃｉｔｏｒｓ）を追加して、Ｖ_ＩＮからＶ_ＯＵＴへと電荷を転送することである。上記のように、そのような電荷転送キャパシタは、一般的に、“フライキャパシタ（ｆｌｙ ｃａｐａｃｉｔｏｒｓ）”又は“ポンプキャパシタ（ｐｕｍｐ ｃａｐａｃｉｔｏｒｓ）”として知られており、変換器回路の集積回路の実施形態に結合されている外部構成要素であってもよい。Ｘ個のフライキャパシタＣｘの存在は、マルチレベル容量性変換器回路を定義し、そのマルチレベル容量性変換器回路は、ノードＬ_Ｘにおいて、２^{（Ｘ＋１）}個のスイッチ状態からＭ＝Ｘ＋２個の電圧レベルを生成することが可能である。

【0023】

例えば、図３Ａは、従来技術の３レベルのＤＣ－ＤＣ降圧変換器回路３００の概略的な図であり、その３レベルのＤＣ－ＤＣ降圧変換器回路３００は、図１の変換器回路１０２として使用されてもよい。４つのスイッチＳ１－Ｓ４のセットは、Ｖ_ＩＮと回路接地との間に直列に結合される。フライキャパシタＣ１は、スイッチＳ３及びスイッチＳ４と直列に結合されるとともに、スイッチＳ１及びスイッチＳ２と並列に結合される。随意的なインダクタＬは、出力キャパシタＣ_ＯＵＴに結合されるとともに、スイッチＳ１とスイッチＳ２との間のノードＬ_Ｘに結合され、出力キャパシタＣ_ＯＵＴの両端の電圧はＶ_ＯＵＴである。

【0024】

図示されている例では、変換器回路２００の中の単一の（Ｘ＝１である）フライキャパシタＣ１の存在は、４つのスイッチ状態の各々が、ノードＬ_Ｘにおいて３つの電圧レベルのうちの１つを生成することを可能とする。

【0025】

図３Ｂは、Ｌ_Ｘノードにおけるレベル１の電圧レベルを定義する第１のスイッチ状態となっている変換器回路３００の概略的な図である。この第１のスイッチ状態においては、Ｓ２及びＳ４は閉じられ、且つ、Ｓ１及びＳ３は開かれ、（点線の接続線によって示される）Ｃ１を事実上バイパスし、回路接地（Ｌ_Ｘ＝ＧＮＤにおける電圧レベル）にＬ_Ｘを接続する。

【0026】

図３Ｃは、Ｌ_Ｘノードにおけるレベル３の電圧レベルを定義する第２のスイッチ状態となっている変換器回路３００の概略的な図である。この第２のスイッチ状態においては、Ｓ２及びＳ４は開かれ、且つ、Ｓ１及びＳ３は閉じられ、再び、効果的にＣ１をバイパスし、Ｖ_ＩＮ（Ｌ_Ｘ＝Ｖ_ＩＮにおける電圧レベル）にＬ_Ｘを接続する。

【0027】

図３Ｄは、Ｌ_Ｘノードにおけるレベル２の電圧レベルを定義する第３のスイッチ状態となっている変換器回路３００の概略的な図である。この第３のスイッチ状態においては、Ｓ１及びＳ４は開かれ、且つ、Ｓ２及びＳ３は閉じられ、Ｖ_ＩＮからＬ_ＸにＣ１を接続し、したがって、負荷に流れるインダクタＬ電流によってＣ１を充電する。Ｃ１の両端の電圧は、約Ｖ_ＩＮ／２となり、Ｌ_Ｘにおける電圧レベルは、また、約Ｖ_ＩＮ／２に等しくなるであろう。

【0028】

図３Ｅは、Ｌ_Ｘノードにおけるレベル２の電圧レベルを定義する第４のスイッチ状態となっている変換器回路３００の概略的な図である。この第４のスイッチ状態においては、Ｓ１及びＳ４は閉じられ、且つ、Ｓ２及びＳ３は開かれ、Ｌ_ＸからＧＮＤにＣ１を接続し、したがって、負荷から流れるインダクタＬ電流によってＣ１を放電する。Ｃ１の両端の電圧は、約Ｖ_ＩＮ／２となり、Ｌ_Ｘにおける電圧レベルは、また、約Ｖ_ＩＮ／２に等しくなるであろう（これは、Ｃ１が、前もって、状態３のときに充電されているということを仮定する）。したがって、図示されている変換器回路３００は、２つのスイッチ状態を有し、それらの２つのスイッチ状態は、Ｌ_ＸノードにおいてＶ_ＩＮ／２というレベル２の電圧レベルを生成する。

【0029】

図３Ｆは、図３Ａの回路について、時間の関数としてＬ_Ｘにおける電圧レベルを示すグラフである。グラフ線３０２は、スイッチＳ１乃至Ｓ４がＧＮＤと２つのレベル２のスイッチ状態との間を循環するときのＬ_Ｘにおける平均電圧レベルであり、図２Ｂの中のグラフ線２０２と同じ値を有する。図３Ｆを考慮することによって理解することができるように、変換器回路３００が、（フライキャパシタＣ１をバイパスするスイッチ状態２を回避しながら）スイッチ状態３とスイッチ状態４との間で切り替えられる（ｔｏｇｇｌｅｄ ｂｅｔｗｅｅｎ ｓｗｉｔｃｈ ｓｔａｔｅｓ ｔｈｒｅｅ ａｎｄ ｆｏｕｒ）場合に、インダクタＬは、Ｌ_Ｘにおける電圧レベルにおいて、ＧＮＤ（レベル１の電圧レベル）からＶ_ＩＮ／２（レベル２の電圧レベル）のみに遷移し（ｇｏｉｎｇ ｆｒｏｍ ＧＮＤ （Ｌｅｖｅｌ－１） ｔｏ ｏｎｌｙ Ｖ_ＩＮ／２ （Ｌｅｖｅｌ－２））、そして、ＧＮＤに戻る、よりいっそう小さなジャンプを観測する（ｓｅｅｓ ｍｕｃｈ ｓｍａｌｌｅｒ ｊｕｍｐｓ）。インダクタＬの両端の電圧リップルが結果として減少すると（ｒｅｓｕｌｔｉｎｇ ｒｅｄｕｃｅｄ ｖｏｌｔａｇｅ ｒｉｐｐｌｅ ａｃｒｏｓｓ ｔｈｅ ｉｎｄｕｃｔｏｒ Ｌ）、Ｖ_ＯＵＴを平滑化するために必要なフィルタリングが大幅に少なくなる（ｎｅｃｅｓｓｉｔａｔｅｓ ｍｕｃｈ ｌｅｓｓ ｆｉｌｔｅｒｉｎｇ ｔｏ ｓｍｏｏｔｈ Ｖ_ＯＵＴ）。

【0030】

２レベルの変換器回路３００に追加的な直列スイッチＳｘ及びフライキャパシタＣｘを追加すると、スイッチ状態の数、及び、Ｌ_Ｘノードに印加される場合がある回路接地（ｃｉｒｃｕｉｔ ｇｒｏｕｎｄ）とＶ_ＩＮとの間の結果として生じる電圧レベルを増加させ、その結果、インダクタＬの両端にさらに小さな電圧リップルを生成する。このことは、平滑な出力電圧を得るためのフィルタリング要件を減少させる。例えば、４レベルのＤＣ－ＤＣ降圧変換器回路（４－ｌｅｖｅｌ ＤＣ－ｔｏ－ＤＣ ｂｕｃｋ ｃｏｎｖｅｒｔｅｒ ｃｉｒｃｕｉｔ）は、６個の直列結合されているスイッチＳ１乃至Ｓ６と、２つのフライキャパシタＣｘ（Ｘ＝２）と、を含む。その結果、４レベルの変換器回路は、（３つのスイッチ状態は、Ｌ_Ｘにおいて１／３Ｖ_ＩＮレベルになり、他の３つのスイッチ状態は、Ｌ_Ｘにおいて２／３Ｖ_ＩＮレベルになる）８つのスイッチ状態から、ノードＬ_Ｘにおける（Ｖ_ＩＮ， ＧＮＤ， １／３Ｖ_ＩＮ， 及び２／３Ｖ_ＩＮの）４つの電圧レベルを定義することが可能である。いくつかの適用例の場合には、Ｖ_ＯＵＴは、ノードＬ_Ｘにおける電圧レベルが、ＧＮＤと利用可能な次に高い電圧レベルとの間で交互に入れ替わる（ａｌｔｅｒｎａｔｅｓ）ように十分に低く設定される。より高い出力電圧の場合には、スイッチングパターンはＧＮＤを決して使用しない場合がある。例えば、４レベルの変換器回路において、０．５＊Ｖ_ＩＮに設定される出力Ｖ_ＯＵＴは、２／３Ｖ_ＩＮと１／３Ｖとの間でＬ_Ｘノードにおける電圧を交互に入れ替えることによって達成されてもよい。

【0031】

マルチレベル変換器回路（ｍｕｌｔｉ－ｌｅｖｅｌ ｃｏｎｖｅｒｔｅｒ ｃｉｒｃｕｉｔ）の異なる解釈は、フライキャパシタＣｘが、図２Ａの降圧変換器回路２００のための電荷ポンプ（ｃｈａｒｇｅ－ｐｕｍｐ）を生成するということである。重要な相違点は、出力がある１つの出力に制限される標準的な電荷ポンプとは異なり、マルチレベル変換器回路は、フライキャパシタＣｘを結合して、複数の中間電圧を生成することを可能とすることである。４レベルの例では、２つのフライキャパシタの各々は、１／３電荷ポンプとして機能し、その１／３電荷ポンプは、Ｖ_ＩＮ及びＧＮＤを含めて、１／３比の総和である任意の入力電圧を生成することが可能であるという追加的な利点を有する。

【0032】

マルチレベル変換器回路は、Ｌ_Ｘノードにおける電圧レベルを低下させ又は上昇させるために、複数の異なる組み合わせでフライキャパシタＣｘを結合する。上記のように、フライキャパシタが使用される（すなわち、バイパスされない）ときはいつも、そのフライキャパシタを流れる電気エネルギーは、一般的に、そのフライキャパシタを充電するか又はそのフライキャパシタを放電するかのいずれかであり、このことは、それらのフライキャパシタの平均電圧を維持しながら、フライキャパシタをどのような構成によって及びどのような順序で切り替えることが可能であるかという問題、すなわち、制御問題を生じる。

【0033】

電荷平衡の問題（ｃｈａｒｇｅ－ｂａｌａｎｃｅ ｐｒｏｂｌｅｍ）を解決して、３レベルの変換器回路において単一のキャパシタの両端の平均電圧を維持することは比較的容易である。例えば、３レベルの変換器回路においては、（それぞれ、図３Ｂ及び３Ｃを参照すると）Ｌ_Ｘノードにおいてレベル１（ＧＮＤ）の電圧レベル及びレベル３（Ｖ_ＩＮ）の電圧レベルを生成する方法は１つのみ存在し、フライキャパシタＣ１は、これらのＬ_Ｘ電圧レベルには使用されない。これに対して、Ｌ_Ｘにおけるレベル２（Ｖ_ＩＮ／２）の電圧レベルの場合には、２つの個別のスイッチ状態を使用することが可能であり、１つのスイッチ状態は、キャパシタを充電し（図３Ｄを参照すると、Ｓ３及びＳ２は閉じられ、且つ、Ｓ１及びＳ４は開かれ）、他のスイッチ状態は、キャパシタを放電する（図３Ｅを参照すると、Ｓ３及びＳ２は開かれ、且つ、Ｓ１及びＳ４は閉じられている）。３レベルの変換器回路の制御は、このようにして、かなり容易であり、変換器回路がレベル２に状態を切り替えるたびごとに、コントローラは、単一のキャパシタの充電と単一のキャパシタの放電との間で交互に切り替わって（ａｌｔｅｒｎａｔｅ ｂｅｔｗｅｅｎ ｃｈａｒｇｉｎｇ ａｎｄ ｄｉｓｃｈａｒｇｉｎｇ ｔｈｅ ｓｉｎｇｌｅ ｃａｐａｃｉｔｏｒ）、その単一のキャパシタの電圧を維持することが可能である。電圧比較器は、キャパシタをモニタリングして、充電状態（ｃｈａｒｇｉｎｇ ｓｔａｔｅ）又は放電状態（ｄｉｓｃｈａｒｇｉｎｇ ｓｔａｔｅ）を決定するのに役立てるのに使用されてもよい。例えば、キャパシタ電圧がＶ_ＩＮ／２を下回る場合には、コントローラは、（図３Ｄに示されている第３のスイッチ状態である）充電を選択し、キャパシタ電圧がＶ_ＩＮ／２を上回る場合には、コントローラは、（図３Ｅに示されている第４のスイッチ状態である）放電を選択する。

【0034】

４レベルの変換器回路（Ｘ＝２）は、より多くのキャパシタが存在するときに、電荷平衡の困難さを明らかにする。Ｌ_Ｘノードにおけるレベル１の電圧レベル（ＧＮＤ）及びレベル４の電圧レベル（Ｖ_ＩＮ）の各々は、単一のスイッチ状態によって決定される。これに対して、Ｌ_Ｘにおけるレベル２の電圧レベル（１／３Ｖ_ＩＮ）及びレベル３の電圧レベル（２／３Ｖ_ＩＮ）の各々は、３つの異なるスイッチ状態のうちのいずれかによって達成されてもよい。マルチレベル変換器回路のより高い次数（Ｘ＞２）の場合には、Ｖ_ＩＮとＧＮＤとの間の中間レベルを生成するために、より多くのスイッチ状態が可能である。この問題は、５レベルの変換器回路（Ｘ＝３）ではよりいっそう悪化する。Ｌ_Ｘノードにおけるレベル１の電圧レベル（ＧＮＤ）及びレベル４の電圧レベル（Ｖ_ＩＮ）の各々は、単一のスイッチ状態によって決定される。これに対して、Ｌ_Ｘにおけるレベル２の電圧レベル（１／４Ｖ_ＩＮ）及びレベル４の電圧レベル（３／４Ｖ_ＩＮ）の各々は、４つの異なるスイッチ状態のうちのいずれかによって達成されてもよく、Ｌ_Ｘにおけるレベル３の電圧レベル（２／４Ｖ_ＩＮ）の各々は、６つの異なるスイッチ状態のうちのいずれかによって達成されてもよい。

【0035】

これらの例から明らかであるように、マルチレベル変換器回路の複雑さが増すにつれて、適切な電荷平衡方法を決定することは、極めて困難となる場合がある。上記のように、ほとんどの従来の制御方法は、リンクされている状態変化のシーケンスを確立することに依拠して、電荷平衡を達成しようと試みる。スイッチ状態の長いシーケンスに基づく制御システムは、一般的に、入力電圧及び出力電流等のシステム変数のすべてが、そのシーケンスの間に一定であるということを仮定する。このことは、システム変数のすべてが動的になる傾向がある実世界の環境の場合には非現実的である。

【0036】

制御キャパシタ

【0037】

図４Ａは、一般化されているＭレベルのマルチレベル変換器セル４００の概略的な図であり、そのＭレベルのマルチレベル変換器セル４００は、図１の変換器回路１０２として使用されてもよい。スイッチのセットＳ１乃至Ｓ［２＊（Ｍ－１）］は、Ｖ_ＩＮと回路接地との間に直列に結合されている。それらのスイッチのセットは、Ｓ１及びＳ２，Ｓ３及びＳ４，…，Ｓ［２＊（Ｍ－２）＋１］及びＳ［２＊（Ｍ－１）］のスイッチの対となるように構成される。Ｍ－２個のフライキャパシタＣｘのセットは、（図４Ｂを参照して）特定のそれぞれのスイッチと直列に結合されるとともに、それらのスイッチの中のスイッチと並列に結合される。スイッチの対に関しては、スイッチのＭ－１個の対が存在するか、又は、フライキャパシタの数よりも１つ多いスイッチの対が存在する。

【0038】

随意的なインダクタＬは、出力キャパシタＣ_ＯＵＴに結合されるとともに、スイッチＳ１とスイッチＳ２との間のノードＬ_Ｘに結合され、再度説明するが、出力キャパシタＣ_ＯＵＴの両端の電圧は、Ｖ_ＯＵＴである。そのインダクタＬは、仮想的な電流源（ｖｉｒｔｕａｌ ｃｕｒｒｅｎｔ ｓｏｕｒｃｅ）としての機能を兼ね（ｄｏｕｂｌｅｓ ａｓ）、その仮想的な電流源は、複数のフライキャパシタＣｘの間で電荷のすべてを移動させる（ｍｏｖｅｓ ａｌｌ ｃｈａｒｇｅ）。このことは、非常に効率的な形態の電荷移動をもたらすが、それらの複数のフライキャパシタＣｘの電荷平衡の問題をもたらす。

【0039】

図４Ｂは、対応する“制御されている”スイッチセットを示している図４Ａからの１つのフライキャパシタＣｘの概略的な図４２０である。各々のフライキャパシタＣｘは、外側ハイサイドスイッチＳ［２＊ｘ＋１］（ｏｕｔｅｒ ｈｉｇｈ－ｓｉｄｅ ｓｗｉｔｃｈ Ｓ［２＊ｘ＋１］）と内側ハイサイドスイッチＳ［２＊ｘ－１］（ｉｎｎｅｒ ｈｉｇｈ－ｓｉｄｅ ｓｗｉｔｃｈ Ｓ［２＊ｘ－１］）との間に結合されている第１の端子（ｆｉｒｓｔ ｔｅｒｍｉｎａｌ）を有し、“ハイサイド”は、変換器回路のＶ_ＩＮの側を指す。各々のフライキャパシタＣｘは、外側ローサイドスイッチＳ［２＊ｘ＋２］（ｏｕｔｅｒ ｌｏｗ－ｓｉｄｅ ｓｗｉｔｃｈ Ｓ［２＊ｘ＋２］）と内側ローサイドスイッチＳ［２＊ｘ］（ｉｎｎｅｒ ｌｏｗ－ｓｉｄｅ ｓｗｉｔｃｈ Ｓ［２＊ｘ］）との間に結合されている第２の端子（ｓｅｃｏｎｄ ｔｅｒｍｉｎａｌ）を有し、“ローサイド”は、変換器回路の回路接地（ＧＮＤ）の側を指す。このようにして、Ｍ＝３のマルチレベル変換器セル４００の場合には、単一の（Ｘ＝１の）フライキャパシタＣ１の第１の端子は、外側ハイサイドスイッチＳ３と内側のハイサイドスイッチＳ１との間に結合され、そのフライキャパシタＣ１の第２の端子は、内側ローサイドスイッチＳ２と外側ローサイドスイッチＳ４との間に結合されるであろう。したがって、マルチレベル変換器セル４００の中のフライキャパシタＣｘの各々は、４つのスイッチを有し、それらの４つのスイッチは、そのフライキャパシタＣｘを通って流れる電流の流れに影響を及ぼすことが可能である。

【0040】

図４Ｂは、また、電圧検出器４２２を示す。その電圧検出器４２２は、単純な比較器型の回路（ｃｏｍｐａｒａｔｏｒ－ｔｙｐｅ ｃｉｒｃｕｉｔ）であってもよく、基準電圧Ｖ_ＲＥＦに関して（ｗｉｔｈ ｒｅｓｐｅｃｔ ｔｏ ａ ｒｅｆｅｒｅｎｃｅ ｖｏｌｔａｇｅ， Ｖ_ＲＥＦ）、対応するフライキャパシタＣｘの両端の電圧を検知し、その基準電圧Ｖ_ＲＥＦは、フライキャパシタＣｘのための望ましいターゲット電圧（ｄｅｓｉｒｅｄ ｔａｒｇｅｔ ｖｏｌｔａｇｅ）を表す。あらゆるフライキャパシタＣｘは、適切な出力レベルを維持するためにターゲット平均電圧（ｔａｒｇｅｔ ａｖｅｒａｇｅ ｖｏｌｔａｇｅ）を有する。Ｍレベルの変換器及びキャパシタＣｘの場合には、ｘ＝１，２，…，［Ｍ－２］であり、そのキャパシタＣｘのターゲット電圧は、

【数1】

となる。

【0041】

電圧検出器４２２は、ＨＩＧＨ／ＬＯＷ状態信号Ｃ_{Ｆｘ＿Ｈ／Ｌ}（ＨＩＧＨ／ＬＯＷ ｓｔａｔｕｓ ｓｉｇｎａｌ， Ｃ_{Ｆｘ＿Ｈ／Ｌ}）を出力し、そのＨＩＧＨ／ＬＯＷ状態信号Ｃ_{Ｆｘ＿Ｈ／Ｌ}は、対応するフライキャパシタＣｘの両端の電圧がＶ_ＲＥＦよりも大きいか又はＶ_ＲＥＦよりも小さいということを示す。Ｃ_{Ｆｘ＿Ｈ／Ｌ}状態信号は、以下で説明されるように、フライキャパシタＣｘと関連するスイッチのための制御回路に結合される。

【0042】

フライキャパシタＣｘを通って流れる電流に影響を与えることが可能である４つのスイッチのための制御回路は、フライキャパシタＣｘの両端の電圧の関数として、部分的に、これらのスイッチの状態を設定し、フライキャパシタＣｘの両端の電圧は、関連する電圧検出器４２２によって測定されるとともに、Ｃ_{Ｆｘ＿Ｈ／Ｌ}ｘ状態信号によって伝達される。したがって、理解を容易にするために、各々のフライキャパシタＣｘは、ハイサイドスイッチ及びローサイドスイッチのそれ自身の対を“制御する”といえる。

【0043】

インダクタの中の電流が出力Ｖ_ＯＵＴを充電しているということを仮定する場合に、各々のフライキャパシタＣｘのためのハイサイドスイッチ及びローサイドスイッチの対に対して定義することが可能である４つの可能な状態が存在する。

【0044】

図４Ｃは、フライキャパシタＣｘと関連する外側ハイサイドスイッチ及び内側ローサイドスイッチが閉じられ、且つ、他の関連するスイッチのすべてが開かれている図４Ｂのバージョンである。このスイッチ状態においては、フライキャパシタＣｘは、充電構成（ｃｈａｒｇｉｎｇ ｃｏｎｆｉｇｕｒａｔｉｏｎ）となるであろう（充電が実際に生起するか否かは、他のフライキャパシタＣｘのスイッチ状態に依存してもよい）。電流が流れる経路（ｃｕｒｒｅｎｔ ｆｌｏｗ ｐａｔｈ）は、破線の矢印によって示されている。

【0045】

図４Ｄは、フライキャパシタＣｘと関連する内側ハイサイドスイッチ及び外側ローサイドスイッチが閉じられ、且つ、他の関連するスイッチのすべてが開かれている図４Ｂのバージョンである。このスイッチ状態においては、フライキャパシタＣｘは、放電構成（ｄｉｓｃｈａｒｇｉｎｇ ｃｏｎｆｉｇｕｒａｔｉｏｎ）となるであろう（放電が実際に生起するか否かは、他のフライキャパシタＣｘのスイッチ状態に依存してもよい）。電流が流れる経路は、破線の矢印によって示されている。

【0046】

図４Ｅは、フライキャパシタＣｘと関連する内側ローサイドスイッチ及び外側ローサイドスイッチが閉じられ、且つ、他の関連するスイッチのすべてが開かれている図４Ｂのバージョンである。このスイッチ状態においては、フライキャパシタＣｘは、点線の接続線によって示されているように、バイパスされるであろう。電流が流れる経路は、破線の矢印によって示されている。

【0047】

図４Ｆは、フライキャパシタＣｘと関連する外側ハイサイドスイッチ及び内側ハイサイドスイッチが閉じられ、且つ、他の関連するスイッチのすべてが開かれている図４Ｂのバージョンである。このスイッチ状態においては、フライキャパシタＣｘは、点線の接続線によって示されているように、再びバイパスされるであろう。電流が流れる経路は、破線の矢印によって示されている。

【0048】

図４Ｃ乃至４Ｆにおいて、破線の矢印によって示されている電流が流れる経路は、正の出力電流のための経路であり、電流が流れる経路は、負の出力電流のために方向を逆にしてもよいということに留意するべきである。

【0049】

各々のフライキャパシタＣｘは、ハイサイドスイッチ（ｈｉｇｈ－ｓｉｄｅ ｓｗｉｔｃｈ）及びローサイドスイッチ（ｌｏｗ－ｓｉｄｅ ｓｗｉｔｃｈ）のそれ自身の対の双方を制御することが可能であるが、一般的に、以下で開示される制御の好ましい方法は、各々の対応するキャパシタによって制御可能である外側スイッチ（ｏｕｔｅｒ ｓｗｉｔｃｈｅｓ）又は内側スイッチ（ｉｎｎｅｒ ｓｗｉｔｃｈｅｓ）のうちのいずれかを利用する。例えば、図４Ａを参照すると、“外側スイッチ”方法においては、フライキャパシタＣ１は、そのフライキャパシタＣ１の外側スイッチＳ３及び外側スイッチＳ４を制御し、フライキャパシタＣ２は、そのフライキャパシタＣ２の外側スイッチＳ５及び外側スイッチＳ６を制御するであろう等である。逆に、例えば、“内側スイッチ”方法においては、フライキャパシタＣ１は、そのフライキャパシタＣ１の内側スイッチＳ１及び内側スイッチＳ２を制御し、フライキャパシタＣ２は、そのフライキャパシタＣ２の内側スイッチＳ３及び内側スイッチＳ４を制御するであろう等である。フライキャパシタＣｘが制御するスイッチのいずれかの対（内側の対又は外側の対）のスイッチ状態は、常に、相補的である（ａｌｗａｙｓ ｃｏｍｐｌｅｍｅｎｔａｒｙ）、すなわち、いずれのフライキャパシタＣｘも、そのフライキャパシタＣｘのハイサイドの制御されるスイッチ（ｈｉｇｈ－ｓｉｄｅ ｃｏｎｔｒｏｌｌｅｄ ｓｗｉｔｃｈｅｓ）及びローサイドの制御されるスイッチ（ｌｏｗ－ｓｉｄｅ ｃｏｎｔｒｏｌｌｅｄ ｓｗｉｔｃｈｅｓ）の双方を同時に閉じ又は開くことはない。各々のフライキャパシタＣｘがそのフライキャパシタＣｘの外側スイッチを制御する場合には、いずれのフライキャパシタも、残されている最も内側のスイッチＳ１及びＳ２（ｌｅｆｔ－ｏｖｅｒ ｉｎｎｅｒｍｏｓｔ ｓｗｉｔｃｈｅｓ Ｓ１ ａｎｄ Ｓ２）を制御することはない。代わりに、各々のフライキャパシタＣｘがそのフライキャパシタＣｘの内側スイッチを制御する場合には、いずれのフライキャパシタも、残されている最も外側のスイッチＳ［２＊（Ｍ－１）］及びＳ［２＊（Ｍ－２）＋１］（ｌｅｆｔ－ｏｖｅｒ ｏｕｔｅｒｍｏｓｔ ｓｗｉｔｃｈｅｓ Ｓ［２＊（Ｍ－１）］ ａｎｄ Ｓ［２＊（Ｍ－２）＋１］）を制御することはない。残されているスイッチのスイッチ状態は、また、相補的である。

【0050】

例示的な制御回路の実施形態

【0051】

図５は、図４Ａに示されている一般化されているバージョン等のＭレベルの変換器セル４００のための高度化されている制御回路５００（ａｄｖａｎｃｅｄ ｃｏｎｔｒｏｌ ｃｉｒｃｕｉｔｒｙ ５００）のある１つの実施形態のブロック図である。Ｍレベルの変換器セル４００は、インダクタＬ及び出力キャパシタＣ_ＯＵＴを含む出力ブロック５０１に結合されるように示されている（概念的には、インダクタＬは、また、Ｍレベルの変換器セル４００の中に含まれていると考えられてもよい）。高度化されている制御回路５００は、制御ループ（ｃｏｎｔｒｏｌ ｌｏｏｐ）として機能し、その制御ループは、Ｍレベルの変換器セル４００の出力に結合されているとともに、Ｍレベルの変換器セル４００のスイッチの制御入力（ｓｗｉｔｃｈ ｃｏｎｔｒｏｌ ｉｎｐｕｔｓ）に結合されている。一般的に、高度化されている制御回路５００は、Ｍレベルの変換器セル４００の（例えば、電圧及び／又は電流等の）出力をモニタリングし、そして、そのＭレベルの変換器セル４００へのスイッチの制御入力のセットを動的に生成する、ように構成され、その高度化されている制御回路５００は、Ｖ_ＩＮ及び出力負荷の変動を考慮して、特定の値となるように出力電圧及び／又は出力電流を安定化させることを試みる。代替的な実施形態において、高度化されている制御回路５００は、Ｍレベルの変換器セル４００の（例えば、電圧及び／又は電流等の）入力及び／又はＭレベルの変換器セル４００の内部ノード（ｉｎｔｅｒｎａｌ ｎｏｄｅ）の（例えば、１つ又は複数のフライキャパシタの両端の電圧又は１つ又は複数の電力スイッチを通る電流等の）入力をモニタリングするように構成されてもよい。したがって、最も一般的には、高度化されている制御回路５００は、Ｍレベルの変換器セル４００の（例えば、入力端子、内部ノード、又は出力端子等の）ノードの電圧及び／又は電流をモニタリングするように構成されてもよい。高度化されている制御回路５００は、Ｍレベルの変換器セル４００を実現する電力変換器１００のための全体的なコントローラ１０４の中に組み込まれてもよく、又は、その全体的なコントローラ１０４と分離していてもよい。

【0052】

第１のブロックは、固定周波数電圧モード又は電流モードコントローラ（ｆｉｘｅｄ ｆｒｅｑｕｅｎｃｙ ｖｏｌｔａｇｅ ｍｏｄｅ ｏｒ ｃｕｒｒｅｎｔ ｍｏｄｅ ｃｏｎｔｒｏｌｌｅｒ）、オン時間一定コントローラ（ｃｏｎｓｔａｎｔ－ＯＮ－ｔｉｍｅ ｃｏｎｔｒｏｌｌｅｒ）、ヒステリシスコントローラ（ｈｙｓｔｅｒｅｔｉｃ ｃｏｎｔｒｏｌｌｅｒ）、或いは、任意の他の変形等の従来のコントローラであってもよいフィードバックコントローラ５０２を含む。フィードバックコントローラ５０２は、Ｍレベルの変換器セル４００からのＶ_ＯＵＴに結合されるように示されている。代替的な実施形態において、フィードバックコントローラ５０２は、Ｍレベルの変換器セル４００の入力及び／又はＭレベルの変換器セル４００の内部ノード（ｉｎｔｅｒｎａｌ ｎｏｄｅ）をモニタリングするように構成されてもよい。フィードバックコントローラ５０２は、Ｖ_ＯＵＴにおける電圧を直接的に又は間接的に示す信号を生成し、そのフィードバックコントローラ５０２は、充電、放電、又は３状態（すなわち、開放、電流なし）等のＶ_ＯＵＴの望ましい値を維持するためにマルチレベル変換器セル４００の中で行う必要がある操作を一般的に決定する。

【0053】

図示されている例では、フィードバックコントローラ５０２は、フィードバック回路５０４、補償回路５０６、及びＰＷＭ生成器５０８を含む。フィードバック回路５０４は、例えば、フィードバックループ電圧検出器（ｆｅｅｄｂａｃｋ－ｌｏｏｐ ｖｏｌｔａｇｅ ｄｅｔｅｃｔｏｒ）を含んでもよく、そのフィードバックループ電圧検出器は、（動的であってもよい）望ましいＶ_ＯＵＴターゲット電圧を表す基準電圧とＶ_ＯＵＴ（又は、Ｖ_ＯＵＴの減衰バージョン）とを比較し、Ｖ_ＯＵＴがそのターゲット電圧を上回るか又は下回るかを示す制御信号を出力する。そのフィードバックループ電圧検出器は、演算増幅器（ｏｐｅｒａｔｉｏｎａｌ ａｍｐｌｉｆｉｅｒ （ｏｐ－ａｍｐ））又は相互コンダクタンス増幅器（ｔｒａｎｓｃｏｎｄｕｃｔａｎｃｅ ａｍｐｌｉｆｉｅｒ （ｇｍ ａｍｐｌｉｆｉｅｒ））等の比較デバイスによって実装されてもよい。

【0054】

補償回路５０６は、発振を引き起こす場合がある正帰還の意図しない生成（ｕｎｉｎｔｅｎｔｉｏｎａｌ ｃｒｅａｔｉｏｎ ｏｆ ｐｏｓｉｔｉｖｅ ｆｅｅｄｂａｃｋ）を回避することによって、また、フィードバックコントローラ５０２のステップ応答におけるオーバーシュート（ｏｖｅｒｓｈｏｏｔ）及びリンギング（ｒｉｎｇｉｎｇ）を制御することによって、フィードバックコントローラ５０２の閉ループ応答を安定化させるように構成される。補償回路５０６は、既知の方法で実装されてもよく、ＬＣ回路及び／又はＲＣ回路を含んでもよい。

【0055】

ＰＷＭ生成器５０８は、実際のＰＷＭ制御信号（ａｃｔｕａｌ ＰＷＭ ｃｏｎｔｒｏｌ ｓｉｇｎａｌ）を生成し、その実際のＰＷＭ制御信号は、マルチレベル変換器セル４００のスイッチのデューティサイクル（ｄｕｔｙ ｃｙｃｌｅ）を最終的に設定する。加えて、複数の実施形態のうちのいくつかにおいて、ＰＷＭ生成器５０８は、追加的な且つ随意的な制御信号ＣＴＲＬ（ａｄｄｉｔｉｏｎａｌ ｏｐｔｉｏｎａｌ ｃｏｎｔｒｏｌ ｓｉｇｎａｌｓ ＣＴＲＬ）を渡してもよく（ｍａｙ ｐａｓｓ ｏｎ）、その追加的な且つ随意的な制御信号ＣＴＲＬは、例えば、（例えば、Ｍレベルの変換器セル４００の複数のレベルのうちのいくつかが、より高いレベル又はより低いレベルに到達するためにバイパスされるべきであるということを示す）Ｖ_ＯＵＴと基準電圧との間の差の大きさ（ｍａｇｎｉｔｕｄｅ ｏｆ ｔｈｅ ｄｉｆｆｅｒｅｎｃｅ）及び（例えば、Ｖ_ＯＵＴが基準電圧よりもより大きいか又はより小さいか等の）Ｖ_ＯＵＴと基準電圧との間の差の方向（ｄｉｒｅｃｔｉｏｎ ｏｆ ｔｈａｔ ｄｉｆｆｅｒｅｎｃｅ）を示す。他の実施形態において、随意的な制御信号ＣＴＲＬは、補償回路５０６の出力から又はフィードバック回路５０４の出力から、或いは、例えば、Ｖ_ＯＵＴに結合されている（示されていない）個別の比較器から導出されてもよい。その随意的な制御信号ＣＴＲＬの目的の１つは、Ｖ_ＯＵＴがターゲット出力電圧からどれだけ離れているか（ｈｏｗ ｆａｒ ａｗａｙ Ｖ_ＯＵＴ ｉｓ ｆｒｏｍ ａ ｔａｒｇｅｔ ｏｕｔｐｕｔ ｖｏｌｔａｇｅ）を知ることが有益である可能性があるときに、制御アルゴリズムを高度化し、したがって、Ｖ_ＯＵＴが大幅に調整不足である場合に（ｉｆ ｔｈｅ Ｖ_ＯＵＴ ｉｓ ｓｅｖｅｒｅｌｙ ｕｎｄｅｒ ｒｅｇｕｌａｔｅｄ）インダクタＬのより高速な充電を可能とすることである。

【0056】

第２のブロックは、マルチレベルコントローラ５１０（ｍｕｌｔｉ－ｌｅｖｅｌ ｃｏｎｔｒｏｌｌｅｒ ５１０）を含み、そのマルチレベルコントローラ５１０の主要な機能は、過去にどのようなスイッチ状態が使用されているかにかかわらず、出力電圧レベルが選択されるときはいつでも、Ｍレベルの変換器セル４００の中のフライキャパシタにおける電荷平衡状態（ｃｈａｒｇｅ－ｂａｌａｎｃｅ ｓｔａｔｅ ｏｎ ｔｈｅ ｆｌｙ ｃａｐａｃｉｔｏｒｓ）を維持しながら、望ましいＶ_ＯＵＴを生成するスイッチ状態を選択することである。

【0057】

マルチレベルコントローラ５１０は、電圧レベルセレクタ５１２（Ｖｏｌｔａｇｅ Ｌｅｖｅｌ Ｓｅｌｅｃｔｏｒ ５１２）を含み、その電圧レベルセレクタ５１２は、ＰＷＭ制御信号（ＰＷＭ ｃｏｎｔｒｏｌ ｓｉｇｎａｌ）及び利用可能である場合に追加的な制御信号ＣＴＲＬ（ａｄｄｉｔｉｏｎａｌ ｃｏｎｔｒｏｌ ｓｉｇｎａｌｓ ＣＴＲＬ）を受信する。加えて、電圧レベルセレクタ５１２は、Ｖ_ＯＵＴ及び／又はＶ_ＩＮに結合されてもよく、複数の実施形態のうちのいくつかにおいて、Ｍレベルの変換器セル４００の中の対応するフライキャパシタＣｘに結合されている電圧検出器４２２からのＨＩＧＨ／ＬＯＷ状態信号Ｃ_{Ｆｘ＿Ｈ／Ｌ}（ＨＩＧＨ／ＬＯＷ ｓｔａｔｕｓ ｓｉｇｎａｌｓ， Ｃ_{Ｆｘ＿Ｈ／Ｌ}）に結合されてもよい。電圧レベルセレクタ５１２の機能は、（例えば、サイクル毎の基準で（ｏｎ ａ ｃｙｃｌｅ－ｂｙ－ｃｙｃｌｅ ｂａｓｉｓ））出力電圧ターゲットレベル（ｏｕｔｐｕｔ ｖｏｌｔａｇｅ Ｔａｒｇｅｔ Ｌｅｖｅｌ）へと、受信した信号を変換することである。電圧レベルセレクタ５１２は、通常、少なくともＶ_ＯＵＴ及びＶ_ＩＮを考慮して、いずれのターゲットレベルが望ましいレートでＭレベルの変換器セル４００の出力を充電し又は放電する必要があるか（ｗｈｉｃｈ Ｔａｒｇｅｔ Ｌｅｖｅｌ ｓｈｏｕｌｄ ｃｈａｒｇｅ ｏｒ ｄｉｓｃｈａｒｇｅ ｔｈｅ ｏｕｔｐｕｔ ｏｆ ｔｈｅ Ｍ－ｌｅｖｅｌ ｃｏｎｖｅｒｔｅｒ ｃｅｌｌ ４００ ｗｉｔｈ ａ ｄｅｓｉｒｅｄ ｒａｔｅ）を決定する。例えば、６レベルの変換器回路においては、利用可能なターゲットレベルは、レベル１（ＧＮＤ）、レベル２（１／５Ｖ_ＩＮ）、レベル３（２／５Ｖ_ＩＮ）、レベル４（３／５Ｖ_ＩＮ）、レベル５（４／５Ｖ_ＩＮ）、及びレベル６（Ｖ_ＩＮ）であり、これらは、１乃至６（又は、０乃至５）のうちのある１つのカウント値として表されてもよい。

【0058】

ある１つの例として、４レベルの変換器回路において、Ｖ_ＩＮ＝１２［Ｖ］であり、且つ、Ｖ_ＯＵＴが名目上３［Ｖ］である必要がある場合に、電圧レベルセレクタ５１２は、“２”のターゲットレベルを選択することが可能であるということを示してもよく、その結果、Ｌ_Ｘにおいて１／３Ｖ_ＩＮ電圧レベル（すなわち、４［Ｖ］）を生じる。ＰＷＭ制御信号は、そのターゲットレベルと（例えば、ＧＮＤ等の）他のターゲットレベルとの間のデューティサイクルを設定し、それによって、Ｌ_Ｘにおける平均電圧レベルは、約３［Ｖ］となるであろう。

【0059】

一般的に、定常状態動作（ｓｔｅａｄｙ－ｓｔａｔｅ ｏｐｅｒａｔｉｏｎｓ）の場合に、選択アルゴリズムの簡素化のために、インダクタＬを充電するか又は放電するＶ_ＯＵＴに最も近いターゲットレベル電圧（Ｔａｒｇｅｔ Ｌｅｖｅｌ ｖｏｌｔａｇｅ）を選択してもよい。一般的に、過渡応答（ｔｒａｎｓｉｅｎｔ ｒｅｓｐｏｎｓｅ）のために、その最も近いターゲットレベルよりも高い（充電のための）ターゲットレベル又はその最も近いターゲットレベルよりも低い（放電のための）ターゲットレベルを選択して、インダクタＬを迅速に充電し又は放電してもよい。電圧レベルセレクタ５１２は、例えば、ルックアップテーブル（ＬＵＴ）として、或いは、比較回路及び組合せ論理回路又はより一般化されているプロセッサ回路として、実装されてもよい。複数の実施形態のうちのいくつかにおいて、電圧レベルセレクタ５１２は、インダクタ電圧降下（ｉｎｄｕｃｔｏｒ ｖｏｌｔａｇｅ ｄｒｏｐ）、負荷過渡現象（ｌｏａｄ ｔｒａｎｓｉｅｎｔｓ）、出力偏差の大きさ（ｍａｇｎｉｔｕｄｅ ｏｆ ｏｕｔｐｕｔ ｄｅｖｉａｔｉｏｎｓ）、及び／又は外部ソースからの外部入力信号（ｅｘｔｅｒｎａｌ ｉｎｐｕｔ ｓｉｇｎａｌｓ ｆｒｏｍ ｅｘｔｅｒｎａｌ ｓｏｕｒｃｅｓ）等の追加的な要因に基づいて、充電又は放電の速度を増加させることを試みる（以下で説明されている）高度化されている方法を実装してもよい。電圧レベルセレクタ５１２の出力は、（例えば、入力ＰＷＭ制御信号から導出される）デューティサイクル情報のみならずスイッチ状態を含んでもよい。

【0060】

電圧レベルセレクタ５１２の出力は、マルチレベルスイッチ状態セレクタ５１４（Ｍｕｌｔｉ－Ｌｅｖｅｌ Ｓｗｉｔｃｈ Ｓｔａｔｅ Ｓｅｌｅｃｔｏｒ ５１４）に結合され、そのマルチレベルスイッチ状態セレクタは、一般的に、フライキャパシタＣｘのための電圧検出器４２２からの状態信号Ｃ_{Ｆｘ＿Ｈ／Ｌ}に結合されるであろう。電圧レベルセレクタ５１２が生成するターゲットレベルを考慮して、マルチレベルスイッチ状態セレクタ５１４は、フライキャパシタＣｘの電荷平衡を概ね達成する望ましい出力レベルのためのスイッチ状態のパターンを決定する。マルチレベルスイッチ状態セレクタ５１４は、例えば、比較回路及び組合せ論理として、ルックアップテーブル（ｌｏｏｋ－ｕｐ ｔａｂｌｅ （ＬＵＴ））として、又はより一般化されているプロセッサ回路として実装されてもよい。マルチレベルスイッチ状態セレクタ５１４の出力は、（特定の変換器セルのために必要とされるであろうような適切なレベルシフタ回路（ｌｅｖｅｌ－ｓｈｉｆｔｅｒ ｃｉｒｃｕｉｔｓ）及びドライバ回路（ｄｒｉｖｅｒｓ ｃｉｒｃｕｉｔｓ）によって）マルチレベル変換器セル４００のスイッチに結合され、マルチレベルスイッチ状態セレクタ５１４が決定するスイッチ状態設定のパターン（ｐａｔｔｅｒｎ ｏｆ ｓｗｉｔｃｈ ｓｔａｔｅ ｓｅｔｔｉｎｇｓ）を含む。スイッチ状態設定のパターンは、マルチレベル変換器セル４００の中のスイッチの構成を選択する。

【0061】

一般的に（常にではないが）、ＰＷＭベースの制御システム（ＰＷＭ－ｂａｓｅｄ ｃｏｎｔｒｏｌ ｓｙｓｔｅｍｓ）の場合には、電圧レベルセレクタ５１２及びＭレベルのスイッチ状態セレクタ５１４は、ＰＷＭ信号が変化するときにのみ、それらの状態を変化させる。例えば、ＰＷＭ信号がハイになるときに、電圧レベルセレクタ５１２は、いずれのレベルがインダクタＬの充電をもたらすか（ｗｈｉｃｈ ｌｅｖｅｌ ｒｅｓｕｌｔｓ ｉｎ ｃｈａｒｇｉｎｇ ｏｆ ｔｈｅ ｉｎｄｕｃｔｏｒ Ｌ）を選択し、Ｍレベルのスイッチ状態セレクタ５１４は、そのレベルの使用に対するバージョンを設定する（ｓｅｔｓ ｗｈｉｃｈ ｖｅｒｓｉｏｎ ｔｏ ｕｓｅ ｏｆ ｔｈａｔ ｌｅｖｅｌ）。その次に、ＰＷＭ信号がローになるときに、電圧レベルセレクタ５１２は、いずれのレベルがインダクタＬを放電することを可能とするか（ｗｈｉｃｈ ｌｅｖｅｌ ｃａｎ ｄｉｓｃｈａｒｇｅ ｔｈｅ ｉｎｄｕｃｔｏｒ Ｌ）を選択し、Ｍレベルのスイッチ状態セレクタ５１４は、そのレベルのいずれのバージョンを使用するか（ｗｈｉｃｈ ｖｅｒｓｉｏｎ ｏｆ ｔｈａｔ ｌｅｖｅｌ ｔｏ ｕｓｅ）を設定する。このようにして、電圧レベルセレクタ５１２及びＭレベルのスイッチ状態セレクタ５１４は、一般的に、ＰＷＭ信号が変化するときにのみ状態を変化させる（ＰＷＭ信号は、事実上、それらのクロック信号となる）。ところが、ＣＴＲＬ信号が電圧レベルセレクタ５１２の状態を変化させることが望ましい状況又はイベントが存在する場合がある。さらに、深刻なサイクル途中の不均衡（ｓｅｖｅｒｅ ｍｉｄ－ｃｙｃｌｅ ｉｍｂａｌａｎｃｅ）が生起するとき等、Ｃ_{Ｆｘ＿Ｈ／Ｌ}状態信号（Ｃ_{Ｆｘ＿Ｈ／Ｌ} ｓｔａｔｕｓ ｓｉｇｎａｌ（ｓ））がＭレベルのスイッチ状態セレクタ５１４に電力スイッチ設定の特定の構成を選択させる（ｃａｕｓｅ ｔｈｅ Ｍ－ｌｅｖｅｌ Ｓｗｉｔｃｈ Ｓｔａｔｅ Ｓｅｌｅｃｔｏｒ ５１４ ｔｏ ｓｅｌｅｃｔ ａ ｐａｒｔｉｃｕｌａｒ ｃｏｎｆｉｇｕｒａｔｉｏｎ ｏｆ ｐｏｗｅｒ ｓｗｉｔｃｈ ｓｅｔｔｉｎｇｓ）ことが望ましい状況又はイベントが存在する場合がある。複数の実施形態のうちのいくつかにおいて、例えば、非常に長い時間にわたって１つのレベルに“留められ”（ｂｅｉｎｇ “ｓｔｕｃｋ” ａｔ ｏｎｅ ｌｅｖｅｌ ｆｏｒ ａ ｖｅｒｙ ｌｏｎｇ ｔｉｍｅ）、潜在的に電荷不均衡を引き起こすことを回避するために、Ｍレベルのスイッチ状態セレクタ５１４にその状態の最適なバージョンを定期的に再評価させる（ｆｏｒｃｅｓ ｔｈｅ Ｍ－ｌｅｖｅｌ Ｓｗｉｔｃｈ Ｓｔａｔｅ Ｓｅｌｅｃｔｏｒ ５１４ ｔｏ ｒｅ－ｅｖａｌｕａｔｅ ｔｈｅ ｏｐｔｉｍａｌ ｖｅｒｓｉｏｎ ｏｆ ｔｈｅ ｓｔａｔｅ ｐｅｒｉｏｄｉｃａｌｌｙ）タイミング機能を含めることが有用である場合がある。

【0062】

図５に示されている制御回路の顕著な利点の１つは、その制御回路が、従来のマルチレベルＤＣ－ＤＣ変換器回路では達成できない出力電圧を表す複数の電圧レベルの間の境界ゾーンの中での電圧の生成を可能とするということである。

【0063】

代替的な調整されていない電荷ポンプの実施形態において、フィードバックコントローラ５０２及び電圧レベルセレクタ５１２を省略することが可能であり、代わりに、Ｍレベルのスイッチ状態セレクタ５１４にクロック信号ＣＬＫを印加してもよい。Ｍレベルのスイッチ状態セレクタ５１４は、（状態のあらかじめ定義されているシーケンスを循環するのと反対に（ａｓ ｏｐｐｏｓｅｄ ｔｏ ｃｙｃｌｉｎｇ ｔｈｒｏｕｇｈ ａ ｐｒｅ－ｄｅｆｉｎｅｄ ｓｅｑｕｅｎｃｙ ｏｆ ｓｔａｔｅｓ））どのような状態が過去に使用されているのかにかかわらず（ｒｅｇａｒｄｌｅｓｓ ｏｆ ｗｈａｔ ｓｗｉｔｃｈ ｓｔａｔｅ ｏｒ ｓｔａｔｅｓ ｗｅｒｅ ｕｓｅｄ ｉｎ ｔｈｅ ｐａｓｔ）、フライキャパシタＣｘを周期的に電荷平衡させる（ｐｅｒｉｏｄｉｃａｌｌｙ ｃｈａｒｇｅ ｂａｌａｎｃｅｓ ｔｈｅ ｆｌｙ ｃａｐａｃｉｔｏｒｓ Ｃｘ）スイッチ状態設定のパターン（ｐａｔｔｅｒｎ ｏｆ ｓｗｉｔｃｈ ｓｔａｔｅ ｓｅｔｔｉｎｇｓ）を生成するであろう。このことは、Ｖ_ＩＮの変化又はＶ_ＩＮの異常が生起する場合でさえ、そのシステムが、一般的に、常に、フライキャパシタＣｘの電荷平衡を求めるということを保証する。

【0064】

複数の実施形態のうちのいくつかにおいて、Ｍレベルのスイッチ状態セレクタ５１４は、従来の方法によって実装することが可能である随意的な電流測定入力５１６（ｃｕｒｒｅｎｔ－ｍｅａｓｕｒｅｍｅｎｔ ｉｎｐｕｔ ５１６）によって、インダクタＬを通って流れる電流Ｉ_Ｌを考慮に入れてもよい。

【0065】

以下では制御方法を記載し、マルチレベルスイッチ状態セレクタ５１４の中でその制御方法を実装して、過去のスイッチ状態にかかわらず、電荷平衡状態となるようにフライキャパシタＣｘを動作させる本質的に最適なスイッチ状態をサイクル毎に選択してもよい。

【0066】

一般的な制御方法

【0067】

Ｍレベルのマルチレベル変換器回路においては、（例えば、ＧＮＤ等の）レベル１又は（例えば、Ｖ_ＩＮ等の）レベルＭを達成するスイッチの構成は、フライキャパシタＣｘを効果的にバイパスする。逆に、複数の中間電圧レベルのすべてについて、少なくとも１つのフライキャパシタＣｘは、Ｖ_ＯＵＴに結合され、任意の中間電圧レベルを達成することが可能であるスイッチの少なくとも２つの構成が常に存在する。任意の特定の中間電圧レベルについて、スイッチの少なくとも１つの構成は、関連するフライキャパシタの充電をもたらし、スイッチの少なくとも１つの他の構成は、その関連するフライキャパシタの放電をもたらす。本発明の１つの態様は、スイッチ構成のパターンを動的に選択して、すなわち、任意の以前のスイッチングサイクルのスイッチ構成にかかわらず又は任意の以前のスイッチングサイクルのスイッチ構成の記憶なしに、スイッチ構成を選択して適切なレベルを選択し、及び、また、フライキャパシタＣｘの間で電荷を平衡させる充電スイッチ構成又は放電スイッチ構成のうちのいずれかを意図的に選択する方法でスイッチ構成を選択して適切なレベルを選択することによって、中間電圧レベルを必要とする任意の達成可能な出力電圧Ｖ_ＯＵＴを達成することができるという実現である。

【0068】

本発明の複数の実施形態は、正のインダクタＬ電流（充電Ｖ_ＯＵＴ）の場合には以下のアプローチを使用する。
（１） 充電を必要とするフライキャパシタＣｘは、そのフライキャパシタＣｘの充電スイッチ（外側スイッチ制御方法のときの外側ハイサイドスイッチ、又は、内側スイッチ制御方法の場合には内側ローサイドスイッチ）を閉じるように設定され、そして、
（２） 放電を必要とするフライキャパシタＣｘは、そのフライキャパシタＣｘの放電スイッチ（外側スイッチ制御方法の場合には外側ローサイドスイッチ、又は、内側スイッチ制御方法の場合には内側ハイサイドスイッチ）を閉じるように設定されるであろう。

【0069】

負のインダクタＬ電流（放電Ｖ_ＯＵＴ）の場合には、スイッチの選択は反転する。したがって、
（１） 充電を必要とするフライキャパシタＣｘは、そのフライキャパシタＣｘの充電スイッチ（外側スイッチ制御方法のときの外側ローサイドスイッチ、又は、内側スイッチ制御方法の場合には内側ハイサイドスイッチ）を閉じるように設定され、
（２） 放電を必要とするフライキャパシタＣｘは、そのフライキャパシタＣｘの放電スイッチ（外側スイッチ制御方法の場合には外側ハイサイドスイッチ、又は、内側スイッチ制御方法の場合には内側ローサイドスイッチ）を閉じるように設定されるであろう。

【0070】

再び、充電が特定のフライキャパシタＣｘに対して実際に生起するか否かは、一般的に、他のフライキャパシタのすべてのスイッチ状態に依存するということに留意するべきである。フライキャパシタＣ（ｘ）が実際に充電するか又は放電するためには、（外側スイッチ制御方法の場合には）（存在する場合には）次の内側フライキャパシタＣ（ｘ－１）（ｎｅｘｔ ｉｎｗａｒｄ ｆｌｙ ｃａｐａｃｉｔｏｒ Ｃ（ｘ－１））又は（内側スイッチ制御方法の場合には）（存在する場合には）前の外側フライキャパシタＣ（ｘ＋１）（ｐｒｅｖｉｏｕｓ ｏｕｔｗａｒｄ ｆｌｙ ｃａｐａｃｉｔｏｒ Ｃ（ｘ＋１））は、反対の状態（すなわち、放電又は充電）に設定される必要があり、それによって、バイパス状態は生起しない。

【0071】

Ｍ個の電圧レベル、すなわち、（例えば、ＧＮＤ等の）レベル１から（例えば、Ｖ_ＩＮ等の）レベルＭまでの電圧レベルを生成することが可能であるＭ次の任意のマルチレベル変換器回路の場合には、以下のスイッチの計数規則（ｓｗｉｔｃｈ ｃｏｕｎｔ ｒｕｌｅｓ）が任意のレベルｍに適用される。
（１） Ｍ－ｍ個のローサイドスイッチは、閉じられる（ＯＮ）ように設定される必要があり、
（２） ｍ－１個のハイサイドスイッチは、閉じられる（ＯＮ）ように設定される必要があり、
（３） ＯＮとなる必要がないスイッチは、ＯＦＦ（開かれる）となるように設定される必要がある。

【0072】

これらのスイッチの計数規則を考慮して、以下の一般化されているキャパシタ制御方法が、マルチレベルスイッチ状態セレクタ５１４の各々の状態変化に適用される。
（ステップ１） 以前にまだ選択されていないフライキャパシタ（ｆｌｙ ｃａｐａｃｉｔｏｒ ｔｈａｔ ｈａｓ ｎｏｔ ｐｒｅｖｉｏｕｓｌｙ ｂｅｅｎ ｓｅｌｅｃｔｅｄ）を選択する。
（ステップ２） 選択されているフライキャパシタの電圧が、そのフライキャパシタのＶｔａｒｇｅｔを上回り、且つ、選択されているフライキャパシタのための放電経路を有効化するために閉じるように設定することが可能である残りの（ｒｅｍａｉｎｉｎｇ）（すなわち、このサイクルにおいてこの方法によってまだ設定されていない（ｎｏｔ ｂｅｅｎ ｓｅｔ ｂｙ ｔｈｉｓ ｍｅｔｈｏｄ ｉｎ ｔｈｉｓ ｃｙｃｌｅ））ローサイドスイッチ又はハイサイドスイッチが存在する場合に、選択されているフライキャパシタのための放電経路を有効化するこれらのスイッチを閉じるように設定し（ｓｅｔ ｔｈｏｓｅ ｓｗｉｔｃｈｅｓ ｔｈａｔ ｅｎａｂｌｅ ａ ｄｉｓｃｈａｒｇｅ ｐａｔｈ ｆｏｒ ｔｈｅ ｓｅｌｅｃｔｅｄ ｆｌｙ ｃａｐａｃｉｔｏｒ ｔｏ ｂｅ ｃｌｏｓｅｄ）、（例えば、閉じるように設定されるローサイドスイッチの数及び閉じるように設定されるハイサイドスイッチの数についての）１つ又は複数の適切なカウンタを減少させ、現在のフライキャパシタに“完了”（すなわち、すでに選択されている）を示すフラグを立てる（ｆｌａｇ ｔｈｅ ｃｕｒｒｅｎｔ ｆｌｙ ｃａｐａｃｉｔｏｒ ａｓ “ｄｏｎｅ” （ｉ．ｅ．， ａｓ ｈａｖｉｎｇ ｂｅｅｎ ｓｅｌｅｃｔｅｄ））。そうでない場合には（選択されているフライキャパシタの電圧がそのフライキャパシタのＶｔａｒｇｅｔを下回っているため）、選択されているフライキャパシタのための充電経路を有効化するそれらのスイッチを閉じるように設定し（ｓｅｔ ｔｈｅ ｓｗｉｔｃｈｅｓ ｔｈａｔ ｅｎａｂｌｅ ａ ｃｈａｒｇｉｎｇ ｐａｔｈ ｆｏｒ ｔｈｅ ｓｅｌｅｃｔｅｄ ｆｌｙ ｃａｐａｃｉｔｏｒ ｔｏ ｂｅ ｃｌｏｓｅｄ）、現在のフライキャパシタに“完了”を示すフラグを立てる（ｆｌａｇ ｔｈｅ ｃｕｒｒｅｎｔ ｆｌｙ ｃａｐａｃｉｔｏｒ ａｓ “ｄｏｎｅ”）。
（ステップ３） フライキャパシタのすべてが選択されるまで、ステップ１に戻るようにループする。
（ステップ４） 残されているスイッチの残りの対（ｒｅｍａｉｎｉｎｇ ｐａｉｒ ｏｆ ｌｅｆｔ－ｏｖｅｒ ｓｗｉｔｃｈｅｓ）については、スイッチの計数規則及びカウンタ値に基づいて、ハイサイドスイッチ又はローサイドスイッチを閉じるように設定する。

【0073】

上記の一般化されているキャパシタ制御方法によって、より具体的なマルチレベルの電荷平衡制御方法を作成することが可能であり、例は、以下のようになる。

【0074】

Ａ． 外から内への方法（Ｏｕｔｗａｒｄ－Ｉｎ Ｍｅｔｈｏｄｓ）

【0075】

外から内への方法は、Ｍレベルの変換器回路の最も外側のフライキャパシタ（ｏｕｔｗａｒｄ－ｍｏｓｔ ｆｌｙ ｃａｐａｃｉｔｏｒ）（図４Ａの中のＣ［Ｍ－２］）から開始して、最も内側のフライキャパシタ（ｉｎｗａｒｄ－ｍｏｓｔ ｆｌｙ ｃａｐａｃｉｔｏｒ）（図４ＡのＣ１）に向かって順次的に作用する一般化されているキャパシタ制御方式に適用される。このようにして、外から内への方法は、外側フライキャパシタを優先する（ｇｉｖｅ ｐｒｉｏｒｉｔｙ ｔｏ ｔｈｅ ｏｕｔｗａｒｄ ｆｌｙ ｃａｐａｃｉｔｏｒｓ）、すなわち、外側フライキャパシタは、それらのフライキャパシタの制御されているスイッチを充電状態又は放電状態に設定する最初の機会を与えられる（ｇｉｖｅｎ ｔｈｅ ｆｉｒｓｔ ｏｐｐｏｒｔｕｎｉｔｙ ｔｏ ｓｅｔ ｔｈｅｉｒ ｃｏｎｔｒｏｌｌｅｄ ｓｗｉｔｃｈｅｓ ｔｏ ａ ｃｈａｒｇｉｎｇ ｏｒ ｄｉｓｃｈａｒｇｉｎｇ ｓｔａｔｅ）。バイパスされない任意のフライキャパシタのために、（存在する場合には）あとに続く（より内側にある）フライキャパシタは、そのフライキャパシタの制御されているスイッチを反対の状態（すなわち、放電又は充電）に設定する必要がある。このことは、同じ充電／放電状態が連続して選択されている（ｓａｍｅ ｃｈａｒｇｉｎｇ／ｄｉｓｃｈａｒｇｉｎｇ ｓｔａｔｅ ｉｓ ｂｅｉｎｇ ｓｅｌｅｃｔｅｄ ｉｎ ａ ｒｏｗ）ときに、より内側のフライキャパシタを優先することにつながる（ｒｅｓｕｌｔｓ ｉｎ ｔｈｅ ｍｏｒｅ ｉｎｗａｒｄ ｆｌｙ ｃａｐａｃｉｔｏｒｓ ｔａｋｉｎｇ ｐｒｅｃｅｄｅｎｃｅ）。

【0076】

外から内への方法の場合に、各々のフライキャパシタＣｘがスイッチの自身の外側のセットの状態を制御する外側スイッチ方法及び各々のフライキャパシタＣｘがスイッチの自身の内側のセットの状態を制御する内側スイッチ方法の２つの変形が存在する。

【0077】

（１） 外から内への外側スイッチ方法（Ｏｕｔｗａｒｄ－Ｉｎ Ｏｕｔｅｒ－Ｓｗｉｔｃｈ Ｍｅｔｈｏｄ）

【0078】

スイッチの計数規則を考慮し、スイッチの対の一方のスイッチを閉じるように設定することが、その対の他方のスイッチを開くように設定することを意味するということを考慮すると、次の一般的な外から内への外側スイッチ方法は、Ｍレベルの変換器回路の各々のスイッチングサイクルに適用される。
（ステップ１） まだ考慮されていない最も外側のフライキャパシタを選択する（したがって、フライキャパシタＣ［Ｍ－２］から開始する）。
（ステップ２） 選択されているフライキャパシタの電圧が、そのフライキャパシタのＶｔａｒｇｅｔを上回り、且つ、より内側のフライキャパシタのすべてのためのローサイドスイッチの数がまだ使い果たされていない（ｈａｓ ｎｏｔ ｂｅｅｎ ｅｘｈａｕｓｔｅｄ）場合には、選択されているフライキャパシタの外側ローサイドスイッチを閉じるように設定して、その選択されているフライキャパシタを放電させ、そうでない場合には、選択されているフライキャパシタの電圧が、そのフライキャパシタのＶｔａｒｇｅｔを下回るので、選択されているフライキャパシタの外側ハイサイドスイッチを閉じるように設定して、その選択されているフライキャパシタを充電する。
（ステップ３） フライキャパシタのすべてが選択されるまで、ステップ１に戻るようにループする。
（ステップ４） 残されている最も内側の内側スイッチ（Ｓ１及びＳ２）の残りの対（ｒｅｍａｉｎｉｎｇ ｐａｉｒ ｏｆ ｌｅｆｔ－ｏｖｅｒ ｉｎｗａｒｄ－ｍｏｓｔ ｉｎｎｅｒ ｓｗｉｔｃｈｅｓ （Ｓ１ ａｎｄ Ｓ２））について、スイッチの計数規則に基づいて、ハイサイドスイッチ又はローサイドスイッチを閉じるように設定する。

【0079】

いくつのハイサイドスイッチ又はローサイドスイッチを閉じ又は開くように設定しているのかを追跡し（ｋｅｅｐｉｎｇ ｔｒａｃｋ ｏｆ ｈｏｗ ｍａｎｙ ｈｉｇｈ－ｓｉｄｅ ｏｒ ｌｏｗ－ｓｉｄｅ ｓｗｉｔｃｈｅｓ ｈａｖｅ ｂｅｅｎ ｓｅｔ ｔｏ ｂｅ ｃｌｏｓｅｄ ｏｒ ｏｐｅｎｅｄ）、スイッチの合計数が制限に達する時点を知る複数の異なる方法が存在する。これを行う方法の１つは、各々のマルチレベル変換器回路が全体として特定の複雑さの構造を表し、各々のより内側のフライキャパシタ（ｅａｃｈ ｍｏｒｅ－ｉｎｗａｒｄ ｆｌｙ ｃａｐａｃｉｔｏｒ）が、次のより外側の変換器回路よりも１つ少ない利用可能な電圧レベルを有するより複雑でないマルチレベル変換器回路部分構造（ｓｕｂｓｔｒｕｃｔｕｒｅ）を表すということを認識することである。

【0080】

例えば、マルチレベルスイッチ状態セレクタ５１４によって実装されてもよい計数方法の１つ（ｏｎｅ ａｃｃｏｕｎｔｉｎｇ ｍｅｔｈｏｄ）は、以下のステップを含む。
（Ａ） ターゲットレベルをフライキャパシタＣｘに提供する。
（Ｂ） それ自身の測定電圧に応答して、フライキャパシタＣｘが、そのフライキャパシタＣｘのローサイドスイッチを閉じるように設定することによって、そのフライキャパシタＣｘそれ自体を放電するように設定する場合に、同じターゲットレベルは、次の内側のフライキャパシタに渡される（割り当てられる）。
（Ｃ） 代わりに、フライキャパシタＣｘが、そのフライキャパシタＣｘのハイサイドスイッチを閉じるように設定することによって、そのフライキャパシタＣｘそれ自体を充電するように設定する場合に、受信したターゲットレベルは１だけ減少させられ、次の内側のフライキャパシタに渡される（割り当てられる）。
（Ｄ） フライキャパシタＣｘのターゲットレベルが“１”である場合に、フライキャパシタＣｘは、そのフライキャパシタＣｘの外側ローサイドスイッチを閉じるように設定する必要がある。
（Ｅ） 逆に、フライキャパシタＣｘのターゲットレベルが、そのフライキャパシタＣｘに対応する変換器回路のより複雑でない部分構造（ｌｏｗｅｒ－ｃｏｍｐｌｅｘｉｔｙ ｓｕｂｓｔｒｕｃｔｕｒｅ）の最大電圧レベルを表す場合に、フライキャパシタＣｘは、そのフライキャパシタＣｘの外側ハイサイドスイッチを閉じるように設定する必要がある。
（Ｆ） プロセスは、関連するフライキャパシタＣｘを接続するスイッチのすべてを開いている状態又は閉じている状態に設定するまで、ステップ（Ｂ） に戻るようにループする。
（Ｇ） 残されている最も内側の内側スイッチ（Ｓ１及びＳ２）の残りの対（ｒｅｍａｉｎｉｎｇ ｐａｉｒ ｏｆ ｌｅｆｔ－ｏｖｅｒ ｉｎｗａｒｄ－ｍｏｓｔ ｉｎｎｅｒ ｓｗｉｔｃｈｅｓ （Ｓ１ ａｎｄ Ｓ２））について、スイッチの計数規則に基づいて、ハイサイドスイッチ又はローサイドスイッチを閉じるように設定する。

【0081】

この計数プロセスを解説するために、図６Ａは、ある１つの例示的な６レベルの変換器構造についてのターゲットレベル遷移（Ｔａｒｇｅｔ Ｌｅｖｅｌ ｔｒａｎｓｉｔｉｏｎｓ）及びフライキャパシタの充電イベント又は放電イベント（ｆｌｙ ｃａｐａｃｉｔｏｒ ｃｈａｒｇｅ ｏｒ ｄｉｓｃｈａｒｇｅ ｅｖｅｎｔｓ）の第１の例の図６００である。この図は、いくつのレベルが方法の各々のステップにおいて使用可能であるかを示し、影付きの行は、現在のステップが調整する必要があるターゲットレベルを示している。例えば、６レベルの変換器回路においては、利用可能なターゲットレベルは、レベル１（ＧＮＤ）、レベル２（１／５Ｖ_ＩＮ）、レベル３（２／５Ｖ_ＩＮ）、レベル４（３／５Ｖ_ＩＮ）、レベル５（４／５Ｖ_ＩＮ）、及びレベル６（Ｖ_ＩＮ）であり、それらの利用可能なターゲットレベルは、１乃至６（又は、０乃至５）からのカウント値として表されてもよい。

【0082】

最初の列（ｆｉｒｓｔ ｃｏｌｕｍｎ）は、（ＧＮＤからＶ_ＩＮまでの）６つのレベルのすべてが、最も外側のフライキャパシタ（すなわち、この例ではＣ４）のために利用可能であるということを示している。この例において提供されるターゲットレベルは、“３”（すなわち、２／５Ｖ_ＩＮ）であり、そのターゲットレベルは、制限最小電圧レベル又は制限最大電圧レベル（ｌｉｍｉｔｉｎｇ ｍｉｎｉｍｕｍ ｏｒ ｍａｘｉｍｕｍ ｖｏｌｔａｇｅ ｌｅｖｅｌ）ではない。このようにして、フライキャパシタＣ４は、それ自体の測定される電圧に基づいて、充電モード又は放電モードを自由に選択することができる。図示されている例では、フライキャパシタＣ４は、そのフライキャパシタＣ４の制御されているスイッチ（Ｓ１０及びＳ９）のために放電モードを選択し、その放電モードは、次のフライキャパシタへのＶ_ＩＮを１つのレベルだけ効果的に下げる（すなわち、次のフライキャパシタＣ３は、ＧＮＤと４／５Ｖ_ＩＮとの間に効果的に接続される）。

【0083】

２番目の列（ｓｅｃｏｎｄ ｃｏｌｕｍｎ）は、フライキャパシタＣ３が、より複雑でない５レベルの変換器の部分構造（ｌｏｗｅｒ－ｃｏｍｐｌｅｘｉｔｙ ５－Ｌｅｖｅｌ ｃｏｎｖｅｒｔｅｒ ｓｕｂｓｔｒｕｃｔｕｒｅ）の最も外側のキャパシタであるということを示す。フライキャパシタＣ４は、放電モードに設定されていたので、ターゲットレベルは、依然として“３”であり、フライキャパシタＣ３は、それ自体の測定される電圧に基づいて、充電モード又は放電モードを自由に選択することができる。図示されている例では、フライキャパシタＣ３は、そのフライキャパシタＣ３の制御されているスイッチ（Ｓ８及びＳ７）のために充電モードを選択し、その充電モードは、接地ノードを１つのレベルだけ増加させることによって、変換器回路の残りのより複雑でない部分構造から電圧レベルを効果的に除去する（すなわち、次のフライキャパシタＣ２は、１／５Ｖ_ＩＮと４／５Ｖ_ＩＮとの間に効果的に接続される）。

【0084】

３番目の列（ｔｈｉｒｄ ｃｏｌｕｍｎ）は、フライキャパシタＣ２が、より複雑でない４レベルの変換器の部分構造（ｌｏｗｅｒ－ｃｏｍｐｌｅｘｉｔｙ ４－Ｌｅｖｅｌ ｃｏｎｖｅｒｔｅｒ ｓｕｂｓｔｒｕｃｔｕｒｅ）の最も外側のキャパシタであるということを示す。フライキャパシタＣ３は充電されているので、ターゲットレベルは、“２”に減少させられる。フライキャパシタは、依然として、それ自体の測定される電圧に基づいて、充電モード又は放電モードを自由に選択することが可能である。図示されている例では、フライキャパシタＣ２は、そのフライキャパシタＣ２の制御されているスイッチ（Ｓ６及びＳ５）のために放電モードを選択し、その放電モードは、次のフライキャパシタへのＶ_ＩＮを１つのレベルだけ効果的に下げる（すなわち、次のフライキャパシタＣ１は、１／５Ｖ_ＩＮと３／５Ｖ_ＩＮとの間に効果的に接続される）。

【0085】

４番目の列（ｆｏｕｒｔｈ ｃｏｌｕｍｎ）は、フライキャパシタＣ１が、より複雑でない３レベルの変換器の部分構造（ｌｏｗｅｒ－ｃｏｍｐｌｅｘｉｔｙ ３－Ｌｅｖｅｌ ｃｏｎｖｅｒｔｅｒ ｓｕｂｓｔｒｕｃｔｕｒｅ）の最も外側のキャパシタであるということを示す。このフライキャパシタＣ１は、最後の使用可能なキャパシタであり、“２”のターゲットレベルカウントは中間にある（ｉｓ ｉｎ ｔｈｅ ｍｉｄｄｌｅ）ので、そのフライキャパシタは、それ自体の測定される電圧に基づいて、充電モード又は放電モードを自由に選択することができる。図示されている例では、フライキャパシタＣ１は、そのフライキャパシタＣ１の制御されるスイッチ（Ｓ４及びＳ３）のために充電モードを選択する。そのようにすると、接地レベルを除去し（ｒｅｍｏｖｅｓ ａ ｇｒｏｕｎｄ ｌｅｖｅｌ）、接地ノードを１つのレベルだけ（すなわち、２／５Ｖ_ＩＮと４／５Ｖ_ＩＮの間に）増加させることによって、変換器回路の残りのより複雑でない部分構造からレベルを効果的に除去する（ｅｆｆｅｃｔｉｖｅｌｙ ｒｅｍｏｖｅｓ ａ ｌｅｖｅｌ ｆｒｏｍ ｔｈｅ ｒｅｍａｉｎｉｎｇ ｌｏｗｅｒ－ｃｏｍｐｌｅｘｉｔｙ ｓｕｂｓｔｒｕｃｔｕｒｅｓ）。

【0086】

５番目の列（ｆｉｆｔｈ ｃｏｌｕｍｎ）は、最も内側の最も複雑度の低い部分構造（ｉｎｗａｒｄ－ｍｏｓｔ ｌｏｗｅｓｔ－ｃｏｍｐｌｅｘｉｔｙ ｓｕｂｓｔｒｕｃｔｕｒｅ）のスイッチの残されている対（ｌｅｆｔ－ｏｖｅｒ ｐａｉｒ ｏｆ ｓｗｉｔｃｈｅｓ）（Ｓ２及びＳ１）に関する。フライキャパシタＣ１は充電されているので、ターゲットレベルは、“１”に減少させられる。変換器回路のためのマルチレベルスイッチ状態セレクタ５１４は、いくつのハイサイドスイッチ及びローサイドスイッチが以前に閉じるように設定されているか（ｈｏｗ ｍａｎｙ ｈｉｇｈ－ｓｉｄｅ ｓｗｉｔｃｈｅｓ ａｎｄ ｌｏｗ－ｓｉｄｅ ｓｗｉｔｃｈｅｓ ｈａｖｅ ｂｅｅｎ ｓｅｔ ｔｏ ｂｅ ｃｌｏｓｅｄ ｐｒｅｖｉｏｕｓｌｙ）に依存して、ハイサイドスイッチ又はローサイドスイッチのうちのいずれかを閉じるように設定するであろう。その方法は、同じ状態のままであり（ｓｔａｙｓ ｔｈｅ ｓａｍｅ）、この時点において、ターゲットレベルは、“１”（すなわち、２／５Ｖ_ＩＮの最小部分構造のレベル）又は“２”（３／５Ｖ_ＩＮの最大部分構造のレベル）のうちのいずれかとなり、したがって、いずれのスイッチを閉じている状態に設定するかを指示する（ｄｉｃｔａｔｅ ｗｈｉｃｈ ｓｗｉｔｃｈ ｔｏ ｓｅｔ ｔｏ ａ ｃｌｏｓｅｄ ｓｔａｔｅ）。図示されている例では、ターゲットレベルカウントは、現在、“１”であるので、ローサイドスイッチは、閉じるように設定され、望ましい出力電圧Ｖ_ＯＵＴ＝２／５Ｖ_ＩＮは、６列目に到達する。

【0087】

上記プロセスにおける各々のステップは、このようにして、上位からある１つのレベルを除去することによって又は下位からある１つのレベルを除去することによって（ｅｉｔｈｅｒ ｂｙ ｒｅｍｏｖｉｎｇ ａ ｌｅｖｅｌ ｆｒｏｍ ｔｈｅ ｔｏｐ ｏｒ ｂｙ ｒｅｍｏｖｉｎｇ ａ ｌｅｖｅｌ ｆｒｏｍ ｔｈｅ ｂｏｔｔｏｍ）、１つずつターゲットレベルを減少させる。本質的に、各々のステップは、ターゲットレベルに達するまで、対応するフライキャパシタを充電し又は放電することを選択し、その時点で、残りのステップは出力に影響を与えなくなる。

【0088】

図６Ｂは、図６Ａに示されているプロセスが生成するスイッチ状態のパターンを示す表６５０である。各々のスイッチの対において、その表の２番目の行（ｓｅｃｏｎｄ ｒｏｗ）の中の“１”は、閉じるように設定される（ｓｅｔ ｔｏ ｂｅ ｃｌｏｓｅｄ）ということを示し、“０”は、開くように設定される（ｓｅｔ ｔｏ ｂｅ ｏｐｅｎ）ということを示す。例えば、対１の場合には、外側ローサイドスイッチＳ１０は、閉じるように設定され、外側ハイサイドスイッチＳ９は、開くように設定される。他の例として、対４の場合には、外側ローサイドスイッチＳ４は、開くように設定され、外側ハイサイドスイッチＳ３９は、閉じるように設定される。図示されている例は、正のインダクタ電流Ｉ_Ｌについての例であり、負のインダクタ電流Ｉ_Ｌについては、表６５０に示されている開かれている状態（ｏｐｅｎ ｓｔａｔｅ）及び閉じられている状態（ｃｌｏｓｅｄ ｓｔａｔｅ）は、逆になるであろうということに留意するべきである。

【0089】

図７Ａは、ある１つの例示的な６レベルの変換器の場合のターゲットレベルの遷移（Ｔａｒｇｅｔ Ｌｅｖｅｌ ｔｒａｎｓｉｔｉｏｎｓ）及びフライキャパシタの充電イベント又は放電イベント（ｆｌｙ ｃａｐａｃｉｔｏｒ ｃｈａｒｇｅ ｏｒ ｄｉｓｃｈａｒｇｅ ｅｖｅｎｔｓ）の第２の例の図７００である。図示されている例では、ステップは、プロセスの早い段階で最上位レベルに達する（ｒｅａｃｈ ｔｈｅ ｔｏｐ ｌｅｖｅｌ ｅａｒｌｙ ｏｎ ｉｎ ｔｈｅ ｐｒｏｃｅｓｓ）。

【0090】

最初の列（ｆｉｒｓｔ ｃｏｌｕｍｎ）は、（ＧＮＤからＶ_ＩＮまでの）６つのレベルのすべてが、最も外側のフライキャパシタ（すなわち、この例ではＣ４）のために利用可能であるということを示している。この例において提供される電圧ターゲットレベルは、“５”（すなわち、４／５Ｖ_ＩＮ）であり、そのターゲットレベルは、制限最小レベル又は制限最大レベル（ｌｉｍｉｔｉｎｇ ｍｉｎｉｍｕｍ ｏｒ ｍａｘｉｍｕｍ Ｌｅｖｅｌ）ではない。このようにして、フライキャパシタＣ４は、それ自体の測定される電圧に基づいて、充電モード又は放電モードを自由に選択することができる。図示されている例では、フライキャパシタＣ４は、そのフライキャパシタＣ４の制御されているスイッチのために放電モードを選択し、その放電モードは、次のフライキャパシタへのＶ_ＩＮを１つのレベルだけ効果的に下げる（すなわち、次のフライキャパシタＣ３は、ＧＮＤと４／５Ｖ_ＩＮとの間に効果的に接続される）。

【0091】

２番目の列（ｓｅｃｏｎｄ ｃｏｌｕｍｎ）は、フライキャパシタＣ３が、より複雑でない５レベルの変換器の部分構造（ｌｏｗｅｒ－ｃｏｍｐｌｅｘｉｔｙ ５－Ｌｅｖｅｌ ｃｏｎｖｅｒｔｅｒ ｓｕｂｓｔｒｕｃｔｕｒｅ）の最も外側のキャパシタであるということを示す。フライキャパシタＣ４は、放電モードに設定されていたので、ターゲットレベルは、依然として、“５”である。フライキャパシタＣ３は、この最大レベルによって制約される（ｃｏｎｓｔｒａｉｎｅｄ）。したがって、フライキャパシタＣ３は、充電モード（ｃｈａｒｇｅ ｍｏｄｅ）を選択する必要があり、その充電モードは、１つのレベル（ｏｎｅ Ｌｅｖｅｌ）だけ接地ノード（ｇｒｏｕｎｄ ｎｏｄｅ）を増加させることによって、変換器回路の残りの素子からレベルを効果的に除去する（ｅｆｆｅｃｔｉｖｅｌｙ ｒｅｍｏｖｅｓ ａ ｌｅｖｅｌ）（すなわち、次のフライキャパシタＣ２は、１／５Ｖ_ＩＮと４／５Ｖ_ＩＮとの間に効果的に接続される）。フライキャパシタＣ３が充電されているので、ターゲットレベルは、“５”から“４”に減少させられる。

【0092】

３番目の列（ｔｈｉｒｄ ｃｏｌｕｍｎ）は、フライキャパシタＣ２が、より複雑でない４レベルの変換器の部分構造（ｌｏｗｅｒ－ｃｏｍｐｌｅｘｉｔｙ ４－Ｌｅｖｅｌ ｃｏｎｖｅｒｔｅｒ ｓｕｂｓｔｒｕｃｔｕｒｅ）の最も外側のキャパシタであるということを示す。この時点で、そのターゲットレベルは、この部分構造についてのその最大レベルであり、且つ、フライキャパシタＣ２は、充電モードを選択するように強制され、したがって、ターゲットレベルカウンタは、“４”から“３”に減少させられる（すなわち、次のフライキャパシタＣ１は、２／５Ｖ_ＩＮと４／５Ｖ_ＩＮとの間に効果的に接続される）。充電モードは、そのフライキャパシタＣ２の制御されているスイッチ設定（ｃｏｎｔｒｏｌｌｅｄ ｓｗｉｔｃｈ ｓｅｔｔｉｎｇｓ）に関してフライキャパシタＣ２によって選択されるが、そのフライキャパシタＣ２は、他のフライキャパシタのスイッチ設定に起因して、実際の電流の流れに関してはバイパスされてもよい（ｍａｙ ｂｅ ｂｙｐａｓｓｅｄ ｉｎ ｔｅｒｍｓ ｏｆ ａｃｔｕａｌ ｃｕｒｒｅｎｔ ｆｌｏｗ）ということに留意するべきである。

【0093】

４番目の列（ｆｏｕｒｔｈ ｃｏｌｕｍｎ）は、フライキャパシタＣ１が、より複雑でない３レベルの変換器の部分構造（ｌｏｗｅｒ－ｃｏｍｐｌｅｘｉｔｙ ３－Ｌｅｖｅｌ ｃｏｎｖｅｒｔｅｒ ｓｕｂｓｔｒｕｃｔｕｒｅ）の最も外側のキャパシタであるということを示す。このフライキャパシタＣ１は、最後の利用可能なキャパシタであり、ターゲットレベルカウントは、このステップにおいて最大レベルとなっているので、フライキャパシタＣ１は、充電モードを選択するように強制され、したがって、ターゲットレベルは、“３”から“２”に減少させられる（すなわち、最後の部分構造は、３／５Ｖ_ＩＮと４／５Ｖ_ＩＮとの間に効果的に接続される）。ここでも、充電モードは、そのフライキャパシタＣ１の制御されているスイッチ設定に関してフライキャパシタＣ１によって選択されるが、そのフライキャパシタＣ１は、他のフライキャパシタのスイッチ設定に起因して、実際の電流の流れに関してはバイパスされてもよい。

【0094】

５番目の列（ｆｉｆｔｈ ｃｏｌｕｍｎ）は、最も複雑度の低い最も内側の部分構造（ｌｏｗｅｓｔ－ｃｏｍｐｌｅｘｉｔｙ ｉｎｗａｒｄ－ｍｏｓｔ ｓｕｂｓｔｒｕｃｔｕｒｅ）として、スイッチの残されている対（ｌｅｆｔ－ｏｖｅｒ ｐａｉｒ ｏｆ ｓｗｉｔｃｈｅｓ）に関する。変換器回路のためのマルチレベルスイッチ状態セレクタ５１４は、いくつのハイサイドスイッチ及びローサイドスイッチが以前に閉じるように設定されているか（ｈｏｗ ｍａｎｙ ｈｉｇｈ－ｓｉｄｅ ｓｗｉｔｃｈｅｓ ａｎｄ ｌｏｗ－ｓｉｄｅ ｓｗｉｔｃｈｅｓ ｈａｖｅ ｂｅｅｎ ｓｅｔ ｔｏ ｂｅ ｃｌｏｓｅｄ ｐｒｅｖｉｏｕｓｌｙ）に依存して、ハイサイドスイッチ又はローサイドスイッチのうちのいずれかを閉じるように設定するであろう。その方法は、同じ状態のままであり（ｓｔａｙｓ ｔｈｅ ｓａｍｅ）、この時点において、ターゲットレベルは、“１”（すなわち、３／５Ｖ_ＩＮの最小部分構造レベル（ｍｉｎｉｍｕｍ ｓｕｂｓｔｒｕｃｔｕｒｅ Ｌｅｖｅｌ ｏｆ ３／５Ｖ_ＩＮ））又は“２”（４／５Ｖ_ＩＮの最大部分構造レベル（ｍａｘｉｍｕｍ ｓｕｂｓｔｒｕｃｔｕｒｅ Ｌｅｖｅｌ ｏｆ ４／５Ｖ_ＩＮ））のうちのいずれかとなり、したがって、いずれのスイッチを閉じている状態に設定するかを指示する（ｄｉｃｔａｔｅ ｗｈｉｃｈ ｓｗｉｔｃｈ ｔｏ ｓｅｔ ｔｏ ａ ｃｌｏｓｅｄ ｓｔａｔｅ）。図示されている例では、ターゲットレベルカウントは、現在、“２”であるので、ハイサイドスイッチは、閉じるように設定され、望ましい出力電圧Ｖ_ＯＵＴ＝４／５Ｖ_ＩＮは、６列目に到達する。

【0095】

図７Ａの例では、最大状態に達すると直ちに、後続の部分構造のすべて（ａｌｌ ｓｕｂｓｅｑｕｅｎｔ ｓｕｂｓｔｒｕｃｔｕｒｅｓ）は、それらの部分構造のそれぞれのハイサイドスイッチをオンにし、出力への電力の流れをバイパスするように強制される。

【0096】

図７Ｂは、ある１つの例示的な６レベルの変換器構造の場合のターゲットレベルの遷移（Ｔａｒｇｅｔ Ｌｅｖｅｌ ｔｒａｎｓｉｔｉｏｎｓ）及びフライキャパシタの充電イベント又は放電イベント（ｆｌｙ ｃａｐａｃｉｔｏｒ ｃｈａｒｇｅ ｏｒ ｄｉｓｃｈａｒｇｅ ｅｖｅｎｔｓ）の第３の例の図７５０である。図示されている例では、それらのステージは、プロセスの早い段階で最下位レベルに到達する（ｒｅａｃｈ ｔｈｅ ｂｏｔｔｏｍ ｌｅｖｅｌ ｅａｒｌｙ ｏｎ ｉｎ ｔｈｅ ｐｒｏｃｅｓｓ）。

【0097】

最初の列（ｆｉｒｓｔ ｃｏｌｕｍｎ）は、再び、（ＧＮＤからＶ_ＩＮまでの）６つのレベルのすべてが、最も外側のフライキャパシタ（すなわち、この例では、Ｃ４）のために利用可能であるということを示している。この例において提供されるターゲットレベルは、“２”（すなわち、１／５Ｖ_ＩＮ）であり、そのターゲットレベルは、制限最小レベル又は制限最大レベル（ｌｉｍｉｔｉｎｇ ｍｉｎｉｍｕｍ ｏｒ ｍａｘｉｍｕｍ Ｌｅｖｅｌ）ではない。このようにして、フライキャパシタＣ４は、それ自体の測定される電圧に基づいて、充電モード又は放電モードを自由に選択することができる。図示されている例では、フライキャパシタＣ４は、そのフライキャパシタＣ４の制御されているスイッチのために放電モードを選択し、その放電モードは、次のフライキャパシタへのＶ_ＩＮを１つのレベルだけ効果的に下げる（すなわち、次のフライキャパシタＣ３は、ＧＮＤと４／５Ｖ_ＩＮとの間に効果的に接続される）。

【0098】

２番目の列（ｓｅｃｏｎｄ ｃｏｌｕｍｎ）は、再び、フライキャパシタＣ３が、より複雑でない５レベルの変換器の部分構造（ｌｏｗｅｒ－ｃｏｍｐｌｅｘｉｔｙ ５－Ｌｅｖｅｌ ｃｏｎｖｅｒｔｅｒ ｓｕｂｓｔｒｕｃｔｕｒｅ）の最も外側のキャパシタであるということを示す。フライキャパシタＣ４は、放電モードに設定されていたので、ターゲットレベルは、依然として、“２”である。したがって、フライキャパシタＣ３は、それ自体の測定される電圧に基づいて、充電モード又は放電モードを自由に選択することができる。図示されている例では、フライキャパシタＣ３は、そのフライキャパシタＣ３の制御されているスイッチの充電モードを選択し、その充電モードは、１つのレベルだけ接地ノードを増加させる（ｉｎｃｒｅａｓｉｎｇ ｔｈｅ ｇｒｏｕｎｄ ｎｏｄｅ ｂｙ ｏｎｅ Ｌｅｖｅｌ）ことによって、変換器回路の残りの素子からレベルを効果的に除去する（ｅｆｆｅｃｔｉｖｅｌｙ ｒｅｍｏｖｅｓ ａ ｌｅｖｅｌ ｆｒｏｍ ｔｈｅ ｒｅｍａｉｎｉｎｇ ｅｌｅｍｅｎｔｓ）（すなわち、次のフライキャパシタＣ２は、１／５Ｖ_ＩＮと４／５Ｖ_ＩＮとの間に効果的に接続される）。フライキャパシタＣ３が充電されているので、ターゲットレベルは、“２”から“１”に減少させられる。

【0099】

３番目の列（ｔｈｉｒｄ ｃｏｌｕｍｎ）は、フライキャパシタＣ２が、より複雑でない４レベルの変換器の部分構造（ｌｏｗｅｒ－ｃｏｍｐｌｅｘｉｔｙ ４－Ｌｅｖｅｌ ｃｏｎｖｅｒｔｅｒ ｓｕｂｓｔｒｕｃｔｕｒｅ）の最も外側のキャパシタであるということを示す。この時点で、ターゲットレベルは、この部分構造についてのその最小レベルであり（すなわち、フライキャパシタＣ２は、“１”のターゲットレベルをすでに受信し）、フライキャパシタＣ２は、放電モードを選択するように強制され、その放電モードは、１つのレベルだけ次のフライキャパシタへのＶ_ＩＮを効果的に下げる（すなわち、次のフライキャパシタＣ１は、１／５Ｖ_ＩＮと３／５Ｖ_ＩＮとの間に効果的に接続される）。放電モードは、そのフライキャパシタＣ２の制御されているスイッチ設定に関してフライキャパシタＣ２によって選択されるが、フライキャパシタＣ２は、他のフライキャパシタのスイッチ設定に起因して、実際の電流の流れに関してはバイパスされるであろうということに留意するべきである。

【0100】

４番目の列（ｆｏｕｒｔｈ ｃｏｌｕｍｎ）は、フライキャパシタＣ１が、より複雑でない３レベルの変換器の部分構造（ｌｏｗｅｒ－ｃｏｍｐｌｅｘｉｔｙ ３－Ｌｅｖｅｌ ｃｏｎｖｅｒｔｅｒ ｓｕｂｓｔｒｕｃｔｕｒｅ）の最も外側のキャパシタであるということを示す。このフライキャパシタＣ１は、最後の利用可能なキャパシタであり、ターゲットレベルカウント（Ｔａｒｇｅｔ Ｌｅｖｅｌ ｃｏｕｎｔ）は、最小レベルとなっているので、フライキャパシタＣ１は、放電モードを選択することを強制され、その放電モードは、１つのレベルだけ次の部分構造へのＶ_ＩＮを効果的に下げる（すなわち、次の部分構造は、１／５Ｖ_ＩＮと２／５Ｖ_ＩＮとの間に効果的に接続される）。ここでも、放電モードは、そのフライキャパシタＣ１の制御されているスイッチ設定に関して、フライキャパシタＣ１によって選択されるが、フライキャパシタＣ１は、他のフライキャパシタのスイッチ設定に起因して、実際の電流の流れに関してはバイパスされるであろう。

【0101】

５番目の列（ｆｉｆｔｈ ｃｏｌｕｍｎ）は、最も複雑度の低い最も内側の部分構造（ｌｏｗｅｓｔ－ｃｏｍｐｌｅｘｉｔｙ ｉｎｗａｒｄ－ｍｏｓｔ ｓｕｂｓｔｒｕｃｔｕｒｅ）として、スイッチの残されている対（ｌｅｆｔ－ｏｖｅｒ ｐａｉｒ ｏｆ ｓｗｉｔｃｈｅｓ）に関する。変換器回路のためのマルチレベルスイッチ状態セレクタ５１４は、いくつのハイサイドスイッチ及びローサイドスイッチが以前に閉じるように設定されているか（ｈｏｗ ｍａｎｙ ｈｉｇｈ－ｓｉｄｅ ｓｗｉｔｃｈｅｓ ａｎｄ ｌｏｗ－ｓｉｄｅ ｓｗｉｔｃｈｅｓ ｈａｖｅ ｂｅｅｎ ｓｅｔ ｔｏ ｂｅ ｃｌｏｓｅｄ ｐｒｅｖｉｏｕｓｌｙ）に依存して、ハイサイドスイッチ又はローサイドスイッチのうちのいずれかを閉じるように設定するであろう。その方法は、同じ状態のままであり（ｓｔａｙｓ ｔｈｅ ｓａｍｅ）、この時点において、ターゲットレベルは、“１”（すなわち、１／５Ｖ_ＩＮの最小部分構造レベル（ｍｉｎｉｍｕｍ ｓｕｂｓｔｒｕｃｔｕｒｅ Ｌｅｖｅｌ ｏｆ １／５Ｖ_ＩＮ））又は“２”（２／５Ｖ_ＩＮの最大部分構造レベル（ｍａｘｉｍｕｍ ｓｕｂｓｔｒｕｃｔｕｒｅ Ｌｅｖｅｌ ｏｆ ２／５Ｖ_ＩＮ））のうちのいずれかとなり、したがって、いずれのスイッチを閉じている状態に設定するかを指示する（ｄｉｃｔａｔｅ ｗｈｉｃｈ ｓｗｉｔｃｈ ｔｏ ｓｅｔ ｔｏ ａ ｃｌｏｓｅｄ ｓｔａｔｅ）。図示されている例では、ターゲットレベルカウントは、現在、“１”であるので、ローサイドスイッチは、閉じるように設定され、望ましい出力電圧Ｖ_ＯＵＴ＝１／５Ｖ_ＩＮは、６列目に到達する。

【0102】

図７Ｂの例では、最小状態に達すると直ちに、後続の部分構造のすべては、それらの部分構造のそれぞれのローサイドスイッチをオンにし、出力への電力の流れをバイパスするように強制される。

【0103】

上記の例によって示されているように、充電モード又は放電モードは、最上位レベル又は最下位レベルを選択するまで（ｕｎｔｉｌ ｔｈｅ ｔｏｐ ｏｒ ｂｏｔｔｏｍ ｌｅｖｅｌ ｉｓ ｐｉｃｋｅｄ）、各々の部分構造のために選択される。その後に、残りの内側の部分構造のすべては、また、同様に、それらの部分構造の最上位レベル又は最下位レベルを選択するように強制される。

【0104】

図８は、外から内への外側スイッチ方法（Ｏｕｔｗａｒｄ－Ｉｎ ｏｕｔｅｒ－ｓｗｉｔｃｈ ｍｅｔｈｏｄ）のより詳細なフローチャート８００である。最も外側のフライキャパシタから開始して（Ｂｅｇｉｎｎｉｎｇ ｗｉｔｈ ｔｈｅ ｏｕｔｗａｒｄ－ｍｏｓｔ ｆｌｙ ｃａｐａｃｉｔｏｒ）［ステップ８０２］、マルチレベルスイッチ状態セレクタ５１４は、ターゲットレベルが最小となっているか否かを決定し（ｄｅｔｅｒｍｉｎｅｓ ｉｆ ｔｈｅ Ｔａｒｇｅｔ Ｌｅｖｅｌ ｉｓ ａｔ ｔｈｅ ｍｉｎｉｍｕｍ）［ステップ８０４］、ターゲットレベルが最小となっている場合に、変換器回路の中の残りのスイッチの対のすべての外側ローサイドスイッチは、閉じるように設定され（ｔｈｅ ｏｕｔｅｒ ｌｏｗ－ｓｉｄｅ ｓｗｉｔｃｈｅｓ ｏｆ ａｌｌ ｒｅｍａｉｎｉｎｇ ｓｗｉｔｃｈ ｐａｉｒｓ ｉｎ ｔｈｅ ｃｏｎｖｅｒｔｅｒ ｃｉｒｃｕｉｔ ａｒｅ ｓｅｔ ｔｏ ｂｅ ｃｌｏｓｅｄ）［ステップ８０６］、そして、プロセスは完了する［ステップ８２２］。図においては、簡潔にするために、“閉じるように設定される（ｓｅｔ ｔｏ ｂｅ ｃｌｏｓｅｄ）”は、“閉じる（ｃｌｏｓｅ）”に短縮され、“閉じる”は、最終的に、スイッチ状態のセットが完全に決定されるときに生起すること（ｗｈａｔ ｏｃｃｕｒｓ ａｓ ｔｈｅ ｓｅｔ ｏｆ ｓｗｉｔｃｈ ｓｔａｔｅｓ ｉｓ ｆｕｌｌｙ ｄｅｔｅｒｍｉｎｅｄ）、又は、スイッチ状態のセットが完全に決定された後に生起すること（ｗｈａｔ ｏｃｃｕｒｓ ａｆｔｅｒ ｔｈｅ ｓｅｔ ｏｆ ｓｗｉｔｃｈ ｓｔａｔｅｓ ｉｓ ｆｕｌｌｙ ｄｅｔｅｒｍｉｎｅｄ）である。

【0105】

ターゲットレベルが最小となっていない場合には（Ｉｆ ｔｈｅ Ｔａｒｇｅｔ Ｌｅｖｅｌ ｉｓ ｎｏｔ ａｔ ｔｈｅ ｍｉｎｉｍｕｍ）［ステップ８０４］、マルチレベルスイッチ状態セレクタ５１４は、ターゲットレベルが最大となっているか否かを決定し（ｄｅｔｅｒｍｉｎｅｓ ｉｆ ｔｈｅ Ｔａｒｇｅｔ Ｌｅｖｅｌ ｉｓ ａｔ ｔｈｅ ｍａｘｉｍｕｍ）［ステップ８０８］、ターゲットレベルが最大となっている場合には、変換器回路の中の残りのスイッチの対のすべての外側ハイサイドスイッチは、閉じるように設定され（ｔｈｅ ｏｕｔｅｒ ｈｉｇｈ－ｓｉｄｅ ｓｗｉｔｃｈｅｓ ｏｆ ａｌｌ ｒｅｍａｉｎｉｎｇ ｓｗｉｔｃｈ ｐａｉｒｓ ｉｎ ｔｈｅ ｃｏｎｖｅｒｔｅｒ ｃｉｒｃｕｉｔ ａｒｅ ｓｅｔ ｔｏ ｂｅ ｃｌｏｓｅｄ）［ステップ８１０］、プロセスは完了する［ステップ８２２］。決定ステップ８０４及び８０８（ｄｅｃｉｓｉｏｎ ｓｔｅｐｓ ８０４ ａｎｄ ８０８）は、いずれかの順序で実行されてもよいということに留意するべきである。

【0106】

ターゲットレベルが最大となっていない場合には（Ｉｆ ｔｈｅ Ｔａｒｇｅｔ Ｌｅｖｅｌ ｉｓ ｎｏｔ ａｔ ｔｈｅ ｍａｘｉｍｕｍ）［ステップ８０８］、マルチレベルスイッチ状態セレクタ５１４は、現在のフライキャパシタの両端の電圧が、そのフライキャパシタのためのＶｔａｒｇｅｔを上回るか否かを決定し（ｄｅｔｅｒｍｉｎｅｓ ｉｆ ｔｈｅ ｖｏｌｔａｇｅ ａｃｒｏｓｓ ｔｈｅ ｃｕｒｒｅｎｔ ｆｌｙ ｃａｐａｃｉｔｏｒ ｉｓ ａｂｏｖｅ Ｖｔａｒｇｅｔ ｆｏｒ ｔｈａｔ ｆｌｙ ｃａｐａｃｉｔｏｒ）［ステップ８１２］、現在のフライキャパシタの両端の電圧が、そのフライキャパシタのためのＶｔａｒｇｅｔを上回る場合には、そのフライキャパシタが制御する外側ローサイドスイッチは、閉じるように設定され、その外側ローサイドスイッチは、そのフライキャパシタを放電モードにする（ｐｌａｃｅｓ ｔｈａｔ ｆｌｙ ｃａｐａｃｉｔｏｒ ｉｎｔｏ ａ ｄｉｓｃｈａｒｇｅ ｍｏｄｅ）［ステップ８１４］。その後に、処理は、ステップ８１８に続く。

【0107】

フライキャパシタの両端の電圧が、そのフライキャパシタのためのＶｔａｒｇｅｔを上回っていない場合には（Ｉｆ ｔｈｅ ｖｏｌｔａｇｅ ａｃｒｏｓｓ ｔｈｅ ｆｌｙ ｃａｐａｃｉｔｏｒ ｉｓ ｎｏｔ ａｂｏｖｅ Ｖｔａｒｇｅｔ ｆｏｒ ｔｈａｔ ｆｌｙ ｃａｐａｃｉｔｏｒ）［ステップ８１２］、そのフライキャパシタが制御する外側ハイサイドスイッチは、閉じるように設定され、その外側ハイサイドスイッチは、そのフライキャパシタを充電モードにし（ｐｌａｃｅｓ ｔｈａｔ ｆｌｙ ｃａｐａｃｉｔｏｒ ｉｎｔｏ ａ ｃｈａｒｇｅ ｍｏｄｅ）、加えて、ターゲットレベルは減少させられる［ステップ８１６］。その後に、処理はステップ８１８に続く。

【0108】

スイッチの対のすべてが適切な状態に設定されているか否かについて決定を行い（ｄｅｔｅｒｍｉｎａｔｉｏｎ ｉｓ ｍａｄｅ ａｓ ｔｏ ｗｈｅｔｈｅｒ ａｌｌ ｓｗｉｔｃｈ ｐａｉｒｓ ｈａｖｅ ｈａｄ ａｐｐｒｏｐｒｉａｔｅ ｓｔａｔｅｓ ｓｅｔ）［ステップ８１８］、スイッチの対のすべてが適切な状態に設定されている場合には、処理は完了し［ステップ８２２］、スイッチの対のすべてが適切な状態に設定されていない場合には、外側スイッチの次のより内側の対（ｔｈｅ ｎｅｘｔ ｍｏｒｅ－ｉｎｗａｒｄ ｐａｉｒ ｏｆ ｏｕｔｅｒ ｓｗｉｔｃｈｅｓ）を選択し、外側スイッチの次のより内側の対が残っていない場合には、最も内側の内側スイッチの対（Ｓ１， Ｓ２）（ｔｈｅ ｐａｉｒ ｏｆ ｉｎｗａｒｄ－ｍｏｓｔ ｉｎｎｅｒ ｓｗｉｔｃｈｅｓ （Ｓ１， Ｓ２））を選択し［ステップ８２０］、処理は、ステップ８０４にループする。フライキャパシタＣｘが制御するスイッチ（内側スイッチ又は外側スイッチ）のいずれかの対のスイッチ状態は、常に、相補的であるので、対の一方のスイッチのために閉じられている状態を選択することは、必然的に、対の他方のスイッチが開かれている状態を有するということを意味する。

【0109】

外から内への外側スイッチ方法（Ｏｕｔｗａｒｄ－Ｉｎ ｏｕｔｅｒ－ｓｗｉｔｃｈ ｍｅｔｈｏｄ）は、フライキャパシタＣｘの電荷平衡を維持しながら（ｗｈｉｌｅ ｐｒｅｓｅｒｖｉｎｇ ｔｈｅ ｃｈａｒｇｅ－ｂａｌａｎｃｅ ｏｆ ｔｈｅ ｆｌｙ ｃａｐａｃｉｔｏｒ Ｃｘ）、任意のレベルから他のレベルへの任意の遷移（ａｒｂｉｔｒａｒｙ ｔｒａｎｓｉｔｉｏｎｓ ｆｒｏｍ ａｎｙ Ｌｅｖｅｌ ｔｏ ｏｔｈｅｒ Ｌｅｖｅｌ）を可能とする。加えて、この方法は、必要に応じてキャパシタを自動的に再び平衡させながら（ｗｈｉｌｅ ａｕｔｏｍａｔｉｃａｌｌｙ ｒｅｂａｌａｎｃｉｎｇ ｃａｐａｃｉｔｏｒｓ）、配線及び負荷の過渡現象を処理する（ｄｅａｌ ｗｉｔｈ ｌｉｎｅ ａｎｄ ｌｏａｄ ｔｒａｎｓｉｅｎｔｓ）ことが可能である。この方法の他の利点は、実装の容易さである、すなわち、その方法は、各々のフライキャパシタの両端の電圧を検知し、そのフライキャパシタと関連するスイッチの状態を決定するために、そのフライキャパシタのためのターゲット電圧とその電圧とを比較するのと同じくらい簡単である。

【0110】

外から内への外側スイッチ方法の変形方法は、複数の適用のうちのいくつかにおいては便利である場合がある。例えば、最も外側のキャパシタは、それらのキャパシタの充電状態／放電状態に関して最初に選択されるので、より複雑な決定木を導入する（ｉｎｔｒｏｄｕｃｅ ａ ｍｏｒｅ ｃｏｍｐｌｅｘ ｄｅｃｉｓｉｏｎ ｔｒｅｅ）ことが有益となる場合がある。
（１） 現在の変換器の構造又は部分構造（ｔｈｅ ｃｕｒｒｅｎｔ ｃｏｎｖｅｒｔｅｒ ｓｔｒｕｃｔｕｒｅ ｏｒ ｓｕｂｓｔｒｕｃｔｕｒｅ）のフライキャパシタが電荷平衡を必要としない一方で、内側フライキャパシタ（ｉｎｗａｒｄ ｆｌｙ ｃａｐａｃｉｔｏｒ）が電荷平衡を必要とする場合には、現在のフライキャパシタ（ｔｈｅ ｃｕｒｒｅｎｔ ｆｌｙ ｃａｐａｃｉｔｏｒ）は、内側フライキャパシタが電荷平衡を行うことを可能とするそれらのスイッチ状態（ｔｈｏｓｅ ｓｗｉｔｃｈ ｓｔａｔｅｓ ｔｈａｔ ａｌｌｏｗ ｔｈｅ ｉｎｗａｒｄ ｆｌｙ ｃａｐａｃｉｔｏｒ ｔｏ ｃｈａｒｇｅ ｂａｌａｎｃｅ）に、その現在のフライキャパシタのスイッチ状態の選択を制限してもよい。
（２） ２つのプロセスステップが連続して同じスイッチ状態を選択する（ｔｗｏ ｐｒｏｃｅｓｓ ｓｔｅｐｓ ｉｎ ｓｕｃｃｅｓｓｉｏｎ ｓｅｌｅｃｔ ｔｈｅ ｓａｍｅ ｓｗｉｔｃｈ ｓｔａｔｅ）場合に、外側フライキャパシタ（ｏｕｔｗａｒｄ ｆｌｙ ｃａｐａｃｉｔｏｒ）は、効果的にバイパスされる。したがって、条件を追加することが可能である（ａ ｃｏｎｄｉｔｉｏｎ ｃａｎ ｂｅ ａｄｄｅｄ）、すなわち、現在のフライキャパシタが緊急の電荷平衡を必要とする（ｒｅｑｕｉｒｅｓ ｕｒｇｅｎｔ ｃｈａｒｇｅ ｂａｌａｎｃｉｎｇ）場合には、現在のフライキャパシタと比較して（充電又は放電等の）反対のスイッチ状態を選択するように次のより内側のフライキャパシタに強制し、許可される場合には、それによって、より外側の部分構造は、バイパスされないであろう。

【0111】

（２） 外から内への内側スイッチ方法（Ｏｕｔｗａｒｄ－Ｉｎ Ｉｎｎｅｒ－Ｓｗｉｔｃｈ Ｍｅｔｈｏｄ）

【0112】

再び、スイッチの計数規則（ｓｗｉｔｃｈ ｃｏｕｎｔ ｒｕｌｅｓ）、及び、スイッチの対のうちの一方のスイッチを閉じるように設定することは、その対の他方のスイッチが開くように設定されるということを意味するということを考慮して、以下の一般的な外から内への内側スイッチ方法は、Ｍレベルの変換器回路の各々のスイッチングサイクルに適用される。
ステップ（１） まだ考慮されていない最も外側のフライキャパシタ（ｔｈｅ ｏｕｔｗａｒｄ－ｍｏｓｔ ｆｌｙ ｃａｐａｃｉｔｏｒ ｔｈａｔ ｈａｓ ｎｏｔ ｂｅｅｎ ｃｏｎｓｉｄｅｒｅｄ ｙｅｔ）を選択する（したがって、フライキャパシタＣ［Ｍ－２］から開始する）。
ステップ（２） 選択されているフライキャパシタの電圧が、そのフライキャパシタのＶｔａｒｇｅｔを上回り、且つ、より内側のフライキャパシタのすべてのためのハイサイドスイッチの数が使い果たされていない（ｔｈｅ ｎｕｍｂｅｒ ｏｆ ｈｉｇｈ－ｓｉｄｅ ｓｗｉｔｃｈｅｓ ｆｏｒ ａｌｌ ｍｏｒｅ－ｉｎｗａｒｄ ｆｌｙ ｃａｐａｃｉｔｏｒｓ ｈａｓ ｎｏｔ ｂｅｅｎ ｅｘｈａｕｓｔｅｄ）場合には、選択されているフライキャパシタの内側ハイサイドスイッチを閉じるように設定して、その選択されているフライキャパシタを放電させる。そうでない場合には、その選択されているフライキャパシタの電圧は、そのフライキャパシタのＶｔａｒｇｅｔを下回るので、選択されているフライキャパシタの内側ローサイドスイッチを閉じるように設定して、その選択されているフライキャパシタを充電する。
ステップ（３） フライキャパシタのすべてが選択されるまで、ステップ１にループする。
ステップ（４） 残されている最も外側の外側スイッチの残りの対（Ｓ［２＊ｘ＋１］及びＳ［２＊ｘ＋２］）について（Ｆｏｒ ｔｈｅ ｒｅｍａｉｎｉｎｇ ｐａｉｒ ｏｆ ｌｅｆｔ－ｏｖｅｒ ｏｕｔｗａｒｄ－ｍｏｓｔ ｏｕｔｅｒ ｓｗｉｔｃｈｅｓ （Ｓ［２＊ｘ＋１］ ａｎｄ Ｓ［２＊ｘ＋２］））、スイッチの計数規則に基づいて、ハイサイドスイッチ又はローサイドスイッチを閉じるように設定する。

【0113】

外から内への内側スイッチ方法（Ｏｕｔｗａｒｄ－Ｉｎ ｉｎｎｅｒ－ｓｗｉｔｃｈ ｍｅｔｈｏｄ）は、外から内への外側スイッチ方法（Ｏｕｔｗａｒｄ－Ｉｎ ｏｕｔｅｒ－ｓｗｉｔｃｈ ｍｅｔｈｏｄ）とほとんど同じである。主な相違点は、
（１） フライキャパシタを充電させ又は放電させることを決定するときに、反対側のスイッチを選択し（ハイサイド対ローサイド）、及び、
（２） 残されているスイッチは、最も内側のスイッチではなく、むしろ、外側のスイッチの最も外側の対である、
ということである。

【0114】

いくつのハイサイドスイッチ又はローサイドスイッチを閉じ又は開くように設定しているのかを追跡し（ｋｅｅｐｉｎｇ ｔｒａｃｋ ｏｆ ｈｏｗ ｍａｎｙ ｈｉｇｈ－ｓｉｄｅ ｏｒ ｌｏｗ－ｓｉｄｅ ｓｗｉｔｃｈｅｓ ｈａｖｅ ｂｅｅｎ ｓｅｔ ｔｏ ｂｅ ｃｌｏｓｅｄ ｏｒ ｏｐｅｎｅｄ）、スイッチの合計数が制限に達する時点を知る（ｋｎｏｗｉｎｇ ｗｈｅｎ ｔｈｅ ｌｉｍｉｔ ｏｆ ｔｏｔａｌ ｓｗｉｔｃｈｅｓ ｈａｓ ｂｅｅｎ ｒｅａｃｈｅｄ）ことに関する外から内への外側スイッチ方法のために上記で説明されている簡素化されている計数方法（ｓｉｍｐｌｉｆｉｅｄ ａｃｃｏｕｎｔｉｎｇ ｍｅｔｈｏｄ）は、外から内への内側スイッチ方法のために軽微な修正を必要とする。マルチレベルスイッチ状態セレクタ５１４において実装されてもよいある１つの修正されている計数方法は、以下のステップを含む。
（Ａ） フライキャパシタＣｘは、ターゲットレベルを提供される。
（Ｂ） それ自体の測定される電圧に応答して、フライキャパシタＣｘが、そのフライキャパシタＣｘのローサイドスイッチを閉じるように設定することによって、充電するようにそのフライキャパシタＣｘ自体を設定する場合に、次の内部フライキャパシタ（ｎｅｘｔ ｉｎｎｅｒ ｆｌｙ ｃａｐａｃｉｔｏｒ）のために同じターゲットレベルを渡す（ｔｈｅ ｓａｍｅ Ｔａｒｇｅｔ Ｌｅｖｅｌ ｉｓ ｐａｓｓｅｄ ｏｎ）。
（Ｃ） 代わりに、フライキャパシタＣｘが、そのフライキャパシタＣｘのハイサイドスイッチを閉じるように設定することによって、放電するようにそのフライキャパシタＣｘ自体を設定する場合に、受信したターゲットレベルは、１だけ減少させられ、次の内部フライキャパシタに渡される。
（Ｄ） フライキャパシタＣｘのターゲットレベルが“１”である場合に、そのフライキャパシタＣｘは、そのフライキャパシタＣｘのローサイドスイッチを閉じるように設定する必要がある。
（Ｅ） 反対に、フライキャパシタＣｘのターゲットレベルが、変換器回路のその部分構造の最大電圧レベルとなっている場合に、そのフライキャパシタＣｘは、そのフライキャパシタＣｘのハイサイドスイッチを閉じるように設定する必要がある。
（Ｇ） 残されている最も外側の外側スイッチの残りの対（Ｓ［２＊ｘ＋１］及びＳ［２＊ｘ＋２］）については（Ｆｏｒ ｔｈｅ ｒｅｍａｉｎｉｎｇ ｐａｉｒ ｏｆ ｌｅｆｔ－ｏｖｅｒ ｏｕｔｗａｒｄ－ｍｏｓｔ ｏｕｔｅｒ ｓｗｉｔｃｈｅｓ （Ｓ［２＊ｘ＋１］ ａｎｄ Ｓ［２＊ｘ＋２］））、スイッチの計数規則に基づいて、ハイサイドスイッチ又はローサイドスイッチを閉じるように設定する。

【0115】

図９は、外から内への内側スイッチ方法のより詳細なフローチャート９００である。最も外側のフライキャパシタから開始して［ステップ９０２］、マルチレベルスイッチ状態セレクタ５１４は、ターゲットレベルが最小となっているか否かを決定し（ｄｅｔｅｒｍｉｎｅｓ ｉｆ ｔｈｅ Ｔａｒｇｅｔ Ｌｅｖｅｌ ｉｓ ａｔ ｔｈｅ ｍｉｎｉｍｕｍ）［ステップ９０４］、ターゲットレベルが最小となっている場合に、変換器回路の中の残りのスイッチの対のすべての内側ローサイドスイッチを閉じるように設定し［ステップ９０６］、プロセスは完了する［ステップ９２２］。図の中では簡潔にするために、“閉じるように設定される”は、“閉じる”と短縮され、“閉じる”は、最終的に、スイッチ状態のセットを完全に決定するときに、又は、スイッチ状態のセットを完全に決定した後に、生起することである。

【0116】

ターゲットレベルが最小となっていない場合には［ステップ９０４］、マルチレベルスイッチ状態セレクタ５１４は、ターゲットレベルが最大となっているか否かを決定し（ｄｅｔｅｒｍｉｎｅｓ ｉｆ ｔｈｅ Ｔａｒｇｅｔ Ｌｅｖｅｌ ｉｓ ａｔ ｔｈｅ ｍａｘｉｍｕｍ）［ステップ９０８］、ターゲットレベルが最大となっている場合には、変換器回路の中の残りのスイッチの対のすべての内側ハイサイドスイッチを閉じるように設定し［ステップ９１０］、プロセスは完了する［ステップ９２２］。決定ステップ９０４及び９０８（ｄｅｃｉｓｉｏｎ ｓｔｅｐｓ ９０４ ａｎｄ ９０８）は、いずれかの順序で実行されてもよいということに留意するべきである。

【0117】

ターゲットレベルが最大となっていない場合には［ステップ９０８］、マルチレベルスイッチ状態セレクタ５１４は、現在のフライキャパシタの両端の電圧がそのフライキャパシタのためのＶｔａｒｇｅｔを上回るか否かを決定し（ｄｅｔｅｒｍｉｎｅｓ ｉｆ ｔｈｅ ｖｏｌｔａｇｅ ａｃｒｏｓｓ ｔｈｅ ｃｕｒｒｅｎｔ ｆｌｙ ｃａｐａｃｉｔｏｒ ｉｓ ａｂｏｖｅ Ｖｔａｒｇｅｔ ｆｏｒ ｔｈａｔ ｆｌｙ ｃａｐａｃｉｔｏｒ）［ステップ９１２］、現在のフライキャパシタの両端の電圧がそのフライキャパシタのためのＶｔａｒｇｅｔを下回る場合に、そのフライキャパシタが制御する内側ローサイドスイッチを閉じるように設定し、その内側ローサイドスイッチは、そのフライキャパシタを充電モードにする［ステップ９１４］。その後、処理はステップ９１８に続く。

【0118】

フライキャパシタの両端の電圧がそのフライキャパシタのためのＶｔａｒｇｅｔを上回っていない場合には［ステップ９１２］、そのフライキャパシタが制御する内側ハイサイドスイッチを閉じるように設定し、その内側ハイサイドスイッチは、フライキャパシタを放電モードにし、加えて、ターゲットレベルは減少させられる［ステップ９１６］。その後、処理はステップ９１８に続く。

【0119】

スイッチの対のすべてが適切な状態に設定されているか否かについての決定が行われ（Ａ ｄｅｔｅｒｍｉｎａｔｉｏｎ ｉｓ ｍａｄｅ ａｓ ｔｏ ｗｈｅｔｈｅｒ ａｌｌ ｓｗｉｔｃｈ ｐａｉｒｓ ｈａｖｅ ｈａｄ ａｐｐｒｏｐｒｉａｔｅ ｓｔａｔｅｓ ｓｅｔ）［ステップ９１８］、スイッチの対のすべてが適切な状態に設定されている場合には、プロセスは完了し［ステップ９２２］、スイッチの対のすべてが適切な状態に設定されているわけではない場合には、内側スイッチの次のより内側の対（ｔｈｅ ｎｅｘｔ ｍｏｒｅ－ｉｎｗａｒｄ ｐａｉｒ ｏｆ ｉｎｎｅｒ ｓｗｉｔｃｈｅｓ）を選択し、内側スイッチの次のより内側の対が残っていない場合には、最も外側の外側スイッチの対（Ｓ［２＊ｘ＋１］及びＳ［２＊ｘ＋２］）を選択し［ステップ９２０］、プロセスは、ステップ９０４にループする。

【0120】

外から内への内側スイッチ方法は、フライキャパシタＣｘの電荷平衡を維持しながら（ｗｈｉｌｅ ｐｒｅｓｅｒｖｉｎｇ ｔｈｅ ｃｈａｒｇｅ－ｂａｌａｎｃｅ ｏｆ ｔｈｅ ｆｌｙ ｃａｐａｃｉｔｏｒ Ｃｘ）、任意のレベルから他のレベルへの任意の遷移（ａｒｂｉｔｒａｒｙ ｔｒａｎｓｉｔｉｏｎｓ ｆｒｏｍ ａｎｙ Ｌｅｖｅｌ ｔｏ ｏｔｈｅｒ Ｌｅｖｅｌ）を可能とする。加えて、この方法は、必要に応じてキャパシタを自動的に再平衡させながら（ｗｈｉｌｅ ａｕｔｏｍａｔｉｃａｌｌｙ ｒｅｂａｌａｎｃｉｎｇ ｃａｐａｃｉｔｏｒｓ）、配線及び負荷の過渡現象を処理する（ｄｅａｌ ｗｉｔｈ ｌｉｎｅ ａｎｄ ｌｏａｄ ｔｒａｎｓｉｅｎｔｓ）ことが可能である。この方法の他の利点は、実装の容易さである、すなわち、その方法は、各々のフライキャパシタの両端の電圧を検知し、そのフライキャパシタと関連するスイッチの状態を決定するために、そのフライキャパシタのためのターゲット電圧とその電圧とを比較するのと同じくらい簡単である。

【0121】

Ｂ． 内から外への方法（Ｉｎｗａｒｄ－Ｏｕｔ Ｍｅｔｈｏｄｓ）

【0122】

内から外への方法は、Ｍレベルの変換器回路の最も内側のフライキャパシタ（ｉｎｗａｒｄ－ｍｏｓｔ ｆｌｙ ｃａｐａｃｉｔｏｒ）（図４ＡにおけるＣ１）から開始して、順次的に最も外側のフライキャパシタ（ｏｕｔｗａｒｄ－ｍｏｓｔ ｆｌｙ ｃａｐａｃｉｔｏｒ）（図４ＡにおけるＣ［Ｍ－２］）に向かって、一般化されているキャパシタ制御方法を適用する。このようにして、内から外への方法は、内側フライキャパシタを優先する（ｇｉｖｅ ｐｒｉｏｒｉｔｙ ｔｏ ｔｈｅ ｉｎｗａｒｄ ｆｌｙ ｃａｐａｃｉｔｏｒｓ）、すなわち、内側フライキャパシタは、それらの内側フライキャパシタの制御されているスイッチを充電状態又は放電状態に設定する最初の機会を与えられる。

【0123】

内から外への方法には、各々のフライキャパシタＣｘがそのフライキャパシタＣｘのスイッチの内側セット（ｉｎｎｅｒ ｓｅｔ ｏｆ ｓｗｉｔｃｈｅｓ）を制御する内側スイッチ方法（ｉｎｎｅｒ－ｓｗｉｔｃｈ ｍｅｔｈｏｄ）及び各々のフライキャパシタＣｘがそのフライキャパシタＣｘのスイッチの外側セット（ｏｕｔｅｒ ｓｅｔ ｏｆ ｓｗｉｔｃｈｅｓ）を制御する外側スイッチ方法（ｏｕｔｅｒ－ｓｗｉｔｃｈ ｍｅｔｈｏｄ）の２つの変形がある。

【0124】

（１） 内から外への内側スイッチ方法（Ｉｎｗａｒｄ－Ｏｕｔ Ｉｎｎｅｒ－Ｓｗｉｔｃｈ Ｍｅｔｈｏｄ）

【0125】

内から外への内側スイッチ方法においては、複数のキャパシタが連続して同じ状態を設定する（ｍｕｌｔｉｐｌｅ ｃａｐａｃｉｔｏｒｓ ｓｅｔ ｔｈｅ ｓａｍｅ ｓｔａｔｅ ｉｎ ａ ｒｏｗ）場合に、この変形例は、シーケンスの中の最後の（最も外側の）キャパシタが充電又は放電されるという結果をもたらす。

【0126】

スイッチの計数規則を考慮して、次の一般的な内から外への内側スイッチ方法が、Ｍレベルの変換器回路の各々のスイッチングサイクルに適用される。
ステップ（１） まだ考慮されていない最も内側のフライキャパシタ（ｔｈｅ ｉｎｗａｒｄ－ｍｏｓｔ ｆｌｙ ｃａｐａｃｉｔｏｒ ｔｈａｔ ｈａｓ ｎｏｔ ｂｅｅｎ ｃｏｎｓｉｄｅｒｅｄ ｙｅｔ）を選択する（したがって、フライキャパシタＣ１から開始する）。
ステップ（２） 選択されているフライキャパシタの電圧が、そのフライキャパシタのＶｔａｒｇｅｔを上回り、且つ、より外側のフライキャパシタのすべて（ａｌｌ ｍｏｒｅ－ｏｕｔｗａｒｄ ｆｌｙ ｃａｐａｃｉｔｏｒｓ）のハイサイドスイッチの数が使い果たされていない（ｈａｓ ｎｏｔ ｂｅｅｎ ｅｘｈａｕｓｔｅｄ）場合に、選択されているフライキャパシタの内側ハイサイドスイッチを閉じるように設定して、その選択されているフライキャパシタを放電させる。そうでない場合には、選択されているフライキャパシタの電圧は、そのフライキャパシタのＶｔａｒｇｅｔを下回るので、選択されているフライキャパシタの内側ローサイドスイッチを閉じるように設定して、その選択されているフライキャパシタを充電する。
ステップ（３） フライキャパシタのすべてが選択されるまで、ステップ１にループする。
ステップ（４） 残されている最も外側の外側スイッチの残りの対（Ｓ［２＊ｘ＋１］及びＳ［２＊ｘ＋２］）については（Ｆｏｒ ｔｈｅ ｒｅｍａｉｎｉｎｇ ｐａｉｒ ｏｆ ｌｅｆｔ－ｏｖｅｒ ｏｕｔｗａｒｄ－ｍｏｓｔ ｏｕｔｅｒ ｓｗｉｔｃｈｅｓ （Ｓ［２＊ｘ＋１］ ａｎｄ Ｓ［２＊ｘ＋２］））、スイッチの計数規則に基づいて、ハイサイドスイッチ又はローサイドスイッチを閉じるように設定する。

【0127】

いくつのハイサイドスイッチ又はローサイドスイッチを閉じ又は開くように設定しているかを追跡し（ｈｏｗ ｍａｎｙ ｈｉｇｈ－ｓｉｄｅ ｏｒ ｌｏｗ－ｓｉｄｅ ｓｗｉｔｃｈｅｓ ｈａｖｅ ｂｅｅｎ ｓｅｔ ｔｏ ｂｅ ｃｌｏｓｅｄ ｏｒ ｏｐｅｎｅｄ）、スイッチの合計数の制限に達する時点を知る（ｋｎｏｗｉｎｇ ｗｈｅｎ ｔｈｅ ｌｉｍｉｔ ｏｆ ｔｏｔａｌ ｓｗｉｔｃｈｅｓ ｈａｓ ｂｅｅｎ ｒｅａｃｈｅｄ）ことに関する外から内への方法について上記で示されている単純化されている形式は、ここでは使用可能ではない。わずかにより一般的化されているカウンタを使用してもよい。主な相違点は、外から内への方法においては、全体的な構造を知る必要なく、そのステップでの自身の構造又は部分構造及びマルチレベル変換器回路における位置の知識のみに基づいて、各々のステップにおいて決定を行ったということである。これは、モジュールの拡張に有用である、すなわち、任意の程度に連結させられて任意のＭレベルの変換器を作成することが可能である単一のユニットを作成することが可能である。これに対して、内から外への方法の場合には、（最も内側のキャパシタ部分構造から開始して）最終的なターゲットレベル電圧及び変換器回路の（部分構造の数等の）合計のサイズを事前に知る必要がある。

【0128】

ある１つの例として、最初に、２つの値Ｍ及びＬに基づいて、２つのカウンタを使用して、変換器回路の中のスイッチの計数（ａｃｃｏｕｎｔｉｎｇ ｏｆ ｓｗｉｔｃｈｅｓ）を実装してもよく、
Ｍ＝変換器回路におけるレベルの合計数（ｔｏｔａｌ ｎｕｍｂｅｒ ｏｆ ｌｅｖｅｌｓ ｉｎ ｔｈｅ ｃｏｎｖｅｒｔｅｒ ｃｉｒｃｕｉｔ）、
Ｌ＝ターゲットレベル（マルチレベル変換器回路が制御アルゴリズムのための開始レベルとして出力する必要があるＶ_ＩＮ／４等のレベル； ターゲットレベルは、以下の計数方法（ａｃｃｏｕｎｔｉｎｇ ｍｅｔｈｏｄ）にしたがって必要に応じて調整されてもよい）。

【0129】

計数方法は、以下のステップを含んでもよい。
（Ａ） ２つのカウンタを初期化する。
ハイサイドスイッチカウンタ（Ｈｉｇｈ－Ｓｉｄｅ ｓｗｉｔｃｈ ｃｏｕｎｔｅｒ）をＬ－１に設定する。
ローサイドスイッチカウンタ（Ｌｏｗ－Ｓｉｄｅ ｓｗｉｔｃｈ ｃｏｕｎｔｅｒ）をＭ－Ｌに設定する。
（Ｂ） ローサイドスイッチが選択されて閉じている状態に設定される（ｓｅｌｅｃｔｅｄ ｔｏ ｂｅ ｓｅｔ ｔｏ ａ ｃｌｏｓｅｄ ｓｔａｔｅ）たびごとに、ローサイドスイッチカウンタが減少させられる。
（Ｃ） ハイサイドスイッチが選択されて閉じている状態に設定されるたびごとに、ハイサイドスイッチカウンタが減少させられる。
（Ｄ） ハイサイドスイッチカウンタが０に達する場合に、スイッチの残りの対のすべて（ａｌｌ ｒｅｍａｉｎｉｎｇ ｐａｉｒｓ ｏｆ ｓｗｉｔｃｈｅｓ）は、ローサイドスイッチを選択して閉じている状態に設定する必要がある。
（Ｅ） ローサイドスイッチカウンタが０に達する場合に、スイッチの残りの対のすべては、ハイサイドスイッチを選択して閉じられている状態に設定する必要がある。

【0130】

図１０は、内から外への内側スイッチ方法のより詳細なフローチャート１０００である。ハイサイドスイッチカウンタ（“Ｈｉｇｈ－Ｓｗ Ｃｔｒ”）をＬ－１に設定し、ローサイドスイッチカウンタ（“Ｌｏｗ－Ｓｗ Ｃｔｒ”）をＭ－Ｌに設定する［ステップ１００１］。その次に、最も内側のフライキャパシタから開始する［ステップ１００２］。ステップ１００１及びステップ１００２の順序は逆であってもよいということに留意するべきである。

【0131】

Ｈｉｇｈ－Ｓｗ Ｃｔｒ＝０である場合［ステップ１００４］に、残りの外側にある内側ローサイドスイッチ（ｒｅｍａｉｎｉｎｇ ｏｕｔｗａｒｄ ｉｎｎｅｒ ｌｏｗ－ｓｉｄｅ ｓｗｉｔｃｈｅｓ）のすべてを閉じるように設定し［ステップ１００６］、プロセスは完了する［ステップ１０２２］。一方、Ｌｏｗ－Ｓｗ Ｃｔｒ＝０である場合［ステップ１００８］に、残りの外側にある内側ハイサイドスイッチ（ｒｅｍａｉｎｉｎｇ ｏｕｔｗａｒｄ ｉｎｎｅｒ ｈｉｇｈ－ｓｉｄｅ ｓｗｉｔｃｈｅｓ）のすべてを閉じるように設定し［ステップ１０１０］、プロセスは完了する［ステップ１０２２］。決定ステップ１００４及び１００８（ｄｅｃｉｓｉｏｎ ｓｔｅｐｓ １００４ ａｎｄ １００８）は、いずれかの順序で実行されてもよいということに留意するべきである。図においては簡潔にするために、“閉じるように設定される”は、“閉じる”に短縮され、“閉じる”は、最終的に、スイッチ状態のセットが完全に決定されるとき又はスイッチ状態のセットが完全に決定された後に生起することである。

【0132】

Ｌｏｗ－Ｓｗ Ｃｔｒ≠０である場合［ステップ１００８］に、フライキャパシタの両端の電圧がそのフライキャパシタのためのＶｔａｒｇｅｔを上回るか否かを決定し［ステップ１０１２］、フライキャパシタの両端の電圧がそのフライキャパシタのためのＶｔａｒｇｅｔを上回っていない場合に、フライキャパシタが制御する内側ローサイドスイッチを閉じるように設定し、その内側ローサイドスイッチは、フライキャパシタを充電モードにし、加えて、１だけＬｏｗ－Ｓｗ Ｃｔｒを減少させる［ステップ１０１４］。その後、処理は、ステップ１０１８に続く。

【0133】

フライキャパシタの両端の電圧が、そのフライキャパシタのためのＶｔａｒｇｅｔを上回る場合［ステップ１０１２］に、フライキャパシタが制御する内側ハイサイドスイッチを閉じるように設定し、その内側ハイサイドスイッチは、そのフライキャパシタを放電モードにし、加えて、１だけＨｉｇｈ－Ｓｗ Ｃｔｒを減少させる［ステップ１０１６］。その後、処理は、ステップ１０１８に続く。

【0134】

スイッチの対のすべてが適切な状態に設定されているか否かについての決定が行われ（Ａ ｄｅｔｅｒｍｉｎａｔｉｏｎ ｉｓ ｍａｄｅ ａｓ ｔｏ ｗｈｅｔｈｅｒ ａｌｌ ｓｗｉｔｃｈ ｐａｉｒｓ ｈａｖｅ ｈａｄ ａｐｐｒｏｐｒｉａｔｅ ｓｔａｔｅｓ ｓｅｔ）［ステップ１０１８］、スイッチの対のすべてが適切な状態に設定されている場合には、プロセスは完了し［ステップ１０２２］、スイッチの対のすべてが適切な状態に設定されているわけではない場合には、内側スイッチの次のより外側の対を選択し、次のより外側の対が残っていない場合には、最も外側にある外側スイッチ（ｏｕｔｗａｒｄ－ｍｏｓｔ ｏｕｔｅｒ ｓｗｉｔｃｈｅｓ）の対（Ｓ［２＊ｘ＋１］及びＳ［２＊ｘ＋２］）を選択し［ステップ１０２０］、プロセスはステップ１００４にループする。

【0135】

この方法は、外から内への内側スイッチ方法と非常によく似ているが、ハイサイドスイッチのためのカウンタ及びローサイドスイッチのためのカウンタの２つのカウンタを動作させ続けるという重要な相違点を有する。

【0136】

（１） 内から外への外側スイッチ方法（Ｉｎｗａｒｄ－Ｏｕｔ Ｏｕｔｅｒ－Ｓｗｉｔｃｈ Ｍｅｔｈｏｄ）

【0137】

内から外への外側スイッチ方法においては、複数のキャパシタが連続して同じ状態を設定する（ｍｕｌｔｉｐｌｅ ｃａｐａｃｉｔｏｒｓ ｓｅｔ ｔｈｅ ｓａｍｅ ｓｔａｔｅ ｉｎ ａ ｒｏｗ）場合に、この変形例は、シーケンスの中の最初の（最も内側の）キャパシタが充電され又は放電させられるという結果をもたらす。

【0138】

スイッチの計数規則を考慮して、次の一般的な内から外への内側スイッチ方法が、Ｍレベルの変換器回路の各々のスイッチングサイクルに適用される。
ステップ（１） まだ考慮されていない最も内側のフライキャパシタ（ｔｈｅ ｉｎｗａｒｄ－ｍｏｓｔ ｆｌｙ ｃａｐａｃｉｔｏｒ ｔｈａｔ ｈａｓ ｎｏｔ ｂｅｅｎ ｃｏｎｓｉｄｅｒｅｄ ｙｅｔ）を選択する。
ステップ（２） 選択されているフライキャパシタの電圧が、そのフライキャパシタのＶｔａｒｇｅｔを上回り、且つ、より外側のフライキャパシタのすべてのローサイドスイッチの数が使い果たされていない（ｔｈｅ ｎｕｍｂｅｒ ｏｆ ｌｏｗ－ｓｉｄｅ ｓｗｉｔｃｈｅｓ ｆｏｒ ａｌｌ ｍｏｒｅ－ｏｕｔｗａｒｄ ｆｌｙ ｃａｐａｃｉｔｏｒｓ ｈａｓ ｎｏｔ ｂｅｅｎ ｅｘｈａｕｓｔｅｄ）場合に、選択されているフライキャパシタの外側ローサイドスイッチを閉じるように設定して、その選択されているフライキャパシタを放電させる。そうでない場合には、選択されているフライキャパシタの電圧は、そのフライキャパシタのＶｔａｒｇｅｔを下回るので、選択されているフライキャパシタの外側ハイサイドスイッチを閉じるように設定して、その選択されているフライキャパシタを充電する。
ステップ（３） フライキャパシタのすべてが選択されるまで、ステップ１にループする。
ステップ（４） 残されている最も内側の内側スイッチの残りの対（Ｓ１及びＳ２）については（Ｆｏｒ ｔｈｅ ｒｅｍａｉｎｉｎｇ ｐａｉｒ ｏｆ ｌｅｆｔ－ｏｖｅｒ ｉｎｗａｒｄ－ｍｏｓｔ ｉｎｎｅｒ ｓｗｉｔｃｈｅｓ （Ｓ１ ａｎｄ Ｓ２））、スイッチの計数規則に基づいて、ハイサイドスイッチ又はローサイドスイッチを閉じるように設定する。

【0139】

いくつのハイサイドスイッチ又はローサイドスイッチを閉じ又は開くように設定しているかを追跡し（ｔｒａｃｋｉｎｇ ｈｏｗ ｍａｎｙ ｈｉｇｈ－ｓｉｄｅ ｏｒ ｌｏｗ－ｓｉｄｅ ｓｗｉｔｃｈｅｓ ｈａｖｅ ｂｅｅｎ ｃｌｏｓｅｄ ｏｒ ｏｐｅｎｅｄ）、スイッチの合計数の制限に達する時点を知る（ｋｎｏｗｉｎｇ ｗｈｅｎ ｔｈｅ ｌｉｍｉｔ ｏｆ ｔｏｔａｌ ｓｗｉｔｃｈｅｓ ｈａｓ ｂｅｅｎ ｒｅａｃｈｅｄ）ための計数方法（ａｃｃｏｕｎｔｉｎｇ ｍｅｔｈｏｄ）は、内から外への内側スイッチ計数方法と同じになるであろう。ただ１つの相違点は、最後に考慮されるように最も内側のスイッチを動作させる（ｍｏｖｉｎｇ ｔｈｅ ｉｎｗａｒｄ－ｍｏｓｔ ｓｗｉｔｃｈｅｓ ｔｏ ｂｅ ｃｏｎｓｉｄｅｒｅｄ ｌａｓｔ）ことである。したがって、計数方法は、以下のステップを含んでもよい。
（Ａ） ２つのカウンタを初期化する。
ハイサイドスイッチカウンタをＬ－１に設定する。
ローサイドスイッチカウンタをＭ－Ｌに設定する。
（Ｂ） ローサイドスイッチが選択されて閉じている状態に設定される（ｓｅｌｅｃｔｅｄ ｔｏ ｂｅ ｓｅｔ ｔｏ ａ ｃｌｏｓｅｄ ｓｔａｔｅ）たびごとに、ローサイドスイッチカウンタが減少させられる。
（Ｃ） ハイサイドスイッチが選択されて閉じている状態に設定されるたびに、ハイサイドスイッチカウンタが減少させられる。
（Ｄ） ハイサイドスイッチカウンタが０に達する場合に、スイッチの残りの対のすべて（ａｌｌ ｒｅｍａｉｎｉｎｇ ｐａｉｒｓ ｏｆ ｓｗｉｔｃｈｅｓ）は、ローサイドスイッチを選択して閉じている状態に設定する必要がある。
（Ｅ） ローサイドスイッチカウンタが０に達する場合に、スイッチの残りの対のすべては、ハイサイドスイッチを選択して閉じている状態に設定する必要がある。

【0140】

図１１は、内から外への外側スイッチ方法のより詳細なフローチャート１１００である。ハイサイドスイッチカウンタ（“Ｈｉｇｈ－Ｓｗ Ｃｔｒ”）をＬ－１に設定し、ローサイドスイッチカウンタ（“Ｌｏｗ－Ｓｗ Ｃｔｒ”）をＭ－Ｌに設定する［ステップ１１０１］。その次に、最も内側のフライキャパシタから開始する［ステップ１１０２］。ステップ１１０１及びステップ１１０２の順序は反対となっていてもよいということに留意するべきである。

【0141】

Ｈｉｇｈ－Ｓｗ Ｃｔｒ＝０である場合［ステップ１１０４］に、残りの外側にある外側ローサイドスイッチ（ｒｅｍａｉｎｉｎｇ ｏｕｔｗａｒｄ ｏｕｔｅｒ ｌｏｗ－ｓｉｄｅ ｓｗｉｔｃｈｅｓ）のすべてを閉じるように設定し［ステップ１１０６］、プロセスは完了する［ステップ１１２２］。一方、Ｌｏｗ－Ｓｗ Ｃｔｒ＝０である場合［ステップ１１０８］に、残りの外側にある外側ハイサイドスイッチ（ｒｅｍａｉｎｉｎｇ ｏｕｔｗａｒｄ ｏｕｔｅｒ ｈｉｇｈ－ｓｉｄｅ ｓｗｉｔｃｈｅｓ）のすべてを閉じるように設定し［ステップ１１１０］、プロセスは完了する［ステップ１１２２］。決定ステップ１１０４及び１１０８（ｄｅｃｉｓｉｏｎ ｓｔｅｐｓ １１０４ ａｎｄ １１０８）は、いずれかの順序で実行されてもよいということに留意するべきである。図においては簡潔にするために、“閉じるように設定される”は、“閉じる”に短縮され、“閉じる”は、最終的に、スイッチ状態のセットが完全に決定されるとき又はスイッチ状態のセットが完全に決定された後に生起することである。

【0142】

Ｌｏｗ－Ｓｗ Ｃｔｒ≠０である場合［ステップ１１０８］に、フライキャパシタの両端の電圧がそのフライキャパシタのためのＶｔａｒｇｅｔを上回るか否かを決定し［ステップ１１１２］、フライキャパシタの両端の電圧がそのフライキャパシタのためのＶｔａｒｇｅｔを上回っていない場合に、フライキャパシタが制御する外側ローサイドスイッチを閉じるように設定し、その外側ローサイドスイッチは、フライキャパシタを充電モードにし、加えて、Ｌｏｗ－Ｓｗ Ｃｔｒを減少させる［ステップ１１１４］。その後、処理は、ステップ１１１８に続く。

【0143】

フライキャパシタの両端の電圧が、そのフライキャパシタのためのＶｔａｒｇｅｔを上回る場合［ステップ１１１２］に、フライキャパシタが制御する外側ハイサイドスイッチを閉じるように設定し、その外側ハイサイドスイッチは、そのフライキャパシタを放電モードにし、加えて、Ｈｉｇｈ－Ｓｗ Ｃｔｒを減少させる［ステップ１１１６］。その後、処理は、ステップ１１１８に続く。

【0144】

スイッチの対のすべてが適切な状態に設定されているか否かについての決定が行われ（Ａ ｄｅｔｅｒｍｉｎａｔｉｏｎ ｉｓ ｍａｄｅ ａｓ ｔｏ ｗｈｅｔｈｅｒ ａｌｌ ｓｗｉｔｃｈ ｐａｉｒｓ ｈａｖｅ ｈａｄ ａｐｐｒｏｐｒｉａｔｅ ｓｔａｔｅｓ ｓｅｔ）［ステップ１１１８］、スイッチの対のすべてが適切な状態に設定されている場合には、プロセスは完了し［ステップ１１２２］、スイッチの対のすべてが適切な状態に設定されているわけではない場合には、外側スイッチの次のより外側の対を選択し、次のより外側の対が残っていない場合には、最も内側にある内側スイッチ（ｉｎｗａｒｄ－ｍｏｓｔ ｉｎｎｅｒ ｓｗｉｔｃｈｅｓ）の対（Ｓ１， Ｓ２）を選択し［ステップ１１２０］、プロセスはステップ１１０４にループする。

【0145】

Ｃ． 優先度を優先する方法（Ｐｒｉｏｒｉｔｙ Ｆｉｒｓｔ Ｍｅｔｈｏｄｓ）

【0146】

上記で説明されているように、ダブルカウンタの計数方法（ｄｏｕｂｌｅ－ｃｏｕｎｔｅｒ ａｃｃｏｕｎｔｉｎｇ ｍｅｔｈｏｄ）では、厳密な順序でフライキャパシタＣｘを考慮する必要がない。非常に有用な代替的な方法は、それらのフライキャパシタの各々がそのフライキャパシタのターゲット電圧Ｖｔａｒｇｅｔからどれだけ遠いか（ｈｏｗ ｆａｒ ｅａｃｈ ｉｓ ｆｒｏｍ ｉｔｓ ｔａｒｇｅｔ ｖｏｌｔａｇｅ）に基づいて、それらのフライキャパシタに優先順位を付ける（ｐｒｉｏｒｉｔｉｚｅ ｔｈｅ ｆｌｙ ｃａｐａｃｉｔｏｒｓ）ことであり、したがって、より頑健なシステム挙動のために、最初に最も不均衡なフライキャパシタを優先順位付けする（ｐｒｉｏｒｉｔｉｚｉｎｇ ｔｈｅ ｍｏｓｔ ｉｍｂａｌａｎｃｅｄ ｆｌｙ ｃａｐａｃｉｔｏｒｓ ｆｉｒｓｔ）。

【0147】

優先度ベースの外側スイッチ方法（Ｐｒｉｏｒｉｔｙ－Ｂａｓｅｄ ｏｕｔｅｒ－ｓｗｉｔｃｈ ｍｅｔｈｏｄ）の１つは、以下のようになる。
ステップ（１） まだ考慮されていない最も優先度の高いフライキャパシタ（ｔｈｅ ｈｉｇｈｅｓｔ ｐｒｉｏｒｉｔｙ ｆｌｙ ｃａｐａｃｉｔｏｒ ｔｈａｔ ｈａｓ ｎｏｔ ｂｅｅｎ ｃｏｎｓｉｄｅｒｅｄ ｙｅｔ）（すなわち、そのフライキャパシタのＶｔａｒｇｅｔから最も大きなデルタを有する測定される電圧を有する（ｗｉｔｈ ａ ｍｅａｓｕｒｅｄ ｖｏｌｔａｇｅ ｔｈａｔ ｈａｓ ｔｈｅ ｌａｒｇｅｓｔ ｄｅｌｔａ ｆｒｏｍ ｔｈａｔ ｆｌｙ ｃａｐａｃｉｔｏｒｓ Ｖｔａｒｇｅｔ）フライキャパシタ）を選択する。
ステップ（２） 選択されているフライキャパシタの電圧が、そのフライキャパシタのＶｔａｒｇｅｔを上回り、且つ、他のフライキャパシタのすべてのためのローサイドスイッチの数が使い果たされていない（ｔｈｅ ｎｕｍｂｅｒ ｏｆ ｌｏｗ－ｓｉｄｅ ｓｗｉｔｃｈｅｓ ｆｏｒ ａｌｌ ｏｔｈｅｒ ｆｌｙ ｃａｐａｃｉｔｏｒｓ ｈａｓ ｎｏｔ ｂｅｅｎ ｅｘｈａｕｓｔｅｄ）場合に、選択されているフライキャパシタの外側ローサイドスイッチを閉じるように設定して、その選択されているフライキャパシタを放電させ、そうでない場合には、選択されているフライキャパシタの電圧は、そのフライキャパシタのＶｔａｒｇｅｔを下回るので、選択されているフライキャパシタの外側ハイサイドスイッチを閉じるように設定して、その選択されているフライキャパシタを充電する。
ステップ（３） フライキャパシタのすべてが選択されるまで、ステップ１にループする。
ステップ（４） 残されている最も内側のスイッチの残りの対（Ｓ１及びＳ２）については（Ｆｏｒ ｔｈｅ ｒｅｍａｉｎｉｎｇ ｐａｉｒ ｏｆ ｌｅｆｔ－ｏｖｅｒ ｉｎｗａｒｄ－ｍｏｓｔ ｓｗｉｔｃｈｅｓ （Ｓ１ ａｎｄ Ｓ２））、スイッチの計数規則に基づいて、ハイサイドスイッチ又はローサイドスイッチを閉じるように設定する。

【0148】

優先度ベースの内側スイッチ方法（Ｐｒｉｏｒｉｔｙ－Ｂａｓｅｄ ｉｎｎｅｒ－ｓｗｉｔｃｈ ｍｅｔｈｏｄ）の１つは、以下のようになる。
ステップ（１） まだ考慮されていない最も優先度の高いフライキャパシタ（ｔｈｅ ｈｉｇｈｅｓｔ ｐｒｉｏｒｉｔｙ ｆｌｙ ｃａｐａｃｉｔｏｒ ｔｈａｔ ｈａｓ ｎｏｔ ｂｅｅｎ ｃｏｎｓｉｄｅｒｅｄ ｙｅｔ）（すなわち、そのフライキャパシタのＶｔａｒｇｅｔから最も大きなデルタを有する測定される電圧を有する（ｗｉｔｈ ａ ｍｅａｓｕｒｅｄ ｖｏｌｔａｇｅ ｔｈａｔ ｈａｓ ｔｈｅ ｌａｒｇｅｓｔ ｄｅｌｔａ ｆｒｏｍ ｔｈａｔ ｆｌｙ ｃａｐａｃｉｔｏｒｓ Ｖｔａｒｇｅｔ）フライキャパシタ）を選択する。
ステップ（２） 選択されているフライキャパシタの電圧が、そのフライキャパシタのＶｔａｒｇｅｔを上回り、且つ、他のフライキャパシタのすべてのためのハイサイドスイッチの数が使い果たされていない（ｔｈｅ ｎｕｍｂｅｒ ｏｆ ｈｉｇｈ－ｓｉｄｅ ｓｗｉｔｃｈｅｓ ｆｏｒ ａｌｌ ｏｔｈｅｒ ｆｌｙ ｃａｐａｃｉｔｏｒｓ ｈａｓ ｎｏｔ ｂｅｅｎ ｅｘｈａｕｓｔｅｄ）場合に、選択されているフライキャパシタの内側ハイサイドスイッチを閉じるように設定して、その選択されているフライキャパシタを放電させる。そうでない場合には、選択されているフライキャパシタの電圧は、そのフライキャパシタのＶｔａｒｇｅｔを下回るので、選択されているフライキャパシタの内側ローサイドスイッチを閉じるように設定して、その選択されているフライキャパシタを充電する。
ステップ（３） フライキャパシタのすべてが選択されるまで、ステップ１にループする。
ステップ（４） 残されている最も外側のスイッチの残りの対（Ｓ［２＊ｘ＋１］及びＳ［２＊ｘ＋２］）については（Ｆｏｒ ｔｈｅ ｒｅｍａｉｎｉｎｇ ｐａｉｒ ｏｆ ｌｅｆｔ－ｏｖｅｒ ｏｕｔｗａｒｄ－ｍｏｓｔ ｓｗｉｔｃｈｅｓ （Ｓ［２＊ｘ＋１］ ａｎｄ Ｓ［２＊ｘ＋２］））、スイッチの計数規則に基づいて、ハイサイドスイッチ又はローサイドスイッチを閉じるように設定する。

【0149】

優先度ベースの方法のいずれかによって発生する場合がある問題が１つ存在する、すなわち、最も優先度の高いキャパシタは、（外側スイッチ方法の場合に）次により内側のキャパシタ又は（内側スイッチ方法の場合に）次により外側のキャパシタのスイッチ状態の選択によってその最も優先度の高いキャパシタがバイパスされることにつながる場合がある。上記の優先度ベースの方法を修正して、以下のような優先度ベースの二重スイッチ方法（Ｐｒｉｏｒｉｔｙ－Ｂａｓｅｄ ｄｕａｌ－ｓｗｉｔｃｈ ｍｅｔｈｏｄ）とすることによって、この潜在的な問題を解決することが可能である。
ステップ（１） まだ考慮されていない最も優先度の高いフライキャパシタ（すなわち、そのフライキャパシタのＶｔａｒｇｅｔから最も大きなデルタを有する測定される電圧を有するフライキャパシタ）を選択する。
ステップ（２） 選択されているフライキャパシタの電圧とそのフライキャパシタのＶｔａｒｇｅｔとを比較する。
（Ａ） 放電が必要である（ＤＩＳＣＨＡＲＧＥ ｉｓ ｒｅｑｕｉｒｅｄ）場合には、以下のようになる。
（１） ハイサイドスイッチカウンタが０よりも大きく（＞０）、且つ、そのフライキャパシタの内側スイッチがまだ設定されていない場合には、内側ハイサイドスイッチを設定する。
（２） ローサイドスイッチカウンタが０よりも大きく（＞０）、且つ、そのフライキャパシタの外側スイッチがまだ設定されていない場合には、外側ローサイドスイッチを設定する。
（Ｂ） 充電が必要である（ＣＨＡＲＧＥ ｉｓ ｒｅｑｕｉｒｅｄ）場合には、以下のようになる。
（１） ローサイドスイッチカウンタが０よりも大きく（＞０）、且つ、そのフライキャパシタの内側スイッチがまだ設定されていない場合には、内側ローサイドスイッチを設定する。
（２） ハイサイドスイッチカウンタが０よりも大きく（＞０）、且つ、そのフライキャパシタの外側スイッチがまだ設定されていない場合には、外側ハイサイドスイッチを設定する。
（Ｃ） （例えば、最上位のスイッチカウンタ又は最下位のスイッチカウンタが制限に達するとき（ｗｈｅｎ ｔｈｅ ｔｏｐ ｏｒ ｂｏｔｔｏｍ ｓｗｉｔｃｈ ｃｏｕｎｔｅｒ ｈａｓ ｒｅａｃｈｅｄ ａ ｌｉｍｉｔ）等の）バイパスが必要である（ＢＹＰＡＳＳ ｉｓ ｒｅｑｕｉｒｅｄ）場合には、以下のようになる。
（１） ハイサイドスイッチカウンタが０に等しい（＝０）場合には、残りのローサイドスイッチのすべてを閉じるように設定する。
（２） ローサイドスイッチカウンタが０に等しい（＝０）場合には、残りのハイサイドスイッチのすべてを閉じるように設定する。
ステップ（３） フライキャパシタのすべてが選択されるまで、ステップ１にループする。
ステップ（４） 残されているスイッチの残りの対がまだ設定されていない場合には、スイッチの計数規則に基づいて、ハイサイドスイッチ又はローサイドスイッチを閉じるように設定する。

【0150】

本質的に、この方法は、優先度キャパシタ（ｐｒｉｏｒｉｔｙ ｃａｐａｃｉｔｏｒｓ）のための内側スイッチ及び外側スイッチの双方を変更して、可能であるときはバイパスを回避しながら、それらの優先度キャパシタが一般的に必要に応じて充電され又は放電されることを保証する。

【0151】

Ｄ． 高度化されている方法（Ａｄｖａｎｃｅｄ Ｍｅｔｈｏｄｓ）

【0152】

常に電荷平衡に向かうように変換器回路のフライキャパシタを動作させる（ａｌｗａｙｓ ｍｏｖｅ ｔｈｅ ｆｌｙ ｃａｐａｃｉｔｏｒｓ ｏｆ ａ ｃｏｎｖｅｒｔｅｒ ｃｉｒｃｕｉｔ ｔｏｗａｒｄｓ ｃｈａｒｇｅ－ｂａｌａｎｃｅ）能力によって、さらなる制限なしに、レベルからレベルへの遷移を行うことが可能であり（ｔｒａｎｓｉｔｉｏｎｓ ｆｒｏｍ ｌｅｖｅｌ－ｔｏ－ｌｅｖｅｌ ｃａｎ ｂｅ ｍａｄｅ）、このことは、高度化されている方法を追加するための多くの可能性を開く。変換器回路のための電圧ターゲットレベルを選択するときに、（１） 定常状態動作の場合には、効率のために、インダクタＬを充電するか又は放電させるＶ_ＯＵＴに最も近いターゲットレベル電圧を選択し、（２） 過渡応答の場合には、インダクタＬを迅速に充電し又は放電させるように、その最も近いターゲットレベルよりも（充電のために）より高い又は（放電のために）より低いターゲットレベルを選択する、という、２つの一般的な規則にしたがう。一方で、代替的な実施形態において、追加的な論理を追加することにより、異なるターゲットレベルにジャンプして、変換器回路の動的な問題又は動作上の問題を解決することが有益である場合がある。以下の記載は、そのような方法の４つの例であり、それらの４つの例のうちのいずれか又はすべては、図５の電圧レベルセレクタ５１２によって実装されてもよい。

【0153】

（１） 高度化されている方法 － インダクタ電圧降下に基づくレベルジャンプ（Ｌｅｖｅｌ Ｊｕｍｐｓ Ｂａｓｅｄ ｏｎ Ｉｎｄｕｃｔｏｒ Ｖｏｌｔａｇｅ Ｄｒｏｐ）

【0154】

図４Ａを参照すると、インダクタＬは、ループ応答に影響を与えないように、インダクタを迅速に充電し／放電させるための望ましい最小電圧降下を必要とする。Ｖ_ＯＵＴが、変換器回路の複数の隣接するレベルの間の境界に近いか又はその境界にある電圧に近づく場合に、変換器セル４００は、“デッドゾーン”に達し、その“デッドゾーン”においては、インダクタＬにわたる十分な降下が存在せず、過渡現象に対応することができない。したがって、また、望ましい最小電圧降下を満たすか又は超えるＶ_ＯＵＴに最も近い電圧ターゲットレベルを選択し、そのレベルが最小要件を満たさない場合には、最も近い電圧ターゲットレベルをバイパスすることが有益である。その結果として、Ｖ_ＯＵＴがレベルの境界に近づくときに、コントローラは、自動的に、次のターゲットレベルにジャンプすることが可能である。

【0155】

図１２は、インダクタ電圧降下（ｉｎｄｕｃｔｏｒ ｖｏｌｔａｇｅ ｄｒｏｐ）に基づいて、より高いターゲットレベルにジャンプする時点を決定する方法を示すフローチャート１２００である。電圧レベルセレクタ５１２が望ましいＶ_ＯＵＴのために最も近いターゲットレベルを選択するときに［ステップ１２０２］、そのターゲットレベルは、そのターゲットレベルがインダクタＬの両端に望ましい電圧降下を与えるか否かについて評価され［ステップ１２０４］、そのターゲットレベルがインダクタＬの両端に望ましい電圧降下を与える場合には、プロセスは完了する［ステップ１２０６］。そのターゲットレベルがインダクタＬの両端に望ましい電圧降下を与えない場合には、変換器回路のための最大ターゲットレベルに到達しているか否かについての決定が行われ［ステップ１２０８］、変換器回路のための最大ターゲットレベルに到達している場合には、プロセスは完了する［ステップ１２１０］。

【0156】

変換器回路のための最大ターゲットレベルに達していない場合には［ステップ１２０８］、選択されているターゲットレベルは増加させられ［ステップ１２１２］、処理は、完了するまでステップ１２０４にループする。

【0157】

図１３は、インダクタ電圧降下に基づいて、より低いターゲットレベルにジャンプする時点を決定する方法を示すフローチャート１３００である。電圧レベルセレクタ５１２が望ましいＶ_ＯＵＴのために最も近いターゲットレベルを選択するときに［ステップ１３０２］、そのターゲットレベルは、そのターゲットレベルがインダクタＬの両端に望ましい電圧降下を与えるか否かについて評価され［ステップ１３０４］、そのターゲットレベルがインダクタＬの両端に望ましい電圧降下を与える場合には、プロセスは完了する［ステップ１３０６］。そのターゲットレベルがインダクタＬの両端に望ましい電圧降下を与えない場合には、変換器回路のための最小ターゲットレベルに到達しているか否かについての決定が行われ［ステップ１３０８］、変換器回路のための最小ターゲットレベルに到達している場合には、処理は完了する［ステップ１３１０］。

【0158】

変換器回路のための最小ターゲットレベルに達していない場合には［ステップ１３０８］、選択されているターゲットレベルが減少させられ［ステップ１３１２］、処理は、完了するまでステップ１３０４にループする。

【0159】

（２） 高度化されている方法２ － 負荷過渡現象に基づくレベルジャンプ（Ｌｅｖｅｌ Ｊｕｍｐｓ Ｂａｓｅｄ ｏｎ Ｌｏａｄ Ｔｒａｎｓｉｅｎｔｓ）

【0160】

（図５を参照すると）フィードバックコントローラが、突然の負荷ステップ（ｓｕｄｄｅｎ ｌｏａｄ－ｓｔｅｐ）又は負荷解放（ｌｏａｄ ｒｅｌｅａｓｅ）を検出する場合に、フィードバックコントローラは、最も近いターゲットレベルよりもより高い又はより低いターゲットレベルの選択を積極的に要求して、インダクタの旋回速度（ｓｌｅｗｉｎｇ ｓｐｅｅｄ）を改善してもよい。フィードバックコントローラは、出力ｄＶ／ｄＴを検出して、突然の出力電流の変化を間接的に検知することが可能である。代替的に、フィードバックコントローラは、電流検知技術を使用して、出力電流を直接的に測定することが可能である。出力変化が望ましいレベルを超えるときに、電圧レベルセレクタ５１２は、（負荷ステップ又は負荷解放が検知されているか否か（ｗｈｅｔｈｅｒ ａ ｌｏａｄ ｓｔｅｐ ｏｒ ｌｏａｄ ｒｅｌｅａｓｅ ｈａｓ ｂｅｅｎ ｓｅｎｓｅｄ）に依存して）より高い又はより低いターゲットレベルを選択することが可能である。その結果として、インダクタＬのための旋回レート（ｓｌｅｗ ｒａｔｅ）は、大きな出力負荷過渡現象の際に増加し、高速応答を可能とするが、それでも、定常状態効率（ｓｔｅａｄｙ－ｓｔａｔｅ ｅｆｆｉｃｉｅｎｃｙ）を維持する。

【0161】

図１４は、負荷過渡現象（ｌｏａｄ ｔｒａｎｓｉｅｎｔｓ）に基づいて、より高いターゲットレベルにジャンプする時点を決定する方法を示すフローチャート１４００である。電圧レベルセレクタ５１２が、望ましいＶ_ＯＵＴのために、最も近いターゲットレベルを選択するときに［ステップ１４０２］、（増加する又は減少する）大きな負荷過渡現象が検出されているか否かについての決定が行われ［ステップ１４０４］、大きな負荷過渡現象が検出されていない場合には、プロセスは完了する［ステップ１４０６］。大きな負荷過渡現象が検出されている場合には、変換器回路のための最大ターゲットレベルに到達しているか否かについての決定が行われ［ステップ１４０８］、最大ターゲットレベルに到達している場合には、処理は完了する［ステップ１４１０］。

【0162】

変換器回路のための最大ターゲットレベルに到達していない場合には［ステップ１４０８］、（例えば、インダクタＬの両端の間で測定されている電圧降下が、ターゲット電圧レベルに到達している、といったように）選択されているターゲットレベルに到達しているか否かについての決定が行われ［ステップ１４１２］、選択されているターゲットレベルに到達している場合には、プロセスは完了する［ステップ１４１４］。選択されているターゲットレベルに到達していない場合には、選択されているターゲットレベルは増加させられ［ステップ１４１６］、プロセスは、完了するまでステップ１４０４にループする。

【0163】

図１５は、負荷過渡現象（ｌｏａｄ ｔｒａｎｓｉｅｎｔｓ）に基づいて、より低いターゲットレベルにジャンプする時点を決定する方法を示すフローチャート１５００である。電圧レベルセレクタ５１２が、望ましいＶ_ＯＵＴのために、最も近いターゲットレベルを選択するときに［ステップ１５０２］、（増加する又は減少する）大きな負荷過渡現象が検出されているか否かについての決定が行われ［ステップ１５０４］、大きな負荷過渡現象が検出されていない場合には、プロセスは完了する［ステップ１５０６］。大きな負荷過渡現象が検出されている場合には、変換器回路のための最小ターゲットレベルに到達しているか否かについての決定が行われ［ステップ１５０８］、最小ターゲットレベルに到達している場合には、プロセスは完了する［ステップ１５１０］。

【0164】

変換器回路のための最小ターゲットレベルに達していない場合には［ステップ１５０８］、選択されているターゲットレベルに達しているか否かについての決定が行われ［ステップ１５１２］、選択されているターゲットレベルに達している場合には、プロセスは完了する［ステップ１５１４］。選択されているターゲットレベルに達していない場合には、選択されているターゲットレベルは減少させられ［ステップ１５１６］、プロセスは、完了するまでステップ１５０４にループする。

【0165】

（３） 高度化されている方法３ － 出力偏差に基づくレベルジャンプ（Ｌｅｖｅｌ Ｊｕｍｐｓ Ｂａｓｅｄ ｏｎ Ｏｕｔｐｕｔ Ｄｅｖｉａｔｉｏｎｓ）

【0166】

出力電圧Ｖ_ＯＵＴ又は出力電流がターゲット誤差値（ｔａｒｇｅｔ ｅｒｒｏｒ ｖａｌｕｅ）と異なる場合に、より高いターゲットレベル又は低いターゲットレベルを選択してもよい。選択されているターゲットレベルは、誤差に比例してもよい。例えば、出力電圧が小さな量だけずれている場合に、最も近いターゲットレベルよりも次のより高いターゲットレベルを選択してもよい。出力電圧がターゲット誤差値から大きく異なる場合には、いくつかのターゲットレベルを（上げるか又は下げるかにより）バイパスして（ｂｙｐａｓｓｅｄ （ｕｐ ｏｒ ｄｏｗｎ））、誤差をより迅速に減少させてもよい。結果として、出力電圧又は電流は望ましいターゲットから離れる（ｄｅｖｉａｔｅｓ ｆｒｏｍ ａ ｄｅｓｉｒｅｄ ｔａｒｇｅｔ）ので、最も近いターゲットレベルよりもより高いターゲットレベル又はより低いターゲットレベルを選択することが可能であり、問題を軽減するのに役立つ。バイパスするべきターゲットレベルの数は、誤差の大きさの関数であってもよい。

【0167】

図１６は、出力偏差（ｏｕｔｐｕｔ ｄｅｖｉａｔｉｏｎｓ）に基づいて、より高いターゲットレベルにジャンプする時点を決定する方法を示すフローチャート１６００である。電圧レベルセレクタ５１２が望ましいＶ_ＯＵＴのために、最も近いターゲットレベルを選択するときに［ステップ１６０２］、出力電圧Ｖ又は電流Ｉが特定の用途に対して許容可能なレベルよりも小さいか否かについての決定が行われ［ステップ１６０４］、出力電圧Ｖ又は電流Ｉが特定の用途に対して許容可能なレベルよりも小さくはない場合には、プロセスは完了する［ステップ１６０６］。出力電圧Ｖ又は電流Ｉが特定の用途に対して許容可能なレベルよりも小さい場合には、変換器回路のための最大ターゲットレベルに到達しているか否かについての決定が行われ［ステップ１６０８］、最大ターゲットレベルに到達している場合には、プロセスは完了する［ステップ１６１０］。

【0168】

変換器回路のための最大ターゲットレベルに達していない場合には［ステップ１６０８］、選択されているターゲットレベルに達しているか否かについての決定が行われ［ステップ１６１２］、選択されているターゲットレベルに達している場合には、プロセスは完了する［ステップ１６１４］。選択されているターゲットレベルに達していない場合には、選択されているターゲットレベルは増加させられ［ステップ１６１６］、プロセスは、完了するまでステップ１６０４にループする。

【0169】

図１７は、出力偏差（ｏｕｔｐｕｔ ｄｅｖｉａｔｉｏｎｓ）に基づいて、より低いターゲットレベルにジャンプする時点を決定する方法を示すフローチャート１７００である。電圧レベルセレクタ５１２が、望ましいＶ_ＯＵＴのために、最も近いターゲットレベルを選択するときに［ステップ１７０２］、出力電圧Ｖ又は電流Ｉが特定の用途に対して許容可能なレベルよりも大きいか否かについての決定が行われ［ステップ１７０４］、出力電圧Ｖ又は電流Ｉが特定の用途に対して許容可能なレベルよりも大きくはない場合には、プロセスは完了する［ステップ１７０６］。出力電圧Ｖ又は電流Ｉが特定の用途に対して許容可能なレベルよりも大きい場合には、変換器回路のための最小ターゲットレベルに到達しているか否かについての決定が行われ［ステップ１７０８］、最小ターゲットレベルに到達している場合には、プロセスは完了する［ステップ１７１０］。

【0170】

変換器回路のための最小ターゲットレベルに達していない場合には［ステップ１７０８］、選択されているターゲットレベルに達しているか否かについての決定が行われ［ステップ１７１２］、選択されているターゲットレベルに達している場合には、プロセスは完了する［ステップ１７１４］。選択されているターゲットレベルに達していない場合には、選択されているターゲットレベルは減少させられ［ステップ１７１６］、プロセスは、完了するまでステップ１７０４にループする。

【0171】

（４） 高度化されている方法３ － 入力信号に基づくレベルジャンプ（Ｌｅｖｅｌ Ｊｕｍｐｓ Ｂａｓｅｄ ｏｎ Ｉｎｐｕｔ Ｓｉｇｎａｌｓ）

【0172】

理解することが可能であるように、本発明の複数の概念のうちのある１つの変換器回路の実施形態は、一般的に、大きな電子システムの一部であり、複数の特定の用途に合わせて調整されてもよい。したがって、複数の応用例のうちのいくつかにおいて、変換器回路の電圧レベルセレクタ５１２が選択してもよいターゲットレベル（ｔｈｅ Ｔａｒｇｅｔ Ｌｅｖｅｌ ｔｈａｔ ｍｉｇｈｔ ｂｅ ｓｅｌｅｃｔｅｄ ｂｙ ｔｈｅ Ｖｏｌｔａｇｅ Ｌｅｖｅｌ Ｓｅｌｅｃｔｏｒ ５１２）を、入力信号を印加することによって上書きする（ｔｏ ｂｅ ｏｖｅｒｒｉｄｄｅｎ ｂｙ ａｐｐｌｉｃａｔｉｏｎ ｏｆ ａｎ ｉｎｐｕｔ ｓｉｇｎａｌ）ことが有用となる場合がある。例えば、（例えば、システムの中の追加的な回路がオン又はオフにされる、といったように）大きな過渡現象イベントが生起する可能性があり、及び、その大きな過渡現象イベントにしたがって、変換器回路が、Ｖ_ＯＵＴのために、より高い旋回レート（ｓｌｅｗ ｒａｔｅ）を強制されてもよいということが、システムの中の他の回路によって知られる場合がある。そのような回路から変換器回路の電圧レベルセレクタ５１２への入力信号は、変換器回路それ自体が検出可能である場合があるいずれかのシステム変更に先立って、（充電の場合には）より高いターゲットレベル又は（放電の場合には）より低いターゲットレベルの選択を可能としてもよい。例えば、電話機のマイクロコントローラが（ディスプレイ画面等の）負荷をオンにしようとする場合には、そのマイクロコントローラは、信号によって、大きな負荷ステップが発生しようとしているということをマルチレベル変換器回路に伝えてもよい。マルチレベル変換器回路は、その後に、それ自体の内部状態及び測定に基づいて要求されるであろうターゲットレベルよりもより高いターゲットレベルを使用して、過渡現象応答要件を満たしてもよい。

【0173】

制御及び運用に関する追加的な考慮事項

【0174】

本開示にしたがって設計されているマルチレベル変換器セルを利用する電力変換器の信頼性が高く且つ効率的な動作を可能とする追加的な制御及び動作回路（或いは、１つ又は複数のシャットダウン手順）を提供することが望ましい場合がある。例えば、降圧電力変換器（ｓｔｅｐ－ｄｏｗｎ ｐｏｗｅｒ ｃｏｎｖｅｒｔｅｒ）においては、変換器セルの出力電圧は、変換器セルの入力電圧よりも低い。出力負荷電流が０ではない間に、出力に接続される設計上のインダクタンスを有する変換器セルを（例えば、短絡等の故障イベントのために）シャットダウンし又は無効化する（ｄｉｓａｂｌｉｎｇ）には、一般的に、インダクタ電流を放電するための何らかの手段が必要である。複数の実施形態のうちのいくつかにおいて、バイパススイッチは、変換器セルの出力に接続される設計上のインダクタンスと並列に接続され、通常動作の際は開くように制御され、変換器セルをシャットダウンするとき又は故障イベントが生起する場合には閉知るように制御されてもよい。理想的には、過渡現象リンギング（ｔｒａｎｓｉｅｎｔ ｒｉｎｇｉｎｇ）を防止するとともに、インダクタ電流の安全な放電を提供するために、バイパススイッチは、変換器セルのスイッチングを無効化する前に閉じられてもよい。変換器の主スイッチにＭＯＳＦＥＴを使用する代替的な実施形態において、各々のＭＯＳＦＥＴの本体とドレイン端子との間に接続される固有の本体ダイオードは、また、インダクタ電流を放電することが可能である。これらの解決方法の詳細のみならず代替的なシャットダウン解決方法は、本発明の譲受人に譲渡され、２０２０年６月１６日に特許になっている“断熱電荷ポンプの効率的なシャットダウンのための装置及び方法”と題する米国特許第１０，６８６，３６７号の中で教示されており、その内容は、参照により本明細書に組み込まれる。

【0175】

並列に複数の変換器セルを組み合わせるときの他の考慮事項は、起動の際又は故障状態が生起するときのように、電力変換器のすべてが完全には動作しない場合に、（例えば、電力変換器のソフトスタート期間の間の）突入電流（ｉｎ－ｒｕｓｈ ｃｕｒｒｅｎｔ）及び／又はスイッチの過負荷を回避するために、複数の並列の電力変換器を制御することである。条件付きの制御は、複数のノード状態検出器を使用することによって達成されてもよく、それらの複数のノード状態検出器は、電圧及び／又は電流をモニタリングするために、並列接続される電力変換器の中の複数の選択されているノードに結合されている。そのようなノード状態検出器は、複数の実施形態のうちのいくつかにおいて、出力状態検出器と並列に動作するように構成されてもよく、その出力状態検出器は、起動の際に関連する電力変換器の出力電圧を測定する。それらの複数のノード状態検出器は、並列電力変換器の全電力定常状態動作（ｆｕｌｌ ｐｏｗｅｒ ｓｔｅａｄｙ－ｓｔａｔｅ ｏｐｅｒａｔｉｏｎ）を可能とする前に、電力変換器の変換器セルの中の（例えば、フライキャパシタ及び／又はスイッチ等の）重要な構成要素の両端の間の電圧が、望ましい範囲の中にあることを保証し、それ以外の場合には、全電力定常状態動作を防止する。ノード状態検出器は、マスターコントローラに結合されてもよく、そのマスターコントローラは、１つ又は複数の共通の制御信号を使用して複数の並列電力変換器のうちの１つ又は複数を制御する。マスタコントローラ構成を促進するために、複数の並列電力変換器の各々は、フル電力定常状態動作のための起動フェーズを出る準備ができたときに、電力良好信号（Ｐｇｏｏｄ）を報告してもよい。マスタコントローラは、場合によっては、他の回路からの１つ又は複数の状態信号と共に、本質的に、そのようなＰｇｏｏｄ信号のすべて論理積をとってもよく（ｍａｙ ｅｓｓｅｎｔｉａｌｌｙ “ＡＮＤ” ａｌｌ ｓｕｃｈ Ｐｇｏｏｄ ｓｉｇｎａｌｓ）、それによって、そのマスタコントローラは、複数の並列電力変換器のすべてが、その状態に対して準備ができていない限り、いずれの並列電力変換器の全電力定常状態動作も可能にしない。本質的に、各々の並列電力変換器からのＰｇｏｏｄ信号は、すべて一緒に結び付けられ、それによって、複数の並列電力変換器は、それらのＰｇｏｏｄ信号が定常動作に遷移する準備ができているということをそれらのＰｇｏｏｄ信号のすべてが示すまで、起動フェーズから遷移することができない。さらに、Ｐｇｏｏｄ信号が、それらの複数の並列電力変換器のうちの１つ又は複数における故障状態に起因して変化する場合に、それらの複数の並列電力変換器は、定常状態動作から自動再起動動作又はシャットダウン動作に移行することができる。これらの解決方法の詳細は、代替的なシャットダウン解決方法と同様に、本発明の譲受人に譲渡され、２０２１年４月２７日に特許になっている“並列電力変換器の起動検出”と題する米国特許第１０，９９２，２２６号に教示されており、その内容は参照により本明細書に組み込まれる。

【0176】

マルチレベル変換器セルを動作させる際の他の考慮事項は、不平衡フライキャパシタが高電圧への露出に起因してスイッチ（特に、ＦＥＴスイッチ）の破壊をもたらす場合があるので、スイッチのすべてが、同様の電圧ストレスを受けるように、複数のフライキャパシタの電圧を達成する（すなわち、あらかじめ充電する）とともに、それらのフライキャパシタの電圧を維持することであり、それらの複数のフライキャパシタの電圧は、本質的に完全に且つ比例的に平衡されている。マルチレベルＤＣ－ＤＣ変換器回路におけるキャパシタ電圧の予備充電とキャパシタ電圧の動作バランスの双方に対する解決方法のうちの１つは、並列の“シャドウ”回路を提供することであり、その並列の“シャドウ”回路は、電圧源又は他の回路にフライキャパシタを条件付きで結合して、そのキャパシタを予備充電するか、条件付きで２つ以上のフライキャパシタを一緒に結合して、より高い電圧のキャパシタからより低い電圧のキャパシタに電荷を転送するか、或いは、条件付きで電圧シンクにフライキャパシタを結合して、そのキャパシタを放電し、それらのキャパシタ電圧のすべては、リアルタイムのキャパシタ電圧測定の制御下にある。各々の並列の“シャドウ”回路は、スイッチ及び抵抗器を含んでもよく、それらのスイッチ及び抵抗器は、マルチレベル変換器セルの一部である主スイッチと並列に結合されている（場合によっては、ある１つのスイッチ－抵抗器対は、２つの直列接続されるスイッチにまたがってもよい）。フライキャパシタの予備充電及び／又は充電バランスをとるためのこの特定の解決方法は、非常に高速であり、予備充電期間中にフライキャパシタの遅い予備充電を提供し、スイッチを突入電流から保護し、変換器セルスイッチに安定した電圧を提供する。この解決方法の詳細、及び代替的な予備充電及び電荷平衡解決方法は、本発明の譲受人に譲渡され、２０２０年７月２１日に特許になっている“損失電圧平衡を有するマルチレベルＤＣ－ＤＣ変換器”と題する米国特許第１０，７２０，８４３号に教示されており、その内容は、参照により本明細書に組み込まれる。

【0177】

マルチレベルＤＣ－ＤＣ変換器回路においてキャパシタ電圧を平衡させるための他の解決方法は、無損失電圧平衡解決方法（ｌｏｓｓｌｅｓｓ ｖｏｌｔａｇｅ ｂａｌａｎｃｉｎｇ ｓｏｌｕｔｉｏｎ）を提供することであり、その無損失電圧平衡解決方法においては、通常動作の際に、マルチレベルＤＣ－ＤＣ変換器セルの順不同の状態遷移（ｏｕｔ－ｏｆ－ｏｒｄｅｒ ｓｔａｔｅ ｔｒａｎｓｉｔｉｏｎｓ）が生起することを可能とする。順不同の状態遷移の正味の効果は、特定のフライキャパシタの両端の電圧を増加させ又は減少させることであり、したがって、ＤＣ－ＤＣ変換器のメインスイッチに対する電圧の過負荷を防止する。複数の実施形態のうちのいくつかにおいて、状態遷移の全体的なシーケンスに制限を設けて、遷移状態の切り替わりを減少させ又は回避し、それにより、あるキャパシタが他のキャパシタの電圧平衡をとる前に電圧平衡をとることを可能にするのではなく、むしろ、各々のキャパシタが必要に応じてその電圧を方向づける（ｈａｖｅ ｉｔｓ ｖｏｌｔａｇｅ ｓｔｅｅｒｅｄ ａｓ ｎｅｃｅｓｓａｒｙ）機会を可能とする。この解決方法の詳細は、代替的な電荷平衡解決方法と同様に、本発明の譲受人に譲渡され、２０２０年９月８日に特許になっている“無損失電圧平衡を有するマルチレベルＤＣ－ＤＣ変換器”と題する米国特許第１０，７７０，９７４号に教示されており、その内容は、参照により本明細書に組み込まれる。

【0178】

複数の実施形態のうちのいくつかのための追加的な考慮事項は、マルチレベル変換器セルの動作を可能とすることであり、それによって、複数の電圧レベルの間の複数の境界ゾーン（ｂｏｕｎｄａｒｉｅｓ ｚｏｎｅｓ）において電圧を生成することが可能となる。“境界ゾーン”は、従来のマルチレベルＤＣ－ＤＣ変換器回路の達成不可能な出力電圧を表す。ある１つの境界ゾーンの中に出力電圧を生成するために、複数の実施形態のうちのいくつかは、ある１つの境界ゾーン遷移パターン（ａ ｂｏｕｎｄａｒｙ ｚｏｎｅ ｔｒａｎｓｉｔｉｏｎ ｐａｔｔｅｒｎ）を形成するように変換器セルスイッチの状態を設定することによって、複数の隣接する（又は、近くの）ゾーンの間で本質的に交互に変化する（ａｌｔｅｒｎａｔｅ）（切り替わる（ｔｏｇｇｌｅ））。例えば、３レベルのＤＣ－ＤＣ変換器回路は、選択されている時間の間に、ゾーン１で動作し、選択されている時間の間に、隣接するゾーン２で動作してもよい。したがって、ゾーン１及びゾーン２は、単一の“スーパーゾーン（ｓｕｐｅｒ－ｚｏｎｅ）”として取り扱われる。より一般的には、場合によっては、複数の非隣接のゾーンを使用して、又は、（隣接する及び／又は非隣接の）２つよりも多くのゾーンを使用して、スーパーゾーンを作成することが有用となる場合がある。この解決方法の詳細は、本発明の譲受人に譲渡されている、２０２０年７月２１日に発行されている“境界遷移制御を有するマルチレベルＤＣ－ＤＣ変換器”という名称の米国特許第１０，７２０，８４２号に教示されており、その内容は参照により組み込まれる。

【0179】

複数の実施形態のうちのいくつかのためのさらに別の考慮事項は、ストレス状態、特に、複数のそのようなスイッチ（特に、複数のＦＥＴスイッチ）の破壊電圧を超える電圧から、主電源スイッチ及び電力変換器の中の他の構成要素を保護することである。マルチレベル電力変換器を保護するための手段のうちの１つは、少なくとも１つの高電圧ＦＥＴスイッチを使用する一方で、他のすべて又は大部分の主電力スイッチを低電圧ＦＥＴスイッチにすることを可能とする。

【0180】

電力変換器、特に、マルチレベル電力変換器において、電力スイッチは、ＦＥＴ、特にＭＯＳＦＥＴによって実装されてもよい。各々の電力ＦＥＴの場合には、一般的に、ドライバ回路を必要とする。加えて、いくつかの電力ＦＥＴの場合には、電力ＦＥＴのゲートを充電し又は放電し、それにより、電力ＦＥＴの導通又は遮断状態を制御するために、信号が駆動している電力ＦＥＴの電源電圧を基準とするが同じ電圧振幅を有する信号へと、アナログ又はディジタルコントローラからの接地基準低電圧論理オン／オフ信号を変換するのにレベルシフタを必要とする場合がある。用途によっては、レベルシフタとドライバ回路の機能を１つの回路に組み込んでもよい。

【0181】

明らかなように、本開示の中で説明されているマルチレベル電力変換器の実施形態は、この節の中で説明されている追加的な制御及び動作回路及び方法のうちの１つ又は複数の教示と相乗的に組み合わせられてもよい。

【0182】

マルチレベル電力変換器の一般的な利点及び優位性

【0183】

本発明の複数の実施形態は、内蔵回路及び回路モジュール又はブロックの電力密度及び／又は電力効率を改善する。当業者が理解するように、システムアーキテクチャは、重要な方法で本発明の複数の実施形態を利用して有益に影響を受け、それらの複数の実施形態は、低電力及び／又はより長いバッテリ寿命を含む。したがって、本発明は、特に、大規模なシステム設計及びアプリケーションの中に含めることによって、創造的に可能となるシステムレベルの実施形態を包含する。

【0184】

より具体的には、マルチレベル電力変換器は、以下のような数多くの利点及び優位性を提供し又は可能とする。すなわち、

【0185】

－ 入力及び／又は出力電圧が広いダイナミックレンジを有する可能性のある用途への（例えば、バッテリ入力電圧レベルの変化、出力電圧の変化等の）適応性；

【0186】

－ （液体又は気体燃料を使用するバッテリ、発電器又は燃料電池、太陽電池等の）持ち運び可能な電気エネルギー源によって作動するデバイスの動作時間に関する効率の改善；

【0187】

－ 熱管理、特に、過度の熱から（例えば、ディスプレイ、近くのＩＣ等の）他の構成要素を保護するために効率が重要である場合の効率改善；

【0188】

－ 例えば、より小型のマルチレベル電力変換器は、負荷の極めて近くに電力変換器を配置することを可能とし、したがって、効率を増加させ及び／又は全体の部品点数を減少させることが可能である、といったように、電力変換器の電力効率、電力密度、及び形状因子のための設計最適化を可能とすること；

【0189】

－ より小型で低電圧のトランジスタの性能を利用する能力；

【0190】

－ バッテリ、その他の電力変換器、発電器、或いは、液体又は気体燃料を使用する燃料電池、太陽電池、ライン電圧（ＡＣ）、及び（例えば、ＵＳＢ、ＵＳＢ－Ｃ、電力オーバーイーサネット等の）ＤＣ電圧源のように、電源が大きく変化する場合がある用途への適応性；

【0191】

－ （マイクロプロセッサ及びメモリＩＣを含む）一般的なＩＣ、電気モータ及びアクチュエータ、トランスデューサ、センサ、及び、（例えば、あらゆるタイプのＬＣＤ及びＬＥＤ等の）ディスプレイのように、負荷が大きく変化する場合がある用途への適合性；

【0192】

－ （例えば、ＭＯＳＦＥＴ、ＧａＮ、ＧａＡｓ、及び、バルクシリコン等の）数多くのＩＣ技術及び（例えば、フリップチップ、ボールグリッドアレイ、ウェハレベルスケールチップパッケージ、ワイドファンアウトパッケージング、及び埋め込みパッケージング等の）パッケージング技術によって実装される能力； である。

【0193】

マルチレベル電力変換器の優位性及び利点は、幅広い用途での使用を可能とする。例えば、マルチレベル電力変換器の用途は、（例えば、ノートブックコンピュータ、ウルトラブックコンピュータ、タブレット装置、及び携帯電話等の）持ち運び可能な及び移動可能なコンピューティング及び／又は通信製品及び構成要素、（例えば、ＬＣＤ、ＬＥＤ等の）ディスプレイ、（例えば、セルラーシステム、ＷｉＦｉ、ブルートゥース（登録商標）、Ｚｉｇｂｅｅ、Ｚ－Ｗａｖｅ、及びＧＰＳベースのデバイス等の）無線ベースのデバイス及びシステム、有線ネットワークデバイス及びシステム、（例えば、バッテリバックアップシステム及び／又は処理システム及び／又は電子／光ネットワークシステムのための電力変換のための）データセンター、（例えば、スマートスイッチ及びライト、安全センサ、及びセキュリティカメラ等の）モノのインターネット（ＩＯＴ）デバイス、（例えば、セットトップボックス、バッテリ作動式掃除機、洗濯機、乾燥機、及び冷蔵庫等の内蔵型の無線トランシーバを有する機器等の）家電製品及び電子機器、ＡＣ／ＤＣ電力変換器、（例えば、ドライブトレイン、制御システム、及び／又はインフォテインメントシステムのための）あらゆるタイプの電気自動車、及び、持ち運び可能なの発電源を利用する及び／又は電力変換を必要とする他のデバイス及びシステムを含む。

【0194】

無線システムの使用は、（基地局、中継局、及びハンドヘルドトランシーバを含む）無線ＲＦシステムを含み、その無線ＲＦシステムは、さまざまなタイプの直交周波数分割多重（“ＯＦＤＭ”）、直交振幅変調（“ＱＡＭ”）、符号分割多元接続（“ＣＤＭＡ”）、時分割多元接続（“ＴＤＭＡ”）、広帯域符号分割多元接続（“Ｗ－ＣＤＭＡ”）、汎欧州ディジタル移動体通信システム（“ＧＳＭ”）、ロングタームエボリューション（“ＬＴＥ”）、５Ｇ、及び（例えば、８０２．１１ａ、ｂ、ｇ、ａｃ、ａｘ等の）ＷｉＦｉ、及び、他の無線通信標準及びプロトコルを含むさまざまな技術及びプロトコルを使用する。

【0195】

プログラム可能な実施形態

【0196】

本発明のいくつかの又はすべての態様、特に、図５のマルチレベルスイッチ状態セレクタ５１４は、ハードウェア又はソフトウェア、或いは、（例えば、プログラマブル論理アレイ等の）それらの双方の組み合わせによって実装されてもよい。別段の記載がある場合を除き、本発明の一部として含まれるアルゴリズムは、いかなる特定のコンピュータ又は他の装置にも本質的に関連しない。特に、さまざまな汎用コンピューティングマシンが、本明細書の教示にしたがって書かれているプログラムと共に使用されてもよく、或いは、特定の機能を実行するために、（集積回路等の）専用コンピュータ又は専用ハードウェアを使用する方がより便利である。したがって、本発明の実施形態は、少なくとも１つのプロセッサ、（揮発性及び不揮発性メモリ及び／又は記憶素子を含んでもよい）少なくとも１つのデータ記憶システム、少なくとも１つの入力デバイス又はポート、及び、少なくとも１つの出力デバイス又はポートを各々が含む（分散、クライアント／サーバ、又はグリッド等のさまざまなアーキテクチャのものとなることができる）１つ又は複数のプログラムされている又はプログラム可能なコンピュータシステムによって実行される１つ又は複数のコンピュータプログラム（すなわち、命令又はコードのセット）で実装することができる。プログラム命令又はコードを入力データに適用して、本開示に記載される機能を実行し、出力情報を生成することができる。出力情報は、既知の方法で１つ又は複数の出力デバイスに適用されてもよい。

【0197】

そのようなコンピュータプログラムの各々は、コンピュータシステムと通信するために、（マシン、アセンブリ、又は高レベル手続き型、論理型、もしくはオブジェクト指向プログラミング言語を含む）任意の望ましいコンピュータ言語によって実装されてもよく、ソフトウェアによって指定されている計算の異なる部分が異なるコンピュータ又はプロセッサによって実行される分散されている方式によって実装されてもよい。いずれの場合も、コンピュータ言語は、コンパイルされている言語又はインタプリタ型の言語であってよい。本発明の一部又はすべてを実装するコンピュータプログラムは、より大きなプログラム又はプログラムのシステムの１つ又は複数のモジュールを形成してもよい。コンピュータプログラムの要素の一部又は全部は、コンピュータ可読媒体に格納されているデータ構造、又はデータリポジトリに格納されているデータモデルに適合する他の編成されているデータとして実装されてもよい。

【0198】

このようなコンピュータプログラムの各々は、（例えば、ダイナミックＲＡＭ等のダイナミックメモリデバイスのリフレッシュ期間の間の時間、或いは、半永久的に又は永久的に、といったように）ある期間の間、（例えば、固体メモリメディア又はデバイス、或いは、磁気又は光メディア等の）有形の非一時的記憶媒体又はデバイスの中に格納され、又は、（例えば、伝搬されている信号の中に符号化され、ネットワーク等の通信媒体を介して配信されることによって）ダウンロードされ、記憶媒体又はデバイスは、汎用又は専用のプログラム可能なコンピュータ又はプロセッサによって読み出し可能であり、記憶媒体又はデバイスが、上記の手順を実行するためにコンピュータ又はプロセッサによって読み出されるときに、コンピュータ又はプロセッサを構成し、動作させる。本発明のシステムは、コンピュータプログラムで構成されている非一時的なコンピュータ可読記憶媒体として実装されると考えることもでき、そのように構成されている記憶媒体は、コンピュータ又はプロセッサを特定の又は所定の方法で動作させて、本開示に記載されている機能を実行する。

【0199】

製造技術及びオプション

【0200】

マルチレベル電力変換器のさまざまな実施形態において、特定のタイプのキャパシタ、特に、フライキャパシタを使用することが有益である場合がある。例えば、そのようなキャパシタが、低い等価直列抵抗（ＥＳＲ）、低いＤＣバイアス劣化、高いキャパシタンス、及び小さい体積を有することは、一般的に、有用である。低ＥＳＲは、電圧レベルの数を増加させるために追加的なスイッチ及びフライキャパシタを組み込んであるマルチレベル電力変換器にとって特に重要である。キャパシタの選定は、出力レベル、効率、サイズ等の仕様を考慮して行う必要がある。（積層セラミックキャパシタを含む）セラミック、電解キャパシタ、（電力フィルムキャパシタを含む）フィルムキャパシタ、ＩＣベースのキャパシタ等のさまざまなタイプのキャパシタ技術を使用してもよい。キャパシタ誘電体は、特定の用途に必要に応じて変化してもよく、二酸化ケイ素（ＳｉＯ_２）、二酸化ハフニウム（ＨＦＯ_２）、又は酸化アルミニウムＡｌ_２Ｏ_３等の常誘電誘電体を含んでもよい。加えて、マルチレベル電力変換器の設計は、回路サイズを縮小し、及び／又は回路性能を向上させるために、設計されているキャパシタと共に、又は、その代わりに、（例えば、電力ＦＥＴに固有の）固有の寄生キャパシタンスを有益に利用してもよい。マルチレベル電力変換器のためのキャパシタの選択は、キャパシタ構成要素の変動、ＤＣバイアスによる実効キャパシタンスの減少、及びセラミックキャパシタ温度係数等の（最小及び最大温度動作限界、及び温度によるキャパシタンス変動等の）要因も考慮に入れてもよい。

【0201】

同様に、マルチレベル電力変換器のさまざまな実施形態において、特定のタイプのインダクタを使用することが有益である場合がある。例えば、インダクタが低いＤＣ等価抵抗、高いインダクタンス、及び小さい体積を有することは、一般的に、有用である。

【0202】

マルチレベル電力変換器の起動及び動作を制御するのに使用されるコントローラは、マイクロプロセッサ、マイクロコントローラ、ディジタル信号プロセッサ、レジスタ転送レベル回路、及び／又は組合せ論理として実装されてもよい。

【0203】

本開示の中で使用される“ＭＯＳＦＥＴ”の語は、その電圧がトランジスタの導電性を決定する絶縁ゲートを有する任意の電界効果トランジスタ（ＦＥＴ）を含み、金属又は金属様、絶縁体、及び／又は半導体構造を有する絶縁ゲートを包含する。“金属”又は“金属様の”の語は、（アルミニウム、銅、又は他の金属、又は高度にドープされているポリシリコン、グラフェン、又は、他の導電体等の）少なくとも１つの導電性材料を含み、“絶縁体”は、（酸化シリコン又は他の誘電体材料等の）少なくとも１つの絶縁材料を含み、“半導体”は、少なくとも１つの半導体材料を含む。

【0204】

本開示の中で使用されるときに、“無線周波数”（ＲＦ）の語は、約３［ｋＨｚ］乃至約３００［ＧＨｚ］の範囲の振動の速度を指す。この語は、また、無線通信システムで使用される周波数を含む。ＲＦ周波数は、電磁波の周波数、或いは、回路の中の交流電圧又は交流電流の周波数であってもよい。

【0205】

本開示において参照される図に関して、さまざまな要素の寸法は、原寸に比例しておらず、いくつかの寸法は、明瞭化又は強調のために、垂直方向及び／又は水平方向に大きく誇張されている。加えて、（例えば、“最も上の“、”最も下の“、”上方の“、”下方の“、”横の“、”垂直の“、”水平の“等の）向き及び方向への言及は、例示的な図面に対して相対的であり、必ずしも、絶対的な向き又は方向ではない。

【0206】

本発明のさまざまな実施形態は、広範な仕様に適合するように実装されてもよい。上記で特に言及する場合を除き、適切な成分値の選択は設計上の選択の問題である。本発明のさまざまな実施形態は、（これらには限定されないが、ＭＯＳＦＥＴ構造を含む）任意の適切な集積回路（ＩＣ）技術、或いは、ハイブリッド又はディスクリート回路形態によって実装されてもよい。集積回路の実施形態は、任意の適切な基板及びプロセスを使用して製造されてもよく、これらには限定されないが、標準的なバルクシリコン、高抵抗バルクＣＭＯＳ、シリコンオン絶縁体（ＳＯＩ）、及びシリコンオンサファイア（ＳＯＳ）を含む。上記で特に言及しない限り、本発明の実施形態は、バイポーラ、ＢｉＣＭＯＳ、ＬＤＭＯＳ、ＢＣＤ、ＧａＡｓ ＨＢＴ、ＧａＮ ＨＥＭＴ、ＧａＡｓ ｐＨＥＭＴ、及びＭＥＳＦＥＴ技術などの他のトランジスタ技術によって実装されてもよい。しかしながら、本発明の実施形態は、ＳＯＩ又はＳＯＳベースのプロセスを使用して製造される場合、或いは、同様の特性を有するプロセスで製造される場合に特に有用である。ＳＯＩ又はＳＯＳプロセスを使用するＣＭＯＳでの製造は、低電力消費、ＦＥＴスタッキングによる動作中の高電力信号に耐える能力、良好な直線性、及び高周波動作（すなわち、３００［ＧＨｚ］以下の無線周波数）を有する回路を可能にする。モノリシックＩＣの実装は、寄生容量が一般的に、慎重な設計によって低く維持されてもよい（又は、少なくとも、すべてのユニットにわたって均一に維持され、それらが補償されることを可能にする）ため、特に有用である。

【0207】

（例えば、ＮＭＯＳ、ＰＭＯＳ、又はＣＭＯＳ、及びエンハンスメントモード又はデプレッションモードのトランジスタデバイス等の）特定の仕様及び／又は実装技術に依存して、電圧レベルを調整してもよく、及び／又は電圧及び／又は論理信号の極性を反転させてもよい。例えば、デバイスサイズを調節し、より大きな電圧に耐えるように構成要素（特に、ＦＥＴ）を直列に“積み重ね”、及び／又はより大きな電流を取り扱うために複数の構成要素を並列に使用することによって、構成要素の電圧、電流、及び電力処理能力を必要に応じて適合させてもよい。開示されている回路の能力を強化するために、及び／又は開示されている回路の機能を大幅に変更することなく追加的な機能を提供するために、追加的な回路構成要素が追加されてもよい。

【0208】

本発明にしたがった回路及びデバイスは、単独で使用されてもよく、又は、他の構成要素、回路、及びデバイスと組み合わせて使用されてもよい。本発明の実施形態は、集積回路（ＩＣ）として製造されてもよく、ＩＣは、取り扱い、製造を容易にし、及び／又は性能を向上させるために、ＩＣパッケージ及び／又はモジュールに収容されてもよい。特に、本発明のＩＣの実施形態は、モジュールの中で使用されることが多く、そのモジュールにおいては、１つ又は複数のそのようなＩＣが（例えば、フィルタ、増幅器、受動部品、及び、場合によっては、追加的なＩＣ等の）他の回路ブロックと組み合わされて、１つのパッケージとされている。ＩＣ及び／又はモジュールは、その次に、典型的には、しばしばプリント回路基板上で他の構成要素と組み合わされて、より高いレベルのモジュールを形成し、そのより高いレベルのモジュールは、携帯電話、ラップトップコンピュータ、又は電子タブレットなどの最終製品の一部を形成するか、或いは、車両、試験機器、医療デバイス等の広範な製品に使用されてもよい。モジュール及びアセンブリのさまざまな構成を通じて、このようなＩＣは、典型的には、通信モード、しばしば無線通信を可能にする。

【0209】

結び

【0210】

本発明の数多くの実施形態が説明されてきた。本発明の趣旨及び範囲から離れることなく、さまざまな修正を行うことが可能であるということを理解するべきである。例えば、上記で説明されている複数のステップのうちのいくつかは、順序のとおりでなくてもよく、したがって、説明されている順序とは異なる順序で実行されてもよい。さらに、上記で説明されている複数のステップのいくつかは、随意的であってもよい。上記で特定されている複数の方法に関して説明されているさまざまな動作は、反復的な方法、直列的な方法、及び／又は並列的な方法によって実行されてもよい。

【0211】

上記の説明は、解説することを意図しており、本発明の範囲を限定することを意図してはおらず、本発明の範囲は、請求項に記載されている発明によって定義され、及び、複数の他の実施形態は、請求項に記載されている発明の範囲の中にあるということを理解するべきである。特に、本発明の範囲は、以下の特許請求の範囲に記載されているプロセス、機械、製造、又は組成物のうちの１つ又は複数の任意の且つすべての実現可能な組合せを含む。（請求項に記載されている要素の括弧内の表示は、そのような要素を参照することを容易にするための表示であり、それら自体は、要素の特定の必要な順序又は列挙を示す表示ではなく、さらに、そのような表示は、矛盾する表示のシーケンスを開始するものであると考えられることなく、追加的な要素への参照として従属請求項の中で再利用されてもよいということに留意するべきである。）

【図1】

【図2A】

【図2B】

【図3A】

【図3B】

【図3C】

【図3D】

【図3E】

【図3F】

【図4A】

【図4B】

【図4C】

【図4D】

【図4E】

【図4F】

【図5】

【図6A】

【図6B】

【図7A】

【図7B】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【国際調査報告】